1 | /*===- TableGen'erated file -------------------------------------*- C++ -*-===*\ |
2 | |* *| |
3 | |* Intrinsic Function Source Fragment *| |
4 | |* *| |
5 | |* Automatically generated file, do not edit! *| |
6 | |* *| |
7 | \*===----------------------------------------------------------------------===*/ |
8 | |
9 | #ifndef LLVM_IR_INTRINSIC_RISCV_ENUMS_H |
10 | #define LLVM_IR_INTRINSIC_RISCV_ENUMS_H |
11 | |
12 | namespace llvm { |
13 | namespace Intrinsic { |
14 | enum RISCVIntrinsics : unsigned { |
15 | // Enum values for intrinsics |
16 | riscv_aes32dsi = 10173, // llvm.riscv.aes32dsi |
17 | riscv_aes32dsmi, // llvm.riscv.aes32dsmi |
18 | riscv_aes32esi, // llvm.riscv.aes32esi |
19 | riscv_aes32esmi, // llvm.riscv.aes32esmi |
20 | riscv_aes64ds, // llvm.riscv.aes64ds |
21 | riscv_aes64dsm, // llvm.riscv.aes64dsm |
22 | riscv_aes64es, // llvm.riscv.aes64es |
23 | riscv_aes64esm, // llvm.riscv.aes64esm |
24 | riscv_aes64im, // llvm.riscv.aes64im |
25 | riscv_aes64ks1i, // llvm.riscv.aes64ks1i |
26 | riscv_aes64ks2, // llvm.riscv.aes64ks2 |
27 | riscv_brev8, // llvm.riscv.brev8 |
28 | riscv_clmul, // llvm.riscv.clmul |
29 | riscv_clmulh, // llvm.riscv.clmulh |
30 | riscv_clmulr, // llvm.riscv.clmulr |
31 | riscv_cv_alu_addn, // llvm.riscv.cv.alu.addn |
32 | riscv_cv_alu_addrn, // llvm.riscv.cv.alu.addrn |
33 | riscv_cv_alu_addun, // llvm.riscv.cv.alu.addun |
34 | riscv_cv_alu_addurn, // llvm.riscv.cv.alu.addurn |
35 | riscv_cv_alu_clip, // llvm.riscv.cv.alu.clip |
36 | riscv_cv_alu_clipu, // llvm.riscv.cv.alu.clipu |
37 | riscv_cv_alu_subn, // llvm.riscv.cv.alu.subn |
38 | riscv_cv_alu_subrn, // llvm.riscv.cv.alu.subrn |
39 | riscv_cv_alu_subun, // llvm.riscv.cv.alu.subun |
40 | riscv_cv_alu_suburn, // llvm.riscv.cv.alu.suburn |
41 | riscv_cv_bitmanip_bclr, // llvm.riscv.cv.bitmanip.bclr |
42 | riscv_cv_bitmanip_bitrev, // llvm.riscv.cv.bitmanip.bitrev |
43 | riscv_cv_bitmanip_bset, // llvm.riscv.cv.bitmanip.bset |
44 | riscv_cv_bitmanip_clb, // llvm.riscv.cv.bitmanip.clb |
45 | , // llvm.riscv.cv.bitmanip.extract |
46 | , // llvm.riscv.cv.bitmanip.extractu |
47 | riscv_cv_bitmanip_insert, // llvm.riscv.cv.bitmanip.insert |
48 | riscv_cv_mac_mac, // llvm.riscv.cv.mac.mac |
49 | riscv_cv_mac_machhsN, // llvm.riscv.cv.mac.machhsN |
50 | riscv_cv_mac_machhsRN, // llvm.riscv.cv.mac.machhsRN |
51 | riscv_cv_mac_machhuN, // llvm.riscv.cv.mac.machhuN |
52 | riscv_cv_mac_machhuRN, // llvm.riscv.cv.mac.machhuRN |
53 | riscv_cv_mac_macsN, // llvm.riscv.cv.mac.macsN |
54 | riscv_cv_mac_macsRN, // llvm.riscv.cv.mac.macsRN |
55 | riscv_cv_mac_macuN, // llvm.riscv.cv.mac.macuN |
56 | riscv_cv_mac_macuRN, // llvm.riscv.cv.mac.macuRN |
57 | riscv_cv_mac_msu, // llvm.riscv.cv.mac.msu |
58 | riscv_cv_mac_mulhhsN, // llvm.riscv.cv.mac.mulhhsN |
59 | riscv_cv_mac_mulhhsRN, // llvm.riscv.cv.mac.mulhhsRN |
60 | riscv_cv_mac_mulhhuN, // llvm.riscv.cv.mac.mulhhuN |
61 | riscv_cv_mac_mulhhuRN, // llvm.riscv.cv.mac.mulhhuRN |
62 | riscv_cv_mac_mulsN, // llvm.riscv.cv.mac.mulsN |
63 | riscv_cv_mac_mulsRN, // llvm.riscv.cv.mac.mulsRN |
64 | riscv_cv_mac_muluN, // llvm.riscv.cv.mac.muluN |
65 | riscv_cv_mac_muluRN, // llvm.riscv.cv.mac.muluRN |
66 | riscv_masked_atomicrmw_add_i32, // llvm.riscv.masked.atomicrmw.add.i32 |
67 | riscv_masked_atomicrmw_add_i64, // llvm.riscv.masked.atomicrmw.add.i64 |
68 | riscv_masked_atomicrmw_max_i32, // llvm.riscv.masked.atomicrmw.max.i32 |
69 | riscv_masked_atomicrmw_max_i64, // llvm.riscv.masked.atomicrmw.max.i64 |
70 | riscv_masked_atomicrmw_min_i32, // llvm.riscv.masked.atomicrmw.min.i32 |
71 | riscv_masked_atomicrmw_min_i64, // llvm.riscv.masked.atomicrmw.min.i64 |
72 | riscv_masked_atomicrmw_nand_i32, // llvm.riscv.masked.atomicrmw.nand.i32 |
73 | riscv_masked_atomicrmw_nand_i64, // llvm.riscv.masked.atomicrmw.nand.i64 |
74 | riscv_masked_atomicrmw_sub_i32, // llvm.riscv.masked.atomicrmw.sub.i32 |
75 | riscv_masked_atomicrmw_sub_i64, // llvm.riscv.masked.atomicrmw.sub.i64 |
76 | riscv_masked_atomicrmw_umax_i32, // llvm.riscv.masked.atomicrmw.umax.i32 |
77 | riscv_masked_atomicrmw_umax_i64, // llvm.riscv.masked.atomicrmw.umax.i64 |
78 | riscv_masked_atomicrmw_umin_i32, // llvm.riscv.masked.atomicrmw.umin.i32 |
79 | riscv_masked_atomicrmw_umin_i64, // llvm.riscv.masked.atomicrmw.umin.i64 |
80 | riscv_masked_atomicrmw_xchg_i32, // llvm.riscv.masked.atomicrmw.xchg.i32 |
81 | riscv_masked_atomicrmw_xchg_i64, // llvm.riscv.masked.atomicrmw.xchg.i64 |
82 | riscv_masked_cmpxchg_i32, // llvm.riscv.masked.cmpxchg.i32 |
83 | riscv_masked_cmpxchg_i64, // llvm.riscv.masked.cmpxchg.i64 |
84 | riscv_masked_strided_load, // llvm.riscv.masked.strided.load |
85 | riscv_masked_strided_store, // llvm.riscv.masked.strided.store |
86 | riscv_mopr, // llvm.riscv.mopr |
87 | riscv_moprr, // llvm.riscv.moprr |
88 | riscv_orc_b, // llvm.riscv.orc.b |
89 | riscv_seg2_load, // llvm.riscv.seg2.load |
90 | riscv_seg2_store, // llvm.riscv.seg2.store |
91 | riscv_seg3_load, // llvm.riscv.seg3.load |
92 | riscv_seg3_store, // llvm.riscv.seg3.store |
93 | riscv_seg4_load, // llvm.riscv.seg4.load |
94 | riscv_seg4_store, // llvm.riscv.seg4.store |
95 | riscv_seg5_load, // llvm.riscv.seg5.load |
96 | riscv_seg5_store, // llvm.riscv.seg5.store |
97 | riscv_seg6_load, // llvm.riscv.seg6.load |
98 | riscv_seg6_store, // llvm.riscv.seg6.store |
99 | riscv_seg7_load, // llvm.riscv.seg7.load |
100 | riscv_seg7_store, // llvm.riscv.seg7.store |
101 | riscv_seg8_load, // llvm.riscv.seg8.load |
102 | riscv_seg8_store, // llvm.riscv.seg8.store |
103 | riscv_sf_vc_fv_se, // llvm.riscv.sf.vc.fv.se |
104 | riscv_sf_vc_fvv_se, // llvm.riscv.sf.vc.fvv.se |
105 | riscv_sf_vc_fvw_se, // llvm.riscv.sf.vc.fvw.se |
106 | riscv_sf_vc_i_se, // llvm.riscv.sf.vc.i.se |
107 | riscv_sf_vc_iv_se, // llvm.riscv.sf.vc.iv.se |
108 | riscv_sf_vc_ivv_se, // llvm.riscv.sf.vc.ivv.se |
109 | riscv_sf_vc_ivw_se, // llvm.riscv.sf.vc.ivw.se |
110 | riscv_sf_vc_v_fv, // llvm.riscv.sf.vc.v.fv |
111 | riscv_sf_vc_v_fv_se, // llvm.riscv.sf.vc.v.fv.se |
112 | riscv_sf_vc_v_fvv, // llvm.riscv.sf.vc.v.fvv |
113 | riscv_sf_vc_v_fvv_se, // llvm.riscv.sf.vc.v.fvv.se |
114 | riscv_sf_vc_v_fvw, // llvm.riscv.sf.vc.v.fvw |
115 | riscv_sf_vc_v_fvw_se, // llvm.riscv.sf.vc.v.fvw.se |
116 | riscv_sf_vc_v_i, // llvm.riscv.sf.vc.v.i |
117 | riscv_sf_vc_v_i_se, // llvm.riscv.sf.vc.v.i.se |
118 | riscv_sf_vc_v_iv, // llvm.riscv.sf.vc.v.iv |
119 | riscv_sf_vc_v_iv_se, // llvm.riscv.sf.vc.v.iv.se |
120 | riscv_sf_vc_v_ivv, // llvm.riscv.sf.vc.v.ivv |
121 | riscv_sf_vc_v_ivv_se, // llvm.riscv.sf.vc.v.ivv.se |
122 | riscv_sf_vc_v_ivw, // llvm.riscv.sf.vc.v.ivw |
123 | riscv_sf_vc_v_ivw_se, // llvm.riscv.sf.vc.v.ivw.se |
124 | riscv_sf_vc_v_vv, // llvm.riscv.sf.vc.v.vv |
125 | riscv_sf_vc_v_vv_se, // llvm.riscv.sf.vc.v.vv.se |
126 | riscv_sf_vc_v_vvv, // llvm.riscv.sf.vc.v.vvv |
127 | riscv_sf_vc_v_vvv_se, // llvm.riscv.sf.vc.v.vvv.se |
128 | riscv_sf_vc_v_vvw, // llvm.riscv.sf.vc.v.vvw |
129 | riscv_sf_vc_v_vvw_se, // llvm.riscv.sf.vc.v.vvw.se |
130 | riscv_sf_vc_v_x, // llvm.riscv.sf.vc.v.x |
131 | riscv_sf_vc_v_x_se, // llvm.riscv.sf.vc.v.x.se |
132 | riscv_sf_vc_v_xv, // llvm.riscv.sf.vc.v.xv |
133 | riscv_sf_vc_v_xv_se, // llvm.riscv.sf.vc.v.xv.se |
134 | riscv_sf_vc_v_xvv, // llvm.riscv.sf.vc.v.xvv |
135 | riscv_sf_vc_v_xvv_se, // llvm.riscv.sf.vc.v.xvv.se |
136 | riscv_sf_vc_v_xvw, // llvm.riscv.sf.vc.v.xvw |
137 | riscv_sf_vc_v_xvw_se, // llvm.riscv.sf.vc.v.xvw.se |
138 | riscv_sf_vc_vv_se, // llvm.riscv.sf.vc.vv.se |
139 | riscv_sf_vc_vvv_se, // llvm.riscv.sf.vc.vvv.se |
140 | riscv_sf_vc_vvw_se, // llvm.riscv.sf.vc.vvw.se |
141 | riscv_sf_vc_x_se, // llvm.riscv.sf.vc.x.se |
142 | riscv_sf_vc_xv_se, // llvm.riscv.sf.vc.xv.se |
143 | riscv_sf_vc_xvv_se, // llvm.riscv.sf.vc.xvv.se |
144 | riscv_sf_vc_xvw_se, // llvm.riscv.sf.vc.xvw.se |
145 | riscv_sf_vfnrclip_x_f_qf, // llvm.riscv.sf.vfnrclip.x.f.qf |
146 | riscv_sf_vfnrclip_x_f_qf_mask, // llvm.riscv.sf.vfnrclip.x.f.qf.mask |
147 | riscv_sf_vfnrclip_xu_f_qf, // llvm.riscv.sf.vfnrclip.xu.f.qf |
148 | riscv_sf_vfnrclip_xu_f_qf_mask, // llvm.riscv.sf.vfnrclip.xu.f.qf.mask |
149 | riscv_sf_vfwmacc_4x4x4, // llvm.riscv.sf.vfwmacc.4x4x4 |
150 | riscv_sf_vqmacc_2x8x2, // llvm.riscv.sf.vqmacc.2x8x2 |
151 | riscv_sf_vqmacc_4x8x4, // llvm.riscv.sf.vqmacc.4x8x4 |
152 | riscv_sf_vqmaccsu_2x8x2, // llvm.riscv.sf.vqmaccsu.2x8x2 |
153 | riscv_sf_vqmaccsu_4x8x4, // llvm.riscv.sf.vqmaccsu.4x8x4 |
154 | riscv_sf_vqmaccu_2x8x2, // llvm.riscv.sf.vqmaccu.2x8x2 |
155 | riscv_sf_vqmaccu_4x8x4, // llvm.riscv.sf.vqmaccu.4x8x4 |
156 | riscv_sf_vqmaccus_2x8x2, // llvm.riscv.sf.vqmaccus.2x8x2 |
157 | riscv_sf_vqmaccus_4x8x4, // llvm.riscv.sf.vqmaccus.4x8x4 |
158 | riscv_sha256sig0, // llvm.riscv.sha256sig0 |
159 | riscv_sha256sig1, // llvm.riscv.sha256sig1 |
160 | riscv_sha256sum0, // llvm.riscv.sha256sum0 |
161 | riscv_sha256sum1, // llvm.riscv.sha256sum1 |
162 | riscv_sha512sig0, // llvm.riscv.sha512sig0 |
163 | riscv_sha512sig0h, // llvm.riscv.sha512sig0h |
164 | riscv_sha512sig0l, // llvm.riscv.sha512sig0l |
165 | riscv_sha512sig1, // llvm.riscv.sha512sig1 |
166 | riscv_sha512sig1h, // llvm.riscv.sha512sig1h |
167 | riscv_sha512sig1l, // llvm.riscv.sha512sig1l |
168 | riscv_sha512sum0, // llvm.riscv.sha512sum0 |
169 | riscv_sha512sum0r, // llvm.riscv.sha512sum0r |
170 | riscv_sha512sum1, // llvm.riscv.sha512sum1 |
171 | riscv_sha512sum1r, // llvm.riscv.sha512sum1r |
172 | riscv_sm3p0, // llvm.riscv.sm3p0 |
173 | riscv_sm3p1, // llvm.riscv.sm3p1 |
174 | riscv_sm4ed, // llvm.riscv.sm4ed |
175 | riscv_sm4ks, // llvm.riscv.sm4ks |
176 | riscv_th_vmaqa, // llvm.riscv.th.vmaqa |
177 | riscv_th_vmaqa_mask, // llvm.riscv.th.vmaqa.mask |
178 | riscv_th_vmaqasu, // llvm.riscv.th.vmaqasu |
179 | riscv_th_vmaqasu_mask, // llvm.riscv.th.vmaqasu.mask |
180 | riscv_th_vmaqau, // llvm.riscv.th.vmaqau |
181 | riscv_th_vmaqau_mask, // llvm.riscv.th.vmaqau.mask |
182 | riscv_th_vmaqaus, // llvm.riscv.th.vmaqaus |
183 | riscv_th_vmaqaus_mask, // llvm.riscv.th.vmaqaus.mask |
184 | riscv_unzip, // llvm.riscv.unzip |
185 | riscv_vaadd, // llvm.riscv.vaadd |
186 | riscv_vaadd_mask, // llvm.riscv.vaadd.mask |
187 | riscv_vaaddu, // llvm.riscv.vaaddu |
188 | riscv_vaaddu_mask, // llvm.riscv.vaaddu.mask |
189 | riscv_vadc, // llvm.riscv.vadc |
190 | riscv_vadd, // llvm.riscv.vadd |
191 | riscv_vadd_mask, // llvm.riscv.vadd.mask |
192 | riscv_vaesdf_vs, // llvm.riscv.vaesdf.vs |
193 | riscv_vaesdf_vv, // llvm.riscv.vaesdf.vv |
194 | riscv_vaesdm_vs, // llvm.riscv.vaesdm.vs |
195 | riscv_vaesdm_vv, // llvm.riscv.vaesdm.vv |
196 | riscv_vaesef_vs, // llvm.riscv.vaesef.vs |
197 | riscv_vaesef_vv, // llvm.riscv.vaesef.vv |
198 | riscv_vaesem_vs, // llvm.riscv.vaesem.vs |
199 | riscv_vaesem_vv, // llvm.riscv.vaesem.vv |
200 | riscv_vaeskf1, // llvm.riscv.vaeskf1 |
201 | riscv_vaeskf2, // llvm.riscv.vaeskf2 |
202 | riscv_vaesz_vs, // llvm.riscv.vaesz.vs |
203 | riscv_vand, // llvm.riscv.vand |
204 | riscv_vand_mask, // llvm.riscv.vand.mask |
205 | riscv_vandn, // llvm.riscv.vandn |
206 | riscv_vandn_mask, // llvm.riscv.vandn.mask |
207 | riscv_vasub, // llvm.riscv.vasub |
208 | riscv_vasub_mask, // llvm.riscv.vasub.mask |
209 | riscv_vasubu, // llvm.riscv.vasubu |
210 | riscv_vasubu_mask, // llvm.riscv.vasubu.mask |
211 | riscv_vbrev, // llvm.riscv.vbrev |
212 | riscv_vbrev_mask, // llvm.riscv.vbrev.mask |
213 | riscv_vbrev8, // llvm.riscv.vbrev8 |
214 | riscv_vbrev8_mask, // llvm.riscv.vbrev8.mask |
215 | riscv_vclmul, // llvm.riscv.vclmul |
216 | riscv_vclmul_mask, // llvm.riscv.vclmul.mask |
217 | riscv_vclmulh, // llvm.riscv.vclmulh |
218 | riscv_vclmulh_mask, // llvm.riscv.vclmulh.mask |
219 | riscv_vclz, // llvm.riscv.vclz |
220 | riscv_vclz_mask, // llvm.riscv.vclz.mask |
221 | riscv_vcompress, // llvm.riscv.vcompress |
222 | riscv_vcpop, // llvm.riscv.vcpop |
223 | riscv_vcpop_mask, // llvm.riscv.vcpop.mask |
224 | riscv_vcpopv, // llvm.riscv.vcpopv |
225 | riscv_vcpopv_mask, // llvm.riscv.vcpopv.mask |
226 | riscv_vctz, // llvm.riscv.vctz |
227 | riscv_vctz_mask, // llvm.riscv.vctz.mask |
228 | riscv_vdiv, // llvm.riscv.vdiv |
229 | riscv_vdiv_mask, // llvm.riscv.vdiv.mask |
230 | riscv_vdivu, // llvm.riscv.vdivu |
231 | riscv_vdivu_mask, // llvm.riscv.vdivu.mask |
232 | riscv_vfadd, // llvm.riscv.vfadd |
233 | riscv_vfadd_mask, // llvm.riscv.vfadd.mask |
234 | riscv_vfclass, // llvm.riscv.vfclass |
235 | riscv_vfclass_mask, // llvm.riscv.vfclass.mask |
236 | riscv_vfcvt_f_x_v, // llvm.riscv.vfcvt.f.x.v |
237 | riscv_vfcvt_f_x_v_mask, // llvm.riscv.vfcvt.f.x.v.mask |
238 | riscv_vfcvt_f_xu_v, // llvm.riscv.vfcvt.f.xu.v |
239 | riscv_vfcvt_f_xu_v_mask, // llvm.riscv.vfcvt.f.xu.v.mask |
240 | riscv_vfcvt_rtz_x_f_v, // llvm.riscv.vfcvt.rtz.x.f.v |
241 | riscv_vfcvt_rtz_x_f_v_mask, // llvm.riscv.vfcvt.rtz.x.f.v.mask |
242 | riscv_vfcvt_rtz_xu_f_v, // llvm.riscv.vfcvt.rtz.xu.f.v |
243 | riscv_vfcvt_rtz_xu_f_v_mask, // llvm.riscv.vfcvt.rtz.xu.f.v.mask |
244 | riscv_vfcvt_x_f_v, // llvm.riscv.vfcvt.x.f.v |
245 | riscv_vfcvt_x_f_v_mask, // llvm.riscv.vfcvt.x.f.v.mask |
246 | riscv_vfcvt_xu_f_v, // llvm.riscv.vfcvt.xu.f.v |
247 | riscv_vfcvt_xu_f_v_mask, // llvm.riscv.vfcvt.xu.f.v.mask |
248 | riscv_vfdiv, // llvm.riscv.vfdiv |
249 | riscv_vfdiv_mask, // llvm.riscv.vfdiv.mask |
250 | riscv_vfirst, // llvm.riscv.vfirst |
251 | riscv_vfirst_mask, // llvm.riscv.vfirst.mask |
252 | riscv_vfmacc, // llvm.riscv.vfmacc |
253 | riscv_vfmacc_mask, // llvm.riscv.vfmacc.mask |
254 | riscv_vfmadd, // llvm.riscv.vfmadd |
255 | riscv_vfmadd_mask, // llvm.riscv.vfmadd.mask |
256 | riscv_vfmax, // llvm.riscv.vfmax |
257 | riscv_vfmax_mask, // llvm.riscv.vfmax.mask |
258 | riscv_vfmerge, // llvm.riscv.vfmerge |
259 | riscv_vfmin, // llvm.riscv.vfmin |
260 | riscv_vfmin_mask, // llvm.riscv.vfmin.mask |
261 | riscv_vfmsac, // llvm.riscv.vfmsac |
262 | riscv_vfmsac_mask, // llvm.riscv.vfmsac.mask |
263 | riscv_vfmsub, // llvm.riscv.vfmsub |
264 | riscv_vfmsub_mask, // llvm.riscv.vfmsub.mask |
265 | riscv_vfmul, // llvm.riscv.vfmul |
266 | riscv_vfmul_mask, // llvm.riscv.vfmul.mask |
267 | riscv_vfmv_f_s, // llvm.riscv.vfmv.f.s |
268 | riscv_vfmv_s_f, // llvm.riscv.vfmv.s.f |
269 | riscv_vfmv_v_f, // llvm.riscv.vfmv.v.f |
270 | riscv_vfncvt_f_f_w, // llvm.riscv.vfncvt.f.f.w |
271 | riscv_vfncvt_f_f_w_mask, // llvm.riscv.vfncvt.f.f.w.mask |
272 | riscv_vfncvt_f_x_w, // llvm.riscv.vfncvt.f.x.w |
273 | riscv_vfncvt_f_x_w_mask, // llvm.riscv.vfncvt.f.x.w.mask |
274 | riscv_vfncvt_f_xu_w, // llvm.riscv.vfncvt.f.xu.w |
275 | riscv_vfncvt_f_xu_w_mask, // llvm.riscv.vfncvt.f.xu.w.mask |
276 | riscv_vfncvt_rod_f_f_w, // llvm.riscv.vfncvt.rod.f.f.w |
277 | riscv_vfncvt_rod_f_f_w_mask, // llvm.riscv.vfncvt.rod.f.f.w.mask |
278 | riscv_vfncvt_rtz_x_f_w, // llvm.riscv.vfncvt.rtz.x.f.w |
279 | riscv_vfncvt_rtz_x_f_w_mask, // llvm.riscv.vfncvt.rtz.x.f.w.mask |
280 | riscv_vfncvt_rtz_xu_f_w, // llvm.riscv.vfncvt.rtz.xu.f.w |
281 | riscv_vfncvt_rtz_xu_f_w_mask, // llvm.riscv.vfncvt.rtz.xu.f.w.mask |
282 | riscv_vfncvt_x_f_w, // llvm.riscv.vfncvt.x.f.w |
283 | riscv_vfncvt_x_f_w_mask, // llvm.riscv.vfncvt.x.f.w.mask |
284 | riscv_vfncvt_xu_f_w, // llvm.riscv.vfncvt.xu.f.w |
285 | riscv_vfncvt_xu_f_w_mask, // llvm.riscv.vfncvt.xu.f.w.mask |
286 | riscv_vfncvtbf16_f_f_w, // llvm.riscv.vfncvtbf16.f.f.w |
287 | riscv_vfncvtbf16_f_f_w_mask, // llvm.riscv.vfncvtbf16.f.f.w.mask |
288 | riscv_vfnmacc, // llvm.riscv.vfnmacc |
289 | riscv_vfnmacc_mask, // llvm.riscv.vfnmacc.mask |
290 | riscv_vfnmadd, // llvm.riscv.vfnmadd |
291 | riscv_vfnmadd_mask, // llvm.riscv.vfnmadd.mask |
292 | riscv_vfnmsac, // llvm.riscv.vfnmsac |
293 | riscv_vfnmsac_mask, // llvm.riscv.vfnmsac.mask |
294 | riscv_vfnmsub, // llvm.riscv.vfnmsub |
295 | riscv_vfnmsub_mask, // llvm.riscv.vfnmsub.mask |
296 | riscv_vfrdiv, // llvm.riscv.vfrdiv |
297 | riscv_vfrdiv_mask, // llvm.riscv.vfrdiv.mask |
298 | riscv_vfrec7, // llvm.riscv.vfrec7 |
299 | riscv_vfrec7_mask, // llvm.riscv.vfrec7.mask |
300 | riscv_vfredmax, // llvm.riscv.vfredmax |
301 | riscv_vfredmax_mask, // llvm.riscv.vfredmax.mask |
302 | riscv_vfredmin, // llvm.riscv.vfredmin |
303 | riscv_vfredmin_mask, // llvm.riscv.vfredmin.mask |
304 | riscv_vfredosum, // llvm.riscv.vfredosum |
305 | riscv_vfredosum_mask, // llvm.riscv.vfredosum.mask |
306 | riscv_vfredusum, // llvm.riscv.vfredusum |
307 | riscv_vfredusum_mask, // llvm.riscv.vfredusum.mask |
308 | riscv_vfrsqrt7, // llvm.riscv.vfrsqrt7 |
309 | riscv_vfrsqrt7_mask, // llvm.riscv.vfrsqrt7.mask |
310 | riscv_vfrsub, // llvm.riscv.vfrsub |
311 | riscv_vfrsub_mask, // llvm.riscv.vfrsub.mask |
312 | riscv_vfsgnj, // llvm.riscv.vfsgnj |
313 | riscv_vfsgnj_mask, // llvm.riscv.vfsgnj.mask |
314 | riscv_vfsgnjn, // llvm.riscv.vfsgnjn |
315 | riscv_vfsgnjn_mask, // llvm.riscv.vfsgnjn.mask |
316 | riscv_vfsgnjx, // llvm.riscv.vfsgnjx |
317 | riscv_vfsgnjx_mask, // llvm.riscv.vfsgnjx.mask |
318 | riscv_vfslide1down, // llvm.riscv.vfslide1down |
319 | riscv_vfslide1down_mask, // llvm.riscv.vfslide1down.mask |
320 | riscv_vfslide1up, // llvm.riscv.vfslide1up |
321 | riscv_vfslide1up_mask, // llvm.riscv.vfslide1up.mask |
322 | riscv_vfsqrt, // llvm.riscv.vfsqrt |
323 | riscv_vfsqrt_mask, // llvm.riscv.vfsqrt.mask |
324 | riscv_vfsub, // llvm.riscv.vfsub |
325 | riscv_vfsub_mask, // llvm.riscv.vfsub.mask |
326 | riscv_vfwadd, // llvm.riscv.vfwadd |
327 | riscv_vfwadd_mask, // llvm.riscv.vfwadd.mask |
328 | riscv_vfwadd_w, // llvm.riscv.vfwadd.w |
329 | riscv_vfwadd_w_mask, // llvm.riscv.vfwadd.w.mask |
330 | riscv_vfwcvt_f_f_v, // llvm.riscv.vfwcvt.f.f.v |
331 | riscv_vfwcvt_f_f_v_mask, // llvm.riscv.vfwcvt.f.f.v.mask |
332 | riscv_vfwcvt_f_x_v, // llvm.riscv.vfwcvt.f.x.v |
333 | riscv_vfwcvt_f_x_v_mask, // llvm.riscv.vfwcvt.f.x.v.mask |
334 | riscv_vfwcvt_f_xu_v, // llvm.riscv.vfwcvt.f.xu.v |
335 | riscv_vfwcvt_f_xu_v_mask, // llvm.riscv.vfwcvt.f.xu.v.mask |
336 | riscv_vfwcvt_rtz_x_f_v, // llvm.riscv.vfwcvt.rtz.x.f.v |
337 | riscv_vfwcvt_rtz_x_f_v_mask, // llvm.riscv.vfwcvt.rtz.x.f.v.mask |
338 | riscv_vfwcvt_rtz_xu_f_v, // llvm.riscv.vfwcvt.rtz.xu.f.v |
339 | riscv_vfwcvt_rtz_xu_f_v_mask, // llvm.riscv.vfwcvt.rtz.xu.f.v.mask |
340 | riscv_vfwcvt_x_f_v, // llvm.riscv.vfwcvt.x.f.v |
341 | riscv_vfwcvt_x_f_v_mask, // llvm.riscv.vfwcvt.x.f.v.mask |
342 | riscv_vfwcvt_xu_f_v, // llvm.riscv.vfwcvt.xu.f.v |
343 | riscv_vfwcvt_xu_f_v_mask, // llvm.riscv.vfwcvt.xu.f.v.mask |
344 | riscv_vfwcvtbf16_f_f_v, // llvm.riscv.vfwcvtbf16.f.f.v |
345 | riscv_vfwcvtbf16_f_f_v_mask, // llvm.riscv.vfwcvtbf16.f.f.v.mask |
346 | riscv_vfwmacc, // llvm.riscv.vfwmacc |
347 | riscv_vfwmacc_mask, // llvm.riscv.vfwmacc.mask |
348 | riscv_vfwmaccbf16, // llvm.riscv.vfwmaccbf16 |
349 | riscv_vfwmaccbf16_mask, // llvm.riscv.vfwmaccbf16.mask |
350 | riscv_vfwmsac, // llvm.riscv.vfwmsac |
351 | riscv_vfwmsac_mask, // llvm.riscv.vfwmsac.mask |
352 | riscv_vfwmul, // llvm.riscv.vfwmul |
353 | riscv_vfwmul_mask, // llvm.riscv.vfwmul.mask |
354 | riscv_vfwnmacc, // llvm.riscv.vfwnmacc |
355 | riscv_vfwnmacc_mask, // llvm.riscv.vfwnmacc.mask |
356 | riscv_vfwnmsac, // llvm.riscv.vfwnmsac |
357 | riscv_vfwnmsac_mask, // llvm.riscv.vfwnmsac.mask |
358 | riscv_vfwredosum, // llvm.riscv.vfwredosum |
359 | riscv_vfwredosum_mask, // llvm.riscv.vfwredosum.mask |
360 | riscv_vfwredusum, // llvm.riscv.vfwredusum |
361 | riscv_vfwredusum_mask, // llvm.riscv.vfwredusum.mask |
362 | riscv_vfwsub, // llvm.riscv.vfwsub |
363 | riscv_vfwsub_mask, // llvm.riscv.vfwsub.mask |
364 | riscv_vfwsub_w, // llvm.riscv.vfwsub.w |
365 | riscv_vfwsub_w_mask, // llvm.riscv.vfwsub.w.mask |
366 | riscv_vghsh, // llvm.riscv.vghsh |
367 | riscv_vgmul_vv, // llvm.riscv.vgmul.vv |
368 | riscv_vid, // llvm.riscv.vid |
369 | riscv_vid_mask, // llvm.riscv.vid.mask |
370 | riscv_viota, // llvm.riscv.viota |
371 | riscv_viota_mask, // llvm.riscv.viota.mask |
372 | riscv_vle, // llvm.riscv.vle |
373 | riscv_vle_mask, // llvm.riscv.vle.mask |
374 | riscv_vleff, // llvm.riscv.vleff |
375 | riscv_vleff_mask, // llvm.riscv.vleff.mask |
376 | riscv_vlm, // llvm.riscv.vlm |
377 | riscv_vloxei, // llvm.riscv.vloxei |
378 | riscv_vloxei_mask, // llvm.riscv.vloxei.mask |
379 | riscv_vloxseg2, // llvm.riscv.vloxseg2 |
380 | riscv_vloxseg2_mask, // llvm.riscv.vloxseg2.mask |
381 | riscv_vloxseg3, // llvm.riscv.vloxseg3 |
382 | riscv_vloxseg3_mask, // llvm.riscv.vloxseg3.mask |
383 | riscv_vloxseg4, // llvm.riscv.vloxseg4 |
384 | riscv_vloxseg4_mask, // llvm.riscv.vloxseg4.mask |
385 | riscv_vloxseg5, // llvm.riscv.vloxseg5 |
386 | riscv_vloxseg5_mask, // llvm.riscv.vloxseg5.mask |
387 | riscv_vloxseg6, // llvm.riscv.vloxseg6 |
388 | riscv_vloxseg6_mask, // llvm.riscv.vloxseg6.mask |
389 | riscv_vloxseg7, // llvm.riscv.vloxseg7 |
390 | riscv_vloxseg7_mask, // llvm.riscv.vloxseg7.mask |
391 | riscv_vloxseg8, // llvm.riscv.vloxseg8 |
392 | riscv_vloxseg8_mask, // llvm.riscv.vloxseg8.mask |
393 | riscv_vlse, // llvm.riscv.vlse |
394 | riscv_vlse_mask, // llvm.riscv.vlse.mask |
395 | riscv_vlseg2, // llvm.riscv.vlseg2 |
396 | riscv_vlseg2_mask, // llvm.riscv.vlseg2.mask |
397 | riscv_vlseg2ff, // llvm.riscv.vlseg2ff |
398 | riscv_vlseg2ff_mask, // llvm.riscv.vlseg2ff.mask |
399 | riscv_vlseg3, // llvm.riscv.vlseg3 |
400 | riscv_vlseg3_mask, // llvm.riscv.vlseg3.mask |
401 | riscv_vlseg3ff, // llvm.riscv.vlseg3ff |
402 | riscv_vlseg3ff_mask, // llvm.riscv.vlseg3ff.mask |
403 | riscv_vlseg4, // llvm.riscv.vlseg4 |
404 | riscv_vlseg4_mask, // llvm.riscv.vlseg4.mask |
405 | riscv_vlseg4ff, // llvm.riscv.vlseg4ff |
406 | riscv_vlseg4ff_mask, // llvm.riscv.vlseg4ff.mask |
407 | riscv_vlseg5, // llvm.riscv.vlseg5 |
408 | riscv_vlseg5_mask, // llvm.riscv.vlseg5.mask |
409 | riscv_vlseg5ff, // llvm.riscv.vlseg5ff |
410 | riscv_vlseg5ff_mask, // llvm.riscv.vlseg5ff.mask |
411 | riscv_vlseg6, // llvm.riscv.vlseg6 |
412 | riscv_vlseg6_mask, // llvm.riscv.vlseg6.mask |
413 | riscv_vlseg6ff, // llvm.riscv.vlseg6ff |
414 | riscv_vlseg6ff_mask, // llvm.riscv.vlseg6ff.mask |
415 | riscv_vlseg7, // llvm.riscv.vlseg7 |
416 | riscv_vlseg7_mask, // llvm.riscv.vlseg7.mask |
417 | riscv_vlseg7ff, // llvm.riscv.vlseg7ff |
418 | riscv_vlseg7ff_mask, // llvm.riscv.vlseg7ff.mask |
419 | riscv_vlseg8, // llvm.riscv.vlseg8 |
420 | riscv_vlseg8_mask, // llvm.riscv.vlseg8.mask |
421 | riscv_vlseg8ff, // llvm.riscv.vlseg8ff |
422 | riscv_vlseg8ff_mask, // llvm.riscv.vlseg8ff.mask |
423 | riscv_vlsseg2, // llvm.riscv.vlsseg2 |
424 | riscv_vlsseg2_mask, // llvm.riscv.vlsseg2.mask |
425 | riscv_vlsseg3, // llvm.riscv.vlsseg3 |
426 | riscv_vlsseg3_mask, // llvm.riscv.vlsseg3.mask |
427 | riscv_vlsseg4, // llvm.riscv.vlsseg4 |
428 | riscv_vlsseg4_mask, // llvm.riscv.vlsseg4.mask |
429 | riscv_vlsseg5, // llvm.riscv.vlsseg5 |
430 | riscv_vlsseg5_mask, // llvm.riscv.vlsseg5.mask |
431 | riscv_vlsseg6, // llvm.riscv.vlsseg6 |
432 | riscv_vlsseg6_mask, // llvm.riscv.vlsseg6.mask |
433 | riscv_vlsseg7, // llvm.riscv.vlsseg7 |
434 | riscv_vlsseg7_mask, // llvm.riscv.vlsseg7.mask |
435 | riscv_vlsseg8, // llvm.riscv.vlsseg8 |
436 | riscv_vlsseg8_mask, // llvm.riscv.vlsseg8.mask |
437 | riscv_vluxei, // llvm.riscv.vluxei |
438 | riscv_vluxei_mask, // llvm.riscv.vluxei.mask |
439 | riscv_vluxseg2, // llvm.riscv.vluxseg2 |
440 | riscv_vluxseg2_mask, // llvm.riscv.vluxseg2.mask |
441 | riscv_vluxseg3, // llvm.riscv.vluxseg3 |
442 | riscv_vluxseg3_mask, // llvm.riscv.vluxseg3.mask |
443 | riscv_vluxseg4, // llvm.riscv.vluxseg4 |
444 | riscv_vluxseg4_mask, // llvm.riscv.vluxseg4.mask |
445 | riscv_vluxseg5, // llvm.riscv.vluxseg5 |
446 | riscv_vluxseg5_mask, // llvm.riscv.vluxseg5.mask |
447 | riscv_vluxseg6, // llvm.riscv.vluxseg6 |
448 | riscv_vluxseg6_mask, // llvm.riscv.vluxseg6.mask |
449 | riscv_vluxseg7, // llvm.riscv.vluxseg7 |
450 | riscv_vluxseg7_mask, // llvm.riscv.vluxseg7.mask |
451 | riscv_vluxseg8, // llvm.riscv.vluxseg8 |
452 | riscv_vluxseg8_mask, // llvm.riscv.vluxseg8.mask |
453 | riscv_vmacc, // llvm.riscv.vmacc |
454 | riscv_vmacc_mask, // llvm.riscv.vmacc.mask |
455 | riscv_vmadc, // llvm.riscv.vmadc |
456 | riscv_vmadc_carry_in, // llvm.riscv.vmadc.carry.in |
457 | riscv_vmadd, // llvm.riscv.vmadd |
458 | riscv_vmadd_mask, // llvm.riscv.vmadd.mask |
459 | riscv_vmand, // llvm.riscv.vmand |
460 | riscv_vmandn, // llvm.riscv.vmandn |
461 | riscv_vmax, // llvm.riscv.vmax |
462 | riscv_vmax_mask, // llvm.riscv.vmax.mask |
463 | riscv_vmaxu, // llvm.riscv.vmaxu |
464 | riscv_vmaxu_mask, // llvm.riscv.vmaxu.mask |
465 | riscv_vmclr, // llvm.riscv.vmclr |
466 | riscv_vmerge, // llvm.riscv.vmerge |
467 | riscv_vmfeq, // llvm.riscv.vmfeq |
468 | riscv_vmfeq_mask, // llvm.riscv.vmfeq.mask |
469 | riscv_vmfge, // llvm.riscv.vmfge |
470 | riscv_vmfge_mask, // llvm.riscv.vmfge.mask |
471 | riscv_vmfgt, // llvm.riscv.vmfgt |
472 | riscv_vmfgt_mask, // llvm.riscv.vmfgt.mask |
473 | riscv_vmfle, // llvm.riscv.vmfle |
474 | riscv_vmfle_mask, // llvm.riscv.vmfle.mask |
475 | riscv_vmflt, // llvm.riscv.vmflt |
476 | riscv_vmflt_mask, // llvm.riscv.vmflt.mask |
477 | riscv_vmfne, // llvm.riscv.vmfne |
478 | riscv_vmfne_mask, // llvm.riscv.vmfne.mask |
479 | riscv_vmin, // llvm.riscv.vmin |
480 | riscv_vmin_mask, // llvm.riscv.vmin.mask |
481 | riscv_vminu, // llvm.riscv.vminu |
482 | riscv_vminu_mask, // llvm.riscv.vminu.mask |
483 | riscv_vmnand, // llvm.riscv.vmnand |
484 | riscv_vmnor, // llvm.riscv.vmnor |
485 | riscv_vmor, // llvm.riscv.vmor |
486 | riscv_vmorn, // llvm.riscv.vmorn |
487 | riscv_vmsbc, // llvm.riscv.vmsbc |
488 | riscv_vmsbc_borrow_in, // llvm.riscv.vmsbc.borrow.in |
489 | riscv_vmsbf, // llvm.riscv.vmsbf |
490 | riscv_vmsbf_mask, // llvm.riscv.vmsbf.mask |
491 | riscv_vmseq, // llvm.riscv.vmseq |
492 | riscv_vmseq_mask, // llvm.riscv.vmseq.mask |
493 | riscv_vmset, // llvm.riscv.vmset |
494 | riscv_vmsge, // llvm.riscv.vmsge |
495 | riscv_vmsge_mask, // llvm.riscv.vmsge.mask |
496 | riscv_vmsgeu, // llvm.riscv.vmsgeu |
497 | riscv_vmsgeu_mask, // llvm.riscv.vmsgeu.mask |
498 | riscv_vmsgt, // llvm.riscv.vmsgt |
499 | riscv_vmsgt_mask, // llvm.riscv.vmsgt.mask |
500 | riscv_vmsgtu, // llvm.riscv.vmsgtu |
501 | riscv_vmsgtu_mask, // llvm.riscv.vmsgtu.mask |
502 | riscv_vmsif, // llvm.riscv.vmsif |
503 | riscv_vmsif_mask, // llvm.riscv.vmsif.mask |
504 | riscv_vmsle, // llvm.riscv.vmsle |
505 | riscv_vmsle_mask, // llvm.riscv.vmsle.mask |
506 | riscv_vmsleu, // llvm.riscv.vmsleu |
507 | riscv_vmsleu_mask, // llvm.riscv.vmsleu.mask |
508 | riscv_vmslt, // llvm.riscv.vmslt |
509 | riscv_vmslt_mask, // llvm.riscv.vmslt.mask |
510 | riscv_vmsltu, // llvm.riscv.vmsltu |
511 | riscv_vmsltu_mask, // llvm.riscv.vmsltu.mask |
512 | riscv_vmsne, // llvm.riscv.vmsne |
513 | riscv_vmsne_mask, // llvm.riscv.vmsne.mask |
514 | riscv_vmsof, // llvm.riscv.vmsof |
515 | riscv_vmsof_mask, // llvm.riscv.vmsof.mask |
516 | riscv_vmul, // llvm.riscv.vmul |
517 | riscv_vmul_mask, // llvm.riscv.vmul.mask |
518 | riscv_vmulh, // llvm.riscv.vmulh |
519 | riscv_vmulh_mask, // llvm.riscv.vmulh.mask |
520 | riscv_vmulhsu, // llvm.riscv.vmulhsu |
521 | riscv_vmulhsu_mask, // llvm.riscv.vmulhsu.mask |
522 | riscv_vmulhu, // llvm.riscv.vmulhu |
523 | riscv_vmulhu_mask, // llvm.riscv.vmulhu.mask |
524 | riscv_vmv_s_x, // llvm.riscv.vmv.s.x |
525 | riscv_vmv_v_v, // llvm.riscv.vmv.v.v |
526 | riscv_vmv_v_x, // llvm.riscv.vmv.v.x |
527 | riscv_vmv_x_s, // llvm.riscv.vmv.x.s |
528 | riscv_vmxnor, // llvm.riscv.vmxnor |
529 | riscv_vmxor, // llvm.riscv.vmxor |
530 | riscv_vnclip, // llvm.riscv.vnclip |
531 | riscv_vnclip_mask, // llvm.riscv.vnclip.mask |
532 | riscv_vnclipu, // llvm.riscv.vnclipu |
533 | riscv_vnclipu_mask, // llvm.riscv.vnclipu.mask |
534 | riscv_vnmsac, // llvm.riscv.vnmsac |
535 | riscv_vnmsac_mask, // llvm.riscv.vnmsac.mask |
536 | riscv_vnmsub, // llvm.riscv.vnmsub |
537 | riscv_vnmsub_mask, // llvm.riscv.vnmsub.mask |
538 | riscv_vnsra, // llvm.riscv.vnsra |
539 | riscv_vnsra_mask, // llvm.riscv.vnsra.mask |
540 | riscv_vnsrl, // llvm.riscv.vnsrl |
541 | riscv_vnsrl_mask, // llvm.riscv.vnsrl.mask |
542 | riscv_vor, // llvm.riscv.vor |
543 | riscv_vor_mask, // llvm.riscv.vor.mask |
544 | riscv_vredand, // llvm.riscv.vredand |
545 | riscv_vredand_mask, // llvm.riscv.vredand.mask |
546 | riscv_vredmax, // llvm.riscv.vredmax |
547 | riscv_vredmax_mask, // llvm.riscv.vredmax.mask |
548 | riscv_vredmaxu, // llvm.riscv.vredmaxu |
549 | riscv_vredmaxu_mask, // llvm.riscv.vredmaxu.mask |
550 | riscv_vredmin, // llvm.riscv.vredmin |
551 | riscv_vredmin_mask, // llvm.riscv.vredmin.mask |
552 | riscv_vredminu, // llvm.riscv.vredminu |
553 | riscv_vredminu_mask, // llvm.riscv.vredminu.mask |
554 | riscv_vredor, // llvm.riscv.vredor |
555 | riscv_vredor_mask, // llvm.riscv.vredor.mask |
556 | riscv_vredsum, // llvm.riscv.vredsum |
557 | riscv_vredsum_mask, // llvm.riscv.vredsum.mask |
558 | riscv_vredxor, // llvm.riscv.vredxor |
559 | riscv_vredxor_mask, // llvm.riscv.vredxor.mask |
560 | riscv_vrem, // llvm.riscv.vrem |
561 | riscv_vrem_mask, // llvm.riscv.vrem.mask |
562 | riscv_vremu, // llvm.riscv.vremu |
563 | riscv_vremu_mask, // llvm.riscv.vremu.mask |
564 | riscv_vrev8, // llvm.riscv.vrev8 |
565 | riscv_vrev8_mask, // llvm.riscv.vrev8.mask |
566 | riscv_vrgather_vv, // llvm.riscv.vrgather.vv |
567 | riscv_vrgather_vv_mask, // llvm.riscv.vrgather.vv.mask |
568 | riscv_vrgather_vx, // llvm.riscv.vrgather.vx |
569 | riscv_vrgather_vx_mask, // llvm.riscv.vrgather.vx.mask |
570 | riscv_vrgatherei16_vv, // llvm.riscv.vrgatherei16.vv |
571 | riscv_vrgatherei16_vv_mask, // llvm.riscv.vrgatherei16.vv.mask |
572 | riscv_vrol, // llvm.riscv.vrol |
573 | riscv_vrol_mask, // llvm.riscv.vrol.mask |
574 | riscv_vror, // llvm.riscv.vror |
575 | riscv_vror_mask, // llvm.riscv.vror.mask |
576 | riscv_vrsub, // llvm.riscv.vrsub |
577 | riscv_vrsub_mask, // llvm.riscv.vrsub.mask |
578 | riscv_vsadd, // llvm.riscv.vsadd |
579 | riscv_vsadd_mask, // llvm.riscv.vsadd.mask |
580 | riscv_vsaddu, // llvm.riscv.vsaddu |
581 | riscv_vsaddu_mask, // llvm.riscv.vsaddu.mask |
582 | riscv_vsbc, // llvm.riscv.vsbc |
583 | riscv_vse, // llvm.riscv.vse |
584 | riscv_vse_mask, // llvm.riscv.vse.mask |
585 | riscv_vsetvli, // llvm.riscv.vsetvli |
586 | riscv_vsetvlimax, // llvm.riscv.vsetvlimax |
587 | riscv_vsext, // llvm.riscv.vsext |
588 | riscv_vsext_mask, // llvm.riscv.vsext.mask |
589 | riscv_vsha2ch, // llvm.riscv.vsha2ch |
590 | riscv_vsha2cl, // llvm.riscv.vsha2cl |
591 | riscv_vsha2ms, // llvm.riscv.vsha2ms |
592 | riscv_vslide1down, // llvm.riscv.vslide1down |
593 | riscv_vslide1down_mask, // llvm.riscv.vslide1down.mask |
594 | riscv_vslide1up, // llvm.riscv.vslide1up |
595 | riscv_vslide1up_mask, // llvm.riscv.vslide1up.mask |
596 | riscv_vslidedown, // llvm.riscv.vslidedown |
597 | riscv_vslidedown_mask, // llvm.riscv.vslidedown.mask |
598 | riscv_vslideup, // llvm.riscv.vslideup |
599 | riscv_vslideup_mask, // llvm.riscv.vslideup.mask |
600 | riscv_vsll, // llvm.riscv.vsll |
601 | riscv_vsll_mask, // llvm.riscv.vsll.mask |
602 | riscv_vsm, // llvm.riscv.vsm |
603 | riscv_vsm3c, // llvm.riscv.vsm3c |
604 | riscv_vsm3me, // llvm.riscv.vsm3me |
605 | riscv_vsm4k, // llvm.riscv.vsm4k |
606 | riscv_vsm4r_vs, // llvm.riscv.vsm4r.vs |
607 | riscv_vsm4r_vv, // llvm.riscv.vsm4r.vv |
608 | riscv_vsmul, // llvm.riscv.vsmul |
609 | riscv_vsmul_mask, // llvm.riscv.vsmul.mask |
610 | riscv_vsoxei, // llvm.riscv.vsoxei |
611 | riscv_vsoxei_mask, // llvm.riscv.vsoxei.mask |
612 | riscv_vsoxseg2, // llvm.riscv.vsoxseg2 |
613 | riscv_vsoxseg2_mask, // llvm.riscv.vsoxseg2.mask |
614 | riscv_vsoxseg3, // llvm.riscv.vsoxseg3 |
615 | riscv_vsoxseg3_mask, // llvm.riscv.vsoxseg3.mask |
616 | riscv_vsoxseg4, // llvm.riscv.vsoxseg4 |
617 | riscv_vsoxseg4_mask, // llvm.riscv.vsoxseg4.mask |
618 | riscv_vsoxseg5, // llvm.riscv.vsoxseg5 |
619 | riscv_vsoxseg5_mask, // llvm.riscv.vsoxseg5.mask |
620 | riscv_vsoxseg6, // llvm.riscv.vsoxseg6 |
621 | riscv_vsoxseg6_mask, // llvm.riscv.vsoxseg6.mask |
622 | riscv_vsoxseg7, // llvm.riscv.vsoxseg7 |
623 | riscv_vsoxseg7_mask, // llvm.riscv.vsoxseg7.mask |
624 | riscv_vsoxseg8, // llvm.riscv.vsoxseg8 |
625 | riscv_vsoxseg8_mask, // llvm.riscv.vsoxseg8.mask |
626 | riscv_vsra, // llvm.riscv.vsra |
627 | riscv_vsra_mask, // llvm.riscv.vsra.mask |
628 | riscv_vsrl, // llvm.riscv.vsrl |
629 | riscv_vsrl_mask, // llvm.riscv.vsrl.mask |
630 | riscv_vsse, // llvm.riscv.vsse |
631 | riscv_vsse_mask, // llvm.riscv.vsse.mask |
632 | riscv_vsseg2, // llvm.riscv.vsseg2 |
633 | riscv_vsseg2_mask, // llvm.riscv.vsseg2.mask |
634 | riscv_vsseg3, // llvm.riscv.vsseg3 |
635 | riscv_vsseg3_mask, // llvm.riscv.vsseg3.mask |
636 | riscv_vsseg4, // llvm.riscv.vsseg4 |
637 | riscv_vsseg4_mask, // llvm.riscv.vsseg4.mask |
638 | riscv_vsseg5, // llvm.riscv.vsseg5 |
639 | riscv_vsseg5_mask, // llvm.riscv.vsseg5.mask |
640 | riscv_vsseg6, // llvm.riscv.vsseg6 |
641 | riscv_vsseg6_mask, // llvm.riscv.vsseg6.mask |
642 | riscv_vsseg7, // llvm.riscv.vsseg7 |
643 | riscv_vsseg7_mask, // llvm.riscv.vsseg7.mask |
644 | riscv_vsseg8, // llvm.riscv.vsseg8 |
645 | riscv_vsseg8_mask, // llvm.riscv.vsseg8.mask |
646 | riscv_vssra, // llvm.riscv.vssra |
647 | riscv_vssra_mask, // llvm.riscv.vssra.mask |
648 | riscv_vssrl, // llvm.riscv.vssrl |
649 | riscv_vssrl_mask, // llvm.riscv.vssrl.mask |
650 | riscv_vssseg2, // llvm.riscv.vssseg2 |
651 | riscv_vssseg2_mask, // llvm.riscv.vssseg2.mask |
652 | riscv_vssseg3, // llvm.riscv.vssseg3 |
653 | riscv_vssseg3_mask, // llvm.riscv.vssseg3.mask |
654 | riscv_vssseg4, // llvm.riscv.vssseg4 |
655 | riscv_vssseg4_mask, // llvm.riscv.vssseg4.mask |
656 | riscv_vssseg5, // llvm.riscv.vssseg5 |
657 | riscv_vssseg5_mask, // llvm.riscv.vssseg5.mask |
658 | riscv_vssseg6, // llvm.riscv.vssseg6 |
659 | riscv_vssseg6_mask, // llvm.riscv.vssseg6.mask |
660 | riscv_vssseg7, // llvm.riscv.vssseg7 |
661 | riscv_vssseg7_mask, // llvm.riscv.vssseg7.mask |
662 | riscv_vssseg8, // llvm.riscv.vssseg8 |
663 | riscv_vssseg8_mask, // llvm.riscv.vssseg8.mask |
664 | riscv_vssub, // llvm.riscv.vssub |
665 | riscv_vssub_mask, // llvm.riscv.vssub.mask |
666 | riscv_vssubu, // llvm.riscv.vssubu |
667 | riscv_vssubu_mask, // llvm.riscv.vssubu.mask |
668 | riscv_vsub, // llvm.riscv.vsub |
669 | riscv_vsub_mask, // llvm.riscv.vsub.mask |
670 | riscv_vsuxei, // llvm.riscv.vsuxei |
671 | riscv_vsuxei_mask, // llvm.riscv.vsuxei.mask |
672 | riscv_vsuxseg2, // llvm.riscv.vsuxseg2 |
673 | riscv_vsuxseg2_mask, // llvm.riscv.vsuxseg2.mask |
674 | riscv_vsuxseg3, // llvm.riscv.vsuxseg3 |
675 | riscv_vsuxseg3_mask, // llvm.riscv.vsuxseg3.mask |
676 | riscv_vsuxseg4, // llvm.riscv.vsuxseg4 |
677 | riscv_vsuxseg4_mask, // llvm.riscv.vsuxseg4.mask |
678 | riscv_vsuxseg5, // llvm.riscv.vsuxseg5 |
679 | riscv_vsuxseg5_mask, // llvm.riscv.vsuxseg5.mask |
680 | riscv_vsuxseg6, // llvm.riscv.vsuxseg6 |
681 | riscv_vsuxseg6_mask, // llvm.riscv.vsuxseg6.mask |
682 | riscv_vsuxseg7, // llvm.riscv.vsuxseg7 |
683 | riscv_vsuxseg7_mask, // llvm.riscv.vsuxseg7.mask |
684 | riscv_vsuxseg8, // llvm.riscv.vsuxseg8 |
685 | riscv_vsuxseg8_mask, // llvm.riscv.vsuxseg8.mask |
686 | riscv_vwadd, // llvm.riscv.vwadd |
687 | riscv_vwadd_mask, // llvm.riscv.vwadd.mask |
688 | riscv_vwadd_w, // llvm.riscv.vwadd.w |
689 | riscv_vwadd_w_mask, // llvm.riscv.vwadd.w.mask |
690 | riscv_vwaddu, // llvm.riscv.vwaddu |
691 | riscv_vwaddu_mask, // llvm.riscv.vwaddu.mask |
692 | riscv_vwaddu_w, // llvm.riscv.vwaddu.w |
693 | riscv_vwaddu_w_mask, // llvm.riscv.vwaddu.w.mask |
694 | riscv_vwmacc, // llvm.riscv.vwmacc |
695 | riscv_vwmacc_mask, // llvm.riscv.vwmacc.mask |
696 | riscv_vwmaccsu, // llvm.riscv.vwmaccsu |
697 | riscv_vwmaccsu_mask, // llvm.riscv.vwmaccsu.mask |
698 | riscv_vwmaccu, // llvm.riscv.vwmaccu |
699 | riscv_vwmaccu_mask, // llvm.riscv.vwmaccu.mask |
700 | riscv_vwmaccus, // llvm.riscv.vwmaccus |
701 | riscv_vwmaccus_mask, // llvm.riscv.vwmaccus.mask |
702 | riscv_vwmul, // llvm.riscv.vwmul |
703 | riscv_vwmul_mask, // llvm.riscv.vwmul.mask |
704 | riscv_vwmulsu, // llvm.riscv.vwmulsu |
705 | riscv_vwmulsu_mask, // llvm.riscv.vwmulsu.mask |
706 | riscv_vwmulu, // llvm.riscv.vwmulu |
707 | riscv_vwmulu_mask, // llvm.riscv.vwmulu.mask |
708 | riscv_vwredsum, // llvm.riscv.vwredsum |
709 | riscv_vwredsum_mask, // llvm.riscv.vwredsum.mask |
710 | riscv_vwredsumu, // llvm.riscv.vwredsumu |
711 | riscv_vwredsumu_mask, // llvm.riscv.vwredsumu.mask |
712 | riscv_vwsll, // llvm.riscv.vwsll |
713 | riscv_vwsll_mask, // llvm.riscv.vwsll.mask |
714 | riscv_vwsub, // llvm.riscv.vwsub |
715 | riscv_vwsub_mask, // llvm.riscv.vwsub.mask |
716 | riscv_vwsub_w, // llvm.riscv.vwsub.w |
717 | riscv_vwsub_w_mask, // llvm.riscv.vwsub.w.mask |
718 | riscv_vwsubu, // llvm.riscv.vwsubu |
719 | riscv_vwsubu_mask, // llvm.riscv.vwsubu.mask |
720 | riscv_vwsubu_w, // llvm.riscv.vwsubu.w |
721 | riscv_vwsubu_w_mask, // llvm.riscv.vwsubu.w.mask |
722 | riscv_vxor, // llvm.riscv.vxor |
723 | riscv_vxor_mask, // llvm.riscv.vxor.mask |
724 | riscv_vzext, // llvm.riscv.vzext |
725 | riscv_vzext_mask, // llvm.riscv.vzext.mask |
726 | riscv_xperm4, // llvm.riscv.xperm4 |
727 | riscv_xperm8, // llvm.riscv.xperm8 |
728 | riscv_zip, // llvm.riscv.zip |
729 | }; // enum |
730 | } // namespace Intrinsic |
731 | } // namespace llvm |
732 | |
733 | #endif |
734 | |