1/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2|* *|
3|* Assembly Writer Source Fragment *|
4|* *|
5|* Automatically generated file, do not edit! *|
6|* From: XCore.td *|
7|* *|
8\*===----------------------------------------------------------------------===*/
9
10/// getMnemonic - This method is automatically generated by tablegen
11/// from the instruction set description.
12std::pair<const char *, uint64_t>
13XCoreInstPrinter::getMnemonic(const MCInst &MI) const {
14
15#ifdef __GNUC__
16#pragma GCC diagnostic push
17#pragma GCC diagnostic ignored "-Woverlength-strings"
18#endif
19 static const char AsmStrs[] = {
20 /* 0 */ "ldap r11, \000"
21 /* 11 */ "getsr r11, \000"
22 /* 23 */ "set cp, \000"
23 /* 32 */ "set dp, \000"
24 /* 41 */ "set sp, \000"
25 /* 50 */ "crc32 \000"
26 /* 57 */ "lda16 \000"
27 /* 64 */ "st16 \000"
28 /* 70 */ "crc8 \000"
29 /* 76 */ "st8 \000"
30 /* 81 */ "# LDAWFI \000"
31 /* 91 */ "# LDWFI \000"
32 /* 100 */ "# STWFI \000"
33 /* 109 */ "# EH_RETURN \000"
34 /* 122 */ "# ADJCALLSTACKDOWN \000"
35 /* 142 */ "# ADJCALLSTACKUP \000"
36 /* 160 */ "# FRAME_TO_ARGS_OFFSET \000"
37 /* 184 */ "bla \000"
38 /* 189 */ "lsub \000"
39 /* 195 */ "ldc \000"
40 /* 200 */ "ladd \000"
41 /* 206 */ "and \000"
42 /* 211 */ "getd \000"
43 /* 217 */ "bf \000"
44 /* 221 */ "eef \000"
45 /* 226 */ "waitef \000"
46 /* 234 */ "ecallf \000"
47 /* 242 */ "neg \000"
48 /* 247 */ "dgetreg \000"
49 /* 256 */ "peek \000"
50 /* 262 */ "mkmsk \000"
51 /* 269 */ "bl \000"
52 /* 273 */ "testlcl \000"
53 /* 282 */ "shl \000"
54 /* 287 */ "kcall \000"
55 /* 294 */ "lmul \000"
56 /* 300 */ "endin \000"
57 /* 307 */ "getn \000"
58 /* 313 */ "extdp \000"
59 /* 320 */ "retsp \000"
60 /* 327 */ "kentsp \000"
61 /* 335 */ "krestsp \000"
62 /* 344 */ "extsp \000"
63 /* 351 */ "eq \000"
64 /* 355 */ "ashr \000"
65 /* 361 */ "inshr \000"
66 /* 368 */ "xor \000"
67 /* 373 */ "clrsr \000"
68 /* 380 */ "setsr \000"
69 /* 387 */ "getr \000"
70 /* 393 */ "ld16s \000"
71 /* 400 */ "maccs \000"
72 /* 407 */ "rems \000"
73 /* 413 */ "lss \000"
74 /* 418 */ "getts \000"
75 /* 425 */ "divs \000"
76 /* 431 */ "blat \000"
77 /* 437 */ "bt \000"
78 /* 441 */ "inct \000"
79 /* 447 */ "testct \000"
80 /* 455 */ "testwct \000"
81 /* 464 */ "eet \000"
82 /* 469 */ "get \000"
83 /* 474 */ "waitet \000"
84 /* 482 */ "ecallt \000"
85 /* 490 */ "int \000"
86 /* 495 */ "andnot \000"
87 /* 503 */ "getst \000"
88 /* 510 */ "sext \000"
89 /* 516 */ "zext \000"
90 /* 522 */ "ld8u \000"
91 /* 528 */ "bau \000"
92 /* 533 */ "bu \000"
93 /* 537 */ "maccu \000"
94 /* 544 */ "remu \000"
95 /* 550 */ "bru \000"
96 /* 555 */ "lsu \000"
97 /* 560 */ "ldivu \000"
98 /* 567 */ "byterev \000"
99 /* 576 */ "bitrev \000"
100 /* 584 */ "ldaw \000"
101 /* 590 */ "ldw \000"
102 /* 595 */ "inpw \000"
103 /* 601 */ "stw \000"
104 /* 606 */ "clz \000"
105 /* 611 */ "# SELECT_CC PSEUDO!\000"
106 /* 631 */ "# XRay Function Patchable RET.\000"
107 /* 662 */ "# XRay Typed Event Log.\000"
108 /* 686 */ "# XRay Custom Event Log.\000"
109 /* 711 */ "# XRay Function Enter.\000"
110 /* 734 */ "# XRay Tail Call Exit.\000"
111 /* 757 */ "# XRay Function Exit.\000"
112 /* 779 */ "set kep, r11\000"
113 /* 792 */ "LIFETIME_END\000"
114 /* 805 */ "PSEUDO_PROBE\000"
115 /* 818 */ "BUNDLE\000"
116 /* 825 */ "FAKE_USE\000"
117 /* 834 */ "DBG_VALUE\000"
118 /* 844 */ "DBG_INSTR_REF\000"
119 /* 858 */ "DBG_PHI\000"
120 /* 866 */ "DBG_LABEL\000"
121 /* 876 */ "LIFETIME_START\000"
122 /* 891 */ "DBG_VALUE_LIST\000"
123 /* 906 */ "ldaw r11, cp[\000"
124 /* 920 */ "ldw r11, cp[\000"
125 /* 933 */ "bla cp[\000"
126 /* 941 */ "msync res[\000"
127 /* 952 */ "setpsc res[\000"
128 /* 964 */ "setc res[\000"
129 /* 974 */ "setd res[\000"
130 /* 984 */ "setclk res[\000"
131 /* 996 */ "mjoin res[\000"
132 /* 1007 */ "setn res[\000"
133 /* 1017 */ "syncr res[\000"
134 /* 1028 */ "freer res[\000"
135 /* 1039 */ "outshr res[\000"
136 /* 1051 */ "chkct res[\000"
137 /* 1062 */ "outct res[\000"
138 /* 1073 */ "clrpt res[\000"
139 /* 1084 */ "setpt res[\000"
140 /* 1095 */ "outt res[\000"
141 /* 1105 */ "out res[\000"
142 /* 1114 */ "edu res[\000"
143 /* 1123 */ "eeu res[\000"
144 /* 1132 */ "setev res[\000"
145 /* 1143 */ "setv res[\000"
146 /* 1153 */ "outpw res[\000"
147 /* 1164 */ "settw res[\000"
148 /* 1175 */ "setrdy res[\000"
149 /* 1187 */ "set ps[\000"
150 /* 1195 */ "set t[\000"
151 /* 1202 */ "init t[\000"
152 /* 1210 */ "start t[\000"
153 /* 1219 */ "ldw spc, sp[1]\000"
154 /* 1234 */ "stw spc, sp[1]\000"
155 /* 1249 */ "ldw ssr, sp[2]\000"
156 /* 1264 */ "stw ssr, sp[2]\000"
157 /* 1279 */ "ldw sed, sp[3]\000"
158 /* 1294 */ "stw sed, sp[3]\000"
159 /* 1309 */ "ldw et, sp[4]\000"
160 /* 1323 */ "stw et, sp[4]\000"
161 /* 1337 */ "ssync\000"
162 /* 1343 */ "get r11, ed\000"
163 /* 1355 */ "get r11, id\000"
164 /* 1367 */ "clre\000"
165 /* 1372 */ "# FEntry call\000"
166 /* 1386 */ "dcall\000"
167 /* 1392 */ "get r11, kep\000"
168 /* 1405 */ "get r11, ksp\000"
169 /* 1418 */ "dentsp\000"
170 /* 1425 */ "drestsp\000"
171 /* 1433 */ "tsetmr r\000"
172 /* 1442 */ "get r11, et\000"
173 /* 1454 */ "freet\000"
174 /* 1460 */ "dret\000"
175 /* 1465 */ "kret\000"
176 /* 1470 */ "waiteu\000"
177};
178#ifdef __GNUC__
179#pragma GCC diagnostic pop
180#endif
181
182 static const uint32_t OpInfo0[] = {
183 0U, // PHI
184 0U, // INLINEASM
185 0U, // INLINEASM_BR
186 0U, // CFI_INSTRUCTION
187 0U, // EH_LABEL
188 0U, // GC_LABEL
189 0U, // ANNOTATION_LABEL
190 0U, // KILL
191 0U, // EXTRACT_SUBREG
192 0U, // INSERT_SUBREG
193 0U, // IMPLICIT_DEF
194 0U, // INIT_UNDEF
195 0U, // SUBREG_TO_REG
196 0U, // COPY_TO_REGCLASS
197 835U, // DBG_VALUE
198 892U, // DBG_VALUE_LIST
199 845U, // DBG_INSTR_REF
200 859U, // DBG_PHI
201 867U, // DBG_LABEL
202 0U, // REG_SEQUENCE
203 0U, // COPY
204 0U, // COPY_LANEMASK
205 819U, // BUNDLE
206 877U, // LIFETIME_START
207 793U, // LIFETIME_END
208 806U, // PSEUDO_PROBE
209 0U, // ARITH_FENCE
210 0U, // STACKMAP
211 1373U, // FENTRY_CALL
212 0U, // PATCHPOINT
213 0U, // LOAD_STACK_GUARD
214 0U, // PREALLOCATED_SETUP
215 0U, // PREALLOCATED_ARG
216 0U, // STATEPOINT
217 0U, // LOCAL_ESCAPE
218 0U, // FAULTING_OP
219 0U, // PATCHABLE_OP
220 712U, // PATCHABLE_FUNCTION_ENTER
221 632U, // PATCHABLE_RET
222 758U, // PATCHABLE_FUNCTION_EXIT
223 735U, // PATCHABLE_TAIL_CALL
224 687U, // PATCHABLE_EVENT_CALL
225 663U, // PATCHABLE_TYPED_EVENT_CALL
226 0U, // ICALL_BRANCH_FUNNEL
227 826U, // FAKE_USE
228 0U, // MEMBARRIER
229 0U, // JUMP_TABLE_DEBUG_INFO
230 0U, // RELOC_NONE
231 0U, // CONVERGENCECTRL_ENTRY
232 0U, // CONVERGENCECTRL_ANCHOR
233 0U, // CONVERGENCECTRL_LOOP
234 0U, // CONVERGENCECTRL_GLUE
235 0U, // G_ASSERT_SEXT
236 0U, // G_ASSERT_ZEXT
237 0U, // G_ASSERT_ALIGN
238 0U, // G_ADD
239 0U, // G_SUB
240 0U, // G_MUL
241 0U, // G_SDIV
242 0U, // G_UDIV
243 0U, // G_SREM
244 0U, // G_UREM
245 0U, // G_SDIVREM
246 0U, // G_UDIVREM
247 0U, // G_AND
248 0U, // G_OR
249 0U, // G_XOR
250 0U, // G_ABDS
251 0U, // G_ABDU
252 0U, // G_UAVGFLOOR
253 0U, // G_UAVGCEIL
254 0U, // G_SAVGFLOOR
255 0U, // G_SAVGCEIL
256 0U, // G_IMPLICIT_DEF
257 0U, // G_PHI
258 0U, // G_FRAME_INDEX
259 0U, // G_GLOBAL_VALUE
260 0U, // G_PTRAUTH_GLOBAL_VALUE
261 0U, // G_CONSTANT_POOL
262 0U, // G_EXTRACT
263 0U, // G_UNMERGE_VALUES
264 0U, // G_INSERT
265 0U, // G_MERGE_VALUES
266 0U, // G_BUILD_VECTOR
267 0U, // G_BUILD_VECTOR_TRUNC
268 0U, // G_CONCAT_VECTORS
269 0U, // G_PTRTOINT
270 0U, // G_INTTOPTR
271 0U, // G_BITCAST
272 0U, // G_FREEZE
273 0U, // G_CONSTANT_FOLD_BARRIER
274 0U, // G_INTRINSIC_FPTRUNC_ROUND
275 0U, // G_INTRINSIC_TRUNC
276 0U, // G_INTRINSIC_ROUND
277 0U, // G_INTRINSIC_LRINT
278 0U, // G_INTRINSIC_LLRINT
279 0U, // G_INTRINSIC_ROUNDEVEN
280 0U, // G_READCYCLECOUNTER
281 0U, // G_READSTEADYCOUNTER
282 0U, // G_LOAD
283 0U, // G_SEXTLOAD
284 0U, // G_ZEXTLOAD
285 0U, // G_INDEXED_LOAD
286 0U, // G_INDEXED_SEXTLOAD
287 0U, // G_INDEXED_ZEXTLOAD
288 0U, // G_STORE
289 0U, // G_INDEXED_STORE
290 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
291 0U, // G_ATOMIC_CMPXCHG
292 0U, // G_ATOMICRMW_XCHG
293 0U, // G_ATOMICRMW_ADD
294 0U, // G_ATOMICRMW_SUB
295 0U, // G_ATOMICRMW_AND
296 0U, // G_ATOMICRMW_NAND
297 0U, // G_ATOMICRMW_OR
298 0U, // G_ATOMICRMW_XOR
299 0U, // G_ATOMICRMW_MAX
300 0U, // G_ATOMICRMW_MIN
301 0U, // G_ATOMICRMW_UMAX
302 0U, // G_ATOMICRMW_UMIN
303 0U, // G_ATOMICRMW_FADD
304 0U, // G_ATOMICRMW_FSUB
305 0U, // G_ATOMICRMW_FMAX
306 0U, // G_ATOMICRMW_FMIN
307 0U, // G_ATOMICRMW_FMAXIMUM
308 0U, // G_ATOMICRMW_FMINIMUM
309 0U, // G_ATOMICRMW_FMAXIMUMNUM
310 0U, // G_ATOMICRMW_FMINIMUMNUM
311 0U, // G_ATOMICRMW_UINC_WRAP
312 0U, // G_ATOMICRMW_UDEC_WRAP
313 0U, // G_ATOMICRMW_USUB_COND
314 0U, // G_ATOMICRMW_USUB_SAT
315 0U, // G_FENCE
316 0U, // G_PREFETCH
317 0U, // G_BRCOND
318 0U, // G_BRINDIRECT
319 0U, // G_INVOKE_REGION_START
320 0U, // G_INTRINSIC
321 0U, // G_INTRINSIC_W_SIDE_EFFECTS
322 0U, // G_INTRINSIC_CONVERGENT
323 0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
324 0U, // G_ANYEXT
325 0U, // G_TRUNC
326 0U, // G_TRUNC_SSAT_S
327 0U, // G_TRUNC_SSAT_U
328 0U, // G_TRUNC_USAT_U
329 0U, // G_CONSTANT
330 0U, // G_FCONSTANT
331 0U, // G_VASTART
332 0U, // G_VAARG
333 0U, // G_SEXT
334 0U, // G_SEXT_INREG
335 0U, // G_ZEXT
336 0U, // G_SHL
337 0U, // G_LSHR
338 0U, // G_ASHR
339 0U, // G_FSHL
340 0U, // G_FSHR
341 0U, // G_ROTR
342 0U, // G_ROTL
343 0U, // G_ICMP
344 0U, // G_FCMP
345 0U, // G_SCMP
346 0U, // G_UCMP
347 0U, // G_SELECT
348 0U, // G_UADDO
349 0U, // G_UADDE
350 0U, // G_USUBO
351 0U, // G_USUBE
352 0U, // G_SADDO
353 0U, // G_SADDE
354 0U, // G_SSUBO
355 0U, // G_SSUBE
356 0U, // G_UMULO
357 0U, // G_SMULO
358 0U, // G_UMULH
359 0U, // G_SMULH
360 0U, // G_UADDSAT
361 0U, // G_SADDSAT
362 0U, // G_USUBSAT
363 0U, // G_SSUBSAT
364 0U, // G_USHLSAT
365 0U, // G_SSHLSAT
366 0U, // G_SMULFIX
367 0U, // G_UMULFIX
368 0U, // G_SMULFIXSAT
369 0U, // G_UMULFIXSAT
370 0U, // G_SDIVFIX
371 0U, // G_UDIVFIX
372 0U, // G_SDIVFIXSAT
373 0U, // G_UDIVFIXSAT
374 0U, // G_FADD
375 0U, // G_FSUB
376 0U, // G_FMUL
377 0U, // G_FMA
378 0U, // G_FMAD
379 0U, // G_FDIV
380 0U, // G_FREM
381 0U, // G_FMODF
382 0U, // G_FPOW
383 0U, // G_FPOWI
384 0U, // G_FEXP
385 0U, // G_FEXP2
386 0U, // G_FEXP10
387 0U, // G_FLOG
388 0U, // G_FLOG2
389 0U, // G_FLOG10
390 0U, // G_FLDEXP
391 0U, // G_FFREXP
392 0U, // G_FNEG
393 0U, // G_FPEXT
394 0U, // G_FPTRUNC
395 0U, // G_FPTOSI
396 0U, // G_FPTOUI
397 0U, // G_SITOFP
398 0U, // G_UITOFP
399 0U, // G_FPTOSI_SAT
400 0U, // G_FPTOUI_SAT
401 0U, // G_FABS
402 0U, // G_FCOPYSIGN
403 0U, // G_IS_FPCLASS
404 0U, // G_FCANONICALIZE
405 0U, // G_FMINNUM
406 0U, // G_FMAXNUM
407 0U, // G_FMINNUM_IEEE
408 0U, // G_FMAXNUM_IEEE
409 0U, // G_FMINIMUM
410 0U, // G_FMAXIMUM
411 0U, // G_FMINIMUMNUM
412 0U, // G_FMAXIMUMNUM
413 0U, // G_GET_FPENV
414 0U, // G_SET_FPENV
415 0U, // G_RESET_FPENV
416 0U, // G_GET_FPMODE
417 0U, // G_SET_FPMODE
418 0U, // G_RESET_FPMODE
419 0U, // G_GET_ROUNDING
420 0U, // G_SET_ROUNDING
421 0U, // G_PTR_ADD
422 0U, // G_PTRMASK
423 0U, // G_SMIN
424 0U, // G_SMAX
425 0U, // G_UMIN
426 0U, // G_UMAX
427 0U, // G_ABS
428 0U, // G_LROUND
429 0U, // G_LLROUND
430 0U, // G_BR
431 0U, // G_BRJT
432 0U, // G_VSCALE
433 0U, // G_INSERT_SUBVECTOR
434 0U, // G_EXTRACT_SUBVECTOR
435 0U, // G_INSERT_VECTOR_ELT
436 0U, // G_EXTRACT_VECTOR_ELT
437 0U, // G_SHUFFLE_VECTOR
438 0U, // G_SPLAT_VECTOR
439 0U, // G_STEP_VECTOR
440 0U, // G_VECTOR_COMPRESS
441 0U, // G_CTTZ
442 0U, // G_CTTZ_ZERO_UNDEF
443 0U, // G_CTLZ
444 0U, // G_CTLZ_ZERO_UNDEF
445 0U, // G_CTLS
446 0U, // G_CTPOP
447 0U, // G_BSWAP
448 0U, // G_BITREVERSE
449 0U, // G_FCEIL
450 0U, // G_FCOS
451 0U, // G_FSIN
452 0U, // G_FSINCOS
453 0U, // G_FTAN
454 0U, // G_FACOS
455 0U, // G_FASIN
456 0U, // G_FATAN
457 0U, // G_FATAN2
458 0U, // G_FCOSH
459 0U, // G_FSINH
460 0U, // G_FTANH
461 0U, // G_FSQRT
462 0U, // G_FFLOOR
463 0U, // G_FRINT
464 0U, // G_FNEARBYINT
465 0U, // G_ADDRSPACE_CAST
466 0U, // G_BLOCK_ADDR
467 0U, // G_JUMP_TABLE
468 0U, // G_DYN_STACKALLOC
469 0U, // G_STACKSAVE
470 0U, // G_STACKRESTORE
471 0U, // G_STRICT_FADD
472 0U, // G_STRICT_FSUB
473 0U, // G_STRICT_FMUL
474 0U, // G_STRICT_FDIV
475 0U, // G_STRICT_FREM
476 0U, // G_STRICT_FMA
477 0U, // G_STRICT_FSQRT
478 0U, // G_STRICT_FLDEXP
479 0U, // G_READ_REGISTER
480 0U, // G_WRITE_REGISTER
481 0U, // G_MEMCPY
482 0U, // G_MEMCPY_INLINE
483 0U, // G_MEMMOVE
484 0U, // G_MEMSET
485 0U, // G_BZERO
486 0U, // G_TRAP
487 0U, // G_DEBUGTRAP
488 0U, // G_UBSANTRAP
489 0U, // G_VECREDUCE_SEQ_FADD
490 0U, // G_VECREDUCE_SEQ_FMUL
491 0U, // G_VECREDUCE_FADD
492 0U, // G_VECREDUCE_FMUL
493 0U, // G_VECREDUCE_FMAX
494 0U, // G_VECREDUCE_FMIN
495 0U, // G_VECREDUCE_FMAXIMUM
496 0U, // G_VECREDUCE_FMINIMUM
497 0U, // G_VECREDUCE_ADD
498 0U, // G_VECREDUCE_MUL
499 0U, // G_VECREDUCE_AND
500 0U, // G_VECREDUCE_OR
501 0U, // G_VECREDUCE_XOR
502 0U, // G_VECREDUCE_SMAX
503 0U, // G_VECREDUCE_SMIN
504 0U, // G_VECREDUCE_UMAX
505 0U, // G_VECREDUCE_UMIN
506 0U, // G_SBFX
507 0U, // G_UBFX
508 2171U, // ADJCALLSTACKDOWN
509 10383U, // ADJCALLSTACKUP
510 283175U, // BR_JT
511 545319U, // BR_JT32
512 2158U, // EH_RETURN
513 10401U, // FRAME_TO_ARGS_OFFSET
514 2130U, // LDAWFI
515 2140U, // LDWFI
516 612U, // SELECT_CC
517 2149U, // STWFI
518 2099402U, // ADD_2rus
519 2099402U, // ADD_3r
520 788976U, // ANDNOT_2r
521 2099407U, // AND_3r
522 2099556U, // ASHR_l2rus
523 2099556U, // ASHR_l3r
524 10769U, // BAU_1r
525 2625U, // BITREV_l2r
526 27558U, // BLACP_lu10
527 27558U, // BLACP_u10
528 10672U, // BLAT_lu6
529 10672U, // BLAT_u6
530 10425U, // BLA_1r
531 10510U, // BLRB_lu10
532 10510U, // BLRB_u10
533 10510U, // BLRF_lu10
534 10510U, // BLRF_u10
535 2266U, // BRBF_lru6
536 2266U, // BRBF_ru6
537 2486U, // BRBT_lru6
538 2486U, // BRBT_ru6
539 10774U, // BRBU_lu6
540 10774U, // BRBU_u6
541 2266U, // BRFF_lru6
542 2266U, // BRFF_ru6
543 2486U, // BRFT_lru6
544 2486U, // BRFT_ru6
545 10774U, // BRFU_lu6
546 10774U, // BRFU_u6
547 10791U, // BRU_1r
548 2616U, // BYTEREV_l2r
549 35868U, // CHKCT_2r
550 35868U, // CHKCT_rus
551 1368U, // CLRE_0R
552 27698U, // CLRPT_1R
553 10614U, // CLRSR_branch_lu6
554 10614U, // CLRSR_branch_u6
555 10614U, // CLRSR_lu6
556 10614U, // CLRSR_u6
557 2655U, // CLZ_l2r
558 5247047U, // CRC8_l4r
559 19662899U, // CRC_l3r
560 1387U, // DCALL_0R
561 1419U, // DENTSP_0R
562 10488U, // DGETREG_1r
563 2099626U, // DIVS_l3r
564 2099762U, // DIVU_l3r
565 1426U, // DRESTSP_0R
566 1461U, // DRET_0R
567 10475U, // ECALLF_1r
568 10723U, // ECALLT_1r
569 27739U, // EDU_1r
570 6334686U, // EEF_2r
571 6334929U, // EET_2r
572 27748U, // EEU_1r
573 6334765U, // ENDIN_2r
574 10569U, // ENTSP_lu6
575 10569U, // ENTSP_u6
576 2099552U, // EQ_2rus
577 2099552U, // EQ_3r
578 10554U, // EXTDP_lu6
579 10554U, // EXTDP_u6
580 10585U, // EXTSP_lu6
581 10585U, // EXTSP_u6
582 27653U, // FREER_1r
583 1455U, // FREET_0R
584 6334676U, // GETD_l2r
585 1344U, // GETED_0R
586 1443U, // GETET_0R
587 1356U, // GETID_0R
588 1393U, // GETKEP_0R
589 1406U, // GETKSP_0R
590 6334772U, // GETN_l2r
591 51670U, // GETPS_l2r
592 2436U, // GETR_rus
593 10252U, // GETSR_lu6
594 10252U, // GETSR_u6
595 6334968U, // GETST_2r
596 6334883U, // GETTS_2r
597 6334906U, // INCT_2r
598 62643U, // INITCP_2r
599 70835U, // INITDP_2r
600 79027U, // INITLR_l2r
601 87219U, // INITPC_2r
602 95411U, // INITSP_2r
603 8432212U, // INPW_l2rus
604 7121258U, // INSHR_2r
605 6334955U, // INT_2r
606 6334768U, // IN_2r
607 10528U, // KCALL_1r
608 10528U, // KCALL_lu6
609 10528U, // KCALL_u6
610 10568U, // KENTSP_lu6
611 10568U, // KENTSP_u6
612 10576U, // KRESTSP_lu6
613 10576U, // KRESTSP_u6
614 1466U, // KRET_0R
615 45093065U, // LADD_l5r
616 12585354U, // LD16S_3r
617 12585483U, // LD8U_3r
618 14682170U, // LDA16B_l3r
619 12585018U, // LDA16F_l3r
620 10241U, // LDAPB_lu10
621 10241U, // LDAPB_u10
622 10241U, // LDAPF_lu10
623 10241U, // LDAPF_lu10_ba
624 10241U, // LDAPF_u10
625 14682697U, // LDAWB_l2rus
626 14682697U, // LDAWB_l3r
627 27531U, // LDAWCP_lu6
628 27531U, // LDAWCP_u6
629 100937U, // LDAWDP_lru6
630 100937U, // LDAWDP_ru6
631 12585545U, // LDAWF_l2rus
632 12585545U, // LDAWF_l3r
633 109129U, // LDAWSP_lru6
634 109129U, // LDAWSP_ru6
635 2244U, // LDC_lru6
636 2244U, // LDC_ru6
637 1310U, // LDET_0R
638 186649137U, // LDIVU_l5r
639 1280U, // LDSED_0R
640 1220U, // LDSPC_0R
641 1250U, // LDSSR_0R
642 117327U, // LDWCP_lru6
643 27545U, // LDWCP_lu10
644 117327U, // LDWCP_ru6
645 27545U, // LDWCP_u10
646 100943U, // LDWDP_lru6
647 100943U, // LDWDP_ru6
648 109135U, // LDWSP_lru6
649 109135U, // LDWSP_ru6
650 12585551U, // LDW_2rus
651 12585551U, // LDW_3r
652 270534951U, // LMUL_l6r
653 2099614U, // LSS_3r
654 45093054U, // LSUB_l5r
655 2099756U, // LSU_3r
656 455084433U, // MACCS_l4r
657 455084570U, // MACCU_l4r
658 27621U, // MJOIN_1r
659 2311U, // MKMSK_2r
660 2311U, // MKMSK_rus
661 27566U, // MSYNC_1r
662 2099496U, // MUL_l3r
663 2291U, // NEG
664 2547U, // NOT
665 2099570U, // OR_3r
666 35879U, // OUTCT_2r
667 35879U, // OUTCT_rus
668 78681218U, // OUTPW_l2rus
669 39952U, // OUTSHR_2r
670 35912U, // OUTT_2r
671 35922U, // OUT_2r
672 6334721U, // PEEK_2r
673 2099608U, // REMS_l3r
674 2099745U, // REMU_l3r
675 10561U, // RETSP_lu6
676 10561U, // RETSP_u6
677 35801U, // SETCLK_l2r
678 10264U, // SETCP_1r
679 35781U, // SETC_l2r
680 35781U, // SETC_lru6
681 35781U, // SETC_ru6
682 10273U, // SETDP_1r
683 35791U, // SETD_2r
684 126061U, // SETEV_1r
685 780U, // SETKEP_0R
686 35824U, // SETN_l2r
687 35769U, // SETPSC_2r
688 36004U, // SETPS_l2r
689 35901U, // SETPT_2r
690 35992U, // SETRDY_l2r
691 10282U, // SETSP_1r
692 10621U, // SETSR_branch_lu6
693 10621U, // SETSR_branch_u6
694 10621U, // SETSR_lu6
695 10621U, // SETSR_u6
696 35981U, // SETTW_l2r
697 126072U, // SETV_1r
698 788991U, // SEXT_2r
699 788991U, // SEXT_rus
700 2099483U, // SHL_2rus
701 2099483U, // SHL_3r
702 2099557U, // SHR_2rus
703 2099557U, // SHR_3r
704 1338U, // SSYNC_0r
705 12585025U, // ST16_l3r
706 12585037U, // ST8_l3r
707 1324U, // STET_0R
708 1295U, // STSED_0R
709 1235U, // STSPC_0R
710 1265U, // STSSR_0R
711 100954U, // STWDP_lru6
712 100954U, // STWDP_ru6
713 109146U, // STWSP_lru6
714 109146U, // STWSP_ru6
715 12585562U, // STW_2rus
716 12585562U, // STW_l3r
717 2099391U, // SUB_2rus
718 2099391U, // SUB_3r
719 27642U, // SYNCR_1r
720 6334912U, // TESTCT_2r
721 6334738U, // TESTLCL_l2r
722 6334920U, // TESTWCT_2r
723 3482U, // TSETMR_2r
724 138412U, // TSETR_3r
725 27835U, // TSTART_1R
726 10467U, // WAITEF_1R
727 10715U, // WAITET_1R
728 1471U, // WAITEU_0R
729 2099569U, // XOR_l3r
730 788997U, // ZEXT_2r
731 788997U, // ZEXT_rus
732 };
733
734 // Emit the opcode for the instruction.
735 uint32_t Bits = 0;
736 Bits |= OpInfo0[MI.getOpcode()] << 0;
737 if (Bits == 0)
738 return {nullptr, Bits};
739 return {AsmStrs+(Bits & 2047)-1, Bits};
740
741}
742/// printInstruction - This method is automatically generated by tablegen
743/// from the instruction set description.
744LLVM_NO_PROFILE_INSTRUMENT_FUNCTION
745void XCoreInstPrinter::printInstruction(const MCInst *MI, uint64_t Address, raw_ostream &O) {
746 O << "\t";
747
748 auto MnemonicInfo = getMnemonic(MI: *MI);
749
750 O << MnemonicInfo.first;
751
752 uint32_t Bits = MnemonicInfo.second;
753 assert(Bits != 0 && "Cannot print this instruction.");
754
755 // Fragment 0 encoded into 2 bits for 4 unique commands.
756 switch ((Bits >> 11) & 3) {
757 default: llvm_unreachable("Invalid command number.");
758 case 0:
759 // DBG_VALUE, DBG_VALUE_LIST, DBG_INSTR_REF, DBG_PHI, DBG_LABEL, BUNDLE, ...
760 return;
761 break;
762 case 1:
763 // ADJCALLSTACKDOWN, ADJCALLSTACKUP, EH_RETURN, FRAME_TO_ARGS_OFFSET, LDA...
764 printOperand(MI, OpNo: 0, O);
765 break;
766 case 2:
767 // BR_JT, BR_JT32, CRC8_l4r, INITCP_2r, INITDP_2r, INITLR_l2r, INITPC_2r,...
768 printOperand(MI, OpNo: 1, O);
769 break;
770 case 3:
771 // OUTSHR_2r, TSETR_3r
772 printOperand(MI, OpNo: 2, O);
773 break;
774 }
775
776
777 // Fragment 1 encoded into 5 bits for 17 unique commands.
778 switch ((Bits >> 13) & 31) {
779 default: llvm_unreachable("Invalid command number.");
780 case 0:
781 // ADJCALLSTACKDOWN, EH_RETURN, LDAWFI, LDWFI, STWFI, ADD_2rus, ADD_3r, A...
782 O << ", ";
783 break;
784 case 1:
785 // ADJCALLSTACKUP, FRAME_TO_ARGS_OFFSET, BAU_1r, BLAT_lu6, BLAT_u6, BLA_1...
786 return;
787 break;
788 case 2:
789 // BR_JT, BR_JT32
790 O << "\n";
791 break;
792 case 3:
793 // BLACP_lu10, BLACP_u10, CLRPT_1R, EDU_1r, EEU_1r, FREER_1r, LDAWCP_lu6,...
794 O << ']';
795 return;
796 break;
797 case 4:
798 // CHKCT_2r, CHKCT_rus, OUTCT_2r, OUTCT_rus, OUTPW_l2rus, OUTSHR_2r, OUTT...
799 O << "], ";
800 break;
801 case 5:
802 // EEF_2r, EET_2r, ENDIN_2r, GETD_l2r, GETN_l2r, GETST_2r, GETTS_2r, INCT...
803 O << ", res[";
804 break;
805 case 6:
806 // GETPS_l2r
807 O << ", ps[";
808 printOperand(MI, OpNo: 1, O);
809 O << ']';
810 return;
811 break;
812 case 7:
813 // INITCP_2r
814 O << "]:cp, ";
815 printOperand(MI, OpNo: 0, O);
816 return;
817 break;
818 case 8:
819 // INITDP_2r
820 O << "]:dp, ";
821 printOperand(MI, OpNo: 0, O);
822 return;
823 break;
824 case 9:
825 // INITLR_l2r
826 O << "]:lr, ";
827 printOperand(MI, OpNo: 0, O);
828 return;
829 break;
830 case 10:
831 // INITPC_2r
832 O << "]:pc, ";
833 printOperand(MI, OpNo: 0, O);
834 return;
835 break;
836 case 11:
837 // INITSP_2r
838 O << "]:sp, ";
839 printOperand(MI, OpNo: 0, O);
840 return;
841 break;
842 case 12:
843 // LDAWDP_lru6, LDAWDP_ru6, LDWDP_lru6, LDWDP_ru6, STWDP_lru6, STWDP_ru6
844 O << ", dp[";
845 printOperand(MI, OpNo: 1, O);
846 O << ']';
847 return;
848 break;
849 case 13:
850 // LDAWSP_lru6, LDAWSP_ru6, LDWSP_lru6, LDWSP_ru6, STWSP_lru6, STWSP_ru6
851 O << ", sp[";
852 printOperand(MI, OpNo: 1, O);
853 O << ']';
854 return;
855 break;
856 case 14:
857 // LDWCP_lru6, LDWCP_ru6
858 O << ", cp[";
859 printOperand(MI, OpNo: 1, O);
860 O << ']';
861 return;
862 break;
863 case 15:
864 // SETEV_1r, SETV_1r
865 O << "], r11";
866 return;
867 break;
868 case 16:
869 // TSETR_3r
870 O << "]:r";
871 printOperand(MI, OpNo: 0, O);
872 O << ", ";
873 printOperand(MI, OpNo: 1, O);
874 return;
875 break;
876 }
877
878
879 // Fragment 2 encoded into 3 bits for 5 unique commands.
880 switch ((Bits >> 18) & 7) {
881 default: llvm_unreachable("Invalid command number.");
882 case 0:
883 // ADJCALLSTACKDOWN, EH_RETURN, LDAWFI, LDWFI, STWFI, ADD_2rus, ADD_3r, A...
884 printOperand(MI, OpNo: 1, O);
885 break;
886 case 1:
887 // BR_JT
888 printInlineJT(MI, opNum: 0, O);
889 return;
890 break;
891 case 2:
892 // BR_JT32
893 printInlineJT32(MI, opNum: 0, O);
894 return;
895 break;
896 case 3:
897 // ANDNOT_2r, CRC_l3r, INSHR_2r, SEXT_2r, SEXT_rus, ZEXT_2r, ZEXT_rus
898 printOperand(MI, OpNo: 2, O);
899 break;
900 case 4:
901 // CRC8_l4r, LADD_l5r, LSUB_l5r, OUTPW_l2rus
902 printOperand(MI, OpNo: 0, O);
903 O << ", ";
904 break;
905 }
906
907
908 // Fragment 3 encoded into 3 bits for 8 unique commands.
909 switch ((Bits >> 21) & 7) {
910 default: llvm_unreachable("Invalid command number.");
911 case 0:
912 // ADJCALLSTACKDOWN, EH_RETURN, LDAWFI, LDWFI, STWFI, ANDNOT_2r, BITREV_l...
913 return;
914 break;
915 case 1:
916 // ADD_2rus, ADD_3r, AND_3r, ASHR_l2rus, ASHR_l3r, CRC_l3r, DIVS_l3r, DIV...
917 O << ", ";
918 break;
919 case 2:
920 // CRC8_l4r
921 printOperand(MI, OpNo: 3, O);
922 O << ", ";
923 printOperand(MI, OpNo: 4, O);
924 return;
925 break;
926 case 3:
927 // EEF_2r, EET_2r, ENDIN_2r, GETD_l2r, GETN_l2r, GETST_2r, GETTS_2r, INCT...
928 O << ']';
929 return;
930 break;
931 case 4:
932 // INPW_l2rus
933 O << "], ";
934 printOperand(MI, OpNo: 2, O);
935 return;
936 break;
937 case 5:
938 // LADD_l5r, LSUB_l5r, OUTPW_l2rus
939 printOperand(MI, OpNo: 2, O);
940 break;
941 case 6:
942 // LD16S_3r, LD8U_3r, LDA16F_l3r, LDAWF_l2rus, LDAWF_l3r, LDW_2rus, LDW_3...
943 O << '[';
944 printOperand(MI, OpNo: 2, O);
945 O << ']';
946 return;
947 break;
948 case 7:
949 // LDA16B_l3r, LDAWB_l2rus, LDAWB_l3r
950 O << "[-";
951 printOperand(MI, OpNo: 2, O);
952 O << ']';
953 return;
954 break;
955 }
956
957
958 // Fragment 4 encoded into 3 bits for 5 unique commands.
959 switch ((Bits >> 24) & 7) {
960 default: llvm_unreachable("Invalid command number.");
961 case 0:
962 // ADD_2rus, ADD_3r, AND_3r, ASHR_l2rus, ASHR_l3r, DIVS_l3r, DIVU_l3r, EQ...
963 printOperand(MI, OpNo: 2, O);
964 break;
965 case 1:
966 // CRC_l3r
967 printOperand(MI, OpNo: 3, O);
968 return;
969 break;
970 case 2:
971 // LADD_l5r, LSUB_l5r
972 O << ", ";
973 printOperand(MI, OpNo: 3, O);
974 O << ", ";
975 printOperand(MI, OpNo: 4, O);
976 return;
977 break;
978 case 3:
979 // LDIVU_l5r, MACCS_l4r, MACCU_l4r
980 printOperand(MI, OpNo: 4, O);
981 O << ", ";
982 break;
983 case 4:
984 // OUTPW_l2rus
985 return;
986 break;
987 }
988
989
990 // Fragment 5 encoded into 2 bits for 4 unique commands.
991 switch ((Bits >> 27) & 3) {
992 default: llvm_unreachable("Invalid command number.");
993 case 0:
994 // ADD_2rus, ADD_3r, AND_3r, ASHR_l2rus, ASHR_l3r, DIVS_l3r, DIVU_l3r, EQ...
995 return;
996 break;
997 case 1:
998 // LDIVU_l5r
999 printOperand(MI, OpNo: 2, O);
1000 O << ", ";
1001 printOperand(MI, OpNo: 3, O);
1002 return;
1003 break;
1004 case 2:
1005 // LMUL_l6r
1006 O << ", ";
1007 printOperand(MI, OpNo: 3, O);
1008 O << ", ";
1009 printOperand(MI, OpNo: 4, O);
1010 O << ", ";
1011 printOperand(MI, OpNo: 5, O);
1012 return;
1013 break;
1014 case 3:
1015 // MACCS_l4r, MACCU_l4r
1016 printOperand(MI, OpNo: 5, O);
1017 return;
1018 break;
1019 }
1020
1021}
1022
1023
1024/// getRegisterName - This method is automatically generated by tblgen
1025/// from the register set description. This returns the assembler name
1026/// for the specified register.
1027const char *XCoreInstPrinter::getRegisterName(MCRegister Reg) {
1028 unsigned RegNo = Reg.id();
1029 assert(RegNo && RegNo < 17 && "Invalid register number!");
1030
1031
1032#ifdef __GNUC__
1033#pragma GCC diagnostic push
1034#pragma GCC diagnostic ignored "-Woverlength-strings"
1035#endif
1036 static const char AsmStrs[] = {
1037 /* 0 */ "r10\000"
1038 /* 4 */ "r0\000"
1039 /* 7 */ "r11\000"
1040 /* 11 */ "r1\000"
1041 /* 14 */ "r2\000"
1042 /* 17 */ "r3\000"
1043 /* 20 */ "r4\000"
1044 /* 23 */ "r5\000"
1045 /* 26 */ "r6\000"
1046 /* 29 */ "r7\000"
1047 /* 32 */ "r8\000"
1048 /* 35 */ "r9\000"
1049 /* 38 */ "cp\000"
1050 /* 41 */ "dp\000"
1051 /* 44 */ "sp\000"
1052 /* 47 */ "lr\000"
1053};
1054#ifdef __GNUC__
1055#pragma GCC diagnostic pop
1056#endif
1057
1058 static const uint8_t RegAsmOffset[] = {
1059 38, 41, 47, 44, 4, 11, 14, 17, 20, 23, 26, 29, 32, 35,
1060 0, 7,
1061 };
1062
1063 assert (*(AsmStrs+RegAsmOffset[RegNo-1]) &&
1064 "Invalid alt name index for register!");
1065 return AsmStrs+RegAsmOffset[RegNo-1];
1066}
1067
1068#ifdef PRINT_ALIAS_INSTR
1069#undef PRINT_ALIAS_INSTR
1070
1071bool XCoreInstPrinter::printAliasInstr(const MCInst *MI, uint64_t Address, raw_ostream &OS) {
1072 return false;
1073}
1074
1075#endif // PRINT_ALIAS_INSTR
1076