1/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2|* *|
3|* Assembly Writer Source Fragment *|
4|* *|
5|* Automatically generated file, do not edit! *|
6|* From: XCore.td *|
7|* *|
8\*===----------------------------------------------------------------------===*/
9
10/// getMnemonic - This method is automatically generated by tablegen
11/// from the instruction set description.
12std::pair<const char *, uint64_t>
13XCoreInstPrinter::getMnemonic(const MCInst &MI) const {
14
15#ifdef __GNUC__
16#pragma GCC diagnostic push
17#pragma GCC diagnostic ignored "-Woverlength-strings"
18#endif
19 static const char AsmStrs[] = {
20 /* 0 */ "ldap r11, \000"
21 /* 11 */ "getsr r11, \000"
22 /* 23 */ "set cp, \000"
23 /* 32 */ "set dp, \000"
24 /* 41 */ "set sp, \000"
25 /* 50 */ "crc32 \000"
26 /* 57 */ "lda16 \000"
27 /* 64 */ "st16 \000"
28 /* 70 */ "crc8 \000"
29 /* 76 */ "st8 \000"
30 /* 81 */ "# LDAWFI \000"
31 /* 91 */ "# LDWFI \000"
32 /* 100 */ "# STWFI \000"
33 /* 109 */ "# EH_RETURN \000"
34 /* 122 */ "# ADJCALLSTACKDOWN \000"
35 /* 142 */ "# ADJCALLSTACKUP \000"
36 /* 160 */ "# FRAME_TO_ARGS_OFFSET \000"
37 /* 184 */ "bla \000"
38 /* 189 */ "lsub \000"
39 /* 195 */ "ldc \000"
40 /* 200 */ "ladd \000"
41 /* 206 */ "and \000"
42 /* 211 */ "getd \000"
43 /* 217 */ "bf \000"
44 /* 221 */ "eef \000"
45 /* 226 */ "waitef \000"
46 /* 234 */ "ecallf \000"
47 /* 242 */ "neg \000"
48 /* 247 */ "dgetreg \000"
49 /* 256 */ "peek \000"
50 /* 262 */ "mkmsk \000"
51 /* 269 */ "bl \000"
52 /* 273 */ "testlcl \000"
53 /* 282 */ "shl \000"
54 /* 287 */ "kcall \000"
55 /* 294 */ "lmul \000"
56 /* 300 */ "endin \000"
57 /* 307 */ "getn \000"
58 /* 313 */ "extdp \000"
59 /* 320 */ "retsp \000"
60 /* 327 */ "kentsp \000"
61 /* 335 */ "krestsp \000"
62 /* 344 */ "extsp \000"
63 /* 351 */ "eq \000"
64 /* 355 */ "ashr \000"
65 /* 361 */ "inshr \000"
66 /* 368 */ "xor \000"
67 /* 373 */ "clrsr \000"
68 /* 380 */ "setsr \000"
69 /* 387 */ "getr \000"
70 /* 393 */ "ld16s \000"
71 /* 400 */ "maccs \000"
72 /* 407 */ "rems \000"
73 /* 413 */ "lss \000"
74 /* 418 */ "getts \000"
75 /* 425 */ "divs \000"
76 /* 431 */ "blat \000"
77 /* 437 */ "bt \000"
78 /* 441 */ "inct \000"
79 /* 447 */ "testct \000"
80 /* 455 */ "testwct \000"
81 /* 464 */ "eet \000"
82 /* 469 */ "get \000"
83 /* 474 */ "waitet \000"
84 /* 482 */ "ecallt \000"
85 /* 490 */ "int \000"
86 /* 495 */ "andnot \000"
87 /* 503 */ "getst \000"
88 /* 510 */ "sext \000"
89 /* 516 */ "zext \000"
90 /* 522 */ "ld8u \000"
91 /* 528 */ "bau \000"
92 /* 533 */ "bu \000"
93 /* 537 */ "maccu \000"
94 /* 544 */ "remu \000"
95 /* 550 */ "bru \000"
96 /* 555 */ "lsu \000"
97 /* 560 */ "ldivu \000"
98 /* 567 */ "byterev \000"
99 /* 576 */ "bitrev \000"
100 /* 584 */ "ldaw \000"
101 /* 590 */ "ldw \000"
102 /* 595 */ "inpw \000"
103 /* 601 */ "stw \000"
104 /* 606 */ "clz \000"
105 /* 611 */ "# SELECT_CC PSEUDO!\000"
106 /* 631 */ "# XRay Function Patchable RET.\000"
107 /* 662 */ "# XRay Typed Event Log.\000"
108 /* 686 */ "# XRay Custom Event Log.\000"
109 /* 711 */ "# XRay Function Enter.\000"
110 /* 734 */ "# XRay Tail Call Exit.\000"
111 /* 757 */ "# XRay Function Exit.\000"
112 /* 779 */ "set kep, r11\000"
113 /* 792 */ "LIFETIME_END\000"
114 /* 805 */ "PSEUDO_PROBE\000"
115 /* 818 */ "BUNDLE\000"
116 /* 825 */ "FAKE_USE\000"
117 /* 834 */ "DBG_VALUE\000"
118 /* 844 */ "DBG_INSTR_REF\000"
119 /* 858 */ "DBG_PHI\000"
120 /* 866 */ "DBG_LABEL\000"
121 /* 876 */ "LIFETIME_START\000"
122 /* 891 */ "DBG_VALUE_LIST\000"
123 /* 906 */ "ldaw r11, cp[\000"
124 /* 920 */ "ldw r11, cp[\000"
125 /* 933 */ "bla cp[\000"
126 /* 941 */ "msync res[\000"
127 /* 952 */ "setpsc res[\000"
128 /* 964 */ "setc res[\000"
129 /* 974 */ "setd res[\000"
130 /* 984 */ "setclk res[\000"
131 /* 996 */ "mjoin res[\000"
132 /* 1007 */ "setn res[\000"
133 /* 1017 */ "syncr res[\000"
134 /* 1028 */ "freer res[\000"
135 /* 1039 */ "outshr res[\000"
136 /* 1051 */ "chkct res[\000"
137 /* 1062 */ "outct res[\000"
138 /* 1073 */ "clrpt res[\000"
139 /* 1084 */ "setpt res[\000"
140 /* 1095 */ "outt res[\000"
141 /* 1105 */ "out res[\000"
142 /* 1114 */ "edu res[\000"
143 /* 1123 */ "eeu res[\000"
144 /* 1132 */ "setev res[\000"
145 /* 1143 */ "setv res[\000"
146 /* 1153 */ "outpw res[\000"
147 /* 1164 */ "settw res[\000"
148 /* 1175 */ "setrdy res[\000"
149 /* 1187 */ "set ps[\000"
150 /* 1195 */ "set t[\000"
151 /* 1202 */ "init t[\000"
152 /* 1210 */ "start t[\000"
153 /* 1219 */ "ldw spc, sp[1]\000"
154 /* 1234 */ "stw spc, sp[1]\000"
155 /* 1249 */ "ldw ssr, sp[2]\000"
156 /* 1264 */ "stw ssr, sp[2]\000"
157 /* 1279 */ "ldw sed, sp[3]\000"
158 /* 1294 */ "stw sed, sp[3]\000"
159 /* 1309 */ "ldw et, sp[4]\000"
160 /* 1323 */ "stw et, sp[4]\000"
161 /* 1337 */ "ssync\000"
162 /* 1343 */ "get r11, ed\000"
163 /* 1355 */ "get r11, id\000"
164 /* 1367 */ "clre\000"
165 /* 1372 */ "# FEntry call\000"
166 /* 1386 */ "dcall\000"
167 /* 1392 */ "get r11, kep\000"
168 /* 1405 */ "get r11, ksp\000"
169 /* 1418 */ "dentsp\000"
170 /* 1425 */ "drestsp\000"
171 /* 1433 */ "tsetmr r\000"
172 /* 1442 */ "get r11, et\000"
173 /* 1454 */ "freet\000"
174 /* 1460 */ "dret\000"
175 /* 1465 */ "kret\000"
176 /* 1470 */ "waiteu\000"
177};
178#ifdef __GNUC__
179#pragma GCC diagnostic pop
180#endif
181
182 static const uint32_t OpInfo0[] = {
183 0U, // PHI
184 0U, // INLINEASM
185 0U, // INLINEASM_BR
186 0U, // CFI_INSTRUCTION
187 0U, // EH_LABEL
188 0U, // GC_LABEL
189 0U, // ANNOTATION_LABEL
190 0U, // KILL
191 0U, // EXTRACT_SUBREG
192 0U, // INSERT_SUBREG
193 0U, // IMPLICIT_DEF
194 0U, // INIT_UNDEF
195 0U, // SUBREG_TO_REG
196 0U, // COPY_TO_REGCLASS
197 835U, // DBG_VALUE
198 892U, // DBG_VALUE_LIST
199 845U, // DBG_INSTR_REF
200 859U, // DBG_PHI
201 867U, // DBG_LABEL
202 0U, // REG_SEQUENCE
203 0U, // COPY
204 819U, // BUNDLE
205 877U, // LIFETIME_START
206 793U, // LIFETIME_END
207 806U, // PSEUDO_PROBE
208 0U, // ARITH_FENCE
209 0U, // STACKMAP
210 1373U, // FENTRY_CALL
211 0U, // PATCHPOINT
212 0U, // LOAD_STACK_GUARD
213 0U, // PREALLOCATED_SETUP
214 0U, // PREALLOCATED_ARG
215 0U, // STATEPOINT
216 0U, // LOCAL_ESCAPE
217 0U, // FAULTING_OP
218 0U, // PATCHABLE_OP
219 712U, // PATCHABLE_FUNCTION_ENTER
220 632U, // PATCHABLE_RET
221 758U, // PATCHABLE_FUNCTION_EXIT
222 735U, // PATCHABLE_TAIL_CALL
223 687U, // PATCHABLE_EVENT_CALL
224 663U, // PATCHABLE_TYPED_EVENT_CALL
225 0U, // ICALL_BRANCH_FUNNEL
226 826U, // FAKE_USE
227 0U, // MEMBARRIER
228 0U, // JUMP_TABLE_DEBUG_INFO
229 0U, // CONVERGENCECTRL_ENTRY
230 0U, // CONVERGENCECTRL_ANCHOR
231 0U, // CONVERGENCECTRL_LOOP
232 0U, // CONVERGENCECTRL_GLUE
233 0U, // G_ASSERT_SEXT
234 0U, // G_ASSERT_ZEXT
235 0U, // G_ASSERT_ALIGN
236 0U, // G_ADD
237 0U, // G_SUB
238 0U, // G_MUL
239 0U, // G_SDIV
240 0U, // G_UDIV
241 0U, // G_SREM
242 0U, // G_UREM
243 0U, // G_SDIVREM
244 0U, // G_UDIVREM
245 0U, // G_AND
246 0U, // G_OR
247 0U, // G_XOR
248 0U, // G_ABDS
249 0U, // G_ABDU
250 0U, // G_IMPLICIT_DEF
251 0U, // G_PHI
252 0U, // G_FRAME_INDEX
253 0U, // G_GLOBAL_VALUE
254 0U, // G_PTRAUTH_GLOBAL_VALUE
255 0U, // G_CONSTANT_POOL
256 0U, // G_EXTRACT
257 0U, // G_UNMERGE_VALUES
258 0U, // G_INSERT
259 0U, // G_MERGE_VALUES
260 0U, // G_BUILD_VECTOR
261 0U, // G_BUILD_VECTOR_TRUNC
262 0U, // G_CONCAT_VECTORS
263 0U, // G_PTRTOINT
264 0U, // G_INTTOPTR
265 0U, // G_BITCAST
266 0U, // G_FREEZE
267 0U, // G_CONSTANT_FOLD_BARRIER
268 0U, // G_INTRINSIC_FPTRUNC_ROUND
269 0U, // G_INTRINSIC_TRUNC
270 0U, // G_INTRINSIC_ROUND
271 0U, // G_INTRINSIC_LRINT
272 0U, // G_INTRINSIC_LLRINT
273 0U, // G_INTRINSIC_ROUNDEVEN
274 0U, // G_READCYCLECOUNTER
275 0U, // G_READSTEADYCOUNTER
276 0U, // G_LOAD
277 0U, // G_SEXTLOAD
278 0U, // G_ZEXTLOAD
279 0U, // G_INDEXED_LOAD
280 0U, // G_INDEXED_SEXTLOAD
281 0U, // G_INDEXED_ZEXTLOAD
282 0U, // G_STORE
283 0U, // G_INDEXED_STORE
284 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
285 0U, // G_ATOMIC_CMPXCHG
286 0U, // G_ATOMICRMW_XCHG
287 0U, // G_ATOMICRMW_ADD
288 0U, // G_ATOMICRMW_SUB
289 0U, // G_ATOMICRMW_AND
290 0U, // G_ATOMICRMW_NAND
291 0U, // G_ATOMICRMW_OR
292 0U, // G_ATOMICRMW_XOR
293 0U, // G_ATOMICRMW_MAX
294 0U, // G_ATOMICRMW_MIN
295 0U, // G_ATOMICRMW_UMAX
296 0U, // G_ATOMICRMW_UMIN
297 0U, // G_ATOMICRMW_FADD
298 0U, // G_ATOMICRMW_FSUB
299 0U, // G_ATOMICRMW_FMAX
300 0U, // G_ATOMICRMW_FMIN
301 0U, // G_ATOMICRMW_FMAXIMUM
302 0U, // G_ATOMICRMW_FMINIMUM
303 0U, // G_ATOMICRMW_UINC_WRAP
304 0U, // G_ATOMICRMW_UDEC_WRAP
305 0U, // G_ATOMICRMW_USUB_COND
306 0U, // G_ATOMICRMW_USUB_SAT
307 0U, // G_FENCE
308 0U, // G_PREFETCH
309 0U, // G_BRCOND
310 0U, // G_BRINDIRECT
311 0U, // G_INVOKE_REGION_START
312 0U, // G_INTRINSIC
313 0U, // G_INTRINSIC_W_SIDE_EFFECTS
314 0U, // G_INTRINSIC_CONVERGENT
315 0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
316 0U, // G_ANYEXT
317 0U, // G_TRUNC
318 0U, // G_CONSTANT
319 0U, // G_FCONSTANT
320 0U, // G_VASTART
321 0U, // G_VAARG
322 0U, // G_SEXT
323 0U, // G_SEXT_INREG
324 0U, // G_ZEXT
325 0U, // G_SHL
326 0U, // G_LSHR
327 0U, // G_ASHR
328 0U, // G_FSHL
329 0U, // G_FSHR
330 0U, // G_ROTR
331 0U, // G_ROTL
332 0U, // G_ICMP
333 0U, // G_FCMP
334 0U, // G_SCMP
335 0U, // G_UCMP
336 0U, // G_SELECT
337 0U, // G_UADDO
338 0U, // G_UADDE
339 0U, // G_USUBO
340 0U, // G_USUBE
341 0U, // G_SADDO
342 0U, // G_SADDE
343 0U, // G_SSUBO
344 0U, // G_SSUBE
345 0U, // G_UMULO
346 0U, // G_SMULO
347 0U, // G_UMULH
348 0U, // G_SMULH
349 0U, // G_UADDSAT
350 0U, // G_SADDSAT
351 0U, // G_USUBSAT
352 0U, // G_SSUBSAT
353 0U, // G_USHLSAT
354 0U, // G_SSHLSAT
355 0U, // G_SMULFIX
356 0U, // G_UMULFIX
357 0U, // G_SMULFIXSAT
358 0U, // G_UMULFIXSAT
359 0U, // G_SDIVFIX
360 0U, // G_UDIVFIX
361 0U, // G_SDIVFIXSAT
362 0U, // G_UDIVFIXSAT
363 0U, // G_FADD
364 0U, // G_FSUB
365 0U, // G_FMUL
366 0U, // G_FMA
367 0U, // G_FMAD
368 0U, // G_FDIV
369 0U, // G_FREM
370 0U, // G_FPOW
371 0U, // G_FPOWI
372 0U, // G_FEXP
373 0U, // G_FEXP2
374 0U, // G_FEXP10
375 0U, // G_FLOG
376 0U, // G_FLOG2
377 0U, // G_FLOG10
378 0U, // G_FLDEXP
379 0U, // G_FFREXP
380 0U, // G_FNEG
381 0U, // G_FPEXT
382 0U, // G_FPTRUNC
383 0U, // G_FPTOSI
384 0U, // G_FPTOUI
385 0U, // G_SITOFP
386 0U, // G_UITOFP
387 0U, // G_FPTOSI_SAT
388 0U, // G_FPTOUI_SAT
389 0U, // G_FABS
390 0U, // G_FCOPYSIGN
391 0U, // G_IS_FPCLASS
392 0U, // G_FCANONICALIZE
393 0U, // G_FMINNUM
394 0U, // G_FMAXNUM
395 0U, // G_FMINNUM_IEEE
396 0U, // G_FMAXNUM_IEEE
397 0U, // G_FMINIMUM
398 0U, // G_FMAXIMUM
399 0U, // G_FMINIMUMNUM
400 0U, // G_FMAXIMUMNUM
401 0U, // G_GET_FPENV
402 0U, // G_SET_FPENV
403 0U, // G_RESET_FPENV
404 0U, // G_GET_FPMODE
405 0U, // G_SET_FPMODE
406 0U, // G_RESET_FPMODE
407 0U, // G_PTR_ADD
408 0U, // G_PTRMASK
409 0U, // G_SMIN
410 0U, // G_SMAX
411 0U, // G_UMIN
412 0U, // G_UMAX
413 0U, // G_ABS
414 0U, // G_LROUND
415 0U, // G_LLROUND
416 0U, // G_BR
417 0U, // G_BRJT
418 0U, // G_VSCALE
419 0U, // G_INSERT_SUBVECTOR
420 0U, // G_EXTRACT_SUBVECTOR
421 0U, // G_INSERT_VECTOR_ELT
422 0U, // G_EXTRACT_VECTOR_ELT
423 0U, // G_SHUFFLE_VECTOR
424 0U, // G_SPLAT_VECTOR
425 0U, // G_STEP_VECTOR
426 0U, // G_VECTOR_COMPRESS
427 0U, // G_CTTZ
428 0U, // G_CTTZ_ZERO_UNDEF
429 0U, // G_CTLZ
430 0U, // G_CTLZ_ZERO_UNDEF
431 0U, // G_CTPOP
432 0U, // G_BSWAP
433 0U, // G_BITREVERSE
434 0U, // G_FCEIL
435 0U, // G_FCOS
436 0U, // G_FSIN
437 0U, // G_FSINCOS
438 0U, // G_FTAN
439 0U, // G_FACOS
440 0U, // G_FASIN
441 0U, // G_FATAN
442 0U, // G_FATAN2
443 0U, // G_FCOSH
444 0U, // G_FSINH
445 0U, // G_FTANH
446 0U, // G_FSQRT
447 0U, // G_FFLOOR
448 0U, // G_FRINT
449 0U, // G_FNEARBYINT
450 0U, // G_ADDRSPACE_CAST
451 0U, // G_BLOCK_ADDR
452 0U, // G_JUMP_TABLE
453 0U, // G_DYN_STACKALLOC
454 0U, // G_STACKSAVE
455 0U, // G_STACKRESTORE
456 0U, // G_STRICT_FADD
457 0U, // G_STRICT_FSUB
458 0U, // G_STRICT_FMUL
459 0U, // G_STRICT_FDIV
460 0U, // G_STRICT_FREM
461 0U, // G_STRICT_FMA
462 0U, // G_STRICT_FSQRT
463 0U, // G_STRICT_FLDEXP
464 0U, // G_READ_REGISTER
465 0U, // G_WRITE_REGISTER
466 0U, // G_MEMCPY
467 0U, // G_MEMCPY_INLINE
468 0U, // G_MEMMOVE
469 0U, // G_MEMSET
470 0U, // G_BZERO
471 0U, // G_TRAP
472 0U, // G_DEBUGTRAP
473 0U, // G_UBSANTRAP
474 0U, // G_VECREDUCE_SEQ_FADD
475 0U, // G_VECREDUCE_SEQ_FMUL
476 0U, // G_VECREDUCE_FADD
477 0U, // G_VECREDUCE_FMUL
478 0U, // G_VECREDUCE_FMAX
479 0U, // G_VECREDUCE_FMIN
480 0U, // G_VECREDUCE_FMAXIMUM
481 0U, // G_VECREDUCE_FMINIMUM
482 0U, // G_VECREDUCE_ADD
483 0U, // G_VECREDUCE_MUL
484 0U, // G_VECREDUCE_AND
485 0U, // G_VECREDUCE_OR
486 0U, // G_VECREDUCE_XOR
487 0U, // G_VECREDUCE_SMAX
488 0U, // G_VECREDUCE_SMIN
489 0U, // G_VECREDUCE_UMAX
490 0U, // G_VECREDUCE_UMIN
491 0U, // G_SBFX
492 0U, // G_UBFX
493 2171U, // ADJCALLSTACKDOWN
494 10383U, // ADJCALLSTACKUP
495 283175U, // BR_JT
496 545319U, // BR_JT32
497 2158U, // EH_RETURN
498 10401U, // FRAME_TO_ARGS_OFFSET
499 2130U, // LDAWFI
500 2140U, // LDWFI
501 612U, // SELECT_CC
502 2149U, // STWFI
503 2099402U, // ADD_2rus
504 2099402U, // ADD_3r
505 788976U, // ANDNOT_2r
506 2099407U, // AND_3r
507 2099556U, // ASHR_l2rus
508 2099556U, // ASHR_l3r
509 10769U, // BAU_1r
510 2625U, // BITREV_l2r
511 27558U, // BLACP_lu10
512 27558U, // BLACP_u10
513 10672U, // BLAT_lu6
514 10672U, // BLAT_u6
515 10425U, // BLA_1r
516 10510U, // BLRB_lu10
517 10510U, // BLRB_u10
518 10510U, // BLRF_lu10
519 10510U, // BLRF_u10
520 2266U, // BRBF_lru6
521 2266U, // BRBF_ru6
522 2486U, // BRBT_lru6
523 2486U, // BRBT_ru6
524 10774U, // BRBU_lu6
525 10774U, // BRBU_u6
526 2266U, // BRFF_lru6
527 2266U, // BRFF_ru6
528 2486U, // BRFT_lru6
529 2486U, // BRFT_ru6
530 10774U, // BRFU_lu6
531 10774U, // BRFU_u6
532 10791U, // BRU_1r
533 2616U, // BYTEREV_l2r
534 35868U, // CHKCT_2r
535 35868U, // CHKCT_rus
536 1368U, // CLRE_0R
537 27698U, // CLRPT_1R
538 10614U, // CLRSR_branch_lu6
539 10614U, // CLRSR_branch_u6
540 10614U, // CLRSR_lu6
541 10614U, // CLRSR_u6
542 2655U, // CLZ_l2r
543 5247047U, // CRC8_l4r
544 19662899U, // CRC_l3r
545 1387U, // DCALL_0R
546 1419U, // DENTSP_0R
547 10488U, // DGETREG_1r
548 2099626U, // DIVS_l3r
549 2099762U, // DIVU_l3r
550 1426U, // DRESTSP_0R
551 1461U, // DRET_0R
552 10475U, // ECALLF_1r
553 10723U, // ECALLT_1r
554 27739U, // EDU_1r
555 6334686U, // EEF_2r
556 6334929U, // EET_2r
557 27748U, // EEU_1r
558 6334765U, // ENDIN_2r
559 10569U, // ENTSP_lu6
560 10569U, // ENTSP_u6
561 2099552U, // EQ_2rus
562 2099552U, // EQ_3r
563 10554U, // EXTDP_lu6
564 10554U, // EXTDP_u6
565 10585U, // EXTSP_lu6
566 10585U, // EXTSP_u6
567 27653U, // FREER_1r
568 1455U, // FREET_0R
569 6334676U, // GETD_l2r
570 1344U, // GETED_0R
571 1443U, // GETET_0R
572 1356U, // GETID_0R
573 1393U, // GETKEP_0R
574 1406U, // GETKSP_0R
575 6334772U, // GETN_l2r
576 51670U, // GETPS_l2r
577 2436U, // GETR_rus
578 10252U, // GETSR_lu6
579 10252U, // GETSR_u6
580 6334968U, // GETST_2r
581 6334883U, // GETTS_2r
582 6334906U, // INCT_2r
583 62643U, // INITCP_2r
584 70835U, // INITDP_2r
585 79027U, // INITLR_l2r
586 87219U, // INITPC_2r
587 95411U, // INITSP_2r
588 8432212U, // INPW_l2rus
589 7121258U, // INSHR_2r
590 6334955U, // INT_2r
591 6334768U, // IN_2r
592 10528U, // KCALL_1r
593 10528U, // KCALL_lu6
594 10528U, // KCALL_u6
595 10568U, // KENTSP_lu6
596 10568U, // KENTSP_u6
597 10576U, // KRESTSP_lu6
598 10576U, // KRESTSP_u6
599 1466U, // KRET_0R
600 45093065U, // LADD_l5r
601 12585354U, // LD16S_3r
602 12585483U, // LD8U_3r
603 14682170U, // LDA16B_l3r
604 12585018U, // LDA16F_l3r
605 10241U, // LDAPB_lu10
606 10241U, // LDAPB_u10
607 10241U, // LDAPF_lu10
608 10241U, // LDAPF_lu10_ba
609 10241U, // LDAPF_u10
610 14682697U, // LDAWB_l2rus
611 14682697U, // LDAWB_l3r
612 27531U, // LDAWCP_lu6
613 27531U, // LDAWCP_u6
614 100937U, // LDAWDP_lru6
615 100937U, // LDAWDP_ru6
616 12585545U, // LDAWF_l2rus
617 12585545U, // LDAWF_l3r
618 109129U, // LDAWSP_lru6
619 109129U, // LDAWSP_ru6
620 2244U, // LDC_lru6
621 2244U, // LDC_ru6
622 1310U, // LDET_0R
623 186649137U, // LDIVU_l5r
624 1280U, // LDSED_0R
625 1220U, // LDSPC_0R
626 1250U, // LDSSR_0R
627 117327U, // LDWCP_lru6
628 27545U, // LDWCP_lu10
629 117327U, // LDWCP_ru6
630 27545U, // LDWCP_u10
631 100943U, // LDWDP_lru6
632 100943U, // LDWDP_ru6
633 109135U, // LDWSP_lru6
634 109135U, // LDWSP_ru6
635 12585551U, // LDW_2rus
636 12585551U, // LDW_3r
637 270534951U, // LMUL_l6r
638 2099614U, // LSS_3r
639 45093054U, // LSUB_l5r
640 2099756U, // LSU_3r
641 455084433U, // MACCS_l4r
642 455084570U, // MACCU_l4r
643 27621U, // MJOIN_1r
644 2311U, // MKMSK_2r
645 2311U, // MKMSK_rus
646 27566U, // MSYNC_1r
647 2099496U, // MUL_l3r
648 2291U, // NEG
649 2547U, // NOT
650 2099570U, // OR_3r
651 35879U, // OUTCT_2r
652 35879U, // OUTCT_rus
653 78681218U, // OUTPW_l2rus
654 39952U, // OUTSHR_2r
655 35912U, // OUTT_2r
656 35922U, // OUT_2r
657 6334721U, // PEEK_2r
658 2099608U, // REMS_l3r
659 2099745U, // REMU_l3r
660 10561U, // RETSP_lu6
661 10561U, // RETSP_u6
662 35801U, // SETCLK_l2r
663 10264U, // SETCP_1r
664 35781U, // SETC_l2r
665 35781U, // SETC_lru6
666 35781U, // SETC_ru6
667 10273U, // SETDP_1r
668 35791U, // SETD_2r
669 126061U, // SETEV_1r
670 780U, // SETKEP_0R
671 35824U, // SETN_l2r
672 35769U, // SETPSC_2r
673 36004U, // SETPS_l2r
674 35901U, // SETPT_2r
675 35992U, // SETRDY_l2r
676 10282U, // SETSP_1r
677 10621U, // SETSR_branch_lu6
678 10621U, // SETSR_branch_u6
679 10621U, // SETSR_lu6
680 10621U, // SETSR_u6
681 35981U, // SETTW_l2r
682 126072U, // SETV_1r
683 788991U, // SEXT_2r
684 788991U, // SEXT_rus
685 2099483U, // SHL_2rus
686 2099483U, // SHL_3r
687 2099557U, // SHR_2rus
688 2099557U, // SHR_3r
689 1338U, // SSYNC_0r
690 12585025U, // ST16_l3r
691 12585037U, // ST8_l3r
692 1324U, // STET_0R
693 1295U, // STSED_0R
694 1235U, // STSPC_0R
695 1265U, // STSSR_0R
696 100954U, // STWDP_lru6
697 100954U, // STWDP_ru6
698 109146U, // STWSP_lru6
699 109146U, // STWSP_ru6
700 12585562U, // STW_2rus
701 12585562U, // STW_l3r
702 2099391U, // SUB_2rus
703 2099391U, // SUB_3r
704 27642U, // SYNCR_1r
705 6334912U, // TESTCT_2r
706 6334738U, // TESTLCL_l2r
707 6334920U, // TESTWCT_2r
708 3482U, // TSETMR_2r
709 138412U, // TSETR_3r
710 27835U, // TSTART_1R
711 10467U, // WAITEF_1R
712 10715U, // WAITET_1R
713 1471U, // WAITEU_0R
714 2099569U, // XOR_l3r
715 788997U, // ZEXT_2r
716 788997U, // ZEXT_rus
717 };
718
719 // Emit the opcode for the instruction.
720 uint32_t Bits = 0;
721 Bits |= OpInfo0[MI.getOpcode()] << 0;
722 if (Bits == 0)
723 return {nullptr, Bits};
724 return {AsmStrs+(Bits & 2047)-1, Bits};
725
726}
727/// printInstruction - This method is automatically generated by tablegen
728/// from the instruction set description.
729LLVM_NO_PROFILE_INSTRUMENT_FUNCTION
730void XCoreInstPrinter::printInstruction(const MCInst *MI, uint64_t Address, raw_ostream &O) {
731 O << "\t";
732
733 auto MnemonicInfo = getMnemonic(MI: *MI);
734
735 O << MnemonicInfo.first;
736
737 uint32_t Bits = MnemonicInfo.second;
738 assert(Bits != 0 && "Cannot print this instruction.");
739
740 // Fragment 0 encoded into 2 bits for 4 unique commands.
741 switch ((Bits >> 11) & 3) {
742 default: llvm_unreachable("Invalid command number.");
743 case 0:
744 // DBG_VALUE, DBG_VALUE_LIST, DBG_INSTR_REF, DBG_PHI, DBG_LABEL, BUNDLE, ...
745 return;
746 break;
747 case 1:
748 // ADJCALLSTACKDOWN, ADJCALLSTACKUP, EH_RETURN, FRAME_TO_ARGS_OFFSET, LDA...
749 printOperand(MI, OpNo: 0, O);
750 break;
751 case 2:
752 // BR_JT, BR_JT32, CRC8_l4r, INITCP_2r, INITDP_2r, INITLR_l2r, INITPC_2r,...
753 printOperand(MI, OpNo: 1, O);
754 break;
755 case 3:
756 // OUTSHR_2r, TSETR_3r
757 printOperand(MI, OpNo: 2, O);
758 break;
759 }
760
761
762 // Fragment 1 encoded into 5 bits for 17 unique commands.
763 switch ((Bits >> 13) & 31) {
764 default: llvm_unreachable("Invalid command number.");
765 case 0:
766 // ADJCALLSTACKDOWN, EH_RETURN, LDAWFI, LDWFI, STWFI, ADD_2rus, ADD_3r, A...
767 O << ", ";
768 break;
769 case 1:
770 // ADJCALLSTACKUP, FRAME_TO_ARGS_OFFSET, BAU_1r, BLAT_lu6, BLAT_u6, BLA_1...
771 return;
772 break;
773 case 2:
774 // BR_JT, BR_JT32
775 O << "\n";
776 break;
777 case 3:
778 // BLACP_lu10, BLACP_u10, CLRPT_1R, EDU_1r, EEU_1r, FREER_1r, LDAWCP_lu6,...
779 O << ']';
780 return;
781 break;
782 case 4:
783 // CHKCT_2r, CHKCT_rus, OUTCT_2r, OUTCT_rus, OUTPW_l2rus, OUTSHR_2r, OUTT...
784 O << "], ";
785 break;
786 case 5:
787 // EEF_2r, EET_2r, ENDIN_2r, GETD_l2r, GETN_l2r, GETST_2r, GETTS_2r, INCT...
788 O << ", res[";
789 break;
790 case 6:
791 // GETPS_l2r
792 O << ", ps[";
793 printOperand(MI, OpNo: 1, O);
794 O << ']';
795 return;
796 break;
797 case 7:
798 // INITCP_2r
799 O << "]:cp, ";
800 printOperand(MI, OpNo: 0, O);
801 return;
802 break;
803 case 8:
804 // INITDP_2r
805 O << "]:dp, ";
806 printOperand(MI, OpNo: 0, O);
807 return;
808 break;
809 case 9:
810 // INITLR_l2r
811 O << "]:lr, ";
812 printOperand(MI, OpNo: 0, O);
813 return;
814 break;
815 case 10:
816 // INITPC_2r
817 O << "]:pc, ";
818 printOperand(MI, OpNo: 0, O);
819 return;
820 break;
821 case 11:
822 // INITSP_2r
823 O << "]:sp, ";
824 printOperand(MI, OpNo: 0, O);
825 return;
826 break;
827 case 12:
828 // LDAWDP_lru6, LDAWDP_ru6, LDWDP_lru6, LDWDP_ru6, STWDP_lru6, STWDP_ru6
829 O << ", dp[";
830 printOperand(MI, OpNo: 1, O);
831 O << ']';
832 return;
833 break;
834 case 13:
835 // LDAWSP_lru6, LDAWSP_ru6, LDWSP_lru6, LDWSP_ru6, STWSP_lru6, STWSP_ru6
836 O << ", sp[";
837 printOperand(MI, OpNo: 1, O);
838 O << ']';
839 return;
840 break;
841 case 14:
842 // LDWCP_lru6, LDWCP_ru6
843 O << ", cp[";
844 printOperand(MI, OpNo: 1, O);
845 O << ']';
846 return;
847 break;
848 case 15:
849 // SETEV_1r, SETV_1r
850 O << "], r11";
851 return;
852 break;
853 case 16:
854 // TSETR_3r
855 O << "]:r";
856 printOperand(MI, OpNo: 0, O);
857 O << ", ";
858 printOperand(MI, OpNo: 1, O);
859 return;
860 break;
861 }
862
863
864 // Fragment 2 encoded into 3 bits for 5 unique commands.
865 switch ((Bits >> 18) & 7) {
866 default: llvm_unreachable("Invalid command number.");
867 case 0:
868 // ADJCALLSTACKDOWN, EH_RETURN, LDAWFI, LDWFI, STWFI, ADD_2rus, ADD_3r, A...
869 printOperand(MI, OpNo: 1, O);
870 break;
871 case 1:
872 // BR_JT
873 printInlineJT(MI, opNum: 0, O);
874 return;
875 break;
876 case 2:
877 // BR_JT32
878 printInlineJT32(MI, opNum: 0, O);
879 return;
880 break;
881 case 3:
882 // ANDNOT_2r, CRC_l3r, INSHR_2r, SEXT_2r, SEXT_rus, ZEXT_2r, ZEXT_rus
883 printOperand(MI, OpNo: 2, O);
884 break;
885 case 4:
886 // CRC8_l4r, LADD_l5r, LSUB_l5r, OUTPW_l2rus
887 printOperand(MI, OpNo: 0, O);
888 O << ", ";
889 break;
890 }
891
892
893 // Fragment 3 encoded into 3 bits for 8 unique commands.
894 switch ((Bits >> 21) & 7) {
895 default: llvm_unreachable("Invalid command number.");
896 case 0:
897 // ADJCALLSTACKDOWN, EH_RETURN, LDAWFI, LDWFI, STWFI, ANDNOT_2r, BITREV_l...
898 return;
899 break;
900 case 1:
901 // ADD_2rus, ADD_3r, AND_3r, ASHR_l2rus, ASHR_l3r, CRC_l3r, DIVS_l3r, DIV...
902 O << ", ";
903 break;
904 case 2:
905 // CRC8_l4r
906 printOperand(MI, OpNo: 3, O);
907 O << ", ";
908 printOperand(MI, OpNo: 4, O);
909 return;
910 break;
911 case 3:
912 // EEF_2r, EET_2r, ENDIN_2r, GETD_l2r, GETN_l2r, GETST_2r, GETTS_2r, INCT...
913 O << ']';
914 return;
915 break;
916 case 4:
917 // INPW_l2rus
918 O << "], ";
919 printOperand(MI, OpNo: 2, O);
920 return;
921 break;
922 case 5:
923 // LADD_l5r, LSUB_l5r, OUTPW_l2rus
924 printOperand(MI, OpNo: 2, O);
925 break;
926 case 6:
927 // LD16S_3r, LD8U_3r, LDA16F_l3r, LDAWF_l2rus, LDAWF_l3r, LDW_2rus, LDW_3...
928 O << '[';
929 printOperand(MI, OpNo: 2, O);
930 O << ']';
931 return;
932 break;
933 case 7:
934 // LDA16B_l3r, LDAWB_l2rus, LDAWB_l3r
935 O << "[-";
936 printOperand(MI, OpNo: 2, O);
937 O << ']';
938 return;
939 break;
940 }
941
942
943 // Fragment 4 encoded into 3 bits for 5 unique commands.
944 switch ((Bits >> 24) & 7) {
945 default: llvm_unreachable("Invalid command number.");
946 case 0:
947 // ADD_2rus, ADD_3r, AND_3r, ASHR_l2rus, ASHR_l3r, DIVS_l3r, DIVU_l3r, EQ...
948 printOperand(MI, OpNo: 2, O);
949 break;
950 case 1:
951 // CRC_l3r
952 printOperand(MI, OpNo: 3, O);
953 return;
954 break;
955 case 2:
956 // LADD_l5r, LSUB_l5r
957 O << ", ";
958 printOperand(MI, OpNo: 3, O);
959 O << ", ";
960 printOperand(MI, OpNo: 4, O);
961 return;
962 break;
963 case 3:
964 // LDIVU_l5r, MACCS_l4r, MACCU_l4r
965 printOperand(MI, OpNo: 4, O);
966 O << ", ";
967 break;
968 case 4:
969 // OUTPW_l2rus
970 return;
971 break;
972 }
973
974
975 // Fragment 5 encoded into 2 bits for 4 unique commands.
976 switch ((Bits >> 27) & 3) {
977 default: llvm_unreachable("Invalid command number.");
978 case 0:
979 // ADD_2rus, ADD_3r, AND_3r, ASHR_l2rus, ASHR_l3r, DIVS_l3r, DIVU_l3r, EQ...
980 return;
981 break;
982 case 1:
983 // LDIVU_l5r
984 printOperand(MI, OpNo: 2, O);
985 O << ", ";
986 printOperand(MI, OpNo: 3, O);
987 return;
988 break;
989 case 2:
990 // LMUL_l6r
991 O << ", ";
992 printOperand(MI, OpNo: 3, O);
993 O << ", ";
994 printOperand(MI, OpNo: 4, O);
995 O << ", ";
996 printOperand(MI, OpNo: 5, O);
997 return;
998 break;
999 case 3:
1000 // MACCS_l4r, MACCU_l4r
1001 printOperand(MI, OpNo: 5, O);
1002 return;
1003 break;
1004 }
1005
1006}
1007
1008
1009/// getRegisterName - This method is automatically generated by tblgen
1010/// from the register set description. This returns the assembler name
1011/// for the specified register.
1012const char *XCoreInstPrinter::getRegisterName(MCRegister Reg) {
1013 unsigned RegNo = Reg.id();
1014 assert(RegNo && RegNo < 17 && "Invalid register number!");
1015
1016
1017#ifdef __GNUC__
1018#pragma GCC diagnostic push
1019#pragma GCC diagnostic ignored "-Woverlength-strings"
1020#endif
1021 static const char AsmStrs[] = {
1022 /* 0 */ "r10\000"
1023 /* 4 */ "r0\000"
1024 /* 7 */ "r11\000"
1025 /* 11 */ "r1\000"
1026 /* 14 */ "r2\000"
1027 /* 17 */ "r3\000"
1028 /* 20 */ "r4\000"
1029 /* 23 */ "r5\000"
1030 /* 26 */ "r6\000"
1031 /* 29 */ "r7\000"
1032 /* 32 */ "r8\000"
1033 /* 35 */ "r9\000"
1034 /* 38 */ "cp\000"
1035 /* 41 */ "dp\000"
1036 /* 44 */ "sp\000"
1037 /* 47 */ "lr\000"
1038};
1039#ifdef __GNUC__
1040#pragma GCC diagnostic pop
1041#endif
1042
1043 static const uint8_t RegAsmOffset[] = {
1044 38, 41, 47, 44, 4, 11, 14, 17, 20, 23, 26, 29, 32, 35,
1045 0, 7,
1046 };
1047
1048 assert (*(AsmStrs+RegAsmOffset[RegNo-1]) &&
1049 "Invalid alt name index for register!");
1050 return AsmStrs+RegAsmOffset[RegNo-1];
1051}
1052
1053#ifdef PRINT_ALIAS_INSTR
1054#undef PRINT_ALIAS_INSTR
1055
1056bool XCoreInstPrinter::printAliasInstr(const MCInst *MI, uint64_t Address, raw_ostream &OS) {
1057 return false;
1058}
1059
1060#endif // PRINT_ALIAS_INSTR
1061