AVRGenInstrInfo.inc source code [llvm_projects/build/lib/Target/AVR/AVRGenInstrInfo.inc]

1	/===- TableGen'erated file -------------------------------------- C++ --===\
2	\| \|
3	\| Target Instruction Enum Values and Descriptors \|
4	\| \|
5	\| Automatically generated file, do not edit! \|
6	\| \|
7	\===----------------------------------------------------------------------===/
8
9	#ifdef GET_INSTRINFO_ENUM
10	#undef GET_INSTRINFO_ENUM
11
12	namespace llvm::AVR {
13
14	enum {
15	PHI = `0`, // Target.td:1329
16	INLINEASM = `1`, // Target.td:1335
17	INLINEASM_BR = `2`, // Target.td:1341
18	CFI_INSTRUCTION = `3`, // Target.td:1350
19	EH_LABEL = `4`, // Target.td:1359
20	GC_LABEL = `5`, // Target.td:1368
21	ANNOTATION_LABEL = `6`, // Target.td:1377
22	KILL = `7`, // Target.td:1385
23	EXTRACT_SUBREG = `8`, // Target.td:1392
24	INSERT_SUBREG = `9`, // Target.td:1398
25	IMPLICIT_DEF = `10`, // Target.td:1405
26	INIT_UNDEF = `11`, // Target.td:1414
27	SUBREG_TO_REG = `12`, // Target.td:1421
28	COPY_TO_REGCLASS = `13`, // Target.td:1427
29	DBG_VALUE = `14`, // Target.td:1434
30	DBG_VALUE_LIST = `15`, // Target.td:1441
31	DBG_INSTR_REF = `16`, // Target.td:1448
32	DBG_PHI = `17`, // Target.td:1455
33	DBG_LABEL = `18`, // Target.td:1462
34	REG_SEQUENCE = `19`, // Target.td:1469
35	COPY = `20`, // Target.td:1476
36	COPY_LANEMASK = `21`, // Target.td:1484
37	BUNDLE = `22`, // Target.td:1491
38	LIFETIME_START = `23`, // Target.td:1497
39	LIFETIME_END = `24`, // Target.td:1504
40	PSEUDO_PROBE = `25`, // Target.td:1511
41	ARITH_FENCE = `26`, // Target.td:1518
42	STACKMAP = `27`, // Target.td:1527
43	FENTRY_CALL = `28`, // Target.td:1662
44	PATCHPOINT = `29`, // Target.td:1535
45	LOAD_STACK_GUARD = `30`, // Target.td:1553
46	PREALLOCATED_SETUP = `31`, // Target.td:1561
47	PREALLOCATED_ARG = `32`, // Target.td:1567
48	STATEPOINT = `33`, // Target.td:1544
49	LOCAL_ESCAPE = `34`, // Target.td:1573
50	FAULTING_OP = `35`, // Target.td:1582
51	PATCHABLE_OP = `36`, // Target.td:1602
52	PATCHABLE_FUNCTION_ENTER = `37`, // Target.td:1610
53	PATCHABLE_RET = `38`, // Target.td:1617
54	PATCHABLE_FUNCTION_EXIT = `39`, // Target.td:1626
55	PATCHABLE_TAIL_CALL = `40`, // Target.td:1634
56	PATCHABLE_EVENT_CALL = `41`, // Target.td:1642
57	PATCHABLE_TYPED_EVENT_CALL = `42`, // Target.td:1652
58	ICALL_BRANCH_FUNNEL = `43`, // Target.td:1672
59	FAKE_USE = `44`, // Target.td:1592
60	MEMBARRIER = `45`, // Target.td:1678
61	JUMP_TABLE_DEBUG_INFO = `46`, // Target.td:1686
62	RELOC_NONE = `47`, // Target.td:1694
63	CONVERGENCECTRL_ENTRY = `48`, // Target.td:1706
64	CONVERGENCECTRL_ANCHOR = `49`, // Target.td:1702
65	CONVERGENCECTRL_LOOP = `50`, // Target.td:1710
66	CONVERGENCECTRL_GLUE = `51`, // Target.td:1714
67	G_ASSERT_SEXT = `52`, // GenericOpcodes.td:1937
68	G_ASSERT_ZEXT = `53`, // GenericOpcodes.td:1929
69	G_ASSERT_ALIGN = `54`, // GenericOpcodes.td:1944
70	G_ADD = `55`, // GenericOpcodes.td:308
71	G_SUB = `56`, // GenericOpcodes.td:316
72	G_MUL = `57`, // GenericOpcodes.td:324
73	G_SDIV = `58`, // GenericOpcodes.td:332
74	G_UDIV = `59`, // GenericOpcodes.td:340
75	G_SREM = `60`, // GenericOpcodes.td:348
76	G_UREM = `61`, // GenericOpcodes.td:356
77	G_SDIVREM = `62`, // GenericOpcodes.td:364
78	G_UDIVREM = `63`, // GenericOpcodes.td:372
79	G_AND = `64`, // GenericOpcodes.td:380
80	G_OR = `65`, // GenericOpcodes.td:388
81	G_XOR = `66`, // GenericOpcodes.td:396
82	G_ABDS = `67`, // GenericOpcodes.td:425
83	G_ABDU = `68`, // GenericOpcodes.td:433
84	G_UAVGFLOOR = `69`, // GenericOpcodes.td:441
85	G_UAVGCEIL = `70`, // GenericOpcodes.td:448
86	G_SAVGFLOOR = `71`, // GenericOpcodes.td:455
87	G_SAVGCEIL = `72`, // GenericOpcodes.td:462
88	G_IMPLICIT_DEF = `73`, // GenericOpcodes.td:111
89	G_PHI = `74`, // GenericOpcodes.td:118
90	G_FRAME_INDEX = `75`, // GenericOpcodes.td:125
91	G_GLOBAL_VALUE = `76`, // GenericOpcodes.td:131
92	G_PTRAUTH_GLOBAL_VALUE = `77`, // GenericOpcodes.td:137
93	G_CONSTANT_POOL = `78`, // GenericOpcodes.td:143
94	G_EXTRACT = `79`, // GenericOpcodes.td:1522
95	G_UNMERGE_VALUES = `80`, // GenericOpcodes.td:1535
96	G_INSERT = `81`, // GenericOpcodes.td:1544
97	G_MERGE_VALUES = `82`, // GenericOpcodes.td:1554
98	G_BUILD_VECTOR = `83`, // GenericOpcodes.td:1574
99	G_BUILD_VECTOR_TRUNC = `84`, // GenericOpcodes.td:1584
100	G_CONCAT_VECTORS = `85`, // GenericOpcodes.td:1591
101	G_PTRTOINT = `86`, // GenericOpcodes.td:155
102	G_INTTOPTR = `87`, // GenericOpcodes.td:149
103	G_BITCAST = `88`, // GenericOpcodes.td:161
104	G_FREEZE = `89`, // GenericOpcodes.td:284
105	G_CONSTANT_FOLD_BARRIER = `90`, // GenericOpcodes.td:1951
106	G_INTRINSIC_FPTRUNC_ROUND = `91`, // GenericOpcodes.td:1280
107	G_INTRINSIC_TRUNC = `92`, // GenericOpcodes.td:1286
108	G_INTRINSIC_ROUND = `93`, // GenericOpcodes.td:1292
109	G_INTRINSIC_LRINT = `94`, // GenericOpcodes.td:1298
110	G_INTRINSIC_LLRINT = `95`, // GenericOpcodes.td:1304
111	G_INTRINSIC_ROUNDEVEN = `96`, // GenericOpcodes.td:1310
112	G_READCYCLECOUNTER = `97`, // GenericOpcodes.td:1316
113	G_READSTEADYCOUNTER = `98`, // GenericOpcodes.td:1322
114	G_LOAD = `99`, // GenericOpcodes.td:1349
115	G_SEXTLOAD = `100`, // GenericOpcodes.td:1358
116	G_ZEXTLOAD = `101`, // GenericOpcodes.td:1366
117	G_FPEXTLOAD = `102`, // GenericOpcodes.td:1375
118	G_INDEXED_LOAD = `103`, // GenericOpcodes.td:1385
119	G_INDEXED_SEXTLOAD = `104`, // GenericOpcodes.td:1394
120	G_INDEXED_ZEXTLOAD = `105`, // GenericOpcodes.td:1402
121	G_STORE = `106`, // GenericOpcodes.td:1410
122	G_FPTRUNCSTORE = `107`, // GenericOpcodes.td:1420
123	G_INDEXED_STORE = `108`, // GenericOpcodes.td:1428
124	G_ATOMIC_CMPXCHG_WITH_SUCCESS = `109`, // GenericOpcodes.td:1439
125	G_ATOMIC_CMPXCHG = `110`, // GenericOpcodes.td:1450
126	G_ATOMICRMW_XCHG = `111`, // GenericOpcodes.td:1470
127	G_ATOMICRMW_ADD = `112`, // GenericOpcodes.td:1471
128	G_ATOMICRMW_SUB = `113`, // GenericOpcodes.td:1472
129	G_ATOMICRMW_AND = `114`, // GenericOpcodes.td:1473
130	G_ATOMICRMW_NAND = `115`, // GenericOpcodes.td:1474
131	G_ATOMICRMW_OR = `116`, // GenericOpcodes.td:1475
132	G_ATOMICRMW_XOR = `117`, // GenericOpcodes.td:1476
133	G_ATOMICRMW_MAX = `118`, // GenericOpcodes.td:1477
134	G_ATOMICRMW_MIN = `119`, // GenericOpcodes.td:1478
135	G_ATOMICRMW_UMAX = `120`, // GenericOpcodes.td:1479
136	G_ATOMICRMW_UMIN = `121`, // GenericOpcodes.td:1480
137	G_ATOMICRMW_FADD = `122`, // GenericOpcodes.td:1491
138	G_ATOMICRMW_FSUB = `123`, // GenericOpcodes.td:1492
139	G_ATOMICRMW_FMAX = `124`, // GenericOpcodes.td:1493
140	G_ATOMICRMW_FMIN = `125`, // GenericOpcodes.td:1494
141	G_ATOMICRMW_FMAXIMUM = `126`, // GenericOpcodes.td:1495
142	G_ATOMICRMW_FMINIMUM = `127`, // GenericOpcodes.td:1496
143	G_ATOMICRMW_FMAXIMUMNUM = `128`, // GenericOpcodes.td:1497
144	G_ATOMICRMW_FMINIMUMNUM = `129`, // GenericOpcodes.td:1498
145	G_ATOMICRMW_UINC_WRAP = `130`, // GenericOpcodes.td:1481
146	G_ATOMICRMW_UDEC_WRAP = `131`, // GenericOpcodes.td:1482
147	G_ATOMICRMW_USUB_COND = `132`, // GenericOpcodes.td:1483
148	G_ATOMICRMW_USUB_SAT = `133`, // GenericOpcodes.td:1484
149	G_FENCE = `134`, // GenericOpcodes.td:1500
150	G_PREFETCH = `135`, // GenericOpcodes.td:1507
151	G_BRCOND = `136`, // GenericOpcodes.td:1647
152	G_BRINDIRECT = `137`, // GenericOpcodes.td:1656
153	G_INVOKE_REGION_START = `138`, // GenericOpcodes.td:1679
154	G_INTRINSIC = `139`, // GenericOpcodes.td:1599
155	G_INTRINSIC_W_SIDE_EFFECTS = `140`, // GenericOpcodes.td:1606
156	G_INTRINSIC_CONVERGENT = `141`, // GenericOpcodes.td:1615
157	G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS = `142`, // GenericOpcodes.td:1623
158	G_ANYEXT = `143`, // GenericOpcodes.td:44
159	G_TRUNC = `144`, // GenericOpcodes.td:83
160	G_TRUNC_SSAT_S = `145`, // GenericOpcodes.td:91
161	G_TRUNC_SSAT_U = `146`, // GenericOpcodes.td:98
162	G_TRUNC_USAT_U = `147`, // GenericOpcodes.td:105
163	G_CONSTANT = `148`, // GenericOpcodes.td:169
164	G_FCONSTANT = `149`, // GenericOpcodes.td:177
165	G_VASTART = `150`, // GenericOpcodes.td:184
166	G_VAARG = `151`, // GenericOpcodes.td:191
167	G_SEXT = `152`, // GenericOpcodes.td:52
168	G_SEXT_INREG = `153`, // GenericOpcodes.td:66
169	G_ZEXT = `154`, // GenericOpcodes.td:74
170	G_SHL = `155`, // GenericOpcodes.td:404
171	G_LSHR = `156`, // GenericOpcodes.td:411
172	G_ASHR = `157`, // GenericOpcodes.td:418
173	G_FSHL = `158`, // GenericOpcodes.td:470
174	G_FSHR = `159`, // GenericOpcodes.td:478
175	G_ROTR = `160`, // GenericOpcodes.td:485
176	G_ROTL = `161`, // GenericOpcodes.td:492
177	G_ICMP = `162`, // GenericOpcodes.td:499
178	G_FCMP = `163`, // GenericOpcodes.td:506
179	G_SCMP = `164`, // GenericOpcodes.td:513
180	G_UCMP = `165`, // GenericOpcodes.td:520
181	G_SELECT = `166`, // GenericOpcodes.td:527
182	G_UADDO = `167`, // GenericOpcodes.td:601
183	G_UADDE = `168`, // GenericOpcodes.td:609
184	G_USUBO = `169`, // GenericOpcodes.td:631
185	G_USUBE = `170`, // GenericOpcodes.td:637
186	G_SADDO = `171`, // GenericOpcodes.td:616
187	G_SADDE = `172`, // GenericOpcodes.td:624
188	G_SSUBO = `173`, // GenericOpcodes.td:644
189	G_SSUBE = `174`, // GenericOpcodes.td:651
190	G_UMULO = `175`, // GenericOpcodes.td:658
191	G_SMULO = `176`, // GenericOpcodes.td:666
192	G_UMULH = `177`, // GenericOpcodes.td:675
193	G_SMULH = `178`, // GenericOpcodes.td:684
194	G_UADDSAT = `179`, // GenericOpcodes.td:696
195	G_SADDSAT = `180`, // GenericOpcodes.td:704
196	G_USUBSAT = `181`, // GenericOpcodes.td:712
197	G_SSUBSAT = `182`, // GenericOpcodes.td:720
198	G_USHLSAT = `183`, // GenericOpcodes.td:728
199	G_SSHLSAT = `184`, // GenericOpcodes.td:736
200	G_SMULFIX = `185`, // GenericOpcodes.td:748
201	G_UMULFIX = `186`, // GenericOpcodes.td:755
202	G_SMULFIXSAT = `187`, // GenericOpcodes.td:765
203	G_UMULFIXSAT = `188`, // GenericOpcodes.td:772
204	G_SDIVFIX = `189`, // GenericOpcodes.td:783
205	G_UDIVFIX = `190`, // GenericOpcodes.td:790
206	G_SDIVFIXSAT = `191`, // GenericOpcodes.td:800
207	G_UDIVFIXSAT = `192`, // GenericOpcodes.td:807
208	G_FADD = `193`, // GenericOpcodes.td:980
209	G_FSUB = `194`, // GenericOpcodes.td:988
210	G_FMUL = `195`, // GenericOpcodes.td:996
211	G_FMA = `196`, // GenericOpcodes.td:1005
212	G_FMAD = `197`, // GenericOpcodes.td:1014
213	G_FDIV = `198`, // GenericOpcodes.td:1022
214	G_FREM = `199`, // GenericOpcodes.td:1029
215	G_FMODF = `200`, // GenericOpcodes.td:1036
216	G_FPOW = `201`, // GenericOpcodes.td:1043
217	G_FPOWI = `202`, // GenericOpcodes.td:1050
218	G_FEXP = `203`, // GenericOpcodes.td:1057
219	G_FEXP2 = `204`, // GenericOpcodes.td:1064
220	G_FEXP10 = `205`, // GenericOpcodes.td:1071
221	G_FLOG = `206`, // GenericOpcodes.td:1078
222	G_FLOG2 = `207`, // GenericOpcodes.td:1085
223	G_FLOG10 = `208`, // GenericOpcodes.td:1092
224	G_FLDEXP = `209`, // GenericOpcodes.td:1099
225	G_FFREXP = `210`, // GenericOpcodes.td:1106
226	G_FNEG = `211`, // GenericOpcodes.td:818
227	G_FPEXT = `212`, // GenericOpcodes.td:824
228	G_FPTRUNC = `213`, // GenericOpcodes.td:830
229	G_FPTOSI = `214`, // GenericOpcodes.td:836
230	G_FPTOUI = `215`, // GenericOpcodes.td:842
231	G_SITOFP = `216`, // GenericOpcodes.td:848
232	G_UITOFP = `217`, // GenericOpcodes.td:854
233	G_FPTOSI_SAT = `218`, // GenericOpcodes.td:860
234	G_FPTOUI_SAT = `219`, // GenericOpcodes.td:866
235	G_FABS = `220`, // GenericOpcodes.td:872
236	G_FCOPYSIGN = `221`, // GenericOpcodes.td:878
237	G_IS_FPCLASS = `222`, // GenericOpcodes.td:891
238	G_FCANONICALIZE = `223`, // GenericOpcodes.td:884
239	G_FMINNUM = `224`, // GenericOpcodes.td:904
240	G_FMAXNUM = `225`, // GenericOpcodes.td:911
241	G_FMINNUM_IEEE = `226`, // GenericOpcodes.td:929
242	G_FMAXNUM_IEEE = `227`, // GenericOpcodes.td:936
243	G_FMINIMUM = `228`, // GenericOpcodes.td:946
244	G_FMAXIMUM = `229`, // GenericOpcodes.td:953
245	G_FMINIMUMNUM = `230`, // GenericOpcodes.td:961
246	G_FMAXIMUMNUM = `231`, // GenericOpcodes.td:968
247	G_GET_FPENV = `232`, // GenericOpcodes.td:1236
248	G_SET_FPENV = `233`, // GenericOpcodes.td:1243
249	G_RESET_FPENV = `234`, // GenericOpcodes.td:1250
250	G_GET_FPMODE = `235`, // GenericOpcodes.td:1257
251	G_SET_FPMODE = `236`, // GenericOpcodes.td:1264
252	G_RESET_FPMODE = `237`, // GenericOpcodes.td:1271
253	G_GET_ROUNDING = `238`, // GenericOpcodes.td:1328
254	G_SET_ROUNDING = `239`, // GenericOpcodes.td:1334
255	G_PTR_ADD = `240`, // GenericOpcodes.td:534
256	G_PTRMASK = `241`, // GenericOpcodes.td:542
257	G_SMIN = `242`, // GenericOpcodes.td:549
258	G_SMAX = `243`, // GenericOpcodes.td:557
259	G_UMIN = `244`, // GenericOpcodes.td:565
260	G_UMAX = `245`, // GenericOpcodes.td:573
261	G_ABS = `246`, // GenericOpcodes.td:581
262	G_LROUND = `247`, // GenericOpcodes.td:291
263	G_LLROUND = `248`, // GenericOpcodes.td:297
264	G_BR = `249`, // GenericOpcodes.td:1637
265	G_BRJT = `250`, // GenericOpcodes.td:1667
266	G_VSCALE = `251`, // GenericOpcodes.td:1565
267	G_INSERT_SUBVECTOR = `252`, // GenericOpcodes.td:1711
268	G_EXTRACT_SUBVECTOR = `253`, // GenericOpcodes.td:1719
269	G_INSERT_VECTOR_ELT = `254`, // GenericOpcodes.td:1727
270	G_EXTRACT_VECTOR_ELT = `255`, // GenericOpcodes.td:1735
271	G_SHUFFLE_VECTOR = `256`, // GenericOpcodes.td:1746
272	G_SPLAT_VECTOR = `257`, // GenericOpcodes.td:1754
273	G_STEP_VECTOR = `258`, // GenericOpcodes.td:1762
274	G_VECTOR_COMPRESS = `259`, // GenericOpcodes.td:1769
275	G_CTTZ = `260`, // GenericOpcodes.td:211
276	G_CTTZ_ZERO_POISON = `261`, // GenericOpcodes.td:217
277	G_CTLZ = `262`, // GenericOpcodes.td:199
278	G_CTLZ_ZERO_POISON = `263`, // GenericOpcodes.td:205
279	G_CTLS = `264`, // GenericOpcodes.td:223
280	G_CTPOP = `265`, // GenericOpcodes.td:229
281	G_BSWAP = `266`, // GenericOpcodes.td:235
282	G_BITREVERSE = `267`, // GenericOpcodes.td:242
283	G_CLMUL = `268`, // GenericOpcodes.td:588
284	G_FCEIL = `269`, // GenericOpcodes.td:1113
285	G_FCOS = `270`, // GenericOpcodes.td:1120
286	G_FSIN = `271`, // GenericOpcodes.td:1127
287	G_FSINCOS = `272`, // GenericOpcodes.td:1134
288	G_FTAN = `273`, // GenericOpcodes.td:1141
289	G_FACOS = `274`, // GenericOpcodes.td:1148
290	G_FASIN = `275`, // GenericOpcodes.td:1155
291	G_FATAN = `276`, // GenericOpcodes.td:1162
292	G_FATAN2 = `277`, // GenericOpcodes.td:1169
293	G_FCOSH = `278`, // GenericOpcodes.td:1176
294	G_FSINH = `279`, // GenericOpcodes.td:1183
295	G_FTANH = `280`, // GenericOpcodes.td:1190
296	G_FSQRT = `281`, // GenericOpcodes.td:1200
297	G_FFLOOR = `282`, // GenericOpcodes.td:1207
298	G_FRINT = `283`, // GenericOpcodes.td:1214
299	G_FNEARBYINT = `284`, // GenericOpcodes.td:1221
300	G_ADDRSPACE_CAST = `285`, // GenericOpcodes.td:248
301	G_BLOCK_ADDR = `286`, // GenericOpcodes.td:254
302	G_JUMP_TABLE = `287`, // GenericOpcodes.td:260
303	G_DYN_STACKALLOC = `288`, // GenericOpcodes.td:266
304	G_STACKSAVE = `289`, // GenericOpcodes.td:272
305	G_STACKRESTORE = `290`, // GenericOpcodes.td:278
306	G_STRICT_FADD = `291`, // GenericOpcodes.td:1821
307	G_STRICT_FSUB = `292`, // GenericOpcodes.td:1822
308	G_STRICT_FMUL = `293`, // GenericOpcodes.td:1823
309	G_STRICT_FDIV = `294`, // GenericOpcodes.td:1824
310	G_STRICT_FREM = `295`, // GenericOpcodes.td:1825
311	G_STRICT_FMA = `296`, // GenericOpcodes.td:1826
312	G_STRICT_FSQRT = `297`, // GenericOpcodes.td:1827
313	G_STRICT_FLDEXP = `298`, // GenericOpcodes.td:1828
314	G_STRICT_FCMP = `299`, // GenericOpcodes.td:1829
315	G_STRICT_FCMPS = `300`, // GenericOpcodes.td:1830
316	G_READ_REGISTER = `301`, // GenericOpcodes.td:1686
317	G_WRITE_REGISTER = `302`, // GenericOpcodes.td:1696
318	G_MEMCPY = `303`, // GenericOpcodes.td:1836
319	G_MEMCPY_INLINE = `304`, // GenericOpcodes.td:1844
320	G_MEMMOVE = `305`, // GenericOpcodes.td:1852
321	G_MEMSET = `306`, // GenericOpcodes.td:1860
322	G_BZERO = `307`, // GenericOpcodes.td:1867
323	G_MEMSET_INLINE = `308`, // GenericOpcodes.td:1874
324	G_TRAP = `309`, // GenericOpcodes.td:1884
325	G_DEBUGTRAP = `310`, // GenericOpcodes.td:1891
326	G_UBSANTRAP = `311`, // GenericOpcodes.td:1897
327	G_VECREDUCE_SEQ_FADD = `312`, // GenericOpcodes.td:1785
328	G_VECREDUCE_SEQ_FMUL = `313`, // GenericOpcodes.td:1791
329	G_VECREDUCE_FADD = `314`, // GenericOpcodes.td:1797
330	G_VECREDUCE_FMUL = `315`, // GenericOpcodes.td:1798
331	G_VECREDUCE_FMAX = `316`, // GenericOpcodes.td:1800
332	G_VECREDUCE_FMIN = `317`, // GenericOpcodes.td:1801
333	G_VECREDUCE_FMAXIMUM = `318`, // GenericOpcodes.td:1802
334	G_VECREDUCE_FMINIMUM = `319`, // GenericOpcodes.td:1803
335	G_VECREDUCE_FMAXIMUMNUM = `320`, // GenericOpcodes.td:1804
336	G_VECREDUCE_FMINIMUMNUM = `321`, // GenericOpcodes.td:1805
337	G_VECREDUCE_ADD = `322`, // GenericOpcodes.td:1807
338	G_VECREDUCE_MUL = `323`, // GenericOpcodes.td:1808
339	G_VECREDUCE_AND = `324`, // GenericOpcodes.td:1809
340	G_VECREDUCE_OR = `325`, // GenericOpcodes.td:1810
341	G_VECREDUCE_XOR = `326`, // GenericOpcodes.td:1811
342	G_VECREDUCE_SMAX = `327`, // GenericOpcodes.td:1812
343	G_VECREDUCE_SMIN = `328`, // GenericOpcodes.td:1813
344	G_VECREDUCE_UMAX = `329`, // GenericOpcodes.td:1814
345	G_VECREDUCE_UMIN = `330`, // GenericOpcodes.td:1815
346	G_SBFX = `331`, // GenericOpcodes.td:1909
347	G_UBFX = `332`, // GenericOpcodes.td:1917
348	ADCWRdRr = `333`, // AVRInstrInfo.td:397
349	ADDWRdRr = `334`, // AVRInstrInfo.td:378
350	ADIWRdKP = `335`, // AVRInstrInfo.td:413
351	ADJCALLSTACKDOWN = `336`, // AVRInstrInfo.td:346
352	ADJCALLSTACKUP = `337`, // AVRInstrInfo.td:356
353	ANDIWRdK = `338`, // AVRInstrInfo.td:593
354	ANDWRdRr = `339`, // AVRInstrInfo.td:553
355	ASRBNRd = `340`, // AVRInstrInfo.td:1367
356	ASRWLoRd = `341`, // AVRInstrInfo.td:1374
357	ASRWNRd = `342`, // AVRInstrInfo.td:1363
358	ASRWRd = `343`, // AVRInstrInfo.td:1371
359	Asr16 = `344`, // AVRInstrInfo.td:1641
360	Asr32 = `345`, // AVRInstrInfo.td:1645
361	Asr8 = `346`, // AVRInstrInfo.td:1637
362	AtomicFence = `347`, // AVRInstrInfo.td:1054
363	AtomicLoad16 = `348`, // AVRInstrInfo.td:1032
364	AtomicLoad8 = `349`, // AVRInstrInfo.td:1031
365	AtomicLoadAdd16 = `350`, // AVRInstrInfo.td:1042
366	AtomicLoadAdd8 = `351`, // AVRInstrInfo.td:1041
367	AtomicLoadAnd16 = `352`, // AVRInstrInfo.td:1046
368	AtomicLoadAnd8 = `353`, // AVRInstrInfo.td:1045
369	AtomicLoadOr16 = `354`, // AVRInstrInfo.td:1048
370	AtomicLoadOr8 = `355`, // AVRInstrInfo.td:1047
371	AtomicLoadSub16 = `356`, // AVRInstrInfo.td:1044
372	AtomicLoadSub8 = `357`, // AVRInstrInfo.td:1043
373	AtomicLoadXor16 = `358`, // AVRInstrInfo.td:1050
374	AtomicLoadXor8 = `359`, // AVRInstrInfo.td:1049
375	AtomicStore16 = `360`, // AVRInstrInfo.td:1035
376	AtomicStore8 = `361`, // AVRInstrInfo.td:1034
377	COMWRd = `362`, // AVRInstrInfo.td:623
378	CPCWRdRr = `363`, // AVRInstrInfo.td:746
379	CPWRdRr = `364`, // AVRInstrInfo.td:731
380	CopyZero = `365`, // AVRInstrInfo.td:1653
381	ELPMBRdZ = `366`, // AVRInstrInfo.td:1231
382	ELPMBRdZPi = `367`, // AVRInstrInfo.td:1243
383	ELPMWRdZ = `368`, // AVRInstrInfo.td:1236
384	ELPMWRdZPi = `369`, // AVRInstrInfo.td:1247
385	EORWRdRr = `370`, // AVRInstrInfo.td:579
386	FRMIDX = `371`, // AVRInstrInfo.td:1545
387	FRMSP = `372`, // AVRInstrInfo.td:1539
388	INWRdA = `373`, // AVRInstrInfo.td:1271
389	LDDWRdPtrQ = `374`, // AVRInstrInfo.td:980
390	LDDWRdYQ = `375`, // AVRInstrInfo.td:1001
391	LDIWRdK = `376`, // AVRInstrInfo.td:884
392	LDSWRdK = `377`, // AVRInstrInfo.td:904
393	LDWRdPtr = `378`, // AVRInstrInfo.td:927
394	LDWRdPtrPd = `379`, // AVRInstrInfo.td:957
395	LDWRdPtrPi = `380`, // AVRInstrInfo.td:944
396	LPMBRdZ = `381`, // AVRInstrInfo.td:1189
397	LPMWRdZ = `382`, // AVRInstrInfo.td:1193
398	LPMWRdZPi = `383`, // AVRInstrInfo.td:1208
399	LSLBNRd = `384`, // AVRInstrInfo.td:1339
400	LSLWHiRd = `385`, // AVRInstrInfo.td:1332
401	LSLWNRd = `386`, // AVRInstrInfo.td:1335
402	LSLWRd = `387`, // AVRInstrInfo.td:1329
403	LSRBNRd = `388`, // AVRInstrInfo.td:1356
404	LSRWLoRd = `389`, // AVRInstrInfo.td:1349
405	LSRWNRd = `390`, // AVRInstrInfo.td:1352
406	LSRWRd = `391`, // AVRInstrInfo.td:1346
407	Lsl16 = `392`, // AVRInstrInfo.td:1597
408	Lsl32 = `393`, // AVRInstrInfo.td:1601
409	Lsl8 = `394`, // AVRInstrInfo.td:1593
410	Lsr16 = `395`, // AVRInstrInfo.td:1611
411	Lsr32 = `396`, // AVRInstrInfo.td:1615
412	Lsr8 = `397`, // AVRInstrInfo.td:1607
413	NEGWRd = `398`, // AVRInstrInfo.td:635
414	ORIWRdK = `399`, // AVRInstrInfo.td:606
415	ORWRdRr = `400`, // AVRInstrInfo.td:566
416	OUTWARr = `401`, // AVRInstrInfo.td:1280
417	POPWRd = `402`, // AVRInstrInfo.td:1301
418	PUSHWRr = `403`, // AVRInstrInfo.td:1292
419	ROLBRdR1 = `404`, // AVRInstrInfo.td:1378
420	ROLBRdR17 = `405`, // AVRInstrInfo.td:1383
421	ROLWRd = `406`, // AVRInstrInfo.td:1392
422	RORBRd = `407`, // AVRInstrInfo.td:1387
423	RORWRd = `408`, // AVRInstrInfo.td:1398
424	Rol16 = `409`, // AVRInstrInfo.td:1625
425	Rol8 = `410`, // AVRInstrInfo.td:1621
426	Ror16 = `411`, // AVRInstrInfo.td:1633
427	Ror8 = `412`, // AVRInstrInfo.td:1629
428	SBCIWRdK = `413`, // AVRInstrInfo.td:479
429	SBCWRdRr = `414`, // AVRInstrInfo.td:468
430	SEXT = `415`, // AVRInstrInfo.td:1532
431	SPREAD = `416`, // AVRInstrInfo.td:1574
432	SPWRITE = `417`, // AVRInstrInfo.td:1577
433	STDSPQRr = `418`, // AVRInstrInfo.td:1561
434	STDWPtrQRr = `419`, // AVRInstrInfo.td:1177
435	STDWSPQRr = `420`, // AVRInstrInfo.td:1568
436	STSWKRr = `421`, // AVRInstrInfo.td:1075
437	STWPtrPdRr = `422`, // AVRInstrInfo.td:1147
438	STWPtrPiRr = `423`, // AVRInstrInfo.td:1122
439	STWPtrRr = `424`, // AVRInstrInfo.td:1098
440	SUBIWRdK = `425`, // AVRInstrInfo.td:448
441	SUBWRdRr = `426`, // AVRInstrInfo.td:435
442	Select16 = `427`, // AVRInstrInfo.td:1587
443	Select8 = `428`, // AVRInstrInfo.td:1581
444	ZEXT = `429`, // AVRInstrInfo.td:1535
445	ADCRdRr = `430`, // AVRInstrInfo.td:385
446	ADDRdRr = `431`, // AVRInstrInfo.td:368
447	ADIWRdK = `432`, // AVRInstrInfo.td:403
448	ANDIRdK = `433`, // AVRInstrInfo.td:584
449	ANDRdRr = `434`, // AVRInstrInfo.td:544
450	ASRRd = `435`, // AVRInstrInfo.td:1360
451	BCLRs = `436`, // AVRInstrInfo.td:1456
452	BLD = `437`, // AVRInstrInfo.td:1429
453	BRBCsk = `438`, // AVRInstrInfo.td:785
454	BRBSsk = `439`, // AVRInstrInfo.td:780
455	BREAK = `440`, // AVRInstrInfo.td:1500
456	BREQk = `441`, // AVRInstrInfo.td:836
457	BRGEk = `442`, // AVRInstrInfo.td:854
458	BRLOk = `443`, // AVRInstrInfo.td:845
459	BRLTk = `444`, // AVRInstrInfo.td:857
460	BRMIk = `445`, // AVRInstrInfo.td:848
461	BRNEk = `446`, // AVRInstrInfo.td:839
462	BRPLk = `447`, // AVRInstrInfo.td:851
463	BRSHk = `448`, // AVRInstrInfo.td:842
464	BSETs = `449`, // AVRInstrInfo.td:1455
465	BST = `450`, // AVRInstrInfo.td:1426
466	CALLk = `451`, // AVRInstrInfo.td:698
467	CBIAb = `452`, // AVRInstrInfo.td:1418
468	COMRd = `453`, // AVRInstrInfo.td:615
469	CPCRdRr = `454`, // AVRInstrInfo.td:736
470	CPIRdK = `455`, // AVRInstrInfo.td:752
471	CPRdRr = `456`, // AVRInstrInfo.td:722
472	CPSE = `457`, // AVRInstrInfo.td:719
473	DECRd = `458`, // AVRInstrInfo.td:493
474	DESK = `459`, // AVRInstrInfo.td:535
475	EICALL = `460`, // AVRInstrInfo.td:688
476	EIJMP = `461`, // AVRInstrInfo.td:662
477	ELPM = `462`, // AVRInstrInfo.td:1217
478	ELPMRdZ = `463`, // AVRInstrInfo.td:1220
479	ELPMRdZPi = `464`, // AVRInstrInfo.td:1225
480	EORRdRr = `465`, // AVRInstrInfo.td:570
481	FMUL = `466`, // AVRInstrInfo.td:519
482	FMULS = `467`, // AVRInstrInfo.td:523
483	FMULSU = `468`, // AVRInstrInfo.td:527
484	ICALL = `469`, // AVRInstrInfo.td:682
485	IJMP = `470`, // AVRInstrInfo.td:658
486	INCRd = `471`, // AVRInstrInfo.td:489
487	INRdA = `472`, // AVRInstrInfo.td:1268
488	JMPk = `473`, // AVRInstrInfo.td:665
489	LACZRd = `474`, // AVRInstrInfo.td:1314
490	LASZRd = `475`, // AVRInstrInfo.td:1311
491	LATZRd = `476`, // AVRInstrInfo.td:1317
492	LDDRdPtrQ = `477`, // AVRInstrInfo.td:964
493	LDIRdK = `478`, // AVRInstrInfo.td:876
494	LDRdPtr = `479`, // AVRInstrInfo.td:912
495	LDRdPtrPd = `480`, // AVRInstrInfo.td:948
496	LDRdPtrPi = `481`, // AVRInstrInfo.td:936
497	LDSRdK = `482`, // AVRInstrInfo.td:890
498	LDSRdKTiny = `483`, // AVRInstrInfo.td:895
499	LPM = `484`, // AVRInstrInfo.td:1184
500	LPMRdZ = `485`, // AVRInstrInfo.td:1197
501	LPMRdZPi = `486`, // AVRInstrInfo.td:1204
502	LSRRd = `487`, // AVRInstrInfo.td:1343
503	MOVRdRr = `488`, // AVRInstrInfo.td:866
504	MOVWRdRr = `489`, // AVRInstrInfo.td:869
505	MULRdRr = `490`, // AVRInstrInfo.td:506
506	MULSRdRr = `491`, // AVRInstrInfo.td:510
507	MULSURdRr = `492`, // AVRInstrInfo.td:515
508	NEGRd = `493`, // AVRInstrInfo.td:626
509	NOP = `494`, // AVRInstrInfo.td:1509
510	ORIRdK = `495`, // AVRInstrInfo.td:597
511	ORRdRr = `496`, // AVRInstrInfo.td:557
512	OUTARr = `497`, // AVRInstrInfo.td:1277
513	POPRd = `498`, // AVRInstrInfo.td:1298
514	PUSHRr = `499`, // AVRInstrInfo.td:1288
515	RCALLk = `500`, // AVRInstrInfo.td:676
516	RET = `501`, // AVRInstrInfo.td:707
517	RETI = `502`, // AVRInstrInfo.td:709
518	RJMPk = `503`, // AVRInstrInfo.td:655
519	RORRd = `504`, // AVRInstrInfo.td:1395
520	SBCIRdK = `505`, // AVRInstrInfo.td:472
521	SBCRdRr = `506`, // AVRInstrInfo.td:459
522	SBIAb = `507`, // AVRInstrInfo.td:1413
523	SBICAb = `508`, // AVRInstrInfo.td:769
524	SBISAb = `509`, // AVRInstrInfo.td:772
525	SBIWRdK = `510`, // AVRInstrInfo.td:452
526	SBRCRrB = `511`, // AVRInstrInfo.td:763
527	SBRSRrB = `512`, // AVRInstrInfo.td:766
528	SLEEP = `513`, // AVRInstrInfo.td:1516
529	SPM = `514`, // AVRInstrInfo.td:1256
530	SPMZPi = `515`, // AVRInstrInfo.td:1260
531	STDPtrQRr = `516`, // AVRInstrInfo.td:1160
532	STPtrPdRr = `517`, // AVRInstrInfo.td:1133
533	STPtrPiRr = `518`, // AVRInstrInfo.td:1108
534	STPtrRr = `519`, // AVRInstrInfo.td:1083
535	STSKRr = `520`, // AVRInstrInfo.td:1059
536	STSKRrTiny = `521`, // AVRInstrInfo.td:1064
537	SUBIRdK = `522`, // AVRInstrInfo.td:439
538	SUBRdRr = `523`, // AVRInstrInfo.td:425
539	SWAPRd = `524`, // AVRInstrInfo.td:1406
540	WDR = `525`, // AVRInstrInfo.td:1523
541	XCHZRd = `526`, // AVRInstrInfo.td:1308
542	INSTRUCTION_LIST_END = `527`
543	};
544
545	} // namespace llvm::AVR
546
547	#endif // GET_INSTRINFO_ENUM
548
549	#ifdef GET_INSTRINFO_SCHED_ENUM
550	#undef GET_INSTRINFO_SCHED_ENUM
551
552	namespace llvm::AVR::Sched {
553
554	enum {
555	NoInstrModel = `0`,
556	SCHED_LIST_END = `1`
557	};
558
559	} // namespace llvm::AVR::Sched
560
561	#endif // GET_INSTRINFO_SCHED_ENUM
562
563	#if defined(GET_INSTRINFO_MC_DESC) \|\| defined(GET_INSTRINFO_CTOR_DTOR)
564
565	namespace llvm {
566
567	struct AVRInstrTable {
568	MCInstrDesc Insts[`527`];
569	static_assert(alignof(MCInstrDesc) >= alignof(MCPhysReg), "Unwanted padding between Insts and ImplicitOps");
570	MCPhysReg ImplicitOps[`41`];
571	char Padding[sizeof(MCOperandInfo) - sizeof ImplicitOps % sizeof(MCOperandInfo)];
572	static_assert(alignof(MCInstrDesc) >= alignof(MCOperandInfo), "Unwanted padding between Insts and OperandInfo");
573	MCOperandInfo OperandInfo[`313`];
574	};
575	} // namespace llvm
576
577	#endif // defined(GET_INSTRINFO_MC_DESC) \|\| defined(GET_INSTRINFO_CTOR_DTOR)
578
579	#ifdef GET_INSTRINFO_MC_DESC
580	#undef GET_INSTRINFO_MC_DESC
581
582	namespace llvm {
583
584	static_assert((sizeof AVRInstrTable::ImplicitOps + sizeof AVRInstrTable::Padding) % sizeof(MCOperandInfo) == `0`);
585	static constexpr unsigned AVROpInfoBase = (sizeof AVRInstrTable::ImplicitOps + sizeof AVRInstrTable::Padding) / sizeof(MCOperandInfo);
586
587	extern const AVRInstrTable AVRDescs = {
588	{
589	{ `526`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `223`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // XCHZRd
590	{ `525`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // WDR
591	{ `524`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `238`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SWAPRd
592	{ `523`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `269`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SUBRdRr
593	{ `522`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `275`, `2`, `0`\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SUBIRdK
594	{ `521`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `311`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STSKRrTiny
595	{ `520`, `2`, `0`, `4`, `0`, `0`, `0`, AVROpInfoBase + `301`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STSKRr
596	{ `519`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `188`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STPtrRr
597	{ `518`, `4`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `307`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STPtrPiRr
598	{ `517`, `4`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `307`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STPtrPdRr
599	{ `516`, `3`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `304`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STDPtrQRr
600	{ `515`, `1`, `0`, `2`, `0`, `2`, `1`, AVROpInfoBase + `303`, `38`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SPMZPi
601	{ `514`, `0`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `1`, `9`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SPM
602	{ `513`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SLEEP
603	{ `512`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `283`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBRSRrB
604	{ `511`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `283`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBRCRrB
605	{ `510`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `272`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBIWRdK
606	{ `509`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `32`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBISAb
607	{ `508`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `32`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBICAb
608	{ `507`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `32`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBIAb
609	{ `506`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `269`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBCRdRr
610	{ `505`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `275`, `0`, `0`\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBCIRdK
611	{ `504`, `2`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `238`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RORRd
612	{ `503`, `1`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RJMPk
613	{ `502`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Return)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RETI
614	{ `501`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Return)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RET
615	{ `500`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `16`, `0`\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RCALLk
616	{ `499`, `1`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `192`, `10`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PUSHRr
617	{ `498`, `1`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `192`, `10`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // POPRd
618	{ `497`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `301`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // OUTARr
619	{ `496`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `269`, `2`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ORRdRr
620	{ `495`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `275`, `2`, `0`\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ORIRdK
621	{ `494`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // NOP
622	{ `493`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `238`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // NEGRd
623	{ `492`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `289`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MULSURdRr
624	{ `491`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `299`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MULSRdRr
625	{ `490`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `285`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MULRdRr
626	{ `489`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `190`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MOVWRdRr
627	{ `488`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `285`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MOVRdRr
628	{ `487`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `238`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSRRd
629	{ `486`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `223`, `9`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPMRdZPi
630	{ `485`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `223`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPMRdZ
631	{ `484`, `0`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `1`, `33`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPM
632	{ `483`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `287`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDSRdKTiny
633	{ `482`, `2`, `1`, `4`, `0`, `0`, `0`, AVROpInfoBase + `291`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDSRdK
634	{ `481`, `3`, `2`, `2`, `0`, `0`, `0`, AVROpInfoBase + `296`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDRdPtrPi
635	{ `480`, `3`, `2`, `2`, `0`, `0`, `0`, AVROpInfoBase + `296`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDRdPtrPd
636	{ `479`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `178`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDRdPtr
637	{ `478`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `287`, `0`, `0`\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDIRdK
638	{ `477`, `3`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `293`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDDRdPtrQ
639	{ `476`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `223`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LATZRd
640	{ `475`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `223`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LASZRd
641	{ `474`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `223`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LACZRd
642	{ `473`, `1`, `0`, `4`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // JMPk
643	{ `472`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `291`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INRdA
644	{ `471`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `238`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INCRd
645	{ `470`, `0`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `1`, `9`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::IndirectBranch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // IJMP
646	{ `469`, `0`, `0`, `2`, `0`, `2`, `0`, AVROpInfoBase + `1`, `6`, `0`\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ICALL
647	{ `468`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `289`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FMULSU
648	{ `467`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `289`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FMULS
649	{ `466`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `289`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FMUL
650	{ `465`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `269`, `2`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EORRdRr
651	{ `464`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `223`, `9`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMRdZPi
652	{ `463`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `223`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMRdZ
653	{ `462`, `0`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `1`, `33`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPM
654	{ `461`, `0`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `1`, `9`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::IndirectBranch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EIJMP
655	{ `460`, `0`, `0`, `2`, `0`, `2`, `0`, AVROpInfoBase + `1`, `6`, `0`\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EICALL
656	{ `459`, `1`, `0`, `2`, `0`, `0`, `16`, AVROpInfoBase + `1`, `17`, `0`\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DESK
657	{ `458`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `238`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DECRd
658	{ `457`, `2`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `285`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPSE
659	{ `456`, `2`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `285`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPRdRr
660	{ `455`, `2`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `287`, `2`, `0`\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPIRdK
661	{ `454`, `2`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `285`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPCRdRr
662	{ `453`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `238`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // COMRd
663	{ `452`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `32`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CBIAb
664	{ `451`, `1`, `0`, `4`, `0`, `1`, `0`, AVROpInfoBase + `0`, `16`, `0`\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CALLk
665	{ `450`, `2`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `283`, `2`, `0`\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BST
666	{ `449`, `1`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `1`, `2`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BSETs
667	{ `448`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRSHk
668	{ `447`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRPLk
669	{ `446`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRNEk
670	{ `445`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRMIk
671	{ `444`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRLTk
672	{ `443`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRLOk
673	{ `442`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRGEk
674	{ `441`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BREQk
675	{ `440`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BREAK
676	{ `439`, `2`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `281`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRBSsk
677	{ `438`, `2`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `281`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRBCsk
678	{ `437`, `3`, `1`, `2`, `0`, `1`, `0`, AVROpInfoBase + `278`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BLD
679	{ `436`, `1`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `1`, `2`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BCLRs
680	{ `435`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `238`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ASRRd
681	{ `434`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `269`, `2`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ANDRdRr
682	{ `433`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `275`, `2`, `0`\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ANDIRdK
683	{ `432`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `272`, `2`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADIWRdK
684	{ `431`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `269`, `2`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADDRdRr
685	{ `430`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `269`, `0`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADCRdRr
686	{ `429`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `240`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ZEXT
687	{ `428`, `4`, `1`, `2`, `0`, `1`, `0`, AVROpInfoBase + `265`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Select8
688	{ `427`, `4`, `1`, `2`, `0`, `1`, `0`, AVROpInfoBase + `261`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Select16
689	{ `426`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `151`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SUBWRdRr
690	{ `425`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `154`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SUBIWRdK
691	{ `424`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `186`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STWPtrRr
692	{ `423`, `4`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `257`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STWPtrPiRr
693	{ `422`, `4`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `257`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STWPtrPdRr
694	{ `421`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `255`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STSWKRr
695	{ `420`, `3`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `252`, `10`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STDWSPQRr
696	{ `419`, `3`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `249`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STDWPtrQRr
697	{ `418`, `3`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `246`, `10`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STDSPQRr
698	{ `417`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `244`, `16`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SPWRITE
699	{ `416`, `2`, `1`, `2`, `0`, `1`, `0`, AVROpInfoBase + `242`, `16`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SPREAD
700	{ `415`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `240`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SEXT
701	{ `414`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `151`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBCWRdRr
702	{ `413`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `154`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBCIWRdK
703	{ `412`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `173`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Ror8
704	{ `411`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `165`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Ror16
705	{ `410`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `173`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Rol8
706	{ `409`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `165`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Rol16
707	{ `408`, `2`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `160`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RORWRd
708	{ `407`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `238`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RORBRd
709	{ `406`, `2`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `160`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ROLWRd
710	{ `405`, `2`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `238`, `14`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ROLBRdR17
711	{ `404`, `2`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `238`, `12`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ROLBRdR1
712	{ `403`, `1`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `237`, `10`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PUSHWRr
713	{ `402`, `1`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `237`, `10`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // POPWRd
714	{ `401`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `235`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // OUTWARr
715	{ `400`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `151`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ORWRdRr
716	{ `399`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `154`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ORIWRdK
717	{ `398`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `232`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // NEGWRd
718	{ `397`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `173`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsr8
719	{ `396`, `5`, `2`, `2`, `0`, `0`, `1`, AVROpInfoBase + `168`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsr32
720	{ `395`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `165`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsr16
721	{ `394`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `173`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsl8
722	{ `393`, `5`, `2`, `2`, `0`, `0`, `1`, AVROpInfoBase + `168`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsl32
723	{ `392`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `165`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsl16
724	{ `391`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `160`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSRWRd
725	{ `390`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `229`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSRWNRd
726	{ `389`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `160`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSRWLoRd
727	{ `388`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `157`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSRBNRd
728	{ `387`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `160`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSLWRd
729	{ `386`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `229`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSLWNRd
730	{ `385`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `160`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSLWHiRd
731	{ `384`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `157`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSLBNRd
732	{ `383`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `227`, `9`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPMWRdZPi
733	{ `382`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `225`, `8`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPMWRdZ
734	{ `381`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `223`, `8`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPMBRdZ
735	{ `380`, `3`, `2`, `2`, `0`, `0`, `0`, AVROpInfoBase + `220`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDWRdPtrPi
736	{ `379`, `3`, `2`, `2`, `0`, `0`, `0`, AVROpInfoBase + `220`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDWRdPtrPd
737	{ `378`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `218`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDWRdPtr
738	{ `377`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `216`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDSWRdK
739	{ `376`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `206`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDIWRdK
740	{ `375`, `3`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `213`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDDWRdYQ
741	{ `374`, `3`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `210`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDDWRdPtrQ
742	{ `373`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `208`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INWRdA
743	{ `372`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `206`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FRMSP
744	{ `371`, `4`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `202`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FRMIDX
745	{ `370`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `151`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EORWRdRr
746	{ `369`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `199`, `9`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMWRdZPi
747	{ `368`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `196`, `8`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMWRdZ
748	{ `367`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `193`, `9`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMBRdZPi
749	{ `366`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `193`, `8`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMBRdZ
750	{ `365`, `1`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `192`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CopyZero
751	{ `364`, `2`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `190`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPWRdRr
752	{ `363`, `2`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `190`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPCWRdRr
753	{ `362`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `160`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // COMWRd
754	{ `361`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `188`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicStore8
755	{ `360`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `186`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicStore16
756	{ `359`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `183`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadXor8
757	{ `358`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `180`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadXor16
758	{ `357`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `183`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadSub8
759	{ `356`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `180`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadSub16
760	{ `355`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `183`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadOr8
761	{ `354`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `180`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadOr16
762	{ `353`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `183`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadAnd8
763	{ `352`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `180`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadAnd16
764	{ `351`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `183`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadAdd8
765	{ `350`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `180`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadAdd16
766	{ `349`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `178`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoad8
767	{ `348`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `176`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoad16
768	{ `347`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicFence
769	{ `346`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `173`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Asr8
770	{ `345`, `5`, `2`, `2`, `0`, `0`, `1`, AVROpInfoBase + `168`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Asr32
771	{ `344`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `165`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Asr16
772	{ `343`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `160`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ASRWRd
773	{ `342`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `162`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ASRWNRd
774	{ `341`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `160`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ASRWLoRd
775	{ `340`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `157`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ASRBNRd
776	{ `339`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `151`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ANDWRdRr
777	{ `338`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `154`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ANDIWRdK
778	{ `337`, `2`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `20`, `6`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADJCALLSTACKUP
779	{ `336`, `2`, `0`, `2`, `0`, `1`, `2`, AVROpInfoBase + `20`, `3`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADJCALLSTACKDOWN
780	{ `335`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `154`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADIWRdKP
781	{ `334`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `151`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADDWRdRr
782	{ `333`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `151`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADCWRdRr
783	{ `332`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `147`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UBFX
784	{ `331`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `147`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SBFX
785	{ `330`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_UMIN
786	{ `329`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_UMAX
787	{ `328`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_SMIN
788	{ `327`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_SMAX
789	{ `326`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_XOR
790	{ `325`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_OR
791	{ `324`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_AND
792	{ `323`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_MUL
793	{ `322`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_ADD
794	{ `321`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMINIMUMNUM
795	{ `320`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMAXIMUMNUM
796	{ `319`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMINIMUM
797	{ `318`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMAXIMUM
798	{ `317`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMIN
799	{ `316`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMAX
800	{ `315`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMUL
801	{ `314`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FADD
802	{ `313`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `130`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_SEQ_FMUL
803	{ `312`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `130`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_SEQ_FADD
804	{ `311`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UBSANTRAP
805	{ `310`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_DEBUGTRAP
806	{ `309`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_TRAP
807	{ `308`, `3`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `130`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MEMSET_INLINE
808	{ `307`, `3`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `57`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BZERO
809	{ `306`, `4`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `143`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MEMSET
810	{ `305`, `4`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `143`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MEMMOVE
811	{ `304`, `3`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `130`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MEMCPY_INLINE
812	{ `303`, `4`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `143`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MEMCPY
813	{ `302`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `141`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // G_WRITE_REGISTER
814	{ `301`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // G_READ_REGISTER
815	{ `300`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `107`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FCMPS
816	{ `299`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `107`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FCMP
817	{ `298`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FLDEXP
818	{ `297`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FSQRT
819	{ `296`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `45`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FMA
820	{ `295`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FREM
821	{ `294`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FDIV
822	{ `293`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FMUL
823	{ `292`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FSUB
824	{ `291`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FADD
825	{ `290`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STACKRESTORE
826	{ `289`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STACKSAVE
827	{ `288`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `68`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_DYN_STACKALLOC
828	{ `287`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_JUMP_TABLE
829	{ `286`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BLOCK_ADDR
830	{ `285`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ADDRSPACE_CAST
831	{ `284`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FNEARBYINT
832	{ `283`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FRINT
833	{ `282`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FFLOOR
834	{ `281`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSQRT
835	{ `280`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FTANH
836	{ `279`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSINH
837	{ `278`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCOSH
838	{ `277`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FATAN2
839	{ `276`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FATAN
840	{ `275`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FASIN
841	{ `274`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FACOS
842	{ `273`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FTAN
843	{ `272`, `3`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSINCOS
844	{ `271`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSIN
845	{ `270`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCOS
846	{ `269`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCEIL
847	{ `268`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CLMUL
848	{ `267`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BITREVERSE
849	{ `266`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BSWAP
850	{ `265`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTPOP
851	{ `264`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTLS
852	{ `263`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTLZ_ZERO_POISON
853	{ `262`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTLZ
854	{ `261`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTTZ_ZERO_POISON
855	{ `260`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTTZ
856	{ `259`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `137`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECTOR_COMPRESS
857	{ `258`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STEP_VECTOR
858	{ `257`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SPLAT_VECTOR
859	{ `256`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `133`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SHUFFLE_VECTOR
860	{ `255`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `130`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_EXTRACT_VECTOR_ELT
861	{ `254`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `126`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INSERT_VECTOR_ELT
862	{ `253`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `57`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_EXTRACT_SUBVECTOR
863	{ `252`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `62`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INSERT_SUBVECTOR
864	{ `251`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VSCALE
865	{ `250`, `3`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `123`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::IndirectBranch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BRJT
866	{ `249`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BR
867	{ `248`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_LLROUND
868	{ `247`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_LROUND
869	{ `246`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ABS
870	{ `245`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMAX
871	{ `244`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMIN
872	{ `243`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMAX
873	{ `242`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMIN
874	{ `241`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PTRMASK
875	{ `240`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PTR_ADD
876	{ `239`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SET_ROUNDING
877	{ `238`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_GET_ROUNDING
878	{ `237`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_RESET_FPMODE
879	{ `236`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SET_FPMODE
880	{ `235`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_GET_FPMODE
881	{ `234`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_RESET_FPENV
882	{ `233`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SET_FPENV
883	{ `232`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_GET_FPENV
884	{ `231`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMAXIMUMNUM
885	{ `230`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMINIMUMNUM
886	{ `229`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMAXIMUM
887	{ `228`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMINIMUM
888	{ `227`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMAXNUM_IEEE
889	{ `226`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMINNUM_IEEE
890	{ `225`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMAXNUM
891	{ `224`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMINNUM
892	{ `223`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCANONICALIZE
893	{ `222`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `97`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_IS_FPCLASS
894	{ `221`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCOPYSIGN
895	{ `220`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FABS
896	{ `219`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPTOUI_SAT
897	{ `218`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPTOSI_SAT
898	{ `217`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UITOFP
899	{ `216`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SITOFP
900	{ `215`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPTOUI
901	{ `214`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPTOSI
902	{ `213`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPTRUNC
903	{ `212`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPEXT
904	{ `211`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FNEG
905	{ `210`, `3`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FFREXP
906	{ `209`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FLDEXP
907	{ `208`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FLOG10
908	{ `207`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FLOG2
909	{ `206`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FLOG
910	{ `205`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FEXP10
911	{ `204`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FEXP2
912	{ `203`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FEXP
913	{ `202`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPOWI
914	{ `201`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPOW
915	{ `200`, `3`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMODF
916	{ `199`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FREM
917	{ `198`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FDIV
918	{ `197`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `45`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMAD
919	{ `196`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `45`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMA
920	{ `195`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMUL
921	{ `194`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSUB
922	{ `193`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FADD
923	{ `192`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UDIVFIXSAT
924	{ `191`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SDIVFIXSAT
925	{ `190`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UDIVFIX
926	{ `189`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SDIVFIX
927	{ `188`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMULFIXSAT
928	{ `187`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMULFIXSAT
929	{ `186`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMULFIX
930	{ `185`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMULFIX
931	{ `184`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SSHLSAT
932	{ `183`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_USHLSAT
933	{ `182`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SSUBSAT
934	{ `181`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_USUBSAT
935	{ `180`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SADDSAT
936	{ `179`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UADDSAT
937	{ `178`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMULH
938	{ `177`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMULH
939	{ `176`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMULO
940	{ `175`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMULO
941	{ `174`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `114`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SSUBE
942	{ `173`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SSUBO
943	{ `172`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `114`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SADDE
944	{ `171`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SADDO
945	{ `170`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `114`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_USUBE
946	{ `169`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_USUBO
947	{ `168`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `114`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UADDE
948	{ `167`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UADDO
949	{ `166`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SELECT
950	{ `165`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `111`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UCMP
951	{ `164`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `111`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SCMP
952	{ `163`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `107`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCMP
953	{ `162`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `107`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ICMP
954	{ `161`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ROTL
955	{ `160`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ROTR
956	{ `159`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `103`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSHR
957	{ `158`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `103`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSHL
958	{ `157`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ASHR
959	{ `156`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_LSHR
960	{ `155`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SHL
961	{ `154`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ZEXT
962	{ `153`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `39`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SEXT_INREG
963	{ `152`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SEXT
964	{ `151`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `97`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VAARG
965	{ `150`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VASTART
966	{ `149`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCONSTANT
967	{ `148`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CONSTANT
968	{ `147`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_TRUNC_USAT_U
969	{ `146`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_TRUNC_SSAT_U
970	{ `145`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_TRUNC_SSAT_S
971	{ `144`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_TRUNC
972	{ `143`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ANYEXT
973	{ `142`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
974	{ `141`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // G_INTRINSIC_CONVERGENT
975	{ `140`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_W_SIDE_EFFECTS
976	{ `139`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC
977	{ `138`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INVOKE_REGION_START
978	{ `137`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::IndirectBranch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BRINDIRECT
979	{ `136`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BRCOND
980	{ `135`, `4`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `93`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PREFETCH
981	{ `134`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `20`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FENCE
982	{ `133`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_USUB_SAT
983	{ `132`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_USUB_COND
984	{ `131`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_UDEC_WRAP
985	{ `130`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_UINC_WRAP
986	{ `129`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FMINIMUMNUM
987	{ `128`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FMAXIMUMNUM
988	{ `127`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FMINIMUM
989	{ `126`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FMAXIMUM
990	{ `125`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FMIN
991	{ `124`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FMAX
992	{ `123`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FSUB
993	{ `122`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FADD
994	{ `121`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_UMIN
995	{ `120`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_UMAX
996	{ `119`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_MIN
997	{ `118`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_MAX
998	{ `117`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_XOR
999	{ `116`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_OR
1000	{ `115`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_NAND
1001	{ `114`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_AND
1002	{ `113`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_SUB
1003	{ `112`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_ADD
1004	{ `111`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_XCHG
1005	{ `110`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMIC_CMPXCHG
1006	{ `109`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `81`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
1007	{ `108`, `5`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `76`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INDEXED_STORE
1008	{ `107`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPTRUNCSTORE
1009	{ `106`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STORE
1010	{ `105`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `71`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INDEXED_ZEXTLOAD
1011	{ `104`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `71`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INDEXED_SEXTLOAD
1012	{ `103`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `71`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INDEXED_LOAD
1013	{ `102`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPEXTLOAD
1014	{ `101`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ZEXTLOAD
1015	{ `100`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SEXTLOAD
1016	{ `99`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_LOAD
1017	{ `98`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_READSTEADYCOUNTER
1018	{ `97`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_READCYCLECOUNTER
1019	{ `96`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_ROUNDEVEN
1020	{ `95`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_LLRINT
1021	{ `94`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_LRINT
1022	{ `93`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_ROUND
1023	{ `92`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_TRUNC
1024	{ `91`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `68`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_FPTRUNC_ROUND
1025	{ `90`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CONSTANT_FOLD_BARRIER
1026	{ `89`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FREEZE
1027	{ `88`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BITCAST
1028	{ `87`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTTOPTR
1029	{ `86`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PTRTOINT
1030	{ `85`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CONCAT_VECTORS
1031	{ `84`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BUILD_VECTOR_TRUNC
1032	{ `83`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BUILD_VECTOR
1033	{ `82`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MERGE_VALUES
1034	{ `81`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `62`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INSERT
1035	{ `80`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UNMERGE_VALUES
1036	{ `79`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `57`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_EXTRACT
1037	{ `78`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CONSTANT_POOL
1038	{ `77`, `5`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `52`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PTRAUTH_GLOBAL_VALUE
1039	{ `76`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_GLOBAL_VALUE
1040	{ `75`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FRAME_INDEX
1041	{ `74`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PHI
1042	{ `73`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_IMPLICIT_DEF
1043	{ `72`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SAVGCEIL
1044	{ `71`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SAVGFLOOR
1045	{ `70`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UAVGCEIL
1046	{ `69`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UAVGFLOOR
1047	{ `68`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ABDU
1048	{ `67`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ABDS
1049	{ `66`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_XOR
1050	{ `65`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_OR
1051	{ `64`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_AND
1052	{ `63`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `45`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UDIVREM
1053	{ `62`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `45`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SDIVREM
1054	{ `61`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UREM
1055	{ `60`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SREM
1056	{ `59`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UDIV
1057	{ `58`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SDIV
1058	{ `57`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MUL
1059	{ `56`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SUB
1060	{ `55`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ADD
1061	{ `54`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `39`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ASSERT_ALIGN
1062	{ `53`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `39`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ASSERT_ZEXT
1063	{ `52`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `39`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ASSERT_SEXT
1064	{ `51`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // CONVERGENCECTRL_GLUE
1065	{ `50`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `9`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // CONVERGENCECTRL_LOOP
1066	{ `49`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // CONVERGENCECTRL_ANCHOR
1067	{ `48`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // CONVERGENCECTRL_ENTRY
1068	{ `47`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RELOC_NONE
1069	{ `46`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // JUMP_TABLE_DEBUG_INFO
1070	{ `45`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MEMBARRIER
1071	{ `44`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FAKE_USE
1072	{ `43`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ICALL_BRANCH_FUNNEL
1073	{ `42`, `3`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `36`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // anonymous_14711
1074	{ `41`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `34`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // anonymous_14710
1075	{ `40`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Return)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHABLE_TAIL_CALL
1076	{ `39`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHABLE_FUNCTION_EXIT
1077	{ `38`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Return)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHABLE_RET
1078	{ `37`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHABLE_FUNCTION_ENTER
1079	{ `36`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHABLE_OP
1080	{ `35`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FAULTING_OP
1081	{ `34`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `32`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LOCAL_ESCAPE
1082	{ `33`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STATEPOINT
1083	{ `32`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `29`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // anonymous_14709
1084	{ `31`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PREALLOCATED_SETUP
1085	{ `30`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `28`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // anonymous_13978
1086	{ `29`, `6`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `22`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHPOINT
1087	{ `28`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FENTRY_CALL
1088	{ `27`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `20`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STACKMAP
1089	{ `26`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `18`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ARITH_FENCE
1090	{ `25`, `4`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `14`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PSEUDO_PROBE
1091	{ `24`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LIFETIME_END
1092	{ `23`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LIFETIME_START
1093	{ `22`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BUNDLE
1094	{ `21`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `11`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // COPY_LANEMASK
1095	{ `20`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `9`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // COPY
1096	{ `19`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `9`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // REG_SEQUENCE
1097	{ `18`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DBG_LABEL
1098	{ `17`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DBG_PHI
1099	{ `16`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DBG_INSTR_REF
1100	{ `15`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DBG_VALUE_LIST
1101	{ `14`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DBG_VALUE
1102	{ `13`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `2`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // COPY_TO_REGCLASS
1103	{ `12`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `2`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SUBREG_TO_REG
1104	{ `11`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INIT_UNDEF
1105	{ `10`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // IMPLICIT_DEF
1106	{ `9`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `5`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INSERT_SUBREG
1107	{ `8`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `2`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EXTRACT_SUBREG
1108	{ `7`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // KILL
1109	{ `6`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::NotDuplicable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ANNOTATION_LABEL
1110	{ `5`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::NotDuplicable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // GC_LABEL
1111	{ `4`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::NotDuplicable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EH_LABEL
1112	{ `3`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::NotDuplicable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CFI_INSTRUCTION
1113	{ `2`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INLINEASM_BR
1114	{ `1`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INLINEASM
1115	{ `0`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PHI
1116	}, {
1117	/ 0 /
1118	/ 0 / AVR::SREG, AVR::SREG,
1119	/ 2 / AVR::SREG,
1120	/ 3 / AVR::SP, AVR::SP, AVR::SREG,
1121	/ 6 / AVR::SP, AVR::R31R30,
1122	/ 8 / AVR::R0,
1123	/ 9 / AVR::R31R30,
1124	/ 10 / AVR::SP, AVR::SP,
1125	/ 12 / AVR::R1, AVR::SREG,
1126	/ 14 / AVR::R17, AVR::SREG,
1127	/ 16 / AVR::SP,
1128	/ 17 / AVR::R15, AVR::R14, AVR::R13, AVR::R12, AVR::R11, AVR::R10, AVR::R9, AVR::R8, AVR::R7, AVR::R6, AVR::R5, AVR::R4, AVR::R3, AVR::R2, AVR::R1, AVR::R0,
1129	/ 33 / AVR::R31R30, AVR::R0,
1130	/ 35 / AVR::R1, AVR::R0, AVR::SREG,
1131	/ 38 / AVR::R1, AVR::R0, AVR::R31R30,
1132	}, {
1133	`0`
1134	}, {
1135	/ 0 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1136	/ 1 /
1137	/ 1 / { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1138	/ 2 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1139	/ 5 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1140	/ 9 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1141	/ 11 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1142	/ 14 / { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1143	/ 18 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, MCOI_TIED_TO(`0`) },
1144	/ 20 / { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1145	/ 22 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1146	/ 28 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1147	/ 29 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1148	/ 32 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1149	/ 34 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1150	/ 36 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1151	/ 39 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_0, `0` },
1152	/ 42 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1153	/ 45 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1154	/ 49 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1155	/ 50 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1156	/ 52 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1157	/ 57 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_0, `0` },
1158	/ 60 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1159	/ 62 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_0, `0` },
1160	/ 66 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1161	/ 68 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1162	/ 71 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1163	/ 76 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1164	/ 81 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1165	/ 86 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1166	/ 90 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1167	/ 93 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_2, `0` },
1168	/ 97 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1169	/ 100 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1170	/ 103 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1171	/ 107 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1172	/ 111 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1173	/ 114 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1174	/ 119 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_0, `0` },
1175	/ 123 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1176	/ 126 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` },
1177	/ 130 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` },
1178	/ 133 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1179	/ 137 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1180	/ 141 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1181	/ 143 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_0, `0` },
1182	/ 147 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1183	/ 151 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1184	/ 154 / { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1185	/ 157 / { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1186	/ 160 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) },
1187	/ 162 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1188	/ 165 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1189	/ 168 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1190	/ 173 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1191	/ 176 / { AVR::DREGSNOZRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1192	/ 178 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1193	/ 180 / { AVR::DREGSNOZRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSNOZRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1194	/ 183 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1195	/ 186 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSNOZRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1196	/ 188 / { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1197	/ 190 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1198	/ 192 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1199	/ 193 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1200	/ 196 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1201	/ 199 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1202	/ 202 / { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1203	/ 206 / { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1204	/ 208 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1205	/ 210 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1206	/ 213 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1207	/ 216 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1208	/ 218 / { AVR::DREGSNOZRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1209	/ 220 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`1`) },
1210	/ 223 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1211	/ 225 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1212	/ 227 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1213	/ 229 / { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1214	/ 232 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1215	/ 235 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1216	/ 237 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1217	/ 238 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) },
1218	/ 240 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1219	/ 242 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPRSPRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1220	/ 244 / { AVR::GPRSPRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1221	/ 246 / { AVR::GPRSPRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::GPR8NOZRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1222	/ 249 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1223	/ 252 / { AVR::GPRSPRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::DREGSNOZRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1224	/ 255 / { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1225	/ 257 / { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1226	/ 261 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1227	/ 265 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1228	/ 269 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1229	/ 272 / { AVR::IWREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::IWREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1230	/ 275 / { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1231	/ 278 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1232	/ 281 / { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1233	/ 283 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1234	/ 285 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1235	/ 287 / { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1236	/ 289 / { AVR::LD8loRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8loRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1237	/ 291 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1238	/ 293 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1239	/ 296 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`1`) },
1240	/ 299 / { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1241	/ 301 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1242	/ 303 / { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1243	/ 304 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1244	/ 307 / { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1245	/ 311 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1246	}
1247	};
1248
1249
1250	#ifdef __GNUC__
1251	#pragma GCC diagnostic push
1252	#pragma GCC diagnostic ignored "-Woverlength-strings"
1253	#endif
1254	extern const char AVRInstrNameData[] = {
1255	/ 0 / "G_FLOG10\000"
1256	/ 9 / "G_FEXP10\000"
1257	/ 18 / "ROLBRdR1\000"
1258	/ 27 / "Lsl32\000"
1259	/ 33 / "Asr32\000"
1260	/ 39 / "Lsr32\000"
1261	/ 45 / "G_FLOG2\000"
1262	/ 53 / "G_FATAN2\000"
1263	/ 62 / "G_FEXP2\000"
1264	/ 70 / "AtomicLoadSub16\000"
1265	/ 86 / "AtomicLoad16\000"
1266	/ 99 / "AtomicLoadAdd16\000"
1267	/ 115 / "AtomicLoadAnd16\000"
1268	/ 131 / "AtomicStore16\000"
1269	/ 145 / "Rol16\000"
1270	/ 151 / "Lsl16\000"
1271	/ 157 / "AtomicLoadOr16\000"
1272	/ 172 / "Ror16\000"
1273	/ 178 / "AtomicLoadXor16\000"
1274	/ 194 / "Asr16\000"
1275	/ 200 / "Lsr16\000"
1276	/ 206 / "Select16\000"
1277	/ 215 / "ROLBRdR17\000"
1278	/ 225 / "AtomicLoadSub8\000"
1279	/ 240 / "AtomicLoad8\000"
1280	/ 252 / "AtomicLoadAdd8\000"
1281	/ 267 / "AtomicLoadAnd8\000"
1282	/ 282 / "AtomicStore8\000"
1283	/ 295 / "Rol8\000"
1284	/ 300 / "Lsl8\000"
1285	/ 305 / "AtomicLoadOr8\000"
1286	/ 319 / "Ror8\000"
1287	/ 324 / "AtomicLoadXor8\000"
1288	/ 339 / "Asr8\000"
1289	/ 344 / "Lsr8\000"
1290	/ 349 / "Select8\000"
1291	/ 357 / "G_FMA\000"
1292	/ 363 / "G_STRICT_FMA\000"
1293	/ 376 / "INRdA\000"
1294	/ 382 / "INWRdA\000"
1295	/ 389 / "G_FSUB\000"
1296	/ 396 / "G_STRICT_FSUB\000"
1297	/ 410 / "G_ATOMICRMW_FSUB\000"
1298	/ 427 / "G_SUB\000"
1299	/ 433 / "G_ATOMICRMW_SUB\000"
1300	/ 449 / "SBRCRrB\000"
1301	/ 457 / "SBRSRrB\000"
1302	/ 465 / "G_INTRINSIC\000"
1303	/ 477 / "G_FPTRUNC\000"
1304	/ 487 / "G_INTRINSIC_TRUNC\000"
1305	/ 505 / "G_TRUNC\000"
1306	/ 513 / "G_BUILD_VECTOR_TRUNC\000"
1307	/ 534 / "G_DYN_STACKALLOC\000"
1308	/ 551 / "SPREAD\000"
1309	/ 558 / "G_FMAD\000"
1310	/ 565 / "G_FPEXTLOAD\000"
1311	/ 577 / "G_INDEXED_SEXTLOAD\000"
1312	/ 596 / "G_SEXTLOAD\000"
1313	/ 607 / "G_INDEXED_ZEXTLOAD\000"
1314	/ 626 / "G_ZEXTLOAD\000"
1315	/ 637 / "G_INDEXED_LOAD\000"
1316	/ 652 / "G_LOAD\000"
1317	/ 659 / "G_VECREDUCE_FADD\000"
1318	/ 676 / "G_FADD\000"
1319	/ 683 / "G_VECREDUCE_SEQ_FADD\000"
1320	/ 704 / "G_STRICT_FADD\000"
1321	/ 718 / "G_ATOMICRMW_FADD\000"
1322	/ 735 / "G_VECREDUCE_ADD\000"
1323	/ 751 / "G_ADD\000"
1324	/ 757 / "G_PTR_ADD\000"
1325	/ 767 / "G_ATOMICRMW_ADD\000"
1326	/ 783 / "BLD\000"
1327	/ 787 / "G_ATOMICRMW_NAND\000"
1328	/ 804 / "G_VECREDUCE_AND\000"
1329	/ 820 / "G_AND\000"
1330	/ 826 / "G_ATOMICRMW_AND\000"
1331	/ 842 / "LIFETIME_END\000"
1332	/ 855 / "G_BRCOND\000"
1333	/ 864 / "G_ATOMICRMW_USUB_COND\000"
1334	/ 886 / "G_LLROUND\000"
1335	/ 896 / "G_LROUND\000"
1336	/ 905 / "G_INTRINSIC_ROUND\000"
1337	/ 923 / "G_INTRINSIC_FPTRUNC_ROUND\000"
1338	/ 949 / "LOAD_STACK_GUARD\000"
1339	/ 966 / "PSEUDO_PROBE\000"
1340	/ 979 / "G_SSUBE\000"
1341	/ 987 / "G_USUBE\000"
1342	/ 995 / "G_FENCE\000"
1343	/ 1003 / "ARITH_FENCE\000"
1344	/ 1015 / "REG_SEQUENCE\000"
1345	/ 1028 / "G_SADDE\000"
1346	/ 1036 / "G_UADDE\000"
1347	/ 1044 / "G_GET_FPMODE\000"
1348	/ 1057 / "G_RESET_FPMODE\000"
1349	/ 1072 / "G_SET_FPMODE\000"
1350	/ 1085 / "G_FMINNUM_IEEE\000"
1351	/ 1100 / "G_FMAXNUM_IEEE\000"
1352	/ 1115 / "G_VSCALE\000"
1353	/ 1124 / "G_JUMP_TABLE\000"
1354	/ 1137 / "BUNDLE\000"
1355	/ 1144 / "G_MEMSET_INLINE\000"
1356	/ 1160 / "G_MEMCPY_INLINE\000"
1357	/ 1176 / "RELOC_NONE\000"
1358	/ 1187 / "LOCAL_ESCAPE\000"
1359	/ 1200 / "G_FPTRUNCSTORE\000"
1360	/ 1215 / "G_STACKRESTORE\000"
1361	/ 1230 / "G_INDEXED_STORE\000"
1362	/ 1246 / "G_STORE\000"
1363	/ 1254 / "CPSE\000"
1364	/ 1259 / "G_BITREVERSE\000"
1365	/ 1272 / "FAKE_USE\000"
1366	/ 1281 / "SPWRITE\000"
1367	/ 1289 / "DBG_VALUE\000"
1368	/ 1299 / "G_GLOBAL_VALUE\000"
1369	/ 1314 / "G_PTRAUTH_GLOBAL_VALUE\000"
1370	/ 1337 / "CONVERGENCECTRL_GLUE\000"
1371	/ 1358 / "G_STACKSAVE\000"
1372	/ 1370 / "G_MEMMOVE\000"
1373	/ 1380 / "G_FREEZE\000"
1374	/ 1389 / "G_FCANONICALIZE\000"
1375	/ 1405 / "G_FMODF\000"
1376	/ 1413 / "INIT_UNDEF\000"
1377	/ 1424 / "G_IMPLICIT_DEF\000"
1378	/ 1439 / "DBG_INSTR_REF\000"
1379	/ 1453 / "G_FNEG\000"
1380	/ 1460 / "EXTRACT_SUBREG\000"
1381	/ 1475 / "INSERT_SUBREG\000"
1382	/ 1489 / "G_SEXT_INREG\000"
1383	/ 1502 / "SUBREG_TO_REG\000"
1384	/ 1516 / "G_ATOMIC_CMPXCHG\000"
1385	/ 1533 / "G_ATOMICRMW_XCHG\000"
1386	/ 1550 / "G_GET_ROUNDING\000"
1387	/ 1565 / "G_SET_ROUNDING\000"
1388	/ 1580 / "G_FLOG\000"
1389	/ 1587 / "G_VAARG\000"
1390	/ 1595 / "PREALLOCATED_ARG\000"
1391	/ 1612 / "G_PREFETCH\000"
1392	/ 1623 / "G_SMULH\000"
1393	/ 1631 / "G_UMULH\000"
1394	/ 1639 / "G_FTANH\000"
1395	/ 1647 / "G_FSINH\000"
1396	/ 1655 / "G_FCOSH\000"
1397	/ 1663 / "DBG_PHI\000"
1398	/ 1671 / "G_FPTOSI\000"
1399	/ 1680 / "RETI\000"
1400	/ 1685 / "G_FPTOUI\000"
1401	/ 1694 / "G_FPOWI\000"
1402	/ 1702 / "BREAK\000"
1403	/ 1708 / "COPY_LANEMASK\000"
1404	/ 1722 / "G_PTRMASK\000"
1405	/ 1732 / "DESK\000"
1406	/ 1737 / "SUBIRdK\000"
1407	/ 1745 / "SBCIRdK\000"
1408	/ 1753 / "LDIRdK\000"
1409	/ 1760 / "ANDIRdK\000"
1410	/ 1768 / "CPIRdK\000"
1411	/ 1775 / "ORIRdK\000"
1412	/ 1782 / "LDSRdK\000"
1413	/ 1789 / "SBIWRdK\000"
1414	/ 1797 / "SUBIWRdK\000"
1415	/ 1806 / "SBCIWRdK\000"
1416	/ 1815 / "ADIWRdK\000"
1417	/ 1823 / "LDIWRdK\000"
1418	/ 1831 / "ANDIWRdK\000"
1419	/ 1840 / "ORIWRdK\000"
1420	/ 1848 / "LDSWRdK\000"
1421	/ 1856 / "GC_LABEL\000"
1422	/ 1865 / "DBG_LABEL\000"
1423	/ 1875 / "EH_LABEL\000"
1424	/ 1884 / "ANNOTATION_LABEL\000"
1425	/ 1901 / "ICALL_BRANCH_FUNNEL\000"
1426	/ 1921 / "G_FSHL\000"
1427	/ 1928 / "G_SHL\000"
1428	/ 1934 / "G_FCEIL\000"
1429	/ 1942 / "G_SAVGCEIL\000"
1430	/ 1953 / "G_UAVGCEIL\000"
1431	/ 1964 / "EICALL\000"
1432	/ 1971 / "PATCHABLE_TAIL_CALL\000"
1433	/ 1991 / "PATCHABLE_TYPED_EVENT_CALL\000"
1434	/ 2018 / "PATCHABLE_EVENT_CALL\000"
1435	/ 2039 / "FENTRY_CALL\000"
1436	/ 2051 / "KILL\000"
1437	/ 2056 / "G_CONSTANT_POOL\000"
1438	/ 2072 / "G_ROTL\000"
1439	/ 2079 / "G_VECREDUCE_FMUL\000"
1440	/ 2096 / "G_FMUL\000"
1441	/ 2103 / "G_VECREDUCE_SEQ_FMUL\000"
1442	/ 2124 / "G_STRICT_FMUL\000"
1443	/ 2138 / "G_CLMUL\000"
1444	/ 2146 / "G_VECREDUCE_MUL\000"
1445	/ 2162 / "G_MUL\000"
1446	/ 2168 / "G_FREM\000"
1447	/ 2175 / "G_STRICT_FREM\000"
1448	/ 2189 / "G_SREM\000"
1449	/ 2196 / "G_UREM\000"
1450	/ 2203 / "G_SDIVREM\000"
1451	/ 2213 / "G_UDIVREM\000"
1452	/ 2223 / "ELPM\000"
1453	/ 2228 / "SPM\000"
1454	/ 2232 / "INLINEASM\000"
1455	/ 2242 / "G_VECREDUCE_FMINIMUM\000"
1456	/ 2263 / "G_FMINIMUM\000"
1457	/ 2274 / "G_ATOMICRMW_FMINIMUM\000"
1458	/ 2295 / "G_VECREDUCE_FMAXIMUM\000"
1459	/ 2316 / "G_FMAXIMUM\000"
1460	/ 2327 / "G_ATOMICRMW_FMAXIMUM\000"
1461	/ 2348 / "G_VECREDUCE_FMINIMUMNUM\000"
1462	/ 2372 / "G_FMINIMUMNUM\000"
1463	/ 2386 / "G_ATOMICRMW_FMINIMUMNUM\000"
1464	/ 2410 / "G_VECREDUCE_FMAXIMUMNUM\000"
1465	/ 2434 / "G_FMAXIMUMNUM\000"
1466	/ 2448 / "G_ATOMICRMW_FMAXIMUMNUM\000"
1467	/ 2472 / "G_FMINNUM\000"
1468	/ 2482 / "G_FMAXNUM\000"
1469	/ 2492 / "G_FATAN\000"
1470	/ 2500 / "G_FTAN\000"
1471	/ 2507 / "G_INTRINSIC_ROUNDEVEN\000"
1472	/ 2529 / "G_ASSERT_ALIGN\000"
1473	/ 2544 / "G_FCOPYSIGN\000"
1474	/ 2556 / "G_VECREDUCE_FMIN\000"
1475	/ 2573 / "G_ATOMICRMW_FMIN\000"
1476	/ 2590 / "G_VECREDUCE_SMIN\000"
1477	/ 2607 / "G_SMIN\000"
1478	/ 2614 / "G_VECREDUCE_UMIN\000"
1479	/ 2631 / "G_UMIN\000"
1480	/ 2638 / "G_ATOMICRMW_UMIN\000"
1481	/ 2655 / "G_ATOMICRMW_MIN\000"
1482	/ 2671 / "G_FASIN\000"
1483	/ 2679 / "G_FSIN\000"
1484	/ 2686 / "CFI_INSTRUCTION\000"
1485	/ 2702 / "G_CTLZ_ZERO_POISON\000"
1486	/ 2721 / "G_CTTZ_ZERO_POISON\000"
1487	/ 2740 / "ADJCALLSTACKDOWN\000"
1488	/ 2757 / "G_SSUBO\000"
1489	/ 2765 / "G_USUBO\000"
1490	/ 2773 / "G_SADDO\000"
1491	/ 2781 / "G_UADDO\000"
1492	/ 2789 / "JUMP_TABLE_DEBUG_INFO\000"
1493	/ 2811 / "G_SMULO\000"
1494	/ 2819 / "G_UMULO\000"
1495	/ 2827 / "G_BZERO\000"
1496	/ 2835 / "STACKMAP\000"
1497	/ 2844 / "G_DEBUGTRAP\000"
1498	/ 2856 / "G_UBSANTRAP\000"
1499	/ 2868 / "G_TRAP\000"
1500	/ 2875 / "G_ATOMICRMW_UDEC_WRAP\000"
1501	/ 2897 / "G_ATOMICRMW_UINC_WRAP\000"
1502	/ 2919 / "G_BSWAP\000"
1503	/ 2927 / "SLEEP\000"
1504	/ 2933 / "G_SITOFP\000"
1505	/ 2942 / "G_UITOFP\000"
1506	/ 2951 / "ADIWRdKP\000"
1507	/ 2960 / "G_FCMP\000"
1508	/ 2967 / "G_STRICT_FCMP\000"
1509	/ 2981 / "G_ICMP\000"
1510	/ 2988 / "G_SCMP\000"
1511	/ 2995 / "G_UCMP\000"
1512	/ 3002 / "EIJMP\000"
1513	/ 3008 / "NOP\000"
1514	/ 3012 / "CONVERGENCECTRL_LOOP\000"
1515	/ 3033 / "G_CTPOP\000"
1516	/ 3041 / "PATCHABLE_OP\000"
1517	/ 3054 / "FAULTING_OP\000"
1518	/ 3066 / "FRMSP\000"
1519	/ 3072 / "ADJCALLSTACKUP\000"
1520	/ 3087 / "PREALLOCATED_SETUP\000"
1521	/ 3106 / "G_FLDEXP\000"
1522	/ 3115 / "G_STRICT_FLDEXP\000"
1523	/ 3131 / "G_FEXP\000"
1524	/ 3138 / "G_FFREXP\000"
1525	/ 3147 / "LDDWRdYQ\000"
1526	/ 3156 / "LDDRdPtrQ\000"
1527	/ 3166 / "LDDWRdPtrQ\000"
1528	/ 3177 / "G_BR\000"
1529	/ 3182 / "INLINEASM_BR\000"
1530	/ 3195 / "G_BLOCK_ADDR\000"
1531	/ 3208 / "WDR\000"
1532	/ 3212 / "MEMBARRIER\000"
1533	/ 3223 / "G_CONSTANT_FOLD_BARRIER\000"
1534	/ 3247 / "PATCHABLE_FUNCTION_ENTER\000"
1535	/ 3272 / "G_READCYCLECOUNTER\000"
1536	/ 3291 / "G_READSTEADYCOUNTER\000"
1537	/ 3311 / "G_READ_REGISTER\000"
1538	/ 3327 / "G_WRITE_REGISTER\000"
1539	/ 3344 / "G_ASHR\000"
1540	/ 3351 / "G_FSHR\000"
1541	/ 3358 / "G_LSHR\000"
1542	/ 3365 / "CONVERGENCECTRL_ANCHOR\000"
1543	/ 3388 / "G_FFLOOR\000"
1544	/ 3397 / "G_SAVGFLOOR\000"
1545	/ 3409 / "G_UAVGFLOOR\000"
1546	/ 3421 / "G_EXTRACT_SUBVECTOR\000"
1547	/ 3441 / "G_INSERT_SUBVECTOR\000"
1548	/ 3460 / "G_BUILD_VECTOR\000"
1549	/ 3475 / "G_SHUFFLE_VECTOR\000"
1550	/ 3492 / "G_STEP_VECTOR\000"
1551	/ 3506 / "G_SPLAT_VECTOR\000"
1552	/ 3521 / "G_VECREDUCE_XOR\000"
1553	/ 3537 / "G_XOR\000"
1554	/ 3543 / "G_ATOMICRMW_XOR\000"
1555	/ 3559 / "G_VECREDUCE_OR\000"
1556	/ 3574 / "G_OR\000"
1557	/ 3579 / "G_ATOMICRMW_OR\000"
1558	/ 3594 / "G_ROTR\000"
1559	/ 3601 / "G_INTTOPTR\000"
1560	/ 3612 / "G_FABS\000"
1561	/ 3619 / "G_ABS\000"
1562	/ 3625 / "G_ABDS\000"
1563	/ 3632 / "G_UNMERGE_VALUES\000"
1564	/ 3649 / "G_MERGE_VALUES\000"
1565	/ 3664 / "G_CTLS\000"
1566	/ 3671 / "FMULS\000"
1567	/ 3677 / "G_FACOS\000"
1568	/ 3685 / "G_FCOS\000"
1569	/ 3692 / "G_FSINCOS\000"
1570	/ 3702 / "G_STRICT_FCMPS\000"
1571	/ 3717 / "G_CONCAT_VECTORS\000"
1572	/ 3734 / "COPY_TO_REGCLASS\000"
1573	/ 3751 / "G_IS_FPCLASS\000"
1574	/ 3764 / "G_ATOMIC_CMPXCHG_WITH_SUCCESS\000"
1575	/ 3794 / "G_VECTOR_COMPRESS\000"
1576	/ 3812 / "G_INTRINSIC_W_SIDE_EFFECTS\000"
1577	/ 3839 / "G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS\000"
1578	/ 3877 / "G_TRUNC_SSAT_S\000"
1579	/ 3892 / "G_SSUBSAT\000"
1580	/ 3902 / "G_USUBSAT\000"
1581	/ 3912 / "G_SADDSAT\000"
1582	/ 3922 / "G_UADDSAT\000"
1583	/ 3932 / "G_SSHLSAT\000"
1584	/ 3942 / "G_USHLSAT\000"
1585	/ 3952 / "G_SMULFIXSAT\000"
1586	/ 3965 / "G_UMULFIXSAT\000"
1587	/ 3978 / "G_SDIVFIXSAT\000"
1588	/ 3991 / "G_UDIVFIXSAT\000"
1589	/ 4004 / "G_ATOMICRMW_USUB_SAT\000"
1590	/ 4025 / "G_FPTOSI_SAT\000"
1591	/ 4038 / "G_FPTOUI_SAT\000"
1592	/ 4051 / "G_EXTRACT\000"
1593	/ 4061 / "G_SELECT\000"
1594	/ 4070 / "G_BRINDIRECT\000"
1595	/ 4083 / "PATCHABLE_RET\000"
1596	/ 4097 / "G_MEMSET\000"
1597	/ 4106 / "PATCHABLE_FUNCTION_EXIT\000"
1598	/ 4130 / "G_BRJT\000"
1599	/ 4137 / "G_EXTRACT_VECTOR_ELT\000"
1600	/ 4158 / "G_INSERT_VECTOR_ELT\000"
1601	/ 4178 / "G_FCONSTANT\000"
1602	/ 4190 / "G_CONSTANT\000"
1603	/ 4201 / "G_INTRINSIC_CONVERGENT\000"
1604	/ 4224 / "STATEPOINT\000"
1605	/ 4235 / "PATCHPOINT\000"
1606	/ 4246 / "G_PTRTOINT\000"
1607	/ 4257 / "G_FRINT\000"
1608	/ 4265 / "G_INTRINSIC_LLRINT\000"
1609	/ 4284 / "G_INTRINSIC_LRINT\000"
1610	/ 4302 / "G_FNEARBYINT\000"
1611	/ 4315 / "G_VASTART\000"
1612	/ 4325 / "LIFETIME_START\000"
1613	/ 4340 / "G_INVOKE_REGION_START\000"
1614	/ 4362 / "G_INSERT\000"
1615	/ 4371 / "G_FSQRT\000"
1616	/ 4379 / "G_STRICT_FSQRT\000"
1617	/ 4394 / "G_BITCAST\000"
1618	/ 4404 / "G_ADDRSPACE_CAST\000"
1619	/ 4421 / "BST\000"
1620	/ 4425 / "DBG_VALUE_LIST\000"
1621	/ 4440 / "G_FPEXT\000"
1622	/ 4448 / "G_SEXT\000"
1623	/ 4455 / "G_ASSERT_SEXT\000"
1624	/ 4469 / "G_ANYEXT\000"
1625	/ 4478 / "G_ZEXT\000"
1626	/ 4485 / "G_ASSERT_ZEXT\000"
1627	/ 4499 / "G_ABDU\000"
1628	/ 4506 / "FMULSU\000"
1629	/ 4513 / "G_TRUNC_SSAT_U\000"
1630	/ 4528 / "G_TRUNC_USAT_U\000"
1631	/ 4543 / "G_FDIV\000"
1632	/ 4550 / "G_STRICT_FDIV\000"
1633	/ 4564 / "G_SDIV\000"
1634	/ 4571 / "G_UDIV\000"
1635	/ 4578 / "G_GET_FPENV\000"
1636	/ 4590 / "G_RESET_FPENV\000"
1637	/ 4604 / "G_SET_FPENV\000"
1638	/ 4616 / "G_FPOW\000"
1639	/ 4623 / "G_VECREDUCE_FMAX\000"
1640	/ 4640 / "G_ATOMICRMW_FMAX\000"
1641	/ 4657 / "G_VECREDUCE_SMAX\000"
1642	/ 4674 / "G_SMAX\000"
1643	/ 4681 / "G_VECREDUCE_UMAX\000"
1644	/ 4698 / "G_UMAX\000"
1645	/ 4705 / "G_ATOMICRMW_UMAX\000"
1646	/ 4722 / "G_ATOMICRMW_MAX\000"
1647	/ 4738 / "FRMIDX\000"
1648	/ 4745 / "G_FRAME_INDEX\000"
1649	/ 4759 / "G_SBFX\000"
1650	/ 4766 / "G_UBFX\000"
1651	/ 4773 / "G_SMULFIX\000"
1652	/ 4783 / "G_UMULFIX\000"
1653	/ 4793 / "G_SDIVFIX\000"
1654	/ 4803 / "G_UDIVFIX\000"
1655	/ 4813 / "G_MEMCPY\000"
1656	/ 4822 / "COPY\000"
1657	/ 4827 / "CONVERGENCECTRL_ENTRY\000"
1658	/ 4849 / "G_CTLZ\000"
1659	/ 4856 / "G_CTTZ\000"
1660	/ 4863 / "ELPMBRdZ\000"
1661	/ 4872 / "ELPMRdZ\000"
1662	/ 4880 / "ELPMWRdZ\000"
1663	/ 4889 / "SBICAb\000"
1664	/ 4896 / "CBIAb\000"
1665	/ 4902 / "SBIAb\000"
1666	/ 4908 / "SBISAb\000"
1667	/ 4915 / "LDRdPtrPd\000"
1668	/ 4925 / "LDWRdPtrPd\000"
1669	/ 4936 / "RORBRd\000"
1670	/ 4943 / "DECRd\000"
1671	/ 4949 / "INCRd\000"
1672	/ 4955 / "NEGRd\000"
1673	/ 4961 / "COMRd\000"
1674	/ 4967 / "LSLBNRd\000"
1675	/ 4975 / "ASRBNRd\000"
1676	/ 4983 / "LSRBNRd\000"
1677	/ 4991 / "LSLWNRd\000"
1678	/ 4999 / "ASRWNRd\000"
1679	/ 5007 / "LSRWNRd\000"
1680	/ 5015 / "SWAPRd\000"
1681	/ 5022 / "POPRd\000"
1682	/ 5028 / "RORRd\000"
1683	/ 5034 / "ASRRd\000"
1684	/ 5040 / "LSRRd\000"
1685	/ 5046 / "NEGWRd\000"
1686	/ 5053 / "ROLWRd\000"
1687	/ 5060 / "LSLWRd\000"
1688	/ 5067 / "COMWRd\000"
1689	/ 5074 / "POPWRd\000"
1690	/ 5081 / "RORWRd\000"
1691	/ 5088 / "ASRWRd\000"
1692	/ 5095 / "LSRWRd\000"
1693	/ 5102 / "LACZRd\000"
1694	/ 5109 / "XCHZRd\000"
1695	/ 5116 / "LASZRd\000"
1696	/ 5123 / "LATZRd\000"
1697	/ 5130 / "LSLWHiRd\000"
1698	/ 5139 / "ASRWLoRd\000"
1699	/ 5148 / "LSRWLoRd\000"
1700	/ 5157 / "AtomicFence\000"
1701	/ 5169 / "SPMZPi\000"
1702	/ 5176 / "ELPMBRdZPi\000"
1703	/ 5187 / "ELPMRdZPi\000"
1704	/ 5197 / "ELPMWRdZPi\000"
1705	/ 5208 / "LDRdPtrPi\000"
1706	/ 5218 / "LDWRdPtrPi\000"
1707	/ 5229 / "BRGEk\000"
1708	/ 5235 / "BRNEk\000"
1709	/ 5241 / "BRSHk\000"
1710	/ 5247 / "BRMIk\000"
1711	/ 5253 / "RCALLk\000"
1712	/ 5260 / "BRPLk\000"
1713	/ 5266 / "BRLOk\000"
1714	/ 5272 / "RJMPk\000"
1715	/ 5278 / "BREQk\000"
1716	/ 5284 / "BRLTk\000"
1717	/ 5290 / "BRBCsk\000"
1718	/ 5297 / "BRBSsk\000"
1719	/ 5304 / "CopyZero\000"
1720	/ 5313 / "OUTARr\000"
1721	/ 5320 / "OUTWARr\000"
1722	/ 5328 / "PUSHRr\000"
1723	/ 5335 / "STSKRr\000"
1724	/ 5342 / "STSWKRr\000"
1725	/ 5350 / "STDSPQRr\000"
1726	/ 5359 / "STDWSPQRr\000"
1727	/ 5369 / "STDPtrQRr\000"
1728	/ 5379 / "STDWPtrQRr\000"
1729	/ 5390 / "PUSHWRr\000"
1730	/ 5398 / "STPtrPdRr\000"
1731	/ 5408 / "STWPtrPdRr\000"
1732	/ 5419 / "SUBRdRr\000"
1733	/ 5427 / "SBCRdRr\000"
1734	/ 5435 / "ADCRdRr\000"
1735	/ 5443 / "CPCRdRr\000"
1736	/ 5451 / "ADDRdRr\000"
1737	/ 5459 / "ANDRdRr\000"
1738	/ 5467 / "MULRdRr\000"
1739	/ 5475 / "CPRdRr\000"
1740	/ 5482 / "EORRdRr\000"
1741	/ 5490 / "MULSRdRr\000"
1742	/ 5499 / "MULSURdRr\000"
1743	/ 5509 / "MOVRdRr\000"
1744	/ 5517 / "SUBWRdRr\000"
1745	/ 5526 / "SBCWRdRr\000"
1746	/ 5535 / "ADCWRdRr\000"
1747	/ 5544 / "CPCWRdRr\000"
1748	/ 5553 / "ADDWRdRr\000"
1749	/ 5562 / "ANDWRdRr\000"
1750	/ 5571 / "CPWRdRr\000"
1751	/ 5579 / "EORWRdRr\000"
1752	/ 5588 / "MOVWRdRr\000"
1753	/ 5597 / "STPtrPiRr\000"
1754	/ 5607 / "STWPtrPiRr\000"
1755	/ 5618 / "STPtrRr\000"
1756	/ 5626 / "STWPtrRr\000"
1757	/ 5635 / "LDRdPtr\000"
1758	/ 5643 / "LDWRdPtr\000"
1759	/ 5652 / "BCLRs\000"
1760	/ 5658 / "BSETs\000"
1761	/ 5664 / "LDSRdKTiny\000"
1762	/ 5675 / "STSKRrTiny\000"
1763	};
1764	#ifdef __GNUC__
1765	#pragma GCC diagnostic pop
1766	#endif
1767
1768	extern const unsigned AVRInstrNameIndices[] = {
1769	`1667U`, `2232U`, `3182U`, `2686U`, `1875U`, `1856U`, `1884U`, `2051U`,
1770	`1460U`, `1475U`, `1426U`, `1413U`, `1502U`, `3734U`, `1289U`, `4425U`,
1771	`1439U`, `1663U`, `1865U`, `1015U`, `4822U`, `1708U`, `1137U`, `4325U`,
1772	`842U`, `966U`, `1003U`, `2835U`, `2039U`, `4235U`, `949U`, `3087U`,
1773	`1595U`, `4224U`, `1187U`, `3054U`, `3041U`, `3247U`, `4083U`, `4106U`,
1774	`1971U`, `2018U`, `1991U`, `1901U`, `1272U`, `3212U`, `2789U`, `1176U`,
1775	`4827U`, `3365U`, `3012U`, `1337U`, `4455U`, `4485U`, `2529U`, `751U`,
1776	`427U`, `2162U`, `4564U`, `4571U`, `2189U`, `2196U`, `2203U`, `2213U`,
1777	`820U`, `3574U`, `3537U`, `3625U`, `4499U`, `3409U`, `1953U`, `3397U`,
1778	`1942U`, `1424U`, `1665U`, `4745U`, `1299U`, `1314U`, `2056U`, `4051U`,
1779	`3632U`, `4362U`, `3649U`, `3460U`, `513U`, `3717U`, `4246U`, `3601U`,
1780	`4394U`, `1380U`, `3223U`, `923U`, `487U`, `905U`, `4284U`, `4265U`,
1781	`2507U`, `3272U`, `3291U`, `652U`, `596U`, `626U`, `565U`, `637U`,
1782	`577U`, `607U`, `1246U`, `1200U`, `1230U`, `3764U`, `1516U`, `1533U`,
1783	`767U`, `433U`, `826U`, `787U`, `3579U`, `3543U`, `4722U`, `2655U`,
1784	`4705U`, `2638U`, `718U`, `410U`, `4640U`, `2573U`, `2327U`, `2274U`,
1785	`2448U`, `2386U`, `2897U`, `2875U`, `864U`, `4004U`, `995U`, `1612U`,
1786	`855U`, `4070U`, `4340U`, `465U`, `3812U`, `4201U`, `3839U`, `4469U`,
1787	`505U`, `3877U`, `4513U`, `4528U`, `4190U`, `4178U`, `4315U`, `1587U`,
1788	`4448U`, `1489U`, `4478U`, `1928U`, `3358U`, `3344U`, `1921U`, `3351U`,
1789	`3594U`, `2072U`, `2981U`, `2960U`, `2988U`, `2995U`, `4061U`, `2781U`,
1790	`1036U`, `2765U`, `987U`, `2773U`, `1028U`, `2757U`, `979U`, `2819U`,
1791	`2811U`, `1631U`, `1623U`, `3922U`, `3912U`, `3902U`, `3892U`, `3942U`,
1792	`3932U`, `4773U`, `4783U`, `3952U`, `3965U`, `4793U`, `4803U`, `3978U`,
1793	`3991U`, `676U`, `389U`, `2096U`, `357U`, `558U`, `4543U`, `2168U`,
1794	`1405U`, `4616U`, `1694U`, `3131U`, `62U`, `9U`, `1580U`, `45U`,
1795	`0U`, `3106U`, `3138U`, `1453U`, `4440U`, `477U`, `1671U`, `1685U`,
1796	`2933U`, `2942U`, `4025U`, `4038U`, `3612U`, `2544U`, `3751U`, `1389U`,
1797	`2472U`, `2482U`, `1085U`, `1100U`, `2263U`, `2316U`, `2372U`, `2434U`,
1798	`4578U`, `4604U`, `4590U`, `1044U`, `1072U`, `1057U`, `1550U`, `1565U`,
1799	`757U`, `1722U`, `2607U`, `4674U`, `2631U`, `4698U`, `3619U`, `896U`,
1800	`886U`, `3177U`, `4130U`, `1115U`, `3441U`, `3421U`, `4158U`, `4137U`,
1801	`3475U`, `3506U`, `3492U`, `3794U`, `4856U`, `2721U`, `4849U`, `2702U`,
1802	`3664U`, `3033U`, `2919U`, `1259U`, `2138U`, `1934U`, `3685U`, `2679U`,
1803	`3692U`, `2500U`, `3677U`, `2671U`, `2492U`, `53U`, `1655U`, `1647U`,
1804	`1639U`, `4371U`, `3388U`, `4257U`, `4302U`, `4404U`, `3195U`, `1124U`,
1805	`534U`, `1358U`, `1215U`, `704U`, `396U`, `2124U`, `4550U`, `2175U`,
1806	`363U`, `4379U`, `3115U`, `2967U`, `3702U`, `3311U`, `3327U`, `4813U`,
1807	`1160U`, `1370U`, `4097U`, `2827U`, `1144U`, `2868U`, `2844U`, `2856U`,
1808	`683U`, `2103U`, `659U`, `2079U`, `4623U`, `2556U`, `2295U`, `2242U`,
1809	`2410U`, `2348U`, `735U`, `2146U`, `804U`, `3559U`, `3521U`, `4657U`,
1810	`2590U`, `4681U`, `2614U`, `4759U`, `4766U`, `5535U`, `5553U`, `2951U`,
1811	`2740U`, `3072U`, `1831U`, `5562U`, `4975U`, `5139U`, `4999U`, `5088U`,
1812	`194U`, `33U`, `339U`, `5157U`, `86U`, `240U`, `99U`, `252U`,
1813	`115U`, `267U`, `157U`, `305U`, `70U`, `225U`, `178U`, `324U`,
1814	`131U`, `282U`, `5067U`, `5544U`, `5571U`, `5304U`, `4863U`, `5176U`,
1815	`4880U`, `5197U`, `5579U`, `4738U`, `3066U`, `382U`, `3166U`, `3147U`,
1816	`1823U`, `1848U`, `5643U`, `4925U`, `5218U`, `4864U`, `4881U`, `5198U`,
1817	`4967U`, `5130U`, `4991U`, `5060U`, `4983U`, `5148U`, `5007U`, `5095U`,
1818	`151U`, `27U`, `300U`, `200U`, `39U`, `344U`, `5046U`, `1840U`,
1819	`5580U`, `5320U`, `5074U`, `5390U`, `18U`, `215U`, `5053U`, `4936U`,
1820	`5081U`, `145U`, `295U`, `172U`, `319U`, `1806U`, `5526U`, `4450U`,
1821	`551U`, `1281U`, `5350U`, `5379U`, `5359U`, `5342U`, `5408U`, `5607U`,
1822	`5626U`, `1797U`, `5517U`, `206U`, `349U`, `4480U`, `5435U`, `5451U`,
1823	`1815U`, `1760U`, `5459U`, `5034U`, `5652U`, `783U`, `5290U`, `5297U`,
1824	`1702U`, `5278U`, `5229U`, `5266U`, `5284U`, `5247U`, `5235U`, `5260U`,
1825	`5241U`, `5658U`, `4421U`, `5254U`, `4896U`, `4961U`, `5443U`, `1768U`,
1826	`5475U`, `1254U`, `4943U`, `1732U`, `1964U`, `3002U`, `2223U`, `4872U`,
1827	`5187U`, `5482U`, `2091U`, `3671U`, `4506U`, `1965U`, `3003U`, `4949U`,
1828	`376U`, `5273U`, `5102U`, `5116U`, `5123U`, `3156U`, `1753U`, `5635U`,
1829	`4915U`, `5208U`, `1782U`, `5664U`, `2224U`, `4873U`, `5188U`, `5040U`,
1830	`5509U`, `5588U`, `5467U`, `5490U`, `5499U`, `4955U`, `3008U`, `1775U`,
1831	`5483U`, `5313U`, `5022U`, `5328U`, `5253U`, `4093U`, `1680U`, `5272U`,
1832	`5028U`, `1745U`, `5427U`, `4902U`, `4889U`, `4908U`, `1789U`, `449U`,
1833	`457U`, `2927U`, `2228U`, `5169U`, `5369U`, `5398U`, `5597U`, `5618U`,
1834	`5335U`, `5675U`, `1737U`, `5419U`, `5015U`, `3208U`, `5109U`,
1835	};
1836
1837	static inline void InitAVRMCInstrInfo(MCInstrInfo *II) {
1838	II->InitMCInstrInfo(AVRDescs.Insts, AVRInstrNameIndices, AVRInstrNameData, nullptr, nullptr, `527`, nullptr, `0`);
1839	}
1840
1841
1842	} // namespace llvm
1843
1844	#endif // GET_INSTRINFO_MC_DESC
1845
1846	#ifdef GET_INSTRINFO_HEADER
1847	#undef GET_INSTRINFO_HEADER
1848
1849	namespace llvm {
1850
1851	struct AVRGenInstrInfo : public TargetInstrInfo {
1852	explicit AVRGenInstrInfo(const TargetSubtargetInfo &STI, const TargetRegisterInfo &TRI, unsigned CFSetupOpcode = ~`0u`, unsigned CFDestroyOpcode = ~`0u`, unsigned CatchRetOpcode = ~`0u`, unsigned ReturnOpcode = ~`0u`);
1853	~AVRGenInstrInfo() override = default;
1854	};
1855
1856	} // namespace llvm
1857
1858	namespace llvm::AVR {
1859
1860
1861	} // namespace llvm::AVR
1862
1863	#endif // GET_INSTRINFO_HEADER
1864
1865	#ifdef GET_INSTRINFO_HELPER_DECLS
1866	#undef GET_INSTRINFO_HELPER_DECLS
1867
1868
1869	#endif // GET_INSTRINFO_HELPER_DECLS
1870
1871	#ifdef GET_INSTRINFO_HELPERS
1872	#undef GET_INSTRINFO_HELPERS
1873
1874
1875	#endif // GET_INSTRINFO_HELPERS
1876
1877	#ifdef GET_INSTRINFO_CTOR_DTOR
1878	#undef GET_INSTRINFO_CTOR_DTOR
1879
1880	namespace llvm {
1881
1882	extern const AVRInstrTable AVRDescs;
1883	extern const unsigned AVRInstrNameIndices[];
1884	extern const char AVRInstrNameData[];
1885	AVRGenInstrInfo::AVRGenInstrInfo(const TargetSubtargetInfo &STI, const TargetRegisterInfo &TRI, unsigned CFSetupOpcode, unsigned CFDestroyOpcode, unsigned CatchRetOpcode, unsigned ReturnOpcode)
1886	: TargetInstrInfo(TRI, CFSetupOpcode, CFDestroyOpcode, CatchRetOpcode, ReturnOpcode) {
1887	InitMCInstrInfo(AVRDescs.Insts, AVRInstrNameIndices, AVRInstrNameData, nullptr, nullptr, `527`);
1888	}
1889
1890	} // namespace llvm
1891
1892	#endif // GET_INSTRINFO_CTOR_DTOR
1893
1894	#ifdef GET_INSTRINFO_MC_HELPER_DECLS
1895	#undef GET_INSTRINFO_MC_HELPER_DECLS
1896
1897	namespace llvm {
1898
1899	class MCInst;
1900	class FeatureBitset;
1901
1902	namespace AVR_MC {
1903
1904	void verifyInstructionPredicates(unsigned Opcode, const FeatureBitset &Features);
1905
1906	} // namespace AVR_MC
1907
1908	} // namespace llvm
1909
1910	#endif // GET_INSTRINFO_MC_HELPER_DECLS
1911
1912	#ifdef GET_INSTRINFO_MC_HELPERS
1913	#undef GET_INSTRINFO_MC_HELPERS
1914
1915	namespace llvm::AVR_MC {
1916
1917
1918	} // namespace llvm::AVR_MC
1919
1920	#endif // GET_INSTRINFO_MC_HELPERS
1921
1922	#if (defined(ENABLE_INSTR_PREDICATE_VERIFIER) && !defined(NDEBUG)) \|\|\
1923	defined(GET_AVAILABLE_OPCODE_CHECKER)
1924	#define GET_COMPUTE_FEATURES
1925	#endif
1926	#ifdef GET_COMPUTE_FEATURES
1927	#undef GET_COMPUTE_FEATURES
1928
1929	namespace llvm::AVR_MC {
1930
1931	// Bits for subtarget features that participate in instruction matching.
1932	enum SubtargetFeatureBits : uint8_t {
1933	Feature_HasSRAMBit = `14`,
1934	Feature_HasJMPCALLBit = `7`,
1935	Feature_HasIJMPCALLBit = `6`,
1936	Feature_HasEIJMPCALLBit = `3`,
1937	Feature_HasADDSUBIWBit = `0`,
1938	Feature_HasSmallStackBit = `15`,
1939	Feature_HasMOVWBit = `10`,
1940	Feature_HasLPMBit = `8`,
1941	Feature_HasLPMXBit = `9`,
1942	Feature_HasELPMBit = `4`,
1943	Feature_HasELPMXBit = `5`,
1944	Feature_HasSPMBit = `12`,
1945	Feature_HasSPMXBit = `13`,
1946	Feature_HasDESBit = `2`,
1947	Feature_SupportsRMWBit = `18`,
1948	Feature_SupportsMultiplicationBit = `17`,
1949	Feature_HasBREAKBit = `1`,
1950	Feature_HasTinyEncodingBit = `16`,
1951	Feature_HasNonTinyEncodingBit = `11`,
1952	};
1953
1954	inline FeatureBitset computeAvailableFeatures(const FeatureBitset &FB) {
1955	FeatureBitset Features;
1956	if (FB[AVR::FeatureSRAM])
1957	Features.set(Feature_HasSRAMBit);
1958	if (FB[AVR::FeatureJMPCALL])
1959	Features.set(Feature_HasJMPCALLBit);
1960	if (FB[AVR::FeatureIJMPCALL])
1961	Features.set(Feature_HasIJMPCALLBit);
1962	if (FB[AVR::FeatureEIJMPCALL])
1963	Features.set(Feature_HasEIJMPCALLBit);
1964	if (FB[AVR::FeatureADDSUBIW])
1965	Features.set(Feature_HasADDSUBIWBit);
1966	if (FB[AVR::FeatureSmallStack])
1967	Features.set(Feature_HasSmallStackBit);
1968	if (FB[AVR::FeatureMOVW])
1969	Features.set(Feature_HasMOVWBit);
1970	if (FB[AVR::FeatureLPM])
1971	Features.set(Feature_HasLPMBit);
1972	if (FB[AVR::FeatureLPMX])
1973	Features.set(Feature_HasLPMXBit);
1974	if (FB[AVR::FeatureELPM])
1975	Features.set(Feature_HasELPMBit);
1976	if (FB[AVR::FeatureELPMX])
1977	Features.set(Feature_HasELPMXBit);
1978	if (FB[AVR::FeatureSPM])
1979	Features.set(Feature_HasSPMBit);
1980	if (FB[AVR::FeatureSPMX])
1981	Features.set(Feature_HasSPMXBit);
1982	if (FB[AVR::FeatureDES])
1983	Features.set(Feature_HasDESBit);
1984	if (FB[AVR::FeatureRMW])
1985	Features.set(Feature_SupportsRMWBit);
1986	if (FB[AVR::FeatureMultiplication])
1987	Features.set(Feature_SupportsMultiplicationBit);
1988	if (FB[AVR::FeatureBREAK])
1989	Features.set(Feature_HasBREAKBit);
1990	if (FB[AVR::FeatureTinyEncoding])
1991	Features.set(Feature_HasTinyEncodingBit);
1992	if (!(FB[AVR::FeatureTinyEncoding]))
1993	Features.set(Feature_HasNonTinyEncodingBit);
1994	return Features;
1995	}
1996
1997	inline FeatureBitset computeRequiredFeatures(unsigned Opcode) {
1998	enum : uint8_t {
1999	CEFBS_None,
2000	CEFBS_HasADDSUBIW,
2001	CEFBS_HasBREAK,
2002	CEFBS_HasDES,
2003	CEFBS_HasEIJMPCALL,
2004	CEFBS_HasELPM,
2005	CEFBS_HasELPMX,
2006	CEFBS_HasIJMPCALL,
2007	CEFBS_HasJMPCALL,
2008	CEFBS_HasLPM,
2009	CEFBS_HasLPMX,
2010	CEFBS_HasMOVW,
2011	CEFBS_HasNonTinyEncoding,
2012	CEFBS_HasSPM,
2013	CEFBS_HasSPMX,
2014	CEFBS_HasSRAM,
2015	CEFBS_HasTinyEncoding,
2016	CEFBS_SupportsMultiplication,
2017	CEFBS_SupportsRMW,
2018	CEFBS_HasSRAM_HasNonTinyEncoding,
2019	CEFBS_HasSRAM_HasTinyEncoding,
2020	};
2021
2022	static constexpr FeatureBitset FeatureBitsets[] = {
2023	{}, // CEFBS_None
2024	{Feature_HasADDSUBIWBit, },
2025	{Feature_HasBREAKBit, },
2026	{Feature_HasDESBit, },
2027	{Feature_HasEIJMPCALLBit, },
2028	{Feature_HasELPMBit, },
2029	{Feature_HasELPMXBit, },
2030	{Feature_HasIJMPCALLBit, },
2031	{Feature_HasJMPCALLBit, },
2032	{Feature_HasLPMBit, },
2033	{Feature_HasLPMXBit, },
2034	{Feature_HasMOVWBit, },
2035	{Feature_HasNonTinyEncodingBit, },
2036	{Feature_HasSPMBit, },
2037	{Feature_HasSPMXBit, },
2038	{Feature_HasSRAMBit, },
2039	{Feature_HasTinyEncodingBit, },
2040	{Feature_SupportsMultiplicationBit, },
2041	{Feature_SupportsRMWBit, },
2042	{Feature_HasSRAMBit, Feature_HasNonTinyEncodingBit, },
2043	{Feature_HasSRAMBit, Feature_HasTinyEncodingBit, },
2044	};
2045	static constexpr uint8_t RequiredFeaturesRefs[] = {
2046	CEFBS_None, // PHI
2047	CEFBS_None, // INLINEASM
2048	CEFBS_None, // INLINEASM_BR
2049	CEFBS_None, // CFI_INSTRUCTION
2050	CEFBS_None, // EH_LABEL
2051	CEFBS_None, // GC_LABEL
2052	CEFBS_None, // ANNOTATION_LABEL
2053	CEFBS_None, // KILL
2054	CEFBS_None, // EXTRACT_SUBREG
2055	CEFBS_None, // INSERT_SUBREG
2056	CEFBS_None, // IMPLICIT_DEF
2057	CEFBS_None, // INIT_UNDEF
2058	CEFBS_None, // SUBREG_TO_REG
2059	CEFBS_None, // COPY_TO_REGCLASS
2060	CEFBS_None, // DBG_VALUE
2061	CEFBS_None, // DBG_VALUE_LIST
2062	CEFBS_None, // DBG_INSTR_REF
2063	CEFBS_None, // DBG_PHI
2064	CEFBS_None, // DBG_LABEL
2065	CEFBS_None, // REG_SEQUENCE
2066	CEFBS_None, // COPY
2067	CEFBS_None, // COPY_LANEMASK
2068	CEFBS_None, // BUNDLE
2069	CEFBS_None, // LIFETIME_START
2070	CEFBS_None, // LIFETIME_END
2071	CEFBS_None, // PSEUDO_PROBE
2072	CEFBS_None, // ARITH_FENCE
2073	CEFBS_None, // STACKMAP
2074	CEFBS_None, // FENTRY_CALL
2075	CEFBS_None, // PATCHPOINT
2076	CEFBS_None, // LOAD_STACK_GUARD
2077	CEFBS_None, // PREALLOCATED_SETUP
2078	CEFBS_None, // PREALLOCATED_ARG
2079	CEFBS_None, // STATEPOINT
2080	CEFBS_None, // LOCAL_ESCAPE
2081	CEFBS_None, // FAULTING_OP
2082	CEFBS_None, // PATCHABLE_OP
2083	CEFBS_None, // PATCHABLE_FUNCTION_ENTER
2084	CEFBS_None, // PATCHABLE_RET
2085	CEFBS_None, // PATCHABLE_FUNCTION_EXIT
2086	CEFBS_None, // PATCHABLE_TAIL_CALL
2087	CEFBS_None, // PATCHABLE_EVENT_CALL
2088	CEFBS_None, // PATCHABLE_TYPED_EVENT_CALL
2089	CEFBS_None, // ICALL_BRANCH_FUNNEL
2090	CEFBS_None, // FAKE_USE
2091	CEFBS_None, // MEMBARRIER
2092	CEFBS_None, // JUMP_TABLE_DEBUG_INFO
2093	CEFBS_None, // RELOC_NONE
2094	CEFBS_None, // CONVERGENCECTRL_ENTRY
2095	CEFBS_None, // CONVERGENCECTRL_ANCHOR
2096	CEFBS_None, // CONVERGENCECTRL_LOOP
2097	CEFBS_None, // CONVERGENCECTRL_GLUE
2098	CEFBS_None, // G_ASSERT_SEXT
2099	CEFBS_None, // G_ASSERT_ZEXT
2100	CEFBS_None, // G_ASSERT_ALIGN
2101	CEFBS_None, // G_ADD
2102	CEFBS_None, // G_SUB
2103	CEFBS_None, // G_MUL
2104	CEFBS_None, // G_SDIV
2105	CEFBS_None, // G_UDIV
2106	CEFBS_None, // G_SREM
2107	CEFBS_None, // G_UREM
2108	CEFBS_None, // G_SDIVREM
2109	CEFBS_None, // G_UDIVREM
2110	CEFBS_None, // G_AND
2111	CEFBS_None, // G_OR
2112	CEFBS_None, // G_XOR
2113	CEFBS_None, // G_ABDS
2114	CEFBS_None, // G_ABDU
2115	CEFBS_None, // G_UAVGFLOOR
2116	CEFBS_None, // G_UAVGCEIL
2117	CEFBS_None, // G_SAVGFLOOR
2118	CEFBS_None, // G_SAVGCEIL
2119	CEFBS_None, // G_IMPLICIT_DEF
2120	CEFBS_None, // G_PHI
2121	CEFBS_None, // G_FRAME_INDEX
2122	CEFBS_None, // G_GLOBAL_VALUE
2123	CEFBS_None, // G_PTRAUTH_GLOBAL_VALUE
2124	CEFBS_None, // G_CONSTANT_POOL
2125	CEFBS_None, // G_EXTRACT
2126	CEFBS_None, // G_UNMERGE_VALUES
2127	CEFBS_None, // G_INSERT
2128	CEFBS_None, // G_MERGE_VALUES
2129	CEFBS_None, // G_BUILD_VECTOR
2130	CEFBS_None, // G_BUILD_VECTOR_TRUNC
2131	CEFBS_None, // G_CONCAT_VECTORS
2132	CEFBS_None, // G_PTRTOINT
2133	CEFBS_None, // G_INTTOPTR
2134	CEFBS_None, // G_BITCAST
2135	CEFBS_None, // G_FREEZE
2136	CEFBS_None, // G_CONSTANT_FOLD_BARRIER
2137	CEFBS_None, // G_INTRINSIC_FPTRUNC_ROUND
2138	CEFBS_None, // G_INTRINSIC_TRUNC
2139	CEFBS_None, // G_INTRINSIC_ROUND
2140	CEFBS_None, // G_INTRINSIC_LRINT
2141	CEFBS_None, // G_INTRINSIC_LLRINT
2142	CEFBS_None, // G_INTRINSIC_ROUNDEVEN
2143	CEFBS_None, // G_READCYCLECOUNTER
2144	CEFBS_None, // G_READSTEADYCOUNTER
2145	CEFBS_None, // G_LOAD
2146	CEFBS_None, // G_SEXTLOAD
2147	CEFBS_None, // G_ZEXTLOAD
2148	CEFBS_None, // G_FPEXTLOAD
2149	CEFBS_None, // G_INDEXED_LOAD
2150	CEFBS_None, // G_INDEXED_SEXTLOAD
2151	CEFBS_None, // G_INDEXED_ZEXTLOAD
2152	CEFBS_None, // G_STORE
2153	CEFBS_None, // G_FPTRUNCSTORE
2154	CEFBS_None, // G_INDEXED_STORE
2155	CEFBS_None, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
2156	CEFBS_None, // G_ATOMIC_CMPXCHG
2157	CEFBS_None, // G_ATOMICRMW_XCHG
2158	CEFBS_None, // G_ATOMICRMW_ADD
2159	CEFBS_None, // G_ATOMICRMW_SUB
2160	CEFBS_None, // G_ATOMICRMW_AND
2161	CEFBS_None, // G_ATOMICRMW_NAND
2162	CEFBS_None, // G_ATOMICRMW_OR
2163	CEFBS_None, // G_ATOMICRMW_XOR
2164	CEFBS_None, // G_ATOMICRMW_MAX
2165	CEFBS_None, // G_ATOMICRMW_MIN
2166	CEFBS_None, // G_ATOMICRMW_UMAX
2167	CEFBS_None, // G_ATOMICRMW_UMIN
2168	CEFBS_None, // G_ATOMICRMW_FADD
2169	CEFBS_None, // G_ATOMICRMW_FSUB
2170	CEFBS_None, // G_ATOMICRMW_FMAX
2171	CEFBS_None, // G_ATOMICRMW_FMIN
2172	CEFBS_None, // G_ATOMICRMW_FMAXIMUM
2173	CEFBS_None, // G_ATOMICRMW_FMINIMUM
2174	CEFBS_None, // G_ATOMICRMW_FMAXIMUMNUM
2175	CEFBS_None, // G_ATOMICRMW_FMINIMUMNUM
2176	CEFBS_None, // G_ATOMICRMW_UINC_WRAP
2177	CEFBS_None, // G_ATOMICRMW_UDEC_WRAP
2178	CEFBS_None, // G_ATOMICRMW_USUB_COND
2179	CEFBS_None, // G_ATOMICRMW_USUB_SAT
2180	CEFBS_None, // G_FENCE
2181	CEFBS_None, // G_PREFETCH
2182	CEFBS_None, // G_BRCOND
2183	CEFBS_None, // G_BRINDIRECT
2184	CEFBS_None, // G_INVOKE_REGION_START
2185	CEFBS_None, // G_INTRINSIC
2186	CEFBS_None, // G_INTRINSIC_W_SIDE_EFFECTS
2187	CEFBS_None, // G_INTRINSIC_CONVERGENT
2188	CEFBS_None, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
2189	CEFBS_None, // G_ANYEXT
2190	CEFBS_None, // G_TRUNC
2191	CEFBS_None, // G_TRUNC_SSAT_S
2192	CEFBS_None, // G_TRUNC_SSAT_U
2193	CEFBS_None, // G_TRUNC_USAT_U
2194	CEFBS_None, // G_CONSTANT
2195	CEFBS_None, // G_FCONSTANT
2196	CEFBS_None, // G_VASTART
2197	CEFBS_None, // G_VAARG
2198	CEFBS_None, // G_SEXT
2199	CEFBS_None, // G_SEXT_INREG
2200	CEFBS_None, // G_ZEXT
2201	CEFBS_None, // G_SHL
2202	CEFBS_None, // G_LSHR
2203	CEFBS_None, // G_ASHR
2204	CEFBS_None, // G_FSHL
2205	CEFBS_None, // G_FSHR
2206	CEFBS_None, // G_ROTR
2207	CEFBS_None, // G_ROTL
2208	CEFBS_None, // G_ICMP
2209	CEFBS_None, // G_FCMP
2210	CEFBS_None, // G_SCMP
2211	CEFBS_None, // G_UCMP
2212	CEFBS_None, // G_SELECT
2213	CEFBS_None, // G_UADDO
2214	CEFBS_None, // G_UADDE
2215	CEFBS_None, // G_USUBO
2216	CEFBS_None, // G_USUBE
2217	CEFBS_None, // G_SADDO
2218	CEFBS_None, // G_SADDE
2219	CEFBS_None, // G_SSUBO
2220	CEFBS_None, // G_SSUBE
2221	CEFBS_None, // G_UMULO
2222	CEFBS_None, // G_SMULO
2223	CEFBS_None, // G_UMULH
2224	CEFBS_None, // G_SMULH
2225	CEFBS_None, // G_UADDSAT
2226	CEFBS_None, // G_SADDSAT
2227	CEFBS_None, // G_USUBSAT
2228	CEFBS_None, // G_SSUBSAT
2229	CEFBS_None, // G_USHLSAT
2230	CEFBS_None, // G_SSHLSAT
2231	CEFBS_None, // G_SMULFIX
2232	CEFBS_None, // G_UMULFIX
2233	CEFBS_None, // G_SMULFIXSAT
2234	CEFBS_None, // G_UMULFIXSAT
2235	CEFBS_None, // G_SDIVFIX
2236	CEFBS_None, // G_UDIVFIX
2237	CEFBS_None, // G_SDIVFIXSAT
2238	CEFBS_None, // G_UDIVFIXSAT
2239	CEFBS_None, // G_FADD
2240	CEFBS_None, // G_FSUB
2241	CEFBS_None, // G_FMUL
2242	CEFBS_None, // G_FMA
2243	CEFBS_None, // G_FMAD
2244	CEFBS_None, // G_FDIV
2245	CEFBS_None, // G_FREM
2246	CEFBS_None, // G_FMODF
2247	CEFBS_None, // G_FPOW
2248	CEFBS_None, // G_FPOWI
2249	CEFBS_None, // G_FEXP
2250	CEFBS_None, // G_FEXP2
2251	CEFBS_None, // G_FEXP10
2252	CEFBS_None, // G_FLOG
2253	CEFBS_None, // G_FLOG2
2254	CEFBS_None, // G_FLOG10
2255	CEFBS_None, // G_FLDEXP
2256	CEFBS_None, // G_FFREXP
2257	CEFBS_None, // G_FNEG
2258	CEFBS_None, // G_FPEXT
2259	CEFBS_None, // G_FPTRUNC
2260	CEFBS_None, // G_FPTOSI
2261	CEFBS_None, // G_FPTOUI
2262	CEFBS_None, // G_SITOFP
2263	CEFBS_None, // G_UITOFP
2264	CEFBS_None, // G_FPTOSI_SAT
2265	CEFBS_None, // G_FPTOUI_SAT
2266	CEFBS_None, // G_FABS
2267	CEFBS_None, // G_FCOPYSIGN
2268	CEFBS_None, // G_IS_FPCLASS
2269	CEFBS_None, // G_FCANONICALIZE
2270	CEFBS_None, // G_FMINNUM
2271	CEFBS_None, // G_FMAXNUM
2272	CEFBS_None, // G_FMINNUM_IEEE
2273	CEFBS_None, // G_FMAXNUM_IEEE
2274	CEFBS_None, // G_FMINIMUM
2275	CEFBS_None, // G_FMAXIMUM
2276	CEFBS_None, // G_FMINIMUMNUM
2277	CEFBS_None, // G_FMAXIMUMNUM
2278	CEFBS_None, // G_GET_FPENV
2279	CEFBS_None, // G_SET_FPENV
2280	CEFBS_None, // G_RESET_FPENV
2281	CEFBS_None, // G_GET_FPMODE
2282	CEFBS_None, // G_SET_FPMODE
2283	CEFBS_None, // G_RESET_FPMODE
2284	CEFBS_None, // G_GET_ROUNDING
2285	CEFBS_None, // G_SET_ROUNDING
2286	CEFBS_None, // G_PTR_ADD
2287	CEFBS_None, // G_PTRMASK
2288	CEFBS_None, // G_SMIN
2289	CEFBS_None, // G_SMAX
2290	CEFBS_None, // G_UMIN
2291	CEFBS_None, // G_UMAX
2292	CEFBS_None, // G_ABS
2293	CEFBS_None, // G_LROUND
2294	CEFBS_None, // G_LLROUND
2295	CEFBS_None, // G_BR
2296	CEFBS_None, // G_BRJT
2297	CEFBS_None, // G_VSCALE
2298	CEFBS_None, // G_INSERT_SUBVECTOR
2299	CEFBS_None, // G_EXTRACT_SUBVECTOR
2300	CEFBS_None, // G_INSERT_VECTOR_ELT
2301	CEFBS_None, // G_EXTRACT_VECTOR_ELT
2302	CEFBS_None, // G_SHUFFLE_VECTOR
2303	CEFBS_None, // G_SPLAT_VECTOR
2304	CEFBS_None, // G_STEP_VECTOR
2305	CEFBS_None, // G_VECTOR_COMPRESS
2306	CEFBS_None, // G_CTTZ
2307	CEFBS_None, // G_CTTZ_ZERO_POISON
2308	CEFBS_None, // G_CTLZ
2309	CEFBS_None, // G_CTLZ_ZERO_POISON
2310	CEFBS_None, // G_CTLS
2311	CEFBS_None, // G_CTPOP
2312	CEFBS_None, // G_BSWAP
2313	CEFBS_None, // G_BITREVERSE
2314	CEFBS_None, // G_CLMUL
2315	CEFBS_None, // G_FCEIL
2316	CEFBS_None, // G_FCOS
2317	CEFBS_None, // G_FSIN
2318	CEFBS_None, // G_FSINCOS
2319	CEFBS_None, // G_FTAN
2320	CEFBS_None, // G_FACOS
2321	CEFBS_None, // G_FASIN
2322	CEFBS_None, // G_FATAN
2323	CEFBS_None, // G_FATAN2
2324	CEFBS_None, // G_FCOSH
2325	CEFBS_None, // G_FSINH
2326	CEFBS_None, // G_FTANH
2327	CEFBS_None, // G_FSQRT
2328	CEFBS_None, // G_FFLOOR
2329	CEFBS_None, // G_FRINT
2330	CEFBS_None, // G_FNEARBYINT
2331	CEFBS_None, // G_ADDRSPACE_CAST
2332	CEFBS_None, // G_BLOCK_ADDR
2333	CEFBS_None, // G_JUMP_TABLE
2334	CEFBS_None, // G_DYN_STACKALLOC
2335	CEFBS_None, // G_STACKSAVE
2336	CEFBS_None, // G_STACKRESTORE
2337	CEFBS_None, // G_STRICT_FADD
2338	CEFBS_None, // G_STRICT_FSUB
2339	CEFBS_None, // G_STRICT_FMUL
2340	CEFBS_None, // G_STRICT_FDIV
2341	CEFBS_None, // G_STRICT_FREM
2342	CEFBS_None, // G_STRICT_FMA
2343	CEFBS_None, // G_STRICT_FSQRT
2344	CEFBS_None, // G_STRICT_FLDEXP
2345	CEFBS_None, // G_STRICT_FCMP
2346	CEFBS_None, // G_STRICT_FCMPS
2347	CEFBS_None, // G_READ_REGISTER
2348	CEFBS_None, // G_WRITE_REGISTER
2349	CEFBS_None, // G_MEMCPY
2350	CEFBS_None, // G_MEMCPY_INLINE
2351	CEFBS_None, // G_MEMMOVE
2352	CEFBS_None, // G_MEMSET
2353	CEFBS_None, // G_BZERO
2354	CEFBS_None, // G_MEMSET_INLINE
2355	CEFBS_None, // G_TRAP
2356	CEFBS_None, // G_DEBUGTRAP
2357	CEFBS_None, // G_UBSANTRAP
2358	CEFBS_None, // G_VECREDUCE_SEQ_FADD
2359	CEFBS_None, // G_VECREDUCE_SEQ_FMUL
2360	CEFBS_None, // G_VECREDUCE_FADD
2361	CEFBS_None, // G_VECREDUCE_FMUL
2362	CEFBS_None, // G_VECREDUCE_FMAX
2363	CEFBS_None, // G_VECREDUCE_FMIN
2364	CEFBS_None, // G_VECREDUCE_FMAXIMUM
2365	CEFBS_None, // G_VECREDUCE_FMINIMUM
2366	CEFBS_None, // G_VECREDUCE_FMAXIMUMNUM
2367	CEFBS_None, // G_VECREDUCE_FMINIMUMNUM
2368	CEFBS_None, // G_VECREDUCE_ADD
2369	CEFBS_None, // G_VECREDUCE_MUL
2370	CEFBS_None, // G_VECREDUCE_AND
2371	CEFBS_None, // G_VECREDUCE_OR
2372	CEFBS_None, // G_VECREDUCE_XOR
2373	CEFBS_None, // G_VECREDUCE_SMAX
2374	CEFBS_None, // G_VECREDUCE_SMIN
2375	CEFBS_None, // G_VECREDUCE_UMAX
2376	CEFBS_None, // G_VECREDUCE_UMIN
2377	CEFBS_None, // G_SBFX
2378	CEFBS_None, // G_UBFX
2379	CEFBS_None, // ADCWRdRr
2380	CEFBS_None, // ADDWRdRr
2381	CEFBS_None, // ADIWRdKP
2382	CEFBS_None, // ADJCALLSTACKDOWN
2383	CEFBS_None, // ADJCALLSTACKUP
2384	CEFBS_None, // ANDIWRdK
2385	CEFBS_None, // ANDWRdRr
2386	CEFBS_None, // ASRBNRd
2387	CEFBS_None, // ASRWLoRd
2388	CEFBS_None, // ASRWNRd
2389	CEFBS_None, // ASRWRd
2390	CEFBS_None, // Asr16
2391	CEFBS_None, // Asr32
2392	CEFBS_None, // Asr8
2393	CEFBS_None, // AtomicFence
2394	CEFBS_None, // AtomicLoad16
2395	CEFBS_None, // AtomicLoad8
2396	CEFBS_None, // AtomicLoadAdd16
2397	CEFBS_None, // AtomicLoadAdd8
2398	CEFBS_None, // AtomicLoadAnd16
2399	CEFBS_None, // AtomicLoadAnd8
2400	CEFBS_None, // AtomicLoadOr16
2401	CEFBS_None, // AtomicLoadOr8
2402	CEFBS_None, // AtomicLoadSub16
2403	CEFBS_None, // AtomicLoadSub8
2404	CEFBS_None, // AtomicLoadXor16
2405	CEFBS_None, // AtomicLoadXor8
2406	CEFBS_None, // AtomicStore16
2407	CEFBS_None, // AtomicStore8
2408	CEFBS_None, // COMWRd
2409	CEFBS_None, // CPCWRdRr
2410	CEFBS_None, // CPWRdRr
2411	CEFBS_None, // CopyZero
2412	CEFBS_HasELPM, // ELPMBRdZ
2413	CEFBS_HasELPMX, // ELPMBRdZPi
2414	CEFBS_HasELPM, // ELPMWRdZ
2415	CEFBS_HasELPMX, // ELPMWRdZPi
2416	CEFBS_None, // EORWRdRr
2417	CEFBS_None, // FRMIDX
2418	CEFBS_None, // FRMSP
2419	CEFBS_None, // INWRdA
2420	CEFBS_HasSRAM, // LDDWRdPtrQ
2421	CEFBS_HasSRAM, // LDDWRdYQ
2422	CEFBS_None, // LDIWRdK
2423	CEFBS_HasSRAM_HasNonTinyEncoding, // LDSWRdK
2424	CEFBS_HasSRAM, // LDWRdPtr
2425	CEFBS_HasSRAM, // LDWRdPtrPd
2426	CEFBS_HasSRAM, // LDWRdPtrPi
2427	CEFBS_HasLPM, // LPMBRdZ
2428	CEFBS_HasLPM, // LPMWRdZ
2429	CEFBS_HasLPMX, // LPMWRdZPi
2430	CEFBS_None, // LSLBNRd
2431	CEFBS_None, // LSLWHiRd
2432	CEFBS_None, // LSLWNRd
2433	CEFBS_None, // LSLWRd
2434	CEFBS_None, // LSRBNRd
2435	CEFBS_None, // LSRWLoRd
2436	CEFBS_None, // LSRWNRd
2437	CEFBS_None, // LSRWRd
2438	CEFBS_None, // Lsl16
2439	CEFBS_None, // Lsl32
2440	CEFBS_None, // Lsl8
2441	CEFBS_None, // Lsr16
2442	CEFBS_None, // Lsr32
2443	CEFBS_None, // Lsr8
2444	CEFBS_None, // NEGWRd
2445	CEFBS_None, // ORIWRdK
2446	CEFBS_None, // ORWRdRr
2447	CEFBS_None, // OUTWARr
2448	CEFBS_HasSRAM, // POPWRd
2449	CEFBS_HasSRAM, // PUSHWRr
2450	CEFBS_HasNonTinyEncoding, // ROLBRdR1
2451	CEFBS_HasTinyEncoding, // ROLBRdR17
2452	CEFBS_None, // ROLWRd
2453	CEFBS_None, // RORBRd
2454	CEFBS_None, // RORWRd
2455	CEFBS_None, // Rol16
2456	CEFBS_None, // Rol8
2457	CEFBS_None, // Ror16
2458	CEFBS_None, // Ror8
2459	CEFBS_None, // SBCIWRdK
2460	CEFBS_None, // SBCWRdRr
2461	CEFBS_None, // SEXT
2462	CEFBS_None, // SPREAD
2463	CEFBS_None, // SPWRITE
2464	CEFBS_None, // STDSPQRr
2465	CEFBS_HasSRAM, // STDWPtrQRr
2466	CEFBS_None, // STDWSPQRr
2467	CEFBS_HasSRAM_HasNonTinyEncoding, // STSWKRr
2468	CEFBS_HasSRAM, // STWPtrPdRr
2469	CEFBS_HasSRAM, // STWPtrPiRr
2470	CEFBS_HasSRAM, // STWPtrRr
2471	CEFBS_None, // SUBIWRdK
2472	CEFBS_None, // SUBWRdRr
2473	CEFBS_None, // Select16
2474	CEFBS_None, // Select8
2475	CEFBS_None, // ZEXT
2476	CEFBS_None, // ADCRdRr
2477	CEFBS_None, // ADDRdRr
2478	CEFBS_HasADDSUBIW, // ADIWRdK
2479	CEFBS_None, // ANDIRdK
2480	CEFBS_None, // ANDRdRr
2481	CEFBS_None, // ASRRd
2482	CEFBS_None, // BCLRs
2483	CEFBS_None, // BLD
2484	CEFBS_None, // BRBCsk
2485	CEFBS_None, // BRBSsk
2486	CEFBS_HasBREAK, // BREAK
2487	CEFBS_None, // BREQk
2488	CEFBS_None, // BRGEk
2489	CEFBS_None, // BRLOk
2490	CEFBS_None, // BRLTk
2491	CEFBS_None, // BRMIk
2492	CEFBS_None, // BRNEk
2493	CEFBS_None, // BRPLk
2494	CEFBS_None, // BRSHk
2495	CEFBS_None, // BSETs
2496	CEFBS_None, // BST
2497	CEFBS_HasJMPCALL, // CALLk
2498	CEFBS_None, // CBIAb
2499	CEFBS_None, // COMRd
2500	CEFBS_None, // CPCRdRr
2501	CEFBS_None, // CPIRdK
2502	CEFBS_None, // CPRdRr
2503	CEFBS_None, // CPSE
2504	CEFBS_None, // DECRd
2505	CEFBS_HasDES, // DESK
2506	CEFBS_HasEIJMPCALL, // EICALL
2507	CEFBS_HasEIJMPCALL, // EIJMP
2508	CEFBS_HasELPM, // ELPM
2509	CEFBS_HasELPMX, // ELPMRdZ
2510	CEFBS_HasELPMX, // ELPMRdZPi
2511	CEFBS_None, // EORRdRr
2512	CEFBS_SupportsMultiplication, // FMUL
2513	CEFBS_SupportsMultiplication, // FMULS
2514	CEFBS_SupportsMultiplication, // FMULSU
2515	CEFBS_HasIJMPCALL, // ICALL
2516	CEFBS_HasIJMPCALL, // IJMP
2517	CEFBS_None, // INCRd
2518	CEFBS_None, // INRdA
2519	CEFBS_HasJMPCALL, // JMPk
2520	CEFBS_SupportsRMW, // LACZRd
2521	CEFBS_SupportsRMW, // LASZRd
2522	CEFBS_SupportsRMW, // LATZRd
2523	CEFBS_HasSRAM_HasNonTinyEncoding, // LDDRdPtrQ
2524	CEFBS_None, // LDIRdK
2525	CEFBS_HasSRAM, // LDRdPtr
2526	CEFBS_HasSRAM, // LDRdPtrPd
2527	CEFBS_HasSRAM, // LDRdPtrPi
2528	CEFBS_HasSRAM_HasNonTinyEncoding, // LDSRdK
2529	CEFBS_HasSRAM_HasTinyEncoding, // LDSRdKTiny
2530	CEFBS_HasLPM, // LPM
2531	CEFBS_HasLPMX, // LPMRdZ
2532	CEFBS_HasLPMX, // LPMRdZPi
2533	CEFBS_None, // LSRRd
2534	CEFBS_None, // MOVRdRr
2535	CEFBS_HasMOVW, // MOVWRdRr
2536	CEFBS_SupportsMultiplication, // MULRdRr
2537	CEFBS_SupportsMultiplication, // MULSRdRr
2538	CEFBS_SupportsMultiplication, // MULSURdRr
2539	CEFBS_None, // NEGRd
2540	CEFBS_None, // NOP
2541	CEFBS_None, // ORIRdK
2542	CEFBS_None, // ORRdRr
2543	CEFBS_None, // OUTARr
2544	CEFBS_HasSRAM, // POPRd
2545	CEFBS_HasSRAM, // PUSHRr
2546	CEFBS_None, // RCALLk
2547	CEFBS_None, // RET
2548	CEFBS_None, // RETI
2549	CEFBS_None, // RJMPk
2550	CEFBS_None, // RORRd
2551	CEFBS_None, // SBCIRdK
2552	CEFBS_None, // SBCRdRr
2553	CEFBS_None, // SBIAb
2554	CEFBS_None, // SBICAb
2555	CEFBS_None, // SBISAb
2556	CEFBS_HasADDSUBIW, // SBIWRdK
2557	CEFBS_None, // SBRCRrB
2558	CEFBS_None, // SBRSRrB
2559	CEFBS_None, // SLEEP
2560	CEFBS_HasSPM, // SPM
2561	CEFBS_HasSPMX, // SPMZPi
2562	CEFBS_HasSRAM_HasNonTinyEncoding, // STDPtrQRr
2563	CEFBS_HasSRAM, // STPtrPdRr
2564	CEFBS_HasSRAM, // STPtrPiRr
2565	CEFBS_HasSRAM, // STPtrRr
2566	CEFBS_HasSRAM_HasNonTinyEncoding, // STSKRr
2567	CEFBS_HasSRAM_HasTinyEncoding, // STSKRrTiny
2568	CEFBS_None, // SUBIRdK
2569	CEFBS_None, // SUBRdRr
2570	CEFBS_None, // SWAPRd
2571	CEFBS_None, // WDR
2572	CEFBS_SupportsRMW, // XCHZRd
2573	};
2574
2575	assert(Opcode < `527`);
2576	return FeatureBitsets[RequiredFeaturesRefs[Opcode]];
2577	}
2578
2579
2580	} // namespace llvm::AVR_MC
2581
2582	#endif // GET_COMPUTE_FEATURES
2583
2584	#ifdef GET_AVAILABLE_OPCODE_CHECKER
2585	#undef GET_AVAILABLE_OPCODE_CHECKER
2586
2587	namespace llvm::AVR_MC {
2588
2589	bool isOpcodeAvailable(unsigned Opcode, const FeatureBitset &Features) {
2590	FeatureBitset AvailableFeatures = computeAvailableFeatures(Features);
2591	FeatureBitset RequiredFeatures = computeRequiredFeatures(Opcode);
2592	FeatureBitset MissingFeatures =
2593	(AvailableFeatures & RequiredFeatures) ^
2594	RequiredFeatures;
2595	return !MissingFeatures.any();
2596	}
2597
2598	} // namespace llvm::AVR_MC
2599
2600	#endif // GET_AVAILABLE_OPCODE_CHECKER
2601
2602	#ifdef ENABLE_INSTR_PREDICATE_VERIFIER
2603	#undef ENABLE_INSTR_PREDICATE_VERIFIER
2604
2605	#include <sstream>
2606
2607	namespace llvm::AVR_MC {
2608
2609	#ifndef NDEBUG
2610	static const char *SubtargetFeatureNames[] = {
2611	"Feature_HasADDSUBIW",
2612	"Feature_HasBREAK",
2613	"Feature_HasDES",
2614	"Feature_HasEIJMPCALL",
2615	"Feature_HasELPM",
2616	"Feature_HasELPMX",
2617	"Feature_HasIJMPCALL",
2618	"Feature_HasJMPCALL",
2619	"Feature_HasLPM",
2620	"Feature_HasLPMX",
2621	"Feature_HasMOVW",
2622	"Feature_HasNonTinyEncoding",
2623	"Feature_HasSPM",
2624	"Feature_HasSPMX",
2625	"Feature_HasSRAM",
2626	"Feature_HasSmallStack",
2627	"Feature_HasTinyEncoding",
2628	"Feature_SupportsMultiplication",
2629	"Feature_SupportsRMW",
2630	nullptr
2631	};
2632
2633	#endif // NDEBUG
2634
2635	void verifyInstructionPredicates(
2636	unsigned Opcode, const FeatureBitset &Features) {
2637	#ifndef NDEBUG
2638	FeatureBitset AvailableFeatures = computeAvailableFeatures(Features);
2639	FeatureBitset RequiredFeatures = computeRequiredFeatures(Opcode);
2640	FeatureBitset MissingFeatures =
2641	(AvailableFeatures & RequiredFeatures) ^
2642	RequiredFeatures;
2643	if (MissingFeatures.any()) {
2644	std::ostringstream Msg;
2645	Msg << "Attempting to emit " << &AVRInstrNameData[AVRInstrNameIndices[Opcode]]
2646	<< " instruction but the ";
2647	for (unsigned i = `0`, e = MissingFeatures.size(); i != e; ++i)
2648	if (MissingFeatures.test(i))
2649	Msg << SubtargetFeatureNames[i] << " ";
2650	Msg << "predicate(s) are not met";
2651	report_fatal_error(Msg.str().c_str());
2652	}
2653	#endif // NDEBUG
2654	}
2655
2656	} // namespace llvm::AVR_MC
2657
2658	#endif // ENABLE_INSTR_PREDICATE_VERIFIER
2659
2660

Browse the source code of llvm_projects/build/lib/Target/AVR/AVRGenInstrInfo.inc