AVRGenInstrInfo.inc source code [llvm_projects/build/lib/Target/AVR/AVRGenInstrInfo.inc]

1	/===- TableGen'erated file -------------------------------------- C++ --===\
2	\| \|
3	\| Target Instruction Enum Values and Descriptors \|
4	\| \|
5	\| Automatically generated file, do not edit! \|
6	\| \|
7	\===----------------------------------------------------------------------===/
8
9	#ifdef GET_INSTRINFO_ENUM
10	#undef GET_INSTRINFO_ENUM
11
12	namespace llvm::AVR {
13
14	enum {
15	PHI = `0`, // Target.td:1200
16	INLINEASM = `1`, // Target.td:1206
17	INLINEASM_BR = `2`, // Target.td:1212
18	CFI_INSTRUCTION = `3`, // Target.td:1221
19	EH_LABEL = `4`, // Target.td:1230
20	GC_LABEL = `5`, // Target.td:1239
21	ANNOTATION_LABEL = `6`, // Target.td:1248
22	KILL = `7`, // Target.td:1256
23	EXTRACT_SUBREG = `8`, // Target.td:1263
24	INSERT_SUBREG = `9`, // Target.td:1269
25	IMPLICIT_DEF = `10`, // Target.td:1276
26	INIT_UNDEF = `11`, // Target.td:1285
27	SUBREG_TO_REG = `12`, // Target.td:1292
28	COPY_TO_REGCLASS = `13`, // Target.td:1298
29	DBG_VALUE = `14`, // Target.td:1305
30	DBG_VALUE_LIST = `15`, // Target.td:1312
31	DBG_INSTR_REF = `16`, // Target.td:1319
32	DBG_PHI = `17`, // Target.td:1326
33	DBG_LABEL = `18`, // Target.td:1333
34	REG_SEQUENCE = `19`, // Target.td:1340
35	COPY = `20`, // Target.td:1347
36	COPY_LANEMASK = `21`, // Target.td:1355
37	BUNDLE = `22`, // Target.td:1362
38	LIFETIME_START = `23`, // Target.td:1368
39	LIFETIME_END = `24`, // Target.td:1375
40	PSEUDO_PROBE = `25`, // Target.td:1382
41	ARITH_FENCE = `26`, // Target.td:1389
42	STACKMAP = `27`, // Target.td:1398
43	FENTRY_CALL = `28`, // Target.td:1533
44	PATCHPOINT = `29`, // Target.td:1406
45	LOAD_STACK_GUARD = `30`, // Target.td:1424
46	PREALLOCATED_SETUP = `31`, // Target.td:1432
47	PREALLOCATED_ARG = `32`, // Target.td:1438
48	STATEPOINT = `33`, // Target.td:1415
49	LOCAL_ESCAPE = `34`, // Target.td:1444
50	FAULTING_OP = `35`, // Target.td:1453
51	PATCHABLE_OP = `36`, // Target.td:1473
52	PATCHABLE_FUNCTION_ENTER = `37`, // Target.td:1481
53	PATCHABLE_RET = `38`, // Target.td:1488
54	PATCHABLE_FUNCTION_EXIT = `39`, // Target.td:1497
55	PATCHABLE_TAIL_CALL = `40`, // Target.td:1505
56	PATCHABLE_EVENT_CALL = `41`, // Target.td:1513
57	PATCHABLE_TYPED_EVENT_CALL = `42`, // Target.td:1523
58	ICALL_BRANCH_FUNNEL = `43`, // Target.td:1543
59	FAKE_USE = `44`, // Target.td:1463
60	MEMBARRIER = `45`, // Target.td:1549
61	JUMP_TABLE_DEBUG_INFO = `46`, // Target.td:1557
62	RELOC_NONE = `47`, // Target.td:1565
63	CONVERGENCECTRL_ENTRY = `48`, // Target.td:1576
64	CONVERGENCECTRL_ANCHOR = `49`, // Target.td:1572
65	CONVERGENCECTRL_LOOP = `50`, // Target.td:1580
66	CONVERGENCECTRL_GLUE = `51`, // Target.td:1584
67	G_ASSERT_SEXT = `52`, // GenericOpcodes.td:1865
68	G_ASSERT_ZEXT = `53`, // GenericOpcodes.td:1857
69	G_ASSERT_ALIGN = `54`, // GenericOpcodes.td:1872
70	G_ADD = `55`, // GenericOpcodes.td:300
71	G_SUB = `56`, // GenericOpcodes.td:308
72	G_MUL = `57`, // GenericOpcodes.td:316
73	G_SDIV = `58`, // GenericOpcodes.td:324
74	G_UDIV = `59`, // GenericOpcodes.td:332
75	G_SREM = `60`, // GenericOpcodes.td:340
76	G_UREM = `61`, // GenericOpcodes.td:348
77	G_SDIVREM = `62`, // GenericOpcodes.td:356
78	G_UDIVREM = `63`, // GenericOpcodes.td:364
79	G_AND = `64`, // GenericOpcodes.td:372
80	G_OR = `65`, // GenericOpcodes.td:380
81	G_XOR = `66`, // GenericOpcodes.td:388
82	G_ABDS = `67`, // GenericOpcodes.td:417
83	G_ABDU = `68`, // GenericOpcodes.td:425
84	G_UAVGFLOOR = `69`, // GenericOpcodes.td:433
85	G_UAVGCEIL = `70`, // GenericOpcodes.td:440
86	G_SAVGFLOOR = `71`, // GenericOpcodes.td:447
87	G_SAVGCEIL = `72`, // GenericOpcodes.td:454
88	G_IMPLICIT_DEF = `73`, // GenericOpcodes.td:110
89	G_PHI = `74`, // GenericOpcodes.td:116
90	G_FRAME_INDEX = `75`, // GenericOpcodes.td:122
91	G_GLOBAL_VALUE = `76`, // GenericOpcodes.td:128
92	G_PTRAUTH_GLOBAL_VALUE = `77`, // GenericOpcodes.td:134
93	G_CONSTANT_POOL = `78`, // GenericOpcodes.td:140
94	G_EXTRACT = `79`, // GenericOpcodes.td:1472
95	G_UNMERGE_VALUES = `80`, // GenericOpcodes.td:1484
96	G_INSERT = `81`, // GenericOpcodes.td:1492
97	G_MERGE_VALUES = `82`, // GenericOpcodes.td:1502
98	G_BUILD_VECTOR = `83`, // GenericOpcodes.td:1521
99	G_BUILD_VECTOR_TRUNC = `84`, // GenericOpcodes.td:1530
100	G_CONCAT_VECTORS = `85`, // GenericOpcodes.td:1537
101	G_PTRTOINT = `86`, // GenericOpcodes.td:152
102	G_INTTOPTR = `87`, // GenericOpcodes.td:146
103	G_BITCAST = `88`, // GenericOpcodes.td:158
104	G_FREEZE = `89`, // GenericOpcodes.td:277
105	G_CONSTANT_FOLD_BARRIER = `90`, // GenericOpcodes.td:1879
106	G_INTRINSIC_FPTRUNC_ROUND = `91`, // GenericOpcodes.td:1263
107	G_INTRINSIC_TRUNC = `92`, // GenericOpcodes.td:1269
108	G_INTRINSIC_ROUND = `93`, // GenericOpcodes.td:1275
109	G_INTRINSIC_LRINT = `94`, // GenericOpcodes.td:1281
110	G_INTRINSIC_LLRINT = `95`, // GenericOpcodes.td:1287
111	G_INTRINSIC_ROUNDEVEN = `96`, // GenericOpcodes.td:1293
112	G_READCYCLECOUNTER = `97`, // GenericOpcodes.td:1299
113	G_READSTEADYCOUNTER = `98`, // GenericOpcodes.td:1305
114	G_LOAD = `99`, // GenericOpcodes.td:1332
115	G_SEXTLOAD = `100`, // GenericOpcodes.td:1340
116	G_ZEXTLOAD = `101`, // GenericOpcodes.td:1348
117	G_INDEXED_LOAD = `102`, // GenericOpcodes.td:1358
118	G_INDEXED_SEXTLOAD = `103`, // GenericOpcodes.td:1366
119	G_INDEXED_ZEXTLOAD = `104`, // GenericOpcodes.td:1374
120	G_STORE = `105`, // GenericOpcodes.td:1382
121	G_INDEXED_STORE = `106`, // GenericOpcodes.td:1390
122	G_ATOMIC_CMPXCHG_WITH_SUCCESS = `107`, // GenericOpcodes.td:1400
123	G_ATOMIC_CMPXCHG = `108`, // GenericOpcodes.td:1410
124	G_ATOMICRMW_XCHG = `109`, // GenericOpcodes.td:1428
125	G_ATOMICRMW_ADD = `110`, // GenericOpcodes.td:1429
126	G_ATOMICRMW_SUB = `111`, // GenericOpcodes.td:1430
127	G_ATOMICRMW_AND = `112`, // GenericOpcodes.td:1431
128	G_ATOMICRMW_NAND = `113`, // GenericOpcodes.td:1432
129	G_ATOMICRMW_OR = `114`, // GenericOpcodes.td:1433
130	G_ATOMICRMW_XOR = `115`, // GenericOpcodes.td:1434
131	G_ATOMICRMW_MAX = `116`, // GenericOpcodes.td:1435
132	G_ATOMICRMW_MIN = `117`, // GenericOpcodes.td:1436
133	G_ATOMICRMW_UMAX = `118`, // GenericOpcodes.td:1437
134	G_ATOMICRMW_UMIN = `119`, // GenericOpcodes.td:1438
135	G_ATOMICRMW_FADD = `120`, // GenericOpcodes.td:1439
136	G_ATOMICRMW_FSUB = `121`, // GenericOpcodes.td:1440
137	G_ATOMICRMW_FMAX = `122`, // GenericOpcodes.td:1441
138	G_ATOMICRMW_FMIN = `123`, // GenericOpcodes.td:1442
139	G_ATOMICRMW_FMAXIMUM = `124`, // GenericOpcodes.td:1443
140	G_ATOMICRMW_FMINIMUM = `125`, // GenericOpcodes.td:1444
141	G_ATOMICRMW_UINC_WRAP = `126`, // GenericOpcodes.td:1445
142	G_ATOMICRMW_UDEC_WRAP = `127`, // GenericOpcodes.td:1446
143	G_ATOMICRMW_USUB_COND = `128`, // GenericOpcodes.td:1447
144	G_ATOMICRMW_USUB_SAT = `129`, // GenericOpcodes.td:1448
145	G_FENCE = `130`, // GenericOpcodes.td:1450
146	G_PREFETCH = `131`, // GenericOpcodes.td:1457
147	G_BRCOND = `132`, // GenericOpcodes.td:1592
148	G_BRINDIRECT = `133`, // GenericOpcodes.td:1601
149	G_INVOKE_REGION_START = `134`, // GenericOpcodes.td:1624
150	G_INTRINSIC = `135`, // GenericOpcodes.td:1544
151	G_INTRINSIC_W_SIDE_EFFECTS = `136`, // GenericOpcodes.td:1551
152	G_INTRINSIC_CONVERGENT = `137`, // GenericOpcodes.td:1560
153	G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS = `138`, // GenericOpcodes.td:1568
154	G_ANYEXT = `139`, // GenericOpcodes.td:44
155	G_TRUNC = `140`, // GenericOpcodes.td:83
156	G_TRUNC_SSAT_S = `141`, // GenericOpcodes.td:90
157	G_TRUNC_SSAT_U = `142`, // GenericOpcodes.td:97
158	G_TRUNC_USAT_U = `143`, // GenericOpcodes.td:104
159	G_CONSTANT = `144`, // GenericOpcodes.td:165
160	G_FCONSTANT = `145`, // GenericOpcodes.td:172
161	G_VASTART = `146`, // GenericOpcodes.td:178
162	G_VAARG = `147`, // GenericOpcodes.td:185
163	G_SEXT = `148`, // GenericOpcodes.td:52
164	G_SEXT_INREG = `149`, // GenericOpcodes.td:66
165	G_ZEXT = `150`, // GenericOpcodes.td:74
166	G_SHL = `151`, // GenericOpcodes.td:396
167	G_LSHR = `152`, // GenericOpcodes.td:403
168	G_ASHR = `153`, // GenericOpcodes.td:410
169	G_FSHL = `154`, // GenericOpcodes.td:462
170	G_FSHR = `155`, // GenericOpcodes.td:470
171	G_ROTR = `156`, // GenericOpcodes.td:477
172	G_ROTL = `157`, // GenericOpcodes.td:484
173	G_ICMP = `158`, // GenericOpcodes.td:491
174	G_FCMP = `159`, // GenericOpcodes.td:498
175	G_SCMP = `160`, // GenericOpcodes.td:505
176	G_UCMP = `161`, // GenericOpcodes.td:512
177	G_SELECT = `162`, // GenericOpcodes.td:519
178	G_UADDO = `163`, // GenericOpcodes.td:584
179	G_UADDE = `164`, // GenericOpcodes.td:592
180	G_USUBO = `165`, // GenericOpcodes.td:614
181	G_USUBE = `166`, // GenericOpcodes.td:620
182	G_SADDO = `167`, // GenericOpcodes.td:599
183	G_SADDE = `168`, // GenericOpcodes.td:607
184	G_SSUBO = `169`, // GenericOpcodes.td:627
185	G_SSUBE = `170`, // GenericOpcodes.td:634
186	G_UMULO = `171`, // GenericOpcodes.td:641
187	G_SMULO = `172`, // GenericOpcodes.td:649
188	G_UMULH = `173`, // GenericOpcodes.td:658
189	G_SMULH = `174`, // GenericOpcodes.td:667
190	G_UADDSAT = `175`, // GenericOpcodes.td:679
191	G_SADDSAT = `176`, // GenericOpcodes.td:687
192	G_USUBSAT = `177`, // GenericOpcodes.td:695
193	G_SSUBSAT = `178`, // GenericOpcodes.td:703
194	G_USHLSAT = `179`, // GenericOpcodes.td:711
195	G_SSHLSAT = `180`, // GenericOpcodes.td:719
196	G_SMULFIX = `181`, // GenericOpcodes.td:731
197	G_UMULFIX = `182`, // GenericOpcodes.td:738
198	G_SMULFIXSAT = `183`, // GenericOpcodes.td:748
199	G_UMULFIXSAT = `184`, // GenericOpcodes.td:755
200	G_SDIVFIX = `185`, // GenericOpcodes.td:766
201	G_UDIVFIX = `186`, // GenericOpcodes.td:773
202	G_SDIVFIXSAT = `187`, // GenericOpcodes.td:783
203	G_UDIVFIXSAT = `188`, // GenericOpcodes.td:790
204	G_FADD = `189`, // GenericOpcodes.td:963
205	G_FSUB = `190`, // GenericOpcodes.td:971
206	G_FMUL = `191`, // GenericOpcodes.td:979
207	G_FMA = `192`, // GenericOpcodes.td:988
208	G_FMAD = `193`, // GenericOpcodes.td:997
209	G_FDIV = `194`, // GenericOpcodes.td:1005
210	G_FREM = `195`, // GenericOpcodes.td:1012
211	G_FMODF = `196`, // GenericOpcodes.td:1019
212	G_FPOW = `197`, // GenericOpcodes.td:1026
213	G_FPOWI = `198`, // GenericOpcodes.td:1033
214	G_FEXP = `199`, // GenericOpcodes.td:1040
215	G_FEXP2 = `200`, // GenericOpcodes.td:1047
216	G_FEXP10 = `201`, // GenericOpcodes.td:1054
217	G_FLOG = `202`, // GenericOpcodes.td:1061
218	G_FLOG2 = `203`, // GenericOpcodes.td:1068
219	G_FLOG10 = `204`, // GenericOpcodes.td:1075
220	G_FLDEXP = `205`, // GenericOpcodes.td:1082
221	G_FFREXP = `206`, // GenericOpcodes.td:1089
222	G_FNEG = `207`, // GenericOpcodes.td:801
223	G_FPEXT = `208`, // GenericOpcodes.td:807
224	G_FPTRUNC = `209`, // GenericOpcodes.td:813
225	G_FPTOSI = `210`, // GenericOpcodes.td:819
226	G_FPTOUI = `211`, // GenericOpcodes.td:825
227	G_SITOFP = `212`, // GenericOpcodes.td:831
228	G_UITOFP = `213`, // GenericOpcodes.td:837
229	G_FPTOSI_SAT = `214`, // GenericOpcodes.td:843
230	G_FPTOUI_SAT = `215`, // GenericOpcodes.td:849
231	G_FABS = `216`, // GenericOpcodes.td:855
232	G_FCOPYSIGN = `217`, // GenericOpcodes.td:861
233	G_IS_FPCLASS = `218`, // GenericOpcodes.td:874
234	G_FCANONICALIZE = `219`, // GenericOpcodes.td:867
235	G_FMINNUM = `220`, // GenericOpcodes.td:887
236	G_FMAXNUM = `221`, // GenericOpcodes.td:894
237	G_FMINNUM_IEEE = `222`, // GenericOpcodes.td:912
238	G_FMAXNUM_IEEE = `223`, // GenericOpcodes.td:919
239	G_FMINIMUM = `224`, // GenericOpcodes.td:929
240	G_FMAXIMUM = `225`, // GenericOpcodes.td:936
241	G_FMINIMUMNUM = `226`, // GenericOpcodes.td:944
242	G_FMAXIMUMNUM = `227`, // GenericOpcodes.td:951
243	G_GET_FPENV = `228`, // GenericOpcodes.td:1219
244	G_SET_FPENV = `229`, // GenericOpcodes.td:1226
245	G_RESET_FPENV = `230`, // GenericOpcodes.td:1233
246	G_GET_FPMODE = `231`, // GenericOpcodes.td:1240
247	G_SET_FPMODE = `232`, // GenericOpcodes.td:1247
248	G_RESET_FPMODE = `233`, // GenericOpcodes.td:1254
249	G_GET_ROUNDING = `234`, // GenericOpcodes.td:1311
250	G_SET_ROUNDING = `235`, // GenericOpcodes.td:1317
251	G_PTR_ADD = `236`, // GenericOpcodes.td:526
252	G_PTRMASK = `237`, // GenericOpcodes.td:534
253	G_SMIN = `238`, // GenericOpcodes.td:541
254	G_SMAX = `239`, // GenericOpcodes.td:549
255	G_UMIN = `240`, // GenericOpcodes.td:557
256	G_UMAX = `241`, // GenericOpcodes.td:565
257	G_ABS = `242`, // GenericOpcodes.td:573
258	G_LROUND = `243`, // GenericOpcodes.td:283
259	G_LLROUND = `244`, // GenericOpcodes.td:289
260	G_BR = `245`, // GenericOpcodes.td:1582
261	G_BRJT = `246`, // GenericOpcodes.td:1612
262	G_VSCALE = `247`, // GenericOpcodes.td:1512
263	G_INSERT_SUBVECTOR = `248`, // GenericOpcodes.td:1656
264	G_EXTRACT_SUBVECTOR = `249`, // GenericOpcodes.td:1663
265	G_INSERT_VECTOR_ELT = `250`, // GenericOpcodes.td:1670
266	G_EXTRACT_VECTOR_ELT = `251`, // GenericOpcodes.td:1677
267	G_SHUFFLE_VECTOR = `252`, // GenericOpcodes.td:1687
268	G_SPLAT_VECTOR = `253`, // GenericOpcodes.td:1694
269	G_STEP_VECTOR = `254`, // GenericOpcodes.td:1701
270	G_VECTOR_COMPRESS = `255`, // GenericOpcodes.td:1708
271	G_CTTZ = `256`, // GenericOpcodes.td:205
272	G_CTTZ_ZERO_UNDEF = `257`, // GenericOpcodes.td:211
273	G_CTLZ = `258`, // GenericOpcodes.td:193
274	G_CTLZ_ZERO_UNDEF = `259`, // GenericOpcodes.td:199
275	G_CTLS = `260`, // GenericOpcodes.td:217
276	G_CTPOP = `261`, // GenericOpcodes.td:223
277	G_BSWAP = `262`, // GenericOpcodes.td:229
278	G_BITREVERSE = `263`, // GenericOpcodes.td:235
279	G_FCEIL = `264`, // GenericOpcodes.td:1096
280	G_FCOS = `265`, // GenericOpcodes.td:1103
281	G_FSIN = `266`, // GenericOpcodes.td:1110
282	G_FSINCOS = `267`, // GenericOpcodes.td:1117
283	G_FTAN = `268`, // GenericOpcodes.td:1124
284	G_FACOS = `269`, // GenericOpcodes.td:1131
285	G_FASIN = `270`, // GenericOpcodes.td:1138
286	G_FATAN = `271`, // GenericOpcodes.td:1145
287	G_FATAN2 = `272`, // GenericOpcodes.td:1152
288	G_FCOSH = `273`, // GenericOpcodes.td:1159
289	G_FSINH = `274`, // GenericOpcodes.td:1166
290	G_FTANH = `275`, // GenericOpcodes.td:1173
291	G_FSQRT = `276`, // GenericOpcodes.td:1183
292	G_FFLOOR = `277`, // GenericOpcodes.td:1190
293	G_FRINT = `278`, // GenericOpcodes.td:1197
294	G_FNEARBYINT = `279`, // GenericOpcodes.td:1204
295	G_ADDRSPACE_CAST = `280`, // GenericOpcodes.td:241
296	G_BLOCK_ADDR = `281`, // GenericOpcodes.td:247
297	G_JUMP_TABLE = `282`, // GenericOpcodes.td:253
298	G_DYN_STACKALLOC = `283`, // GenericOpcodes.td:259
299	G_STACKSAVE = `284`, // GenericOpcodes.td:265
300	G_STACKRESTORE = `285`, // GenericOpcodes.td:271
301	G_STRICT_FADD = `286`, // GenericOpcodes.td:1758
302	G_STRICT_FSUB = `287`, // GenericOpcodes.td:1759
303	G_STRICT_FMUL = `288`, // GenericOpcodes.td:1760
304	G_STRICT_FDIV = `289`, // GenericOpcodes.td:1761
305	G_STRICT_FREM = `290`, // GenericOpcodes.td:1762
306	G_STRICT_FMA = `291`, // GenericOpcodes.td:1763
307	G_STRICT_FSQRT = `292`, // GenericOpcodes.td:1764
308	G_STRICT_FLDEXP = `293`, // GenericOpcodes.td:1765
309	G_READ_REGISTER = `294`, // GenericOpcodes.td:1631
310	G_WRITE_REGISTER = `295`, // GenericOpcodes.td:1641
311	G_MEMCPY = `296`, // GenericOpcodes.td:1771
312	G_MEMCPY_INLINE = `297`, // GenericOpcodes.td:1779
313	G_MEMMOVE = `298`, // GenericOpcodes.td:1787
314	G_MEMSET = `299`, // GenericOpcodes.td:1795
315	G_BZERO = `300`, // GenericOpcodes.td:1802
316	G_TRAP = `301`, // GenericOpcodes.td:1812
317	G_DEBUGTRAP = `302`, // GenericOpcodes.td:1819
318	G_UBSANTRAP = `303`, // GenericOpcodes.td:1825
319	G_VECREDUCE_SEQ_FADD = `304`, // GenericOpcodes.td:1724
320	G_VECREDUCE_SEQ_FMUL = `305`, // GenericOpcodes.td:1730
321	G_VECREDUCE_FADD = `306`, // GenericOpcodes.td:1736
322	G_VECREDUCE_FMUL = `307`, // GenericOpcodes.td:1737
323	G_VECREDUCE_FMAX = `308`, // GenericOpcodes.td:1739
324	G_VECREDUCE_FMIN = `309`, // GenericOpcodes.td:1740
325	G_VECREDUCE_FMAXIMUM = `310`, // GenericOpcodes.td:1741
326	G_VECREDUCE_FMINIMUM = `311`, // GenericOpcodes.td:1742
327	G_VECREDUCE_ADD = `312`, // GenericOpcodes.td:1744
328	G_VECREDUCE_MUL = `313`, // GenericOpcodes.td:1745
329	G_VECREDUCE_AND = `314`, // GenericOpcodes.td:1746
330	G_VECREDUCE_OR = `315`, // GenericOpcodes.td:1747
331	G_VECREDUCE_XOR = `316`, // GenericOpcodes.td:1748
332	G_VECREDUCE_SMAX = `317`, // GenericOpcodes.td:1749
333	G_VECREDUCE_SMIN = `318`, // GenericOpcodes.td:1750
334	G_VECREDUCE_UMAX = `319`, // GenericOpcodes.td:1751
335	G_VECREDUCE_UMIN = `320`, // GenericOpcodes.td:1752
336	G_SBFX = `321`, // GenericOpcodes.td:1837
337	G_UBFX = `322`, // GenericOpcodes.td:1845
338	ADCWRdRr = `323`, // AVRInstrInfo.td:397
339	ADDWRdRr = `324`, // AVRInstrInfo.td:378
340	ADJCALLSTACKDOWN = `325`, // AVRInstrInfo.td:346
341	ADJCALLSTACKUP = `326`, // AVRInstrInfo.td:356
342	ANDIWRdK = `327`, // AVRInstrInfo.td:583
343	ANDWRdRr = `328`, // AVRInstrInfo.td:543
344	ASRBNRd = `329`, // AVRInstrInfo.td:1357
345	ASRWLoRd = `330`, // AVRInstrInfo.td:1364
346	ASRWNRd = `331`, // AVRInstrInfo.td:1353
347	ASRWRd = `332`, // AVRInstrInfo.td:1361
348	Asr16 = `333`, // AVRInstrInfo.td:1625
349	Asr32 = `334`, // AVRInstrInfo.td:1629
350	Asr8 = `335`, // AVRInstrInfo.td:1621
351	AtomicFence = `336`, // AVRInstrInfo.td:1044
352	AtomicLoad16 = `337`, // AVRInstrInfo.td:1022
353	AtomicLoad8 = `338`, // AVRInstrInfo.td:1021
354	AtomicLoadAdd16 = `339`, // AVRInstrInfo.td:1032
355	AtomicLoadAdd8 = `340`, // AVRInstrInfo.td:1031
356	AtomicLoadAnd16 = `341`, // AVRInstrInfo.td:1036
357	AtomicLoadAnd8 = `342`, // AVRInstrInfo.td:1035
358	AtomicLoadOr16 = `343`, // AVRInstrInfo.td:1038
359	AtomicLoadOr8 = `344`, // AVRInstrInfo.td:1037
360	AtomicLoadSub16 = `345`, // AVRInstrInfo.td:1034
361	AtomicLoadSub8 = `346`, // AVRInstrInfo.td:1033
362	AtomicLoadXor16 = `347`, // AVRInstrInfo.td:1040
363	AtomicLoadXor8 = `348`, // AVRInstrInfo.td:1039
364	AtomicStore16 = `349`, // AVRInstrInfo.td:1025
365	AtomicStore8 = `350`, // AVRInstrInfo.td:1024
366	COMWRd = `351`, // AVRInstrInfo.td:613
367	CPCWRdRr = `352`, // AVRInstrInfo.td:736
368	CPWRdRr = `353`, // AVRInstrInfo.td:721
369	CopyZero = `354`, // AVRInstrInfo.td:1637
370	ELPMBRdZ = `355`, // AVRInstrInfo.td:1221
371	ELPMBRdZPi = `356`, // AVRInstrInfo.td:1233
372	ELPMWRdZ = `357`, // AVRInstrInfo.td:1226
373	ELPMWRdZPi = `358`, // AVRInstrInfo.td:1237
374	EORWRdRr = `359`, // AVRInstrInfo.td:569
375	FRMIDX = `360`, // AVRInstrInfo.td:1530
376	INWRdA = `361`, // AVRInstrInfo.td:1261
377	LDDWRdPtrQ = `362`, // AVRInstrInfo.td:970
378	LDDWRdYQ = `363`, // AVRInstrInfo.td:991
379	LDIWRdK = `364`, // AVRInstrInfo.td:874
380	LDSWRdK = `365`, // AVRInstrInfo.td:894
381	LDWRdPtr = `366`, // AVRInstrInfo.td:917
382	LDWRdPtrPd = `367`, // AVRInstrInfo.td:947
383	LDWRdPtrPi = `368`, // AVRInstrInfo.td:934
384	LPMBRdZ = `369`, // AVRInstrInfo.td:1179
385	LPMWRdZ = `370`, // AVRInstrInfo.td:1183
386	LPMWRdZPi = `371`, // AVRInstrInfo.td:1198
387	LSLBNRd = `372`, // AVRInstrInfo.td:1329
388	LSLWHiRd = `373`, // AVRInstrInfo.td:1322
389	LSLWNRd = `374`, // AVRInstrInfo.td:1325
390	LSLWRd = `375`, // AVRInstrInfo.td:1319
391	LSRBNRd = `376`, // AVRInstrInfo.td:1346
392	LSRWLoRd = `377`, // AVRInstrInfo.td:1339
393	LSRWNRd = `378`, // AVRInstrInfo.td:1342
394	LSRWRd = `379`, // AVRInstrInfo.td:1336
395	Lsl16 = `380`, // AVRInstrInfo.td:1581
396	Lsl32 = `381`, // AVRInstrInfo.td:1585
397	Lsl8 = `382`, // AVRInstrInfo.td:1577
398	Lsr16 = `383`, // AVRInstrInfo.td:1595
399	Lsr32 = `384`, // AVRInstrInfo.td:1599
400	Lsr8 = `385`, // AVRInstrInfo.td:1591
401	NEGWRd = `386`, // AVRInstrInfo.td:625
402	ORIWRdK = `387`, // AVRInstrInfo.td:596
403	ORWRdRr = `388`, // AVRInstrInfo.td:556
404	OUTWARr = `389`, // AVRInstrInfo.td:1270
405	POPWRd = `390`, // AVRInstrInfo.td:1291
406	PUSHWRr = `391`, // AVRInstrInfo.td:1282
407	ROLBRdR1 = `392`, // AVRInstrInfo.td:1368
408	ROLBRdR17 = `393`, // AVRInstrInfo.td:1373
409	ROLWRd = `394`, // AVRInstrInfo.td:1382
410	RORBRd = `395`, // AVRInstrInfo.td:1377
411	RORWRd = `396`, // AVRInstrInfo.td:1388
412	Rol16 = `397`, // AVRInstrInfo.td:1609
413	Rol8 = `398`, // AVRInstrInfo.td:1605
414	Ror16 = `399`, // AVRInstrInfo.td:1617
415	Ror8 = `400`, // AVRInstrInfo.td:1613
416	SBCIWRdK = `401`, // AVRInstrInfo.td:469
417	SBCWRdRr = `402`, // AVRInstrInfo.td:458
418	SEXT = `403`, // AVRInstrInfo.td:1522
419	SPREAD = `404`, // AVRInstrInfo.td:1558
420	SPWRITE = `405`, // AVRInstrInfo.td:1561
421	STDSPQRr = `406`, // AVRInstrInfo.td:1545
422	STDWPtrQRr = `407`, // AVRInstrInfo.td:1167
423	STDWSPQRr = `408`, // AVRInstrInfo.td:1552
424	STSWKRr = `409`, // AVRInstrInfo.td:1065
425	STWPtrPdRr = `410`, // AVRInstrInfo.td:1137
426	STWPtrPiRr = `411`, // AVRInstrInfo.td:1112
427	STWPtrRr = `412`, // AVRInstrInfo.td:1088
428	SUBIWRdK = `413`, // AVRInstrInfo.td:438
429	SUBWRdRr = `414`, // AVRInstrInfo.td:425
430	Select16 = `415`, // AVRInstrInfo.td:1571
431	Select8 = `416`, // AVRInstrInfo.td:1565
432	ZEXT = `417`, // AVRInstrInfo.td:1525
433	ADCRdRr = `418`, // AVRInstrInfo.td:385
434	ADDRdRr = `419`, // AVRInstrInfo.td:368
435	ADIWRdK = `420`, // AVRInstrInfo.td:403
436	ANDIRdK = `421`, // AVRInstrInfo.td:574
437	ANDRdRr = `422`, // AVRInstrInfo.td:534
438	ASRRd = `423`, // AVRInstrInfo.td:1350
439	BCLRs = `424`, // AVRInstrInfo.td:1446
440	BLD = `425`, // AVRInstrInfo.td:1419
441	BRBCsk = `426`, // AVRInstrInfo.td:775
442	BRBSsk = `427`, // AVRInstrInfo.td:770
443	BREAK = `428`, // AVRInstrInfo.td:1490
444	BREQk = `429`, // AVRInstrInfo.td:826
445	BRGEk = `430`, // AVRInstrInfo.td:844
446	BRLOk = `431`, // AVRInstrInfo.td:835
447	BRLTk = `432`, // AVRInstrInfo.td:847
448	BRMIk = `433`, // AVRInstrInfo.td:838
449	BRNEk = `434`, // AVRInstrInfo.td:829
450	BRPLk = `435`, // AVRInstrInfo.td:841
451	BRSHk = `436`, // AVRInstrInfo.td:832
452	BSETs = `437`, // AVRInstrInfo.td:1445
453	BST = `438`, // AVRInstrInfo.td:1416
454	CALLk = `439`, // AVRInstrInfo.td:688
455	CBIAb = `440`, // AVRInstrInfo.td:1408
456	COMRd = `441`, // AVRInstrInfo.td:605
457	CPCRdRr = `442`, // AVRInstrInfo.td:726
458	CPIRdK = `443`, // AVRInstrInfo.td:742
459	CPRdRr = `444`, // AVRInstrInfo.td:712
460	CPSE = `445`, // AVRInstrInfo.td:709
461	DECRd = `446`, // AVRInstrInfo.td:483
462	DESK = `447`, // AVRInstrInfo.td:525
463	EICALL = `448`, // AVRInstrInfo.td:678
464	EIJMP = `449`, // AVRInstrInfo.td:652
465	ELPM = `450`, // AVRInstrInfo.td:1207
466	ELPMRdZ = `451`, // AVRInstrInfo.td:1210
467	ELPMRdZPi = `452`, // AVRInstrInfo.td:1215
468	EORRdRr = `453`, // AVRInstrInfo.td:560
469	FMUL = `454`, // AVRInstrInfo.td:509
470	FMULS = `455`, // AVRInstrInfo.td:513
471	FMULSU = `456`, // AVRInstrInfo.td:517
472	ICALL = `457`, // AVRInstrInfo.td:672
473	IJMP = `458`, // AVRInstrInfo.td:648
474	INCRd = `459`, // AVRInstrInfo.td:479
475	INRdA = `460`, // AVRInstrInfo.td:1258
476	JMPk = `461`, // AVRInstrInfo.td:655
477	LACZRd = `462`, // AVRInstrInfo.td:1304
478	LASZRd = `463`, // AVRInstrInfo.td:1301
479	LATZRd = `464`, // AVRInstrInfo.td:1307
480	LDDRdPtrQ = `465`, // AVRInstrInfo.td:954
481	LDIRdK = `466`, // AVRInstrInfo.td:866
482	LDRdPtr = `467`, // AVRInstrInfo.td:902
483	LDRdPtrPd = `468`, // AVRInstrInfo.td:938
484	LDRdPtrPi = `469`, // AVRInstrInfo.td:926
485	LDSRdK = `470`, // AVRInstrInfo.td:880
486	LDSRdKTiny = `471`, // AVRInstrInfo.td:885
487	LPM = `472`, // AVRInstrInfo.td:1174
488	LPMRdZ = `473`, // AVRInstrInfo.td:1187
489	LPMRdZPi = `474`, // AVRInstrInfo.td:1194
490	LSRRd = `475`, // AVRInstrInfo.td:1333
491	MOVRdRr = `476`, // AVRInstrInfo.td:856
492	MOVWRdRr = `477`, // AVRInstrInfo.td:859
493	MULRdRr = `478`, // AVRInstrInfo.td:496
494	MULSRdRr = `479`, // AVRInstrInfo.td:500
495	MULSURdRr = `480`, // AVRInstrInfo.td:505
496	NEGRd = `481`, // AVRInstrInfo.td:616
497	NOP = `482`, // AVRInstrInfo.td:1499
498	ORIRdK = `483`, // AVRInstrInfo.td:587
499	ORRdRr = `484`, // AVRInstrInfo.td:547
500	OUTARr = `485`, // AVRInstrInfo.td:1267
501	POPRd = `486`, // AVRInstrInfo.td:1288
502	PUSHRr = `487`, // AVRInstrInfo.td:1278
503	RCALLk = `488`, // AVRInstrInfo.td:666
504	RET = `489`, // AVRInstrInfo.td:697
505	RETI = `490`, // AVRInstrInfo.td:699
506	RJMPk = `491`, // AVRInstrInfo.td:645
507	RORRd = `492`, // AVRInstrInfo.td:1385
508	SBCIRdK = `493`, // AVRInstrInfo.td:462
509	SBCRdRr = `494`, // AVRInstrInfo.td:449
510	SBIAb = `495`, // AVRInstrInfo.td:1403
511	SBICAb = `496`, // AVRInstrInfo.td:759
512	SBISAb = `497`, // AVRInstrInfo.td:762
513	SBIWRdK = `498`, // AVRInstrInfo.td:442
514	SBRCRrB = `499`, // AVRInstrInfo.td:753
515	SBRSRrB = `500`, // AVRInstrInfo.td:756
516	SLEEP = `501`, // AVRInstrInfo.td:1506
517	SPM = `502`, // AVRInstrInfo.td:1246
518	SPMZPi = `503`, // AVRInstrInfo.td:1250
519	STDPtrQRr = `504`, // AVRInstrInfo.td:1150
520	STPtrPdRr = `505`, // AVRInstrInfo.td:1123
521	STPtrPiRr = `506`, // AVRInstrInfo.td:1098
522	STPtrRr = `507`, // AVRInstrInfo.td:1073
523	STSKRr = `508`, // AVRInstrInfo.td:1049
524	STSKRrTiny = `509`, // AVRInstrInfo.td:1054
525	SUBIRdK = `510`, // AVRInstrInfo.td:429
526	SUBRdRr = `511`, // AVRInstrInfo.td:415
527	SWAPRd = `512`, // AVRInstrInfo.td:1396
528	WDR = `513`, // AVRInstrInfo.td:1513
529	XCHZRd = `514`, // AVRInstrInfo.td:1298
530	INSTRUCTION_LIST_END = `515`
531	};
532
533	} // namespace llvm::AVR
534
535	#endif // GET_INSTRINFO_ENUM
536
537	#ifdef GET_INSTRINFO_SCHED_ENUM
538	#undef GET_INSTRINFO_SCHED_ENUM
539
540	namespace llvm::AVR::Sched {
541
542	enum {
543	NoInstrModel = `0`,
544	SCHED_LIST_END = `1`
545	};
546
547	} // namespace llvm::AVR::Sched
548
549	#endif // GET_INSTRINFO_SCHED_ENUM
550
551	#if defined(GET_INSTRINFO_MC_DESC) \|\| defined(GET_INSTRINFO_CTOR_DTOR)
552
553	namespace llvm {
554
555	struct AVRInstrTable {
556	MCInstrDesc Insts[`515`];
557	static_assert(alignof(MCInstrDesc) >= alignof(MCPhysReg), "Unwanted padding between Insts and ImplicitOps");
558	MCPhysReg ImplicitOps[`41`];
559	char Padding[sizeof(MCOperandInfo) - sizeof ImplicitOps % sizeof(MCOperandInfo)];
560	static_assert(alignof(MCInstrDesc) >= alignof(MCOperandInfo), "Unwanted padding between Insts and OperandInfo");
561	MCOperandInfo OperandInfo[`316`];
562	};
563	} // namespace llvm
564
565	#endif // defined(GET_INSTRINFO_MC_DESC) \|\| defined(GET_INSTRINFO_CTOR_DTOR)
566
567	#ifdef GET_INSTRINFO_MC_DESC
568	#undef GET_INSTRINFO_MC_DESC
569
570	namespace llvm {
571
572	static_assert((sizeof AVRInstrTable::ImplicitOps + sizeof AVRInstrTable::Padding) % sizeof(MCOperandInfo) == `0`);
573	static constexpr unsigned AVROpInfoBase = (sizeof AVRInstrTable::ImplicitOps + sizeof AVRInstrTable::Padding) / sizeof(MCOperandInfo);
574
575	extern const AVRInstrTable AVRDescs = {
576	{
577	{ `514`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `226`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // XCHZRd
578	{ `513`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // WDR
579	{ `512`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `241`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SWAPRd
580	{ `511`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `272`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SUBRdRr
581	{ `510`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `278`, `2`, `0`\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SUBIRdK
582	{ `509`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `314`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STSKRrTiny
583	{ `508`, `2`, `0`, `4`, `0`, `0`, `0`, AVROpInfoBase + `304`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STSKRr
584	{ `507`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `192`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STPtrRr
585	{ `506`, `4`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `310`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STPtrPiRr
586	{ `505`, `4`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `310`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STPtrPdRr
587	{ `504`, `3`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `307`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STDPtrQRr
588	{ `503`, `1`, `0`, `2`, `0`, `2`, `1`, AVROpInfoBase + `306`, `38`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SPMZPi
589	{ `502`, `0`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `1`, `9`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SPM
590	{ `501`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SLEEP
591	{ `500`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `286`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBRSRrB
592	{ `499`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `286`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBRCRrB
593	{ `498`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `275`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBIWRdK
594	{ `497`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `36`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBISAb
595	{ `496`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `36`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBICAb
596	{ `495`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `36`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBIAb
597	{ `494`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `272`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBCRdRr
598	{ `493`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `278`, `0`, `0`\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBCIRdK
599	{ `492`, `2`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `241`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RORRd
600	{ `491`, `1`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RJMPk
601	{ `490`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Return)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RETI
602	{ `489`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Return)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RET
603	{ `488`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `16`, `0`\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RCALLk
604	{ `487`, `1`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `196`, `10`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PUSHRr
605	{ `486`, `1`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `196`, `10`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // POPRd
606	{ `485`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `304`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // OUTARr
607	{ `484`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `272`, `2`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ORRdRr
608	{ `483`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `278`, `2`, `0`\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ORIRdK
609	{ `482`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // NOP
610	{ `481`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `241`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // NEGRd
611	{ `480`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `292`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MULSURdRr
612	{ `479`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `302`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MULSRdRr
613	{ `478`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `288`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MULRdRr
614	{ `477`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `194`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MOVWRdRr
615	{ `476`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `288`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MOVRdRr
616	{ `475`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `241`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSRRd
617	{ `474`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `226`, `9`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPMRdZPi
618	{ `473`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `226`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPMRdZ
619	{ `472`, `0`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `1`, `33`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPM
620	{ `471`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `290`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDSRdKTiny
621	{ `470`, `2`, `1`, `4`, `0`, `0`, `0`, AVROpInfoBase + `294`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDSRdK
622	{ `469`, `3`, `2`, `2`, `0`, `0`, `0`, AVROpInfoBase + `299`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDRdPtrPi
623	{ `468`, `3`, `2`, `2`, `0`, `0`, `0`, AVROpInfoBase + `299`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDRdPtrPd
624	{ `467`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `182`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDRdPtr
625	{ `466`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `290`, `0`, `0`\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDIRdK
626	{ `465`, `3`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `296`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDDRdPtrQ
627	{ `464`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `226`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LATZRd
628	{ `463`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `226`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LASZRd
629	{ `462`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `226`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LACZRd
630	{ `461`, `1`, `0`, `4`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // JMPk
631	{ `460`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `294`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INRdA
632	{ `459`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `241`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INCRd
633	{ `458`, `0`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `1`, `9`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::IndirectBranch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // IJMP
634	{ `457`, `0`, `0`, `2`, `0`, `2`, `0`, AVROpInfoBase + `1`, `6`, `0`\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ICALL
635	{ `456`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `292`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FMULSU
636	{ `455`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `292`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FMULS
637	{ `454`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `292`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FMUL
638	{ `453`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `272`, `2`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EORRdRr
639	{ `452`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `226`, `9`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMRdZPi
640	{ `451`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `226`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMRdZ
641	{ `450`, `0`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `1`, `33`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPM
642	{ `449`, `0`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `1`, `9`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::IndirectBranch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EIJMP
643	{ `448`, `0`, `0`, `2`, `0`, `2`, `0`, AVROpInfoBase + `1`, `6`, `0`\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EICALL
644	{ `447`, `1`, `0`, `2`, `0`, `0`, `16`, AVROpInfoBase + `1`, `17`, `0`\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DESK
645	{ `446`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `241`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DECRd
646	{ `445`, `2`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `288`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPSE
647	{ `444`, `2`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `288`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPRdRr
648	{ `443`, `2`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `290`, `2`, `0`\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPIRdK
649	{ `442`, `2`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `288`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPCRdRr
650	{ `441`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `241`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // COMRd
651	{ `440`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `36`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CBIAb
652	{ `439`, `1`, `0`, `4`, `0`, `1`, `0`, AVROpInfoBase + `0`, `16`, `0`\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CALLk
653	{ `438`, `2`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `286`, `2`, `0`\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BST
654	{ `437`, `1`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `1`, `2`, `0`\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BSETs
655	{ `436`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRSHk
656	{ `435`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRPLk
657	{ `434`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRNEk
658	{ `433`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRMIk
659	{ `432`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRLTk
660	{ `431`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRLOk
661	{ `430`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRGEk
662	{ `429`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BREQk
663	{ `428`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BREAK
664	{ `427`, `2`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `284`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRBSsk
665	{ `426`, `2`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `284`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRBCsk
666	{ `425`, `3`, `1`, `2`, `0`, `1`, `0`, AVROpInfoBase + `281`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BLD
667	{ `424`, `1`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `1`, `2`, `0`\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BCLRs
668	{ `423`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `241`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ASRRd
669	{ `422`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `272`, `2`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ANDRdRr
670	{ `421`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `278`, `2`, `0`\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ANDIRdK
671	{ `420`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `275`, `2`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADIWRdK
672	{ `419`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `272`, `2`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADDRdRr
673	{ `418`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `272`, `0`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADCRdRr
674	{ `417`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `243`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ZEXT
675	{ `416`, `4`, `1`, `2`, `0`, `1`, `0`, AVROpInfoBase + `268`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Select8
676	{ `415`, `4`, `1`, `2`, `0`, `1`, `0`, AVROpInfoBase + `264`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Select16
677	{ `414`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `155`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SUBWRdRr
678	{ `413`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `158`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SUBIWRdK
679	{ `412`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `190`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STWPtrRr
680	{ `411`, `4`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `260`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STWPtrPiRr
681	{ `410`, `4`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `260`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STWPtrPdRr
682	{ `409`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `258`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STSWKRr
683	{ `408`, `3`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `255`, `10`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STDWSPQRr
684	{ `407`, `3`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `252`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STDWPtrQRr
685	{ `406`, `3`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `249`, `10`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STDSPQRr
686	{ `405`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `247`, `16`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SPWRITE
687	{ `404`, `2`, `1`, `2`, `0`, `1`, `0`, AVROpInfoBase + `245`, `16`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SPREAD
688	{ `403`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `243`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SEXT
689	{ `402`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `155`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBCWRdRr
690	{ `401`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `158`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBCIWRdK
691	{ `400`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `177`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Ror8
692	{ `399`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `169`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Ror16
693	{ `398`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `177`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Rol8
694	{ `397`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `169`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Rol16
695	{ `396`, `2`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `164`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RORWRd
696	{ `395`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `241`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RORBRd
697	{ `394`, `2`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `164`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ROLWRd
698	{ `393`, `2`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `241`, `14`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ROLBRdR17
699	{ `392`, `2`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `241`, `12`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ROLBRdR1
700	{ `391`, `1`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `240`, `10`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PUSHWRr
701	{ `390`, `1`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `240`, `10`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // POPWRd
702	{ `389`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `238`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // OUTWARr
703	{ `388`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `155`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ORWRdRr
704	{ `387`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `158`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ORIWRdK
705	{ `386`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `235`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // NEGWRd
706	{ `385`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `177`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsr8
707	{ `384`, `5`, `2`, `2`, `0`, `0`, `1`, AVROpInfoBase + `172`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsr32
708	{ `383`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `169`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsr16
709	{ `382`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `177`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsl8
710	{ `381`, `5`, `2`, `2`, `0`, `0`, `1`, AVROpInfoBase + `172`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsl32
711	{ `380`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `169`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsl16
712	{ `379`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `164`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSRWRd
713	{ `378`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `232`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSRWNRd
714	{ `377`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `164`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSRWLoRd
715	{ `376`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `161`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSRBNRd
716	{ `375`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `164`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSLWRd
717	{ `374`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `232`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSLWNRd
718	{ `373`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `164`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSLWHiRd
719	{ `372`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `161`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSLBNRd
720	{ `371`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `230`, `9`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPMWRdZPi
721	{ `370`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `228`, `8`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPMWRdZ
722	{ `369`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `226`, `8`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPMBRdZ
723	{ `368`, `3`, `2`, `2`, `0`, `0`, `0`, AVROpInfoBase + `223`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDWRdPtrPi
724	{ `367`, `3`, `2`, `2`, `0`, `0`, `0`, AVROpInfoBase + `223`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDWRdPtrPd
725	{ `366`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `221`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDWRdPtr
726	{ `365`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `219`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDSWRdK
727	{ `364`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `217`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDIWRdK
728	{ `363`, `3`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `214`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDDWRdYQ
729	{ `362`, `3`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `211`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDDWRdPtrQ
730	{ `361`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `209`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INWRdA
731	{ `360`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `206`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FRMIDX
732	{ `359`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `155`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EORWRdRr
733	{ `358`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `203`, `9`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMWRdZPi
734	{ `357`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `200`, `8`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMWRdZ
735	{ `356`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `197`, `9`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMBRdZPi
736	{ `355`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `197`, `8`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMBRdZ
737	{ `354`, `1`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `196`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CopyZero
738	{ `353`, `2`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `194`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPWRdRr
739	{ `352`, `2`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `194`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPCWRdRr
740	{ `351`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `164`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // COMWRd
741	{ `350`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `192`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicStore8
742	{ `349`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `190`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicStore16
743	{ `348`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `187`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadXor8
744	{ `347`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `184`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadXor16
745	{ `346`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `187`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadSub8
746	{ `345`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `184`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadSub16
747	{ `344`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `187`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadOr8
748	{ `343`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `184`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadOr16
749	{ `342`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `187`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadAnd8
750	{ `341`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `184`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadAnd16
751	{ `340`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `187`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadAdd8
752	{ `339`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `184`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadAdd16
753	{ `338`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `182`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoad8
754	{ `337`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `180`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoad16
755	{ `336`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicFence
756	{ `335`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `177`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Asr8
757	{ `334`, `5`, `2`, `2`, `0`, `0`, `1`, AVROpInfoBase + `172`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Asr32
758	{ `333`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `169`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Asr16
759	{ `332`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `164`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ASRWRd
760	{ `331`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `166`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ASRWNRd
761	{ `330`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `164`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ASRWLoRd
762	{ `329`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `161`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ASRBNRd
763	{ `328`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `155`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ANDWRdRr
764	{ `327`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `158`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ANDIWRdK
765	{ `326`, `2`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `24`, `6`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADJCALLSTACKUP
766	{ `325`, `2`, `0`, `2`, `0`, `1`, `2`, AVROpInfoBase + `24`, `3`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADJCALLSTACKDOWN
767	{ `324`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `155`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADDWRdRr
768	{ `323`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `155`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADCWRdRr
769	{ `322`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `151`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UBFX
770	{ `321`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `151`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SBFX
771	{ `320`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_UMIN
772	{ `319`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_UMAX
773	{ `318`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_SMIN
774	{ `317`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_SMAX
775	{ `316`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_XOR
776	{ `315`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_OR
777	{ `314`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_AND
778	{ `313`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_MUL
779	{ `312`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_ADD
780	{ `311`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMINIMUM
781	{ `310`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMAXIMUM
782	{ `309`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMIN
783	{ `308`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMAX
784	{ `307`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMUL
785	{ `306`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FADD
786	{ `305`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `134`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_SEQ_FMUL
787	{ `304`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `134`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_SEQ_FADD
788	{ `303`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UBSANTRAP
789	{ `302`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_DEBUGTRAP
790	{ `301`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_TRAP
791	{ `300`, `3`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `61`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BZERO
792	{ `299`, `4`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `147`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MEMSET
793	{ `298`, `4`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `147`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MEMMOVE
794	{ `297`, `3`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `134`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MEMCPY_INLINE
795	{ `296`, `4`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `147`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MEMCPY
796	{ `295`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `145`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // G_WRITE_REGISTER
797	{ `294`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `54`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // G_READ_REGISTER
798	{ `293`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `104`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FLDEXP
799	{ `292`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FSQRT
800	{ `291`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FMA
801	{ `290`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FREM
802	{ `289`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FDIV
803	{ `288`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FMUL
804	{ `287`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FSUB
805	{ `286`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FADD
806	{ `285`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `53`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STACKRESTORE
807	{ `284`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `53`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STACKSAVE
808	{ `283`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `72`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_DYN_STACKALLOC
809	{ `282`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `54`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_JUMP_TABLE
810	{ `281`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `54`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BLOCK_ADDR
811	{ `280`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ADDRSPACE_CAST
812	{ `279`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FNEARBYINT
813	{ `278`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FRINT
814	{ `277`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FFLOOR
815	{ `276`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSQRT
816	{ `275`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FTANH
817	{ `274`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSINH
818	{ `273`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCOSH
819	{ `272`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FATAN2
820	{ `271`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FATAN
821	{ `270`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FASIN
822	{ `269`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FACOS
823	{ `268`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FTAN
824	{ `267`, `3`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSINCOS
825	{ `266`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSIN
826	{ `265`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCOS
827	{ `264`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCEIL
828	{ `263`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BITREVERSE
829	{ `262`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BSWAP
830	{ `261`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTPOP
831	{ `260`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTLS
832	{ `259`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTLZ_ZERO_UNDEF
833	{ `258`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTLZ
834	{ `257`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTTZ_ZERO_UNDEF
835	{ `256`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTTZ
836	{ `255`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `141`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECTOR_COMPRESS
837	{ `254`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `54`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STEP_VECTOR
838	{ `253`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SPLAT_VECTOR
839	{ `252`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `137`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SHUFFLE_VECTOR
840	{ `251`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `134`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_EXTRACT_VECTOR_ELT
841	{ `250`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `130`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INSERT_VECTOR_ELT
842	{ `249`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `61`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_EXTRACT_SUBVECTOR
843	{ `248`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INSERT_SUBVECTOR
844	{ `247`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `54`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VSCALE
845	{ `246`, `3`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `127`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::IndirectBranch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BRJT
846	{ `245`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BR
847	{ `244`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_LLROUND
848	{ `243`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_LROUND
849	{ `242`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ABS
850	{ `241`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMAX
851	{ `240`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMIN
852	{ `239`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMAX
853	{ `238`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMIN
854	{ `237`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `104`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PTRMASK
855	{ `236`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `104`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PTR_ADD
856	{ `235`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `53`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SET_ROUNDING
857	{ `234`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `53`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_GET_ROUNDING
858	{ `233`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_RESET_FPMODE
859	{ `232`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `53`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SET_FPMODE
860	{ `231`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `53`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_GET_FPMODE
861	{ `230`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_RESET_FPENV
862	{ `229`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `53`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SET_FPENV
863	{ `228`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `53`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_GET_FPENV
864	{ `227`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMAXIMUMNUM
865	{ `226`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMINIMUMNUM
866	{ `225`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMAXIMUM
867	{ `224`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMINIMUM
868	{ `223`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMAXNUM_IEEE
869	{ `222`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMINNUM_IEEE
870	{ `221`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMAXNUM
871	{ `220`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMINNUM
872	{ `219`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCANONICALIZE
873	{ `218`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `101`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_IS_FPCLASS
874	{ `217`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `104`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCOPYSIGN
875	{ `216`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FABS
876	{ `215`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPTOUI_SAT
877	{ `214`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPTOSI_SAT
878	{ `213`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UITOFP
879	{ `212`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SITOFP
880	{ `211`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPTOUI
881	{ `210`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPTOSI
882	{ `209`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPTRUNC
883	{ `208`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPEXT
884	{ `207`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FNEG
885	{ `206`, `3`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `94`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FFREXP
886	{ `205`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `104`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FLDEXP
887	{ `204`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FLOG10
888	{ `203`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FLOG2
889	{ `202`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FLOG
890	{ `201`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FEXP10
891	{ `200`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FEXP2
892	{ `199`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FEXP
893	{ `198`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `104`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPOWI
894	{ `197`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPOW
895	{ `196`, `3`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMODF
896	{ `195`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FREM
897	{ `194`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FDIV
898	{ `193`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMAD
899	{ `192`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMA
900	{ `191`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMUL
901	{ `190`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSUB
902	{ `189`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FADD
903	{ `188`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `123`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UDIVFIXSAT
904	{ `187`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `123`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SDIVFIXSAT
905	{ `186`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `123`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UDIVFIX
906	{ `185`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `123`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SDIVFIX
907	{ `184`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `123`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMULFIXSAT
908	{ `183`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `123`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMULFIXSAT
909	{ `182`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `123`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMULFIX
910	{ `181`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `123`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMULFIX
911	{ `180`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `104`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SSHLSAT
912	{ `179`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `104`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_USHLSAT
913	{ `178`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SSUBSAT
914	{ `177`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_USUBSAT
915	{ `176`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SADDSAT
916	{ `175`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UADDSAT
917	{ `174`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMULH
918	{ `173`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMULH
919	{ `172`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMULO
920	{ `171`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMULO
921	{ `170`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `118`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SSUBE
922	{ `169`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SSUBO
923	{ `168`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `118`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SADDE
924	{ `167`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SADDO
925	{ `166`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `118`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_USUBE
926	{ `165`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_USUBO
927	{ `164`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `118`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UADDE
928	{ `163`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UADDO
929	{ `162`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SELECT
930	{ `161`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `115`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UCMP
931	{ `160`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `115`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SCMP
932	{ `159`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `111`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCMP
933	{ `158`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `111`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ICMP
934	{ `157`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `104`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ROTL
935	{ `156`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `104`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ROTR
936	{ `155`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `107`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSHR
937	{ `154`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `107`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSHL
938	{ `153`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `104`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ASHR
939	{ `152`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `104`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_LSHR
940	{ `151`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `104`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SHL
941	{ `150`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ZEXT
942	{ `149`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `43`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SEXT_INREG
943	{ `148`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SEXT
944	{ `147`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `101`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VAARG
945	{ `146`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `53`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VASTART
946	{ `145`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `54`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCONSTANT
947	{ `144`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `54`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CONSTANT
948	{ `143`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_TRUNC_USAT_U
949	{ `142`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_TRUNC_SSAT_U
950	{ `141`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_TRUNC_SSAT_S
951	{ `140`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_TRUNC
952	{ `139`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ANYEXT
953	{ `138`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
954	{ `137`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // G_INTRINSIC_CONVERGENT
955	{ `136`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_W_SIDE_EFFECTS
956	{ `135`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC
957	{ `134`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INVOKE_REGION_START
958	{ `133`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `53`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::IndirectBranch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BRINDIRECT
959	{ `132`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `54`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BRCOND
960	{ `131`, `4`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `97`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PREFETCH
961	{ `130`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `24`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FENCE
962	{ `129`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `94`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_USUB_SAT
963	{ `128`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `94`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_USUB_COND
964	{ `127`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `94`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_UDEC_WRAP
965	{ `126`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `94`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_UINC_WRAP
966	{ `125`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `94`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FMINIMUM
967	{ `124`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `94`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FMAXIMUM
968	{ `123`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `94`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FMIN
969	{ `122`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `94`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FMAX
970	{ `121`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `94`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FSUB
971	{ `120`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `94`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FADD
972	{ `119`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `94`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_UMIN
973	{ `118`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `94`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_UMAX
974	{ `117`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `94`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_MIN
975	{ `116`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `94`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_MAX
976	{ `115`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `94`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_XOR
977	{ `114`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `94`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_OR
978	{ `113`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `94`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_NAND
979	{ `112`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `94`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_AND
980	{ `111`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `94`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_SUB
981	{ `110`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `94`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_ADD
982	{ `109`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `94`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_XCHG
983	{ `108`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMIC_CMPXCHG
984	{ `107`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `85`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
985	{ `106`, `5`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `80`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INDEXED_STORE
986	{ `105`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STORE
987	{ `104`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `75`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INDEXED_ZEXTLOAD
988	{ `103`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `75`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INDEXED_SEXTLOAD
989	{ `102`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `75`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INDEXED_LOAD
990	{ `101`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ZEXTLOAD
991	{ `100`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SEXTLOAD
992	{ `99`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_LOAD
993	{ `98`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `53`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_READSTEADYCOUNTER
994	{ `97`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `53`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_READCYCLECOUNTER
995	{ `96`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_ROUNDEVEN
996	{ `95`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_LLRINT
997	{ `94`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_LRINT
998	{ `93`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_ROUND
999	{ `92`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_TRUNC
1000	{ `91`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `72`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_FPTRUNC_ROUND
1001	{ `90`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CONSTANT_FOLD_BARRIER
1002	{ `89`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `70`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FREEZE
1003	{ `88`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BITCAST
1004	{ `87`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTTOPTR
1005	{ `86`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PTRTOINT
1006	{ `85`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CONCAT_VECTORS
1007	{ `84`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BUILD_VECTOR_TRUNC
1008	{ `83`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BUILD_VECTOR
1009	{ `82`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MERGE_VALUES
1010	{ `81`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INSERT
1011	{ `80`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `64`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UNMERGE_VALUES
1012	{ `79`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `61`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_EXTRACT
1013	{ `78`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `54`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CONSTANT_POOL
1014	{ `77`, `5`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `56`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PTRAUTH_GLOBAL_VALUE
1015	{ `76`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `54`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_GLOBAL_VALUE
1016	{ `75`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `54`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FRAME_INDEX
1017	{ `74`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `53`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PHI
1018	{ `73`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `53`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_IMPLICIT_DEF
1019	{ `72`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SAVGCEIL
1020	{ `71`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SAVGFLOOR
1021	{ `70`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UAVGCEIL
1022	{ `69`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UAVGFLOOR
1023	{ `68`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ABDU
1024	{ `67`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ABDS
1025	{ `66`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_XOR
1026	{ `65`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_OR
1027	{ `64`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_AND
1028	{ `63`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UDIVREM
1029	{ `62`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SDIVREM
1030	{ `61`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UREM
1031	{ `60`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SREM
1032	{ `59`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UDIV
1033	{ `58`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SDIV
1034	{ `57`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MUL
1035	{ `56`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SUB
1036	{ `55`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `46`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ADD
1037	{ `54`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `43`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ASSERT_ALIGN
1038	{ `53`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `43`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ASSERT_ZEXT
1039	{ `52`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `43`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ASSERT_SEXT
1040	{ `51`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // CONVERGENCECTRL_GLUE
1041	{ `50`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `13`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // CONVERGENCECTRL_LOOP
1042	{ `49`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // CONVERGENCECTRL_ANCHOR
1043	{ `48`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // CONVERGENCECTRL_ENTRY
1044	{ `47`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RELOC_NONE
1045	{ `46`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // JUMP_TABLE_DEBUG_INFO
1046	{ `45`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MEMBARRIER
1047	{ `44`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FAKE_USE
1048	{ `43`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ICALL_BRANCH_FUNNEL
1049	{ `42`, `3`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `40`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // anonymous_15023
1050	{ `41`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `38`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // anonymous_15022
1051	{ `40`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Return)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHABLE_TAIL_CALL
1052	{ `39`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHABLE_FUNCTION_EXIT
1053	{ `38`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Return)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHABLE_RET
1054	{ `37`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHABLE_FUNCTION_ENTER
1055	{ `36`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHABLE_OP
1056	{ `35`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FAULTING_OP
1057	{ `34`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `36`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LOCAL_ESCAPE
1058	{ `33`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STATEPOINT
1059	{ `32`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `33`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // anonymous_15021
1060	{ `31`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PREALLOCATED_SETUP
1061	{ `30`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `32`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // anonymous_14301
1062	{ `29`, `6`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `26`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHPOINT
1063	{ `28`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FENTRY_CALL
1064	{ `27`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `24`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STACKMAP
1065	{ `26`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `22`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ARITH_FENCE
1066	{ `25`, `4`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `18`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PSEUDO_PROBE
1067	{ `24`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LIFETIME_END
1068	{ `23`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LIFETIME_START
1069	{ `22`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BUNDLE
1070	{ `21`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `15`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // COPY_LANEMASK
1071	{ `20`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `13`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // COPY
1072	{ `19`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `13`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // REG_SEQUENCE
1073	{ `18`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DBG_LABEL
1074	{ `17`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DBG_PHI
1075	{ `16`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DBG_INSTR_REF
1076	{ `15`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DBG_VALUE_LIST
1077	{ `14`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DBG_VALUE
1078	{ `13`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `2`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // COPY_TO_REGCLASS
1079	{ `12`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `9`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SUBREG_TO_REG
1080	{ `11`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INIT_UNDEF
1081	{ `10`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // IMPLICIT_DEF
1082	{ `9`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `5`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INSERT_SUBREG
1083	{ `8`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `2`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EXTRACT_SUBREG
1084	{ `7`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // KILL
1085	{ `6`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::NotDuplicable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ANNOTATION_LABEL
1086	{ `5`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::NotDuplicable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // GC_LABEL
1087	{ `4`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::NotDuplicable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EH_LABEL
1088	{ `3`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::NotDuplicable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CFI_INSTRUCTION
1089	{ `2`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INLINEASM_BR
1090	{ `1`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INLINEASM
1091	{ `0`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PHI
1092	}, {
1093	/ 0 /
1094	/ 0 / AVR::SREG, AVR::SREG,
1095	/ 2 / AVR::SREG,
1096	/ 3 / AVR::SP, AVR::SP, AVR::SREG,
1097	/ 6 / AVR::SP, AVR::R31R30,
1098	/ 8 / AVR::R0,
1099	/ 9 / AVR::R31R30,
1100	/ 10 / AVR::SP, AVR::SP,
1101	/ 12 / AVR::R1, AVR::SREG,
1102	/ 14 / AVR::R17, AVR::SREG,
1103	/ 16 / AVR::SP,
1104	/ 17 / AVR::R15, AVR::R14, AVR::R13, AVR::R12, AVR::R11, AVR::R10, AVR::R9, AVR::R8, AVR::R7, AVR::R6, AVR::R5, AVR::R4, AVR::R3, AVR::R2, AVR::R1, AVR::R0,
1105	/ 33 / AVR::R31R30, AVR::R0,
1106	/ 35 / AVR::R1, AVR::R0, AVR::SREG,
1107	/ 38 / AVR::R1, AVR::R0, AVR::R31R30,
1108	}, {
1109	`0`
1110	}, {
1111	/ 0 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1112	/ 1 /
1113	/ 1 / { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1114	/ 2 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1115	/ 5 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1116	/ 9 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1117	/ 13 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1118	/ 15 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1119	/ 18 / { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1120	/ 22 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, MCOI_TIED_TO(`0`) },
1121	/ 24 / { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1122	/ 26 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1123	/ 32 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1124	/ 33 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1125	/ 36 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1126	/ 38 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1127	/ 40 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1128	/ 43 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_0, `0` },
1129	/ 46 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1130	/ 49 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1131	/ 53 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1132	/ 54 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1133	/ 56 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1134	/ 61 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_0, `0` },
1135	/ 64 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1136	/ 66 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_0, `0` },
1137	/ 70 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1138	/ 72 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1139	/ 75 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1140	/ 80 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1141	/ 85 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1142	/ 90 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1143	/ 94 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1144	/ 97 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1145	/ 101 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1146	/ 104 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1147	/ 107 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1148	/ 111 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1149	/ 115 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1150	/ 118 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1151	/ 123 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_0, `0` },
1152	/ 127 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1153	/ 130 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` },
1154	/ 134 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` },
1155	/ 137 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1156	/ 141 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1157	/ 145 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1158	/ 147 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_0, `0` },
1159	/ 151 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1160	/ 155 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1161	/ 158 / { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1162	/ 161 / { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1163	/ 164 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) },
1164	/ 166 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1165	/ 169 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1166	/ 172 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1167	/ 177 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1168	/ 180 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1169	/ 182 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1170	/ 184 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1171	/ 187 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1172	/ 190 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1173	/ 192 / { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1174	/ 194 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1175	/ 196 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1176	/ 197 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1177	/ 200 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1178	/ 203 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1179	/ 206 / { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1180	/ 209 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1181	/ 211 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1182	/ 214 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1183	/ 217 / { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1184	/ 219 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1185	/ 221 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1186	/ 223 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`1`) },
1187	/ 226 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1188	/ 228 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1189	/ 230 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1190	/ 232 / { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1191	/ 235 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1192	/ 238 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1193	/ 240 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1194	/ 241 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) },
1195	/ 243 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1196	/ 245 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPRSPRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1197	/ 247 / { AVR::GPRSPRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1198	/ 249 / { AVR::GPRSPRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::GPR8NOZRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1199	/ 252 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1200	/ 255 / { AVR::GPRSPRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::DREGSNOZRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1201	/ 258 / { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1202	/ 260 / { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1203	/ 264 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1204	/ 268 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1205	/ 272 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1206	/ 275 / { AVR::IWREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::IWREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1207	/ 278 / { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1208	/ 281 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1209	/ 284 / { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1210	/ 286 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1211	/ 288 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1212	/ 290 / { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1213	/ 292 / { AVR::LD8loRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8loRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1214	/ 294 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1215	/ 296 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1216	/ 299 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`1`) },
1217	/ 302 / { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1218	/ 304 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1219	/ 306 / { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1220	/ 307 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1221	/ 310 / { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1222	/ 314 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1223	}
1224	};
1225
1226
1227	#ifdef __GNUC__
1228	#pragma GCC diagnostic push
1229	#pragma GCC diagnostic ignored "-Woverlength-strings"
1230	#endif
1231	extern const char AVRInstrNameData[] = {
1232	/ 0 / "G_FLOG10\000"
1233	/ 9 / "G_FEXP10\000"
1234	/ 18 / "ROLBRdR1\000"
1235	/ 27 / "Lsl32\000"
1236	/ 33 / "Asr32\000"
1237	/ 39 / "Lsr32\000"
1238	/ 45 / "G_FLOG2\000"
1239	/ 53 / "G_FATAN2\000"
1240	/ 62 / "G_FEXP2\000"
1241	/ 70 / "AtomicLoadSub16\000"
1242	/ 86 / "AtomicLoad16\000"
1243	/ 99 / "AtomicLoadAdd16\000"
1244	/ 115 / "AtomicLoadAnd16\000"
1245	/ 131 / "AtomicStore16\000"
1246	/ 145 / "Rol16\000"
1247	/ 151 / "Lsl16\000"
1248	/ 157 / "AtomicLoadOr16\000"
1249	/ 172 / "Ror16\000"
1250	/ 178 / "AtomicLoadXor16\000"
1251	/ 194 / "Asr16\000"
1252	/ 200 / "Lsr16\000"
1253	/ 206 / "Select16\000"
1254	/ 215 / "ROLBRdR17\000"
1255	/ 225 / "AtomicLoadSub8\000"
1256	/ 240 / "AtomicLoad8\000"
1257	/ 252 / "AtomicLoadAdd8\000"
1258	/ 267 / "AtomicLoadAnd8\000"
1259	/ 282 / "AtomicStore8\000"
1260	/ 295 / "Rol8\000"
1261	/ 300 / "Lsl8\000"
1262	/ 305 / "AtomicLoadOr8\000"
1263	/ 319 / "Ror8\000"
1264	/ 324 / "AtomicLoadXor8\000"
1265	/ 339 / "Asr8\000"
1266	/ 344 / "Lsr8\000"
1267	/ 349 / "Select8\000"
1268	/ 357 / "G_FMA\000"
1269	/ 363 / "G_STRICT_FMA\000"
1270	/ 376 / "INRdA\000"
1271	/ 382 / "INWRdA\000"
1272	/ 389 / "G_FSUB\000"
1273	/ 396 / "G_STRICT_FSUB\000"
1274	/ 410 / "G_ATOMICRMW_FSUB\000"
1275	/ 427 / "G_SUB\000"
1276	/ 433 / "G_ATOMICRMW_SUB\000"
1277	/ 449 / "SBRCRrB\000"
1278	/ 457 / "SBRSRrB\000"
1279	/ 465 / "G_INTRINSIC\000"
1280	/ 477 / "G_FPTRUNC\000"
1281	/ 487 / "G_INTRINSIC_TRUNC\000"
1282	/ 505 / "G_TRUNC\000"
1283	/ 513 / "G_BUILD_VECTOR_TRUNC\000"
1284	/ 534 / "G_DYN_STACKALLOC\000"
1285	/ 551 / "SPREAD\000"
1286	/ 558 / "G_FMAD\000"
1287	/ 565 / "G_INDEXED_SEXTLOAD\000"
1288	/ 584 / "G_SEXTLOAD\000"
1289	/ 595 / "G_INDEXED_ZEXTLOAD\000"
1290	/ 614 / "G_ZEXTLOAD\000"
1291	/ 625 / "G_INDEXED_LOAD\000"
1292	/ 640 / "G_LOAD\000"
1293	/ 647 / "G_VECREDUCE_FADD\000"
1294	/ 664 / "G_FADD\000"
1295	/ 671 / "G_VECREDUCE_SEQ_FADD\000"
1296	/ 692 / "G_STRICT_FADD\000"
1297	/ 706 / "G_ATOMICRMW_FADD\000"
1298	/ 723 / "G_VECREDUCE_ADD\000"
1299	/ 739 / "G_ADD\000"
1300	/ 745 / "G_PTR_ADD\000"
1301	/ 755 / "G_ATOMICRMW_ADD\000"
1302	/ 771 / "BLD\000"
1303	/ 775 / "G_ATOMICRMW_NAND\000"
1304	/ 792 / "G_VECREDUCE_AND\000"
1305	/ 808 / "G_AND\000"
1306	/ 814 / "G_ATOMICRMW_AND\000"
1307	/ 830 / "LIFETIME_END\000"
1308	/ 843 / "G_BRCOND\000"
1309	/ 852 / "G_ATOMICRMW_USUB_COND\000"
1310	/ 874 / "G_LLROUND\000"
1311	/ 884 / "G_LROUND\000"
1312	/ 893 / "G_INTRINSIC_ROUND\000"
1313	/ 911 / "G_INTRINSIC_FPTRUNC_ROUND\000"
1314	/ 937 / "LOAD_STACK_GUARD\000"
1315	/ 954 / "PSEUDO_PROBE\000"
1316	/ 967 / "G_SSUBE\000"
1317	/ 975 / "G_USUBE\000"
1318	/ 983 / "G_FENCE\000"
1319	/ 991 / "ARITH_FENCE\000"
1320	/ 1003 / "REG_SEQUENCE\000"
1321	/ 1016 / "G_SADDE\000"
1322	/ 1024 / "G_UADDE\000"
1323	/ 1032 / "G_GET_FPMODE\000"
1324	/ 1045 / "G_RESET_FPMODE\000"
1325	/ 1060 / "G_SET_FPMODE\000"
1326	/ 1073 / "G_FMINNUM_IEEE\000"
1327	/ 1088 / "G_FMAXNUM_IEEE\000"
1328	/ 1103 / "G_VSCALE\000"
1329	/ 1112 / "G_JUMP_TABLE\000"
1330	/ 1125 / "BUNDLE\000"
1331	/ 1132 / "G_MEMCPY_INLINE\000"
1332	/ 1148 / "RELOC_NONE\000"
1333	/ 1159 / "LOCAL_ESCAPE\000"
1334	/ 1172 / "G_STACKRESTORE\000"
1335	/ 1187 / "G_INDEXED_STORE\000"
1336	/ 1203 / "G_STORE\000"
1337	/ 1211 / "CPSE\000"
1338	/ 1216 / "G_BITREVERSE\000"
1339	/ 1229 / "FAKE_USE\000"
1340	/ 1238 / "SPWRITE\000"
1341	/ 1246 / "DBG_VALUE\000"
1342	/ 1256 / "G_GLOBAL_VALUE\000"
1343	/ 1271 / "G_PTRAUTH_GLOBAL_VALUE\000"
1344	/ 1294 / "CONVERGENCECTRL_GLUE\000"
1345	/ 1315 / "G_STACKSAVE\000"
1346	/ 1327 / "G_MEMMOVE\000"
1347	/ 1337 / "G_FREEZE\000"
1348	/ 1346 / "G_FCANONICALIZE\000"
1349	/ 1362 / "G_FMODF\000"
1350	/ 1370 / "G_CTLZ_ZERO_UNDEF\000"
1351	/ 1388 / "G_CTTZ_ZERO_UNDEF\000"
1352	/ 1406 / "INIT_UNDEF\000"
1353	/ 1417 / "G_IMPLICIT_DEF\000"
1354	/ 1432 / "DBG_INSTR_REF\000"
1355	/ 1446 / "G_FNEG\000"
1356	/ 1453 / "EXTRACT_SUBREG\000"
1357	/ 1468 / "INSERT_SUBREG\000"
1358	/ 1482 / "G_SEXT_INREG\000"
1359	/ 1495 / "SUBREG_TO_REG\000"
1360	/ 1509 / "G_ATOMIC_CMPXCHG\000"
1361	/ 1526 / "G_ATOMICRMW_XCHG\000"
1362	/ 1543 / "G_GET_ROUNDING\000"
1363	/ 1558 / "G_SET_ROUNDING\000"
1364	/ 1573 / "G_FLOG\000"
1365	/ 1580 / "G_VAARG\000"
1366	/ 1588 / "PREALLOCATED_ARG\000"
1367	/ 1605 / "G_PREFETCH\000"
1368	/ 1616 / "G_SMULH\000"
1369	/ 1624 / "G_UMULH\000"
1370	/ 1632 / "G_FTANH\000"
1371	/ 1640 / "G_FSINH\000"
1372	/ 1648 / "G_FCOSH\000"
1373	/ 1656 / "DBG_PHI\000"
1374	/ 1664 / "G_FPTOSI\000"
1375	/ 1673 / "RETI\000"
1376	/ 1678 / "G_FPTOUI\000"
1377	/ 1687 / "G_FPOWI\000"
1378	/ 1695 / "BREAK\000"
1379	/ 1701 / "COPY_LANEMASK\000"
1380	/ 1715 / "G_PTRMASK\000"
1381	/ 1725 / "DESK\000"
1382	/ 1730 / "SUBIRdK\000"
1383	/ 1738 / "SBCIRdK\000"
1384	/ 1746 / "LDIRdK\000"
1385	/ 1753 / "ANDIRdK\000"
1386	/ 1761 / "CPIRdK\000"
1387	/ 1768 / "ORIRdK\000"
1388	/ 1775 / "LDSRdK\000"
1389	/ 1782 / "SBIWRdK\000"
1390	/ 1790 / "SUBIWRdK\000"
1391	/ 1799 / "SBCIWRdK\000"
1392	/ 1808 / "ADIWRdK\000"
1393	/ 1816 / "LDIWRdK\000"
1394	/ 1824 / "ANDIWRdK\000"
1395	/ 1833 / "ORIWRdK\000"
1396	/ 1841 / "LDSWRdK\000"
1397	/ 1849 / "GC_LABEL\000"
1398	/ 1858 / "DBG_LABEL\000"
1399	/ 1868 / "EH_LABEL\000"
1400	/ 1877 / "ANNOTATION_LABEL\000"
1401	/ 1894 / "ICALL_BRANCH_FUNNEL\000"
1402	/ 1914 / "G_FSHL\000"
1403	/ 1921 / "G_SHL\000"
1404	/ 1927 / "G_FCEIL\000"
1405	/ 1935 / "G_SAVGCEIL\000"
1406	/ 1946 / "G_UAVGCEIL\000"
1407	/ 1957 / "EICALL\000"
1408	/ 1964 / "PATCHABLE_TAIL_CALL\000"
1409	/ 1984 / "PATCHABLE_TYPED_EVENT_CALL\000"
1410	/ 2011 / "PATCHABLE_EVENT_CALL\000"
1411	/ 2032 / "FENTRY_CALL\000"
1412	/ 2044 / "KILL\000"
1413	/ 2049 / "G_CONSTANT_POOL\000"
1414	/ 2065 / "G_ROTL\000"
1415	/ 2072 / "G_VECREDUCE_FMUL\000"
1416	/ 2089 / "G_FMUL\000"
1417	/ 2096 / "G_VECREDUCE_SEQ_FMUL\000"
1418	/ 2117 / "G_STRICT_FMUL\000"
1419	/ 2131 / "G_VECREDUCE_MUL\000"
1420	/ 2147 / "G_MUL\000"
1421	/ 2153 / "G_FREM\000"
1422	/ 2160 / "G_STRICT_FREM\000"
1423	/ 2174 / "G_SREM\000"
1424	/ 2181 / "G_UREM\000"
1425	/ 2188 / "G_SDIVREM\000"
1426	/ 2198 / "G_UDIVREM\000"
1427	/ 2208 / "ELPM\000"
1428	/ 2213 / "SPM\000"
1429	/ 2217 / "INLINEASM\000"
1430	/ 2227 / "G_VECREDUCE_FMINIMUM\000"
1431	/ 2248 / "G_FMINIMUM\000"
1432	/ 2259 / "G_ATOMICRMW_FMINIMUM\000"
1433	/ 2280 / "G_VECREDUCE_FMAXIMUM\000"
1434	/ 2301 / "G_FMAXIMUM\000"
1435	/ 2312 / "G_ATOMICRMW_FMAXIMUM\000"
1436	/ 2333 / "G_FMINIMUMNUM\000"
1437	/ 2347 / "G_FMAXIMUMNUM\000"
1438	/ 2361 / "G_FMINNUM\000"
1439	/ 2371 / "G_FMAXNUM\000"
1440	/ 2381 / "G_FATAN\000"
1441	/ 2389 / "G_FTAN\000"
1442	/ 2396 / "G_INTRINSIC_ROUNDEVEN\000"
1443	/ 2418 / "G_ASSERT_ALIGN\000"
1444	/ 2433 / "G_FCOPYSIGN\000"
1445	/ 2445 / "G_VECREDUCE_FMIN\000"
1446	/ 2462 / "G_ATOMICRMW_FMIN\000"
1447	/ 2479 / "G_VECREDUCE_SMIN\000"
1448	/ 2496 / "G_SMIN\000"
1449	/ 2503 / "G_VECREDUCE_UMIN\000"
1450	/ 2520 / "G_UMIN\000"
1451	/ 2527 / "G_ATOMICRMW_UMIN\000"
1452	/ 2544 / "G_ATOMICRMW_MIN\000"
1453	/ 2560 / "G_FASIN\000"
1454	/ 2568 / "G_FSIN\000"
1455	/ 2575 / "CFI_INSTRUCTION\000"
1456	/ 2591 / "ADJCALLSTACKDOWN\000"
1457	/ 2608 / "G_SSUBO\000"
1458	/ 2616 / "G_USUBO\000"
1459	/ 2624 / "G_SADDO\000"
1460	/ 2632 / "G_UADDO\000"
1461	/ 2640 / "JUMP_TABLE_DEBUG_INFO\000"
1462	/ 2662 / "G_SMULO\000"
1463	/ 2670 / "G_UMULO\000"
1464	/ 2678 / "G_BZERO\000"
1465	/ 2686 / "STACKMAP\000"
1466	/ 2695 / "G_DEBUGTRAP\000"
1467	/ 2707 / "G_UBSANTRAP\000"
1468	/ 2719 / "G_TRAP\000"
1469	/ 2726 / "G_ATOMICRMW_UDEC_WRAP\000"
1470	/ 2748 / "G_ATOMICRMW_UINC_WRAP\000"
1471	/ 2770 / "G_BSWAP\000"
1472	/ 2778 / "SLEEP\000"
1473	/ 2784 / "G_SITOFP\000"
1474	/ 2793 / "G_UITOFP\000"
1475	/ 2802 / "G_FCMP\000"
1476	/ 2809 / "G_ICMP\000"
1477	/ 2816 / "G_SCMP\000"
1478	/ 2823 / "G_UCMP\000"
1479	/ 2830 / "EIJMP\000"
1480	/ 2836 / "NOP\000"
1481	/ 2840 / "CONVERGENCECTRL_LOOP\000"
1482	/ 2861 / "G_CTPOP\000"
1483	/ 2869 / "PATCHABLE_OP\000"
1484	/ 2882 / "FAULTING_OP\000"
1485	/ 2894 / "ADJCALLSTACKUP\000"
1486	/ 2909 / "PREALLOCATED_SETUP\000"
1487	/ 2928 / "G_FLDEXP\000"
1488	/ 2937 / "G_STRICT_FLDEXP\000"
1489	/ 2953 / "G_FEXP\000"
1490	/ 2960 / "G_FFREXP\000"
1491	/ 2969 / "LDDWRdYQ\000"
1492	/ 2978 / "LDDRdPtrQ\000"
1493	/ 2988 / "LDDWRdPtrQ\000"
1494	/ 2999 / "G_BR\000"
1495	/ 3004 / "INLINEASM_BR\000"
1496	/ 3017 / "G_BLOCK_ADDR\000"
1497	/ 3030 / "WDR\000"
1498	/ 3034 / "MEMBARRIER\000"
1499	/ 3045 / "G_CONSTANT_FOLD_BARRIER\000"
1500	/ 3069 / "PATCHABLE_FUNCTION_ENTER\000"
1501	/ 3094 / "G_READCYCLECOUNTER\000"
1502	/ 3113 / "G_READSTEADYCOUNTER\000"
1503	/ 3133 / "G_READ_REGISTER\000"
1504	/ 3149 / "G_WRITE_REGISTER\000"
1505	/ 3166 / "G_ASHR\000"
1506	/ 3173 / "G_FSHR\000"
1507	/ 3180 / "G_LSHR\000"
1508	/ 3187 / "CONVERGENCECTRL_ANCHOR\000"
1509	/ 3210 / "G_FFLOOR\000"
1510	/ 3219 / "G_SAVGFLOOR\000"
1511	/ 3231 / "G_UAVGFLOOR\000"
1512	/ 3243 / "G_EXTRACT_SUBVECTOR\000"
1513	/ 3263 / "G_INSERT_SUBVECTOR\000"
1514	/ 3282 / "G_BUILD_VECTOR\000"
1515	/ 3297 / "G_SHUFFLE_VECTOR\000"
1516	/ 3314 / "G_STEP_VECTOR\000"
1517	/ 3328 / "G_SPLAT_VECTOR\000"
1518	/ 3343 / "G_VECREDUCE_XOR\000"
1519	/ 3359 / "G_XOR\000"
1520	/ 3365 / "G_ATOMICRMW_XOR\000"
1521	/ 3381 / "G_VECREDUCE_OR\000"
1522	/ 3396 / "G_OR\000"
1523	/ 3401 / "G_ATOMICRMW_OR\000"
1524	/ 3416 / "G_ROTR\000"
1525	/ 3423 / "G_INTTOPTR\000"
1526	/ 3434 / "G_FABS\000"
1527	/ 3441 / "G_ABS\000"
1528	/ 3447 / "G_ABDS\000"
1529	/ 3454 / "G_UNMERGE_VALUES\000"
1530	/ 3471 / "G_MERGE_VALUES\000"
1531	/ 3486 / "G_CTLS\000"
1532	/ 3493 / "FMULS\000"
1533	/ 3499 / "G_FACOS\000"
1534	/ 3507 / "G_FCOS\000"
1535	/ 3514 / "G_FSINCOS\000"
1536	/ 3524 / "G_CONCAT_VECTORS\000"
1537	/ 3541 / "COPY_TO_REGCLASS\000"
1538	/ 3558 / "G_IS_FPCLASS\000"
1539	/ 3571 / "G_ATOMIC_CMPXCHG_WITH_SUCCESS\000"
1540	/ 3601 / "G_VECTOR_COMPRESS\000"
1541	/ 3619 / "G_INTRINSIC_W_SIDE_EFFECTS\000"
1542	/ 3646 / "G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS\000"
1543	/ 3684 / "G_TRUNC_SSAT_S\000"
1544	/ 3699 / "G_SSUBSAT\000"
1545	/ 3709 / "G_USUBSAT\000"
1546	/ 3719 / "G_SADDSAT\000"
1547	/ 3729 / "G_UADDSAT\000"
1548	/ 3739 / "G_SSHLSAT\000"
1549	/ 3749 / "G_USHLSAT\000"
1550	/ 3759 / "G_SMULFIXSAT\000"
1551	/ 3772 / "G_UMULFIXSAT\000"
1552	/ 3785 / "G_SDIVFIXSAT\000"
1553	/ 3798 / "G_UDIVFIXSAT\000"
1554	/ 3811 / "G_ATOMICRMW_USUB_SAT\000"
1555	/ 3832 / "G_FPTOSI_SAT\000"
1556	/ 3845 / "G_FPTOUI_SAT\000"
1557	/ 3858 / "G_EXTRACT\000"
1558	/ 3868 / "G_SELECT\000"
1559	/ 3877 / "G_BRINDIRECT\000"
1560	/ 3890 / "PATCHABLE_RET\000"
1561	/ 3904 / "G_MEMSET\000"
1562	/ 3913 / "PATCHABLE_FUNCTION_EXIT\000"
1563	/ 3937 / "G_BRJT\000"
1564	/ 3944 / "G_EXTRACT_VECTOR_ELT\000"
1565	/ 3965 / "G_INSERT_VECTOR_ELT\000"
1566	/ 3985 / "G_FCONSTANT\000"
1567	/ 3997 / "G_CONSTANT\000"
1568	/ 4008 / "G_INTRINSIC_CONVERGENT\000"
1569	/ 4031 / "STATEPOINT\000"
1570	/ 4042 / "PATCHPOINT\000"
1571	/ 4053 / "G_PTRTOINT\000"
1572	/ 4064 / "G_FRINT\000"
1573	/ 4072 / "G_INTRINSIC_LLRINT\000"
1574	/ 4091 / "G_INTRINSIC_LRINT\000"
1575	/ 4109 / "G_FNEARBYINT\000"
1576	/ 4122 / "G_VASTART\000"
1577	/ 4132 / "LIFETIME_START\000"
1578	/ 4147 / "G_INVOKE_REGION_START\000"
1579	/ 4169 / "G_INSERT\000"
1580	/ 4178 / "G_FSQRT\000"
1581	/ 4186 / "G_STRICT_FSQRT\000"
1582	/ 4201 / "G_BITCAST\000"
1583	/ 4211 / "G_ADDRSPACE_CAST\000"
1584	/ 4228 / "BST\000"
1585	/ 4232 / "DBG_VALUE_LIST\000"
1586	/ 4247 / "G_FPEXT\000"
1587	/ 4255 / "G_SEXT\000"
1588	/ 4262 / "G_ASSERT_SEXT\000"
1589	/ 4276 / "G_ANYEXT\000"
1590	/ 4285 / "G_ZEXT\000"
1591	/ 4292 / "G_ASSERT_ZEXT\000"
1592	/ 4306 / "G_ABDU\000"
1593	/ 4313 / "FMULSU\000"
1594	/ 4320 / "G_TRUNC_SSAT_U\000"
1595	/ 4335 / "G_TRUNC_USAT_U\000"
1596	/ 4350 / "G_FDIV\000"
1597	/ 4357 / "G_STRICT_FDIV\000"
1598	/ 4371 / "G_SDIV\000"
1599	/ 4378 / "G_UDIV\000"
1600	/ 4385 / "G_GET_FPENV\000"
1601	/ 4397 / "G_RESET_FPENV\000"
1602	/ 4411 / "G_SET_FPENV\000"
1603	/ 4423 / "G_FPOW\000"
1604	/ 4430 / "G_VECREDUCE_FMAX\000"
1605	/ 4447 / "G_ATOMICRMW_FMAX\000"
1606	/ 4464 / "G_VECREDUCE_SMAX\000"
1607	/ 4481 / "G_SMAX\000"
1608	/ 4488 / "G_VECREDUCE_UMAX\000"
1609	/ 4505 / "G_UMAX\000"
1610	/ 4512 / "G_ATOMICRMW_UMAX\000"
1611	/ 4529 / "G_ATOMICRMW_MAX\000"
1612	/ 4545 / "FRMIDX\000"
1613	/ 4552 / "G_FRAME_INDEX\000"
1614	/ 4566 / "G_SBFX\000"
1615	/ 4573 / "G_UBFX\000"
1616	/ 4580 / "G_SMULFIX\000"
1617	/ 4590 / "G_UMULFIX\000"
1618	/ 4600 / "G_SDIVFIX\000"
1619	/ 4610 / "G_UDIVFIX\000"
1620	/ 4620 / "G_MEMCPY\000"
1621	/ 4629 / "COPY\000"
1622	/ 4634 / "CONVERGENCECTRL_ENTRY\000"
1623	/ 4656 / "G_CTLZ\000"
1624	/ 4663 / "G_CTTZ\000"
1625	/ 4670 / "ELPMBRdZ\000"
1626	/ 4679 / "ELPMRdZ\000"
1627	/ 4687 / "ELPMWRdZ\000"
1628	/ 4696 / "SBICAb\000"
1629	/ 4703 / "CBIAb\000"
1630	/ 4709 / "SBIAb\000"
1631	/ 4715 / "SBISAb\000"
1632	/ 4722 / "LDRdPtrPd\000"
1633	/ 4732 / "LDWRdPtrPd\000"
1634	/ 4743 / "RORBRd\000"
1635	/ 4750 / "DECRd\000"
1636	/ 4756 / "INCRd\000"
1637	/ 4762 / "NEGRd\000"
1638	/ 4768 / "COMRd\000"
1639	/ 4774 / "LSLBNRd\000"
1640	/ 4782 / "ASRBNRd\000"
1641	/ 4790 / "LSRBNRd\000"
1642	/ 4798 / "LSLWNRd\000"
1643	/ 4806 / "ASRWNRd\000"
1644	/ 4814 / "LSRWNRd\000"
1645	/ 4822 / "SWAPRd\000"
1646	/ 4829 / "POPRd\000"
1647	/ 4835 / "RORRd\000"
1648	/ 4841 / "ASRRd\000"
1649	/ 4847 / "LSRRd\000"
1650	/ 4853 / "NEGWRd\000"
1651	/ 4860 / "ROLWRd\000"
1652	/ 4867 / "LSLWRd\000"
1653	/ 4874 / "COMWRd\000"
1654	/ 4881 / "POPWRd\000"
1655	/ 4888 / "RORWRd\000"
1656	/ 4895 / "ASRWRd\000"
1657	/ 4902 / "LSRWRd\000"
1658	/ 4909 / "LACZRd\000"
1659	/ 4916 / "XCHZRd\000"
1660	/ 4923 / "LASZRd\000"
1661	/ 4930 / "LATZRd\000"
1662	/ 4937 / "LSLWHiRd\000"
1663	/ 4946 / "ASRWLoRd\000"
1664	/ 4955 / "LSRWLoRd\000"
1665	/ 4964 / "AtomicFence\000"
1666	/ 4976 / "SPMZPi\000"
1667	/ 4983 / "ELPMBRdZPi\000"
1668	/ 4994 / "ELPMRdZPi\000"
1669	/ 5004 / "ELPMWRdZPi\000"
1670	/ 5015 / "LDRdPtrPi\000"
1671	/ 5025 / "LDWRdPtrPi\000"
1672	/ 5036 / "BRGEk\000"
1673	/ 5042 / "BRNEk\000"
1674	/ 5048 / "BRSHk\000"
1675	/ 5054 / "BRMIk\000"
1676	/ 5060 / "RCALLk\000"
1677	/ 5067 / "BRPLk\000"
1678	/ 5073 / "BRLOk\000"
1679	/ 5079 / "RJMPk\000"
1680	/ 5085 / "BREQk\000"
1681	/ 5091 / "BRLTk\000"
1682	/ 5097 / "BRBCsk\000"
1683	/ 5104 / "BRBSsk\000"
1684	/ 5111 / "CopyZero\000"
1685	/ 5120 / "OUTARr\000"
1686	/ 5127 / "OUTWARr\000"
1687	/ 5135 / "PUSHRr\000"
1688	/ 5142 / "STSKRr\000"
1689	/ 5149 / "STSWKRr\000"
1690	/ 5157 / "STDSPQRr\000"
1691	/ 5166 / "STDWSPQRr\000"
1692	/ 5176 / "STDPtrQRr\000"
1693	/ 5186 / "STDWPtrQRr\000"
1694	/ 5197 / "PUSHWRr\000"
1695	/ 5205 / "STPtrPdRr\000"
1696	/ 5215 / "STWPtrPdRr\000"
1697	/ 5226 / "SUBRdRr\000"
1698	/ 5234 / "SBCRdRr\000"
1699	/ 5242 / "ADCRdRr\000"
1700	/ 5250 / "CPCRdRr\000"
1701	/ 5258 / "ADDRdRr\000"
1702	/ 5266 / "ANDRdRr\000"
1703	/ 5274 / "MULRdRr\000"
1704	/ 5282 / "CPRdRr\000"
1705	/ 5289 / "EORRdRr\000"
1706	/ 5297 / "MULSRdRr\000"
1707	/ 5306 / "MULSURdRr\000"
1708	/ 5316 / "MOVRdRr\000"
1709	/ 5324 / "SUBWRdRr\000"
1710	/ 5333 / "SBCWRdRr\000"
1711	/ 5342 / "ADCWRdRr\000"
1712	/ 5351 / "CPCWRdRr\000"
1713	/ 5360 / "ADDWRdRr\000"
1714	/ 5369 / "ANDWRdRr\000"
1715	/ 5378 / "CPWRdRr\000"
1716	/ 5386 / "EORWRdRr\000"
1717	/ 5395 / "MOVWRdRr\000"
1718	/ 5404 / "STPtrPiRr\000"
1719	/ 5414 / "STWPtrPiRr\000"
1720	/ 5425 / "STPtrRr\000"
1721	/ 5433 / "STWPtrRr\000"
1722	/ 5442 / "LDRdPtr\000"
1723	/ 5450 / "LDWRdPtr\000"
1724	/ 5459 / "BCLRs\000"
1725	/ 5465 / "BSETs\000"
1726	/ 5471 / "LDSRdKTiny\000"
1727	/ 5482 / "STSKRrTiny\000"
1728	};
1729	#ifdef __GNUC__
1730	#pragma GCC diagnostic pop
1731	#endif
1732
1733	extern const unsigned AVRInstrNameIndices[] = {
1734	`1660U`, `2217U`, `3004U`, `2575U`, `1868U`, `1849U`, `1877U`, `2044U`,
1735	`1453U`, `1468U`, `1419U`, `1406U`, `1495U`, `3541U`, `1246U`, `4232U`,
1736	`1432U`, `1656U`, `1858U`, `1003U`, `4629U`, `1701U`, `1125U`, `4132U`,
1737	`830U`, `954U`, `991U`, `2686U`, `2032U`, `4042U`, `937U`, `2909U`,
1738	`1588U`, `4031U`, `1159U`, `2882U`, `2869U`, `3069U`, `3890U`, `3913U`,
1739	`1964U`, `2011U`, `1984U`, `1894U`, `1229U`, `3034U`, `2640U`, `1148U`,
1740	`4634U`, `3187U`, `2840U`, `1294U`, `4262U`, `4292U`, `2418U`, `739U`,
1741	`427U`, `2147U`, `4371U`, `4378U`, `2174U`, `2181U`, `2188U`, `2198U`,
1742	`808U`, `3396U`, `3359U`, `3447U`, `4306U`, `3231U`, `1946U`, `3219U`,
1743	`1935U`, `1417U`, `1658U`, `4552U`, `1256U`, `1271U`, `2049U`, `3858U`,
1744	`3454U`, `4169U`, `3471U`, `3282U`, `513U`, `3524U`, `4053U`, `3423U`,
1745	`4201U`, `1337U`, `3045U`, `911U`, `487U`, `893U`, `4091U`, `4072U`,
1746	`2396U`, `3094U`, `3113U`, `640U`, `584U`, `614U`, `625U`, `565U`,
1747	`595U`, `1203U`, `1187U`, `3571U`, `1509U`, `1526U`, `755U`, `433U`,
1748	`814U`, `775U`, `3401U`, `3365U`, `4529U`, `2544U`, `4512U`, `2527U`,
1749	`706U`, `410U`, `4447U`, `2462U`, `2312U`, `2259U`, `2748U`, `2726U`,
1750	`852U`, `3811U`, `983U`, `1605U`, `843U`, `3877U`, `4147U`, `465U`,
1751	`3619U`, `4008U`, `3646U`, `4276U`, `505U`, `3684U`, `4320U`, `4335U`,
1752	`3997U`, `3985U`, `4122U`, `1580U`, `4255U`, `1482U`, `4285U`, `1921U`,
1753	`3180U`, `3166U`, `1914U`, `3173U`, `3416U`, `2065U`, `2809U`, `2802U`,
1754	`2816U`, `2823U`, `3868U`, `2632U`, `1024U`, `2616U`, `975U`, `2624U`,
1755	`1016U`, `2608U`, `967U`, `2670U`, `2662U`, `1624U`, `1616U`, `3729U`,
1756	`3719U`, `3709U`, `3699U`, `3749U`, `3739U`, `4580U`, `4590U`, `3759U`,
1757	`3772U`, `4600U`, `4610U`, `3785U`, `3798U`, `664U`, `389U`, `2089U`,
1758	`357U`, `558U`, `4350U`, `2153U`, `1362U`, `4423U`, `1687U`, `2953U`,
1759	`62U`, `9U`, `1573U`, `45U`, `0U`, `2928U`, `2960U`, `1446U`,
1760	`4247U`, `477U`, `1664U`, `1678U`, `2784U`, `2793U`, `3832U`, `3845U`,
1761	`3434U`, `2433U`, `3558U`, `1346U`, `2361U`, `2371U`, `1073U`, `1088U`,
1762	`2248U`, `2301U`, `2333U`, `2347U`, `4385U`, `4411U`, `4397U`, `1032U`,
1763	`1060U`, `1045U`, `1543U`, `1558U`, `745U`, `1715U`, `2496U`, `4481U`,
1764	`2520U`, `4505U`, `3441U`, `884U`, `874U`, `2999U`, `3937U`, `1103U`,
1765	`3263U`, `3243U`, `3965U`, `3944U`, `3297U`, `3328U`, `3314U`, `3601U`,
1766	`4663U`, `1388U`, `4656U`, `1370U`, `3486U`, `2861U`, `2770U`, `1216U`,
1767	`1927U`, `3507U`, `2568U`, `3514U`, `2389U`, `3499U`, `2560U`, `2381U`,
1768	`53U`, `1648U`, `1640U`, `1632U`, `4178U`, `3210U`, `4064U`, `4109U`,
1769	`4211U`, `3017U`, `1112U`, `534U`, `1315U`, `1172U`, `692U`, `396U`,
1770	`2117U`, `4357U`, `2160U`, `363U`, `4186U`, `2937U`, `3133U`, `3149U`,
1771	`4620U`, `1132U`, `1327U`, `3904U`, `2678U`, `2719U`, `2695U`, `2707U`,
1772	`671U`, `2096U`, `647U`, `2072U`, `4430U`, `2445U`, `2280U`, `2227U`,
1773	`723U`, `2131U`, `792U`, `3381U`, `3343U`, `4464U`, `2479U`, `4488U`,
1774	`2503U`, `4566U`, `4573U`, `5342U`, `5360U`, `2591U`, `2894U`, `1824U`,
1775	`5369U`, `4782U`, `4946U`, `4806U`, `4895U`, `194U`, `33U`, `339U`,
1776	`4964U`, `86U`, `240U`, `99U`, `252U`, `115U`, `267U`, `157U`,
1777	`305U`, `70U`, `225U`, `178U`, `324U`, `131U`, `282U`, `4874U`,
1778	`5351U`, `5378U`, `5111U`, `4670U`, `4983U`, `4687U`, `5004U`, `5386U`,
1779	`4545U`, `382U`, `2988U`, `2969U`, `1816U`, `1841U`, `5450U`, `4732U`,
1780	`5025U`, `4671U`, `4688U`, `5005U`, `4774U`, `4937U`, `4798U`, `4867U`,
1781	`4790U`, `4955U`, `4814U`, `4902U`, `151U`, `27U`, `300U`, `200U`,
1782	`39U`, `344U`, `4853U`, `1833U`, `5387U`, `5127U`, `4881U`, `5197U`,
1783	`18U`, `215U`, `4860U`, `4743U`, `4888U`, `145U`, `295U`, `172U`,
1784	`319U`, `1799U`, `5333U`, `4257U`, `551U`, `1238U`, `5157U`, `5186U`,
1785	`5166U`, `5149U`, `5215U`, `5414U`, `5433U`, `1790U`, `5324U`, `206U`,
1786	`349U`, `4287U`, `5242U`, `5258U`, `1808U`, `1753U`, `5266U`, `4841U`,
1787	`5459U`, `771U`, `5097U`, `5104U`, `1695U`, `5085U`, `5036U`, `5073U`,
1788	`5091U`, `5054U`, `5042U`, `5067U`, `5048U`, `5465U`, `4228U`, `5061U`,
1789	`4703U`, `4768U`, `5250U`, `1761U`, `5282U`, `1211U`, `4750U`, `1725U`,
1790	`1957U`, `2830U`, `2208U`, `4679U`, `4994U`, `5289U`, `2084U`, `3493U`,
1791	`4313U`, `1958U`, `2831U`, `4756U`, `376U`, `5080U`, `4909U`, `4923U`,
1792	`4930U`, `2978U`, `1746U`, `5442U`, `4722U`, `5015U`, `1775U`, `5471U`,
1793	`2209U`, `4680U`, `4995U`, `4847U`, `5316U`, `5395U`, `5274U`, `5297U`,
1794	`5306U`, `4762U`, `2836U`, `1768U`, `5290U`, `5120U`, `4829U`, `5135U`,
1795	`5060U`, `3900U`, `1673U`, `5079U`, `4835U`, `1738U`, `5234U`, `4709U`,
1796	`4696U`, `4715U`, `1782U`, `449U`, `457U`, `2778U`, `2213U`, `4976U`,
1797	`5176U`, `5205U`, `5404U`, `5425U`, `5142U`, `5482U`, `1730U`, `5226U`,
1798	`4822U`, `3030U`, `4916U`,
1799	};
1800
1801	static inline void InitAVRMCInstrInfo(MCInstrInfo *II) {
1802	II->InitMCInstrInfo(AVRDescs.Insts, AVRInstrNameIndices, AVRInstrNameData, nullptr, nullptr, `515`, nullptr, `0`);
1803	}
1804
1805
1806	} // namespace llvm
1807
1808	#endif // GET_INSTRINFO_MC_DESC
1809
1810	#ifdef GET_INSTRINFO_HEADER
1811	#undef GET_INSTRINFO_HEADER
1812
1813	namespace llvm {
1814
1815	struct AVRGenInstrInfo : public TargetInstrInfo {
1816	explicit AVRGenInstrInfo(const TargetSubtargetInfo &STI, const TargetRegisterInfo &TRI, unsigned CFSetupOpcode = ~`0u`, unsigned CFDestroyOpcode = ~`0u`, unsigned CatchRetOpcode = ~`0u`, unsigned ReturnOpcode = ~`0u`);
1817	~AVRGenInstrInfo() override = default;
1818	};
1819
1820	} // namespace llvm
1821
1822	namespace llvm::AVR {
1823
1824
1825	} // namespace llvm::AVR
1826
1827	#endif // GET_INSTRINFO_HEADER
1828
1829	#ifdef GET_INSTRINFO_HELPER_DECLS
1830	#undef GET_INSTRINFO_HELPER_DECLS
1831
1832
1833	#endif // GET_INSTRINFO_HELPER_DECLS
1834
1835	#ifdef GET_INSTRINFO_HELPERS
1836	#undef GET_INSTRINFO_HELPERS
1837
1838
1839	#endif // GET_INSTRINFO_HELPERS
1840
1841	#ifdef GET_INSTRINFO_CTOR_DTOR
1842	#undef GET_INSTRINFO_CTOR_DTOR
1843
1844	namespace llvm {
1845
1846	extern const AVRInstrTable AVRDescs;
1847	extern const unsigned AVRInstrNameIndices[];
1848	extern const char AVRInstrNameData[];
1849	AVRGenInstrInfo::AVRGenInstrInfo(const TargetSubtargetInfo &STI, const TargetRegisterInfo &TRI, unsigned CFSetupOpcode, unsigned CFDestroyOpcode, unsigned CatchRetOpcode, unsigned ReturnOpcode)
1850	: TargetInstrInfo(TRI, CFSetupOpcode, CFDestroyOpcode, CatchRetOpcode, ReturnOpcode) {
1851	InitMCInstrInfo(AVRDescs.Insts, AVRInstrNameIndices, AVRInstrNameData, nullptr, nullptr, `515`);
1852	}
1853
1854	} // namespace llvm
1855
1856	#endif // GET_INSTRINFO_CTOR_DTOR
1857
1858	#ifdef GET_INSTRINFO_MC_HELPER_DECLS
1859	#undef GET_INSTRINFO_MC_HELPER_DECLS
1860
1861	namespace llvm {
1862
1863	class MCInst;
1864	class FeatureBitset;
1865
1866	namespace AVR_MC {
1867
1868	void verifyInstructionPredicates(unsigned Opcode, const FeatureBitset &Features);
1869
1870	} // namespace AVR_MC
1871
1872	} // namespace llvm
1873
1874	#endif // GET_INSTRINFO_MC_HELPER_DECLS
1875
1876	#ifdef GET_INSTRINFO_MC_HELPERS
1877	#undef GET_INSTRINFO_MC_HELPERS
1878
1879	namespace llvm::AVR_MC {
1880
1881
1882	} // namespace llvm::AVR_MC
1883
1884	#endif // GET_INSTRINFO_MC_HELPERS
1885
1886	#if (defined(ENABLE_INSTR_PREDICATE_VERIFIER) && !defined(NDEBUG)) \|\|\
1887	defined(GET_AVAILABLE_OPCODE_CHECKER)
1888	#define GET_COMPUTE_FEATURES
1889	#endif
1890	#ifdef GET_COMPUTE_FEATURES
1891	#undef GET_COMPUTE_FEATURES
1892
1893	namespace llvm::AVR_MC {
1894
1895	// Bits for subtarget features that participate in instruction matching.
1896	enum SubtargetFeatureBits : uint8_t {
1897	Feature_HasSRAMBit = `14`,
1898	Feature_HasJMPCALLBit = `7`,
1899	Feature_HasIJMPCALLBit = `6`,
1900	Feature_HasEIJMPCALLBit = `3`,
1901	Feature_HasADDSUBIWBit = `0`,
1902	Feature_HasSmallStackBit = `15`,
1903	Feature_HasMOVWBit = `10`,
1904	Feature_HasLPMBit = `8`,
1905	Feature_HasLPMXBit = `9`,
1906	Feature_HasELPMBit = `4`,
1907	Feature_HasELPMXBit = `5`,
1908	Feature_HasSPMBit = `12`,
1909	Feature_HasSPMXBit = `13`,
1910	Feature_HasDESBit = `2`,
1911	Feature_SupportsRMWBit = `18`,
1912	Feature_SupportsMultiplicationBit = `17`,
1913	Feature_HasBREAKBit = `1`,
1914	Feature_HasTinyEncodingBit = `16`,
1915	Feature_HasNonTinyEncodingBit = `11`,
1916	};
1917
1918	inline FeatureBitset computeAvailableFeatures(const FeatureBitset &FB) {
1919	FeatureBitset Features;
1920	if (FB[AVR::FeatureSRAM])
1921	Features.set(Feature_HasSRAMBit);
1922	if (FB[AVR::FeatureJMPCALL])
1923	Features.set(Feature_HasJMPCALLBit);
1924	if (FB[AVR::FeatureIJMPCALL])
1925	Features.set(Feature_HasIJMPCALLBit);
1926	if (FB[AVR::FeatureEIJMPCALL])
1927	Features.set(Feature_HasEIJMPCALLBit);
1928	if (FB[AVR::FeatureADDSUBIW])
1929	Features.set(Feature_HasADDSUBIWBit);
1930	if (FB[AVR::FeatureSmallStack])
1931	Features.set(Feature_HasSmallStackBit);
1932	if (FB[AVR::FeatureMOVW])
1933	Features.set(Feature_HasMOVWBit);
1934	if (FB[AVR::FeatureLPM])
1935	Features.set(Feature_HasLPMBit);
1936	if (FB[AVR::FeatureLPMX])
1937	Features.set(Feature_HasLPMXBit);
1938	if (FB[AVR::FeatureELPM])
1939	Features.set(Feature_HasELPMBit);
1940	if (FB[AVR::FeatureELPMX])
1941	Features.set(Feature_HasELPMXBit);
1942	if (FB[AVR::FeatureSPM])
1943	Features.set(Feature_HasSPMBit);
1944	if (FB[AVR::FeatureSPMX])
1945	Features.set(Feature_HasSPMXBit);
1946	if (FB[AVR::FeatureDES])
1947	Features.set(Feature_HasDESBit);
1948	if (FB[AVR::FeatureRMW])
1949	Features.set(Feature_SupportsRMWBit);
1950	if (FB[AVR::FeatureMultiplication])
1951	Features.set(Feature_SupportsMultiplicationBit);
1952	if (FB[AVR::FeatureBREAK])
1953	Features.set(Feature_HasBREAKBit);
1954	if (FB[AVR::FeatureTinyEncoding])
1955	Features.set(Feature_HasTinyEncodingBit);
1956	if (!FB[AVR::FeatureTinyEncoding])
1957	Features.set(Feature_HasNonTinyEncodingBit);
1958	return Features;
1959	}
1960
1961	inline FeatureBitset computeRequiredFeatures(unsigned Opcode) {
1962	enum : uint8_t {
1963	CEFBS_None,
1964	CEFBS_HasADDSUBIW,
1965	CEFBS_HasBREAK,
1966	CEFBS_HasDES,
1967	CEFBS_HasEIJMPCALL,
1968	CEFBS_HasELPM,
1969	CEFBS_HasELPMX,
1970	CEFBS_HasIJMPCALL,
1971	CEFBS_HasJMPCALL,
1972	CEFBS_HasLPM,
1973	CEFBS_HasLPMX,
1974	CEFBS_HasMOVW,
1975	CEFBS_HasNonTinyEncoding,
1976	CEFBS_HasSPM,
1977	CEFBS_HasSPMX,
1978	CEFBS_HasSRAM,
1979	CEFBS_HasTinyEncoding,
1980	CEFBS_SupportsMultiplication,
1981	CEFBS_SupportsRMW,
1982	CEFBS_HasSRAM_HasNonTinyEncoding,
1983	CEFBS_HasSRAM_HasTinyEncoding,
1984	};
1985
1986	static constexpr FeatureBitset FeatureBitsets[] = {
1987	{}, // CEFBS_None
1988	{Feature_HasADDSUBIWBit, },
1989	{Feature_HasBREAKBit, },
1990	{Feature_HasDESBit, },
1991	{Feature_HasEIJMPCALLBit, },
1992	{Feature_HasELPMBit, },
1993	{Feature_HasELPMXBit, },
1994	{Feature_HasIJMPCALLBit, },
1995	{Feature_HasJMPCALLBit, },
1996	{Feature_HasLPMBit, },
1997	{Feature_HasLPMXBit, },
1998	{Feature_HasMOVWBit, },
1999	{Feature_HasNonTinyEncodingBit, },
2000	{Feature_HasSPMBit, },
2001	{Feature_HasSPMXBit, },
2002	{Feature_HasSRAMBit, },
2003	{Feature_HasTinyEncodingBit, },
2004	{Feature_SupportsMultiplicationBit, },
2005	{Feature_SupportsRMWBit, },
2006	{Feature_HasSRAMBit, Feature_HasNonTinyEncodingBit, },
2007	{Feature_HasSRAMBit, Feature_HasTinyEncodingBit, },
2008	};
2009	static constexpr uint8_t RequiredFeaturesRefs[] = {
2010	CEFBS_None, // PHI
2011	CEFBS_None, // INLINEASM
2012	CEFBS_None, // INLINEASM_BR
2013	CEFBS_None, // CFI_INSTRUCTION
2014	CEFBS_None, // EH_LABEL
2015	CEFBS_None, // GC_LABEL
2016	CEFBS_None, // ANNOTATION_LABEL
2017	CEFBS_None, // KILL
2018	CEFBS_None, // EXTRACT_SUBREG
2019	CEFBS_None, // INSERT_SUBREG
2020	CEFBS_None, // IMPLICIT_DEF
2021	CEFBS_None, // INIT_UNDEF
2022	CEFBS_None, // SUBREG_TO_REG
2023	CEFBS_None, // COPY_TO_REGCLASS
2024	CEFBS_None, // DBG_VALUE
2025	CEFBS_None, // DBG_VALUE_LIST
2026	CEFBS_None, // DBG_INSTR_REF
2027	CEFBS_None, // DBG_PHI
2028	CEFBS_None, // DBG_LABEL
2029	CEFBS_None, // REG_SEQUENCE
2030	CEFBS_None, // COPY
2031	CEFBS_None, // COPY_LANEMASK
2032	CEFBS_None, // BUNDLE
2033	CEFBS_None, // LIFETIME_START
2034	CEFBS_None, // LIFETIME_END
2035	CEFBS_None, // PSEUDO_PROBE
2036	CEFBS_None, // ARITH_FENCE
2037	CEFBS_None, // STACKMAP
2038	CEFBS_None, // FENTRY_CALL
2039	CEFBS_None, // PATCHPOINT
2040	CEFBS_None, // LOAD_STACK_GUARD
2041	CEFBS_None, // PREALLOCATED_SETUP
2042	CEFBS_None, // PREALLOCATED_ARG
2043	CEFBS_None, // STATEPOINT
2044	CEFBS_None, // LOCAL_ESCAPE
2045	CEFBS_None, // FAULTING_OP
2046	CEFBS_None, // PATCHABLE_OP
2047	CEFBS_None, // PATCHABLE_FUNCTION_ENTER
2048	CEFBS_None, // PATCHABLE_RET
2049	CEFBS_None, // PATCHABLE_FUNCTION_EXIT
2050	CEFBS_None, // PATCHABLE_TAIL_CALL
2051	CEFBS_None, // PATCHABLE_EVENT_CALL
2052	CEFBS_None, // PATCHABLE_TYPED_EVENT_CALL
2053	CEFBS_None, // ICALL_BRANCH_FUNNEL
2054	CEFBS_None, // FAKE_USE
2055	CEFBS_None, // MEMBARRIER
2056	CEFBS_None, // JUMP_TABLE_DEBUG_INFO
2057	CEFBS_None, // RELOC_NONE
2058	CEFBS_None, // CONVERGENCECTRL_ENTRY
2059	CEFBS_None, // CONVERGENCECTRL_ANCHOR
2060	CEFBS_None, // CONVERGENCECTRL_LOOP
2061	CEFBS_None, // CONVERGENCECTRL_GLUE
2062	CEFBS_None, // G_ASSERT_SEXT
2063	CEFBS_None, // G_ASSERT_ZEXT
2064	CEFBS_None, // G_ASSERT_ALIGN
2065	CEFBS_None, // G_ADD
2066	CEFBS_None, // G_SUB
2067	CEFBS_None, // G_MUL
2068	CEFBS_None, // G_SDIV
2069	CEFBS_None, // G_UDIV
2070	CEFBS_None, // G_SREM
2071	CEFBS_None, // G_UREM
2072	CEFBS_None, // G_SDIVREM
2073	CEFBS_None, // G_UDIVREM
2074	CEFBS_None, // G_AND
2075	CEFBS_None, // G_OR
2076	CEFBS_None, // G_XOR
2077	CEFBS_None, // G_ABDS
2078	CEFBS_None, // G_ABDU
2079	CEFBS_None, // G_UAVGFLOOR
2080	CEFBS_None, // G_UAVGCEIL
2081	CEFBS_None, // G_SAVGFLOOR
2082	CEFBS_None, // G_SAVGCEIL
2083	CEFBS_None, // G_IMPLICIT_DEF
2084	CEFBS_None, // G_PHI
2085	CEFBS_None, // G_FRAME_INDEX
2086	CEFBS_None, // G_GLOBAL_VALUE
2087	CEFBS_None, // G_PTRAUTH_GLOBAL_VALUE
2088	CEFBS_None, // G_CONSTANT_POOL
2089	CEFBS_None, // G_EXTRACT
2090	CEFBS_None, // G_UNMERGE_VALUES
2091	CEFBS_None, // G_INSERT
2092	CEFBS_None, // G_MERGE_VALUES
2093	CEFBS_None, // G_BUILD_VECTOR
2094	CEFBS_None, // G_BUILD_VECTOR_TRUNC
2095	CEFBS_None, // G_CONCAT_VECTORS
2096	CEFBS_None, // G_PTRTOINT
2097	CEFBS_None, // G_INTTOPTR
2098	CEFBS_None, // G_BITCAST
2099	CEFBS_None, // G_FREEZE
2100	CEFBS_None, // G_CONSTANT_FOLD_BARRIER
2101	CEFBS_None, // G_INTRINSIC_FPTRUNC_ROUND
2102	CEFBS_None, // G_INTRINSIC_TRUNC
2103	CEFBS_None, // G_INTRINSIC_ROUND
2104	CEFBS_None, // G_INTRINSIC_LRINT
2105	CEFBS_None, // G_INTRINSIC_LLRINT
2106	CEFBS_None, // G_INTRINSIC_ROUNDEVEN
2107	CEFBS_None, // G_READCYCLECOUNTER
2108	CEFBS_None, // G_READSTEADYCOUNTER
2109	CEFBS_None, // G_LOAD
2110	CEFBS_None, // G_SEXTLOAD
2111	CEFBS_None, // G_ZEXTLOAD
2112	CEFBS_None, // G_INDEXED_LOAD
2113	CEFBS_None, // G_INDEXED_SEXTLOAD
2114	CEFBS_None, // G_INDEXED_ZEXTLOAD
2115	CEFBS_None, // G_STORE
2116	CEFBS_None, // G_INDEXED_STORE
2117	CEFBS_None, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
2118	CEFBS_None, // G_ATOMIC_CMPXCHG
2119	CEFBS_None, // G_ATOMICRMW_XCHG
2120	CEFBS_None, // G_ATOMICRMW_ADD
2121	CEFBS_None, // G_ATOMICRMW_SUB
2122	CEFBS_None, // G_ATOMICRMW_AND
2123	CEFBS_None, // G_ATOMICRMW_NAND
2124	CEFBS_None, // G_ATOMICRMW_OR
2125	CEFBS_None, // G_ATOMICRMW_XOR
2126	CEFBS_None, // G_ATOMICRMW_MAX
2127	CEFBS_None, // G_ATOMICRMW_MIN
2128	CEFBS_None, // G_ATOMICRMW_UMAX
2129	CEFBS_None, // G_ATOMICRMW_UMIN
2130	CEFBS_None, // G_ATOMICRMW_FADD
2131	CEFBS_None, // G_ATOMICRMW_FSUB
2132	CEFBS_None, // G_ATOMICRMW_FMAX
2133	CEFBS_None, // G_ATOMICRMW_FMIN
2134	CEFBS_None, // G_ATOMICRMW_FMAXIMUM
2135	CEFBS_None, // G_ATOMICRMW_FMINIMUM
2136	CEFBS_None, // G_ATOMICRMW_UINC_WRAP
2137	CEFBS_None, // G_ATOMICRMW_UDEC_WRAP
2138	CEFBS_None, // G_ATOMICRMW_USUB_COND
2139	CEFBS_None, // G_ATOMICRMW_USUB_SAT
2140	CEFBS_None, // G_FENCE
2141	CEFBS_None, // G_PREFETCH
2142	CEFBS_None, // G_BRCOND
2143	CEFBS_None, // G_BRINDIRECT
2144	CEFBS_None, // G_INVOKE_REGION_START
2145	CEFBS_None, // G_INTRINSIC
2146	CEFBS_None, // G_INTRINSIC_W_SIDE_EFFECTS
2147	CEFBS_None, // G_INTRINSIC_CONVERGENT
2148	CEFBS_None, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
2149	CEFBS_None, // G_ANYEXT
2150	CEFBS_None, // G_TRUNC
2151	CEFBS_None, // G_TRUNC_SSAT_S
2152	CEFBS_None, // G_TRUNC_SSAT_U
2153	CEFBS_None, // G_TRUNC_USAT_U
2154	CEFBS_None, // G_CONSTANT
2155	CEFBS_None, // G_FCONSTANT
2156	CEFBS_None, // G_VASTART
2157	CEFBS_None, // G_VAARG
2158	CEFBS_None, // G_SEXT
2159	CEFBS_None, // G_SEXT_INREG
2160	CEFBS_None, // G_ZEXT
2161	CEFBS_None, // G_SHL
2162	CEFBS_None, // G_LSHR
2163	CEFBS_None, // G_ASHR
2164	CEFBS_None, // G_FSHL
2165	CEFBS_None, // G_FSHR
2166	CEFBS_None, // G_ROTR
2167	CEFBS_None, // G_ROTL
2168	CEFBS_None, // G_ICMP
2169	CEFBS_None, // G_FCMP
2170	CEFBS_None, // G_SCMP
2171	CEFBS_None, // G_UCMP
2172	CEFBS_None, // G_SELECT
2173	CEFBS_None, // G_UADDO
2174	CEFBS_None, // G_UADDE
2175	CEFBS_None, // G_USUBO
2176	CEFBS_None, // G_USUBE
2177	CEFBS_None, // G_SADDO
2178	CEFBS_None, // G_SADDE
2179	CEFBS_None, // G_SSUBO
2180	CEFBS_None, // G_SSUBE
2181	CEFBS_None, // G_UMULO
2182	CEFBS_None, // G_SMULO
2183	CEFBS_None, // G_UMULH
2184	CEFBS_None, // G_SMULH
2185	CEFBS_None, // G_UADDSAT
2186	CEFBS_None, // G_SADDSAT
2187	CEFBS_None, // G_USUBSAT
2188	CEFBS_None, // G_SSUBSAT
2189	CEFBS_None, // G_USHLSAT
2190	CEFBS_None, // G_SSHLSAT
2191	CEFBS_None, // G_SMULFIX
2192	CEFBS_None, // G_UMULFIX
2193	CEFBS_None, // G_SMULFIXSAT
2194	CEFBS_None, // G_UMULFIXSAT
2195	CEFBS_None, // G_SDIVFIX
2196	CEFBS_None, // G_UDIVFIX
2197	CEFBS_None, // G_SDIVFIXSAT
2198	CEFBS_None, // G_UDIVFIXSAT
2199	CEFBS_None, // G_FADD
2200	CEFBS_None, // G_FSUB
2201	CEFBS_None, // G_FMUL
2202	CEFBS_None, // G_FMA
2203	CEFBS_None, // G_FMAD
2204	CEFBS_None, // G_FDIV
2205	CEFBS_None, // G_FREM
2206	CEFBS_None, // G_FMODF
2207	CEFBS_None, // G_FPOW
2208	CEFBS_None, // G_FPOWI
2209	CEFBS_None, // G_FEXP
2210	CEFBS_None, // G_FEXP2
2211	CEFBS_None, // G_FEXP10
2212	CEFBS_None, // G_FLOG
2213	CEFBS_None, // G_FLOG2
2214	CEFBS_None, // G_FLOG10
2215	CEFBS_None, // G_FLDEXP
2216	CEFBS_None, // G_FFREXP
2217	CEFBS_None, // G_FNEG
2218	CEFBS_None, // G_FPEXT
2219	CEFBS_None, // G_FPTRUNC
2220	CEFBS_None, // G_FPTOSI
2221	CEFBS_None, // G_FPTOUI
2222	CEFBS_None, // G_SITOFP
2223	CEFBS_None, // G_UITOFP
2224	CEFBS_None, // G_FPTOSI_SAT
2225	CEFBS_None, // G_FPTOUI_SAT
2226	CEFBS_None, // G_FABS
2227	CEFBS_None, // G_FCOPYSIGN
2228	CEFBS_None, // G_IS_FPCLASS
2229	CEFBS_None, // G_FCANONICALIZE
2230	CEFBS_None, // G_FMINNUM
2231	CEFBS_None, // G_FMAXNUM
2232	CEFBS_None, // G_FMINNUM_IEEE
2233	CEFBS_None, // G_FMAXNUM_IEEE
2234	CEFBS_None, // G_FMINIMUM
2235	CEFBS_None, // G_FMAXIMUM
2236	CEFBS_None, // G_FMINIMUMNUM
2237	CEFBS_None, // G_FMAXIMUMNUM
2238	CEFBS_None, // G_GET_FPENV
2239	CEFBS_None, // G_SET_FPENV
2240	CEFBS_None, // G_RESET_FPENV
2241	CEFBS_None, // G_GET_FPMODE
2242	CEFBS_None, // G_SET_FPMODE
2243	CEFBS_None, // G_RESET_FPMODE
2244	CEFBS_None, // G_GET_ROUNDING
2245	CEFBS_None, // G_SET_ROUNDING
2246	CEFBS_None, // G_PTR_ADD
2247	CEFBS_None, // G_PTRMASK
2248	CEFBS_None, // G_SMIN
2249	CEFBS_None, // G_SMAX
2250	CEFBS_None, // G_UMIN
2251	CEFBS_None, // G_UMAX
2252	CEFBS_None, // G_ABS
2253	CEFBS_None, // G_LROUND
2254	CEFBS_None, // G_LLROUND
2255	CEFBS_None, // G_BR
2256	CEFBS_None, // G_BRJT
2257	CEFBS_None, // G_VSCALE
2258	CEFBS_None, // G_INSERT_SUBVECTOR
2259	CEFBS_None, // G_EXTRACT_SUBVECTOR
2260	CEFBS_None, // G_INSERT_VECTOR_ELT
2261	CEFBS_None, // G_EXTRACT_VECTOR_ELT
2262	CEFBS_None, // G_SHUFFLE_VECTOR
2263	CEFBS_None, // G_SPLAT_VECTOR
2264	CEFBS_None, // G_STEP_VECTOR
2265	CEFBS_None, // G_VECTOR_COMPRESS
2266	CEFBS_None, // G_CTTZ
2267	CEFBS_None, // G_CTTZ_ZERO_UNDEF
2268	CEFBS_None, // G_CTLZ
2269	CEFBS_None, // G_CTLZ_ZERO_UNDEF
2270	CEFBS_None, // G_CTLS
2271	CEFBS_None, // G_CTPOP
2272	CEFBS_None, // G_BSWAP
2273	CEFBS_None, // G_BITREVERSE
2274	CEFBS_None, // G_FCEIL
2275	CEFBS_None, // G_FCOS
2276	CEFBS_None, // G_FSIN
2277	CEFBS_None, // G_FSINCOS
2278	CEFBS_None, // G_FTAN
2279	CEFBS_None, // G_FACOS
2280	CEFBS_None, // G_FASIN
2281	CEFBS_None, // G_FATAN
2282	CEFBS_None, // G_FATAN2
2283	CEFBS_None, // G_FCOSH
2284	CEFBS_None, // G_FSINH
2285	CEFBS_None, // G_FTANH
2286	CEFBS_None, // G_FSQRT
2287	CEFBS_None, // G_FFLOOR
2288	CEFBS_None, // G_FRINT
2289	CEFBS_None, // G_FNEARBYINT
2290	CEFBS_None, // G_ADDRSPACE_CAST
2291	CEFBS_None, // G_BLOCK_ADDR
2292	CEFBS_None, // G_JUMP_TABLE
2293	CEFBS_None, // G_DYN_STACKALLOC
2294	CEFBS_None, // G_STACKSAVE
2295	CEFBS_None, // G_STACKRESTORE
2296	CEFBS_None, // G_STRICT_FADD
2297	CEFBS_None, // G_STRICT_FSUB
2298	CEFBS_None, // G_STRICT_FMUL
2299	CEFBS_None, // G_STRICT_FDIV
2300	CEFBS_None, // G_STRICT_FREM
2301	CEFBS_None, // G_STRICT_FMA
2302	CEFBS_None, // G_STRICT_FSQRT
2303	CEFBS_None, // G_STRICT_FLDEXP
2304	CEFBS_None, // G_READ_REGISTER
2305	CEFBS_None, // G_WRITE_REGISTER
2306	CEFBS_None, // G_MEMCPY
2307	CEFBS_None, // G_MEMCPY_INLINE
2308	CEFBS_None, // G_MEMMOVE
2309	CEFBS_None, // G_MEMSET
2310	CEFBS_None, // G_BZERO
2311	CEFBS_None, // G_TRAP
2312	CEFBS_None, // G_DEBUGTRAP
2313	CEFBS_None, // G_UBSANTRAP
2314	CEFBS_None, // G_VECREDUCE_SEQ_FADD
2315	CEFBS_None, // G_VECREDUCE_SEQ_FMUL
2316	CEFBS_None, // G_VECREDUCE_FADD
2317	CEFBS_None, // G_VECREDUCE_FMUL
2318	CEFBS_None, // G_VECREDUCE_FMAX
2319	CEFBS_None, // G_VECREDUCE_FMIN
2320	CEFBS_None, // G_VECREDUCE_FMAXIMUM
2321	CEFBS_None, // G_VECREDUCE_FMINIMUM
2322	CEFBS_None, // G_VECREDUCE_ADD
2323	CEFBS_None, // G_VECREDUCE_MUL
2324	CEFBS_None, // G_VECREDUCE_AND
2325	CEFBS_None, // G_VECREDUCE_OR
2326	CEFBS_None, // G_VECREDUCE_XOR
2327	CEFBS_None, // G_VECREDUCE_SMAX
2328	CEFBS_None, // G_VECREDUCE_SMIN
2329	CEFBS_None, // G_VECREDUCE_UMAX
2330	CEFBS_None, // G_VECREDUCE_UMIN
2331	CEFBS_None, // G_SBFX
2332	CEFBS_None, // G_UBFX
2333	CEFBS_None, // ADCWRdRr
2334	CEFBS_None, // ADDWRdRr
2335	CEFBS_None, // ADJCALLSTACKDOWN
2336	CEFBS_None, // ADJCALLSTACKUP
2337	CEFBS_None, // ANDIWRdK
2338	CEFBS_None, // ANDWRdRr
2339	CEFBS_None, // ASRBNRd
2340	CEFBS_None, // ASRWLoRd
2341	CEFBS_None, // ASRWNRd
2342	CEFBS_None, // ASRWRd
2343	CEFBS_None, // Asr16
2344	CEFBS_None, // Asr32
2345	CEFBS_None, // Asr8
2346	CEFBS_None, // AtomicFence
2347	CEFBS_None, // AtomicLoad16
2348	CEFBS_None, // AtomicLoad8
2349	CEFBS_None, // AtomicLoadAdd16
2350	CEFBS_None, // AtomicLoadAdd8
2351	CEFBS_None, // AtomicLoadAnd16
2352	CEFBS_None, // AtomicLoadAnd8
2353	CEFBS_None, // AtomicLoadOr16
2354	CEFBS_None, // AtomicLoadOr8
2355	CEFBS_None, // AtomicLoadSub16
2356	CEFBS_None, // AtomicLoadSub8
2357	CEFBS_None, // AtomicLoadXor16
2358	CEFBS_None, // AtomicLoadXor8
2359	CEFBS_None, // AtomicStore16
2360	CEFBS_None, // AtomicStore8
2361	CEFBS_None, // COMWRd
2362	CEFBS_None, // CPCWRdRr
2363	CEFBS_None, // CPWRdRr
2364	CEFBS_None, // CopyZero
2365	CEFBS_HasELPM, // ELPMBRdZ
2366	CEFBS_HasELPMX, // ELPMBRdZPi
2367	CEFBS_HasELPM, // ELPMWRdZ
2368	CEFBS_HasELPMX, // ELPMWRdZPi
2369	CEFBS_None, // EORWRdRr
2370	CEFBS_None, // FRMIDX
2371	CEFBS_None, // INWRdA
2372	CEFBS_HasSRAM, // LDDWRdPtrQ
2373	CEFBS_HasSRAM, // LDDWRdYQ
2374	CEFBS_None, // LDIWRdK
2375	CEFBS_HasSRAM_HasNonTinyEncoding, // LDSWRdK
2376	CEFBS_HasSRAM, // LDWRdPtr
2377	CEFBS_HasSRAM, // LDWRdPtrPd
2378	CEFBS_HasSRAM, // LDWRdPtrPi
2379	CEFBS_HasLPM, // LPMBRdZ
2380	CEFBS_HasLPM, // LPMWRdZ
2381	CEFBS_HasLPMX, // LPMWRdZPi
2382	CEFBS_None, // LSLBNRd
2383	CEFBS_None, // LSLWHiRd
2384	CEFBS_None, // LSLWNRd
2385	CEFBS_None, // LSLWRd
2386	CEFBS_None, // LSRBNRd
2387	CEFBS_None, // LSRWLoRd
2388	CEFBS_None, // LSRWNRd
2389	CEFBS_None, // LSRWRd
2390	CEFBS_None, // Lsl16
2391	CEFBS_None, // Lsl32
2392	CEFBS_None, // Lsl8
2393	CEFBS_None, // Lsr16
2394	CEFBS_None, // Lsr32
2395	CEFBS_None, // Lsr8
2396	CEFBS_None, // NEGWRd
2397	CEFBS_None, // ORIWRdK
2398	CEFBS_None, // ORWRdRr
2399	CEFBS_None, // OUTWARr
2400	CEFBS_HasSRAM, // POPWRd
2401	CEFBS_HasSRAM, // PUSHWRr
2402	CEFBS_HasNonTinyEncoding, // ROLBRdR1
2403	CEFBS_HasTinyEncoding, // ROLBRdR17
2404	CEFBS_None, // ROLWRd
2405	CEFBS_None, // RORBRd
2406	CEFBS_None, // RORWRd
2407	CEFBS_None, // Rol16
2408	CEFBS_None, // Rol8
2409	CEFBS_None, // Ror16
2410	CEFBS_None, // Ror8
2411	CEFBS_None, // SBCIWRdK
2412	CEFBS_None, // SBCWRdRr
2413	CEFBS_None, // SEXT
2414	CEFBS_None, // SPREAD
2415	CEFBS_None, // SPWRITE
2416	CEFBS_None, // STDSPQRr
2417	CEFBS_HasSRAM, // STDWPtrQRr
2418	CEFBS_None, // STDWSPQRr
2419	CEFBS_HasSRAM_HasNonTinyEncoding, // STSWKRr
2420	CEFBS_HasSRAM, // STWPtrPdRr
2421	CEFBS_HasSRAM, // STWPtrPiRr
2422	CEFBS_HasSRAM, // STWPtrRr
2423	CEFBS_None, // SUBIWRdK
2424	CEFBS_None, // SUBWRdRr
2425	CEFBS_None, // Select16
2426	CEFBS_None, // Select8
2427	CEFBS_None, // ZEXT
2428	CEFBS_None, // ADCRdRr
2429	CEFBS_None, // ADDRdRr
2430	CEFBS_HasADDSUBIW, // ADIWRdK
2431	CEFBS_None, // ANDIRdK
2432	CEFBS_None, // ANDRdRr
2433	CEFBS_None, // ASRRd
2434	CEFBS_None, // BCLRs
2435	CEFBS_None, // BLD
2436	CEFBS_None, // BRBCsk
2437	CEFBS_None, // BRBSsk
2438	CEFBS_HasBREAK, // BREAK
2439	CEFBS_None, // BREQk
2440	CEFBS_None, // BRGEk
2441	CEFBS_None, // BRLOk
2442	CEFBS_None, // BRLTk
2443	CEFBS_None, // BRMIk
2444	CEFBS_None, // BRNEk
2445	CEFBS_None, // BRPLk
2446	CEFBS_None, // BRSHk
2447	CEFBS_None, // BSETs
2448	CEFBS_None, // BST
2449	CEFBS_HasJMPCALL, // CALLk
2450	CEFBS_None, // CBIAb
2451	CEFBS_None, // COMRd
2452	CEFBS_None, // CPCRdRr
2453	CEFBS_None, // CPIRdK
2454	CEFBS_None, // CPRdRr
2455	CEFBS_None, // CPSE
2456	CEFBS_None, // DECRd
2457	CEFBS_HasDES, // DESK
2458	CEFBS_HasEIJMPCALL, // EICALL
2459	CEFBS_HasEIJMPCALL, // EIJMP
2460	CEFBS_HasELPM, // ELPM
2461	CEFBS_HasELPMX, // ELPMRdZ
2462	CEFBS_HasELPMX, // ELPMRdZPi
2463	CEFBS_None, // EORRdRr
2464	CEFBS_SupportsMultiplication, // FMUL
2465	CEFBS_SupportsMultiplication, // FMULS
2466	CEFBS_SupportsMultiplication, // FMULSU
2467	CEFBS_HasIJMPCALL, // ICALL
2468	CEFBS_HasIJMPCALL, // IJMP
2469	CEFBS_None, // INCRd
2470	CEFBS_None, // INRdA
2471	CEFBS_HasJMPCALL, // JMPk
2472	CEFBS_SupportsRMW, // LACZRd
2473	CEFBS_SupportsRMW, // LASZRd
2474	CEFBS_SupportsRMW, // LATZRd
2475	CEFBS_HasSRAM_HasNonTinyEncoding, // LDDRdPtrQ
2476	CEFBS_None, // LDIRdK
2477	CEFBS_HasSRAM, // LDRdPtr
2478	CEFBS_HasSRAM, // LDRdPtrPd
2479	CEFBS_HasSRAM, // LDRdPtrPi
2480	CEFBS_HasSRAM_HasNonTinyEncoding, // LDSRdK
2481	CEFBS_HasSRAM_HasTinyEncoding, // LDSRdKTiny
2482	CEFBS_HasLPM, // LPM
2483	CEFBS_HasLPMX, // LPMRdZ
2484	CEFBS_HasLPMX, // LPMRdZPi
2485	CEFBS_None, // LSRRd
2486	CEFBS_None, // MOVRdRr
2487	CEFBS_HasMOVW, // MOVWRdRr
2488	CEFBS_SupportsMultiplication, // MULRdRr
2489	CEFBS_SupportsMultiplication, // MULSRdRr
2490	CEFBS_SupportsMultiplication, // MULSURdRr
2491	CEFBS_None, // NEGRd
2492	CEFBS_None, // NOP
2493	CEFBS_None, // ORIRdK
2494	CEFBS_None, // ORRdRr
2495	CEFBS_None, // OUTARr
2496	CEFBS_HasSRAM, // POPRd
2497	CEFBS_HasSRAM, // PUSHRr
2498	CEFBS_None, // RCALLk
2499	CEFBS_None, // RET
2500	CEFBS_None, // RETI
2501	CEFBS_None, // RJMPk
2502	CEFBS_None, // RORRd
2503	CEFBS_None, // SBCIRdK
2504	CEFBS_None, // SBCRdRr
2505	CEFBS_None, // SBIAb
2506	CEFBS_None, // SBICAb
2507	CEFBS_None, // SBISAb
2508	CEFBS_HasADDSUBIW, // SBIWRdK
2509	CEFBS_None, // SBRCRrB
2510	CEFBS_None, // SBRSRrB
2511	CEFBS_None, // SLEEP
2512	CEFBS_HasSPM, // SPM
2513	CEFBS_HasSPMX, // SPMZPi
2514	CEFBS_HasSRAM_HasNonTinyEncoding, // STDPtrQRr
2515	CEFBS_HasSRAM, // STPtrPdRr
2516	CEFBS_HasSRAM, // STPtrPiRr
2517	CEFBS_HasSRAM, // STPtrRr
2518	CEFBS_HasSRAM_HasNonTinyEncoding, // STSKRr
2519	CEFBS_HasSRAM_HasTinyEncoding, // STSKRrTiny
2520	CEFBS_None, // SUBIRdK
2521	CEFBS_None, // SUBRdRr
2522	CEFBS_None, // SWAPRd
2523	CEFBS_None, // WDR
2524	CEFBS_SupportsRMW, // XCHZRd
2525	};
2526
2527	assert(Opcode < `515`);
2528	return FeatureBitsets[RequiredFeaturesRefs[Opcode]];
2529	}
2530
2531
2532	} // namespace llvm::AVR_MC
2533
2534	#endif // GET_COMPUTE_FEATURES
2535
2536	#ifdef GET_AVAILABLE_OPCODE_CHECKER
2537	#undef GET_AVAILABLE_OPCODE_CHECKER
2538
2539	namespace llvm::AVR_MC {
2540
2541	bool isOpcodeAvailable(unsigned Opcode, const FeatureBitset &Features) {
2542	FeatureBitset AvailableFeatures = computeAvailableFeatures(Features);
2543	FeatureBitset RequiredFeatures = computeRequiredFeatures(Opcode);
2544	FeatureBitset MissingFeatures =
2545	(AvailableFeatures & RequiredFeatures) ^
2546	RequiredFeatures;
2547	return !MissingFeatures.any();
2548	}
2549
2550	} // namespace llvm::AVR_MC
2551
2552	#endif // GET_AVAILABLE_OPCODE_CHECKER
2553
2554	#ifdef ENABLE_INSTR_PREDICATE_VERIFIER
2555	#undef ENABLE_INSTR_PREDICATE_VERIFIER
2556
2557	#include <sstream>
2558
2559	namespace llvm::AVR_MC {
2560
2561	#ifndef NDEBUG
2562	static const char *SubtargetFeatureNames[] = {
2563	"Feature_HasADDSUBIW",
2564	"Feature_HasBREAK",
2565	"Feature_HasDES",
2566	"Feature_HasEIJMPCALL",
2567	"Feature_HasELPM",
2568	"Feature_HasELPMX",
2569	"Feature_HasIJMPCALL",
2570	"Feature_HasJMPCALL",
2571	"Feature_HasLPM",
2572	"Feature_HasLPMX",
2573	"Feature_HasMOVW",
2574	"Feature_HasNonTinyEncoding",
2575	"Feature_HasSPM",
2576	"Feature_HasSPMX",
2577	"Feature_HasSRAM",
2578	"Feature_HasSmallStack",
2579	"Feature_HasTinyEncoding",
2580	"Feature_SupportsMultiplication",
2581	"Feature_SupportsRMW",
2582	nullptr
2583	};
2584
2585	#endif // NDEBUG
2586
2587	void verifyInstructionPredicates(
2588	unsigned Opcode, const FeatureBitset &Features) {
2589	#ifndef NDEBUG
2590	FeatureBitset AvailableFeatures = computeAvailableFeatures(Features);
2591	FeatureBitset RequiredFeatures = computeRequiredFeatures(Opcode);
2592	FeatureBitset MissingFeatures =
2593	(AvailableFeatures & RequiredFeatures) ^
2594	RequiredFeatures;
2595	if (MissingFeatures.any()) {
2596	std::ostringstream Msg;
2597	Msg << "Attempting to emit " << &AVRInstrNameData[AVRInstrNameIndices[Opcode]]
2598	<< " instruction but the ";
2599	for (unsigned i = `0`, e = MissingFeatures.size(); i != e; ++i)
2600	if (MissingFeatures.test(i))
2601	Msg << SubtargetFeatureNames[i] << " ";
2602	Msg << "predicate(s) are not met";
2603	report_fatal_error(Msg.str().c_str());
2604	}
2605	#endif // NDEBUG
2606	}
2607
2608	} // namespace llvm::AVR_MC
2609
2610	#endif // ENABLE_INSTR_PREDICATE_VERIFIER
2611
2612

Browse the source code of llvm_projects/build/lib/Target/AVR/AVRGenInstrInfo.inc