AVRGenInstrInfo.inc source code [llvm_projects/build/lib/Target/AVR/AVRGenInstrInfo.inc]

1	/===- TableGen'erated file -------------------------------------- C++ --===\
2	\| \|
3	\| Target Instruction Enum Values and Descriptors \|
4	\| \|
5	\| Automatically generated file, do not edit! \|
6	\| \|
7	\===----------------------------------------------------------------------===/
8
9	#ifdef GET_INSTRINFO_ENUM
10	#undef GET_INSTRINFO_ENUM
11
12	namespace llvm::AVR {
13
14	enum {
15	PHI = `0`, // Target.td:1314
16	INLINEASM = `1`, // Target.td:1320
17	INLINEASM_BR = `2`, // Target.td:1326
18	CFI_INSTRUCTION = `3`, // Target.td:1335
19	EH_LABEL = `4`, // Target.td:1344
20	GC_LABEL = `5`, // Target.td:1353
21	ANNOTATION_LABEL = `6`, // Target.td:1362
22	KILL = `7`, // Target.td:1370
23	EXTRACT_SUBREG = `8`, // Target.td:1377
24	INSERT_SUBREG = `9`, // Target.td:1383
25	IMPLICIT_DEF = `10`, // Target.td:1390
26	INIT_UNDEF = `11`, // Target.td:1399
27	SUBREG_TO_REG = `12`, // Target.td:1406
28	COPY_TO_REGCLASS = `13`, // Target.td:1412
29	DBG_VALUE = `14`, // Target.td:1419
30	DBG_VALUE_LIST = `15`, // Target.td:1426
31	DBG_INSTR_REF = `16`, // Target.td:1433
32	DBG_PHI = `17`, // Target.td:1440
33	DBG_LABEL = `18`, // Target.td:1447
34	REG_SEQUENCE = `19`, // Target.td:1454
35	COPY = `20`, // Target.td:1461
36	COPY_LANEMASK = `21`, // Target.td:1469
37	BUNDLE = `22`, // Target.td:1476
38	LIFETIME_START = `23`, // Target.td:1482
39	LIFETIME_END = `24`, // Target.td:1489
40	PSEUDO_PROBE = `25`, // Target.td:1496
41	ARITH_FENCE = `26`, // Target.td:1503
42	STACKMAP = `27`, // Target.td:1512
43	FENTRY_CALL = `28`, // Target.td:1647
44	PATCHPOINT = `29`, // Target.td:1520
45	LOAD_STACK_GUARD = `30`, // Target.td:1538
46	PREALLOCATED_SETUP = `31`, // Target.td:1546
47	PREALLOCATED_ARG = `32`, // Target.td:1552
48	STATEPOINT = `33`, // Target.td:1529
49	LOCAL_ESCAPE = `34`, // Target.td:1558
50	FAULTING_OP = `35`, // Target.td:1567
51	PATCHABLE_OP = `36`, // Target.td:1587
52	PATCHABLE_FUNCTION_ENTER = `37`, // Target.td:1595
53	PATCHABLE_RET = `38`, // Target.td:1602
54	PATCHABLE_FUNCTION_EXIT = `39`, // Target.td:1611
55	PATCHABLE_TAIL_CALL = `40`, // Target.td:1619
56	PATCHABLE_EVENT_CALL = `41`, // Target.td:1627
57	PATCHABLE_TYPED_EVENT_CALL = `42`, // Target.td:1637
58	ICALL_BRANCH_FUNNEL = `43`, // Target.td:1657
59	FAKE_USE = `44`, // Target.td:1577
60	MEMBARRIER = `45`, // Target.td:1663
61	JUMP_TABLE_DEBUG_INFO = `46`, // Target.td:1671
62	RELOC_NONE = `47`, // Target.td:1679
63	CONVERGENCECTRL_ENTRY = `48`, // Target.td:1691
64	CONVERGENCECTRL_ANCHOR = `49`, // Target.td:1687
65	CONVERGENCECTRL_LOOP = `50`, // Target.td:1695
66	CONVERGENCECTRL_GLUE = `51`, // Target.td:1699
67	G_ASSERT_SEXT = `52`, // GenericOpcodes.td:1955
68	G_ASSERT_ZEXT = `53`, // GenericOpcodes.td:1947
69	G_ASSERT_ALIGN = `54`, // GenericOpcodes.td:1962
70	G_ADD = `55`, // GenericOpcodes.td:308
71	G_SUB = `56`, // GenericOpcodes.td:316
72	G_MUL = `57`, // GenericOpcodes.td:324
73	G_SDIV = `58`, // GenericOpcodes.td:332
74	G_UDIV = `59`, // GenericOpcodes.td:340
75	G_SREM = `60`, // GenericOpcodes.td:348
76	G_UREM = `61`, // GenericOpcodes.td:356
77	G_SDIVREM = `62`, // GenericOpcodes.td:364
78	G_UDIVREM = `63`, // GenericOpcodes.td:372
79	G_AND = `64`, // GenericOpcodes.td:380
80	G_OR = `65`, // GenericOpcodes.td:388
81	G_XOR = `66`, // GenericOpcodes.td:396
82	G_ABDS = `67`, // GenericOpcodes.td:425
83	G_ABDU = `68`, // GenericOpcodes.td:433
84	G_UAVGFLOOR = `69`, // GenericOpcodes.td:441
85	G_UAVGCEIL = `70`, // GenericOpcodes.td:448
86	G_SAVGFLOOR = `71`, // GenericOpcodes.td:455
87	G_SAVGCEIL = `72`, // GenericOpcodes.td:462
88	G_IMPLICIT_DEF = `73`, // GenericOpcodes.td:111
89	G_PHI = `74`, // GenericOpcodes.td:118
90	G_FRAME_INDEX = `75`, // GenericOpcodes.td:125
91	G_GLOBAL_VALUE = `76`, // GenericOpcodes.td:131
92	G_PTRAUTH_GLOBAL_VALUE = `77`, // GenericOpcodes.td:137
93	G_CONSTANT_POOL = `78`, // GenericOpcodes.td:143
94	G_EXTRACT = `79`, // GenericOpcodes.td:1540
95	G_UNMERGE_VALUES = `80`, // GenericOpcodes.td:1553
96	G_INSERT = `81`, // GenericOpcodes.td:1562
97	G_MERGE_VALUES = `82`, // GenericOpcodes.td:1572
98	G_BUILD_VECTOR = `83`, // GenericOpcodes.td:1592
99	G_BUILD_VECTOR_TRUNC = `84`, // GenericOpcodes.td:1602
100	G_CONCAT_VECTORS = `85`, // GenericOpcodes.td:1609
101	G_PTRTOINT = `86`, // GenericOpcodes.td:155
102	G_INTTOPTR = `87`, // GenericOpcodes.td:149
103	G_BITCAST = `88`, // GenericOpcodes.td:161
104	G_FREEZE = `89`, // GenericOpcodes.td:284
105	G_CONSTANT_FOLD_BARRIER = `90`, // GenericOpcodes.td:1969
106	G_INTRINSIC_FPTRUNC_ROUND = `91`, // GenericOpcodes.td:1298
107	G_INTRINSIC_TRUNC = `92`, // GenericOpcodes.td:1304
108	G_INTRINSIC_ROUND = `93`, // GenericOpcodes.td:1310
109	G_INTRINSIC_LRINT = `94`, // GenericOpcodes.td:1316
110	G_INTRINSIC_LLRINT = `95`, // GenericOpcodes.td:1322
111	G_INTRINSIC_ROUNDEVEN = `96`, // GenericOpcodes.td:1328
112	G_READCYCLECOUNTER = `97`, // GenericOpcodes.td:1334
113	G_READSTEADYCOUNTER = `98`, // GenericOpcodes.td:1340
114	G_LOAD = `99`, // GenericOpcodes.td:1367
115	G_SEXTLOAD = `100`, // GenericOpcodes.td:1376
116	G_ZEXTLOAD = `101`, // GenericOpcodes.td:1384
117	G_FPEXTLOAD = `102`, // GenericOpcodes.td:1393
118	G_INDEXED_LOAD = `103`, // GenericOpcodes.td:1403
119	G_INDEXED_SEXTLOAD = `104`, // GenericOpcodes.td:1412
120	G_INDEXED_ZEXTLOAD = `105`, // GenericOpcodes.td:1420
121	G_STORE = `106`, // GenericOpcodes.td:1428
122	G_FPTRUNCSTORE = `107`, // GenericOpcodes.td:1438
123	G_INDEXED_STORE = `108`, // GenericOpcodes.td:1446
124	G_ATOMIC_CMPXCHG_WITH_SUCCESS = `109`, // GenericOpcodes.td:1457
125	G_ATOMIC_CMPXCHG = `110`, // GenericOpcodes.td:1468
126	G_ATOMICRMW_XCHG = `111`, // GenericOpcodes.td:1488
127	G_ATOMICRMW_ADD = `112`, // GenericOpcodes.td:1489
128	G_ATOMICRMW_SUB = `113`, // GenericOpcodes.td:1490
129	G_ATOMICRMW_AND = `114`, // GenericOpcodes.td:1491
130	G_ATOMICRMW_NAND = `115`, // GenericOpcodes.td:1492
131	G_ATOMICRMW_OR = `116`, // GenericOpcodes.td:1493
132	G_ATOMICRMW_XOR = `117`, // GenericOpcodes.td:1494
133	G_ATOMICRMW_MAX = `118`, // GenericOpcodes.td:1495
134	G_ATOMICRMW_MIN = `119`, // GenericOpcodes.td:1496
135	G_ATOMICRMW_UMAX = `120`, // GenericOpcodes.td:1497
136	G_ATOMICRMW_UMIN = `121`, // GenericOpcodes.td:1498
137	G_ATOMICRMW_FADD = `122`, // GenericOpcodes.td:1509
138	G_ATOMICRMW_FSUB = `123`, // GenericOpcodes.td:1510
139	G_ATOMICRMW_FMAX = `124`, // GenericOpcodes.td:1511
140	G_ATOMICRMW_FMIN = `125`, // GenericOpcodes.td:1512
141	G_ATOMICRMW_FMAXIMUM = `126`, // GenericOpcodes.td:1513
142	G_ATOMICRMW_FMINIMUM = `127`, // GenericOpcodes.td:1514
143	G_ATOMICRMW_FMAXIMUMNUM = `128`, // GenericOpcodes.td:1515
144	G_ATOMICRMW_FMINIMUMNUM = `129`, // GenericOpcodes.td:1516
145	G_ATOMICRMW_UINC_WRAP = `130`, // GenericOpcodes.td:1499
146	G_ATOMICRMW_UDEC_WRAP = `131`, // GenericOpcodes.td:1500
147	G_ATOMICRMW_USUB_COND = `132`, // GenericOpcodes.td:1501
148	G_ATOMICRMW_USUB_SAT = `133`, // GenericOpcodes.td:1502
149	G_FENCE = `134`, // GenericOpcodes.td:1518
150	G_PREFETCH = `135`, // GenericOpcodes.td:1525
151	G_BRCOND = `136`, // GenericOpcodes.td:1665
152	G_BRINDIRECT = `137`, // GenericOpcodes.td:1674
153	G_INVOKE_REGION_START = `138`, // GenericOpcodes.td:1697
154	G_INTRINSIC = `139`, // GenericOpcodes.td:1617
155	G_INTRINSIC_W_SIDE_EFFECTS = `140`, // GenericOpcodes.td:1624
156	G_INTRINSIC_CONVERGENT = `141`, // GenericOpcodes.td:1633
157	G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS = `142`, // GenericOpcodes.td:1641
158	G_ANYEXT = `143`, // GenericOpcodes.td:44
159	G_TRUNC = `144`, // GenericOpcodes.td:83
160	G_TRUNC_SSAT_S = `145`, // GenericOpcodes.td:91
161	G_TRUNC_SSAT_U = `146`, // GenericOpcodes.td:98
162	G_TRUNC_USAT_U = `147`, // GenericOpcodes.td:105
163	G_CONSTANT = `148`, // GenericOpcodes.td:169
164	G_FCONSTANT = `149`, // GenericOpcodes.td:177
165	G_VASTART = `150`, // GenericOpcodes.td:184
166	G_VAARG = `151`, // GenericOpcodes.td:191
167	G_SEXT = `152`, // GenericOpcodes.td:52
168	G_SEXT_INREG = `153`, // GenericOpcodes.td:66
169	G_ZEXT = `154`, // GenericOpcodes.td:74
170	G_SHL = `155`, // GenericOpcodes.td:404
171	G_LSHR = `156`, // GenericOpcodes.td:411
172	G_ASHR = `157`, // GenericOpcodes.td:418
173	G_FSHL = `158`, // GenericOpcodes.td:470
174	G_FSHR = `159`, // GenericOpcodes.td:478
175	G_ROTR = `160`, // GenericOpcodes.td:485
176	G_ROTL = `161`, // GenericOpcodes.td:492
177	G_ICMP = `162`, // GenericOpcodes.td:499
178	G_FCMP = `163`, // GenericOpcodes.td:506
179	G_SCMP = `164`, // GenericOpcodes.td:513
180	G_UCMP = `165`, // GenericOpcodes.td:520
181	G_SELECT = `166`, // GenericOpcodes.td:527
182	G_UADDO = `167`, // GenericOpcodes.td:619
183	G_UADDE = `168`, // GenericOpcodes.td:627
184	G_USUBO = `169`, // GenericOpcodes.td:649
185	G_USUBE = `170`, // GenericOpcodes.td:655
186	G_SADDO = `171`, // GenericOpcodes.td:634
187	G_SADDE = `172`, // GenericOpcodes.td:642
188	G_SSUBO = `173`, // GenericOpcodes.td:662
189	G_SSUBE = `174`, // GenericOpcodes.td:669
190	G_UMULO = `175`, // GenericOpcodes.td:676
191	G_SMULO = `176`, // GenericOpcodes.td:684
192	G_UMULH = `177`, // GenericOpcodes.td:693
193	G_SMULH = `178`, // GenericOpcodes.td:702
194	G_UADDSAT = `179`, // GenericOpcodes.td:714
195	G_SADDSAT = `180`, // GenericOpcodes.td:722
196	G_USUBSAT = `181`, // GenericOpcodes.td:730
197	G_SSUBSAT = `182`, // GenericOpcodes.td:738
198	G_USHLSAT = `183`, // GenericOpcodes.td:746
199	G_SSHLSAT = `184`, // GenericOpcodes.td:754
200	G_SMULFIX = `185`, // GenericOpcodes.td:766
201	G_UMULFIX = `186`, // GenericOpcodes.td:773
202	G_SMULFIXSAT = `187`, // GenericOpcodes.td:783
203	G_UMULFIXSAT = `188`, // GenericOpcodes.td:790
204	G_SDIVFIX = `189`, // GenericOpcodes.td:801
205	G_UDIVFIX = `190`, // GenericOpcodes.td:808
206	G_SDIVFIXSAT = `191`, // GenericOpcodes.td:818
207	G_UDIVFIXSAT = `192`, // GenericOpcodes.td:825
208	G_FADD = `193`, // GenericOpcodes.td:998
209	G_FSUB = `194`, // GenericOpcodes.td:1006
210	G_FMUL = `195`, // GenericOpcodes.td:1014
211	G_FMA = `196`, // GenericOpcodes.td:1023
212	G_FMAD = `197`, // GenericOpcodes.td:1032
213	G_FDIV = `198`, // GenericOpcodes.td:1040
214	G_FREM = `199`, // GenericOpcodes.td:1047
215	G_FMODF = `200`, // GenericOpcodes.td:1054
216	G_FPOW = `201`, // GenericOpcodes.td:1061
217	G_FPOWI = `202`, // GenericOpcodes.td:1068
218	G_FEXP = `203`, // GenericOpcodes.td:1075
219	G_FEXP2 = `204`, // GenericOpcodes.td:1082
220	G_FEXP10 = `205`, // GenericOpcodes.td:1089
221	G_FLOG = `206`, // GenericOpcodes.td:1096
222	G_FLOG2 = `207`, // GenericOpcodes.td:1103
223	G_FLOG10 = `208`, // GenericOpcodes.td:1110
224	G_FLDEXP = `209`, // GenericOpcodes.td:1117
225	G_FFREXP = `210`, // GenericOpcodes.td:1124
226	G_FNEG = `211`, // GenericOpcodes.td:836
227	G_FPEXT = `212`, // GenericOpcodes.td:842
228	G_FPTRUNC = `213`, // GenericOpcodes.td:848
229	G_FPTOSI = `214`, // GenericOpcodes.td:854
230	G_FPTOUI = `215`, // GenericOpcodes.td:860
231	G_SITOFP = `216`, // GenericOpcodes.td:866
232	G_UITOFP = `217`, // GenericOpcodes.td:872
233	G_FPTOSI_SAT = `218`, // GenericOpcodes.td:878
234	G_FPTOUI_SAT = `219`, // GenericOpcodes.td:884
235	G_FABS = `220`, // GenericOpcodes.td:890
236	G_FCOPYSIGN = `221`, // GenericOpcodes.td:896
237	G_IS_FPCLASS = `222`, // GenericOpcodes.td:909
238	G_FCANONICALIZE = `223`, // GenericOpcodes.td:902
239	G_FMINNUM = `224`, // GenericOpcodes.td:922
240	G_FMAXNUM = `225`, // GenericOpcodes.td:929
241	G_FMINNUM_IEEE = `226`, // GenericOpcodes.td:947
242	G_FMAXNUM_IEEE = `227`, // GenericOpcodes.td:954
243	G_FMINIMUM = `228`, // GenericOpcodes.td:964
244	G_FMAXIMUM = `229`, // GenericOpcodes.td:971
245	G_FMINIMUMNUM = `230`, // GenericOpcodes.td:979
246	G_FMAXIMUMNUM = `231`, // GenericOpcodes.td:986
247	G_GET_FPENV = `232`, // GenericOpcodes.td:1254
248	G_SET_FPENV = `233`, // GenericOpcodes.td:1261
249	G_RESET_FPENV = `234`, // GenericOpcodes.td:1268
250	G_GET_FPMODE = `235`, // GenericOpcodes.td:1275
251	G_SET_FPMODE = `236`, // GenericOpcodes.td:1282
252	G_RESET_FPMODE = `237`, // GenericOpcodes.td:1289
253	G_GET_ROUNDING = `238`, // GenericOpcodes.td:1346
254	G_SET_ROUNDING = `239`, // GenericOpcodes.td:1352
255	G_PTR_ADD = `240`, // GenericOpcodes.td:534
256	G_PTRMASK = `241`, // GenericOpcodes.td:542
257	G_SMIN = `242`, // GenericOpcodes.td:549
258	G_SMAX = `243`, // GenericOpcodes.td:557
259	G_UMIN = `244`, // GenericOpcodes.td:565
260	G_UMAX = `245`, // GenericOpcodes.td:573
261	G_ABS = `246`, // GenericOpcodes.td:581
262	G_LROUND = `247`, // GenericOpcodes.td:291
263	G_LLROUND = `248`, // GenericOpcodes.td:297
264	G_BR = `249`, // GenericOpcodes.td:1655
265	G_BRJT = `250`, // GenericOpcodes.td:1685
266	G_VSCALE = `251`, // GenericOpcodes.td:1583
267	G_INSERT_SUBVECTOR = `252`, // GenericOpcodes.td:1729
268	G_EXTRACT_SUBVECTOR = `253`, // GenericOpcodes.td:1737
269	G_INSERT_VECTOR_ELT = `254`, // GenericOpcodes.td:1745
270	G_EXTRACT_VECTOR_ELT = `255`, // GenericOpcodes.td:1753
271	G_SHUFFLE_VECTOR = `256`, // GenericOpcodes.td:1764
272	G_SPLAT_VECTOR = `257`, // GenericOpcodes.td:1772
273	G_STEP_VECTOR = `258`, // GenericOpcodes.td:1780
274	G_VECTOR_COMPRESS = `259`, // GenericOpcodes.td:1787
275	G_CTTZ = `260`, // GenericOpcodes.td:211
276	G_CTTZ_ZERO_POISON = `261`, // GenericOpcodes.td:217
277	G_CTLZ = `262`, // GenericOpcodes.td:199
278	G_CTLZ_ZERO_POISON = `263`, // GenericOpcodes.td:205
279	G_CTLS = `264`, // GenericOpcodes.td:223
280	G_CTPOP = `265`, // GenericOpcodes.td:229
281	G_BSWAP = `266`, // GenericOpcodes.td:235
282	G_BITREVERSE = `267`, // GenericOpcodes.td:242
283	G_CLMUL = `268`, // GenericOpcodes.td:588
284	G_CLMULH = `269`, // GenericOpcodes.td:596
285	G_CLMULR = `270`, // GenericOpcodes.td:606
286	G_FCEIL = `271`, // GenericOpcodes.td:1131
287	G_FCOS = `272`, // GenericOpcodes.td:1138
288	G_FSIN = `273`, // GenericOpcodes.td:1145
289	G_FSINCOS = `274`, // GenericOpcodes.td:1152
290	G_FTAN = `275`, // GenericOpcodes.td:1159
291	G_FACOS = `276`, // GenericOpcodes.td:1166
292	G_FASIN = `277`, // GenericOpcodes.td:1173
293	G_FATAN = `278`, // GenericOpcodes.td:1180
294	G_FATAN2 = `279`, // GenericOpcodes.td:1187
295	G_FCOSH = `280`, // GenericOpcodes.td:1194
296	G_FSINH = `281`, // GenericOpcodes.td:1201
297	G_FTANH = `282`, // GenericOpcodes.td:1208
298	G_FSQRT = `283`, // GenericOpcodes.td:1218
299	G_FFLOOR = `284`, // GenericOpcodes.td:1225
300	G_FRINT = `285`, // GenericOpcodes.td:1232
301	G_FNEARBYINT = `286`, // GenericOpcodes.td:1239
302	G_ADDRSPACE_CAST = `287`, // GenericOpcodes.td:248
303	G_BLOCK_ADDR = `288`, // GenericOpcodes.td:254
304	G_JUMP_TABLE = `289`, // GenericOpcodes.td:260
305	G_DYN_STACKALLOC = `290`, // GenericOpcodes.td:266
306	G_STACKSAVE = `291`, // GenericOpcodes.td:272
307	G_STACKRESTORE = `292`, // GenericOpcodes.td:278
308	G_STRICT_FADD = `293`, // GenericOpcodes.td:1839
309	G_STRICT_FSUB = `294`, // GenericOpcodes.td:1840
310	G_STRICT_FMUL = `295`, // GenericOpcodes.td:1841
311	G_STRICT_FDIV = `296`, // GenericOpcodes.td:1842
312	G_STRICT_FREM = `297`, // GenericOpcodes.td:1843
313	G_STRICT_FMA = `298`, // GenericOpcodes.td:1844
314	G_STRICT_FSQRT = `299`, // GenericOpcodes.td:1845
315	G_STRICT_FLDEXP = `300`, // GenericOpcodes.td:1846
316	G_STRICT_FCMP = `301`, // GenericOpcodes.td:1847
317	G_STRICT_FCMPS = `302`, // GenericOpcodes.td:1848
318	G_READ_REGISTER = `303`, // GenericOpcodes.td:1704
319	G_WRITE_REGISTER = `304`, // GenericOpcodes.td:1714
320	G_MEMCPY = `305`, // GenericOpcodes.td:1854
321	G_MEMCPY_INLINE = `306`, // GenericOpcodes.td:1862
322	G_MEMMOVE = `307`, // GenericOpcodes.td:1870
323	G_MEMSET = `308`, // GenericOpcodes.td:1878
324	G_BZERO = `309`, // GenericOpcodes.td:1885
325	G_MEMSET_INLINE = `310`, // GenericOpcodes.td:1892
326	G_TRAP = `311`, // GenericOpcodes.td:1902
327	G_DEBUGTRAP = `312`, // GenericOpcodes.td:1909
328	G_UBSANTRAP = `313`, // GenericOpcodes.td:1915
329	G_VECREDUCE_SEQ_FADD = `314`, // GenericOpcodes.td:1803
330	G_VECREDUCE_SEQ_FMUL = `315`, // GenericOpcodes.td:1809
331	G_VECREDUCE_FADD = `316`, // GenericOpcodes.td:1815
332	G_VECREDUCE_FMUL = `317`, // GenericOpcodes.td:1816
333	G_VECREDUCE_FMAX = `318`, // GenericOpcodes.td:1818
334	G_VECREDUCE_FMIN = `319`, // GenericOpcodes.td:1819
335	G_VECREDUCE_FMAXIMUM = `320`, // GenericOpcodes.td:1820
336	G_VECREDUCE_FMINIMUM = `321`, // GenericOpcodes.td:1821
337	G_VECREDUCE_FMAXIMUMNUM = `322`, // GenericOpcodes.td:1822
338	G_VECREDUCE_FMINIMUMNUM = `323`, // GenericOpcodes.td:1823
339	G_VECREDUCE_ADD = `324`, // GenericOpcodes.td:1825
340	G_VECREDUCE_MUL = `325`, // GenericOpcodes.td:1826
341	G_VECREDUCE_AND = `326`, // GenericOpcodes.td:1827
342	G_VECREDUCE_OR = `327`, // GenericOpcodes.td:1828
343	G_VECREDUCE_XOR = `328`, // GenericOpcodes.td:1829
344	G_VECREDUCE_SMAX = `329`, // GenericOpcodes.td:1830
345	G_VECREDUCE_SMIN = `330`, // GenericOpcodes.td:1831
346	G_VECREDUCE_UMAX = `331`, // GenericOpcodes.td:1832
347	G_VECREDUCE_UMIN = `332`, // GenericOpcodes.td:1833
348	G_SBFX = `333`, // GenericOpcodes.td:1927
349	G_UBFX = `334`, // GenericOpcodes.td:1935
350	ADCWRdRr = `335`, // AVRInstrInfo.td:397
351	ADDWRdRr = `336`, // AVRInstrInfo.td:378
352	ADIWRdKP = `337`, // AVRInstrInfo.td:413
353	ADJCALLSTACKDOWN = `338`, // AVRInstrInfo.td:346
354	ADJCALLSTACKUP = `339`, // AVRInstrInfo.td:356
355	ANDIWRdK = `340`, // AVRInstrInfo.td:593
356	ANDWRdRr = `341`, // AVRInstrInfo.td:553
357	ASRBNRd = `342`, // AVRInstrInfo.td:1367
358	ASRWLoRd = `343`, // AVRInstrInfo.td:1374
359	ASRWNRd = `344`, // AVRInstrInfo.td:1363
360	ASRWRd = `345`, // AVRInstrInfo.td:1371
361	Asr16 = `346`, // AVRInstrInfo.td:1641
362	Asr32 = `347`, // AVRInstrInfo.td:1645
363	Asr8 = `348`, // AVRInstrInfo.td:1637
364	AtomicFence = `349`, // AVRInstrInfo.td:1054
365	AtomicLoad16 = `350`, // AVRInstrInfo.td:1032
366	AtomicLoad8 = `351`, // AVRInstrInfo.td:1031
367	AtomicLoadAdd16 = `352`, // AVRInstrInfo.td:1042
368	AtomicLoadAdd8 = `353`, // AVRInstrInfo.td:1041
369	AtomicLoadAnd16 = `354`, // AVRInstrInfo.td:1046
370	AtomicLoadAnd8 = `355`, // AVRInstrInfo.td:1045
371	AtomicLoadOr16 = `356`, // AVRInstrInfo.td:1048
372	AtomicLoadOr8 = `357`, // AVRInstrInfo.td:1047
373	AtomicLoadSub16 = `358`, // AVRInstrInfo.td:1044
374	AtomicLoadSub8 = `359`, // AVRInstrInfo.td:1043
375	AtomicLoadXor16 = `360`, // AVRInstrInfo.td:1050
376	AtomicLoadXor8 = `361`, // AVRInstrInfo.td:1049
377	AtomicStore16 = `362`, // AVRInstrInfo.td:1035
378	AtomicStore8 = `363`, // AVRInstrInfo.td:1034
379	COMWRd = `364`, // AVRInstrInfo.td:623
380	CPCWRdRr = `365`, // AVRInstrInfo.td:746
381	CPWRdRr = `366`, // AVRInstrInfo.td:731
382	CopyZero = `367`, // AVRInstrInfo.td:1653
383	ELPMBRdZ = `368`, // AVRInstrInfo.td:1231
384	ELPMBRdZPi = `369`, // AVRInstrInfo.td:1243
385	ELPMWRdZ = `370`, // AVRInstrInfo.td:1236
386	ELPMWRdZPi = `371`, // AVRInstrInfo.td:1247
387	EORWRdRr = `372`, // AVRInstrInfo.td:579
388	FRMIDX = `373`, // AVRInstrInfo.td:1545
389	FRMSP = `374`, // AVRInstrInfo.td:1539
390	INWRdA = `375`, // AVRInstrInfo.td:1271
391	LDDWRdPtrQ = `376`, // AVRInstrInfo.td:980
392	LDDWRdYQ = `377`, // AVRInstrInfo.td:1001
393	LDIWRdK = `378`, // AVRInstrInfo.td:884
394	LDSWRdK = `379`, // AVRInstrInfo.td:904
395	LDWRdPtr = `380`, // AVRInstrInfo.td:927
396	LDWRdPtrPd = `381`, // AVRInstrInfo.td:957
397	LDWRdPtrPi = `382`, // AVRInstrInfo.td:944
398	LPMBRdZ = `383`, // AVRInstrInfo.td:1189
399	LPMWRdZ = `384`, // AVRInstrInfo.td:1193
400	LPMWRdZPi = `385`, // AVRInstrInfo.td:1208
401	LSLBNRd = `386`, // AVRInstrInfo.td:1339
402	LSLWHiRd = `387`, // AVRInstrInfo.td:1332
403	LSLWNRd = `388`, // AVRInstrInfo.td:1335
404	LSLWRd = `389`, // AVRInstrInfo.td:1329
405	LSRBNRd = `390`, // AVRInstrInfo.td:1356
406	LSRWLoRd = `391`, // AVRInstrInfo.td:1349
407	LSRWNRd = `392`, // AVRInstrInfo.td:1352
408	LSRWRd = `393`, // AVRInstrInfo.td:1346
409	Lsl16 = `394`, // AVRInstrInfo.td:1597
410	Lsl32 = `395`, // AVRInstrInfo.td:1601
411	Lsl8 = `396`, // AVRInstrInfo.td:1593
412	Lsr16 = `397`, // AVRInstrInfo.td:1611
413	Lsr32 = `398`, // AVRInstrInfo.td:1615
414	Lsr8 = `399`, // AVRInstrInfo.td:1607
415	NEGWRd = `400`, // AVRInstrInfo.td:635
416	ORIWRdK = `401`, // AVRInstrInfo.td:606
417	ORWRdRr = `402`, // AVRInstrInfo.td:566
418	OUTWARr = `403`, // AVRInstrInfo.td:1280
419	POPWRd = `404`, // AVRInstrInfo.td:1301
420	PUSHWRr = `405`, // AVRInstrInfo.td:1292
421	ROLBRdR1 = `406`, // AVRInstrInfo.td:1378
422	ROLBRdR17 = `407`, // AVRInstrInfo.td:1383
423	ROLWRd = `408`, // AVRInstrInfo.td:1392
424	RORBRd = `409`, // AVRInstrInfo.td:1387
425	RORWRd = `410`, // AVRInstrInfo.td:1398
426	Rol16 = `411`, // AVRInstrInfo.td:1625
427	Rol8 = `412`, // AVRInstrInfo.td:1621
428	Ror16 = `413`, // AVRInstrInfo.td:1633
429	Ror8 = `414`, // AVRInstrInfo.td:1629
430	SBCIWRdK = `415`, // AVRInstrInfo.td:479
431	SBCWRdRr = `416`, // AVRInstrInfo.td:468
432	SEXT = `417`, // AVRInstrInfo.td:1532
433	SPREAD = `418`, // AVRInstrInfo.td:1574
434	SPWRITE = `419`, // AVRInstrInfo.td:1577
435	STDSPQRr = `420`, // AVRInstrInfo.td:1561
436	STDWPtrQRr = `421`, // AVRInstrInfo.td:1177
437	STDWSPQRr = `422`, // AVRInstrInfo.td:1568
438	STSWKRr = `423`, // AVRInstrInfo.td:1075
439	STWPtrPdRr = `424`, // AVRInstrInfo.td:1147
440	STWPtrPiRr = `425`, // AVRInstrInfo.td:1122
441	STWPtrRr = `426`, // AVRInstrInfo.td:1098
442	SUBIWRdK = `427`, // AVRInstrInfo.td:448
443	SUBWRdRr = `428`, // AVRInstrInfo.td:435
444	Select16 = `429`, // AVRInstrInfo.td:1587
445	Select8 = `430`, // AVRInstrInfo.td:1581
446	ZEXT = `431`, // AVRInstrInfo.td:1535
447	ADCRdRr = `432`, // AVRInstrInfo.td:385
448	ADDRdRr = `433`, // AVRInstrInfo.td:368
449	ADIWRdK = `434`, // AVRInstrInfo.td:403
450	ANDIRdK = `435`, // AVRInstrInfo.td:584
451	ANDRdRr = `436`, // AVRInstrInfo.td:544
452	ASRRd = `437`, // AVRInstrInfo.td:1360
453	BCLRs = `438`, // AVRInstrInfo.td:1456
454	BLD = `439`, // AVRInstrInfo.td:1429
455	BRBCsk = `440`, // AVRInstrInfo.td:785
456	BRBSsk = `441`, // AVRInstrInfo.td:780
457	BREAK = `442`, // AVRInstrInfo.td:1500
458	BREQk = `443`, // AVRInstrInfo.td:836
459	BRGEk = `444`, // AVRInstrInfo.td:854
460	BRLOk = `445`, // AVRInstrInfo.td:845
461	BRLTk = `446`, // AVRInstrInfo.td:857
462	BRMIk = `447`, // AVRInstrInfo.td:848
463	BRNEk = `448`, // AVRInstrInfo.td:839
464	BRPLk = `449`, // AVRInstrInfo.td:851
465	BRSHk = `450`, // AVRInstrInfo.td:842
466	BSETs = `451`, // AVRInstrInfo.td:1455
467	BST = `452`, // AVRInstrInfo.td:1426
468	CALLk = `453`, // AVRInstrInfo.td:698
469	CBIAb = `454`, // AVRInstrInfo.td:1418
470	COMRd = `455`, // AVRInstrInfo.td:615
471	CPCRdRr = `456`, // AVRInstrInfo.td:736
472	CPIRdK = `457`, // AVRInstrInfo.td:752
473	CPRdRr = `458`, // AVRInstrInfo.td:722
474	CPSE = `459`, // AVRInstrInfo.td:719
475	DECRd = `460`, // AVRInstrInfo.td:493
476	DESK = `461`, // AVRInstrInfo.td:535
477	EICALL = `462`, // AVRInstrInfo.td:688
478	EIJMP = `463`, // AVRInstrInfo.td:662
479	ELPM = `464`, // AVRInstrInfo.td:1217
480	ELPMRdZ = `465`, // AVRInstrInfo.td:1220
481	ELPMRdZPi = `466`, // AVRInstrInfo.td:1225
482	EORRdRr = `467`, // AVRInstrInfo.td:570
483	FMUL = `468`, // AVRInstrInfo.td:519
484	FMULS = `469`, // AVRInstrInfo.td:523
485	FMULSU = `470`, // AVRInstrInfo.td:527
486	ICALL = `471`, // AVRInstrInfo.td:682
487	IJMP = `472`, // AVRInstrInfo.td:658
488	INCRd = `473`, // AVRInstrInfo.td:489
489	INRdA = `474`, // AVRInstrInfo.td:1268
490	JMPk = `475`, // AVRInstrInfo.td:665
491	LACZRd = `476`, // AVRInstrInfo.td:1314
492	LASZRd = `477`, // AVRInstrInfo.td:1311
493	LATZRd = `478`, // AVRInstrInfo.td:1317
494	LDDRdPtrQ = `479`, // AVRInstrInfo.td:964
495	LDIRdK = `480`, // AVRInstrInfo.td:876
496	LDRdPtr = `481`, // AVRInstrInfo.td:912
497	LDRdPtrPd = `482`, // AVRInstrInfo.td:948
498	LDRdPtrPi = `483`, // AVRInstrInfo.td:936
499	LDSRdK = `484`, // AVRInstrInfo.td:890
500	LDSRdKTiny = `485`, // AVRInstrInfo.td:895
501	LPM = `486`, // AVRInstrInfo.td:1184
502	LPMRdZ = `487`, // AVRInstrInfo.td:1197
503	LPMRdZPi = `488`, // AVRInstrInfo.td:1204
504	LSRRd = `489`, // AVRInstrInfo.td:1343
505	MOVRdRr = `490`, // AVRInstrInfo.td:866
506	MOVWRdRr = `491`, // AVRInstrInfo.td:869
507	MULRdRr = `492`, // AVRInstrInfo.td:506
508	MULSRdRr = `493`, // AVRInstrInfo.td:510
509	MULSURdRr = `494`, // AVRInstrInfo.td:515
510	NEGRd = `495`, // AVRInstrInfo.td:626
511	NOP = `496`, // AVRInstrInfo.td:1509
512	ORIRdK = `497`, // AVRInstrInfo.td:597
513	ORRdRr = `498`, // AVRInstrInfo.td:557
514	OUTARr = `499`, // AVRInstrInfo.td:1277
515	POPRd = `500`, // AVRInstrInfo.td:1298
516	PUSHRr = `501`, // AVRInstrInfo.td:1288
517	RCALLk = `502`, // AVRInstrInfo.td:676
518	RET = `503`, // AVRInstrInfo.td:707
519	RETI = `504`, // AVRInstrInfo.td:709
520	RJMPk = `505`, // AVRInstrInfo.td:655
521	RORRd = `506`, // AVRInstrInfo.td:1395
522	SBCIRdK = `507`, // AVRInstrInfo.td:472
523	SBCRdRr = `508`, // AVRInstrInfo.td:459
524	SBIAb = `509`, // AVRInstrInfo.td:1413
525	SBICAb = `510`, // AVRInstrInfo.td:769
526	SBISAb = `511`, // AVRInstrInfo.td:772
527	SBIWRdK = `512`, // AVRInstrInfo.td:452
528	SBRCRrB = `513`, // AVRInstrInfo.td:763
529	SBRSRrB = `514`, // AVRInstrInfo.td:766
530	SLEEP = `515`, // AVRInstrInfo.td:1516
531	SPM = `516`, // AVRInstrInfo.td:1256
532	SPMZPi = `517`, // AVRInstrInfo.td:1260
533	STDPtrQRr = `518`, // AVRInstrInfo.td:1160
534	STPtrPdRr = `519`, // AVRInstrInfo.td:1133
535	STPtrPiRr = `520`, // AVRInstrInfo.td:1108
536	STPtrRr = `521`, // AVRInstrInfo.td:1083
537	STSKRr = `522`, // AVRInstrInfo.td:1059
538	STSKRrTiny = `523`, // AVRInstrInfo.td:1064
539	SUBIRdK = `524`, // AVRInstrInfo.td:439
540	SUBRdRr = `525`, // AVRInstrInfo.td:425
541	SWAPRd = `526`, // AVRInstrInfo.td:1406
542	WDR = `527`, // AVRInstrInfo.td:1523
543	XCHZRd = `528`, // AVRInstrInfo.td:1308
544	INSTRUCTION_LIST_END = `529`
545	};
546
547	} // namespace llvm::AVR
548
549	#endif // GET_INSTRINFO_ENUM
550
551	#ifdef GET_INSTRINFO_SCHED_ENUM
552	#undef GET_INSTRINFO_SCHED_ENUM
553
554	namespace llvm::AVR::Sched {
555
556	enum {
557	NoInstrModel = `0`,
558	SCHED_LIST_END = `1`
559	};
560
561	} // namespace llvm::AVR::Sched
562
563	#endif // GET_INSTRINFO_SCHED_ENUM
564
565	#if defined(GET_INSTRINFO_MC_DESC) \|\| defined(GET_INSTRINFO_CTOR_DTOR)
566
567	namespace llvm {
568
569	struct AVRInstrTable {
570	MCInstrDesc Insts[`529`];
571	static_assert(alignof(MCInstrDesc) >= alignof(MCPhysReg), "Unwanted padding between Insts and ImplicitOps");
572	MCPhysReg ImplicitOps[`41`];
573	char Padding[sizeof(MCOperandInfo) - sizeof ImplicitOps % sizeof(MCOperandInfo)];
574	static_assert(alignof(MCInstrDesc) >= alignof(MCOperandInfo), "Unwanted padding between Insts and OperandInfo");
575	MCOperandInfo OperandInfo[`313`];
576	};
577	} // namespace llvm
578
579	#endif // defined(GET_INSTRINFO_MC_DESC) \|\| defined(GET_INSTRINFO_CTOR_DTOR)
580
581	#ifdef GET_INSTRINFO_MC_DESC
582	#undef GET_INSTRINFO_MC_DESC
583
584	namespace llvm {
585
586	static_assert((sizeof AVRInstrTable::ImplicitOps + sizeof AVRInstrTable::Padding) % sizeof(MCOperandInfo) == `0`);
587	static constexpr unsigned AVROpInfoBase = (sizeof AVRInstrTable::ImplicitOps + sizeof AVRInstrTable::Padding) / sizeof(MCOperandInfo);
588
589	extern const AVRInstrTable AVRDescs = {
590	{
591	{ `528`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `223`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // XCHZRd
592	{ `527`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // WDR
593	{ `526`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `238`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SWAPRd
594	{ `525`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `269`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SUBRdRr
595	{ `524`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `275`, `2`, `0`\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SUBIRdK
596	{ `523`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `311`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STSKRrTiny
597	{ `522`, `2`, `0`, `4`, `0`, `0`, `0`, AVROpInfoBase + `301`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STSKRr
598	{ `521`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `188`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STPtrRr
599	{ `520`, `4`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `307`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STPtrPiRr
600	{ `519`, `4`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `307`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STPtrPdRr
601	{ `518`, `3`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `304`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STDPtrQRr
602	{ `517`, `1`, `0`, `2`, `0`, `2`, `1`, AVROpInfoBase + `303`, `38`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SPMZPi
603	{ `516`, `0`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `1`, `9`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SPM
604	{ `515`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SLEEP
605	{ `514`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `283`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBRSRrB
606	{ `513`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `283`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBRCRrB
607	{ `512`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `272`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBIWRdK
608	{ `511`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `32`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBISAb
609	{ `510`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `32`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBICAb
610	{ `509`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `32`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBIAb
611	{ `508`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `269`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBCRdRr
612	{ `507`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `275`, `0`, `0`\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBCIRdK
613	{ `506`, `2`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `238`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RORRd
614	{ `505`, `1`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RJMPk
615	{ `504`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Return)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RETI
616	{ `503`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Return)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RET
617	{ `502`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `16`, `0`\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RCALLk
618	{ `501`, `1`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `192`, `10`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PUSHRr
619	{ `500`, `1`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `192`, `10`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // POPRd
620	{ `499`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `301`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // OUTARr
621	{ `498`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `269`, `2`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ORRdRr
622	{ `497`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `275`, `2`, `0`\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ORIRdK
623	{ `496`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // NOP
624	{ `495`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `238`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // NEGRd
625	{ `494`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `289`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MULSURdRr
626	{ `493`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `299`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MULSRdRr
627	{ `492`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `285`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MULRdRr
628	{ `491`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `190`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MOVWRdRr
629	{ `490`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `285`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MOVRdRr
630	{ `489`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `238`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSRRd
631	{ `488`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `223`, `9`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPMRdZPi
632	{ `487`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `223`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPMRdZ
633	{ `486`, `0`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `1`, `33`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPM
634	{ `485`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `287`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDSRdKTiny
635	{ `484`, `2`, `1`, `4`, `0`, `0`, `0`, AVROpInfoBase + `291`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDSRdK
636	{ `483`, `3`, `2`, `2`, `0`, `0`, `0`, AVROpInfoBase + `296`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDRdPtrPi
637	{ `482`, `3`, `2`, `2`, `0`, `0`, `0`, AVROpInfoBase + `296`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDRdPtrPd
638	{ `481`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `178`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDRdPtr
639	{ `480`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `287`, `0`, `0`\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDIRdK
640	{ `479`, `3`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `293`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDDRdPtrQ
641	{ `478`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `223`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LATZRd
642	{ `477`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `223`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LASZRd
643	{ `476`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `223`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LACZRd
644	{ `475`, `1`, `0`, `4`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // JMPk
645	{ `474`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `291`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INRdA
646	{ `473`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `238`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INCRd
647	{ `472`, `0`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `1`, `9`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::IndirectBranch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // IJMP
648	{ `471`, `0`, `0`, `2`, `0`, `2`, `0`, AVROpInfoBase + `1`, `6`, `0`\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ICALL
649	{ `470`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `289`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FMULSU
650	{ `469`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `289`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FMULS
651	{ `468`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `289`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FMUL
652	{ `467`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `269`, `2`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EORRdRr
653	{ `466`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `223`, `9`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMRdZPi
654	{ `465`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `223`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMRdZ
655	{ `464`, `0`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `1`, `33`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPM
656	{ `463`, `0`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `1`, `9`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::IndirectBranch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EIJMP
657	{ `462`, `0`, `0`, `2`, `0`, `2`, `0`, AVROpInfoBase + `1`, `6`, `0`\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EICALL
658	{ `461`, `1`, `0`, `2`, `0`, `0`, `16`, AVROpInfoBase + `1`, `17`, `0`\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DESK
659	{ `460`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `238`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DECRd
660	{ `459`, `2`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `285`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPSE
661	{ `458`, `2`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `285`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPRdRr
662	{ `457`, `2`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `287`, `2`, `0`\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPIRdK
663	{ `456`, `2`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `285`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPCRdRr
664	{ `455`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `238`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // COMRd
665	{ `454`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `32`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CBIAb
666	{ `453`, `1`, `0`, `4`, `0`, `1`, `0`, AVROpInfoBase + `0`, `16`, `0`\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CALLk
667	{ `452`, `2`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `283`, `2`, `0`\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BST
668	{ `451`, `1`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `1`, `2`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BSETs
669	{ `450`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRSHk
670	{ `449`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRPLk
671	{ `448`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRNEk
672	{ `447`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRMIk
673	{ `446`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRLTk
674	{ `445`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRLOk
675	{ `444`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRGEk
676	{ `443`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BREQk
677	{ `442`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BREAK
678	{ `441`, `2`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `281`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRBSsk
679	{ `440`, `2`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `281`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRBCsk
680	{ `439`, `3`, `1`, `2`, `0`, `1`, `0`, AVROpInfoBase + `278`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BLD
681	{ `438`, `1`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `1`, `2`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BCLRs
682	{ `437`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `238`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ASRRd
683	{ `436`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `269`, `2`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ANDRdRr
684	{ `435`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `275`, `2`, `0`\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ANDIRdK
685	{ `434`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `272`, `2`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADIWRdK
686	{ `433`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `269`, `2`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADDRdRr
687	{ `432`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `269`, `0`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADCRdRr
688	{ `431`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `240`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ZEXT
689	{ `430`, `4`, `1`, `2`, `0`, `1`, `0`, AVROpInfoBase + `265`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Select8
690	{ `429`, `4`, `1`, `2`, `0`, `1`, `0`, AVROpInfoBase + `261`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Select16
691	{ `428`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `151`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SUBWRdRr
692	{ `427`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `154`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SUBIWRdK
693	{ `426`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `186`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STWPtrRr
694	{ `425`, `4`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `257`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STWPtrPiRr
695	{ `424`, `4`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `257`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STWPtrPdRr
696	{ `423`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `255`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STSWKRr
697	{ `422`, `3`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `252`, `10`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STDWSPQRr
698	{ `421`, `3`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `249`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STDWPtrQRr
699	{ `420`, `3`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `246`, `10`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STDSPQRr
700	{ `419`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `244`, `16`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SPWRITE
701	{ `418`, `2`, `1`, `2`, `0`, `1`, `0`, AVROpInfoBase + `242`, `16`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SPREAD
702	{ `417`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `240`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SEXT
703	{ `416`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `151`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBCWRdRr
704	{ `415`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `154`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBCIWRdK
705	{ `414`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `173`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Ror8
706	{ `413`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `165`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Ror16
707	{ `412`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `173`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Rol8
708	{ `411`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `165`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Rol16
709	{ `410`, `2`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `160`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RORWRd
710	{ `409`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `238`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RORBRd
711	{ `408`, `2`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `160`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ROLWRd
712	{ `407`, `2`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `238`, `14`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ROLBRdR17
713	{ `406`, `2`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `238`, `12`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ROLBRdR1
714	{ `405`, `1`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `237`, `10`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PUSHWRr
715	{ `404`, `1`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `237`, `10`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // POPWRd
716	{ `403`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `235`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // OUTWARr
717	{ `402`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `151`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ORWRdRr
718	{ `401`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `154`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ORIWRdK
719	{ `400`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `232`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // NEGWRd
720	{ `399`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `173`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsr8
721	{ `398`, `5`, `2`, `2`, `0`, `0`, `1`, AVROpInfoBase + `168`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsr32
722	{ `397`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `165`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsr16
723	{ `396`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `173`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsl8
724	{ `395`, `5`, `2`, `2`, `0`, `0`, `1`, AVROpInfoBase + `168`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsl32
725	{ `394`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `165`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsl16
726	{ `393`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `160`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSRWRd
727	{ `392`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `229`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSRWNRd
728	{ `391`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `160`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSRWLoRd
729	{ `390`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `157`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSRBNRd
730	{ `389`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `160`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSLWRd
731	{ `388`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `229`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSLWNRd
732	{ `387`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `160`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSLWHiRd
733	{ `386`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `157`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSLBNRd
734	{ `385`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `227`, `9`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPMWRdZPi
735	{ `384`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `225`, `8`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPMWRdZ
736	{ `383`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `223`, `8`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPMBRdZ
737	{ `382`, `3`, `2`, `2`, `0`, `0`, `0`, AVROpInfoBase + `220`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDWRdPtrPi
738	{ `381`, `3`, `2`, `2`, `0`, `0`, `0`, AVROpInfoBase + `220`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDWRdPtrPd
739	{ `380`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `218`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDWRdPtr
740	{ `379`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `216`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDSWRdK
741	{ `378`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `206`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDIWRdK
742	{ `377`, `3`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `213`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDDWRdYQ
743	{ `376`, `3`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `210`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDDWRdPtrQ
744	{ `375`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `208`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INWRdA
745	{ `374`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `206`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FRMSP
746	{ `373`, `4`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `202`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FRMIDX
747	{ `372`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `151`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EORWRdRr
748	{ `371`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `199`, `9`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMWRdZPi
749	{ `370`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `196`, `8`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMWRdZ
750	{ `369`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `193`, `9`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMBRdZPi
751	{ `368`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `193`, `8`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMBRdZ
752	{ `367`, `1`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `192`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CopyZero
753	{ `366`, `2`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `190`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPWRdRr
754	{ `365`, `2`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `190`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPCWRdRr
755	{ `364`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `160`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // COMWRd
756	{ `363`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `188`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicStore8
757	{ `362`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `186`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicStore16
758	{ `361`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `183`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadXor8
759	{ `360`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `180`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadXor16
760	{ `359`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `183`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadSub8
761	{ `358`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `180`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadSub16
762	{ `357`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `183`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadOr8
763	{ `356`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `180`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadOr16
764	{ `355`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `183`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadAnd8
765	{ `354`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `180`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadAnd16
766	{ `353`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `183`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadAdd8
767	{ `352`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `180`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadAdd16
768	{ `351`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `178`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoad8
769	{ `350`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `176`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoad16
770	{ `349`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicFence
771	{ `348`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `173`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Asr8
772	{ `347`, `5`, `2`, `2`, `0`, `0`, `1`, AVROpInfoBase + `168`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Asr32
773	{ `346`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `165`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Asr16
774	{ `345`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `160`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ASRWRd
775	{ `344`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `162`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ASRWNRd
776	{ `343`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `160`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ASRWLoRd
777	{ `342`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `157`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ASRBNRd
778	{ `341`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `151`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ANDWRdRr
779	{ `340`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `154`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ANDIWRdK
780	{ `339`, `2`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `20`, `6`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADJCALLSTACKUP
781	{ `338`, `2`, `0`, `2`, `0`, `1`, `2`, AVROpInfoBase + `20`, `3`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADJCALLSTACKDOWN
782	{ `337`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `154`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADIWRdKP
783	{ `336`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `151`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADDWRdRr
784	{ `335`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `151`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADCWRdRr
785	{ `334`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `147`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UBFX
786	{ `333`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `147`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SBFX
787	{ `332`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_UMIN
788	{ `331`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_UMAX
789	{ `330`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_SMIN
790	{ `329`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_SMAX
791	{ `328`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_XOR
792	{ `327`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_OR
793	{ `326`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_AND
794	{ `325`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_MUL
795	{ `324`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_ADD
796	{ `323`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMINIMUMNUM
797	{ `322`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMAXIMUMNUM
798	{ `321`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMINIMUM
799	{ `320`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMAXIMUM
800	{ `319`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMIN
801	{ `318`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMAX
802	{ `317`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMUL
803	{ `316`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FADD
804	{ `315`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `130`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_SEQ_FMUL
805	{ `314`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `130`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_SEQ_FADD
806	{ `313`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UBSANTRAP
807	{ `312`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_DEBUGTRAP
808	{ `311`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_TRAP
809	{ `310`, `3`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `130`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MEMSET_INLINE
810	{ `309`, `3`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `57`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BZERO
811	{ `308`, `4`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `143`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MEMSET
812	{ `307`, `4`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `143`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MEMMOVE
813	{ `306`, `3`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `130`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MEMCPY_INLINE
814	{ `305`, `4`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `143`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MEMCPY
815	{ `304`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `141`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // G_WRITE_REGISTER
816	{ `303`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // G_READ_REGISTER
817	{ `302`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `107`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FCMPS
818	{ `301`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `107`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FCMP
819	{ `300`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FLDEXP
820	{ `299`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FSQRT
821	{ `298`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `45`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FMA
822	{ `297`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FREM
823	{ `296`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FDIV
824	{ `295`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FMUL
825	{ `294`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FSUB
826	{ `293`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FADD
827	{ `292`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STACKRESTORE
828	{ `291`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STACKSAVE
829	{ `290`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `68`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_DYN_STACKALLOC
830	{ `289`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_JUMP_TABLE
831	{ `288`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BLOCK_ADDR
832	{ `287`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ADDRSPACE_CAST
833	{ `286`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FNEARBYINT
834	{ `285`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FRINT
835	{ `284`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FFLOOR
836	{ `283`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSQRT
837	{ `282`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FTANH
838	{ `281`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSINH
839	{ `280`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCOSH
840	{ `279`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FATAN2
841	{ `278`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FATAN
842	{ `277`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FASIN
843	{ `276`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FACOS
844	{ `275`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FTAN
845	{ `274`, `3`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSINCOS
846	{ `273`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSIN
847	{ `272`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCOS
848	{ `271`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCEIL
849	{ `270`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CLMULR
850	{ `269`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CLMULH
851	{ `268`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CLMUL
852	{ `267`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BITREVERSE
853	{ `266`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BSWAP
854	{ `265`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTPOP
855	{ `264`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTLS
856	{ `263`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTLZ_ZERO_POISON
857	{ `262`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTLZ
858	{ `261`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTTZ_ZERO_POISON
859	{ `260`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTTZ
860	{ `259`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `137`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECTOR_COMPRESS
861	{ `258`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STEP_VECTOR
862	{ `257`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SPLAT_VECTOR
863	{ `256`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `133`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SHUFFLE_VECTOR
864	{ `255`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `130`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_EXTRACT_VECTOR_ELT
865	{ `254`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `126`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INSERT_VECTOR_ELT
866	{ `253`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `57`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_EXTRACT_SUBVECTOR
867	{ `252`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `62`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INSERT_SUBVECTOR
868	{ `251`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VSCALE
869	{ `250`, `3`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `123`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::IndirectBranch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BRJT
870	{ `249`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BR
871	{ `248`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_LLROUND
872	{ `247`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_LROUND
873	{ `246`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ABS
874	{ `245`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMAX
875	{ `244`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMIN
876	{ `243`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMAX
877	{ `242`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMIN
878	{ `241`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PTRMASK
879	{ `240`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PTR_ADD
880	{ `239`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SET_ROUNDING
881	{ `238`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_GET_ROUNDING
882	{ `237`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_RESET_FPMODE
883	{ `236`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SET_FPMODE
884	{ `235`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_GET_FPMODE
885	{ `234`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_RESET_FPENV
886	{ `233`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SET_FPENV
887	{ `232`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_GET_FPENV
888	{ `231`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMAXIMUMNUM
889	{ `230`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMINIMUMNUM
890	{ `229`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMAXIMUM
891	{ `228`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMINIMUM
892	{ `227`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMAXNUM_IEEE
893	{ `226`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMINNUM_IEEE
894	{ `225`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMAXNUM
895	{ `224`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMINNUM
896	{ `223`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCANONICALIZE
897	{ `222`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `97`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_IS_FPCLASS
898	{ `221`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCOPYSIGN
899	{ `220`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FABS
900	{ `219`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPTOUI_SAT
901	{ `218`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPTOSI_SAT
902	{ `217`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UITOFP
903	{ `216`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SITOFP
904	{ `215`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPTOUI
905	{ `214`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPTOSI
906	{ `213`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPTRUNC
907	{ `212`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPEXT
908	{ `211`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FNEG
909	{ `210`, `3`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FFREXP
910	{ `209`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FLDEXP
911	{ `208`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FLOG10
912	{ `207`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FLOG2
913	{ `206`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FLOG
914	{ `205`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FEXP10
915	{ `204`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FEXP2
916	{ `203`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FEXP
917	{ `202`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPOWI
918	{ `201`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPOW
919	{ `200`, `3`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMODF
920	{ `199`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FREM
921	{ `198`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FDIV
922	{ `197`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `45`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMAD
923	{ `196`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `45`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMA
924	{ `195`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMUL
925	{ `194`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSUB
926	{ `193`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FADD
927	{ `192`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UDIVFIXSAT
928	{ `191`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SDIVFIXSAT
929	{ `190`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UDIVFIX
930	{ `189`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SDIVFIX
931	{ `188`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMULFIXSAT
932	{ `187`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMULFIXSAT
933	{ `186`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMULFIX
934	{ `185`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMULFIX
935	{ `184`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SSHLSAT
936	{ `183`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_USHLSAT
937	{ `182`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SSUBSAT
938	{ `181`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_USUBSAT
939	{ `180`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SADDSAT
940	{ `179`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UADDSAT
941	{ `178`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMULH
942	{ `177`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMULH
943	{ `176`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMULO
944	{ `175`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMULO
945	{ `174`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `114`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SSUBE
946	{ `173`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SSUBO
947	{ `172`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `114`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SADDE
948	{ `171`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SADDO
949	{ `170`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `114`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_USUBE
950	{ `169`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_USUBO
951	{ `168`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `114`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UADDE
952	{ `167`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UADDO
953	{ `166`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SELECT
954	{ `165`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `111`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UCMP
955	{ `164`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `111`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SCMP
956	{ `163`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `107`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCMP
957	{ `162`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `107`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ICMP
958	{ `161`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ROTL
959	{ `160`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ROTR
960	{ `159`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `103`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSHR
961	{ `158`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `103`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSHL
962	{ `157`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ASHR
963	{ `156`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_LSHR
964	{ `155`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SHL
965	{ `154`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ZEXT
966	{ `153`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `39`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SEXT_INREG
967	{ `152`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SEXT
968	{ `151`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `97`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VAARG
969	{ `150`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VASTART
970	{ `149`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCONSTANT
971	{ `148`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CONSTANT
972	{ `147`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_TRUNC_USAT_U
973	{ `146`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_TRUNC_SSAT_U
974	{ `145`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_TRUNC_SSAT_S
975	{ `144`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_TRUNC
976	{ `143`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ANYEXT
977	{ `142`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
978	{ `141`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // G_INTRINSIC_CONVERGENT
979	{ `140`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_W_SIDE_EFFECTS
980	{ `139`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC
981	{ `138`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INVOKE_REGION_START
982	{ `137`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::IndirectBranch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BRINDIRECT
983	{ `136`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BRCOND
984	{ `135`, `4`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `93`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PREFETCH
985	{ `134`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `20`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FENCE
986	{ `133`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_USUB_SAT
987	{ `132`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_USUB_COND
988	{ `131`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_UDEC_WRAP
989	{ `130`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_UINC_WRAP
990	{ `129`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FMINIMUMNUM
991	{ `128`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FMAXIMUMNUM
992	{ `127`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FMINIMUM
993	{ `126`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FMAXIMUM
994	{ `125`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FMIN
995	{ `124`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FMAX
996	{ `123`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FSUB
997	{ `122`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FADD
998	{ `121`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_UMIN
999	{ `120`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_UMAX
1000	{ `119`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_MIN
1001	{ `118`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_MAX
1002	{ `117`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_XOR
1003	{ `116`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_OR
1004	{ `115`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_NAND
1005	{ `114`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_AND
1006	{ `113`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_SUB
1007	{ `112`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_ADD
1008	{ `111`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_XCHG
1009	{ `110`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMIC_CMPXCHG
1010	{ `109`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `81`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
1011	{ `108`, `5`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `76`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INDEXED_STORE
1012	{ `107`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPTRUNCSTORE
1013	{ `106`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STORE
1014	{ `105`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `71`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INDEXED_ZEXTLOAD
1015	{ `104`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `71`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INDEXED_SEXTLOAD
1016	{ `103`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `71`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INDEXED_LOAD
1017	{ `102`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPEXTLOAD
1018	{ `101`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ZEXTLOAD
1019	{ `100`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SEXTLOAD
1020	{ `99`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_LOAD
1021	{ `98`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_READSTEADYCOUNTER
1022	{ `97`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_READCYCLECOUNTER
1023	{ `96`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_ROUNDEVEN
1024	{ `95`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_LLRINT
1025	{ `94`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_LRINT
1026	{ `93`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_ROUND
1027	{ `92`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_TRUNC
1028	{ `91`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `68`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_FPTRUNC_ROUND
1029	{ `90`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CONSTANT_FOLD_BARRIER
1030	{ `89`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FREEZE
1031	{ `88`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BITCAST
1032	{ `87`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTTOPTR
1033	{ `86`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PTRTOINT
1034	{ `85`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CONCAT_VECTORS
1035	{ `84`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BUILD_VECTOR_TRUNC
1036	{ `83`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BUILD_VECTOR
1037	{ `82`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MERGE_VALUES
1038	{ `81`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `62`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INSERT
1039	{ `80`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UNMERGE_VALUES
1040	{ `79`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `57`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_EXTRACT
1041	{ `78`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CONSTANT_POOL
1042	{ `77`, `5`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `52`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PTRAUTH_GLOBAL_VALUE
1043	{ `76`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_GLOBAL_VALUE
1044	{ `75`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FRAME_INDEX
1045	{ `74`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PHI
1046	{ `73`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_IMPLICIT_DEF
1047	{ `72`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SAVGCEIL
1048	{ `71`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SAVGFLOOR
1049	{ `70`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UAVGCEIL
1050	{ `69`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UAVGFLOOR
1051	{ `68`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ABDU
1052	{ `67`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ABDS
1053	{ `66`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_XOR
1054	{ `65`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_OR
1055	{ `64`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_AND
1056	{ `63`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `45`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UDIVREM
1057	{ `62`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `45`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SDIVREM
1058	{ `61`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UREM
1059	{ `60`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SREM
1060	{ `59`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UDIV
1061	{ `58`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SDIV
1062	{ `57`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MUL
1063	{ `56`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SUB
1064	{ `55`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ADD
1065	{ `54`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `39`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ASSERT_ALIGN
1066	{ `53`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `39`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ASSERT_ZEXT
1067	{ `52`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `39`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ASSERT_SEXT
1068	{ `51`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // CONVERGENCECTRL_GLUE
1069	{ `50`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `9`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // CONVERGENCECTRL_LOOP
1070	{ `49`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // CONVERGENCECTRL_ANCHOR
1071	{ `48`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // CONVERGENCECTRL_ENTRY
1072	{ `47`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RELOC_NONE
1073	{ `46`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // JUMP_TABLE_DEBUG_INFO
1074	{ `45`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MEMBARRIER
1075	{ `44`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FAKE_USE
1076	{ `43`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ICALL_BRANCH_FUNNEL
1077	{ `42`, `3`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `36`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // anonymous_15154
1078	{ `41`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `34`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // anonymous_15153
1079	{ `40`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Return)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHABLE_TAIL_CALL
1080	{ `39`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHABLE_FUNCTION_EXIT
1081	{ `38`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Return)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHABLE_RET
1082	{ `37`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHABLE_FUNCTION_ENTER
1083	{ `36`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHABLE_OP
1084	{ `35`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FAULTING_OP
1085	{ `34`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `32`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LOCAL_ESCAPE
1086	{ `33`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STATEPOINT
1087	{ `32`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `29`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // anonymous_15152
1088	{ `31`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PREALLOCATED_SETUP
1089	{ `30`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `28`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // anonymous_14418
1090	{ `29`, `6`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `22`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHPOINT
1091	{ `28`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FENTRY_CALL
1092	{ `27`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `20`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STACKMAP
1093	{ `26`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `18`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ARITH_FENCE
1094	{ `25`, `4`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `14`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PSEUDO_PROBE
1095	{ `24`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LIFETIME_END
1096	{ `23`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LIFETIME_START
1097	{ `22`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BUNDLE
1098	{ `21`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `11`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // COPY_LANEMASK
1099	{ `20`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `9`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // COPY
1100	{ `19`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `9`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // REG_SEQUENCE
1101	{ `18`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DBG_LABEL
1102	{ `17`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DBG_PHI
1103	{ `16`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DBG_INSTR_REF
1104	{ `15`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DBG_VALUE_LIST
1105	{ `14`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DBG_VALUE
1106	{ `13`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `2`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // COPY_TO_REGCLASS
1107	{ `12`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `2`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SUBREG_TO_REG
1108	{ `11`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INIT_UNDEF
1109	{ `10`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // IMPLICIT_DEF
1110	{ `9`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `5`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INSERT_SUBREG
1111	{ `8`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `2`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EXTRACT_SUBREG
1112	{ `7`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // KILL
1113	{ `6`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::NotDuplicable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ANNOTATION_LABEL
1114	{ `5`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::NotDuplicable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // GC_LABEL
1115	{ `4`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::NotDuplicable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EH_LABEL
1116	{ `3`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::NotDuplicable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CFI_INSTRUCTION
1117	{ `2`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INLINEASM_BR
1118	{ `1`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INLINEASM
1119	{ `0`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PHI
1120	}, {
1121	/ 0 /
1122	/ 0 / AVR::SREG, AVR::SREG,
1123	/ 2 / AVR::SREG,
1124	/ 3 / AVR::SP, AVR::SP, AVR::SREG,
1125	/ 6 / AVR::SP, AVR::R31R30,
1126	/ 8 / AVR::R0,
1127	/ 9 / AVR::R31R30,
1128	/ 10 / AVR::SP, AVR::SP,
1129	/ 12 / AVR::R1, AVR::SREG,
1130	/ 14 / AVR::R17, AVR::SREG,
1131	/ 16 / AVR::SP,
1132	/ 17 / AVR::R15, AVR::R14, AVR::R13, AVR::R12, AVR::R11, AVR::R10, AVR::R9, AVR::R8, AVR::R7, AVR::R6, AVR::R5, AVR::R4, AVR::R3, AVR::R2, AVR::R1, AVR::R0,
1133	/ 33 / AVR::R31R30, AVR::R0,
1134	/ 35 / AVR::R1, AVR::R0, AVR::SREG,
1135	/ 38 / AVR::R1, AVR::R0, AVR::R31R30,
1136	}, {
1137	`0`
1138	}, {
1139	/ 0 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1140	/ 1 /
1141	/ 1 / { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1142	/ 2 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1143	/ 5 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1144	/ 9 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1145	/ 11 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1146	/ 14 / { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1147	/ 18 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, MCOI_TIED_TO(`0`) },
1148	/ 20 / { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1149	/ 22 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1150	/ 28 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1151	/ 29 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1152	/ 32 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1153	/ 34 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1154	/ 36 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1155	/ 39 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_0, `0` },
1156	/ 42 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1157	/ 45 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1158	/ 49 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1159	/ 50 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1160	/ 52 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1161	/ 57 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_0, `0` },
1162	/ 60 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1163	/ 62 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_0, `0` },
1164	/ 66 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1165	/ 68 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1166	/ 71 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1167	/ 76 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1168	/ 81 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1169	/ 86 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1170	/ 90 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1171	/ 93 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_2, `0` },
1172	/ 97 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1173	/ 100 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1174	/ 103 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1175	/ 107 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1176	/ 111 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1177	/ 114 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1178	/ 119 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_0, `0` },
1179	/ 123 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1180	/ 126 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` },
1181	/ 130 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` },
1182	/ 133 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1183	/ 137 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1184	/ 141 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1185	/ 143 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_0, `0` },
1186	/ 147 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1187	/ 151 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1188	/ 154 / { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1189	/ 157 / { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1190	/ 160 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) },
1191	/ 162 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1192	/ 165 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1193	/ 168 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1194	/ 173 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1195	/ 176 / { AVR::DREGSNOZRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1196	/ 178 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1197	/ 180 / { AVR::DREGSNOZRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSNOZRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1198	/ 183 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1199	/ 186 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSNOZRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1200	/ 188 / { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1201	/ 190 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1202	/ 192 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1203	/ 193 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1204	/ 196 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1205	/ 199 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1206	/ 202 / { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1207	/ 206 / { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1208	/ 208 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1209	/ 210 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1210	/ 213 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1211	/ 216 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1212	/ 218 / { AVR::DREGSNOZRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1213	/ 220 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`1`) },
1214	/ 223 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1215	/ 225 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1216	/ 227 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1217	/ 229 / { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1218	/ 232 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1219	/ 235 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1220	/ 237 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1221	/ 238 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) },
1222	/ 240 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1223	/ 242 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPRSPRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1224	/ 244 / { AVR::GPRSPRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1225	/ 246 / { AVR::GPRSPRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::GPR8NOZRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1226	/ 249 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1227	/ 252 / { AVR::GPRSPRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::DREGSNOZRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1228	/ 255 / { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1229	/ 257 / { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1230	/ 261 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1231	/ 265 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1232	/ 269 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1233	/ 272 / { AVR::IWREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::IWREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1234	/ 275 / { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1235	/ 278 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1236	/ 281 / { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1237	/ 283 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1238	/ 285 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1239	/ 287 / { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1240	/ 289 / { AVR::LD8loRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8loRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1241	/ 291 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1242	/ 293 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1243	/ 296 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`1`) },
1244	/ 299 / { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1245	/ 301 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1246	/ 303 / { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1247	/ 304 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1248	/ 307 / { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1249	/ 311 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1250	}
1251	};
1252
1253
1254	#ifdef __GNUC__
1255	#pragma GCC diagnostic push
1256	#pragma GCC diagnostic ignored "-Woverlength-strings"
1257	#endif
1258	extern const char AVRInstrNameData[] = {
1259	/ 0 / "G_FLOG10\000"
1260	/ 9 / "G_FEXP10\000"
1261	/ 18 / "ROLBRdR1\000"
1262	/ 27 / "Lsl32\000"
1263	/ 33 / "Asr32\000"
1264	/ 39 / "Lsr32\000"
1265	/ 45 / "G_FLOG2\000"
1266	/ 53 / "G_FATAN2\000"
1267	/ 62 / "G_FEXP2\000"
1268	/ 70 / "AtomicLoadSub16\000"
1269	/ 86 / "AtomicLoad16\000"
1270	/ 99 / "AtomicLoadAdd16\000"
1271	/ 115 / "AtomicLoadAnd16\000"
1272	/ 131 / "AtomicStore16\000"
1273	/ 145 / "Rol16\000"
1274	/ 151 / "Lsl16\000"
1275	/ 157 / "AtomicLoadOr16\000"
1276	/ 172 / "Ror16\000"
1277	/ 178 / "AtomicLoadXor16\000"
1278	/ 194 / "Asr16\000"
1279	/ 200 / "Lsr16\000"
1280	/ 206 / "Select16\000"
1281	/ 215 / "ROLBRdR17\000"
1282	/ 225 / "AtomicLoadSub8\000"
1283	/ 240 / "AtomicLoad8\000"
1284	/ 252 / "AtomicLoadAdd8\000"
1285	/ 267 / "AtomicLoadAnd8\000"
1286	/ 282 / "AtomicStore8\000"
1287	/ 295 / "Rol8\000"
1288	/ 300 / "Lsl8\000"
1289	/ 305 / "AtomicLoadOr8\000"
1290	/ 319 / "Ror8\000"
1291	/ 324 / "AtomicLoadXor8\000"
1292	/ 339 / "Asr8\000"
1293	/ 344 / "Lsr8\000"
1294	/ 349 / "Select8\000"
1295	/ 357 / "G_FMA\000"
1296	/ 363 / "G_STRICT_FMA\000"
1297	/ 376 / "INRdA\000"
1298	/ 382 / "INWRdA\000"
1299	/ 389 / "G_FSUB\000"
1300	/ 396 / "G_STRICT_FSUB\000"
1301	/ 410 / "G_ATOMICRMW_FSUB\000"
1302	/ 427 / "G_SUB\000"
1303	/ 433 / "G_ATOMICRMW_SUB\000"
1304	/ 449 / "SBRCRrB\000"
1305	/ 457 / "SBRSRrB\000"
1306	/ 465 / "G_INTRINSIC\000"
1307	/ 477 / "G_FPTRUNC\000"
1308	/ 487 / "G_INTRINSIC_TRUNC\000"
1309	/ 505 / "G_TRUNC\000"
1310	/ 513 / "G_BUILD_VECTOR_TRUNC\000"
1311	/ 534 / "G_DYN_STACKALLOC\000"
1312	/ 551 / "SPREAD\000"
1313	/ 558 / "G_FMAD\000"
1314	/ 565 / "G_FPEXTLOAD\000"
1315	/ 577 / "G_INDEXED_SEXTLOAD\000"
1316	/ 596 / "G_SEXTLOAD\000"
1317	/ 607 / "G_INDEXED_ZEXTLOAD\000"
1318	/ 626 / "G_ZEXTLOAD\000"
1319	/ 637 / "G_INDEXED_LOAD\000"
1320	/ 652 / "G_LOAD\000"
1321	/ 659 / "G_VECREDUCE_FADD\000"
1322	/ 676 / "G_FADD\000"
1323	/ 683 / "G_VECREDUCE_SEQ_FADD\000"
1324	/ 704 / "G_STRICT_FADD\000"
1325	/ 718 / "G_ATOMICRMW_FADD\000"
1326	/ 735 / "G_VECREDUCE_ADD\000"
1327	/ 751 / "G_ADD\000"
1328	/ 757 / "G_PTR_ADD\000"
1329	/ 767 / "G_ATOMICRMW_ADD\000"
1330	/ 783 / "BLD\000"
1331	/ 787 / "G_ATOMICRMW_NAND\000"
1332	/ 804 / "G_VECREDUCE_AND\000"
1333	/ 820 / "G_AND\000"
1334	/ 826 / "G_ATOMICRMW_AND\000"
1335	/ 842 / "LIFETIME_END\000"
1336	/ 855 / "G_BRCOND\000"
1337	/ 864 / "G_ATOMICRMW_USUB_COND\000"
1338	/ 886 / "G_LLROUND\000"
1339	/ 896 / "G_LROUND\000"
1340	/ 905 / "G_INTRINSIC_ROUND\000"
1341	/ 923 / "G_INTRINSIC_FPTRUNC_ROUND\000"
1342	/ 949 / "LOAD_STACK_GUARD\000"
1343	/ 966 / "PSEUDO_PROBE\000"
1344	/ 979 / "G_SSUBE\000"
1345	/ 987 / "G_USUBE\000"
1346	/ 995 / "G_FENCE\000"
1347	/ 1003 / "ARITH_FENCE\000"
1348	/ 1015 / "REG_SEQUENCE\000"
1349	/ 1028 / "G_SADDE\000"
1350	/ 1036 / "G_UADDE\000"
1351	/ 1044 / "G_GET_FPMODE\000"
1352	/ 1057 / "G_RESET_FPMODE\000"
1353	/ 1072 / "G_SET_FPMODE\000"
1354	/ 1085 / "G_FMINNUM_IEEE\000"
1355	/ 1100 / "G_FMAXNUM_IEEE\000"
1356	/ 1115 / "G_VSCALE\000"
1357	/ 1124 / "G_JUMP_TABLE\000"
1358	/ 1137 / "BUNDLE\000"
1359	/ 1144 / "G_MEMSET_INLINE\000"
1360	/ 1160 / "G_MEMCPY_INLINE\000"
1361	/ 1176 / "RELOC_NONE\000"
1362	/ 1187 / "LOCAL_ESCAPE\000"
1363	/ 1200 / "G_FPTRUNCSTORE\000"
1364	/ 1215 / "G_STACKRESTORE\000"
1365	/ 1230 / "G_INDEXED_STORE\000"
1366	/ 1246 / "G_STORE\000"
1367	/ 1254 / "CPSE\000"
1368	/ 1259 / "G_BITREVERSE\000"
1369	/ 1272 / "FAKE_USE\000"
1370	/ 1281 / "SPWRITE\000"
1371	/ 1289 / "DBG_VALUE\000"
1372	/ 1299 / "G_GLOBAL_VALUE\000"
1373	/ 1314 / "G_PTRAUTH_GLOBAL_VALUE\000"
1374	/ 1337 / "CONVERGENCECTRL_GLUE\000"
1375	/ 1358 / "G_STACKSAVE\000"
1376	/ 1370 / "G_MEMMOVE\000"
1377	/ 1380 / "G_FREEZE\000"
1378	/ 1389 / "G_FCANONICALIZE\000"
1379	/ 1405 / "G_FMODF\000"
1380	/ 1413 / "INIT_UNDEF\000"
1381	/ 1424 / "G_IMPLICIT_DEF\000"
1382	/ 1439 / "DBG_INSTR_REF\000"
1383	/ 1453 / "G_FNEG\000"
1384	/ 1460 / "EXTRACT_SUBREG\000"
1385	/ 1475 / "INSERT_SUBREG\000"
1386	/ 1489 / "G_SEXT_INREG\000"
1387	/ 1502 / "SUBREG_TO_REG\000"
1388	/ 1516 / "G_ATOMIC_CMPXCHG\000"
1389	/ 1533 / "G_ATOMICRMW_XCHG\000"
1390	/ 1550 / "G_GET_ROUNDING\000"
1391	/ 1565 / "G_SET_ROUNDING\000"
1392	/ 1580 / "G_FLOG\000"
1393	/ 1587 / "G_VAARG\000"
1394	/ 1595 / "PREALLOCATED_ARG\000"
1395	/ 1612 / "G_PREFETCH\000"
1396	/ 1623 / "G_CLMULH\000"
1397	/ 1632 / "G_SMULH\000"
1398	/ 1640 / "G_UMULH\000"
1399	/ 1648 / "G_FTANH\000"
1400	/ 1656 / "G_FSINH\000"
1401	/ 1664 / "G_FCOSH\000"
1402	/ 1672 / "DBG_PHI\000"
1403	/ 1680 / "G_FPTOSI\000"
1404	/ 1689 / "RETI\000"
1405	/ 1694 / "G_FPTOUI\000"
1406	/ 1703 / "G_FPOWI\000"
1407	/ 1711 / "BREAK\000"
1408	/ 1717 / "COPY_LANEMASK\000"
1409	/ 1731 / "G_PTRMASK\000"
1410	/ 1741 / "DESK\000"
1411	/ 1746 / "SUBIRdK\000"
1412	/ 1754 / "SBCIRdK\000"
1413	/ 1762 / "LDIRdK\000"
1414	/ 1769 / "ANDIRdK\000"
1415	/ 1777 / "CPIRdK\000"
1416	/ 1784 / "ORIRdK\000"
1417	/ 1791 / "LDSRdK\000"
1418	/ 1798 / "SBIWRdK\000"
1419	/ 1806 / "SUBIWRdK\000"
1420	/ 1815 / "SBCIWRdK\000"
1421	/ 1824 / "ADIWRdK\000"
1422	/ 1832 / "LDIWRdK\000"
1423	/ 1840 / "ANDIWRdK\000"
1424	/ 1849 / "ORIWRdK\000"
1425	/ 1857 / "LDSWRdK\000"
1426	/ 1865 / "GC_LABEL\000"
1427	/ 1874 / "DBG_LABEL\000"
1428	/ 1884 / "EH_LABEL\000"
1429	/ 1893 / "ANNOTATION_LABEL\000"
1430	/ 1910 / "ICALL_BRANCH_FUNNEL\000"
1431	/ 1930 / "G_FSHL\000"
1432	/ 1937 / "G_SHL\000"
1433	/ 1943 / "G_FCEIL\000"
1434	/ 1951 / "G_SAVGCEIL\000"
1435	/ 1962 / "G_UAVGCEIL\000"
1436	/ 1973 / "EICALL\000"
1437	/ 1980 / "PATCHABLE_TAIL_CALL\000"
1438	/ 2000 / "PATCHABLE_TYPED_EVENT_CALL\000"
1439	/ 2027 / "PATCHABLE_EVENT_CALL\000"
1440	/ 2048 / "FENTRY_CALL\000"
1441	/ 2060 / "KILL\000"
1442	/ 2065 / "G_CONSTANT_POOL\000"
1443	/ 2081 / "G_ROTL\000"
1444	/ 2088 / "G_VECREDUCE_FMUL\000"
1445	/ 2105 / "G_FMUL\000"
1446	/ 2112 / "G_VECREDUCE_SEQ_FMUL\000"
1447	/ 2133 / "G_STRICT_FMUL\000"
1448	/ 2147 / "G_CLMUL\000"
1449	/ 2155 / "G_VECREDUCE_MUL\000"
1450	/ 2171 / "G_MUL\000"
1451	/ 2177 / "G_FREM\000"
1452	/ 2184 / "G_STRICT_FREM\000"
1453	/ 2198 / "G_SREM\000"
1454	/ 2205 / "G_UREM\000"
1455	/ 2212 / "G_SDIVREM\000"
1456	/ 2222 / "G_UDIVREM\000"
1457	/ 2232 / "ELPM\000"
1458	/ 2237 / "SPM\000"
1459	/ 2241 / "INLINEASM\000"
1460	/ 2251 / "G_VECREDUCE_FMINIMUM\000"
1461	/ 2272 / "G_FMINIMUM\000"
1462	/ 2283 / "G_ATOMICRMW_FMINIMUM\000"
1463	/ 2304 / "G_VECREDUCE_FMAXIMUM\000"
1464	/ 2325 / "G_FMAXIMUM\000"
1465	/ 2336 / "G_ATOMICRMW_FMAXIMUM\000"
1466	/ 2357 / "G_VECREDUCE_FMINIMUMNUM\000"
1467	/ 2381 / "G_FMINIMUMNUM\000"
1468	/ 2395 / "G_ATOMICRMW_FMINIMUMNUM\000"
1469	/ 2419 / "G_VECREDUCE_FMAXIMUMNUM\000"
1470	/ 2443 / "G_FMAXIMUMNUM\000"
1471	/ 2457 / "G_ATOMICRMW_FMAXIMUMNUM\000"
1472	/ 2481 / "G_FMINNUM\000"
1473	/ 2491 / "G_FMAXNUM\000"
1474	/ 2501 / "G_FATAN\000"
1475	/ 2509 / "G_FTAN\000"
1476	/ 2516 / "G_INTRINSIC_ROUNDEVEN\000"
1477	/ 2538 / "G_ASSERT_ALIGN\000"
1478	/ 2553 / "G_FCOPYSIGN\000"
1479	/ 2565 / "G_VECREDUCE_FMIN\000"
1480	/ 2582 / "G_ATOMICRMW_FMIN\000"
1481	/ 2599 / "G_VECREDUCE_SMIN\000"
1482	/ 2616 / "G_SMIN\000"
1483	/ 2623 / "G_VECREDUCE_UMIN\000"
1484	/ 2640 / "G_UMIN\000"
1485	/ 2647 / "G_ATOMICRMW_UMIN\000"
1486	/ 2664 / "G_ATOMICRMW_MIN\000"
1487	/ 2680 / "G_FASIN\000"
1488	/ 2688 / "G_FSIN\000"
1489	/ 2695 / "CFI_INSTRUCTION\000"
1490	/ 2711 / "G_CTLZ_ZERO_POISON\000"
1491	/ 2730 / "G_CTTZ_ZERO_POISON\000"
1492	/ 2749 / "ADJCALLSTACKDOWN\000"
1493	/ 2766 / "G_SSUBO\000"
1494	/ 2774 / "G_USUBO\000"
1495	/ 2782 / "G_SADDO\000"
1496	/ 2790 / "G_UADDO\000"
1497	/ 2798 / "JUMP_TABLE_DEBUG_INFO\000"
1498	/ 2820 / "G_SMULO\000"
1499	/ 2828 / "G_UMULO\000"
1500	/ 2836 / "G_BZERO\000"
1501	/ 2844 / "STACKMAP\000"
1502	/ 2853 / "G_DEBUGTRAP\000"
1503	/ 2865 / "G_UBSANTRAP\000"
1504	/ 2877 / "G_TRAP\000"
1505	/ 2884 / "G_ATOMICRMW_UDEC_WRAP\000"
1506	/ 2906 / "G_ATOMICRMW_UINC_WRAP\000"
1507	/ 2928 / "G_BSWAP\000"
1508	/ 2936 / "SLEEP\000"
1509	/ 2942 / "G_SITOFP\000"
1510	/ 2951 / "G_UITOFP\000"
1511	/ 2960 / "ADIWRdKP\000"
1512	/ 2969 / "G_FCMP\000"
1513	/ 2976 / "G_STRICT_FCMP\000"
1514	/ 2990 / "G_ICMP\000"
1515	/ 2997 / "G_SCMP\000"
1516	/ 3004 / "G_UCMP\000"
1517	/ 3011 / "EIJMP\000"
1518	/ 3017 / "NOP\000"
1519	/ 3021 / "CONVERGENCECTRL_LOOP\000"
1520	/ 3042 / "G_CTPOP\000"
1521	/ 3050 / "PATCHABLE_OP\000"
1522	/ 3063 / "FAULTING_OP\000"
1523	/ 3075 / "FRMSP\000"
1524	/ 3081 / "ADJCALLSTACKUP\000"
1525	/ 3096 / "PREALLOCATED_SETUP\000"
1526	/ 3115 / "G_FLDEXP\000"
1527	/ 3124 / "G_STRICT_FLDEXP\000"
1528	/ 3140 / "G_FEXP\000"
1529	/ 3147 / "G_FFREXP\000"
1530	/ 3156 / "LDDWRdYQ\000"
1531	/ 3165 / "LDDRdPtrQ\000"
1532	/ 3175 / "LDDWRdPtrQ\000"
1533	/ 3186 / "G_BR\000"
1534	/ 3191 / "INLINEASM_BR\000"
1535	/ 3204 / "G_BLOCK_ADDR\000"
1536	/ 3217 / "WDR\000"
1537	/ 3221 / "MEMBARRIER\000"
1538	/ 3232 / "G_CONSTANT_FOLD_BARRIER\000"
1539	/ 3256 / "PATCHABLE_FUNCTION_ENTER\000"
1540	/ 3281 / "G_READCYCLECOUNTER\000"
1541	/ 3300 / "G_READSTEADYCOUNTER\000"
1542	/ 3320 / "G_READ_REGISTER\000"
1543	/ 3336 / "G_WRITE_REGISTER\000"
1544	/ 3353 / "G_ASHR\000"
1545	/ 3360 / "G_FSHR\000"
1546	/ 3367 / "G_LSHR\000"
1547	/ 3374 / "G_CLMULR\000"
1548	/ 3383 / "CONVERGENCECTRL_ANCHOR\000"
1549	/ 3406 / "G_FFLOOR\000"
1550	/ 3415 / "G_SAVGFLOOR\000"
1551	/ 3427 / "G_UAVGFLOOR\000"
1552	/ 3439 / "G_EXTRACT_SUBVECTOR\000"
1553	/ 3459 / "G_INSERT_SUBVECTOR\000"
1554	/ 3478 / "G_BUILD_VECTOR\000"
1555	/ 3493 / "G_SHUFFLE_VECTOR\000"
1556	/ 3510 / "G_STEP_VECTOR\000"
1557	/ 3524 / "G_SPLAT_VECTOR\000"
1558	/ 3539 / "G_VECREDUCE_XOR\000"
1559	/ 3555 / "G_XOR\000"
1560	/ 3561 / "G_ATOMICRMW_XOR\000"
1561	/ 3577 / "G_VECREDUCE_OR\000"
1562	/ 3592 / "G_OR\000"
1563	/ 3597 / "G_ATOMICRMW_OR\000"
1564	/ 3612 / "G_ROTR\000"
1565	/ 3619 / "G_INTTOPTR\000"
1566	/ 3630 / "G_FABS\000"
1567	/ 3637 / "G_ABS\000"
1568	/ 3643 / "G_ABDS\000"
1569	/ 3650 / "G_UNMERGE_VALUES\000"
1570	/ 3667 / "G_MERGE_VALUES\000"
1571	/ 3682 / "G_CTLS\000"
1572	/ 3689 / "FMULS\000"
1573	/ 3695 / "G_FACOS\000"
1574	/ 3703 / "G_FCOS\000"
1575	/ 3710 / "G_FSINCOS\000"
1576	/ 3720 / "G_STRICT_FCMPS\000"
1577	/ 3735 / "G_CONCAT_VECTORS\000"
1578	/ 3752 / "COPY_TO_REGCLASS\000"
1579	/ 3769 / "G_IS_FPCLASS\000"
1580	/ 3782 / "G_ATOMIC_CMPXCHG_WITH_SUCCESS\000"
1581	/ 3812 / "G_VECTOR_COMPRESS\000"
1582	/ 3830 / "G_INTRINSIC_W_SIDE_EFFECTS\000"
1583	/ 3857 / "G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS\000"
1584	/ 3895 / "G_TRUNC_SSAT_S\000"
1585	/ 3910 / "G_SSUBSAT\000"
1586	/ 3920 / "G_USUBSAT\000"
1587	/ 3930 / "G_SADDSAT\000"
1588	/ 3940 / "G_UADDSAT\000"
1589	/ 3950 / "G_SSHLSAT\000"
1590	/ 3960 / "G_USHLSAT\000"
1591	/ 3970 / "G_SMULFIXSAT\000"
1592	/ 3983 / "G_UMULFIXSAT\000"
1593	/ 3996 / "G_SDIVFIXSAT\000"
1594	/ 4009 / "G_UDIVFIXSAT\000"
1595	/ 4022 / "G_ATOMICRMW_USUB_SAT\000"
1596	/ 4043 / "G_FPTOSI_SAT\000"
1597	/ 4056 / "G_FPTOUI_SAT\000"
1598	/ 4069 / "G_EXTRACT\000"
1599	/ 4079 / "G_SELECT\000"
1600	/ 4088 / "G_BRINDIRECT\000"
1601	/ 4101 / "PATCHABLE_RET\000"
1602	/ 4115 / "G_MEMSET\000"
1603	/ 4124 / "PATCHABLE_FUNCTION_EXIT\000"
1604	/ 4148 / "G_BRJT\000"
1605	/ 4155 / "G_EXTRACT_VECTOR_ELT\000"
1606	/ 4176 / "G_INSERT_VECTOR_ELT\000"
1607	/ 4196 / "G_FCONSTANT\000"
1608	/ 4208 / "G_CONSTANT\000"
1609	/ 4219 / "G_INTRINSIC_CONVERGENT\000"
1610	/ 4242 / "STATEPOINT\000"
1611	/ 4253 / "PATCHPOINT\000"
1612	/ 4264 / "G_PTRTOINT\000"
1613	/ 4275 / "G_FRINT\000"
1614	/ 4283 / "G_INTRINSIC_LLRINT\000"
1615	/ 4302 / "G_INTRINSIC_LRINT\000"
1616	/ 4320 / "G_FNEARBYINT\000"
1617	/ 4333 / "G_VASTART\000"
1618	/ 4343 / "LIFETIME_START\000"
1619	/ 4358 / "G_INVOKE_REGION_START\000"
1620	/ 4380 / "G_INSERT\000"
1621	/ 4389 / "G_FSQRT\000"
1622	/ 4397 / "G_STRICT_FSQRT\000"
1623	/ 4412 / "G_BITCAST\000"
1624	/ 4422 / "G_ADDRSPACE_CAST\000"
1625	/ 4439 / "BST\000"
1626	/ 4443 / "DBG_VALUE_LIST\000"
1627	/ 4458 / "G_FPEXT\000"
1628	/ 4466 / "G_SEXT\000"
1629	/ 4473 / "G_ASSERT_SEXT\000"
1630	/ 4487 / "G_ANYEXT\000"
1631	/ 4496 / "G_ZEXT\000"
1632	/ 4503 / "G_ASSERT_ZEXT\000"
1633	/ 4517 / "G_ABDU\000"
1634	/ 4524 / "FMULSU\000"
1635	/ 4531 / "G_TRUNC_SSAT_U\000"
1636	/ 4546 / "G_TRUNC_USAT_U\000"
1637	/ 4561 / "G_FDIV\000"
1638	/ 4568 / "G_STRICT_FDIV\000"
1639	/ 4582 / "G_SDIV\000"
1640	/ 4589 / "G_UDIV\000"
1641	/ 4596 / "G_GET_FPENV\000"
1642	/ 4608 / "G_RESET_FPENV\000"
1643	/ 4622 / "G_SET_FPENV\000"
1644	/ 4634 / "G_FPOW\000"
1645	/ 4641 / "G_VECREDUCE_FMAX\000"
1646	/ 4658 / "G_ATOMICRMW_FMAX\000"
1647	/ 4675 / "G_VECREDUCE_SMAX\000"
1648	/ 4692 / "G_SMAX\000"
1649	/ 4699 / "G_VECREDUCE_UMAX\000"
1650	/ 4716 / "G_UMAX\000"
1651	/ 4723 / "G_ATOMICRMW_UMAX\000"
1652	/ 4740 / "G_ATOMICRMW_MAX\000"
1653	/ 4756 / "FRMIDX\000"
1654	/ 4763 / "G_FRAME_INDEX\000"
1655	/ 4777 / "G_SBFX\000"
1656	/ 4784 / "G_UBFX\000"
1657	/ 4791 / "G_SMULFIX\000"
1658	/ 4801 / "G_UMULFIX\000"
1659	/ 4811 / "G_SDIVFIX\000"
1660	/ 4821 / "G_UDIVFIX\000"
1661	/ 4831 / "G_MEMCPY\000"
1662	/ 4840 / "COPY\000"
1663	/ 4845 / "CONVERGENCECTRL_ENTRY\000"
1664	/ 4867 / "G_CTLZ\000"
1665	/ 4874 / "G_CTTZ\000"
1666	/ 4881 / "ELPMBRdZ\000"
1667	/ 4890 / "ELPMRdZ\000"
1668	/ 4898 / "ELPMWRdZ\000"
1669	/ 4907 / "SBICAb\000"
1670	/ 4914 / "CBIAb\000"
1671	/ 4920 / "SBIAb\000"
1672	/ 4926 / "SBISAb\000"
1673	/ 4933 / "LDRdPtrPd\000"
1674	/ 4943 / "LDWRdPtrPd\000"
1675	/ 4954 / "RORBRd\000"
1676	/ 4961 / "DECRd\000"
1677	/ 4967 / "INCRd\000"
1678	/ 4973 / "NEGRd\000"
1679	/ 4979 / "COMRd\000"
1680	/ 4985 / "LSLBNRd\000"
1681	/ 4993 / "ASRBNRd\000"
1682	/ 5001 / "LSRBNRd\000"
1683	/ 5009 / "LSLWNRd\000"
1684	/ 5017 / "ASRWNRd\000"
1685	/ 5025 / "LSRWNRd\000"
1686	/ 5033 / "SWAPRd\000"
1687	/ 5040 / "POPRd\000"
1688	/ 5046 / "RORRd\000"
1689	/ 5052 / "ASRRd\000"
1690	/ 5058 / "LSRRd\000"
1691	/ 5064 / "NEGWRd\000"
1692	/ 5071 / "ROLWRd\000"
1693	/ 5078 / "LSLWRd\000"
1694	/ 5085 / "COMWRd\000"
1695	/ 5092 / "POPWRd\000"
1696	/ 5099 / "RORWRd\000"
1697	/ 5106 / "ASRWRd\000"
1698	/ 5113 / "LSRWRd\000"
1699	/ 5120 / "LACZRd\000"
1700	/ 5127 / "XCHZRd\000"
1701	/ 5134 / "LASZRd\000"
1702	/ 5141 / "LATZRd\000"
1703	/ 5148 / "LSLWHiRd\000"
1704	/ 5157 / "ASRWLoRd\000"
1705	/ 5166 / "LSRWLoRd\000"
1706	/ 5175 / "AtomicFence\000"
1707	/ 5187 / "SPMZPi\000"
1708	/ 5194 / "ELPMBRdZPi\000"
1709	/ 5205 / "ELPMRdZPi\000"
1710	/ 5215 / "ELPMWRdZPi\000"
1711	/ 5226 / "LDRdPtrPi\000"
1712	/ 5236 / "LDWRdPtrPi\000"
1713	/ 5247 / "BRGEk\000"
1714	/ 5253 / "BRNEk\000"
1715	/ 5259 / "BRSHk\000"
1716	/ 5265 / "BRMIk\000"
1717	/ 5271 / "RCALLk\000"
1718	/ 5278 / "BRPLk\000"
1719	/ 5284 / "BRLOk\000"
1720	/ 5290 / "RJMPk\000"
1721	/ 5296 / "BREQk\000"
1722	/ 5302 / "BRLTk\000"
1723	/ 5308 / "BRBCsk\000"
1724	/ 5315 / "BRBSsk\000"
1725	/ 5322 / "CopyZero\000"
1726	/ 5331 / "OUTARr\000"
1727	/ 5338 / "OUTWARr\000"
1728	/ 5346 / "PUSHRr\000"
1729	/ 5353 / "STSKRr\000"
1730	/ 5360 / "STSWKRr\000"
1731	/ 5368 / "STDSPQRr\000"
1732	/ 5377 / "STDWSPQRr\000"
1733	/ 5387 / "STDPtrQRr\000"
1734	/ 5397 / "STDWPtrQRr\000"
1735	/ 5408 / "PUSHWRr\000"
1736	/ 5416 / "STPtrPdRr\000"
1737	/ 5426 / "STWPtrPdRr\000"
1738	/ 5437 / "SUBRdRr\000"
1739	/ 5445 / "SBCRdRr\000"
1740	/ 5453 / "ADCRdRr\000"
1741	/ 5461 / "CPCRdRr\000"
1742	/ 5469 / "ADDRdRr\000"
1743	/ 5477 / "ANDRdRr\000"
1744	/ 5485 / "MULRdRr\000"
1745	/ 5493 / "CPRdRr\000"
1746	/ 5500 / "EORRdRr\000"
1747	/ 5508 / "MULSRdRr\000"
1748	/ 5517 / "MULSURdRr\000"
1749	/ 5527 / "MOVRdRr\000"
1750	/ 5535 / "SUBWRdRr\000"
1751	/ 5544 / "SBCWRdRr\000"
1752	/ 5553 / "ADCWRdRr\000"
1753	/ 5562 / "CPCWRdRr\000"
1754	/ 5571 / "ADDWRdRr\000"
1755	/ 5580 / "ANDWRdRr\000"
1756	/ 5589 / "CPWRdRr\000"
1757	/ 5597 / "EORWRdRr\000"
1758	/ 5606 / "MOVWRdRr\000"
1759	/ 5615 / "STPtrPiRr\000"
1760	/ 5625 / "STWPtrPiRr\000"
1761	/ 5636 / "STPtrRr\000"
1762	/ 5644 / "STWPtrRr\000"
1763	/ 5653 / "LDRdPtr\000"
1764	/ 5661 / "LDWRdPtr\000"
1765	/ 5670 / "BCLRs\000"
1766	/ 5676 / "BSETs\000"
1767	/ 5682 / "LDSRdKTiny\000"
1768	/ 5693 / "STSKRrTiny\000"
1769	};
1770	#ifdef __GNUC__
1771	#pragma GCC diagnostic pop
1772	#endif
1773
1774	extern const unsigned AVRInstrNameIndices[] = {
1775	`1676U`, `2241U`, `3191U`, `2695U`, `1884U`, `1865U`, `1893U`, `2060U`,
1776	`1460U`, `1475U`, `1426U`, `1413U`, `1502U`, `3752U`, `1289U`, `4443U`,
1777	`1439U`, `1672U`, `1874U`, `1015U`, `4840U`, `1717U`, `1137U`, `4343U`,
1778	`842U`, `966U`, `1003U`, `2844U`, `2048U`, `4253U`, `949U`, `3096U`,
1779	`1595U`, `4242U`, `1187U`, `3063U`, `3050U`, `3256U`, `4101U`, `4124U`,
1780	`1980U`, `2027U`, `2000U`, `1910U`, `1272U`, `3221U`, `2798U`, `1176U`,
1781	`4845U`, `3383U`, `3021U`, `1337U`, `4473U`, `4503U`, `2538U`, `751U`,
1782	`427U`, `2171U`, `4582U`, `4589U`, `2198U`, `2205U`, `2212U`, `2222U`,
1783	`820U`, `3592U`, `3555U`, `3643U`, `4517U`, `3427U`, `1962U`, `3415U`,
1784	`1951U`, `1424U`, `1674U`, `4763U`, `1299U`, `1314U`, `2065U`, `4069U`,
1785	`3650U`, `4380U`, `3667U`, `3478U`, `513U`, `3735U`, `4264U`, `3619U`,
1786	`4412U`, `1380U`, `3232U`, `923U`, `487U`, `905U`, `4302U`, `4283U`,
1787	`2516U`, `3281U`, `3300U`, `652U`, `596U`, `626U`, `565U`, `637U`,
1788	`577U`, `607U`, `1246U`, `1200U`, `1230U`, `3782U`, `1516U`, `1533U`,
1789	`767U`, `433U`, `826U`, `787U`, `3597U`, `3561U`, `4740U`, `2664U`,
1790	`4723U`, `2647U`, `718U`, `410U`, `4658U`, `2582U`, `2336U`, `2283U`,
1791	`2457U`, `2395U`, `2906U`, `2884U`, `864U`, `4022U`, `995U`, `1612U`,
1792	`855U`, `4088U`, `4358U`, `465U`, `3830U`, `4219U`, `3857U`, `4487U`,
1793	`505U`, `3895U`, `4531U`, `4546U`, `4208U`, `4196U`, `4333U`, `1587U`,
1794	`4466U`, `1489U`, `4496U`, `1937U`, `3367U`, `3353U`, `1930U`, `3360U`,
1795	`3612U`, `2081U`, `2990U`, `2969U`, `2997U`, `3004U`, `4079U`, `2790U`,
1796	`1036U`, `2774U`, `987U`, `2782U`, `1028U`, `2766U`, `979U`, `2828U`,
1797	`2820U`, `1640U`, `1632U`, `3940U`, `3930U`, `3920U`, `3910U`, `3960U`,
1798	`3950U`, `4791U`, `4801U`, `3970U`, `3983U`, `4811U`, `4821U`, `3996U`,
1799	`4009U`, `676U`, `389U`, `2105U`, `357U`, `558U`, `4561U`, `2177U`,
1800	`1405U`, `4634U`, `1703U`, `3140U`, `62U`, `9U`, `1580U`, `45U`,
1801	`0U`, `3115U`, `3147U`, `1453U`, `4458U`, `477U`, `1680U`, `1694U`,
1802	`2942U`, `2951U`, `4043U`, `4056U`, `3630U`, `2553U`, `3769U`, `1389U`,
1803	`2481U`, `2491U`, `1085U`, `1100U`, `2272U`, `2325U`, `2381U`, `2443U`,
1804	`4596U`, `4622U`, `4608U`, `1044U`, `1072U`, `1057U`, `1550U`, `1565U`,
1805	`757U`, `1731U`, `2616U`, `4692U`, `2640U`, `4716U`, `3637U`, `896U`,
1806	`886U`, `3186U`, `4148U`, `1115U`, `3459U`, `3439U`, `4176U`, `4155U`,
1807	`3493U`, `3524U`, `3510U`, `3812U`, `4874U`, `2730U`, `4867U`, `2711U`,
1808	`3682U`, `3042U`, `2928U`, `1259U`, `2147U`, `1623U`, `3374U`, `1943U`,
1809	`3703U`, `2688U`, `3710U`, `2509U`, `3695U`, `2680U`, `2501U`, `53U`,
1810	`1664U`, `1656U`, `1648U`, `4389U`, `3406U`, `4275U`, `4320U`, `4422U`,
1811	`3204U`, `1124U`, `534U`, `1358U`, `1215U`, `704U`, `396U`, `2133U`,
1812	`4568U`, `2184U`, `363U`, `4397U`, `3124U`, `2976U`, `3720U`, `3320U`,
1813	`3336U`, `4831U`, `1160U`, `1370U`, `4115U`, `2836U`, `1144U`, `2877U`,
1814	`2853U`, `2865U`, `683U`, `2112U`, `659U`, `2088U`, `4641U`, `2565U`,
1815	`2304U`, `2251U`, `2419U`, `2357U`, `735U`, `2155U`, `804U`, `3577U`,
1816	`3539U`, `4675U`, `2599U`, `4699U`, `2623U`, `4777U`, `4784U`, `5553U`,
1817	`5571U`, `2960U`, `2749U`, `3081U`, `1840U`, `5580U`, `4993U`, `5157U`,
1818	`5017U`, `5106U`, `194U`, `33U`, `339U`, `5175U`, `86U`, `240U`,
1819	`99U`, `252U`, `115U`, `267U`, `157U`, `305U`, `70U`, `225U`,
1820	`178U`, `324U`, `131U`, `282U`, `5085U`, `5562U`, `5589U`, `5322U`,
1821	`4881U`, `5194U`, `4898U`, `5215U`, `5597U`, `4756U`, `3075U`, `382U`,
1822	`3175U`, `3156U`, `1832U`, `1857U`, `5661U`, `4943U`, `5236U`, `4882U`,
1823	`4899U`, `5216U`, `4985U`, `5148U`, `5009U`, `5078U`, `5001U`, `5166U`,
1824	`5025U`, `5113U`, `151U`, `27U`, `300U`, `200U`, `39U`, `344U`,
1825	`5064U`, `1849U`, `5598U`, `5338U`, `5092U`, `5408U`, `18U`, `215U`,
1826	`5071U`, `4954U`, `5099U`, `145U`, `295U`, `172U`, `319U`, `1815U`,
1827	`5544U`, `4468U`, `551U`, `1281U`, `5368U`, `5397U`, `5377U`, `5360U`,
1828	`5426U`, `5625U`, `5644U`, `1806U`, `5535U`, `206U`, `349U`, `4498U`,
1829	`5453U`, `5469U`, `1824U`, `1769U`, `5477U`, `5052U`, `5670U`, `783U`,
1830	`5308U`, `5315U`, `1711U`, `5296U`, `5247U`, `5284U`, `5302U`, `5265U`,
1831	`5253U`, `5278U`, `5259U`, `5676U`, `4439U`, `5272U`, `4914U`, `4979U`,
1832	`5461U`, `1777U`, `5493U`, `1254U`, `4961U`, `1741U`, `1973U`, `3011U`,
1833	`2232U`, `4890U`, `5205U`, `5500U`, `2100U`, `3689U`, `4524U`, `1974U`,
1834	`3012U`, `4967U`, `376U`, `5291U`, `5120U`, `5134U`, `5141U`, `3165U`,
1835	`1762U`, `5653U`, `4933U`, `5226U`, `1791U`, `5682U`, `2233U`, `4891U`,
1836	`5206U`, `5058U`, `5527U`, `5606U`, `5485U`, `5508U`, `5517U`, `4973U`,
1837	`3017U`, `1784U`, `5501U`, `5331U`, `5040U`, `5346U`, `5271U`, `4111U`,
1838	`1689U`, `5290U`, `5046U`, `1754U`, `5445U`, `4920U`, `4907U`, `4926U`,
1839	`1798U`, `449U`, `457U`, `2936U`, `2237U`, `5187U`, `5387U`, `5416U`,
1840	`5615U`, `5636U`, `5353U`, `5693U`, `1746U`, `5437U`, `5033U`, `3217U`,
1841	`5127U`,
1842	};
1843
1844	static inline void InitAVRMCInstrInfo(MCInstrInfo *II) {
1845	II->InitMCInstrInfo(AVRDescs.Insts, AVRInstrNameIndices, AVRInstrNameData, nullptr, nullptr, `529`, nullptr, `0`);
1846	}
1847
1848
1849	} // namespace llvm
1850
1851	#endif // GET_INSTRINFO_MC_DESC
1852
1853	#ifdef GET_INSTRINFO_HEADER
1854	#undef GET_INSTRINFO_HEADER
1855
1856	namespace llvm {
1857
1858	struct AVRGenInstrInfo : public TargetInstrInfo {
1859	explicit AVRGenInstrInfo(const TargetSubtargetInfo &STI, const TargetRegisterInfo &TRI, unsigned CFSetupOpcode = ~`0u`, unsigned CFDestroyOpcode = ~`0u`, unsigned CatchRetOpcode = ~`0u`, unsigned ReturnOpcode = ~`0u`);
1860	~AVRGenInstrInfo() override = default;
1861	};
1862
1863	} // namespace llvm
1864
1865	namespace llvm::AVR {
1866
1867
1868	} // namespace llvm::AVR
1869
1870	#endif // GET_INSTRINFO_HEADER
1871
1872	#ifdef GET_INSTRINFO_HELPER_DECLS
1873	#undef GET_INSTRINFO_HELPER_DECLS
1874
1875
1876	#endif // GET_INSTRINFO_HELPER_DECLS
1877
1878	#ifdef GET_INSTRINFO_HELPERS
1879	#undef GET_INSTRINFO_HELPERS
1880
1881
1882	#endif // GET_INSTRINFO_HELPERS
1883
1884	#ifdef GET_INSTRINFO_CTOR_DTOR
1885	#undef GET_INSTRINFO_CTOR_DTOR
1886
1887	namespace llvm {
1888
1889	extern const AVRInstrTable AVRDescs;
1890	extern const unsigned AVRInstrNameIndices[];
1891	extern const char AVRInstrNameData[];
1892	AVRGenInstrInfo::AVRGenInstrInfo(const TargetSubtargetInfo &STI, const TargetRegisterInfo &TRI, unsigned CFSetupOpcode, unsigned CFDestroyOpcode, unsigned CatchRetOpcode, unsigned ReturnOpcode)
1893	: TargetInstrInfo(TRI, CFSetupOpcode, CFDestroyOpcode, CatchRetOpcode, ReturnOpcode) {
1894	InitMCInstrInfo(AVRDescs.Insts, AVRInstrNameIndices, AVRInstrNameData, nullptr, nullptr, `529`);
1895	}
1896
1897	} // namespace llvm
1898
1899	#endif // GET_INSTRINFO_CTOR_DTOR
1900
1901	#ifdef GET_INSTRINFO_MC_HELPER_DECLS
1902	#undef GET_INSTRINFO_MC_HELPER_DECLS
1903
1904	namespace llvm {
1905
1906	class MCInst;
1907	class FeatureBitset;
1908
1909	namespace AVR_MC {
1910
1911	void verifyInstructionPredicates(unsigned Opcode, const FeatureBitset &Features);
1912
1913	} // namespace AVR_MC
1914
1915	} // namespace llvm
1916
1917	#endif // GET_INSTRINFO_MC_HELPER_DECLS
1918
1919	#ifdef GET_INSTRINFO_MC_HELPERS
1920	#undef GET_INSTRINFO_MC_HELPERS
1921
1922	namespace llvm::AVR_MC {
1923
1924
1925	} // namespace llvm::AVR_MC
1926
1927	#endif // GET_INSTRINFO_MC_HELPERS
1928
1929	#if (defined(ENABLE_INSTR_PREDICATE_VERIFIER) && !defined(NDEBUG)) \|\|\
1930	defined(GET_AVAILABLE_OPCODE_CHECKER)
1931	#define GET_COMPUTE_FEATURES
1932	#endif
1933	#ifdef GET_COMPUTE_FEATURES
1934	#undef GET_COMPUTE_FEATURES
1935
1936	namespace llvm::AVR_MC {
1937
1938	// Bits for subtarget features that participate in instruction matching.
1939	enum SubtargetFeatureBits : uint8_t {
1940	Feature_HasSRAMBit = `14`,
1941	Feature_HasJMPCALLBit = `7`,
1942	Feature_HasIJMPCALLBit = `6`,
1943	Feature_HasEIJMPCALLBit = `3`,
1944	Feature_HasADDSUBIWBit = `0`,
1945	Feature_HasSmallStackBit = `15`,
1946	Feature_HasMOVWBit = `10`,
1947	Feature_HasLPMBit = `8`,
1948	Feature_HasLPMXBit = `9`,
1949	Feature_HasELPMBit = `4`,
1950	Feature_HasELPMXBit = `5`,
1951	Feature_HasSPMBit = `12`,
1952	Feature_HasSPMXBit = `13`,
1953	Feature_HasDESBit = `2`,
1954	Feature_SupportsRMWBit = `18`,
1955	Feature_SupportsMultiplicationBit = `17`,
1956	Feature_HasBREAKBit = `1`,
1957	Feature_HasTinyEncodingBit = `16`,
1958	Feature_HasNonTinyEncodingBit = `11`,
1959	};
1960
1961	inline FeatureBitset computeAvailableFeatures(const FeatureBitset &FB) {
1962	FeatureBitset Features;
1963	if (FB[AVR::FeatureSRAM])
1964	Features.set(Feature_HasSRAMBit);
1965	if (FB[AVR::FeatureJMPCALL])
1966	Features.set(Feature_HasJMPCALLBit);
1967	if (FB[AVR::FeatureIJMPCALL])
1968	Features.set(Feature_HasIJMPCALLBit);
1969	if (FB[AVR::FeatureEIJMPCALL])
1970	Features.set(Feature_HasEIJMPCALLBit);
1971	if (FB[AVR::FeatureADDSUBIW])
1972	Features.set(Feature_HasADDSUBIWBit);
1973	if (FB[AVR::FeatureSmallStack])
1974	Features.set(Feature_HasSmallStackBit);
1975	if (FB[AVR::FeatureMOVW])
1976	Features.set(Feature_HasMOVWBit);
1977	if (FB[AVR::FeatureLPM])
1978	Features.set(Feature_HasLPMBit);
1979	if (FB[AVR::FeatureLPMX])
1980	Features.set(Feature_HasLPMXBit);
1981	if (FB[AVR::FeatureELPM])
1982	Features.set(Feature_HasELPMBit);
1983	if (FB[AVR::FeatureELPMX])
1984	Features.set(Feature_HasELPMXBit);
1985	if (FB[AVR::FeatureSPM])
1986	Features.set(Feature_HasSPMBit);
1987	if (FB[AVR::FeatureSPMX])
1988	Features.set(Feature_HasSPMXBit);
1989	if (FB[AVR::FeatureDES])
1990	Features.set(Feature_HasDESBit);
1991	if (FB[AVR::FeatureRMW])
1992	Features.set(Feature_SupportsRMWBit);
1993	if (FB[AVR::FeatureMultiplication])
1994	Features.set(Feature_SupportsMultiplicationBit);
1995	if (FB[AVR::FeatureBREAK])
1996	Features.set(Feature_HasBREAKBit);
1997	if (FB[AVR::FeatureTinyEncoding])
1998	Features.set(Feature_HasTinyEncodingBit);
1999	if (!(FB[AVR::FeatureTinyEncoding]))
2000	Features.set(Feature_HasNonTinyEncodingBit);
2001	return Features;
2002	}
2003
2004	inline FeatureBitset computeRequiredFeatures(unsigned Opcode) {
2005	enum : uint8_t {
2006	CEFBS_None,
2007	CEFBS_HasADDSUBIW,
2008	CEFBS_HasBREAK,
2009	CEFBS_HasDES,
2010	CEFBS_HasEIJMPCALL,
2011	CEFBS_HasELPM,
2012	CEFBS_HasELPMX,
2013	CEFBS_HasIJMPCALL,
2014	CEFBS_HasJMPCALL,
2015	CEFBS_HasLPM,
2016	CEFBS_HasLPMX,
2017	CEFBS_HasMOVW,
2018	CEFBS_HasNonTinyEncoding,
2019	CEFBS_HasSPM,
2020	CEFBS_HasSPMX,
2021	CEFBS_HasSRAM,
2022	CEFBS_HasTinyEncoding,
2023	CEFBS_SupportsMultiplication,
2024	CEFBS_SupportsRMW,
2025	CEFBS_HasSRAM_HasNonTinyEncoding,
2026	CEFBS_HasSRAM_HasTinyEncoding,
2027	};
2028
2029	static constexpr FeatureBitset FeatureBitsets[] = {
2030	{}, // CEFBS_None
2031	{Feature_HasADDSUBIWBit, },
2032	{Feature_HasBREAKBit, },
2033	{Feature_HasDESBit, },
2034	{Feature_HasEIJMPCALLBit, },
2035	{Feature_HasELPMBit, },
2036	{Feature_HasELPMXBit, },
2037	{Feature_HasIJMPCALLBit, },
2038	{Feature_HasJMPCALLBit, },
2039	{Feature_HasLPMBit, },
2040	{Feature_HasLPMXBit, },
2041	{Feature_HasMOVWBit, },
2042	{Feature_HasNonTinyEncodingBit, },
2043	{Feature_HasSPMBit, },
2044	{Feature_HasSPMXBit, },
2045	{Feature_HasSRAMBit, },
2046	{Feature_HasTinyEncodingBit, },
2047	{Feature_SupportsMultiplicationBit, },
2048	{Feature_SupportsRMWBit, },
2049	{Feature_HasSRAMBit, Feature_HasNonTinyEncodingBit, },
2050	{Feature_HasSRAMBit, Feature_HasTinyEncodingBit, },
2051	};
2052	static constexpr uint8_t RequiredFeaturesRefs[] = {
2053	CEFBS_None, // PHI
2054	CEFBS_None, // INLINEASM
2055	CEFBS_None, // INLINEASM_BR
2056	CEFBS_None, // CFI_INSTRUCTION
2057	CEFBS_None, // EH_LABEL
2058	CEFBS_None, // GC_LABEL
2059	CEFBS_None, // ANNOTATION_LABEL
2060	CEFBS_None, // KILL
2061	CEFBS_None, // EXTRACT_SUBREG
2062	CEFBS_None, // INSERT_SUBREG
2063	CEFBS_None, // IMPLICIT_DEF
2064	CEFBS_None, // INIT_UNDEF
2065	CEFBS_None, // SUBREG_TO_REG
2066	CEFBS_None, // COPY_TO_REGCLASS
2067	CEFBS_None, // DBG_VALUE
2068	CEFBS_None, // DBG_VALUE_LIST
2069	CEFBS_None, // DBG_INSTR_REF
2070	CEFBS_None, // DBG_PHI
2071	CEFBS_None, // DBG_LABEL
2072	CEFBS_None, // REG_SEQUENCE
2073	CEFBS_None, // COPY
2074	CEFBS_None, // COPY_LANEMASK
2075	CEFBS_None, // BUNDLE
2076	CEFBS_None, // LIFETIME_START
2077	CEFBS_None, // LIFETIME_END
2078	CEFBS_None, // PSEUDO_PROBE
2079	CEFBS_None, // ARITH_FENCE
2080	CEFBS_None, // STACKMAP
2081	CEFBS_None, // FENTRY_CALL
2082	CEFBS_None, // PATCHPOINT
2083	CEFBS_None, // LOAD_STACK_GUARD
2084	CEFBS_None, // PREALLOCATED_SETUP
2085	CEFBS_None, // PREALLOCATED_ARG
2086	CEFBS_None, // STATEPOINT
2087	CEFBS_None, // LOCAL_ESCAPE
2088	CEFBS_None, // FAULTING_OP
2089	CEFBS_None, // PATCHABLE_OP
2090	CEFBS_None, // PATCHABLE_FUNCTION_ENTER
2091	CEFBS_None, // PATCHABLE_RET
2092	CEFBS_None, // PATCHABLE_FUNCTION_EXIT
2093	CEFBS_None, // PATCHABLE_TAIL_CALL
2094	CEFBS_None, // PATCHABLE_EVENT_CALL
2095	CEFBS_None, // PATCHABLE_TYPED_EVENT_CALL
2096	CEFBS_None, // ICALL_BRANCH_FUNNEL
2097	CEFBS_None, // FAKE_USE
2098	CEFBS_None, // MEMBARRIER
2099	CEFBS_None, // JUMP_TABLE_DEBUG_INFO
2100	CEFBS_None, // RELOC_NONE
2101	CEFBS_None, // CONVERGENCECTRL_ENTRY
2102	CEFBS_None, // CONVERGENCECTRL_ANCHOR
2103	CEFBS_None, // CONVERGENCECTRL_LOOP
2104	CEFBS_None, // CONVERGENCECTRL_GLUE
2105	CEFBS_None, // G_ASSERT_SEXT
2106	CEFBS_None, // G_ASSERT_ZEXT
2107	CEFBS_None, // G_ASSERT_ALIGN
2108	CEFBS_None, // G_ADD
2109	CEFBS_None, // G_SUB
2110	CEFBS_None, // G_MUL
2111	CEFBS_None, // G_SDIV
2112	CEFBS_None, // G_UDIV
2113	CEFBS_None, // G_SREM
2114	CEFBS_None, // G_UREM
2115	CEFBS_None, // G_SDIVREM
2116	CEFBS_None, // G_UDIVREM
2117	CEFBS_None, // G_AND
2118	CEFBS_None, // G_OR
2119	CEFBS_None, // G_XOR
2120	CEFBS_None, // G_ABDS
2121	CEFBS_None, // G_ABDU
2122	CEFBS_None, // G_UAVGFLOOR
2123	CEFBS_None, // G_UAVGCEIL
2124	CEFBS_None, // G_SAVGFLOOR
2125	CEFBS_None, // G_SAVGCEIL
2126	CEFBS_None, // G_IMPLICIT_DEF
2127	CEFBS_None, // G_PHI
2128	CEFBS_None, // G_FRAME_INDEX
2129	CEFBS_None, // G_GLOBAL_VALUE
2130	CEFBS_None, // G_PTRAUTH_GLOBAL_VALUE
2131	CEFBS_None, // G_CONSTANT_POOL
2132	CEFBS_None, // G_EXTRACT
2133	CEFBS_None, // G_UNMERGE_VALUES
2134	CEFBS_None, // G_INSERT
2135	CEFBS_None, // G_MERGE_VALUES
2136	CEFBS_None, // G_BUILD_VECTOR
2137	CEFBS_None, // G_BUILD_VECTOR_TRUNC
2138	CEFBS_None, // G_CONCAT_VECTORS
2139	CEFBS_None, // G_PTRTOINT
2140	CEFBS_None, // G_INTTOPTR
2141	CEFBS_None, // G_BITCAST
2142	CEFBS_None, // G_FREEZE
2143	CEFBS_None, // G_CONSTANT_FOLD_BARRIER
2144	CEFBS_None, // G_INTRINSIC_FPTRUNC_ROUND
2145	CEFBS_None, // G_INTRINSIC_TRUNC
2146	CEFBS_None, // G_INTRINSIC_ROUND
2147	CEFBS_None, // G_INTRINSIC_LRINT
2148	CEFBS_None, // G_INTRINSIC_LLRINT
2149	CEFBS_None, // G_INTRINSIC_ROUNDEVEN
2150	CEFBS_None, // G_READCYCLECOUNTER
2151	CEFBS_None, // G_READSTEADYCOUNTER
2152	CEFBS_None, // G_LOAD
2153	CEFBS_None, // G_SEXTLOAD
2154	CEFBS_None, // G_ZEXTLOAD
2155	CEFBS_None, // G_FPEXTLOAD
2156	CEFBS_None, // G_INDEXED_LOAD
2157	CEFBS_None, // G_INDEXED_SEXTLOAD
2158	CEFBS_None, // G_INDEXED_ZEXTLOAD
2159	CEFBS_None, // G_STORE
2160	CEFBS_None, // G_FPTRUNCSTORE
2161	CEFBS_None, // G_INDEXED_STORE
2162	CEFBS_None, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
2163	CEFBS_None, // G_ATOMIC_CMPXCHG
2164	CEFBS_None, // G_ATOMICRMW_XCHG
2165	CEFBS_None, // G_ATOMICRMW_ADD
2166	CEFBS_None, // G_ATOMICRMW_SUB
2167	CEFBS_None, // G_ATOMICRMW_AND
2168	CEFBS_None, // G_ATOMICRMW_NAND
2169	CEFBS_None, // G_ATOMICRMW_OR
2170	CEFBS_None, // G_ATOMICRMW_XOR
2171	CEFBS_None, // G_ATOMICRMW_MAX
2172	CEFBS_None, // G_ATOMICRMW_MIN
2173	CEFBS_None, // G_ATOMICRMW_UMAX
2174	CEFBS_None, // G_ATOMICRMW_UMIN
2175	CEFBS_None, // G_ATOMICRMW_FADD
2176	CEFBS_None, // G_ATOMICRMW_FSUB
2177	CEFBS_None, // G_ATOMICRMW_FMAX
2178	CEFBS_None, // G_ATOMICRMW_FMIN
2179	CEFBS_None, // G_ATOMICRMW_FMAXIMUM
2180	CEFBS_None, // G_ATOMICRMW_FMINIMUM
2181	CEFBS_None, // G_ATOMICRMW_FMAXIMUMNUM
2182	CEFBS_None, // G_ATOMICRMW_FMINIMUMNUM
2183	CEFBS_None, // G_ATOMICRMW_UINC_WRAP
2184	CEFBS_None, // G_ATOMICRMW_UDEC_WRAP
2185	CEFBS_None, // G_ATOMICRMW_USUB_COND
2186	CEFBS_None, // G_ATOMICRMW_USUB_SAT
2187	CEFBS_None, // G_FENCE
2188	CEFBS_None, // G_PREFETCH
2189	CEFBS_None, // G_BRCOND
2190	CEFBS_None, // G_BRINDIRECT
2191	CEFBS_None, // G_INVOKE_REGION_START
2192	CEFBS_None, // G_INTRINSIC
2193	CEFBS_None, // G_INTRINSIC_W_SIDE_EFFECTS
2194	CEFBS_None, // G_INTRINSIC_CONVERGENT
2195	CEFBS_None, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
2196	CEFBS_None, // G_ANYEXT
2197	CEFBS_None, // G_TRUNC
2198	CEFBS_None, // G_TRUNC_SSAT_S
2199	CEFBS_None, // G_TRUNC_SSAT_U
2200	CEFBS_None, // G_TRUNC_USAT_U
2201	CEFBS_None, // G_CONSTANT
2202	CEFBS_None, // G_FCONSTANT
2203	CEFBS_None, // G_VASTART
2204	CEFBS_None, // G_VAARG
2205	CEFBS_None, // G_SEXT
2206	CEFBS_None, // G_SEXT_INREG
2207	CEFBS_None, // G_ZEXT
2208	CEFBS_None, // G_SHL
2209	CEFBS_None, // G_LSHR
2210	CEFBS_None, // G_ASHR
2211	CEFBS_None, // G_FSHL
2212	CEFBS_None, // G_FSHR
2213	CEFBS_None, // G_ROTR
2214	CEFBS_None, // G_ROTL
2215	CEFBS_None, // G_ICMP
2216	CEFBS_None, // G_FCMP
2217	CEFBS_None, // G_SCMP
2218	CEFBS_None, // G_UCMP
2219	CEFBS_None, // G_SELECT
2220	CEFBS_None, // G_UADDO
2221	CEFBS_None, // G_UADDE
2222	CEFBS_None, // G_USUBO
2223	CEFBS_None, // G_USUBE
2224	CEFBS_None, // G_SADDO
2225	CEFBS_None, // G_SADDE
2226	CEFBS_None, // G_SSUBO
2227	CEFBS_None, // G_SSUBE
2228	CEFBS_None, // G_UMULO
2229	CEFBS_None, // G_SMULO
2230	CEFBS_None, // G_UMULH
2231	CEFBS_None, // G_SMULH
2232	CEFBS_None, // G_UADDSAT
2233	CEFBS_None, // G_SADDSAT
2234	CEFBS_None, // G_USUBSAT
2235	CEFBS_None, // G_SSUBSAT
2236	CEFBS_None, // G_USHLSAT
2237	CEFBS_None, // G_SSHLSAT
2238	CEFBS_None, // G_SMULFIX
2239	CEFBS_None, // G_UMULFIX
2240	CEFBS_None, // G_SMULFIXSAT
2241	CEFBS_None, // G_UMULFIXSAT
2242	CEFBS_None, // G_SDIVFIX
2243	CEFBS_None, // G_UDIVFIX
2244	CEFBS_None, // G_SDIVFIXSAT
2245	CEFBS_None, // G_UDIVFIXSAT
2246	CEFBS_None, // G_FADD
2247	CEFBS_None, // G_FSUB
2248	CEFBS_None, // G_FMUL
2249	CEFBS_None, // G_FMA
2250	CEFBS_None, // G_FMAD
2251	CEFBS_None, // G_FDIV
2252	CEFBS_None, // G_FREM
2253	CEFBS_None, // G_FMODF
2254	CEFBS_None, // G_FPOW
2255	CEFBS_None, // G_FPOWI
2256	CEFBS_None, // G_FEXP
2257	CEFBS_None, // G_FEXP2
2258	CEFBS_None, // G_FEXP10
2259	CEFBS_None, // G_FLOG
2260	CEFBS_None, // G_FLOG2
2261	CEFBS_None, // G_FLOG10
2262	CEFBS_None, // G_FLDEXP
2263	CEFBS_None, // G_FFREXP
2264	CEFBS_None, // G_FNEG
2265	CEFBS_None, // G_FPEXT
2266	CEFBS_None, // G_FPTRUNC
2267	CEFBS_None, // G_FPTOSI
2268	CEFBS_None, // G_FPTOUI
2269	CEFBS_None, // G_SITOFP
2270	CEFBS_None, // G_UITOFP
2271	CEFBS_None, // G_FPTOSI_SAT
2272	CEFBS_None, // G_FPTOUI_SAT
2273	CEFBS_None, // G_FABS
2274	CEFBS_None, // G_FCOPYSIGN
2275	CEFBS_None, // G_IS_FPCLASS
2276	CEFBS_None, // G_FCANONICALIZE
2277	CEFBS_None, // G_FMINNUM
2278	CEFBS_None, // G_FMAXNUM
2279	CEFBS_None, // G_FMINNUM_IEEE
2280	CEFBS_None, // G_FMAXNUM_IEEE
2281	CEFBS_None, // G_FMINIMUM
2282	CEFBS_None, // G_FMAXIMUM
2283	CEFBS_None, // G_FMINIMUMNUM
2284	CEFBS_None, // G_FMAXIMUMNUM
2285	CEFBS_None, // G_GET_FPENV
2286	CEFBS_None, // G_SET_FPENV
2287	CEFBS_None, // G_RESET_FPENV
2288	CEFBS_None, // G_GET_FPMODE
2289	CEFBS_None, // G_SET_FPMODE
2290	CEFBS_None, // G_RESET_FPMODE
2291	CEFBS_None, // G_GET_ROUNDING
2292	CEFBS_None, // G_SET_ROUNDING
2293	CEFBS_None, // G_PTR_ADD
2294	CEFBS_None, // G_PTRMASK
2295	CEFBS_None, // G_SMIN
2296	CEFBS_None, // G_SMAX
2297	CEFBS_None, // G_UMIN
2298	CEFBS_None, // G_UMAX
2299	CEFBS_None, // G_ABS
2300	CEFBS_None, // G_LROUND
2301	CEFBS_None, // G_LLROUND
2302	CEFBS_None, // G_BR
2303	CEFBS_None, // G_BRJT
2304	CEFBS_None, // G_VSCALE
2305	CEFBS_None, // G_INSERT_SUBVECTOR
2306	CEFBS_None, // G_EXTRACT_SUBVECTOR
2307	CEFBS_None, // G_INSERT_VECTOR_ELT
2308	CEFBS_None, // G_EXTRACT_VECTOR_ELT
2309	CEFBS_None, // G_SHUFFLE_VECTOR
2310	CEFBS_None, // G_SPLAT_VECTOR
2311	CEFBS_None, // G_STEP_VECTOR
2312	CEFBS_None, // G_VECTOR_COMPRESS
2313	CEFBS_None, // G_CTTZ
2314	CEFBS_None, // G_CTTZ_ZERO_POISON
2315	CEFBS_None, // G_CTLZ
2316	CEFBS_None, // G_CTLZ_ZERO_POISON
2317	CEFBS_None, // G_CTLS
2318	CEFBS_None, // G_CTPOP
2319	CEFBS_None, // G_BSWAP
2320	CEFBS_None, // G_BITREVERSE
2321	CEFBS_None, // G_CLMUL
2322	CEFBS_None, // G_CLMULH
2323	CEFBS_None, // G_CLMULR
2324	CEFBS_None, // G_FCEIL
2325	CEFBS_None, // G_FCOS
2326	CEFBS_None, // G_FSIN
2327	CEFBS_None, // G_FSINCOS
2328	CEFBS_None, // G_FTAN
2329	CEFBS_None, // G_FACOS
2330	CEFBS_None, // G_FASIN
2331	CEFBS_None, // G_FATAN
2332	CEFBS_None, // G_FATAN2
2333	CEFBS_None, // G_FCOSH
2334	CEFBS_None, // G_FSINH
2335	CEFBS_None, // G_FTANH
2336	CEFBS_None, // G_FSQRT
2337	CEFBS_None, // G_FFLOOR
2338	CEFBS_None, // G_FRINT
2339	CEFBS_None, // G_FNEARBYINT
2340	CEFBS_None, // G_ADDRSPACE_CAST
2341	CEFBS_None, // G_BLOCK_ADDR
2342	CEFBS_None, // G_JUMP_TABLE
2343	CEFBS_None, // G_DYN_STACKALLOC
2344	CEFBS_None, // G_STACKSAVE
2345	CEFBS_None, // G_STACKRESTORE
2346	CEFBS_None, // G_STRICT_FADD
2347	CEFBS_None, // G_STRICT_FSUB
2348	CEFBS_None, // G_STRICT_FMUL
2349	CEFBS_None, // G_STRICT_FDIV
2350	CEFBS_None, // G_STRICT_FREM
2351	CEFBS_None, // G_STRICT_FMA
2352	CEFBS_None, // G_STRICT_FSQRT
2353	CEFBS_None, // G_STRICT_FLDEXP
2354	CEFBS_None, // G_STRICT_FCMP
2355	CEFBS_None, // G_STRICT_FCMPS
2356	CEFBS_None, // G_READ_REGISTER
2357	CEFBS_None, // G_WRITE_REGISTER
2358	CEFBS_None, // G_MEMCPY
2359	CEFBS_None, // G_MEMCPY_INLINE
2360	CEFBS_None, // G_MEMMOVE
2361	CEFBS_None, // G_MEMSET
2362	CEFBS_None, // G_BZERO
2363	CEFBS_None, // G_MEMSET_INLINE
2364	CEFBS_None, // G_TRAP
2365	CEFBS_None, // G_DEBUGTRAP
2366	CEFBS_None, // G_UBSANTRAP
2367	CEFBS_None, // G_VECREDUCE_SEQ_FADD
2368	CEFBS_None, // G_VECREDUCE_SEQ_FMUL
2369	CEFBS_None, // G_VECREDUCE_FADD
2370	CEFBS_None, // G_VECREDUCE_FMUL
2371	CEFBS_None, // G_VECREDUCE_FMAX
2372	CEFBS_None, // G_VECREDUCE_FMIN
2373	CEFBS_None, // G_VECREDUCE_FMAXIMUM
2374	CEFBS_None, // G_VECREDUCE_FMINIMUM
2375	CEFBS_None, // G_VECREDUCE_FMAXIMUMNUM
2376	CEFBS_None, // G_VECREDUCE_FMINIMUMNUM
2377	CEFBS_None, // G_VECREDUCE_ADD
2378	CEFBS_None, // G_VECREDUCE_MUL
2379	CEFBS_None, // G_VECREDUCE_AND
2380	CEFBS_None, // G_VECREDUCE_OR
2381	CEFBS_None, // G_VECREDUCE_XOR
2382	CEFBS_None, // G_VECREDUCE_SMAX
2383	CEFBS_None, // G_VECREDUCE_SMIN
2384	CEFBS_None, // G_VECREDUCE_UMAX
2385	CEFBS_None, // G_VECREDUCE_UMIN
2386	CEFBS_None, // G_SBFX
2387	CEFBS_None, // G_UBFX
2388	CEFBS_None, // ADCWRdRr
2389	CEFBS_None, // ADDWRdRr
2390	CEFBS_None, // ADIWRdKP
2391	CEFBS_None, // ADJCALLSTACKDOWN
2392	CEFBS_None, // ADJCALLSTACKUP
2393	CEFBS_None, // ANDIWRdK
2394	CEFBS_None, // ANDWRdRr
2395	CEFBS_None, // ASRBNRd
2396	CEFBS_None, // ASRWLoRd
2397	CEFBS_None, // ASRWNRd
2398	CEFBS_None, // ASRWRd
2399	CEFBS_None, // Asr16
2400	CEFBS_None, // Asr32
2401	CEFBS_None, // Asr8
2402	CEFBS_None, // AtomicFence
2403	CEFBS_None, // AtomicLoad16
2404	CEFBS_None, // AtomicLoad8
2405	CEFBS_None, // AtomicLoadAdd16
2406	CEFBS_None, // AtomicLoadAdd8
2407	CEFBS_None, // AtomicLoadAnd16
2408	CEFBS_None, // AtomicLoadAnd8
2409	CEFBS_None, // AtomicLoadOr16
2410	CEFBS_None, // AtomicLoadOr8
2411	CEFBS_None, // AtomicLoadSub16
2412	CEFBS_None, // AtomicLoadSub8
2413	CEFBS_None, // AtomicLoadXor16
2414	CEFBS_None, // AtomicLoadXor8
2415	CEFBS_None, // AtomicStore16
2416	CEFBS_None, // AtomicStore8
2417	CEFBS_None, // COMWRd
2418	CEFBS_None, // CPCWRdRr
2419	CEFBS_None, // CPWRdRr
2420	CEFBS_None, // CopyZero
2421	CEFBS_HasELPM, // ELPMBRdZ
2422	CEFBS_HasELPMX, // ELPMBRdZPi
2423	CEFBS_HasELPM, // ELPMWRdZ
2424	CEFBS_HasELPMX, // ELPMWRdZPi
2425	CEFBS_None, // EORWRdRr
2426	CEFBS_None, // FRMIDX
2427	CEFBS_None, // FRMSP
2428	CEFBS_None, // INWRdA
2429	CEFBS_HasSRAM, // LDDWRdPtrQ
2430	CEFBS_HasSRAM, // LDDWRdYQ
2431	CEFBS_None, // LDIWRdK
2432	CEFBS_HasSRAM_HasNonTinyEncoding, // LDSWRdK
2433	CEFBS_HasSRAM, // LDWRdPtr
2434	CEFBS_HasSRAM, // LDWRdPtrPd
2435	CEFBS_HasSRAM, // LDWRdPtrPi
2436	CEFBS_HasLPM, // LPMBRdZ
2437	CEFBS_HasLPM, // LPMWRdZ
2438	CEFBS_HasLPMX, // LPMWRdZPi
2439	CEFBS_None, // LSLBNRd
2440	CEFBS_None, // LSLWHiRd
2441	CEFBS_None, // LSLWNRd
2442	CEFBS_None, // LSLWRd
2443	CEFBS_None, // LSRBNRd
2444	CEFBS_None, // LSRWLoRd
2445	CEFBS_None, // LSRWNRd
2446	CEFBS_None, // LSRWRd
2447	CEFBS_None, // Lsl16
2448	CEFBS_None, // Lsl32
2449	CEFBS_None, // Lsl8
2450	CEFBS_None, // Lsr16
2451	CEFBS_None, // Lsr32
2452	CEFBS_None, // Lsr8
2453	CEFBS_None, // NEGWRd
2454	CEFBS_None, // ORIWRdK
2455	CEFBS_None, // ORWRdRr
2456	CEFBS_None, // OUTWARr
2457	CEFBS_HasSRAM, // POPWRd
2458	CEFBS_HasSRAM, // PUSHWRr
2459	CEFBS_HasNonTinyEncoding, // ROLBRdR1
2460	CEFBS_HasTinyEncoding, // ROLBRdR17
2461	CEFBS_None, // ROLWRd
2462	CEFBS_None, // RORBRd
2463	CEFBS_None, // RORWRd
2464	CEFBS_None, // Rol16
2465	CEFBS_None, // Rol8
2466	CEFBS_None, // Ror16
2467	CEFBS_None, // Ror8
2468	CEFBS_None, // SBCIWRdK
2469	CEFBS_None, // SBCWRdRr
2470	CEFBS_None, // SEXT
2471	CEFBS_None, // SPREAD
2472	CEFBS_None, // SPWRITE
2473	CEFBS_None, // STDSPQRr
2474	CEFBS_HasSRAM, // STDWPtrQRr
2475	CEFBS_None, // STDWSPQRr
2476	CEFBS_HasSRAM_HasNonTinyEncoding, // STSWKRr
2477	CEFBS_HasSRAM, // STWPtrPdRr
2478	CEFBS_HasSRAM, // STWPtrPiRr
2479	CEFBS_HasSRAM, // STWPtrRr
2480	CEFBS_None, // SUBIWRdK
2481	CEFBS_None, // SUBWRdRr
2482	CEFBS_None, // Select16
2483	CEFBS_None, // Select8
2484	CEFBS_None, // ZEXT
2485	CEFBS_None, // ADCRdRr
2486	CEFBS_None, // ADDRdRr
2487	CEFBS_HasADDSUBIW, // ADIWRdK
2488	CEFBS_None, // ANDIRdK
2489	CEFBS_None, // ANDRdRr
2490	CEFBS_None, // ASRRd
2491	CEFBS_None, // BCLRs
2492	CEFBS_None, // BLD
2493	CEFBS_None, // BRBCsk
2494	CEFBS_None, // BRBSsk
2495	CEFBS_HasBREAK, // BREAK
2496	CEFBS_None, // BREQk
2497	CEFBS_None, // BRGEk
2498	CEFBS_None, // BRLOk
2499	CEFBS_None, // BRLTk
2500	CEFBS_None, // BRMIk
2501	CEFBS_None, // BRNEk
2502	CEFBS_None, // BRPLk
2503	CEFBS_None, // BRSHk
2504	CEFBS_None, // BSETs
2505	CEFBS_None, // BST
2506	CEFBS_HasJMPCALL, // CALLk
2507	CEFBS_None, // CBIAb
2508	CEFBS_None, // COMRd
2509	CEFBS_None, // CPCRdRr
2510	CEFBS_None, // CPIRdK
2511	CEFBS_None, // CPRdRr
2512	CEFBS_None, // CPSE
2513	CEFBS_None, // DECRd
2514	CEFBS_HasDES, // DESK
2515	CEFBS_HasEIJMPCALL, // EICALL
2516	CEFBS_HasEIJMPCALL, // EIJMP
2517	CEFBS_HasELPM, // ELPM
2518	CEFBS_HasELPMX, // ELPMRdZ
2519	CEFBS_HasELPMX, // ELPMRdZPi
2520	CEFBS_None, // EORRdRr
2521	CEFBS_SupportsMultiplication, // FMUL
2522	CEFBS_SupportsMultiplication, // FMULS
2523	CEFBS_SupportsMultiplication, // FMULSU
2524	CEFBS_HasIJMPCALL, // ICALL
2525	CEFBS_HasIJMPCALL, // IJMP
2526	CEFBS_None, // INCRd
2527	CEFBS_None, // INRdA
2528	CEFBS_HasJMPCALL, // JMPk
2529	CEFBS_SupportsRMW, // LACZRd
2530	CEFBS_SupportsRMW, // LASZRd
2531	CEFBS_SupportsRMW, // LATZRd
2532	CEFBS_HasSRAM_HasNonTinyEncoding, // LDDRdPtrQ
2533	CEFBS_None, // LDIRdK
2534	CEFBS_HasSRAM, // LDRdPtr
2535	CEFBS_HasSRAM, // LDRdPtrPd
2536	CEFBS_HasSRAM, // LDRdPtrPi
2537	CEFBS_HasSRAM_HasNonTinyEncoding, // LDSRdK
2538	CEFBS_HasSRAM_HasTinyEncoding, // LDSRdKTiny
2539	CEFBS_HasLPM, // LPM
2540	CEFBS_HasLPMX, // LPMRdZ
2541	CEFBS_HasLPMX, // LPMRdZPi
2542	CEFBS_None, // LSRRd
2543	CEFBS_None, // MOVRdRr
2544	CEFBS_HasMOVW, // MOVWRdRr
2545	CEFBS_SupportsMultiplication, // MULRdRr
2546	CEFBS_SupportsMultiplication, // MULSRdRr
2547	CEFBS_SupportsMultiplication, // MULSURdRr
2548	CEFBS_None, // NEGRd
2549	CEFBS_None, // NOP
2550	CEFBS_None, // ORIRdK
2551	CEFBS_None, // ORRdRr
2552	CEFBS_None, // OUTARr
2553	CEFBS_HasSRAM, // POPRd
2554	CEFBS_HasSRAM, // PUSHRr
2555	CEFBS_None, // RCALLk
2556	CEFBS_None, // RET
2557	CEFBS_None, // RETI
2558	CEFBS_None, // RJMPk
2559	CEFBS_None, // RORRd
2560	CEFBS_None, // SBCIRdK
2561	CEFBS_None, // SBCRdRr
2562	CEFBS_None, // SBIAb
2563	CEFBS_None, // SBICAb
2564	CEFBS_None, // SBISAb
2565	CEFBS_HasADDSUBIW, // SBIWRdK
2566	CEFBS_None, // SBRCRrB
2567	CEFBS_None, // SBRSRrB
2568	CEFBS_None, // SLEEP
2569	CEFBS_HasSPM, // SPM
2570	CEFBS_HasSPMX, // SPMZPi
2571	CEFBS_HasSRAM_HasNonTinyEncoding, // STDPtrQRr
2572	CEFBS_HasSRAM, // STPtrPdRr
2573	CEFBS_HasSRAM, // STPtrPiRr
2574	CEFBS_HasSRAM, // STPtrRr
2575	CEFBS_HasSRAM_HasNonTinyEncoding, // STSKRr
2576	CEFBS_HasSRAM_HasTinyEncoding, // STSKRrTiny
2577	CEFBS_None, // SUBIRdK
2578	CEFBS_None, // SUBRdRr
2579	CEFBS_None, // SWAPRd
2580	CEFBS_None, // WDR
2581	CEFBS_SupportsRMW, // XCHZRd
2582	};
2583
2584	assert(Opcode < `529`);
2585	return FeatureBitsets[RequiredFeaturesRefs[Opcode]];
2586	}
2587
2588
2589	} // namespace llvm::AVR_MC
2590
2591	#endif // GET_COMPUTE_FEATURES
2592
2593	#ifdef GET_AVAILABLE_OPCODE_CHECKER
2594	#undef GET_AVAILABLE_OPCODE_CHECKER
2595
2596	namespace llvm::AVR_MC {
2597
2598	bool isOpcodeAvailable(unsigned Opcode, const FeatureBitset &Features) {
2599	FeatureBitset AvailableFeatures = computeAvailableFeatures(Features);
2600	FeatureBitset RequiredFeatures = computeRequiredFeatures(Opcode);
2601	FeatureBitset MissingFeatures =
2602	(AvailableFeatures & RequiredFeatures) ^
2603	RequiredFeatures;
2604	return !MissingFeatures.any();
2605	}
2606
2607	} // namespace llvm::AVR_MC
2608
2609	#endif // GET_AVAILABLE_OPCODE_CHECKER
2610
2611	#ifdef ENABLE_INSTR_PREDICATE_VERIFIER
2612	#undef ENABLE_INSTR_PREDICATE_VERIFIER
2613
2614	#include <sstream>
2615
2616	namespace llvm::AVR_MC {
2617
2618	#ifndef NDEBUG
2619	static const char *SubtargetFeatureNames[] = {
2620	"Feature_HasADDSUBIW",
2621	"Feature_HasBREAK",
2622	"Feature_HasDES",
2623	"Feature_HasEIJMPCALL",
2624	"Feature_HasELPM",
2625	"Feature_HasELPMX",
2626	"Feature_HasIJMPCALL",
2627	"Feature_HasJMPCALL",
2628	"Feature_HasLPM",
2629	"Feature_HasLPMX",
2630	"Feature_HasMOVW",
2631	"Feature_HasNonTinyEncoding",
2632	"Feature_HasSPM",
2633	"Feature_HasSPMX",
2634	"Feature_HasSRAM",
2635	"Feature_HasSmallStack",
2636	"Feature_HasTinyEncoding",
2637	"Feature_SupportsMultiplication",
2638	"Feature_SupportsRMW",
2639	nullptr
2640	};
2641
2642	#endif // NDEBUG
2643
2644	void verifyInstructionPredicates(
2645	unsigned Opcode, const FeatureBitset &Features) {
2646	#ifndef NDEBUG
2647	FeatureBitset AvailableFeatures = computeAvailableFeatures(Features);
2648	FeatureBitset RequiredFeatures = computeRequiredFeatures(Opcode);
2649	FeatureBitset MissingFeatures =
2650	(AvailableFeatures & RequiredFeatures) ^
2651	RequiredFeatures;
2652	if (MissingFeatures.any()) {
2653	std::ostringstream Msg;
2654	Msg << "Attempting to emit " << &AVRInstrNameData[AVRInstrNameIndices[Opcode]]
2655	<< " instruction but the ";
2656	for (unsigned i = `0`, e = MissingFeatures.size(); i != e; ++i)
2657	if (MissingFeatures.test(i))
2658	Msg << SubtargetFeatureNames[i] << " ";
2659	Msg << "predicate(s) are not met";
2660	report_fatal_error(Msg.str().c_str());
2661	}
2662	#endif // NDEBUG
2663	}
2664
2665	} // namespace llvm::AVR_MC
2666
2667	#endif // ENABLE_INSTR_PREDICATE_VERIFIER
2668
2669

Browse the source code of llvm_projects/build/lib/Target/AVR/AVRGenInstrInfo.inc