AVRGenInstrInfo.inc source code [llvm_projects/build/lib/Target/AVR/AVRGenInstrInfo.inc]

1	/===- TableGen'erated file -------------------------------------- C++ --===\
2	\| \|
3	\| Target Instruction Enum Values and Descriptors \|
4	\| \|
5	\| Automatically generated file, do not edit! \|
6	\| \|
7	\===----------------------------------------------------------------------===/
8
9	#ifdef GET_INSTRINFO_ENUM
10	#undef GET_INSTRINFO_ENUM
11
12	namespace llvm::AVR {
13
14	enum {
15	PHI = `0`, // Target.td:1324
16	INLINEASM = `1`, // Target.td:1330
17	INLINEASM_BR = `2`, // Target.td:1336
18	CFI_INSTRUCTION = `3`, // Target.td:1345
19	EH_LABEL = `4`, // Target.td:1354
20	GC_LABEL = `5`, // Target.td:1363
21	ANNOTATION_LABEL = `6`, // Target.td:1372
22	KILL = `7`, // Target.td:1380
23	EXTRACT_SUBREG = `8`, // Target.td:1387
24	INSERT_SUBREG = `9`, // Target.td:1393
25	IMPLICIT_DEF = `10`, // Target.td:1400
26	INIT_UNDEF = `11`, // Target.td:1409
27	SUBREG_TO_REG = `12`, // Target.td:1416
28	COPY_TO_REGCLASS = `13`, // Target.td:1422
29	DBG_VALUE = `14`, // Target.td:1429
30	DBG_VALUE_LIST = `15`, // Target.td:1436
31	DBG_INSTR_REF = `16`, // Target.td:1443
32	DBG_PHI = `17`, // Target.td:1450
33	DBG_LABEL = `18`, // Target.td:1457
34	REG_SEQUENCE = `19`, // Target.td:1464
35	COPY = `20`, // Target.td:1471
36	COPY_LANEMASK = `21`, // Target.td:1479
37	BUNDLE = `22`, // Target.td:1486
38	LIFETIME_START = `23`, // Target.td:1492
39	LIFETIME_END = `24`, // Target.td:1499
40	PSEUDO_PROBE = `25`, // Target.td:1506
41	ARITH_FENCE = `26`, // Target.td:1513
42	STACKMAP = `27`, // Target.td:1522
43	FENTRY_CALL = `28`, // Target.td:1657
44	PATCHPOINT = `29`, // Target.td:1530
45	LOAD_STACK_GUARD = `30`, // Target.td:1548
46	PREALLOCATED_SETUP = `31`, // Target.td:1556
47	PREALLOCATED_ARG = `32`, // Target.td:1562
48	STATEPOINT = `33`, // Target.td:1539
49	LOCAL_ESCAPE = `34`, // Target.td:1568
50	FAULTING_OP = `35`, // Target.td:1577
51	PATCHABLE_OP = `36`, // Target.td:1597
52	PATCHABLE_FUNCTION_ENTER = `37`, // Target.td:1605
53	PATCHABLE_RET = `38`, // Target.td:1612
54	PATCHABLE_FUNCTION_EXIT = `39`, // Target.td:1621
55	PATCHABLE_TAIL_CALL = `40`, // Target.td:1629
56	PATCHABLE_EVENT_CALL = `41`, // Target.td:1637
57	PATCHABLE_TYPED_EVENT_CALL = `42`, // Target.td:1647
58	ICALL_BRANCH_FUNNEL = `43`, // Target.td:1667
59	FAKE_USE = `44`, // Target.td:1587
60	MEMBARRIER = `45`, // Target.td:1673
61	JUMP_TABLE_DEBUG_INFO = `46`, // Target.td:1681
62	RELOC_NONE = `47`, // Target.td:1689
63	CONVERGENCECTRL_ENTRY = `48`, // Target.td:1701
64	CONVERGENCECTRL_ANCHOR = `49`, // Target.td:1697
65	CONVERGENCECTRL_LOOP = `50`, // Target.td:1705
66	CONVERGENCECTRL_GLUE = `51`, // Target.td:1709
67	G_ASSERT_SEXT = `52`, // GenericOpcodes.td:1929
68	G_ASSERT_ZEXT = `53`, // GenericOpcodes.td:1921
69	G_ASSERT_ALIGN = `54`, // GenericOpcodes.td:1936
70	G_ADD = `55`, // GenericOpcodes.td:308
71	G_SUB = `56`, // GenericOpcodes.td:316
72	G_MUL = `57`, // GenericOpcodes.td:324
73	G_SDIV = `58`, // GenericOpcodes.td:332
74	G_UDIV = `59`, // GenericOpcodes.td:340
75	G_SREM = `60`, // GenericOpcodes.td:348
76	G_UREM = `61`, // GenericOpcodes.td:356
77	G_SDIVREM = `62`, // GenericOpcodes.td:364
78	G_UDIVREM = `63`, // GenericOpcodes.td:372
79	G_AND = `64`, // GenericOpcodes.td:380
80	G_OR = `65`, // GenericOpcodes.td:388
81	G_XOR = `66`, // GenericOpcodes.td:396
82	G_ABDS = `67`, // GenericOpcodes.td:425
83	G_ABDU = `68`, // GenericOpcodes.td:433
84	G_UAVGFLOOR = `69`, // GenericOpcodes.td:441
85	G_UAVGCEIL = `70`, // GenericOpcodes.td:448
86	G_SAVGFLOOR = `71`, // GenericOpcodes.td:455
87	G_SAVGCEIL = `72`, // GenericOpcodes.td:462
88	G_IMPLICIT_DEF = `73`, // GenericOpcodes.td:111
89	G_PHI = `74`, // GenericOpcodes.td:118
90	G_FRAME_INDEX = `75`, // GenericOpcodes.td:125
91	G_GLOBAL_VALUE = `76`, // GenericOpcodes.td:131
92	G_PTRAUTH_GLOBAL_VALUE = `77`, // GenericOpcodes.td:137
93	G_CONSTANT_POOL = `78`, // GenericOpcodes.td:143
94	G_EXTRACT = `79`, // GenericOpcodes.td:1516
95	G_UNMERGE_VALUES = `80`, // GenericOpcodes.td:1529
96	G_INSERT = `81`, // GenericOpcodes.td:1538
97	G_MERGE_VALUES = `82`, // GenericOpcodes.td:1548
98	G_BUILD_VECTOR = `83`, // GenericOpcodes.td:1568
99	G_BUILD_VECTOR_TRUNC = `84`, // GenericOpcodes.td:1578
100	G_CONCAT_VECTORS = `85`, // GenericOpcodes.td:1585
101	G_PTRTOINT = `86`, // GenericOpcodes.td:155
102	G_INTTOPTR = `87`, // GenericOpcodes.td:149
103	G_BITCAST = `88`, // GenericOpcodes.td:161
104	G_FREEZE = `89`, // GenericOpcodes.td:284
105	G_CONSTANT_FOLD_BARRIER = `90`, // GenericOpcodes.td:1943
106	G_INTRINSIC_FPTRUNC_ROUND = `91`, // GenericOpcodes.td:1280
107	G_INTRINSIC_TRUNC = `92`, // GenericOpcodes.td:1286
108	G_INTRINSIC_ROUND = `93`, // GenericOpcodes.td:1292
109	G_INTRINSIC_LRINT = `94`, // GenericOpcodes.td:1298
110	G_INTRINSIC_LLRINT = `95`, // GenericOpcodes.td:1304
111	G_INTRINSIC_ROUNDEVEN = `96`, // GenericOpcodes.td:1310
112	G_READCYCLECOUNTER = `97`, // GenericOpcodes.td:1316
113	G_READSTEADYCOUNTER = `98`, // GenericOpcodes.td:1322
114	G_LOAD = `99`, // GenericOpcodes.td:1349
115	G_SEXTLOAD = `100`, // GenericOpcodes.td:1358
116	G_ZEXTLOAD = `101`, // GenericOpcodes.td:1366
117	G_FPEXTLOAD = `102`, // GenericOpcodes.td:1375
118	G_INDEXED_LOAD = `103`, // GenericOpcodes.td:1385
119	G_INDEXED_SEXTLOAD = `104`, // GenericOpcodes.td:1394
120	G_INDEXED_ZEXTLOAD = `105`, // GenericOpcodes.td:1402
121	G_STORE = `106`, // GenericOpcodes.td:1410
122	G_FPTRUNCSTORE = `107`, // GenericOpcodes.td:1420
123	G_INDEXED_STORE = `108`, // GenericOpcodes.td:1428
124	G_ATOMIC_CMPXCHG_WITH_SUCCESS = `109`, // GenericOpcodes.td:1439
125	G_ATOMIC_CMPXCHG = `110`, // GenericOpcodes.td:1450
126	G_ATOMICRMW_XCHG = `111`, // GenericOpcodes.td:1470
127	G_ATOMICRMW_ADD = `112`, // GenericOpcodes.td:1471
128	G_ATOMICRMW_SUB = `113`, // GenericOpcodes.td:1472
129	G_ATOMICRMW_AND = `114`, // GenericOpcodes.td:1473
130	G_ATOMICRMW_NAND = `115`, // GenericOpcodes.td:1474
131	G_ATOMICRMW_OR = `116`, // GenericOpcodes.td:1475
132	G_ATOMICRMW_XOR = `117`, // GenericOpcodes.td:1476
133	G_ATOMICRMW_MAX = `118`, // GenericOpcodes.td:1477
134	G_ATOMICRMW_MIN = `119`, // GenericOpcodes.td:1478
135	G_ATOMICRMW_UMAX = `120`, // GenericOpcodes.td:1479
136	G_ATOMICRMW_UMIN = `121`, // GenericOpcodes.td:1480
137	G_ATOMICRMW_FADD = `122`, // GenericOpcodes.td:1481
138	G_ATOMICRMW_FSUB = `123`, // GenericOpcodes.td:1482
139	G_ATOMICRMW_FMAX = `124`, // GenericOpcodes.td:1483
140	G_ATOMICRMW_FMIN = `125`, // GenericOpcodes.td:1484
141	G_ATOMICRMW_FMAXIMUM = `126`, // GenericOpcodes.td:1485
142	G_ATOMICRMW_FMINIMUM = `127`, // GenericOpcodes.td:1486
143	G_ATOMICRMW_FMAXIMUMNUM = `128`, // GenericOpcodes.td:1487
144	G_ATOMICRMW_FMINIMUMNUM = `129`, // GenericOpcodes.td:1488
145	G_ATOMICRMW_UINC_WRAP = `130`, // GenericOpcodes.td:1489
146	G_ATOMICRMW_UDEC_WRAP = `131`, // GenericOpcodes.td:1490
147	G_ATOMICRMW_USUB_COND = `132`, // GenericOpcodes.td:1491
148	G_ATOMICRMW_USUB_SAT = `133`, // GenericOpcodes.td:1492
149	G_FENCE = `134`, // GenericOpcodes.td:1494
150	G_PREFETCH = `135`, // GenericOpcodes.td:1501
151	G_BRCOND = `136`, // GenericOpcodes.td:1641
152	G_BRINDIRECT = `137`, // GenericOpcodes.td:1650
153	G_INVOKE_REGION_START = `138`, // GenericOpcodes.td:1673
154	G_INTRINSIC = `139`, // GenericOpcodes.td:1593
155	G_INTRINSIC_W_SIDE_EFFECTS = `140`, // GenericOpcodes.td:1600
156	G_INTRINSIC_CONVERGENT = `141`, // GenericOpcodes.td:1609
157	G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS = `142`, // GenericOpcodes.td:1617
158	G_ANYEXT = `143`, // GenericOpcodes.td:44
159	G_TRUNC = `144`, // GenericOpcodes.td:83
160	G_TRUNC_SSAT_S = `145`, // GenericOpcodes.td:91
161	G_TRUNC_SSAT_U = `146`, // GenericOpcodes.td:98
162	G_TRUNC_USAT_U = `147`, // GenericOpcodes.td:105
163	G_CONSTANT = `148`, // GenericOpcodes.td:169
164	G_FCONSTANT = `149`, // GenericOpcodes.td:177
165	G_VASTART = `150`, // GenericOpcodes.td:184
166	G_VAARG = `151`, // GenericOpcodes.td:191
167	G_SEXT = `152`, // GenericOpcodes.td:52
168	G_SEXT_INREG = `153`, // GenericOpcodes.td:66
169	G_ZEXT = `154`, // GenericOpcodes.td:74
170	G_SHL = `155`, // GenericOpcodes.td:404
171	G_LSHR = `156`, // GenericOpcodes.td:411
172	G_ASHR = `157`, // GenericOpcodes.td:418
173	G_FSHL = `158`, // GenericOpcodes.td:470
174	G_FSHR = `159`, // GenericOpcodes.td:478
175	G_ROTR = `160`, // GenericOpcodes.td:485
176	G_ROTL = `161`, // GenericOpcodes.td:492
177	G_ICMP = `162`, // GenericOpcodes.td:499
178	G_FCMP = `163`, // GenericOpcodes.td:506
179	G_SCMP = `164`, // GenericOpcodes.td:513
180	G_UCMP = `165`, // GenericOpcodes.td:520
181	G_SELECT = `166`, // GenericOpcodes.td:527
182	G_UADDO = `167`, // GenericOpcodes.td:601
183	G_UADDE = `168`, // GenericOpcodes.td:609
184	G_USUBO = `169`, // GenericOpcodes.td:631
185	G_USUBE = `170`, // GenericOpcodes.td:637
186	G_SADDO = `171`, // GenericOpcodes.td:616
187	G_SADDE = `172`, // GenericOpcodes.td:624
188	G_SSUBO = `173`, // GenericOpcodes.td:644
189	G_SSUBE = `174`, // GenericOpcodes.td:651
190	G_UMULO = `175`, // GenericOpcodes.td:658
191	G_SMULO = `176`, // GenericOpcodes.td:666
192	G_UMULH = `177`, // GenericOpcodes.td:675
193	G_SMULH = `178`, // GenericOpcodes.td:684
194	G_UADDSAT = `179`, // GenericOpcodes.td:696
195	G_SADDSAT = `180`, // GenericOpcodes.td:704
196	G_USUBSAT = `181`, // GenericOpcodes.td:712
197	G_SSUBSAT = `182`, // GenericOpcodes.td:720
198	G_USHLSAT = `183`, // GenericOpcodes.td:728
199	G_SSHLSAT = `184`, // GenericOpcodes.td:736
200	G_SMULFIX = `185`, // GenericOpcodes.td:748
201	G_UMULFIX = `186`, // GenericOpcodes.td:755
202	G_SMULFIXSAT = `187`, // GenericOpcodes.td:765
203	G_UMULFIXSAT = `188`, // GenericOpcodes.td:772
204	G_SDIVFIX = `189`, // GenericOpcodes.td:783
205	G_UDIVFIX = `190`, // GenericOpcodes.td:790
206	G_SDIVFIXSAT = `191`, // GenericOpcodes.td:800
207	G_UDIVFIXSAT = `192`, // GenericOpcodes.td:807
208	G_FADD = `193`, // GenericOpcodes.td:980
209	G_FSUB = `194`, // GenericOpcodes.td:988
210	G_FMUL = `195`, // GenericOpcodes.td:996
211	G_FMA = `196`, // GenericOpcodes.td:1005
212	G_FMAD = `197`, // GenericOpcodes.td:1014
213	G_FDIV = `198`, // GenericOpcodes.td:1022
214	G_FREM = `199`, // GenericOpcodes.td:1029
215	G_FMODF = `200`, // GenericOpcodes.td:1036
216	G_FPOW = `201`, // GenericOpcodes.td:1043
217	G_FPOWI = `202`, // GenericOpcodes.td:1050
218	G_FEXP = `203`, // GenericOpcodes.td:1057
219	G_FEXP2 = `204`, // GenericOpcodes.td:1064
220	G_FEXP10 = `205`, // GenericOpcodes.td:1071
221	G_FLOG = `206`, // GenericOpcodes.td:1078
222	G_FLOG2 = `207`, // GenericOpcodes.td:1085
223	G_FLOG10 = `208`, // GenericOpcodes.td:1092
224	G_FLDEXP = `209`, // GenericOpcodes.td:1099
225	G_FFREXP = `210`, // GenericOpcodes.td:1106
226	G_FNEG = `211`, // GenericOpcodes.td:818
227	G_FPEXT = `212`, // GenericOpcodes.td:824
228	G_FPTRUNC = `213`, // GenericOpcodes.td:830
229	G_FPTOSI = `214`, // GenericOpcodes.td:836
230	G_FPTOUI = `215`, // GenericOpcodes.td:842
231	G_SITOFP = `216`, // GenericOpcodes.td:848
232	G_UITOFP = `217`, // GenericOpcodes.td:854
233	G_FPTOSI_SAT = `218`, // GenericOpcodes.td:860
234	G_FPTOUI_SAT = `219`, // GenericOpcodes.td:866
235	G_FABS = `220`, // GenericOpcodes.td:872
236	G_FCOPYSIGN = `221`, // GenericOpcodes.td:878
237	G_IS_FPCLASS = `222`, // GenericOpcodes.td:891
238	G_FCANONICALIZE = `223`, // GenericOpcodes.td:884
239	G_FMINNUM = `224`, // GenericOpcodes.td:904
240	G_FMAXNUM = `225`, // GenericOpcodes.td:911
241	G_FMINNUM_IEEE = `226`, // GenericOpcodes.td:929
242	G_FMAXNUM_IEEE = `227`, // GenericOpcodes.td:936
243	G_FMINIMUM = `228`, // GenericOpcodes.td:946
244	G_FMAXIMUM = `229`, // GenericOpcodes.td:953
245	G_FMINIMUMNUM = `230`, // GenericOpcodes.td:961
246	G_FMAXIMUMNUM = `231`, // GenericOpcodes.td:968
247	G_GET_FPENV = `232`, // GenericOpcodes.td:1236
248	G_SET_FPENV = `233`, // GenericOpcodes.td:1243
249	G_RESET_FPENV = `234`, // GenericOpcodes.td:1250
250	G_GET_FPMODE = `235`, // GenericOpcodes.td:1257
251	G_SET_FPMODE = `236`, // GenericOpcodes.td:1264
252	G_RESET_FPMODE = `237`, // GenericOpcodes.td:1271
253	G_GET_ROUNDING = `238`, // GenericOpcodes.td:1328
254	G_SET_ROUNDING = `239`, // GenericOpcodes.td:1334
255	G_PTR_ADD = `240`, // GenericOpcodes.td:534
256	G_PTRMASK = `241`, // GenericOpcodes.td:542
257	G_SMIN = `242`, // GenericOpcodes.td:549
258	G_SMAX = `243`, // GenericOpcodes.td:557
259	G_UMIN = `244`, // GenericOpcodes.td:565
260	G_UMAX = `245`, // GenericOpcodes.td:573
261	G_ABS = `246`, // GenericOpcodes.td:581
262	G_LROUND = `247`, // GenericOpcodes.td:291
263	G_LLROUND = `248`, // GenericOpcodes.td:297
264	G_BR = `249`, // GenericOpcodes.td:1631
265	G_BRJT = `250`, // GenericOpcodes.td:1661
266	G_VSCALE = `251`, // GenericOpcodes.td:1559
267	G_INSERT_SUBVECTOR = `252`, // GenericOpcodes.td:1705
268	G_EXTRACT_SUBVECTOR = `253`, // GenericOpcodes.td:1713
269	G_INSERT_VECTOR_ELT = `254`, // GenericOpcodes.td:1721
270	G_EXTRACT_VECTOR_ELT = `255`, // GenericOpcodes.td:1729
271	G_SHUFFLE_VECTOR = `256`, // GenericOpcodes.td:1740
272	G_SPLAT_VECTOR = `257`, // GenericOpcodes.td:1748
273	G_STEP_VECTOR = `258`, // GenericOpcodes.td:1756
274	G_VECTOR_COMPRESS = `259`, // GenericOpcodes.td:1763
275	G_CTTZ = `260`, // GenericOpcodes.td:211
276	G_CTTZ_ZERO_POISON = `261`, // GenericOpcodes.td:217
277	G_CTLZ = `262`, // GenericOpcodes.td:199
278	G_CTLZ_ZERO_POISON = `263`, // GenericOpcodes.td:205
279	G_CTLS = `264`, // GenericOpcodes.td:223
280	G_CTPOP = `265`, // GenericOpcodes.td:229
281	G_BSWAP = `266`, // GenericOpcodes.td:235
282	G_BITREVERSE = `267`, // GenericOpcodes.td:242
283	G_CLMUL = `268`, // GenericOpcodes.td:588
284	G_FCEIL = `269`, // GenericOpcodes.td:1113
285	G_FCOS = `270`, // GenericOpcodes.td:1120
286	G_FSIN = `271`, // GenericOpcodes.td:1127
287	G_FSINCOS = `272`, // GenericOpcodes.td:1134
288	G_FTAN = `273`, // GenericOpcodes.td:1141
289	G_FACOS = `274`, // GenericOpcodes.td:1148
290	G_FASIN = `275`, // GenericOpcodes.td:1155
291	G_FATAN = `276`, // GenericOpcodes.td:1162
292	G_FATAN2 = `277`, // GenericOpcodes.td:1169
293	G_FCOSH = `278`, // GenericOpcodes.td:1176
294	G_FSINH = `279`, // GenericOpcodes.td:1183
295	G_FTANH = `280`, // GenericOpcodes.td:1190
296	G_FSQRT = `281`, // GenericOpcodes.td:1200
297	G_FFLOOR = `282`, // GenericOpcodes.td:1207
298	G_FRINT = `283`, // GenericOpcodes.td:1214
299	G_FNEARBYINT = `284`, // GenericOpcodes.td:1221
300	G_ADDRSPACE_CAST = `285`, // GenericOpcodes.td:248
301	G_BLOCK_ADDR = `286`, // GenericOpcodes.td:254
302	G_JUMP_TABLE = `287`, // GenericOpcodes.td:260
303	G_DYN_STACKALLOC = `288`, // GenericOpcodes.td:266
304	G_STACKSAVE = `289`, // GenericOpcodes.td:272
305	G_STACKRESTORE = `290`, // GenericOpcodes.td:278
306	G_STRICT_FADD = `291`, // GenericOpcodes.td:1813
307	G_STRICT_FSUB = `292`, // GenericOpcodes.td:1814
308	G_STRICT_FMUL = `293`, // GenericOpcodes.td:1815
309	G_STRICT_FDIV = `294`, // GenericOpcodes.td:1816
310	G_STRICT_FREM = `295`, // GenericOpcodes.td:1817
311	G_STRICT_FMA = `296`, // GenericOpcodes.td:1818
312	G_STRICT_FSQRT = `297`, // GenericOpcodes.td:1819
313	G_STRICT_FLDEXP = `298`, // GenericOpcodes.td:1820
314	G_STRICT_FCMP = `299`, // GenericOpcodes.td:1821
315	G_STRICT_FCMPS = `300`, // GenericOpcodes.td:1822
316	G_READ_REGISTER = `301`, // GenericOpcodes.td:1680
317	G_WRITE_REGISTER = `302`, // GenericOpcodes.td:1690
318	G_MEMCPY = `303`, // GenericOpcodes.td:1828
319	G_MEMCPY_INLINE = `304`, // GenericOpcodes.td:1836
320	G_MEMMOVE = `305`, // GenericOpcodes.td:1844
321	G_MEMSET = `306`, // GenericOpcodes.td:1852
322	G_BZERO = `307`, // GenericOpcodes.td:1859
323	G_MEMSET_INLINE = `308`, // GenericOpcodes.td:1866
324	G_TRAP = `309`, // GenericOpcodes.td:1876
325	G_DEBUGTRAP = `310`, // GenericOpcodes.td:1883
326	G_UBSANTRAP = `311`, // GenericOpcodes.td:1889
327	G_VECREDUCE_SEQ_FADD = `312`, // GenericOpcodes.td:1779
328	G_VECREDUCE_SEQ_FMUL = `313`, // GenericOpcodes.td:1785
329	G_VECREDUCE_FADD = `314`, // GenericOpcodes.td:1791
330	G_VECREDUCE_FMUL = `315`, // GenericOpcodes.td:1792
331	G_VECREDUCE_FMAX = `316`, // GenericOpcodes.td:1794
332	G_VECREDUCE_FMIN = `317`, // GenericOpcodes.td:1795
333	G_VECREDUCE_FMAXIMUM = `318`, // GenericOpcodes.td:1796
334	G_VECREDUCE_FMINIMUM = `319`, // GenericOpcodes.td:1797
335	G_VECREDUCE_ADD = `320`, // GenericOpcodes.td:1799
336	G_VECREDUCE_MUL = `321`, // GenericOpcodes.td:1800
337	G_VECREDUCE_AND = `322`, // GenericOpcodes.td:1801
338	G_VECREDUCE_OR = `323`, // GenericOpcodes.td:1802
339	G_VECREDUCE_XOR = `324`, // GenericOpcodes.td:1803
340	G_VECREDUCE_SMAX = `325`, // GenericOpcodes.td:1804
341	G_VECREDUCE_SMIN = `326`, // GenericOpcodes.td:1805
342	G_VECREDUCE_UMAX = `327`, // GenericOpcodes.td:1806
343	G_VECREDUCE_UMIN = `328`, // GenericOpcodes.td:1807
344	G_SBFX = `329`, // GenericOpcodes.td:1901
345	G_UBFX = `330`, // GenericOpcodes.td:1909
346	ADCWRdRr = `331`, // AVRInstrInfo.td:397
347	ADDWRdRr = `332`, // AVRInstrInfo.td:378
348	ADJCALLSTACKDOWN = `333`, // AVRInstrInfo.td:346
349	ADJCALLSTACKUP = `334`, // AVRInstrInfo.td:356
350	ANDIWRdK = `335`, // AVRInstrInfo.td:583
351	ANDWRdRr = `336`, // AVRInstrInfo.td:543
352	ASRBNRd = `337`, // AVRInstrInfo.td:1357
353	ASRWLoRd = `338`, // AVRInstrInfo.td:1364
354	ASRWNRd = `339`, // AVRInstrInfo.td:1353
355	ASRWRd = `340`, // AVRInstrInfo.td:1361
356	Asr16 = `341`, // AVRInstrInfo.td:1625
357	Asr32 = `342`, // AVRInstrInfo.td:1629
358	Asr8 = `343`, // AVRInstrInfo.td:1621
359	AtomicFence = `344`, // AVRInstrInfo.td:1044
360	AtomicLoad16 = `345`, // AVRInstrInfo.td:1022
361	AtomicLoad8 = `346`, // AVRInstrInfo.td:1021
362	AtomicLoadAdd16 = `347`, // AVRInstrInfo.td:1032
363	AtomicLoadAdd8 = `348`, // AVRInstrInfo.td:1031
364	AtomicLoadAnd16 = `349`, // AVRInstrInfo.td:1036
365	AtomicLoadAnd8 = `350`, // AVRInstrInfo.td:1035
366	AtomicLoadOr16 = `351`, // AVRInstrInfo.td:1038
367	AtomicLoadOr8 = `352`, // AVRInstrInfo.td:1037
368	AtomicLoadSub16 = `353`, // AVRInstrInfo.td:1034
369	AtomicLoadSub8 = `354`, // AVRInstrInfo.td:1033
370	AtomicLoadXor16 = `355`, // AVRInstrInfo.td:1040
371	AtomicLoadXor8 = `356`, // AVRInstrInfo.td:1039
372	AtomicStore16 = `357`, // AVRInstrInfo.td:1025
373	AtomicStore8 = `358`, // AVRInstrInfo.td:1024
374	COMWRd = `359`, // AVRInstrInfo.td:613
375	CPCWRdRr = `360`, // AVRInstrInfo.td:736
376	CPWRdRr = `361`, // AVRInstrInfo.td:721
377	CopyZero = `362`, // AVRInstrInfo.td:1637
378	ELPMBRdZ = `363`, // AVRInstrInfo.td:1221
379	ELPMBRdZPi = `364`, // AVRInstrInfo.td:1233
380	ELPMWRdZ = `365`, // AVRInstrInfo.td:1226
381	ELPMWRdZPi = `366`, // AVRInstrInfo.td:1237
382	EORWRdRr = `367`, // AVRInstrInfo.td:569
383	FRMIDX = `368`, // AVRInstrInfo.td:1530
384	INWRdA = `369`, // AVRInstrInfo.td:1261
385	LDDWRdPtrQ = `370`, // AVRInstrInfo.td:970
386	LDDWRdYQ = `371`, // AVRInstrInfo.td:991
387	LDIWRdK = `372`, // AVRInstrInfo.td:874
388	LDSWRdK = `373`, // AVRInstrInfo.td:894
389	LDWRdPtr = `374`, // AVRInstrInfo.td:917
390	LDWRdPtrPd = `375`, // AVRInstrInfo.td:947
391	LDWRdPtrPi = `376`, // AVRInstrInfo.td:934
392	LPMBRdZ = `377`, // AVRInstrInfo.td:1179
393	LPMWRdZ = `378`, // AVRInstrInfo.td:1183
394	LPMWRdZPi = `379`, // AVRInstrInfo.td:1198
395	LSLBNRd = `380`, // AVRInstrInfo.td:1329
396	LSLWHiRd = `381`, // AVRInstrInfo.td:1322
397	LSLWNRd = `382`, // AVRInstrInfo.td:1325
398	LSLWRd = `383`, // AVRInstrInfo.td:1319
399	LSRBNRd = `384`, // AVRInstrInfo.td:1346
400	LSRWLoRd = `385`, // AVRInstrInfo.td:1339
401	LSRWNRd = `386`, // AVRInstrInfo.td:1342
402	LSRWRd = `387`, // AVRInstrInfo.td:1336
403	Lsl16 = `388`, // AVRInstrInfo.td:1581
404	Lsl32 = `389`, // AVRInstrInfo.td:1585
405	Lsl8 = `390`, // AVRInstrInfo.td:1577
406	Lsr16 = `391`, // AVRInstrInfo.td:1595
407	Lsr32 = `392`, // AVRInstrInfo.td:1599
408	Lsr8 = `393`, // AVRInstrInfo.td:1591
409	NEGWRd = `394`, // AVRInstrInfo.td:625
410	ORIWRdK = `395`, // AVRInstrInfo.td:596
411	ORWRdRr = `396`, // AVRInstrInfo.td:556
412	OUTWARr = `397`, // AVRInstrInfo.td:1270
413	POPWRd = `398`, // AVRInstrInfo.td:1291
414	PUSHWRr = `399`, // AVRInstrInfo.td:1282
415	ROLBRdR1 = `400`, // AVRInstrInfo.td:1368
416	ROLBRdR17 = `401`, // AVRInstrInfo.td:1373
417	ROLWRd = `402`, // AVRInstrInfo.td:1382
418	RORBRd = `403`, // AVRInstrInfo.td:1377
419	RORWRd = `404`, // AVRInstrInfo.td:1388
420	Rol16 = `405`, // AVRInstrInfo.td:1609
421	Rol8 = `406`, // AVRInstrInfo.td:1605
422	Ror16 = `407`, // AVRInstrInfo.td:1617
423	Ror8 = `408`, // AVRInstrInfo.td:1613
424	SBCIWRdK = `409`, // AVRInstrInfo.td:469
425	SBCWRdRr = `410`, // AVRInstrInfo.td:458
426	SEXT = `411`, // AVRInstrInfo.td:1522
427	SPREAD = `412`, // AVRInstrInfo.td:1558
428	SPWRITE = `413`, // AVRInstrInfo.td:1561
429	STDSPQRr = `414`, // AVRInstrInfo.td:1545
430	STDWPtrQRr = `415`, // AVRInstrInfo.td:1167
431	STDWSPQRr = `416`, // AVRInstrInfo.td:1552
432	STSWKRr = `417`, // AVRInstrInfo.td:1065
433	STWPtrPdRr = `418`, // AVRInstrInfo.td:1137
434	STWPtrPiRr = `419`, // AVRInstrInfo.td:1112
435	STWPtrRr = `420`, // AVRInstrInfo.td:1088
436	SUBIWRdK = `421`, // AVRInstrInfo.td:438
437	SUBWRdRr = `422`, // AVRInstrInfo.td:425
438	Select16 = `423`, // AVRInstrInfo.td:1571
439	Select8 = `424`, // AVRInstrInfo.td:1565
440	ZEXT = `425`, // AVRInstrInfo.td:1525
441	ADCRdRr = `426`, // AVRInstrInfo.td:385
442	ADDRdRr = `427`, // AVRInstrInfo.td:368
443	ADIWRdK = `428`, // AVRInstrInfo.td:403
444	ANDIRdK = `429`, // AVRInstrInfo.td:574
445	ANDRdRr = `430`, // AVRInstrInfo.td:534
446	ASRRd = `431`, // AVRInstrInfo.td:1350
447	BCLRs = `432`, // AVRInstrInfo.td:1446
448	BLD = `433`, // AVRInstrInfo.td:1419
449	BRBCsk = `434`, // AVRInstrInfo.td:775
450	BRBSsk = `435`, // AVRInstrInfo.td:770
451	BREAK = `436`, // AVRInstrInfo.td:1490
452	BREQk = `437`, // AVRInstrInfo.td:826
453	BRGEk = `438`, // AVRInstrInfo.td:844
454	BRLOk = `439`, // AVRInstrInfo.td:835
455	BRLTk = `440`, // AVRInstrInfo.td:847
456	BRMIk = `441`, // AVRInstrInfo.td:838
457	BRNEk = `442`, // AVRInstrInfo.td:829
458	BRPLk = `443`, // AVRInstrInfo.td:841
459	BRSHk = `444`, // AVRInstrInfo.td:832
460	BSETs = `445`, // AVRInstrInfo.td:1445
461	BST = `446`, // AVRInstrInfo.td:1416
462	CALLk = `447`, // AVRInstrInfo.td:688
463	CBIAb = `448`, // AVRInstrInfo.td:1408
464	COMRd = `449`, // AVRInstrInfo.td:605
465	CPCRdRr = `450`, // AVRInstrInfo.td:726
466	CPIRdK = `451`, // AVRInstrInfo.td:742
467	CPRdRr = `452`, // AVRInstrInfo.td:712
468	CPSE = `453`, // AVRInstrInfo.td:709
469	DECRd = `454`, // AVRInstrInfo.td:483
470	DESK = `455`, // AVRInstrInfo.td:525
471	EICALL = `456`, // AVRInstrInfo.td:678
472	EIJMP = `457`, // AVRInstrInfo.td:652
473	ELPM = `458`, // AVRInstrInfo.td:1207
474	ELPMRdZ = `459`, // AVRInstrInfo.td:1210
475	ELPMRdZPi = `460`, // AVRInstrInfo.td:1215
476	EORRdRr = `461`, // AVRInstrInfo.td:560
477	FMUL = `462`, // AVRInstrInfo.td:509
478	FMULS = `463`, // AVRInstrInfo.td:513
479	FMULSU = `464`, // AVRInstrInfo.td:517
480	ICALL = `465`, // AVRInstrInfo.td:672
481	IJMP = `466`, // AVRInstrInfo.td:648
482	INCRd = `467`, // AVRInstrInfo.td:479
483	INRdA = `468`, // AVRInstrInfo.td:1258
484	JMPk = `469`, // AVRInstrInfo.td:655
485	LACZRd = `470`, // AVRInstrInfo.td:1304
486	LASZRd = `471`, // AVRInstrInfo.td:1301
487	LATZRd = `472`, // AVRInstrInfo.td:1307
488	LDDRdPtrQ = `473`, // AVRInstrInfo.td:954
489	LDIRdK = `474`, // AVRInstrInfo.td:866
490	LDRdPtr = `475`, // AVRInstrInfo.td:902
491	LDRdPtrPd = `476`, // AVRInstrInfo.td:938
492	LDRdPtrPi = `477`, // AVRInstrInfo.td:926
493	LDSRdK = `478`, // AVRInstrInfo.td:880
494	LDSRdKTiny = `479`, // AVRInstrInfo.td:885
495	LPM = `480`, // AVRInstrInfo.td:1174
496	LPMRdZ = `481`, // AVRInstrInfo.td:1187
497	LPMRdZPi = `482`, // AVRInstrInfo.td:1194
498	LSRRd = `483`, // AVRInstrInfo.td:1333
499	MOVRdRr = `484`, // AVRInstrInfo.td:856
500	MOVWRdRr = `485`, // AVRInstrInfo.td:859
501	MULRdRr = `486`, // AVRInstrInfo.td:496
502	MULSRdRr = `487`, // AVRInstrInfo.td:500
503	MULSURdRr = `488`, // AVRInstrInfo.td:505
504	NEGRd = `489`, // AVRInstrInfo.td:616
505	NOP = `490`, // AVRInstrInfo.td:1499
506	ORIRdK = `491`, // AVRInstrInfo.td:587
507	ORRdRr = `492`, // AVRInstrInfo.td:547
508	OUTARr = `493`, // AVRInstrInfo.td:1267
509	POPRd = `494`, // AVRInstrInfo.td:1288
510	PUSHRr = `495`, // AVRInstrInfo.td:1278
511	RCALLk = `496`, // AVRInstrInfo.td:666
512	RET = `497`, // AVRInstrInfo.td:697
513	RETI = `498`, // AVRInstrInfo.td:699
514	RJMPk = `499`, // AVRInstrInfo.td:645
515	RORRd = `500`, // AVRInstrInfo.td:1385
516	SBCIRdK = `501`, // AVRInstrInfo.td:462
517	SBCRdRr = `502`, // AVRInstrInfo.td:449
518	SBIAb = `503`, // AVRInstrInfo.td:1403
519	SBICAb = `504`, // AVRInstrInfo.td:759
520	SBISAb = `505`, // AVRInstrInfo.td:762
521	SBIWRdK = `506`, // AVRInstrInfo.td:442
522	SBRCRrB = `507`, // AVRInstrInfo.td:753
523	SBRSRrB = `508`, // AVRInstrInfo.td:756
524	SLEEP = `509`, // AVRInstrInfo.td:1506
525	SPM = `510`, // AVRInstrInfo.td:1246
526	SPMZPi = `511`, // AVRInstrInfo.td:1250
527	STDPtrQRr = `512`, // AVRInstrInfo.td:1150
528	STPtrPdRr = `513`, // AVRInstrInfo.td:1123
529	STPtrPiRr = `514`, // AVRInstrInfo.td:1098
530	STPtrRr = `515`, // AVRInstrInfo.td:1073
531	STSKRr = `516`, // AVRInstrInfo.td:1049
532	STSKRrTiny = `517`, // AVRInstrInfo.td:1054
533	SUBIRdK = `518`, // AVRInstrInfo.td:429
534	SUBRdRr = `519`, // AVRInstrInfo.td:415
535	SWAPRd = `520`, // AVRInstrInfo.td:1396
536	WDR = `521`, // AVRInstrInfo.td:1513
537	XCHZRd = `522`, // AVRInstrInfo.td:1298
538	INSTRUCTION_LIST_END = `523`
539	};
540
541	} // namespace llvm::AVR
542
543	#endif // GET_INSTRINFO_ENUM
544
545	#ifdef GET_INSTRINFO_SCHED_ENUM
546	#undef GET_INSTRINFO_SCHED_ENUM
547
548	namespace llvm::AVR::Sched {
549
550	enum {
551	NoInstrModel = `0`,
552	SCHED_LIST_END = `1`
553	};
554
555	} // namespace llvm::AVR::Sched
556
557	#endif // GET_INSTRINFO_SCHED_ENUM
558
559	#if defined(GET_INSTRINFO_MC_DESC) \|\| defined(GET_INSTRINFO_CTOR_DTOR)
560
561	namespace llvm {
562
563	struct AVRInstrTable {
564	MCInstrDesc Insts[`523`];
565	static_assert(alignof(MCInstrDesc) >= alignof(MCPhysReg), "Unwanted padding between Insts and ImplicitOps");
566	MCPhysReg ImplicitOps[`41`];
567	char Padding[sizeof(MCOperandInfo) - sizeof ImplicitOps % sizeof(MCOperandInfo)];
568	static_assert(alignof(MCInstrDesc) >= alignof(MCOperandInfo), "Unwanted padding between Insts and OperandInfo");
569	MCOperandInfo OperandInfo[`312`];
570	};
571	} // namespace llvm
572
573	#endif // defined(GET_INSTRINFO_MC_DESC) \|\| defined(GET_INSTRINFO_CTOR_DTOR)
574
575	#ifdef GET_INSTRINFO_MC_DESC
576	#undef GET_INSTRINFO_MC_DESC
577
578	namespace llvm {
579
580	static_assert((sizeof AVRInstrTable::ImplicitOps + sizeof AVRInstrTable::Padding) % sizeof(MCOperandInfo) == `0`);
581	static constexpr unsigned AVROpInfoBase = (sizeof AVRInstrTable::ImplicitOps + sizeof AVRInstrTable::Padding) / sizeof(MCOperandInfo);
582
583	extern const AVRInstrTable AVRDescs = {
584	{
585	{ `522`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `222`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // XCHZRd
586	{ `521`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // WDR
587	{ `520`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `237`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SWAPRd
588	{ `519`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `268`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SUBRdRr
589	{ `518`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `274`, `2`, `0`\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SUBIRdK
590	{ `517`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `310`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STSKRrTiny
591	{ `516`, `2`, `0`, `4`, `0`, `0`, `0`, AVROpInfoBase + `300`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STSKRr
592	{ `515`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `188`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STPtrRr
593	{ `514`, `4`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `306`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STPtrPiRr
594	{ `513`, `4`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `306`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STPtrPdRr
595	{ `512`, `3`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `303`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STDPtrQRr
596	{ `511`, `1`, `0`, `2`, `0`, `2`, `1`, AVROpInfoBase + `302`, `38`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SPMZPi
597	{ `510`, `0`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `1`, `9`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SPM
598	{ `509`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SLEEP
599	{ `508`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `282`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBRSRrB
600	{ `507`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `282`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBRCRrB
601	{ `506`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `271`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBIWRdK
602	{ `505`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `32`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBISAb
603	{ `504`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `32`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBICAb
604	{ `503`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `32`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBIAb
605	{ `502`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `268`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBCRdRr
606	{ `501`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `274`, `0`, `0`\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBCIRdK
607	{ `500`, `2`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `237`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RORRd
608	{ `499`, `1`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RJMPk
609	{ `498`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Return)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RETI
610	{ `497`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Return)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RET
611	{ `496`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `16`, `0`\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RCALLk
612	{ `495`, `1`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `192`, `10`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PUSHRr
613	{ `494`, `1`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `192`, `10`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // POPRd
614	{ `493`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `300`, `0`, `0`\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // OUTARr
615	{ `492`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `268`, `2`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ORRdRr
616	{ `491`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `274`, `2`, `0`\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ORIRdK
617	{ `490`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // NOP
618	{ `489`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `237`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // NEGRd
619	{ `488`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `288`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MULSURdRr
620	{ `487`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `298`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MULSRdRr
621	{ `486`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `284`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MULRdRr
622	{ `485`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `190`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MOVWRdRr
623	{ `484`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `284`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MOVRdRr
624	{ `483`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `237`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSRRd
625	{ `482`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `222`, `9`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPMRdZPi
626	{ `481`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `222`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPMRdZ
627	{ `480`, `0`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `1`, `33`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPM
628	{ `479`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `286`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDSRdKTiny
629	{ `478`, `2`, `1`, `4`, `0`, `0`, `0`, AVROpInfoBase + `290`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDSRdK
630	{ `477`, `3`, `2`, `2`, `0`, `0`, `0`, AVROpInfoBase + `295`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDRdPtrPi
631	{ `476`, `3`, `2`, `2`, `0`, `0`, `0`, AVROpInfoBase + `295`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDRdPtrPd
632	{ `475`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `178`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDRdPtr
633	{ `474`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `286`, `0`, `0`\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDIRdK
634	{ `473`, `3`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `292`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDDRdPtrQ
635	{ `472`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `222`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LATZRd
636	{ `471`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `222`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LASZRd
637	{ `470`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `222`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LACZRd
638	{ `469`, `1`, `0`, `4`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // JMPk
639	{ `468`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `290`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INRdA
640	{ `467`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `237`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INCRd
641	{ `466`, `0`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `1`, `9`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::IndirectBranch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // IJMP
642	{ `465`, `0`, `0`, `2`, `0`, `2`, `0`, AVROpInfoBase + `1`, `6`, `0`\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ICALL
643	{ `464`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `288`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FMULSU
644	{ `463`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `288`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FMULS
645	{ `462`, `2`, `0`, `2`, `0`, `0`, `3`, AVROpInfoBase + `288`, `35`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FMUL
646	{ `461`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `268`, `2`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EORRdRr
647	{ `460`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `222`, `9`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMRdZPi
648	{ `459`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `222`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMRdZ
649	{ `458`, `0`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `1`, `33`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPM
650	{ `457`, `0`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `1`, `9`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::IndirectBranch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EIJMP
651	{ `456`, `0`, `0`, `2`, `0`, `2`, `0`, AVROpInfoBase + `1`, `6`, `0`\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EICALL
652	{ `455`, `1`, `0`, `2`, `0`, `0`, `16`, AVROpInfoBase + `1`, `17`, `0`\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DESK
653	{ `454`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `237`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DECRd
654	{ `453`, `2`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `284`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPSE
655	{ `452`, `2`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `284`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPRdRr
656	{ `451`, `2`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `286`, `2`, `0`\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPIRdK
657	{ `450`, `2`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `284`, `0`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPCRdRr
658	{ `449`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `237`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // COMRd
659	{ `448`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `32`, `0`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CBIAb
660	{ `447`, `1`, `0`, `4`, `0`, `1`, `0`, AVROpInfoBase + `0`, `16`, `0`\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CALLk
661	{ `446`, `2`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `282`, `2`, `0`\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BST
662	{ `445`, `1`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `1`, `2`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BSETs
663	{ `444`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRSHk
664	{ `443`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRPLk
665	{ `442`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRNEk
666	{ `441`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRMIk
667	{ `440`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRLTk
668	{ `439`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRLOk
669	{ `438`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRGEk
670	{ `437`, `1`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `0`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BREQk
671	{ `436`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BREAK
672	{ `435`, `2`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `280`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRBSsk
673	{ `434`, `2`, `0`, `2`, `0`, `1`, `0`, AVROpInfoBase + `280`, `2`, `0`\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BRBCsk
674	{ `433`, `3`, `1`, `2`, `0`, `1`, `0`, AVROpInfoBase + `277`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BLD
675	{ `432`, `1`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `1`, `2`, `0`\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BCLRs
676	{ `431`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `237`, `2`, `0`\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ASRRd
677	{ `430`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `268`, `2`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ANDRdRr
678	{ `429`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `274`, `2`, `0`\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ANDIRdK
679	{ `428`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `271`, `2`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADIWRdK
680	{ `427`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `268`, `2`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADDRdRr
681	{ `426`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `268`, `0`, `0`\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADCRdRr
682	{ `425`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `239`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ZEXT
683	{ `424`, `4`, `1`, `2`, `0`, `1`, `0`, AVROpInfoBase + `264`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Select8
684	{ `423`, `4`, `1`, `2`, `0`, `1`, `0`, AVROpInfoBase + `260`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Select16
685	{ `422`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `151`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SUBWRdRr
686	{ `421`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `154`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SUBIWRdK
687	{ `420`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `186`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STWPtrRr
688	{ `419`, `4`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `256`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STWPtrPiRr
689	{ `418`, `4`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `256`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STWPtrPdRr
690	{ `417`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `254`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STSWKRr
691	{ `416`, `3`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `251`, `10`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STDWSPQRr
692	{ `415`, `3`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `248`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STDWPtrQRr
693	{ `414`, `3`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `245`, `10`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STDSPQRr
694	{ `413`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `243`, `16`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SPWRITE
695	{ `412`, `2`, `1`, `2`, `0`, `1`, `0`, AVROpInfoBase + `241`, `16`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SPREAD
696	{ `411`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `239`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SEXT
697	{ `410`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `151`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBCWRdRr
698	{ `409`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `154`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SBCIWRdK
699	{ `408`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `173`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Ror8
700	{ `407`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `165`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Ror16
701	{ `406`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `173`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Rol8
702	{ `405`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `165`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Rol16
703	{ `404`, `2`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `160`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RORWRd
704	{ `403`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `237`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RORBRd
705	{ `402`, `2`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `160`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ROLWRd
706	{ `401`, `2`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `237`, `14`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ROLBRdR17
707	{ `400`, `2`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `237`, `12`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ROLBRdR1
708	{ `399`, `1`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `236`, `10`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PUSHWRr
709	{ `398`, `1`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `236`, `10`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // POPWRd
710	{ `397`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `234`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // OUTWARr
711	{ `396`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `151`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ORWRdRr
712	{ `395`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `154`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ORIWRdK
713	{ `394`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `231`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // NEGWRd
714	{ `393`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `173`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsr8
715	{ `392`, `5`, `2`, `2`, `0`, `0`, `1`, AVROpInfoBase + `168`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsr32
716	{ `391`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `165`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsr16
717	{ `390`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `173`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsl8
718	{ `389`, `5`, `2`, `2`, `0`, `0`, `1`, AVROpInfoBase + `168`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsl32
719	{ `388`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `165`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Lsl16
720	{ `387`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `160`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSRWRd
721	{ `386`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `228`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSRWNRd
722	{ `385`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `160`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSRWLoRd
723	{ `384`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `157`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSRBNRd
724	{ `383`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `160`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSLWRd
725	{ `382`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `228`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSLWNRd
726	{ `381`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `160`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSLWHiRd
727	{ `380`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `157`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LSLBNRd
728	{ `379`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `226`, `9`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPMWRdZPi
729	{ `378`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `224`, `8`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPMWRdZ
730	{ `377`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `222`, `8`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LPMBRdZ
731	{ `376`, `3`, `2`, `2`, `0`, `0`, `0`, AVROpInfoBase + `219`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDWRdPtrPi
732	{ `375`, `3`, `2`, `2`, `0`, `0`, `0`, AVROpInfoBase + `219`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDWRdPtrPd
733	{ `374`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `217`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDWRdPtr
734	{ `373`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `215`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDSWRdK
735	{ `372`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `213`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDIWRdK
736	{ `371`, `3`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `210`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDDWRdYQ
737	{ `370`, `3`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `207`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LDDWRdPtrQ
738	{ `369`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `205`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INWRdA
739	{ `368`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `202`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FRMIDX
740	{ `367`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `151`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EORWRdRr
741	{ `366`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `199`, `9`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMWRdZPi
742	{ `365`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `196`, `8`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMWRdZ
743	{ `364`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `193`, `9`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMBRdZPi
744	{ `363`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `193`, `8`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ELPMBRdZ
745	{ `362`, `1`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `192`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CopyZero
746	{ `361`, `2`, `0`, `2`, `0`, `0`, `1`, AVROpInfoBase + `190`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPWRdRr
747	{ `360`, `2`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `190`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CPCWRdRr
748	{ `359`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `160`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // COMWRd
749	{ `358`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `188`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicStore8
750	{ `357`, `2`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `186`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicStore16
751	{ `356`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `183`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadXor8
752	{ `355`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `180`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadXor16
753	{ `354`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `183`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadSub8
754	{ `353`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `180`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadSub16
755	{ `352`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `183`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadOr8
756	{ `351`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `180`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadOr16
757	{ `350`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `183`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadAnd8
758	{ `349`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `180`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadAnd16
759	{ `348`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `183`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadAdd8
760	{ `347`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `180`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoadAdd16
761	{ `346`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `178`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoad8
762	{ `345`, `2`, `1`, `2`, `0`, `0`, `0`, AVROpInfoBase + `176`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicLoad16
763	{ `344`, `0`, `0`, `2`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // AtomicFence
764	{ `343`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `173`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Asr8
765	{ `342`, `5`, `2`, `2`, `0`, `0`, `1`, AVROpInfoBase + `168`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Asr32
766	{ `341`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `165`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // Asr16
767	{ `340`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `160`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ASRWRd
768	{ `339`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `162`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ASRWNRd
769	{ `338`, `2`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `160`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ASRWLoRd
770	{ `337`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `157`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ASRBNRd
771	{ `336`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `151`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ANDWRdRr
772	{ `335`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `154`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ANDIWRdK
773	{ `334`, `2`, `0`, `2`, `0`, `1`, `1`, AVROpInfoBase + `20`, `6`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADJCALLSTACKUP
774	{ `333`, `2`, `0`, `2`, `0`, `1`, `2`, AVROpInfoBase + `20`, `3`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADJCALLSTACKDOWN
775	{ `332`, `3`, `1`, `2`, `0`, `0`, `1`, AVROpInfoBase + `151`, `2`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADDWRdRr
776	{ `331`, `3`, `1`, `2`, `0`, `1`, `1`, AVROpInfoBase + `151`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ADCWRdRr
777	{ `330`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `147`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UBFX
778	{ `329`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `147`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SBFX
779	{ `328`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_UMIN
780	{ `327`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_UMAX
781	{ `326`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_SMIN
782	{ `325`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_SMAX
783	{ `324`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_XOR
784	{ `323`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_OR
785	{ `322`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_AND
786	{ `321`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_MUL
787	{ `320`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_ADD
788	{ `319`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMINIMUM
789	{ `318`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMAXIMUM
790	{ `317`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMIN
791	{ `316`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMAX
792	{ `315`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FMUL
793	{ `314`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_FADD
794	{ `313`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `130`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_SEQ_FMUL
795	{ `312`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `130`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECREDUCE_SEQ_FADD
796	{ `311`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UBSANTRAP
797	{ `310`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_DEBUGTRAP
798	{ `309`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_TRAP
799	{ `308`, `3`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `130`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MEMSET_INLINE
800	{ `307`, `3`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `57`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BZERO
801	{ `306`, `4`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `143`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MEMSET
802	{ `305`, `4`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `143`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MEMMOVE
803	{ `304`, `3`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `130`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MEMCPY_INLINE
804	{ `303`, `4`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `143`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MEMCPY
805	{ `302`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `141`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // G_WRITE_REGISTER
806	{ `301`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // G_READ_REGISTER
807	{ `300`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `107`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FCMPS
808	{ `299`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `107`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FCMP
809	{ `298`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FLDEXP
810	{ `297`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FSQRT
811	{ `296`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `45`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FMA
812	{ `295`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FREM
813	{ `294`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FDIV
814	{ `293`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FMUL
815	{ `292`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FSUB
816	{ `291`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayRaiseFPException)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STRICT_FADD
817	{ `290`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STACKRESTORE
818	{ `289`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STACKSAVE
819	{ `288`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `68`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_DYN_STACKALLOC
820	{ `287`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_JUMP_TABLE
821	{ `286`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BLOCK_ADDR
822	{ `285`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ADDRSPACE_CAST
823	{ `284`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FNEARBYINT
824	{ `283`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FRINT
825	{ `282`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FFLOOR
826	{ `281`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSQRT
827	{ `280`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FTANH
828	{ `279`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSINH
829	{ `278`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCOSH
830	{ `277`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FATAN2
831	{ `276`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FATAN
832	{ `275`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FASIN
833	{ `274`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FACOS
834	{ `273`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FTAN
835	{ `272`, `3`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSINCOS
836	{ `271`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSIN
837	{ `270`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCOS
838	{ `269`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCEIL
839	{ `268`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CLMUL
840	{ `267`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BITREVERSE
841	{ `266`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BSWAP
842	{ `265`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTPOP
843	{ `264`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTLS
844	{ `263`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTLZ_ZERO_POISON
845	{ `262`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTLZ
846	{ `261`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTTZ_ZERO_POISON
847	{ `260`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CTTZ
848	{ `259`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `137`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VECTOR_COMPRESS
849	{ `258`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STEP_VECTOR
850	{ `257`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SPLAT_VECTOR
851	{ `256`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `133`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SHUFFLE_VECTOR
852	{ `255`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `130`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_EXTRACT_VECTOR_ELT
853	{ `254`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `126`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INSERT_VECTOR_ELT
854	{ `253`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `57`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_EXTRACT_SUBVECTOR
855	{ `252`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `62`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INSERT_SUBVECTOR
856	{ `251`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VSCALE
857	{ `250`, `3`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `123`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::IndirectBranch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BRJT
858	{ `249`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BR
859	{ `248`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_LLROUND
860	{ `247`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_LROUND
861	{ `246`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ABS
862	{ `245`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMAX
863	{ `244`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMIN
864	{ `243`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMAX
865	{ `242`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMIN
866	{ `241`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PTRMASK
867	{ `240`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PTR_ADD
868	{ `239`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SET_ROUNDING
869	{ `238`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_GET_ROUNDING
870	{ `237`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_RESET_FPMODE
871	{ `236`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SET_FPMODE
872	{ `235`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_GET_FPMODE
873	{ `234`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_RESET_FPENV
874	{ `233`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SET_FPENV
875	{ `232`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_GET_FPENV
876	{ `231`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMAXIMUMNUM
877	{ `230`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMINIMUMNUM
878	{ `229`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMAXIMUM
879	{ `228`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMINIMUM
880	{ `227`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMAXNUM_IEEE
881	{ `226`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMINNUM_IEEE
882	{ `225`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMAXNUM
883	{ `224`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMINNUM
884	{ `223`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCANONICALIZE
885	{ `222`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `97`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_IS_FPCLASS
886	{ `221`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCOPYSIGN
887	{ `220`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FABS
888	{ `219`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPTOUI_SAT
889	{ `218`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPTOSI_SAT
890	{ `217`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UITOFP
891	{ `216`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SITOFP
892	{ `215`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPTOUI
893	{ `214`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPTOSI
894	{ `213`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPTRUNC
895	{ `212`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPEXT
896	{ `211`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FNEG
897	{ `210`, `3`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FFREXP
898	{ `209`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FLDEXP
899	{ `208`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FLOG10
900	{ `207`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FLOG2
901	{ `206`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FLOG
902	{ `205`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FEXP10
903	{ `204`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FEXP2
904	{ `203`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FEXP
905	{ `202`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPOWI
906	{ `201`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPOW
907	{ `200`, `3`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMODF
908	{ `199`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FREM
909	{ `198`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FDIV
910	{ `197`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `45`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMAD
911	{ `196`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `45`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMA
912	{ `195`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FMUL
913	{ `194`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSUB
914	{ `193`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FADD
915	{ `192`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UDIVFIXSAT
916	{ `191`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SDIVFIXSAT
917	{ `190`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UDIVFIX
918	{ `189`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SDIVFIX
919	{ `188`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMULFIXSAT
920	{ `187`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMULFIXSAT
921	{ `186`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMULFIX
922	{ `185`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `119`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMULFIX
923	{ `184`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SSHLSAT
924	{ `183`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_USHLSAT
925	{ `182`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SSUBSAT
926	{ `181`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_USUBSAT
927	{ `180`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SADDSAT
928	{ `179`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UADDSAT
929	{ `178`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMULH
930	{ `177`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMULH
931	{ `176`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SMULO
932	{ `175`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UMULO
933	{ `174`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `114`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SSUBE
934	{ `173`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SSUBO
935	{ `172`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `114`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SADDE
936	{ `171`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SADDO
937	{ `170`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `114`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_USUBE
938	{ `169`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_USUBO
939	{ `168`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `114`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UADDE
940	{ `167`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UADDO
941	{ `166`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SELECT
942	{ `165`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `111`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UCMP
943	{ `164`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `111`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SCMP
944	{ `163`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `107`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCMP
945	{ `162`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `107`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ICMP
946	{ `161`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ROTL
947	{ `160`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ROTR
948	{ `159`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `103`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSHR
949	{ `158`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `103`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FSHL
950	{ `157`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ASHR
951	{ `156`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_LSHR
952	{ `155`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `100`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SHL
953	{ `154`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ZEXT
954	{ `153`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `39`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SEXT_INREG
955	{ `152`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SEXT
956	{ `151`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `97`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VAARG
957	{ `150`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_VASTART
958	{ `149`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FCONSTANT
959	{ `148`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CONSTANT
960	{ `147`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_TRUNC_USAT_U
961	{ `146`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_TRUNC_SSAT_U
962	{ `145`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_TRUNC_SSAT_S
963	{ `144`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_TRUNC
964	{ `143`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ANYEXT
965	{ `142`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
966	{ `141`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // G_INTRINSIC_CONVERGENT
967	{ `140`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_W_SIDE_EFFECTS
968	{ `139`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC
969	{ `138`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INVOKE_REGION_START
970	{ `137`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::IndirectBranch)\|(`1ULL`<<MCID::Barrier)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BRINDIRECT
971	{ `136`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BRCOND
972	{ `135`, `4`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `93`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PREFETCH
973	{ `134`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `20`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FENCE
974	{ `133`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_USUB_SAT
975	{ `132`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_USUB_COND
976	{ `131`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_UDEC_WRAP
977	{ `130`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_UINC_WRAP
978	{ `129`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FMINIMUMNUM
979	{ `128`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FMAXIMUMNUM
980	{ `127`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FMINIMUM
981	{ `126`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FMAXIMUM
982	{ `125`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FMIN
983	{ `124`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FMAX
984	{ `123`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FSUB
985	{ `122`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_FADD
986	{ `121`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_UMIN
987	{ `120`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_UMAX
988	{ `119`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_MIN
989	{ `118`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_MAX
990	{ `117`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_XOR
991	{ `116`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_OR
992	{ `115`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_NAND
993	{ `114`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_AND
994	{ `113`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_SUB
995	{ `112`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_ADD
996	{ `111`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `90`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMICRMW_XCHG
997	{ `110`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `86`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMIC_CMPXCHG
998	{ `109`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `81`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
999	{ `108`, `5`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `76`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INDEXED_STORE
1000	{ `107`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPTRUNCSTORE
1001	{ `106`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_STORE
1002	{ `105`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `71`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INDEXED_ZEXTLOAD
1003	{ `104`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `71`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INDEXED_SEXTLOAD
1004	{ `103`, `5`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `71`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INDEXED_LOAD
1005	{ `102`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FPEXTLOAD
1006	{ `101`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ZEXTLOAD
1007	{ `100`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SEXTLOAD
1008	{ `99`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_LOAD
1009	{ `98`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_READSTEADYCOUNTER
1010	{ `97`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_READCYCLECOUNTER
1011	{ `96`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_ROUNDEVEN
1012	{ `95`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_LLRINT
1013	{ `94`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_LRINT
1014	{ `93`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_ROUND
1015	{ `92`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_TRUNC
1016	{ `91`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `68`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTRINSIC_FPTRUNC_ROUND
1017	{ `90`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CONSTANT_FOLD_BARRIER
1018	{ `89`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `66`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FREEZE
1019	{ `88`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BITCAST
1020	{ `87`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INTTOPTR
1021	{ `86`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PTRTOINT
1022	{ `85`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CONCAT_VECTORS
1023	{ `84`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BUILD_VECTOR_TRUNC
1024	{ `83`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_BUILD_VECTOR
1025	{ `82`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MERGE_VALUES
1026	{ `81`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `62`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_INSERT
1027	{ `80`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `60`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UNMERGE_VALUES
1028	{ `79`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `57`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_EXTRACT
1029	{ `78`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_CONSTANT_POOL
1030	{ `77`, `5`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `52`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PTRAUTH_GLOBAL_VALUE
1031	{ `76`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_GLOBAL_VALUE
1032	{ `75`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `50`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_FRAME_INDEX
1033	{ `74`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_PHI
1034	{ `73`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `49`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_IMPLICIT_DEF
1035	{ `72`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SAVGCEIL
1036	{ `71`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SAVGFLOOR
1037	{ `70`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UAVGCEIL
1038	{ `69`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UAVGFLOOR
1039	{ `68`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ABDU
1040	{ `67`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ABDS
1041	{ `66`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_XOR
1042	{ `65`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_OR
1043	{ `64`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_AND
1044	{ `63`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `45`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UDIVREM
1045	{ `62`, `4`, `2`, `0`, `0`, `0`, `0`, AVROpInfoBase + `45`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SDIVREM
1046	{ `61`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UREM
1047	{ `60`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SREM
1048	{ `59`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_UDIV
1049	{ `58`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SDIV
1050	{ `57`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_MUL
1051	{ `56`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_SUB
1052	{ `55`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `42`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Commutable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ADD
1053	{ `54`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `39`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ASSERT_ALIGN
1054	{ `53`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `39`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ASSERT_ZEXT
1055	{ `52`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `39`, `0`, `0`\|(`1ULL`<<MCID::PreISelOpcode)\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // G_ASSERT_SEXT
1056	{ `51`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // CONVERGENCECTRL_GLUE
1057	{ `50`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `9`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // CONVERGENCECTRL_LOOP
1058	{ `49`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // CONVERGENCECTRL_ANCHOR
1059	{ `48`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq)\|(`1ULL`<<MCID::Convergent), `0x0ULL` }, // CONVERGENCECTRL_ENTRY
1060	{ `47`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // RELOC_NONE
1061	{ `46`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // JUMP_TABLE_DEBUG_INFO
1062	{ `45`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // MEMBARRIER
1063	{ `44`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FAKE_USE
1064	{ `43`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ICALL_BRANCH_FUNNEL
1065	{ `42`, `3`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `36`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // anonymous_14284
1066	{ `41`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `34`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // anonymous_14283
1067	{ `40`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Return)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHABLE_TAIL_CALL
1068	{ `39`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHABLE_FUNCTION_EXIT
1069	{ `38`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Return)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHABLE_RET
1070	{ `37`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHABLE_FUNCTION_ENTER
1071	{ `36`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHABLE_OP
1072	{ `35`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Branch)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::Terminator)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FAULTING_OP
1073	{ `34`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `32`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LOCAL_ESCAPE
1074	{ `33`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STATEPOINT
1075	{ `32`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `29`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // anonymous_14282
1076	{ `31`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PREALLOCATED_SETUP
1077	{ `30`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `28`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // anonymous_13555
1078	{ `29`, `6`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `22`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PATCHPOINT
1079	{ `28`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::MayStore)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // FENTRY_CALL
1080	{ `27`, `2`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `20`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Call)\|(`1ULL`<<MCID::MayLoad)\|(`1ULL`<<MCID::UsesCustomInserter)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // STACKMAP
1081	{ `26`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `18`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ARITH_FENCE
1082	{ `25`, `4`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `14`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PSEUDO_PROBE
1083	{ `24`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LIFETIME_END
1084	{ `23`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // LIFETIME_START
1085	{ `22`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // BUNDLE
1086	{ `21`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `11`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // COPY_LANEMASK
1087	{ `20`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `9`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // COPY
1088	{ `19`, `2`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `9`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // REG_SEQUENCE
1089	{ `18`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DBG_LABEL
1090	{ `17`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DBG_PHI
1091	{ `16`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DBG_INSTR_REF
1092	{ `15`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DBG_VALUE_LIST
1093	{ `14`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // DBG_VALUE
1094	{ `13`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `2`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // COPY_TO_REGCLASS
1095	{ `12`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `2`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // SUBREG_TO_REG
1096	{ `11`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INIT_UNDEF
1097	{ `10`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Rematerializable)\|(`1ULL`<<MCID::CheapAsAMove)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // IMPLICIT_DEF
1098	{ `9`, `4`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `5`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INSERT_SUBREG
1099	{ `8`, `3`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `2`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EXTRACT_SUBREG
1100	{ `7`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // KILL
1101	{ `6`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::NotDuplicable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // ANNOTATION_LABEL
1102	{ `5`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::NotDuplicable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // GC_LABEL
1103	{ `4`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::NotDuplicable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // EH_LABEL
1104	{ `3`, `1`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Meta)\|(`1ULL`<<MCID::NotDuplicable)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // CFI_INSTRUCTION
1105	{ `2`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::UnmodeledSideEffects)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INLINEASM_BR
1106	{ `1`, `0`, `0`, `0`, `0`, `0`, `0`, AVROpInfoBase + `1`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // INLINEASM
1107	{ `0`, `1`, `1`, `0`, `0`, `0`, `0`, AVROpInfoBase + `0`, `0`, `0`\|(`1ULL`<<MCID::Pseudo)\|(`1ULL`<<MCID::Variadic)\|(`1ULL`<<MCID::ExtraSrcRegAllocReq)\|(`1ULL`<<MCID::ExtraDefRegAllocReq), `0x0ULL` }, // PHI
1108	}, {
1109	/ 0 /
1110	/ 0 / AVR::SREG, AVR::SREG,
1111	/ 2 / AVR::SREG,
1112	/ 3 / AVR::SP, AVR::SP, AVR::SREG,
1113	/ 6 / AVR::SP, AVR::R31R30,
1114	/ 8 / AVR::R0,
1115	/ 9 / AVR::R31R30,
1116	/ 10 / AVR::SP, AVR::SP,
1117	/ 12 / AVR::R1, AVR::SREG,
1118	/ 14 / AVR::R17, AVR::SREG,
1119	/ 16 / AVR::SP,
1120	/ 17 / AVR::R15, AVR::R14, AVR::R13, AVR::R12, AVR::R11, AVR::R10, AVR::R9, AVR::R8, AVR::R7, AVR::R6, AVR::R5, AVR::R4, AVR::R3, AVR::R2, AVR::R1, AVR::R0,
1121	/ 33 / AVR::R31R30, AVR::R0,
1122	/ 35 / AVR::R1, AVR::R0, AVR::SREG,
1123	/ 38 / AVR::R1, AVR::R0, AVR::R31R30,
1124	}, {
1125	`0`
1126	}, {
1127	/ 0 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1128	/ 1 /
1129	/ 1 / { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1130	/ 2 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1131	/ 5 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1132	/ 9 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1133	/ 11 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1134	/ 14 / { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1135	/ 18 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, MCOI_TIED_TO(`0`) },
1136	/ 20 / { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1137	/ 22 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1138	/ 28 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1139	/ 29 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1140	/ 32 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1141	/ 34 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1142	/ 36 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1143	/ 39 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_0, `0` },
1144	/ 42 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1145	/ 45 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1146	/ 49 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1147	/ 50 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1148	/ 52 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1149	/ 57 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_0, `0` },
1150	/ 60 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1151	/ 62 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_0, `0` },
1152	/ 66 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1153	/ 68 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1154	/ 71 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1155	/ 76 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1156	/ 81 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1157	/ 86 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1158	/ 90 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1159	/ 93 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1160	/ 97 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1161	/ 100 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1162	/ 103 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1163	/ 107 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1164	/ 111 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1165	/ 114 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1166	/ 119 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_0, `0` },
1167	/ 123 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1168	/ 126 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` },
1169	/ 130 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` },
1170	/ 133 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1171	/ 137 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1172	/ 141 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` },
1173	/ 143 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_2, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_IMM_0, `0` },
1174	/ 147 / { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_0, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` }, { -`1`, `0`, MCOI::OPERAND_GENERIC_1, `0` },
1175	/ 151 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1176	/ 154 / { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1177	/ 157 / { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1178	/ 160 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) },
1179	/ 162 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1180	/ 165 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1181	/ 168 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1182	/ 173 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1183	/ 176 / { AVR::DREGSNOZRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1184	/ 178 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1185	/ 180 / { AVR::DREGSNOZRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSNOZRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1186	/ 183 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1187	/ 186 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSNOZRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1188	/ 188 / { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1189	/ 190 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1190	/ 192 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1191	/ 193 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1192	/ 196 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1193	/ 199 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1194	/ 202 / { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1195	/ 205 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1196	/ 207 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1197	/ 210 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1198	/ 213 / { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1199	/ 215 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1200	/ 217 / { AVR::DREGSNOZRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1201	/ 219 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`1`) },
1202	/ 222 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1203	/ 224 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1204	/ 226 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1205	/ 228 / { AVR::DLDREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1206	/ 231 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1207	/ 234 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1208	/ 236 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1209	/ 237 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) },
1210	/ 239 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1211	/ 241 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPRSPRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1212	/ 243 / { AVR::GPRSPRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1213	/ 245 / { AVR::GPRSPRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::GPR8NOZRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1214	/ 248 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1215	/ 251 / { AVR::GPRSPRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::DREGSNOZRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1216	/ 254 / { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1217	/ 256 / { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1218	/ 260 / { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::DREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1219	/ 264 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1220	/ 268 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1221	/ 271 / { AVR::IWREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::IWREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1222	/ 274 / { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1223	/ 277 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1224	/ 280 / { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1225	/ 282 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1226	/ 284 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1227	/ 286 / { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1228	/ 288 / { AVR::LD8loRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8loRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1229	/ 290 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1230	/ 292 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` },
1231	/ 295 / { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`1`) },
1232	/ 298 / { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1233	/ 300 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1234	/ 302 / { AVR::ZREGRegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1235	/ 303 / { AVR::PTRDISPREGSRegClassID, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1236	/ 306 / { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_EARLY_CLOBBER }, { AVR::PTRREGSRegClassID, `0`, MCOI::OPERAND_REGISTER, MCOI_TIED_TO(`0`) }, { AVR::GPR8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` }, { -`1`, `0`, MCOI::OPERAND_IMMEDIATE, `0` },
1237	/ 310 / { -`1`, `0`, MCOI::OPERAND_UNKNOWN, `0` }, { AVR::LD8RegClassID, `0`, MCOI::OPERAND_REGISTER, `0` },
1238	}
1239	};
1240
1241
1242	#ifdef __GNUC__
1243	#pragma GCC diagnostic push
1244	#pragma GCC diagnostic ignored "-Woverlength-strings"
1245	#endif
1246	extern const char AVRInstrNameData[] = {
1247	/ 0 / "G_FLOG10\000"
1248	/ 9 / "G_FEXP10\000"
1249	/ 18 / "ROLBRdR1\000"
1250	/ 27 / "Lsl32\000"
1251	/ 33 / "Asr32\000"
1252	/ 39 / "Lsr32\000"
1253	/ 45 / "G_FLOG2\000"
1254	/ 53 / "G_FATAN2\000"
1255	/ 62 / "G_FEXP2\000"
1256	/ 70 / "AtomicLoadSub16\000"
1257	/ 86 / "AtomicLoad16\000"
1258	/ 99 / "AtomicLoadAdd16\000"
1259	/ 115 / "AtomicLoadAnd16\000"
1260	/ 131 / "AtomicStore16\000"
1261	/ 145 / "Rol16\000"
1262	/ 151 / "Lsl16\000"
1263	/ 157 / "AtomicLoadOr16\000"
1264	/ 172 / "Ror16\000"
1265	/ 178 / "AtomicLoadXor16\000"
1266	/ 194 / "Asr16\000"
1267	/ 200 / "Lsr16\000"
1268	/ 206 / "Select16\000"
1269	/ 215 / "ROLBRdR17\000"
1270	/ 225 / "AtomicLoadSub8\000"
1271	/ 240 / "AtomicLoad8\000"
1272	/ 252 / "AtomicLoadAdd8\000"
1273	/ 267 / "AtomicLoadAnd8\000"
1274	/ 282 / "AtomicStore8\000"
1275	/ 295 / "Rol8\000"
1276	/ 300 / "Lsl8\000"
1277	/ 305 / "AtomicLoadOr8\000"
1278	/ 319 / "Ror8\000"
1279	/ 324 / "AtomicLoadXor8\000"
1280	/ 339 / "Asr8\000"
1281	/ 344 / "Lsr8\000"
1282	/ 349 / "Select8\000"
1283	/ 357 / "G_FMA\000"
1284	/ 363 / "G_STRICT_FMA\000"
1285	/ 376 / "INRdA\000"
1286	/ 382 / "INWRdA\000"
1287	/ 389 / "G_FSUB\000"
1288	/ 396 / "G_STRICT_FSUB\000"
1289	/ 410 / "G_ATOMICRMW_FSUB\000"
1290	/ 427 / "G_SUB\000"
1291	/ 433 / "G_ATOMICRMW_SUB\000"
1292	/ 449 / "SBRCRrB\000"
1293	/ 457 / "SBRSRrB\000"
1294	/ 465 / "G_INTRINSIC\000"
1295	/ 477 / "G_FPTRUNC\000"
1296	/ 487 / "G_INTRINSIC_TRUNC\000"
1297	/ 505 / "G_TRUNC\000"
1298	/ 513 / "G_BUILD_VECTOR_TRUNC\000"
1299	/ 534 / "G_DYN_STACKALLOC\000"
1300	/ 551 / "SPREAD\000"
1301	/ 558 / "G_FMAD\000"
1302	/ 565 / "G_FPEXTLOAD\000"
1303	/ 577 / "G_INDEXED_SEXTLOAD\000"
1304	/ 596 / "G_SEXTLOAD\000"
1305	/ 607 / "G_INDEXED_ZEXTLOAD\000"
1306	/ 626 / "G_ZEXTLOAD\000"
1307	/ 637 / "G_INDEXED_LOAD\000"
1308	/ 652 / "G_LOAD\000"
1309	/ 659 / "G_VECREDUCE_FADD\000"
1310	/ 676 / "G_FADD\000"
1311	/ 683 / "G_VECREDUCE_SEQ_FADD\000"
1312	/ 704 / "G_STRICT_FADD\000"
1313	/ 718 / "G_ATOMICRMW_FADD\000"
1314	/ 735 / "G_VECREDUCE_ADD\000"
1315	/ 751 / "G_ADD\000"
1316	/ 757 / "G_PTR_ADD\000"
1317	/ 767 / "G_ATOMICRMW_ADD\000"
1318	/ 783 / "BLD\000"
1319	/ 787 / "G_ATOMICRMW_NAND\000"
1320	/ 804 / "G_VECREDUCE_AND\000"
1321	/ 820 / "G_AND\000"
1322	/ 826 / "G_ATOMICRMW_AND\000"
1323	/ 842 / "LIFETIME_END\000"
1324	/ 855 / "G_BRCOND\000"
1325	/ 864 / "G_ATOMICRMW_USUB_COND\000"
1326	/ 886 / "G_LLROUND\000"
1327	/ 896 / "G_LROUND\000"
1328	/ 905 / "G_INTRINSIC_ROUND\000"
1329	/ 923 / "G_INTRINSIC_FPTRUNC_ROUND\000"
1330	/ 949 / "LOAD_STACK_GUARD\000"
1331	/ 966 / "PSEUDO_PROBE\000"
1332	/ 979 / "G_SSUBE\000"
1333	/ 987 / "G_USUBE\000"
1334	/ 995 / "G_FENCE\000"
1335	/ 1003 / "ARITH_FENCE\000"
1336	/ 1015 / "REG_SEQUENCE\000"
1337	/ 1028 / "G_SADDE\000"
1338	/ 1036 / "G_UADDE\000"
1339	/ 1044 / "G_GET_FPMODE\000"
1340	/ 1057 / "G_RESET_FPMODE\000"
1341	/ 1072 / "G_SET_FPMODE\000"
1342	/ 1085 / "G_FMINNUM_IEEE\000"
1343	/ 1100 / "G_FMAXNUM_IEEE\000"
1344	/ 1115 / "G_VSCALE\000"
1345	/ 1124 / "G_JUMP_TABLE\000"
1346	/ 1137 / "BUNDLE\000"
1347	/ 1144 / "G_MEMSET_INLINE\000"
1348	/ 1160 / "G_MEMCPY_INLINE\000"
1349	/ 1176 / "RELOC_NONE\000"
1350	/ 1187 / "LOCAL_ESCAPE\000"
1351	/ 1200 / "G_FPTRUNCSTORE\000"
1352	/ 1215 / "G_STACKRESTORE\000"
1353	/ 1230 / "G_INDEXED_STORE\000"
1354	/ 1246 / "G_STORE\000"
1355	/ 1254 / "CPSE\000"
1356	/ 1259 / "G_BITREVERSE\000"
1357	/ 1272 / "FAKE_USE\000"
1358	/ 1281 / "SPWRITE\000"
1359	/ 1289 / "DBG_VALUE\000"
1360	/ 1299 / "G_GLOBAL_VALUE\000"
1361	/ 1314 / "G_PTRAUTH_GLOBAL_VALUE\000"
1362	/ 1337 / "CONVERGENCECTRL_GLUE\000"
1363	/ 1358 / "G_STACKSAVE\000"
1364	/ 1370 / "G_MEMMOVE\000"
1365	/ 1380 / "G_FREEZE\000"
1366	/ 1389 / "G_FCANONICALIZE\000"
1367	/ 1405 / "G_FMODF\000"
1368	/ 1413 / "INIT_UNDEF\000"
1369	/ 1424 / "G_IMPLICIT_DEF\000"
1370	/ 1439 / "DBG_INSTR_REF\000"
1371	/ 1453 / "G_FNEG\000"
1372	/ 1460 / "EXTRACT_SUBREG\000"
1373	/ 1475 / "INSERT_SUBREG\000"
1374	/ 1489 / "G_SEXT_INREG\000"
1375	/ 1502 / "SUBREG_TO_REG\000"
1376	/ 1516 / "G_ATOMIC_CMPXCHG\000"
1377	/ 1533 / "G_ATOMICRMW_XCHG\000"
1378	/ 1550 / "G_GET_ROUNDING\000"
1379	/ 1565 / "G_SET_ROUNDING\000"
1380	/ 1580 / "G_FLOG\000"
1381	/ 1587 / "G_VAARG\000"
1382	/ 1595 / "PREALLOCATED_ARG\000"
1383	/ 1612 / "G_PREFETCH\000"
1384	/ 1623 / "G_SMULH\000"
1385	/ 1631 / "G_UMULH\000"
1386	/ 1639 / "G_FTANH\000"
1387	/ 1647 / "G_FSINH\000"
1388	/ 1655 / "G_FCOSH\000"
1389	/ 1663 / "DBG_PHI\000"
1390	/ 1671 / "G_FPTOSI\000"
1391	/ 1680 / "RETI\000"
1392	/ 1685 / "G_FPTOUI\000"
1393	/ 1694 / "G_FPOWI\000"
1394	/ 1702 / "BREAK\000"
1395	/ 1708 / "COPY_LANEMASK\000"
1396	/ 1722 / "G_PTRMASK\000"
1397	/ 1732 / "DESK\000"
1398	/ 1737 / "SUBIRdK\000"
1399	/ 1745 / "SBCIRdK\000"
1400	/ 1753 / "LDIRdK\000"
1401	/ 1760 / "ANDIRdK\000"
1402	/ 1768 / "CPIRdK\000"
1403	/ 1775 / "ORIRdK\000"
1404	/ 1782 / "LDSRdK\000"
1405	/ 1789 / "SBIWRdK\000"
1406	/ 1797 / "SUBIWRdK\000"
1407	/ 1806 / "SBCIWRdK\000"
1408	/ 1815 / "ADIWRdK\000"
1409	/ 1823 / "LDIWRdK\000"
1410	/ 1831 / "ANDIWRdK\000"
1411	/ 1840 / "ORIWRdK\000"
1412	/ 1848 / "LDSWRdK\000"
1413	/ 1856 / "GC_LABEL\000"
1414	/ 1865 / "DBG_LABEL\000"
1415	/ 1875 / "EH_LABEL\000"
1416	/ 1884 / "ANNOTATION_LABEL\000"
1417	/ 1901 / "ICALL_BRANCH_FUNNEL\000"
1418	/ 1921 / "G_FSHL\000"
1419	/ 1928 / "G_SHL\000"
1420	/ 1934 / "G_FCEIL\000"
1421	/ 1942 / "G_SAVGCEIL\000"
1422	/ 1953 / "G_UAVGCEIL\000"
1423	/ 1964 / "EICALL\000"
1424	/ 1971 / "PATCHABLE_TAIL_CALL\000"
1425	/ 1991 / "PATCHABLE_TYPED_EVENT_CALL\000"
1426	/ 2018 / "PATCHABLE_EVENT_CALL\000"
1427	/ 2039 / "FENTRY_CALL\000"
1428	/ 2051 / "KILL\000"
1429	/ 2056 / "G_CONSTANT_POOL\000"
1430	/ 2072 / "G_ROTL\000"
1431	/ 2079 / "G_VECREDUCE_FMUL\000"
1432	/ 2096 / "G_FMUL\000"
1433	/ 2103 / "G_VECREDUCE_SEQ_FMUL\000"
1434	/ 2124 / "G_STRICT_FMUL\000"
1435	/ 2138 / "G_CLMUL\000"
1436	/ 2146 / "G_VECREDUCE_MUL\000"
1437	/ 2162 / "G_MUL\000"
1438	/ 2168 / "G_FREM\000"
1439	/ 2175 / "G_STRICT_FREM\000"
1440	/ 2189 / "G_SREM\000"
1441	/ 2196 / "G_UREM\000"
1442	/ 2203 / "G_SDIVREM\000"
1443	/ 2213 / "G_UDIVREM\000"
1444	/ 2223 / "ELPM\000"
1445	/ 2228 / "SPM\000"
1446	/ 2232 / "INLINEASM\000"
1447	/ 2242 / "G_VECREDUCE_FMINIMUM\000"
1448	/ 2263 / "G_FMINIMUM\000"
1449	/ 2274 / "G_ATOMICRMW_FMINIMUM\000"
1450	/ 2295 / "G_VECREDUCE_FMAXIMUM\000"
1451	/ 2316 / "G_FMAXIMUM\000"
1452	/ 2327 / "G_ATOMICRMW_FMAXIMUM\000"
1453	/ 2348 / "G_FMINIMUMNUM\000"
1454	/ 2362 / "G_ATOMICRMW_FMINIMUMNUM\000"
1455	/ 2386 / "G_FMAXIMUMNUM\000"
1456	/ 2400 / "G_ATOMICRMW_FMAXIMUMNUM\000"
1457	/ 2424 / "G_FMINNUM\000"
1458	/ 2434 / "G_FMAXNUM\000"
1459	/ 2444 / "G_FATAN\000"
1460	/ 2452 / "G_FTAN\000"
1461	/ 2459 / "G_INTRINSIC_ROUNDEVEN\000"
1462	/ 2481 / "G_ASSERT_ALIGN\000"
1463	/ 2496 / "G_FCOPYSIGN\000"
1464	/ 2508 / "G_VECREDUCE_FMIN\000"
1465	/ 2525 / "G_ATOMICRMW_FMIN\000"
1466	/ 2542 / "G_VECREDUCE_SMIN\000"
1467	/ 2559 / "G_SMIN\000"
1468	/ 2566 / "G_VECREDUCE_UMIN\000"
1469	/ 2583 / "G_UMIN\000"
1470	/ 2590 / "G_ATOMICRMW_UMIN\000"
1471	/ 2607 / "G_ATOMICRMW_MIN\000"
1472	/ 2623 / "G_FASIN\000"
1473	/ 2631 / "G_FSIN\000"
1474	/ 2638 / "CFI_INSTRUCTION\000"
1475	/ 2654 / "G_CTLZ_ZERO_POISON\000"
1476	/ 2673 / "G_CTTZ_ZERO_POISON\000"
1477	/ 2692 / "ADJCALLSTACKDOWN\000"
1478	/ 2709 / "G_SSUBO\000"
1479	/ 2717 / "G_USUBO\000"
1480	/ 2725 / "G_SADDO\000"
1481	/ 2733 / "G_UADDO\000"
1482	/ 2741 / "JUMP_TABLE_DEBUG_INFO\000"
1483	/ 2763 / "G_SMULO\000"
1484	/ 2771 / "G_UMULO\000"
1485	/ 2779 / "G_BZERO\000"
1486	/ 2787 / "STACKMAP\000"
1487	/ 2796 / "G_DEBUGTRAP\000"
1488	/ 2808 / "G_UBSANTRAP\000"
1489	/ 2820 / "G_TRAP\000"
1490	/ 2827 / "G_ATOMICRMW_UDEC_WRAP\000"
1491	/ 2849 / "G_ATOMICRMW_UINC_WRAP\000"
1492	/ 2871 / "G_BSWAP\000"
1493	/ 2879 / "SLEEP\000"
1494	/ 2885 / "G_SITOFP\000"
1495	/ 2894 / "G_UITOFP\000"
1496	/ 2903 / "G_FCMP\000"
1497	/ 2910 / "G_STRICT_FCMP\000"
1498	/ 2924 / "G_ICMP\000"
1499	/ 2931 / "G_SCMP\000"
1500	/ 2938 / "G_UCMP\000"
1501	/ 2945 / "EIJMP\000"
1502	/ 2951 / "NOP\000"
1503	/ 2955 / "CONVERGENCECTRL_LOOP\000"
1504	/ 2976 / "G_CTPOP\000"
1505	/ 2984 / "PATCHABLE_OP\000"
1506	/ 2997 / "FAULTING_OP\000"
1507	/ 3009 / "ADJCALLSTACKUP\000"
1508	/ 3024 / "PREALLOCATED_SETUP\000"
1509	/ 3043 / "G_FLDEXP\000"
1510	/ 3052 / "G_STRICT_FLDEXP\000"
1511	/ 3068 / "G_FEXP\000"
1512	/ 3075 / "G_FFREXP\000"
1513	/ 3084 / "LDDWRdYQ\000"
1514	/ 3093 / "LDDRdPtrQ\000"
1515	/ 3103 / "LDDWRdPtrQ\000"
1516	/ 3114 / "G_BR\000"
1517	/ 3119 / "INLINEASM_BR\000"
1518	/ 3132 / "G_BLOCK_ADDR\000"
1519	/ 3145 / "WDR\000"
1520	/ 3149 / "MEMBARRIER\000"
1521	/ 3160 / "G_CONSTANT_FOLD_BARRIER\000"
1522	/ 3184 / "PATCHABLE_FUNCTION_ENTER\000"
1523	/ 3209 / "G_READCYCLECOUNTER\000"
1524	/ 3228 / "G_READSTEADYCOUNTER\000"
1525	/ 3248 / "G_READ_REGISTER\000"
1526	/ 3264 / "G_WRITE_REGISTER\000"
1527	/ 3281 / "G_ASHR\000"
1528	/ 3288 / "G_FSHR\000"
1529	/ 3295 / "G_LSHR\000"
1530	/ 3302 / "CONVERGENCECTRL_ANCHOR\000"
1531	/ 3325 / "G_FFLOOR\000"
1532	/ 3334 / "G_SAVGFLOOR\000"
1533	/ 3346 / "G_UAVGFLOOR\000"
1534	/ 3358 / "G_EXTRACT_SUBVECTOR\000"
1535	/ 3378 / "G_INSERT_SUBVECTOR\000"
1536	/ 3397 / "G_BUILD_VECTOR\000"
1537	/ 3412 / "G_SHUFFLE_VECTOR\000"
1538	/ 3429 / "G_STEP_VECTOR\000"
1539	/ 3443 / "G_SPLAT_VECTOR\000"
1540	/ 3458 / "G_VECREDUCE_XOR\000"
1541	/ 3474 / "G_XOR\000"
1542	/ 3480 / "G_ATOMICRMW_XOR\000"
1543	/ 3496 / "G_VECREDUCE_OR\000"
1544	/ 3511 / "G_OR\000"
1545	/ 3516 / "G_ATOMICRMW_OR\000"
1546	/ 3531 / "G_ROTR\000"
1547	/ 3538 / "G_INTTOPTR\000"
1548	/ 3549 / "G_FABS\000"
1549	/ 3556 / "G_ABS\000"
1550	/ 3562 / "G_ABDS\000"
1551	/ 3569 / "G_UNMERGE_VALUES\000"
1552	/ 3586 / "G_MERGE_VALUES\000"
1553	/ 3601 / "G_CTLS\000"
1554	/ 3608 / "FMULS\000"
1555	/ 3614 / "G_FACOS\000"
1556	/ 3622 / "G_FCOS\000"
1557	/ 3629 / "G_FSINCOS\000"
1558	/ 3639 / "G_STRICT_FCMPS\000"
1559	/ 3654 / "G_CONCAT_VECTORS\000"
1560	/ 3671 / "COPY_TO_REGCLASS\000"
1561	/ 3688 / "G_IS_FPCLASS\000"
1562	/ 3701 / "G_ATOMIC_CMPXCHG_WITH_SUCCESS\000"
1563	/ 3731 / "G_VECTOR_COMPRESS\000"
1564	/ 3749 / "G_INTRINSIC_W_SIDE_EFFECTS\000"
1565	/ 3776 / "G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS\000"
1566	/ 3814 / "G_TRUNC_SSAT_S\000"
1567	/ 3829 / "G_SSUBSAT\000"
1568	/ 3839 / "G_USUBSAT\000"
1569	/ 3849 / "G_SADDSAT\000"
1570	/ 3859 / "G_UADDSAT\000"
1571	/ 3869 / "G_SSHLSAT\000"
1572	/ 3879 / "G_USHLSAT\000"
1573	/ 3889 / "G_SMULFIXSAT\000"
1574	/ 3902 / "G_UMULFIXSAT\000"
1575	/ 3915 / "G_SDIVFIXSAT\000"
1576	/ 3928 / "G_UDIVFIXSAT\000"
1577	/ 3941 / "G_ATOMICRMW_USUB_SAT\000"
1578	/ 3962 / "G_FPTOSI_SAT\000"
1579	/ 3975 / "G_FPTOUI_SAT\000"
1580	/ 3988 / "G_EXTRACT\000"
1581	/ 3998 / "G_SELECT\000"
1582	/ 4007 / "G_BRINDIRECT\000"
1583	/ 4020 / "PATCHABLE_RET\000"
1584	/ 4034 / "G_MEMSET\000"
1585	/ 4043 / "PATCHABLE_FUNCTION_EXIT\000"
1586	/ 4067 / "G_BRJT\000"
1587	/ 4074 / "G_EXTRACT_VECTOR_ELT\000"
1588	/ 4095 / "G_INSERT_VECTOR_ELT\000"
1589	/ 4115 / "G_FCONSTANT\000"
1590	/ 4127 / "G_CONSTANT\000"
1591	/ 4138 / "G_INTRINSIC_CONVERGENT\000"
1592	/ 4161 / "STATEPOINT\000"
1593	/ 4172 / "PATCHPOINT\000"
1594	/ 4183 / "G_PTRTOINT\000"
1595	/ 4194 / "G_FRINT\000"
1596	/ 4202 / "G_INTRINSIC_LLRINT\000"
1597	/ 4221 / "G_INTRINSIC_LRINT\000"
1598	/ 4239 / "G_FNEARBYINT\000"
1599	/ 4252 / "G_VASTART\000"
1600	/ 4262 / "LIFETIME_START\000"
1601	/ 4277 / "G_INVOKE_REGION_START\000"
1602	/ 4299 / "G_INSERT\000"
1603	/ 4308 / "G_FSQRT\000"
1604	/ 4316 / "G_STRICT_FSQRT\000"
1605	/ 4331 / "G_BITCAST\000"
1606	/ 4341 / "G_ADDRSPACE_CAST\000"
1607	/ 4358 / "BST\000"
1608	/ 4362 / "DBG_VALUE_LIST\000"
1609	/ 4377 / "G_FPEXT\000"
1610	/ 4385 / "G_SEXT\000"
1611	/ 4392 / "G_ASSERT_SEXT\000"
1612	/ 4406 / "G_ANYEXT\000"
1613	/ 4415 / "G_ZEXT\000"
1614	/ 4422 / "G_ASSERT_ZEXT\000"
1615	/ 4436 / "G_ABDU\000"
1616	/ 4443 / "FMULSU\000"
1617	/ 4450 / "G_TRUNC_SSAT_U\000"
1618	/ 4465 / "G_TRUNC_USAT_U\000"
1619	/ 4480 / "G_FDIV\000"
1620	/ 4487 / "G_STRICT_FDIV\000"
1621	/ 4501 / "G_SDIV\000"
1622	/ 4508 / "G_UDIV\000"
1623	/ 4515 / "G_GET_FPENV\000"
1624	/ 4527 / "G_RESET_FPENV\000"
1625	/ 4541 / "G_SET_FPENV\000"
1626	/ 4553 / "G_FPOW\000"
1627	/ 4560 / "G_VECREDUCE_FMAX\000"
1628	/ 4577 / "G_ATOMICRMW_FMAX\000"
1629	/ 4594 / "G_VECREDUCE_SMAX\000"
1630	/ 4611 / "G_SMAX\000"
1631	/ 4618 / "G_VECREDUCE_UMAX\000"
1632	/ 4635 / "G_UMAX\000"
1633	/ 4642 / "G_ATOMICRMW_UMAX\000"
1634	/ 4659 / "G_ATOMICRMW_MAX\000"
1635	/ 4675 / "FRMIDX\000"
1636	/ 4682 / "G_FRAME_INDEX\000"
1637	/ 4696 / "G_SBFX\000"
1638	/ 4703 / "G_UBFX\000"
1639	/ 4710 / "G_SMULFIX\000"
1640	/ 4720 / "G_UMULFIX\000"
1641	/ 4730 / "G_SDIVFIX\000"
1642	/ 4740 / "G_UDIVFIX\000"
1643	/ 4750 / "G_MEMCPY\000"
1644	/ 4759 / "COPY\000"
1645	/ 4764 / "CONVERGENCECTRL_ENTRY\000"
1646	/ 4786 / "G_CTLZ\000"
1647	/ 4793 / "G_CTTZ\000"
1648	/ 4800 / "ELPMBRdZ\000"
1649	/ 4809 / "ELPMRdZ\000"
1650	/ 4817 / "ELPMWRdZ\000"
1651	/ 4826 / "SBICAb\000"
1652	/ 4833 / "CBIAb\000"
1653	/ 4839 / "SBIAb\000"
1654	/ 4845 / "SBISAb\000"
1655	/ 4852 / "LDRdPtrPd\000"
1656	/ 4862 / "LDWRdPtrPd\000"
1657	/ 4873 / "RORBRd\000"
1658	/ 4880 / "DECRd\000"
1659	/ 4886 / "INCRd\000"
1660	/ 4892 / "NEGRd\000"
1661	/ 4898 / "COMRd\000"
1662	/ 4904 / "LSLBNRd\000"
1663	/ 4912 / "ASRBNRd\000"
1664	/ 4920 / "LSRBNRd\000"
1665	/ 4928 / "LSLWNRd\000"
1666	/ 4936 / "ASRWNRd\000"
1667	/ 4944 / "LSRWNRd\000"
1668	/ 4952 / "SWAPRd\000"
1669	/ 4959 / "POPRd\000"
1670	/ 4965 / "RORRd\000"
1671	/ 4971 / "ASRRd\000"
1672	/ 4977 / "LSRRd\000"
1673	/ 4983 / "NEGWRd\000"
1674	/ 4990 / "ROLWRd\000"
1675	/ 4997 / "LSLWRd\000"
1676	/ 5004 / "COMWRd\000"
1677	/ 5011 / "POPWRd\000"
1678	/ 5018 / "RORWRd\000"
1679	/ 5025 / "ASRWRd\000"
1680	/ 5032 / "LSRWRd\000"
1681	/ 5039 / "LACZRd\000"
1682	/ 5046 / "XCHZRd\000"
1683	/ 5053 / "LASZRd\000"
1684	/ 5060 / "LATZRd\000"
1685	/ 5067 / "LSLWHiRd\000"
1686	/ 5076 / "ASRWLoRd\000"
1687	/ 5085 / "LSRWLoRd\000"
1688	/ 5094 / "AtomicFence\000"
1689	/ 5106 / "SPMZPi\000"
1690	/ 5113 / "ELPMBRdZPi\000"
1691	/ 5124 / "ELPMRdZPi\000"
1692	/ 5134 / "ELPMWRdZPi\000"
1693	/ 5145 / "LDRdPtrPi\000"
1694	/ 5155 / "LDWRdPtrPi\000"
1695	/ 5166 / "BRGEk\000"
1696	/ 5172 / "BRNEk\000"
1697	/ 5178 / "BRSHk\000"
1698	/ 5184 / "BRMIk\000"
1699	/ 5190 / "RCALLk\000"
1700	/ 5197 / "BRPLk\000"
1701	/ 5203 / "BRLOk\000"
1702	/ 5209 / "RJMPk\000"
1703	/ 5215 / "BREQk\000"
1704	/ 5221 / "BRLTk\000"
1705	/ 5227 / "BRBCsk\000"
1706	/ 5234 / "BRBSsk\000"
1707	/ 5241 / "CopyZero\000"
1708	/ 5250 / "OUTARr\000"
1709	/ 5257 / "OUTWARr\000"
1710	/ 5265 / "PUSHRr\000"
1711	/ 5272 / "STSKRr\000"
1712	/ 5279 / "STSWKRr\000"
1713	/ 5287 / "STDSPQRr\000"
1714	/ 5296 / "STDWSPQRr\000"
1715	/ 5306 / "STDPtrQRr\000"
1716	/ 5316 / "STDWPtrQRr\000"
1717	/ 5327 / "PUSHWRr\000"
1718	/ 5335 / "STPtrPdRr\000"
1719	/ 5345 / "STWPtrPdRr\000"
1720	/ 5356 / "SUBRdRr\000"
1721	/ 5364 / "SBCRdRr\000"
1722	/ 5372 / "ADCRdRr\000"
1723	/ 5380 / "CPCRdRr\000"
1724	/ 5388 / "ADDRdRr\000"
1725	/ 5396 / "ANDRdRr\000"
1726	/ 5404 / "MULRdRr\000"
1727	/ 5412 / "CPRdRr\000"
1728	/ 5419 / "EORRdRr\000"
1729	/ 5427 / "MULSRdRr\000"
1730	/ 5436 / "MULSURdRr\000"
1731	/ 5446 / "MOVRdRr\000"
1732	/ 5454 / "SUBWRdRr\000"
1733	/ 5463 / "SBCWRdRr\000"
1734	/ 5472 / "ADCWRdRr\000"
1735	/ 5481 / "CPCWRdRr\000"
1736	/ 5490 / "ADDWRdRr\000"
1737	/ 5499 / "ANDWRdRr\000"
1738	/ 5508 / "CPWRdRr\000"
1739	/ 5516 / "EORWRdRr\000"
1740	/ 5525 / "MOVWRdRr\000"
1741	/ 5534 / "STPtrPiRr\000"
1742	/ 5544 / "STWPtrPiRr\000"
1743	/ 5555 / "STPtrRr\000"
1744	/ 5563 / "STWPtrRr\000"
1745	/ 5572 / "LDRdPtr\000"
1746	/ 5580 / "LDWRdPtr\000"
1747	/ 5589 / "BCLRs\000"
1748	/ 5595 / "BSETs\000"
1749	/ 5601 / "LDSRdKTiny\000"
1750	/ 5612 / "STSKRrTiny\000"
1751	};
1752	#ifdef __GNUC__
1753	#pragma GCC diagnostic pop
1754	#endif
1755
1756	extern const unsigned AVRInstrNameIndices[] = {
1757	`1667U`, `2232U`, `3119U`, `2638U`, `1875U`, `1856U`, `1884U`, `2051U`,
1758	`1460U`, `1475U`, `1426U`, `1413U`, `1502U`, `3671U`, `1289U`, `4362U`,
1759	`1439U`, `1663U`, `1865U`, `1015U`, `4759U`, `1708U`, `1137U`, `4262U`,
1760	`842U`, `966U`, `1003U`, `2787U`, `2039U`, `4172U`, `949U`, `3024U`,
1761	`1595U`, `4161U`, `1187U`, `2997U`, `2984U`, `3184U`, `4020U`, `4043U`,
1762	`1971U`, `2018U`, `1991U`, `1901U`, `1272U`, `3149U`, `2741U`, `1176U`,
1763	`4764U`, `3302U`, `2955U`, `1337U`, `4392U`, `4422U`, `2481U`, `751U`,
1764	`427U`, `2162U`, `4501U`, `4508U`, `2189U`, `2196U`, `2203U`, `2213U`,
1765	`820U`, `3511U`, `3474U`, `3562U`, `4436U`, `3346U`, `1953U`, `3334U`,
1766	`1942U`, `1424U`, `1665U`, `4682U`, `1299U`, `1314U`, `2056U`, `3988U`,
1767	`3569U`, `4299U`, `3586U`, `3397U`, `513U`, `3654U`, `4183U`, `3538U`,
1768	`4331U`, `1380U`, `3160U`, `923U`, `487U`, `905U`, `4221U`, `4202U`,
1769	`2459U`, `3209U`, `3228U`, `652U`, `596U`, `626U`, `565U`, `637U`,
1770	`577U`, `607U`, `1246U`, `1200U`, `1230U`, `3701U`, `1516U`, `1533U`,
1771	`767U`, `433U`, `826U`, `787U`, `3516U`, `3480U`, `4659U`, `2607U`,
1772	`4642U`, `2590U`, `718U`, `410U`, `4577U`, `2525U`, `2327U`, `2274U`,
1773	`2400U`, `2362U`, `2849U`, `2827U`, `864U`, `3941U`, `995U`, `1612U`,
1774	`855U`, `4007U`, `4277U`, `465U`, `3749U`, `4138U`, `3776U`, `4406U`,
1775	`505U`, `3814U`, `4450U`, `4465U`, `4127U`, `4115U`, `4252U`, `1587U`,
1776	`4385U`, `1489U`, `4415U`, `1928U`, `3295U`, `3281U`, `1921U`, `3288U`,
1777	`3531U`, `2072U`, `2924U`, `2903U`, `2931U`, `2938U`, `3998U`, `2733U`,
1778	`1036U`, `2717U`, `987U`, `2725U`, `1028U`, `2709U`, `979U`, `2771U`,
1779	`2763U`, `1631U`, `1623U`, `3859U`, `3849U`, `3839U`, `3829U`, `3879U`,
1780	`3869U`, `4710U`, `4720U`, `3889U`, `3902U`, `4730U`, `4740U`, `3915U`,
1781	`3928U`, `676U`, `389U`, `2096U`, `357U`, `558U`, `4480U`, `2168U`,
1782	`1405U`, `4553U`, `1694U`, `3068U`, `62U`, `9U`, `1580U`, `45U`,
1783	`0U`, `3043U`, `3075U`, `1453U`, `4377U`, `477U`, `1671U`, `1685U`,
1784	`2885U`, `2894U`, `3962U`, `3975U`, `3549U`, `2496U`, `3688U`, `1389U`,
1785	`2424U`, `2434U`, `1085U`, `1100U`, `2263U`, `2316U`, `2348U`, `2386U`,
1786	`4515U`, `4541U`, `4527U`, `1044U`, `1072U`, `1057U`, `1550U`, `1565U`,
1787	`757U`, `1722U`, `2559U`, `4611U`, `2583U`, `4635U`, `3556U`, `896U`,
1788	`886U`, `3114U`, `4067U`, `1115U`, `3378U`, `3358U`, `4095U`, `4074U`,
1789	`3412U`, `3443U`, `3429U`, `3731U`, `4793U`, `2673U`, `4786U`, `2654U`,
1790	`3601U`, `2976U`, `2871U`, `1259U`, `2138U`, `1934U`, `3622U`, `2631U`,
1791	`3629U`, `2452U`, `3614U`, `2623U`, `2444U`, `53U`, `1655U`, `1647U`,
1792	`1639U`, `4308U`, `3325U`, `4194U`, `4239U`, `4341U`, `3132U`, `1124U`,
1793	`534U`, `1358U`, `1215U`, `704U`, `396U`, `2124U`, `4487U`, `2175U`,
1794	`363U`, `4316U`, `3052U`, `2910U`, `3639U`, `3248U`, `3264U`, `4750U`,
1795	`1160U`, `1370U`, `4034U`, `2779U`, `1144U`, `2820U`, `2796U`, `2808U`,
1796	`683U`, `2103U`, `659U`, `2079U`, `4560U`, `2508U`, `2295U`, `2242U`,
1797	`735U`, `2146U`, `804U`, `3496U`, `3458U`, `4594U`, `2542U`, `4618U`,
1798	`2566U`, `4696U`, `4703U`, `5472U`, `5490U`, `2692U`, `3009U`, `1831U`,
1799	`5499U`, `4912U`, `5076U`, `4936U`, `5025U`, `194U`, `33U`, `339U`,
1800	`5094U`, `86U`, `240U`, `99U`, `252U`, `115U`, `267U`, `157U`,
1801	`305U`, `70U`, `225U`, `178U`, `324U`, `131U`, `282U`, `5004U`,
1802	`5481U`, `5508U`, `5241U`, `4800U`, `5113U`, `4817U`, `5134U`, `5516U`,
1803	`4675U`, `382U`, `3103U`, `3084U`, `1823U`, `1848U`, `5580U`, `4862U`,
1804	`5155U`, `4801U`, `4818U`, `5135U`, `4904U`, `5067U`, `4928U`, `4997U`,
1805	`4920U`, `5085U`, `4944U`, `5032U`, `151U`, `27U`, `300U`, `200U`,
1806	`39U`, `344U`, `4983U`, `1840U`, `5517U`, `5257U`, `5011U`, `5327U`,
1807	`18U`, `215U`, `4990U`, `4873U`, `5018U`, `145U`, `295U`, `172U`,
1808	`319U`, `1806U`, `5463U`, `4387U`, `551U`, `1281U`, `5287U`, `5316U`,
1809	`5296U`, `5279U`, `5345U`, `5544U`, `5563U`, `1797U`, `5454U`, `206U`,
1810	`349U`, `4417U`, `5372U`, `5388U`, `1815U`, `1760U`, `5396U`, `4971U`,
1811	`5589U`, `783U`, `5227U`, `5234U`, `1702U`, `5215U`, `5166U`, `5203U`,
1812	`5221U`, `5184U`, `5172U`, `5197U`, `5178U`, `5595U`, `4358U`, `5191U`,
1813	`4833U`, `4898U`, `5380U`, `1768U`, `5412U`, `1254U`, `4880U`, `1732U`,
1814	`1964U`, `2945U`, `2223U`, `4809U`, `5124U`, `5419U`, `2091U`, `3608U`,
1815	`4443U`, `1965U`, `2946U`, `4886U`, `376U`, `5210U`, `5039U`, `5053U`,
1816	`5060U`, `3093U`, `1753U`, `5572U`, `4852U`, `5145U`, `1782U`, `5601U`,
1817	`2224U`, `4810U`, `5125U`, `4977U`, `5446U`, `5525U`, `5404U`, `5427U`,
1818	`5436U`, `4892U`, `2951U`, `1775U`, `5420U`, `5250U`, `4959U`, `5265U`,
1819	`5190U`, `4030U`, `1680U`, `5209U`, `4965U`, `1745U`, `5364U`, `4839U`,
1820	`4826U`, `4845U`, `1789U`, `449U`, `457U`, `2879U`, `2228U`, `5106U`,
1821	`5306U`, `5335U`, `5534U`, `5555U`, `5272U`, `5612U`, `1737U`, `5356U`,
1822	`4952U`, `3145U`, `5046U`,
1823	};
1824
1825	static inline void InitAVRMCInstrInfo(MCInstrInfo *II) {
1826	II->InitMCInstrInfo(AVRDescs.Insts, AVRInstrNameIndices, AVRInstrNameData, nullptr, nullptr, `523`, nullptr, `0`);
1827	}
1828
1829
1830	} // namespace llvm
1831
1832	#endif // GET_INSTRINFO_MC_DESC
1833
1834	#ifdef GET_INSTRINFO_HEADER
1835	#undef GET_INSTRINFO_HEADER
1836
1837	namespace llvm {
1838
1839	struct AVRGenInstrInfo : public TargetInstrInfo {
1840	explicit AVRGenInstrInfo(const TargetSubtargetInfo &STI, const TargetRegisterInfo &TRI, unsigned CFSetupOpcode = ~`0u`, unsigned CFDestroyOpcode = ~`0u`, unsigned CatchRetOpcode = ~`0u`, unsigned ReturnOpcode = ~`0u`);
1841	~AVRGenInstrInfo() override = default;
1842	};
1843
1844	} // namespace llvm
1845
1846	namespace llvm::AVR {
1847
1848
1849	} // namespace llvm::AVR
1850
1851	#endif // GET_INSTRINFO_HEADER
1852
1853	#ifdef GET_INSTRINFO_HELPER_DECLS
1854	#undef GET_INSTRINFO_HELPER_DECLS
1855
1856
1857	#endif // GET_INSTRINFO_HELPER_DECLS
1858
1859	#ifdef GET_INSTRINFO_HELPERS
1860	#undef GET_INSTRINFO_HELPERS
1861
1862
1863	#endif // GET_INSTRINFO_HELPERS
1864
1865	#ifdef GET_INSTRINFO_CTOR_DTOR
1866	#undef GET_INSTRINFO_CTOR_DTOR
1867
1868	namespace llvm {
1869
1870	extern const AVRInstrTable AVRDescs;
1871	extern const unsigned AVRInstrNameIndices[];
1872	extern const char AVRInstrNameData[];
1873	AVRGenInstrInfo::AVRGenInstrInfo(const TargetSubtargetInfo &STI, const TargetRegisterInfo &TRI, unsigned CFSetupOpcode, unsigned CFDestroyOpcode, unsigned CatchRetOpcode, unsigned ReturnOpcode)
1874	: TargetInstrInfo(TRI, CFSetupOpcode, CFDestroyOpcode, CatchRetOpcode, ReturnOpcode) {
1875	InitMCInstrInfo(AVRDescs.Insts, AVRInstrNameIndices, AVRInstrNameData, nullptr, nullptr, `523`);
1876	}
1877
1878	} // namespace llvm
1879
1880	#endif // GET_INSTRINFO_CTOR_DTOR
1881
1882	#ifdef GET_INSTRINFO_MC_HELPER_DECLS
1883	#undef GET_INSTRINFO_MC_HELPER_DECLS
1884
1885	namespace llvm {
1886
1887	class MCInst;
1888	class FeatureBitset;
1889
1890	namespace AVR_MC {
1891
1892	void verifyInstructionPredicates(unsigned Opcode, const FeatureBitset &Features);
1893
1894	} // namespace AVR_MC
1895
1896	} // namespace llvm
1897
1898	#endif // GET_INSTRINFO_MC_HELPER_DECLS
1899
1900	#ifdef GET_INSTRINFO_MC_HELPERS
1901	#undef GET_INSTRINFO_MC_HELPERS
1902
1903	namespace llvm::AVR_MC {
1904
1905
1906	} // namespace llvm::AVR_MC
1907
1908	#endif // GET_INSTRINFO_MC_HELPERS
1909
1910	#if (defined(ENABLE_INSTR_PREDICATE_VERIFIER) && !defined(NDEBUG)) \|\|\
1911	defined(GET_AVAILABLE_OPCODE_CHECKER)
1912	#define GET_COMPUTE_FEATURES
1913	#endif
1914	#ifdef GET_COMPUTE_FEATURES
1915	#undef GET_COMPUTE_FEATURES
1916
1917	namespace llvm::AVR_MC {
1918
1919	// Bits for subtarget features that participate in instruction matching.
1920	enum SubtargetFeatureBits : uint8_t {
1921	Feature_HasSRAMBit = `14`,
1922	Feature_HasJMPCALLBit = `7`,
1923	Feature_HasIJMPCALLBit = `6`,
1924	Feature_HasEIJMPCALLBit = `3`,
1925	Feature_HasADDSUBIWBit = `0`,
1926	Feature_HasSmallStackBit = `15`,
1927	Feature_HasMOVWBit = `10`,
1928	Feature_HasLPMBit = `8`,
1929	Feature_HasLPMXBit = `9`,
1930	Feature_HasELPMBit = `4`,
1931	Feature_HasELPMXBit = `5`,
1932	Feature_HasSPMBit = `12`,
1933	Feature_HasSPMXBit = `13`,
1934	Feature_HasDESBit = `2`,
1935	Feature_SupportsRMWBit = `18`,
1936	Feature_SupportsMultiplicationBit = `17`,
1937	Feature_HasBREAKBit = `1`,
1938	Feature_HasTinyEncodingBit = `16`,
1939	Feature_HasNonTinyEncodingBit = `11`,
1940	};
1941
1942	inline FeatureBitset computeAvailableFeatures(const FeatureBitset &FB) {
1943	FeatureBitset Features;
1944	if (FB[AVR::FeatureSRAM])
1945	Features.set(Feature_HasSRAMBit);
1946	if (FB[AVR::FeatureJMPCALL])
1947	Features.set(Feature_HasJMPCALLBit);
1948	if (FB[AVR::FeatureIJMPCALL])
1949	Features.set(Feature_HasIJMPCALLBit);
1950	if (FB[AVR::FeatureEIJMPCALL])
1951	Features.set(Feature_HasEIJMPCALLBit);
1952	if (FB[AVR::FeatureADDSUBIW])
1953	Features.set(Feature_HasADDSUBIWBit);
1954	if (FB[AVR::FeatureSmallStack])
1955	Features.set(Feature_HasSmallStackBit);
1956	if (FB[AVR::FeatureMOVW])
1957	Features.set(Feature_HasMOVWBit);
1958	if (FB[AVR::FeatureLPM])
1959	Features.set(Feature_HasLPMBit);
1960	if (FB[AVR::FeatureLPMX])
1961	Features.set(Feature_HasLPMXBit);
1962	if (FB[AVR::FeatureELPM])
1963	Features.set(Feature_HasELPMBit);
1964	if (FB[AVR::FeatureELPMX])
1965	Features.set(Feature_HasELPMXBit);
1966	if (FB[AVR::FeatureSPM])
1967	Features.set(Feature_HasSPMBit);
1968	if (FB[AVR::FeatureSPMX])
1969	Features.set(Feature_HasSPMXBit);
1970	if (FB[AVR::FeatureDES])
1971	Features.set(Feature_HasDESBit);
1972	if (FB[AVR::FeatureRMW])
1973	Features.set(Feature_SupportsRMWBit);
1974	if (FB[AVR::FeatureMultiplication])
1975	Features.set(Feature_SupportsMultiplicationBit);
1976	if (FB[AVR::FeatureBREAK])
1977	Features.set(Feature_HasBREAKBit);
1978	if (FB[AVR::FeatureTinyEncoding])
1979	Features.set(Feature_HasTinyEncodingBit);
1980	if (!FB[AVR::FeatureTinyEncoding])
1981	Features.set(Feature_HasNonTinyEncodingBit);
1982	return Features;
1983	}
1984
1985	inline FeatureBitset computeRequiredFeatures(unsigned Opcode) {
1986	enum : uint8_t {
1987	CEFBS_None,
1988	CEFBS_HasADDSUBIW,
1989	CEFBS_HasBREAK,
1990	CEFBS_HasDES,
1991	CEFBS_HasEIJMPCALL,
1992	CEFBS_HasELPM,
1993	CEFBS_HasELPMX,
1994	CEFBS_HasIJMPCALL,
1995	CEFBS_HasJMPCALL,
1996	CEFBS_HasLPM,
1997	CEFBS_HasLPMX,
1998	CEFBS_HasMOVW,
1999	CEFBS_HasNonTinyEncoding,
2000	CEFBS_HasSPM,
2001	CEFBS_HasSPMX,
2002	CEFBS_HasSRAM,
2003	CEFBS_HasTinyEncoding,
2004	CEFBS_SupportsMultiplication,
2005	CEFBS_SupportsRMW,
2006	CEFBS_HasSRAM_HasNonTinyEncoding,
2007	CEFBS_HasSRAM_HasTinyEncoding,
2008	};
2009
2010	static constexpr FeatureBitset FeatureBitsets[] = {
2011	{}, // CEFBS_None
2012	{Feature_HasADDSUBIWBit, },
2013	{Feature_HasBREAKBit, },
2014	{Feature_HasDESBit, },
2015	{Feature_HasEIJMPCALLBit, },
2016	{Feature_HasELPMBit, },
2017	{Feature_HasELPMXBit, },
2018	{Feature_HasIJMPCALLBit, },
2019	{Feature_HasJMPCALLBit, },
2020	{Feature_HasLPMBit, },
2021	{Feature_HasLPMXBit, },
2022	{Feature_HasMOVWBit, },
2023	{Feature_HasNonTinyEncodingBit, },
2024	{Feature_HasSPMBit, },
2025	{Feature_HasSPMXBit, },
2026	{Feature_HasSRAMBit, },
2027	{Feature_HasTinyEncodingBit, },
2028	{Feature_SupportsMultiplicationBit, },
2029	{Feature_SupportsRMWBit, },
2030	{Feature_HasSRAMBit, Feature_HasNonTinyEncodingBit, },
2031	{Feature_HasSRAMBit, Feature_HasTinyEncodingBit, },
2032	};
2033	static constexpr uint8_t RequiredFeaturesRefs[] = {
2034	CEFBS_None, // PHI
2035	CEFBS_None, // INLINEASM
2036	CEFBS_None, // INLINEASM_BR
2037	CEFBS_None, // CFI_INSTRUCTION
2038	CEFBS_None, // EH_LABEL
2039	CEFBS_None, // GC_LABEL
2040	CEFBS_None, // ANNOTATION_LABEL
2041	CEFBS_None, // KILL
2042	CEFBS_None, // EXTRACT_SUBREG
2043	CEFBS_None, // INSERT_SUBREG
2044	CEFBS_None, // IMPLICIT_DEF
2045	CEFBS_None, // INIT_UNDEF
2046	CEFBS_None, // SUBREG_TO_REG
2047	CEFBS_None, // COPY_TO_REGCLASS
2048	CEFBS_None, // DBG_VALUE
2049	CEFBS_None, // DBG_VALUE_LIST
2050	CEFBS_None, // DBG_INSTR_REF
2051	CEFBS_None, // DBG_PHI
2052	CEFBS_None, // DBG_LABEL
2053	CEFBS_None, // REG_SEQUENCE
2054	CEFBS_None, // COPY
2055	CEFBS_None, // COPY_LANEMASK
2056	CEFBS_None, // BUNDLE
2057	CEFBS_None, // LIFETIME_START
2058	CEFBS_None, // LIFETIME_END
2059	CEFBS_None, // PSEUDO_PROBE
2060	CEFBS_None, // ARITH_FENCE
2061	CEFBS_None, // STACKMAP
2062	CEFBS_None, // FENTRY_CALL
2063	CEFBS_None, // PATCHPOINT
2064	CEFBS_None, // LOAD_STACK_GUARD
2065	CEFBS_None, // PREALLOCATED_SETUP
2066	CEFBS_None, // PREALLOCATED_ARG
2067	CEFBS_None, // STATEPOINT
2068	CEFBS_None, // LOCAL_ESCAPE
2069	CEFBS_None, // FAULTING_OP
2070	CEFBS_None, // PATCHABLE_OP
2071	CEFBS_None, // PATCHABLE_FUNCTION_ENTER
2072	CEFBS_None, // PATCHABLE_RET
2073	CEFBS_None, // PATCHABLE_FUNCTION_EXIT
2074	CEFBS_None, // PATCHABLE_TAIL_CALL
2075	CEFBS_None, // PATCHABLE_EVENT_CALL
2076	CEFBS_None, // PATCHABLE_TYPED_EVENT_CALL
2077	CEFBS_None, // ICALL_BRANCH_FUNNEL
2078	CEFBS_None, // FAKE_USE
2079	CEFBS_None, // MEMBARRIER
2080	CEFBS_None, // JUMP_TABLE_DEBUG_INFO
2081	CEFBS_None, // RELOC_NONE
2082	CEFBS_None, // CONVERGENCECTRL_ENTRY
2083	CEFBS_None, // CONVERGENCECTRL_ANCHOR
2084	CEFBS_None, // CONVERGENCECTRL_LOOP
2085	CEFBS_None, // CONVERGENCECTRL_GLUE
2086	CEFBS_None, // G_ASSERT_SEXT
2087	CEFBS_None, // G_ASSERT_ZEXT
2088	CEFBS_None, // G_ASSERT_ALIGN
2089	CEFBS_None, // G_ADD
2090	CEFBS_None, // G_SUB
2091	CEFBS_None, // G_MUL
2092	CEFBS_None, // G_SDIV
2093	CEFBS_None, // G_UDIV
2094	CEFBS_None, // G_SREM
2095	CEFBS_None, // G_UREM
2096	CEFBS_None, // G_SDIVREM
2097	CEFBS_None, // G_UDIVREM
2098	CEFBS_None, // G_AND
2099	CEFBS_None, // G_OR
2100	CEFBS_None, // G_XOR
2101	CEFBS_None, // G_ABDS
2102	CEFBS_None, // G_ABDU
2103	CEFBS_None, // G_UAVGFLOOR
2104	CEFBS_None, // G_UAVGCEIL
2105	CEFBS_None, // G_SAVGFLOOR
2106	CEFBS_None, // G_SAVGCEIL
2107	CEFBS_None, // G_IMPLICIT_DEF
2108	CEFBS_None, // G_PHI
2109	CEFBS_None, // G_FRAME_INDEX
2110	CEFBS_None, // G_GLOBAL_VALUE
2111	CEFBS_None, // G_PTRAUTH_GLOBAL_VALUE
2112	CEFBS_None, // G_CONSTANT_POOL
2113	CEFBS_None, // G_EXTRACT
2114	CEFBS_None, // G_UNMERGE_VALUES
2115	CEFBS_None, // G_INSERT
2116	CEFBS_None, // G_MERGE_VALUES
2117	CEFBS_None, // G_BUILD_VECTOR
2118	CEFBS_None, // G_BUILD_VECTOR_TRUNC
2119	CEFBS_None, // G_CONCAT_VECTORS
2120	CEFBS_None, // G_PTRTOINT
2121	CEFBS_None, // G_INTTOPTR
2122	CEFBS_None, // G_BITCAST
2123	CEFBS_None, // G_FREEZE
2124	CEFBS_None, // G_CONSTANT_FOLD_BARRIER
2125	CEFBS_None, // G_INTRINSIC_FPTRUNC_ROUND
2126	CEFBS_None, // G_INTRINSIC_TRUNC
2127	CEFBS_None, // G_INTRINSIC_ROUND
2128	CEFBS_None, // G_INTRINSIC_LRINT
2129	CEFBS_None, // G_INTRINSIC_LLRINT
2130	CEFBS_None, // G_INTRINSIC_ROUNDEVEN
2131	CEFBS_None, // G_READCYCLECOUNTER
2132	CEFBS_None, // G_READSTEADYCOUNTER
2133	CEFBS_None, // G_LOAD
2134	CEFBS_None, // G_SEXTLOAD
2135	CEFBS_None, // G_ZEXTLOAD
2136	CEFBS_None, // G_FPEXTLOAD
2137	CEFBS_None, // G_INDEXED_LOAD
2138	CEFBS_None, // G_INDEXED_SEXTLOAD
2139	CEFBS_None, // G_INDEXED_ZEXTLOAD
2140	CEFBS_None, // G_STORE
2141	CEFBS_None, // G_FPTRUNCSTORE
2142	CEFBS_None, // G_INDEXED_STORE
2143	CEFBS_None, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
2144	CEFBS_None, // G_ATOMIC_CMPXCHG
2145	CEFBS_None, // G_ATOMICRMW_XCHG
2146	CEFBS_None, // G_ATOMICRMW_ADD
2147	CEFBS_None, // G_ATOMICRMW_SUB
2148	CEFBS_None, // G_ATOMICRMW_AND
2149	CEFBS_None, // G_ATOMICRMW_NAND
2150	CEFBS_None, // G_ATOMICRMW_OR
2151	CEFBS_None, // G_ATOMICRMW_XOR
2152	CEFBS_None, // G_ATOMICRMW_MAX
2153	CEFBS_None, // G_ATOMICRMW_MIN
2154	CEFBS_None, // G_ATOMICRMW_UMAX
2155	CEFBS_None, // G_ATOMICRMW_UMIN
2156	CEFBS_None, // G_ATOMICRMW_FADD
2157	CEFBS_None, // G_ATOMICRMW_FSUB
2158	CEFBS_None, // G_ATOMICRMW_FMAX
2159	CEFBS_None, // G_ATOMICRMW_FMIN
2160	CEFBS_None, // G_ATOMICRMW_FMAXIMUM
2161	CEFBS_None, // G_ATOMICRMW_FMINIMUM
2162	CEFBS_None, // G_ATOMICRMW_FMAXIMUMNUM
2163	CEFBS_None, // G_ATOMICRMW_FMINIMUMNUM
2164	CEFBS_None, // G_ATOMICRMW_UINC_WRAP
2165	CEFBS_None, // G_ATOMICRMW_UDEC_WRAP
2166	CEFBS_None, // G_ATOMICRMW_USUB_COND
2167	CEFBS_None, // G_ATOMICRMW_USUB_SAT
2168	CEFBS_None, // G_FENCE
2169	CEFBS_None, // G_PREFETCH
2170	CEFBS_None, // G_BRCOND
2171	CEFBS_None, // G_BRINDIRECT
2172	CEFBS_None, // G_INVOKE_REGION_START
2173	CEFBS_None, // G_INTRINSIC
2174	CEFBS_None, // G_INTRINSIC_W_SIDE_EFFECTS
2175	CEFBS_None, // G_INTRINSIC_CONVERGENT
2176	CEFBS_None, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
2177	CEFBS_None, // G_ANYEXT
2178	CEFBS_None, // G_TRUNC
2179	CEFBS_None, // G_TRUNC_SSAT_S
2180	CEFBS_None, // G_TRUNC_SSAT_U
2181	CEFBS_None, // G_TRUNC_USAT_U
2182	CEFBS_None, // G_CONSTANT
2183	CEFBS_None, // G_FCONSTANT
2184	CEFBS_None, // G_VASTART
2185	CEFBS_None, // G_VAARG
2186	CEFBS_None, // G_SEXT
2187	CEFBS_None, // G_SEXT_INREG
2188	CEFBS_None, // G_ZEXT
2189	CEFBS_None, // G_SHL
2190	CEFBS_None, // G_LSHR
2191	CEFBS_None, // G_ASHR
2192	CEFBS_None, // G_FSHL
2193	CEFBS_None, // G_FSHR
2194	CEFBS_None, // G_ROTR
2195	CEFBS_None, // G_ROTL
2196	CEFBS_None, // G_ICMP
2197	CEFBS_None, // G_FCMP
2198	CEFBS_None, // G_SCMP
2199	CEFBS_None, // G_UCMP
2200	CEFBS_None, // G_SELECT
2201	CEFBS_None, // G_UADDO
2202	CEFBS_None, // G_UADDE
2203	CEFBS_None, // G_USUBO
2204	CEFBS_None, // G_USUBE
2205	CEFBS_None, // G_SADDO
2206	CEFBS_None, // G_SADDE
2207	CEFBS_None, // G_SSUBO
2208	CEFBS_None, // G_SSUBE
2209	CEFBS_None, // G_UMULO
2210	CEFBS_None, // G_SMULO
2211	CEFBS_None, // G_UMULH
2212	CEFBS_None, // G_SMULH
2213	CEFBS_None, // G_UADDSAT
2214	CEFBS_None, // G_SADDSAT
2215	CEFBS_None, // G_USUBSAT
2216	CEFBS_None, // G_SSUBSAT
2217	CEFBS_None, // G_USHLSAT
2218	CEFBS_None, // G_SSHLSAT
2219	CEFBS_None, // G_SMULFIX
2220	CEFBS_None, // G_UMULFIX
2221	CEFBS_None, // G_SMULFIXSAT
2222	CEFBS_None, // G_UMULFIXSAT
2223	CEFBS_None, // G_SDIVFIX
2224	CEFBS_None, // G_UDIVFIX
2225	CEFBS_None, // G_SDIVFIXSAT
2226	CEFBS_None, // G_UDIVFIXSAT
2227	CEFBS_None, // G_FADD
2228	CEFBS_None, // G_FSUB
2229	CEFBS_None, // G_FMUL
2230	CEFBS_None, // G_FMA
2231	CEFBS_None, // G_FMAD
2232	CEFBS_None, // G_FDIV
2233	CEFBS_None, // G_FREM
2234	CEFBS_None, // G_FMODF
2235	CEFBS_None, // G_FPOW
2236	CEFBS_None, // G_FPOWI
2237	CEFBS_None, // G_FEXP
2238	CEFBS_None, // G_FEXP2
2239	CEFBS_None, // G_FEXP10
2240	CEFBS_None, // G_FLOG
2241	CEFBS_None, // G_FLOG2
2242	CEFBS_None, // G_FLOG10
2243	CEFBS_None, // G_FLDEXP
2244	CEFBS_None, // G_FFREXP
2245	CEFBS_None, // G_FNEG
2246	CEFBS_None, // G_FPEXT
2247	CEFBS_None, // G_FPTRUNC
2248	CEFBS_None, // G_FPTOSI
2249	CEFBS_None, // G_FPTOUI
2250	CEFBS_None, // G_SITOFP
2251	CEFBS_None, // G_UITOFP
2252	CEFBS_None, // G_FPTOSI_SAT
2253	CEFBS_None, // G_FPTOUI_SAT
2254	CEFBS_None, // G_FABS
2255	CEFBS_None, // G_FCOPYSIGN
2256	CEFBS_None, // G_IS_FPCLASS
2257	CEFBS_None, // G_FCANONICALIZE
2258	CEFBS_None, // G_FMINNUM
2259	CEFBS_None, // G_FMAXNUM
2260	CEFBS_None, // G_FMINNUM_IEEE
2261	CEFBS_None, // G_FMAXNUM_IEEE
2262	CEFBS_None, // G_FMINIMUM
2263	CEFBS_None, // G_FMAXIMUM
2264	CEFBS_None, // G_FMINIMUMNUM
2265	CEFBS_None, // G_FMAXIMUMNUM
2266	CEFBS_None, // G_GET_FPENV
2267	CEFBS_None, // G_SET_FPENV
2268	CEFBS_None, // G_RESET_FPENV
2269	CEFBS_None, // G_GET_FPMODE
2270	CEFBS_None, // G_SET_FPMODE
2271	CEFBS_None, // G_RESET_FPMODE
2272	CEFBS_None, // G_GET_ROUNDING
2273	CEFBS_None, // G_SET_ROUNDING
2274	CEFBS_None, // G_PTR_ADD
2275	CEFBS_None, // G_PTRMASK
2276	CEFBS_None, // G_SMIN
2277	CEFBS_None, // G_SMAX
2278	CEFBS_None, // G_UMIN
2279	CEFBS_None, // G_UMAX
2280	CEFBS_None, // G_ABS
2281	CEFBS_None, // G_LROUND
2282	CEFBS_None, // G_LLROUND
2283	CEFBS_None, // G_BR
2284	CEFBS_None, // G_BRJT
2285	CEFBS_None, // G_VSCALE
2286	CEFBS_None, // G_INSERT_SUBVECTOR
2287	CEFBS_None, // G_EXTRACT_SUBVECTOR
2288	CEFBS_None, // G_INSERT_VECTOR_ELT
2289	CEFBS_None, // G_EXTRACT_VECTOR_ELT
2290	CEFBS_None, // G_SHUFFLE_VECTOR
2291	CEFBS_None, // G_SPLAT_VECTOR
2292	CEFBS_None, // G_STEP_VECTOR
2293	CEFBS_None, // G_VECTOR_COMPRESS
2294	CEFBS_None, // G_CTTZ
2295	CEFBS_None, // G_CTTZ_ZERO_POISON
2296	CEFBS_None, // G_CTLZ
2297	CEFBS_None, // G_CTLZ_ZERO_POISON
2298	CEFBS_None, // G_CTLS
2299	CEFBS_None, // G_CTPOP
2300	CEFBS_None, // G_BSWAP
2301	CEFBS_None, // G_BITREVERSE
2302	CEFBS_None, // G_CLMUL
2303	CEFBS_None, // G_FCEIL
2304	CEFBS_None, // G_FCOS
2305	CEFBS_None, // G_FSIN
2306	CEFBS_None, // G_FSINCOS
2307	CEFBS_None, // G_FTAN
2308	CEFBS_None, // G_FACOS
2309	CEFBS_None, // G_FASIN
2310	CEFBS_None, // G_FATAN
2311	CEFBS_None, // G_FATAN2
2312	CEFBS_None, // G_FCOSH
2313	CEFBS_None, // G_FSINH
2314	CEFBS_None, // G_FTANH
2315	CEFBS_None, // G_FSQRT
2316	CEFBS_None, // G_FFLOOR
2317	CEFBS_None, // G_FRINT
2318	CEFBS_None, // G_FNEARBYINT
2319	CEFBS_None, // G_ADDRSPACE_CAST
2320	CEFBS_None, // G_BLOCK_ADDR
2321	CEFBS_None, // G_JUMP_TABLE
2322	CEFBS_None, // G_DYN_STACKALLOC
2323	CEFBS_None, // G_STACKSAVE
2324	CEFBS_None, // G_STACKRESTORE
2325	CEFBS_None, // G_STRICT_FADD
2326	CEFBS_None, // G_STRICT_FSUB
2327	CEFBS_None, // G_STRICT_FMUL
2328	CEFBS_None, // G_STRICT_FDIV
2329	CEFBS_None, // G_STRICT_FREM
2330	CEFBS_None, // G_STRICT_FMA
2331	CEFBS_None, // G_STRICT_FSQRT
2332	CEFBS_None, // G_STRICT_FLDEXP
2333	CEFBS_None, // G_STRICT_FCMP
2334	CEFBS_None, // G_STRICT_FCMPS
2335	CEFBS_None, // G_READ_REGISTER
2336	CEFBS_None, // G_WRITE_REGISTER
2337	CEFBS_None, // G_MEMCPY
2338	CEFBS_None, // G_MEMCPY_INLINE
2339	CEFBS_None, // G_MEMMOVE
2340	CEFBS_None, // G_MEMSET
2341	CEFBS_None, // G_BZERO
2342	CEFBS_None, // G_MEMSET_INLINE
2343	CEFBS_None, // G_TRAP
2344	CEFBS_None, // G_DEBUGTRAP
2345	CEFBS_None, // G_UBSANTRAP
2346	CEFBS_None, // G_VECREDUCE_SEQ_FADD
2347	CEFBS_None, // G_VECREDUCE_SEQ_FMUL
2348	CEFBS_None, // G_VECREDUCE_FADD
2349	CEFBS_None, // G_VECREDUCE_FMUL
2350	CEFBS_None, // G_VECREDUCE_FMAX
2351	CEFBS_None, // G_VECREDUCE_FMIN
2352	CEFBS_None, // G_VECREDUCE_FMAXIMUM
2353	CEFBS_None, // G_VECREDUCE_FMINIMUM
2354	CEFBS_None, // G_VECREDUCE_ADD
2355	CEFBS_None, // G_VECREDUCE_MUL
2356	CEFBS_None, // G_VECREDUCE_AND
2357	CEFBS_None, // G_VECREDUCE_OR
2358	CEFBS_None, // G_VECREDUCE_XOR
2359	CEFBS_None, // G_VECREDUCE_SMAX
2360	CEFBS_None, // G_VECREDUCE_SMIN
2361	CEFBS_None, // G_VECREDUCE_UMAX
2362	CEFBS_None, // G_VECREDUCE_UMIN
2363	CEFBS_None, // G_SBFX
2364	CEFBS_None, // G_UBFX
2365	CEFBS_None, // ADCWRdRr
2366	CEFBS_None, // ADDWRdRr
2367	CEFBS_None, // ADJCALLSTACKDOWN
2368	CEFBS_None, // ADJCALLSTACKUP
2369	CEFBS_None, // ANDIWRdK
2370	CEFBS_None, // ANDWRdRr
2371	CEFBS_None, // ASRBNRd
2372	CEFBS_None, // ASRWLoRd
2373	CEFBS_None, // ASRWNRd
2374	CEFBS_None, // ASRWRd
2375	CEFBS_None, // Asr16
2376	CEFBS_None, // Asr32
2377	CEFBS_None, // Asr8
2378	CEFBS_None, // AtomicFence
2379	CEFBS_None, // AtomicLoad16
2380	CEFBS_None, // AtomicLoad8
2381	CEFBS_None, // AtomicLoadAdd16
2382	CEFBS_None, // AtomicLoadAdd8
2383	CEFBS_None, // AtomicLoadAnd16
2384	CEFBS_None, // AtomicLoadAnd8
2385	CEFBS_None, // AtomicLoadOr16
2386	CEFBS_None, // AtomicLoadOr8
2387	CEFBS_None, // AtomicLoadSub16
2388	CEFBS_None, // AtomicLoadSub8
2389	CEFBS_None, // AtomicLoadXor16
2390	CEFBS_None, // AtomicLoadXor8
2391	CEFBS_None, // AtomicStore16
2392	CEFBS_None, // AtomicStore8
2393	CEFBS_None, // COMWRd
2394	CEFBS_None, // CPCWRdRr
2395	CEFBS_None, // CPWRdRr
2396	CEFBS_None, // CopyZero
2397	CEFBS_HasELPM, // ELPMBRdZ
2398	CEFBS_HasELPMX, // ELPMBRdZPi
2399	CEFBS_HasELPM, // ELPMWRdZ
2400	CEFBS_HasELPMX, // ELPMWRdZPi
2401	CEFBS_None, // EORWRdRr
2402	CEFBS_None, // FRMIDX
2403	CEFBS_None, // INWRdA
2404	CEFBS_HasSRAM, // LDDWRdPtrQ
2405	CEFBS_HasSRAM, // LDDWRdYQ
2406	CEFBS_None, // LDIWRdK
2407	CEFBS_HasSRAM_HasNonTinyEncoding, // LDSWRdK
2408	CEFBS_HasSRAM, // LDWRdPtr
2409	CEFBS_HasSRAM, // LDWRdPtrPd
2410	CEFBS_HasSRAM, // LDWRdPtrPi
2411	CEFBS_HasLPM, // LPMBRdZ
2412	CEFBS_HasLPM, // LPMWRdZ
2413	CEFBS_HasLPMX, // LPMWRdZPi
2414	CEFBS_None, // LSLBNRd
2415	CEFBS_None, // LSLWHiRd
2416	CEFBS_None, // LSLWNRd
2417	CEFBS_None, // LSLWRd
2418	CEFBS_None, // LSRBNRd
2419	CEFBS_None, // LSRWLoRd
2420	CEFBS_None, // LSRWNRd
2421	CEFBS_None, // LSRWRd
2422	CEFBS_None, // Lsl16
2423	CEFBS_None, // Lsl32
2424	CEFBS_None, // Lsl8
2425	CEFBS_None, // Lsr16
2426	CEFBS_None, // Lsr32
2427	CEFBS_None, // Lsr8
2428	CEFBS_None, // NEGWRd
2429	CEFBS_None, // ORIWRdK
2430	CEFBS_None, // ORWRdRr
2431	CEFBS_None, // OUTWARr
2432	CEFBS_HasSRAM, // POPWRd
2433	CEFBS_HasSRAM, // PUSHWRr
2434	CEFBS_HasNonTinyEncoding, // ROLBRdR1
2435	CEFBS_HasTinyEncoding, // ROLBRdR17
2436	CEFBS_None, // ROLWRd
2437	CEFBS_None, // RORBRd
2438	CEFBS_None, // RORWRd
2439	CEFBS_None, // Rol16
2440	CEFBS_None, // Rol8
2441	CEFBS_None, // Ror16
2442	CEFBS_None, // Ror8
2443	CEFBS_None, // SBCIWRdK
2444	CEFBS_None, // SBCWRdRr
2445	CEFBS_None, // SEXT
2446	CEFBS_None, // SPREAD
2447	CEFBS_None, // SPWRITE
2448	CEFBS_None, // STDSPQRr
2449	CEFBS_HasSRAM, // STDWPtrQRr
2450	CEFBS_None, // STDWSPQRr
2451	CEFBS_HasSRAM_HasNonTinyEncoding, // STSWKRr
2452	CEFBS_HasSRAM, // STWPtrPdRr
2453	CEFBS_HasSRAM, // STWPtrPiRr
2454	CEFBS_HasSRAM, // STWPtrRr
2455	CEFBS_None, // SUBIWRdK
2456	CEFBS_None, // SUBWRdRr
2457	CEFBS_None, // Select16
2458	CEFBS_None, // Select8
2459	CEFBS_None, // ZEXT
2460	CEFBS_None, // ADCRdRr
2461	CEFBS_None, // ADDRdRr
2462	CEFBS_HasADDSUBIW, // ADIWRdK
2463	CEFBS_None, // ANDIRdK
2464	CEFBS_None, // ANDRdRr
2465	CEFBS_None, // ASRRd
2466	CEFBS_None, // BCLRs
2467	CEFBS_None, // BLD
2468	CEFBS_None, // BRBCsk
2469	CEFBS_None, // BRBSsk
2470	CEFBS_HasBREAK, // BREAK
2471	CEFBS_None, // BREQk
2472	CEFBS_None, // BRGEk
2473	CEFBS_None, // BRLOk
2474	CEFBS_None, // BRLTk
2475	CEFBS_None, // BRMIk
2476	CEFBS_None, // BRNEk
2477	CEFBS_None, // BRPLk
2478	CEFBS_None, // BRSHk
2479	CEFBS_None, // BSETs
2480	CEFBS_None, // BST
2481	CEFBS_HasJMPCALL, // CALLk
2482	CEFBS_None, // CBIAb
2483	CEFBS_None, // COMRd
2484	CEFBS_None, // CPCRdRr
2485	CEFBS_None, // CPIRdK
2486	CEFBS_None, // CPRdRr
2487	CEFBS_None, // CPSE
2488	CEFBS_None, // DECRd
2489	CEFBS_HasDES, // DESK
2490	CEFBS_HasEIJMPCALL, // EICALL
2491	CEFBS_HasEIJMPCALL, // EIJMP
2492	CEFBS_HasELPM, // ELPM
2493	CEFBS_HasELPMX, // ELPMRdZ
2494	CEFBS_HasELPMX, // ELPMRdZPi
2495	CEFBS_None, // EORRdRr
2496	CEFBS_SupportsMultiplication, // FMUL
2497	CEFBS_SupportsMultiplication, // FMULS
2498	CEFBS_SupportsMultiplication, // FMULSU
2499	CEFBS_HasIJMPCALL, // ICALL
2500	CEFBS_HasIJMPCALL, // IJMP
2501	CEFBS_None, // INCRd
2502	CEFBS_None, // INRdA
2503	CEFBS_HasJMPCALL, // JMPk
2504	CEFBS_SupportsRMW, // LACZRd
2505	CEFBS_SupportsRMW, // LASZRd
2506	CEFBS_SupportsRMW, // LATZRd
2507	CEFBS_HasSRAM_HasNonTinyEncoding, // LDDRdPtrQ
2508	CEFBS_None, // LDIRdK
2509	CEFBS_HasSRAM, // LDRdPtr
2510	CEFBS_HasSRAM, // LDRdPtrPd
2511	CEFBS_HasSRAM, // LDRdPtrPi
2512	CEFBS_HasSRAM_HasNonTinyEncoding, // LDSRdK
2513	CEFBS_HasSRAM_HasTinyEncoding, // LDSRdKTiny
2514	CEFBS_HasLPM, // LPM
2515	CEFBS_HasLPMX, // LPMRdZ
2516	CEFBS_HasLPMX, // LPMRdZPi
2517	CEFBS_None, // LSRRd
2518	CEFBS_None, // MOVRdRr
2519	CEFBS_HasMOVW, // MOVWRdRr
2520	CEFBS_SupportsMultiplication, // MULRdRr
2521	CEFBS_SupportsMultiplication, // MULSRdRr
2522	CEFBS_SupportsMultiplication, // MULSURdRr
2523	CEFBS_None, // NEGRd
2524	CEFBS_None, // NOP
2525	CEFBS_None, // ORIRdK
2526	CEFBS_None, // ORRdRr
2527	CEFBS_None, // OUTARr
2528	CEFBS_HasSRAM, // POPRd
2529	CEFBS_HasSRAM, // PUSHRr
2530	CEFBS_None, // RCALLk
2531	CEFBS_None, // RET
2532	CEFBS_None, // RETI
2533	CEFBS_None, // RJMPk
2534	CEFBS_None, // RORRd
2535	CEFBS_None, // SBCIRdK
2536	CEFBS_None, // SBCRdRr
2537	CEFBS_None, // SBIAb
2538	CEFBS_None, // SBICAb
2539	CEFBS_None, // SBISAb
2540	CEFBS_HasADDSUBIW, // SBIWRdK
2541	CEFBS_None, // SBRCRrB
2542	CEFBS_None, // SBRSRrB
2543	CEFBS_None, // SLEEP
2544	CEFBS_HasSPM, // SPM
2545	CEFBS_HasSPMX, // SPMZPi
2546	CEFBS_HasSRAM_HasNonTinyEncoding, // STDPtrQRr
2547	CEFBS_HasSRAM, // STPtrPdRr
2548	CEFBS_HasSRAM, // STPtrPiRr
2549	CEFBS_HasSRAM, // STPtrRr
2550	CEFBS_HasSRAM_HasNonTinyEncoding, // STSKRr
2551	CEFBS_HasSRAM_HasTinyEncoding, // STSKRrTiny
2552	CEFBS_None, // SUBIRdK
2553	CEFBS_None, // SUBRdRr
2554	CEFBS_None, // SWAPRd
2555	CEFBS_None, // WDR
2556	CEFBS_SupportsRMW, // XCHZRd
2557	};
2558
2559	assert(Opcode < `523`);
2560	return FeatureBitsets[RequiredFeaturesRefs[Opcode]];
2561	}
2562
2563
2564	} // namespace llvm::AVR_MC
2565
2566	#endif // GET_COMPUTE_FEATURES
2567
2568	#ifdef GET_AVAILABLE_OPCODE_CHECKER
2569	#undef GET_AVAILABLE_OPCODE_CHECKER
2570
2571	namespace llvm::AVR_MC {
2572
2573	bool isOpcodeAvailable(unsigned Opcode, const FeatureBitset &Features) {
2574	FeatureBitset AvailableFeatures = computeAvailableFeatures(Features);
2575	FeatureBitset RequiredFeatures = computeRequiredFeatures(Opcode);
2576	FeatureBitset MissingFeatures =
2577	(AvailableFeatures & RequiredFeatures) ^
2578	RequiredFeatures;
2579	return !MissingFeatures.any();
2580	}
2581
2582	} // namespace llvm::AVR_MC
2583
2584	#endif // GET_AVAILABLE_OPCODE_CHECKER
2585
2586	#ifdef ENABLE_INSTR_PREDICATE_VERIFIER
2587	#undef ENABLE_INSTR_PREDICATE_VERIFIER
2588
2589	#include <sstream>
2590
2591	namespace llvm::AVR_MC {
2592
2593	#ifndef NDEBUG
2594	static const char *SubtargetFeatureNames[] = {
2595	"Feature_HasADDSUBIW",
2596	"Feature_HasBREAK",
2597	"Feature_HasDES",
2598	"Feature_HasEIJMPCALL",
2599	"Feature_HasELPM",
2600	"Feature_HasELPMX",
2601	"Feature_HasIJMPCALL",
2602	"Feature_HasJMPCALL",
2603	"Feature_HasLPM",
2604	"Feature_HasLPMX",
2605	"Feature_HasMOVW",
2606	"Feature_HasNonTinyEncoding",
2607	"Feature_HasSPM",
2608	"Feature_HasSPMX",
2609	"Feature_HasSRAM",
2610	"Feature_HasSmallStack",
2611	"Feature_HasTinyEncoding",
2612	"Feature_SupportsMultiplication",
2613	"Feature_SupportsRMW",
2614	nullptr
2615	};
2616
2617	#endif // NDEBUG
2618
2619	void verifyInstructionPredicates(
2620	unsigned Opcode, const FeatureBitset &Features) {
2621	#ifndef NDEBUG
2622	FeatureBitset AvailableFeatures = computeAvailableFeatures(Features);
2623	FeatureBitset RequiredFeatures = computeRequiredFeatures(Opcode);
2624	FeatureBitset MissingFeatures =
2625	(AvailableFeatures & RequiredFeatures) ^
2626	RequiredFeatures;
2627	if (MissingFeatures.any()) {
2628	std::ostringstream Msg;
2629	Msg << "Attempting to emit " << &AVRInstrNameData[AVRInstrNameIndices[Opcode]]
2630	<< " instruction but the ";
2631	for (unsigned i = `0`, e = MissingFeatures.size(); i != e; ++i)
2632	if (MissingFeatures.test(i))
2633	Msg << SubtargetFeatureNames[i] << " ";
2634	Msg << "predicate(s) are not met";
2635	report_fatal_error(Msg.str().c_str());
2636	}
2637	#endif // NDEBUG
2638	}
2639
2640	} // namespace llvm::AVR_MC
2641
2642	#endif // ENABLE_INSTR_PREDICATE_VERIFIER
2643
2644

Browse the source code of llvm_projects/build/lib/Target/AVR/AVRGenInstrInfo.inc