1/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2|* *|
3|* MC Register Information *|
4|* *|
5|* Automatically generated file, do not edit! *|
6|* *|
7\*===----------------------------------------------------------------------===*/
8
9namespace llvm {
10
11extern const int16_t PPCRegDiffLists[] = {
12 /* 0 */ -568, 0,
13 /* 2 */ -560, 0,
14 /* 4 */ -553, 0,
15 /* 6 */ -552, 0,
16 /* 8 */ -544, 0,
17 /* 10 */ -65, -280, 281, -280, 0,
18 /* 15 */ -64, -280, 281, -280, 0,
19 /* 20 */ -63, -280, 281, -280, 0,
20 /* 25 */ -62, -280, 281, -280, 0,
21 /* 30 */ -61, -280, 281, -280, 0,
22 /* 35 */ -60, -280, 281, -280, 0,
23 /* 40 */ -59, -280, 281, -280, 0,
24 /* 45 */ -58, -280, 281, -280, 0,
25 /* 50 */ -57, -280, 281, -280, 0,
26 /* 55 */ -56, -280, 281, -280, 0,
27 /* 60 */ -55, -280, 281, -280, 0,
28 /* 65 */ -54, -280, 281, -280, 0,
29 /* 70 */ -53, -280, 281, -280, 0,
30 /* 75 */ -52, -280, 281, -280, 0,
31 /* 80 */ -51, -280, 281, -280, 0,
32 /* 85 */ -50, -280, 281, -280, 0,
33 /* 90 */ -197, 0,
34 /* 92 */ -32, -33, 0,
35 /* 95 */ -18, 0,
36 /* 97 */ -65, 1, 0,
37 /* 100 */ -64, 1, 0,
38 /* 103 */ -414, -64, 1, 64, -63, 1, 0,
39 /* 110 */ -62, 1, 0,
40 /* 113 */ 486, -414, -64, 1, 64, -63, 1, 483, -420, -62, 1, 62, -61, 1, 0,
41 /* 128 */ -60, 1, 0,
42 /* 131 */ -411, -60, 1, 60, -59, 1, 0,
43 /* 138 */ -58, 1, 0,
44 /* 141 */ -104, 486, -414, -64, 1, 64, -63, 1, 483, -420, -62, 1, 62, -61, 1, -14, 486, -411, -60, 1, 60, -59, 1, 476, -417, -58, 1, 58, -57, 1, 0,
45 /* 172 */ -56, 1, 0,
46 /* 175 */ -408, -56, 1, 56, -55, 1, 0,
47 /* 182 */ -54, 1, 0,
48 /* 185 */ 486, -408, -56, 1, 56, -55, 1, 469, -414, -54, 1, 54, -53, 1, 0,
49 /* 200 */ -52, 1, 0,
50 /* 203 */ -405, -52, 1, 52, -51, 1, 0,
51 /* 210 */ -50, 1, 0,
52 /* 213 */ -103, 486, -408, -56, 1, 56, -55, 1, 469, -414, -54, 1, 54, -53, 1, -28, 486, -405, -52, 1, 52, -51, 1, 462, -411, -50, 1, 50, -49, 1, 0,
53 /* 244 */ -48, 1, 0,
54 /* 247 */ -402, -48, 1, 48, -47, 1, 0,
55 /* 254 */ -46, 1, 0,
56 /* 257 */ 486, -402, -48, 1, 48, -47, 1, 455, -408, -46, 1, 46, -45, 1, 0,
57 /* 272 */ -44, 1, 0,
58 /* 275 */ -399, -44, 1, 44, -43, 1, 0,
59 /* 282 */ -42, 1, 0,
60 /* 285 */ -102, 486, -402, -48, 1, 48, -47, 1, 455, -408, -46, 1, 46, -45, 1, -42, 486, -399, -44, 1, 44, -43, 1, 448, -405, -42, 1, 42, -41, 1, 0,
61 /* 316 */ -40, 1, 0,
62 /* 319 */ -396, -40, 1, 40, -39, 1, 0,
63 /* 326 */ -38, 1, 0,
64 /* 329 */ 486, -396, -40, 1, 40, -39, 1, 441, -402, -38, 1, 38, -37, 1, 0,
65 /* 344 */ -36, 1, 0,
66 /* 347 */ -393, -36, 1, 36, -35, 1, 0,
67 /* 354 */ -34, 1, 0,
68 /* 357 */ -101, 486, -396, -40, 1, 40, -39, 1, 441, -402, -38, 1, 38, -37, 1, -56, 486, -393, -36, 1, 36, -35, 1, 434, -399, -34, 1, 34, -33, 1, 0,
69 /* 388 */ 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0,
70 /* 404 */ 2, 0,
71 /* 406 */ 9, 0,
72 /* 408 */ 18, 0,
73 /* 410 */ 560, -8, -8, 24, 0,
74 /* 415 */ -32, -282, 32, 251, -282, 32, 0,
75 /* 422 */ 136, -32, -282, 32, 251, -282, 32, 282, -31, -282, 32, 251, -282, 32, 0,
76 /* 437 */ 440, -32, -282, 32, 251, -282, 32, 282, -31, -282, 32, 251, -282, 32, 0,
77 /* 452 */ -30, -282, 32, 251, -282, 32, 0,
78 /* 459 */ 137, -30, -282, 32, 251, -282, 32, 280, -29, -282, 32, 251, -282, 32, 0,
79 /* 474 */ 441, -30, -282, 32, 251, -282, 32, 280, -29, -282, 32, 251, -282, 32, 0,
80 /* 489 */ -28, -282, 32, 251, -282, 32, 0,
81 /* 496 */ 138, -28, -282, 32, 251, -282, 32, 278, -27, -282, 32, 251, -282, 32, 0,
82 /* 511 */ 442, -28, -282, 32, 251, -282, 32, 278, -27, -282, 32, 251, -282, 32, 0,
83 /* 526 */ -26, -282, 32, 251, -282, 32, 0,
84 /* 533 */ 139, -26, -282, 32, 251, -282, 32, 276, -25, -282, 32, 251, -282, 32, 0,
85 /* 548 */ 443, -26, -282, 32, 251, -282, 32, 276, -25, -282, 32, 251, -282, 32, 0,
86 /* 563 */ -24, -282, 32, 251, -282, 32, 0,
87 /* 570 */ 140, -24, -282, 32, 251, -282, 32, 274, -23, -282, 32, 251, -282, 32, 0,
88 /* 585 */ 444, -24, -282, 32, 251, -282, 32, 274, -23, -282, 32, 251, -282, 32, 0,
89 /* 600 */ -22, -282, 32, 251, -282, 32, 0,
90 /* 607 */ 141, -22, -282, 32, 251, -282, 32, 272, -21, -282, 32, 251, -282, 32, 0,
91 /* 622 */ 445, -22, -282, 32, 251, -282, 32, 272, -21, -282, 32, 251, -282, 32, 0,
92 /* 637 */ -20, -282, 32, 251, -282, 32, 0,
93 /* 644 */ 142, -20, -282, 32, 251, -282, 32, 270, -19, -282, 32, 251, -282, 32, 0,
94 /* 659 */ 446, -20, -282, 32, 251, -282, 32, 270, -19, -282, 32, 251, -282, 32, 0,
95 /* 674 */ -18, -282, 32, 251, -282, 32, 0,
96 /* 681 */ 143, -18, -282, 32, 251, -282, 32, 268, -17, -282, 32, 251, -282, 32, 0,
97 /* 696 */ 447, -18, -282, 32, 251, -282, 32, 268, -17, -282, 32, 251, -282, 32, 0,
98 /* 711 */ -144, 32, 32, -63, 32, 32, 0,
99 /* 718 */ -143, 32, 32, -63, 32, 32, 0,
100 /* 725 */ -142, 32, 32, -63, 32, 32, 0,
101 /* 732 */ -141, 32, 32, -63, 32, 32, 0,
102 /* 739 */ -140, 32, 32, -63, 32, 32, 0,
103 /* 746 */ -139, 32, 32, -63, 32, 32, 0,
104 /* 753 */ -138, 32, 32, -63, 32, 32, 0,
105 /* 760 */ -137, 32, 32, -63, 32, 32, 0,
106 /* 767 */ -136, 32, 32, -63, 32, 32, 0,
107 /* 774 */ -135, 32, 32, -63, 32, 32, 0,
108 /* 781 */ -134, 32, 32, -63, 32, 32, 0,
109 /* 788 */ -133, 32, 32, -63, 32, 32, 0,
110 /* 795 */ -132, 32, 32, -63, 32, 32, 0,
111 /* 802 */ -131, 32, 32, -63, 32, 32, 0,
112 /* 809 */ -130, 32, 32, -63, 32, 32, 0,
113 /* 816 */ -129, 32, 32, -63, 32, 32, 0,
114 /* 823 */ 33, 0,
115 /* 825 */ 32, 248, 49, 0,
116 /* 829 */ 32, 248, 50, 0,
117 /* 833 */ 32, 248, 51, 0,
118 /* 837 */ 32, 248, 52, 0,
119 /* 841 */ 32, 248, 53, 0,
120 /* 845 */ 32, 248, 54, 0,
121 /* 849 */ 32, 248, 55, 0,
122 /* 853 */ 32, 248, 56, 0,
123 /* 857 */ 32, 248, 57, 0,
124 /* 861 */ 32, 248, 58, 0,
125 /* 865 */ 32, 248, 59, 0,
126 /* 869 */ 32, 248, 60, 0,
127 /* 873 */ 32, 248, 61, 0,
128 /* 877 */ 32, 248, 62, 0,
129 /* 881 */ 32, 248, 63, 0,
130 /* 885 */ 32, 248, 64, 0,
131 /* 889 */ 32, 248, 65, 0,
132 /* 893 */ 32, 398, -494, 100, 0,
133 /* 898 */ 33, 398, -494, 100, 0,
134 /* 903 */ 33, 399, -494, 100, 0,
135 /* 908 */ 34, 399, -494, 100, 0,
136 /* 913 */ 34, 392, -486, 100, 0,
137 /* 918 */ 35, 392, -486, 100, 0,
138 /* 923 */ 35, 393, -486, 100, 0,
139 /* 928 */ 36, 393, -486, 100, 0,
140 /* 933 */ 36, 401, -494, 101, 0,
141 /* 938 */ 37, 401, -494, 101, 0,
142 /* 943 */ 37, 402, -494, 101, 0,
143 /* 948 */ 38, 402, -494, 101, 0,
144 /* 953 */ 40, 404, -494, 101, 0,
145 /* 958 */ 41, 404, -494, 101, 0,
146 /* 963 */ 41, 405, -494, 101, 0,
147 /* 968 */ 42, 405, -494, 101, 0,
148 /* 973 */ 38, 395, -486, 101, 0,
149 /* 978 */ 39, 395, -486, 101, 0,
150 /* 983 */ 39, 396, -486, 101, 0,
151 /* 988 */ 40, 396, -486, 101, 0,
152 /* 993 */ 42, 398, -486, 101, 0,
153 /* 998 */ 43, 398, -486, 101, 0,
154 /* 1003 */ 43, 399, -486, 101, 0,
155 /* 1008 */ 44, 399, -486, 101, 0,
156 /* 1013 */ 44, 407, -494, 102, 0,
157 /* 1018 */ 45, 407, -494, 102, 0,
158 /* 1023 */ 45, 408, -494, 102, 0,
159 /* 1028 */ 46, 408, -494, 102, 0,
160 /* 1033 */ 48, 410, -494, 102, 0,
161 /* 1038 */ 49, 410, -494, 102, 0,
162 /* 1043 */ 49, 411, -494, 102, 0,
163 /* 1048 */ 50, 411, -494, 102, 0,
164 /* 1053 */ 46, 401, -486, 102, 0,
165 /* 1058 */ 47, 401, -486, 102, 0,
166 /* 1063 */ 47, 402, -486, 102, 0,
167 /* 1068 */ 48, 402, -486, 102, 0,
168 /* 1073 */ 50, 404, -486, 102, 0,
169 /* 1078 */ 51, 404, -486, 102, 0,
170 /* 1083 */ 51, 405, -486, 102, 0,
171 /* 1088 */ 52, 405, -486, 102, 0,
172 /* 1093 */ 52, 413, -494, 103, 0,
173 /* 1098 */ 53, 413, -494, 103, 0,
174 /* 1103 */ 53, 414, -494, 103, 0,
175 /* 1108 */ 54, 414, -494, 103, 0,
176 /* 1113 */ 56, 416, -494, 103, 0,
177 /* 1118 */ 57, 416, -494, 103, 0,
178 /* 1123 */ 57, 417, -494, 103, 0,
179 /* 1128 */ 58, 417, -494, 103, 0,
180 /* 1133 */ 54, 407, -486, 103, 0,
181 /* 1138 */ 55, 407, -486, 103, 0,
182 /* 1143 */ 55, 408, -486, 103, 0,
183 /* 1148 */ 56, 408, -486, 103, 0,
184 /* 1153 */ 58, 410, -486, 103, 0,
185 /* 1158 */ 59, 410, -486, 103, 0,
186 /* 1163 */ 59, 411, -486, 103, 0,
187 /* 1168 */ 60, 411, -486, 103, 0,
188 /* 1173 */ 60, 419, -494, 104, 0,
189 /* 1178 */ 61, 419, -494, 104, 0,
190 /* 1183 */ 61, 420, -494, 104, 0,
191 /* 1188 */ 62, 420, -494, 104, 0,
192 /* 1193 */ 62, 413, -486, 104, 0,
193 /* 1198 */ 63, 413, -486, 104, 0,
194 /* 1203 */ 63, 414, -486, 104, 0,
195 /* 1208 */ 64, 414, -486, 104, 0,
196 /* 1213 */ 282, 16, -448, 199, 105, 0,
197 /* 1219 */ 282, 17, -448, 199, 105, 0,
198 /* 1225 */ 282, 17, -447, 198, 106, 0,
199 /* 1231 */ 282, 18, -447, 198, 106, 0,
200 /* 1237 */ 282, 19, -447, 198, 106, 0,
201 /* 1243 */ 282, 19, -446, 197, 107, 0,
202 /* 1249 */ 282, 20, -446, 197, 107, 0,
203 /* 1255 */ 282, 21, -446, 197, 107, 0,
204 /* 1261 */ 282, 21, -445, 196, 108, 0,
205 /* 1267 */ 282, 22, -445, 196, 108, 0,
206 /* 1273 */ 282, 23, -445, 196, 108, 0,
207 /* 1279 */ 282, 23, -444, 195, 109, 0,
208 /* 1285 */ 282, 24, -444, 195, 109, 0,
209 /* 1291 */ 282, 25, -444, 195, 109, 0,
210 /* 1297 */ 282, 25, -443, 194, 110, 0,
211 /* 1303 */ 282, 26, -443, 194, 110, 0,
212 /* 1309 */ 282, 27, -443, 194, 110, 0,
213 /* 1315 */ 282, 27, -442, 193, 111, 0,
214 /* 1321 */ 282, 28, -442, 193, 111, 0,
215 /* 1327 */ 282, 29, -442, 193, 111, 0,
216 /* 1333 */ 282, 29, -441, 192, 112, 0,
217 /* 1339 */ 282, 30, -441, 192, 112, 0,
218 /* 1345 */ 282, 31, -441, 192, 112, 0,
219 /* 1351 */ 282, 31, -440, 191, 113, 0,
220 /* 1357 */ 282, 32, -440, 191, 113, 0,
221 /* 1363 */ -64, 128, 0,
222 /* 1366 */ -32, 128, 0,
223 /* 1369 */ -64, 129, 0,
224 /* 1372 */ -32, 129, 0,
225 /* 1375 */ -64, 130, 0,
226 /* 1378 */ -32, 130, 0,
227 /* 1381 */ -64, 131, 0,
228 /* 1384 */ -32, 131, 0,
229 /* 1387 */ -64, 132, 0,
230 /* 1390 */ -32, 132, 0,
231 /* 1393 */ -64, 133, 0,
232 /* 1396 */ -32, 133, 0,
233 /* 1399 */ -64, 134, 0,
234 /* 1402 */ -32, 134, 0,
235 /* 1405 */ -64, 135, 0,
236 /* 1408 */ -32, 135, 0,
237 /* 1411 */ -64, 136, 0,
238 /* 1414 */ -32, 136, 0,
239 /* 1417 */ -64, 137, 0,
240 /* 1420 */ -32, 137, 0,
241 /* 1423 */ -64, 138, 0,
242 /* 1426 */ -32, 138, 0,
243 /* 1429 */ -64, 139, 0,
244 /* 1432 */ -32, 139, 0,
245 /* 1435 */ -64, 140, 0,
246 /* 1438 */ -32, 140, 0,
247 /* 1441 */ -64, 141, 0,
248 /* 1444 */ -32, 141, 0,
249 /* 1447 */ -64, 142, 0,
250 /* 1450 */ -32, 142, 0,
251 /* 1453 */ -64, 143, 0,
252 /* 1456 */ -32, 143, 0,
253 /* 1459 */ -64, 144, 0,
254 /* 1462 */ -32, 144, 0,
255 /* 1465 */ 197, 0,
256 /* 1467 */ 199, 0,
257 /* 1469 */ 250, 16, -448, 304, 0,
258 /* 1474 */ 250, 17, -448, 304, 0,
259 /* 1479 */ 250, 17, -447, 304, 0,
260 /* 1484 */ 250, 18, -447, 304, 0,
261 /* 1489 */ 250, 19, -447, 304, 0,
262 /* 1494 */ 250, 19, -446, 304, 0,
263 /* 1499 */ 250, 20, -446, 304, 0,
264 /* 1504 */ 250, 21, -446, 304, 0,
265 /* 1509 */ 250, 21, -445, 304, 0,
266 /* 1514 */ 250, 22, -445, 304, 0,
267 /* 1519 */ 250, 23, -445, 304, 0,
268 /* 1524 */ 250, 23, -444, 304, 0,
269 /* 1529 */ 250, 24, -444, 304, 0,
270 /* 1534 */ 250, 25, -444, 304, 0,
271 /* 1539 */ 250, 25, -443, 304, 0,
272 /* 1544 */ 250, 26, -443, 304, 0,
273 /* 1549 */ 250, 27, -443, 304, 0,
274 /* 1554 */ 250, 27, -442, 304, 0,
275 /* 1559 */ 250, 28, -442, 304, 0,
276 /* 1564 */ 250, 29, -442, 304, 0,
277 /* 1569 */ 250, 29, -441, 304, 0,
278 /* 1574 */ 250, 30, -441, 304, 0,
279 /* 1579 */ 250, 31, -441, 304, 0,
280 /* 1584 */ 250, 31, -440, 304, 0,
281 /* 1589 */ 250, 32, -440, 304, 0,
282 /* 1594 */ 553, 0,
283};
284
285extern const LaneBitmask PPCLaneMaskLists[] = {
286 /* 0 */ LaneBitmask(0x0000000000000002), LaneBitmask(0x0000000000000001),
287 /* 2 */ LaneBitmask(0x0000000000000004), LaneBitmask(0x0000000000000008),
288 /* 4 */ LaneBitmask(0x0000000000000010), LaneBitmask(0x0000000000000020),
289 /* 6 */ LaneBitmask(0x0000000000000080), LaneBitmask(0x0000000000000100),
290 /* 8 */ LaneBitmask(0x0000000000000400), LaneBitmask(0x0000000000000200), LaneBitmask(0x0000000000000040), LaneBitmask(0x0000000000000800),
291 /* 12 */ LaneBitmask(0x0000000000000004), LaneBitmask(0x0000000000000008), LaneBitmask(0x0000000000001000), LaneBitmask(0x0000000000002000),
292 /* 16 */ LaneBitmask(0x0000000000000004), LaneBitmask(0x0000000000000008), LaneBitmask(0x0000000000001000), LaneBitmask(0x0000000000002000), LaneBitmask(0x0000000000004000), LaneBitmask(0x0000000000008000), LaneBitmask(0x0000000000010000), LaneBitmask(0x0000000000020000),
293 /* 24 */ LaneBitmask(0x0000000000000010), LaneBitmask(0x0000000000000020), LaneBitmask(0x0000000000040000), LaneBitmask(0x0000000000080000),
294 /* 28 */ LaneBitmask(0x0000000000000010), LaneBitmask(0x0000000000000020), LaneBitmask(0x0000000000040000), LaneBitmask(0x0000000000080000), LaneBitmask(0x0000000000100000), LaneBitmask(0x0000000000200000), LaneBitmask(0x0000000000400000), LaneBitmask(0x0000000000800000),
295 /* 36 */ LaneBitmask(0x0000000000000010), LaneBitmask(0x0000000000000020), LaneBitmask(0x0000000000040000), LaneBitmask(0x0000000000080000), LaneBitmask(0x0000000000100000), LaneBitmask(0x0000000000200000), LaneBitmask(0x0000000000400000), LaneBitmask(0x0000000000800000), LaneBitmask(0x0000000001000000), LaneBitmask(0x0000000002000000), LaneBitmask(0x0000000004000000), LaneBitmask(0x0000000008000000), LaneBitmask(0x0000000010000000), LaneBitmask(0x0000000020000000), LaneBitmask(0x0000000040000000), LaneBitmask(0x0000000080000000),
296 /* 52 */ LaneBitmask(0x0000000000000001), LaneBitmask(0x0000000100000000),
297 /* 54 */ LaneBitmask(0xFFFFFFFFFFFFFFFF), LaneBitmask(0xFFFFFFFFFFFFFFFF),
298};
299
300extern const uint16_t PPCSubRegIdxLists[] = {
301 /* 0 */ 1,
302 /* 1 */ 1, 2,
303 /* 3 */ 3, 4,
304 /* 5 */ 7, 8,
305 /* 7 */ 12, 13,
306 /* 9 */ 17, 16, 11, 20,
307 /* 13 */ 21, 3, 4, 22, 25, 26,
308 /* 19 */ 18, 21, 3, 4, 22, 25, 26, 19, 29, 27, 28, 30, 31, 32,
309 /* 33 */ 9, 7, 8, 10, 33, 34,
310 /* 39 */ 24, 9, 7, 8, 10, 33, 34, 23, 37, 35, 36, 38, 39, 40,
311 /* 53 */ 5, 24, 9, 7, 8, 10, 33, 34, 23, 37, 35, 36, 38, 39, 40, 6, 46, 43, 41, 42, 44, 47, 48, 45, 51, 49, 50, 52, 53, 54,
312 /* 83 */ 14, 1, 15, 55,
313};
314
315
316#ifdef __GNUC__
317#pragma GCC diagnostic push
318#pragma GCC diagnostic ignored "-Woverlength-strings"
319#endif
320extern const char PPCRegStrings[] = {
321 /* 0 */ "VF10\000"
322 /* 5 */ "VFH10\000"
323 /* 11 */ "VSL10\000"
324 /* 17 */ "R10\000"
325 /* 21 */ "S10\000"
326 /* 25 */ "V10\000"
327 /* 29 */ "DMRROW10\000"
328 /* 38 */ "X10\000"
329 /* 42 */ "G8p10\000"
330 /* 48 */ "VSRp10\000"
331 /* 55 */ "DMRROWp10\000"
332 /* 65 */ "Fpair10\000"
333 /* 73 */ "VF20\000"
334 /* 78 */ "VFH20\000"
335 /* 84 */ "VSL20\000"
336 /* 90 */ "R20\000"
337 /* 94 */ "S20\000"
338 /* 98 */ "V20\000"
339 /* 102 */ "DMRROW20\000"
340 /* 111 */ "X20\000"
341 /* 115 */ "VSRp20\000"
342 /* 122 */ "DMRROWp20\000"
343 /* 132 */ "Fpair20\000"
344 /* 140 */ "VF30\000"
345 /* 145 */ "VFH30\000"
346 /* 151 */ "VSL30\000"
347 /* 157 */ "R30\000"
348 /* 161 */ "S30\000"
349 /* 165 */ "V30\000"
350 /* 169 */ "DMRROW30\000"
351 /* 178 */ "X30\000"
352 /* 182 */ "VSRp30\000"
353 /* 189 */ "DMRROWp30\000"
354 /* 199 */ "Fpair30\000"
355 /* 207 */ "DMRROW40\000"
356 /* 216 */ "VSX40\000"
357 /* 222 */ "DMRROW50\000"
358 /* 231 */ "VSX50\000"
359 /* 237 */ "DMRROW60\000"
360 /* 246 */ "VSX60\000"
361 /* 252 */ "UACC0\000"
362 /* 258 */ "WACC0\000"
363 /* 264 */ "VF0\000"
364 /* 268 */ "VFH0\000"
365 /* 273 */ "WACC_HI0\000"
366 /* 282 */ "VSL0\000"
367 /* 287 */ "CR0\000"
368 /* 291 */ "DMR0\000"
369 /* 296 */ "S0\000"
370 /* 299 */ "V0\000"
371 /* 302 */ "DMRROW0\000"
372 /* 310 */ "X0\000"
373 /* 313 */ "G8p0\000"
374 /* 318 */ "DMRp0\000"
375 /* 324 */ "VSRp0\000"
376 /* 330 */ "DMRROWp0\000"
377 /* 339 */ "Fpair0\000"
378 /* 346 */ "VF11\000"
379 /* 351 */ "VFH11\000"
380 /* 357 */ "VSL11\000"
381 /* 363 */ "R11\000"
382 /* 367 */ "S11\000"
383 /* 371 */ "V11\000"
384 /* 375 */ "DMRROW11\000"
385 /* 384 */ "X11\000"
386 /* 388 */ "G8p11\000"
387 /* 394 */ "VSRp11\000"
388 /* 401 */ "DMRROWp11\000"
389 /* 411 */ "VF21\000"
390 /* 416 */ "VFH21\000"
391 /* 422 */ "VSL21\000"
392 /* 428 */ "R21\000"
393 /* 432 */ "S21\000"
394 /* 436 */ "V21\000"
395 /* 440 */ "DMRROW21\000"
396 /* 449 */ "X21\000"
397 /* 453 */ "VSRp21\000"
398 /* 460 */ "DMRROWp21\000"
399 /* 470 */ "VF31\000"
400 /* 475 */ "VFH31\000"
401 /* 481 */ "VSL31\000"
402 /* 487 */ "R31\000"
403 /* 491 */ "S31\000"
404 /* 495 */ "V31\000"
405 /* 499 */ "DMRROW31\000"
406 /* 508 */ "X31\000"
407 /* 512 */ "VSRp31\000"
408 /* 519 */ "DMRROWp31\000"
409 /* 529 */ "DMRROW41\000"
410 /* 538 */ "VSX41\000"
411 /* 544 */ "DMRROW51\000"
412 /* 553 */ "VSX51\000"
413 /* 559 */ "DMRROW61\000"
414 /* 568 */ "VSX61\000"
415 /* 574 */ "UACC1\000"
416 /* 580 */ "WACC1\000"
417 /* 586 */ "VF1\000"
418 /* 590 */ "VFH1\000"
419 /* 595 */ "WACC_HI1\000"
420 /* 604 */ "VSL1\000"
421 /* 609 */ "CR1\000"
422 /* 613 */ "DMR1\000"
423 /* 618 */ "S1\000"
424 /* 621 */ "V1\000"
425 /* 624 */ "DMRROW1\000"
426 /* 632 */ "X1\000"
427 /* 635 */ "G8p1\000"
428 /* 640 */ "DMRp1\000"
429 /* 646 */ "VSRp1\000"
430 /* 652 */ "DMRROWp1\000"
431 /* 661 */ "VF12\000"
432 /* 666 */ "VFH12\000"
433 /* 672 */ "VSL12\000"
434 /* 678 */ "R12\000"
435 /* 682 */ "S12\000"
436 /* 686 */ "V12\000"
437 /* 690 */ "DMRROW12\000"
438 /* 699 */ "X12\000"
439 /* 703 */ "G8p12\000"
440 /* 709 */ "VSRp12\000"
441 /* 716 */ "DMRROWp12\000"
442 /* 726 */ "Fpair12\000"
443 /* 734 */ "VF22\000"
444 /* 739 */ "VFH22\000"
445 /* 745 */ "VSL22\000"
446 /* 751 */ "R22\000"
447 /* 755 */ "S22\000"
448 /* 759 */ "V22\000"
449 /* 763 */ "DMRROW22\000"
450 /* 772 */ "X22\000"
451 /* 776 */ "VSRp22\000"
452 /* 783 */ "DMRROWp22\000"
453 /* 793 */ "Fpair22\000"
454 /* 801 */ "DMRROW32\000"
455 /* 810 */ "VSX32\000"
456 /* 816 */ "DMRROW42\000"
457 /* 825 */ "VSX42\000"
458 /* 831 */ "DMRROW52\000"
459 /* 840 */ "VSX52\000"
460 /* 846 */ "DMRROW62\000"
461 /* 855 */ "VSX62\000"
462 /* 861 */ "UACC2\000"
463 /* 867 */ "WACC2\000"
464 /* 873 */ "VF2\000"
465 /* 877 */ "VFH2\000"
466 /* 882 */ "WACC_HI2\000"
467 /* 891 */ "VSL2\000"
468 /* 896 */ "CR2\000"
469 /* 900 */ "DMR2\000"
470 /* 905 */ "S2\000"
471 /* 908 */ "V2\000"
472 /* 911 */ "DMRROW2\000"
473 /* 919 */ "X2\000"
474 /* 922 */ "G8p2\000"
475 /* 927 */ "DMRp2\000"
476 /* 933 */ "VSRp2\000"
477 /* 939 */ "DMRROWp2\000"
478 /* 948 */ "Fpair2\000"
479 /* 955 */ "VF13\000"
480 /* 960 */ "VFH13\000"
481 /* 966 */ "VSL13\000"
482 /* 972 */ "R13\000"
483 /* 976 */ "S13\000"
484 /* 980 */ "V13\000"
485 /* 984 */ "DMRROW13\000"
486 /* 993 */ "X13\000"
487 /* 997 */ "G8p13\000"
488 /* 1003 */ "VSRp13\000"
489 /* 1010 */ "DMRROWp13\000"
490 /* 1020 */ "VF23\000"
491 /* 1025 */ "VFH23\000"
492 /* 1031 */ "VSL23\000"
493 /* 1037 */ "R23\000"
494 /* 1041 */ "S23\000"
495 /* 1045 */ "V23\000"
496 /* 1049 */ "DMRROW23\000"
497 /* 1058 */ "X23\000"
498 /* 1062 */ "VSRp23\000"
499 /* 1069 */ "DMRROWp23\000"
500 /* 1079 */ "DMRROW33\000"
501 /* 1088 */ "VSX33\000"
502 /* 1094 */ "DMRROW43\000"
503 /* 1103 */ "VSX43\000"
504 /* 1109 */ "DMRROW53\000"
505 /* 1118 */ "VSX53\000"
506 /* 1124 */ "DMRROW63\000"
507 /* 1133 */ "VSX63\000"
508 /* 1139 */ "UACC3\000"
509 /* 1145 */ "WACC3\000"
510 /* 1151 */ "VF3\000"
511 /* 1155 */ "VFH3\000"
512 /* 1160 */ "WACC_HI3\000"
513 /* 1169 */ "VSL3\000"
514 /* 1174 */ "CR3\000"
515 /* 1178 */ "DMR3\000"
516 /* 1183 */ "S3\000"
517 /* 1186 */ "V3\000"
518 /* 1189 */ "DMRROW3\000"
519 /* 1197 */ "X3\000"
520 /* 1200 */ "G8p3\000"
521 /* 1205 */ "DMRp3\000"
522 /* 1211 */ "VSRp3\000"
523 /* 1217 */ "DMRROWp3\000"
524 /* 1226 */ "VF14\000"
525 /* 1231 */ "VFH14\000"
526 /* 1237 */ "VSL14\000"
527 /* 1243 */ "R14\000"
528 /* 1247 */ "S14\000"
529 /* 1251 */ "V14\000"
530 /* 1255 */ "DMRROW14\000"
531 /* 1264 */ "X14\000"
532 /* 1268 */ "G8p14\000"
533 /* 1274 */ "VSRp14\000"
534 /* 1281 */ "DMRROWp14\000"
535 /* 1291 */ "Fpair14\000"
536 /* 1299 */ "VF24\000"
537 /* 1304 */ "VFH24\000"
538 /* 1310 */ "VSL24\000"
539 /* 1316 */ "R24\000"
540 /* 1320 */ "S24\000"
541 /* 1324 */ "V24\000"
542 /* 1328 */ "DMRROW24\000"
543 /* 1337 */ "X24\000"
544 /* 1341 */ "VSRp24\000"
545 /* 1348 */ "DMRROWp24\000"
546 /* 1358 */ "Fpair24\000"
547 /* 1366 */ "DMRROW34\000"
548 /* 1375 */ "VSX34\000"
549 /* 1381 */ "DMRROW44\000"
550 /* 1390 */ "VSX44\000"
551 /* 1396 */ "DMRROW54\000"
552 /* 1405 */ "VSX54\000"
553 /* 1411 */ "UACC4\000"
554 /* 1417 */ "WACC4\000"
555 /* 1423 */ "VF4\000"
556 /* 1427 */ "VFH4\000"
557 /* 1432 */ "WACC_HI4\000"
558 /* 1441 */ "VSL4\000"
559 /* 1446 */ "CR4\000"
560 /* 1450 */ "DMR4\000"
561 /* 1455 */ "S4\000"
562 /* 1458 */ "V4\000"
563 /* 1461 */ "DMRROW4\000"
564 /* 1469 */ "X4\000"
565 /* 1472 */ "G8p4\000"
566 /* 1477 */ "VSRp4\000"
567 /* 1483 */ "DMRROWp4\000"
568 /* 1492 */ "Fpair4\000"
569 /* 1499 */ "VF15\000"
570 /* 1504 */ "VFH15\000"
571 /* 1510 */ "VSL15\000"
572 /* 1516 */ "R15\000"
573 /* 1520 */ "S15\000"
574 /* 1524 */ "V15\000"
575 /* 1528 */ "DMRROW15\000"
576 /* 1537 */ "X15\000"
577 /* 1541 */ "G8p15\000"
578 /* 1547 */ "VSRp15\000"
579 /* 1554 */ "DMRROWp15\000"
580 /* 1564 */ "VF25\000"
581 /* 1569 */ "VFH25\000"
582 /* 1575 */ "VSL25\000"
583 /* 1581 */ "R25\000"
584 /* 1585 */ "S25\000"
585 /* 1589 */ "V25\000"
586 /* 1593 */ "DMRROW25\000"
587 /* 1602 */ "X25\000"
588 /* 1606 */ "VSRp25\000"
589 /* 1613 */ "DMRROWp25\000"
590 /* 1623 */ "DMRROW35\000"
591 /* 1632 */ "VSX35\000"
592 /* 1638 */ "DMRROW45\000"
593 /* 1647 */ "VSX45\000"
594 /* 1653 */ "DMRROW55\000"
595 /* 1662 */ "VSX55\000"
596 /* 1668 */ "UACC5\000"
597 /* 1674 */ "WACC5\000"
598 /* 1680 */ "VF5\000"
599 /* 1684 */ "VFH5\000"
600 /* 1689 */ "WACC_HI5\000"
601 /* 1698 */ "VSL5\000"
602 /* 1703 */ "CR5\000"
603 /* 1707 */ "DMR5\000"
604 /* 1712 */ "S5\000"
605 /* 1715 */ "V5\000"
606 /* 1718 */ "DMRROW5\000"
607 /* 1726 */ "X5\000"
608 /* 1729 */ "G8p5\000"
609 /* 1734 */ "VSRp5\000"
610 /* 1740 */ "DMRROWp5\000"
611 /* 1749 */ "VF16\000"
612 /* 1754 */ "VFH16\000"
613 /* 1760 */ "VSL16\000"
614 /* 1766 */ "R16\000"
615 /* 1770 */ "S16\000"
616 /* 1774 */ "V16\000"
617 /* 1778 */ "DMRROW16\000"
618 /* 1787 */ "X16\000"
619 /* 1791 */ "VSRp16\000"
620 /* 1798 */ "DMRROWp16\000"
621 /* 1808 */ "Fpair16\000"
622 /* 1816 */ "VF26\000"
623 /* 1821 */ "VFH26\000"
624 /* 1827 */ "VSL26\000"
625 /* 1833 */ "R26\000"
626 /* 1837 */ "S26\000"
627 /* 1841 */ "V26\000"
628 /* 1845 */ "DMRROW26\000"
629 /* 1854 */ "X26\000"
630 /* 1858 */ "VSRp26\000"
631 /* 1865 */ "DMRROWp26\000"
632 /* 1875 */ "Fpair26\000"
633 /* 1883 */ "DMRROW36\000"
634 /* 1892 */ "VSX36\000"
635 /* 1898 */ "DMRROW46\000"
636 /* 1907 */ "VSX46\000"
637 /* 1913 */ "DMRROW56\000"
638 /* 1922 */ "VSX56\000"
639 /* 1928 */ "UACC6\000"
640 /* 1934 */ "WACC6\000"
641 /* 1940 */ "VF6\000"
642 /* 1944 */ "VFH6\000"
643 /* 1949 */ "WACC_HI6\000"
644 /* 1958 */ "VSL6\000"
645 /* 1963 */ "CR6\000"
646 /* 1967 */ "DMR6\000"
647 /* 1972 */ "S6\000"
648 /* 1975 */ "V6\000"
649 /* 1978 */ "DMRROW6\000"
650 /* 1986 */ "X6\000"
651 /* 1989 */ "G8p6\000"
652 /* 1994 */ "VSRp6\000"
653 /* 2000 */ "DMRROWp6\000"
654 /* 2009 */ "Fpair6\000"
655 /* 2016 */ "VF17\000"
656 /* 2021 */ "VFH17\000"
657 /* 2027 */ "VSL17\000"
658 /* 2033 */ "R17\000"
659 /* 2037 */ "S17\000"
660 /* 2041 */ "V17\000"
661 /* 2045 */ "DMRROW17\000"
662 /* 2054 */ "X17\000"
663 /* 2058 */ "VSRp17\000"
664 /* 2065 */ "DMRROWp17\000"
665 /* 2075 */ "VF27\000"
666 /* 2080 */ "VFH27\000"
667 /* 2086 */ "VSL27\000"
668 /* 2092 */ "R27\000"
669 /* 2096 */ "S27\000"
670 /* 2100 */ "V27\000"
671 /* 2104 */ "DMRROW27\000"
672 /* 2113 */ "X27\000"
673 /* 2117 */ "VSRp27\000"
674 /* 2124 */ "DMRROWp27\000"
675 /* 2134 */ "DMRROW37\000"
676 /* 2143 */ "VSX37\000"
677 /* 2149 */ "DMRROW47\000"
678 /* 2158 */ "VSX47\000"
679 /* 2164 */ "DMRROW57\000"
680 /* 2173 */ "VSX57\000"
681 /* 2179 */ "UACC7\000"
682 /* 2185 */ "WACC7\000"
683 /* 2191 */ "VF7\000"
684 /* 2195 */ "VFH7\000"
685 /* 2200 */ "WACC_HI7\000"
686 /* 2209 */ "VSL7\000"
687 /* 2214 */ "CR7\000"
688 /* 2218 */ "DMR7\000"
689 /* 2223 */ "S7\000"
690 /* 2226 */ "V7\000"
691 /* 2229 */ "DMRROW7\000"
692 /* 2237 */ "X7\000"
693 /* 2240 */ "G8p7\000"
694 /* 2245 */ "VSRp7\000"
695 /* 2251 */ "DMRROWp7\000"
696 /* 2260 */ "VF18\000"
697 /* 2265 */ "VFH18\000"
698 /* 2271 */ "VSL18\000"
699 /* 2277 */ "R18\000"
700 /* 2281 */ "S18\000"
701 /* 2285 */ "V18\000"
702 /* 2289 */ "DMRROW18\000"
703 /* 2298 */ "X18\000"
704 /* 2302 */ "VSRp18\000"
705 /* 2309 */ "DMRROWp18\000"
706 /* 2319 */ "Fpair18\000"
707 /* 2327 */ "VF28\000"
708 /* 2332 */ "VFH28\000"
709 /* 2338 */ "VSL28\000"
710 /* 2344 */ "R28\000"
711 /* 2348 */ "S28\000"
712 /* 2352 */ "V28\000"
713 /* 2356 */ "DMRROW28\000"
714 /* 2365 */ "X28\000"
715 /* 2369 */ "VSRp28\000"
716 /* 2376 */ "DMRROWp28\000"
717 /* 2386 */ "Fpair28\000"
718 /* 2394 */ "DMRROW38\000"
719 /* 2403 */ "VSX38\000"
720 /* 2409 */ "DMRROW48\000"
721 /* 2418 */ "VSX48\000"
722 /* 2424 */ "DMRROW58\000"
723 /* 2433 */ "VSX58\000"
724 /* 2439 */ "VF8\000"
725 /* 2443 */ "VFH8\000"
726 /* 2448 */ "VSL8\000"
727 /* 2453 */ "ZERO8\000"
728 /* 2459 */ "BP8\000"
729 /* 2463 */ "FP8\000"
730 /* 2467 */ "LR8\000"
731 /* 2471 */ "CTR8\000"
732 /* 2476 */ "S8\000"
733 /* 2479 */ "V8\000"
734 /* 2482 */ "DMRROW8\000"
735 /* 2490 */ "X8\000"
736 /* 2493 */ "G8p8\000"
737 /* 2498 */ "VSRp8\000"
738 /* 2504 */ "DMRROWp8\000"
739 /* 2513 */ "Fpair8\000"
740 /* 2520 */ "VF19\000"
741 /* 2525 */ "VFH19\000"
742 /* 2531 */ "VSL19\000"
743 /* 2537 */ "R19\000"
744 /* 2541 */ "S19\000"
745 /* 2545 */ "V19\000"
746 /* 2549 */ "DMRROW19\000"
747 /* 2558 */ "X19\000"
748 /* 2562 */ "VSRp19\000"
749 /* 2569 */ "DMRROWp19\000"
750 /* 2579 */ "VF29\000"
751 /* 2584 */ "VFH29\000"
752 /* 2590 */ "VSL29\000"
753 /* 2596 */ "R29\000"
754 /* 2600 */ "S29\000"
755 /* 2604 */ "V29\000"
756 /* 2608 */ "DMRROW29\000"
757 /* 2617 */ "X29\000"
758 /* 2621 */ "VSRp29\000"
759 /* 2628 */ "DMRROWp29\000"
760 /* 2638 */ "DMRROW39\000"
761 /* 2647 */ "VSX39\000"
762 /* 2653 */ "DMRROW49\000"
763 /* 2662 */ "VSX49\000"
764 /* 2668 */ "DMRROW59\000"
765 /* 2677 */ "VSX59\000"
766 /* 2683 */ "VF9\000"
767 /* 2687 */ "VFH9\000"
768 /* 2692 */ "VSL9\000"
769 /* 2697 */ "R9\000"
770 /* 2700 */ "S9\000"
771 /* 2703 */ "V9\000"
772 /* 2706 */ "DMRROW9\000"
773 /* 2714 */ "X9\000"
774 /* 2717 */ "G8p9\000"
775 /* 2722 */ "VSRp9\000"
776 /* 2728 */ "DMRROWp9\000"
777 /* 2737 */ "VRSAVE\000"
778 /* 2744 */ "RM\000"
779 /* 2747 */ "CR0UN\000"
780 /* 2753 */ "CR1UN\000"
781 /* 2759 */ "CR2UN\000"
782 /* 2765 */ "CR3UN\000"
783 /* 2771 */ "CR4UN\000"
784 /* 2777 */ "CR5UN\000"
785 /* 2783 */ "CR6UN\000"
786 /* 2789 */ "CR7UN\000"
787 /* 2795 */ "ZERO\000"
788 /* 2800 */ "BP\000"
789 /* 2803 */ "FP\000"
790 /* 2806 */ "CR0EQ\000"
791 /* 2812 */ "CR1EQ\000"
792 /* 2818 */ "CR2EQ\000"
793 /* 2824 */ "CR3EQ\000"
794 /* 2830 */ "CR4EQ\000"
795 /* 2836 */ "CR5EQ\000"
796 /* 2842 */ "CR6EQ\000"
797 /* 2848 */ "CR7EQ\000"
798 /* 2854 */ "SPEFSCR\000"
799 /* 2862 */ "XER\000"
800 /* 2866 */ "LR\000"
801 /* 2869 */ "CTR\000"
802 /* 2873 */ "CR0GT\000"
803 /* 2879 */ "CR1GT\000"
804 /* 2885 */ "CR2GT\000"
805 /* 2891 */ "CR3GT\000"
806 /* 2897 */ "CR4GT\000"
807 /* 2903 */ "CR5GT\000"
808 /* 2909 */ "CR6GT\000"
809 /* 2915 */ "CR7GT\000"
810 /* 2921 */ "CR0LT\000"
811 /* 2927 */ "CR1LT\000"
812 /* 2933 */ "CR2LT\000"
813 /* 2939 */ "CR3LT\000"
814 /* 2945 */ "CR4LT\000"
815 /* 2951 */ "CR5LT\000"
816 /* 2957 */ "CR6LT\000"
817 /* 2963 */ "CR7LT\000"
818 /* 2969 */ "CARRY\000"
819};
820#ifdef __GNUC__
821#pragma GCC diagnostic pop
822#endif
823
824extern const MCRegisterDesc PPCRegDesc[] = { // Descriptors
825 { .Name: 4, .SubRegs: 0, .SuperRegs: 0, .SubRegIndices: 0, .RegUnits: 0, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
826 { .Name: 2800, .SubRegs: 1, .SuperRegs: 408, .SubRegIndices: 1, .RegUnits: 4096, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
827 { .Name: 2969, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 401409, .RegUnitLaneMasks: 54, .IsConstant: 0, .IsArtificial: 0 },
828 { .Name: 2869, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 401411, .RegUnitLaneMasks: 54, .IsConstant: 0, .IsArtificial: 0 },
829 { .Name: 2803, .SubRegs: 1, .SuperRegs: 1465, .SubRegIndices: 1, .RegUnits: 4101, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
830 { .Name: 2866, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 401414, .RegUnitLaneMasks: 54, .IsConstant: 0, .IsArtificial: 0 },
831 { .Name: 2744, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4104, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
832 { .Name: 2854, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4105, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
833 { .Name: 2737, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4106, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
834 { .Name: 2862, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 1662978, .RegUnitLaneMasks: 54, .IsConstant: 0, .IsArtificial: 0 },
835 { .Name: 2795, .SubRegs: 1, .SuperRegs: 1594, .SubRegIndices: 1, .RegUnits: 4108, .RegUnitLaneMasks: 55, .IsConstant: 1, .IsArtificial: 0 },
836 { .Name: 253, .SubRegs: 437, .SuperRegs: 1, .SubRegIndices: 19, .RegUnits: 1622029, .RegUnitLaneMasks: 16, .IsConstant: 0, .IsArtificial: 0 },
837 { .Name: 575, .SubRegs: 474, .SuperRegs: 1, .SubRegIndices: 19, .RegUnits: 1622037, .RegUnitLaneMasks: 16, .IsConstant: 0, .IsArtificial: 0 },
838 { .Name: 862, .SubRegs: 511, .SuperRegs: 1, .SubRegIndices: 19, .RegUnits: 1622045, .RegUnitLaneMasks: 16, .IsConstant: 0, .IsArtificial: 0 },
839 { .Name: 1140, .SubRegs: 548, .SuperRegs: 1, .SubRegIndices: 19, .RegUnits: 1622053, .RegUnitLaneMasks: 16, .IsConstant: 0, .IsArtificial: 0 },
840 { .Name: 1412, .SubRegs: 585, .SuperRegs: 1, .SubRegIndices: 19, .RegUnits: 1622061, .RegUnitLaneMasks: 16, .IsConstant: 0, .IsArtificial: 0 },
841 { .Name: 1669, .SubRegs: 622, .SuperRegs: 1, .SubRegIndices: 19, .RegUnits: 1622069, .RegUnitLaneMasks: 16, .IsConstant: 0, .IsArtificial: 0 },
842 { .Name: 1929, .SubRegs: 659, .SuperRegs: 1, .SubRegIndices: 19, .RegUnits: 1622077, .RegUnitLaneMasks: 16, .IsConstant: 0, .IsArtificial: 0 },
843 { .Name: 2180, .SubRegs: 696, .SuperRegs: 1, .SubRegIndices: 19, .RegUnits: 1622085, .RegUnitLaneMasks: 16, .IsConstant: 0, .IsArtificial: 0 },
844 { .Name: 2459, .SubRegs: 95, .SuperRegs: 1, .SubRegIndices: 0, .RegUnits: 4096, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
845 { .Name: 287, .SubRegs: 410, .SuperRegs: 1, .SubRegIndices: 9, .RegUnits: 1638477, .RegUnitLaneMasks: 8, .IsConstant: 0, .IsArtificial: 0 },
846 { .Name: 609, .SubRegs: 410, .SuperRegs: 1, .SubRegIndices: 9, .RegUnits: 1638481, .RegUnitLaneMasks: 8, .IsConstant: 0, .IsArtificial: 0 },
847 { .Name: 896, .SubRegs: 410, .SuperRegs: 1, .SubRegIndices: 9, .RegUnits: 1638485, .RegUnitLaneMasks: 8, .IsConstant: 0, .IsArtificial: 0 },
848 { .Name: 1174, .SubRegs: 410, .SuperRegs: 1, .SubRegIndices: 9, .RegUnits: 1638489, .RegUnitLaneMasks: 8, .IsConstant: 0, .IsArtificial: 0 },
849 { .Name: 1446, .SubRegs: 410, .SuperRegs: 1, .SubRegIndices: 9, .RegUnits: 1638493, .RegUnitLaneMasks: 8, .IsConstant: 0, .IsArtificial: 0 },
850 { .Name: 1703, .SubRegs: 410, .SuperRegs: 1, .SubRegIndices: 9, .RegUnits: 1638497, .RegUnitLaneMasks: 8, .IsConstant: 0, .IsArtificial: 0 },
851 { .Name: 1963, .SubRegs: 410, .SuperRegs: 1, .SubRegIndices: 9, .RegUnits: 1638501, .RegUnitLaneMasks: 8, .IsConstant: 0, .IsArtificial: 0 },
852 { .Name: 2214, .SubRegs: 410, .SuperRegs: 1, .SubRegIndices: 9, .RegUnits: 1638505, .RegUnitLaneMasks: 8, .IsConstant: 0, .IsArtificial: 0 },
853 { .Name: 2471, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4984836, .RegUnitLaneMasks: 54, .IsConstant: 0, .IsArtificial: 0 },
854 { .Name: 291, .SubRegs: 113, .SuperRegs: 1176, .SubRegIndices: 39, .RegUnits: 1622126, .RegUnitLaneMasks: 28, .IsConstant: 0, .IsArtificial: 0 },
855 { .Name: 613, .SubRegs: 157, .SuperRegs: 1096, .SubRegIndices: 39, .RegUnits: 1622134, .RegUnitLaneMasks: 28, .IsConstant: 0, .IsArtificial: 0 },
856 { .Name: 900, .SubRegs: 185, .SuperRegs: 1096, .SubRegIndices: 39, .RegUnits: 1622142, .RegUnitLaneMasks: 28, .IsConstant: 0, .IsArtificial: 0 },
857 { .Name: 1178, .SubRegs: 229, .SuperRegs: 1016, .SubRegIndices: 39, .RegUnits: 1622150, .RegUnitLaneMasks: 28, .IsConstant: 0, .IsArtificial: 0 },
858 { .Name: 1450, .SubRegs: 257, .SuperRegs: 1016, .SubRegIndices: 39, .RegUnits: 1622158, .RegUnitLaneMasks: 28, .IsConstant: 0, .IsArtificial: 0 },
859 { .Name: 1707, .SubRegs: 301, .SuperRegs: 936, .SubRegIndices: 39, .RegUnits: 1622166, .RegUnitLaneMasks: 28, .IsConstant: 0, .IsArtificial: 0 },
860 { .Name: 1967, .SubRegs: 329, .SuperRegs: 936, .SubRegIndices: 39, .RegUnits: 1622174, .RegUnitLaneMasks: 28, .IsConstant: 0, .IsArtificial: 0 },
861 { .Name: 2218, .SubRegs: 373, .SuperRegs: 896, .SubRegIndices: 39, .RegUnits: 1622182, .RegUnitLaneMasks: 28, .IsConstant: 0, .IsArtificial: 0 },
862 { .Name: 302, .SubRegs: 1, .SuperRegs: 1208, .SubRegIndices: 1, .RegUnits: 4206, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
863 { .Name: 624, .SubRegs: 1, .SuperRegs: 1203, .SubRegIndices: 1, .RegUnits: 4207, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
864 { .Name: 911, .SubRegs: 1, .SuperRegs: 1198, .SubRegIndices: 1, .RegUnits: 4208, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
865 { .Name: 1189, .SubRegs: 1, .SuperRegs: 1193, .SubRegIndices: 1, .RegUnits: 4209, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
866 { .Name: 1461, .SubRegs: 1, .SuperRegs: 1188, .SubRegIndices: 1, .RegUnits: 4210, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
867 { .Name: 1718, .SubRegs: 1, .SuperRegs: 1183, .SubRegIndices: 1, .RegUnits: 4211, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
868 { .Name: 1978, .SubRegs: 1, .SuperRegs: 1178, .SubRegIndices: 1, .RegUnits: 4212, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
869 { .Name: 2229, .SubRegs: 1, .SuperRegs: 1173, .SubRegIndices: 1, .RegUnits: 4213, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
870 { .Name: 2482, .SubRegs: 1, .SuperRegs: 1168, .SubRegIndices: 1, .RegUnits: 4214, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
871 { .Name: 2706, .SubRegs: 1, .SuperRegs: 1163, .SubRegIndices: 1, .RegUnits: 4215, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
872 { .Name: 29, .SubRegs: 1, .SuperRegs: 1158, .SubRegIndices: 1, .RegUnits: 4216, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
873 { .Name: 375, .SubRegs: 1, .SuperRegs: 1153, .SubRegIndices: 1, .RegUnits: 4217, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
874 { .Name: 690, .SubRegs: 1, .SuperRegs: 1128, .SubRegIndices: 1, .RegUnits: 4218, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
875 { .Name: 984, .SubRegs: 1, .SuperRegs: 1123, .SubRegIndices: 1, .RegUnits: 4219, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
876 { .Name: 1255, .SubRegs: 1, .SuperRegs: 1118, .SubRegIndices: 1, .RegUnits: 4220, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
877 { .Name: 1528, .SubRegs: 1, .SuperRegs: 1113, .SubRegIndices: 1, .RegUnits: 4221, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
878 { .Name: 1778, .SubRegs: 1, .SuperRegs: 1148, .SubRegIndices: 1, .RegUnits: 4222, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
879 { .Name: 2045, .SubRegs: 1, .SuperRegs: 1143, .SubRegIndices: 1, .RegUnits: 4223, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
880 { .Name: 2289, .SubRegs: 1, .SuperRegs: 1138, .SubRegIndices: 1, .RegUnits: 4224, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
881 { .Name: 2549, .SubRegs: 1, .SuperRegs: 1133, .SubRegIndices: 1, .RegUnits: 4225, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
882 { .Name: 102, .SubRegs: 1, .SuperRegs: 1108, .SubRegIndices: 1, .RegUnits: 4226, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
883 { .Name: 440, .SubRegs: 1, .SuperRegs: 1103, .SubRegIndices: 1, .RegUnits: 4227, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
884 { .Name: 763, .SubRegs: 1, .SuperRegs: 1098, .SubRegIndices: 1, .RegUnits: 4228, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
885 { .Name: 1049, .SubRegs: 1, .SuperRegs: 1093, .SubRegIndices: 1, .RegUnits: 4229, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
886 { .Name: 1328, .SubRegs: 1, .SuperRegs: 1088, .SubRegIndices: 1, .RegUnits: 4230, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
887 { .Name: 1593, .SubRegs: 1, .SuperRegs: 1083, .SubRegIndices: 1, .RegUnits: 4231, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
888 { .Name: 1845, .SubRegs: 1, .SuperRegs: 1078, .SubRegIndices: 1, .RegUnits: 4232, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
889 { .Name: 2104, .SubRegs: 1, .SuperRegs: 1073, .SubRegIndices: 1, .RegUnits: 4233, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
890 { .Name: 2356, .SubRegs: 1, .SuperRegs: 1048, .SubRegIndices: 1, .RegUnits: 4234, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
891 { .Name: 2608, .SubRegs: 1, .SuperRegs: 1043, .SubRegIndices: 1, .RegUnits: 4235, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
892 { .Name: 169, .SubRegs: 1, .SuperRegs: 1038, .SubRegIndices: 1, .RegUnits: 4236, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
893 { .Name: 499, .SubRegs: 1, .SuperRegs: 1033, .SubRegIndices: 1, .RegUnits: 4237, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
894 { .Name: 801, .SubRegs: 1, .SuperRegs: 1068, .SubRegIndices: 1, .RegUnits: 4238, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
895 { .Name: 1079, .SubRegs: 1, .SuperRegs: 1063, .SubRegIndices: 1, .RegUnits: 4239, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
896 { .Name: 1366, .SubRegs: 1, .SuperRegs: 1058, .SubRegIndices: 1, .RegUnits: 4240, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
897 { .Name: 1623, .SubRegs: 1, .SuperRegs: 1053, .SubRegIndices: 1, .RegUnits: 4241, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
898 { .Name: 1883, .SubRegs: 1, .SuperRegs: 1028, .SubRegIndices: 1, .RegUnits: 4242, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
899 { .Name: 2134, .SubRegs: 1, .SuperRegs: 1023, .SubRegIndices: 1, .RegUnits: 4243, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
900 { .Name: 2394, .SubRegs: 1, .SuperRegs: 1018, .SubRegIndices: 1, .RegUnits: 4244, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
901 { .Name: 2638, .SubRegs: 1, .SuperRegs: 1013, .SubRegIndices: 1, .RegUnits: 4245, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
902 { .Name: 207, .SubRegs: 1, .SuperRegs: 1008, .SubRegIndices: 1, .RegUnits: 4246, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
903 { .Name: 529, .SubRegs: 1, .SuperRegs: 1003, .SubRegIndices: 1, .RegUnits: 4247, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
904 { .Name: 816, .SubRegs: 1, .SuperRegs: 998, .SubRegIndices: 1, .RegUnits: 4248, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
905 { .Name: 1094, .SubRegs: 1, .SuperRegs: 993, .SubRegIndices: 1, .RegUnits: 4249, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
906 { .Name: 1381, .SubRegs: 1, .SuperRegs: 968, .SubRegIndices: 1, .RegUnits: 4250, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
907 { .Name: 1638, .SubRegs: 1, .SuperRegs: 963, .SubRegIndices: 1, .RegUnits: 4251, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
908 { .Name: 1898, .SubRegs: 1, .SuperRegs: 958, .SubRegIndices: 1, .RegUnits: 4252, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
909 { .Name: 2149, .SubRegs: 1, .SuperRegs: 953, .SubRegIndices: 1, .RegUnits: 4253, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
910 { .Name: 2409, .SubRegs: 1, .SuperRegs: 988, .SubRegIndices: 1, .RegUnits: 4254, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
911 { .Name: 2653, .SubRegs: 1, .SuperRegs: 983, .SubRegIndices: 1, .RegUnits: 4255, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
912 { .Name: 222, .SubRegs: 1, .SuperRegs: 978, .SubRegIndices: 1, .RegUnits: 4256, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
913 { .Name: 544, .SubRegs: 1, .SuperRegs: 973, .SubRegIndices: 1, .RegUnits: 4257, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
914 { .Name: 831, .SubRegs: 1, .SuperRegs: 948, .SubRegIndices: 1, .RegUnits: 4258, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
915 { .Name: 1109, .SubRegs: 1, .SuperRegs: 943, .SubRegIndices: 1, .RegUnits: 4259, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
916 { .Name: 1396, .SubRegs: 1, .SuperRegs: 938, .SubRegIndices: 1, .RegUnits: 4260, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
917 { .Name: 1653, .SubRegs: 1, .SuperRegs: 933, .SubRegIndices: 1, .RegUnits: 4261, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
918 { .Name: 1913, .SubRegs: 1, .SuperRegs: 928, .SubRegIndices: 1, .RegUnits: 4262, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
919 { .Name: 2164, .SubRegs: 1, .SuperRegs: 923, .SubRegIndices: 1, .RegUnits: 4263, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
920 { .Name: 2424, .SubRegs: 1, .SuperRegs: 918, .SubRegIndices: 1, .RegUnits: 4264, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
921 { .Name: 2668, .SubRegs: 1, .SuperRegs: 913, .SubRegIndices: 1, .RegUnits: 4265, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
922 { .Name: 237, .SubRegs: 1, .SuperRegs: 908, .SubRegIndices: 1, .RegUnits: 4266, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
923 { .Name: 559, .SubRegs: 1, .SuperRegs: 903, .SubRegIndices: 1, .RegUnits: 4267, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
924 { .Name: 846, .SubRegs: 1, .SuperRegs: 898, .SubRegIndices: 1, .RegUnits: 4268, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
925 { .Name: 1124, .SubRegs: 1, .SuperRegs: 893, .SubRegIndices: 1, .RegUnits: 4269, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
926 { .Name: 330, .SubRegs: 100, .SuperRegs: 1204, .SubRegIndices: 5, .RegUnits: 401518, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
927 { .Name: 652, .SubRegs: 107, .SuperRegs: 1194, .SubRegIndices: 5, .RegUnits: 401520, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
928 { .Name: 939, .SubRegs: 110, .SuperRegs: 1184, .SubRegIndices: 5, .RegUnits: 401522, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
929 { .Name: 1217, .SubRegs: 125, .SuperRegs: 1174, .SubRegIndices: 5, .RegUnits: 401524, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
930 { .Name: 1483, .SubRegs: 128, .SuperRegs: 1164, .SubRegIndices: 5, .RegUnits: 401526, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
931 { .Name: 1740, .SubRegs: 135, .SuperRegs: 1154, .SubRegIndices: 5, .RegUnits: 401528, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
932 { .Name: 2000, .SubRegs: 138, .SuperRegs: 1124, .SubRegIndices: 5, .RegUnits: 401530, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
933 { .Name: 2251, .SubRegs: 169, .SuperRegs: 1114, .SubRegIndices: 5, .RegUnits: 401532, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
934 { .Name: 2504, .SubRegs: 172, .SuperRegs: 1144, .SubRegIndices: 5, .RegUnits: 401534, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
935 { .Name: 2728, .SubRegs: 179, .SuperRegs: 1134, .SubRegIndices: 5, .RegUnits: 401536, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
936 { .Name: 55, .SubRegs: 182, .SuperRegs: 1104, .SubRegIndices: 5, .RegUnits: 401538, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
937 { .Name: 401, .SubRegs: 197, .SuperRegs: 1094, .SubRegIndices: 5, .RegUnits: 401540, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
938 { .Name: 716, .SubRegs: 200, .SuperRegs: 1084, .SubRegIndices: 5, .RegUnits: 401542, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
939 { .Name: 1010, .SubRegs: 207, .SuperRegs: 1074, .SubRegIndices: 5, .RegUnits: 401544, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
940 { .Name: 1281, .SubRegs: 210, .SuperRegs: 1044, .SubRegIndices: 5, .RegUnits: 401546, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
941 { .Name: 1554, .SubRegs: 241, .SuperRegs: 1034, .SubRegIndices: 5, .RegUnits: 401548, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
942 { .Name: 1798, .SubRegs: 244, .SuperRegs: 1064, .SubRegIndices: 5, .RegUnits: 401550, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
943 { .Name: 2065, .SubRegs: 251, .SuperRegs: 1054, .SubRegIndices: 5, .RegUnits: 401552, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
944 { .Name: 2309, .SubRegs: 254, .SuperRegs: 1024, .SubRegIndices: 5, .RegUnits: 401554, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
945 { .Name: 2569, .SubRegs: 269, .SuperRegs: 1014, .SubRegIndices: 5, .RegUnits: 401556, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
946 { .Name: 122, .SubRegs: 272, .SuperRegs: 1004, .SubRegIndices: 5, .RegUnits: 401558, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
947 { .Name: 460, .SubRegs: 279, .SuperRegs: 994, .SubRegIndices: 5, .RegUnits: 401560, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
948 { .Name: 783, .SubRegs: 282, .SuperRegs: 964, .SubRegIndices: 5, .RegUnits: 401562, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
949 { .Name: 1069, .SubRegs: 313, .SuperRegs: 954, .SubRegIndices: 5, .RegUnits: 401564, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
950 { .Name: 1348, .SubRegs: 316, .SuperRegs: 984, .SubRegIndices: 5, .RegUnits: 401566, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
951 { .Name: 1613, .SubRegs: 323, .SuperRegs: 974, .SubRegIndices: 5, .RegUnits: 401568, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
952 { .Name: 1865, .SubRegs: 326, .SuperRegs: 944, .SubRegIndices: 5, .RegUnits: 401570, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
953 { .Name: 2124, .SubRegs: 341, .SuperRegs: 934, .SubRegIndices: 5, .RegUnits: 401572, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
954 { .Name: 2376, .SubRegs: 344, .SuperRegs: 924, .SubRegIndices: 5, .RegUnits: 401574, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
955 { .Name: 2628, .SubRegs: 351, .SuperRegs: 914, .SubRegIndices: 5, .RegUnits: 401576, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
956 { .Name: 189, .SubRegs: 354, .SuperRegs: 904, .SubRegIndices: 5, .RegUnits: 401578, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
957 { .Name: 519, .SubRegs: 385, .SuperRegs: 894, .SubRegIndices: 5, .RegUnits: 401580, .RegUnitLaneMasks: 4, .IsConstant: 0, .IsArtificial: 0 },
958 { .Name: 318, .SubRegs: 141, .SuperRegs: 1, .SubRegIndices: 53, .RegUnits: 1589358, .RegUnitLaneMasks: 36, .IsConstant: 0, .IsArtificial: 0 },
959 { .Name: 640, .SubRegs: 213, .SuperRegs: 1, .SubRegIndices: 53, .RegUnits: 1589374, .RegUnitLaneMasks: 36, .IsConstant: 0, .IsArtificial: 0 },
960 { .Name: 927, .SubRegs: 285, .SuperRegs: 1, .SubRegIndices: 53, .RegUnits: 1589390, .RegUnitLaneMasks: 36, .IsConstant: 0, .IsArtificial: 0 },
961 { .Name: 1205, .SubRegs: 357, .SuperRegs: 1, .SubRegIndices: 53, .RegUnits: 1589406, .RegUnitLaneMasks: 36, .IsConstant: 0, .IsArtificial: 0 },
962 { .Name: 265, .SubRegs: 1, .SuperRegs: 1357, .SubRegIndices: 1, .RegUnits: 4109, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
963 { .Name: 587, .SubRegs: 1, .SuperRegs: 1351, .SubRegIndices: 1, .RegUnits: 4111, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
964 { .Name: 874, .SubRegs: 1, .SuperRegs: 1345, .SubRegIndices: 1, .RegUnits: 4113, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
965 { .Name: 1152, .SubRegs: 1, .SuperRegs: 1339, .SubRegIndices: 1, .RegUnits: 4115, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
966 { .Name: 1424, .SubRegs: 1, .SuperRegs: 1339, .SubRegIndices: 1, .RegUnits: 4117, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
967 { .Name: 1681, .SubRegs: 1, .SuperRegs: 1333, .SubRegIndices: 1, .RegUnits: 4119, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
968 { .Name: 1941, .SubRegs: 1, .SuperRegs: 1327, .SubRegIndices: 1, .RegUnits: 4121, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
969 { .Name: 2192, .SubRegs: 1, .SuperRegs: 1321, .SubRegIndices: 1, .RegUnits: 4123, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
970 { .Name: 2440, .SubRegs: 1, .SuperRegs: 1321, .SubRegIndices: 1, .RegUnits: 4125, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
971 { .Name: 2684, .SubRegs: 1, .SuperRegs: 1315, .SubRegIndices: 1, .RegUnits: 4127, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
972 { .Name: 1, .SubRegs: 1, .SuperRegs: 1309, .SubRegIndices: 1, .RegUnits: 4129, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
973 { .Name: 347, .SubRegs: 1, .SuperRegs: 1303, .SubRegIndices: 1, .RegUnits: 4131, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
974 { .Name: 662, .SubRegs: 1, .SuperRegs: 1303, .SubRegIndices: 1, .RegUnits: 4133, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
975 { .Name: 956, .SubRegs: 1, .SuperRegs: 1297, .SubRegIndices: 1, .RegUnits: 4135, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
976 { .Name: 1227, .SubRegs: 1, .SuperRegs: 1291, .SubRegIndices: 1, .RegUnits: 4137, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
977 { .Name: 1500, .SubRegs: 1, .SuperRegs: 1285, .SubRegIndices: 1, .RegUnits: 4139, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
978 { .Name: 1750, .SubRegs: 1, .SuperRegs: 1285, .SubRegIndices: 1, .RegUnits: 4141, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
979 { .Name: 2017, .SubRegs: 1, .SuperRegs: 1279, .SubRegIndices: 1, .RegUnits: 4143, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
980 { .Name: 2261, .SubRegs: 1, .SuperRegs: 1273, .SubRegIndices: 1, .RegUnits: 4145, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
981 { .Name: 2521, .SubRegs: 1, .SuperRegs: 1267, .SubRegIndices: 1, .RegUnits: 4147, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
982 { .Name: 74, .SubRegs: 1, .SuperRegs: 1267, .SubRegIndices: 1, .RegUnits: 4149, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
983 { .Name: 412, .SubRegs: 1, .SuperRegs: 1261, .SubRegIndices: 1, .RegUnits: 4151, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
984 { .Name: 735, .SubRegs: 1, .SuperRegs: 1255, .SubRegIndices: 1, .RegUnits: 4153, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
985 { .Name: 1021, .SubRegs: 1, .SuperRegs: 1249, .SubRegIndices: 1, .RegUnits: 4155, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
986 { .Name: 1300, .SubRegs: 1, .SuperRegs: 1249, .SubRegIndices: 1, .RegUnits: 4157, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
987 { .Name: 1565, .SubRegs: 1, .SuperRegs: 1243, .SubRegIndices: 1, .RegUnits: 4159, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
988 { .Name: 1817, .SubRegs: 1, .SuperRegs: 1237, .SubRegIndices: 1, .RegUnits: 4161, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
989 { .Name: 2076, .SubRegs: 1, .SuperRegs: 1231, .SubRegIndices: 1, .RegUnits: 4163, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
990 { .Name: 2328, .SubRegs: 1, .SuperRegs: 1231, .SubRegIndices: 1, .RegUnits: 4165, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
991 { .Name: 2580, .SubRegs: 1, .SuperRegs: 1225, .SubRegIndices: 1, .RegUnits: 4167, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
992 { .Name: 141, .SubRegs: 1, .SuperRegs: 1219, .SubRegIndices: 1, .RegUnits: 4169, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
993 { .Name: 471, .SubRegs: 1, .SuperRegs: 1213, .SubRegIndices: 1, .RegUnits: 4171, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
994 { .Name: 269, .SubRegs: 1, .SuperRegs: 1589, .SubRegIndices: 1, .RegUnits: 4110, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
995 { .Name: 591, .SubRegs: 1, .SuperRegs: 1584, .SubRegIndices: 1, .RegUnits: 4112, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
996 { .Name: 878, .SubRegs: 1, .SuperRegs: 1579, .SubRegIndices: 1, .RegUnits: 4114, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
997 { .Name: 1156, .SubRegs: 1, .SuperRegs: 1574, .SubRegIndices: 1, .RegUnits: 4116, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
998 { .Name: 1428, .SubRegs: 1, .SuperRegs: 1574, .SubRegIndices: 1, .RegUnits: 4118, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
999 { .Name: 1685, .SubRegs: 1, .SuperRegs: 1569, .SubRegIndices: 1, .RegUnits: 4120, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1000 { .Name: 1945, .SubRegs: 1, .SuperRegs: 1564, .SubRegIndices: 1, .RegUnits: 4122, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1001 { .Name: 2196, .SubRegs: 1, .SuperRegs: 1559, .SubRegIndices: 1, .RegUnits: 4124, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1002 { .Name: 2444, .SubRegs: 1, .SuperRegs: 1559, .SubRegIndices: 1, .RegUnits: 4126, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1003 { .Name: 2688, .SubRegs: 1, .SuperRegs: 1554, .SubRegIndices: 1, .RegUnits: 4128, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1004 { .Name: 6, .SubRegs: 1, .SuperRegs: 1549, .SubRegIndices: 1, .RegUnits: 4130, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1005 { .Name: 352, .SubRegs: 1, .SuperRegs: 1544, .SubRegIndices: 1, .RegUnits: 4132, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1006 { .Name: 667, .SubRegs: 1, .SuperRegs: 1544, .SubRegIndices: 1, .RegUnits: 4134, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1007 { .Name: 961, .SubRegs: 1, .SuperRegs: 1539, .SubRegIndices: 1, .RegUnits: 4136, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1008 { .Name: 1232, .SubRegs: 1, .SuperRegs: 1534, .SubRegIndices: 1, .RegUnits: 4138, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1009 { .Name: 1505, .SubRegs: 1, .SuperRegs: 1529, .SubRegIndices: 1, .RegUnits: 4140, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1010 { .Name: 1755, .SubRegs: 1, .SuperRegs: 1529, .SubRegIndices: 1, .RegUnits: 4142, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1011 { .Name: 2022, .SubRegs: 1, .SuperRegs: 1524, .SubRegIndices: 1, .RegUnits: 4144, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1012 { .Name: 2266, .SubRegs: 1, .SuperRegs: 1519, .SubRegIndices: 1, .RegUnits: 4146, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1013 { .Name: 2526, .SubRegs: 1, .SuperRegs: 1514, .SubRegIndices: 1, .RegUnits: 4148, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1014 { .Name: 79, .SubRegs: 1, .SuperRegs: 1514, .SubRegIndices: 1, .RegUnits: 4150, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1015 { .Name: 417, .SubRegs: 1, .SuperRegs: 1509, .SubRegIndices: 1, .RegUnits: 4152, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1016 { .Name: 740, .SubRegs: 1, .SuperRegs: 1504, .SubRegIndices: 1, .RegUnits: 4154, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1017 { .Name: 1026, .SubRegs: 1, .SuperRegs: 1499, .SubRegIndices: 1, .RegUnits: 4156, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1018 { .Name: 1305, .SubRegs: 1, .SuperRegs: 1499, .SubRegIndices: 1, .RegUnits: 4158, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1019 { .Name: 1570, .SubRegs: 1, .SuperRegs: 1494, .SubRegIndices: 1, .RegUnits: 4160, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1020 { .Name: 1822, .SubRegs: 1, .SuperRegs: 1489, .SubRegIndices: 1, .RegUnits: 4162, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1021 { .Name: 2081, .SubRegs: 1, .SuperRegs: 1484, .SubRegIndices: 1, .RegUnits: 4164, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1022 { .Name: 2333, .SubRegs: 1, .SuperRegs: 1484, .SubRegIndices: 1, .RegUnits: 4166, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1023 { .Name: 2585, .SubRegs: 1, .SuperRegs: 1479, .SubRegIndices: 1, .RegUnits: 4168, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1024 { .Name: 146, .SubRegs: 1, .SuperRegs: 1474, .SubRegIndices: 1, .RegUnits: 4170, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1025 { .Name: 476, .SubRegs: 1, .SuperRegs: 1469, .SubRegIndices: 1, .RegUnits: 4172, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1026 { .Name: 2463, .SubRegs: 90, .SuperRegs: 1, .SubRegIndices: 0, .RegUnits: 4101, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1027 { .Name: 339, .SubRegs: 97, .SuperRegs: 1, .SubRegIndices: 7, .RegUnits: 1654797, .RegUnitLaneMasks: 6, .IsConstant: 0, .IsArtificial: 0 },
1028 { .Name: 948, .SubRegs: 100, .SuperRegs: 1, .SubRegIndices: 7, .RegUnits: 1654801, .RegUnitLaneMasks: 6, .IsConstant: 0, .IsArtificial: 0 },
1029 { .Name: 1492, .SubRegs: 107, .SuperRegs: 1, .SubRegIndices: 7, .RegUnits: 1654805, .RegUnitLaneMasks: 6, .IsConstant: 0, .IsArtificial: 0 },
1030 { .Name: 2009, .SubRegs: 110, .SuperRegs: 1, .SubRegIndices: 7, .RegUnits: 1654809, .RegUnitLaneMasks: 6, .IsConstant: 0, .IsArtificial: 0 },
1031 { .Name: 2513, .SubRegs: 125, .SuperRegs: 1, .SubRegIndices: 7, .RegUnits: 1654813, .RegUnitLaneMasks: 6, .IsConstant: 0, .IsArtificial: 0 },
1032 { .Name: 65, .SubRegs: 128, .SuperRegs: 1, .SubRegIndices: 7, .RegUnits: 1654817, .RegUnitLaneMasks: 6, .IsConstant: 0, .IsArtificial: 0 },
1033 { .Name: 726, .SubRegs: 135, .SuperRegs: 1, .SubRegIndices: 7, .RegUnits: 1654821, .RegUnitLaneMasks: 6, .IsConstant: 0, .IsArtificial: 0 },
1034 { .Name: 1291, .SubRegs: 138, .SuperRegs: 1, .SubRegIndices: 7, .RegUnits: 1654825, .RegUnitLaneMasks: 6, .IsConstant: 0, .IsArtificial: 0 },
1035 { .Name: 1808, .SubRegs: 169, .SuperRegs: 1, .SubRegIndices: 7, .RegUnits: 1654829, .RegUnitLaneMasks: 6, .IsConstant: 0, .IsArtificial: 0 },
1036 { .Name: 2319, .SubRegs: 172, .SuperRegs: 1, .SubRegIndices: 7, .RegUnits: 1654833, .RegUnitLaneMasks: 6, .IsConstant: 0, .IsArtificial: 0 },
1037 { .Name: 132, .SubRegs: 179, .SuperRegs: 1, .SubRegIndices: 7, .RegUnits: 1654837, .RegUnitLaneMasks: 6, .IsConstant: 0, .IsArtificial: 0 },
1038 { .Name: 793, .SubRegs: 182, .SuperRegs: 1, .SubRegIndices: 7, .RegUnits: 1654841, .RegUnitLaneMasks: 6, .IsConstant: 0, .IsArtificial: 0 },
1039 { .Name: 1358, .SubRegs: 197, .SuperRegs: 1, .SubRegIndices: 7, .RegUnits: 1654845, .RegUnitLaneMasks: 6, .IsConstant: 0, .IsArtificial: 0 },
1040 { .Name: 1875, .SubRegs: 200, .SuperRegs: 1, .SubRegIndices: 7, .RegUnits: 1654849, .RegUnitLaneMasks: 6, .IsConstant: 0, .IsArtificial: 0 },
1041 { .Name: 2386, .SubRegs: 207, .SuperRegs: 1, .SubRegIndices: 7, .RegUnits: 1654853, .RegUnitLaneMasks: 6, .IsConstant: 0, .IsArtificial: 0 },
1042 { .Name: 199, .SubRegs: 210, .SuperRegs: 1, .SubRegIndices: 7, .RegUnits: 1654857, .RegUnitLaneMasks: 6, .IsConstant: 0, .IsArtificial: 0 },
1043 { .Name: 270, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4270, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1044 { .Name: 592, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4271, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1045 { .Name: 879, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4272, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1046 { .Name: 1157, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4273, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1047 { .Name: 1429, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4274, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1048 { .Name: 1686, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4275, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1049 { .Name: 1946, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4276, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1050 { .Name: 2197, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4277, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1051 { .Name: 2445, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4278, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1052 { .Name: 2689, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4279, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1053 { .Name: 7, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4280, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1054 { .Name: 353, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4281, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1055 { .Name: 668, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4282, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1056 { .Name: 962, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4283, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1057 { .Name: 1233, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4284, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1058 { .Name: 1506, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4285, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1059 { .Name: 1756, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4286, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1060 { .Name: 2023, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4287, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1061 { .Name: 2267, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4288, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1062 { .Name: 2527, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4289, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1063 { .Name: 80, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4290, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1064 { .Name: 418, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4291, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1065 { .Name: 741, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4292, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1066 { .Name: 1027, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4293, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1067 { .Name: 1306, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4294, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1068 { .Name: 1571, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4295, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1069 { .Name: 1823, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4296, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1070 { .Name: 2082, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4297, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1071 { .Name: 2334, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4298, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1072 { .Name: 2586, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4299, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1073 { .Name: 147, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4300, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1074 { .Name: 477, .SubRegs: 1, .SuperRegs: 891, .SubRegIndices: 1, .RegUnits: 4301, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1075 { .Name: 2467, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 6008839, .RegUnitLaneMasks: 54, .IsConstant: 0, .IsArtificial: 0 },
1076 { .Name: 288, .SubRegs: 1, .SuperRegs: 889, .SubRegIndices: 1, .RegUnits: 4303, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1077 { .Name: 610, .SubRegs: 1, .SuperRegs: 885, .SubRegIndices: 1, .RegUnits: 4304, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1078 { .Name: 897, .SubRegs: 1, .SuperRegs: 885, .SubRegIndices: 1, .RegUnits: 4305, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1079 { .Name: 1175, .SubRegs: 1, .SuperRegs: 881, .SubRegIndices: 1, .RegUnits: 4306, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1080 { .Name: 1447, .SubRegs: 1, .SuperRegs: 881, .SubRegIndices: 1, .RegUnits: 4307, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1081 { .Name: 1704, .SubRegs: 1, .SuperRegs: 877, .SubRegIndices: 1, .RegUnits: 4308, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1082 { .Name: 1964, .SubRegs: 1, .SuperRegs: 877, .SubRegIndices: 1, .RegUnits: 4309, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1083 { .Name: 2215, .SubRegs: 1, .SuperRegs: 873, .SubRegIndices: 1, .RegUnits: 4310, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1084 { .Name: 2468, .SubRegs: 1, .SuperRegs: 873, .SubRegIndices: 1, .RegUnits: 4311, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1085 { .Name: 2697, .SubRegs: 1, .SuperRegs: 869, .SubRegIndices: 1, .RegUnits: 4312, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1086 { .Name: 17, .SubRegs: 1, .SuperRegs: 869, .SubRegIndices: 1, .RegUnits: 4313, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1087 { .Name: 363, .SubRegs: 1, .SuperRegs: 865, .SubRegIndices: 1, .RegUnits: 4314, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1088 { .Name: 678, .SubRegs: 1, .SuperRegs: 865, .SubRegIndices: 1, .RegUnits: 4315, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1089 { .Name: 972, .SubRegs: 1, .SuperRegs: 861, .SubRegIndices: 1, .RegUnits: 4316, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1090 { .Name: 1243, .SubRegs: 1, .SuperRegs: 861, .SubRegIndices: 1, .RegUnits: 4317, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1091 { .Name: 1516, .SubRegs: 1, .SuperRegs: 857, .SubRegIndices: 1, .RegUnits: 4318, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1092 { .Name: 1766, .SubRegs: 1, .SuperRegs: 857, .SubRegIndices: 1, .RegUnits: 4319, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1093 { .Name: 2033, .SubRegs: 1, .SuperRegs: 853, .SubRegIndices: 1, .RegUnits: 4320, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1094 { .Name: 2277, .SubRegs: 1, .SuperRegs: 853, .SubRegIndices: 1, .RegUnits: 4321, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1095 { .Name: 2537, .SubRegs: 1, .SuperRegs: 849, .SubRegIndices: 1, .RegUnits: 4322, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1096 { .Name: 90, .SubRegs: 1, .SuperRegs: 849, .SubRegIndices: 1, .RegUnits: 4323, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1097 { .Name: 428, .SubRegs: 1, .SuperRegs: 845, .SubRegIndices: 1, .RegUnits: 4324, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1098 { .Name: 751, .SubRegs: 1, .SuperRegs: 845, .SubRegIndices: 1, .RegUnits: 4325, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1099 { .Name: 1037, .SubRegs: 1, .SuperRegs: 841, .SubRegIndices: 1, .RegUnits: 4326, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1100 { .Name: 1316, .SubRegs: 1, .SuperRegs: 841, .SubRegIndices: 1, .RegUnits: 4327, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1101 { .Name: 1581, .SubRegs: 1, .SuperRegs: 837, .SubRegIndices: 1, .RegUnits: 4328, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1102 { .Name: 1833, .SubRegs: 1, .SuperRegs: 837, .SubRegIndices: 1, .RegUnits: 4329, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1103 { .Name: 2092, .SubRegs: 1, .SuperRegs: 833, .SubRegIndices: 1, .RegUnits: 4330, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1104 { .Name: 2344, .SubRegs: 1, .SuperRegs: 833, .SubRegIndices: 1, .RegUnits: 4331, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1105 { .Name: 2596, .SubRegs: 1, .SuperRegs: 829, .SubRegIndices: 1, .RegUnits: 4332, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1106 { .Name: 157, .SubRegs: 1, .SuperRegs: 829, .SubRegIndices: 1, .RegUnits: 4333, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1107 { .Name: 487, .SubRegs: 1, .SuperRegs: 825, .SubRegIndices: 1, .RegUnits: 4334, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1108 { .Name: 296, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371182, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1109 { .Name: 618, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371183, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1110 { .Name: 905, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371184, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1111 { .Name: 1183, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371185, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1112 { .Name: 1455, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371186, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1113 { .Name: 1712, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371187, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1114 { .Name: 1972, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371188, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1115 { .Name: 2223, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371189, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1116 { .Name: 2476, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371190, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1117 { .Name: 2700, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371191, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1118 { .Name: 21, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371192, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1119 { .Name: 367, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371193, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1120 { .Name: 682, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371194, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1121 { .Name: 976, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371195, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1122 { .Name: 1247, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371196, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1123 { .Name: 1520, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371197, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1124 { .Name: 1770, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371198, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1125 { .Name: 2037, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371199, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1126 { .Name: 2281, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371200, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1127 { .Name: 2541, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371201, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1128 { .Name: 94, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371202, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1129 { .Name: 432, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371203, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1130 { .Name: 755, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371204, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1131 { .Name: 1041, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371205, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1132 { .Name: 1320, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371206, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1133 { .Name: 1585, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371207, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1134 { .Name: 1837, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371208, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1135 { .Name: 2096, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371209, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1136 { .Name: 2348, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371210, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1137 { .Name: 2600, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371211, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1138 { .Name: 161, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371212, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1139 { .Name: 491, .SubRegs: 92, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 3371213, .RegUnitLaneMasks: 0, .IsConstant: 0, .IsArtificial: 0 },
1140 { .Name: 252, .SubRegs: 422, .SuperRegs: 1, .SubRegIndices: 19, .RegUnits: 1622029, .RegUnitLaneMasks: 16, .IsConstant: 0, .IsArtificial: 0 },
1141 { .Name: 574, .SubRegs: 459, .SuperRegs: 1, .SubRegIndices: 19, .RegUnits: 1622037, .RegUnitLaneMasks: 16, .IsConstant: 0, .IsArtificial: 0 },
1142 { .Name: 861, .SubRegs: 496, .SuperRegs: 1, .SubRegIndices: 19, .RegUnits: 1622045, .RegUnitLaneMasks: 16, .IsConstant: 0, .IsArtificial: 0 },
1143 { .Name: 1139, .SubRegs: 533, .SuperRegs: 1, .SubRegIndices: 19, .RegUnits: 1622053, .RegUnitLaneMasks: 16, .IsConstant: 0, .IsArtificial: 0 },
1144 { .Name: 1411, .SubRegs: 570, .SuperRegs: 1, .SubRegIndices: 19, .RegUnits: 1622061, .RegUnitLaneMasks: 16, .IsConstant: 0, .IsArtificial: 0 },
1145 { .Name: 1668, .SubRegs: 607, .SuperRegs: 1, .SubRegIndices: 19, .RegUnits: 1622069, .RegUnitLaneMasks: 16, .IsConstant: 0, .IsArtificial: 0 },
1146 { .Name: 1928, .SubRegs: 644, .SuperRegs: 1, .SubRegIndices: 19, .RegUnits: 1622077, .RegUnitLaneMasks: 16, .IsConstant: 0, .IsArtificial: 0 },
1147 { .Name: 2179, .SubRegs: 681, .SuperRegs: 1, .SubRegIndices: 19, .RegUnits: 1622085, .RegUnitLaneMasks: 16, .IsConstant: 0, .IsArtificial: 0 },
1148 { .Name: 299, .SubRegs: 715, .SuperRegs: 1460, .SubRegIndices: 3, .RegUnits: 401647, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1149 { .Name: 621, .SubRegs: 715, .SuperRegs: 1454, .SubRegIndices: 3, .RegUnits: 401649, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1150 { .Name: 908, .SubRegs: 715, .SuperRegs: 1454, .SubRegIndices: 3, .RegUnits: 401651, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1151 { .Name: 1186, .SubRegs: 715, .SuperRegs: 1448, .SubRegIndices: 3, .RegUnits: 401653, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1152 { .Name: 1458, .SubRegs: 715, .SuperRegs: 1448, .SubRegIndices: 3, .RegUnits: 401655, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1153 { .Name: 1715, .SubRegs: 715, .SuperRegs: 1442, .SubRegIndices: 3, .RegUnits: 401657, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1154 { .Name: 1975, .SubRegs: 715, .SuperRegs: 1442, .SubRegIndices: 3, .RegUnits: 401659, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1155 { .Name: 2226, .SubRegs: 715, .SuperRegs: 1436, .SubRegIndices: 3, .RegUnits: 401661, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1156 { .Name: 2479, .SubRegs: 715, .SuperRegs: 1436, .SubRegIndices: 3, .RegUnits: 401663, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1157 { .Name: 2703, .SubRegs: 715, .SuperRegs: 1430, .SubRegIndices: 3, .RegUnits: 401665, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1158 { .Name: 25, .SubRegs: 715, .SuperRegs: 1430, .SubRegIndices: 3, .RegUnits: 401667, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1159 { .Name: 371, .SubRegs: 715, .SuperRegs: 1424, .SubRegIndices: 3, .RegUnits: 401669, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1160 { .Name: 686, .SubRegs: 715, .SuperRegs: 1424, .SubRegIndices: 3, .RegUnits: 401671, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1161 { .Name: 980, .SubRegs: 715, .SuperRegs: 1418, .SubRegIndices: 3, .RegUnits: 401673, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1162 { .Name: 1251, .SubRegs: 715, .SuperRegs: 1418, .SubRegIndices: 3, .RegUnits: 401675, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1163 { .Name: 1524, .SubRegs: 715, .SuperRegs: 1412, .SubRegIndices: 3, .RegUnits: 401677, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1164 { .Name: 1774, .SubRegs: 715, .SuperRegs: 1412, .SubRegIndices: 3, .RegUnits: 401679, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1165 { .Name: 2041, .SubRegs: 715, .SuperRegs: 1406, .SubRegIndices: 3, .RegUnits: 401681, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1166 { .Name: 2285, .SubRegs: 715, .SuperRegs: 1406, .SubRegIndices: 3, .RegUnits: 401683, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1167 { .Name: 2545, .SubRegs: 715, .SuperRegs: 1400, .SubRegIndices: 3, .RegUnits: 401685, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1168 { .Name: 98, .SubRegs: 715, .SuperRegs: 1400, .SubRegIndices: 3, .RegUnits: 401687, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1169 { .Name: 436, .SubRegs: 715, .SuperRegs: 1394, .SubRegIndices: 3, .RegUnits: 401689, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1170 { .Name: 759, .SubRegs: 715, .SuperRegs: 1394, .SubRegIndices: 3, .RegUnits: 401691, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1171 { .Name: 1045, .SubRegs: 715, .SuperRegs: 1388, .SubRegIndices: 3, .RegUnits: 401693, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1172 { .Name: 1324, .SubRegs: 715, .SuperRegs: 1388, .SubRegIndices: 3, .RegUnits: 401695, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1173 { .Name: 1589, .SubRegs: 715, .SuperRegs: 1382, .SubRegIndices: 3, .RegUnits: 401697, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1174 { .Name: 1841, .SubRegs: 715, .SuperRegs: 1382, .SubRegIndices: 3, .RegUnits: 401699, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1175 { .Name: 2100, .SubRegs: 715, .SuperRegs: 1376, .SubRegIndices: 3, .RegUnits: 401701, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1176 { .Name: 2352, .SubRegs: 715, .SuperRegs: 1376, .SubRegIndices: 3, .RegUnits: 401703, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1177 { .Name: 2604, .SubRegs: 715, .SuperRegs: 1370, .SubRegIndices: 3, .RegUnits: 401705, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1178 { .Name: 165, .SubRegs: 715, .SuperRegs: 1370, .SubRegIndices: 3, .RegUnits: 401707, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1179 { .Name: 495, .SubRegs: 715, .SuperRegs: 1364, .SubRegIndices: 3, .RegUnits: 401709, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1180 { .Name: 264, .SubRegs: 1, .SuperRegs: 1462, .SubRegIndices: 1, .RegUnits: 4335, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1181 { .Name: 586, .SubRegs: 1, .SuperRegs: 1456, .SubRegIndices: 1, .RegUnits: 4337, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1182 { .Name: 873, .SubRegs: 1, .SuperRegs: 1456, .SubRegIndices: 1, .RegUnits: 4339, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1183 { .Name: 1151, .SubRegs: 1, .SuperRegs: 1450, .SubRegIndices: 1, .RegUnits: 4341, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1184 { .Name: 1423, .SubRegs: 1, .SuperRegs: 1450, .SubRegIndices: 1, .RegUnits: 4343, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1185 { .Name: 1680, .SubRegs: 1, .SuperRegs: 1444, .SubRegIndices: 1, .RegUnits: 4345, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1186 { .Name: 1940, .SubRegs: 1, .SuperRegs: 1444, .SubRegIndices: 1, .RegUnits: 4347, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1187 { .Name: 2191, .SubRegs: 1, .SuperRegs: 1438, .SubRegIndices: 1, .RegUnits: 4349, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1188 { .Name: 2439, .SubRegs: 1, .SuperRegs: 1438, .SubRegIndices: 1, .RegUnits: 4351, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1189 { .Name: 2683, .SubRegs: 1, .SuperRegs: 1432, .SubRegIndices: 1, .RegUnits: 4353, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1190 { .Name: 0, .SubRegs: 1, .SuperRegs: 1432, .SubRegIndices: 1, .RegUnits: 4355, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1191 { .Name: 346, .SubRegs: 1, .SuperRegs: 1426, .SubRegIndices: 1, .RegUnits: 4357, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1192 { .Name: 661, .SubRegs: 1, .SuperRegs: 1426, .SubRegIndices: 1, .RegUnits: 4359, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1193 { .Name: 955, .SubRegs: 1, .SuperRegs: 1420, .SubRegIndices: 1, .RegUnits: 4361, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1194 { .Name: 1226, .SubRegs: 1, .SuperRegs: 1420, .SubRegIndices: 1, .RegUnits: 4363, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1195 { .Name: 1499, .SubRegs: 1, .SuperRegs: 1414, .SubRegIndices: 1, .RegUnits: 4365, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1196 { .Name: 1749, .SubRegs: 1, .SuperRegs: 1414, .SubRegIndices: 1, .RegUnits: 4367, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1197 { .Name: 2016, .SubRegs: 1, .SuperRegs: 1408, .SubRegIndices: 1, .RegUnits: 4369, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1198 { .Name: 2260, .SubRegs: 1, .SuperRegs: 1408, .SubRegIndices: 1, .RegUnits: 4371, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1199 { .Name: 2520, .SubRegs: 1, .SuperRegs: 1402, .SubRegIndices: 1, .RegUnits: 4373, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1200 { .Name: 73, .SubRegs: 1, .SuperRegs: 1402, .SubRegIndices: 1, .RegUnits: 4375, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1201 { .Name: 411, .SubRegs: 1, .SuperRegs: 1396, .SubRegIndices: 1, .RegUnits: 4377, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1202 { .Name: 734, .SubRegs: 1, .SuperRegs: 1396, .SubRegIndices: 1, .RegUnits: 4379, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1203 { .Name: 1020, .SubRegs: 1, .SuperRegs: 1390, .SubRegIndices: 1, .RegUnits: 4381, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1204 { .Name: 1299, .SubRegs: 1, .SuperRegs: 1390, .SubRegIndices: 1, .RegUnits: 4383, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1205 { .Name: 1564, .SubRegs: 1, .SuperRegs: 1384, .SubRegIndices: 1, .RegUnits: 4385, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1206 { .Name: 1816, .SubRegs: 1, .SuperRegs: 1384, .SubRegIndices: 1, .RegUnits: 4387, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1207 { .Name: 2075, .SubRegs: 1, .SuperRegs: 1378, .SubRegIndices: 1, .RegUnits: 4389, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1208 { .Name: 2327, .SubRegs: 1, .SuperRegs: 1378, .SubRegIndices: 1, .RegUnits: 4391, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1209 { .Name: 2579, .SubRegs: 1, .SuperRegs: 1372, .SubRegIndices: 1, .RegUnits: 4393, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1210 { .Name: 140, .SubRegs: 1, .SuperRegs: 1372, .SubRegIndices: 1, .RegUnits: 4395, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1211 { .Name: 470, .SubRegs: 1, .SuperRegs: 1366, .SubRegIndices: 1, .RegUnits: 4397, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1212 { .Name: 268, .SubRegs: 1, .SuperRegs: 1459, .SubRegIndices: 1, .RegUnits: 4336, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1213 { .Name: 590, .SubRegs: 1, .SuperRegs: 1453, .SubRegIndices: 1, .RegUnits: 4338, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1214 { .Name: 877, .SubRegs: 1, .SuperRegs: 1453, .SubRegIndices: 1, .RegUnits: 4340, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1215 { .Name: 1155, .SubRegs: 1, .SuperRegs: 1447, .SubRegIndices: 1, .RegUnits: 4342, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1216 { .Name: 1427, .SubRegs: 1, .SuperRegs: 1447, .SubRegIndices: 1, .RegUnits: 4344, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1217 { .Name: 1684, .SubRegs: 1, .SuperRegs: 1441, .SubRegIndices: 1, .RegUnits: 4346, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1218 { .Name: 1944, .SubRegs: 1, .SuperRegs: 1441, .SubRegIndices: 1, .RegUnits: 4348, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1219 { .Name: 2195, .SubRegs: 1, .SuperRegs: 1435, .SubRegIndices: 1, .RegUnits: 4350, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1220 { .Name: 2443, .SubRegs: 1, .SuperRegs: 1435, .SubRegIndices: 1, .RegUnits: 4352, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1221 { .Name: 2687, .SubRegs: 1, .SuperRegs: 1429, .SubRegIndices: 1, .RegUnits: 4354, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1222 { .Name: 5, .SubRegs: 1, .SuperRegs: 1429, .SubRegIndices: 1, .RegUnits: 4356, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1223 { .Name: 351, .SubRegs: 1, .SuperRegs: 1423, .SubRegIndices: 1, .RegUnits: 4358, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1224 { .Name: 666, .SubRegs: 1, .SuperRegs: 1423, .SubRegIndices: 1, .RegUnits: 4360, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1225 { .Name: 960, .SubRegs: 1, .SuperRegs: 1417, .SubRegIndices: 1, .RegUnits: 4362, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1226 { .Name: 1231, .SubRegs: 1, .SuperRegs: 1417, .SubRegIndices: 1, .RegUnits: 4364, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1227 { .Name: 1504, .SubRegs: 1, .SuperRegs: 1411, .SubRegIndices: 1, .RegUnits: 4366, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1228 { .Name: 1754, .SubRegs: 1, .SuperRegs: 1411, .SubRegIndices: 1, .RegUnits: 4368, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1229 { .Name: 2021, .SubRegs: 1, .SuperRegs: 1405, .SubRegIndices: 1, .RegUnits: 4370, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1230 { .Name: 2265, .SubRegs: 1, .SuperRegs: 1405, .SubRegIndices: 1, .RegUnits: 4372, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1231 { .Name: 2525, .SubRegs: 1, .SuperRegs: 1399, .SubRegIndices: 1, .RegUnits: 4374, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1232 { .Name: 78, .SubRegs: 1, .SuperRegs: 1399, .SubRegIndices: 1, .RegUnits: 4376, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1233 { .Name: 416, .SubRegs: 1, .SuperRegs: 1393, .SubRegIndices: 1, .RegUnits: 4378, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1234 { .Name: 739, .SubRegs: 1, .SuperRegs: 1393, .SubRegIndices: 1, .RegUnits: 4380, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1235 { .Name: 1025, .SubRegs: 1, .SuperRegs: 1387, .SubRegIndices: 1, .RegUnits: 4382, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1236 { .Name: 1304, .SubRegs: 1, .SuperRegs: 1387, .SubRegIndices: 1, .RegUnits: 4384, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1237 { .Name: 1569, .SubRegs: 1, .SuperRegs: 1381, .SubRegIndices: 1, .RegUnits: 4386, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1238 { .Name: 1821, .SubRegs: 1, .SuperRegs: 1381, .SubRegIndices: 1, .RegUnits: 4388, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1239 { .Name: 2080, .SubRegs: 1, .SuperRegs: 1375, .SubRegIndices: 1, .RegUnits: 4390, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1240 { .Name: 2332, .SubRegs: 1, .SuperRegs: 1375, .SubRegIndices: 1, .RegUnits: 4392, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1241 { .Name: 2584, .SubRegs: 1, .SuperRegs: 1369, .SubRegIndices: 1, .RegUnits: 4394, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1242 { .Name: 145, .SubRegs: 1, .SuperRegs: 1369, .SubRegIndices: 1, .RegUnits: 4396, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1243 { .Name: 475, .SubRegs: 1, .SuperRegs: 1363, .SubRegIndices: 1, .RegUnits: 4398, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 1 },
1244 { .Name: 282, .SubRegs: 419, .SuperRegs: 1590, .SubRegIndices: 3, .RegUnits: 401421, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1245 { .Name: 604, .SubRegs: 419, .SuperRegs: 1585, .SubRegIndices: 3, .RegUnits: 401423, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1246 { .Name: 891, .SubRegs: 419, .SuperRegs: 1580, .SubRegIndices: 3, .RegUnits: 401425, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1247 { .Name: 1169, .SubRegs: 419, .SuperRegs: 1575, .SubRegIndices: 3, .RegUnits: 401427, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1248 { .Name: 1441, .SubRegs: 419, .SuperRegs: 1575, .SubRegIndices: 3, .RegUnits: 401429, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1249 { .Name: 1698, .SubRegs: 419, .SuperRegs: 1570, .SubRegIndices: 3, .RegUnits: 401431, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1250 { .Name: 1958, .SubRegs: 419, .SuperRegs: 1565, .SubRegIndices: 3, .RegUnits: 401433, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1251 { .Name: 2209, .SubRegs: 419, .SuperRegs: 1560, .SubRegIndices: 3, .RegUnits: 401435, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1252 { .Name: 2448, .SubRegs: 419, .SuperRegs: 1560, .SubRegIndices: 3, .RegUnits: 401437, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1253 { .Name: 2692, .SubRegs: 419, .SuperRegs: 1555, .SubRegIndices: 3, .RegUnits: 401439, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1254 { .Name: 11, .SubRegs: 419, .SuperRegs: 1550, .SubRegIndices: 3, .RegUnits: 401441, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1255 { .Name: 357, .SubRegs: 419, .SuperRegs: 1545, .SubRegIndices: 3, .RegUnits: 401443, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1256 { .Name: 672, .SubRegs: 419, .SuperRegs: 1545, .SubRegIndices: 3, .RegUnits: 401445, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1257 { .Name: 966, .SubRegs: 419, .SuperRegs: 1540, .SubRegIndices: 3, .RegUnits: 401447, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1258 { .Name: 1237, .SubRegs: 419, .SuperRegs: 1535, .SubRegIndices: 3, .RegUnits: 401449, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1259 { .Name: 1510, .SubRegs: 419, .SuperRegs: 1530, .SubRegIndices: 3, .RegUnits: 401451, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1260 { .Name: 1760, .SubRegs: 419, .SuperRegs: 1530, .SubRegIndices: 3, .RegUnits: 401453, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1261 { .Name: 2027, .SubRegs: 419, .SuperRegs: 1525, .SubRegIndices: 3, .RegUnits: 401455, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1262 { .Name: 2271, .SubRegs: 419, .SuperRegs: 1520, .SubRegIndices: 3, .RegUnits: 401457, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1263 { .Name: 2531, .SubRegs: 419, .SuperRegs: 1515, .SubRegIndices: 3, .RegUnits: 401459, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1264 { .Name: 84, .SubRegs: 419, .SuperRegs: 1515, .SubRegIndices: 3, .RegUnits: 401461, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1265 { .Name: 422, .SubRegs: 419, .SuperRegs: 1510, .SubRegIndices: 3, .RegUnits: 401463, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1266 { .Name: 745, .SubRegs: 419, .SuperRegs: 1505, .SubRegIndices: 3, .RegUnits: 401465, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1267 { .Name: 1031, .SubRegs: 419, .SuperRegs: 1500, .SubRegIndices: 3, .RegUnits: 401467, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1268 { .Name: 1310, .SubRegs: 419, .SuperRegs: 1500, .SubRegIndices: 3, .RegUnits: 401469, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1269 { .Name: 1575, .SubRegs: 419, .SuperRegs: 1495, .SubRegIndices: 3, .RegUnits: 401471, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1270 { .Name: 1827, .SubRegs: 419, .SuperRegs: 1490, .SubRegIndices: 3, .RegUnits: 401473, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1271 { .Name: 2086, .SubRegs: 419, .SuperRegs: 1485, .SubRegIndices: 3, .RegUnits: 401475, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1272 { .Name: 2338, .SubRegs: 419, .SuperRegs: 1485, .SubRegIndices: 3, .RegUnits: 401477, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1273 { .Name: 2590, .SubRegs: 419, .SuperRegs: 1480, .SubRegIndices: 3, .RegUnits: 401479, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1274 { .Name: 151, .SubRegs: 419, .SuperRegs: 1475, .SubRegIndices: 3, .RegUnits: 401481, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1275 { .Name: 481, .SubRegs: 419, .SuperRegs: 1470, .SubRegIndices: 3, .RegUnits: 401483, .RegUnitLaneMasks: 2, .IsConstant: 0, .IsArtificial: 0 },
1276 { .Name: 324, .SubRegs: 415, .SuperRegs: 1586, .SubRegIndices: 13, .RegUnits: 1638413, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1277 { .Name: 646, .SubRegs: 430, .SuperRegs: 1571, .SubRegIndices: 13, .RegUnits: 1638417, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1278 { .Name: 933, .SubRegs: 452, .SuperRegs: 1571, .SubRegIndices: 13, .RegUnits: 1638421, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1279 { .Name: 1211, .SubRegs: 467, .SuperRegs: 1556, .SubRegIndices: 13, .RegUnits: 1638425, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1280 { .Name: 1477, .SubRegs: 489, .SuperRegs: 1556, .SubRegIndices: 13, .RegUnits: 1638429, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1281 { .Name: 1734, .SubRegs: 504, .SuperRegs: 1541, .SubRegIndices: 13, .RegUnits: 1638433, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1282 { .Name: 1994, .SubRegs: 526, .SuperRegs: 1541, .SubRegIndices: 13, .RegUnits: 1638437, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1283 { .Name: 2245, .SubRegs: 541, .SuperRegs: 1526, .SubRegIndices: 13, .RegUnits: 1638441, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1284 { .Name: 2498, .SubRegs: 563, .SuperRegs: 1526, .SubRegIndices: 13, .RegUnits: 1638445, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1285 { .Name: 2722, .SubRegs: 578, .SuperRegs: 1511, .SubRegIndices: 13, .RegUnits: 1638449, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1286 { .Name: 48, .SubRegs: 600, .SuperRegs: 1511, .SubRegIndices: 13, .RegUnits: 1638453, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1287 { .Name: 394, .SubRegs: 615, .SuperRegs: 1496, .SubRegIndices: 13, .RegUnits: 1638457, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1288 { .Name: 709, .SubRegs: 637, .SuperRegs: 1496, .SubRegIndices: 13, .RegUnits: 1638461, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1289 { .Name: 1003, .SubRegs: 652, .SuperRegs: 1481, .SubRegIndices: 13, .RegUnits: 1638465, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1290 { .Name: 1274, .SubRegs: 674, .SuperRegs: 1481, .SubRegIndices: 13, .RegUnits: 1638469, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1291 { .Name: 1547, .SubRegs: 689, .SuperRegs: 1471, .SubRegIndices: 13, .RegUnits: 1638473, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1292 { .Name: 1791, .SubRegs: 711, .SuperRegs: 1, .SubRegIndices: 13, .RegUnits: 1638639, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1293 { .Name: 2058, .SubRegs: 718, .SuperRegs: 1, .SubRegIndices: 13, .RegUnits: 1638643, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1294 { .Name: 2302, .SubRegs: 725, .SuperRegs: 1, .SubRegIndices: 13, .RegUnits: 1638647, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1295 { .Name: 2562, .SubRegs: 732, .SuperRegs: 1, .SubRegIndices: 13, .RegUnits: 1638651, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1296 { .Name: 115, .SubRegs: 739, .SuperRegs: 1, .SubRegIndices: 13, .RegUnits: 1638655, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1297 { .Name: 453, .SubRegs: 746, .SuperRegs: 1, .SubRegIndices: 13, .RegUnits: 1638659, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1298 { .Name: 776, .SubRegs: 753, .SuperRegs: 1, .SubRegIndices: 13, .RegUnits: 1638663, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1299 { .Name: 1062, .SubRegs: 760, .SuperRegs: 1, .SubRegIndices: 13, .RegUnits: 1638667, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1300 { .Name: 1341, .SubRegs: 767, .SuperRegs: 1, .SubRegIndices: 13, .RegUnits: 1638671, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1301 { .Name: 1606, .SubRegs: 774, .SuperRegs: 1, .SubRegIndices: 13, .RegUnits: 1638675, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1302 { .Name: 1858, .SubRegs: 781, .SuperRegs: 1, .SubRegIndices: 13, .RegUnits: 1638679, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1303 { .Name: 2117, .SubRegs: 788, .SuperRegs: 1, .SubRegIndices: 13, .RegUnits: 1638683, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1304 { .Name: 2369, .SubRegs: 795, .SuperRegs: 1, .SubRegIndices: 13, .RegUnits: 1638687, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1305 { .Name: 2621, .SubRegs: 802, .SuperRegs: 1, .SubRegIndices: 13, .RegUnits: 1638691, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1306 { .Name: 182, .SubRegs: 809, .SuperRegs: 1, .SubRegIndices: 13, .RegUnits: 1638695, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1307 { .Name: 512, .SubRegs: 816, .SuperRegs: 1, .SubRegIndices: 13, .RegUnits: 1638699, .RegUnitLaneMasks: 12, .IsConstant: 0, .IsArtificial: 0 },
1308 { .Name: 810, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4399, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1309 { .Name: 1088, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4400, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1310 { .Name: 1375, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4401, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1311 { .Name: 1632, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4402, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1312 { .Name: 1892, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4403, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1313 { .Name: 2143, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4404, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1314 { .Name: 2403, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4405, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1315 { .Name: 2647, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4406, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1316 { .Name: 216, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4407, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1317 { .Name: 538, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4408, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1318 { .Name: 825, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4409, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1319 { .Name: 1103, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4410, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1320 { .Name: 1390, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4411, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1321 { .Name: 1647, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4412, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1322 { .Name: 1907, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4413, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1323 { .Name: 2158, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4414, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1324 { .Name: 2418, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4415, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1325 { .Name: 2662, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4416, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1326 { .Name: 231, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4417, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1327 { .Name: 553, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4418, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1328 { .Name: 840, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4419, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1329 { .Name: 1118, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4420, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1330 { .Name: 1405, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4421, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1331 { .Name: 1662, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4422, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1332 { .Name: 1922, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4423, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1333 { .Name: 2173, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4424, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1334 { .Name: 2433, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4425, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1335 { .Name: 2677, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4426, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1336 { .Name: 246, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4427, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1337 { .Name: 568, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4428, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1338 { .Name: 855, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4429, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1339 { .Name: 1133, .SubRegs: 1, .SuperRegs: 1, .SubRegIndices: 1, .RegUnits: 4430, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1340 { .Name: 258, .SubRegs: 103, .SuperRegs: 1195, .SubRegIndices: 33, .RegUnits: 1638510, .RegUnitLaneMasks: 24, .IsConstant: 0, .IsArtificial: 0 },
1341 { .Name: 580, .SubRegs: 131, .SuperRegs: 1135, .SubRegIndices: 33, .RegUnits: 1638518, .RegUnitLaneMasks: 24, .IsConstant: 0, .IsArtificial: 0 },
1342 { .Name: 867, .SubRegs: 175, .SuperRegs: 1135, .SubRegIndices: 33, .RegUnits: 1638526, .RegUnitLaneMasks: 24, .IsConstant: 0, .IsArtificial: 0 },
1343 { .Name: 1145, .SubRegs: 203, .SuperRegs: 1055, .SubRegIndices: 33, .RegUnits: 1638534, .RegUnitLaneMasks: 24, .IsConstant: 0, .IsArtificial: 0 },
1344 { .Name: 1417, .SubRegs: 247, .SuperRegs: 1055, .SubRegIndices: 33, .RegUnits: 1638542, .RegUnitLaneMasks: 24, .IsConstant: 0, .IsArtificial: 0 },
1345 { .Name: 1674, .SubRegs: 275, .SuperRegs: 975, .SubRegIndices: 33, .RegUnits: 1638550, .RegUnitLaneMasks: 24, .IsConstant: 0, .IsArtificial: 0 },
1346 { .Name: 1934, .SubRegs: 319, .SuperRegs: 975, .SubRegIndices: 33, .RegUnits: 1638558, .RegUnitLaneMasks: 24, .IsConstant: 0, .IsArtificial: 0 },
1347 { .Name: 2185, .SubRegs: 347, .SuperRegs: 915, .SubRegIndices: 33, .RegUnits: 1638566, .RegUnitLaneMasks: 24, .IsConstant: 0, .IsArtificial: 0 },
1348 { .Name: 273, .SubRegs: 121, .SuperRegs: 1175, .SubRegIndices: 33, .RegUnits: 1638514, .RegUnitLaneMasks: 24, .IsConstant: 0, .IsArtificial: 0 },
1349 { .Name: 595, .SubRegs: 165, .SuperRegs: 1095, .SubRegIndices: 33, .RegUnits: 1638522, .RegUnitLaneMasks: 24, .IsConstant: 0, .IsArtificial: 0 },
1350 { .Name: 882, .SubRegs: 193, .SuperRegs: 1095, .SubRegIndices: 33, .RegUnits: 1638530, .RegUnitLaneMasks: 24, .IsConstant: 0, .IsArtificial: 0 },
1351 { .Name: 1160, .SubRegs: 237, .SuperRegs: 1015, .SubRegIndices: 33, .RegUnits: 1638538, .RegUnitLaneMasks: 24, .IsConstant: 0, .IsArtificial: 0 },
1352 { .Name: 1432, .SubRegs: 265, .SuperRegs: 1015, .SubRegIndices: 33, .RegUnits: 1638546, .RegUnitLaneMasks: 24, .IsConstant: 0, .IsArtificial: 0 },
1353 { .Name: 1689, .SubRegs: 309, .SuperRegs: 935, .SubRegIndices: 33, .RegUnits: 1638554, .RegUnitLaneMasks: 24, .IsConstant: 0, .IsArtificial: 0 },
1354 { .Name: 1949, .SubRegs: 337, .SuperRegs: 935, .SubRegIndices: 33, .RegUnits: 1638562, .RegUnitLaneMasks: 24, .IsConstant: 0, .IsArtificial: 0 },
1355 { .Name: 2200, .SubRegs: 381, .SuperRegs: 895, .SubRegIndices: 33, .RegUnits: 1638570, .RegUnitLaneMasks: 24, .IsConstant: 0, .IsArtificial: 0 },
1356 { .Name: 310, .SubRegs: 13, .SuperRegs: 891, .SubRegIndices: 0, .RegUnits: 4303, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1357 { .Name: 632, .SubRegs: 13, .SuperRegs: 887, .SubRegIndices: 0, .RegUnits: 4304, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1358 { .Name: 919, .SubRegs: 13, .SuperRegs: 887, .SubRegIndices: 0, .RegUnits: 4305, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1359 { .Name: 1197, .SubRegs: 13, .SuperRegs: 883, .SubRegIndices: 0, .RegUnits: 4306, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1360 { .Name: 1469, .SubRegs: 13, .SuperRegs: 883, .SubRegIndices: 0, .RegUnits: 4307, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1361 { .Name: 1726, .SubRegs: 13, .SuperRegs: 879, .SubRegIndices: 0, .RegUnits: 4308, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1362 { .Name: 1986, .SubRegs: 13, .SuperRegs: 879, .SubRegIndices: 0, .RegUnits: 4309, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1363 { .Name: 2237, .SubRegs: 13, .SuperRegs: 875, .SubRegIndices: 0, .RegUnits: 4310, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1364 { .Name: 2490, .SubRegs: 13, .SuperRegs: 875, .SubRegIndices: 0, .RegUnits: 4311, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1365 { .Name: 2714, .SubRegs: 13, .SuperRegs: 871, .SubRegIndices: 0, .RegUnits: 4312, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1366 { .Name: 38, .SubRegs: 13, .SuperRegs: 871, .SubRegIndices: 0, .RegUnits: 4313, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1367 { .Name: 384, .SubRegs: 13, .SuperRegs: 867, .SubRegIndices: 0, .RegUnits: 4314, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1368 { .Name: 699, .SubRegs: 13, .SuperRegs: 867, .SubRegIndices: 0, .RegUnits: 4315, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1369 { .Name: 993, .SubRegs: 13, .SuperRegs: 863, .SubRegIndices: 0, .RegUnits: 4316, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1370 { .Name: 1264, .SubRegs: 13, .SuperRegs: 863, .SubRegIndices: 0, .RegUnits: 4317, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1371 { .Name: 1537, .SubRegs: 13, .SuperRegs: 859, .SubRegIndices: 0, .RegUnits: 4318, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1372 { .Name: 1787, .SubRegs: 13, .SuperRegs: 859, .SubRegIndices: 0, .RegUnits: 4319, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1373 { .Name: 2054, .SubRegs: 13, .SuperRegs: 855, .SubRegIndices: 0, .RegUnits: 4320, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1374 { .Name: 2298, .SubRegs: 13, .SuperRegs: 855, .SubRegIndices: 0, .RegUnits: 4321, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1375 { .Name: 2558, .SubRegs: 13, .SuperRegs: 851, .SubRegIndices: 0, .RegUnits: 4322, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1376 { .Name: 111, .SubRegs: 13, .SuperRegs: 851, .SubRegIndices: 0, .RegUnits: 4323, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1377 { .Name: 449, .SubRegs: 13, .SuperRegs: 847, .SubRegIndices: 0, .RegUnits: 4324, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1378 { .Name: 772, .SubRegs: 13, .SuperRegs: 847, .SubRegIndices: 0, .RegUnits: 4325, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1379 { .Name: 1058, .SubRegs: 13, .SuperRegs: 843, .SubRegIndices: 0, .RegUnits: 4326, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1380 { .Name: 1337, .SubRegs: 13, .SuperRegs: 843, .SubRegIndices: 0, .RegUnits: 4327, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1381 { .Name: 1602, .SubRegs: 13, .SuperRegs: 839, .SubRegIndices: 0, .RegUnits: 4328, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1382 { .Name: 1854, .SubRegs: 13, .SuperRegs: 839, .SubRegIndices: 0, .RegUnits: 4329, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1383 { .Name: 2113, .SubRegs: 13, .SuperRegs: 835, .SubRegIndices: 0, .RegUnits: 4330, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1384 { .Name: 2365, .SubRegs: 13, .SuperRegs: 835, .SubRegIndices: 0, .RegUnits: 4331, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1385 { .Name: 2617, .SubRegs: 13, .SuperRegs: 831, .SubRegIndices: 0, .RegUnits: 4332, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1386 { .Name: 178, .SubRegs: 13, .SuperRegs: 831, .SubRegIndices: 0, .RegUnits: 4333, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1387 { .Name: 508, .SubRegs: 13, .SuperRegs: 827, .SubRegIndices: 0, .RegUnits: 4334, .RegUnitLaneMasks: 1, .IsConstant: 0, .IsArtificial: 0 },
1388 { .Name: 2453, .SubRegs: 4, .SuperRegs: 1, .SubRegIndices: 0, .RegUnits: 4108, .RegUnitLaneMasks: 1, .IsConstant: 1, .IsArtificial: 0 },
1389 { .Name: 2806, .SubRegs: 1, .SuperRegs: 8, .SubRegIndices: 1, .RegUnits: 4175, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1390 { .Name: 2812, .SubRegs: 1, .SuperRegs: 8, .SubRegIndices: 1, .RegUnits: 4179, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1391 { .Name: 2818, .SubRegs: 1, .SuperRegs: 8, .SubRegIndices: 1, .RegUnits: 4183, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1392 { .Name: 2824, .SubRegs: 1, .SuperRegs: 8, .SubRegIndices: 1, .RegUnits: 4187, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1393 { .Name: 2830, .SubRegs: 1, .SuperRegs: 8, .SubRegIndices: 1, .RegUnits: 4191, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1394 { .Name: 2836, .SubRegs: 1, .SuperRegs: 8, .SubRegIndices: 1, .RegUnits: 4195, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1395 { .Name: 2842, .SubRegs: 1, .SuperRegs: 8, .SubRegIndices: 1, .RegUnits: 4199, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1396 { .Name: 2848, .SubRegs: 1, .SuperRegs: 8, .SubRegIndices: 1, .RegUnits: 4203, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1397 { .Name: 2873, .SubRegs: 1, .SuperRegs: 6, .SubRegIndices: 1, .RegUnits: 4174, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1398 { .Name: 2879, .SubRegs: 1, .SuperRegs: 6, .SubRegIndices: 1, .RegUnits: 4178, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1399 { .Name: 2885, .SubRegs: 1, .SuperRegs: 6, .SubRegIndices: 1, .RegUnits: 4182, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1400 { .Name: 2891, .SubRegs: 1, .SuperRegs: 6, .SubRegIndices: 1, .RegUnits: 4186, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1401 { .Name: 2897, .SubRegs: 1, .SuperRegs: 6, .SubRegIndices: 1, .RegUnits: 4190, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1402 { .Name: 2903, .SubRegs: 1, .SuperRegs: 6, .SubRegIndices: 1, .RegUnits: 4194, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1403 { .Name: 2909, .SubRegs: 1, .SuperRegs: 6, .SubRegIndices: 1, .RegUnits: 4198, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1404 { .Name: 2915, .SubRegs: 1, .SuperRegs: 6, .SubRegIndices: 1, .RegUnits: 4202, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1405 { .Name: 2921, .SubRegs: 1, .SuperRegs: 2, .SubRegIndices: 1, .RegUnits: 4173, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1406 { .Name: 2927, .SubRegs: 1, .SuperRegs: 2, .SubRegIndices: 1, .RegUnits: 4177, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1407 { .Name: 2933, .SubRegs: 1, .SuperRegs: 2, .SubRegIndices: 1, .RegUnits: 4181, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1408 { .Name: 2939, .SubRegs: 1, .SuperRegs: 2, .SubRegIndices: 1, .RegUnits: 4185, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1409 { .Name: 2945, .SubRegs: 1, .SuperRegs: 2, .SubRegIndices: 1, .RegUnits: 4189, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1410 { .Name: 2951, .SubRegs: 1, .SuperRegs: 2, .SubRegIndices: 1, .RegUnits: 4193, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1411 { .Name: 2957, .SubRegs: 1, .SuperRegs: 2, .SubRegIndices: 1, .RegUnits: 4197, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1412 { .Name: 2963, .SubRegs: 1, .SuperRegs: 2, .SubRegIndices: 1, .RegUnits: 4201, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1413 { .Name: 2747, .SubRegs: 1, .SuperRegs: 0, .SubRegIndices: 1, .RegUnits: 4176, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1414 { .Name: 2753, .SubRegs: 1, .SuperRegs: 0, .SubRegIndices: 1, .RegUnits: 4180, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1415 { .Name: 2759, .SubRegs: 1, .SuperRegs: 0, .SubRegIndices: 1, .RegUnits: 4184, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1416 { .Name: 2765, .SubRegs: 1, .SuperRegs: 0, .SubRegIndices: 1, .RegUnits: 4188, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1417 { .Name: 2771, .SubRegs: 1, .SuperRegs: 0, .SubRegIndices: 1, .RegUnits: 4192, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1418 { .Name: 2777, .SubRegs: 1, .SuperRegs: 0, .SubRegIndices: 1, .RegUnits: 4196, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1419 { .Name: 2783, .SubRegs: 1, .SuperRegs: 0, .SubRegIndices: 1, .RegUnits: 4200, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1420 { .Name: 2789, .SubRegs: 1, .SuperRegs: 0, .SubRegIndices: 1, .RegUnits: 4204, .RegUnitLaneMasks: 55, .IsConstant: 0, .IsArtificial: 0 },
1421 { .Name: 313, .SubRegs: 10, .SuperRegs: 1, .SubRegIndices: 83, .RegUnits: 401615, .RegUnitLaneMasks: 52, .IsConstant: 0, .IsArtificial: 0 },
1422 { .Name: 635, .SubRegs: 15, .SuperRegs: 1, .SubRegIndices: 83, .RegUnits: 401617, .RegUnitLaneMasks: 52, .IsConstant: 0, .IsArtificial: 0 },
1423 { .Name: 922, .SubRegs: 20, .SuperRegs: 1, .SubRegIndices: 83, .RegUnits: 401619, .RegUnitLaneMasks: 52, .IsConstant: 0, .IsArtificial: 0 },
1424 { .Name: 1200, .SubRegs: 25, .SuperRegs: 1, .SubRegIndices: 83, .RegUnits: 401621, .RegUnitLaneMasks: 52, .IsConstant: 0, .IsArtificial: 0 },
1425 { .Name: 1472, .SubRegs: 30, .SuperRegs: 1, .SubRegIndices: 83, .RegUnits: 401623, .RegUnitLaneMasks: 52, .IsConstant: 0, .IsArtificial: 0 },
1426 { .Name: 1729, .SubRegs: 35, .SuperRegs: 1, .SubRegIndices: 83, .RegUnits: 401625, .RegUnitLaneMasks: 52, .IsConstant: 0, .IsArtificial: 0 },
1427 { .Name: 1989, .SubRegs: 40, .SuperRegs: 1, .SubRegIndices: 83, .RegUnits: 401627, .RegUnitLaneMasks: 52, .IsConstant: 0, .IsArtificial: 0 },
1428 { .Name: 2240, .SubRegs: 45, .SuperRegs: 1, .SubRegIndices: 83, .RegUnits: 401629, .RegUnitLaneMasks: 52, .IsConstant: 0, .IsArtificial: 0 },
1429 { .Name: 2493, .SubRegs: 50, .SuperRegs: 1, .SubRegIndices: 83, .RegUnits: 401631, .RegUnitLaneMasks: 52, .IsConstant: 0, .IsArtificial: 0 },
1430 { .Name: 2717, .SubRegs: 55, .SuperRegs: 1, .SubRegIndices: 83, .RegUnits: 401633, .RegUnitLaneMasks: 52, .IsConstant: 0, .IsArtificial: 0 },
1431 { .Name: 42, .SubRegs: 60, .SuperRegs: 1, .SubRegIndices: 83, .RegUnits: 401635, .RegUnitLaneMasks: 52, .IsConstant: 0, .IsArtificial: 0 },
1432 { .Name: 388, .SubRegs: 65, .SuperRegs: 1, .SubRegIndices: 83, .RegUnits: 401637, .RegUnitLaneMasks: 52, .IsConstant: 0, .IsArtificial: 0 },
1433 { .Name: 703, .SubRegs: 70, .SuperRegs: 1, .SubRegIndices: 83, .RegUnits: 401639, .RegUnitLaneMasks: 52, .IsConstant: 0, .IsArtificial: 0 },
1434 { .Name: 997, .SubRegs: 75, .SuperRegs: 1, .SubRegIndices: 83, .RegUnits: 401641, .RegUnitLaneMasks: 52, .IsConstant: 0, .IsArtificial: 0 },
1435 { .Name: 1268, .SubRegs: 80, .SuperRegs: 1, .SubRegIndices: 83, .RegUnits: 401643, .RegUnitLaneMasks: 52, .IsConstant: 0, .IsArtificial: 0 },
1436 { .Name: 1541, .SubRegs: 85, .SuperRegs: 1, .SubRegIndices: 83, .RegUnits: 401645, .RegUnitLaneMasks: 52, .IsConstant: 0, .IsArtificial: 0 },
1437};
1438
1439extern const MCPhysReg PPCRegUnitRoots[][2] = {
1440 { PPC::BP },
1441 { PPC::CARRY },
1442 { PPC::CARRY, PPC::XER },
1443 { PPC::CTR },
1444 { PPC::CTR, PPC::CTR8 },
1445 { PPC::FP },
1446 { PPC::LR },
1447 { PPC::LR, PPC::LR8 },
1448 { PPC::RM },
1449 { PPC::SPEFSCR },
1450 { PPC::VRSAVE },
1451 { PPC::XER },
1452 { PPC::ZERO },
1453 { PPC::F0 },
1454 { PPC::FH0 },
1455 { PPC::F1 },
1456 { PPC::FH1 },
1457 { PPC::F2 },
1458 { PPC::FH2 },
1459 { PPC::F3 },
1460 { PPC::FH3 },
1461 { PPC::F4 },
1462 { PPC::FH4 },
1463 { PPC::F5 },
1464 { PPC::FH5 },
1465 { PPC::F6 },
1466 { PPC::FH6 },
1467 { PPC::F7 },
1468 { PPC::FH7 },
1469 { PPC::F8 },
1470 { PPC::FH8 },
1471 { PPC::F9 },
1472 { PPC::FH9 },
1473 { PPC::F10 },
1474 { PPC::FH10 },
1475 { PPC::F11 },
1476 { PPC::FH11 },
1477 { PPC::F12 },
1478 { PPC::FH12 },
1479 { PPC::F13 },
1480 { PPC::FH13 },
1481 { PPC::F14 },
1482 { PPC::FH14 },
1483 { PPC::F15 },
1484 { PPC::FH15 },
1485 { PPC::F16 },
1486 { PPC::FH16 },
1487 { PPC::F17 },
1488 { PPC::FH17 },
1489 { PPC::F18 },
1490 { PPC::FH18 },
1491 { PPC::F19 },
1492 { PPC::FH19 },
1493 { PPC::F20 },
1494 { PPC::FH20 },
1495 { PPC::F21 },
1496 { PPC::FH21 },
1497 { PPC::F22 },
1498 { PPC::FH22 },
1499 { PPC::F23 },
1500 { PPC::FH23 },
1501 { PPC::F24 },
1502 { PPC::FH24 },
1503 { PPC::F25 },
1504 { PPC::FH25 },
1505 { PPC::F26 },
1506 { PPC::FH26 },
1507 { PPC::F27 },
1508 { PPC::FH27 },
1509 { PPC::F28 },
1510 { PPC::FH28 },
1511 { PPC::F29 },
1512 { PPC::FH29 },
1513 { PPC::F30 },
1514 { PPC::FH30 },
1515 { PPC::F31 },
1516 { PPC::FH31 },
1517 { PPC::CR0LT },
1518 { PPC::CR0GT },
1519 { PPC::CR0EQ },
1520 { PPC::CR0UN },
1521 { PPC::CR1LT },
1522 { PPC::CR1GT },
1523 { PPC::CR1EQ },
1524 { PPC::CR1UN },
1525 { PPC::CR2LT },
1526 { PPC::CR2GT },
1527 { PPC::CR2EQ },
1528 { PPC::CR2UN },
1529 { PPC::CR3LT },
1530 { PPC::CR3GT },
1531 { PPC::CR3EQ },
1532 { PPC::CR3UN },
1533 { PPC::CR4LT },
1534 { PPC::CR4GT },
1535 { PPC::CR4EQ },
1536 { PPC::CR4UN },
1537 { PPC::CR5LT },
1538 { PPC::CR5GT },
1539 { PPC::CR5EQ },
1540 { PPC::CR5UN },
1541 { PPC::CR6LT },
1542 { PPC::CR6GT },
1543 { PPC::CR6EQ },
1544 { PPC::CR6UN },
1545 { PPC::CR7LT },
1546 { PPC::CR7GT },
1547 { PPC::CR7EQ },
1548 { PPC::CR7UN },
1549 { PPC::CTR8 },
1550 { PPC::DMRROW0 },
1551 { PPC::DMRROW1 },
1552 { PPC::DMRROW2 },
1553 { PPC::DMRROW3 },
1554 { PPC::DMRROW4 },
1555 { PPC::DMRROW5 },
1556 { PPC::DMRROW6 },
1557 { PPC::DMRROW7 },
1558 { PPC::DMRROW8 },
1559 { PPC::DMRROW9 },
1560 { PPC::DMRROW10 },
1561 { PPC::DMRROW11 },
1562 { PPC::DMRROW12 },
1563 { PPC::DMRROW13 },
1564 { PPC::DMRROW14 },
1565 { PPC::DMRROW15 },
1566 { PPC::DMRROW16 },
1567 { PPC::DMRROW17 },
1568 { PPC::DMRROW18 },
1569 { PPC::DMRROW19 },
1570 { PPC::DMRROW20 },
1571 { PPC::DMRROW21 },
1572 { PPC::DMRROW22 },
1573 { PPC::DMRROW23 },
1574 { PPC::DMRROW24 },
1575 { PPC::DMRROW25 },
1576 { PPC::DMRROW26 },
1577 { PPC::DMRROW27 },
1578 { PPC::DMRROW28 },
1579 { PPC::DMRROW29 },
1580 { PPC::DMRROW30 },
1581 { PPC::DMRROW31 },
1582 { PPC::DMRROW32 },
1583 { PPC::DMRROW33 },
1584 { PPC::DMRROW34 },
1585 { PPC::DMRROW35 },
1586 { PPC::DMRROW36 },
1587 { PPC::DMRROW37 },
1588 { PPC::DMRROW38 },
1589 { PPC::DMRROW39 },
1590 { PPC::DMRROW40 },
1591 { PPC::DMRROW41 },
1592 { PPC::DMRROW42 },
1593 { PPC::DMRROW43 },
1594 { PPC::DMRROW44 },
1595 { PPC::DMRROW45 },
1596 { PPC::DMRROW46 },
1597 { PPC::DMRROW47 },
1598 { PPC::DMRROW48 },
1599 { PPC::DMRROW49 },
1600 { PPC::DMRROW50 },
1601 { PPC::DMRROW51 },
1602 { PPC::DMRROW52 },
1603 { PPC::DMRROW53 },
1604 { PPC::DMRROW54 },
1605 { PPC::DMRROW55 },
1606 { PPC::DMRROW56 },
1607 { PPC::DMRROW57 },
1608 { PPC::DMRROW58 },
1609 { PPC::DMRROW59 },
1610 { PPC::DMRROW60 },
1611 { PPC::DMRROW61 },
1612 { PPC::DMRROW62 },
1613 { PPC::DMRROW63 },
1614 { PPC::H0 },
1615 { PPC::H1 },
1616 { PPC::H2 },
1617 { PPC::H3 },
1618 { PPC::H4 },
1619 { PPC::H5 },
1620 { PPC::H6 },
1621 { PPC::H7 },
1622 { PPC::H8 },
1623 { PPC::H9 },
1624 { PPC::H10 },
1625 { PPC::H11 },
1626 { PPC::H12 },
1627 { PPC::H13 },
1628 { PPC::H14 },
1629 { PPC::H15 },
1630 { PPC::H16 },
1631 { PPC::H17 },
1632 { PPC::H18 },
1633 { PPC::H19 },
1634 { PPC::H20 },
1635 { PPC::H21 },
1636 { PPC::H22 },
1637 { PPC::H23 },
1638 { PPC::H24 },
1639 { PPC::H25 },
1640 { PPC::H26 },
1641 { PPC::H27 },
1642 { PPC::H28 },
1643 { PPC::H29 },
1644 { PPC::H30 },
1645 { PPC::H31 },
1646 { PPC::LR8 },
1647 { PPC::R0 },
1648 { PPC::R1 },
1649 { PPC::R2 },
1650 { PPC::R3 },
1651 { PPC::R4 },
1652 { PPC::R5 },
1653 { PPC::R6 },
1654 { PPC::R7 },
1655 { PPC::R8 },
1656 { PPC::R9 },
1657 { PPC::R10 },
1658 { PPC::R11 },
1659 { PPC::R12 },
1660 { PPC::R13 },
1661 { PPC::R14 },
1662 { PPC::R15 },
1663 { PPC::R16 },
1664 { PPC::R17 },
1665 { PPC::R18 },
1666 { PPC::R19 },
1667 { PPC::R20 },
1668 { PPC::R21 },
1669 { PPC::R22 },
1670 { PPC::R23 },
1671 { PPC::R24 },
1672 { PPC::R25 },
1673 { PPC::R26 },
1674 { PPC::R27 },
1675 { PPC::R28 },
1676 { PPC::R29 },
1677 { PPC::R30 },
1678 { PPC::R31 },
1679 { PPC::VF0 },
1680 { PPC::VFH0 },
1681 { PPC::VF1 },
1682 { PPC::VFH1 },
1683 { PPC::VF2 },
1684 { PPC::VFH2 },
1685 { PPC::VF3 },
1686 { PPC::VFH3 },
1687 { PPC::VF4 },
1688 { PPC::VFH4 },
1689 { PPC::VF5 },
1690 { PPC::VFH5 },
1691 { PPC::VF6 },
1692 { PPC::VFH6 },
1693 { PPC::VF7 },
1694 { PPC::VFH7 },
1695 { PPC::VF8 },
1696 { PPC::VFH8 },
1697 { PPC::VF9 },
1698 { PPC::VFH9 },
1699 { PPC::VF10 },
1700 { PPC::VFH10 },
1701 { PPC::VF11 },
1702 { PPC::VFH11 },
1703 { PPC::VF12 },
1704 { PPC::VFH12 },
1705 { PPC::VF13 },
1706 { PPC::VFH13 },
1707 { PPC::VF14 },
1708 { PPC::VFH14 },
1709 { PPC::VF15 },
1710 { PPC::VFH15 },
1711 { PPC::VF16 },
1712 { PPC::VFH16 },
1713 { PPC::VF17 },
1714 { PPC::VFH17 },
1715 { PPC::VF18 },
1716 { PPC::VFH18 },
1717 { PPC::VF19 },
1718 { PPC::VFH19 },
1719 { PPC::VF20 },
1720 { PPC::VFH20 },
1721 { PPC::VF21 },
1722 { PPC::VFH21 },
1723 { PPC::VF22 },
1724 { PPC::VFH22 },
1725 { PPC::VF23 },
1726 { PPC::VFH23 },
1727 { PPC::VF24 },
1728 { PPC::VFH24 },
1729 { PPC::VF25 },
1730 { PPC::VFH25 },
1731 { PPC::VF26 },
1732 { PPC::VFH26 },
1733 { PPC::VF27 },
1734 { PPC::VFH27 },
1735 { PPC::VF28 },
1736 { PPC::VFH28 },
1737 { PPC::VF29 },
1738 { PPC::VFH29 },
1739 { PPC::VF30 },
1740 { PPC::VFH30 },
1741 { PPC::VF31 },
1742 { PPC::VFH31 },
1743 { PPC::VSX32 },
1744 { PPC::VSX33 },
1745 { PPC::VSX34 },
1746 { PPC::VSX35 },
1747 { PPC::VSX36 },
1748 { PPC::VSX37 },
1749 { PPC::VSX38 },
1750 { PPC::VSX39 },
1751 { PPC::VSX40 },
1752 { PPC::VSX41 },
1753 { PPC::VSX42 },
1754 { PPC::VSX43 },
1755 { PPC::VSX44 },
1756 { PPC::VSX45 },
1757 { PPC::VSX46 },
1758 { PPC::VSX47 },
1759 { PPC::VSX48 },
1760 { PPC::VSX49 },
1761 { PPC::VSX50 },
1762 { PPC::VSX51 },
1763 { PPC::VSX52 },
1764 { PPC::VSX53 },
1765 { PPC::VSX54 },
1766 { PPC::VSX55 },
1767 { PPC::VSX56 },
1768 { PPC::VSX57 },
1769 { PPC::VSX58 },
1770 { PPC::VSX59 },
1771 { PPC::VSX60 },
1772 { PPC::VSX61 },
1773 { PPC::VSX62 },
1774 { PPC::VSX63 },
1775};
1776
1777namespace { // Register classes...
1778 // VSSRC Register Class...
1779 const MCPhysReg VSSRC[] = {
1780 PPC::F0, PPC::F1, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::F31, PPC::F30, PPC::F29, PPC::F28, PPC::F27, PPC::F26, PPC::F25, PPC::F24, PPC::F23, PPC::F22, PPC::F21, PPC::F20, PPC::F19, PPC::F18, PPC::F17, PPC::F16, PPC::F15, PPC::F14, PPC::VF2, PPC::VF3, PPC::VF4, PPC::VF5, PPC::VF0, PPC::VF1, PPC::VF6, PPC::VF7, PPC::VF8, PPC::VF9, PPC::VF10, PPC::VF11, PPC::VF12, PPC::VF13, PPC::VF14, PPC::VF15, PPC::VF16, PPC::VF17, PPC::VF18, PPC::VF19, PPC::VF31, PPC::VF30, PPC::VF29, PPC::VF28, PPC::VF27, PPC::VF26, PPC::VF25, PPC::VF24, PPC::VF23, PPC::VF22, PPC::VF21, PPC::VF20,
1781 };
1782
1783 // VSSRC Bit set.
1784 const uint8_t VSSRCBits[] = {
1785 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xfe, 0xff, 0xff, 0xff, 0x01, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0xff, 0xff, 0xff, 0x07,
1786 };
1787
1788 // GPRC Register Class...
1789 const MCPhysReg GPRC[] = {
1790 PPC::R2, PPC::R3, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::R30, PPC::R29, PPC::R28, PPC::R27, PPC::R26, PPC::R25, PPC::R24, PPC::R23, PPC::R22, PPC::R21, PPC::R20, PPC::R19, PPC::R18, PPC::R17, PPC::R16, PPC::R15, PPC::R14, PPC::R13, PPC::R31, PPC::R0, PPC::R1, PPC::FP, PPC::BP,
1791 };
1792
1793 // GPRC Bit set.
1794 const uint8_t GPRCBits[] = {
1795 0x12, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0xff, 0xff, 0xff, 0x07,
1796 };
1797
1798 // GPRC_NOR0 Register Class...
1799 const MCPhysReg GPRC_NOR0[] = {
1800 PPC::R2, PPC::R3, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::R30, PPC::R29, PPC::R28, PPC::R27, PPC::R26, PPC::R25, PPC::R24, PPC::R23, PPC::R22, PPC::R21, PPC::R20, PPC::R19, PPC::R18, PPC::R17, PPC::R16, PPC::R15, PPC::R14, PPC::R13, PPC::R31, PPC::R1, PPC::FP, PPC::BP, PPC::ZERO,
1801 };
1802
1803 // GPRC_NOR0 Bit set.
1804 const uint8_t GPRC_NOR0Bits[] = {
1805 0x12, 0x04, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf0, 0xff, 0xff, 0xff, 0x07,
1806 };
1807
1808 // GPRC_and_GPRC_NOR0 Register Class...
1809 const MCPhysReg GPRC_and_GPRC_NOR0[] = {
1810 PPC::R2, PPC::R3, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::R30, PPC::R29, PPC::R28, PPC::R27, PPC::R26, PPC::R25, PPC::R24, PPC::R23, PPC::R22, PPC::R21, PPC::R20, PPC::R19, PPC::R18, PPC::R17, PPC::R16, PPC::R15, PPC::R14, PPC::R13, PPC::R31, PPC::R1, PPC::FP, PPC::BP,
1811 };
1812
1813 // GPRC_and_GPRC_NOR0 Bit set.
1814 const uint8_t GPRC_and_GPRC_NOR0Bits[] = {
1815 0x12, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf0, 0xff, 0xff, 0xff, 0x07,
1816 };
1817
1818 // CRBITRC Register Class...
1819 const MCPhysReg CRBITRC[] = {
1820 PPC::CR2LT, PPC::CR2GT, PPC::CR2EQ, PPC::CR2UN, PPC::CR3LT, PPC::CR3GT, PPC::CR3EQ, PPC::CR3UN, PPC::CR4LT, PPC::CR4GT, PPC::CR4EQ, PPC::CR4UN, PPC::CR5LT, PPC::CR5GT, PPC::CR5EQ, PPC::CR5UN, PPC::CR6LT, PPC::CR6GT, PPC::CR6EQ, PPC::CR6UN, PPC::CR7LT, PPC::CR7GT, PPC::CR7EQ, PPC::CR7UN, PPC::CR1LT, PPC::CR1GT, PPC::CR1EQ, PPC::CR1UN, PPC::CR0LT, PPC::CR0GT, PPC::CR0EQ, PPC::CR0UN,
1821 };
1822
1823 // CRBITRC Bit set.
1824 const uint8_t CRBITRCBits[] = {
1825 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf0, 0xff, 0xff, 0xff, 0x0f,
1826 };
1827
1828 // F4RC Register Class...
1829 const MCPhysReg F4RC[] = {
1830 PPC::F0, PPC::F1, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::F31, PPC::F30, PPC::F29, PPC::F28, PPC::F27, PPC::F26, PPC::F25, PPC::F24, PPC::F23, PPC::F22, PPC::F21, PPC::F20, PPC::F19, PPC::F18, PPC::F17, PPC::F16, PPC::F15, PPC::F14,
1831 };
1832
1833 // F4RC Bit set.
1834 const uint8_t F4RCBits[] = {
1835 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xfe, 0xff, 0xff, 0xff, 0x01,
1836 };
1837
1838 // GPRC32 Register Class...
1839 const MCPhysReg GPRC32[] = {
1840 PPC::H2, PPC::H3, PPC::H4, PPC::H5, PPC::H6, PPC::H7, PPC::H8, PPC::H9, PPC::H10, PPC::H11, PPC::H12, PPC::H30, PPC::H29, PPC::H28, PPC::H27, PPC::H26, PPC::H25, PPC::H24, PPC::H23, PPC::H22, PPC::H21, PPC::H20, PPC::H19, PPC::H18, PPC::H17, PPC::H16, PPC::H15, PPC::H14, PPC::H13, PPC::H31, PPC::H0, PPC::H1,
1841 };
1842
1843 // GPRC32 Bit set.
1844 const uint8_t GPRC32Bits[] = {
1845 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xfc, 0xff, 0xff, 0xff, 0x03,
1846 };
1847
1848 // CRRC Register Class...
1849 const MCPhysReg CRRC[] = {
1850 PPC::CR0, PPC::CR1, PPC::CR5, PPC::CR6, PPC::CR7, PPC::CR2, PPC::CR3, PPC::CR4,
1851 };
1852
1853 // CRRC Bit set.
1854 const uint8_t CRRCBits[] = {
1855 0x00, 0x00, 0xf0, 0x0f,
1856 };
1857
1858 // CARRYRC Register Class...
1859 const MCPhysReg CARRYRC[] = {
1860 PPC::CARRY, PPC::XER,
1861 };
1862
1863 // CARRYRC Bit set.
1864 const uint8_t CARRYRCBits[] = {
1865 0x04, 0x02,
1866 };
1867
1868 // CTRRC Register Class...
1869 const MCPhysReg CTRRC[] = {
1870 PPC::CTR,
1871 };
1872
1873 // CTRRC Bit set.
1874 const uint8_t CTRRCBits[] = {
1875 0x08,
1876 };
1877
1878 // LRRC Register Class...
1879 const MCPhysReg LRRC[] = {
1880 PPC::LR,
1881 };
1882
1883 // LRRC Bit set.
1884 const uint8_t LRRCBits[] = {
1885 0x20,
1886 };
1887
1888 // VRSAVERC Register Class...
1889 const MCPhysReg VRSAVERC[] = {
1890 PPC::VRSAVE,
1891 };
1892
1893 // VRSAVERC Bit set.
1894 const uint8_t VRSAVERCBits[] = {
1895 0x00, 0x01,
1896 };
1897
1898 // SPILLTOVSRRC Register Class...
1899 const MCPhysReg SPILLTOVSRRC[] = {
1900 PPC::X2, PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X11, PPC::X12, PPC::X30, PPC::X29, PPC::X28, PPC::X27, PPC::X26, PPC::X25, PPC::X24, PPC::X23, PPC::X22, PPC::X21, PPC::X20, PPC::X19, PPC::X18, PPC::X17, PPC::X16, PPC::X15, PPC::X14, PPC::X31, PPC::X13, PPC::X0, PPC::X1, PPC::FP8, PPC::BP8, PPC::F0, PPC::F1, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::VF2, PPC::VF3, PPC::VF4, PPC::VF5, PPC::VF0, PPC::VF1, PPC::VF6, PPC::VF7, PPC::VF8, PPC::VF9, PPC::VF10, PPC::VF11, PPC::VF12, PPC::VF13, PPC::VF14, PPC::VF15, PPC::VF16, PPC::VF17, PPC::VF18, PPC::VF19,
1901 };
1902
1903 // SPILLTOVSRRC Bit set.
1904 const uint8_t SPILLTOVSRRCBits[] = {
1905 0x00, 0x00, 0x08, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xfe, 0x7f, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0xff, 0x7f, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0xff, 0xff, 0xff, 0x07,
1906 };
1907
1908 // VSFRC Register Class...
1909 const MCPhysReg VSFRC[] = {
1910 PPC::F0, PPC::F1, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::F31, PPC::F30, PPC::F29, PPC::F28, PPC::F27, PPC::F26, PPC::F25, PPC::F24, PPC::F23, PPC::F22, PPC::F21, PPC::F20, PPC::F19, PPC::F18, PPC::F17, PPC::F16, PPC::F15, PPC::F14, PPC::VF2, PPC::VF3, PPC::VF4, PPC::VF5, PPC::VF0, PPC::VF1, PPC::VF6, PPC::VF7, PPC::VF8, PPC::VF9, PPC::VF10, PPC::VF11, PPC::VF12, PPC::VF13, PPC::VF14, PPC::VF15, PPC::VF16, PPC::VF17, PPC::VF18, PPC::VF19, PPC::VF31, PPC::VF30, PPC::VF29, PPC::VF28, PPC::VF27, PPC::VF26, PPC::VF25, PPC::VF24, PPC::VF23, PPC::VF22, PPC::VF21, PPC::VF20,
1911 };
1912
1913 // VSFRC Bit set.
1914 const uint8_t VSFRCBits[] = {
1915 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xfe, 0xff, 0xff, 0xff, 0x01, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0xff, 0xff, 0xff, 0x07,
1916 };
1917
1918 // G8RC Register Class...
1919 const MCPhysReg G8RC[] = {
1920 PPC::X2, PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X11, PPC::X12, PPC::X30, PPC::X29, PPC::X28, PPC::X27, PPC::X26, PPC::X25, PPC::X24, PPC::X23, PPC::X22, PPC::X21, PPC::X20, PPC::X19, PPC::X18, PPC::X17, PPC::X16, PPC::X15, PPC::X14, PPC::X31, PPC::X13, PPC::X0, PPC::X1, PPC::FP8, PPC::BP8,
1921 };
1922
1923 // G8RC Bit set.
1924 const uint8_t G8RCBits[] = {
1925 0x00, 0x00, 0x08, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0xff, 0xff, 0xff, 0x07,
1926 };
1927
1928 // G8RC_NOX0 Register Class...
1929 const MCPhysReg G8RC_NOX0[] = {
1930 PPC::X2, PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X11, PPC::X12, PPC::X30, PPC::X29, PPC::X28, PPC::X27, PPC::X26, PPC::X25, PPC::X24, PPC::X23, PPC::X22, PPC::X21, PPC::X20, PPC::X19, PPC::X18, PPC::X17, PPC::X16, PPC::X15, PPC::X14, PPC::X31, PPC::X13, PPC::X1, PPC::FP8, PPC::BP8, PPC::ZERO8,
1931 };
1932
1933 // G8RC_NOX0 Bit set.
1934 const uint8_t G8RC_NOX0Bits[] = {
1935 0x00, 0x00, 0x08, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf0, 0xff, 0xff, 0xff, 0x0f,
1936 };
1937
1938 // SPILLTOVSRRC_and_VSFRC Register Class...
1939 const MCPhysReg SPILLTOVSRRC_and_VSFRC[] = {
1940 PPC::F0, PPC::F1, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::VF2, PPC::VF3, PPC::VF4, PPC::VF5, PPC::VF0, PPC::VF1, PPC::VF6, PPC::VF7, PPC::VF8, PPC::VF9, PPC::VF10, PPC::VF11, PPC::VF12, PPC::VF13, PPC::VF14, PPC::VF15, PPC::VF16, PPC::VF17, PPC::VF18, PPC::VF19,
1941 };
1942
1943 // SPILLTOVSRRC_and_VSFRC Bit set.
1944 const uint8_t SPILLTOVSRRC_and_VSFRCBits[] = {
1945 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xfe, 0x7f, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0xff, 0x7f,
1946 };
1947
1948 // G8RC_and_G8RC_NOX0 Register Class...
1949 const MCPhysReg G8RC_and_G8RC_NOX0[] = {
1950 PPC::X2, PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X11, PPC::X12, PPC::X30, PPC::X29, PPC::X28, PPC::X27, PPC::X26, PPC::X25, PPC::X24, PPC::X23, PPC::X22, PPC::X21, PPC::X20, PPC::X19, PPC::X18, PPC::X17, PPC::X16, PPC::X15, PPC::X14, PPC::X31, PPC::X13, PPC::X1, PPC::FP8, PPC::BP8,
1951 };
1952
1953 // G8RC_and_G8RC_NOX0 Bit set.
1954 const uint8_t G8RC_and_G8RC_NOX0Bits[] = {
1955 0x00, 0x00, 0x08, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf0, 0xff, 0xff, 0xff, 0x07,
1956 };
1957
1958 // F8RC Register Class...
1959 const MCPhysReg F8RC[] = {
1960 PPC::F0, PPC::F1, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::F31, PPC::F30, PPC::F29, PPC::F28, PPC::F27, PPC::F26, PPC::F25, PPC::F24, PPC::F23, PPC::F22, PPC::F21, PPC::F20, PPC::F19, PPC::F18, PPC::F17, PPC::F16, PPC::F15, PPC::F14,
1961 };
1962
1963 // F8RC Bit set.
1964 const uint8_t F8RCBits[] = {
1965 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xfe, 0xff, 0xff, 0xff, 0x01,
1966 };
1967
1968 // FHRC Register Class...
1969 const MCPhysReg FHRC[] = {
1970 PPC::FH0, PPC::FH1, PPC::FH2, PPC::FH3, PPC::FH4, PPC::FH5, PPC::FH6, PPC::FH7, PPC::FH8, PPC::FH9, PPC::FH10, PPC::FH11, PPC::FH12, PPC::FH13, PPC::FH14, PPC::FH15, PPC::FH16, PPC::FH17, PPC::FH18, PPC::FH19, PPC::FH20, PPC::FH21, PPC::FH22, PPC::FH23, PPC::FH24, PPC::FH25, PPC::FH26, PPC::FH27, PPC::FH28, PPC::FH29, PPC::FH30, PPC::FH31,
1971 };
1972
1973 // FHRC Bit set.
1974 const uint8_t FHRCBits[] = {
1975 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xfe, 0xff, 0xff, 0xff, 0x01,
1976 };
1977
1978 // SPERC Register Class...
1979 const MCPhysReg SPERC[] = {
1980 PPC::S2, PPC::S3, PPC::S4, PPC::S5, PPC::S6, PPC::S7, PPC::S8, PPC::S9, PPC::S10, PPC::S11, PPC::S12, PPC::S30, PPC::S29, PPC::S28, PPC::S27, PPC::S26, PPC::S25, PPC::S24, PPC::S23, PPC::S22, PPC::S21, PPC::S20, PPC::S19, PPC::S18, PPC::S17, PPC::S16, PPC::S15, PPC::S14, PPC::S13, PPC::S31, PPC::S0, PPC::S1,
1981 };
1982
1983 // SPERC Bit set.
1984 const uint8_t SPERCBits[] = {
1985 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0xff, 0xff, 0xff, 0x07,
1986 };
1987
1988 // VFHRC Register Class...
1989 const MCPhysReg VFHRC[] = {
1990 PPC::VFH0, PPC::VFH1, PPC::VFH2, PPC::VFH3, PPC::VFH4, PPC::VFH5, PPC::VFH6, PPC::VFH7, PPC::VFH8, PPC::VFH9, PPC::VFH10, PPC::VFH11, PPC::VFH12, PPC::VFH13, PPC::VFH14, PPC::VFH15, PPC::VFH16, PPC::VFH17, PPC::VFH18, PPC::VFH19, PPC::VFH20, PPC::VFH21, PPC::VFH22, PPC::VFH23, PPC::VFH24, PPC::VFH25, PPC::VFH26, PPC::VFH27, PPC::VFH28, PPC::VFH29, PPC::VFH30, PPC::VFH31,
1991 };
1992
1993 // VFHRC Bit set.
1994 const uint8_t VFHRCBits[] = {
1995 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0xff, 0xff, 0xff, 0x07,
1996 };
1997
1998 // VFRC Register Class...
1999 const MCPhysReg VFRC[] = {
2000 PPC::VF2, PPC::VF3, PPC::VF4, PPC::VF5, PPC::VF0, PPC::VF1, PPC::VF6, PPC::VF7, PPC::VF8, PPC::VF9, PPC::VF10, PPC::VF11, PPC::VF12, PPC::VF13, PPC::VF14, PPC::VF15, PPC::VF16, PPC::VF17, PPC::VF18, PPC::VF19, PPC::VF31, PPC::VF30, PPC::VF29, PPC::VF28, PPC::VF27, PPC::VF26, PPC::VF25, PPC::VF24, PPC::VF23, PPC::VF22, PPC::VF21, PPC::VF20,
2001 };
2002
2003 // VFRC Bit set.
2004 const uint8_t VFRCBits[] = {
2005 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0xff, 0xff, 0xff, 0x07,
2006 };
2007
2008 // SPERC_with_sub_32_in_GPRC_NOR0 Register Class...
2009 const MCPhysReg SPERC_with_sub_32_in_GPRC_NOR0[] = {
2010 PPC::S2, PPC::S3, PPC::S4, PPC::S5, PPC::S6, PPC::S7, PPC::S8, PPC::S9, PPC::S10, PPC::S11, PPC::S12, PPC::S30, PPC::S29, PPC::S28, PPC::S27, PPC::S26, PPC::S25, PPC::S24, PPC::S23, PPC::S22, PPC::S21, PPC::S20, PPC::S19, PPC::S18, PPC::S17, PPC::S16, PPC::S15, PPC::S14, PPC::S13, PPC::S31, PPC::S1,
2011 };
2012
2013 // SPERC_with_sub_32_in_GPRC_NOR0 Bit set.
2014 const uint8_t SPERC_with_sub_32_in_GPRC_NOR0Bits[] = {
2015 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf0, 0xff, 0xff, 0xff, 0x07,
2016 };
2017
2018 // SPILLTOVSRRC_and_VFRC Register Class...
2019 const MCPhysReg SPILLTOVSRRC_and_VFRC[] = {
2020 PPC::VF2, PPC::VF3, PPC::VF4, PPC::VF5, PPC::VF0, PPC::VF1, PPC::VF6, PPC::VF7, PPC::VF8, PPC::VF9, PPC::VF10, PPC::VF11, PPC::VF12, PPC::VF13, PPC::VF14, PPC::VF15, PPC::VF16, PPC::VF17, PPC::VF18, PPC::VF19,
2021 };
2022
2023 // SPILLTOVSRRC_and_VFRC Bit set.
2024 const uint8_t SPILLTOVSRRC_and_VFRCBits[] = {
2025 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0xff, 0x7f,
2026 };
2027
2028 // SPILLTOVSRRC_and_F4RC Register Class...
2029 const MCPhysReg SPILLTOVSRRC_and_F4RC[] = {
2030 PPC::F0, PPC::F1, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13,
2031 };
2032
2033 // SPILLTOVSRRC_and_F4RC Bit set.
2034 const uint8_t SPILLTOVSRRC_and_F4RCBits[] = {
2035 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xfe, 0x7f,
2036 };
2037
2038 // CTRRC8 Register Class...
2039 const MCPhysReg CTRRC8[] = {
2040 PPC::CTR8,
2041 };
2042
2043 // CTRRC8 Bit set.
2044 const uint8_t CTRRC8Bits[] = {
2045 0x00, 0x00, 0x00, 0x10,
2046 };
2047
2048 // LR8RC Register Class...
2049 const MCPhysReg LR8RC[] = {
2050 PPC::LR8,
2051 };
2052
2053 // LR8RC Bit set.
2054 const uint8_t LR8RCBits[] = {
2055 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x04,
2056 };
2057
2058 // DMRROWRC Register Class...
2059 const MCPhysReg DMRROWRC[] = {
2060 PPC::DMRROW0, PPC::DMRROW1, PPC::DMRROW2, PPC::DMRROW3, PPC::DMRROW4, PPC::DMRROW5, PPC::DMRROW6, PPC::DMRROW7, PPC::DMRROW8, PPC::DMRROW9, PPC::DMRROW10, PPC::DMRROW11, PPC::DMRROW12, PPC::DMRROW13, PPC::DMRROW14, PPC::DMRROW15, PPC::DMRROW16, PPC::DMRROW17, PPC::DMRROW18, PPC::DMRROW19, PPC::DMRROW20, PPC::DMRROW21, PPC::DMRROW22, PPC::DMRROW23, PPC::DMRROW24, PPC::DMRROW25, PPC::DMRROW26, PPC::DMRROW27, PPC::DMRROW28, PPC::DMRROW29, PPC::DMRROW30, PPC::DMRROW31, PPC::DMRROW32, PPC::DMRROW33, PPC::DMRROW34, PPC::DMRROW35, PPC::DMRROW36, PPC::DMRROW37, PPC::DMRROW38, PPC::DMRROW39, PPC::DMRROW40, PPC::DMRROW41, PPC::DMRROW42, PPC::DMRROW43, PPC::DMRROW44, PPC::DMRROW45, PPC::DMRROW46, PPC::DMRROW47, PPC::DMRROW48, PPC::DMRROW49, PPC::DMRROW50, PPC::DMRROW51, PPC::DMRROW52, PPC::DMRROW53, PPC::DMRROW54, PPC::DMRROW55, PPC::DMRROW56, PPC::DMRROW57, PPC::DMRROW58, PPC::DMRROW59, PPC::DMRROW60, PPC::DMRROW61, PPC::DMRROW62, PPC::DMRROW63,
2061 };
2062
2063 // DMRROWRC Bit set.
2064 const uint8_t DMRROWRCBits[] = {
2065 0x00, 0x00, 0x00, 0x00, 0xe0, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff, 0x1f,
2066 };
2067
2068 // VSRC Register Class...
2069 const MCPhysReg VSRC[] = {
2070 PPC::VSL0, PPC::VSL1, PPC::VSL2, PPC::VSL3, PPC::VSL4, PPC::VSL5, PPC::VSL6, PPC::VSL7, PPC::VSL8, PPC::VSL9, PPC::VSL10, PPC::VSL11, PPC::VSL12, PPC::VSL13, PPC::VSL31, PPC::VSL30, PPC::VSL29, PPC::VSL28, PPC::VSL27, PPC::VSL26, PPC::VSL25, PPC::VSL24, PPC::VSL23, PPC::VSL22, PPC::VSL21, PPC::VSL20, PPC::VSL19, PPC::VSL18, PPC::VSL17, PPC::VSL16, PPC::VSL15, PPC::VSL14, PPC::V2, PPC::V3, PPC::V4, PPC::V5, PPC::V0, PPC::V1, PPC::V6, PPC::V7, PPC::V8, PPC::V9, PPC::V10, PPC::V11, PPC::V12, PPC::V13, PPC::V14, PPC::V15, PPC::V16, PPC::V17, PPC::V18, PPC::V19, PPC::V31, PPC::V30, PPC::V29, PPC::V28, PPC::V27, PPC::V26, PPC::V25, PPC::V24, PPC::V23, PPC::V22, PPC::V21, PPC::V20,
2071 };
2072
2073 // VSRC Bit set.
2074 const uint8_t VSRCBits[] = {
2075 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0xff, 0xff, 0xff, 0x07, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0xff, 0xff, 0xff, 0x07,
2076 };
2077
2078 // VSRC_with_sub_64_in_SPILLTOVSRRC Register Class...
2079 const MCPhysReg VSRC_with_sub_64_in_SPILLTOVSRRC[] = {
2080 PPC::VSL0, PPC::VSL1, PPC::VSL2, PPC::VSL3, PPC::VSL4, PPC::VSL5, PPC::VSL6, PPC::VSL7, PPC::VSL8, PPC::VSL9, PPC::VSL10, PPC::VSL11, PPC::VSL12, PPC::VSL13, PPC::V2, PPC::V3, PPC::V4, PPC::V5, PPC::V0, PPC::V1, PPC::V6, PPC::V7, PPC::V8, PPC::V9, PPC::V10, PPC::V11, PPC::V12, PPC::V13, PPC::V14, PPC::V15, PPC::V16, PPC::V17, PPC::V18, PPC::V19,
2081 };
2082
2083 // VSRC_with_sub_64_in_SPILLTOVSRRC Bit set.
2084 const uint8_t VSRC_with_sub_64_in_SPILLTOVSRRCBits[] = {
2085 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0xff, 0x7f, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0xff, 0x01,
2086 };
2087
2088 // VRRC Register Class...
2089 const MCPhysReg VRRC[] = {
2090 PPC::V2, PPC::V3, PPC::V4, PPC::V5, PPC::V0, PPC::V1, PPC::V6, PPC::V7, PPC::V8, PPC::V9, PPC::V10, PPC::V11, PPC::V12, PPC::V13, PPC::V14, PPC::V15, PPC::V16, PPC::V17, PPC::V18, PPC::V19, PPC::V31, PPC::V30, PPC::V29, PPC::V28, PPC::V27, PPC::V26, PPC::V25, PPC::V24, PPC::V23, PPC::V22, PPC::V21, PPC::V20,
2091 };
2092
2093 // VRRC Bit set.
2094 const uint8_t VRRCBits[] = {
2095 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0xff, 0xff, 0xff, 0x07,
2096 };
2097
2098 // VSLRC Register Class...
2099 const MCPhysReg VSLRC[] = {
2100 PPC::VSL0, PPC::VSL1, PPC::VSL2, PPC::VSL3, PPC::VSL4, PPC::VSL5, PPC::VSL6, PPC::VSL7, PPC::VSL8, PPC::VSL9, PPC::VSL10, PPC::VSL11, PPC::VSL12, PPC::VSL13, PPC::VSL31, PPC::VSL30, PPC::VSL29, PPC::VSL28, PPC::VSL27, PPC::VSL26, PPC::VSL25, PPC::VSL24, PPC::VSL23, PPC::VSL22, PPC::VSL21, PPC::VSL20, PPC::VSL19, PPC::VSL18, PPC::VSL17, PPC::VSL16, PPC::VSL15, PPC::VSL14,
2101 };
2102
2103 // VSLRC Bit set.
2104 const uint8_t VSLRCBits[] = {
2105 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0xff, 0xff, 0xff, 0x07,
2106 };
2107
2108 // VRRC_with_sub_64_in_SPILLTOVSRRC Register Class...
2109 const MCPhysReg VRRC_with_sub_64_in_SPILLTOVSRRC[] = {
2110 PPC::V2, PPC::V3, PPC::V4, PPC::V5, PPC::V0, PPC::V1, PPC::V6, PPC::V7, PPC::V8, PPC::V9, PPC::V10, PPC::V11, PPC::V12, PPC::V13, PPC::V14, PPC::V15, PPC::V16, PPC::V17, PPC::V18, PPC::V19,
2111 };
2112
2113 // VRRC_with_sub_64_in_SPILLTOVSRRC Bit set.
2114 const uint8_t VRRC_with_sub_64_in_SPILLTOVSRRCBits[] = {
2115 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0xff, 0x7f,
2116 };
2117
2118 // FpRC Register Class...
2119 const MCPhysReg FpRC[] = {
2120 PPC::Fpair0, PPC::Fpair2, PPC::Fpair4, PPC::Fpair6, PPC::Fpair8, PPC::Fpair10, PPC::Fpair12, PPC::Fpair14, PPC::Fpair16, PPC::Fpair18, PPC::Fpair20, PPC::Fpair22, PPC::Fpair24, PPC::Fpair26, PPC::Fpair28, PPC::Fpair30,
2121 };
2122
2123 // FpRC Bit set.
2124 const uint8_t FpRCBits[] = {
2125 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xfc, 0xff, 0x03,
2126 };
2127
2128 // G8pRC Register Class...
2129 const MCPhysReg G8pRC[] = {
2130 PPC::G8p1, PPC::G8p2, PPC::G8p3, PPC::G8p4, PPC::G8p5, PPC::G8p14, PPC::G8p13, PPC::G8p12, PPC::G8p11, PPC::G8p10, PPC::G8p9, PPC::G8p8, PPC::G8p7, PPC::G8p15, PPC::G8p6, PPC::G8p0,
2131 };
2132
2133 // G8pRC Bit set.
2134 const uint8_t G8pRCBits[] = {
2135 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf0, 0xff, 0x0f,
2136 };
2137
2138 // G8pRC_with_sub_32_in_GPRC_NOR0 Register Class...
2139 const MCPhysReg G8pRC_with_sub_32_in_GPRC_NOR0[] = {
2140 PPC::G8p1, PPC::G8p2, PPC::G8p3, PPC::G8p4, PPC::G8p5, PPC::G8p14, PPC::G8p13, PPC::G8p12, PPC::G8p11, PPC::G8p10, PPC::G8p9, PPC::G8p8, PPC::G8p7, PPC::G8p15, PPC::G8p6,
2141 };
2142
2143 // G8pRC_with_sub_32_in_GPRC_NOR0 Bit set.
2144 const uint8_t G8pRC_with_sub_32_in_GPRC_NOR0Bits[] = {
2145 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xe0, 0xff, 0x0f,
2146 };
2147
2148 // VSLRC_with_sub_64_in_SPILLTOVSRRC Register Class...
2149 const MCPhysReg VSLRC_with_sub_64_in_SPILLTOVSRRC[] = {
2150 PPC::VSL0, PPC::VSL1, PPC::VSL2, PPC::VSL3, PPC::VSL4, PPC::VSL5, PPC::VSL6, PPC::VSL7, PPC::VSL8, PPC::VSL9, PPC::VSL10, PPC::VSL11, PPC::VSL12, PPC::VSL13,
2151 };
2152
2153 // VSLRC_with_sub_64_in_SPILLTOVSRRC Bit set.
2154 const uint8_t VSLRC_with_sub_64_in_SPILLTOVSRRCBits[] = {
2155 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0xff, 0x01,
2156 };
2157
2158 // FpRC_with_sub_fp0_in_SPILLTOVSRRC Register Class...
2159 const MCPhysReg FpRC_with_sub_fp0_in_SPILLTOVSRRC[] = {
2160 PPC::Fpair0, PPC::Fpair2, PPC::Fpair4, PPC::Fpair6, PPC::Fpair8, PPC::Fpair10, PPC::Fpair12,
2161 };
2162
2163 // FpRC_with_sub_fp0_in_SPILLTOVSRRC Bit set.
2164 const uint8_t FpRC_with_sub_fp0_in_SPILLTOVSRRCBits[] = {
2165 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xfc, 0x01,
2166 };
2167
2168 // DMRROWpRC Register Class...
2169 const MCPhysReg DMRROWpRC[] = {
2170 PPC::DMRROWp0, PPC::DMRROWp1, PPC::DMRROWp2, PPC::DMRROWp3, PPC::DMRROWp4, PPC::DMRROWp5, PPC::DMRROWp6, PPC::DMRROWp7, PPC::DMRROWp8, PPC::DMRROWp9, PPC::DMRROWp10, PPC::DMRROWp11, PPC::DMRROWp12, PPC::DMRROWp13, PPC::DMRROWp14, PPC::DMRROWp15, PPC::DMRROWp16, PPC::DMRROWp17, PPC::DMRROWp18, PPC::DMRROWp19, PPC::DMRROWp20, PPC::DMRROWp21, PPC::DMRROWp22, PPC::DMRROWp23, PPC::DMRROWp24, PPC::DMRROWp25, PPC::DMRROWp26, PPC::DMRROWp27, PPC::DMRROWp28, PPC::DMRROWp29, PPC::DMRROWp30, PPC::DMRROWp31,
2171 };
2172
2173 // DMRROWpRC Bit set.
2174 const uint8_t DMRROWpRCBits[] = {
2175 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xe0, 0xff, 0xff, 0xff, 0x1f,
2176 };
2177
2178 // VSRpRC Register Class...
2179 const MCPhysReg VSRpRC[] = {
2180 PPC::VSRp17, PPC::VSRp18, PPC::VSRp16, PPC::VSRp19, PPC::VSRp20, PPC::VSRp21, PPC::VSRp22, PPC::VSRp23, PPC::VSRp24, PPC::VSRp25, PPC::VSRp31, PPC::VSRp30, PPC::VSRp29, PPC::VSRp28, PPC::VSRp27, PPC::VSRp26, PPC::VSRp0, PPC::VSRp1, PPC::VSRp2, PPC::VSRp3, PPC::VSRp4, PPC::VSRp5, PPC::VSRp6, PPC::VSRp15, PPC::VSRp14, PPC::VSRp13, PPC::VSRp12, PPC::VSRp11, PPC::VSRp10, PPC::VSRp9, PPC::VSRp8, PPC::VSRp7,
2181 };
2182
2183 // VSRpRC Bit set.
2184 const uint8_t VSRpRCBits[] = {
2185 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0xff, 0xff, 0xff, 0x07,
2186 };
2187
2188 // VSRpRC_with_sub_64_in_SPILLTOVSRRC Register Class...
2189 const MCPhysReg VSRpRC_with_sub_64_in_SPILLTOVSRRC[] = {
2190 PPC::VSRp17, PPC::VSRp18, PPC::VSRp16, PPC::VSRp19, PPC::VSRp20, PPC::VSRp21, PPC::VSRp22, PPC::VSRp23, PPC::VSRp24, PPC::VSRp25, PPC::VSRp0, PPC::VSRp1, PPC::VSRp2, PPC::VSRp3, PPC::VSRp4, PPC::VSRp5, PPC::VSRp6,
2191 };
2192
2193 // VSRpRC_with_sub_64_in_SPILLTOVSRRC Bit set.
2194 const uint8_t VSRpRC_with_sub_64_in_SPILLTOVSRRCBits[] = {
2195 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0x03, 0xf8, 0x1f,
2196 };
2197
2198 // VSRpRC_with_sub_64_in_F4RC Register Class...
2199 const MCPhysReg VSRpRC_with_sub_64_in_F4RC[] = {
2200 PPC::VSRp0, PPC::VSRp1, PPC::VSRp2, PPC::VSRp3, PPC::VSRp4, PPC::VSRp5, PPC::VSRp6, PPC::VSRp15, PPC::VSRp14, PPC::VSRp13, PPC::VSRp12, PPC::VSRp11, PPC::VSRp10, PPC::VSRp9, PPC::VSRp8, PPC::VSRp7,
2201 };
2202
2203 // VSRpRC_with_sub_64_in_F4RC Bit set.
2204 const uint8_t VSRpRC_with_sub_64_in_F4RCBits[] = {
2205 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0xff, 0x07,
2206 };
2207
2208 // VSRpRC_with_sub_64_in_VFRC Register Class...
2209 const MCPhysReg VSRpRC_with_sub_64_in_VFRC[] = {
2210 PPC::VSRp17, PPC::VSRp18, PPC::VSRp16, PPC::VSRp19, PPC::VSRp20, PPC::VSRp21, PPC::VSRp22, PPC::VSRp23, PPC::VSRp24, PPC::VSRp25, PPC::VSRp31, PPC::VSRp30, PPC::VSRp29, PPC::VSRp28, PPC::VSRp27, PPC::VSRp26,
2211 };
2212
2213 // VSRpRC_with_sub_64_in_VFRC Bit set.
2214 const uint8_t VSRpRC_with_sub_64_in_VFRCBits[] = {
2215 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0xff, 0x07,
2216 };
2217
2218 // VSRpRC_with_sub_64_in_SPILLTOVSRRC_and_VFRC Register Class...
2219 const MCPhysReg VSRpRC_with_sub_64_in_SPILLTOVSRRC_and_VFRC[] = {
2220 PPC::VSRp17, PPC::VSRp18, PPC::VSRp16, PPC::VSRp19, PPC::VSRp20, PPC::VSRp21, PPC::VSRp22, PPC::VSRp23, PPC::VSRp24, PPC::VSRp25,
2221 };
2222
2223 // VSRpRC_with_sub_64_in_SPILLTOVSRRC_and_VFRC Bit set.
2224 const uint8_t VSRpRC_with_sub_64_in_SPILLTOVSRRC_and_VFRCBits[] = {
2225 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0x1f,
2226 };
2227
2228 // VSRpRC_with_sub_64_in_SPILLTOVSRRC_and_F4RC Register Class...
2229 const MCPhysReg VSRpRC_with_sub_64_in_SPILLTOVSRRC_and_F4RC[] = {
2230 PPC::VSRp0, PPC::VSRp1, PPC::VSRp2, PPC::VSRp3, PPC::VSRp4, PPC::VSRp5, PPC::VSRp6,
2231 };
2232
2233 // VSRpRC_with_sub_64_in_SPILLTOVSRRC_and_F4RC Bit set.
2234 const uint8_t VSRpRC_with_sub_64_in_SPILLTOVSRRC_and_F4RCBits[] = {
2235 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0x03,
2236 };
2237
2238 // ACCRC Register Class...
2239 const MCPhysReg ACCRC[] = {
2240 PPC::ACC0, PPC::ACC1, PPC::ACC2, PPC::ACC3, PPC::ACC4, PPC::ACC5, PPC::ACC6, PPC::ACC7,
2241 };
2242
2243 // ACCRC Bit set.
2244 const uint8_t ACCRCBits[] = {
2245 0x00, 0xf8, 0x07,
2246 };
2247
2248 // UACCRC Register Class...
2249 const MCPhysReg UACCRC[] = {
2250 PPC::UACC0, PPC::UACC1, PPC::UACC2, PPC::UACC3, PPC::UACC4, PPC::UACC5, PPC::UACC6, PPC::UACC7,
2251 };
2252
2253 // UACCRC Bit set.
2254 const uint8_t UACCRCBits[] = {
2255 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0x07,
2256 };
2257
2258 // WACCRC Register Class...
2259 const MCPhysReg WACCRC[] = {
2260 PPC::WACC0, PPC::WACC1, PPC::WACC2, PPC::WACC3, PPC::WACC4, PPC::WACC5, PPC::WACC6, PPC::WACC7,
2261 };
2262
2263 // WACCRC Bit set.
2264 const uint8_t WACCRCBits[] = {
2265 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0x07,
2266 };
2267
2268 // WACC_HIRC Register Class...
2269 const MCPhysReg WACC_HIRC[] = {
2270 PPC::WACC_HI0, PPC::WACC_HI1, PPC::WACC_HI2, PPC::WACC_HI3, PPC::WACC_HI4, PPC::WACC_HI5, PPC::WACC_HI6, PPC::WACC_HI7,
2271 };
2272
2273 // WACC_HIRC Bit set.
2274 const uint8_t WACC_HIRCBits[] = {
2275 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xf8, 0x07,
2276 };
2277
2278 // ACCRC_with_sub_64_in_SPILLTOVSRRC Register Class...
2279 const MCPhysReg ACCRC_with_sub_64_in_SPILLTOVSRRC[] = {
2280 PPC::ACC0, PPC::ACC1, PPC::ACC2, PPC::ACC3,
2281 };
2282
2283 // ACCRC_with_sub_64_in_SPILLTOVSRRC Bit set.
2284 const uint8_t ACCRC_with_sub_64_in_SPILLTOVSRRCBits[] = {
2285 0x00, 0x78,
2286 };
2287
2288 // UACCRC_with_sub_64_in_SPILLTOVSRRC Register Class...
2289 const MCPhysReg UACCRC_with_sub_64_in_SPILLTOVSRRC[] = {
2290 PPC::UACC0, PPC::UACC1, PPC::UACC2, PPC::UACC3,
2291 };
2292
2293 // UACCRC_with_sub_64_in_SPILLTOVSRRC Bit set.
2294 const uint8_t UACCRC_with_sub_64_in_SPILLTOVSRRCBits[] = {
2295 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x78,
2296 };
2297
2298 // ACCRC_with_sub_pair1_then_sub_64_in_SPILLTOVSRRC Register Class...
2299 const MCPhysReg ACCRC_with_sub_pair1_then_sub_64_in_SPILLTOVSRRC[] = {
2300 PPC::ACC0, PPC::ACC1, PPC::ACC2,
2301 };
2302
2303 // ACCRC_with_sub_pair1_then_sub_64_in_SPILLTOVSRRC Bit set.
2304 const uint8_t ACCRC_with_sub_pair1_then_sub_64_in_SPILLTOVSRRCBits[] = {
2305 0x00, 0x38,
2306 };
2307
2308 // UACCRC_with_sub_pair1_then_sub_64_in_SPILLTOVSRRC Register Class...
2309 const MCPhysReg UACCRC_with_sub_pair1_then_sub_64_in_SPILLTOVSRRC[] = {
2310 PPC::UACC0, PPC::UACC1, PPC::UACC2,
2311 };
2312
2313 // UACCRC_with_sub_pair1_then_sub_64_in_SPILLTOVSRRC Bit set.
2314 const uint8_t UACCRC_with_sub_pair1_then_sub_64_in_SPILLTOVSRRCBits[] = {
2315 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x38,
2316 };
2317
2318 // DMRRC Register Class...
2319 const MCPhysReg DMRRC[] = {
2320 PPC::DMR0, PPC::DMR1, PPC::DMR2, PPC::DMR3, PPC::DMR4, PPC::DMR5, PPC::DMR6, PPC::DMR7,
2321 };
2322
2323 // DMRRC Bit set.
2324 const uint8_t DMRRCBits[] = {
2325 0x00, 0x00, 0x00, 0xe0, 0x1f,
2326 };
2327
2328 // DMRpRC Register Class...
2329 const MCPhysReg DMRpRC[] = {
2330 PPC::DMRp0, PPC::DMRp1, PPC::DMRp2, PPC::DMRp3,
2331 };
2332
2333 // DMRpRC Bit set.
2334 const uint8_t DMRpRCBits[] = {
2335 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xe0, 0x01,
2336 };
2337
2338} // end anonymous namespace
2339
2340
2341#ifdef __GNUC__
2342#pragma GCC diagnostic push
2343#pragma GCC diagnostic ignored "-Woverlength-strings"
2344#endif
2345extern const char PPCRegClassStrings[] = {
2346 /* 0 */ "GPRC_and_GPRC_NOR0\000"
2347 /* 19 */ "SPERC_with_sub_32_in_GPRC_NOR0\000"
2348 /* 50 */ "G8pRC_with_sub_32_in_GPRC_NOR0\000"
2349 /* 81 */ "G8RC_and_G8RC_NOX0\000"
2350 /* 100 */ "GPRC32\000"
2351 /* 107 */ "CTRRC8\000"
2352 /* 114 */ "VSRpRC_with_sub_64_in_SPILLTOVSRRC_and_F4RC\000"
2353 /* 158 */ "VSRpRC_with_sub_64_in_F4RC\000"
2354 /* 185 */ "F8RC\000"
2355 /* 190 */ "G8RC\000"
2356 /* 195 */ "LR8RC\000"
2357 /* 201 */ "UACCRC\000"
2358 /* 208 */ "WACCRC\000"
2359 /* 215 */ "SPERC\000"
2360 /* 221 */ "VRSAVERC\000"
2361 /* 230 */ "SPILLTOVSRRC_and_VSFRC\000"
2362 /* 253 */ "VSRpRC_with_sub_64_in_SPILLTOVSRRC_and_VFRC\000"
2363 /* 297 */ "VSRpRC_with_sub_64_in_VFRC\000"
2364 /* 324 */ "VFHRC\000"
2365 /* 330 */ "WACC_HIRC\000"
2366 /* 340 */ "VSLRC\000"
2367 /* 346 */ "GPRC\000"
2368 /* 351 */ "CRRC\000"
2369 /* 356 */ "LRRC\000"
2370 /* 361 */ "DMRRC\000"
2371 /* 367 */ "FpRC_with_sub_fp0_in_SPILLTOVSRRC\000"
2372 /* 401 */ "UACCRC_with_sub_64_in_SPILLTOVSRRC\000"
2373 /* 436 */ "VSLRC_with_sub_64_in_SPILLTOVSRRC\000"
2374 /* 470 */ "VRRC_with_sub_64_in_SPILLTOVSRRC\000"
2375 /* 503 */ "VSRC_with_sub_64_in_SPILLTOVSRRC\000"
2376 /* 536 */ "VSRpRC_with_sub_64_in_SPILLTOVSRRC\000"
2377 /* 571 */ "UACCRC_with_sub_pair1_then_sub_64_in_SPILLTOVSRRC\000"
2378 /* 621 */ "CTRRC\000"
2379 /* 627 */ "VRRC\000"
2380 /* 632 */ "VSSRC\000"
2381 /* 638 */ "VSRC\000"
2382 /* 643 */ "CRBITRC\000"
2383 /* 651 */ "DMRROWRC\000"
2384 /* 660 */ "CARRYRC\000"
2385 /* 668 */ "G8pRC\000"
2386 /* 674 */ "FpRC\000"
2387 /* 679 */ "DMRpRC\000"
2388 /* 686 */ "VSRpRC\000"
2389 /* 693 */ "DMRROWpRC\000"
2390};
2391#ifdef __GNUC__
2392#pragma GCC diagnostic pop
2393#endif
2394
2395extern const MCRegisterClass PPCMCRegisterClasses[] = {
2396 { .RegsBegin: VSSRC, .RegSet: VSSRCBits, .NameIdx: 632, .RegsSize: 64, .RegSetSize: sizeof(VSSRCBits), .ID: PPC::VSSRCRegClassID, .RegSizeInBits: 32, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2397 { .RegsBegin: GPRC, .RegSet: GPRCBits, .NameIdx: 346, .RegsSize: 34, .RegSetSize: sizeof(GPRCBits), .ID: PPC::GPRCRegClassID, .RegSizeInBits: 32, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2398 { .RegsBegin: GPRC_NOR0, .RegSet: GPRC_NOR0Bits, .NameIdx: 9, .RegsSize: 34, .RegSetSize: sizeof(GPRC_NOR0Bits), .ID: PPC::GPRC_NOR0RegClassID, .RegSizeInBits: 32, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2399 { .RegsBegin: GPRC_and_GPRC_NOR0, .RegSet: GPRC_and_GPRC_NOR0Bits, .NameIdx: 0, .RegsSize: 33, .RegSetSize: sizeof(GPRC_and_GPRC_NOR0Bits), .ID: PPC::GPRC_and_GPRC_NOR0RegClassID, .RegSizeInBits: 32, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2400 { .RegsBegin: CRBITRC, .RegSet: CRBITRCBits, .NameIdx: 643, .RegsSize: 32, .RegSetSize: sizeof(CRBITRCBits), .ID: PPC::CRBITRCRegClassID, .RegSizeInBits: 32, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2401 { .RegsBegin: F4RC, .RegSet: F4RCBits, .NameIdx: 153, .RegsSize: 32, .RegSetSize: sizeof(F4RCBits), .ID: PPC::F4RCRegClassID, .RegSizeInBits: 32, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2402 { .RegsBegin: GPRC32, .RegSet: GPRC32Bits, .NameIdx: 100, .RegsSize: 32, .RegSetSize: sizeof(GPRC32Bits), .ID: PPC::GPRC32RegClassID, .RegSizeInBits: 32, .CopyCost: 1, .Allocatable: false, .BaseClass: false },
2403 { .RegsBegin: CRRC, .RegSet: CRRCBits, .NameIdx: 351, .RegsSize: 8, .RegSetSize: sizeof(CRRCBits), .ID: PPC::CRRCRegClassID, .RegSizeInBits: 32, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2404 { .RegsBegin: CARRYRC, .RegSet: CARRYRCBits, .NameIdx: 660, .RegsSize: 2, .RegSetSize: sizeof(CARRYRCBits), .ID: PPC::CARRYRCRegClassID, .RegSizeInBits: 32, .CopyCost: 255, .Allocatable: false, .BaseClass: false },
2405 { .RegsBegin: CTRRC, .RegSet: CTRRCBits, .NameIdx: 621, .RegsSize: 1, .RegSetSize: sizeof(CTRRCBits), .ID: PPC::CTRRCRegClassID, .RegSizeInBits: 32, .CopyCost: 1, .Allocatable: false, .BaseClass: false },
2406 { .RegsBegin: LRRC, .RegSet: LRRCBits, .NameIdx: 356, .RegsSize: 1, .RegSetSize: sizeof(LRRCBits), .ID: PPC::LRRCRegClassID, .RegSizeInBits: 32, .CopyCost: 1, .Allocatable: false, .BaseClass: false },
2407 { .RegsBegin: VRSAVERC, .RegSet: VRSAVERCBits, .NameIdx: 221, .RegsSize: 1, .RegSetSize: sizeof(VRSAVERCBits), .ID: PPC::VRSAVERCRegClassID, .RegSizeInBits: 32, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2408 { .RegsBegin: SPILLTOVSRRC, .RegSet: SPILLTOVSRRCBits, .NameIdx: 388, .RegsSize: 68, .RegSetSize: sizeof(SPILLTOVSRRCBits), .ID: PPC::SPILLTOVSRRCRegClassID, .RegSizeInBits: 64, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2409 { .RegsBegin: VSFRC, .RegSet: VSFRCBits, .NameIdx: 247, .RegsSize: 64, .RegSetSize: sizeof(VSFRCBits), .ID: PPC::VSFRCRegClassID, .RegSizeInBits: 64, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2410 { .RegsBegin: G8RC, .RegSet: G8RCBits, .NameIdx: 190, .RegsSize: 34, .RegSetSize: sizeof(G8RCBits), .ID: PPC::G8RCRegClassID, .RegSizeInBits: 64, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2411 { .RegsBegin: G8RC_NOX0, .RegSet: G8RC_NOX0Bits, .NameIdx: 90, .RegsSize: 34, .RegSetSize: sizeof(G8RC_NOX0Bits), .ID: PPC::G8RC_NOX0RegClassID, .RegSizeInBits: 64, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2412 { .RegsBegin: SPILLTOVSRRC_and_VSFRC, .RegSet: SPILLTOVSRRC_and_VSFRCBits, .NameIdx: 230, .RegsSize: 34, .RegSetSize: sizeof(SPILLTOVSRRC_and_VSFRCBits), .ID: PPC::SPILLTOVSRRC_and_VSFRCRegClassID, .RegSizeInBits: 64, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2413 { .RegsBegin: G8RC_and_G8RC_NOX0, .RegSet: G8RC_and_G8RC_NOX0Bits, .NameIdx: 81, .RegsSize: 33, .RegSetSize: sizeof(G8RC_and_G8RC_NOX0Bits), .ID: PPC::G8RC_and_G8RC_NOX0RegClassID, .RegSizeInBits: 64, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2414 { .RegsBegin: F8RC, .RegSet: F8RCBits, .NameIdx: 185, .RegsSize: 32, .RegSetSize: sizeof(F8RCBits), .ID: PPC::F8RCRegClassID, .RegSizeInBits: 64, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2415 { .RegsBegin: FHRC, .RegSet: FHRCBits, .NameIdx: 325, .RegsSize: 32, .RegSetSize: sizeof(FHRCBits), .ID: PPC::FHRCRegClassID, .RegSizeInBits: 64, .CopyCost: 255, .Allocatable: false, .BaseClass: false },
2416 { .RegsBegin: SPERC, .RegSet: SPERCBits, .NameIdx: 215, .RegsSize: 32, .RegSetSize: sizeof(SPERCBits), .ID: PPC::SPERCRegClassID, .RegSizeInBits: 64, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2417 { .RegsBegin: VFHRC, .RegSet: VFHRCBits, .NameIdx: 324, .RegsSize: 32, .RegSetSize: sizeof(VFHRCBits), .ID: PPC::VFHRCRegClassID, .RegSizeInBits: 64, .CopyCost: 255, .Allocatable: false, .BaseClass: false },
2418 { .RegsBegin: VFRC, .RegSet: VFRCBits, .NameIdx: 292, .RegsSize: 32, .RegSetSize: sizeof(VFRCBits), .ID: PPC::VFRCRegClassID, .RegSizeInBits: 64, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2419 { .RegsBegin: SPERC_with_sub_32_in_GPRC_NOR0, .RegSet: SPERC_with_sub_32_in_GPRC_NOR0Bits, .NameIdx: 19, .RegsSize: 31, .RegSetSize: sizeof(SPERC_with_sub_32_in_GPRC_NOR0Bits), .ID: PPC::SPERC_with_sub_32_in_GPRC_NOR0RegClassID, .RegSizeInBits: 64, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2420 { .RegsBegin: SPILLTOVSRRC_and_VFRC, .RegSet: SPILLTOVSRRC_and_VFRCBits, .NameIdx: 275, .RegsSize: 20, .RegSetSize: sizeof(SPILLTOVSRRC_and_VFRCBits), .ID: PPC::SPILLTOVSRRC_and_VFRCRegClassID, .RegSizeInBits: 64, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2421 { .RegsBegin: SPILLTOVSRRC_and_F4RC, .RegSet: SPILLTOVSRRC_and_F4RCBits, .NameIdx: 136, .RegsSize: 14, .RegSetSize: sizeof(SPILLTOVSRRC_and_F4RCBits), .ID: PPC::SPILLTOVSRRC_and_F4RCRegClassID, .RegSizeInBits: 64, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2422 { .RegsBegin: CTRRC8, .RegSet: CTRRC8Bits, .NameIdx: 107, .RegsSize: 1, .RegSetSize: sizeof(CTRRC8Bits), .ID: PPC::CTRRC8RegClassID, .RegSizeInBits: 64, .CopyCost: 1, .Allocatable: false, .BaseClass: false },
2423 { .RegsBegin: LR8RC, .RegSet: LR8RCBits, .NameIdx: 195, .RegsSize: 1, .RegSetSize: sizeof(LR8RCBits), .ID: PPC::LR8RCRegClassID, .RegSizeInBits: 64, .CopyCost: 1, .Allocatable: false, .BaseClass: false },
2424 { .RegsBegin: DMRROWRC, .RegSet: DMRROWRCBits, .NameIdx: 651, .RegsSize: 64, .RegSetSize: sizeof(DMRROWRCBits), .ID: PPC::DMRROWRCRegClassID, .RegSizeInBits: 128, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2425 { .RegsBegin: VSRC, .RegSet: VSRCBits, .NameIdx: 638, .RegsSize: 64, .RegSetSize: sizeof(VSRCBits), .ID: PPC::VSRCRegClassID, .RegSizeInBits: 128, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2426 { .RegsBegin: VSRC_with_sub_64_in_SPILLTOVSRRC, .RegSet: VSRC_with_sub_64_in_SPILLTOVSRRCBits, .NameIdx: 503, .RegsSize: 34, .RegSetSize: sizeof(VSRC_with_sub_64_in_SPILLTOVSRRCBits), .ID: PPC::VSRC_with_sub_64_in_SPILLTOVSRRCRegClassID, .RegSizeInBits: 128, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2427 { .RegsBegin: VRRC, .RegSet: VRRCBits, .NameIdx: 627, .RegsSize: 32, .RegSetSize: sizeof(VRRCBits), .ID: PPC::VRRCRegClassID, .RegSizeInBits: 128, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2428 { .RegsBegin: VSLRC, .RegSet: VSLRCBits, .NameIdx: 340, .RegsSize: 32, .RegSetSize: sizeof(VSLRCBits), .ID: PPC::VSLRCRegClassID, .RegSizeInBits: 128, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2429 { .RegsBegin: VRRC_with_sub_64_in_SPILLTOVSRRC, .RegSet: VRRC_with_sub_64_in_SPILLTOVSRRCBits, .NameIdx: 470, .RegsSize: 20, .RegSetSize: sizeof(VRRC_with_sub_64_in_SPILLTOVSRRCBits), .ID: PPC::VRRC_with_sub_64_in_SPILLTOVSRRCRegClassID, .RegSizeInBits: 128, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2430 { .RegsBegin: FpRC, .RegSet: FpRCBits, .NameIdx: 674, .RegsSize: 16, .RegSetSize: sizeof(FpRCBits), .ID: PPC::FpRCRegClassID, .RegSizeInBits: 128, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2431 { .RegsBegin: G8pRC, .RegSet: G8pRCBits, .NameIdx: 668, .RegsSize: 16, .RegSetSize: sizeof(G8pRCBits), .ID: PPC::G8pRCRegClassID, .RegSizeInBits: 128, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2432 { .RegsBegin: G8pRC_with_sub_32_in_GPRC_NOR0, .RegSet: G8pRC_with_sub_32_in_GPRC_NOR0Bits, .NameIdx: 50, .RegsSize: 15, .RegSetSize: sizeof(G8pRC_with_sub_32_in_GPRC_NOR0Bits), .ID: PPC::G8pRC_with_sub_32_in_GPRC_NOR0RegClassID, .RegSizeInBits: 128, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2433 { .RegsBegin: VSLRC_with_sub_64_in_SPILLTOVSRRC, .RegSet: VSLRC_with_sub_64_in_SPILLTOVSRRCBits, .NameIdx: 436, .RegsSize: 14, .RegSetSize: sizeof(VSLRC_with_sub_64_in_SPILLTOVSRRCBits), .ID: PPC::VSLRC_with_sub_64_in_SPILLTOVSRRCRegClassID, .RegSizeInBits: 128, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2434 { .RegsBegin: FpRC_with_sub_fp0_in_SPILLTOVSRRC, .RegSet: FpRC_with_sub_fp0_in_SPILLTOVSRRCBits, .NameIdx: 367, .RegsSize: 7, .RegSetSize: sizeof(FpRC_with_sub_fp0_in_SPILLTOVSRRCBits), .ID: PPC::FpRC_with_sub_fp0_in_SPILLTOVSRRCRegClassID, .RegSizeInBits: 128, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2435 { .RegsBegin: DMRROWpRC, .RegSet: DMRROWpRCBits, .NameIdx: 693, .RegsSize: 32, .RegSetSize: sizeof(DMRROWpRCBits), .ID: PPC::DMRROWpRCRegClassID, .RegSizeInBits: 256, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2436 { .RegsBegin: VSRpRC, .RegSet: VSRpRCBits, .NameIdx: 686, .RegsSize: 32, .RegSetSize: sizeof(VSRpRCBits), .ID: PPC::VSRpRCRegClassID, .RegSizeInBits: 256, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2437 { .RegsBegin: VSRpRC_with_sub_64_in_SPILLTOVSRRC, .RegSet: VSRpRC_with_sub_64_in_SPILLTOVSRRCBits, .NameIdx: 536, .RegsSize: 17, .RegSetSize: sizeof(VSRpRC_with_sub_64_in_SPILLTOVSRRCBits), .ID: PPC::VSRpRC_with_sub_64_in_SPILLTOVSRRCRegClassID, .RegSizeInBits: 256, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2438 { .RegsBegin: VSRpRC_with_sub_64_in_F4RC, .RegSet: VSRpRC_with_sub_64_in_F4RCBits, .NameIdx: 158, .RegsSize: 16, .RegSetSize: sizeof(VSRpRC_with_sub_64_in_F4RCBits), .ID: PPC::VSRpRC_with_sub_64_in_F4RCRegClassID, .RegSizeInBits: 256, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2439 { .RegsBegin: VSRpRC_with_sub_64_in_VFRC, .RegSet: VSRpRC_with_sub_64_in_VFRCBits, .NameIdx: 297, .RegsSize: 16, .RegSetSize: sizeof(VSRpRC_with_sub_64_in_VFRCBits), .ID: PPC::VSRpRC_with_sub_64_in_VFRCRegClassID, .RegSizeInBits: 256, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2440 { .RegsBegin: VSRpRC_with_sub_64_in_SPILLTOVSRRC_and_VFRC, .RegSet: VSRpRC_with_sub_64_in_SPILLTOVSRRC_and_VFRCBits, .NameIdx: 253, .RegsSize: 10, .RegSetSize: sizeof(VSRpRC_with_sub_64_in_SPILLTOVSRRC_and_VFRCBits), .ID: PPC::VSRpRC_with_sub_64_in_SPILLTOVSRRC_and_VFRCRegClassID, .RegSizeInBits: 256, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2441 { .RegsBegin: VSRpRC_with_sub_64_in_SPILLTOVSRRC_and_F4RC, .RegSet: VSRpRC_with_sub_64_in_SPILLTOVSRRC_and_F4RCBits, .NameIdx: 114, .RegsSize: 7, .RegSetSize: sizeof(VSRpRC_with_sub_64_in_SPILLTOVSRRC_and_F4RCBits), .ID: PPC::VSRpRC_with_sub_64_in_SPILLTOVSRRC_and_F4RCRegClassID, .RegSizeInBits: 256, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2442 { .RegsBegin: ACCRC, .RegSet: ACCRCBits, .NameIdx: 202, .RegsSize: 8, .RegSetSize: sizeof(ACCRCBits), .ID: PPC::ACCRCRegClassID, .RegSizeInBits: 512, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2443 { .RegsBegin: UACCRC, .RegSet: UACCRCBits, .NameIdx: 201, .RegsSize: 8, .RegSetSize: sizeof(UACCRCBits), .ID: PPC::UACCRCRegClassID, .RegSizeInBits: 512, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2444 { .RegsBegin: WACCRC, .RegSet: WACCRCBits, .NameIdx: 208, .RegsSize: 8, .RegSetSize: sizeof(WACCRCBits), .ID: PPC::WACCRCRegClassID, .RegSizeInBits: 512, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2445 { .RegsBegin: WACC_HIRC, .RegSet: WACC_HIRCBits, .NameIdx: 330, .RegsSize: 8, .RegSetSize: sizeof(WACC_HIRCBits), .ID: PPC::WACC_HIRCRegClassID, .RegSizeInBits: 512, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2446 { .RegsBegin: ACCRC_with_sub_64_in_SPILLTOVSRRC, .RegSet: ACCRC_with_sub_64_in_SPILLTOVSRRCBits, .NameIdx: 402, .RegsSize: 4, .RegSetSize: sizeof(ACCRC_with_sub_64_in_SPILLTOVSRRCBits), .ID: PPC::ACCRC_with_sub_64_in_SPILLTOVSRRCRegClassID, .RegSizeInBits: 512, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2447 { .RegsBegin: UACCRC_with_sub_64_in_SPILLTOVSRRC, .RegSet: UACCRC_with_sub_64_in_SPILLTOVSRRCBits, .NameIdx: 401, .RegsSize: 4, .RegSetSize: sizeof(UACCRC_with_sub_64_in_SPILLTOVSRRCBits), .ID: PPC::UACCRC_with_sub_64_in_SPILLTOVSRRCRegClassID, .RegSizeInBits: 512, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2448 { .RegsBegin: ACCRC_with_sub_pair1_then_sub_64_in_SPILLTOVSRRC, .RegSet: ACCRC_with_sub_pair1_then_sub_64_in_SPILLTOVSRRCBits, .NameIdx: 572, .RegsSize: 3, .RegSetSize: sizeof(ACCRC_with_sub_pair1_then_sub_64_in_SPILLTOVSRRCBits), .ID: PPC::ACCRC_with_sub_pair1_then_sub_64_in_SPILLTOVSRRCRegClassID, .RegSizeInBits: 512, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2449 { .RegsBegin: UACCRC_with_sub_pair1_then_sub_64_in_SPILLTOVSRRC, .RegSet: UACCRC_with_sub_pair1_then_sub_64_in_SPILLTOVSRRCBits, .NameIdx: 571, .RegsSize: 3, .RegSetSize: sizeof(UACCRC_with_sub_pair1_then_sub_64_in_SPILLTOVSRRCBits), .ID: PPC::UACCRC_with_sub_pair1_then_sub_64_in_SPILLTOVSRRCRegClassID, .RegSizeInBits: 512, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2450 { .RegsBegin: DMRRC, .RegSet: DMRRCBits, .NameIdx: 361, .RegsSize: 8, .RegSetSize: sizeof(DMRRCBits), .ID: PPC::DMRRCRegClassID, .RegSizeInBits: 1024, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2451 { .RegsBegin: DMRpRC, .RegSet: DMRpRCBits, .NameIdx: 679, .RegsSize: 4, .RegSetSize: sizeof(DMRpRCBits), .ID: PPC::DMRpRCRegClassID, .RegSizeInBits: 2048, .CopyCost: 1, .Allocatable: true, .BaseClass: false },
2452};
2453
2454// PPC Dwarf<->LLVM register mappings.
2455extern const MCRegisterInfo::DwarfLLVMRegPair PPCDwarfFlavour0Dwarf2L[] = {
2456 { .FromReg: 0U, .ToReg: PPC::X0 },
2457 { .FromReg: 1U, .ToReg: PPC::X1 },
2458 { .FromReg: 2U, .ToReg: PPC::X2 },
2459 { .FromReg: 3U, .ToReg: PPC::X3 },
2460 { .FromReg: 4U, .ToReg: PPC::X4 },
2461 { .FromReg: 5U, .ToReg: PPC::X5 },
2462 { .FromReg: 6U, .ToReg: PPC::X6 },
2463 { .FromReg: 7U, .ToReg: PPC::X7 },
2464 { .FromReg: 8U, .ToReg: PPC::X8 },
2465 { .FromReg: 9U, .ToReg: PPC::X9 },
2466 { .FromReg: 10U, .ToReg: PPC::X10 },
2467 { .FromReg: 11U, .ToReg: PPC::X11 },
2468 { .FromReg: 12U, .ToReg: PPC::X12 },
2469 { .FromReg: 13U, .ToReg: PPC::X13 },
2470 { .FromReg: 14U, .ToReg: PPC::X14 },
2471 { .FromReg: 15U, .ToReg: PPC::X15 },
2472 { .FromReg: 16U, .ToReg: PPC::X16 },
2473 { .FromReg: 17U, .ToReg: PPC::X17 },
2474 { .FromReg: 18U, .ToReg: PPC::X18 },
2475 { .FromReg: 19U, .ToReg: PPC::X19 },
2476 { .FromReg: 20U, .ToReg: PPC::X20 },
2477 { .FromReg: 21U, .ToReg: PPC::X21 },
2478 { .FromReg: 22U, .ToReg: PPC::X22 },
2479 { .FromReg: 23U, .ToReg: PPC::X23 },
2480 { .FromReg: 24U, .ToReg: PPC::X24 },
2481 { .FromReg: 25U, .ToReg: PPC::X25 },
2482 { .FromReg: 26U, .ToReg: PPC::X26 },
2483 { .FromReg: 27U, .ToReg: PPC::X27 },
2484 { .FromReg: 28U, .ToReg: PPC::X28 },
2485 { .FromReg: 29U, .ToReg: PPC::X29 },
2486 { .FromReg: 30U, .ToReg: PPC::X30 },
2487 { .FromReg: 31U, .ToReg: PPC::X31 },
2488 { .FromReg: 32U, .ToReg: PPC::F0 },
2489 { .FromReg: 33U, .ToReg: PPC::F1 },
2490 { .FromReg: 34U, .ToReg: PPC::F2 },
2491 { .FromReg: 35U, .ToReg: PPC::F3 },
2492 { .FromReg: 36U, .ToReg: PPC::F4 },
2493 { .FromReg: 37U, .ToReg: PPC::F5 },
2494 { .FromReg: 38U, .ToReg: PPC::F6 },
2495 { .FromReg: 39U, .ToReg: PPC::F7 },
2496 { .FromReg: 40U, .ToReg: PPC::F8 },
2497 { .FromReg: 41U, .ToReg: PPC::F9 },
2498 { .FromReg: 42U, .ToReg: PPC::F10 },
2499 { .FromReg: 43U, .ToReg: PPC::F11 },
2500 { .FromReg: 44U, .ToReg: PPC::F12 },
2501 { .FromReg: 45U, .ToReg: PPC::F13 },
2502 { .FromReg: 46U, .ToReg: PPC::F14 },
2503 { .FromReg: 47U, .ToReg: PPC::F15 },
2504 { .FromReg: 48U, .ToReg: PPC::F16 },
2505 { .FromReg: 49U, .ToReg: PPC::F17 },
2506 { .FromReg: 50U, .ToReg: PPC::F18 },
2507 { .FromReg: 51U, .ToReg: PPC::F19 },
2508 { .FromReg: 52U, .ToReg: PPC::F20 },
2509 { .FromReg: 53U, .ToReg: PPC::F21 },
2510 { .FromReg: 54U, .ToReg: PPC::F22 },
2511 { .FromReg: 55U, .ToReg: PPC::F23 },
2512 { .FromReg: 56U, .ToReg: PPC::F24 },
2513 { .FromReg: 57U, .ToReg: PPC::F25 },
2514 { .FromReg: 58U, .ToReg: PPC::F26 },
2515 { .FromReg: 59U, .ToReg: PPC::F27 },
2516 { .FromReg: 60U, .ToReg: PPC::F28 },
2517 { .FromReg: 61U, .ToReg: PPC::F29 },
2518 { .FromReg: 62U, .ToReg: PPC::F30 },
2519 { .FromReg: 63U, .ToReg: PPC::F31 },
2520 { .FromReg: 65U, .ToReg: PPC::LR8 },
2521 { .FromReg: 66U, .ToReg: PPC::CTR8 },
2522 { .FromReg: 68U, .ToReg: PPC::CR0 },
2523 { .FromReg: 69U, .ToReg: PPC::CR1 },
2524 { .FromReg: 70U, .ToReg: PPC::CR2 },
2525 { .FromReg: 71U, .ToReg: PPC::CR3 },
2526 { .FromReg: 72U, .ToReg: PPC::CR4 },
2527 { .FromReg: 73U, .ToReg: PPC::CR5 },
2528 { .FromReg: 74U, .ToReg: PPC::CR6 },
2529 { .FromReg: 75U, .ToReg: PPC::CR7 },
2530 { .FromReg: 76U, .ToReg: PPC::XER },
2531 { .FromReg: 77U, .ToReg: PPC::VF0 },
2532 { .FromReg: 78U, .ToReg: PPC::VF1 },
2533 { .FromReg: 79U, .ToReg: PPC::VF2 },
2534 { .FromReg: 80U, .ToReg: PPC::VF3 },
2535 { .FromReg: 81U, .ToReg: PPC::VF4 },
2536 { .FromReg: 82U, .ToReg: PPC::VF5 },
2537 { .FromReg: 83U, .ToReg: PPC::VF6 },
2538 { .FromReg: 84U, .ToReg: PPC::VF7 },
2539 { .FromReg: 85U, .ToReg: PPC::VF8 },
2540 { .FromReg: 86U, .ToReg: PPC::VF9 },
2541 { .FromReg: 87U, .ToReg: PPC::VF10 },
2542 { .FromReg: 88U, .ToReg: PPC::VF11 },
2543 { .FromReg: 89U, .ToReg: PPC::VF12 },
2544 { .FromReg: 90U, .ToReg: PPC::VF13 },
2545 { .FromReg: 91U, .ToReg: PPC::VF14 },
2546 { .FromReg: 92U, .ToReg: PPC::VF15 },
2547 { .FromReg: 93U, .ToReg: PPC::VF16 },
2548 { .FromReg: 94U, .ToReg: PPC::VF17 },
2549 { .FromReg: 95U, .ToReg: PPC::VF18 },
2550 { .FromReg: 96U, .ToReg: PPC::VF19 },
2551 { .FromReg: 97U, .ToReg: PPC::VF20 },
2552 { .FromReg: 98U, .ToReg: PPC::VF21 },
2553 { .FromReg: 99U, .ToReg: PPC::VF22 },
2554 { .FromReg: 100U, .ToReg: PPC::VF23 },
2555 { .FromReg: 101U, .ToReg: PPC::VF24 },
2556 { .FromReg: 102U, .ToReg: PPC::VF25 },
2557 { .FromReg: 103U, .ToReg: PPC::VF26 },
2558 { .FromReg: 104U, .ToReg: PPC::VF27 },
2559 { .FromReg: 105U, .ToReg: PPC::VF28 },
2560 { .FromReg: 106U, .ToReg: PPC::VF29 },
2561 { .FromReg: 107U, .ToReg: PPC::VF30 },
2562 { .FromReg: 108U, .ToReg: PPC::VF31 },
2563 { .FromReg: 109U, .ToReg: PPC::VRSAVE },
2564 { .FromReg: 612U, .ToReg: PPC::SPEFSCR },
2565 { .FromReg: 1200U, .ToReg: PPC::S0 },
2566 { .FromReg: 1201U, .ToReg: PPC::S1 },
2567 { .FromReg: 1202U, .ToReg: PPC::S2 },
2568 { .FromReg: 1203U, .ToReg: PPC::S3 },
2569 { .FromReg: 1204U, .ToReg: PPC::S4 },
2570 { .FromReg: 1205U, .ToReg: PPC::S5 },
2571 { .FromReg: 1206U, .ToReg: PPC::S6 },
2572 { .FromReg: 1207U, .ToReg: PPC::S7 },
2573 { .FromReg: 1208U, .ToReg: PPC::S8 },
2574 { .FromReg: 1209U, .ToReg: PPC::S9 },
2575 { .FromReg: 1210U, .ToReg: PPC::S10 },
2576 { .FromReg: 1211U, .ToReg: PPC::S11 },
2577 { .FromReg: 1212U, .ToReg: PPC::S12 },
2578 { .FromReg: 1213U, .ToReg: PPC::S13 },
2579 { .FromReg: 1214U, .ToReg: PPC::S14 },
2580 { .FromReg: 1215U, .ToReg: PPC::S15 },
2581 { .FromReg: 1216U, .ToReg: PPC::S16 },
2582 { .FromReg: 1217U, .ToReg: PPC::S17 },
2583 { .FromReg: 1218U, .ToReg: PPC::S18 },
2584 { .FromReg: 1219U, .ToReg: PPC::S19 },
2585 { .FromReg: 1220U, .ToReg: PPC::S20 },
2586 { .FromReg: 1221U, .ToReg: PPC::S21 },
2587 { .FromReg: 1222U, .ToReg: PPC::S22 },
2588 { .FromReg: 1223U, .ToReg: PPC::S23 },
2589 { .FromReg: 1224U, .ToReg: PPC::S24 },
2590 { .FromReg: 1225U, .ToReg: PPC::S25 },
2591 { .FromReg: 1226U, .ToReg: PPC::S26 },
2592 { .FromReg: 1227U, .ToReg: PPC::S27 },
2593 { .FromReg: 1228U, .ToReg: PPC::S28 },
2594 { .FromReg: 1229U, .ToReg: PPC::S29 },
2595 { .FromReg: 1230U, .ToReg: PPC::S30 },
2596 { .FromReg: 1231U, .ToReg: PPC::S31 },
2597};
2598extern const unsigned PPCDwarfFlavour0Dwarf2LSize = std::size(PPCDwarfFlavour0Dwarf2L);
2599
2600extern const MCRegisterInfo::DwarfLLVMRegPair PPCDwarfFlavour1Dwarf2L[] = {
2601 { .FromReg: 0U, .ToReg: PPC::R0 },
2602 { .FromReg: 1U, .ToReg: PPC::R1 },
2603 { .FromReg: 2U, .ToReg: PPC::R2 },
2604 { .FromReg: 3U, .ToReg: PPC::R3 },
2605 { .FromReg: 4U, .ToReg: PPC::R4 },
2606 { .FromReg: 5U, .ToReg: PPC::R5 },
2607 { .FromReg: 6U, .ToReg: PPC::R6 },
2608 { .FromReg: 7U, .ToReg: PPC::R7 },
2609 { .FromReg: 8U, .ToReg: PPC::R8 },
2610 { .FromReg: 9U, .ToReg: PPC::R9 },
2611 { .FromReg: 10U, .ToReg: PPC::R10 },
2612 { .FromReg: 11U, .ToReg: PPC::R11 },
2613 { .FromReg: 12U, .ToReg: PPC::R12 },
2614 { .FromReg: 13U, .ToReg: PPC::R13 },
2615 { .FromReg: 14U, .ToReg: PPC::R14 },
2616 { .FromReg: 15U, .ToReg: PPC::R15 },
2617 { .FromReg: 16U, .ToReg: PPC::R16 },
2618 { .FromReg: 17U, .ToReg: PPC::R17 },
2619 { .FromReg: 18U, .ToReg: PPC::R18 },
2620 { .FromReg: 19U, .ToReg: PPC::R19 },
2621 { .FromReg: 20U, .ToReg: PPC::R20 },
2622 { .FromReg: 21U, .ToReg: PPC::R21 },
2623 { .FromReg: 22U, .ToReg: PPC::R22 },
2624 { .FromReg: 23U, .ToReg: PPC::R23 },
2625 { .FromReg: 24U, .ToReg: PPC::R24 },
2626 { .FromReg: 25U, .ToReg: PPC::R25 },
2627 { .FromReg: 26U, .ToReg: PPC::R26 },
2628 { .FromReg: 27U, .ToReg: PPC::R27 },
2629 { .FromReg: 28U, .ToReg: PPC::R28 },
2630 { .FromReg: 29U, .ToReg: PPC::R29 },
2631 { .FromReg: 30U, .ToReg: PPC::R30 },
2632 { .FromReg: 31U, .ToReg: PPC::R31 },
2633 { .FromReg: 32U, .ToReg: PPC::F0 },
2634 { .FromReg: 33U, .ToReg: PPC::F1 },
2635 { .FromReg: 34U, .ToReg: PPC::F2 },
2636 { .FromReg: 35U, .ToReg: PPC::F3 },
2637 { .FromReg: 36U, .ToReg: PPC::F4 },
2638 { .FromReg: 37U, .ToReg: PPC::F5 },
2639 { .FromReg: 38U, .ToReg: PPC::F6 },
2640 { .FromReg: 39U, .ToReg: PPC::F7 },
2641 { .FromReg: 40U, .ToReg: PPC::F8 },
2642 { .FromReg: 41U, .ToReg: PPC::F9 },
2643 { .FromReg: 42U, .ToReg: PPC::F10 },
2644 { .FromReg: 43U, .ToReg: PPC::F11 },
2645 { .FromReg: 44U, .ToReg: PPC::F12 },
2646 { .FromReg: 45U, .ToReg: PPC::F13 },
2647 { .FromReg: 46U, .ToReg: PPC::F14 },
2648 { .FromReg: 47U, .ToReg: PPC::F15 },
2649 { .FromReg: 48U, .ToReg: PPC::F16 },
2650 { .FromReg: 49U, .ToReg: PPC::F17 },
2651 { .FromReg: 50U, .ToReg: PPC::F18 },
2652 { .FromReg: 51U, .ToReg: PPC::F19 },
2653 { .FromReg: 52U, .ToReg: PPC::F20 },
2654 { .FromReg: 53U, .ToReg: PPC::F21 },
2655 { .FromReg: 54U, .ToReg: PPC::F22 },
2656 { .FromReg: 55U, .ToReg: PPC::F23 },
2657 { .FromReg: 56U, .ToReg: PPC::F24 },
2658 { .FromReg: 57U, .ToReg: PPC::F25 },
2659 { .FromReg: 58U, .ToReg: PPC::F26 },
2660 { .FromReg: 59U, .ToReg: PPC::F27 },
2661 { .FromReg: 60U, .ToReg: PPC::F28 },
2662 { .FromReg: 61U, .ToReg: PPC::F29 },
2663 { .FromReg: 62U, .ToReg: PPC::F30 },
2664 { .FromReg: 63U, .ToReg: PPC::F31 },
2665 { .FromReg: 65U, .ToReg: PPC::LR },
2666 { .FromReg: 66U, .ToReg: PPC::CTR },
2667 { .FromReg: 68U, .ToReg: PPC::CR0 },
2668 { .FromReg: 69U, .ToReg: PPC::CR1 },
2669 { .FromReg: 70U, .ToReg: PPC::CR2 },
2670 { .FromReg: 71U, .ToReg: PPC::CR3 },
2671 { .FromReg: 72U, .ToReg: PPC::CR4 },
2672 { .FromReg: 73U, .ToReg: PPC::CR5 },
2673 { .FromReg: 74U, .ToReg: PPC::CR6 },
2674 { .FromReg: 75U, .ToReg: PPC::CR7 },
2675 { .FromReg: 77U, .ToReg: PPC::VF0 },
2676 { .FromReg: 78U, .ToReg: PPC::VF1 },
2677 { .FromReg: 79U, .ToReg: PPC::VF2 },
2678 { .FromReg: 80U, .ToReg: PPC::VF3 },
2679 { .FromReg: 81U, .ToReg: PPC::VF4 },
2680 { .FromReg: 82U, .ToReg: PPC::VF5 },
2681 { .FromReg: 83U, .ToReg: PPC::VF6 },
2682 { .FromReg: 84U, .ToReg: PPC::VF7 },
2683 { .FromReg: 85U, .ToReg: PPC::VF8 },
2684 { .FromReg: 86U, .ToReg: PPC::VF9 },
2685 { .FromReg: 87U, .ToReg: PPC::VF10 },
2686 { .FromReg: 88U, .ToReg: PPC::VF11 },
2687 { .FromReg: 89U, .ToReg: PPC::VF12 },
2688 { .FromReg: 90U, .ToReg: PPC::VF13 },
2689 { .FromReg: 91U, .ToReg: PPC::VF14 },
2690 { .FromReg: 92U, .ToReg: PPC::VF15 },
2691 { .FromReg: 93U, .ToReg: PPC::VF16 },
2692 { .FromReg: 94U, .ToReg: PPC::VF17 },
2693 { .FromReg: 95U, .ToReg: PPC::VF18 },
2694 { .FromReg: 96U, .ToReg: PPC::VF19 },
2695 { .FromReg: 97U, .ToReg: PPC::VF20 },
2696 { .FromReg: 98U, .ToReg: PPC::VF21 },
2697 { .FromReg: 99U, .ToReg: PPC::VF22 },
2698 { .FromReg: 100U, .ToReg: PPC::VF23 },
2699 { .FromReg: 101U, .ToReg: PPC::VF24 },
2700 { .FromReg: 102U, .ToReg: PPC::VF25 },
2701 { .FromReg: 103U, .ToReg: PPC::VF26 },
2702 { .FromReg: 104U, .ToReg: PPC::VF27 },
2703 { .FromReg: 105U, .ToReg: PPC::VF28 },
2704 { .FromReg: 106U, .ToReg: PPC::VF29 },
2705 { .FromReg: 107U, .ToReg: PPC::VF30 },
2706 { .FromReg: 108U, .ToReg: PPC::VF31 },
2707 { .FromReg: 112U, .ToReg: PPC::SPEFSCR },
2708 { .FromReg: 1200U, .ToReg: PPC::S0 },
2709 { .FromReg: 1201U, .ToReg: PPC::S1 },
2710 { .FromReg: 1202U, .ToReg: PPC::S2 },
2711 { .FromReg: 1203U, .ToReg: PPC::S3 },
2712 { .FromReg: 1204U, .ToReg: PPC::S4 },
2713 { .FromReg: 1205U, .ToReg: PPC::S5 },
2714 { .FromReg: 1206U, .ToReg: PPC::S6 },
2715 { .FromReg: 1207U, .ToReg: PPC::S7 },
2716 { .FromReg: 1208U, .ToReg: PPC::S8 },
2717 { .FromReg: 1209U, .ToReg: PPC::S9 },
2718 { .FromReg: 1210U, .ToReg: PPC::S10 },
2719 { .FromReg: 1211U, .ToReg: PPC::S11 },
2720 { .FromReg: 1212U, .ToReg: PPC::S12 },
2721 { .FromReg: 1213U, .ToReg: PPC::S13 },
2722 { .FromReg: 1214U, .ToReg: PPC::S14 },
2723 { .FromReg: 1215U, .ToReg: PPC::S15 },
2724 { .FromReg: 1216U, .ToReg: PPC::S16 },
2725 { .FromReg: 1217U, .ToReg: PPC::S17 },
2726 { .FromReg: 1218U, .ToReg: PPC::S18 },
2727 { .FromReg: 1219U, .ToReg: PPC::S19 },
2728 { .FromReg: 1220U, .ToReg: PPC::S20 },
2729 { .FromReg: 1221U, .ToReg: PPC::S21 },
2730 { .FromReg: 1222U, .ToReg: PPC::S22 },
2731 { .FromReg: 1223U, .ToReg: PPC::S23 },
2732 { .FromReg: 1224U, .ToReg: PPC::S24 },
2733 { .FromReg: 1225U, .ToReg: PPC::S25 },
2734 { .FromReg: 1226U, .ToReg: PPC::S26 },
2735 { .FromReg: 1227U, .ToReg: PPC::S27 },
2736 { .FromReg: 1228U, .ToReg: PPC::S28 },
2737 { .FromReg: 1229U, .ToReg: PPC::S29 },
2738 { .FromReg: 1230U, .ToReg: PPC::S30 },
2739 { .FromReg: 1231U, .ToReg: PPC::S31 },
2740};
2741extern const unsigned PPCDwarfFlavour1Dwarf2LSize = std::size(PPCDwarfFlavour1Dwarf2L);
2742
2743extern const MCRegisterInfo::DwarfLLVMRegPair PPCEHFlavour0Dwarf2L[] = {
2744 { .FromReg: 0U, .ToReg: PPC::X0 },
2745 { .FromReg: 1U, .ToReg: PPC::X1 },
2746 { .FromReg: 2U, .ToReg: PPC::X2 },
2747 { .FromReg: 3U, .ToReg: PPC::X3 },
2748 { .FromReg: 4U, .ToReg: PPC::X4 },
2749 { .FromReg: 5U, .ToReg: PPC::X5 },
2750 { .FromReg: 6U, .ToReg: PPC::X6 },
2751 { .FromReg: 7U, .ToReg: PPC::X7 },
2752 { .FromReg: 8U, .ToReg: PPC::X8 },
2753 { .FromReg: 9U, .ToReg: PPC::X9 },
2754 { .FromReg: 10U, .ToReg: PPC::X10 },
2755 { .FromReg: 11U, .ToReg: PPC::X11 },
2756 { .FromReg: 12U, .ToReg: PPC::X12 },
2757 { .FromReg: 13U, .ToReg: PPC::X13 },
2758 { .FromReg: 14U, .ToReg: PPC::X14 },
2759 { .FromReg: 15U, .ToReg: PPC::X15 },
2760 { .FromReg: 16U, .ToReg: PPC::X16 },
2761 { .FromReg: 17U, .ToReg: PPC::X17 },
2762 { .FromReg: 18U, .ToReg: PPC::X18 },
2763 { .FromReg: 19U, .ToReg: PPC::X19 },
2764 { .FromReg: 20U, .ToReg: PPC::X20 },
2765 { .FromReg: 21U, .ToReg: PPC::X21 },
2766 { .FromReg: 22U, .ToReg: PPC::X22 },
2767 { .FromReg: 23U, .ToReg: PPC::X23 },
2768 { .FromReg: 24U, .ToReg: PPC::X24 },
2769 { .FromReg: 25U, .ToReg: PPC::X25 },
2770 { .FromReg: 26U, .ToReg: PPC::X26 },
2771 { .FromReg: 27U, .ToReg: PPC::X27 },
2772 { .FromReg: 28U, .ToReg: PPC::X28 },
2773 { .FromReg: 29U, .ToReg: PPC::X29 },
2774 { .FromReg: 30U, .ToReg: PPC::X30 },
2775 { .FromReg: 31U, .ToReg: PPC::X31 },
2776 { .FromReg: 32U, .ToReg: PPC::F0 },
2777 { .FromReg: 33U, .ToReg: PPC::F1 },
2778 { .FromReg: 34U, .ToReg: PPC::F2 },
2779 { .FromReg: 35U, .ToReg: PPC::F3 },
2780 { .FromReg: 36U, .ToReg: PPC::F4 },
2781 { .FromReg: 37U, .ToReg: PPC::F5 },
2782 { .FromReg: 38U, .ToReg: PPC::F6 },
2783 { .FromReg: 39U, .ToReg: PPC::F7 },
2784 { .FromReg: 40U, .ToReg: PPC::F8 },
2785 { .FromReg: 41U, .ToReg: PPC::F9 },
2786 { .FromReg: 42U, .ToReg: PPC::F10 },
2787 { .FromReg: 43U, .ToReg: PPC::F11 },
2788 { .FromReg: 44U, .ToReg: PPC::F12 },
2789 { .FromReg: 45U, .ToReg: PPC::F13 },
2790 { .FromReg: 46U, .ToReg: PPC::F14 },
2791 { .FromReg: 47U, .ToReg: PPC::F15 },
2792 { .FromReg: 48U, .ToReg: PPC::F16 },
2793 { .FromReg: 49U, .ToReg: PPC::F17 },
2794 { .FromReg: 50U, .ToReg: PPC::F18 },
2795 { .FromReg: 51U, .ToReg: PPC::F19 },
2796 { .FromReg: 52U, .ToReg: PPC::F20 },
2797 { .FromReg: 53U, .ToReg: PPC::F21 },
2798 { .FromReg: 54U, .ToReg: PPC::F22 },
2799 { .FromReg: 55U, .ToReg: PPC::F23 },
2800 { .FromReg: 56U, .ToReg: PPC::F24 },
2801 { .FromReg: 57U, .ToReg: PPC::F25 },
2802 { .FromReg: 58U, .ToReg: PPC::F26 },
2803 { .FromReg: 59U, .ToReg: PPC::F27 },
2804 { .FromReg: 60U, .ToReg: PPC::F28 },
2805 { .FromReg: 61U, .ToReg: PPC::F29 },
2806 { .FromReg: 62U, .ToReg: PPC::F30 },
2807 { .FromReg: 63U, .ToReg: PPC::F31 },
2808 { .FromReg: 65U, .ToReg: PPC::LR8 },
2809 { .FromReg: 66U, .ToReg: PPC::CTR8 },
2810 { .FromReg: 68U, .ToReg: PPC::CR0 },
2811 { .FromReg: 69U, .ToReg: PPC::CR1 },
2812 { .FromReg: 70U, .ToReg: PPC::CR2 },
2813 { .FromReg: 71U, .ToReg: PPC::CR3 },
2814 { .FromReg: 72U, .ToReg: PPC::CR4 },
2815 { .FromReg: 73U, .ToReg: PPC::CR5 },
2816 { .FromReg: 74U, .ToReg: PPC::CR6 },
2817 { .FromReg: 75U, .ToReg: PPC::CR7 },
2818 { .FromReg: 76U, .ToReg: PPC::XER },
2819 { .FromReg: 77U, .ToReg: PPC::VF0 },
2820 { .FromReg: 78U, .ToReg: PPC::VF1 },
2821 { .FromReg: 79U, .ToReg: PPC::VF2 },
2822 { .FromReg: 80U, .ToReg: PPC::VF3 },
2823 { .FromReg: 81U, .ToReg: PPC::VF4 },
2824 { .FromReg: 82U, .ToReg: PPC::VF5 },
2825 { .FromReg: 83U, .ToReg: PPC::VF6 },
2826 { .FromReg: 84U, .ToReg: PPC::VF7 },
2827 { .FromReg: 85U, .ToReg: PPC::VF8 },
2828 { .FromReg: 86U, .ToReg: PPC::VF9 },
2829 { .FromReg: 87U, .ToReg: PPC::VF10 },
2830 { .FromReg: 88U, .ToReg: PPC::VF11 },
2831 { .FromReg: 89U, .ToReg: PPC::VF12 },
2832 { .FromReg: 90U, .ToReg: PPC::VF13 },
2833 { .FromReg: 91U, .ToReg: PPC::VF14 },
2834 { .FromReg: 92U, .ToReg: PPC::VF15 },
2835 { .FromReg: 93U, .ToReg: PPC::VF16 },
2836 { .FromReg: 94U, .ToReg: PPC::VF17 },
2837 { .FromReg: 95U, .ToReg: PPC::VF18 },
2838 { .FromReg: 96U, .ToReg: PPC::VF19 },
2839 { .FromReg: 97U, .ToReg: PPC::VF20 },
2840 { .FromReg: 98U, .ToReg: PPC::VF21 },
2841 { .FromReg: 99U, .ToReg: PPC::VF22 },
2842 { .FromReg: 100U, .ToReg: PPC::VF23 },
2843 { .FromReg: 101U, .ToReg: PPC::VF24 },
2844 { .FromReg: 102U, .ToReg: PPC::VF25 },
2845 { .FromReg: 103U, .ToReg: PPC::VF26 },
2846 { .FromReg: 104U, .ToReg: PPC::VF27 },
2847 { .FromReg: 105U, .ToReg: PPC::VF28 },
2848 { .FromReg: 106U, .ToReg: PPC::VF29 },
2849 { .FromReg: 107U, .ToReg: PPC::VF30 },
2850 { .FromReg: 108U, .ToReg: PPC::VF31 },
2851 { .FromReg: 109U, .ToReg: PPC::VRSAVE },
2852 { .FromReg: 612U, .ToReg: PPC::SPEFSCR },
2853 { .FromReg: 1200U, .ToReg: PPC::S0 },
2854 { .FromReg: 1201U, .ToReg: PPC::S1 },
2855 { .FromReg: 1202U, .ToReg: PPC::S2 },
2856 { .FromReg: 1203U, .ToReg: PPC::S3 },
2857 { .FromReg: 1204U, .ToReg: PPC::S4 },
2858 { .FromReg: 1205U, .ToReg: PPC::S5 },
2859 { .FromReg: 1206U, .ToReg: PPC::S6 },
2860 { .FromReg: 1207U, .ToReg: PPC::S7 },
2861 { .FromReg: 1208U, .ToReg: PPC::S8 },
2862 { .FromReg: 1209U, .ToReg: PPC::S9 },
2863 { .FromReg: 1210U, .ToReg: PPC::S10 },
2864 { .FromReg: 1211U, .ToReg: PPC::S11 },
2865 { .FromReg: 1212U, .ToReg: PPC::S12 },
2866 { .FromReg: 1213U, .ToReg: PPC::S13 },
2867 { .FromReg: 1214U, .ToReg: PPC::S14 },
2868 { .FromReg: 1215U, .ToReg: PPC::S15 },
2869 { .FromReg: 1216U, .ToReg: PPC::S16 },
2870 { .FromReg: 1217U, .ToReg: PPC::S17 },
2871 { .FromReg: 1218U, .ToReg: PPC::S18 },
2872 { .FromReg: 1219U, .ToReg: PPC::S19 },
2873 { .FromReg: 1220U, .ToReg: PPC::S20 },
2874 { .FromReg: 1221U, .ToReg: PPC::S21 },
2875 { .FromReg: 1222U, .ToReg: PPC::S22 },
2876 { .FromReg: 1223U, .ToReg: PPC::S23 },
2877 { .FromReg: 1224U, .ToReg: PPC::S24 },
2878 { .FromReg: 1225U, .ToReg: PPC::S25 },
2879 { .FromReg: 1226U, .ToReg: PPC::S26 },
2880 { .FromReg: 1227U, .ToReg: PPC::S27 },
2881 { .FromReg: 1228U, .ToReg: PPC::S28 },
2882 { .FromReg: 1229U, .ToReg: PPC::S29 },
2883 { .FromReg: 1230U, .ToReg: PPC::S30 },
2884 { .FromReg: 1231U, .ToReg: PPC::S31 },
2885};
2886extern const unsigned PPCEHFlavour0Dwarf2LSize = std::size(PPCEHFlavour0Dwarf2L);
2887
2888extern const MCRegisterInfo::DwarfLLVMRegPair PPCEHFlavour1Dwarf2L[] = {
2889 { .FromReg: 0U, .ToReg: PPC::R0 },
2890 { .FromReg: 1U, .ToReg: PPC::R1 },
2891 { .FromReg: 2U, .ToReg: PPC::R2 },
2892 { .FromReg: 3U, .ToReg: PPC::R3 },
2893 { .FromReg: 4U, .ToReg: PPC::R4 },
2894 { .FromReg: 5U, .ToReg: PPC::R5 },
2895 { .FromReg: 6U, .ToReg: PPC::R6 },
2896 { .FromReg: 7U, .ToReg: PPC::R7 },
2897 { .FromReg: 8U, .ToReg: PPC::R8 },
2898 { .FromReg: 9U, .ToReg: PPC::R9 },
2899 { .FromReg: 10U, .ToReg: PPC::R10 },
2900 { .FromReg: 11U, .ToReg: PPC::R11 },
2901 { .FromReg: 12U, .ToReg: PPC::R12 },
2902 { .FromReg: 13U, .ToReg: PPC::R13 },
2903 { .FromReg: 14U, .ToReg: PPC::R14 },
2904 { .FromReg: 15U, .ToReg: PPC::R15 },
2905 { .FromReg: 16U, .ToReg: PPC::R16 },
2906 { .FromReg: 17U, .ToReg: PPC::R17 },
2907 { .FromReg: 18U, .ToReg: PPC::R18 },
2908 { .FromReg: 19U, .ToReg: PPC::R19 },
2909 { .FromReg: 20U, .ToReg: PPC::R20 },
2910 { .FromReg: 21U, .ToReg: PPC::R21 },
2911 { .FromReg: 22U, .ToReg: PPC::R22 },
2912 { .FromReg: 23U, .ToReg: PPC::R23 },
2913 { .FromReg: 24U, .ToReg: PPC::R24 },
2914 { .FromReg: 25U, .ToReg: PPC::R25 },
2915 { .FromReg: 26U, .ToReg: PPC::R26 },
2916 { .FromReg: 27U, .ToReg: PPC::R27 },
2917 { .FromReg: 28U, .ToReg: PPC::R28 },
2918 { .FromReg: 29U, .ToReg: PPC::R29 },
2919 { .FromReg: 30U, .ToReg: PPC::R30 },
2920 { .FromReg: 31U, .ToReg: PPC::R31 },
2921 { .FromReg: 32U, .ToReg: PPC::F0 },
2922 { .FromReg: 33U, .ToReg: PPC::F1 },
2923 { .FromReg: 34U, .ToReg: PPC::F2 },
2924 { .FromReg: 35U, .ToReg: PPC::F3 },
2925 { .FromReg: 36U, .ToReg: PPC::F4 },
2926 { .FromReg: 37U, .ToReg: PPC::F5 },
2927 { .FromReg: 38U, .ToReg: PPC::F6 },
2928 { .FromReg: 39U, .ToReg: PPC::F7 },
2929 { .FromReg: 40U, .ToReg: PPC::F8 },
2930 { .FromReg: 41U, .ToReg: PPC::F9 },
2931 { .FromReg: 42U, .ToReg: PPC::F10 },
2932 { .FromReg: 43U, .ToReg: PPC::F11 },
2933 { .FromReg: 44U, .ToReg: PPC::F12 },
2934 { .FromReg: 45U, .ToReg: PPC::F13 },
2935 { .FromReg: 46U, .ToReg: PPC::F14 },
2936 { .FromReg: 47U, .ToReg: PPC::F15 },
2937 { .FromReg: 48U, .ToReg: PPC::F16 },
2938 { .FromReg: 49U, .ToReg: PPC::F17 },
2939 { .FromReg: 50U, .ToReg: PPC::F18 },
2940 { .FromReg: 51U, .ToReg: PPC::F19 },
2941 { .FromReg: 52U, .ToReg: PPC::F20 },
2942 { .FromReg: 53U, .ToReg: PPC::F21 },
2943 { .FromReg: 54U, .ToReg: PPC::F22 },
2944 { .FromReg: 55U, .ToReg: PPC::F23 },
2945 { .FromReg: 56U, .ToReg: PPC::F24 },
2946 { .FromReg: 57U, .ToReg: PPC::F25 },
2947 { .FromReg: 58U, .ToReg: PPC::F26 },
2948 { .FromReg: 59U, .ToReg: PPC::F27 },
2949 { .FromReg: 60U, .ToReg: PPC::F28 },
2950 { .FromReg: 61U, .ToReg: PPC::F29 },
2951 { .FromReg: 62U, .ToReg: PPC::F30 },
2952 { .FromReg: 63U, .ToReg: PPC::F31 },
2953 { .FromReg: 65U, .ToReg: PPC::LR },
2954 { .FromReg: 66U, .ToReg: PPC::CTR },
2955 { .FromReg: 68U, .ToReg: PPC::CR0 },
2956 { .FromReg: 69U, .ToReg: PPC::CR1 },
2957 { .FromReg: 70U, .ToReg: PPC::CR2 },
2958 { .FromReg: 71U, .ToReg: PPC::CR3 },
2959 { .FromReg: 72U, .ToReg: PPC::CR4 },
2960 { .FromReg: 73U, .ToReg: PPC::CR5 },
2961 { .FromReg: 74U, .ToReg: PPC::CR6 },
2962 { .FromReg: 75U, .ToReg: PPC::CR7 },
2963 { .FromReg: 77U, .ToReg: PPC::VF0 },
2964 { .FromReg: 78U, .ToReg: PPC::VF1 },
2965 { .FromReg: 79U, .ToReg: PPC::VF2 },
2966 { .FromReg: 80U, .ToReg: PPC::VF3 },
2967 { .FromReg: 81U, .ToReg: PPC::VF4 },
2968 { .FromReg: 82U, .ToReg: PPC::VF5 },
2969 { .FromReg: 83U, .ToReg: PPC::VF6 },
2970 { .FromReg: 84U, .ToReg: PPC::VF7 },
2971 { .FromReg: 85U, .ToReg: PPC::VF8 },
2972 { .FromReg: 86U, .ToReg: PPC::VF9 },
2973 { .FromReg: 87U, .ToReg: PPC::VF10 },
2974 { .FromReg: 88U, .ToReg: PPC::VF11 },
2975 { .FromReg: 89U, .ToReg: PPC::VF12 },
2976 { .FromReg: 90U, .ToReg: PPC::VF13 },
2977 { .FromReg: 91U, .ToReg: PPC::VF14 },
2978 { .FromReg: 92U, .ToReg: PPC::VF15 },
2979 { .FromReg: 93U, .ToReg: PPC::VF16 },
2980 { .FromReg: 94U, .ToReg: PPC::VF17 },
2981 { .FromReg: 95U, .ToReg: PPC::VF18 },
2982 { .FromReg: 96U, .ToReg: PPC::VF19 },
2983 { .FromReg: 97U, .ToReg: PPC::VF20 },
2984 { .FromReg: 98U, .ToReg: PPC::VF21 },
2985 { .FromReg: 99U, .ToReg: PPC::VF22 },
2986 { .FromReg: 100U, .ToReg: PPC::VF23 },
2987 { .FromReg: 101U, .ToReg: PPC::VF24 },
2988 { .FromReg: 102U, .ToReg: PPC::VF25 },
2989 { .FromReg: 103U, .ToReg: PPC::VF26 },
2990 { .FromReg: 104U, .ToReg: PPC::VF27 },
2991 { .FromReg: 105U, .ToReg: PPC::VF28 },
2992 { .FromReg: 106U, .ToReg: PPC::VF29 },
2993 { .FromReg: 107U, .ToReg: PPC::VF30 },
2994 { .FromReg: 108U, .ToReg: PPC::VF31 },
2995 { .FromReg: 112U, .ToReg: PPC::SPEFSCR },
2996 { .FromReg: 1200U, .ToReg: PPC::S0 },
2997 { .FromReg: 1201U, .ToReg: PPC::S1 },
2998 { .FromReg: 1202U, .ToReg: PPC::S2 },
2999 { .FromReg: 1203U, .ToReg: PPC::S3 },
3000 { .FromReg: 1204U, .ToReg: PPC::S4 },
3001 { .FromReg: 1205U, .ToReg: PPC::S5 },
3002 { .FromReg: 1206U, .ToReg: PPC::S6 },
3003 { .FromReg: 1207U, .ToReg: PPC::S7 },
3004 { .FromReg: 1208U, .ToReg: PPC::S8 },
3005 { .FromReg: 1209U, .ToReg: PPC::S9 },
3006 { .FromReg: 1210U, .ToReg: PPC::S10 },
3007 { .FromReg: 1211U, .ToReg: PPC::S11 },
3008 { .FromReg: 1212U, .ToReg: PPC::S12 },
3009 { .FromReg: 1213U, .ToReg: PPC::S13 },
3010 { .FromReg: 1214U, .ToReg: PPC::S14 },
3011 { .FromReg: 1215U, .ToReg: PPC::S15 },
3012 { .FromReg: 1216U, .ToReg: PPC::S16 },
3013 { .FromReg: 1217U, .ToReg: PPC::S17 },
3014 { .FromReg: 1218U, .ToReg: PPC::S18 },
3015 { .FromReg: 1219U, .ToReg: PPC::S19 },
3016 { .FromReg: 1220U, .ToReg: PPC::S20 },
3017 { .FromReg: 1221U, .ToReg: PPC::S21 },
3018 { .FromReg: 1222U, .ToReg: PPC::S22 },
3019 { .FromReg: 1223U, .ToReg: PPC::S23 },
3020 { .FromReg: 1224U, .ToReg: PPC::S24 },
3021 { .FromReg: 1225U, .ToReg: PPC::S25 },
3022 { .FromReg: 1226U, .ToReg: PPC::S26 },
3023 { .FromReg: 1227U, .ToReg: PPC::S27 },
3024 { .FromReg: 1228U, .ToReg: PPC::S28 },
3025 { .FromReg: 1229U, .ToReg: PPC::S29 },
3026 { .FromReg: 1230U, .ToReg: PPC::S30 },
3027 { .FromReg: 1231U, .ToReg: PPC::S31 },
3028};
3029extern const unsigned PPCEHFlavour1Dwarf2LSize = std::size(PPCEHFlavour1Dwarf2L);
3030
3031extern const MCRegisterInfo::DwarfLLVMRegPair PPCDwarfFlavour0L2Dwarf[] = {
3032 { .FromReg: PPC::CARRY, .ToReg: 76U },
3033 { .FromReg: PPC::CTR, .ToReg: -2U },
3034 { .FromReg: PPC::LR, .ToReg: -2U },
3035 { .FromReg: PPC::SPEFSCR, .ToReg: 612U },
3036 { .FromReg: PPC::VRSAVE, .ToReg: 109U },
3037 { .FromReg: PPC::XER, .ToReg: 76U },
3038 { .FromReg: PPC::ZERO, .ToReg: -2U },
3039 { .FromReg: PPC::CR0, .ToReg: 68U },
3040 { .FromReg: PPC::CR1, .ToReg: 69U },
3041 { .FromReg: PPC::CR2, .ToReg: 70U },
3042 { .FromReg: PPC::CR3, .ToReg: 71U },
3043 { .FromReg: PPC::CR4, .ToReg: 72U },
3044 { .FromReg: PPC::CR5, .ToReg: 73U },
3045 { .FromReg: PPC::CR6, .ToReg: 74U },
3046 { .FromReg: PPC::CR7, .ToReg: 75U },
3047 { .FromReg: PPC::CTR8, .ToReg: 66U },
3048 { .FromReg: PPC::F0, .ToReg: 32U },
3049 { .FromReg: PPC::F1, .ToReg: 33U },
3050 { .FromReg: PPC::F2, .ToReg: 34U },
3051 { .FromReg: PPC::F3, .ToReg: 35U },
3052 { .FromReg: PPC::F4, .ToReg: 36U },
3053 { .FromReg: PPC::F5, .ToReg: 37U },
3054 { .FromReg: PPC::F6, .ToReg: 38U },
3055 { .FromReg: PPC::F7, .ToReg: 39U },
3056 { .FromReg: PPC::F8, .ToReg: 40U },
3057 { .FromReg: PPC::F9, .ToReg: 41U },
3058 { .FromReg: PPC::F10, .ToReg: 42U },
3059 { .FromReg: PPC::F11, .ToReg: 43U },
3060 { .FromReg: PPC::F12, .ToReg: 44U },
3061 { .FromReg: PPC::F13, .ToReg: 45U },
3062 { .FromReg: PPC::F14, .ToReg: 46U },
3063 { .FromReg: PPC::F15, .ToReg: 47U },
3064 { .FromReg: PPC::F16, .ToReg: 48U },
3065 { .FromReg: PPC::F17, .ToReg: 49U },
3066 { .FromReg: PPC::F18, .ToReg: 50U },
3067 { .FromReg: PPC::F19, .ToReg: 51U },
3068 { .FromReg: PPC::F20, .ToReg: 52U },
3069 { .FromReg: PPC::F21, .ToReg: 53U },
3070 { .FromReg: PPC::F22, .ToReg: 54U },
3071 { .FromReg: PPC::F23, .ToReg: 55U },
3072 { .FromReg: PPC::F24, .ToReg: 56U },
3073 { .FromReg: PPC::F25, .ToReg: 57U },
3074 { .FromReg: PPC::F26, .ToReg: 58U },
3075 { .FromReg: PPC::F27, .ToReg: 59U },
3076 { .FromReg: PPC::F28, .ToReg: 60U },
3077 { .FromReg: PPC::F29, .ToReg: 61U },
3078 { .FromReg: PPC::F30, .ToReg: 62U },
3079 { .FromReg: PPC::F31, .ToReg: 63U },
3080 { .FromReg: PPC::LR8, .ToReg: 65U },
3081 { .FromReg: PPC::R0, .ToReg: -2U },
3082 { .FromReg: PPC::R1, .ToReg: -2U },
3083 { .FromReg: PPC::R2, .ToReg: -2U },
3084 { .FromReg: PPC::R3, .ToReg: -2U },
3085 { .FromReg: PPC::R4, .ToReg: -2U },
3086 { .FromReg: PPC::R5, .ToReg: -2U },
3087 { .FromReg: PPC::R6, .ToReg: -2U },
3088 { .FromReg: PPC::R7, .ToReg: -2U },
3089 { .FromReg: PPC::R8, .ToReg: -2U },
3090 { .FromReg: PPC::R9, .ToReg: -2U },
3091 { .FromReg: PPC::R10, .ToReg: -2U },
3092 { .FromReg: PPC::R11, .ToReg: -2U },
3093 { .FromReg: PPC::R12, .ToReg: -2U },
3094 { .FromReg: PPC::R13, .ToReg: -2U },
3095 { .FromReg: PPC::R14, .ToReg: -2U },
3096 { .FromReg: PPC::R15, .ToReg: -2U },
3097 { .FromReg: PPC::R16, .ToReg: -2U },
3098 { .FromReg: PPC::R17, .ToReg: -2U },
3099 { .FromReg: PPC::R18, .ToReg: -2U },
3100 { .FromReg: PPC::R19, .ToReg: -2U },
3101 { .FromReg: PPC::R20, .ToReg: -2U },
3102 { .FromReg: PPC::R21, .ToReg: -2U },
3103 { .FromReg: PPC::R22, .ToReg: -2U },
3104 { .FromReg: PPC::R23, .ToReg: -2U },
3105 { .FromReg: PPC::R24, .ToReg: -2U },
3106 { .FromReg: PPC::R25, .ToReg: -2U },
3107 { .FromReg: PPC::R26, .ToReg: -2U },
3108 { .FromReg: PPC::R27, .ToReg: -2U },
3109 { .FromReg: PPC::R28, .ToReg: -2U },
3110 { .FromReg: PPC::R29, .ToReg: -2U },
3111 { .FromReg: PPC::R30, .ToReg: -2U },
3112 { .FromReg: PPC::R31, .ToReg: -2U },
3113 { .FromReg: PPC::S0, .ToReg: 1200U },
3114 { .FromReg: PPC::S1, .ToReg: 1201U },
3115 { .FromReg: PPC::S2, .ToReg: 1202U },
3116 { .FromReg: PPC::S3, .ToReg: 1203U },
3117 { .FromReg: PPC::S4, .ToReg: 1204U },
3118 { .FromReg: PPC::S5, .ToReg: 1205U },
3119 { .FromReg: PPC::S6, .ToReg: 1206U },
3120 { .FromReg: PPC::S7, .ToReg: 1207U },
3121 { .FromReg: PPC::S8, .ToReg: 1208U },
3122 { .FromReg: PPC::S9, .ToReg: 1209U },
3123 { .FromReg: PPC::S10, .ToReg: 1210U },
3124 { .FromReg: PPC::S11, .ToReg: 1211U },
3125 { .FromReg: PPC::S12, .ToReg: 1212U },
3126 { .FromReg: PPC::S13, .ToReg: 1213U },
3127 { .FromReg: PPC::S14, .ToReg: 1214U },
3128 { .FromReg: PPC::S15, .ToReg: 1215U },
3129 { .FromReg: PPC::S16, .ToReg: 1216U },
3130 { .FromReg: PPC::S17, .ToReg: 1217U },
3131 { .FromReg: PPC::S18, .ToReg: 1218U },
3132 { .FromReg: PPC::S19, .ToReg: 1219U },
3133 { .FromReg: PPC::S20, .ToReg: 1220U },
3134 { .FromReg: PPC::S21, .ToReg: 1221U },
3135 { .FromReg: PPC::S22, .ToReg: 1222U },
3136 { .FromReg: PPC::S23, .ToReg: 1223U },
3137 { .FromReg: PPC::S24, .ToReg: 1224U },
3138 { .FromReg: PPC::S25, .ToReg: 1225U },
3139 { .FromReg: PPC::S26, .ToReg: 1226U },
3140 { .FromReg: PPC::S27, .ToReg: 1227U },
3141 { .FromReg: PPC::S28, .ToReg: 1228U },
3142 { .FromReg: PPC::S29, .ToReg: 1229U },
3143 { .FromReg: PPC::S30, .ToReg: 1230U },
3144 { .FromReg: PPC::S31, .ToReg: 1231U },
3145 { .FromReg: PPC::V0, .ToReg: 77U },
3146 { .FromReg: PPC::V1, .ToReg: 78U },
3147 { .FromReg: PPC::V2, .ToReg: 79U },
3148 { .FromReg: PPC::V3, .ToReg: 80U },
3149 { .FromReg: PPC::V4, .ToReg: 81U },
3150 { .FromReg: PPC::V5, .ToReg: 82U },
3151 { .FromReg: PPC::V6, .ToReg: 83U },
3152 { .FromReg: PPC::V7, .ToReg: 84U },
3153 { .FromReg: PPC::V8, .ToReg: 85U },
3154 { .FromReg: PPC::V9, .ToReg: 86U },
3155 { .FromReg: PPC::V10, .ToReg: 87U },
3156 { .FromReg: PPC::V11, .ToReg: 88U },
3157 { .FromReg: PPC::V12, .ToReg: 89U },
3158 { .FromReg: PPC::V13, .ToReg: 90U },
3159 { .FromReg: PPC::V14, .ToReg: 91U },
3160 { .FromReg: PPC::V15, .ToReg: 92U },
3161 { .FromReg: PPC::V16, .ToReg: 93U },
3162 { .FromReg: PPC::V17, .ToReg: 94U },
3163 { .FromReg: PPC::V18, .ToReg: 95U },
3164 { .FromReg: PPC::V19, .ToReg: 96U },
3165 { .FromReg: PPC::V20, .ToReg: 97U },
3166 { .FromReg: PPC::V21, .ToReg: 98U },
3167 { .FromReg: PPC::V22, .ToReg: 99U },
3168 { .FromReg: PPC::V23, .ToReg: 100U },
3169 { .FromReg: PPC::V24, .ToReg: 101U },
3170 { .FromReg: PPC::V25, .ToReg: 102U },
3171 { .FromReg: PPC::V26, .ToReg: 103U },
3172 { .FromReg: PPC::V27, .ToReg: 104U },
3173 { .FromReg: PPC::V28, .ToReg: 105U },
3174 { .FromReg: PPC::V29, .ToReg: 106U },
3175 { .FromReg: PPC::V30, .ToReg: 107U },
3176 { .FromReg: PPC::V31, .ToReg: 108U },
3177 { .FromReg: PPC::VF0, .ToReg: 77U },
3178 { .FromReg: PPC::VF1, .ToReg: 78U },
3179 { .FromReg: PPC::VF2, .ToReg: 79U },
3180 { .FromReg: PPC::VF3, .ToReg: 80U },
3181 { .FromReg: PPC::VF4, .ToReg: 81U },
3182 { .FromReg: PPC::VF5, .ToReg: 82U },
3183 { .FromReg: PPC::VF6, .ToReg: 83U },
3184 { .FromReg: PPC::VF7, .ToReg: 84U },
3185 { .FromReg: PPC::VF8, .ToReg: 85U },
3186 { .FromReg: PPC::VF9, .ToReg: 86U },
3187 { .FromReg: PPC::VF10, .ToReg: 87U },
3188 { .FromReg: PPC::VF11, .ToReg: 88U },
3189 { .FromReg: PPC::VF12, .ToReg: 89U },
3190 { .FromReg: PPC::VF13, .ToReg: 90U },
3191 { .FromReg: PPC::VF14, .ToReg: 91U },
3192 { .FromReg: PPC::VF15, .ToReg: 92U },
3193 { .FromReg: PPC::VF16, .ToReg: 93U },
3194 { .FromReg: PPC::VF17, .ToReg: 94U },
3195 { .FromReg: PPC::VF18, .ToReg: 95U },
3196 { .FromReg: PPC::VF19, .ToReg: 96U },
3197 { .FromReg: PPC::VF20, .ToReg: 97U },
3198 { .FromReg: PPC::VF21, .ToReg: 98U },
3199 { .FromReg: PPC::VF22, .ToReg: 99U },
3200 { .FromReg: PPC::VF23, .ToReg: 100U },
3201 { .FromReg: PPC::VF24, .ToReg: 101U },
3202 { .FromReg: PPC::VF25, .ToReg: 102U },
3203 { .FromReg: PPC::VF26, .ToReg: 103U },
3204 { .FromReg: PPC::VF27, .ToReg: 104U },
3205 { .FromReg: PPC::VF28, .ToReg: 105U },
3206 { .FromReg: PPC::VF29, .ToReg: 106U },
3207 { .FromReg: PPC::VF30, .ToReg: 107U },
3208 { .FromReg: PPC::VF31, .ToReg: 108U },
3209 { .FromReg: PPC::VSL0, .ToReg: 32U },
3210 { .FromReg: PPC::VSL1, .ToReg: 33U },
3211 { .FromReg: PPC::VSL2, .ToReg: 34U },
3212 { .FromReg: PPC::VSL3, .ToReg: 35U },
3213 { .FromReg: PPC::VSL4, .ToReg: 36U },
3214 { .FromReg: PPC::VSL5, .ToReg: 37U },
3215 { .FromReg: PPC::VSL6, .ToReg: 38U },
3216 { .FromReg: PPC::VSL7, .ToReg: 39U },
3217 { .FromReg: PPC::VSL8, .ToReg: 40U },
3218 { .FromReg: PPC::VSL9, .ToReg: 41U },
3219 { .FromReg: PPC::VSL10, .ToReg: 42U },
3220 { .FromReg: PPC::VSL11, .ToReg: 43U },
3221 { .FromReg: PPC::VSL12, .ToReg: 44U },
3222 { .FromReg: PPC::VSL13, .ToReg: 45U },
3223 { .FromReg: PPC::VSL14, .ToReg: 46U },
3224 { .FromReg: PPC::VSL15, .ToReg: 47U },
3225 { .FromReg: PPC::VSL16, .ToReg: 48U },
3226 { .FromReg: PPC::VSL17, .ToReg: 49U },
3227 { .FromReg: PPC::VSL18, .ToReg: 50U },
3228 { .FromReg: PPC::VSL19, .ToReg: 51U },
3229 { .FromReg: PPC::VSL20, .ToReg: 52U },
3230 { .FromReg: PPC::VSL21, .ToReg: 53U },
3231 { .FromReg: PPC::VSL22, .ToReg: 54U },
3232 { .FromReg: PPC::VSL23, .ToReg: 55U },
3233 { .FromReg: PPC::VSL24, .ToReg: 56U },
3234 { .FromReg: PPC::VSL25, .ToReg: 57U },
3235 { .FromReg: PPC::VSL26, .ToReg: 58U },
3236 { .FromReg: PPC::VSL27, .ToReg: 59U },
3237 { .FromReg: PPC::VSL28, .ToReg: 60U },
3238 { .FromReg: PPC::VSL29, .ToReg: 61U },
3239 { .FromReg: PPC::VSL30, .ToReg: 62U },
3240 { .FromReg: PPC::VSL31, .ToReg: 63U },
3241 { .FromReg: PPC::VSRp16, .ToReg: 77U },
3242 { .FromReg: PPC::VSRp17, .ToReg: 79U },
3243 { .FromReg: PPC::VSRp18, .ToReg: 81U },
3244 { .FromReg: PPC::VSRp19, .ToReg: 83U },
3245 { .FromReg: PPC::VSRp20, .ToReg: 85U },
3246 { .FromReg: PPC::VSRp21, .ToReg: 87U },
3247 { .FromReg: PPC::VSRp22, .ToReg: 89U },
3248 { .FromReg: PPC::VSRp23, .ToReg: 91U },
3249 { .FromReg: PPC::VSRp24, .ToReg: 93U },
3250 { .FromReg: PPC::VSRp25, .ToReg: 95U },
3251 { .FromReg: PPC::VSRp26, .ToReg: 97U },
3252 { .FromReg: PPC::VSRp27, .ToReg: 99U },
3253 { .FromReg: PPC::VSRp28, .ToReg: 101U },
3254 { .FromReg: PPC::VSRp29, .ToReg: 103U },
3255 { .FromReg: PPC::VSRp30, .ToReg: 105U },
3256 { .FromReg: PPC::VSRp31, .ToReg: 107U },
3257 { .FromReg: PPC::X0, .ToReg: 0U },
3258 { .FromReg: PPC::X1, .ToReg: 1U },
3259 { .FromReg: PPC::X2, .ToReg: 2U },
3260 { .FromReg: PPC::X3, .ToReg: 3U },
3261 { .FromReg: PPC::X4, .ToReg: 4U },
3262 { .FromReg: PPC::X5, .ToReg: 5U },
3263 { .FromReg: PPC::X6, .ToReg: 6U },
3264 { .FromReg: PPC::X7, .ToReg: 7U },
3265 { .FromReg: PPC::X8, .ToReg: 8U },
3266 { .FromReg: PPC::X9, .ToReg: 9U },
3267 { .FromReg: PPC::X10, .ToReg: 10U },
3268 { .FromReg: PPC::X11, .ToReg: 11U },
3269 { .FromReg: PPC::X12, .ToReg: 12U },
3270 { .FromReg: PPC::X13, .ToReg: 13U },
3271 { .FromReg: PPC::X14, .ToReg: 14U },
3272 { .FromReg: PPC::X15, .ToReg: 15U },
3273 { .FromReg: PPC::X16, .ToReg: 16U },
3274 { .FromReg: PPC::X17, .ToReg: 17U },
3275 { .FromReg: PPC::X18, .ToReg: 18U },
3276 { .FromReg: PPC::X19, .ToReg: 19U },
3277 { .FromReg: PPC::X20, .ToReg: 20U },
3278 { .FromReg: PPC::X21, .ToReg: 21U },
3279 { .FromReg: PPC::X22, .ToReg: 22U },
3280 { .FromReg: PPC::X23, .ToReg: 23U },
3281 { .FromReg: PPC::X24, .ToReg: 24U },
3282 { .FromReg: PPC::X25, .ToReg: 25U },
3283 { .FromReg: PPC::X26, .ToReg: 26U },
3284 { .FromReg: PPC::X27, .ToReg: 27U },
3285 { .FromReg: PPC::X28, .ToReg: 28U },
3286 { .FromReg: PPC::X29, .ToReg: 29U },
3287 { .FromReg: PPC::X30, .ToReg: 30U },
3288 { .FromReg: PPC::X31, .ToReg: 31U },
3289 { .FromReg: PPC::ZERO8, .ToReg: 0U },
3290};
3291extern const unsigned PPCDwarfFlavour0L2DwarfSize = std::size(PPCDwarfFlavour0L2Dwarf);
3292
3293extern const MCRegisterInfo::DwarfLLVMRegPair PPCDwarfFlavour1L2Dwarf[] = {
3294 { .FromReg: PPC::CTR, .ToReg: 66U },
3295 { .FromReg: PPC::LR, .ToReg: 65U },
3296 { .FromReg: PPC::SPEFSCR, .ToReg: 112U },
3297 { .FromReg: PPC::ZERO, .ToReg: 0U },
3298 { .FromReg: PPC::CR0, .ToReg: 68U },
3299 { .FromReg: PPC::CR1, .ToReg: 69U },
3300 { .FromReg: PPC::CR2, .ToReg: 70U },
3301 { .FromReg: PPC::CR3, .ToReg: 71U },
3302 { .FromReg: PPC::CR4, .ToReg: 72U },
3303 { .FromReg: PPC::CR5, .ToReg: 73U },
3304 { .FromReg: PPC::CR6, .ToReg: 74U },
3305 { .FromReg: PPC::CR7, .ToReg: 75U },
3306 { .FromReg: PPC::CTR8, .ToReg: -2U },
3307 { .FromReg: PPC::F0, .ToReg: 32U },
3308 { .FromReg: PPC::F1, .ToReg: 33U },
3309 { .FromReg: PPC::F2, .ToReg: 34U },
3310 { .FromReg: PPC::F3, .ToReg: 35U },
3311 { .FromReg: PPC::F4, .ToReg: 36U },
3312 { .FromReg: PPC::F5, .ToReg: 37U },
3313 { .FromReg: PPC::F6, .ToReg: 38U },
3314 { .FromReg: PPC::F7, .ToReg: 39U },
3315 { .FromReg: PPC::F8, .ToReg: 40U },
3316 { .FromReg: PPC::F9, .ToReg: 41U },
3317 { .FromReg: PPC::F10, .ToReg: 42U },
3318 { .FromReg: PPC::F11, .ToReg: 43U },
3319 { .FromReg: PPC::F12, .ToReg: 44U },
3320 { .FromReg: PPC::F13, .ToReg: 45U },
3321 { .FromReg: PPC::F14, .ToReg: 46U },
3322 { .FromReg: PPC::F15, .ToReg: 47U },
3323 { .FromReg: PPC::F16, .ToReg: 48U },
3324 { .FromReg: PPC::F17, .ToReg: 49U },
3325 { .FromReg: PPC::F18, .ToReg: 50U },
3326 { .FromReg: PPC::F19, .ToReg: 51U },
3327 { .FromReg: PPC::F20, .ToReg: 52U },
3328 { .FromReg: PPC::F21, .ToReg: 53U },
3329 { .FromReg: PPC::F22, .ToReg: 54U },
3330 { .FromReg: PPC::F23, .ToReg: 55U },
3331 { .FromReg: PPC::F24, .ToReg: 56U },
3332 { .FromReg: PPC::F25, .ToReg: 57U },
3333 { .FromReg: PPC::F26, .ToReg: 58U },
3334 { .FromReg: PPC::F27, .ToReg: 59U },
3335 { .FromReg: PPC::F28, .ToReg: 60U },
3336 { .FromReg: PPC::F29, .ToReg: 61U },
3337 { .FromReg: PPC::F30, .ToReg: 62U },
3338 { .FromReg: PPC::F31, .ToReg: 63U },
3339 { .FromReg: PPC::LR8, .ToReg: -2U },
3340 { .FromReg: PPC::R0, .ToReg: 0U },
3341 { .FromReg: PPC::R1, .ToReg: 1U },
3342 { .FromReg: PPC::R2, .ToReg: 2U },
3343 { .FromReg: PPC::R3, .ToReg: 3U },
3344 { .FromReg: PPC::R4, .ToReg: 4U },
3345 { .FromReg: PPC::R5, .ToReg: 5U },
3346 { .FromReg: PPC::R6, .ToReg: 6U },
3347 { .FromReg: PPC::R7, .ToReg: 7U },
3348 { .FromReg: PPC::R8, .ToReg: 8U },
3349 { .FromReg: PPC::R9, .ToReg: 9U },
3350 { .FromReg: PPC::R10, .ToReg: 10U },
3351 { .FromReg: PPC::R11, .ToReg: 11U },
3352 { .FromReg: PPC::R12, .ToReg: 12U },
3353 { .FromReg: PPC::R13, .ToReg: 13U },
3354 { .FromReg: PPC::R14, .ToReg: 14U },
3355 { .FromReg: PPC::R15, .ToReg: 15U },
3356 { .FromReg: PPC::R16, .ToReg: 16U },
3357 { .FromReg: PPC::R17, .ToReg: 17U },
3358 { .FromReg: PPC::R18, .ToReg: 18U },
3359 { .FromReg: PPC::R19, .ToReg: 19U },
3360 { .FromReg: PPC::R20, .ToReg: 20U },
3361 { .FromReg: PPC::R21, .ToReg: 21U },
3362 { .FromReg: PPC::R22, .ToReg: 22U },
3363 { .FromReg: PPC::R23, .ToReg: 23U },
3364 { .FromReg: PPC::R24, .ToReg: 24U },
3365 { .FromReg: PPC::R25, .ToReg: 25U },
3366 { .FromReg: PPC::R26, .ToReg: 26U },
3367 { .FromReg: PPC::R27, .ToReg: 27U },
3368 { .FromReg: PPC::R28, .ToReg: 28U },
3369 { .FromReg: PPC::R29, .ToReg: 29U },
3370 { .FromReg: PPC::R30, .ToReg: 30U },
3371 { .FromReg: PPC::R31, .ToReg: 31U },
3372 { .FromReg: PPC::S0, .ToReg: 1200U },
3373 { .FromReg: PPC::S1, .ToReg: 1201U },
3374 { .FromReg: PPC::S2, .ToReg: 1202U },
3375 { .FromReg: PPC::S3, .ToReg: 1203U },
3376 { .FromReg: PPC::S4, .ToReg: 1204U },
3377 { .FromReg: PPC::S5, .ToReg: 1205U },
3378 { .FromReg: PPC::S6, .ToReg: 1206U },
3379 { .FromReg: PPC::S7, .ToReg: 1207U },
3380 { .FromReg: PPC::S8, .ToReg: 1208U },
3381 { .FromReg: PPC::S9, .ToReg: 1209U },
3382 { .FromReg: PPC::S10, .ToReg: 1210U },
3383 { .FromReg: PPC::S11, .ToReg: 1211U },
3384 { .FromReg: PPC::S12, .ToReg: 1212U },
3385 { .FromReg: PPC::S13, .ToReg: 1213U },
3386 { .FromReg: PPC::S14, .ToReg: 1214U },
3387 { .FromReg: PPC::S15, .ToReg: 1215U },
3388 { .FromReg: PPC::S16, .ToReg: 1216U },
3389 { .FromReg: PPC::S17, .ToReg: 1217U },
3390 { .FromReg: PPC::S18, .ToReg: 1218U },
3391 { .FromReg: PPC::S19, .ToReg: 1219U },
3392 { .FromReg: PPC::S20, .ToReg: 1220U },
3393 { .FromReg: PPC::S21, .ToReg: 1221U },
3394 { .FromReg: PPC::S22, .ToReg: 1222U },
3395 { .FromReg: PPC::S23, .ToReg: 1223U },
3396 { .FromReg: PPC::S24, .ToReg: 1224U },
3397 { .FromReg: PPC::S25, .ToReg: 1225U },
3398 { .FromReg: PPC::S26, .ToReg: 1226U },
3399 { .FromReg: PPC::S27, .ToReg: 1227U },
3400 { .FromReg: PPC::S28, .ToReg: 1228U },
3401 { .FromReg: PPC::S29, .ToReg: 1229U },
3402 { .FromReg: PPC::S30, .ToReg: 1230U },
3403 { .FromReg: PPC::S31, .ToReg: 1231U },
3404 { .FromReg: PPC::V0, .ToReg: 77U },
3405 { .FromReg: PPC::V1, .ToReg: 78U },
3406 { .FromReg: PPC::V2, .ToReg: 79U },
3407 { .FromReg: PPC::V3, .ToReg: 80U },
3408 { .FromReg: PPC::V4, .ToReg: 81U },
3409 { .FromReg: PPC::V5, .ToReg: 82U },
3410 { .FromReg: PPC::V6, .ToReg: 83U },
3411 { .FromReg: PPC::V7, .ToReg: 84U },
3412 { .FromReg: PPC::V8, .ToReg: 85U },
3413 { .FromReg: PPC::V9, .ToReg: 86U },
3414 { .FromReg: PPC::V10, .ToReg: 87U },
3415 { .FromReg: PPC::V11, .ToReg: 88U },
3416 { .FromReg: PPC::V12, .ToReg: 89U },
3417 { .FromReg: PPC::V13, .ToReg: 90U },
3418 { .FromReg: PPC::V14, .ToReg: 91U },
3419 { .FromReg: PPC::V15, .ToReg: 92U },
3420 { .FromReg: PPC::V16, .ToReg: 93U },
3421 { .FromReg: PPC::V17, .ToReg: 94U },
3422 { .FromReg: PPC::V18, .ToReg: 95U },
3423 { .FromReg: PPC::V19, .ToReg: 96U },
3424 { .FromReg: PPC::V20, .ToReg: 97U },
3425 { .FromReg: PPC::V21, .ToReg: 98U },
3426 { .FromReg: PPC::V22, .ToReg: 99U },
3427 { .FromReg: PPC::V23, .ToReg: 100U },
3428 { .FromReg: PPC::V24, .ToReg: 101U },
3429 { .FromReg: PPC::V25, .ToReg: 102U },
3430 { .FromReg: PPC::V26, .ToReg: 103U },
3431 { .FromReg: PPC::V27, .ToReg: 104U },
3432 { .FromReg: PPC::V28, .ToReg: 105U },
3433 { .FromReg: PPC::V29, .ToReg: 106U },
3434 { .FromReg: PPC::V30, .ToReg: 107U },
3435 { .FromReg: PPC::V31, .ToReg: 108U },
3436 { .FromReg: PPC::VF0, .ToReg: 77U },
3437 { .FromReg: PPC::VF1, .ToReg: 78U },
3438 { .FromReg: PPC::VF2, .ToReg: 79U },
3439 { .FromReg: PPC::VF3, .ToReg: 80U },
3440 { .FromReg: PPC::VF4, .ToReg: 81U },
3441 { .FromReg: PPC::VF5, .ToReg: 82U },
3442 { .FromReg: PPC::VF6, .ToReg: 83U },
3443 { .FromReg: PPC::VF7, .ToReg: 84U },
3444 { .FromReg: PPC::VF8, .ToReg: 85U },
3445 { .FromReg: PPC::VF9, .ToReg: 86U },
3446 { .FromReg: PPC::VF10, .ToReg: 87U },
3447 { .FromReg: PPC::VF11, .ToReg: 88U },
3448 { .FromReg: PPC::VF12, .ToReg: 89U },
3449 { .FromReg: PPC::VF13, .ToReg: 90U },
3450 { .FromReg: PPC::VF14, .ToReg: 91U },
3451 { .FromReg: PPC::VF15, .ToReg: 92U },
3452 { .FromReg: PPC::VF16, .ToReg: 93U },
3453 { .FromReg: PPC::VF17, .ToReg: 94U },
3454 { .FromReg: PPC::VF18, .ToReg: 95U },
3455 { .FromReg: PPC::VF19, .ToReg: 96U },
3456 { .FromReg: PPC::VF20, .ToReg: 97U },
3457 { .FromReg: PPC::VF21, .ToReg: 98U },
3458 { .FromReg: PPC::VF22, .ToReg: 99U },
3459 { .FromReg: PPC::VF23, .ToReg: 100U },
3460 { .FromReg: PPC::VF24, .ToReg: 101U },
3461 { .FromReg: PPC::VF25, .ToReg: 102U },
3462 { .FromReg: PPC::VF26, .ToReg: 103U },
3463 { .FromReg: PPC::VF27, .ToReg: 104U },
3464 { .FromReg: PPC::VF28, .ToReg: 105U },
3465 { .FromReg: PPC::VF29, .ToReg: 106U },
3466 { .FromReg: PPC::VF30, .ToReg: 107U },
3467 { .FromReg: PPC::VF31, .ToReg: 108U },
3468 { .FromReg: PPC::VSL0, .ToReg: 32U },
3469 { .FromReg: PPC::VSL1, .ToReg: 33U },
3470 { .FromReg: PPC::VSL2, .ToReg: 34U },
3471 { .FromReg: PPC::VSL3, .ToReg: 35U },
3472 { .FromReg: PPC::VSL4, .ToReg: 36U },
3473 { .FromReg: PPC::VSL5, .ToReg: 37U },
3474 { .FromReg: PPC::VSL6, .ToReg: 38U },
3475 { .FromReg: PPC::VSL7, .ToReg: 39U },
3476 { .FromReg: PPC::VSL8, .ToReg: 40U },
3477 { .FromReg: PPC::VSL9, .ToReg: 41U },
3478 { .FromReg: PPC::VSL10, .ToReg: 42U },
3479 { .FromReg: PPC::VSL11, .ToReg: 43U },
3480 { .FromReg: PPC::VSL12, .ToReg: 44U },
3481 { .FromReg: PPC::VSL13, .ToReg: 45U },
3482 { .FromReg: PPC::VSL14, .ToReg: 46U },
3483 { .FromReg: PPC::VSL15, .ToReg: 47U },
3484 { .FromReg: PPC::VSL16, .ToReg: 48U },
3485 { .FromReg: PPC::VSL17, .ToReg: 49U },
3486 { .FromReg: PPC::VSL18, .ToReg: 50U },
3487 { .FromReg: PPC::VSL19, .ToReg: 51U },
3488 { .FromReg: PPC::VSL20, .ToReg: 52U },
3489 { .FromReg: PPC::VSL21, .ToReg: 53U },
3490 { .FromReg: PPC::VSL22, .ToReg: 54U },
3491 { .FromReg: PPC::VSL23, .ToReg: 55U },
3492 { .FromReg: PPC::VSL24, .ToReg: 56U },
3493 { .FromReg: PPC::VSL25, .ToReg: 57U },
3494 { .FromReg: PPC::VSL26, .ToReg: 58U },
3495 { .FromReg: PPC::VSL27, .ToReg: 59U },
3496 { .FromReg: PPC::VSL28, .ToReg: 60U },
3497 { .FromReg: PPC::VSL29, .ToReg: 61U },
3498 { .FromReg: PPC::VSL30, .ToReg: 62U },
3499 { .FromReg: PPC::VSL31, .ToReg: 63U },
3500 { .FromReg: PPC::VSRp16, .ToReg: 77U },
3501 { .FromReg: PPC::VSRp17, .ToReg: 79U },
3502 { .FromReg: PPC::VSRp18, .ToReg: 81U },
3503 { .FromReg: PPC::VSRp19, .ToReg: 83U },
3504 { .FromReg: PPC::VSRp20, .ToReg: 85U },
3505 { .FromReg: PPC::VSRp21, .ToReg: 87U },
3506 { .FromReg: PPC::VSRp22, .ToReg: 89U },
3507 { .FromReg: PPC::VSRp23, .ToReg: 91U },
3508 { .FromReg: PPC::VSRp24, .ToReg: 93U },
3509 { .FromReg: PPC::VSRp25, .ToReg: 95U },
3510 { .FromReg: PPC::VSRp26, .ToReg: 97U },
3511 { .FromReg: PPC::VSRp27, .ToReg: 99U },
3512 { .FromReg: PPC::VSRp28, .ToReg: 101U },
3513 { .FromReg: PPC::VSRp29, .ToReg: 103U },
3514 { .FromReg: PPC::VSRp30, .ToReg: 105U },
3515 { .FromReg: PPC::VSRp31, .ToReg: 107U },
3516 { .FromReg: PPC::X0, .ToReg: -2U },
3517 { .FromReg: PPC::X1, .ToReg: -2U },
3518 { .FromReg: PPC::X2, .ToReg: -2U },
3519 { .FromReg: PPC::X3, .ToReg: -2U },
3520 { .FromReg: PPC::X4, .ToReg: -2U },
3521 { .FromReg: PPC::X5, .ToReg: -2U },
3522 { .FromReg: PPC::X6, .ToReg: -2U },
3523 { .FromReg: PPC::X7, .ToReg: -2U },
3524 { .FromReg: PPC::X8, .ToReg: -2U },
3525 { .FromReg: PPC::X9, .ToReg: -2U },
3526 { .FromReg: PPC::X10, .ToReg: -2U },
3527 { .FromReg: PPC::X11, .ToReg: -2U },
3528 { .FromReg: PPC::X12, .ToReg: -2U },
3529 { .FromReg: PPC::X13, .ToReg: -2U },
3530 { .FromReg: PPC::X14, .ToReg: -2U },
3531 { .FromReg: PPC::X15, .ToReg: -2U },
3532 { .FromReg: PPC::X16, .ToReg: -2U },
3533 { .FromReg: PPC::X17, .ToReg: -2U },
3534 { .FromReg: PPC::X18, .ToReg: -2U },
3535 { .FromReg: PPC::X19, .ToReg: -2U },
3536 { .FromReg: PPC::X20, .ToReg: -2U },
3537 { .FromReg: PPC::X21, .ToReg: -2U },
3538 { .FromReg: PPC::X22, .ToReg: -2U },
3539 { .FromReg: PPC::X23, .ToReg: -2U },
3540 { .FromReg: PPC::X24, .ToReg: -2U },
3541 { .FromReg: PPC::X25, .ToReg: -2U },
3542 { .FromReg: PPC::X26, .ToReg: -2U },
3543 { .FromReg: PPC::X27, .ToReg: -2U },
3544 { .FromReg: PPC::X28, .ToReg: -2U },
3545 { .FromReg: PPC::X29, .ToReg: -2U },
3546 { .FromReg: PPC::X30, .ToReg: -2U },
3547 { .FromReg: PPC::X31, .ToReg: -2U },
3548 { .FromReg: PPC::ZERO8, .ToReg: -2U },
3549};
3550extern const unsigned PPCDwarfFlavour1L2DwarfSize = std::size(PPCDwarfFlavour1L2Dwarf);
3551
3552extern const MCRegisterInfo::DwarfLLVMRegPair PPCEHFlavour0L2Dwarf[] = {
3553 { .FromReg: PPC::CARRY, .ToReg: 76U },
3554 { .FromReg: PPC::CTR, .ToReg: -2U },
3555 { .FromReg: PPC::LR, .ToReg: -2U },
3556 { .FromReg: PPC::SPEFSCR, .ToReg: 612U },
3557 { .FromReg: PPC::VRSAVE, .ToReg: 109U },
3558 { .FromReg: PPC::XER, .ToReg: 76U },
3559 { .FromReg: PPC::ZERO, .ToReg: -2U },
3560 { .FromReg: PPC::CR0, .ToReg: 68U },
3561 { .FromReg: PPC::CR1, .ToReg: 69U },
3562 { .FromReg: PPC::CR2, .ToReg: 70U },
3563 { .FromReg: PPC::CR3, .ToReg: 71U },
3564 { .FromReg: PPC::CR4, .ToReg: 72U },
3565 { .FromReg: PPC::CR5, .ToReg: 73U },
3566 { .FromReg: PPC::CR6, .ToReg: 74U },
3567 { .FromReg: PPC::CR7, .ToReg: 75U },
3568 { .FromReg: PPC::CTR8, .ToReg: 66U },
3569 { .FromReg: PPC::F0, .ToReg: 32U },
3570 { .FromReg: PPC::F1, .ToReg: 33U },
3571 { .FromReg: PPC::F2, .ToReg: 34U },
3572 { .FromReg: PPC::F3, .ToReg: 35U },
3573 { .FromReg: PPC::F4, .ToReg: 36U },
3574 { .FromReg: PPC::F5, .ToReg: 37U },
3575 { .FromReg: PPC::F6, .ToReg: 38U },
3576 { .FromReg: PPC::F7, .ToReg: 39U },
3577 { .FromReg: PPC::F8, .ToReg: 40U },
3578 { .FromReg: PPC::F9, .ToReg: 41U },
3579 { .FromReg: PPC::F10, .ToReg: 42U },
3580 { .FromReg: PPC::F11, .ToReg: 43U },
3581 { .FromReg: PPC::F12, .ToReg: 44U },
3582 { .FromReg: PPC::F13, .ToReg: 45U },
3583 { .FromReg: PPC::F14, .ToReg: 46U },
3584 { .FromReg: PPC::F15, .ToReg: 47U },
3585 { .FromReg: PPC::F16, .ToReg: 48U },
3586 { .FromReg: PPC::F17, .ToReg: 49U },
3587 { .FromReg: PPC::F18, .ToReg: 50U },
3588 { .FromReg: PPC::F19, .ToReg: 51U },
3589 { .FromReg: PPC::F20, .ToReg: 52U },
3590 { .FromReg: PPC::F21, .ToReg: 53U },
3591 { .FromReg: PPC::F22, .ToReg: 54U },
3592 { .FromReg: PPC::F23, .ToReg: 55U },
3593 { .FromReg: PPC::F24, .ToReg: 56U },
3594 { .FromReg: PPC::F25, .ToReg: 57U },
3595 { .FromReg: PPC::F26, .ToReg: 58U },
3596 { .FromReg: PPC::F27, .ToReg: 59U },
3597 { .FromReg: PPC::F28, .ToReg: 60U },
3598 { .FromReg: PPC::F29, .ToReg: 61U },
3599 { .FromReg: PPC::F30, .ToReg: 62U },
3600 { .FromReg: PPC::F31, .ToReg: 63U },
3601 { .FromReg: PPC::LR8, .ToReg: 65U },
3602 { .FromReg: PPC::R0, .ToReg: -2U },
3603 { .FromReg: PPC::R1, .ToReg: -2U },
3604 { .FromReg: PPC::R2, .ToReg: -2U },
3605 { .FromReg: PPC::R3, .ToReg: -2U },
3606 { .FromReg: PPC::R4, .ToReg: -2U },
3607 { .FromReg: PPC::R5, .ToReg: -2U },
3608 { .FromReg: PPC::R6, .ToReg: -2U },
3609 { .FromReg: PPC::R7, .ToReg: -2U },
3610 { .FromReg: PPC::R8, .ToReg: -2U },
3611 { .FromReg: PPC::R9, .ToReg: -2U },
3612 { .FromReg: PPC::R10, .ToReg: -2U },
3613 { .FromReg: PPC::R11, .ToReg: -2U },
3614 { .FromReg: PPC::R12, .ToReg: -2U },
3615 { .FromReg: PPC::R13, .ToReg: -2U },
3616 { .FromReg: PPC::R14, .ToReg: -2U },
3617 { .FromReg: PPC::R15, .ToReg: -2U },
3618 { .FromReg: PPC::R16, .ToReg: -2U },
3619 { .FromReg: PPC::R17, .ToReg: -2U },
3620 { .FromReg: PPC::R18, .ToReg: -2U },
3621 { .FromReg: PPC::R19, .ToReg: -2U },
3622 { .FromReg: PPC::R20, .ToReg: -2U },
3623 { .FromReg: PPC::R21, .ToReg: -2U },
3624 { .FromReg: PPC::R22, .ToReg: -2U },
3625 { .FromReg: PPC::R23, .ToReg: -2U },
3626 { .FromReg: PPC::R24, .ToReg: -2U },
3627 { .FromReg: PPC::R25, .ToReg: -2U },
3628 { .FromReg: PPC::R26, .ToReg: -2U },
3629 { .FromReg: PPC::R27, .ToReg: -2U },
3630 { .FromReg: PPC::R28, .ToReg: -2U },
3631 { .FromReg: PPC::R29, .ToReg: -2U },
3632 { .FromReg: PPC::R30, .ToReg: -2U },
3633 { .FromReg: PPC::R31, .ToReg: -2U },
3634 { .FromReg: PPC::S0, .ToReg: 1200U },
3635 { .FromReg: PPC::S1, .ToReg: 1201U },
3636 { .FromReg: PPC::S2, .ToReg: 1202U },
3637 { .FromReg: PPC::S3, .ToReg: 1203U },
3638 { .FromReg: PPC::S4, .ToReg: 1204U },
3639 { .FromReg: PPC::S5, .ToReg: 1205U },
3640 { .FromReg: PPC::S6, .ToReg: 1206U },
3641 { .FromReg: PPC::S7, .ToReg: 1207U },
3642 { .FromReg: PPC::S8, .ToReg: 1208U },
3643 { .FromReg: PPC::S9, .ToReg: 1209U },
3644 { .FromReg: PPC::S10, .ToReg: 1210U },
3645 { .FromReg: PPC::S11, .ToReg: 1211U },
3646 { .FromReg: PPC::S12, .ToReg: 1212U },
3647 { .FromReg: PPC::S13, .ToReg: 1213U },
3648 { .FromReg: PPC::S14, .ToReg: 1214U },
3649 { .FromReg: PPC::S15, .ToReg: 1215U },
3650 { .FromReg: PPC::S16, .ToReg: 1216U },
3651 { .FromReg: PPC::S17, .ToReg: 1217U },
3652 { .FromReg: PPC::S18, .ToReg: 1218U },
3653 { .FromReg: PPC::S19, .ToReg: 1219U },
3654 { .FromReg: PPC::S20, .ToReg: 1220U },
3655 { .FromReg: PPC::S21, .ToReg: 1221U },
3656 { .FromReg: PPC::S22, .ToReg: 1222U },
3657 { .FromReg: PPC::S23, .ToReg: 1223U },
3658 { .FromReg: PPC::S24, .ToReg: 1224U },
3659 { .FromReg: PPC::S25, .ToReg: 1225U },
3660 { .FromReg: PPC::S26, .ToReg: 1226U },
3661 { .FromReg: PPC::S27, .ToReg: 1227U },
3662 { .FromReg: PPC::S28, .ToReg: 1228U },
3663 { .FromReg: PPC::S29, .ToReg: 1229U },
3664 { .FromReg: PPC::S30, .ToReg: 1230U },
3665 { .FromReg: PPC::S31, .ToReg: 1231U },
3666 { .FromReg: PPC::V0, .ToReg: 77U },
3667 { .FromReg: PPC::V1, .ToReg: 78U },
3668 { .FromReg: PPC::V2, .ToReg: 79U },
3669 { .FromReg: PPC::V3, .ToReg: 80U },
3670 { .FromReg: PPC::V4, .ToReg: 81U },
3671 { .FromReg: PPC::V5, .ToReg: 82U },
3672 { .FromReg: PPC::V6, .ToReg: 83U },
3673 { .FromReg: PPC::V7, .ToReg: 84U },
3674 { .FromReg: PPC::V8, .ToReg: 85U },
3675 { .FromReg: PPC::V9, .ToReg: 86U },
3676 { .FromReg: PPC::V10, .ToReg: 87U },
3677 { .FromReg: PPC::V11, .ToReg: 88U },
3678 { .FromReg: PPC::V12, .ToReg: 89U },
3679 { .FromReg: PPC::V13, .ToReg: 90U },
3680 { .FromReg: PPC::V14, .ToReg: 91U },
3681 { .FromReg: PPC::V15, .ToReg: 92U },
3682 { .FromReg: PPC::V16, .ToReg: 93U },
3683 { .FromReg: PPC::V17, .ToReg: 94U },
3684 { .FromReg: PPC::V18, .ToReg: 95U },
3685 { .FromReg: PPC::V19, .ToReg: 96U },
3686 { .FromReg: PPC::V20, .ToReg: 97U },
3687 { .FromReg: PPC::V21, .ToReg: 98U },
3688 { .FromReg: PPC::V22, .ToReg: 99U },
3689 { .FromReg: PPC::V23, .ToReg: 100U },
3690 { .FromReg: PPC::V24, .ToReg: 101U },
3691 { .FromReg: PPC::V25, .ToReg: 102U },
3692 { .FromReg: PPC::V26, .ToReg: 103U },
3693 { .FromReg: PPC::V27, .ToReg: 104U },
3694 { .FromReg: PPC::V28, .ToReg: 105U },
3695 { .FromReg: PPC::V29, .ToReg: 106U },
3696 { .FromReg: PPC::V30, .ToReg: 107U },
3697 { .FromReg: PPC::V31, .ToReg: 108U },
3698 { .FromReg: PPC::VF0, .ToReg: 77U },
3699 { .FromReg: PPC::VF1, .ToReg: 78U },
3700 { .FromReg: PPC::VF2, .ToReg: 79U },
3701 { .FromReg: PPC::VF3, .ToReg: 80U },
3702 { .FromReg: PPC::VF4, .ToReg: 81U },
3703 { .FromReg: PPC::VF5, .ToReg: 82U },
3704 { .FromReg: PPC::VF6, .ToReg: 83U },
3705 { .FromReg: PPC::VF7, .ToReg: 84U },
3706 { .FromReg: PPC::VF8, .ToReg: 85U },
3707 { .FromReg: PPC::VF9, .ToReg: 86U },
3708 { .FromReg: PPC::VF10, .ToReg: 87U },
3709 { .FromReg: PPC::VF11, .ToReg: 88U },
3710 { .FromReg: PPC::VF12, .ToReg: 89U },
3711 { .FromReg: PPC::VF13, .ToReg: 90U },
3712 { .FromReg: PPC::VF14, .ToReg: 91U },
3713 { .FromReg: PPC::VF15, .ToReg: 92U },
3714 { .FromReg: PPC::VF16, .ToReg: 93U },
3715 { .FromReg: PPC::VF17, .ToReg: 94U },
3716 { .FromReg: PPC::VF18, .ToReg: 95U },
3717 { .FromReg: PPC::VF19, .ToReg: 96U },
3718 { .FromReg: PPC::VF20, .ToReg: 97U },
3719 { .FromReg: PPC::VF21, .ToReg: 98U },
3720 { .FromReg: PPC::VF22, .ToReg: 99U },
3721 { .FromReg: PPC::VF23, .ToReg: 100U },
3722 { .FromReg: PPC::VF24, .ToReg: 101U },
3723 { .FromReg: PPC::VF25, .ToReg: 102U },
3724 { .FromReg: PPC::VF26, .ToReg: 103U },
3725 { .FromReg: PPC::VF27, .ToReg: 104U },
3726 { .FromReg: PPC::VF28, .ToReg: 105U },
3727 { .FromReg: PPC::VF29, .ToReg: 106U },
3728 { .FromReg: PPC::VF30, .ToReg: 107U },
3729 { .FromReg: PPC::VF31, .ToReg: 108U },
3730 { .FromReg: PPC::VSL0, .ToReg: 32U },
3731 { .FromReg: PPC::VSL1, .ToReg: 33U },
3732 { .FromReg: PPC::VSL2, .ToReg: 34U },
3733 { .FromReg: PPC::VSL3, .ToReg: 35U },
3734 { .FromReg: PPC::VSL4, .ToReg: 36U },
3735 { .FromReg: PPC::VSL5, .ToReg: 37U },
3736 { .FromReg: PPC::VSL6, .ToReg: 38U },
3737 { .FromReg: PPC::VSL7, .ToReg: 39U },
3738 { .FromReg: PPC::VSL8, .ToReg: 40U },
3739 { .FromReg: PPC::VSL9, .ToReg: 41U },
3740 { .FromReg: PPC::VSL10, .ToReg: 42U },
3741 { .FromReg: PPC::VSL11, .ToReg: 43U },
3742 { .FromReg: PPC::VSL12, .ToReg: 44U },
3743 { .FromReg: PPC::VSL13, .ToReg: 45U },
3744 { .FromReg: PPC::VSL14, .ToReg: 46U },
3745 { .FromReg: PPC::VSL15, .ToReg: 47U },
3746 { .FromReg: PPC::VSL16, .ToReg: 48U },
3747 { .FromReg: PPC::VSL17, .ToReg: 49U },
3748 { .FromReg: PPC::VSL18, .ToReg: 50U },
3749 { .FromReg: PPC::VSL19, .ToReg: 51U },
3750 { .FromReg: PPC::VSL20, .ToReg: 52U },
3751 { .FromReg: PPC::VSL21, .ToReg: 53U },
3752 { .FromReg: PPC::VSL22, .ToReg: 54U },
3753 { .FromReg: PPC::VSL23, .ToReg: 55U },
3754 { .FromReg: PPC::VSL24, .ToReg: 56U },
3755 { .FromReg: PPC::VSL25, .ToReg: 57U },
3756 { .FromReg: PPC::VSL26, .ToReg: 58U },
3757 { .FromReg: PPC::VSL27, .ToReg: 59U },
3758 { .FromReg: PPC::VSL28, .ToReg: 60U },
3759 { .FromReg: PPC::VSL29, .ToReg: 61U },
3760 { .FromReg: PPC::VSL30, .ToReg: 62U },
3761 { .FromReg: PPC::VSL31, .ToReg: 63U },
3762 { .FromReg: PPC::VSRp16, .ToReg: 77U },
3763 { .FromReg: PPC::VSRp17, .ToReg: 79U },
3764 { .FromReg: PPC::VSRp18, .ToReg: 81U },
3765 { .FromReg: PPC::VSRp19, .ToReg: 83U },
3766 { .FromReg: PPC::VSRp20, .ToReg: 85U },
3767 { .FromReg: PPC::VSRp21, .ToReg: 87U },
3768 { .FromReg: PPC::VSRp22, .ToReg: 89U },
3769 { .FromReg: PPC::VSRp23, .ToReg: 91U },
3770 { .FromReg: PPC::VSRp24, .ToReg: 93U },
3771 { .FromReg: PPC::VSRp25, .ToReg: 95U },
3772 { .FromReg: PPC::VSRp26, .ToReg: 97U },
3773 { .FromReg: PPC::VSRp27, .ToReg: 99U },
3774 { .FromReg: PPC::VSRp28, .ToReg: 101U },
3775 { .FromReg: PPC::VSRp29, .ToReg: 103U },
3776 { .FromReg: PPC::VSRp30, .ToReg: 105U },
3777 { .FromReg: PPC::VSRp31, .ToReg: 107U },
3778 { .FromReg: PPC::X0, .ToReg: 0U },
3779 { .FromReg: PPC::X1, .ToReg: 1U },
3780 { .FromReg: PPC::X2, .ToReg: 2U },
3781 { .FromReg: PPC::X3, .ToReg: 3U },
3782 { .FromReg: PPC::X4, .ToReg: 4U },
3783 { .FromReg: PPC::X5, .ToReg: 5U },
3784 { .FromReg: PPC::X6, .ToReg: 6U },
3785 { .FromReg: PPC::X7, .ToReg: 7U },
3786 { .FromReg: PPC::X8, .ToReg: 8U },
3787 { .FromReg: PPC::X9, .ToReg: 9U },
3788 { .FromReg: PPC::X10, .ToReg: 10U },
3789 { .FromReg: PPC::X11, .ToReg: 11U },
3790 { .FromReg: PPC::X12, .ToReg: 12U },
3791 { .FromReg: PPC::X13, .ToReg: 13U },
3792 { .FromReg: PPC::X14, .ToReg: 14U },
3793 { .FromReg: PPC::X15, .ToReg: 15U },
3794 { .FromReg: PPC::X16, .ToReg: 16U },
3795 { .FromReg: PPC::X17, .ToReg: 17U },
3796 { .FromReg: PPC::X18, .ToReg: 18U },
3797 { .FromReg: PPC::X19, .ToReg: 19U },
3798 { .FromReg: PPC::X20, .ToReg: 20U },
3799 { .FromReg: PPC::X21, .ToReg: 21U },
3800 { .FromReg: PPC::X22, .ToReg: 22U },
3801 { .FromReg: PPC::X23, .ToReg: 23U },
3802 { .FromReg: PPC::X24, .ToReg: 24U },
3803 { .FromReg: PPC::X25, .ToReg: 25U },
3804 { .FromReg: PPC::X26, .ToReg: 26U },
3805 { .FromReg: PPC::X27, .ToReg: 27U },
3806 { .FromReg: PPC::X28, .ToReg: 28U },
3807 { .FromReg: PPC::X29, .ToReg: 29U },
3808 { .FromReg: PPC::X30, .ToReg: 30U },
3809 { .FromReg: PPC::X31, .ToReg: 31U },
3810 { .FromReg: PPC::ZERO8, .ToReg: 0U },
3811};
3812extern const unsigned PPCEHFlavour0L2DwarfSize = std::size(PPCEHFlavour0L2Dwarf);
3813
3814extern const MCRegisterInfo::DwarfLLVMRegPair PPCEHFlavour1L2Dwarf[] = {
3815 { .FromReg: PPC::CTR, .ToReg: 66U },
3816 { .FromReg: PPC::LR, .ToReg: 65U },
3817 { .FromReg: PPC::SPEFSCR, .ToReg: 112U },
3818 { .FromReg: PPC::ZERO, .ToReg: 0U },
3819 { .FromReg: PPC::CR0, .ToReg: 68U },
3820 { .FromReg: PPC::CR1, .ToReg: 69U },
3821 { .FromReg: PPC::CR2, .ToReg: 70U },
3822 { .FromReg: PPC::CR3, .ToReg: 71U },
3823 { .FromReg: PPC::CR4, .ToReg: 72U },
3824 { .FromReg: PPC::CR5, .ToReg: 73U },
3825 { .FromReg: PPC::CR6, .ToReg: 74U },
3826 { .FromReg: PPC::CR7, .ToReg: 75U },
3827 { .FromReg: PPC::CTR8, .ToReg: -2U },
3828 { .FromReg: PPC::F0, .ToReg: 32U },
3829 { .FromReg: PPC::F1, .ToReg: 33U },
3830 { .FromReg: PPC::F2, .ToReg: 34U },
3831 { .FromReg: PPC::F3, .ToReg: 35U },
3832 { .FromReg: PPC::F4, .ToReg: 36U },
3833 { .FromReg: PPC::F5, .ToReg: 37U },
3834 { .FromReg: PPC::F6, .ToReg: 38U },
3835 { .FromReg: PPC::F7, .ToReg: 39U },
3836 { .FromReg: PPC::F8, .ToReg: 40U },
3837 { .FromReg: PPC::F9, .ToReg: 41U },
3838 { .FromReg: PPC::F10, .ToReg: 42U },
3839 { .FromReg: PPC::F11, .ToReg: 43U },
3840 { .FromReg: PPC::F12, .ToReg: 44U },
3841 { .FromReg: PPC::F13, .ToReg: 45U },
3842 { .FromReg: PPC::F14, .ToReg: 46U },
3843 { .FromReg: PPC::F15, .ToReg: 47U },
3844 { .FromReg: PPC::F16, .ToReg: 48U },
3845 { .FromReg: PPC::F17, .ToReg: 49U },
3846 { .FromReg: PPC::F18, .ToReg: 50U },
3847 { .FromReg: PPC::F19, .ToReg: 51U },
3848 { .FromReg: PPC::F20, .ToReg: 52U },
3849 { .FromReg: PPC::F21, .ToReg: 53U },
3850 { .FromReg: PPC::F22, .ToReg: 54U },
3851 { .FromReg: PPC::F23, .ToReg: 55U },
3852 { .FromReg: PPC::F24, .ToReg: 56U },
3853 { .FromReg: PPC::F25, .ToReg: 57U },
3854 { .FromReg: PPC::F26, .ToReg: 58U },
3855 { .FromReg: PPC::F27, .ToReg: 59U },
3856 { .FromReg: PPC::F28, .ToReg: 60U },
3857 { .FromReg: PPC::F29, .ToReg: 61U },
3858 { .FromReg: PPC::F30, .ToReg: 62U },
3859 { .FromReg: PPC::F31, .ToReg: 63U },
3860 { .FromReg: PPC::LR8, .ToReg: -2U },
3861 { .FromReg: PPC::R0, .ToReg: 0U },
3862 { .FromReg: PPC::R1, .ToReg: 1U },
3863 { .FromReg: PPC::R2, .ToReg: 2U },
3864 { .FromReg: PPC::R3, .ToReg: 3U },
3865 { .FromReg: PPC::R4, .ToReg: 4U },
3866 { .FromReg: PPC::R5, .ToReg: 5U },
3867 { .FromReg: PPC::R6, .ToReg: 6U },
3868 { .FromReg: PPC::R7, .ToReg: 7U },
3869 { .FromReg: PPC::R8, .ToReg: 8U },
3870 { .FromReg: PPC::R9, .ToReg: 9U },
3871 { .FromReg: PPC::R10, .ToReg: 10U },
3872 { .FromReg: PPC::R11, .ToReg: 11U },
3873 { .FromReg: PPC::R12, .ToReg: 12U },
3874 { .FromReg: PPC::R13, .ToReg: 13U },
3875 { .FromReg: PPC::R14, .ToReg: 14U },
3876 { .FromReg: PPC::R15, .ToReg: 15U },
3877 { .FromReg: PPC::R16, .ToReg: 16U },
3878 { .FromReg: PPC::R17, .ToReg: 17U },
3879 { .FromReg: PPC::R18, .ToReg: 18U },
3880 { .FromReg: PPC::R19, .ToReg: 19U },
3881 { .FromReg: PPC::R20, .ToReg: 20U },
3882 { .FromReg: PPC::R21, .ToReg: 21U },
3883 { .FromReg: PPC::R22, .ToReg: 22U },
3884 { .FromReg: PPC::R23, .ToReg: 23U },
3885 { .FromReg: PPC::R24, .ToReg: 24U },
3886 { .FromReg: PPC::R25, .ToReg: 25U },
3887 { .FromReg: PPC::R26, .ToReg: 26U },
3888 { .FromReg: PPC::R27, .ToReg: 27U },
3889 { .FromReg: PPC::R28, .ToReg: 28U },
3890 { .FromReg: PPC::R29, .ToReg: 29U },
3891 { .FromReg: PPC::R30, .ToReg: 30U },
3892 { .FromReg: PPC::R31, .ToReg: 31U },
3893 { .FromReg: PPC::S0, .ToReg: 1200U },
3894 { .FromReg: PPC::S1, .ToReg: 1201U },
3895 { .FromReg: PPC::S2, .ToReg: 1202U },
3896 { .FromReg: PPC::S3, .ToReg: 1203U },
3897 { .FromReg: PPC::S4, .ToReg: 1204U },
3898 { .FromReg: PPC::S5, .ToReg: 1205U },
3899 { .FromReg: PPC::S6, .ToReg: 1206U },
3900 { .FromReg: PPC::S7, .ToReg: 1207U },
3901 { .FromReg: PPC::S8, .ToReg: 1208U },
3902 { .FromReg: PPC::S9, .ToReg: 1209U },
3903 { .FromReg: PPC::S10, .ToReg: 1210U },
3904 { .FromReg: PPC::S11, .ToReg: 1211U },
3905 { .FromReg: PPC::S12, .ToReg: 1212U },
3906 { .FromReg: PPC::S13, .ToReg: 1213U },
3907 { .FromReg: PPC::S14, .ToReg: 1214U },
3908 { .FromReg: PPC::S15, .ToReg: 1215U },
3909 { .FromReg: PPC::S16, .ToReg: 1216U },
3910 { .FromReg: PPC::S17, .ToReg: 1217U },
3911 { .FromReg: PPC::S18, .ToReg: 1218U },
3912 { .FromReg: PPC::S19, .ToReg: 1219U },
3913 { .FromReg: PPC::S20, .ToReg: 1220U },
3914 { .FromReg: PPC::S21, .ToReg: 1221U },
3915 { .FromReg: PPC::S22, .ToReg: 1222U },
3916 { .FromReg: PPC::S23, .ToReg: 1223U },
3917 { .FromReg: PPC::S24, .ToReg: 1224U },
3918 { .FromReg: PPC::S25, .ToReg: 1225U },
3919 { .FromReg: PPC::S26, .ToReg: 1226U },
3920 { .FromReg: PPC::S27, .ToReg: 1227U },
3921 { .FromReg: PPC::S28, .ToReg: 1228U },
3922 { .FromReg: PPC::S29, .ToReg: 1229U },
3923 { .FromReg: PPC::S30, .ToReg: 1230U },
3924 { .FromReg: PPC::S31, .ToReg: 1231U },
3925 { .FromReg: PPC::V0, .ToReg: 77U },
3926 { .FromReg: PPC::V1, .ToReg: 78U },
3927 { .FromReg: PPC::V2, .ToReg: 79U },
3928 { .FromReg: PPC::V3, .ToReg: 80U },
3929 { .FromReg: PPC::V4, .ToReg: 81U },
3930 { .FromReg: PPC::V5, .ToReg: 82U },
3931 { .FromReg: PPC::V6, .ToReg: 83U },
3932 { .FromReg: PPC::V7, .ToReg: 84U },
3933 { .FromReg: PPC::V8, .ToReg: 85U },
3934 { .FromReg: PPC::V9, .ToReg: 86U },
3935 { .FromReg: PPC::V10, .ToReg: 87U },
3936 { .FromReg: PPC::V11, .ToReg: 88U },
3937 { .FromReg: PPC::V12, .ToReg: 89U },
3938 { .FromReg: PPC::V13, .ToReg: 90U },
3939 { .FromReg: PPC::V14, .ToReg: 91U },
3940 { .FromReg: PPC::V15, .ToReg: 92U },
3941 { .FromReg: PPC::V16, .ToReg: 93U },
3942 { .FromReg: PPC::V17, .ToReg: 94U },
3943 { .FromReg: PPC::V18, .ToReg: 95U },
3944 { .FromReg: PPC::V19, .ToReg: 96U },
3945 { .FromReg: PPC::V20, .ToReg: 97U },
3946 { .FromReg: PPC::V21, .ToReg: 98U },
3947 { .FromReg: PPC::V22, .ToReg: 99U },
3948 { .FromReg: PPC::V23, .ToReg: 100U },
3949 { .FromReg: PPC::V24, .ToReg: 101U },
3950 { .FromReg: PPC::V25, .ToReg: 102U },
3951 { .FromReg: PPC::V26, .ToReg: 103U },
3952 { .FromReg: PPC::V27, .ToReg: 104U },
3953 { .FromReg: PPC::V28, .ToReg: 105U },
3954 { .FromReg: PPC::V29, .ToReg: 106U },
3955 { .FromReg: PPC::V30, .ToReg: 107U },
3956 { .FromReg: PPC::V31, .ToReg: 108U },
3957 { .FromReg: PPC::VF0, .ToReg: 77U },
3958 { .FromReg: PPC::VF1, .ToReg: 78U },
3959 { .FromReg: PPC::VF2, .ToReg: 79U },
3960 { .FromReg: PPC::VF3, .ToReg: 80U },
3961 { .FromReg: PPC::VF4, .ToReg: 81U },
3962 { .FromReg: PPC::VF5, .ToReg: 82U },
3963 { .FromReg: PPC::VF6, .ToReg: 83U },
3964 { .FromReg: PPC::VF7, .ToReg: 84U },
3965 { .FromReg: PPC::VF8, .ToReg: 85U },
3966 { .FromReg: PPC::VF9, .ToReg: 86U },
3967 { .FromReg: PPC::VF10, .ToReg: 87U },
3968 { .FromReg: PPC::VF11, .ToReg: 88U },
3969 { .FromReg: PPC::VF12, .ToReg: 89U },
3970 { .FromReg: PPC::VF13, .ToReg: 90U },
3971 { .FromReg: PPC::VF14, .ToReg: 91U },
3972 { .FromReg: PPC::VF15, .ToReg: 92U },
3973 { .FromReg: PPC::VF16, .ToReg: 93U },
3974 { .FromReg: PPC::VF17, .ToReg: 94U },
3975 { .FromReg: PPC::VF18, .ToReg: 95U },
3976 { .FromReg: PPC::VF19, .ToReg: 96U },
3977 { .FromReg: PPC::VF20, .ToReg: 97U },
3978 { .FromReg: PPC::VF21, .ToReg: 98U },
3979 { .FromReg: PPC::VF22, .ToReg: 99U },
3980 { .FromReg: PPC::VF23, .ToReg: 100U },
3981 { .FromReg: PPC::VF24, .ToReg: 101U },
3982 { .FromReg: PPC::VF25, .ToReg: 102U },
3983 { .FromReg: PPC::VF26, .ToReg: 103U },
3984 { .FromReg: PPC::VF27, .ToReg: 104U },
3985 { .FromReg: PPC::VF28, .ToReg: 105U },
3986 { .FromReg: PPC::VF29, .ToReg: 106U },
3987 { .FromReg: PPC::VF30, .ToReg: 107U },
3988 { .FromReg: PPC::VF31, .ToReg: 108U },
3989 { .FromReg: PPC::VSL0, .ToReg: 32U },
3990 { .FromReg: PPC::VSL1, .ToReg: 33U },
3991 { .FromReg: PPC::VSL2, .ToReg: 34U },
3992 { .FromReg: PPC::VSL3, .ToReg: 35U },
3993 { .FromReg: PPC::VSL4, .ToReg: 36U },
3994 { .FromReg: PPC::VSL5, .ToReg: 37U },
3995 { .FromReg: PPC::VSL6, .ToReg: 38U },
3996 { .FromReg: PPC::VSL7, .ToReg: 39U },
3997 { .FromReg: PPC::VSL8, .ToReg: 40U },
3998 { .FromReg: PPC::VSL9, .ToReg: 41U },
3999 { .FromReg: PPC::VSL10, .ToReg: 42U },
4000 { .FromReg: PPC::VSL11, .ToReg: 43U },
4001 { .FromReg: PPC::VSL12, .ToReg: 44U },
4002 { .FromReg: PPC::VSL13, .ToReg: 45U },
4003 { .FromReg: PPC::VSL14, .ToReg: 46U },
4004 { .FromReg: PPC::VSL15, .ToReg: 47U },
4005 { .FromReg: PPC::VSL16, .ToReg: 48U },
4006 { .FromReg: PPC::VSL17, .ToReg: 49U },
4007 { .FromReg: PPC::VSL18, .ToReg: 50U },
4008 { .FromReg: PPC::VSL19, .ToReg: 51U },
4009 { .FromReg: PPC::VSL20, .ToReg: 52U },
4010 { .FromReg: PPC::VSL21, .ToReg: 53U },
4011 { .FromReg: PPC::VSL22, .ToReg: 54U },
4012 { .FromReg: PPC::VSL23, .ToReg: 55U },
4013 { .FromReg: PPC::VSL24, .ToReg: 56U },
4014 { .FromReg: PPC::VSL25, .ToReg: 57U },
4015 { .FromReg: PPC::VSL26, .ToReg: 58U },
4016 { .FromReg: PPC::VSL27, .ToReg: 59U },
4017 { .FromReg: PPC::VSL28, .ToReg: 60U },
4018 { .FromReg: PPC::VSL29, .ToReg: 61U },
4019 { .FromReg: PPC::VSL30, .ToReg: 62U },
4020 { .FromReg: PPC::VSL31, .ToReg: 63U },
4021 { .FromReg: PPC::VSRp16, .ToReg: 77U },
4022 { .FromReg: PPC::VSRp17, .ToReg: 79U },
4023 { .FromReg: PPC::VSRp18, .ToReg: 81U },
4024 { .FromReg: PPC::VSRp19, .ToReg: 83U },
4025 { .FromReg: PPC::VSRp20, .ToReg: 85U },
4026 { .FromReg: PPC::VSRp21, .ToReg: 87U },
4027 { .FromReg: PPC::VSRp22, .ToReg: 89U },
4028 { .FromReg: PPC::VSRp23, .ToReg: 91U },
4029 { .FromReg: PPC::VSRp24, .ToReg: 93U },
4030 { .FromReg: PPC::VSRp25, .ToReg: 95U },
4031 { .FromReg: PPC::VSRp26, .ToReg: 97U },
4032 { .FromReg: PPC::VSRp27, .ToReg: 99U },
4033 { .FromReg: PPC::VSRp28, .ToReg: 101U },
4034 { .FromReg: PPC::VSRp29, .ToReg: 103U },
4035 { .FromReg: PPC::VSRp30, .ToReg: 105U },
4036 { .FromReg: PPC::VSRp31, .ToReg: 107U },
4037 { .FromReg: PPC::X0, .ToReg: -2U },
4038 { .FromReg: PPC::X1, .ToReg: -2U },
4039 { .FromReg: PPC::X2, .ToReg: -2U },
4040 { .FromReg: PPC::X3, .ToReg: -2U },
4041 { .FromReg: PPC::X4, .ToReg: -2U },
4042 { .FromReg: PPC::X5, .ToReg: -2U },
4043 { .FromReg: PPC::X6, .ToReg: -2U },
4044 { .FromReg: PPC::X7, .ToReg: -2U },
4045 { .FromReg: PPC::X8, .ToReg: -2U },
4046 { .FromReg: PPC::X9, .ToReg: -2U },
4047 { .FromReg: PPC::X10, .ToReg: -2U },
4048 { .FromReg: PPC::X11, .ToReg: -2U },
4049 { .FromReg: PPC::X12, .ToReg: -2U },
4050 { .FromReg: PPC::X13, .ToReg: -2U },
4051 { .FromReg: PPC::X14, .ToReg: -2U },
4052 { .FromReg: PPC::X15, .ToReg: -2U },
4053 { .FromReg: PPC::X16, .ToReg: -2U },
4054 { .FromReg: PPC::X17, .ToReg: -2U },
4055 { .FromReg: PPC::X18, .ToReg: -2U },
4056 { .FromReg: PPC::X19, .ToReg: -2U },
4057 { .FromReg: PPC::X20, .ToReg: -2U },
4058 { .FromReg: PPC::X21, .ToReg: -2U },
4059 { .FromReg: PPC::X22, .ToReg: -2U },
4060 { .FromReg: PPC::X23, .ToReg: -2U },
4061 { .FromReg: PPC::X24, .ToReg: -2U },
4062 { .FromReg: PPC::X25, .ToReg: -2U },
4063 { .FromReg: PPC::X26, .ToReg: -2U },
4064 { .FromReg: PPC::X27, .ToReg: -2U },
4065 { .FromReg: PPC::X28, .ToReg: -2U },
4066 { .FromReg: PPC::X29, .ToReg: -2U },
4067 { .FromReg: PPC::X30, .ToReg: -2U },
4068 { .FromReg: PPC::X31, .ToReg: -2U },
4069 { .FromReg: PPC::ZERO8, .ToReg: -2U },
4070};
4071extern const unsigned PPCEHFlavour1L2DwarfSize = std::size(PPCEHFlavour1L2Dwarf);
4072
4073extern const uint16_t PPCRegEncodingTable[] = {
4074 0,
4075 0,
4076 1,
4077 9,
4078 0,
4079 8,
4080 0,
4081 512,
4082 256,
4083 1,
4084 0,
4085 0,
4086 1,
4087 2,
4088 3,
4089 4,
4090 5,
4091 6,
4092 7,
4093 0,
4094 0,
4095 1,
4096 2,
4097 3,
4098 4,
4099 5,
4100 6,
4101 7,
4102 9,
4103 0,
4104 1,
4105 2,
4106 3,
4107 4,
4108 5,
4109 6,
4110 7,
4111 0,
4112 1,
4113 2,
4114 3,
4115 4,
4116 5,
4117 6,
4118 7,
4119 8,
4120 9,
4121 10,
4122 11,
4123 12,
4124 13,
4125 14,
4126 15,
4127 16,
4128 17,
4129 18,
4130 19,
4131 20,
4132 21,
4133 22,
4134 23,
4135 24,
4136 25,
4137 26,
4138 27,
4139 28,
4140 29,
4141 30,
4142 31,
4143 32,
4144 33,
4145 34,
4146 35,
4147 36,
4148 37,
4149 38,
4150 39,
4151 40,
4152 41,
4153 42,
4154 43,
4155 44,
4156 45,
4157 46,
4158 47,
4159 48,
4160 49,
4161 50,
4162 51,
4163 52,
4164 53,
4165 54,
4166 55,
4167 56,
4168 57,
4169 58,
4170 59,
4171 60,
4172 61,
4173 62,
4174 63,
4175 0,
4176 1,
4177 2,
4178 3,
4179 4,
4180 5,
4181 6,
4182 7,
4183 8,
4184 9,
4185 10,
4186 11,
4187 12,
4188 13,
4189 14,
4190 15,
4191 16,
4192 17,
4193 18,
4194 19,
4195 20,
4196 21,
4197 22,
4198 23,
4199 24,
4200 25,
4201 26,
4202 27,
4203 28,
4204 29,
4205 30,
4206 31,
4207 0,
4208 1,
4209 2,
4210 3,
4211 0,
4212 1,
4213 2,
4214 3,
4215 4,
4216 5,
4217 6,
4218 7,
4219 8,
4220 9,
4221 10,
4222 11,
4223 12,
4224 13,
4225 14,
4226 15,
4227 16,
4228 17,
4229 18,
4230 19,
4231 20,
4232 21,
4233 22,
4234 23,
4235 24,
4236 25,
4237 26,
4238 27,
4239 28,
4240 29,
4241 30,
4242 31,
4243 31,
4244 31,
4245 31,
4246 31,
4247 31,
4248 31,
4249 31,
4250 31,
4251 31,
4252 31,
4253 31,
4254 31,
4255 31,
4256 31,
4257 31,
4258 31,
4259 31,
4260 31,
4261 31,
4262 31,
4263 31,
4264 31,
4265 31,
4266 31,
4267 31,
4268 31,
4269 31,
4270 31,
4271 31,
4272 31,
4273 31,
4274 31,
4275 0,
4276 0,
4277 2,
4278 4,
4279 6,
4280 8,
4281 10,
4282 12,
4283 14,
4284 16,
4285 18,
4286 20,
4287 22,
4288 24,
4289 26,
4290 28,
4291 30,
4292 31,
4293 31,
4294 31,
4295 31,
4296 31,
4297 31,
4298 31,
4299 31,
4300 31,
4301 31,
4302 31,
4303 31,
4304 31,
4305 31,
4306 31,
4307 31,
4308 31,
4309 31,
4310 31,
4311 31,
4312 31,
4313 31,
4314 31,
4315 31,
4316 31,
4317 31,
4318 31,
4319 31,
4320 31,
4321 31,
4322 31,
4323 31,
4324 8,
4325 0,
4326 1,
4327 2,
4328 3,
4329 4,
4330 5,
4331 6,
4332 7,
4333 8,
4334 9,
4335 10,
4336 11,
4337 12,
4338 13,
4339 14,
4340 15,
4341 16,
4342 17,
4343 18,
4344 19,
4345 20,
4346 21,
4347 22,
4348 23,
4349 24,
4350 25,
4351 26,
4352 27,
4353 28,
4354 29,
4355 30,
4356 31,
4357 0,
4358 1,
4359 2,
4360 3,
4361 4,
4362 5,
4363 6,
4364 7,
4365 8,
4366 9,
4367 10,
4368 11,
4369 12,
4370 13,
4371 14,
4372 15,
4373 16,
4374 17,
4375 18,
4376 19,
4377 20,
4378 21,
4379 22,
4380 23,
4381 24,
4382 25,
4383 26,
4384 27,
4385 28,
4386 29,
4387 30,
4388 31,
4389 0,
4390 1,
4391 2,
4392 3,
4393 4,
4394 5,
4395 6,
4396 7,
4397 0,
4398 1,
4399 2,
4400 3,
4401 4,
4402 5,
4403 6,
4404 7,
4405 8,
4406 9,
4407 10,
4408 11,
4409 12,
4410 13,
4411 14,
4412 15,
4413 16,
4414 17,
4415 18,
4416 19,
4417 20,
4418 21,
4419 22,
4420 23,
4421 24,
4422 25,
4423 26,
4424 27,
4425 28,
4426 29,
4427 30,
4428 31,
4429 32,
4430 33,
4431 34,
4432 35,
4433 36,
4434 37,
4435 38,
4436 39,
4437 40,
4438 41,
4439 42,
4440 43,
4441 44,
4442 45,
4443 46,
4444 47,
4445 48,
4446 49,
4447 50,
4448 51,
4449 52,
4450 53,
4451 54,
4452 55,
4453 56,
4454 57,
4455 58,
4456 59,
4457 60,
4458 61,
4459 62,
4460 63,
4461 63,
4462 63,
4463 63,
4464 63,
4465 63,
4466 63,
4467 63,
4468 63,
4469 63,
4470 63,
4471 63,
4472 63,
4473 63,
4474 63,
4475 63,
4476 63,
4477 63,
4478 63,
4479 63,
4480 63,
4481 63,
4482 63,
4483 63,
4484 63,
4485 63,
4486 63,
4487 63,
4488 63,
4489 63,
4490 63,
4491 63,
4492 63,
4493 0,
4494 1,
4495 2,
4496 3,
4497 4,
4498 5,
4499 6,
4500 7,
4501 8,
4502 9,
4503 10,
4504 11,
4505 12,
4506 13,
4507 14,
4508 15,
4509 16,
4510 17,
4511 18,
4512 19,
4513 20,
4514 21,
4515 22,
4516 23,
4517 24,
4518 25,
4519 26,
4520 27,
4521 28,
4522 29,
4523 30,
4524 31,
4525 0,
4526 1,
4527 2,
4528 3,
4529 4,
4530 5,
4531 6,
4532 7,
4533 8,
4534 9,
4535 10,
4536 11,
4537 12,
4538 13,
4539 14,
4540 15,
4541 16,
4542 17,
4543 18,
4544 19,
4545 20,
4546 21,
4547 22,
4548 23,
4549 24,
4550 25,
4551 26,
4552 27,
4553 28,
4554 29,
4555 30,
4556 31,
4557 32,
4558 33,
4559 34,
4560 35,
4561 36,
4562 37,
4563 38,
4564 39,
4565 40,
4566 41,
4567 42,
4568 43,
4569 44,
4570 45,
4571 46,
4572 47,
4573 48,
4574 49,
4575 50,
4576 51,
4577 52,
4578 53,
4579 54,
4580 55,
4581 56,
4582 57,
4583 58,
4584 59,
4585 60,
4586 61,
4587 62,
4588 63,
4589 0,
4590 1,
4591 2,
4592 3,
4593 4,
4594 5,
4595 6,
4596 7,
4597 0,
4598 1,
4599 2,
4600 3,
4601 4,
4602 5,
4603 6,
4604 7,
4605 0,
4606 1,
4607 2,
4608 3,
4609 4,
4610 5,
4611 6,
4612 7,
4613 8,
4614 9,
4615 10,
4616 11,
4617 12,
4618 13,
4619 14,
4620 15,
4621 16,
4622 17,
4623 18,
4624 19,
4625 20,
4626 21,
4627 22,
4628 23,
4629 24,
4630 25,
4631 26,
4632 27,
4633 28,
4634 29,
4635 30,
4636 31,
4637 0,
4638 2,
4639 6,
4640 10,
4641 14,
4642 18,
4643 22,
4644 26,
4645 30,
4646 1,
4647 5,
4648 9,
4649 13,
4650 17,
4651 21,
4652 25,
4653 29,
4654 0,
4655 4,
4656 8,
4657 12,
4658 16,
4659 20,
4660 24,
4661 28,
4662 3,
4663 7,
4664 11,
4665 15,
4666 19,
4667 23,
4668 27,
4669 31,
4670 0,
4671 2,
4672 4,
4673 6,
4674 8,
4675 10,
4676 12,
4677 14,
4678 16,
4679 18,
4680 20,
4681 22,
4682 24,
4683 26,
4684 28,
4685 30,
4686};
4687static inline void InitPPCMCRegisterInfo(MCRegisterInfo *RI, unsigned RA, unsigned DwarfFlavour = 0, unsigned EHFlavour = 0, unsigned PC = 0) {
4688 RI->InitMCRegisterInfo(D: PPCRegDesc, NR: 612, RA, PC, C: PPCMCRegisterClasses, NC: 56, RURoots: PPCRegUnitRoots, NRU: 335, DL: PPCRegDiffLists, RUMS: PPCLaneMaskLists, Strings: PPCRegStrings, ClassStrings: PPCRegClassStrings, SubIndices: PPCSubRegIdxLists, NumIndices: 56,
4689RET: PPCRegEncodingTable);
4690
4691 switch (DwarfFlavour) {
4692 default:
4693 llvm_unreachable("Unknown DWARF flavour");
4694 case 0:
4695 RI->mapDwarfRegsToLLVMRegs(Map: PPCDwarfFlavour0Dwarf2L, Size: PPCDwarfFlavour0Dwarf2LSize, isEH: false);
4696 break;
4697 case 1:
4698 RI->mapDwarfRegsToLLVMRegs(Map: PPCDwarfFlavour1Dwarf2L, Size: PPCDwarfFlavour1Dwarf2LSize, isEH: false);
4699 break;
4700 }
4701 switch (EHFlavour) {
4702 default:
4703 llvm_unreachable("Unknown DWARF flavour");
4704 case 0:
4705 RI->mapDwarfRegsToLLVMRegs(Map: PPCEHFlavour0Dwarf2L, Size: PPCEHFlavour0Dwarf2LSize, isEH: true);
4706 break;
4707 case 1:
4708 RI->mapDwarfRegsToLLVMRegs(Map: PPCEHFlavour1Dwarf2L, Size: PPCEHFlavour1Dwarf2LSize, isEH: true);
4709 break;
4710 }
4711 switch (DwarfFlavour) {
4712 default:
4713 llvm_unreachable("Unknown DWARF flavour");
4714 case 0:
4715 RI->mapLLVMRegsToDwarfRegs(Map: PPCDwarfFlavour0L2Dwarf, Size: PPCDwarfFlavour0L2DwarfSize, isEH: false);
4716 break;
4717 case 1:
4718 RI->mapLLVMRegsToDwarfRegs(Map: PPCDwarfFlavour1L2Dwarf, Size: PPCDwarfFlavour1L2DwarfSize, isEH: false);
4719 break;
4720 }
4721 switch (EHFlavour) {
4722 default:
4723 llvm_unreachable("Unknown DWARF flavour");
4724 case 0:
4725 RI->mapLLVMRegsToDwarfRegs(Map: PPCEHFlavour0L2Dwarf, Size: PPCEHFlavour0L2DwarfSize, isEH: true);
4726 break;
4727 case 1:
4728 RI->mapLLVMRegsToDwarfRegs(Map: PPCEHFlavour1L2Dwarf, Size: PPCEHFlavour1L2DwarfSize, isEH: true);
4729 break;
4730 }
4731}
4732
4733} // end namespace llvm
4734
4735