1/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2|* *|
3|* Assembly Writer Source Fragment *|
4|* *|
5|* Automatically generated file, do not edit! *|
6|* From: ARM.td *|
7|* *|
8\*===----------------------------------------------------------------------===*/
9
10/// getMnemonic - This method is automatically generated by tablegen
11/// from the instruction set description.
12std::pair<const char *, uint64_t>
13ARMInstPrinter::getMnemonic(const MCInst &MI) const {
14
15#ifdef __GNUC__
16#pragma GCC diagnostic push
17#pragma GCC diagnostic ignored "-Woverlength-strings"
18#endif
19 static const char AsmStrs[] = {
20 /* 0 */ "vcx1\t\000"
21 /* 6 */ "vld20.32\t\000"
22 /* 16 */ "vst20.32\t\000"
23 /* 26 */ "vld40.32\t\000"
24 /* 36 */ "vst40.32\t\000"
25 /* 46 */ "sha1su0.32\t\000"
26 /* 58 */ "sha256su0.32\t\000"
27 /* 72 */ "vld21.32\t\000"
28 /* 82 */ "vst21.32\t\000"
29 /* 92 */ "vld41.32\t\000"
30 /* 102 */ "vst41.32\t\000"
31 /* 112 */ "sha1su1.32\t\000"
32 /* 124 */ "sha256su1.32\t\000"
33 /* 138 */ "vld42.32\t\000"
34 /* 148 */ "vst42.32\t\000"
35 /* 158 */ "sha256h2.32\t\000"
36 /* 171 */ "vld43.32\t\000"
37 /* 181 */ "vst43.32\t\000"
38 /* 191 */ "sha1c.32\t\000"
39 /* 201 */ "sha1h.32\t\000"
40 /* 211 */ "sha256h.32\t\000"
41 /* 223 */ "sha1m.32\t\000"
42 /* 233 */ "sha1p.32\t\000"
43 /* 243 */ "dlstp.32\t\000"
44 /* 253 */ "wlstp.32\t\000"
45 /* 263 */ "vcvta.s32.f32\t\000"
46 /* 278 */ "vcvtm.s32.f32\t\000"
47 /* 293 */ "vcvtn.s32.f32\t\000"
48 /* 308 */ "vcvtp.s32.f32\t\000"
49 /* 323 */ "vcvta.u32.f32\t\000"
50 /* 338 */ "vcvtm.u32.f32\t\000"
51 /* 353 */ "vcvtn.u32.f32\t\000"
52 /* 368 */ "vcvtp.u32.f32\t\000"
53 /* 383 */ "vcmla.f32\t\000"
54 /* 394 */ "vrinta.f32\t\000"
55 /* 406 */ "vcadd.f32\t\000"
56 /* 417 */ "vselge.f32\t\000"
57 /* 429 */ "vminnm.f32\t\000"
58 /* 441 */ "vmaxnm.f32\t\000"
59 /* 453 */ "vrintm.f32\t\000"
60 /* 465 */ "vrintn.f32\t\000"
61 /* 477 */ "vrintp.f32\t\000"
62 /* 489 */ "vseleq.f32\t\000"
63 /* 501 */ "vselvs.f32\t\000"
64 /* 513 */ "vselgt.f32\t\000"
65 /* 525 */ "vrintx.f32\t\000"
66 /* 537 */ "vrintz.f32\t\000"
67 /* 549 */ "ldc2\t\000"
68 /* 555 */ "mrc2\t\000"
69 /* 561 */ "mrrc2\t\000"
70 /* 568 */ "stc2\t\000"
71 /* 574 */ "cdp2\t\000"
72 /* 580 */ "mcr2\t\000"
73 /* 586 */ "mcrr2\t\000"
74 /* 593 */ "vcx2\t\000"
75 /* 599 */ "vcx3\t\000"
76 /* 605 */ "dlstp.64\t\000"
77 /* 615 */ "wlstp.64\t\000"
78 /* 625 */ "vcvta.s32.f64\t\000"
79 /* 640 */ "vcvtm.s32.f64\t\000"
80 /* 655 */ "vcvtn.s32.f64\t\000"
81 /* 670 */ "vcvtp.s32.f64\t\000"
82 /* 685 */ "vcvta.u32.f64\t\000"
83 /* 700 */ "vcvtm.u32.f64\t\000"
84 /* 715 */ "vcvtn.u32.f64\t\000"
85 /* 730 */ "vcvtp.u32.f64\t\000"
86 /* 745 */ "vrinta.f64\t\000"
87 /* 757 */ "vselge.f64\t\000"
88 /* 769 */ "vminnm.f64\t\000"
89 /* 781 */ "vmaxnm.f64\t\000"
90 /* 793 */ "vrintm.f64\t\000"
91 /* 805 */ "vrintn.f64\t\000"
92 /* 817 */ "vrintp.f64\t\000"
93 /* 829 */ "vseleq.f64\t\000"
94 /* 841 */ "vselvs.f64\t\000"
95 /* 853 */ "vselgt.f64\t\000"
96 /* 865 */ "vmull.p64\t\000"
97 /* 876 */ "vld20.16\t\000"
98 /* 886 */ "vst20.16\t\000"
99 /* 896 */ "vld40.16\t\000"
100 /* 906 */ "vst40.16\t\000"
101 /* 916 */ "vld21.16\t\000"
102 /* 926 */ "vst21.16\t\000"
103 /* 936 */ "vld41.16\t\000"
104 /* 946 */ "vst41.16\t\000"
105 /* 956 */ "vld42.16\t\000"
106 /* 966 */ "vst42.16\t\000"
107 /* 976 */ "vld43.16\t\000"
108 /* 986 */ "vst43.16\t\000"
109 /* 996 */ "dlstp.16\t\000"
110 /* 1006 */ "wlstp.16\t\000"
111 /* 1016 */ "vcvta.s32.f16\t\000"
112 /* 1031 */ "vcvtm.s32.f16\t\000"
113 /* 1046 */ "vcvtn.s32.f16\t\000"
114 /* 1061 */ "vcvtp.s32.f16\t\000"
115 /* 1076 */ "vcvta.u32.f16\t\000"
116 /* 1091 */ "vcvtm.u32.f16\t\000"
117 /* 1106 */ "vcvtn.u32.f16\t\000"
118 /* 1121 */ "vcvtp.u32.f16\t\000"
119 /* 1136 */ "vcvta.s16.f16\t\000"
120 /* 1151 */ "vcvtm.s16.f16\t\000"
121 /* 1166 */ "vcvtn.s16.f16\t\000"
122 /* 1181 */ "vcvtp.s16.f16\t\000"
123 /* 1196 */ "vcvta.u16.f16\t\000"
124 /* 1211 */ "vcvtm.u16.f16\t\000"
125 /* 1226 */ "vcvtn.u16.f16\t\000"
126 /* 1241 */ "vcvtp.u16.f16\t\000"
127 /* 1256 */ "vcmla.f16\t\000"
128 /* 1267 */ "vrinta.f16\t\000"
129 /* 1279 */ "vcadd.f16\t\000"
130 /* 1290 */ "vselge.f16\t\000"
131 /* 1302 */ "vfmal.f16\t\000"
132 /* 1313 */ "vfmsl.f16\t\000"
133 /* 1324 */ "vminnm.f16\t\000"
134 /* 1336 */ "vmaxnm.f16\t\000"
135 /* 1348 */ "vrintm.f16\t\000"
136 /* 1360 */ "vrintn.f16\t\000"
137 /* 1372 */ "vrintp.f16\t\000"
138 /* 1384 */ "vseleq.f16\t\000"
139 /* 1396 */ "vins.f16\t\000"
140 /* 1406 */ "vselvs.f16\t\000"
141 /* 1418 */ "vselgt.f16\t\000"
142 /* 1430 */ "vrintx.f16\t\000"
143 /* 1442 */ "vmovx.f16\t\000"
144 /* 1453 */ "vrintz.f16\t\000"
145 /* 1465 */ "vmmla.bf16\t\000"
146 /* 1477 */ "vfmab.bf16\t\000"
147 /* 1489 */ "vfmat.bf16\t\000"
148 /* 1501 */ "vdot.bf16\t\000"
149 /* 1512 */ "vld20.8\t\000"
150 /* 1521 */ "vst20.8\t\000"
151 /* 1530 */ "vld40.8\t\000"
152 /* 1539 */ "vst40.8\t\000"
153 /* 1548 */ "vld21.8\t\000"
154 /* 1557 */ "vst21.8\t\000"
155 /* 1566 */ "vld41.8\t\000"
156 /* 1575 */ "vst41.8\t\000"
157 /* 1584 */ "vld42.8\t\000"
158 /* 1593 */ "vst42.8\t\000"
159 /* 1602 */ "vld43.8\t\000"
160 /* 1611 */ "vst43.8\t\000"
161 /* 1620 */ "aesimc.8\t\000"
162 /* 1630 */ "aesmc.8\t\000"
163 /* 1639 */ "aesd.8\t\000"
164 /* 1647 */ "aese.8\t\000"
165 /* 1655 */ "dlstp.8\t\000"
166 /* 1664 */ "wlstp.8\t\000"
167 /* 1673 */ "vusmmla.s8\t\000"
168 /* 1685 */ "vsmmla.s8\t\000"
169 /* 1696 */ "vusdot.s8\t\000"
170 /* 1707 */ "vsdot.s8\t\000"
171 /* 1717 */ "vummla.u8\t\000"
172 /* 1728 */ "vsudot.u8\t\000"
173 /* 1739 */ "vudot.u8\t\000"
174 /* 1749 */ "vcx1a\t\000"
175 /* 1756 */ "vcx2a\t\000"
176 /* 1763 */ "vcx3a\t\000"
177 /* 1770 */ "rfeda\t\000"
178 /* 1777 */ "rfeia\t\000"
179 /* 1784 */ "crc32b\t\000"
180 /* 1792 */ "crc32cb\t\000"
181 /* 1801 */ "rfedb\t\000"
182 /* 1808 */ "rfeib\t\000"
183 /* 1815 */ "dmb\t\000"
184 /* 1820 */ "dsb\t\000"
185 /* 1825 */ "isb\t\000"
186 /* 1830 */ "tsb\t\000"
187 /* 1835 */ "csinc\t\000"
188 /* 1842 */ "hvc\t\000"
189 /* 1847 */ "cx1d\t\000"
190 /* 1853 */ "cx2d\t\000"
191 /* 1859 */ "cx3d\t\000"
192 /* 1865 */ "pld\t\000"
193 /* 1870 */ "setend\t\000"
194 /* 1878 */ "le\t\000"
195 /* 1882 */ "udf\t\000"
196 /* 1887 */ "csneg\t\000"
197 /* 1894 */ "crc32h\t\000"
198 /* 1902 */ "crc32ch\t\000"
199 /* 1911 */ "pli\t\000"
200 /* 1916 */ "bti\t\000"
201 /* 1921 */ "ldc2l\t\000"
202 /* 1928 */ "stc2l\t\000"
203 /* 1935 */ "bl\t\000"
204 /* 1939 */ "bfcsel\t\000"
205 /* 1947 */ "setpan\t\000"
206 /* 1955 */ "letp\t\000"
207 /* 1961 */ "dls\t\000"
208 /* 1966 */ "wls\t\000"
209 /* 1971 */ "cps\t\000"
210 /* 1976 */ "movs\t\000"
211 /* 1982 */ "hlt\t\000"
212 /* 1987 */ "bkpt\t\000"
213 /* 1993 */ "csinv\t\000"
214 /* 2000 */ "hvc.w\t\000"
215 /* 2007 */ "udf.w\t\000"
216 /* 2014 */ "crc32w\t\000"
217 /* 2022 */ "crc32cw\t\000"
218 /* 2031 */ "pldw\t\000"
219 /* 2037 */ "bx\t\000"
220 /* 2041 */ "blx\t\000"
221 /* 2046 */ "cbz\t\000"
222 /* 2051 */ "cbnz\t\000"
223 /* 2057 */ "srsda\tsp!, \000"
224 /* 2069 */ "srsia\tsp!, \000"
225 /* 2081 */ "srsdb\tsp!, \000"
226 /* 2093 */ "srsib\tsp!, \000"
227 /* 2105 */ "srsda\tsp, \000"
228 /* 2116 */ "srsia\tsp, \000"
229 /* 2127 */ "srsdb\tsp, \000"
230 /* 2138 */ "srsib\tsp, \000"
231 /* 2149 */ "# XRay Function Patchable RET.\000"
232 /* 2180 */ "# XRay Typed Event Log.\000"
233 /* 2204 */ "# XRay Custom Event Log.\000"
234 /* 2229 */ "# XRay Function Enter.\000"
235 /* 2252 */ "# XRay Tail Call Exit.\000"
236 /* 2275 */ "# XRay Function Exit.\000"
237 /* 2297 */ "__brkdiv0\000"
238 /* 2307 */ "vld1\000"
239 /* 2312 */ "dcps1\000"
240 /* 2318 */ "vst1\000"
241 /* 2323 */ "vcx1\000"
242 /* 2328 */ "vrev32\000"
243 /* 2335 */ "ldc2\000"
244 /* 2340 */ "mrc2\000"
245 /* 2345 */ "mrrc2\000"
246 /* 2351 */ "stc2\000"
247 /* 2356 */ "vld2\000"
248 /* 2361 */ "cdp2\000"
249 /* 2366 */ "mcr2\000"
250 /* 2371 */ "mcrr2\000"
251 /* 2377 */ "dcps2\000"
252 /* 2383 */ "vst2\000"
253 /* 2388 */ "vcx2\000"
254 /* 2393 */ "vld3\000"
255 /* 2398 */ "dcps3\000"
256 /* 2404 */ "vst3\000"
257 /* 2409 */ "vcx3\000"
258 /* 2414 */ "vrev64\000"
259 /* 2421 */ "vld4\000"
260 /* 2426 */ "vst4\000"
261 /* 2431 */ "sxtab16\000"
262 /* 2439 */ "uxtab16\000"
263 /* 2447 */ "sxtb16\000"
264 /* 2454 */ "uxtb16\000"
265 /* 2461 */ "shsub16\000"
266 /* 2469 */ "uhsub16\000"
267 /* 2477 */ "uqsub16\000"
268 /* 2485 */ "ssub16\000"
269 /* 2492 */ "usub16\000"
270 /* 2499 */ "shadd16\000"
271 /* 2507 */ "uhadd16\000"
272 /* 2515 */ "uqadd16\000"
273 /* 2523 */ "sadd16\000"
274 /* 2530 */ "uadd16\000"
275 /* 2537 */ "ssat16\000"
276 /* 2544 */ "usat16\000"
277 /* 2551 */ "vrev16\000"
278 /* 2558 */ "usada8\000"
279 /* 2565 */ "shsub8\000"
280 /* 2572 */ "uhsub8\000"
281 /* 2579 */ "uqsub8\000"
282 /* 2586 */ "ssub8\000"
283 /* 2592 */ "usub8\000"
284 /* 2598 */ "usad8\000"
285 /* 2604 */ "shadd8\000"
286 /* 2611 */ "uhadd8\000"
287 /* 2618 */ "uqadd8\000"
288 /* 2625 */ "sadd8\000"
289 /* 2631 */ "uadd8\000"
290 /* 2637 */ "LIFETIME_END\000"
291 /* 2650 */ "PSEUDO_PROBE\000"
292 /* 2663 */ "BUNDLE\000"
293 /* 2670 */ "FAKE_USE\000"
294 /* 2679 */ "DBG_VALUE\000"
295 /* 2689 */ "DBG_INSTR_REF\000"
296 /* 2703 */ "DBG_PHI\000"
297 /* 2711 */ "DBG_LABEL\000"
298 /* 2721 */ "LIFETIME_START\000"
299 /* 2736 */ "DBG_VALUE_LIST\000"
300 /* 2751 */ "vcx1a\000"
301 /* 2757 */ "vcx2a\000"
302 /* 2763 */ "vcx3a\000"
303 /* 2769 */ "vaba\000"
304 /* 2774 */ "cx1da\000"
305 /* 2780 */ "cx2da\000"
306 /* 2786 */ "cx3da\000"
307 /* 2792 */ "lda\000"
308 /* 2796 */ "ldmda\000"
309 /* 2802 */ "stmda\000"
310 /* 2808 */ "vrmlaldavha\000"
311 /* 2820 */ "vrmlsldavha\000"
312 /* 2832 */ "rfeia\000"
313 /* 2838 */ "vldmia\000"
314 /* 2845 */ "vstmia\000"
315 /* 2852 */ "srsia\000"
316 /* 2858 */ "vcmla\000"
317 /* 2864 */ "smmla\000"
318 /* 2870 */ "vnmla\000"
319 /* 2876 */ "vmla\000"
320 /* 2881 */ "vfma\000"
321 /* 2886 */ "vfnma\000"
322 /* 2892 */ "vminnma\000"
323 /* 2900 */ "vmaxnma\000"
324 /* 2908 */ "vmina\000"
325 /* 2914 */ "vrsra\000"
326 /* 2920 */ "vsra\000"
327 /* 2925 */ "vrinta\000"
328 /* 2932 */ "tta\000"
329 /* 2936 */ "vcvta\000"
330 /* 2942 */ "vmladava\000"
331 /* 2951 */ "vmlaldava\000"
332 /* 2961 */ "vmlsldava\000"
333 /* 2971 */ "vmlsdava\000"
334 /* 2980 */ "vaddva\000"
335 /* 2987 */ "vaddlva\000"
336 /* 2995 */ "vmaxa\000"
337 /* 3001 */ "ldab\000"
338 /* 3006 */ "sxtab\000"
339 /* 3012 */ "uxtab\000"
340 /* 3018 */ "smlabb\000"
341 /* 3025 */ "smlalbb\000"
342 /* 3033 */ "smulbb\000"
343 /* 3040 */ "tbb\000"
344 /* 3044 */ "rfedb\000"
345 /* 3050 */ "vldmdb\000"
346 /* 3057 */ "vstmdb\000"
347 /* 3064 */ "srsdb\000"
348 /* 3070 */ "ldmib\000"
349 /* 3076 */ "stmib\000"
350 /* 3082 */ "vshllb\000"
351 /* 3089 */ "vqdmullb\000"
352 /* 3098 */ "vmullb\000"
353 /* 3105 */ "stlb\000"
354 /* 3110 */ "vmovlb\000"
355 /* 3117 */ "dmb\000"
356 /* 3121 */ "vqshrnb\000"
357 /* 3129 */ "vqrshrnb\000"
358 /* 3138 */ "vrshrnb\000"
359 /* 3146 */ "vshrnb\000"
360 /* 3153 */ "vqshrunb\000"
361 /* 3162 */ "vqrshrunb\000"
362 /* 3172 */ "vqmovunb\000"
363 /* 3181 */ "vqmovnb\000"
364 /* 3189 */ "vmovnb\000"
365 /* 3196 */ "swpb\000"
366 /* 3201 */ "vldrb\000"
367 /* 3207 */ "vstrb\000"
368 /* 3213 */ "dsb\000"
369 /* 3217 */ "isb\000"
370 /* 3221 */ "ldrsb\000"
371 /* 3227 */ "tsb\000"
372 /* 3231 */ "smlatb\000"
373 /* 3238 */ "pkhtb\000"
374 /* 3244 */ "smlaltb\000"
375 /* 3252 */ "smultb\000"
376 /* 3259 */ "vcvtb\000"
377 /* 3265 */ "sxtb\000"
378 /* 3270 */ "uxtb\000"
379 /* 3275 */ "qdsub\000"
380 /* 3281 */ "vhsub\000"
381 /* 3287 */ "vqsub\000"
382 /* 3293 */ "vsub\000"
383 /* 3298 */ "smlawb\000"
384 /* 3305 */ "smulwb\000"
385 /* 3312 */ "ldaexb\000"
386 /* 3319 */ "stlexb\000"
387 /* 3326 */ "ldrexb\000"
388 /* 3333 */ "strexb\000"
389 /* 3340 */ "vsbc\000"
390 /* 3345 */ "vadc\000"
391 /* 3350 */ "ldc\000"
392 /* 3354 */ "bfc\000"
393 /* 3358 */ "vbic\000"
394 /* 3363 */ "vshlc\000"
395 /* 3369 */ "smc\000"
396 /* 3373 */ "mrc\000"
397 /* 3377 */ "mrrc\000"
398 /* 3382 */ "rsc\000"
399 /* 3386 */ "stc\000"
400 /* 3390 */ "svc\000"
401 /* 3394 */ "smlad\000"
402 /* 3400 */ "smuad\000"
403 /* 3406 */ "vabd\000"
404 /* 3411 */ "vhcadd\000"
405 /* 3418 */ "vcadd\000"
406 /* 3424 */ "qdadd\000"
407 /* 3430 */ "vrhadd\000"
408 /* 3437 */ "vhadd\000"
409 /* 3443 */ "vpadd\000"
410 /* 3449 */ "vqadd\000"
411 /* 3455 */ "vadd\000"
412 /* 3460 */ "smlald\000"
413 /* 3467 */ "pld\000"
414 /* 3471 */ "smlsld\000"
415 /* 3478 */ "vand\000"
416 /* 3483 */ "vldrd\000"
417 /* 3489 */ "vstrd\000"
418 /* 3495 */ "smlsd\000"
419 /* 3501 */ "smusd\000"
420 /* 3507 */ "ldaexd\000"
421 /* 3514 */ "stlexd\000"
422 /* 3521 */ "ldrexd\000"
423 /* 3528 */ "strexd\000"
424 /* 3535 */ "vacge\000"
425 /* 3541 */ "vcge\000"
426 /* 3546 */ "vcle\000"
427 /* 3551 */ "vrecpe\000"
428 /* 3558 */ "vcmpe\000"
429 /* 3564 */ "vrsqrte\000"
430 /* 3572 */ "bf\000"
431 /* 3575 */ "vbif\000"
432 /* 3580 */ "dbg\000"
433 /* 3584 */ "pacg\000"
434 /* 3589 */ "vqneg\000"
435 /* 3595 */ "vneg\000"
436 /* 3600 */ "sg\000"
437 /* 3603 */ "autg\000"
438 /* 3608 */ "ldah\000"
439 /* 3613 */ "vqdmlah\000"
440 /* 3621 */ "vqrdmlah\000"
441 /* 3630 */ "sxtah\000"
442 /* 3636 */ "uxtah\000"
443 /* 3642 */ "tbh\000"
444 /* 3646 */ "vqdmladh\000"
445 /* 3655 */ "vqrdmladh\000"
446 /* 3665 */ "vqdmlsdh\000"
447 /* 3674 */ "vqrdmlsdh\000"
448 /* 3684 */ "stlh\000"
449 /* 3689 */ "vqdmulh\000"
450 /* 3697 */ "vqrdmulh\000"
451 /* 3706 */ "vrmulh\000"
452 /* 3713 */ "vmulh\000"
453 /* 3719 */ "vldrh\000"
454 /* 3725 */ "vstrh\000"
455 /* 3731 */ "vqdmlash\000"
456 /* 3740 */ "vqrdmlash\000"
457 /* 3750 */ "vqrdmlsh\000"
458 /* 3759 */ "ldrsh\000"
459 /* 3765 */ "push\000"
460 /* 3770 */ "revsh\000"
461 /* 3776 */ "sxth\000"
462 /* 3781 */ "uxth\000"
463 /* 3786 */ "vrmlaldavh\000"
464 /* 3797 */ "vrmlsldavh\000"
465 /* 3808 */ "ldaexh\000"
466 /* 3815 */ "stlexh\000"
467 /* 3822 */ "ldrexh\000"
468 /* 3829 */ "strexh\000"
469 /* 3836 */ "vsbci\000"
470 /* 3842 */ "vadci\000"
471 /* 3848 */ "bfi\000"
472 /* 3852 */ "pli\000"
473 /* 3856 */ "vsli\000"
474 /* 3861 */ "vsri\000"
475 /* 3866 */ "bxj\000"
476 /* 3870 */ "ldc2l\000"
477 /* 3876 */ "stc2l\000"
478 /* 3882 */ "umaal\000"
479 /* 3888 */ "vabal\000"
480 /* 3894 */ "vpadal\000"
481 /* 3901 */ "vqdmlal\000"
482 /* 3909 */ "smlal\000"
483 /* 3915 */ "umlal\000"
484 /* 3921 */ "vmlal\000"
485 /* 3927 */ "vtbl\000"
486 /* 3932 */ "vsubl\000"
487 /* 3938 */ "ldcl\000"
488 /* 3943 */ "stcl\000"
489 /* 3948 */ "vabdl\000"
490 /* 3954 */ "vpaddl\000"
491 /* 3961 */ "vaddl\000"
492 /* 3967 */ "vpsel\000"
493 /* 3973 */ "bfl\000"
494 /* 3977 */ "sqshl\000"
495 /* 3983 */ "uqshl\000"
496 /* 3989 */ "vqshl\000"
497 /* 3995 */ "uqrshl\000"
498 /* 4002 */ "vqrshl\000"
499 /* 4009 */ "vrshl\000"
500 /* 4015 */ "vshl\000"
501 /* 4020 */ "# FEntry call\000"
502 /* 4034 */ "sqshll\000"
503 /* 4041 */ "uqshll\000"
504 /* 4048 */ "uqrshll\000"
505 /* 4056 */ "vshll\000"
506 /* 4062 */ "lsll\000"
507 /* 4067 */ "vqdmull\000"
508 /* 4075 */ "smull\000"
509 /* 4081 */ "umull\000"
510 /* 4087 */ "vmull\000"
511 /* 4093 */ "sqrshrl\000"
512 /* 4101 */ "srshrl\000"
513 /* 4108 */ "urshrl\000"
514 /* 4115 */ "asrl\000"
515 /* 4120 */ "lsrl\000"
516 /* 4125 */ "vbsl\000"
517 /* 4130 */ "vqdmlsl\000"
518 /* 4138 */ "vmlsl\000"
519 /* 4144 */ "stl\000"
520 /* 4148 */ "vcmul\000"
521 /* 4154 */ "smmul\000"
522 /* 4160 */ "vnmul\000"
523 /* 4166 */ "vmul\000"
524 /* 4171 */ "vmovl\000"
525 /* 4177 */ "vlldm\000"
526 /* 4183 */ "vminnm\000"
527 /* 4190 */ "vmaxnm\000"
528 /* 4197 */ "vscclrm\000"
529 /* 4205 */ "vrintm\000"
530 /* 4212 */ "vlstm\000"
531 /* 4218 */ "vcvtm\000"
532 /* 4224 */ "vrsubhn\000"
533 /* 4232 */ "vsubhn\000"
534 /* 4239 */ "vraddhn\000"
535 /* 4247 */ "vaddhn\000"
536 /* 4254 */ "vpmin\000"
537 /* 4260 */ "vmin\000"
538 /* 4265 */ "cmn\000"
539 /* 4269 */ "vqshrn\000"
540 /* 4276 */ "vqrshrn\000"
541 /* 4284 */ "vrshrn\000"
542 /* 4291 */ "vshrn\000"
543 /* 4297 */ "vorn\000"
544 /* 4302 */ "vtrn\000"
545 /* 4307 */ "vrintn\000"
546 /* 4314 */ "vcvtn\000"
547 /* 4320 */ "vqshrun\000"
548 /* 4328 */ "vqrshrun\000"
549 /* 4337 */ "vqmovun\000"
550 /* 4345 */ "vmvn\000"
551 /* 4350 */ "vqmovn\000"
552 /* 4357 */ "vmovn\000"
553 /* 4363 */ "trap\000"
554 /* 4368 */ "cdp\000"
555 /* 4372 */ "vzip\000"
556 /* 4377 */ "vcmp\000"
557 /* 4382 */ "pop\000"
558 /* 4386 */ "pac\tr12, lr, sp\000"
559 /* 4402 */ "pacbti\tr12, lr, sp\000"
560 /* 4421 */ "aut\tr12, lr, sp\000"
561 /* 4437 */ "lctp\000"
562 /* 4442 */ "vctp\000"
563 /* 4447 */ "vrintp\000"
564 /* 4454 */ "vcvtp\000"
565 /* 4460 */ "vddup\000"
566 /* 4466 */ "vidup\000"
567 /* 4472 */ "vdup\000"
568 /* 4477 */ "vdwdup\000"
569 /* 4484 */ "viwdup\000"
570 /* 4491 */ "vswp\000"
571 /* 4496 */ "vuzp\000"
572 /* 4501 */ "vceq\000"
573 /* 4506 */ "teq\000"
574 /* 4510 */ "smmlar\000"
575 /* 4517 */ "mcr\000"
576 /* 4521 */ "adr\000"
577 /* 4525 */ "vldr\000"
578 /* 4530 */ "sqrshr\000"
579 /* 4537 */ "srshr\000"
580 /* 4543 */ "urshr\000"
581 /* 4549 */ "vrshr\000"
582 /* 4555 */ "vshr\000"
583 /* 4560 */ "smmulr\000"
584 /* 4567 */ "veor\000"
585 /* 4572 */ "ror\000"
586 /* 4576 */ "mcrr\000"
587 /* 4581 */ "vorr\000"
588 /* 4586 */ "asr\000"
589 /* 4590 */ "smmlsr\000"
590 /* 4597 */ "vmsr\000"
591 /* 4602 */ "vbrsr\000"
592 /* 4608 */ "vrintr\000"
593 /* 4615 */ "vstr\000"
594 /* 4620 */ "vcvtr\000"
595 /* 4626 */ "vmlas\000"
596 /* 4632 */ "vfmas\000"
597 /* 4638 */ "vqabs\000"
598 /* 4644 */ "vabs\000"
599 /* 4649 */ "subs\000"
600 /* 4654 */ "vcls\000"
601 /* 4659 */ "smmls\000"
602 /* 4665 */ "vnmls\000"
603 /* 4671 */ "vmls\000"
604 /* 4676 */ "vfms\000"
605 /* 4681 */ "vfnms\000"
606 /* 4687 */ "bxns\000"
607 /* 4692 */ "blxns\000"
608 /* 4698 */ "vrecps\000"
609 /* 4705 */ "vmrs\000"
610 /* 4710 */ "asrs\000"
611 /* 4715 */ "lsrs\000"
612 /* 4720 */ "vrsqrts\000"
613 /* 4728 */ "movs\000"
614 /* 4733 */ "ssat\000"
615 /* 4738 */ "usat\000"
616 /* 4743 */ "ttat\000"
617 /* 4748 */ "smlabt\000"
618 /* 4755 */ "pkhbt\000"
619 /* 4761 */ "smlalbt\000"
620 /* 4769 */ "smulbt\000"
621 /* 4776 */ "ldrbt\000"
622 /* 4782 */ "strbt\000"
623 /* 4788 */ "ldrsbt\000"
624 /* 4795 */ "eret\000"
625 /* 4800 */ "vacgt\000"
626 /* 4806 */ "vcgt\000"
627 /* 4811 */ "ldrht\000"
628 /* 4817 */ "strht\000"
629 /* 4823 */ "ldrsht\000"
630 /* 4830 */ "rbit\000"
631 /* 4835 */ "vbit\000"
632 /* 4840 */ "vclt\000"
633 /* 4845 */ "vshllt\000"
634 /* 4852 */ "vqdmullt\000"
635 /* 4861 */ "vmullt\000"
636 /* 4868 */ "vmovlt\000"
637 /* 4875 */ "vcnt\000"
638 /* 4880 */ "hint\000"
639 /* 4885 */ "vqshrnt\000"
640 /* 4893 */ "vqrshrnt\000"
641 /* 4902 */ "vrshrnt\000"
642 /* 4910 */ "vshrnt\000"
643 /* 4917 */ "vqshrunt\000"
644 /* 4926 */ "vqrshrunt\000"
645 /* 4936 */ "vqmovunt\000"
646 /* 4945 */ "vqmovnt\000"
647 /* 4953 */ "vmovnt\000"
648 /* 4960 */ "vpnot\000"
649 /* 4966 */ "vpt\000"
650 /* 4970 */ "ldrt\000"
651 /* 4975 */ "vsqrt\000"
652 /* 4981 */ "strt\000"
653 /* 4986 */ "vpst\000"
654 /* 4991 */ "vtst\000"
655 /* 4996 */ "smlatt\000"
656 /* 5003 */ "smlaltt\000"
657 /* 5011 */ "smultt\000"
658 /* 5018 */ "ttt\000"
659 /* 5022 */ "vcvtt\000"
660 /* 5028 */ "bxaut\000"
661 /* 5034 */ "vjcvt\000"
662 /* 5040 */ "vcvt\000"
663 /* 5045 */ "movt\000"
664 /* 5050 */ "smlawt\000"
665 /* 5057 */ "smulwt\000"
666 /* 5064 */ "vext\000"
667 /* 5069 */ "vqshlu\000"
668 /* 5076 */ "vabav\000"
669 /* 5082 */ "vmladav\000"
670 /* 5090 */ "vmlaldav\000"
671 /* 5099 */ "vmlsldav\000"
672 /* 5108 */ "vmlsdav\000"
673 /* 5116 */ "vminnmav\000"
674 /* 5125 */ "vmaxnmav\000"
675 /* 5134 */ "vminav\000"
676 /* 5141 */ "vmaxav\000"
677 /* 5148 */ "vaddv\000"
678 /* 5154 */ "rev\000"
679 /* 5158 */ "sdiv\000"
680 /* 5163 */ "udiv\000"
681 /* 5168 */ "vdiv\000"
682 /* 5173 */ "vaddlv\000"
683 /* 5180 */ "vminnmv\000"
684 /* 5188 */ "vmaxnmv\000"
685 /* 5196 */ "vminv\000"
686 /* 5202 */ "vmov\000"
687 /* 5207 */ "vmaxv\000"
688 /* 5213 */ "vsubw\000"
689 /* 5219 */ "vaddw\000"
690 /* 5225 */ "pldw\000"
691 /* 5230 */ "vldrw\000"
692 /* 5236 */ "vstrw\000"
693 /* 5242 */ "movw\000"
694 /* 5247 */ "vrmlaldavhax\000"
695 /* 5260 */ "vrmlsldavhax\000"
696 /* 5273 */ "fldmiax\000"
697 /* 5281 */ "fstmiax\000"
698 /* 5289 */ "vpmax\000"
699 /* 5295 */ "vmax\000"
700 /* 5300 */ "shsax\000"
701 /* 5306 */ "uhsax\000"
702 /* 5312 */ "uqsax\000"
703 /* 5318 */ "ssax\000"
704 /* 5323 */ "usax\000"
705 /* 5328 */ "vmladavax\000"
706 /* 5338 */ "vmlaldavax\000"
707 /* 5349 */ "vmlsldavax\000"
708 /* 5360 */ "vmlsdavax\000"
709 /* 5370 */ "fldmdbx\000"
710 /* 5378 */ "fstmdbx\000"
711 /* 5386 */ "vtbx\000"
712 /* 5391 */ "smladx\000"
713 /* 5398 */ "smuadx\000"
714 /* 5405 */ "smlaldx\000"
715 /* 5413 */ "smlsldx\000"
716 /* 5421 */ "smlsdx\000"
717 /* 5428 */ "smusdx\000"
718 /* 5435 */ "ldaex\000"
719 /* 5441 */ "stlex\000"
720 /* 5447 */ "ldrex\000"
721 /* 5453 */ "clrex\000"
722 /* 5459 */ "strex\000"
723 /* 5465 */ "sbfx\000"
724 /* 5470 */ "ubfx\000"
725 /* 5475 */ "vqdmladhx\000"
726 /* 5485 */ "vqrdmladhx\000"
727 /* 5496 */ "vqdmlsdhx\000"
728 /* 5506 */ "vqrdmlsdhx\000"
729 /* 5517 */ "vrmlaldavhx\000"
730 /* 5529 */ "vrmlsldavhx\000"
731 /* 5541 */ "blx\000"
732 /* 5545 */ "bflx\000"
733 /* 5550 */ "rrx\000"
734 /* 5554 */ "shasx\000"
735 /* 5560 */ "uhasx\000"
736 /* 5566 */ "uqasx\000"
737 /* 5572 */ "sasx\000"
738 /* 5577 */ "uasx\000"
739 /* 5582 */ "vrintx\000"
740 /* 5589 */ "vmladavx\000"
741 /* 5598 */ "vmlaldavx\000"
742 /* 5608 */ "vmlsldavx\000"
743 /* 5618 */ "vmlsdavx\000"
744 /* 5627 */ "vclz\000"
745 /* 5632 */ "vrintz\000"
746};
747#ifdef __GNUC__
748#pragma GCC diagnostic pop
749#endif
750
751 static const uint32_t OpInfo0[] = {
752 0U, // PHI
753 0U, // INLINEASM
754 0U, // INLINEASM_BR
755 0U, // CFI_INSTRUCTION
756 0U, // EH_LABEL
757 0U, // GC_LABEL
758 0U, // ANNOTATION_LABEL
759 0U, // KILL
760 0U, // EXTRACT_SUBREG
761 0U, // INSERT_SUBREG
762 0U, // IMPLICIT_DEF
763 0U, // INIT_UNDEF
764 0U, // SUBREG_TO_REG
765 0U, // COPY_TO_REGCLASS
766 2680U, // DBG_VALUE
767 2737U, // DBG_VALUE_LIST
768 2690U, // DBG_INSTR_REF
769 2704U, // DBG_PHI
770 2712U, // DBG_LABEL
771 0U, // REG_SEQUENCE
772 0U, // COPY
773 2664U, // BUNDLE
774 2722U, // LIFETIME_START
775 2638U, // LIFETIME_END
776 2651U, // PSEUDO_PROBE
777 0U, // ARITH_FENCE
778 0U, // STACKMAP
779 4021U, // FENTRY_CALL
780 0U, // PATCHPOINT
781 0U, // LOAD_STACK_GUARD
782 0U, // PREALLOCATED_SETUP
783 0U, // PREALLOCATED_ARG
784 0U, // STATEPOINT
785 0U, // LOCAL_ESCAPE
786 0U, // FAULTING_OP
787 0U, // PATCHABLE_OP
788 2230U, // PATCHABLE_FUNCTION_ENTER
789 2150U, // PATCHABLE_RET
790 2276U, // PATCHABLE_FUNCTION_EXIT
791 2253U, // PATCHABLE_TAIL_CALL
792 2205U, // PATCHABLE_EVENT_CALL
793 2181U, // PATCHABLE_TYPED_EVENT_CALL
794 0U, // ICALL_BRANCH_FUNNEL
795 2671U, // FAKE_USE
796 0U, // MEMBARRIER
797 0U, // JUMP_TABLE_DEBUG_INFO
798 0U, // CONVERGENCECTRL_ENTRY
799 0U, // CONVERGENCECTRL_ANCHOR
800 0U, // CONVERGENCECTRL_LOOP
801 0U, // CONVERGENCECTRL_GLUE
802 0U, // G_ASSERT_SEXT
803 0U, // G_ASSERT_ZEXT
804 0U, // G_ASSERT_ALIGN
805 0U, // G_ADD
806 0U, // G_SUB
807 0U, // G_MUL
808 0U, // G_SDIV
809 0U, // G_UDIV
810 0U, // G_SREM
811 0U, // G_UREM
812 0U, // G_SDIVREM
813 0U, // G_UDIVREM
814 0U, // G_AND
815 0U, // G_OR
816 0U, // G_XOR
817 0U, // G_ABDS
818 0U, // G_ABDU
819 0U, // G_IMPLICIT_DEF
820 0U, // G_PHI
821 0U, // G_FRAME_INDEX
822 0U, // G_GLOBAL_VALUE
823 0U, // G_PTRAUTH_GLOBAL_VALUE
824 0U, // G_CONSTANT_POOL
825 0U, // G_EXTRACT
826 0U, // G_UNMERGE_VALUES
827 0U, // G_INSERT
828 0U, // G_MERGE_VALUES
829 0U, // G_BUILD_VECTOR
830 0U, // G_BUILD_VECTOR_TRUNC
831 0U, // G_CONCAT_VECTORS
832 0U, // G_PTRTOINT
833 0U, // G_INTTOPTR
834 0U, // G_BITCAST
835 0U, // G_FREEZE
836 0U, // G_CONSTANT_FOLD_BARRIER
837 0U, // G_INTRINSIC_FPTRUNC_ROUND
838 0U, // G_INTRINSIC_TRUNC
839 0U, // G_INTRINSIC_ROUND
840 0U, // G_INTRINSIC_LRINT
841 0U, // G_INTRINSIC_LLRINT
842 0U, // G_INTRINSIC_ROUNDEVEN
843 0U, // G_READCYCLECOUNTER
844 0U, // G_READSTEADYCOUNTER
845 0U, // G_LOAD
846 0U, // G_SEXTLOAD
847 0U, // G_ZEXTLOAD
848 0U, // G_INDEXED_LOAD
849 0U, // G_INDEXED_SEXTLOAD
850 0U, // G_INDEXED_ZEXTLOAD
851 0U, // G_STORE
852 0U, // G_INDEXED_STORE
853 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
854 0U, // G_ATOMIC_CMPXCHG
855 0U, // G_ATOMICRMW_XCHG
856 0U, // G_ATOMICRMW_ADD
857 0U, // G_ATOMICRMW_SUB
858 0U, // G_ATOMICRMW_AND
859 0U, // G_ATOMICRMW_NAND
860 0U, // G_ATOMICRMW_OR
861 0U, // G_ATOMICRMW_XOR
862 0U, // G_ATOMICRMW_MAX
863 0U, // G_ATOMICRMW_MIN
864 0U, // G_ATOMICRMW_UMAX
865 0U, // G_ATOMICRMW_UMIN
866 0U, // G_ATOMICRMW_FADD
867 0U, // G_ATOMICRMW_FSUB
868 0U, // G_ATOMICRMW_FMAX
869 0U, // G_ATOMICRMW_FMIN
870 0U, // G_ATOMICRMW_FMAXIMUM
871 0U, // G_ATOMICRMW_FMINIMUM
872 0U, // G_ATOMICRMW_UINC_WRAP
873 0U, // G_ATOMICRMW_UDEC_WRAP
874 0U, // G_ATOMICRMW_USUB_COND
875 0U, // G_ATOMICRMW_USUB_SAT
876 0U, // G_FENCE
877 0U, // G_PREFETCH
878 0U, // G_BRCOND
879 0U, // G_BRINDIRECT
880 0U, // G_INVOKE_REGION_START
881 0U, // G_INTRINSIC
882 0U, // G_INTRINSIC_W_SIDE_EFFECTS
883 0U, // G_INTRINSIC_CONVERGENT
884 0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
885 0U, // G_ANYEXT
886 0U, // G_TRUNC
887 0U, // G_CONSTANT
888 0U, // G_FCONSTANT
889 0U, // G_VASTART
890 0U, // G_VAARG
891 0U, // G_SEXT
892 0U, // G_SEXT_INREG
893 0U, // G_ZEXT
894 0U, // G_SHL
895 0U, // G_LSHR
896 0U, // G_ASHR
897 0U, // G_FSHL
898 0U, // G_FSHR
899 0U, // G_ROTR
900 0U, // G_ROTL
901 0U, // G_ICMP
902 0U, // G_FCMP
903 0U, // G_SCMP
904 0U, // G_UCMP
905 0U, // G_SELECT
906 0U, // G_UADDO
907 0U, // G_UADDE
908 0U, // G_USUBO
909 0U, // G_USUBE
910 0U, // G_SADDO
911 0U, // G_SADDE
912 0U, // G_SSUBO
913 0U, // G_SSUBE
914 0U, // G_UMULO
915 0U, // G_SMULO
916 0U, // G_UMULH
917 0U, // G_SMULH
918 0U, // G_UADDSAT
919 0U, // G_SADDSAT
920 0U, // G_USUBSAT
921 0U, // G_SSUBSAT
922 0U, // G_USHLSAT
923 0U, // G_SSHLSAT
924 0U, // G_SMULFIX
925 0U, // G_UMULFIX
926 0U, // G_SMULFIXSAT
927 0U, // G_UMULFIXSAT
928 0U, // G_SDIVFIX
929 0U, // G_UDIVFIX
930 0U, // G_SDIVFIXSAT
931 0U, // G_UDIVFIXSAT
932 0U, // G_FADD
933 0U, // G_FSUB
934 0U, // G_FMUL
935 0U, // G_FMA
936 0U, // G_FMAD
937 0U, // G_FDIV
938 0U, // G_FREM
939 0U, // G_FPOW
940 0U, // G_FPOWI
941 0U, // G_FEXP
942 0U, // G_FEXP2
943 0U, // G_FEXP10
944 0U, // G_FLOG
945 0U, // G_FLOG2
946 0U, // G_FLOG10
947 0U, // G_FLDEXP
948 0U, // G_FFREXP
949 0U, // G_FNEG
950 0U, // G_FPEXT
951 0U, // G_FPTRUNC
952 0U, // G_FPTOSI
953 0U, // G_FPTOUI
954 0U, // G_SITOFP
955 0U, // G_UITOFP
956 0U, // G_FPTOSI_SAT
957 0U, // G_FPTOUI_SAT
958 0U, // G_FABS
959 0U, // G_FCOPYSIGN
960 0U, // G_IS_FPCLASS
961 0U, // G_FCANONICALIZE
962 0U, // G_FMINNUM
963 0U, // G_FMAXNUM
964 0U, // G_FMINNUM_IEEE
965 0U, // G_FMAXNUM_IEEE
966 0U, // G_FMINIMUM
967 0U, // G_FMAXIMUM
968 0U, // G_FMINIMUMNUM
969 0U, // G_FMAXIMUMNUM
970 0U, // G_GET_FPENV
971 0U, // G_SET_FPENV
972 0U, // G_RESET_FPENV
973 0U, // G_GET_FPMODE
974 0U, // G_SET_FPMODE
975 0U, // G_RESET_FPMODE
976 0U, // G_PTR_ADD
977 0U, // G_PTRMASK
978 0U, // G_SMIN
979 0U, // G_SMAX
980 0U, // G_UMIN
981 0U, // G_UMAX
982 0U, // G_ABS
983 0U, // G_LROUND
984 0U, // G_LLROUND
985 0U, // G_BR
986 0U, // G_BRJT
987 0U, // G_VSCALE
988 0U, // G_INSERT_SUBVECTOR
989 0U, // G_EXTRACT_SUBVECTOR
990 0U, // G_INSERT_VECTOR_ELT
991 0U, // G_EXTRACT_VECTOR_ELT
992 0U, // G_SHUFFLE_VECTOR
993 0U, // G_SPLAT_VECTOR
994 0U, // G_STEP_VECTOR
995 0U, // G_VECTOR_COMPRESS
996 0U, // G_CTTZ
997 0U, // G_CTTZ_ZERO_UNDEF
998 0U, // G_CTLZ
999 0U, // G_CTLZ_ZERO_UNDEF
1000 0U, // G_CTPOP
1001 0U, // G_BSWAP
1002 0U, // G_BITREVERSE
1003 0U, // G_FCEIL
1004 0U, // G_FCOS
1005 0U, // G_FSIN
1006 0U, // G_FSINCOS
1007 0U, // G_FTAN
1008 0U, // G_FACOS
1009 0U, // G_FASIN
1010 0U, // G_FATAN
1011 0U, // G_FATAN2
1012 0U, // G_FCOSH
1013 0U, // G_FSINH
1014 0U, // G_FTANH
1015 0U, // G_FSQRT
1016 0U, // G_FFLOOR
1017 0U, // G_FRINT
1018 0U, // G_FNEARBYINT
1019 0U, // G_ADDRSPACE_CAST
1020 0U, // G_BLOCK_ADDR
1021 0U, // G_JUMP_TABLE
1022 0U, // G_DYN_STACKALLOC
1023 0U, // G_STACKSAVE
1024 0U, // G_STACKRESTORE
1025 0U, // G_STRICT_FADD
1026 0U, // G_STRICT_FSUB
1027 0U, // G_STRICT_FMUL
1028 0U, // G_STRICT_FDIV
1029 0U, // G_STRICT_FREM
1030 0U, // G_STRICT_FMA
1031 0U, // G_STRICT_FSQRT
1032 0U, // G_STRICT_FLDEXP
1033 0U, // G_READ_REGISTER
1034 0U, // G_WRITE_REGISTER
1035 0U, // G_MEMCPY
1036 0U, // G_MEMCPY_INLINE
1037 0U, // G_MEMMOVE
1038 0U, // G_MEMSET
1039 0U, // G_BZERO
1040 0U, // G_TRAP
1041 0U, // G_DEBUGTRAP
1042 0U, // G_UBSANTRAP
1043 0U, // G_VECREDUCE_SEQ_FADD
1044 0U, // G_VECREDUCE_SEQ_FMUL
1045 0U, // G_VECREDUCE_FADD
1046 0U, // G_VECREDUCE_FMUL
1047 0U, // G_VECREDUCE_FMAX
1048 0U, // G_VECREDUCE_FMIN
1049 0U, // G_VECREDUCE_FMAXIMUM
1050 0U, // G_VECREDUCE_FMINIMUM
1051 0U, // G_VECREDUCE_ADD
1052 0U, // G_VECREDUCE_MUL
1053 0U, // G_VECREDUCE_AND
1054 0U, // G_VECREDUCE_OR
1055 0U, // G_VECREDUCE_XOR
1056 0U, // G_VECREDUCE_SMAX
1057 0U, // G_VECREDUCE_SMIN
1058 0U, // G_VECREDUCE_UMAX
1059 0U, // G_VECREDUCE_UMIN
1060 0U, // G_SBFX
1061 0U, // G_UBFX
1062 0U, // ABS
1063 0U, // ADDSri
1064 0U, // ADDSrr
1065 0U, // ADDSrsi
1066 0U, // ADDSrsr
1067 0U, // ADJCALLSTACKDOWN
1068 0U, // ADJCALLSTACKUP
1069 12779U, // ASRi
1070 12779U, // ASRr
1071 0U, // ASRs1
1072 0U, // B
1073 0U, // BCCZi64
1074 0U, // BCCi64
1075 0U, // BLX_noip
1076 0U, // BLX_pred_noip
1077 0U, // BL_PUSHLR
1078 0U, // BMOVPCB_CALL
1079 0U, // BMOVPCRX_CALL
1080 0U, // BR_JTadd
1081 0U, // BR_JTm_i12
1082 0U, // BR_JTm_rs
1083 0U, // BR_JTr
1084 0U, // BX_CALL
1085 0U, // CMP_SWAP_16
1086 0U, // CMP_SWAP_32
1087 0U, // CMP_SWAP_64
1088 0U, // CMP_SWAP_8
1089 0U, // CONSTPOOL_ENTRY
1090 0U, // COPY_STRUCT_BYVAL_I32
1091 67130081U, // ITasm
1092 0U, // Int_eh_sjlj_dispatchsetup
1093 0U, // Int_eh_sjlj_longjmp
1094 0U, // Int_eh_sjlj_setjmp
1095 0U, // Int_eh_sjlj_setjmp_nofp
1096 0U, // Int_eh_sjlj_setup_dispatch
1097 0U, // JUMPTABLE_ADDRS
1098 0U, // JUMPTABLE_INSTS
1099 0U, // JUMPTABLE_TBB
1100 0U, // JUMPTABLE_TBH
1101 0U, // LDMIA_RET
1102 29353U, // LDRBT_POST
1103 29103U, // LDRConstPool
1104 29388U, // LDRHTii
1105 0U, // LDRLIT_ga_abs
1106 0U, // LDRLIT_ga_pcrel
1107 0U, // LDRLIT_ga_pcrel_ldr
1108 29365U, // LDRSBTii
1109 29400U, // LDRSHTii
1110 29547U, // LDRT_POST
1111 0U, // LEApcrel
1112 0U, // LEApcrelJT
1113 0U, // LOADDUAL
1114 12327U, // LSLi
1115 12327U, // LSLr
1116 12786U, // LSRi
1117 12786U, // LSRr
1118 0U, // LSRs1
1119 0U, // MEMCPY
1120 0U, // MLAv5
1121 0U, // MOVCCi
1122 0U, // MOVCCi16
1123 0U, // MOVCCi32imm
1124 0U, // MOVCCr
1125 0U, // MOVCCsi
1126 0U, // MOVCCsr
1127 0U, // MOVPCRX
1128 0U, // MOVTi16_ga_pcrel
1129 0U, // MOV_ga_pcrel
1130 0U, // MOV_ga_pcrel_ldr
1131 0U, // MOVi16_ga_pcrel
1132 0U, // MOVi32imm
1133 0U, // MQPRCopy
1134 0U, // MQQPRLoad
1135 0U, // MQQPRStore
1136 0U, // MQQQQPRLoad
1137 0U, // MQQQQPRStore
1138 0U, // MULv5
1139 0U, // MVE_MEMCPYLOOPINST
1140 0U, // MVE_MEMSETLOOPINST
1141 0U, // MVNCCi
1142 0U, // PICADD
1143 0U, // PICLDR
1144 0U, // PICLDRB
1145 0U, // PICLDRH
1146 0U, // PICLDRSB
1147 0U, // PICLDRSH
1148 0U, // PICSTR
1149 0U, // PICSTRB
1150 0U, // PICSTRH
1151 12765U, // RORi
1152 12765U, // RORr
1153 0U, // RRX
1154 38319U, // RRXi
1155 0U, // RSBSri
1156 0U, // RSBSrsi
1157 0U, // RSBSrsr
1158 0U, // SEH_EpilogEnd
1159 0U, // SEH_EpilogStart
1160 0U, // SEH_Nop
1161 0U, // SEH_Nop_Ret
1162 0U, // SEH_PrologEnd
1163 0U, // SEH_SaveFRegs
1164 0U, // SEH_SaveLR
1165 0U, // SEH_SaveRegs
1166 0U, // SEH_SaveRegs_Ret
1167 0U, // SEH_SaveSP
1168 0U, // SEH_StackAlloc
1169 0U, // SMLALv5
1170 0U, // SMULLv5
1171 0U, // SPACE
1172 0U, // STOREDUAL
1173 29359U, // STRBT_POST
1174 0U, // STRBi_preidx
1175 0U, // STRBr_preidx
1176 0U, // STRH_preidx
1177 29558U, // STRT_POST
1178 0U, // STRi_preidx
1179 0U, // STRr_preidx
1180 0U, // SUBS_PC_LR
1181 0U, // SUBSri
1182 0U, // SUBSrr
1183 0U, // SUBSrsi
1184 0U, // SUBSrsr
1185 0U, // SpeculationBarrierISBDSBEndBB
1186 0U, // SpeculationBarrierSBEndBB
1187 0U, // TAILJMPd
1188 0U, // TAILJMPr
1189 0U, // TAILJMPr4
1190 0U, // TCRETURNdi
1191 0U, // TCRETURNri
1192 0U, // TCRETURNrinotr12
1193 0U, // TPsoft
1194 0U, // UMLALv5
1195 0U, // UMULLv5
1196 567556U, // VLD1LNdAsm_16
1197 1091844U, // VLD1LNdAsm_32
1198 1616132U, // VLD1LNdAsm_8
1199 567556U, // VLD1LNdWB_fixed_Asm_16
1200 1091844U, // VLD1LNdWB_fixed_Asm_32
1201 1616132U, // VLD1LNdWB_fixed_Asm_8
1202 575748U, // VLD1LNdWB_register_Asm_16
1203 1100036U, // VLD1LNdWB_register_Asm_32
1204 1624324U, // VLD1LNdWB_register_Asm_8
1205 567605U, // VLD2LNdAsm_16
1206 1091893U, // VLD2LNdAsm_32
1207 1616181U, // VLD2LNdAsm_8
1208 567605U, // VLD2LNdWB_fixed_Asm_16
1209 1091893U, // VLD2LNdWB_fixed_Asm_32
1210 1616181U, // VLD2LNdWB_fixed_Asm_8
1211 575797U, // VLD2LNdWB_register_Asm_16
1212 1100085U, // VLD2LNdWB_register_Asm_32
1213 1624373U, // VLD2LNdWB_register_Asm_8
1214 567605U, // VLD2LNqAsm_16
1215 1091893U, // VLD2LNqAsm_32
1216 567605U, // VLD2LNqWB_fixed_Asm_16
1217 1091893U, // VLD2LNqWB_fixed_Asm_32
1218 575797U, // VLD2LNqWB_register_Asm_16
1219 1100085U, // VLD2LNqWB_register_Asm_32
1220 134801754U, // VLD3DUPdAsm_16
1221 135326042U, // VLD3DUPdAsm_32
1222 135850330U, // VLD3DUPdAsm_8
1223 134801754U, // VLD3DUPdWB_fixed_Asm_16
1224 135326042U, // VLD3DUPdWB_fixed_Asm_32
1225 135850330U, // VLD3DUPdWB_fixed_Asm_8
1226 134785370U, // VLD3DUPdWB_register_Asm_16
1227 135309658U, // VLD3DUPdWB_register_Asm_32
1228 135833946U, // VLD3DUPdWB_register_Asm_8
1229 201910618U, // VLD3DUPqAsm_16
1230 202434906U, // VLD3DUPqAsm_32
1231 202959194U, // VLD3DUPqAsm_8
1232 201910618U, // VLD3DUPqWB_fixed_Asm_16
1233 202434906U, // VLD3DUPqWB_fixed_Asm_32
1234 202959194U, // VLD3DUPqWB_fixed_Asm_8
1235 201894234U, // VLD3DUPqWB_register_Asm_16
1236 202418522U, // VLD3DUPqWB_register_Asm_32
1237 202942810U, // VLD3DUPqWB_register_Asm_8
1238 567642U, // VLD3LNdAsm_16
1239 1091930U, // VLD3LNdAsm_32
1240 1616218U, // VLD3LNdAsm_8
1241 567642U, // VLD3LNdWB_fixed_Asm_16
1242 1091930U, // VLD3LNdWB_fixed_Asm_32
1243 1616218U, // VLD3LNdWB_fixed_Asm_8
1244 575834U, // VLD3LNdWB_register_Asm_16
1245 1100122U, // VLD3LNdWB_register_Asm_32
1246 1624410U, // VLD3LNdWB_register_Asm_8
1247 567642U, // VLD3LNqAsm_16
1248 1091930U, // VLD3LNqAsm_32
1249 567642U, // VLD3LNqWB_fixed_Asm_16
1250 1091930U, // VLD3LNqWB_fixed_Asm_32
1251 575834U, // VLD3LNqWB_register_Asm_16
1252 1100122U, // VLD3LNqWB_register_Asm_32
1253 269019482U, // VLD3dAsm_16
1254 269543770U, // VLD3dAsm_32
1255 270068058U, // VLD3dAsm_8
1256 269019482U, // VLD3dWB_fixed_Asm_16
1257 269543770U, // VLD3dWB_fixed_Asm_32
1258 270068058U, // VLD3dWB_fixed_Asm_8
1259 269003098U, // VLD3dWB_register_Asm_16
1260 269527386U, // VLD3dWB_register_Asm_32
1261 270051674U, // VLD3dWB_register_Asm_8
1262 336128346U, // VLD3qAsm_16
1263 336652634U, // VLD3qAsm_32
1264 337176922U, // VLD3qAsm_8
1265 336128346U, // VLD3qWB_fixed_Asm_16
1266 336652634U, // VLD3qWB_fixed_Asm_32
1267 337176922U, // VLD3qWB_fixed_Asm_8
1268 336111962U, // VLD3qWB_register_Asm_16
1269 336636250U, // VLD3qWB_register_Asm_32
1270 337160538U, // VLD3qWB_register_Asm_8
1271 403237238U, // VLD4DUPdAsm_16
1272 403761526U, // VLD4DUPdAsm_32
1273 404285814U, // VLD4DUPdAsm_8
1274 403237238U, // VLD4DUPdWB_fixed_Asm_16
1275 403761526U, // VLD4DUPdWB_fixed_Asm_32
1276 404285814U, // VLD4DUPdWB_fixed_Asm_8
1277 403220854U, // VLD4DUPdWB_register_Asm_16
1278 403745142U, // VLD4DUPdWB_register_Asm_32
1279 404269430U, // VLD4DUPdWB_register_Asm_8
1280 470346102U, // VLD4DUPqAsm_16
1281 470870390U, // VLD4DUPqAsm_32
1282 471394678U, // VLD4DUPqAsm_8
1283 470346102U, // VLD4DUPqWB_fixed_Asm_16
1284 470870390U, // VLD4DUPqWB_fixed_Asm_32
1285 471394678U, // VLD4DUPqWB_fixed_Asm_8
1286 470329718U, // VLD4DUPqWB_register_Asm_16
1287 470854006U, // VLD4DUPqWB_register_Asm_32
1288 471378294U, // VLD4DUPqWB_register_Asm_8
1289 567670U, // VLD4LNdAsm_16
1290 1091958U, // VLD4LNdAsm_32
1291 1616246U, // VLD4LNdAsm_8
1292 567670U, // VLD4LNdWB_fixed_Asm_16
1293 1091958U, // VLD4LNdWB_fixed_Asm_32
1294 1616246U, // VLD4LNdWB_fixed_Asm_8
1295 575862U, // VLD4LNdWB_register_Asm_16
1296 1100150U, // VLD4LNdWB_register_Asm_32
1297 1624438U, // VLD4LNdWB_register_Asm_8
1298 567670U, // VLD4LNqAsm_16
1299 1091958U, // VLD4LNqAsm_32
1300 567670U, // VLD4LNqWB_fixed_Asm_16
1301 1091958U, // VLD4LNqWB_fixed_Asm_32
1302 575862U, // VLD4LNqWB_register_Asm_16
1303 1100150U, // VLD4LNqWB_register_Asm_32
1304 537454966U, // VLD4dAsm_16
1305 537979254U, // VLD4dAsm_32
1306 538503542U, // VLD4dAsm_8
1307 537454966U, // VLD4dWB_fixed_Asm_16
1308 537979254U, // VLD4dWB_fixed_Asm_32
1309 538503542U, // VLD4dWB_fixed_Asm_8
1310 537438582U, // VLD4dWB_register_Asm_16
1311 537962870U, // VLD4dWB_register_Asm_32
1312 538487158U, // VLD4dWB_register_Asm_8
1313 604563830U, // VLD4qAsm_16
1314 605088118U, // VLD4qAsm_32
1315 605612406U, // VLD4qAsm_8
1316 604563830U, // VLD4qWB_fixed_Asm_16
1317 605088118U, // VLD4qWB_fixed_Asm_32
1318 605612406U, // VLD4qWB_fixed_Asm_8
1319 604547446U, // VLD4qWB_register_Asm_16
1320 605071734U, // VLD4qWB_register_Asm_32
1321 605596022U, // VLD4qWB_register_Asm_8
1322 0U, // VMOVD0
1323 0U, // VMOVDcc
1324 0U, // VMOVHcc
1325 0U, // VMOVQ0
1326 0U, // VMOVScc
1327 567567U, // VST1LNdAsm_16
1328 1091855U, // VST1LNdAsm_32
1329 1616143U, // VST1LNdAsm_8
1330 567567U, // VST1LNdWB_fixed_Asm_16
1331 1091855U, // VST1LNdWB_fixed_Asm_32
1332 1616143U, // VST1LNdWB_fixed_Asm_8
1333 575759U, // VST1LNdWB_register_Asm_16
1334 1100047U, // VST1LNdWB_register_Asm_32
1335 1624335U, // VST1LNdWB_register_Asm_8
1336 567632U, // VST2LNdAsm_16
1337 1091920U, // VST2LNdAsm_32
1338 1616208U, // VST2LNdAsm_8
1339 567632U, // VST2LNdWB_fixed_Asm_16
1340 1091920U, // VST2LNdWB_fixed_Asm_32
1341 1616208U, // VST2LNdWB_fixed_Asm_8
1342 575824U, // VST2LNdWB_register_Asm_16
1343 1100112U, // VST2LNdWB_register_Asm_32
1344 1624400U, // VST2LNdWB_register_Asm_8
1345 567632U, // VST2LNqAsm_16
1346 1091920U, // VST2LNqAsm_32
1347 567632U, // VST2LNqWB_fixed_Asm_16
1348 1091920U, // VST2LNqWB_fixed_Asm_32
1349 575824U, // VST2LNqWB_register_Asm_16
1350 1100112U, // VST2LNqWB_register_Asm_32
1351 567653U, // VST3LNdAsm_16
1352 1091941U, // VST3LNdAsm_32
1353 1616229U, // VST3LNdAsm_8
1354 567653U, // VST3LNdWB_fixed_Asm_16
1355 1091941U, // VST3LNdWB_fixed_Asm_32
1356 1616229U, // VST3LNdWB_fixed_Asm_8
1357 575845U, // VST3LNdWB_register_Asm_16
1358 1100133U, // VST3LNdWB_register_Asm_32
1359 1624421U, // VST3LNdWB_register_Asm_8
1360 567653U, // VST3LNqAsm_16
1361 1091941U, // VST3LNqAsm_32
1362 567653U, // VST3LNqWB_fixed_Asm_16
1363 1091941U, // VST3LNqWB_fixed_Asm_32
1364 575845U, // VST3LNqWB_register_Asm_16
1365 1100133U, // VST3LNqWB_register_Asm_32
1366 269019493U, // VST3dAsm_16
1367 269543781U, // VST3dAsm_32
1368 270068069U, // VST3dAsm_8
1369 269019493U, // VST3dWB_fixed_Asm_16
1370 269543781U, // VST3dWB_fixed_Asm_32
1371 270068069U, // VST3dWB_fixed_Asm_8
1372 269003109U, // VST3dWB_register_Asm_16
1373 269527397U, // VST3dWB_register_Asm_32
1374 270051685U, // VST3dWB_register_Asm_8
1375 336128357U, // VST3qAsm_16
1376 336652645U, // VST3qAsm_32
1377 337176933U, // VST3qAsm_8
1378 336128357U, // VST3qWB_fixed_Asm_16
1379 336652645U, // VST3qWB_fixed_Asm_32
1380 337176933U, // VST3qWB_fixed_Asm_8
1381 336111973U, // VST3qWB_register_Asm_16
1382 336636261U, // VST3qWB_register_Asm_32
1383 337160549U, // VST3qWB_register_Asm_8
1384 567675U, // VST4LNdAsm_16
1385 1091963U, // VST4LNdAsm_32
1386 1616251U, // VST4LNdAsm_8
1387 567675U, // VST4LNdWB_fixed_Asm_16
1388 1091963U, // VST4LNdWB_fixed_Asm_32
1389 1616251U, // VST4LNdWB_fixed_Asm_8
1390 575867U, // VST4LNdWB_register_Asm_16
1391 1100155U, // VST4LNdWB_register_Asm_32
1392 1624443U, // VST4LNdWB_register_Asm_8
1393 567675U, // VST4LNqAsm_16
1394 1091963U, // VST4LNqAsm_32
1395 567675U, // VST4LNqWB_fixed_Asm_16
1396 1091963U, // VST4LNqWB_fixed_Asm_32
1397 575867U, // VST4LNqWB_register_Asm_16
1398 1100155U, // VST4LNqWB_register_Asm_32
1399 537454971U, // VST4dAsm_16
1400 537979259U, // VST4dAsm_32
1401 538503547U, // VST4dAsm_8
1402 537454971U, // VST4dWB_fixed_Asm_16
1403 537979259U, // VST4dWB_fixed_Asm_32
1404 538503547U, // VST4dWB_fixed_Asm_8
1405 537438587U, // VST4dWB_register_Asm_16
1406 537962875U, // VST4dWB_register_Asm_32
1407 538487163U, // VST4dWB_register_Asm_8
1408 604563835U, // VST4qAsm_16
1409 605088123U, // VST4qAsm_32
1410 605612411U, // VST4qAsm_8
1411 604563835U, // VST4qWB_fixed_Asm_16
1412 605088123U, // VST4qWB_fixed_Asm_32
1413 605612411U, // VST4qWB_fixed_Asm_8
1414 604547451U, // VST4qWB_register_Asm_16
1415 605071739U, // VST4qWB_register_Asm_32
1416 605596027U, // VST4qWB_register_Asm_8
1417 0U, // WIN__CHKSTK
1418 0U, // WIN__DBZCHK
1419 0U, // t2ABS
1420 0U, // t2ADDSri
1421 0U, // t2ADDSrr
1422 0U, // t2ADDSrs
1423 0U, // t2BF_LabelPseudo
1424 0U, // t2BR_JT
1425 0U, // t2CALL_BTI
1426 0U, // t2DoLoopStart
1427 0U, // t2DoLoopStartTP
1428 0U, // t2LDMIA_RET
1429 673246339U, // t2LDRB_OFFSET_imm
1430 740355203U, // t2LDRB_POST_imm
1431 807464067U, // t2LDRB_PRE_imm
1432 27779U, // t2LDRBpcrel
1433 29103U, // t2LDRConstPool
1434 673246857U, // t2LDRH_OFFSET_imm
1435 740355721U, // t2LDRH_POST_imm
1436 807464585U, // t2LDRH_PRE_imm
1437 28297U, // t2LDRHpcrel
1438 0U, // t2LDRLIT_ga_pcrel
1439 673246358U, // t2LDRSB_OFFSET_imm
1440 740355222U, // t2LDRSB_POST_imm
1441 807464086U, // t2LDRSB_PRE_imm
1442 27798U, // t2LDRSBpcrel
1443 673246896U, // t2LDRSH_OFFSET_imm
1444 740355760U, // t2LDRSH_POST_imm
1445 807464624U, // t2LDRSH_PRE_imm
1446 28336U, // t2LDRSHpcrel
1447 740356527U, // t2LDR_POST_imm
1448 807465391U, // t2LDR_PRE_imm
1449 0U, // t2LDRpci_pic
1450 29103U, // t2LDRpcrel
1451 0U, // t2LEApcrel
1452 0U, // t2LEApcrelJT
1453 0U, // t2LoopDec
1454 0U, // t2LoopEnd
1455 0U, // t2LoopEndDec
1456 0U, // t2MOVCCasr
1457 0U, // t2MOVCCi
1458 0U, // t2MOVCCi16
1459 0U, // t2MOVCCi32imm
1460 0U, // t2MOVCClsl
1461 0U, // t2MOVCClsr
1462 0U, // t2MOVCCr
1463 0U, // t2MOVCCror
1464 62073U, // t2MOVSsi
1465 45689U, // t2MOVSsr
1466 0U, // t2MOVTi16_ga_pcrel
1467 0U, // t2MOV_ga_pcrel
1468 0U, // t2MOVi16_ga_pcrel
1469 0U, // t2MOVi32imm
1470 62548U, // t2MOVsi
1471 46164U, // t2MOVsr
1472 0U, // t2MVNCCi
1473 0U, // t2RSBSri
1474 0U, // t2RSBSrs
1475 673246345U, // t2STRB_OFFSET_imm
1476 740355209U, // t2STRB_POST_imm
1477 807464073U, // t2STRB_PRE_imm
1478 0U, // t2STRB_preidx
1479 673246863U, // t2STRH_OFFSET_imm
1480 740355727U, // t2STRH_POST_imm
1481 807464591U, // t2STRH_PRE_imm
1482 0U, // t2STRH_preidx
1483 740356617U, // t2STR_POST_imm
1484 807465481U, // t2STR_PRE_imm
1485 0U, // t2STR_preidx
1486 0U, // t2SUBSri
1487 0U, // t2SUBSrr
1488 0U, // t2SUBSrs
1489 0U, // t2SpeculationBarrierISBDSBEndBB
1490 0U, // t2SpeculationBarrierSBEndBB
1491 0U, // t2TBB_JT
1492 0U, // t2TBH_JT
1493 0U, // t2WhileLoopSetup
1494 0U, // t2WhileLoopStart
1495 0U, // t2WhileLoopStartLR
1496 0U, // t2WhileLoopStartTP
1497 0U, // tADCS
1498 0U, // tADDSi3
1499 0U, // tADDSi8
1500 0U, // tADDSrr
1501 0U, // tADDframe
1502 0U, // tADJCALLSTACKDOWN
1503 0U, // tADJCALLSTACKUP
1504 0U, // tBLXNS_CALL
1505 0U, // tBLXr_noip
1506 0U, // tBL_PUSHLR
1507 0U, // tBRIND
1508 0U, // tBR_JTr
1509 0U, // tBXNS_RET
1510 0U, // tBX_CALL
1511 0U, // tBX_RET
1512 0U, // tBX_RET_vararg
1513 0U, // tBfar
1514 0U, // tCMP_SWAP_16
1515 0U, // tCMP_SWAP_32
1516 0U, // tCMP_SWAP_8
1517 0U, // tLDMIA_UPD
1518 29103U, // tLDRConstPool
1519 0U, // tLDRLIT_ga_abs
1520 0U, // tLDRLIT_ga_pcrel
1521 0U, // tLDR_postidx
1522 0U, // tLDRpci_pic
1523 0U, // tLEApcrel
1524 0U, // tLEApcrelJT
1525 0U, // tLSLSri
1526 0U, // tMOVCCr_pseudo
1527 0U, // tMOVi32imm
1528 0U, // tPOP_RET
1529 0U, // tRSBS
1530 0U, // tSBCS
1531 0U, // tSUBSi3
1532 0U, // tSUBSi8
1533 0U, // tSUBSrr
1534 0U, // tTAILJMPd
1535 0U, // tTAILJMPdND
1536 0U, // tTAILJMPr
1537 0U, // tTBB_JT
1538 0U, // tTBH_JT
1539 0U, // tTPsoft
1540 2632979U, // ADCri
1541 2632979U, // ADCrr
1542 2690323U, // ADCrsi
1543 77075U, // ADCrsr
1544 2633047U, // ADDri
1545 2633047U, // ADDrr
1546 2690391U, // ADDrsi
1547 77143U, // ADDrsr
1548 2650538U, // ADR
1549 875644520U, // AESD
1550 875644528U, // AESE
1551 942753365U, // AESIMC
1552 942753375U, // AESMC
1553 2633112U, // ANDri
1554 2633112U, // ANDrr
1555 2690456U, // ANDrsi
1556 77208U, // ANDrsr
1557 1010394590U, // BF16VDOTI_VDOTD
1558 1010394590U, // BF16VDOTI_VDOTQ
1559 1010394590U, // BF16VDOTS_VDOTD
1560 1010394590U, // BF16VDOTS_VDOTQ
1561 943748017U, // BF16_VCVT
1562 876670140U, // BF16_VCVTB
1563 876671903U, // BF16_VCVTT
1564 2682139U, // BFC
1565 2666249U, // BFI
1566 2632992U, // BICri
1567 2632992U, // BICrr
1568 2690336U, // BICrsi
1569 77088U, // BICrsr
1570 4802500U, // BKPT
1571 4818832U, // BL
1572 4802554U, // BLX
1573 2733478U, // BLX_pred
1574 4818938U, // BLXi
1575 1076473690U, // BL_pred
1576 4802550U, // BX
1577 2731803U, // BXJ
1578 5362944U, // BX_RET
1579 2733312U, // BX_pred
1580 1076472765U, // Bcc
1581 878305282U, // CDE_CX1
1582 1143515841U, // CDE_CX1A
1583 1214375736U, // CDE_CX1D
1584 1143515863U, // CDE_CX1DA
1585 878305875U, // CDE_CX2
1586 1143524039U, // CDE_CX2A
1587 1281484606U, // CDE_CX2D
1588 1143524061U, // CDE_CX2DA
1589 878305881U, // CDE_CX3
1590 1143605965U, // CDE_CX3A
1591 1281484612U, // CDE_CX3D
1592 1143605987U, // CDE_CX3DA
1593 1012524758U, // CDE_VCX1A_fpdp
1594 1012524758U, // CDE_VCX1A_fpsp
1595 1143614144U, // CDE_VCX1A_vec
1596 878305281U, // CDE_VCX1_fpdp
1597 878305281U, // CDE_VCX1_fpsp
1598 1143621908U, // CDE_VCX1_vec
1599 1012524765U, // CDE_VCX2A_fpdp
1600 1012524765U, // CDE_VCX2A_fpsp
1601 1143630534U, // CDE_VCX2A_vec
1602 878305874U, // CDE_VCX2_fpdp
1603 878305874U, // CDE_VCX2_fpsp
1604 1143613781U, // CDE_VCX2_vec
1605 1012524772U, // CDE_VCX3A_fpdp
1606 1012524772U, // CDE_VCX3A_fpsp
1607 1143638732U, // CDE_VCX3A_vec
1608 878305880U, // CDE_VCX3_fpdp
1609 878305880U, // CDE_VCX3_fpsp
1610 1143630186U, // CDE_VCX3_vec
1611 1344934161U, // CDP
1612 1416274495U, // CDP2
1613 5454U, // CLREX
1614 2651645U, // CLZ
1615 2650282U, // CMNri
1616 2650282U, // CMNzrr
1617 2683050U, // CMNzrsi
1618 2666666U, // CMNzrsr
1619 2650395U, // CMPri
1620 2650395U, // CMPrr
1621 2683163U, // CMPrsi
1622 2666779U, // CMPrsr
1623 4802484U, // CPS1p
1624 1479201374U, // CPS2p
1625 1479201374U, // CPS3p
1626 942753529U, // CRC32B
1627 942753537U, // CRC32CB
1628 942753647U, // CRC32CH
1629 942753767U, // CRC32CW
1630 942753639U, // CRC32H
1631 942753759U, // CRC32W
1632 2731517U, // DBG
1633 190232U, // DMB
1634 190237U, // DSB
1635 2634201U, // EORri
1636 2634201U, // EORrr
1637 2691545U, // EORrsi
1638 78297U, // EORrsr
1639 4838076U, // ERET
1640 1282438227U, // FCONSTD
1641 7894099U, // FCONSTH
1642 8418387U, // FCONSTS
1643 942175483U, // FLDMXDB_UPD
1644 2733210U, // FLDMXIA
1645 942175386U, // FLDMXIA_UPD
1646 9032290U, // FMSTAT
1647 942175491U, // FSTMXDB_UPD
1648 2733218U, // FSTMXIA
1649 942175394U, // FSTMXIA_UPD
1650 2732817U, // HINT
1651 4802495U, // HLT
1652 4802355U, // HVC
1653 198434U, // ISB
1654 2648809U, // LDA
1655 2649018U, // LDAB
1656 2651452U, // LDAEX
1657 2649329U, // LDAEXB
1658 1546153396U, // LDAEXD
1659 2649825U, // LDAEXH
1660 2649625U, // LDAH
1661 1620223874U, // LDC2L_OFFSET
1662 1687332738U, // LDC2L_OPTION
1663 1687332738U, // LDC2L_POST
1664 1754441602U, // LDC2L_PRE
1665 1620222502U, // LDC2_OFFSET
1666 1687331366U, // LDC2_OPTION
1667 1687331366U, // LDC2_POST
1668 1754440230U, // LDC2_PRE
1669 1344843619U, // LDCL_OFFSET
1670 1344843619U, // LDCL_OPTION
1671 1344843619U, // LDCL_POST
1672 1344843619U, // LDCL_PRE
1673 1344843031U, // LDC_OFFSET
1674 1344843031U, // LDC_OPTION
1675 1344843031U, // LDC_POST
1676 1344843031U, // LDC_PRE
1677 2730733U, // LDMDA
1678 942172909U, // LDMDA_UPD
1679 2730988U, // LDMDB
1680 942173164U, // LDMDB_UPD
1681 2732116U, // LDMIA
1682 942174292U, // LDMIA_UPD
1683 2731007U, // LDMIB
1684 942173183U, // LDMIB_UPD
1685 2675369U, // LDRBT_POST_IMM
1686 2675369U, // LDRBT_POST_REG
1687 2673795U, // LDRB_POST_IMM
1688 2673795U, // LDRB_POST_REG
1689 2665603U, // LDRB_PRE_IMM
1690 2673795U, // LDRB_PRE_REG
1691 2681987U, // LDRBi12
1692 2665603U, // LDRBrs
1693 2674077U, // LDRD
1694 2755997U, // LDRD_POST
1695 2755997U, // LDRD_PRE
1696 2651464U, // LDREX
1697 2649343U, // LDREXB
1698 1546153410U, // LDREXD
1699 2649839U, // LDREXH
1700 2666121U, // LDRH
1701 2667212U, // LDRHTi
1702 2675404U, // LDRHTr
1703 2674313U, // LDRH_POST
1704 2674313U, // LDRH_PRE
1705 2665622U, // LDRSB
1706 2667189U, // LDRSBTi
1707 2675381U, // LDRSBTr
1708 2673814U, // LDRSB_POST
1709 2673814U, // LDRSB_PRE
1710 2666160U, // LDRSH
1711 2667224U, // LDRSHTi
1712 2675416U, // LDRSHTr
1713 2674352U, // LDRSH_POST
1714 2674352U, // LDRSH_PRE
1715 2675563U, // LDRT_POST_IMM
1716 2675563U, // LDRT_POST_REG
1717 2675119U, // LDR_POST_IMM
1718 2675119U, // LDR_POST_REG
1719 2666927U, // LDR_PRE_IMM
1720 2675119U, // LDR_PRE_REG
1721 2683311U, // LDRcp
1722 2683311U, // LDRi12
1723 2666927U, // LDRrs
1724 1344934310U, // MCR
1725 879403589U, // MCR2
1726 1344852449U, // MCRR
1727 879403595U, // MCRR2
1728 2689837U, // MLA
1729 2667062U, // MLS
1730 10081364U, // MOVPCLR
1731 2683830U, // MOVTi16
1732 2659412U, // MOVi
1733 2651259U, // MOVi16
1734 2659412U, // MOVr
1735 2659412U, // MOVr_TC
1736 2634836U, // MOVsi
1737 2692180U, // MOVsr
1738 1143606574U, // MRC
1739 3793452U, // MRC2
1740 1814613298U, // MRRC
1741 205362U, // MRRC2
1742 2732643U, // MRS
1743 2650723U, // MRSbanked
1744 2732643U, // MRSsys
1745 1881698807U, // MSR
1746 1948807671U, // MSRbanked
1747 1881698807U, // MSRi
1748 2633783U, // MUL
1749 2674708U, // MVE_ASRLi
1750 2674708U, // MVE_ASRLr
1751 942752741U, // MVE_DLSTP_16
1752 942751988U, // MVE_DLSTP_32
1753 942752350U, // MVE_DLSTP_64
1754 942753400U, // MVE_DLSTP_8
1755 1210700118U, // MVE_LCTP
1756 10577828U, // MVE_LETP
1757 2674655U, // MVE_LSLLi
1758 2674655U, // MVE_LSLLr
1759 2674713U, // MVE_LSRL
1760 942207411U, // MVE_SQRSHR
1761 2756606U, // MVE_SQRSHRL
1762 942206858U, // MVE_SQSHL
1763 2674627U, // MVE_SQSHLL
1764 942207418U, // MVE_SRSHR
1765 2674694U, // MVE_SRSHRL
1766 942206876U, // MVE_UQRSHL
1767 2756561U, // MVE_UQRSHLL
1768 942206864U, // MVE_UQSHL
1769 2674634U, // MVE_UQSHLL
1770 942207424U, // MVE_URSHR
1771 2674701U, // MVE_URSHRL
1772 11154389U, // MVE_VABAVs16
1773 11678677U, // MVE_VABAVs32
1774 12202965U, // MVE_VABAVs8
1775 12727253U, // MVE_VABAVu16
1776 13251541U, // MVE_VABAVu32
1777 13775829U, // MVE_VABAVu8
1778 8015183U, // MVE_VABDf16
1779 8539471U, // MVE_VABDf32
1780 11160911U, // MVE_VABDs16
1781 11685199U, // MVE_VABDs32
1782 12209487U, // MVE_VABDs8
1783 12733775U, // MVE_VABDu16
1784 13258063U, // MVE_VABDu32
1785 13782351U, // MVE_VABDu8
1786 8081957U, // MVE_VABSf16
1787 8606245U, // MVE_VABSf32
1788 11227685U, // MVE_VABSs16
1789 11751973U, // MVE_VABSs32
1790 12276261U, // MVE_VABSs8
1791 14314770U, // MVE_VADC
1792 14298883U, // MVE_VADCI
1793 11692972U, // MVE_VADDLVs32acc
1794 11686966U, // MVE_VADDLVs32no_acc
1795 13265836U, // MVE_VADDLVu32acc
1796 13259830U, // MVE_VADDLVu32no_acc
1797 11160485U, // MVE_VADDVs16acc
1798 11228189U, // MVE_VADDVs16no_acc
1799 11684773U, // MVE_VADDVs32acc
1800 11752477U, // MVE_VADDVs32no_acc
1801 12209061U, // MVE_VADDVs8acc
1802 12276765U, // MVE_VADDVs8no_acc
1803 12733349U, // MVE_VADDVu16acc
1804 12801053U, // MVE_VADDVu16no_acc
1805 13257637U, // MVE_VADDVu32acc
1806 13325341U, // MVE_VADDVu32no_acc
1807 13781925U, // MVE_VADDVu8acc
1808 13849629U, // MVE_VADDVu8no_acc
1809 8015232U, // MVE_VADD_qr_f16
1810 8539520U, // MVE_VADD_qr_f32
1811 14830976U, // MVE_VADD_qr_i16
1812 14306688U, // MVE_VADD_qr_i32
1813 15355264U, // MVE_VADD_qr_i8
1814 8015232U, // MVE_VADDf16
1815 8539520U, // MVE_VADDf32
1816 14830976U, // MVE_VADDi16
1817 14306688U, // MVE_VADDi32
1818 15355264U, // MVE_VADDi8
1819 2772375U, // MVE_VAND
1820 2772255U, // MVE_VBIC
1821 14830879U, // MVE_VBICimmi16
1822 14306591U, // MVE_VBICimmi32
1823 676347U, // MVE_VBRSR16
1824 1200635U, // MVE_VBRSR32
1825 1724923U, // MVE_VBRSR8
1826 8007003U, // MVE_VCADDf16
1827 8531291U, // MVE_VCADDf32
1828 14822747U, // MVE_VCADDi16
1829 14298459U, // MVE_VCADDi32
1830 15347035U, // MVE_VCADDi8
1831 11227695U, // MVE_VCLSs16
1832 11751983U, // MVE_VCLSs32
1833 12276271U, // MVE_VCLSs8
1834 14898684U, // MVE_VCLZs16
1835 14374396U, // MVE_VCLZs32
1836 15422972U, // MVE_VCLZs8
1837 8022827U, // MVE_VCMLAf16
1838 8547115U, // MVE_VCMLAf32
1839 2021273882U, // MVE_VCMPf16
1840 2021273882U, // MVE_VCMPf16r
1841 2021798170U, // MVE_VCMPf32
1842 2021798170U, // MVE_VCMPf32r
1843 2028089626U, // MVE_VCMPi16
1844 2028089626U, // MVE_VCMPi16r
1845 2027565338U, // MVE_VCMPi32
1846 2027565338U, // MVE_VCMPi32r
1847 2028613914U, // MVE_VCMPi8
1848 2028613914U, // MVE_VCMPi8r
1849 2024419610U, // MVE_VCMPs16
1850 2024419610U, // MVE_VCMPs16r
1851 2024943898U, // MVE_VCMPs32
1852 2024943898U, // MVE_VCMPs32r
1853 2025468186U, // MVE_VCMPs8
1854 2025468186U, // MVE_VCMPs8r
1855 2025992474U, // MVE_VCMPu16
1856 2025992474U, // MVE_VCMPu16r
1857 2026516762U, // MVE_VCMPu32
1858 2026516762U, // MVE_VCMPu32r
1859 2027041050U, // MVE_VCMPu8
1860 2027041050U, // MVE_VCMPu8r
1861 8007733U, // MVE_VCMULf16
1862 8532021U, // MVE_VCMULf32
1863 940265819U, // MVE_VCTP16
1864 940790107U, // MVE_VCTP32
1865 955470171U, // MVE_VCTP64
1866 941314395U, // MVE_VCTP8
1867 888818876U, // MVE_VCVTf16f32bh
1868 888820639U, // MVE_VCVTf16f32th
1869 1291998129U, // MVE_VCVTf16s16_fix
1870 1224954801U, // MVE_VCVTf16s16n
1871 1292522417U, // MVE_VCVTf16u16_fix
1872 1225479089U, // MVE_VCVTf16u16n
1873 18042044U, // MVE_VCVTf32f16bh
1874 18043807U, // MVE_VCVTf32f16th
1875 1293570993U, // MVE_VCVTf32s32_fix
1876 1226527665U, // MVE_VCVTf32s32n
1877 1294095281U, // MVE_VCVTf32u32_fix
1878 1227051953U, // MVE_VCVTf32u32n
1879 1294619569U, // MVE_VCVTs16f16_fix
1880 1227574137U, // MVE_VCVTs16f16a
1881 1227575419U, // MVE_VCVTs16f16m
1882 1227575515U, // MVE_VCVTs16f16n
1883 1227575655U, // MVE_VCVTs16f16p
1884 1227576241U, // MVE_VCVTs16f16z
1885 1295143857U, // MVE_VCVTs32f32_fix
1886 1228098425U, // MVE_VCVTs32f32a
1887 1228099707U, // MVE_VCVTs32f32m
1888 1228099803U, // MVE_VCVTs32f32n
1889 1228099943U, // MVE_VCVTs32f32p
1890 1228100529U, // MVE_VCVTs32f32z
1891 1295668145U, // MVE_VCVTu16f16_fix
1892 1228622713U, // MVE_VCVTu16f16a
1893 1228623995U, // MVE_VCVTu16f16m
1894 1228624091U, // MVE_VCVTu16f16n
1895 1228624231U, // MVE_VCVTu16f16p
1896 1228624817U, // MVE_VCVTu16f16z
1897 1296192433U, // MVE_VCVTu32f32_fix
1898 1229147001U, // MVE_VCVTu32f32a
1899 1229148283U, // MVE_VCVTu32f32m
1900 1229148379U, // MVE_VCVTu32f32n
1901 1229148519U, // MVE_VCVTu32f32p
1902 1229149105U, // MVE_VCVTu32f32z
1903 12726637U, // MVE_VDDUPu16
1904 13250925U, // MVE_VDDUPu32
1905 13775213U, // MVE_VDDUPu8
1906 741753U, // MVE_VDUP16
1907 1266041U, // MVE_VDUP32
1908 1790329U, // MVE_VDUP8
1909 12743038U, // MVE_VDWDUPu16
1910 13267326U, // MVE_VDWDUPu32
1911 13791614U, // MVE_VDWDUPu8
1912 2773464U, // MVE_VEOR
1913 8008217U, // MVE_VFMA_qr_Sf16
1914 8532505U, // MVE_VFMA_qr_Sf32
1915 8006466U, // MVE_VFMA_qr_f16
1916 8530754U, // MVE_VFMA_qr_f32
1917 8006466U, // MVE_VFMAf16
1918 8530754U, // MVE_VFMAf32
1919 8008261U, // MVE_VFMSf16
1920 8532549U, // MVE_VFMSf32
1921 11160942U, // MVE_VHADD_qr_s16
1922 11685230U, // MVE_VHADD_qr_s32
1923 12209518U, // MVE_VHADD_qr_s8
1924 12733806U, // MVE_VHADD_qr_u16
1925 13258094U, // MVE_VHADD_qr_u32
1926 13782382U, // MVE_VHADD_qr_u8
1927 11160942U, // MVE_VHADDs16
1928 11685230U, // MVE_VHADDs32
1929 12209518U, // MVE_VHADDs8
1930 12733806U, // MVE_VHADDu16
1931 13258094U, // MVE_VHADDu32
1932 13782382U, // MVE_VHADDu8
1933 11152724U, // MVE_VHCADDs16
1934 11677012U, // MVE_VHCADDs32
1935 12201300U, // MVE_VHCADDs8
1936 11160786U, // MVE_VHSUB_qr_s16
1937 11685074U, // MVE_VHSUB_qr_s32
1938 12209362U, // MVE_VHSUB_qr_s8
1939 12733650U, // MVE_VHSUB_qr_u16
1940 13257938U, // MVE_VHSUB_qr_u32
1941 13782226U, // MVE_VHSUB_qr_u8
1942 11160786U, // MVE_VHSUBs16
1943 11685074U, // MVE_VHSUBs32
1944 12209362U, // MVE_VHSUBs8
1945 12733650U, // MVE_VHSUBu16
1946 13257938U, // MVE_VHSUBu32
1947 13782226U, // MVE_VHSUBu8
1948 12726643U, // MVE_VIDUPu16
1949 13250931U, // MVE_VIDUPu32
1950 13775219U, // MVE_VIDUPu8
1951 12743045U, // MVE_VIWDUPu16
1952 13267333U, // MVE_VIWDUPu32
1953 13791621U, // MVE_VIWDUPu8
1954 21717869U, // MVE_VLD20_16
1955 22242157U, // MVE_VLD20_16_wb
1956 21716999U, // MVE_VLD20_32
1957 22241287U, // MVE_VLD20_32_wb
1958 21718505U, // MVE_VLD20_8
1959 22242793U, // MVE_VLD20_8_wb
1960 21717909U, // MVE_VLD21_16
1961 22242197U, // MVE_VLD21_16_wb
1962 21717065U, // MVE_VLD21_32
1963 22241353U, // MVE_VLD21_32_wb
1964 21718541U, // MVE_VLD21_8
1965 22242829U, // MVE_VLD21_8_wb
1966 21726081U, // MVE_VLD40_16
1967 22250369U, // MVE_VLD40_16_wb
1968 21725211U, // MVE_VLD40_32
1969 22249499U, // MVE_VLD40_32_wb
1970 21726715U, // MVE_VLD40_8
1971 22251003U, // MVE_VLD40_8_wb
1972 21726121U, // MVE_VLD41_16
1973 22250409U, // MVE_VLD41_16_wb
1974 21725277U, // MVE_VLD41_32
1975 22249565U, // MVE_VLD41_32_wb
1976 21726751U, // MVE_VLD41_8
1977 22251039U, // MVE_VLD41_8_wb
1978 21726141U, // MVE_VLD42_16
1979 22250429U, // MVE_VLD42_16_wb
1980 21725323U, // MVE_VLD42_32
1981 22249611U, // MVE_VLD42_32_wb
1982 21726769U, // MVE_VLD42_8
1983 22251057U, // MVE_VLD42_8_wb
1984 21726161U, // MVE_VLD43_16
1985 22250449U, // MVE_VLD43_16_wb
1986 21725356U, // MVE_VLD43_32
1987 22249644U, // MVE_VLD43_32_wb
1988 21726787U, // MVE_VLD43_8
1989 22251075U, // MVE_VLD43_8_wb
1990 11160706U, // MVE_VLDRBS16
1991 950676610U, // MVE_VLDRBS16_post
1992 950676610U, // MVE_VLDRBS16_pre
1993 11160706U, // MVE_VLDRBS16_rq
1994 11684994U, // MVE_VLDRBS32
1995 951200898U, // MVE_VLDRBS32_post
1996 951200898U, // MVE_VLDRBS32_pre
1997 11684994U, // MVE_VLDRBS32_rq
1998 12733570U, // MVE_VLDRBU16
1999 952249474U, // MVE_VLDRBU16_post
2000 952249474U, // MVE_VLDRBU16_pre
2001 12733570U, // MVE_VLDRBU16_rq
2002 13257858U, // MVE_VLDRBU32
2003 952773762U, // MVE_VLDRBU32_post
2004 952773762U, // MVE_VLDRBU32_pre
2005 13257858U, // MVE_VLDRBU32_rq
2006 13782146U, // MVE_VLDRBU8
2007 953298050U, // MVE_VLDRBU8_post
2008 953298050U, // MVE_VLDRBU8_pre
2009 13782146U, // MVE_VLDRBU8_rq
2010 22695324U, // MVE_VLDRDU64_qi
2011 962211228U, // MVE_VLDRDU64_qi_pre
2012 22695324U, // MVE_VLDRDU64_rq
2013 22695324U, // MVE_VLDRDU64_rq_u
2014 11685512U, // MVE_VLDRHS32
2015 951201416U, // MVE_VLDRHS32_post
2016 951201416U, // MVE_VLDRHS32_pre
2017 11685512U, // MVE_VLDRHS32_rq
2018 11685512U, // MVE_VLDRHS32_rq_u
2019 12734088U, // MVE_VLDRHU16
2020 952249992U, // MVE_VLDRHU16_post
2021 952249992U, // MVE_VLDRHU16_pre
2022 12734088U, // MVE_VLDRHU16_rq
2023 12734088U, // MVE_VLDRHU16_rq_u
2024 13258376U, // MVE_VLDRHU32
2025 952774280U, // MVE_VLDRHU32_post
2026 952774280U, // MVE_VLDRHU32_pre
2027 13258376U, // MVE_VLDRHU32_rq
2028 13258376U, // MVE_VLDRHU32_rq_u
2029 13259887U, // MVE_VLDRWU32
2030 952775791U, // MVE_VLDRWU32_post
2031 952775791U, // MVE_VLDRWU32_pre
2032 13259887U, // MVE_VLDRWU32_qi
2033 952775791U, // MVE_VLDRWU32_qi_pre
2034 13259887U, // MVE_VLDRWU32_rq
2035 13259887U, // MVE_VLDRWU32_rq_u
2036 950686742U, // MVE_VMAXAVs16
2037 951211030U, // MVE_VMAXAVs32
2038 951735318U, // MVE_VMAXAVs8
2039 11160500U, // MVE_VMAXAs16
2040 11684788U, // MVE_VMAXAs32
2041 12209076U, // MVE_VMAXAs8
2042 947540998U, // MVE_VMAXNMAVf16
2043 948065286U, // MVE_VMAXNMAVf32
2044 8014677U, // MVE_VMAXNMAf16
2045 8538965U, // MVE_VMAXNMAf32
2046 947541061U, // MVE_VMAXNMVf16
2047 948065349U, // MVE_VMAXNMVf32
2048 8015967U, // MVE_VMAXNMf16
2049 8540255U, // MVE_VMAXNMf32
2050 950686808U, // MVE_VMAXVs16
2051 951211096U, // MVE_VMAXVs32
2052 951735384U, // MVE_VMAXVs8
2053 952259672U, // MVE_VMAXVu16
2054 952783960U, // MVE_VMAXVu32
2055 953308248U, // MVE_VMAXVu8
2056 11162800U, // MVE_VMAXs16
2057 11687088U, // MVE_VMAXs32
2058 12211376U, // MVE_VMAXs8
2059 12735664U, // MVE_VMAXu16
2060 13259952U, // MVE_VMAXu32
2061 13784240U, // MVE_VMAXu8
2062 950686735U, // MVE_VMINAVs16
2063 951211023U, // MVE_VMINAVs32
2064 951735311U, // MVE_VMINAVs8
2065 11160413U, // MVE_VMINAs16
2066 11684701U, // MVE_VMINAs32
2067 12208989U, // MVE_VMINAs8
2068 947540989U, // MVE_VMINNMAVf16
2069 948065277U, // MVE_VMINNMAVf32
2070 8014669U, // MVE_VMINNMAf16
2071 8538957U, // MVE_VMINNMAf32
2072 947541053U, // MVE_VMINNMVf16
2073 948065341U, // MVE_VMINNMVf32
2074 8015960U, // MVE_VMINNMf16
2075 8540248U, // MVE_VMINNMf32
2076 950686797U, // MVE_VMINVs16
2077 951211085U, // MVE_VMINVs32
2078 951735373U, // MVE_VMINVs8
2079 952259661U, // MVE_VMINVu16
2080 952783949U, // MVE_VMINVu32
2081 953308237U, // MVE_VMINVu8
2082 11161765U, // MVE_VMINs16
2083 11686053U, // MVE_VMINs32
2084 12210341U, // MVE_VMINs8
2085 12734629U, // MVE_VMINu16
2086 13258917U, // MVE_VMINu32
2087 13783205U, // MVE_VMINu8
2088 11152255U, // MVE_VMLADAVas16
2089 11676543U, // MVE_VMLADAVas32
2090 12200831U, // MVE_VMLADAVas8
2091 12725119U, // MVE_VMLADAVau16
2092 13249407U, // MVE_VMLADAVau32
2093 13773695U, // MVE_VMLADAVau8
2094 11154641U, // MVE_VMLADAVaxs16
2095 11678929U, // MVE_VMLADAVaxs32
2096 12203217U, // MVE_VMLADAVaxs8
2097 11162587U, // MVE_VMLADAVs16
2098 11686875U, // MVE_VMLADAVs32
2099 12211163U, // MVE_VMLADAVs8
2100 12735451U, // MVE_VMLADAVu16
2101 13259739U, // MVE_VMLADAVu32
2102 13784027U, // MVE_VMLADAVu8
2103 11163094U, // MVE_VMLADAVxs16
2104 11687382U, // MVE_VMLADAVxs32
2105 12211670U, // MVE_VMLADAVxs8
2106 11176840U, // MVE_VMLALDAVas16
2107 11701128U, // MVE_VMLALDAVas32
2108 12749704U, // MVE_VMLALDAVau16
2109 13273992U, // MVE_VMLALDAVau32
2110 11179227U, // MVE_VMLALDAVaxs16
2111 11703515U, // MVE_VMLALDAVaxs32
2112 11154403U, // MVE_VMLALDAVs16
2113 11678691U, // MVE_VMLALDAVs32
2114 12727267U, // MVE_VMLALDAVu16
2115 13251555U, // MVE_VMLALDAVu32
2116 11154911U, // MVE_VMLALDAVxs16
2117 11679199U, // MVE_VMLALDAVxs32
2118 14823955U, // MVE_VMLAS_qr_i16
2119 14299667U, // MVE_VMLAS_qr_i32
2120 15348243U, // MVE_VMLAS_qr_i8
2121 14822205U, // MVE_VMLA_qr_i16
2122 14297917U, // MVE_VMLA_qr_i32
2123 15346493U, // MVE_VMLA_qr_i8
2124 11152284U, // MVE_VMLSDAVas16
2125 11676572U, // MVE_VMLSDAVas32
2126 12200860U, // MVE_VMLSDAVas8
2127 11154673U, // MVE_VMLSDAVaxs16
2128 11678961U, // MVE_VMLSDAVaxs32
2129 12203249U, // MVE_VMLSDAVaxs8
2130 11162613U, // MVE_VMLSDAVs16
2131 11686901U, // MVE_VMLSDAVs32
2132 12211189U, // MVE_VMLSDAVs8
2133 11163123U, // MVE_VMLSDAVxs16
2134 11687411U, // MVE_VMLSDAVxs32
2135 12211699U, // MVE_VMLSDAVxs8
2136 11176850U, // MVE_VMLSLDAVas16
2137 11701138U, // MVE_VMLSLDAVas32
2138 11179238U, // MVE_VMLSLDAVaxs16
2139 11703526U, // MVE_VMLSLDAVaxs32
2140 11154412U, // MVE_VMLSLDAVs16
2141 11678700U, // MVE_VMLSLDAVs32
2142 11154921U, // MVE_VMLSLDAVxs16
2143 11679209U, // MVE_VMLSLDAVxs32
2144 11226151U, // MVE_VMOVLs16bh
2145 11227909U, // MVE_VMOVLs16th
2146 12274727U, // MVE_VMOVLs8bh
2147 12276485U, // MVE_VMOVLs8th
2148 12799015U, // MVE_VMOVLu16bh
2149 12800773U, // MVE_VMOVLu16th
2150 13847591U, // MVE_VMOVLu8bh
2151 13849349U, // MVE_VMOVLu8th
2152 14830710U, // MVE_VMOVNi16bh
2153 14832474U, // MVE_VMOVNi16th
2154 14306422U, // MVE_VMOVNi32bh
2155 14308186U, // MVE_VMOVNi32th
2156 1111123U, // MVE_VMOV_from_lane_32
2157 11072595U, // MVE_VMOV_from_lane_s16
2158 12121171U, // MVE_VMOV_from_lane_s8
2159 12645459U, // MVE_VMOV_from_lane_u16
2160 13694035U, // MVE_VMOV_from_lane_u8
2161 2757715U, // MVE_VMOV_q_rr
2162 2675795U, // MVE_VMOV_rr_q
2163 570451U, // MVE_VMOV_to_lane_16
2164 1094739U, // MVE_VMOV_to_lane_32
2165 1619027U, // MVE_VMOV_to_lane_8
2166 8606803U, // MVE_VMOVimmf32
2167 14898259U, // MVE_VMOVimmi16
2168 14373971U, // MVE_VMOVimmi32
2169 2103661651U, // MVE_VMOVimmi64
2170 15422547U, // MVE_VMOVimmi8
2171 11161218U, // MVE_VMULHs16
2172 11685506U, // MVE_VMULHs32
2173 12209794U, // MVE_VMULHs8
2174 12734082U, // MVE_VMULHu16
2175 13258370U, // MVE_VMULHu32
2176 13782658U, // MVE_VMULHu8
2177 23743515U, // MVE_VMULLBp16
2178 24267803U, // MVE_VMULLBp8
2179 11160603U, // MVE_VMULLBs16
2180 11684891U, // MVE_VMULLBs32
2181 12209179U, // MVE_VMULLBs8
2182 12733467U, // MVE_VMULLBu16
2183 13257755U, // MVE_VMULLBu32
2184 13782043U, // MVE_VMULLBu8
2185 23745278U, // MVE_VMULLTp16
2186 24269566U, // MVE_VMULLTp8
2187 11162366U, // MVE_VMULLTs16
2188 11686654U, // MVE_VMULLTs32
2189 12210942U, // MVE_VMULLTs8
2190 12735230U, // MVE_VMULLTu16
2191 13259518U, // MVE_VMULLTu32
2192 13783806U, // MVE_VMULLTu8
2193 8015943U, // MVE_VMUL_qr_f16
2194 8540231U, // MVE_VMUL_qr_f32
2195 14831687U, // MVE_VMUL_qr_i16
2196 14307399U, // MVE_VMUL_qr_i32
2197 15355975U, // MVE_VMUL_qr_i8
2198 8015943U, // MVE_VMULf16
2199 8540231U, // MVE_VMULf32
2200 14831687U, // MVE_VMULi16
2201 14307399U, // MVE_VMULi32
2202 15355975U, // MVE_VMULi8
2203 2838778U, // MVE_VMVN
2204 14897402U, // MVE_VMVNimmi16
2205 14373114U, // MVE_VMVNimmi32
2206 8080908U, // MVE_VNEGf16
2207 8605196U, // MVE_VNEGf32
2208 11226636U, // MVE_VNEGs16
2209 11750924U, // MVE_VNEGs32
2210 12275212U, // MVE_VNEGs8
2211 2773194U, // MVE_VORN
2212 2773478U, // MVE_VORR
2213 14832102U, // MVE_VORRimmi16
2214 14307814U, // MVE_VORRimmi32
2215 1210798945U, // MVE_VPNOT
2216 2772864U, // MVE_VPSEL
2217 1210823547U, // MVE_VPST
2218 2028712807U, // MVE_VPTv16i8
2219 2028712807U, // MVE_VPTv16i8r
2220 2025567079U, // MVE_VPTv16s8
2221 2025567079U, // MVE_VPTv16s8r
2222 2027139943U, // MVE_VPTv16u8
2223 2027139943U, // MVE_VPTv16u8r
2224 2021897063U, // MVE_VPTv4f32
2225 2021897063U, // MVE_VPTv4f32r
2226 2027664231U, // MVE_VPTv4i32
2227 2027664231U, // MVE_VPTv4i32r
2228 2025042791U, // MVE_VPTv4s32
2229 2025042791U, // MVE_VPTv4s32r
2230 2026615655U, // MVE_VPTv4u32
2231 2026615655U, // MVE_VPTv4u32r
2232 2021372775U, // MVE_VPTv8f16
2233 2021372775U, // MVE_VPTv8f16r
2234 2028188519U, // MVE_VPTv8i16
2235 2028188519U, // MVE_VPTv8i16r
2236 2024518503U, // MVE_VPTv8s16
2237 2024518503U, // MVE_VPTv8s16r
2238 2026091367U, // MVE_VPTv8u16
2239 2026091367U, // MVE_VPTv8u16r
2240 11227679U, // MVE_VQABSs16
2241 11751967U, // MVE_VQABSs32
2242 12276255U, // MVE_VQABSs8
2243 11160954U, // MVE_VQADD_qr_s16
2244 11685242U, // MVE_VQADD_qr_s32
2245 12209530U, // MVE_VQADD_qr_s8
2246 12733818U, // MVE_VQADD_qr_u16
2247 13258106U, // MVE_VQADD_qr_u32
2248 13782394U, // MVE_VQADD_qr_u8
2249 11160954U, // MVE_VQADDs16
2250 11685242U, // MVE_VQADDs32
2251 12209530U, // MVE_VQADDs8
2252 12733818U, // MVE_VQADDu16
2253 13258106U, // MVE_VQADDu32
2254 13782394U, // MVE_VQADDu8
2255 11154788U, // MVE_VQDMLADHXs16
2256 11679076U, // MVE_VQDMLADHXs32
2257 12203364U, // MVE_VQDMLADHXs8
2258 11152959U, // MVE_VQDMLADHs16
2259 11677247U, // MVE_VQDMLADHs32
2260 12201535U, // MVE_VQDMLADHs8
2261 11152926U, // MVE_VQDMLAH_qrs16
2262 11677214U, // MVE_VQDMLAH_qrs32
2263 12201502U, // MVE_VQDMLAH_qrs8
2264 11153044U, // MVE_VQDMLASH_qrs16
2265 11677332U, // MVE_VQDMLASH_qrs32
2266 12201620U, // MVE_VQDMLASH_qrs8
2267 11154809U, // MVE_VQDMLSDHXs16
2268 11679097U, // MVE_VQDMLSDHXs32
2269 12203385U, // MVE_VQDMLSDHXs8
2270 11152978U, // MVE_VQDMLSDHs16
2271 11677266U, // MVE_VQDMLSDHs32
2272 12201554U, // MVE_VQDMLSDHs8
2273 11161194U, // MVE_VQDMULH_qr_s16
2274 11685482U, // MVE_VQDMULH_qr_s32
2275 12209770U, // MVE_VQDMULH_qr_s8
2276 11161194U, // MVE_VQDMULHi16
2277 11685482U, // MVE_VQDMULHi32
2278 12209770U, // MVE_VQDMULHi8
2279 11160594U, // MVE_VQDMULL_qr_s16bh
2280 11162357U, // MVE_VQDMULL_qr_s16th
2281 11684882U, // MVE_VQDMULL_qr_s32bh
2282 11686645U, // MVE_VQDMULL_qr_s32th
2283 11160594U, // MVE_VQDMULLs16bh
2284 11162357U, // MVE_VQDMULLs16th
2285 11684882U, // MVE_VQDMULLs32bh
2286 11686645U, // MVE_VQDMULLs32th
2287 11160686U, // MVE_VQMOVNs16bh
2288 11162450U, // MVE_VQMOVNs16th
2289 11684974U, // MVE_VQMOVNs32bh
2290 11686738U, // MVE_VQMOVNs32th
2291 12733550U, // MVE_VQMOVNu16bh
2292 12735314U, // MVE_VQMOVNu16th
2293 13257838U, // MVE_VQMOVNu32bh
2294 13259602U, // MVE_VQMOVNu32th
2295 11160677U, // MVE_VQMOVUNs16bh
2296 11162441U, // MVE_VQMOVUNs16th
2297 11684965U, // MVE_VQMOVUNs32bh
2298 11686729U, // MVE_VQMOVUNs32th
2299 11226630U, // MVE_VQNEGs16
2300 11750918U, // MVE_VQNEGs32
2301 12275206U, // MVE_VQNEGs8
2302 11154798U, // MVE_VQRDMLADHXs16
2303 11679086U, // MVE_VQRDMLADHXs32
2304 12203374U, // MVE_VQRDMLADHXs8
2305 11152968U, // MVE_VQRDMLADHs16
2306 11677256U, // MVE_VQRDMLADHs32
2307 12201544U, // MVE_VQRDMLADHs8
2308 11152934U, // MVE_VQRDMLAH_qrs16
2309 11677222U, // MVE_VQRDMLAH_qrs32
2310 12201510U, // MVE_VQRDMLAH_qrs8
2311 11153053U, // MVE_VQRDMLASH_qrs16
2312 11677341U, // MVE_VQRDMLASH_qrs32
2313 12201629U, // MVE_VQRDMLASH_qrs8
2314 11154819U, // MVE_VQRDMLSDHXs16
2315 11679107U, // MVE_VQRDMLSDHXs32
2316 12203395U, // MVE_VQRDMLSDHXs8
2317 11152987U, // MVE_VQRDMLSDHs16
2318 11677275U, // MVE_VQRDMLSDHs32
2319 12201563U, // MVE_VQRDMLSDHs8
2320 11161202U, // MVE_VQRDMULH_qr_s16
2321 11685490U, // MVE_VQRDMULH_qr_s32
2322 12209778U, // MVE_VQRDMULH_qr_s8
2323 11161202U, // MVE_VQRDMULHi16
2324 11685490U, // MVE_VQRDMULHi32
2325 12209778U, // MVE_VQRDMULHi8
2326 11161507U, // MVE_VQRSHL_by_vecs16
2327 11685795U, // MVE_VQRSHL_by_vecs32
2328 12210083U, // MVE_VQRSHL_by_vecs8
2329 12734371U, // MVE_VQRSHL_by_vecu16
2330 13258659U, // MVE_VQRSHL_by_vecu32
2331 13782947U, // MVE_VQRSHL_by_vecu8
2332 11161507U, // MVE_VQRSHL_qrs16
2333 11685795U, // MVE_VQRSHL_qrs32
2334 12210083U, // MVE_VQRSHL_qrs8
2335 12734371U, // MVE_VQRSHL_qru16
2336 13258659U, // MVE_VQRSHL_qru32
2337 13782947U, // MVE_VQRSHL_qru8
2338 11152442U, // MVE_VQRSHRNbhs16
2339 11676730U, // MVE_VQRSHRNbhs32
2340 12725306U, // MVE_VQRSHRNbhu16
2341 13249594U, // MVE_VQRSHRNbhu32
2342 11154206U, // MVE_VQRSHRNths16
2343 11678494U, // MVE_VQRSHRNths32
2344 12727070U, // MVE_VQRSHRNthu16
2345 13251358U, // MVE_VQRSHRNthu32
2346 11152475U, // MVE_VQRSHRUNs16bh
2347 11154239U, // MVE_VQRSHRUNs16th
2348 11676763U, // MVE_VQRSHRUNs32bh
2349 11678527U, // MVE_VQRSHRUNs32th
2350 11162574U, // MVE_VQSHLU_imms16
2351 11686862U, // MVE_VQSHLU_imms32
2352 12211150U, // MVE_VQSHLU_imms8
2353 11161494U, // MVE_VQSHL_by_vecs16
2354 11685782U, // MVE_VQSHL_by_vecs32
2355 12210070U, // MVE_VQSHL_by_vecs8
2356 12734358U, // MVE_VQSHL_by_vecu16
2357 13258646U, // MVE_VQSHL_by_vecu32
2358 13782934U, // MVE_VQSHL_by_vecu8
2359 11161494U, // MVE_VQSHL_qrs16
2360 11685782U, // MVE_VQSHL_qrs32
2361 12210070U, // MVE_VQSHL_qrs8
2362 12734358U, // MVE_VQSHL_qru16
2363 13258646U, // MVE_VQSHL_qru32
2364 13782934U, // MVE_VQSHL_qru8
2365 11161494U, // MVE_VQSHLimms16
2366 11685782U, // MVE_VQSHLimms32
2367 12210070U, // MVE_VQSHLimms8
2368 12734358U, // MVE_VQSHLimmu16
2369 13258646U, // MVE_VQSHLimmu32
2370 13782934U, // MVE_VQSHLimmu8
2371 11152434U, // MVE_VQSHRNbhs16
2372 11676722U, // MVE_VQSHRNbhs32
2373 12725298U, // MVE_VQSHRNbhu16
2374 13249586U, // MVE_VQSHRNbhu32
2375 11154198U, // MVE_VQSHRNths16
2376 11678486U, // MVE_VQSHRNths32
2377 12727062U, // MVE_VQSHRNthu16
2378 13251350U, // MVE_VQSHRNthu32
2379 11152466U, // MVE_VQSHRUNs16bh
2380 11154230U, // MVE_VQSHRUNs16th
2381 11676754U, // MVE_VQSHRUNs32bh
2382 11678518U, // MVE_VQSHRUNs32th
2383 11160792U, // MVE_VQSUB_qr_s16
2384 11685080U, // MVE_VQSUB_qr_s32
2385 12209368U, // MVE_VQSUB_qr_s8
2386 12733656U, // MVE_VQSUB_qr_u16
2387 13257944U, // MVE_VQSUB_qr_u32
2388 13782232U, // MVE_VQSUB_qr_u8
2389 11160792U, // MVE_VQSUBs16
2390 11685080U, // MVE_VQSUBs32
2391 12209368U, // MVE_VQSUBs8
2392 12733656U, // MVE_VQSUBu16
2393 13257944U, // MVE_VQSUBu32
2394 13782232U, // MVE_VQSUBu8
2395 1788408U, // MVE_VREV16_8
2396 739609U, // MVE_VREV32_16
2397 1788185U, // MVE_VREV32_8
2398 739695U, // MVE_VREV64_16
2399 1263983U, // MVE_VREV64_32
2400 1788271U, // MVE_VREV64_8
2401 11160935U, // MVE_VRHADDs16
2402 11685223U, // MVE_VRHADDs32
2403 12209511U, // MVE_VRHADDs8
2404 12733799U, // MVE_VRHADDu16
2405 13258087U, // MVE_VRHADDu32
2406 13782375U, // MVE_VRHADDu8
2407 8080238U, // MVE_VRINTf16A
2408 8081518U, // MVE_VRINTf16M
2409 8081620U, // MVE_VRINTf16N
2410 8081760U, // MVE_VRINTf16P
2411 8082895U, // MVE_VRINTf16X
2412 8082945U, // MVE_VRINTf16Z
2413 8604526U, // MVE_VRINTf32A
2414 8605806U, // MVE_VRINTf32M
2415 8605908U, // MVE_VRINTf32N
2416 8606048U, // MVE_VRINTf32P
2417 8607183U, // MVE_VRINTf32X
2418 8607233U, // MVE_VRINTf32Z
2419 11700985U, // MVE_VRMLALDAVHas32
2420 13273849U, // MVE_VRMLALDAVHau32
2421 11703424U, // MVE_VRMLALDAVHaxs32
2422 11677387U, // MVE_VRMLALDAVHs32
2423 13250251U, // MVE_VRMLALDAVHu32
2424 11679118U, // MVE_VRMLALDAVHxs32
2425 11700997U, // MVE_VRMLSLDAVHas32
2426 11703437U, // MVE_VRMLSLDAVHaxs32
2427 11677398U, // MVE_VRMLSLDAVHs32
2428 11679130U, // MVE_VRMLSLDAVHxs32
2429 11161211U, // MVE_VRMULHs16
2430 11685499U, // MVE_VRMULHs32
2431 12209787U, // MVE_VRMULHs8
2432 12734075U, // MVE_VRMULHu16
2433 13258363U, // MVE_VRMULHu32
2434 13782651U, // MVE_VRMULHu8
2435 11161514U, // MVE_VRSHL_by_vecs16
2436 11685802U, // MVE_VRSHL_by_vecs32
2437 12210090U, // MVE_VRSHL_by_vecs8
2438 12734378U, // MVE_VRSHL_by_vecu16
2439 13258666U, // MVE_VRSHL_by_vecu32
2440 13782954U, // MVE_VRSHL_by_vecu8
2441 11161514U, // MVE_VRSHL_qrs16
2442 11685802U, // MVE_VRSHL_qrs32
2443 12210090U, // MVE_VRSHL_qrs8
2444 12734378U, // MVE_VRSHL_qru16
2445 13258666U, // MVE_VRSHL_qru32
2446 13782954U, // MVE_VRSHL_qru8
2447 14822467U, // MVE_VRSHRNi16bh
2448 14824231U, // MVE_VRSHRNi16th
2449 14298179U, // MVE_VRSHRNi32bh
2450 14299943U, // MVE_VRSHRNi32th
2451 11162054U, // MVE_VRSHR_imms16
2452 11686342U, // MVE_VRSHR_imms32
2453 12210630U, // MVE_VRSHR_imms8
2454 12734918U, // MVE_VRSHR_immu16
2455 13259206U, // MVE_VRSHR_immu32
2456 13783494U, // MVE_VRSHR_immu8
2457 14314765U, // MVE_VSBC
2458 14298877U, // MVE_VSBCI
2459 875195684U, // MVE_VSHLC
2460 11160587U, // MVE_VSHLL_imms16bh
2461 11162350U, // MVE_VSHLL_imms16th
2462 12209163U, // MVE_VSHLL_imms8bh
2463 12210926U, // MVE_VSHLL_imms8th
2464 12733451U, // MVE_VSHLL_immu16bh
2465 12735214U, // MVE_VSHLL_immu16th
2466 13782027U, // MVE_VSHLL_immu8bh
2467 13783790U, // MVE_VSHLL_immu8th
2468 11226123U, // MVE_VSHLL_lws16bh
2469 11227886U, // MVE_VSHLL_lws16th
2470 12274699U, // MVE_VSHLL_lws8bh
2471 12276462U, // MVE_VSHLL_lws8th
2472 12798987U, // MVE_VSHLL_lwu16bh
2473 12800750U, // MVE_VSHLL_lwu16th
2474 13847563U, // MVE_VSHLL_lwu8bh
2475 13849326U, // MVE_VSHLL_lwu8th
2476 11161520U, // MVE_VSHL_by_vecs16
2477 11685808U, // MVE_VSHL_by_vecs32
2478 12210096U, // MVE_VSHL_by_vecs8
2479 12734384U, // MVE_VSHL_by_vecu16
2480 13258672U, // MVE_VSHL_by_vecu32
2481 13782960U, // MVE_VSHL_by_vecu8
2482 14831536U, // MVE_VSHL_immi16
2483 14307248U, // MVE_VSHL_immi32
2484 15355824U, // MVE_VSHL_immi8
2485 11161520U, // MVE_VSHL_qrs16
2486 11685808U, // MVE_VSHL_qrs32
2487 12210096U, // MVE_VSHL_qrs8
2488 12734384U, // MVE_VSHL_qru16
2489 13258672U, // MVE_VSHL_qru32
2490 13782960U, // MVE_VSHL_qru8
2491 14822475U, // MVE_VSHRNi16bh
2492 14824239U, // MVE_VSHRNi16th
2493 14298187U, // MVE_VSHRNi32bh
2494 14299951U, // MVE_VSHRNi32th
2495 11162060U, // MVE_VSHR_imms16
2496 11686348U, // MVE_VSHR_imms32
2497 12210636U, // MVE_VSHR_imms8
2498 12734924U, // MVE_VSHR_immu16
2499 13259212U, // MVE_VSHR_immu32
2500 13783500U, // MVE_VSHR_immu8
2501 667409U, // MVE_VSLIimm16
2502 1191697U, // MVE_VSLIimm32
2503 1715985U, // MVE_VSLIimm8
2504 667414U, // MVE_VSRIimm16
2505 1191702U, // MVE_VSRIimm32
2506 1715990U, // MVE_VSRIimm8
2507 24863607U, // MVE_VST20_16
2508 246647U, // MVE_VST20_16_wb
2509 24862737U, // MVE_VST20_32
2510 245777U, // MVE_VST20_32_wb
2511 24864242U, // MVE_VST20_8
2512 247282U, // MVE_VST20_8_wb
2513 24863647U, // MVE_VST21_16
2514 246687U, // MVE_VST21_16_wb
2515 24862803U, // MVE_VST21_32
2516 245843U, // MVE_VST21_32_wb
2517 24864278U, // MVE_VST21_8
2518 247318U, // MVE_VST21_8_wb
2519 24871819U, // MVE_VST40_16
2520 254859U, // MVE_VST40_16_wb
2521 24870949U, // MVE_VST40_32
2522 253989U, // MVE_VST40_32_wb
2523 24872452U, // MVE_VST40_8
2524 255492U, // MVE_VST40_8_wb
2525 24871859U, // MVE_VST41_16
2526 254899U, // MVE_VST41_16_wb
2527 24871015U, // MVE_VST41_32
2528 254055U, // MVE_VST41_32_wb
2529 24872488U, // MVE_VST41_8
2530 255528U, // MVE_VST41_8_wb
2531 24871879U, // MVE_VST42_16
2532 254919U, // MVE_VST42_16_wb
2533 24871061U, // MVE_VST42_32
2534 254101U, // MVE_VST42_32_wb
2535 24872506U, // MVE_VST42_8
2536 255546U, // MVE_VST42_8_wb
2537 24871899U, // MVE_VST43_16
2538 254939U, // MVE_VST43_16_wb
2539 24871094U, // MVE_VST43_32
2540 254134U, // MVE_VST43_32_wb
2541 24872524U, // MVE_VST43_8
2542 255564U, // MVE_VST43_8_wb
2543 674952U, // MVE_VSTRB16
2544 940190856U, // MVE_VSTRB16_post
2545 940190856U, // MVE_VSTRB16_pre
2546 674952U, // MVE_VSTRB16_rq
2547 1199240U, // MVE_VSTRB32
2548 940715144U, // MVE_VSTRB32_post
2549 940715144U, // MVE_VSTRB32_pre
2550 1199240U, // MVE_VSTRB32_rq
2551 1723528U, // MVE_VSTRB8_rq
2552 1723528U, // MVE_VSTRBU8
2553 941239432U, // MVE_VSTRBU8_post
2554 941239432U, // MVE_VSTRBU8_pre
2555 15879586U, // MVE_VSTRD64_qi
2556 955395490U, // MVE_VSTRD64_qi_pre
2557 15879586U, // MVE_VSTRD64_rq
2558 15879586U, // MVE_VSTRD64_rq_u
2559 675470U, // MVE_VSTRH16_rq
2560 675470U, // MVE_VSTRH16_rq_u
2561 1199758U, // MVE_VSTRH32
2562 940715662U, // MVE_VSTRH32_post
2563 940715662U, // MVE_VSTRH32_pre
2564 1199758U, // MVE_VSTRH32_rq
2565 1199758U, // MVE_VSTRH32_rq_u
2566 675470U, // MVE_VSTRHU16
2567 940191374U, // MVE_VSTRHU16_post
2568 940191374U, // MVE_VSTRHU16_pre
2569 1201269U, // MVE_VSTRW32_qi
2570 940717173U, // MVE_VSTRW32_qi_pre
2571 1201269U, // MVE_VSTRW32_rq
2572 1201269U, // MVE_VSTRW32_rq_u
2573 1201269U, // MVE_VSTRWU32
2574 940717173U, // MVE_VSTRWU32_post
2575 940717173U, // MVE_VSTRWU32_pre
2576 8015070U, // MVE_VSUB_qr_f16
2577 8539358U, // MVE_VSUB_qr_f32
2578 14830814U, // MVE_VSUB_qr_i16
2579 14306526U, // MVE_VSUB_qr_i32
2580 15355102U, // MVE_VSUB_qr_i8
2581 8015070U, // MVE_VSUBf16
2582 8539358U, // MVE_VSUBf32
2583 14830814U, // MVE_VSUBi16
2584 14306526U, // MVE_VSUBi32
2585 15355102U, // MVE_VSUBi8
2586 942752751U, // MVE_WLSTP_16
2587 942751998U, // MVE_WLSTP_32
2588 942752360U, // MVE_WLSTP_64
2589 942753409U, // MVE_WLSTP_8
2590 2658555U, // MVNi
2591 2658555U, // MVNr
2592 2633979U, // MVNsi
2593 2691323U, // MVNsr
2594 942752186U, // NEON_VMAXNMNDf
2595 942753081U, // NEON_VMAXNMNDh
2596 942752186U, // NEON_VMAXNMNQf
2597 942753081U, // NEON_VMAXNMNQh
2598 942752174U, // NEON_VMINNMNDf
2599 942753069U, // NEON_VMINNMNDh
2600 942752174U, // NEON_VMINNMNQf
2601 942753069U, // NEON_VMINNMNQh
2602 2634215U, // ORRri
2603 2634215U, // ORRrr
2604 2691559U, // ORRrsi
2605 78311U, // ORRrsr
2606 2667156U, // PKHBT
2607 2665639U, // PKHTB
2608 264176U, // PLDWi12
2609 272368U, // PLDWrs
2610 264010U, // PLDi12
2611 272202U, // PLDrs
2612 264056U, // PLIi12
2613 272248U, // PLIrs
2614 2682235U, // QADD
2615 2681301U, // QADD16
2616 2681404U, // QADD8
2617 2684352U, // QASX
2618 2682209U, // QDADD
2619 2682060U, // QDSUB
2620 2684098U, // QSAX
2621 2682073U, // QSUB
2622 2681263U, // QSUB16
2623 2681365U, // QSUB8
2624 2650847U, // RBIT
2625 2651171U, // REV
2626 2648569U, // REV16
2627 2649787U, // REVSH
2628 4802283U, // RFEDA
2629 25249515U, // RFEDA_UPD
2630 4802314U, // RFEDB
2631 25249546U, // RFEDB_UPD
2632 4802290U, // RFEIA
2633 25249522U, // RFEIA_UPD
2634 4802321U, // RFEIB
2635 25249553U, // RFEIB_UPD
2636 2632856U, // RSBri
2637 2632856U, // RSBrr
2638 2690200U, // RSBrsi
2639 76952U, // RSBrsr
2640 2633015U, // RSCri
2641 2633015U, // RSCrr
2642 2690359U, // RSCrsi
2643 77111U, // RSCrsr
2644 2681308U, // SADD16
2645 2681410U, // SADD8
2646 2684357U, // SASX
2647 3215U, // SB
2648 2632974U, // SBCri
2649 2632974U, // SBCrr
2650 2690318U, // SBCrsi
2651 77070U, // SBCrsr
2652 2667866U, // SBFX
2653 2683943U, // SDIV
2654 2682754U, // SEL
2655 280399U, // SETEND
2656 4802460U, // SETPAN
2657 875643072U, // SHA1C
2658 942751946U, // SHA1H
2659 875643104U, // SHA1M
2660 875643114U, // SHA1P
2661 875642927U, // SHA1SU0
2662 875642993U, // SHA1SU1
2663 875643092U, // SHA256H
2664 875643039U, // SHA256H2
2665 875642939U, // SHA256SU0
2666 875643005U, // SHA256SU1
2667 2681284U, // SHADD16
2668 2681389U, // SHADD8
2669 2684339U, // SHASX
2670 2684085U, // SHSAX
2671 2681246U, // SHSUB16
2672 2681350U, // SHSUB8
2673 2731306U, // SMC
2674 2665419U, // SMLABB
2675 2667149U, // SMLABT
2676 2665795U, // SMLAD
2677 2667792U, // SMLADX
2678 290630U, // SMLAL
2679 2755538U, // SMLALBB
2680 2757274U, // SMLALBT
2681 2755973U, // SMLALD
2682 2757918U, // SMLALDX
2683 2755757U, // SMLALTB
2684 2757516U, // SMLALTT
2685 2665632U, // SMLATB
2686 2667397U, // SMLATT
2687 2665699U, // SMLAWB
2688 2667451U, // SMLAWT
2689 2665896U, // SMLSD
2690 2667822U, // SMLSDX
2691 2755984U, // SMLSLD
2692 2757926U, // SMLSLDX
2693 2665265U, // SMMLA
2694 2666911U, // SMMLAR
2695 2667060U, // SMMLS
2696 2666991U, // SMMLSR
2697 2682939U, // SMMUL
2698 2683345U, // SMMULR
2699 2682185U, // SMUAD
2700 2684183U, // SMUADX
2701 2681818U, // SMULBB
2702 2683554U, // SMULBT
2703 2691052U, // SMULL
2704 2682037U, // SMULTB
2705 2683796U, // SMULTT
2706 2682090U, // SMULWB
2707 2683842U, // SMULWT
2708 2682286U, // SMUSD
2709 2684213U, // SMUSDX
2710 4802618U, // SRSDA
2711 4802570U, // SRSDA_UPD
2712 4802640U, // SRSDB
2713 4802594U, // SRSDB_UPD
2714 4802629U, // SRSIA
2715 4802582U, // SRSIA_UPD
2716 4802651U, // SRSIB
2717 4802606U, // SRSIB_UPD
2718 2667134U, // SSAT
2719 2681322U, // SSAT16
2720 2684103U, // SSAX
2721 2681270U, // SSUB16
2722 2681371U, // SSUB8
2723 1620223881U, // STC2L_OFFSET
2724 1687332745U, // STC2L_OPTION
2725 1687332745U, // STC2L_POST
2726 1754441609U, // STC2L_PRE
2727 1620222521U, // STC2_OFFSET
2728 1687331385U, // STC2_OPTION
2729 1687331385U, // STC2_POST
2730 1754440249U, // STC2_PRE
2731 1344843624U, // STCL_OFFSET
2732 1344843624U, // STCL_OPTION
2733 1344843624U, // STCL_POST
2734 1344843624U, // STCL_PRE
2735 1344843067U, // STC_OFFSET
2736 1344843067U, // STC_OPTION
2737 1344843067U, // STC_POST
2738 1344843067U, // STC_PRE
2739 2650161U, // STL
2740 2649122U, // STLB
2741 2684226U, // STLEX
2742 2682104U, // STLEXB
2743 2682299U, // STLEXD
2744 2682600U, // STLEXH
2745 2649701U, // STLH
2746 2730739U, // STMDA
2747 942172915U, // STMDA_UPD
2748 2730995U, // STMDB
2749 942173171U, // STMDB_UPD
2750 2732151U, // STMIA
2751 942174327U, // STMIA_UPD
2752 2731013U, // STMIB
2753 942173189U, // STMIB_UPD
2754 942199471U, // STRBT_POST_IMM
2755 942199471U, // STRBT_POST_REG
2756 942197897U, // STRB_POST_IMM
2757 942197897U, // STRB_POST_REG
2758 942189705U, // STRB_PRE_IMM
2759 942197897U, // STRB_PRE_REG
2760 2681993U, // STRBi12
2761 2665609U, // STRBrs
2762 2674083U, // STRD
2763 942280099U, // STRD_POST
2764 942280099U, // STRD_PRE
2765 2684244U, // STREX
2766 2682118U, // STREXB
2767 2682313U, // STREXD
2768 2682614U, // STREXH
2769 2666127U, // STRH
2770 942191314U, // STRHTi
2771 942199506U, // STRHTr
2772 942198415U, // STRH_POST
2773 942198415U, // STRH_PRE
2774 942199670U, // STRT_POST_IMM
2775 942199670U, // STRT_POST_REG
2776 942199305U, // STR_POST_IMM
2777 942199305U, // STR_POST_REG
2778 942191113U, // STR_PRE_IMM
2779 942199305U, // STR_PRE_REG
2780 2683401U, // STRi12
2781 2667017U, // STRrs
2782 2632910U, // SUBri
2783 2632910U, // SUBrr
2784 2690254U, // SUBrsi
2785 77006U, // SUBrsr
2786 2731327U, // SVC
2787 2683277U, // SWP
2788 2681981U, // SWPB
2789 2665407U, // SXTAB
2790 2664832U, // SXTAB16
2791 2666031U, // SXTAH
2792 2682050U, // SXTB
2793 2681232U, // SXTB16
2794 2682561U, // SXTH
2795 2650523U, // TEQri
2796 2650523U, // TEQrr
2797 2683291U, // TEQrsi
2798 2666907U, // TEQrsr
2799 4364U, // TRAP
2800 4364U, // TRAPNaCl
2801 296743U, // TSB
2802 2651009U, // TSTri
2803 2651009U, // TSTrr
2804 2683777U, // TSTrsi
2805 2667393U, // TSTrsr
2806 2681315U, // UADD16
2807 2681416U, // UADD8
2808 2684362U, // UASX
2809 2667871U, // UBFX
2810 4802395U, // UDF
2811 2683948U, // UDIV
2812 2681292U, // UHADD16
2813 2681396U, // UHADD8
2814 2684345U, // UHASX
2815 2684091U, // UHSAX
2816 2681254U, // UHSUB16
2817 2681357U, // UHSUB8
2818 2756395U, // UMAAL
2819 290636U, // UMLAL
2820 2691058U, // UMULL
2821 2681300U, // UQADD16
2822 2681403U, // UQADD8
2823 2684351U, // UQASX
2824 2684097U, // UQSAX
2825 2681262U, // UQSUB16
2826 2681364U, // UQSUB8
2827 2681383U, // USAD8
2828 2664959U, // USADA8
2829 2667139U, // USAT
2830 2681329U, // USAT16
2831 2684108U, // USAX
2832 2681277U, // USUB16
2833 2681377U, // USUB8
2834 2665413U, // UXTAB
2835 2664840U, // UXTAB16
2836 2666037U, // UXTAH
2837 2682055U, // UXTB
2838 2681239U, // UXTB16
2839 2682566U, // UXTH
2840 11579185U, // VABALsv2i64
2841 11054897U, // VABALsv4i32
2842 12103473U, // VABALsv8i16
2843 13152049U, // VABALuv2i64
2844 12627761U, // VABALuv4i32
2845 13676337U, // VABALuv8i16
2846 12102354U, // VABAsv16i8
2847 11578066U, // VABAsv2i32
2848 11053778U, // VABAsv4i16
2849 11578066U, // VABAsv4i32
2850 11053778U, // VABAsv8i16
2851 12102354U, // VABAsv8i8
2852 13675218U, // VABAuv16i8
2853 13150930U, // VABAuv2i32
2854 12626642U, // VABAuv4i16
2855 13150930U, // VABAuv4i32
2856 12626642U, // VABAuv8i16
2857 13675218U, // VABAuv8i8
2858 11595629U, // VABDLsv2i64
2859 11071341U, // VABDLsv4i32
2860 12119917U, // VABDLsv8i16
2861 13168493U, // VABDLuv2i64
2862 12644205U, // VABDLuv4i32
2863 13692781U, // VABDLuv8i16
2864 8449359U, // VABDfd
2865 8449359U, // VABDfq
2866 7925071U, // VABDhd
2867 7925071U, // VABDhq
2868 12119375U, // VABDsv16i8
2869 11595087U, // VABDsv2i32
2870 11070799U, // VABDsv4i16
2871 11595087U, // VABDsv4i32
2872 11070799U, // VABDsv8i16
2873 12119375U, // VABDsv8i8
2874 13692239U, // VABDuv16i8
2875 13167951U, // VABDuv2i32
2876 12643663U, // VABDuv4i16
2877 13167951U, // VABDuv4i32
2878 12643663U, // VABDuv8i16
2879 13692239U, // VABDuv8i8
2880 1282437669U, // VABSD
2881 7893541U, // VABSH
2882 8417829U, // VABSS
2883 8417829U, // VABSfd
2884 8417829U, // VABSfq
2885 7893541U, // VABShd
2886 7893541U, // VABShq
2887 12087845U, // VABSv16i8
2888 11563557U, // VABSv2i32
2889 11039269U, // VABSv4i16
2890 11563557U, // VABSv4i32
2891 11039269U, // VABSv8i16
2892 12087845U, // VABSv8i8
2893 8449488U, // VACGEfd
2894 8449488U, // VACGEfq
2895 7925200U, // VACGEhd
2896 7925200U, // VACGEhq
2897 8450753U, // VACGTfd
2898 8450753U, // VACGTfq
2899 7926465U, // VACGThd
2900 7926465U, // VACGThq
2901 1282469248U, // VADDD
2902 7925120U, // VADDH
2903 962654360U, // VADDHNv2i32
2904 14217368U, // VADDHNv4i16
2905 14741656U, // VADDHNv8i8
2906 11595642U, // VADDLsv2i64
2907 11071354U, // VADDLsv4i32
2908 12119930U, // VADDLsv8i16
2909 13168506U, // VADDLuv2i64
2910 12644218U, // VADDLuv4i32
2911 13692794U, // VADDLuv8i16
2912 8449408U, // VADDS
2913 11596900U, // VADDWsv2i64
2914 11072612U, // VADDWsv4i32
2915 12121188U, // VADDWsv8i16
2916 13169764U, // VADDWuv2i64
2917 12645476U, // VADDWuv4i32
2918 13694052U, // VADDWuv8i16
2919 8449408U, // VADDfd
2920 8449408U, // VADDfq
2921 7925120U, // VADDhd
2922 7925120U, // VADDhq
2923 15265152U, // VADDv16i8
2924 962653568U, // VADDv1i64
2925 14216576U, // VADDv2i32
2926 962653568U, // VADDv2i64
2927 14740864U, // VADDv4i16
2928 14216576U, // VADDv4i32
2929 14740864U, // VADDv8i16
2930 15265152U, // VADDv8i8
2931 2682263U, // VANDd
2932 2682263U, // VANDq
2933 1010394566U, // VBF16MALBQ
2934 1010394566U, // VBF16MALBQI
2935 1010394578U, // VBF16MALTQ
2936 1010394578U, // VBF16MALTQI
2937 2682143U, // VBICd
2938 14216479U, // VBICiv2i32
2939 14740767U, // VBICiv4i16
2940 14216479U, // VBICiv4i32
2941 14740767U, // VBICiv8i16
2942 2682143U, // VBICq
2943 2665976U, // VBIFd
2944 2665976U, // VBIFq
2945 2667236U, // VBITd
2946 2667236U, // VBITq
2947 2666526U, // VBSLd
2948 2666526U, // VBSLq
2949 0U, // VBSPd
2950 0U, // VBSPq
2951 942752151U, // VCADDv2f32
2952 942753024U, // VCADDv4f16
2953 942752151U, // VCADDv4f32
2954 942753024U, // VCADDv8f16
2955 8450454U, // VCEQfd
2956 8450454U, // VCEQfq
2957 7926166U, // VCEQhd
2958 7926166U, // VCEQhq
2959 15266198U, // VCEQv16i8
2960 14217622U, // VCEQv2i32
2961 14741910U, // VCEQv4i16
2962 14217622U, // VCEQv4i32
2963 14741910U, // VCEQv8i16
2964 15266198U, // VCEQv8i8
2965 15233430U, // VCEQzv16i8
2966 8417686U, // VCEQzv2f32
2967 14184854U, // VCEQzv2i32
2968 7893398U, // VCEQzv4f16
2969 8417686U, // VCEQzv4f32
2970 14709142U, // VCEQzv4i16
2971 14184854U, // VCEQzv4i32
2972 7893398U, // VCEQzv8f16
2973 14709142U, // VCEQzv8i16
2974 15233430U, // VCEQzv8i8
2975 8449494U, // VCGEfd
2976 8449494U, // VCGEfq
2977 7925206U, // VCGEhd
2978 7925206U, // VCGEhq
2979 12119510U, // VCGEsv16i8
2980 11595222U, // VCGEsv2i32
2981 11070934U, // VCGEsv4i16
2982 11595222U, // VCGEsv4i32
2983 11070934U, // VCGEsv8i16
2984 12119510U, // VCGEsv8i8
2985 13692374U, // VCGEuv16i8
2986 13168086U, // VCGEuv2i32
2987 12643798U, // VCGEuv4i16
2988 13168086U, // VCGEuv4i32
2989 12643798U, // VCGEuv8i16
2990 13692374U, // VCGEuv8i8
2991 12086742U, // VCGEzv16i8
2992 8416726U, // VCGEzv2f32
2993 11562454U, // VCGEzv2i32
2994 7892438U, // VCGEzv4f16
2995 8416726U, // VCGEzv4f32
2996 11038166U, // VCGEzv4i16
2997 11562454U, // VCGEzv4i32
2998 7892438U, // VCGEzv8f16
2999 11038166U, // VCGEzv8i16
3000 12086742U, // VCGEzv8i8
3001 8450759U, // VCGTfd
3002 8450759U, // VCGTfq
3003 7926471U, // VCGThd
3004 7926471U, // VCGThq
3005 12120775U, // VCGTsv16i8
3006 11596487U, // VCGTsv2i32
3007 11072199U, // VCGTsv4i16
3008 11596487U, // VCGTsv4i32
3009 11072199U, // VCGTsv8i16
3010 12120775U, // VCGTsv8i8
3011 13693639U, // VCGTuv16i8
3012 13169351U, // VCGTuv2i32
3013 12645063U, // VCGTuv4i16
3014 13169351U, // VCGTuv4i32
3015 12645063U, // VCGTuv8i16
3016 13693639U, // VCGTuv8i8
3017 12088007U, // VCGTzv16i8
3018 8417991U, // VCGTzv2f32
3019 11563719U, // VCGTzv2i32
3020 7893703U, // VCGTzv4f16
3021 8417991U, // VCGTzv4f32
3022 11039431U, // VCGTzv4i16
3023 11563719U, // VCGTzv4i32
3024 7893703U, // VCGTzv8f16
3025 11039431U, // VCGTzv8i16
3026 12088007U, // VCGTzv8i8
3027 12086747U, // VCLEzv16i8
3028 8416731U, // VCLEzv2f32
3029 11562459U, // VCLEzv2i32
3030 7892443U, // VCLEzv4f16
3031 8416731U, // VCLEzv4f32
3032 11038171U, // VCLEzv4i16
3033 11562459U, // VCLEzv4i32
3034 7892443U, // VCLEzv8f16
3035 11038171U, // VCLEzv8i16
3036 12086747U, // VCLEzv8i8
3037 12087855U, // VCLSv16i8
3038 11563567U, // VCLSv2i32
3039 11039279U, // VCLSv4i16
3040 11563567U, // VCLSv4i32
3041 11039279U, // VCLSv8i16
3042 12087855U, // VCLSv8i8
3043 12088041U, // VCLTzv16i8
3044 8418025U, // VCLTzv2f32
3045 11563753U, // VCLTzv2i32
3046 7893737U, // VCLTzv4f16
3047 8418025U, // VCLTzv4f32
3048 11039465U, // VCLTzv4i16
3049 11563753U, // VCLTzv4i32
3050 7893737U, // VCLTzv8f16
3051 11039465U, // VCLTzv8i16
3052 12088041U, // VCLTzv8i8
3053 15234556U, // VCLZv16i8
3054 14185980U, // VCLZv2i32
3055 14710268U, // VCLZv4i16
3056 14185980U, // VCLZv4i32
3057 14710268U, // VCLZv8i16
3058 15234556U, // VCLZv8i8
3059 875643264U, // VCMLAv2f32
3060 875643264U, // VCMLAv2f32_indexed
3061 875644137U, // VCMLAv4f16
3062 875644137U, // VCMLAv4f16_indexed
3063 875643264U, // VCMLAv4f32
3064 875643264U, // VCMLAv4f32_indexed
3065 875644137U, // VCMLAv8f16
3066 875644137U, // VCMLAv8f16_indexed
3067 1282437402U, // VCMPD
3068 1282436583U, // VCMPED
3069 7892455U, // VCMPEH
3070 8416743U, // VCMPES
3071 2154933735U, // VCMPEZD
3072 7974375U, // VCMPEZH
3073 8498663U, // VCMPEZS
3074 7893274U, // VCMPH
3075 8417562U, // VCMPS
3076 2154934554U, // VCMPZD
3077 7975194U, // VCMPZH
3078 8499482U, // VCMPZS
3079 1602316U, // VCNTd
3080 1602316U, // VCNTq
3081 942752008U, // VCVTANSDf
3082 942752881U, // VCVTANSDh
3083 942752008U, // VCVTANSQf
3084 942752881U, // VCVTANSQh
3085 942752068U, // VCVTANUDf
3086 942752941U, // VCVTANUDh
3087 942752068U, // VCVTANUQf
3088 942752941U, // VCVTANUQh
3089 942752370U, // VCVTASD
3090 942752761U, // VCVTASH
3091 942752008U, // VCVTASS
3092 942752430U, // VCVTAUD
3093 942752821U, // VCVTAUH
3094 942752068U, // VCVTAUS
3095 25750716U, // VCVTBDH
3096 26242236U, // VCVTBHD
3097 17853628U, // VCVTBHS
3098 888728764U, // VCVTBSH
3099 26768305U, // VCVTDS
3100 942752023U, // VCVTMNSDf
3101 942752896U, // VCVTMNSDh
3102 942752023U, // VCVTMNSQf
3103 942752896U, // VCVTMNSQh
3104 942752083U, // VCVTMNUDf
3105 942752956U, // VCVTMNUDh
3106 942752083U, // VCVTMNUQf
3107 942752956U, // VCVTMNUQh
3108 942752385U, // VCVTMSD
3109 942752776U, // VCVTMSH
3110 942752023U, // VCVTMSS
3111 942752445U, // VCVTMUD
3112 942752836U, // VCVTMUH
3113 942752083U, // VCVTMUS
3114 942752038U, // VCVTNNSDf
3115 942752911U, // VCVTNNSDh
3116 942752038U, // VCVTNNSQf
3117 942752911U, // VCVTNNSQh
3118 942752098U, // VCVTNNUDf
3119 942752971U, // VCVTNNUDh
3120 942752098U, // VCVTNNUQf
3121 942752971U, // VCVTNNUQh
3122 942752400U, // VCVTNSD
3123 942752791U, // VCVTNSH
3124 942752038U, // VCVTNSS
3125 942752460U, // VCVTNUD
3126 942752851U, // VCVTNUH
3127 942752098U, // VCVTNUS
3128 942752053U, // VCVTPNSDf
3129 942752926U, // VCVTPNSDh
3130 942752053U, // VCVTPNSQf
3131 942752926U, // VCVTPNSQh
3132 942752113U, // VCVTPNUDf
3133 942752986U, // VCVTPNUDh
3134 942752113U, // VCVTPNUQf
3135 942752986U, // VCVTPNUQh
3136 942752415U, // VCVTPSD
3137 942752806U, // VCVTPSH
3138 942752053U, // VCVTPSS
3139 942752475U, // VCVTPUD
3140 942752866U, // VCVTPUH
3141 942752113U, // VCVTPUS
3142 27292593U, // VCVTSD
3143 25752479U, // VCVTTDH
3144 26243999U, // VCVTTHD
3145 17855391U, // VCVTTHS
3146 888730527U, // VCVTTSH
3147 955806641U, // VCVTf2h
3148 1227912113U, // VCVTf2sd
3149 1227912113U, // VCVTf2sq
3150 1228960689U, // VCVTf2ud
3151 1228960689U, // VCVTf2uq
3152 1295053745U, // VCVTf2xsd
3153 1295053745U, // VCVTf2xsq
3154 1296102321U, // VCVTf2xud
3155 1296102321U, // VCVTf2xuq
3156 17855409U, // VCVTh2f
3157 1227387825U, // VCVTh2sd
3158 1227387825U, // VCVTh2sq
3159 1228436401U, // VCVTh2ud
3160 1228436401U, // VCVTh2uq
3161 1294529457U, // VCVTh2xsd
3162 1294529457U, // VCVTh2xsq
3163 1295578033U, // VCVTh2xud
3164 1295578033U, // VCVTh2xuq
3165 1226339249U, // VCVTs2fd
3166 1226339249U, // VCVTs2fq
3167 1224766385U, // VCVTs2hd
3168 1224766385U, // VCVTs2hq
3169 1226863537U, // VCVTu2fd
3170 1226863537U, // VCVTu2fq
3171 1225290673U, // VCVTu2hd
3172 1225290673U, // VCVTu2hq
3173 1293480881U, // VCVTxs2fd
3174 1293480881U, // VCVTxs2fq
3175 1291908017U, // VCVTxs2hd
3176 1291908017U, // VCVTxs2hq
3177 1294005169U, // VCVTxu2fd
3178 1294005169U, // VCVTxu2fq
3179 1292432305U, // VCVTxu2hd
3180 1292432305U, // VCVTxu2hq
3181 1282470961U, // VDIVD
3182 7926833U, // VDIVH
3183 8451121U, // VDIVS
3184 553337U, // VDUP16d
3185 553337U, // VDUP16q
3186 1077625U, // VDUP32d
3187 1077625U, // VDUP32q
3188 1601913U, // VDUP8d
3189 1601913U, // VDUP8q
3190 586105U, // VDUPLN16d
3191 586105U, // VDUPLN16q
3192 1110393U, // VDUPLN32d
3193 1110393U, // VDUPLN32q
3194 1634681U, // VDUPLN8d
3195 1634681U, // VDUPLN8q
3196 2683352U, // VEORd
3197 2683352U, // VEORq
3198 570313U, // VEXTd16
3199 1094601U, // VEXTd32
3200 1618889U, // VEXTd8
3201 570313U, // VEXTq16
3202 1094601U, // VEXTq32
3203 15774665U, // VEXTq64
3204 1618889U, // VEXTq8
3205 1282452290U, // VFMAD
3206 7908162U, // VFMAH
3207 942753047U, // VFMALD
3208 942753047U, // VFMALDI
3209 942753047U, // VFMALQ
3210 942753047U, // VFMALQI
3211 8432450U, // VFMAS
3212 8432450U, // VFMAfd
3213 8432450U, // VFMAfq
3214 7908162U, // VFMAhd
3215 7908162U, // VFMAhq
3216 1282454085U, // VFMSD
3217 7909957U, // VFMSH
3218 942753058U, // VFMSLD
3219 942753058U, // VFMSLDI
3220 942753058U, // VFMSLQ
3221 942753058U, // VFMSLQI
3222 8434245U, // VFMSS
3223 8434245U, // VFMSfd
3224 8434245U, // VFMSfq
3225 7909957U, // VFMShd
3226 7909957U, // VFMShq
3227 1282452295U, // VFNMAD
3228 7908167U, // VFNMAH
3229 8432455U, // VFNMAS
3230 1282454090U, // VFNMSD
3231 7909962U, // VFNMSH
3232 8434250U, // VFNMSS
3233 942752526U, // VFP_VMAXNMD
3234 942753081U, // VFP_VMAXNMH
3235 942752186U, // VFP_VMAXNMS
3236 942752514U, // VFP_VMINNMD
3237 942753069U, // VFP_VMINNMH
3238 942752174U, // VFP_VMINNMS
3239 1111123U, // VGETLNi32
3240 11072595U, // VGETLNs16
3241 12121171U, // VGETLNs8
3242 12645459U, // VGETLNu16
3243 13694035U, // VGETLNu8
3244 12119406U, // VHADDsv16i8
3245 11595118U, // VHADDsv2i32
3246 11070830U, // VHADDsv4i16
3247 11595118U, // VHADDsv4i32
3248 11070830U, // VHADDsv8i16
3249 12119406U, // VHADDsv8i8
3250 13692270U, // VHADDuv16i8
3251 13167982U, // VHADDuv2i32
3252 12643694U, // VHADDuv4i16
3253 13167982U, // VHADDuv4i32
3254 12643694U, // VHADDuv8i16
3255 13692270U, // VHADDuv8i8
3256 12119250U, // VHSUBsv16i8
3257 11594962U, // VHSUBsv2i32
3258 11070674U, // VHSUBsv4i16
3259 11594962U, // VHSUBsv4i32
3260 11070674U, // VHSUBsv8i16
3261 12119250U, // VHSUBsv8i8
3262 13692114U, // VHSUBuv16i8
3263 13167826U, // VHSUBuv2i32
3264 12643538U, // VHSUBuv4i16
3265 13167826U, // VHSUBuv4i32
3266 12643538U, // VHSUBuv8i16
3267 13692114U, // VHSUBuv8i8
3268 875644277U, // VINSH
3269 1235776427U, // VJCVT
3270 2215176452U, // VLD1DUPd16
3271 2215160068U, // VLD1DUPd16wb_fixed
3272 2215168260U, // VLD1DUPd16wb_register
3273 2215700740U, // VLD1DUPd32
3274 2215684356U, // VLD1DUPd32wb_fixed
3275 2215692548U, // VLD1DUPd32wb_register
3276 2216225028U, // VLD1DUPd8
3277 2216208644U, // VLD1DUPd8wb_fixed
3278 2216216836U, // VLD1DUPd8wb_register
3279 2282285316U, // VLD1DUPq16
3280 2282268932U, // VLD1DUPq16wb_fixed
3281 2282277124U, // VLD1DUPq16wb_register
3282 2282809604U, // VLD1DUPq32
3283 2282793220U, // VLD1DUPq32wb_fixed
3284 2282801412U, // VLD1DUPq32wb_register
3285 2283333892U, // VLD1DUPq8
3286 2283317508U, // VLD1DUPq8wb_fixed
3287 2283325700U, // VLD1DUPq8wb_register
3288 28363012U, // VLD1LNd16
3289 28616964U, // VLD1LNd16_UPD
3290 28887300U, // VLD1LNd32
3291 29141252U, // VLD1LNd32_UPD
3292 29411588U, // VLD1LNd8
3293 29665540U, // VLD1LNd8_UPD
3294 0U, // VLD1LNq16Pseudo
3295 0U, // VLD1LNq16Pseudo_UPD
3296 0U, // VLD1LNq32Pseudo
3297 0U, // VLD1LNq32Pseudo_UPD
3298 0U, // VLD1LNq8Pseudo
3299 0U, // VLD1LNq8Pseudo_UPD
3300 2349394180U, // VLD1d16
3301 537454852U, // VLD1d16Q
3302 0U, // VLD1d16QPseudo
3303 0U, // VLD1d16QPseudoWB_fixed
3304 0U, // VLD1d16QPseudoWB_register
3305 537438468U, // VLD1d16Qwb_fixed
3306 537446660U, // VLD1d16Qwb_register
3307 269019396U, // VLD1d16T
3308 0U, // VLD1d16TPseudo
3309 0U, // VLD1d16TPseudoWB_fixed
3310 0U, // VLD1d16TPseudoWB_register
3311 269003012U, // VLD1d16Twb_fixed
3312 269011204U, // VLD1d16Twb_register
3313 2349377796U, // VLD1d16wb_fixed
3314 2349385988U, // VLD1d16wb_register
3315 2349918468U, // VLD1d32
3316 537979140U, // VLD1d32Q
3317 0U, // VLD1d32QPseudo
3318 0U, // VLD1d32QPseudoWB_fixed
3319 0U, // VLD1d32QPseudoWB_register
3320 537962756U, // VLD1d32Qwb_fixed
3321 537970948U, // VLD1d32Qwb_register
3322 269543684U, // VLD1d32T
3323 0U, // VLD1d32TPseudo
3324 0U, // VLD1d32TPseudoWB_fixed
3325 0U, // VLD1d32TPseudoWB_register
3326 269527300U, // VLD1d32Twb_fixed
3327 269535492U, // VLD1d32Twb_register
3328 2349902084U, // VLD1d32wb_fixed
3329 2349910276U, // VLD1d32wb_register
3330 2364598532U, // VLD1d64
3331 552659204U, // VLD1d64Q
3332 0U, // VLD1d64QPseudo
3333 0U, // VLD1d64QPseudoWB_fixed
3334 0U, // VLD1d64QPseudoWB_register
3335 552642820U, // VLD1d64Qwb_fixed
3336 552651012U, // VLD1d64Qwb_register
3337 284223748U, // VLD1d64T
3338 0U, // VLD1d64TPseudo
3339 0U, // VLD1d64TPseudoWB_fixed
3340 0U, // VLD1d64TPseudoWB_register
3341 284207364U, // VLD1d64Twb_fixed
3342 284215556U, // VLD1d64Twb_register
3343 2364582148U, // VLD1d64wb_fixed
3344 2364590340U, // VLD1d64wb_register
3345 2350442756U, // VLD1d8
3346 538503428U, // VLD1d8Q
3347 0U, // VLD1d8QPseudo
3348 0U, // VLD1d8QPseudoWB_fixed
3349 0U, // VLD1d8QPseudoWB_register
3350 538487044U, // VLD1d8Qwb_fixed
3351 538495236U, // VLD1d8Qwb_register
3352 270067972U, // VLD1d8T
3353 0U, // VLD1d8TPseudo
3354 0U, // VLD1d8TPseudoWB_fixed
3355 0U, // VLD1d8TPseudoWB_register
3356 270051588U, // VLD1d8Twb_fixed
3357 270059780U, // VLD1d8Twb_register
3358 2350426372U, // VLD1d8wb_fixed
3359 2350434564U, // VLD1d8wb_register
3360 2416503044U, // VLD1q16
3361 0U, // VLD1q16HighQPseudo
3362 0U, // VLD1q16HighQPseudo_UPD
3363 0U, // VLD1q16HighTPseudo
3364 0U, // VLD1q16HighTPseudo_UPD
3365 0U, // VLD1q16LowQPseudo_UPD
3366 0U, // VLD1q16LowTPseudo_UPD
3367 2416486660U, // VLD1q16wb_fixed
3368 2416494852U, // VLD1q16wb_register
3369 2417027332U, // VLD1q32
3370 0U, // VLD1q32HighQPseudo
3371 0U, // VLD1q32HighQPseudo_UPD
3372 0U, // VLD1q32HighTPseudo
3373 0U, // VLD1q32HighTPseudo_UPD
3374 0U, // VLD1q32LowQPseudo_UPD
3375 0U, // VLD1q32LowTPseudo_UPD
3376 2417010948U, // VLD1q32wb_fixed
3377 2417019140U, // VLD1q32wb_register
3378 2431707396U, // VLD1q64
3379 0U, // VLD1q64HighQPseudo
3380 0U, // VLD1q64HighQPseudo_UPD
3381 0U, // VLD1q64HighTPseudo
3382 0U, // VLD1q64HighTPseudo_UPD
3383 0U, // VLD1q64LowQPseudo_UPD
3384 0U, // VLD1q64LowTPseudo_UPD
3385 2431691012U, // VLD1q64wb_fixed
3386 2431699204U, // VLD1q64wb_register
3387 2417551620U, // VLD1q8
3388 0U, // VLD1q8HighQPseudo
3389 0U, // VLD1q8HighQPseudo_UPD
3390 0U, // VLD1q8HighTPseudo
3391 0U, // VLD1q8HighTPseudo_UPD
3392 0U, // VLD1q8LowQPseudo_UPD
3393 0U, // VLD1q8LowTPseudo_UPD
3394 2417535236U, // VLD1q8wb_fixed
3395 2417543428U, // VLD1q8wb_register
3396 2282285365U, // VLD2DUPd16
3397 2282268981U, // VLD2DUPd16wb_fixed
3398 2282277173U, // VLD2DUPd16wb_register
3399 2483611957U, // VLD2DUPd16x2
3400 2483595573U, // VLD2DUPd16x2wb_fixed
3401 2483603765U, // VLD2DUPd16x2wb_register
3402 2282809653U, // VLD2DUPd32
3403 2282793269U, // VLD2DUPd32wb_fixed
3404 2282801461U, // VLD2DUPd32wb_register
3405 2484136245U, // VLD2DUPd32x2
3406 2484119861U, // VLD2DUPd32x2wb_fixed
3407 2484128053U, // VLD2DUPd32x2wb_register
3408 2283333941U, // VLD2DUPd8
3409 2283317557U, // VLD2DUPd8wb_fixed
3410 2283325749U, // VLD2DUPd8wb_register
3411 2484660533U, // VLD2DUPd8x2
3412 2484644149U, // VLD2DUPd8x2wb_fixed
3413 2484652341U, // VLD2DUPd8x2wb_register
3414 0U, // VLD2DUPq16EvenPseudo
3415 0U, // VLD2DUPq16OddPseudo
3416 0U, // VLD2DUPq16OddPseudoWB_fixed
3417 0U, // VLD2DUPq16OddPseudoWB_register
3418 0U, // VLD2DUPq32EvenPseudo
3419 0U, // VLD2DUPq32OddPseudo
3420 0U, // VLD2DUPq32OddPseudoWB_fixed
3421 0U, // VLD2DUPq32OddPseudoWB_register
3422 0U, // VLD2DUPq8EvenPseudo
3423 0U, // VLD2DUPq8OddPseudo
3424 0U, // VLD2DUPq8OddPseudoWB_fixed
3425 0U, // VLD2DUPq8OddPseudoWB_register
3426 28617013U, // VLD2LNd16
3427 0U, // VLD2LNd16Pseudo
3428 0U, // VLD2LNd16Pseudo_UPD
3429 28625205U, // VLD2LNd16_UPD
3430 29141301U, // VLD2LNd32
3431 0U, // VLD2LNd32Pseudo
3432 0U, // VLD2LNd32Pseudo_UPD
3433 29149493U, // VLD2LNd32_UPD
3434 29665589U, // VLD2LNd8
3435 0U, // VLD2LNd8Pseudo
3436 0U, // VLD2LNd8Pseudo_UPD
3437 29673781U, // VLD2LNd8_UPD
3438 28617013U, // VLD2LNq16
3439 0U, // VLD2LNq16Pseudo
3440 0U, // VLD2LNq16Pseudo_UPD
3441 28625205U, // VLD2LNq16_UPD
3442 29141301U, // VLD2LNq32
3443 0U, // VLD2LNq32Pseudo
3444 0U, // VLD2LNq32Pseudo_UPD
3445 29149493U, // VLD2LNq32_UPD
3446 2550720821U, // VLD2b16
3447 2550704437U, // VLD2b16wb_fixed
3448 2550712629U, // VLD2b16wb_register
3449 2551245109U, // VLD2b32
3450 2551228725U, // VLD2b32wb_fixed
3451 2551236917U, // VLD2b32wb_register
3452 2551769397U, // VLD2b8
3453 2551753013U, // VLD2b8wb_fixed
3454 2551761205U, // VLD2b8wb_register
3455 2416503093U, // VLD2d16
3456 2416486709U, // VLD2d16wb_fixed
3457 2416494901U, // VLD2d16wb_register
3458 2417027381U, // VLD2d32
3459 2417010997U, // VLD2d32wb_fixed
3460 2417019189U, // VLD2d32wb_register
3461 2417551669U, // VLD2d8
3462 2417535285U, // VLD2d8wb_fixed
3463 2417543477U, // VLD2d8wb_register
3464 537454901U, // VLD2q16
3465 0U, // VLD2q16Pseudo
3466 0U, // VLD2q16PseudoWB_fixed
3467 0U, // VLD2q16PseudoWB_register
3468 537438517U, // VLD2q16wb_fixed
3469 537446709U, // VLD2q16wb_register
3470 537979189U, // VLD2q32
3471 0U, // VLD2q32Pseudo
3472 0U, // VLD2q32PseudoWB_fixed
3473 0U, // VLD2q32PseudoWB_register
3474 537962805U, // VLD2q32wb_fixed
3475 537970997U, // VLD2q32wb_register
3476 538503477U, // VLD2q8
3477 0U, // VLD2q8Pseudo
3478 0U, // VLD2q8PseudoWB_fixed
3479 0U, // VLD2q8PseudoWB_register
3480 538487093U, // VLD2q8wb_fixed
3481 538495285U, // VLD2q8wb_register
3482 28363098U, // VLD3DUPd16
3483 0U, // VLD3DUPd16Pseudo
3484 0U, // VLD3DUPd16Pseudo_UPD
3485 28617050U, // VLD3DUPd16_UPD
3486 28887386U, // VLD3DUPd32
3487 0U, // VLD3DUPd32Pseudo
3488 0U, // VLD3DUPd32Pseudo_UPD
3489 29141338U, // VLD3DUPd32_UPD
3490 29411674U, // VLD3DUPd8
3491 0U, // VLD3DUPd8Pseudo
3492 0U, // VLD3DUPd8Pseudo_UPD
3493 29665626U, // VLD3DUPd8_UPD
3494 28363098U, // VLD3DUPq16
3495 0U, // VLD3DUPq16EvenPseudo
3496 0U, // VLD3DUPq16OddPseudo
3497 0U, // VLD3DUPq16OddPseudo_UPD
3498 28617050U, // VLD3DUPq16_UPD
3499 28887386U, // VLD3DUPq32
3500 0U, // VLD3DUPq32EvenPseudo
3501 0U, // VLD3DUPq32OddPseudo
3502 0U, // VLD3DUPq32OddPseudo_UPD
3503 29141338U, // VLD3DUPq32_UPD
3504 29411674U, // VLD3DUPq8
3505 0U, // VLD3DUPq8EvenPseudo
3506 0U, // VLD3DUPq8OddPseudo
3507 0U, // VLD3DUPq8OddPseudo_UPD
3508 29665626U, // VLD3DUPq8_UPD
3509 28625242U, // VLD3LNd16
3510 0U, // VLD3LNd16Pseudo
3511 0U, // VLD3LNd16Pseudo_UPD
3512 28633434U, // VLD3LNd16_UPD
3513 29149530U, // VLD3LNd32
3514 0U, // VLD3LNd32Pseudo
3515 0U, // VLD3LNd32Pseudo_UPD
3516 29157722U, // VLD3LNd32_UPD
3517 29673818U, // VLD3LNd8
3518 0U, // VLD3LNd8Pseudo
3519 0U, // VLD3LNd8Pseudo_UPD
3520 29682010U, // VLD3LNd8_UPD
3521 28625242U, // VLD3LNq16
3522 0U, // VLD3LNq16Pseudo
3523 0U, // VLD3LNq16Pseudo_UPD
3524 28633434U, // VLD3LNq16_UPD
3525 29149530U, // VLD3LNq32
3526 0U, // VLD3LNq32Pseudo
3527 0U, // VLD3LNq32Pseudo_UPD
3528 29157722U, // VLD3LNq32_UPD
3529 28363098U, // VLD3d16
3530 0U, // VLD3d16Pseudo
3531 0U, // VLD3d16Pseudo_UPD
3532 28617050U, // VLD3d16_UPD
3533 28887386U, // VLD3d32
3534 0U, // VLD3d32Pseudo
3535 0U, // VLD3d32Pseudo_UPD
3536 29141338U, // VLD3d32_UPD
3537 29411674U, // VLD3d8
3538 0U, // VLD3d8Pseudo
3539 0U, // VLD3d8Pseudo_UPD
3540 29665626U, // VLD3d8_UPD
3541 28363098U, // VLD3q16
3542 0U, // VLD3q16Pseudo_UPD
3543 28617050U, // VLD3q16_UPD
3544 0U, // VLD3q16oddPseudo
3545 0U, // VLD3q16oddPseudo_UPD
3546 28887386U, // VLD3q32
3547 0U, // VLD3q32Pseudo_UPD
3548 29141338U, // VLD3q32_UPD
3549 0U, // VLD3q32oddPseudo
3550 0U, // VLD3q32oddPseudo_UPD
3551 29411674U, // VLD3q8
3552 0U, // VLD3q8Pseudo_UPD
3553 29665626U, // VLD3q8_UPD
3554 0U, // VLD3q8oddPseudo
3555 0U, // VLD3q8oddPseudo_UPD
3556 28445046U, // VLD4DUPd16
3557 0U, // VLD4DUPd16Pseudo
3558 0U, // VLD4DUPd16Pseudo_UPD
3559 28641654U, // VLD4DUPd16_UPD
3560 28969334U, // VLD4DUPd32
3561 0U, // VLD4DUPd32Pseudo
3562 0U, // VLD4DUPd32Pseudo_UPD
3563 29165942U, // VLD4DUPd32_UPD
3564 29493622U, // VLD4DUPd8
3565 0U, // VLD4DUPd8Pseudo
3566 0U, // VLD4DUPd8Pseudo_UPD
3567 29690230U, // VLD4DUPd8_UPD
3568 28445046U, // VLD4DUPq16
3569 0U, // VLD4DUPq16EvenPseudo
3570 0U, // VLD4DUPq16OddPseudo
3571 0U, // VLD4DUPq16OddPseudo_UPD
3572 28641654U, // VLD4DUPq16_UPD
3573 28969334U, // VLD4DUPq32
3574 0U, // VLD4DUPq32EvenPseudo
3575 0U, // VLD4DUPq32OddPseudo
3576 0U, // VLD4DUPq32OddPseudo_UPD
3577 29165942U, // VLD4DUPq32_UPD
3578 29493622U, // VLD4DUPq8
3579 0U, // VLD4DUPq8EvenPseudo
3580 0U, // VLD4DUPq8OddPseudo
3581 0U, // VLD4DUPq8OddPseudo_UPD
3582 29690230U, // VLD4DUPq8_UPD
3583 28633462U, // VLD4LNd16
3584 0U, // VLD4LNd16Pseudo
3585 0U, // VLD4LNd16Pseudo_UPD
3586 28649846U, // VLD4LNd16_UPD
3587 29157750U, // VLD4LNd32
3588 0U, // VLD4LNd32Pseudo
3589 0U, // VLD4LNd32Pseudo_UPD
3590 29174134U, // VLD4LNd32_UPD
3591 29682038U, // VLD4LNd8
3592 0U, // VLD4LNd8Pseudo
3593 0U, // VLD4LNd8Pseudo_UPD
3594 29698422U, // VLD4LNd8_UPD
3595 28633462U, // VLD4LNq16
3596 0U, // VLD4LNq16Pseudo
3597 0U, // VLD4LNq16Pseudo_UPD
3598 28649846U, // VLD4LNq16_UPD
3599 29157750U, // VLD4LNq32
3600 0U, // VLD4LNq32Pseudo
3601 0U, // VLD4LNq32Pseudo_UPD
3602 29174134U, // VLD4LNq32_UPD
3603 28445046U, // VLD4d16
3604 0U, // VLD4d16Pseudo
3605 0U, // VLD4d16Pseudo_UPD
3606 28641654U, // VLD4d16_UPD
3607 28969334U, // VLD4d32
3608 0U, // VLD4d32Pseudo
3609 0U, // VLD4d32Pseudo_UPD
3610 29165942U, // VLD4d32_UPD
3611 29493622U, // VLD4d8
3612 0U, // VLD4d8Pseudo
3613 0U, // VLD4d8Pseudo_UPD
3614 29690230U, // VLD4d8_UPD
3615 28445046U, // VLD4q16
3616 0U, // VLD4q16Pseudo_UPD
3617 28641654U, // VLD4q16_UPD
3618 0U, // VLD4q16oddPseudo
3619 0U, // VLD4q16oddPseudo_UPD
3620 28969334U, // VLD4q32
3621 0U, // VLD4q32Pseudo_UPD
3622 29165942U, // VLD4q32_UPD
3623 0U, // VLD4q32oddPseudo
3624 0U, // VLD4q32oddPseudo_UPD
3625 29493622U, // VLD4q8
3626 0U, // VLD4q8Pseudo_UPD
3627 29690230U, // VLD4q8_UPD
3628 0U, // VLD4q8oddPseudo
3629 0U, // VLD4q8oddPseudo_UPD
3630 942173163U, // VLDMDDB_UPD
3631 2730775U, // VLDMDIA
3632 942172951U, // VLDMDIA_UPD
3633 0U, // VLDMQIA
3634 942173163U, // VLDMSDB_UPD
3635 2730775U, // VLDMSIA
3636 942172951U, // VLDMSIA_UPD
3637 2683310U, // VLDRD
3638 586158U, // VLDRH
3639 2683310U, // VLDRS
3640 2647159214U, // VLDR_FPCXTNS_off
3641 768143790U, // VLDR_FPCXTNS_post
3642 2714300846U, // VLDR_FPCXTNS_pre
3643 2647683502U, // VLDR_FPCXTS_off
3644 768668078U, // VLDR_FPCXTS_post
3645 2714825134U, // VLDR_FPCXTS_pre
3646 2782458286U, // VLDR_FPSCR_NZCVQC_off
3647 1708700078U, // VLDR_FPSCR_NZCVQC_post
3648 2849550766U, // VLDR_FPSCR_NZCVQC_pre
3649 2648732078U, // VLDR_FPSCR_off
3650 769716654U, // VLDR_FPSCR_post
3651 2715873710U, // VLDR_FPSCR_pre
3652 2783506862U, // VLDR_P0_off
3653 1709748654U, // VLDR_P0_post
3654 2850599342U, // VLDR_P0_pre
3655 2649780654U, // VLDR_VPR_off
3656 770765230U, // VLDR_VPR_post
3657 2716922286U, // VLDR_VPR_pre
3658 2732114U, // VLLDM
3659 2732114U, // VLLDM_T2
3660 2732149U, // VLSTM
3661 2732149U, // VLSTM_T2
3662 8451248U, // VMAXfd
3663 8451248U, // VMAXfq
3664 7926960U, // VMAXhd
3665 7926960U, // VMAXhq
3666 12121264U, // VMAXsv16i8
3667 11596976U, // VMAXsv2i32
3668 11072688U, // VMAXsv4i16
3669 11596976U, // VMAXsv4i32
3670 11072688U, // VMAXsv8i16
3671 12121264U, // VMAXsv8i8
3672 13694128U, // VMAXuv16i8
3673 13169840U, // VMAXuv2i32
3674 12645552U, // VMAXuv4i16
3675 13169840U, // VMAXuv4i32
3676 12645552U, // VMAXuv8i16
3677 13694128U, // VMAXuv8i8
3678 8450213U, // VMINfd
3679 8450213U, // VMINfq
3680 7925925U, // VMINhd
3681 7925925U, // VMINhq
3682 12120229U, // VMINsv16i8
3683 11595941U, // VMINsv2i32
3684 11071653U, // VMINsv4i16
3685 11595941U, // VMINsv4i32
3686 11071653U, // VMINsv8i16
3687 12120229U, // VMINsv8i8
3688 13693093U, // VMINuv16i8
3689 13168805U, // VMINuv2i32
3690 12644517U, // VMINuv4i16
3691 13168805U, // VMINuv4i32
3692 12644517U, // VMINuv8i16
3693 13693093U, // VMINuv8i8
3694 1282452285U, // VMLAD
3695 7908157U, // VMLAH
3696 11587410U, // VMLALslsv2i32
3697 11063122U, // VMLALslsv4i16
3698 13160274U, // VMLALsluv2i32
3699 12635986U, // VMLALsluv4i16
3700 11579218U, // VMLALsv2i64
3701 11054930U, // VMLALsv4i32
3702 12103506U, // VMLALsv8i16
3703 13152082U, // VMLALuv2i64
3704 12627794U, // VMLALuv4i32
3705 13676370U, // VMLALuv8i16
3706 8432445U, // VMLAS
3707 8432445U, // VMLAfd
3708 8432445U, // VMLAfq
3709 7908157U, // VMLAhd
3710 7908157U, // VMLAhq
3711 8440637U, // VMLAslfd
3712 8440637U, // VMLAslfq
3713 7916349U, // VMLAslhd
3714 7916349U, // VMLAslhq
3715 14207805U, // VMLAslv2i32
3716 14732093U, // VMLAslv4i16
3717 14207805U, // VMLAslv4i32
3718 14732093U, // VMLAslv8i16
3719 15248189U, // VMLAv16i8
3720 14199613U, // VMLAv2i32
3721 14723901U, // VMLAv4i16
3722 14199613U, // VMLAv4i32
3723 14723901U, // VMLAv8i16
3724 15248189U, // VMLAv8i8
3725 1282454080U, // VMLSD
3726 7909952U, // VMLSH
3727 11587627U, // VMLSLslsv2i32
3728 11063339U, // VMLSLslsv4i16
3729 13160491U, // VMLSLsluv2i32
3730 12636203U, // VMLSLsluv4i16
3731 11579435U, // VMLSLsv2i64
3732 11055147U, // VMLSLsv4i32
3733 12103723U, // VMLSLsv8i16
3734 13152299U, // VMLSLuv2i64
3735 12628011U, // VMLSLuv4i32
3736 13676587U, // VMLSLuv8i16
3737 8434240U, // VMLSS
3738 8434240U, // VMLSfd
3739 8434240U, // VMLSfq
3740 7909952U, // VMLShd
3741 7909952U, // VMLShq
3742 8442432U, // VMLSslfd
3743 8442432U, // VMLSslfq
3744 7918144U, // VMLSslhd
3745 7918144U, // VMLSslhq
3746 14209600U, // VMLSslv2i32
3747 14733888U, // VMLSslv4i16
3748 14209600U, // VMLSslv4i32
3749 14733888U, // VMLSslv8i16
3750 15249984U, // VMLSv16i8
3751 14201408U, // VMLSv2i32
3752 14725696U, // VMLSv4i16
3753 14201408U, // VMLSv4i32
3754 14725696U, // VMLSv8i16
3755 15249984U, // VMLSv8i8
3756 1010394554U, // VMMLA
3757 1282438227U, // VMOVD
3758 2683987U, // VMOVDRR
3759 942753187U, // VMOVH
3760 7894099U, // VMOVHR
3761 11563084U, // VMOVLsv2i64
3762 11038796U, // VMOVLsv4i32
3763 12087372U, // VMOVLsv8i16
3764 13135948U, // VMOVLuv2i64
3765 12611660U, // VMOVLuv4i32
3766 13660236U, // VMOVLuv8i16
3767 962621702U, // VMOVNv2i32
3768 14184710U, // VMOVNv4i16
3769 14708998U, // VMOVNv8i8
3770 7894099U, // VMOVRH
3771 2683987U, // VMOVRRD
3772 2667603U, // VMOVRRS
3773 2651219U, // VMOVRS
3774 8418387U, // VMOVS
3775 2651219U, // VMOVSR
3776 2667603U, // VMOVSRR
3777 15234131U, // VMOVv16i8
3778 2103473235U, // VMOVv1i64
3779 8418387U, // VMOVv2f32
3780 14185555U, // VMOVv2i32
3781 2103473235U, // VMOVv2i64
3782 8418387U, // VMOVv4f32
3783 14709843U, // VMOVv4i16
3784 14185555U, // VMOVv4i32
3785 14709843U, // VMOVv8i16
3786 15234131U, // VMOVv8i8
3787 2732642U, // VMRS
3788 2732642U, // VMRS_FPCXTNS
3789 2732642U, // VMRS_FPCXTS
3790 2732642U, // VMRS_FPEXC
3791 2732642U, // VMRS_FPINST
3792 2732642U, // VMRS_FPINST2
3793 2650722U, // VMRS_FPSCR_NZCVQC
3794 2732642U, // VMRS_FPSID
3795 2732642U, // VMRS_MVFR0
3796 2732642U, // VMRS_MVFR1
3797 2732642U, // VMRS_MVFR2
3798 2650722U, // VMRS_P0
3799 2732642U, // VMRS_VPR
3800 31568374U, // VMSR
3801 29995510U, // VMSR_FPCXTNS
3802 30519798U, // VMSR_FPCXTS
3803 33141238U, // VMSR_FPEXC
3804 33665526U, // VMSR_FPINST
3805 34189814U, // VMSR_FPINST2
3806 970486262U, // VMSR_FPSCR_NZCVQC
3807 34714102U, // VMSR_FPSID
3808 971534838U, // VMSR_P0
3809 32616950U, // VMSR_VPR
3810 1282469959U, // VMULD
3811 7925831U, // VMULH
3812 942752610U, // VMULLp64
3813 24178680U, // VMULLp8
3814 11579384U, // VMULLslsv2i32
3815 11055096U, // VMULLslsv4i16
3816 13152248U, // VMULLsluv2i32
3817 12627960U, // VMULLsluv4i16
3818 11595768U, // VMULLsv2i64
3819 11071480U, // VMULLsv4i32
3820 12120056U, // VMULLsv8i16
3821 13168632U, // VMULLuv2i64
3822 12644344U, // VMULLuv4i32
3823 13692920U, // VMULLuv8i16
3824 8450119U, // VMULS
3825 8450119U, // VMULfd
3826 8450119U, // VMULfq
3827 7925831U, // VMULhd
3828 7925831U, // VMULhq
3829 24178759U, // VMULpd
3830 24178759U, // VMULpq
3831 8433735U, // VMULslfd
3832 8433735U, // VMULslfq
3833 7909447U, // VMULslhd
3834 7909447U, // VMULslhq
3835 14200903U, // VMULslv2i32
3836 14725191U, // VMULslv4i16
3837 14200903U, // VMULslv4i32
3838 14725191U, // VMULslv8i16
3839 15265863U, // VMULv16i8
3840 14217287U, // VMULv2i32
3841 14741575U, // VMULv4i16
3842 14217287U, // VMULv4i32
3843 14741575U, // VMULv8i16
3844 15265863U, // VMULv8i8
3845 2650362U, // VMVNd
3846 2650362U, // VMVNq
3847 14184698U, // VMVNv2i32
3848 14708986U, // VMVNv4i16
3849 14184698U, // VMVNv4i32
3850 14708986U, // VMVNv8i16
3851 1282436620U, // VNEGD
3852 7892492U, // VNEGH
3853 8416780U, // VNEGS
3854 8416780U, // VNEGf32q
3855 8416780U, // VNEGfd
3856 7892492U, // VNEGhd
3857 7892492U, // VNEGhq
3858 11038220U, // VNEGs16d
3859 11038220U, // VNEGs16q
3860 11562508U, // VNEGs32d
3861 11562508U, // VNEGs32q
3862 12086796U, // VNEGs8d
3863 12086796U, // VNEGs8q
3864 1282452279U, // VNMLAD
3865 7908151U, // VNMLAH
3866 8432439U, // VNMLAS
3867 1282454074U, // VNMLSD
3868 7909946U, // VNMLSH
3869 8434234U, // VNMLSS
3870 1282469953U, // VNMULD
3871 7925825U, // VNMULH
3872 8450113U, // VNMULS
3873 2683082U, // VORNd
3874 2683082U, // VORNq
3875 2683366U, // VORRd
3876 14217702U, // VORRiv2i32
3877 14741990U, // VORRiv4i16
3878 14217702U, // VORRiv4i32
3879 14741990U, // VORRiv8i16
3880 2683366U, // VORRq
3881 12119863U, // VPADALsv16i8
3882 11595575U, // VPADALsv2i32
3883 11071287U, // VPADALsv4i16
3884 11595575U, // VPADALsv4i32
3885 11071287U, // VPADALsv8i16
3886 12119863U, // VPADALsv8i8
3887 13692727U, // VPADALuv16i8
3888 13168439U, // VPADALuv2i32
3889 12644151U, // VPADALuv4i16
3890 13168439U, // VPADALuv4i32
3891 12644151U, // VPADALuv8i16
3892 13692727U, // VPADALuv8i8
3893 12087155U, // VPADDLsv16i8
3894 11562867U, // VPADDLsv2i32
3895 11038579U, // VPADDLsv4i16
3896 11562867U, // VPADDLsv4i32
3897 11038579U, // VPADDLsv8i16
3898 12087155U, // VPADDLsv8i8
3899 13660019U, // VPADDLuv16i8
3900 13135731U, // VPADDLuv2i32
3901 12611443U, // VPADDLuv4i16
3902 13135731U, // VPADDLuv4i32
3903 12611443U, // VPADDLuv8i16
3904 13660019U, // VPADDLuv8i8
3905 8449396U, // VPADDf
3906 7925108U, // VPADDh
3907 14740852U, // VPADDi16
3908 14216564U, // VPADDi32
3909 15265140U, // VPADDi8
3910 8451242U, // VPMAXf
3911 7926954U, // VPMAXh
3912 11072682U, // VPMAXs16
3913 11596970U, // VPMAXs32
3914 12121258U, // VPMAXs8
3915 12645546U, // VPMAXu16
3916 13169834U, // VPMAXu32
3917 13694122U, // VPMAXu8
3918 8450207U, // VPMINf
3919 7925919U, // VPMINh
3920 11071647U, // VPMINs16
3921 11595935U, // VPMINs32
3922 12120223U, // VPMINs8
3923 12644511U, // VPMINu16
3924 13168799U, // VPMINu32
3925 13693087U, // VPMINu8
3926 12087839U, // VQABSv16i8
3927 11563551U, // VQABSv2i32
3928 11039263U, // VQABSv4i16
3929 11563551U, // VQABSv4i32
3930 11039263U, // VQABSv8i16
3931 12087839U, // VQABSv8i8
3932 12119418U, // VQADDsv16i8
3933 974712186U, // VQADDsv1i64
3934 11595130U, // VQADDsv2i32
3935 974712186U, // VQADDsv2i64
3936 11070842U, // VQADDsv4i16
3937 11595130U, // VQADDsv4i32
3938 11070842U, // VQADDsv8i16
3939 12119418U, // VQADDsv8i8
3940 13692282U, // VQADDuv16i8
3941 22605178U, // VQADDuv1i64
3942 13167994U, // VQADDuv2i32
3943 22605178U, // VQADDuv2i64
3944 12643706U, // VQADDuv4i16
3945 13167994U, // VQADDuv4i32
3946 12643706U, // VQADDuv8i16
3947 13692282U, // VQADDuv8i8
3948 11587390U, // VQDMLALslv2i32
3949 11063102U, // VQDMLALslv4i16
3950 11579198U, // VQDMLALv2i64
3951 11054910U, // VQDMLALv4i32
3952 11587619U, // VQDMLSLslv2i32
3953 11063331U, // VQDMLSLslv4i16
3954 11579427U, // VQDMLSLv2i64
3955 11055139U, // VQDMLSLv4i32
3956 11578986U, // VQDMULHslv2i32
3957 11054698U, // VQDMULHslv4i16
3958 11578986U, // VQDMULHslv4i32
3959 11054698U, // VQDMULHslv8i16
3960 11595370U, // VQDMULHv2i32
3961 11071082U, // VQDMULHv4i16
3962 11595370U, // VQDMULHv4i32
3963 11071082U, // VQDMULHv8i16
3964 11579364U, // VQDMULLslv2i32
3965 11055076U, // VQDMULLslv4i16
3966 11595748U, // VQDMULLv2i64
3967 11071460U, // VQDMULLv4i32
3968 974680306U, // VQMOVNsuv2i32
3969 11563250U, // VQMOVNsuv4i16
3970 11038962U, // VQMOVNsuv8i8
3971 974680319U, // VQMOVNsv2i32
3972 11563263U, // VQMOVNsv4i16
3973 11038975U, // VQMOVNsv8i8
3974 22573311U, // VQMOVNuv2i32
3975 13136127U, // VQMOVNuv4i16
3976 12611839U, // VQMOVNuv8i8
3977 12086790U, // VQNEGv16i8
3978 11562502U, // VQNEGv2i32
3979 11038214U, // VQNEGv4i16
3980 11562502U, // VQNEGv4i32
3981 11038214U, // VQNEGv8i16
3982 12086790U, // VQNEGv8i8
3983 11587110U, // VQRDMLAHslv2i32
3984 11062822U, // VQRDMLAHslv4i16
3985 11587110U, // VQRDMLAHslv4i32
3986 11062822U, // VQRDMLAHslv8i16
3987 11578918U, // VQRDMLAHv2i32
3988 11054630U, // VQRDMLAHv4i16
3989 11578918U, // VQRDMLAHv4i32
3990 11054630U, // VQRDMLAHv8i16
3991 11587239U, // VQRDMLSHslv2i32
3992 11062951U, // VQRDMLSHslv4i16
3993 11587239U, // VQRDMLSHslv4i32
3994 11062951U, // VQRDMLSHslv8i16
3995 11579047U, // VQRDMLSHv2i32
3996 11054759U, // VQRDMLSHv4i16
3997 11579047U, // VQRDMLSHv4i32
3998 11054759U, // VQRDMLSHv8i16
3999 11578994U, // VQRDMULHslv2i32
4000 11054706U, // VQRDMULHslv4i16
4001 11578994U, // VQRDMULHslv4i32
4002 11054706U, // VQRDMULHslv8i16
4003 11595378U, // VQRDMULHv2i32
4004 11071090U, // VQRDMULHv4i16
4005 11595378U, // VQRDMULHv4i32
4006 11071090U, // VQRDMULHv8i16
4007 12119971U, // VQRSHLsv16i8
4008 974712739U, // VQRSHLsv1i64
4009 11595683U, // VQRSHLsv2i32
4010 974712739U, // VQRSHLsv2i64
4011 11071395U, // VQRSHLsv4i16
4012 11595683U, // VQRSHLsv4i32
4013 11071395U, // VQRSHLsv8i16
4014 12119971U, // VQRSHLsv8i8
4015 13692835U, // VQRSHLuv16i8
4016 22605731U, // VQRSHLuv1i64
4017 13168547U, // VQRSHLuv2i32
4018 22605731U, // VQRSHLuv2i64
4019 12644259U, // VQRSHLuv4i16
4020 13168547U, // VQRSHLuv4i32
4021 12644259U, // VQRSHLuv8i16
4022 13692835U, // VQRSHLuv8i8
4023 974713013U, // VQRSHRNsv2i32
4024 11595957U, // VQRSHRNsv4i16
4025 11071669U, // VQRSHRNsv8i8
4026 22606005U, // VQRSHRNuv2i32
4027 13168821U, // VQRSHRNuv4i16
4028 12644533U, // VQRSHRNuv8i8
4029 974713065U, // VQRSHRUNv2i32
4030 11596009U, // VQRSHRUNv4i16
4031 11071721U, // VQRSHRUNv8i8
4032 12119958U, // VQSHLsiv16i8
4033 974712726U, // VQSHLsiv1i64
4034 11595670U, // VQSHLsiv2i32
4035 974712726U, // VQSHLsiv2i64
4036 11071382U, // VQSHLsiv4i16
4037 11595670U, // VQSHLsiv4i32
4038 11071382U, // VQSHLsiv8i16
4039 12119958U, // VQSHLsiv8i8
4040 12121038U, // VQSHLsuv16i8
4041 974713806U, // VQSHLsuv1i64
4042 11596750U, // VQSHLsuv2i32
4043 974713806U, // VQSHLsuv2i64
4044 11072462U, // VQSHLsuv4i16
4045 11596750U, // VQSHLsuv4i32
4046 11072462U, // VQSHLsuv8i16
4047 12121038U, // VQSHLsuv8i8
4048 12119958U, // VQSHLsv16i8
4049 974712726U, // VQSHLsv1i64
4050 11595670U, // VQSHLsv2i32
4051 974712726U, // VQSHLsv2i64
4052 11071382U, // VQSHLsv4i16
4053 11595670U, // VQSHLsv4i32
4054 11071382U, // VQSHLsv8i16
4055 12119958U, // VQSHLsv8i8
4056 13692822U, // VQSHLuiv16i8
4057 22605718U, // VQSHLuiv1i64
4058 13168534U, // VQSHLuiv2i32
4059 22605718U, // VQSHLuiv2i64
4060 12644246U, // VQSHLuiv4i16
4061 13168534U, // VQSHLuiv4i32
4062 12644246U, // VQSHLuiv8i16
4063 13692822U, // VQSHLuiv8i8
4064 13692822U, // VQSHLuv16i8
4065 22605718U, // VQSHLuv1i64
4066 13168534U, // VQSHLuv2i32
4067 22605718U, // VQSHLuv2i64
4068 12644246U, // VQSHLuv4i16
4069 13168534U, // VQSHLuv4i32
4070 12644246U, // VQSHLuv8i16
4071 13692822U, // VQSHLuv8i8
4072 974713006U, // VQSHRNsv2i32
4073 11595950U, // VQSHRNsv4i16
4074 11071662U, // VQSHRNsv8i8
4075 22605998U, // VQSHRNuv2i32
4076 13168814U, // VQSHRNuv4i16
4077 12644526U, // VQSHRNuv8i8
4078 974713057U, // VQSHRUNv2i32
4079 11596001U, // VQSHRUNv4i16
4080 11071713U, // VQSHRUNv8i8
4081 12119256U, // VQSUBsv16i8
4082 974712024U, // VQSUBsv1i64
4083 11594968U, // VQSUBsv2i32
4084 974712024U, // VQSUBsv2i64
4085 11070680U, // VQSUBsv4i16
4086 11594968U, // VQSUBsv4i32
4087 11070680U, // VQSUBsv8i16
4088 12119256U, // VQSUBsv8i8
4089 13692120U, // VQSUBuv16i8
4090 22605016U, // VQSUBuv1i64
4091 13167832U, // VQSUBuv2i32
4092 22605016U, // VQSUBuv2i64
4093 12643544U, // VQSUBuv4i16
4094 13167832U, // VQSUBuv4i32
4095 12643544U, // VQSUBuv8i16
4096 13692120U, // VQSUBuv8i8
4097 962654352U, // VRADDHNv2i32
4098 14217360U, // VRADDHNv4i16
4099 14741648U, // VRADDHNv8i8
4100 13135328U, // VRECPEd
4101 8416736U, // VRECPEfd
4102 8416736U, // VRECPEfq
4103 7892448U, // VRECPEhd
4104 7892448U, // VRECPEhq
4105 13135328U, // VRECPEq
4106 8450651U, // VRECPSfd
4107 8450651U, // VRECPSfq
4108 7926363U, // VRECPShd
4109 7926363U, // VRECPShq
4110 1599992U, // VREV16d8
4111 1599992U, // VREV16q8
4112 551193U, // VREV32d16
4113 1599769U, // VREV32d8
4114 551193U, // VREV32q16
4115 1599769U, // VREV32q8
4116 551279U, // VREV64d16
4117 1075567U, // VREV64d32
4118 1599855U, // VREV64d8
4119 551279U, // VREV64q16
4120 1075567U, // VREV64q32
4121 1599855U, // VREV64q8
4122 12119399U, // VRHADDsv16i8
4123 11595111U, // VRHADDsv2i32
4124 11070823U, // VRHADDsv4i16
4125 11595111U, // VRHADDsv4i32
4126 11070823U, // VRHADDsv8i16
4127 12119399U, // VRHADDsv8i8
4128 13692263U, // VRHADDuv16i8
4129 13167975U, // VRHADDuv2i32
4130 12643687U, // VRHADDuv4i16
4131 13167975U, // VRHADDuv4i32
4132 12643687U, // VRHADDuv8i16
4133 13692263U, // VRHADDuv8i8
4134 942752490U, // VRINTAD
4135 942753012U, // VRINTAH
4136 942752139U, // VRINTANDf
4137 942753012U, // VRINTANDh
4138 942752139U, // VRINTANQf
4139 942753012U, // VRINTANQh
4140 942752139U, // VRINTAS
4141 942752538U, // VRINTMD
4142 942753093U, // VRINTMH
4143 942752198U, // VRINTMNDf
4144 942753093U, // VRINTMNDh
4145 942752198U, // VRINTMNQf
4146 942753093U, // VRINTMNQh
4147 942752198U, // VRINTMS
4148 942752550U, // VRINTND
4149 942753105U, // VRINTNH
4150 942752210U, // VRINTNNDf
4151 942753105U, // VRINTNNDh
4152 942752210U, // VRINTNNQf
4153 942753105U, // VRINTNNQh
4154 942752210U, // VRINTNS
4155 942752562U, // VRINTPD
4156 942753117U, // VRINTPH
4157 942752222U, // VRINTPNDf
4158 942753117U, // VRINTPNDh
4159 942752222U, // VRINTPNQf
4160 942753117U, // VRINTPNQh
4161 942752222U, // VRINTPS
4162 1282437633U, // VRINTRD
4163 7893505U, // VRINTRH
4164 8417793U, // VRINTRS
4165 1282438607U, // VRINTXD
4166 7894479U, // VRINTXH
4167 942752270U, // VRINTXNDf
4168 942753175U, // VRINTXNDh
4169 942752270U, // VRINTXNQf
4170 942753175U, // VRINTXNQh
4171 8418767U, // VRINTXS
4172 1282438657U, // VRINTZD
4173 7894529U, // VRINTZH
4174 942752282U, // VRINTZNDf
4175 942753198U, // VRINTZNDh
4176 942752282U, // VRINTZNQf
4177 942753198U, // VRINTZNQh
4178 8418817U, // VRINTZS
4179 12119978U, // VRSHLsv16i8
4180 974712746U, // VRSHLsv1i64
4181 11595690U, // VRSHLsv2i32
4182 974712746U, // VRSHLsv2i64
4183 11071402U, // VRSHLsv4i16
4184 11595690U, // VRSHLsv4i32
4185 11071402U, // VRSHLsv8i16
4186 12119978U, // VRSHLsv8i8
4187 13692842U, // VRSHLuv16i8
4188 22605738U, // VRSHLuv1i64
4189 13168554U, // VRSHLuv2i32
4190 22605738U, // VRSHLuv2i64
4191 12644266U, // VRSHLuv4i16
4192 13168554U, // VRSHLuv4i32
4193 12644266U, // VRSHLuv8i16
4194 13692842U, // VRSHLuv8i8
4195 962654397U, // VRSHRNv2i32
4196 14217405U, // VRSHRNv4i16
4197 14741693U, // VRSHRNv8i8
4198 12120518U, // VRSHRsv16i8
4199 974713286U, // VRSHRsv1i64
4200 11596230U, // VRSHRsv2i32
4201 974713286U, // VRSHRsv2i64
4202 11071942U, // VRSHRsv4i16
4203 11596230U, // VRSHRsv4i32
4204 11071942U, // VRSHRsv8i16
4205 12120518U, // VRSHRsv8i8
4206 13693382U, // VRSHRuv16i8
4207 22606278U, // VRSHRuv1i64
4208 13169094U, // VRSHRuv2i32
4209 22606278U, // VRSHRuv2i64
4210 12644806U, // VRSHRuv4i16
4211 13169094U, // VRSHRuv4i32
4212 12644806U, // VRSHRuv8i16
4213 13693382U, // VRSHRuv8i8
4214 13135341U, // VRSQRTEd
4215 8416749U, // VRSQRTEfd
4216 8416749U, // VRSQRTEfq
4217 7892461U, // VRSQRTEhd
4218 7892461U, // VRSQRTEhq
4219 13135341U, // VRSQRTEq
4220 8450673U, // VRSQRTSfd
4221 8450673U, // VRSQRTSfq
4222 7926385U, // VRSQRTShd
4223 7926385U, // VRSQRTShq
4224 12102499U, // VRSRAsv16i8
4225 907586403U, // VRSRAsv1i64
4226 11578211U, // VRSRAsv2i32
4227 907586403U, // VRSRAsv2i64
4228 11053923U, // VRSRAsv4i16
4229 11578211U, // VRSRAsv4i32
4230 11053923U, // VRSRAsv8i16
4231 12102499U, // VRSRAsv8i8
4232 13675363U, // VRSRAuv16i8
4233 22588259U, // VRSRAuv1i64
4234 13151075U, // VRSRAuv2i32
4235 22588259U, // VRSRAuv2i64
4236 12626787U, // VRSRAuv4i16
4237 13151075U, // VRSRAuv4i32
4238 12626787U, // VRSRAuv8i16
4239 13675363U, // VRSRAuv8i8
4240 962654337U, // VRSUBHNv2i32
4241 14217345U, // VRSUBHNv4i16
4242 14741633U, // VRSUBHNv8i8
4243 2888421478U, // VSCCLRMD
4244 2888421478U, // VSCCLRMS
4245 1010394796U, // VSDOTD
4246 1010394796U, // VSDOTDI
4247 1010394796U, // VSDOTQ
4248 1010394796U, // VSDOTQI
4249 942752574U, // VSELEQD
4250 942753129U, // VSELEQH
4251 942752234U, // VSELEQS
4252 942752502U, // VSELGED
4253 942753035U, // VSELGEH
4254 942752162U, // VSELGES
4255 942752598U, // VSELGTD
4256 942753163U, // VSELGTH
4257 942752258U, // VSELGTS
4258 942752586U, // VSELVSD
4259 942753151U, // VSELVSH
4260 942752246U, // VSELVSS
4261 570451U, // VSETLNi16
4262 1094739U, // VSETLNi32
4263 1619027U, // VSETLNi8
4264 14741465U, // VSHLLi16
4265 14217177U, // VSHLLi32
4266 15265753U, // VSHLLi8
4267 11595737U, // VSHLLsv2i64
4268 11071449U, // VSHLLsv4i32
4269 12120025U, // VSHLLsv8i16
4270 13168601U, // VSHLLuv2i64
4271 12644313U, // VSHLLuv4i32
4272 13692889U, // VSHLLuv8i16
4273 15265712U, // VSHLiv16i8
4274 962654128U, // VSHLiv1i64
4275 14217136U, // VSHLiv2i32
4276 962654128U, // VSHLiv2i64
4277 14741424U, // VSHLiv4i16
4278 14217136U, // VSHLiv4i32
4279 14741424U, // VSHLiv8i16
4280 15265712U, // VSHLiv8i8
4281 12119984U, // VSHLsv16i8
4282 974712752U, // VSHLsv1i64
4283 11595696U, // VSHLsv2i32
4284 974712752U, // VSHLsv2i64
4285 11071408U, // VSHLsv4i16
4286 11595696U, // VSHLsv4i32
4287 11071408U, // VSHLsv8i16
4288 12119984U, // VSHLsv8i8
4289 13692848U, // VSHLuv16i8
4290 22605744U, // VSHLuv1i64
4291 13168560U, // VSHLuv2i32
4292 22605744U, // VSHLuv2i64
4293 12644272U, // VSHLuv4i16
4294 13168560U, // VSHLuv4i32
4295 12644272U, // VSHLuv8i16
4296 13692848U, // VSHLuv8i8
4297 962654404U, // VSHRNv2i32
4298 14217412U, // VSHRNv4i16
4299 14741700U, // VSHRNv8i8
4300 12120524U, // VSHRsv16i8
4301 974713292U, // VSHRsv1i64
4302 11596236U, // VSHRsv2i32
4303 974713292U, // VSHRsv2i64
4304 11071948U, // VSHRsv4i16
4305 11596236U, // VSHRsv4i32
4306 11071948U, // VSHRsv8i16
4307 12120524U, // VSHRsv8i8
4308 13693388U, // VSHRuv16i8
4309 22606284U, // VSHRuv1i64
4310 13169100U, // VSHRuv2i32
4311 22606284U, // VSHRuv2i64
4312 12644812U, // VSHRuv4i16
4313 13169100U, // VSHRuv4i32
4314 12644812U, // VSHRuv8i16
4315 13693388U, // VSHRuv8i8
4316 35713969U, // VSHTOD
4317 1291908017U, // VSHTOH
4318 36238257U, // VSHTOS
4319 1244689329U, // VSITOD
4320 1245213617U, // VSITOH
4321 1226339249U, // VSITOS
4322 1617681U, // VSLIv16i8
4323 15773457U, // VSLIv1i64
4324 1093393U, // VSLIv2i32
4325 15773457U, // VSLIv2i64
4326 569105U, // VSLIv4i16
4327 1093393U, // VSLIv4i32
4328 569105U, // VSLIv8i16
4329 1617681U, // VSLIv8i8
4330 1311830961U, // VSLTOD
4331 1312355249U, // VSLTOH
4332 1293480881U, // VSLTOS
4333 1010394774U, // VSMMLA
4334 1282438000U, // VSQRTD
4335 7893872U, // VSQRTH
4336 8418160U, // VSQRTS
4337 12102505U, // VSRAsv16i8
4338 907586409U, // VSRAsv1i64
4339 11578217U, // VSRAsv2i32
4340 907586409U, // VSRAsv2i64
4341 11053929U, // VSRAsv4i16
4342 11578217U, // VSRAsv4i32
4343 11053929U, // VSRAsv8i16
4344 12102505U, // VSRAsv8i8
4345 13675369U, // VSRAuv16i8
4346 22588265U, // VSRAuv1i64
4347 13151081U, // VSRAuv2i32
4348 22588265U, // VSRAuv2i64
4349 12626793U, // VSRAuv4i16
4350 13151081U, // VSRAuv4i32
4351 12626793U, // VSRAuv8i16
4352 13675369U, // VSRAuv8i8
4353 1617686U, // VSRIv16i8
4354 15773462U, // VSRIv1i64
4355 1093398U, // VSRIv2i32
4356 15773462U, // VSRIv2i64
4357 569110U, // VSRIv4i16
4358 1093398U, // VSRIv4i32
4359 569110U, // VSRIv8i16
4360 1617686U, // VSRIv8i8
4361 900770063U, // VST1LNd16
4362 2981234959U, // VST1LNd16_UPD
4363 901294351U, // VST1LNd32
4364 2981759247U, // VST1LNd32_UPD
4365 901818639U, // VST1LNd8
4366 2982283535U, // VST1LNd8_UPD
4367 0U, // VST1LNq16Pseudo
4368 0U, // VST1LNq16Pseudo_UPD
4369 0U, // VST1LNq32Pseudo
4370 0U, // VST1LNq32Pseudo_UPD
4371 0U, // VST1LNq8Pseudo
4372 0U, // VST1LNq8Pseudo_UPD
4373 3020482831U, // VST1d16
4374 3087591695U, // VST1d16Q
4375 0U, // VST1d16QPseudo
4376 0U, // VST1d16QPseudoWB_fixed
4377 0U, // VST1d16QPseudoWB_register
4378 3154684175U, // VST1d16Qwb_fixed
4379 3221801231U, // VST1d16Qwb_register
4380 3288918287U, // VST1d16T
4381 0U, // VST1d16TPseudo
4382 0U, // VST1d16TPseudoWB_fixed
4383 0U, // VST1d16TPseudoWB_register
4384 3356010767U, // VST1d16Twb_fixed
4385 3423127823U, // VST1d16Twb_register
4386 3490228495U, // VST1d16wb_fixed
4387 3557345551U, // VST1d16wb_register
4388 3021007119U, // VST1d32
4389 3088115983U, // VST1d32Q
4390 0U, // VST1d32QPseudo
4391 0U, // VST1d32QPseudoWB_fixed
4392 0U, // VST1d32QPseudoWB_register
4393 3155208463U, // VST1d32Qwb_fixed
4394 3222325519U, // VST1d32Qwb_register
4395 3289442575U, // VST1d32T
4396 0U, // VST1d32TPseudo
4397 0U, // VST1d32TPseudoWB_fixed
4398 0U, // VST1d32TPseudoWB_register
4399 3356535055U, // VST1d32Twb_fixed
4400 3423652111U, // VST1d32Twb_register
4401 3490752783U, // VST1d32wb_fixed
4402 3557869839U, // VST1d32wb_register
4403 3035687183U, // VST1d64
4404 3102796047U, // VST1d64Q
4405 0U, // VST1d64QPseudo
4406 0U, // VST1d64QPseudoWB_fixed
4407 0U, // VST1d64QPseudoWB_register
4408 3169888527U, // VST1d64Qwb_fixed
4409 3237005583U, // VST1d64Qwb_register
4410 3304122639U, // VST1d64T
4411 0U, // VST1d64TPseudo
4412 0U, // VST1d64TPseudoWB_fixed
4413 0U, // VST1d64TPseudoWB_register
4414 3371215119U, // VST1d64Twb_fixed
4415 3438332175U, // VST1d64Twb_register
4416 3505432847U, // VST1d64wb_fixed
4417 3572549903U, // VST1d64wb_register
4418 3021531407U, // VST1d8
4419 3088640271U, // VST1d8Q
4420 0U, // VST1d8QPseudo
4421 0U, // VST1d8QPseudoWB_fixed
4422 0U, // VST1d8QPseudoWB_register
4423 3155732751U, // VST1d8Qwb_fixed
4424 3222849807U, // VST1d8Qwb_register
4425 3289966863U, // VST1d8T
4426 0U, // VST1d8TPseudo
4427 0U, // VST1d8TPseudoWB_fixed
4428 0U, // VST1d8TPseudoWB_register
4429 3357059343U, // VST1d8Twb_fixed
4430 3424176399U, // VST1d8Twb_register
4431 3491277071U, // VST1d8wb_fixed
4432 3558394127U, // VST1d8wb_register
4433 3624462607U, // VST1q16
4434 0U, // VST1q16HighQPseudo
4435 0U, // VST1q16HighQPseudo_UPD
4436 0U, // VST1q16HighTPseudo
4437 0U, // VST1q16HighTPseudo_UPD
4438 0U, // VST1q16LowQPseudo_UPD
4439 0U, // VST1q16LowTPseudo_UPD
4440 3691555087U, // VST1q16wb_fixed
4441 3758672143U, // VST1q16wb_register
4442 3624986895U, // VST1q32
4443 0U, // VST1q32HighQPseudo
4444 0U, // VST1q32HighQPseudo_UPD
4445 0U, // VST1q32HighTPseudo
4446 0U, // VST1q32HighTPseudo_UPD
4447 0U, // VST1q32LowQPseudo_UPD
4448 0U, // VST1q32LowTPseudo_UPD
4449 3692079375U, // VST1q32wb_fixed
4450 3759196431U, // VST1q32wb_register
4451 3639666959U, // VST1q64
4452 0U, // VST1q64HighQPseudo
4453 0U, // VST1q64HighQPseudo_UPD
4454 0U, // VST1q64HighTPseudo
4455 0U, // VST1q64HighTPseudo_UPD
4456 0U, // VST1q64LowQPseudo_UPD
4457 0U, // VST1q64LowTPseudo_UPD
4458 3706759439U, // VST1q64wb_fixed
4459 3773876495U, // VST1q64wb_register
4460 3625511183U, // VST1q8
4461 0U, // VST1q8HighQPseudo
4462 0U, // VST1q8HighQPseudo_UPD
4463 0U, // VST1q8HighTPseudo
4464 0U, // VST1q8HighTPseudo_UPD
4465 0U, // VST1q8LowQPseudo_UPD
4466 0U, // VST1q8LowTPseudo_UPD
4467 3692603663U, // VST1q8wb_fixed
4468 3759720719U, // VST1q8wb_register
4469 900778320U, // VST2LNd16
4470 0U, // VST2LNd16Pseudo
4471 0U, // VST2LNd16Pseudo_UPD
4472 2981407056U, // VST2LNd16_UPD
4473 901302608U, // VST2LNd32
4474 0U, // VST2LNd32Pseudo
4475 0U, // VST2LNd32Pseudo_UPD
4476 2981931344U, // VST2LNd32_UPD
4477 901826896U, // VST2LNd8
4478 0U, // VST2LNd8Pseudo
4479 0U, // VST2LNd8Pseudo_UPD
4480 2982455632U, // VST2LNd8_UPD
4481 900778320U, // VST2LNq16
4482 0U, // VST2LNq16Pseudo
4483 0U, // VST2LNq16Pseudo_UPD
4484 2981407056U, // VST2LNq16_UPD
4485 901302608U, // VST2LNq32
4486 0U, // VST2LNq32Pseudo
4487 0U, // VST2LNq32Pseudo_UPD
4488 2981931344U, // VST2LNq32_UPD
4489 3825789264U, // VST2b16
4490 3892881744U, // VST2b16wb_fixed
4491 3959998800U, // VST2b16wb_register
4492 3826313552U, // VST2b32
4493 3893406032U, // VST2b32wb_fixed
4494 3960523088U, // VST2b32wb_register
4495 3826837840U, // VST2b8
4496 3893930320U, // VST2b8wb_fixed
4497 3961047376U, // VST2b8wb_register
4498 3624462672U, // VST2d16
4499 3691555152U, // VST2d16wb_fixed
4500 3758672208U, // VST2d16wb_register
4501 3624986960U, // VST2d32
4502 3692079440U, // VST2d32wb_fixed
4503 3759196496U, // VST2d32wb_register
4504 3625511248U, // VST2d8
4505 3692603728U, // VST2d8wb_fixed
4506 3759720784U, // VST2d8wb_register
4507 3087591760U, // VST2q16
4508 0U, // VST2q16Pseudo
4509 0U, // VST2q16PseudoWB_fixed
4510 0U, // VST2q16PseudoWB_register
4511 3154684240U, // VST2q16wb_fixed
4512 3221801296U, // VST2q16wb_register
4513 3088116048U, // VST2q32
4514 0U, // VST2q32Pseudo
4515 0U, // VST2q32PseudoWB_fixed
4516 0U, // VST2q32PseudoWB_register
4517 3155208528U, // VST2q32wb_fixed
4518 3222325584U, // VST2q32wb_register
4519 3088640336U, // VST2q8
4520 0U, // VST2q8Pseudo
4521 0U, // VST2q8PseudoWB_fixed
4522 0U, // VST2q8PseudoWB_register
4523 3155732816U, // VST2q8wb_fixed
4524 3222849872U, // VST2q8wb_register
4525 900860261U, // VST3LNd16
4526 0U, // VST3LNd16Pseudo
4527 0U, // VST3LNd16Pseudo_UPD
4528 2981431653U, // VST3LNd16_UPD
4529 901384549U, // VST3LNd32
4530 0U, // VST3LNd32Pseudo
4531 0U, // VST3LNd32Pseudo_UPD
4532 2981955941U, // VST3LNd32_UPD
4533 901908837U, // VST3LNd8
4534 0U, // VST3LNd8Pseudo
4535 0U, // VST3LNd8Pseudo_UPD
4536 2982480229U, // VST3LNd8_UPD
4537 900860261U, // VST3LNq16
4538 0U, // VST3LNq16Pseudo
4539 0U, // VST3LNq16Pseudo_UPD
4540 2981431653U, // VST3LNq16_UPD
4541 901384549U, // VST3LNq32
4542 0U, // VST3LNq32Pseudo
4543 0U, // VST3LNq32Pseudo_UPD
4544 2981955941U, // VST3LNq32_UPD
4545 900778341U, // VST3d16
4546 0U, // VST3d16Pseudo
4547 0U, // VST3d16Pseudo_UPD
4548 2981407077U, // VST3d16_UPD
4549 901302629U, // VST3d32
4550 0U, // VST3d32Pseudo
4551 0U, // VST3d32Pseudo_UPD
4552 2981931365U, // VST3d32_UPD
4553 901826917U, // VST3d8
4554 0U, // VST3d8Pseudo
4555 0U, // VST3d8Pseudo_UPD
4556 2982455653U, // VST3d8_UPD
4557 900778341U, // VST3q16
4558 0U, // VST3q16Pseudo_UPD
4559 2981407077U, // VST3q16_UPD
4560 0U, // VST3q16oddPseudo
4561 0U, // VST3q16oddPseudo_UPD
4562 901302629U, // VST3q32
4563 0U, // VST3q32Pseudo_UPD
4564 2981931365U, // VST3q32_UPD
4565 0U, // VST3q32oddPseudo
4566 0U, // VST3q32oddPseudo_UPD
4567 901826917U, // VST3q8
4568 0U, // VST3q8Pseudo_UPD
4569 2982455653U, // VST3q8_UPD
4570 0U, // VST3q8oddPseudo
4571 0U, // VST3q8oddPseudo_UPD
4572 901032315U, // VST4LNd16
4573 0U, // VST4LNd16Pseudo
4574 0U, // VST4LNd16Pseudo_UPD
4575 2981415291U, // VST4LNd16_UPD
4576 901556603U, // VST4LNd32
4577 0U, // VST4LNd32Pseudo
4578 0U, // VST4LNd32Pseudo_UPD
4579 2981939579U, // VST4LNd32_UPD
4580 902080891U, // VST4LNd8
4581 0U, // VST4LNd8Pseudo
4582 0U, // VST4LNd8Pseudo_UPD
4583 2982463867U, // VST4LNd8_UPD
4584 901032315U, // VST4LNq16
4585 0U, // VST4LNq16Pseudo
4586 0U, // VST4LNq16Pseudo_UPD
4587 2981415291U, // VST4LNq16_UPD
4588 901556603U, // VST4LNq32
4589 0U, // VST4LNq32Pseudo
4590 0U, // VST4LNq32Pseudo_UPD
4591 2981939579U, // VST4LNq32_UPD
4592 900860283U, // VST4d16
4593 0U, // VST4d16Pseudo
4594 0U, // VST4d16Pseudo_UPD
4595 2981431675U, // VST4d16_UPD
4596 901384571U, // VST4d32
4597 0U, // VST4d32Pseudo
4598 0U, // VST4d32Pseudo_UPD
4599 2981955963U, // VST4d32_UPD
4600 901908859U, // VST4d8
4601 0U, // VST4d8Pseudo
4602 0U, // VST4d8Pseudo_UPD
4603 2982480251U, // VST4d8_UPD
4604 900860283U, // VST4q16
4605 0U, // VST4q16Pseudo_UPD
4606 2981431675U, // VST4q16_UPD
4607 0U, // VST4q16oddPseudo
4608 0U, // VST4q16oddPseudo_UPD
4609 901384571U, // VST4q32
4610 0U, // VST4q32Pseudo_UPD
4611 2981955963U, // VST4q32_UPD
4612 0U, // VST4q32oddPseudo
4613 0U, // VST4q32oddPseudo_UPD
4614 901908859U, // VST4q8
4615 0U, // VST4q8Pseudo_UPD
4616 2982480251U, // VST4q8_UPD
4617 0U, // VST4q8oddPseudo
4618 0U, // VST4q8oddPseudo_UPD
4619 942173170U, // VSTMDDB_UPD
4620 2730782U, // VSTMDIA
4621 942172958U, // VSTMDIA_UPD
4622 0U, // VSTMQIA
4623 942173170U, // VSTMSDB_UPD
4624 2730782U, // VSTMSIA
4625 942172958U, // VSTMSIA_UPD
4626 2683400U, // VSTRD
4627 586248U, // VSTRH
4628 2683400U, // VSTRS
4629 2647159304U, // VSTR_FPCXTNS_off
4630 768143880U, // VSTR_FPCXTNS_post
4631 2714300936U, // VSTR_FPCXTNS_pre
4632 2647683592U, // VSTR_FPCXTS_off
4633 768668168U, // VSTR_FPCXTS_post
4634 2714825224U, // VSTR_FPCXTS_pre
4635 2782458376U, // VSTR_FPSCR_NZCVQC_off
4636 1708700168U, // VSTR_FPSCR_NZCVQC_post
4637 2849550856U, // VSTR_FPSCR_NZCVQC_pre
4638 2648732168U, // VSTR_FPSCR_off
4639 769716744U, // VSTR_FPSCR_post
4640 2715873800U, // VSTR_FPSCR_pre
4641 2783506952U, // VSTR_P0_off
4642 1709748744U, // VSTR_P0_post
4643 2850599432U, // VSTR_P0_pre
4644 2649780744U, // VSTR_VPR_off
4645 770765320U, // VSTR_VPR_post
4646 2716922376U, // VSTR_VPR_pre
4647 1282469086U, // VSUBD
4648 7924958U, // VSUBH
4649 962654345U, // VSUBHNv2i32
4650 14217353U, // VSUBHNv4i16
4651 14741641U, // VSUBHNv8i8
4652 11595613U, // VSUBLsv2i64
4653 11071325U, // VSUBLsv4i32
4654 12119901U, // VSUBLsv8i16
4655 13168477U, // VSUBLuv2i64
4656 12644189U, // VSUBLuv4i32
4657 13692765U, // VSUBLuv8i16
4658 8449246U, // VSUBS
4659 11596894U, // VSUBWsv2i64
4660 11072606U, // VSUBWsv4i32
4661 12121182U, // VSUBWsv8i16
4662 13169758U, // VSUBWuv2i64
4663 12645470U, // VSUBWuv4i32
4664 13694046U, // VSUBWuv8i16
4665 8449246U, // VSUBfd
4666 8449246U, // VSUBfq
4667 7924958U, // VSUBhd
4668 7924958U, // VSUBhq
4669 15264990U, // VSUBv16i8
4670 962653406U, // VSUBv1i64
4671 14216414U, // VSUBv2i32
4672 962653406U, // VSUBv2i64
4673 14740702U, // VSUBv4i16
4674 14216414U, // VSUBv4i32
4675 14740702U, // VSUBv8i16
4676 15264990U, // VSUBv8i8
4677 1010394817U, // VSUDOTDI
4678 1010394817U, // VSUDOTQI
4679 2666892U, // VSWPd
4680 2666892U, // VSWPq
4681 1634136U, // VTBL1
4682 1634136U, // VTBL2
4683 1634136U, // VTBL3
4684 0U, // VTBL3Pseudo
4685 1634136U, // VTBL4
4686 0U, // VTBL4Pseudo
4687 1619211U, // VTBX1
4688 1619211U, // VTBX2
4689 1619211U, // VTBX3
4690 0U, // VTBX3Pseudo
4691 1619211U, // VTBX4
4692 0U, // VTBX4Pseudo
4693 37811121U, // VTOSHD
4694 1294529457U, // VTOSHH
4695 38335409U, // VTOSHS
4696 1235776013U, // VTOSIRD
4697 1246786061U, // VTOSIRH
4698 1227911693U, // VTOSIRS
4699 1235776433U, // VTOSIZD
4700 1246786481U, // VTOSIZH
4701 1227912113U, // VTOSIZS
4702 1302918065U, // VTOSLD
4703 1313928113U, // VTOSLH
4704 1295053745U, // VTOSLS
4705 39383985U, // VTOUHD
4706 1295578033U, // VTOUHH
4707 39908273U, // VTOUHS
4708 1248358925U, // VTOUIRD
4709 1248883213U, // VTOUIRH
4710 1228960269U, // VTOUIRS
4711 1248359345U, // VTOUIZD
4712 1248883633U, // VTOUIZH
4713 1228960689U, // VTOUIZS
4714 1315500977U, // VTOULD
4715 1316025265U, // VTOULH
4716 1296102321U, // VTOULS
4717 569551U, // VTRNd16
4718 1093839U, // VTRNd32
4719 1618127U, // VTRNd8
4720 569551U, // VTRNq16
4721 1093839U, // VTRNq32
4722 1618127U, // VTRNq8
4723 1635200U, // VTSTv16i8
4724 1110912U, // VTSTv2i32
4725 586624U, // VTSTv4i16
4726 1110912U, // VTSTv4i32
4727 586624U, // VTSTv8i16
4728 1635200U, // VTSTv8i8
4729 1010394828U, // VUDOTD
4730 1010394828U, // VUDOTDI
4731 1010394828U, // VUDOTQ
4732 1010394828U, // VUDOTQI
4733 41481137U, // VUHTOD
4734 1292432305U, // VUHTOH
4735 42005425U, // VUHTOS
4736 1250456497U, // VUITOD
4737 1250980785U, // VUITOH
4738 1226863537U, // VUITOS
4739 1317598129U, // VULTOD
4740 1318122417U, // VULTOH
4741 1294005169U, // VULTOS
4742 1010394806U, // VUMMLA
4743 1010394785U, // VUSDOTD
4744 1010394785U, // VUSDOTDI
4745 1010394785U, // VUSDOTQ
4746 1010394785U, // VUSDOTQI
4747 1010394762U, // VUSMMLA
4748 569745U, // VUZPd16
4749 1618321U, // VUZPd8
4750 569745U, // VUZPq16
4751 1094033U, // VUZPq32
4752 1618321U, // VUZPq8
4753 569621U, // VZIPd16
4754 1618197U, // VZIPd8
4755 569621U, // VZIPq16
4756 1093909U, // VZIPq32
4757 1618197U, // VZIPq8
4758 2730733U, // sysLDMDA
4759 942172909U, // sysLDMDA_UPD
4760 2730988U, // sysLDMDB
4761 942173164U, // sysLDMDB_UPD
4762 2732116U, // sysLDMIA
4763 942174292U, // sysLDMIA_UPD
4764 2731007U, // sysLDMIB
4765 942173183U, // sysLDMIB_UPD
4766 2730739U, // sysSTMDA
4767 942172915U, // sysSTMDA_UPD
4768 2730995U, // sysSTMDB
4769 942173171U, // sysSTMDB_UPD
4770 2732151U, // sysSTMIA
4771 942174327U, // sysSTMIA_UPD
4772 2731013U, // sysSTMIB
4773 942173189U, // sysSTMIB_UPD
4774 2632979U, // t2ADCri
4775 43527443U, // t2ADCrr
4776 43584787U, // t2ADCrs
4777 43527511U, // t2ADDri
4778 2684005U, // t2ADDri12
4779 43527511U, // t2ADDrr
4780 43584855U, // t2ADDrs
4781 43527511U, // t2ADDspImm
4782 2684005U, // t2ADDspImm12
4783 43545002U, // t2ADR
4784 2633112U, // t2ANDri
4785 43527576U, // t2ANDrr
4786 43584920U, // t2ANDrs
4787 43528683U, // t2ASRri
4788 43528683U, // t2ASRrr
4789 43545191U, // t2ASRs1
4790 4422U, // t2AUT
4791 875154964U, // t2AUTG
4792 1117367229U, // t2B
4793 2682139U, // t2BFC
4794 2666249U, // t2BFI
4795 1076391814U, // t2BFLi
4796 1076393386U, // t2BFLr
4797 1076391413U, // t2BFi
4798 4029777812U, // t2BFic
4799 1076393307U, // t2BFr
4800 2632992U, // t2BICri
4801 43527456U, // t2BICrr
4802 43584800U, // t2BICrs
4803 1917U, // t2BTI
4804 875156389U, // t2BXAUT
4805 2731803U, // t2BXJ
4806 1117367229U, // t2Bcc
4807 1344934161U, // t2CDP
4808 1344932154U, // t2CDP2
4809 4838734U, // t2CLREX
4810 2888421481U, // t2CLRM
4811 2651645U, // t2CLZ
4812 43544746U, // t2CMNri
4813 43544746U, // t2CMNzrr
4814 43577514U, // t2CMNzrs
4815 43544859U, // t2CMPri
4816 43544859U, // t2CMPrr
4817 43577627U, // t2CMPrs
4818 4802484U, // t2CPS1p
4819 1520095838U, // t2CPS2p
4820 1479201374U, // t2CPS3p
4821 942753529U, // t2CRC32B
4822 942753537U, // t2CRC32CB
4823 942753647U, // t2CRC32CH
4824 942753767U, // t2CRC32CW
4825 942753639U, // t2CRC32H
4826 942753759U, // t2CRC32W
4827 942753686U, // t2CSEL
4828 942753580U, // t2CSINC
4829 942753738U, // t2CSINV
4830 942753632U, // t2CSNEG
4831 2731517U, // t2DBG
4832 4835593U, // t2DCPS1
4833 4835658U, // t2DCPS2
4834 4835679U, // t2DCPS3
4835 942753706U, // t2DLS
4836 4096371758U, // t2DMB
4837 4096371854U, // t2DSB
4838 2634201U, // t2EORri
4839 43528665U, // t2EORrr
4840 43586009U, // t2EORrs
4841 43627281U, // t2HINT
4842 4802513U, // t2HVC
4843 4163480722U, // t2ISB
4844 69751521U, // t2IT
4845 0U, // t2Int_eh_sjlj_setjmp
4846 0U, // t2Int_eh_sjlj_setjmp_nofp
4847 2648809U, // t2LDA
4848 2649018U, // t2LDAB
4849 2651452U, // t2LDAEX
4850 2649329U, // t2LDAEXB
4851 2682292U, // t2LDAEXD
4852 2649825U, // t2LDAEXH
4853 2649625U, // t2LDAH
4854 1344843551U, // t2LDC2L_OFFSET
4855 1344843551U, // t2LDC2L_OPTION
4856 1344843551U, // t2LDC2L_POST
4857 1344843551U, // t2LDC2L_PRE
4858 1344842016U, // t2LDC2_OFFSET
4859 1344842016U, // t2LDC2_OPTION
4860 1344842016U, // t2LDC2_POST
4861 1344842016U, // t2LDC2_PRE
4862 1344843619U, // t2LDCL_OFFSET
4863 1344843619U, // t2LDCL_OPTION
4864 1344843619U, // t2LDCL_POST
4865 1344843619U, // t2LDCL_PRE
4866 1344843031U, // t2LDC_OFFSET
4867 1344843031U, // t2LDC_OPTION
4868 1344843031U, // t2LDC_POST
4869 1344843031U, // t2LDC_PRE
4870 2730988U, // t2LDMDB
4871 942173164U, // t2LDMDB_UPD
4872 43626580U, // t2LDMIA
4873 983068756U, // t2LDMIA_UPD
4874 2683561U, // t2LDRBT
4875 2665603U, // t2LDRB_POST
4876 2665603U, // t2LDRB_PRE
4877 43576451U, // t2LDRBi12
4878 2681987U, // t2LDRBi8
4879 43543683U, // t2LDRBpci
4880 43560067U, // t2LDRBs
4881 2674077U, // t2LDRD_POST
4882 2674077U, // t2LDRD_PRE
4883 2665885U, // t2LDRDi8
4884 2684232U, // t2LDREX
4885 2649343U, // t2LDREXB
4886 2682306U, // t2LDREXD
4887 2649839U, // t2LDREXH
4888 2683596U, // t2LDRHT
4889 2666121U, // t2LDRH_POST
4890 2666121U, // t2LDRH_PRE
4891 43576969U, // t2LDRHi12
4892 2682505U, // t2LDRHi8
4893 43544201U, // t2LDRHpci
4894 43560585U, // t2LDRHs
4895 2683573U, // t2LDRSBT
4896 2665622U, // t2LDRSB_POST
4897 2665622U, // t2LDRSB_PRE
4898 43576470U, // t2LDRSBi12
4899 2682006U, // t2LDRSBi8
4900 43543702U, // t2LDRSBpci
4901 43560086U, // t2LDRSBs
4902 2683608U, // t2LDRSHT
4903 2666160U, // t2LDRSH_POST
4904 2666160U, // t2LDRSH_PRE
4905 43577008U, // t2LDRSHi12
4906 2682544U, // t2LDRSHi8
4907 43544240U, // t2LDRSHpci
4908 43560624U, // t2LDRSHs
4909 2683755U, // t2LDRT
4910 2666927U, // t2LDR_POST
4911 2666927U, // t2LDR_PRE
4912 43577775U, // t2LDRi12
4913 2683311U, // t2LDRi8
4914 43545007U, // t2LDRpci
4915 43561391U, // t2LDRs
4916 4818775U, // t2LE
4917 10577751U, // t2LEUpdate
4918 43528231U, // t2LSLri
4919 43528231U, // t2LSLrr
4920 43528690U, // t2LSRri
4921 43528690U, // t2LSRrr
4922 43545196U, // t2LSRs1
4923 1344934310U, // t2MCR
4924 1344932159U, // t2MCR2
4925 1344852449U, // t2MCRR
4926 1344850244U, // t2MCRR2
4927 2665261U, // t2MLA
4928 2667062U, // t2MLS
4929 2683830U, // t2MOVTi16
4930 43553876U, // t2MOVi
4931 2651259U, // t2MOVi16
4932 43553876U, // t2MOVr
4933 1143606574U, // t2MRC
4934 1143605541U, // t2MRC2
4935 1814613298U, // t2MRRC
4936 1814612266U, // t2MRRC2
4937 2732643U, // t2MRS_AR
4938 2650723U, // t2MRS_M
4939 2650723U, // t2MRSbanked
4940 2732643U, // t2MRSsys_AR
4941 1881698807U, // t2MSR_AR
4942 1881698807U, // t2MSR_M
4943 1948807671U, // t2MSRbanked
4944 2682935U, // t2MUL
4945 2658555U, // t2MVNi
4946 43553019U, // t2MVNr
4947 43528443U, // t2MVNs
4948 2633931U, // t2ORNri
4949 2633931U, // t2ORNrr
4950 2691275U, // t2ORNrs
4951 2634215U, // t2ORRri
4952 43528679U, // t2ORRrr
4953 43586023U, // t2ORRrs
4954 4387U, // t2PAC
4955 4403U, // t2PACBTI
4956 2731521U, // t2PACG
4957 2667156U, // t2PKHBT
4958 2665639U, // t2PKHTB
4959 4230509674U, // t2PLDWi12
4960 2651242U, // t2PLDWi8
4961 69792874U, // t2PLDWs
4962 4230507916U, // t2PLDi12
4963 2649484U, // t2PLDi8
4964 136949132U, // t2PLDpci
4965 69791116U, // t2PLDs
4966 4230508301U, // t2PLIi12
4967 2649869U, // t2PLIi8
4968 136949517U, // t2PLIpci
4969 69791501U, // t2PLIs
4970 2682235U, // t2QADD
4971 2681301U, // t2QADD16
4972 2681404U, // t2QADD8
4973 2684352U, // t2QASX
4974 2682209U, // t2QDADD
4975 2682060U, // t2QDSUB
4976 2684098U, // t2QSAX
4977 2682073U, // t2QSUB
4978 2681263U, // t2QSUB16
4979 2681365U, // t2QSUB8
4980 2650847U, // t2RBIT
4981 43545635U, // t2REV
4982 43543033U, // t2REV16
4983 43544251U, // t2REVSH
4984 2730981U, // t2RFEDB
4985 2730981U, // t2RFEDBW
4986 2730769U, // t2RFEIA
4987 2730769U, // t2RFEIAW
4988 43528669U, // t2RORri
4989 43528669U, // t2RORrr
4990 2659759U, // t2RRX
4991 43527320U, // t2RSBri
4992 2632856U, // t2RSBrr
4993 2690200U, // t2RSBrs
4994 2681308U, // t2SADD16
4995 2681410U, // t2SADD8
4996 2684357U, // t2SASX
4997 3215U, // t2SB
4998 2632974U, // t2SBCri
4999 43527438U, // t2SBCrr
5000 43584782U, // t2SBCrs
5001 2667866U, // t2SBFX
5002 2683943U, // t2SDIV
5003 2682754U, // t2SEL
5004 4802460U, // t2SETPAN
5005 4836881U, // t2SG
5006 2681284U, // t2SHADD16
5007 2681389U, // t2SHADD8
5008 2684339U, // t2SHASX
5009 2684085U, // t2SHSAX
5010 2681246U, // t2SHSUB16
5011 2681350U, // t2SHSUB8
5012 2731306U, // t2SMC
5013 2665419U, // t2SMLABB
5014 2667149U, // t2SMLABT
5015 2665795U, // t2SMLAD
5016 2667792U, // t2SMLADX
5017 2756422U, // t2SMLAL
5018 2755538U, // t2SMLALBB
5019 2757274U, // t2SMLALBT
5020 2755973U, // t2SMLALD
5021 2757918U, // t2SMLALDX
5022 2755757U, // t2SMLALTB
5023 2757516U, // t2SMLALTT
5024 2665632U, // t2SMLATB
5025 2667397U, // t2SMLATT
5026 2665699U, // t2SMLAWB
5027 2667451U, // t2SMLAWT
5028 2665896U, // t2SMLSD
5029 2667822U, // t2SMLSDX
5030 2755984U, // t2SMLSLD
5031 2757926U, // t2SMLSLDX
5032 2665265U, // t2SMMLA
5033 2666911U, // t2SMMLAR
5034 2667060U, // t2SMMLS
5035 2666991U, // t2SMMLSR
5036 2682939U, // t2SMMUL
5037 2683345U, // t2SMMULR
5038 2682185U, // t2SMUAD
5039 2684183U, // t2SMUADX
5040 2681818U, // t2SMULBB
5041 2683554U, // t2SMULBT
5042 2666476U, // t2SMULL
5043 2682037U, // t2SMULTB
5044 2683796U, // t2SMULTT
5045 2682090U, // t2SMULWB
5046 2683842U, // t2SMULWT
5047 2682286U, // t2SMUSD
5048 2684213U, // t2SMUSDX
5049 44149753U, // t2SRSDB
5050 44674041U, // t2SRSDB_UPD
5051 44149541U, // t2SRSIA
5052 44673829U, // t2SRSIA_UPD
5053 2667134U, // t2SSAT
5054 2681322U, // t2SSAT16
5055 2684103U, // t2SSAX
5056 2681270U, // t2SSUB16
5057 2681371U, // t2SSUB8
5058 1344843557U, // t2STC2L_OFFSET
5059 1344843557U, // t2STC2L_OPTION
5060 1344843557U, // t2STC2L_POST
5061 1344843557U, // t2STC2L_PRE
5062 1344842032U, // t2STC2_OFFSET
5063 1344842032U, // t2STC2_OPTION
5064 1344842032U, // t2STC2_POST
5065 1344842032U, // t2STC2_PRE
5066 1344843624U, // t2STCL_OFFSET
5067 1344843624U, // t2STCL_OPTION
5068 1344843624U, // t2STCL_POST
5069 1344843624U, // t2STCL_PRE
5070 1344843067U, // t2STC_OFFSET
5071 1344843067U, // t2STC_OPTION
5072 1344843067U, // t2STC_POST
5073 1344843067U, // t2STC_PRE
5074 2650161U, // t2STL
5075 2649122U, // t2STLB
5076 2684226U, // t2STLEX
5077 2682104U, // t2STLEXB
5078 2665915U, // t2STLEXD
5079 2682600U, // t2STLEXH
5080 2649701U, // t2STLH
5081 2730995U, // t2STMDB
5082 942173171U, // t2STMDB_UPD
5083 43626615U, // t2STMIA
5084 983068791U, // t2STMIA_UPD
5085 2683567U, // t2STRBT
5086 942189705U, // t2STRB_POST
5087 942189705U, // t2STRB_PRE
5088 43576457U, // t2STRBi12
5089 2681993U, // t2STRBi8
5090 43560073U, // t2STRBs
5091 942198179U, // t2STRD_POST
5092 942198179U, // t2STRD_PRE
5093 2665891U, // t2STRDi8
5094 2667860U, // t2STREX
5095 2682118U, // t2STREXB
5096 2665929U, // t2STREXD
5097 2682614U, // t2STREXH
5098 2683602U, // t2STRHT
5099 942190223U, // t2STRH_POST
5100 942190223U, // t2STRH_PRE
5101 43576975U, // t2STRHi12
5102 2682511U, // t2STRHi8
5103 43560591U, // t2STRHs
5104 2683766U, // t2STRT
5105 942191113U, // t2STR_POST
5106 942191113U, // t2STR_PRE
5107 43577865U, // t2STRi12
5108 2683401U, // t2STRi8
5109 43561481U, // t2STRs
5110 45199914U, // t2SUBS_PC_LR
5111 43527374U, // t2SUBri
5112 2683999U, // t2SUBri12
5113 43527374U, // t2SUBrr
5114 43584718U, // t2SUBrs
5115 43527374U, // t2SUBspImm
5116 2683999U, // t2SUBspImm12
5117 2665407U, // t2SXTAB
5118 2664832U, // t2SXTAB16
5119 2666031U, // t2SXTAH
5120 43576514U, // t2SXTB
5121 2681232U, // t2SXTB16
5122 43577025U, // t2SXTH
5123 203975649U, // t2TBB
5124 271085115U, // t2TBH
5125 43544987U, // t2TEQri
5126 43544987U, // t2TEQrr
5127 43577755U, // t2TEQrs
5128 338275484U, // t2TSB
5129 43545473U, // t2TSTri
5130 43545473U, // t2TSTrr
5131 43578241U, // t2TSTrs
5132 2651017U, // t2TT
5133 2648949U, // t2TTA
5134 2650760U, // t2TTAT
5135 2651035U, // t2TTT
5136 2681315U, // t2UADD16
5137 2681416U, // t2UADD8
5138 2684362U, // t2UASX
5139 2667871U, // t2UBFX
5140 4802520U, // t2UDF
5141 2683948U, // t2UDIV
5142 2681292U, // t2UHADD16
5143 2681396U, // t2UHADD8
5144 2684345U, // t2UHASX
5145 2684091U, // t2UHSAX
5146 2681254U, // t2UHSUB16
5147 2681357U, // t2UHSUB8
5148 2756395U, // t2UMAAL
5149 2756428U, // t2UMLAL
5150 2666482U, // t2UMULL
5151 2681300U, // t2UQADD16
5152 2681403U, // t2UQADD8
5153 2684351U, // t2UQASX
5154 2684097U, // t2UQSAX
5155 2681262U, // t2UQSUB16
5156 2681364U, // t2UQSUB8
5157 2681383U, // t2USAD8
5158 2664959U, // t2USADA8
5159 2667139U, // t2USAT
5160 2681329U, // t2USAT16
5161 2684108U, // t2USAX
5162 2681277U, // t2USUB16
5163 2681377U, // t2USUB8
5164 2665413U, // t2UXTAB
5165 2664840U, // t2UXTAB16
5166 2666037U, // t2UXTAH
5167 43576519U, // t2UXTB
5168 2681239U, // t2UXTB16
5169 43577030U, // t2UXTH
5170 942753711U, // t2WLS
5171 1052593427U, // tADC
5172 2682199U, // tADDhirr
5173 918375767U, // tADDi3
5174 1052593495U, // tADDi8
5175 2682199U, // tADDrSP
5176 2682199U, // tADDrSPi
5177 918375767U, // tADDrr
5178 2682199U, // tADDspi
5179 2682199U, // tADDspr
5180 2650538U, // tADR
5181 1052593560U, // tAND
5182 918376939U, // tASRri
5183 1052594667U, // tASRrr
5184 1076472765U, // tB
5185 1052593440U, // tBIC
5186 4802500U, // tBKPT
5187 405393242U, // tBL
5188 875156053U, // tBLXNSr
5189 405394854U, // tBLXi
5190 875156902U, // tBLXr
5191 2733312U, // tBX
5192 2732624U, // tBXNS
5193 1076472765U, // tBcc
5194 4029761540U, // tCBNZ
5195 4029761535U, // tCBZ
5196 2650282U, // tCMNz
5197 2650395U, // tCMPhir
5198 2650395U, // tCMPi8
5199 2650395U, // tCMPr
5200 1476579934U, // tCPS
5201 1052594649U, // tEOR
5202 2732817U, // tHINT
5203 4802495U, // tHLT
5204 0U, // tInt_WIN_eh_sjlj_longjmp
5205 0U, // tInt_eh_sjlj_longjmp
5206 0U, // tInt_eh_sjlj_setjmp
5207 2732116U, // tLDMIA
5208 2681987U, // tLDRBi
5209 2681987U, // tLDRBr
5210 2682505U, // tLDRHi
5211 2682505U, // tLDRHr
5212 2682006U, // tLDRSB
5213 2682544U, // tLDRSH
5214 2683311U, // tLDRi
5215 2650543U, // tLDRpci
5216 2683311U, // tLDRr
5217 2683311U, // tLDRspi
5218 918376487U, // tLSLri
5219 1052594215U, // tLSLrr
5220 918376946U, // tLSRri
5221 1052594674U, // tLSRrr
5222 942753721U, // tMOVSr
5223 1254446164U, // tMOVi8
5224 2651220U, // tMOVr
5225 918376503U, // tMUL
5226 1254445307U, // tMVN
5227 1052594663U, // tORR
5228 0U, // tPICADD
5229 2888421663U, // tPOP
5230 2888421046U, // tPUSH
5231 2651171U, // tREV
5232 2648569U, // tREV16
5233 2649787U, // tREVSH
5234 1052594653U, // tROR
5235 2193968280U, // tRSB
5236 1052593422U, // tSBC
5237 280399U, // tSETEND
5238 942174327U, // tSTMIA_UPD
5239 2681993U, // tSTRBi
5240 2681993U, // tSTRBr
5241 2682511U, // tSTRHi
5242 2682511U, // tSTRHr
5243 2683401U, // tSTRi
5244 2683401U, // tSTRr
5245 2683401U, // tSTRspi
5246 918375630U, // tSUBi3
5247 1052593358U, // tSUBi8
5248 918375630U, // tSUBrr
5249 2682062U, // tSUBspi
5250 2731327U, // tSVC
5251 2649282U, // tSXTB
5252 2649793U, // tSXTH
5253 4364U, // tTRAP
5254 2651009U, // tTST
5255 4802395U, // tUDF
5256 2649287U, // tUXTB
5257 2649798U, // tUXTH
5258 2298U, // t__brkdiv0
5259 };
5260
5261 static const uint32_t OpInfo1[] = {
5262 0U, // PHI
5263 0U, // INLINEASM
5264 0U, // INLINEASM_BR
5265 0U, // CFI_INSTRUCTION
5266 0U, // EH_LABEL
5267 0U, // GC_LABEL
5268 0U, // ANNOTATION_LABEL
5269 0U, // KILL
5270 0U, // EXTRACT_SUBREG
5271 0U, // INSERT_SUBREG
5272 0U, // IMPLICIT_DEF
5273 0U, // INIT_UNDEF
5274 0U, // SUBREG_TO_REG
5275 0U, // COPY_TO_REGCLASS
5276 0U, // DBG_VALUE
5277 0U, // DBG_VALUE_LIST
5278 0U, // DBG_INSTR_REF
5279 0U, // DBG_PHI
5280 0U, // DBG_LABEL
5281 0U, // REG_SEQUENCE
5282 0U, // COPY
5283 0U, // BUNDLE
5284 0U, // LIFETIME_START
5285 0U, // LIFETIME_END
5286 0U, // PSEUDO_PROBE
5287 0U, // ARITH_FENCE
5288 0U, // STACKMAP
5289 0U, // FENTRY_CALL
5290 0U, // PATCHPOINT
5291 0U, // LOAD_STACK_GUARD
5292 0U, // PREALLOCATED_SETUP
5293 0U, // PREALLOCATED_ARG
5294 0U, // STATEPOINT
5295 0U, // LOCAL_ESCAPE
5296 0U, // FAULTING_OP
5297 0U, // PATCHABLE_OP
5298 0U, // PATCHABLE_FUNCTION_ENTER
5299 0U, // PATCHABLE_RET
5300 0U, // PATCHABLE_FUNCTION_EXIT
5301 0U, // PATCHABLE_TAIL_CALL
5302 0U, // PATCHABLE_EVENT_CALL
5303 0U, // PATCHABLE_TYPED_EVENT_CALL
5304 0U, // ICALL_BRANCH_FUNNEL
5305 0U, // FAKE_USE
5306 0U, // MEMBARRIER
5307 0U, // JUMP_TABLE_DEBUG_INFO
5308 0U, // CONVERGENCECTRL_ENTRY
5309 0U, // CONVERGENCECTRL_ANCHOR
5310 0U, // CONVERGENCECTRL_LOOP
5311 0U, // CONVERGENCECTRL_GLUE
5312 0U, // G_ASSERT_SEXT
5313 0U, // G_ASSERT_ZEXT
5314 0U, // G_ASSERT_ALIGN
5315 0U, // G_ADD
5316 0U, // G_SUB
5317 0U, // G_MUL
5318 0U, // G_SDIV
5319 0U, // G_UDIV
5320 0U, // G_SREM
5321 0U, // G_UREM
5322 0U, // G_SDIVREM
5323 0U, // G_UDIVREM
5324 0U, // G_AND
5325 0U, // G_OR
5326 0U, // G_XOR
5327 0U, // G_ABDS
5328 0U, // G_ABDU
5329 0U, // G_IMPLICIT_DEF
5330 0U, // G_PHI
5331 0U, // G_FRAME_INDEX
5332 0U, // G_GLOBAL_VALUE
5333 0U, // G_PTRAUTH_GLOBAL_VALUE
5334 0U, // G_CONSTANT_POOL
5335 0U, // G_EXTRACT
5336 0U, // G_UNMERGE_VALUES
5337 0U, // G_INSERT
5338 0U, // G_MERGE_VALUES
5339 0U, // G_BUILD_VECTOR
5340 0U, // G_BUILD_VECTOR_TRUNC
5341 0U, // G_CONCAT_VECTORS
5342 0U, // G_PTRTOINT
5343 0U, // G_INTTOPTR
5344 0U, // G_BITCAST
5345 0U, // G_FREEZE
5346 0U, // G_CONSTANT_FOLD_BARRIER
5347 0U, // G_INTRINSIC_FPTRUNC_ROUND
5348 0U, // G_INTRINSIC_TRUNC
5349 0U, // G_INTRINSIC_ROUND
5350 0U, // G_INTRINSIC_LRINT
5351 0U, // G_INTRINSIC_LLRINT
5352 0U, // G_INTRINSIC_ROUNDEVEN
5353 0U, // G_READCYCLECOUNTER
5354 0U, // G_READSTEADYCOUNTER
5355 0U, // G_LOAD
5356 0U, // G_SEXTLOAD
5357 0U, // G_ZEXTLOAD
5358 0U, // G_INDEXED_LOAD
5359 0U, // G_INDEXED_SEXTLOAD
5360 0U, // G_INDEXED_ZEXTLOAD
5361 0U, // G_STORE
5362 0U, // G_INDEXED_STORE
5363 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
5364 0U, // G_ATOMIC_CMPXCHG
5365 0U, // G_ATOMICRMW_XCHG
5366 0U, // G_ATOMICRMW_ADD
5367 0U, // G_ATOMICRMW_SUB
5368 0U, // G_ATOMICRMW_AND
5369 0U, // G_ATOMICRMW_NAND
5370 0U, // G_ATOMICRMW_OR
5371 0U, // G_ATOMICRMW_XOR
5372 0U, // G_ATOMICRMW_MAX
5373 0U, // G_ATOMICRMW_MIN
5374 0U, // G_ATOMICRMW_UMAX
5375 0U, // G_ATOMICRMW_UMIN
5376 0U, // G_ATOMICRMW_FADD
5377 0U, // G_ATOMICRMW_FSUB
5378 0U, // G_ATOMICRMW_FMAX
5379 0U, // G_ATOMICRMW_FMIN
5380 0U, // G_ATOMICRMW_FMAXIMUM
5381 0U, // G_ATOMICRMW_FMINIMUM
5382 0U, // G_ATOMICRMW_UINC_WRAP
5383 0U, // G_ATOMICRMW_UDEC_WRAP
5384 0U, // G_ATOMICRMW_USUB_COND
5385 0U, // G_ATOMICRMW_USUB_SAT
5386 0U, // G_FENCE
5387 0U, // G_PREFETCH
5388 0U, // G_BRCOND
5389 0U, // G_BRINDIRECT
5390 0U, // G_INVOKE_REGION_START
5391 0U, // G_INTRINSIC
5392 0U, // G_INTRINSIC_W_SIDE_EFFECTS
5393 0U, // G_INTRINSIC_CONVERGENT
5394 0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
5395 0U, // G_ANYEXT
5396 0U, // G_TRUNC
5397 0U, // G_CONSTANT
5398 0U, // G_FCONSTANT
5399 0U, // G_VASTART
5400 0U, // G_VAARG
5401 0U, // G_SEXT
5402 0U, // G_SEXT_INREG
5403 0U, // G_ZEXT
5404 0U, // G_SHL
5405 0U, // G_LSHR
5406 0U, // G_ASHR
5407 0U, // G_FSHL
5408 0U, // G_FSHR
5409 0U, // G_ROTR
5410 0U, // G_ROTL
5411 0U, // G_ICMP
5412 0U, // G_FCMP
5413 0U, // G_SCMP
5414 0U, // G_UCMP
5415 0U, // G_SELECT
5416 0U, // G_UADDO
5417 0U, // G_UADDE
5418 0U, // G_USUBO
5419 0U, // G_USUBE
5420 0U, // G_SADDO
5421 0U, // G_SADDE
5422 0U, // G_SSUBO
5423 0U, // G_SSUBE
5424 0U, // G_UMULO
5425 0U, // G_SMULO
5426 0U, // G_UMULH
5427 0U, // G_SMULH
5428 0U, // G_UADDSAT
5429 0U, // G_SADDSAT
5430 0U, // G_USUBSAT
5431 0U, // G_SSUBSAT
5432 0U, // G_USHLSAT
5433 0U, // G_SSHLSAT
5434 0U, // G_SMULFIX
5435 0U, // G_UMULFIX
5436 0U, // G_SMULFIXSAT
5437 0U, // G_UMULFIXSAT
5438 0U, // G_SDIVFIX
5439 0U, // G_UDIVFIX
5440 0U, // G_SDIVFIXSAT
5441 0U, // G_UDIVFIXSAT
5442 0U, // G_FADD
5443 0U, // G_FSUB
5444 0U, // G_FMUL
5445 0U, // G_FMA
5446 0U, // G_FMAD
5447 0U, // G_FDIV
5448 0U, // G_FREM
5449 0U, // G_FPOW
5450 0U, // G_FPOWI
5451 0U, // G_FEXP
5452 0U, // G_FEXP2
5453 0U, // G_FEXP10
5454 0U, // G_FLOG
5455 0U, // G_FLOG2
5456 0U, // G_FLOG10
5457 0U, // G_FLDEXP
5458 0U, // G_FFREXP
5459 0U, // G_FNEG
5460 0U, // G_FPEXT
5461 0U, // G_FPTRUNC
5462 0U, // G_FPTOSI
5463 0U, // G_FPTOUI
5464 0U, // G_SITOFP
5465 0U, // G_UITOFP
5466 0U, // G_FPTOSI_SAT
5467 0U, // G_FPTOUI_SAT
5468 0U, // G_FABS
5469 0U, // G_FCOPYSIGN
5470 0U, // G_IS_FPCLASS
5471 0U, // G_FCANONICALIZE
5472 0U, // G_FMINNUM
5473 0U, // G_FMAXNUM
5474 0U, // G_FMINNUM_IEEE
5475 0U, // G_FMAXNUM_IEEE
5476 0U, // G_FMINIMUM
5477 0U, // G_FMAXIMUM
5478 0U, // G_FMINIMUMNUM
5479 0U, // G_FMAXIMUMNUM
5480 0U, // G_GET_FPENV
5481 0U, // G_SET_FPENV
5482 0U, // G_RESET_FPENV
5483 0U, // G_GET_FPMODE
5484 0U, // G_SET_FPMODE
5485 0U, // G_RESET_FPMODE
5486 0U, // G_PTR_ADD
5487 0U, // G_PTRMASK
5488 0U, // G_SMIN
5489 0U, // G_SMAX
5490 0U, // G_UMIN
5491 0U, // G_UMAX
5492 0U, // G_ABS
5493 0U, // G_LROUND
5494 0U, // G_LLROUND
5495 0U, // G_BR
5496 0U, // G_BRJT
5497 0U, // G_VSCALE
5498 0U, // G_INSERT_SUBVECTOR
5499 0U, // G_EXTRACT_SUBVECTOR
5500 0U, // G_INSERT_VECTOR_ELT
5501 0U, // G_EXTRACT_VECTOR_ELT
5502 0U, // G_SHUFFLE_VECTOR
5503 0U, // G_SPLAT_VECTOR
5504 0U, // G_STEP_VECTOR
5505 0U, // G_VECTOR_COMPRESS
5506 0U, // G_CTTZ
5507 0U, // G_CTTZ_ZERO_UNDEF
5508 0U, // G_CTLZ
5509 0U, // G_CTLZ_ZERO_UNDEF
5510 0U, // G_CTPOP
5511 0U, // G_BSWAP
5512 0U, // G_BITREVERSE
5513 0U, // G_FCEIL
5514 0U, // G_FCOS
5515 0U, // G_FSIN
5516 0U, // G_FSINCOS
5517 0U, // G_FTAN
5518 0U, // G_FACOS
5519 0U, // G_FASIN
5520 0U, // G_FATAN
5521 0U, // G_FATAN2
5522 0U, // G_FCOSH
5523 0U, // G_FSINH
5524 0U, // G_FTANH
5525 0U, // G_FSQRT
5526 0U, // G_FFLOOR
5527 0U, // G_FRINT
5528 0U, // G_FNEARBYINT
5529 0U, // G_ADDRSPACE_CAST
5530 0U, // G_BLOCK_ADDR
5531 0U, // G_JUMP_TABLE
5532 0U, // G_DYN_STACKALLOC
5533 0U, // G_STACKSAVE
5534 0U, // G_STACKRESTORE
5535 0U, // G_STRICT_FADD
5536 0U, // G_STRICT_FSUB
5537 0U, // G_STRICT_FMUL
5538 0U, // G_STRICT_FDIV
5539 0U, // G_STRICT_FREM
5540 0U, // G_STRICT_FMA
5541 0U, // G_STRICT_FSQRT
5542 0U, // G_STRICT_FLDEXP
5543 0U, // G_READ_REGISTER
5544 0U, // G_WRITE_REGISTER
5545 0U, // G_MEMCPY
5546 0U, // G_MEMCPY_INLINE
5547 0U, // G_MEMMOVE
5548 0U, // G_MEMSET
5549 0U, // G_BZERO
5550 0U, // G_TRAP
5551 0U, // G_DEBUGTRAP
5552 0U, // G_UBSANTRAP
5553 0U, // G_VECREDUCE_SEQ_FADD
5554 0U, // G_VECREDUCE_SEQ_FMUL
5555 0U, // G_VECREDUCE_FADD
5556 0U, // G_VECREDUCE_FMUL
5557 0U, // G_VECREDUCE_FMAX
5558 0U, // G_VECREDUCE_FMIN
5559 0U, // G_VECREDUCE_FMAXIMUM
5560 0U, // G_VECREDUCE_FMINIMUM
5561 0U, // G_VECREDUCE_ADD
5562 0U, // G_VECREDUCE_MUL
5563 0U, // G_VECREDUCE_AND
5564 0U, // G_VECREDUCE_OR
5565 0U, // G_VECREDUCE_XOR
5566 0U, // G_VECREDUCE_SMAX
5567 0U, // G_VECREDUCE_SMIN
5568 0U, // G_VECREDUCE_UMAX
5569 0U, // G_VECREDUCE_UMIN
5570 0U, // G_SBFX
5571 0U, // G_UBFX
5572 0U, // ABS
5573 0U, // ADDSri
5574 0U, // ADDSrr
5575 0U, // ADDSrsi
5576 0U, // ADDSrsr
5577 0U, // ADJCALLSTACKDOWN
5578 0U, // ADJCALLSTACKUP
5579 0U, // ASRi
5580 0U, // ASRr
5581 0U, // ASRs1
5582 0U, // B
5583 0U, // BCCZi64
5584 0U, // BCCi64
5585 0U, // BLX_noip
5586 0U, // BLX_pred_noip
5587 0U, // BL_PUSHLR
5588 0U, // BMOVPCB_CALL
5589 0U, // BMOVPCRX_CALL
5590 0U, // BR_JTadd
5591 0U, // BR_JTm_i12
5592 0U, // BR_JTm_rs
5593 0U, // BR_JTr
5594 0U, // BX_CALL
5595 0U, // CMP_SWAP_16
5596 0U, // CMP_SWAP_32
5597 0U, // CMP_SWAP_64
5598 0U, // CMP_SWAP_8
5599 0U, // CONSTPOOL_ENTRY
5600 0U, // COPY_STRUCT_BYVAL_I32
5601 0U, // ITasm
5602 0U, // Int_eh_sjlj_dispatchsetup
5603 0U, // Int_eh_sjlj_longjmp
5604 0U, // Int_eh_sjlj_setjmp
5605 0U, // Int_eh_sjlj_setjmp_nofp
5606 0U, // Int_eh_sjlj_setup_dispatch
5607 0U, // JUMPTABLE_ADDRS
5608 0U, // JUMPTABLE_INSTS
5609 0U, // JUMPTABLE_TBB
5610 0U, // JUMPTABLE_TBH
5611 0U, // LDMIA_RET
5612 128U, // LDRBT_POST
5613 16384U, // LDRConstPool
5614 128U, // LDRHTii
5615 0U, // LDRLIT_ga_abs
5616 0U, // LDRLIT_ga_pcrel
5617 0U, // LDRLIT_ga_pcrel_ldr
5618 128U, // LDRSBTii
5619 128U, // LDRSHTii
5620 128U, // LDRT_POST
5621 0U, // LEApcrel
5622 0U, // LEApcrelJT
5623 0U, // LOADDUAL
5624 0U, // LSLi
5625 0U, // LSLr
5626 0U, // LSRi
5627 0U, // LSRr
5628 0U, // LSRs1
5629 0U, // MEMCPY
5630 0U, // MLAv5
5631 0U, // MOVCCi
5632 0U, // MOVCCi16
5633 0U, // MOVCCi32imm
5634 0U, // MOVCCr
5635 0U, // MOVCCsi
5636 0U, // MOVCCsr
5637 0U, // MOVPCRX
5638 0U, // MOVTi16_ga_pcrel
5639 0U, // MOV_ga_pcrel
5640 0U, // MOV_ga_pcrel_ldr
5641 0U, // MOVi16_ga_pcrel
5642 0U, // MOVi32imm
5643 0U, // MQPRCopy
5644 0U, // MQQPRLoad
5645 0U, // MQQPRStore
5646 0U, // MQQQQPRLoad
5647 0U, // MQQQQPRStore
5648 0U, // MULv5
5649 0U, // MVE_MEMCPYLOOPINST
5650 0U, // MVE_MEMSETLOOPINST
5651 0U, // MVNCCi
5652 0U, // PICADD
5653 0U, // PICLDR
5654 0U, // PICLDRB
5655 0U, // PICLDRH
5656 0U, // PICLDRSB
5657 0U, // PICLDRSH
5658 0U, // PICSTR
5659 0U, // PICSTRB
5660 0U, // PICSTRH
5661 0U, // RORi
5662 0U, // RORr
5663 0U, // RRX
5664 16384U, // RRXi
5665 0U, // RSBSri
5666 0U, // RSBSrsi
5667 0U, // RSBSrsr
5668 0U, // SEH_EpilogEnd
5669 0U, // SEH_EpilogStart
5670 0U, // SEH_Nop
5671 0U, // SEH_Nop_Ret
5672 0U, // SEH_PrologEnd
5673 0U, // SEH_SaveFRegs
5674 0U, // SEH_SaveLR
5675 0U, // SEH_SaveRegs
5676 0U, // SEH_SaveRegs_Ret
5677 0U, // SEH_SaveSP
5678 0U, // SEH_StackAlloc
5679 0U, // SMLALv5
5680 0U, // SMULLv5
5681 0U, // SPACE
5682 0U, // STOREDUAL
5683 128U, // STRBT_POST
5684 0U, // STRBi_preidx
5685 0U, // STRBr_preidx
5686 0U, // STRH_preidx
5687 128U, // STRT_POST
5688 0U, // STRi_preidx
5689 0U, // STRr_preidx
5690 0U, // SUBS_PC_LR
5691 0U, // SUBSri
5692 0U, // SUBSrr
5693 0U, // SUBSrsi
5694 0U, // SUBSrsr
5695 0U, // SpeculationBarrierISBDSBEndBB
5696 0U, // SpeculationBarrierSBEndBB
5697 0U, // TAILJMPd
5698 0U, // TAILJMPr
5699 0U, // TAILJMPr4
5700 0U, // TCRETURNdi
5701 0U, // TCRETURNri
5702 0U, // TCRETURNrinotr12
5703 0U, // TPsoft
5704 0U, // UMLALv5
5705 0U, // UMULLv5
5706 16640U, // VLD1LNdAsm_16
5707 16640U, // VLD1LNdAsm_32
5708 16640U, // VLD1LNdAsm_8
5709 33024U, // VLD1LNdWB_fixed_Asm_16
5710 33024U, // VLD1LNdWB_fixed_Asm_32
5711 33024U, // VLD1LNdWB_fixed_Asm_8
5712 524544U, // VLD1LNdWB_register_Asm_16
5713 524544U, // VLD1LNdWB_register_Asm_32
5714 524544U, // VLD1LNdWB_register_Asm_8
5715 16640U, // VLD2LNdAsm_16
5716 16640U, // VLD2LNdAsm_32
5717 16640U, // VLD2LNdAsm_8
5718 33024U, // VLD2LNdWB_fixed_Asm_16
5719 33024U, // VLD2LNdWB_fixed_Asm_32
5720 33024U, // VLD2LNdWB_fixed_Asm_8
5721 524544U, // VLD2LNdWB_register_Asm_16
5722 524544U, // VLD2LNdWB_register_Asm_32
5723 524544U, // VLD2LNdWB_register_Asm_8
5724 16640U, // VLD2LNqAsm_16
5725 16640U, // VLD2LNqAsm_32
5726 33024U, // VLD2LNqWB_fixed_Asm_16
5727 33024U, // VLD2LNqWB_fixed_Asm_32
5728 524544U, // VLD2LNqWB_register_Asm_16
5729 524544U, // VLD2LNqWB_register_Asm_32
5730 2U, // VLD3DUPdAsm_16
5731 2U, // VLD3DUPdAsm_32
5732 2U, // VLD3DUPdAsm_8
5733 4U, // VLD3DUPdWB_fixed_Asm_16
5734 4U, // VLD3DUPdWB_fixed_Asm_32
5735 4U, // VLD3DUPdWB_fixed_Asm_8
5736 16768U, // VLD3DUPdWB_register_Asm_16
5737 16768U, // VLD3DUPdWB_register_Asm_32
5738 16768U, // VLD3DUPdWB_register_Asm_8
5739 2U, // VLD3DUPqAsm_16
5740 2U, // VLD3DUPqAsm_32
5741 2U, // VLD3DUPqAsm_8
5742 4U, // VLD3DUPqWB_fixed_Asm_16
5743 4U, // VLD3DUPqWB_fixed_Asm_32
5744 4U, // VLD3DUPqWB_fixed_Asm_8
5745 16768U, // VLD3DUPqWB_register_Asm_16
5746 16768U, // VLD3DUPqWB_register_Asm_32
5747 16768U, // VLD3DUPqWB_register_Asm_8
5748 16640U, // VLD3LNdAsm_16
5749 16640U, // VLD3LNdAsm_32
5750 16640U, // VLD3LNdAsm_8
5751 33024U, // VLD3LNdWB_fixed_Asm_16
5752 33024U, // VLD3LNdWB_fixed_Asm_32
5753 33024U, // VLD3LNdWB_fixed_Asm_8
5754 524544U, // VLD3LNdWB_register_Asm_16
5755 524544U, // VLD3LNdWB_register_Asm_32
5756 524544U, // VLD3LNdWB_register_Asm_8
5757 16640U, // VLD3LNqAsm_16
5758 16640U, // VLD3LNqAsm_32
5759 33024U, // VLD3LNqWB_fixed_Asm_16
5760 33024U, // VLD3LNqWB_fixed_Asm_32
5761 524544U, // VLD3LNqWB_register_Asm_16
5762 524544U, // VLD3LNqWB_register_Asm_32
5763 518U, // VLD3dAsm_16
5764 518U, // VLD3dAsm_32
5765 518U, // VLD3dAsm_8
5766 646U, // VLD3dWB_fixed_Asm_16
5767 646U, // VLD3dWB_fixed_Asm_32
5768 646U, // VLD3dWB_fixed_Asm_8
5769 49926U, // VLD3dWB_register_Asm_16
5770 49926U, // VLD3dWB_register_Asm_32
5771 49926U, // VLD3dWB_register_Asm_8
5772 2U, // VLD3qAsm_16
5773 2U, // VLD3qAsm_32
5774 2U, // VLD3qAsm_8
5775 4U, // VLD3qWB_fixed_Asm_16
5776 4U, // VLD3qWB_fixed_Asm_32
5777 4U, // VLD3qWB_fixed_Asm_8
5778 16768U, // VLD3qWB_register_Asm_16
5779 16768U, // VLD3qWB_register_Asm_32
5780 16768U, // VLD3qWB_register_Asm_8
5781 2U, // VLD4DUPdAsm_16
5782 2U, // VLD4DUPdAsm_32
5783 2U, // VLD4DUPdAsm_8
5784 4U, // VLD4DUPdWB_fixed_Asm_16
5785 4U, // VLD4DUPdWB_fixed_Asm_32
5786 4U, // VLD4DUPdWB_fixed_Asm_8
5787 16768U, // VLD4DUPdWB_register_Asm_16
5788 16768U, // VLD4DUPdWB_register_Asm_32
5789 16768U, // VLD4DUPdWB_register_Asm_8
5790 2U, // VLD4DUPqAsm_16
5791 2U, // VLD4DUPqAsm_32
5792 2U, // VLD4DUPqAsm_8
5793 4U, // VLD4DUPqWB_fixed_Asm_16
5794 4U, // VLD4DUPqWB_fixed_Asm_32
5795 4U, // VLD4DUPqWB_fixed_Asm_8
5796 16768U, // VLD4DUPqWB_register_Asm_16
5797 16768U, // VLD4DUPqWB_register_Asm_32
5798 16768U, // VLD4DUPqWB_register_Asm_8
5799 16640U, // VLD4LNdAsm_16
5800 16640U, // VLD4LNdAsm_32
5801 16640U, // VLD4LNdAsm_8
5802 33024U, // VLD4LNdWB_fixed_Asm_16
5803 33024U, // VLD4LNdWB_fixed_Asm_32
5804 33024U, // VLD4LNdWB_fixed_Asm_8
5805 524544U, // VLD4LNdWB_register_Asm_16
5806 524544U, // VLD4LNdWB_register_Asm_32
5807 524544U, // VLD4LNdWB_register_Asm_8
5808 16640U, // VLD4LNqAsm_16
5809 16640U, // VLD4LNqAsm_32
5810 33024U, // VLD4LNqWB_fixed_Asm_16
5811 33024U, // VLD4LNqWB_fixed_Asm_32
5812 524544U, // VLD4LNqWB_register_Asm_16
5813 524544U, // VLD4LNqWB_register_Asm_32
5814 518U, // VLD4dAsm_16
5815 518U, // VLD4dAsm_32
5816 518U, // VLD4dAsm_8
5817 646U, // VLD4dWB_fixed_Asm_16
5818 646U, // VLD4dWB_fixed_Asm_32
5819 646U, // VLD4dWB_fixed_Asm_8
5820 49926U, // VLD4dWB_register_Asm_16
5821 49926U, // VLD4dWB_register_Asm_32
5822 49926U, // VLD4dWB_register_Asm_8
5823 2U, // VLD4qAsm_16
5824 2U, // VLD4qAsm_32
5825 2U, // VLD4qAsm_8
5826 4U, // VLD4qWB_fixed_Asm_16
5827 4U, // VLD4qWB_fixed_Asm_32
5828 4U, // VLD4qWB_fixed_Asm_8
5829 16768U, // VLD4qWB_register_Asm_16
5830 16768U, // VLD4qWB_register_Asm_32
5831 16768U, // VLD4qWB_register_Asm_8
5832 0U, // VMOVD0
5833 0U, // VMOVDcc
5834 0U, // VMOVHcc
5835 0U, // VMOVQ0
5836 0U, // VMOVScc
5837 16640U, // VST1LNdAsm_16
5838 16640U, // VST1LNdAsm_32
5839 16640U, // VST1LNdAsm_8
5840 33024U, // VST1LNdWB_fixed_Asm_16
5841 33024U, // VST1LNdWB_fixed_Asm_32
5842 33024U, // VST1LNdWB_fixed_Asm_8
5843 524544U, // VST1LNdWB_register_Asm_16
5844 524544U, // VST1LNdWB_register_Asm_32
5845 524544U, // VST1LNdWB_register_Asm_8
5846 16640U, // VST2LNdAsm_16
5847 16640U, // VST2LNdAsm_32
5848 16640U, // VST2LNdAsm_8
5849 33024U, // VST2LNdWB_fixed_Asm_16
5850 33024U, // VST2LNdWB_fixed_Asm_32
5851 33024U, // VST2LNdWB_fixed_Asm_8
5852 524544U, // VST2LNdWB_register_Asm_16
5853 524544U, // VST2LNdWB_register_Asm_32
5854 524544U, // VST2LNdWB_register_Asm_8
5855 16640U, // VST2LNqAsm_16
5856 16640U, // VST2LNqAsm_32
5857 33024U, // VST2LNqWB_fixed_Asm_16
5858 33024U, // VST2LNqWB_fixed_Asm_32
5859 524544U, // VST2LNqWB_register_Asm_16
5860 524544U, // VST2LNqWB_register_Asm_32
5861 16640U, // VST3LNdAsm_16
5862 16640U, // VST3LNdAsm_32
5863 16640U, // VST3LNdAsm_8
5864 33024U, // VST3LNdWB_fixed_Asm_16
5865 33024U, // VST3LNdWB_fixed_Asm_32
5866 33024U, // VST3LNdWB_fixed_Asm_8
5867 524544U, // VST3LNdWB_register_Asm_16
5868 524544U, // VST3LNdWB_register_Asm_32
5869 524544U, // VST3LNdWB_register_Asm_8
5870 16640U, // VST3LNqAsm_16
5871 16640U, // VST3LNqAsm_32
5872 33024U, // VST3LNqWB_fixed_Asm_16
5873 33024U, // VST3LNqWB_fixed_Asm_32
5874 524544U, // VST3LNqWB_register_Asm_16
5875 524544U, // VST3LNqWB_register_Asm_32
5876 518U, // VST3dAsm_16
5877 518U, // VST3dAsm_32
5878 518U, // VST3dAsm_8
5879 646U, // VST3dWB_fixed_Asm_16
5880 646U, // VST3dWB_fixed_Asm_32
5881 646U, // VST3dWB_fixed_Asm_8
5882 49926U, // VST3dWB_register_Asm_16
5883 49926U, // VST3dWB_register_Asm_32
5884 49926U, // VST3dWB_register_Asm_8
5885 2U, // VST3qAsm_16
5886 2U, // VST3qAsm_32
5887 2U, // VST3qAsm_8
5888 4U, // VST3qWB_fixed_Asm_16
5889 4U, // VST3qWB_fixed_Asm_32
5890 4U, // VST3qWB_fixed_Asm_8
5891 16768U, // VST3qWB_register_Asm_16
5892 16768U, // VST3qWB_register_Asm_32
5893 16768U, // VST3qWB_register_Asm_8
5894 16640U, // VST4LNdAsm_16
5895 16640U, // VST4LNdAsm_32
5896 16640U, // VST4LNdAsm_8
5897 33024U, // VST4LNdWB_fixed_Asm_16
5898 33024U, // VST4LNdWB_fixed_Asm_32
5899 33024U, // VST4LNdWB_fixed_Asm_8
5900 524544U, // VST4LNdWB_register_Asm_16
5901 524544U, // VST4LNdWB_register_Asm_32
5902 524544U, // VST4LNdWB_register_Asm_8
5903 16640U, // VST4LNqAsm_16
5904 16640U, // VST4LNqAsm_32
5905 33024U, // VST4LNqWB_fixed_Asm_16
5906 33024U, // VST4LNqWB_fixed_Asm_32
5907 524544U, // VST4LNqWB_register_Asm_16
5908 524544U, // VST4LNqWB_register_Asm_32
5909 518U, // VST4dAsm_16
5910 518U, // VST4dAsm_32
5911 518U, // VST4dAsm_8
5912 646U, // VST4dWB_fixed_Asm_16
5913 646U, // VST4dWB_fixed_Asm_32
5914 646U, // VST4dWB_fixed_Asm_8
5915 49926U, // VST4dWB_register_Asm_16
5916 49926U, // VST4dWB_register_Asm_32
5917 49926U, // VST4dWB_register_Asm_8
5918 2U, // VST4qAsm_16
5919 2U, // VST4qAsm_32
5920 2U, // VST4qAsm_8
5921 4U, // VST4qWB_fixed_Asm_16
5922 4U, // VST4qWB_fixed_Asm_32
5923 4U, // VST4qWB_fixed_Asm_8
5924 16768U, // VST4qWB_register_Asm_16
5925 16768U, // VST4qWB_register_Asm_32
5926 16768U, // VST4qWB_register_Asm_8
5927 0U, // WIN__CHKSTK
5928 0U, // WIN__DBZCHK
5929 0U, // t2ABS
5930 0U, // t2ADDSri
5931 0U, // t2ADDSrr
5932 0U, // t2ADDSrs
5933 0U, // t2BF_LabelPseudo
5934 0U, // t2BR_JT
5935 0U, // t2CALL_BTI
5936 0U, // t2DoLoopStart
5937 0U, // t2DoLoopStartTP
5938 0U, // t2LDMIA_RET
5939 0U, // t2LDRB_OFFSET_imm
5940 896U, // t2LDRB_POST_imm
5941 0U, // t2LDRB_PRE_imm
5942 16384U, // t2LDRBpcrel
5943 16384U, // t2LDRConstPool
5944 0U, // t2LDRH_OFFSET_imm
5945 896U, // t2LDRH_POST_imm
5946 0U, // t2LDRH_PRE_imm
5947 16384U, // t2LDRHpcrel
5948 0U, // t2LDRLIT_ga_pcrel
5949 0U, // t2LDRSB_OFFSET_imm
5950 896U, // t2LDRSB_POST_imm
5951 0U, // t2LDRSB_PRE_imm
5952 16384U, // t2LDRSBpcrel
5953 0U, // t2LDRSH_OFFSET_imm
5954 896U, // t2LDRSH_POST_imm
5955 0U, // t2LDRSH_PRE_imm
5956 16384U, // t2LDRSHpcrel
5957 896U, // t2LDR_POST_imm
5958 0U, // t2LDR_PRE_imm
5959 0U, // t2LDRpci_pic
5960 16384U, // t2LDRpcrel
5961 0U, // t2LEApcrel
5962 0U, // t2LEApcrelJT
5963 0U, // t2LoopDec
5964 0U, // t2LoopEnd
5965 0U, // t2LoopEndDec
5966 0U, // t2MOVCCasr
5967 0U, // t2MOVCCi
5968 0U, // t2MOVCCi16
5969 0U, // t2MOVCCi32imm
5970 0U, // t2MOVCClsl
5971 0U, // t2MOVCClsr
5972 0U, // t2MOVCCr
5973 0U, // t2MOVCCror
5974 1024U, // t2MOVSsi
5975 1152U, // t2MOVSsr
5976 0U, // t2MOVTi16_ga_pcrel
5977 0U, // t2MOV_ga_pcrel
5978 0U, // t2MOVi16_ga_pcrel
5979 0U, // t2MOVi32imm
5980 1024U, // t2MOVsi
5981 1152U, // t2MOVsr
5982 0U, // t2MVNCCi
5983 0U, // t2RSBSri
5984 0U, // t2RSBSrs
5985 0U, // t2STRB_OFFSET_imm
5986 896U, // t2STRB_POST_imm
5987 0U, // t2STRB_PRE_imm
5988 0U, // t2STRB_preidx
5989 0U, // t2STRH_OFFSET_imm
5990 896U, // t2STRH_POST_imm
5991 0U, // t2STRH_PRE_imm
5992 0U, // t2STRH_preidx
5993 896U, // t2STR_POST_imm
5994 0U, // t2STR_PRE_imm
5995 0U, // t2STR_preidx
5996 0U, // t2SUBSri
5997 0U, // t2SUBSrr
5998 0U, // t2SUBSrs
5999 0U, // t2SpeculationBarrierISBDSBEndBB
6000 0U, // t2SpeculationBarrierSBEndBB
6001 0U, // t2TBB_JT
6002 0U, // t2TBH_JT
6003 0U, // t2WhileLoopSetup
6004 0U, // t2WhileLoopStart
6005 0U, // t2WhileLoopStartLR
6006 0U, // t2WhileLoopStartTP
6007 0U, // tADCS
6008 0U, // tADDSi3
6009 0U, // tADDSi8
6010 0U, // tADDSrr
6011 0U, // tADDframe
6012 0U, // tADJCALLSTACKDOWN
6013 0U, // tADJCALLSTACKUP
6014 0U, // tBLXNS_CALL
6015 0U, // tBLXr_noip
6016 0U, // tBL_PUSHLR
6017 0U, // tBRIND
6018 0U, // tBR_JTr
6019 0U, // tBXNS_RET
6020 0U, // tBX_CALL
6021 0U, // tBX_RET
6022 0U, // tBX_RET_vararg
6023 0U, // tBfar
6024 0U, // tCMP_SWAP_16
6025 0U, // tCMP_SWAP_32
6026 0U, // tCMP_SWAP_8
6027 0U, // tLDMIA_UPD
6028 16384U, // tLDRConstPool
6029 0U, // tLDRLIT_ga_abs
6030 0U, // tLDRLIT_ga_pcrel
6031 0U, // tLDR_postidx
6032 0U, // tLDRpci_pic
6033 0U, // tLEApcrel
6034 0U, // tLEApcrelJT
6035 0U, // tLSLSri
6036 0U, // tMOVCCr_pseudo
6037 0U, // tMOVi32imm
6038 0U, // tPOP_RET
6039 0U, // tRSBS
6040 0U, // tSBCS
6041 0U, // tSUBSi3
6042 0U, // tSUBSi8
6043 0U, // tSUBSrr
6044 0U, // tTAILJMPd
6045 0U, // tTAILJMPdND
6046 0U, // tTAILJMPr
6047 0U, // tTBB_JT
6048 0U, // tTBH_JT
6049 0U, // tTPsoft
6050 1048576U, // ADCri
6051 0U, // ADCrr
6052 1572864U, // ADCrsi
6053 0U, // ADCrsr
6054 1048576U, // ADDri
6055 0U, // ADDrr
6056 1572864U, // ADDrsi
6057 0U, // ADDrsr
6058 1280U, // ADR
6059 2U, // AESD
6060 2U, // AESE
6061 2U, // AESIMC
6062 2U, // AESMC
6063 1048576U, // ANDri
6064 0U, // ANDrr
6065 1572864U, // ANDrsi
6066 0U, // ANDrsr
6067 520U, // BF16VDOTI_VDOTD
6068 520U, // BF16VDOTI_VDOTQ
6069 2U, // BF16VDOTS_VDOTD
6070 2U, // BF16VDOTS_VDOTQ
6071 2U, // BF16_VCVT
6072 2U, // BF16_VCVTB
6073 2U, // BF16_VCVTT
6074 1408U, // BFC
6075 2098688U, // BFI
6076 1048576U, // BICri
6077 0U, // BICrr
6078 1572864U, // BICrsi
6079 0U, // BICrsr
6080 0U, // BKPT
6081 0U, // BL
6082 0U, // BLX
6083 2U, // BLX_pred
6084 0U, // BLXi
6085 2U, // BL_pred
6086 0U, // BX
6087 2U, // BXJ
6088 0U, // BX_RET
6089 2U, // BX_pred
6090 2U, // Bcc
6091 2U, // CDE_CX1
6092 16778U, // CDE_CX1A
6093 0U, // CDE_CX1D
6094 524U, // CDE_CX1DA
6095 16768U, // CDE_CX2
6096 524682U, // CDE_CX2A
6097 526U, // CDE_CX2D
6098 2687756U, // CDE_CX2DA
6099 524672U, // CDE_CX3
6100 34079114U, // CDE_CX3A
6101 2687758U, // CDE_CX3D
6102 70320908U, // CDE_CX3DA
6103 2U, // CDE_VCX1A_fpdp
6104 2U, // CDE_VCX1A_fpsp
6105 16778U, // CDE_VCX1A_vec
6106 2U, // CDE_VCX1_fpdp
6107 2U, // CDE_VCX1_fpsp
6108 17930U, // CDE_VCX1_vec
6109 18048U, // CDE_VCX2A_fpdp
6110 18048U, // CDE_VCX2A_fpsp
6111 524682U, // CDE_VCX2A_vec
6112 16768U, // CDE_VCX2_fpdp
6113 16768U, // CDE_VCX2_fpsp
6114 3671562U, // CDE_VCX2_vec
6115 4195968U, // CDE_VCX3A_fpdp
6116 4195968U, // CDE_VCX3A_fpsp
6117 34079114U, // CDE_VCX3A_vec
6118 524672U, // CDE_VCX3_fpdp
6119 524672U, // CDE_VCX3_fpsp
6120 37225994U, // CDE_VCX3_vec
6121 82704U, // CDP
6122 0U, // CDP2
6123 0U, // CLREX
6124 16384U, // CLZ
6125 1792U, // CMNri
6126 16384U, // CMNzrr
6127 1920U, // CMNzrsi
6128 1152U, // CMNzrsr
6129 1792U, // CMPri
6130 16384U, // CMPrr
6131 1920U, // CMPrsi
6132 1152U, // CMPrsr
6133 0U, // CPS1p
6134 2U, // CPS2p
6135 17920U, // CPS3p
6136 17920U, // CRC32B
6137 17920U, // CRC32CB
6138 17920U, // CRC32CH
6139 17920U, // CRC32CW
6140 17920U, // CRC32H
6141 17920U, // CRC32W
6142 2U, // DBG
6143 0U, // DMB
6144 0U, // DSB
6145 1048576U, // EORri
6146 0U, // EORrr
6147 1572864U, // EORrsi
6148 0U, // EORrsr
6149 0U, // ERET
6150 18U, // FCONSTD
6151 2048U, // FCONSTH
6152 2048U, // FCONSTS
6153 532U, // FLDMXDB_UPD
6154 18560U, // FLDMXIA
6155 532U, // FLDMXIA_UPD
6156 0U, // FMSTAT
6157 532U, // FSTMXDB_UPD
6158 18560U, // FSTMXIA
6159 532U, // FSTMXIA_UPD
6160 2U, // HINT
6161 0U, // HLT
6162 0U, // HVC
6163 0U, // ISB
6164 128U, // LDA
6165 128U, // LDAB
6166 128U, // LDAEX
6167 128U, // LDAEXB
6168 0U, // LDAEXD
6169 128U, // LDAEXH
6170 128U, // LDAH
6171 0U, // LDC2L_OFFSET
6172 2304U, // LDC2L_OPTION
6173 2432U, // LDC2L_POST
6174 0U, // LDC2L_PRE
6175 0U, // LDC2_OFFSET
6176 2304U, // LDC2_OPTION
6177 2432U, // LDC2_POST
6178 0U, // LDC2_PRE
6179 2582U, // LDCL_OFFSET
6180 4721302U, // LDCL_OPTION
6181 5245590U, // LDCL_POST
6182 2838U, // LDCL_PRE
6183 2582U, // LDC_OFFSET
6184 4721302U, // LDC_OPTION
6185 5245590U, // LDC_POST
6186 2838U, // LDC_PRE
6187 18560U, // LDMDA
6188 532U, // LDMDA_UPD
6189 18560U, // LDMDB
6190 532U, // LDMDB_UPD
6191 18560U, // LDMIA
6192 532U, // LDMIA_UPD
6193 18560U, // LDMIB
6194 532U, // LDMIB_UPD
6195 5769856U, // LDRBT_POST_IMM
6196 5769856U, // LDRBT_POST_REG
6197 5769856U, // LDRB_POST_IMM
6198 5769856U, // LDRB_POST_REG
6199 2944U, // LDRB_PRE_IMM
6200 3072U, // LDRB_PRE_REG
6201 3200U, // LDRBi12
6202 3328U, // LDRBrs
6203 6291456U, // LDRD
6204 40370176U, // LDRD_POST
6205 7340032U, // LDRD_PRE
6206 128U, // LDREX
6207 128U, // LDREXB
6208 0U, // LDREXD
6209 128U, // LDREXH
6210 3456U, // LDRH
6211 7867008U, // LDRHTi
6212 8391296U, // LDRHTr
6213 8915584U, // LDRH_POST
6214 3584U, // LDRH_PRE
6215 3456U, // LDRSB
6216 7867008U, // LDRSBTi
6217 8391296U, // LDRSBTr
6218 8915584U, // LDRSB_POST
6219 3584U, // LDRSB_PRE
6220 3456U, // LDRSH
6221 7867008U, // LDRSHTi
6222 8391296U, // LDRSHTr
6223 8915584U, // LDRSH_POST
6224 3584U, // LDRSH_PRE
6225 5769856U, // LDRT_POST_IMM
6226 5769856U, // LDRT_POST_REG
6227 5769856U, // LDR_POST_IMM
6228 5769856U, // LDR_POST_REG
6229 2944U, // LDR_PRE_IMM
6230 3072U, // LDR_PRE_REG
6231 3200U, // LDRcp
6232 3200U, // LDRi12
6233 3328U, // LDRrs
6234 103908112U, // MCR
6235 3712U, // MCR2
6236 137462544U, // MCRR
6237 9437568U, // MCRR2
6238 33554432U, // MLA
6239 33554432U, // MLS
6240 0U, // MOVPCLR
6241 17920U, // MOVTi16
6242 1792U, // MOVi
6243 16384U, // MOVi16
6244 16384U, // MOVr
6245 16384U, // MOVr_TC
6246 1920U, // MOVsi
6247 1152U, // MOVsr
6248 115480U, // MRC
6249 3712U, // MRC2
6250 0U, // MRRC
6251 0U, // MRRC2
6252 26U, // MRS
6253 3840U, // MRSbanked
6254 28U, // MRSsys
6255 528U, // MSR
6256 0U, // MSRbanked
6257 30U, // MSRi
6258 0U, // MUL
6259 524288U, // MVE_ASRLi
6260 524288U, // MVE_ASRLr
6261 2U, // MVE_DLSTP_16
6262 2U, // MVE_DLSTP_32
6263 2U, // MVE_DLSTP_64
6264 2U, // MVE_DLSTP_8
6265 0U, // MVE_LCTP
6266 0U, // MVE_LETP
6267 524288U, // MVE_LSLLi
6268 524288U, // MVE_LSLLr
6269 524288U, // MVE_LSRL
6270 17920U, // MVE_SQRSHR
6271 9961472U, // MVE_SQRSHRL
6272 17920U, // MVE_SQSHL
6273 524288U, // MVE_SQSHLL
6274 17920U, // MVE_SRSHR
6275 524288U, // MVE_SRSHRL
6276 17920U, // MVE_UQRSHL
6277 9961472U, // MVE_UQRSHLL
6278 17920U, // MVE_UQSHL
6279 524288U, // MVE_UQSHLL
6280 17920U, // MVE_URSHR
6281 524288U, // MVE_URSHRL
6282 3671552U, // MVE_VABAVs16
6283 3671552U, // MVE_VABAVs32
6284 3671552U, // MVE_VABAVs8
6285 3671552U, // MVE_VABAVu16
6286 3671552U, // MVE_VABAVu32
6287 3671552U, // MVE_VABAVu8
6288 0U, // MVE_VABDf16
6289 0U, // MVE_VABDf32
6290 0U, // MVE_VABDs16
6291 0U, // MVE_VABDs32
6292 0U, // MVE_VABDs8
6293 0U, // MVE_VABDu16
6294 0U, // MVE_VABDu32
6295 0U, // MVE_VABDu8
6296 16384U, // MVE_VABSf16
6297 16384U, // MVE_VABSf32
6298 16384U, // MVE_VABSs16
6299 16384U, // MVE_VABSs32
6300 16384U, // MVE_VABSs8
6301 3671552U, // MVE_VADC
6302 3671552U, // MVE_VADCI
6303 524288U, // MVE_VADDLVs32acc
6304 0U, // MVE_VADDLVs32no_acc
6305 524288U, // MVE_VADDLVu32acc
6306 0U, // MVE_VADDLVu32no_acc
6307 17920U, // MVE_VADDVs16acc
6308 16384U, // MVE_VADDVs16no_acc
6309 17920U, // MVE_VADDVs32acc
6310 16384U, // MVE_VADDVs32no_acc
6311 17920U, // MVE_VADDVs8acc
6312 16384U, // MVE_VADDVs8no_acc
6313 17920U, // MVE_VADDVu16acc
6314 16384U, // MVE_VADDVu16no_acc
6315 17920U, // MVE_VADDVu32acc
6316 16384U, // MVE_VADDVu32no_acc
6317 17920U, // MVE_VADDVu8acc
6318 16384U, // MVE_VADDVu8no_acc
6319 0U, // MVE_VADD_qr_f16
6320 0U, // MVE_VADD_qr_f32
6321 0U, // MVE_VADD_qr_i16
6322 0U, // MVE_VADD_qr_i32
6323 0U, // MVE_VADD_qr_i8
6324 0U, // MVE_VADDf16
6325 0U, // MVE_VADDf32
6326 0U, // MVE_VADDi16
6327 0U, // MVE_VADDi32
6328 0U, // MVE_VADDi8
6329 0U, // MVE_VAND
6330 0U, // MVE_VBIC
6331 3968U, // MVE_VBICimmi16
6332 3968U, // MVE_VBICimmi32
6333 0U, // MVE_VBRSR16
6334 0U, // MVE_VBRSR32
6335 0U, // MVE_VBRSR8
6336 33554432U, // MVE_VCADDf16
6337 33554432U, // MVE_VCADDf32
6338 33554432U, // MVE_VCADDi16
6339 33554432U, // MVE_VCADDi32
6340 33554432U, // MVE_VCADDi8
6341 16384U, // MVE_VCLSs16
6342 16384U, // MVE_VCLSs32
6343 16384U, // MVE_VCLSs8
6344 16384U, // MVE_VCLZs16
6345 16384U, // MVE_VCLZs32
6346 16384U, // MVE_VCLZs8
6347 37225984U, // MVE_VCMLAf16
6348 37225984U, // MVE_VCMLAf32
6349 0U, // MVE_VCMPf16
6350 0U, // MVE_VCMPf16r
6351 0U, // MVE_VCMPf32
6352 0U, // MVE_VCMPf32r
6353 0U, // MVE_VCMPi16
6354 0U, // MVE_VCMPi16r
6355 0U, // MVE_VCMPi32
6356 0U, // MVE_VCMPi32r
6357 0U, // MVE_VCMPi8
6358 0U, // MVE_VCMPi8r
6359 0U, // MVE_VCMPs16
6360 0U, // MVE_VCMPs16r
6361 0U, // MVE_VCMPs32
6362 0U, // MVE_VCMPs32r
6363 0U, // MVE_VCMPs8
6364 0U, // MVE_VCMPs8r
6365 0U, // MVE_VCMPu16
6366 0U, // MVE_VCMPu16r
6367 0U, // MVE_VCMPu32
6368 0U, // MVE_VCMPu32r
6369 0U, // MVE_VCMPu8
6370 0U, // MVE_VCMPu8r
6371 33554432U, // MVE_VCMULf16
6372 33554432U, // MVE_VCMULf32
6373 2U, // MVE_VCTP16
6374 2U, // MVE_VCTP32
6375 2U, // MVE_VCTP64
6376 2U, // MVE_VCTP8
6377 2U, // MVE_VCVTf16f32bh
6378 2U, // MVE_VCVTf16f32th
6379 536U, // MVE_VCVTf16s16_fix
6380 0U, // MVE_VCVTf16s16n
6381 536U, // MVE_VCVTf16u16_fix
6382 0U, // MVE_VCVTf16u16n
6383 0U, // MVE_VCVTf32f16bh
6384 0U, // MVE_VCVTf32f16th
6385 536U, // MVE_VCVTf32s32_fix
6386 0U, // MVE_VCVTf32s32n
6387 536U, // MVE_VCVTf32u32_fix
6388 0U, // MVE_VCVTf32u32n
6389 536U, // MVE_VCVTs16f16_fix
6390 0U, // MVE_VCVTs16f16a
6391 0U, // MVE_VCVTs16f16m
6392 0U, // MVE_VCVTs16f16n
6393 0U, // MVE_VCVTs16f16p
6394 0U, // MVE_VCVTs16f16z
6395 536U, // MVE_VCVTs32f32_fix
6396 0U, // MVE_VCVTs32f32a
6397 0U, // MVE_VCVTs32f32m
6398 0U, // MVE_VCVTs32f32n
6399 0U, // MVE_VCVTs32f32p
6400 0U, // MVE_VCVTs32f32z
6401 536U, // MVE_VCVTu16f16_fix
6402 0U, // MVE_VCVTu16f16a
6403 0U, // MVE_VCVTu16f16m
6404 0U, // MVE_VCVTu16f16n
6405 0U, // MVE_VCVTu16f16p
6406 0U, // MVE_VCVTu16f16z
6407 536U, // MVE_VCVTu32f32_fix
6408 0U, // MVE_VCVTu32f32a
6409 0U, // MVE_VCVTu32f32m
6410 0U, // MVE_VCVTu32f32n
6411 0U, // MVE_VCVTu32f32p
6412 0U, // MVE_VCVTu32f32z
6413 3670016U, // MVE_VDDUPu16
6414 3670016U, // MVE_VDDUPu32
6415 3670016U, // MVE_VDDUPu8
6416 16384U, // MVE_VDUP16
6417 16384U, // MVE_VDUP32
6418 16384U, // MVE_VDUP8
6419 37224448U, // MVE_VDWDUPu16
6420 37224448U, // MVE_VDWDUPu32
6421 37224448U, // MVE_VDWDUPu8
6422 0U, // MVE_VEOR
6423 3671552U, // MVE_VFMA_qr_Sf16
6424 3671552U, // MVE_VFMA_qr_Sf32
6425 3671552U, // MVE_VFMA_qr_f16
6426 3671552U, // MVE_VFMA_qr_f32
6427 3671552U, // MVE_VFMAf16
6428 3671552U, // MVE_VFMAf32
6429 3671552U, // MVE_VFMSf16
6430 3671552U, // MVE_VFMSf32
6431 0U, // MVE_VHADD_qr_s16
6432 0U, // MVE_VHADD_qr_s32
6433 0U, // MVE_VHADD_qr_s8
6434 0U, // MVE_VHADD_qr_u16
6435 0U, // MVE_VHADD_qr_u32
6436 0U, // MVE_VHADD_qr_u8
6437 0U, // MVE_VHADDs16
6438 0U, // MVE_VHADDs32
6439 0U, // MVE_VHADDs8
6440 0U, // MVE_VHADDu16
6441 0U, // MVE_VHADDu32
6442 0U, // MVE_VHADDu8
6443 33554432U, // MVE_VHCADDs16
6444 33554432U, // MVE_VHCADDs32
6445 33554432U, // MVE_VHCADDs8
6446 0U, // MVE_VHSUB_qr_s16
6447 0U, // MVE_VHSUB_qr_s32
6448 0U, // MVE_VHSUB_qr_s8
6449 0U, // MVE_VHSUB_qr_u16
6450 0U, // MVE_VHSUB_qr_u32
6451 0U, // MVE_VHSUB_qr_u8
6452 0U, // MVE_VHSUBs16
6453 0U, // MVE_VHSUBs32
6454 0U, // MVE_VHSUBs8
6455 0U, // MVE_VHSUBu16
6456 0U, // MVE_VHSUBu32
6457 0U, // MVE_VHSUBu8
6458 3670016U, // MVE_VIDUPu16
6459 3670016U, // MVE_VIDUPu32
6460 3670016U, // MVE_VIDUPu8
6461 37224448U, // MVE_VIWDUPu16
6462 37224448U, // MVE_VIWDUPu32
6463 37224448U, // MVE_VIWDUPu8
6464 0U, // MVE_VLD20_16
6465 0U, // MVE_VLD20_16_wb
6466 0U, // MVE_VLD20_32
6467 0U, // MVE_VLD20_32_wb
6468 0U, // MVE_VLD20_8
6469 0U, // MVE_VLD20_8_wb
6470 0U, // MVE_VLD21_16
6471 0U, // MVE_VLD21_16_wb
6472 0U, // MVE_VLD21_32
6473 0U, // MVE_VLD21_32_wb
6474 0U, // MVE_VLD21_8
6475 0U, // MVE_VLD21_8_wb
6476 0U, // MVE_VLD40_16
6477 0U, // MVE_VLD40_16_wb
6478 0U, // MVE_VLD40_32
6479 0U, // MVE_VLD40_32_wb
6480 0U, // MVE_VLD40_8
6481 0U, // MVE_VLD40_8_wb
6482 0U, // MVE_VLD41_16
6483 0U, // MVE_VLD41_16_wb
6484 0U, // MVE_VLD41_32
6485 0U, // MVE_VLD41_32_wb
6486 0U, // MVE_VLD41_8
6487 0U, // MVE_VLD41_8_wb
6488 0U, // MVE_VLD42_16
6489 0U, // MVE_VLD42_16_wb
6490 0U, // MVE_VLD42_32
6491 0U, // MVE_VLD42_32_wb
6492 0U, // MVE_VLD42_8
6493 0U, // MVE_VLD42_8_wb
6494 0U, // MVE_VLD43_16
6495 0U, // MVE_VLD43_16_wb
6496 0U, // MVE_VLD43_32
6497 0U, // MVE_VLD43_32_wb
6498 0U, // MVE_VLD43_8
6499 0U, // MVE_VLD43_8_wb
6500 4096U, // MVE_VLDRBS16
6501 133760U, // MVE_VLDRBS16_post
6502 4224U, // MVE_VLDRBS16_pre
6503 4352U, // MVE_VLDRBS16_rq
6504 4096U, // MVE_VLDRBS32
6505 133760U, // MVE_VLDRBS32_post
6506 4224U, // MVE_VLDRBS32_pre
6507 4352U, // MVE_VLDRBS32_rq
6508 4096U, // MVE_VLDRBU16
6509 133760U, // MVE_VLDRBU16_post
6510 4224U, // MVE_VLDRBU16_pre
6511 4352U, // MVE_VLDRBU16_rq
6512 4096U, // MVE_VLDRBU32
6513 133760U, // MVE_VLDRBU32_post
6514 4224U, // MVE_VLDRBU32_pre
6515 4352U, // MVE_VLDRBU32_rq
6516 4096U, // MVE_VLDRBU8
6517 133760U, // MVE_VLDRBU8_post
6518 4480U, // MVE_VLDRBU8_pre
6519 4352U, // MVE_VLDRBU8_rq
6520 4096U, // MVE_VLDRDU64_qi
6521 4224U, // MVE_VLDRDU64_qi_pre
6522 4608U, // MVE_VLDRDU64_rq
6523 4352U, // MVE_VLDRDU64_rq_u
6524 4096U, // MVE_VLDRHS32
6525 133760U, // MVE_VLDRHS32_post
6526 4224U, // MVE_VLDRHS32_pre
6527 4736U, // MVE_VLDRHS32_rq
6528 4352U, // MVE_VLDRHS32_rq_u
6529 4096U, // MVE_VLDRHU16
6530 133760U, // MVE_VLDRHU16_post
6531 4480U, // MVE_VLDRHU16_pre
6532 4736U, // MVE_VLDRHU16_rq
6533 4352U, // MVE_VLDRHU16_rq_u
6534 4096U, // MVE_VLDRHU32
6535 133760U, // MVE_VLDRHU32_post
6536 4224U, // MVE_VLDRHU32_pre
6537 4736U, // MVE_VLDRHU32_rq
6538 4352U, // MVE_VLDRHU32_rq_u
6539 4096U, // MVE_VLDRWU32
6540 133760U, // MVE_VLDRWU32_post
6541 4480U, // MVE_VLDRWU32_pre
6542 4096U, // MVE_VLDRWU32_qi
6543 4224U, // MVE_VLDRWU32_qi_pre
6544 4864U, // MVE_VLDRWU32_rq
6545 4352U, // MVE_VLDRWU32_rq_u
6546 17920U, // MVE_VMAXAVs16
6547 17920U, // MVE_VMAXAVs32
6548 17920U, // MVE_VMAXAVs8
6549 17920U, // MVE_VMAXAs16
6550 17920U, // MVE_VMAXAs32
6551 17920U, // MVE_VMAXAs8
6552 17920U, // MVE_VMAXNMAVf16
6553 17920U, // MVE_VMAXNMAVf32
6554 17920U, // MVE_VMAXNMAf16
6555 17920U, // MVE_VMAXNMAf32
6556 17920U, // MVE_VMAXNMVf16
6557 17920U, // MVE_VMAXNMVf32
6558 0U, // MVE_VMAXNMf16
6559 0U, // MVE_VMAXNMf32
6560 17920U, // MVE_VMAXVs16
6561 17920U, // MVE_VMAXVs32
6562 17920U, // MVE_VMAXVs8
6563 17920U, // MVE_VMAXVu16
6564 17920U, // MVE_VMAXVu32
6565 17920U, // MVE_VMAXVu8
6566 0U, // MVE_VMAXs16
6567 0U, // MVE_VMAXs32
6568 0U, // MVE_VMAXs8
6569 0U, // MVE_VMAXu16
6570 0U, // MVE_VMAXu32
6571 0U, // MVE_VMAXu8
6572 17920U, // MVE_VMINAVs16
6573 17920U, // MVE_VMINAVs32
6574 17920U, // MVE_VMINAVs8
6575 17920U, // MVE_VMINAs16
6576 17920U, // MVE_VMINAs32
6577 17920U, // MVE_VMINAs8
6578 17920U, // MVE_VMINNMAVf16
6579 17920U, // MVE_VMINNMAVf32
6580 17920U, // MVE_VMINNMAf16
6581 17920U, // MVE_VMINNMAf32
6582 17920U, // MVE_VMINNMVf16
6583 17920U, // MVE_VMINNMVf32
6584 0U, // MVE_VMINNMf16
6585 0U, // MVE_VMINNMf32
6586 17920U, // MVE_VMINVs16
6587 17920U, // MVE_VMINVs32
6588 17920U, // MVE_VMINVs8
6589 17920U, // MVE_VMINVu16
6590 17920U, // MVE_VMINVu32
6591 17920U, // MVE_VMINVu8
6592 0U, // MVE_VMINs16
6593 0U, // MVE_VMINs32
6594 0U, // MVE_VMINs8
6595 0U, // MVE_VMINu16
6596 0U, // MVE_VMINu32
6597 0U, // MVE_VMINu8
6598 3671552U, // MVE_VMLADAVas16
6599 3671552U, // MVE_VMLADAVas32
6600 3671552U, // MVE_VMLADAVas8
6601 3671552U, // MVE_VMLADAVau16
6602 3671552U, // MVE_VMLADAVau32
6603 3671552U, // MVE_VMLADAVau8
6604 3671552U, // MVE_VMLADAVaxs16
6605 3671552U, // MVE_VMLADAVaxs32
6606 3671552U, // MVE_VMLADAVaxs8
6607 0U, // MVE_VMLADAVs16
6608 0U, // MVE_VMLADAVs32
6609 0U, // MVE_VMLADAVs8
6610 0U, // MVE_VMLADAVu16
6611 0U, // MVE_VMLADAVu32
6612 0U, // MVE_VMLADAVu8
6613 0U, // MVE_VMLADAVxs16
6614 0U, // MVE_VMLADAVxs32
6615 0U, // MVE_VMLADAVxs8
6616 34078720U, // MVE_VMLALDAVas16
6617 34078720U, // MVE_VMLALDAVas32
6618 34078720U, // MVE_VMLALDAVau16
6619 34078720U, // MVE_VMLALDAVau32
6620 34078720U, // MVE_VMLALDAVaxs16
6621 34078720U, // MVE_VMLALDAVaxs32
6622 33554432U, // MVE_VMLALDAVs16
6623 33554432U, // MVE_VMLALDAVs32
6624 33554432U, // MVE_VMLALDAVu16
6625 33554432U, // MVE_VMLALDAVu32
6626 33554432U, // MVE_VMLALDAVxs16
6627 33554432U, // MVE_VMLALDAVxs32
6628 3671552U, // MVE_VMLAS_qr_i16
6629 3671552U, // MVE_VMLAS_qr_i32
6630 3671552U, // MVE_VMLAS_qr_i8
6631 3671552U, // MVE_VMLA_qr_i16
6632 3671552U, // MVE_VMLA_qr_i32
6633 3671552U, // MVE_VMLA_qr_i8
6634 3671552U, // MVE_VMLSDAVas16
6635 3671552U, // MVE_VMLSDAVas32
6636 3671552U, // MVE_VMLSDAVas8
6637 3671552U, // MVE_VMLSDAVaxs16
6638 3671552U, // MVE_VMLSDAVaxs32
6639 3671552U, // MVE_VMLSDAVaxs8
6640 0U, // MVE_VMLSDAVs16
6641 0U, // MVE_VMLSDAVs32
6642 0U, // MVE_VMLSDAVs8
6643 0U, // MVE_VMLSDAVxs16
6644 0U, // MVE_VMLSDAVxs32
6645 0U, // MVE_VMLSDAVxs8
6646 34078720U, // MVE_VMLSLDAVas16
6647 34078720U, // MVE_VMLSLDAVas32
6648 34078720U, // MVE_VMLSLDAVaxs16
6649 34078720U, // MVE_VMLSLDAVaxs32
6650 33554432U, // MVE_VMLSLDAVs16
6651 33554432U, // MVE_VMLSLDAVs32
6652 33554432U, // MVE_VMLSLDAVxs16
6653 33554432U, // MVE_VMLSLDAVxs32
6654 16384U, // MVE_VMOVLs16bh
6655 16384U, // MVE_VMOVLs16th
6656 16384U, // MVE_VMOVLs8bh
6657 16384U, // MVE_VMOVLs8th
6658 16384U, // MVE_VMOVLu16bh
6659 16384U, // MVE_VMOVLu16th
6660 16384U, // MVE_VMOVLu8bh
6661 16384U, // MVE_VMOVLu8th
6662 17920U, // MVE_VMOVNi16bh
6663 17920U, // MVE_VMOVNi16th
6664 17920U, // MVE_VMOVNi32bh
6665 17920U, // MVE_VMOVNi32th
6666 147456U, // MVE_VMOV_from_lane_32
6667 147456U, // MVE_VMOV_from_lane_s16
6668 147456U, // MVE_VMOV_from_lane_s8
6669 147456U, // MVE_VMOV_from_lane_u16
6670 147456U, // MVE_VMOV_from_lane_u8
6671 10650376U, // MVE_VMOV_q_rr
6672 167772160U, // MVE_VMOV_rr_q
6673 32U, // MVE_VMOV_to_lane_16
6674 32U, // MVE_VMOV_to_lane_32
6675 32U, // MVE_VMOV_to_lane_8
6676 2048U, // MVE_VMOVimmf32
6677 4992U, // MVE_VMOVimmi16
6678 4992U, // MVE_VMOVimmi32
6679 0U, // MVE_VMOVimmi64
6680 4992U, // MVE_VMOVimmi8
6681 0U, // MVE_VMULHs16
6682 0U, // MVE_VMULHs32
6683 0U, // MVE_VMULHs8
6684 0U, // MVE_VMULHu16
6685 0U, // MVE_VMULHu32
6686 0U, // MVE_VMULHu8
6687 0U, // MVE_VMULLBp16
6688 0U, // MVE_VMULLBp8
6689 0U, // MVE_VMULLBs16
6690 0U, // MVE_VMULLBs32
6691 0U, // MVE_VMULLBs8
6692 0U, // MVE_VMULLBu16
6693 0U, // MVE_VMULLBu32
6694 0U, // MVE_VMULLBu8
6695 0U, // MVE_VMULLTp16
6696 0U, // MVE_VMULLTp8
6697 0U, // MVE_VMULLTs16
6698 0U, // MVE_VMULLTs32
6699 0U, // MVE_VMULLTs8
6700 0U, // MVE_VMULLTu16
6701 0U, // MVE_VMULLTu32
6702 0U, // MVE_VMULLTu8
6703 0U, // MVE_VMUL_qr_f16
6704 0U, // MVE_VMUL_qr_f32
6705 0U, // MVE_VMUL_qr_i16
6706 0U, // MVE_VMUL_qr_i32
6707 0U, // MVE_VMUL_qr_i8
6708 0U, // MVE_VMULf16
6709 0U, // MVE_VMULf32
6710 0U, // MVE_VMULi16
6711 0U, // MVE_VMULi32
6712 0U, // MVE_VMULi8
6713 16384U, // MVE_VMVN
6714 4992U, // MVE_VMVNimmi16
6715 4992U, // MVE_VMVNimmi32
6716 16384U, // MVE_VNEGf16
6717 16384U, // MVE_VNEGf32
6718 16384U, // MVE_VNEGs16
6719 16384U, // MVE_VNEGs32
6720 16384U, // MVE_VNEGs8
6721 0U, // MVE_VORN
6722 0U, // MVE_VORR
6723 3968U, // MVE_VORRimmi16
6724 3968U, // MVE_VORRimmi32
6725 0U, // MVE_VPNOT
6726 0U, // MVE_VPSEL
6727 0U, // MVE_VPST
6728 0U, // MVE_VPTv16i8
6729 0U, // MVE_VPTv16i8r
6730 0U, // MVE_VPTv16s8
6731 0U, // MVE_VPTv16s8r
6732 0U, // MVE_VPTv16u8
6733 0U, // MVE_VPTv16u8r
6734 0U, // MVE_VPTv4f32
6735 0U, // MVE_VPTv4f32r
6736 0U, // MVE_VPTv4i32
6737 0U, // MVE_VPTv4i32r
6738 0U, // MVE_VPTv4s32
6739 0U, // MVE_VPTv4s32r
6740 0U, // MVE_VPTv4u32
6741 0U, // MVE_VPTv4u32r
6742 0U, // MVE_VPTv8f16
6743 0U, // MVE_VPTv8f16r
6744 0U, // MVE_VPTv8i16
6745 0U, // MVE_VPTv8i16r
6746 0U, // MVE_VPTv8s16
6747 0U, // MVE_VPTv8s16r
6748 0U, // MVE_VPTv8u16
6749 0U, // MVE_VPTv8u16r
6750 16384U, // MVE_VQABSs16
6751 16384U, // MVE_VQABSs32
6752 16384U, // MVE_VQABSs8
6753 0U, // MVE_VQADD_qr_s16
6754 0U, // MVE_VQADD_qr_s32
6755 0U, // MVE_VQADD_qr_s8
6756 0U, // MVE_VQADD_qr_u16
6757 0U, // MVE_VQADD_qr_u32
6758 0U, // MVE_VQADD_qr_u8
6759 0U, // MVE_VQADDs16
6760 0U, // MVE_VQADDs32
6761 0U, // MVE_VQADDs8
6762 0U, // MVE_VQADDu16
6763 0U, // MVE_VQADDu32
6764 0U, // MVE_VQADDu8
6765 3671552U, // MVE_VQDMLADHXs16
6766 3671552U, // MVE_VQDMLADHXs32
6767 3671552U, // MVE_VQDMLADHXs8
6768 3671552U, // MVE_VQDMLADHs16
6769 3671552U, // MVE_VQDMLADHs32
6770 3671552U, // MVE_VQDMLADHs8
6771 3671552U, // MVE_VQDMLAH_qrs16
6772 3671552U, // MVE_VQDMLAH_qrs32
6773 3671552U, // MVE_VQDMLAH_qrs8
6774 3671552U, // MVE_VQDMLASH_qrs16
6775 3671552U, // MVE_VQDMLASH_qrs32
6776 3671552U, // MVE_VQDMLASH_qrs8
6777 3671552U, // MVE_VQDMLSDHXs16
6778 3671552U, // MVE_VQDMLSDHXs32
6779 3671552U, // MVE_VQDMLSDHXs8
6780 3671552U, // MVE_VQDMLSDHs16
6781 3671552U, // MVE_VQDMLSDHs32
6782 3671552U, // MVE_VQDMLSDHs8
6783 0U, // MVE_VQDMULH_qr_s16
6784 0U, // MVE_VQDMULH_qr_s32
6785 0U, // MVE_VQDMULH_qr_s8
6786 0U, // MVE_VQDMULHi16
6787 0U, // MVE_VQDMULHi32
6788 0U, // MVE_VQDMULHi8
6789 0U, // MVE_VQDMULL_qr_s16bh
6790 0U, // MVE_VQDMULL_qr_s16th
6791 0U, // MVE_VQDMULL_qr_s32bh
6792 0U, // MVE_VQDMULL_qr_s32th
6793 0U, // MVE_VQDMULLs16bh
6794 0U, // MVE_VQDMULLs16th
6795 0U, // MVE_VQDMULLs32bh
6796 0U, // MVE_VQDMULLs32th
6797 17920U, // MVE_VQMOVNs16bh
6798 17920U, // MVE_VQMOVNs16th
6799 17920U, // MVE_VQMOVNs32bh
6800 17920U, // MVE_VQMOVNs32th
6801 17920U, // MVE_VQMOVNu16bh
6802 17920U, // MVE_VQMOVNu16th
6803 17920U, // MVE_VQMOVNu32bh
6804 17920U, // MVE_VQMOVNu32th
6805 17920U, // MVE_VQMOVUNs16bh
6806 17920U, // MVE_VQMOVUNs16th
6807 17920U, // MVE_VQMOVUNs32bh
6808 17920U, // MVE_VQMOVUNs32th
6809 16384U, // MVE_VQNEGs16
6810 16384U, // MVE_VQNEGs32
6811 16384U, // MVE_VQNEGs8
6812 3671552U, // MVE_VQRDMLADHXs16
6813 3671552U, // MVE_VQRDMLADHXs32
6814 3671552U, // MVE_VQRDMLADHXs8
6815 3671552U, // MVE_VQRDMLADHs16
6816 3671552U, // MVE_VQRDMLADHs32
6817 3671552U, // MVE_VQRDMLADHs8
6818 3671552U, // MVE_VQRDMLAH_qrs16
6819 3671552U, // MVE_VQRDMLAH_qrs32
6820 3671552U, // MVE_VQRDMLAH_qrs8
6821 3671552U, // MVE_VQRDMLASH_qrs16
6822 3671552U, // MVE_VQRDMLASH_qrs32
6823 3671552U, // MVE_VQRDMLASH_qrs8
6824 3671552U, // MVE_VQRDMLSDHXs16
6825 3671552U, // MVE_VQRDMLSDHXs32
6826 3671552U, // MVE_VQRDMLSDHXs8
6827 3671552U, // MVE_VQRDMLSDHs16
6828 3671552U, // MVE_VQRDMLSDHs32
6829 3671552U, // MVE_VQRDMLSDHs8
6830 0U, // MVE_VQRDMULH_qr_s16
6831 0U, // MVE_VQRDMULH_qr_s32
6832 0U, // MVE_VQRDMULH_qr_s8
6833 0U, // MVE_VQRDMULHi16
6834 0U, // MVE_VQRDMULHi32
6835 0U, // MVE_VQRDMULHi8
6836 0U, // MVE_VQRSHL_by_vecs16
6837 0U, // MVE_VQRSHL_by_vecs32
6838 0U, // MVE_VQRSHL_by_vecs8
6839 0U, // MVE_VQRSHL_by_vecu16
6840 0U, // MVE_VQRSHL_by_vecu32
6841 0U, // MVE_VQRSHL_by_vecu8
6842 17920U, // MVE_VQRSHL_qrs16
6843 17920U, // MVE_VQRSHL_qrs32
6844 17920U, // MVE_VQRSHL_qrs8
6845 17920U, // MVE_VQRSHL_qru16
6846 17920U, // MVE_VQRSHL_qru32
6847 17920U, // MVE_VQRSHL_qru8
6848 3671552U, // MVE_VQRSHRNbhs16
6849 3671552U, // MVE_VQRSHRNbhs32
6850 3671552U, // MVE_VQRSHRNbhu16
6851 3671552U, // MVE_VQRSHRNbhu32
6852 3671552U, // MVE_VQRSHRNths16
6853 3671552U, // MVE_VQRSHRNths32
6854 3671552U, // MVE_VQRSHRNthu16
6855 3671552U, // MVE_VQRSHRNthu32
6856 3671552U, // MVE_VQRSHRUNs16bh
6857 3671552U, // MVE_VQRSHRUNs16th
6858 3671552U, // MVE_VQRSHRUNs32bh
6859 3671552U, // MVE_VQRSHRUNs32th
6860 0U, // MVE_VQSHLU_imms16
6861 0U, // MVE_VQSHLU_imms32
6862 0U, // MVE_VQSHLU_imms8
6863 0U, // MVE_VQSHL_by_vecs16
6864 0U, // MVE_VQSHL_by_vecs32
6865 0U, // MVE_VQSHL_by_vecs8
6866 0U, // MVE_VQSHL_by_vecu16
6867 0U, // MVE_VQSHL_by_vecu32
6868 0U, // MVE_VQSHL_by_vecu8
6869 17920U, // MVE_VQSHL_qrs16
6870 17920U, // MVE_VQSHL_qrs32
6871 17920U, // MVE_VQSHL_qrs8
6872 17920U, // MVE_VQSHL_qru16
6873 17920U, // MVE_VQSHL_qru32
6874 17920U, // MVE_VQSHL_qru8
6875 0U, // MVE_VQSHLimms16
6876 0U, // MVE_VQSHLimms32
6877 0U, // MVE_VQSHLimms8
6878 0U, // MVE_VQSHLimmu16
6879 0U, // MVE_VQSHLimmu32
6880 0U, // MVE_VQSHLimmu8
6881 3671552U, // MVE_VQSHRNbhs16
6882 3671552U, // MVE_VQSHRNbhs32
6883 3671552U, // MVE_VQSHRNbhu16
6884 3671552U, // MVE_VQSHRNbhu32
6885 3671552U, // MVE_VQSHRNths16
6886 3671552U, // MVE_VQSHRNths32
6887 3671552U, // MVE_VQSHRNthu16
6888 3671552U, // MVE_VQSHRNthu32
6889 3671552U, // MVE_VQSHRUNs16bh
6890 3671552U, // MVE_VQSHRUNs16th
6891 3671552U, // MVE_VQSHRUNs32bh
6892 3671552U, // MVE_VQSHRUNs32th
6893 0U, // MVE_VQSUB_qr_s16
6894 0U, // MVE_VQSUB_qr_s32
6895 0U, // MVE_VQSUB_qr_s8
6896 0U, // MVE_VQSUB_qr_u16
6897 0U, // MVE_VQSUB_qr_u32
6898 0U, // MVE_VQSUB_qr_u8
6899 0U, // MVE_VQSUBs16
6900 0U, // MVE_VQSUBs32
6901 0U, // MVE_VQSUBs8
6902 0U, // MVE_VQSUBu16
6903 0U, // MVE_VQSUBu32
6904 0U, // MVE_VQSUBu8
6905 16384U, // MVE_VREV16_8
6906 16384U, // MVE_VREV32_16
6907 16384U, // MVE_VREV32_8
6908 16384U, // MVE_VREV64_16
6909 16384U, // MVE_VREV64_32
6910 16384U, // MVE_VREV64_8
6911 0U, // MVE_VRHADDs16
6912 0U, // MVE_VRHADDs32
6913 0U, // MVE_VRHADDs8
6914 0U, // MVE_VRHADDu16
6915 0U, // MVE_VRHADDu32
6916 0U, // MVE_VRHADDu8
6917 16384U, // MVE_VRINTf16A
6918 16384U, // MVE_VRINTf16M
6919 16384U, // MVE_VRINTf16N
6920 16384U, // MVE_VRINTf16P
6921 16384U, // MVE_VRINTf16X
6922 16384U, // MVE_VRINTf16Z
6923 16384U, // MVE_VRINTf32A
6924 16384U, // MVE_VRINTf32M
6925 16384U, // MVE_VRINTf32N
6926 16384U, // MVE_VRINTf32P
6927 16384U, // MVE_VRINTf32X
6928 16384U, // MVE_VRINTf32Z
6929 34078720U, // MVE_VRMLALDAVHas32
6930 34078720U, // MVE_VRMLALDAVHau32
6931 34078720U, // MVE_VRMLALDAVHaxs32
6932 33554432U, // MVE_VRMLALDAVHs32
6933 33554432U, // MVE_VRMLALDAVHu32
6934 33554432U, // MVE_VRMLALDAVHxs32
6935 34078720U, // MVE_VRMLSLDAVHas32
6936 34078720U, // MVE_VRMLSLDAVHaxs32
6937 33554432U, // MVE_VRMLSLDAVHs32
6938 33554432U, // MVE_VRMLSLDAVHxs32
6939 0U, // MVE_VRMULHs16
6940 0U, // MVE_VRMULHs32
6941 0U, // MVE_VRMULHs8
6942 0U, // MVE_VRMULHu16
6943 0U, // MVE_VRMULHu32
6944 0U, // MVE_VRMULHu8
6945 0U, // MVE_VRSHL_by_vecs16
6946 0U, // MVE_VRSHL_by_vecs32
6947 0U, // MVE_VRSHL_by_vecs8
6948 0U, // MVE_VRSHL_by_vecu16
6949 0U, // MVE_VRSHL_by_vecu32
6950 0U, // MVE_VRSHL_by_vecu8
6951 17920U, // MVE_VRSHL_qrs16
6952 17920U, // MVE_VRSHL_qrs32
6953 17920U, // MVE_VRSHL_qrs8
6954 17920U, // MVE_VRSHL_qru16
6955 17920U, // MVE_VRSHL_qru32
6956 17920U, // MVE_VRSHL_qru8
6957 3671552U, // MVE_VRSHRNi16bh
6958 3671552U, // MVE_VRSHRNi16th
6959 3671552U, // MVE_VRSHRNi32bh
6960 3671552U, // MVE_VRSHRNi32th
6961 0U, // MVE_VRSHR_imms16
6962 0U, // MVE_VRSHR_imms32
6963 0U, // MVE_VRSHR_imms8
6964 0U, // MVE_VRSHR_immu16
6965 0U, // MVE_VRSHR_immu32
6966 0U, // MVE_VRSHR_immu8
6967 3671552U, // MVE_VSBC
6968 3671552U, // MVE_VSBCI
6969 524672U, // MVE_VSHLC
6970 0U, // MVE_VSHLL_imms16bh
6971 0U, // MVE_VSHLL_imms16th
6972 0U, // MVE_VSHLL_imms8bh
6973 0U, // MVE_VSHLL_imms8th
6974 0U, // MVE_VSHLL_immu16bh
6975 0U, // MVE_VSHLL_immu16th
6976 0U, // MVE_VSHLL_immu8bh
6977 0U, // MVE_VSHLL_immu8th
6978 180224U, // MVE_VSHLL_lws16bh
6979 180224U, // MVE_VSHLL_lws16th
6980 196608U, // MVE_VSHLL_lws8bh
6981 196608U, // MVE_VSHLL_lws8th
6982 180224U, // MVE_VSHLL_lwu16bh
6983 180224U, // MVE_VSHLL_lwu16th
6984 196608U, // MVE_VSHLL_lwu8bh
6985 196608U, // MVE_VSHLL_lwu8th
6986 0U, // MVE_VSHL_by_vecs16
6987 0U, // MVE_VSHL_by_vecs32
6988 0U, // MVE_VSHL_by_vecs8
6989 0U, // MVE_VSHL_by_vecu16
6990 0U, // MVE_VSHL_by_vecu32
6991 0U, // MVE_VSHL_by_vecu8
6992 0U, // MVE_VSHL_immi16
6993 0U, // MVE_VSHL_immi32
6994 0U, // MVE_VSHL_immi8
6995 17920U, // MVE_VSHL_qrs16
6996 17920U, // MVE_VSHL_qrs32
6997 17920U, // MVE_VSHL_qrs8
6998 17920U, // MVE_VSHL_qru16
6999 17920U, // MVE_VSHL_qru32
7000 17920U, // MVE_VSHL_qru8
7001 3671552U, // MVE_VSHRNi16bh
7002 3671552U, // MVE_VSHRNi16th
7003 3671552U, // MVE_VSHRNi32bh
7004 3671552U, // MVE_VSHRNi32th
7005 0U, // MVE_VSHR_imms16
7006 0U, // MVE_VSHR_imms32
7007 0U, // MVE_VSHR_imms8
7008 0U, // MVE_VSHR_immu16
7009 0U, // MVE_VSHR_immu32
7010 0U, // MVE_VSHR_immu8
7011 3671552U, // MVE_VSLIimm16
7012 3671552U, // MVE_VSLIimm32
7013 3671552U, // MVE_VSLIimm8
7014 3671552U, // MVE_VSRIimm16
7015 3671552U, // MVE_VSRIimm32
7016 3671552U, // MVE_VSRIimm8
7017 0U, // MVE_VST20_16
7018 0U, // MVE_VST20_16_wb
7019 0U, // MVE_VST20_32
7020 0U, // MVE_VST20_32_wb
7021 0U, // MVE_VST20_8
7022 0U, // MVE_VST20_8_wb
7023 0U, // MVE_VST21_16
7024 0U, // MVE_VST21_16_wb
7025 0U, // MVE_VST21_32
7026 0U, // MVE_VST21_32_wb
7027 0U, // MVE_VST21_8
7028 0U, // MVE_VST21_8_wb
7029 0U, // MVE_VST40_16
7030 0U, // MVE_VST40_16_wb
7031 0U, // MVE_VST40_32
7032 0U, // MVE_VST40_32_wb
7033 0U, // MVE_VST40_8
7034 0U, // MVE_VST40_8_wb
7035 0U, // MVE_VST41_16
7036 0U, // MVE_VST41_16_wb
7037 0U, // MVE_VST41_32
7038 0U, // MVE_VST41_32_wb
7039 0U, // MVE_VST41_8
7040 0U, // MVE_VST41_8_wb
7041 0U, // MVE_VST42_16
7042 0U, // MVE_VST42_16_wb
7043 0U, // MVE_VST42_32
7044 0U, // MVE_VST42_32_wb
7045 0U, // MVE_VST42_8
7046 0U, // MVE_VST42_8_wb
7047 0U, // MVE_VST43_16
7048 0U, // MVE_VST43_16_wb
7049 0U, // MVE_VST43_32
7050 0U, // MVE_VST43_32_wb
7051 0U, // MVE_VST43_8
7052 0U, // MVE_VST43_8_wb
7053 4096U, // MVE_VSTRB16
7054 133760U, // MVE_VSTRB16_post
7055 4224U, // MVE_VSTRB16_pre
7056 4352U, // MVE_VSTRB16_rq
7057 4096U, // MVE_VSTRB32
7058 133760U, // MVE_VSTRB32_post
7059 4224U, // MVE_VSTRB32_pre
7060 4352U, // MVE_VSTRB32_rq
7061 4352U, // MVE_VSTRB8_rq
7062 4096U, // MVE_VSTRBU8
7063 133760U, // MVE_VSTRBU8_post
7064 4480U, // MVE_VSTRBU8_pre
7065 4096U, // MVE_VSTRD64_qi
7066 4224U, // MVE_VSTRD64_qi_pre
7067 4608U, // MVE_VSTRD64_rq
7068 4352U, // MVE_VSTRD64_rq_u
7069 4736U, // MVE_VSTRH16_rq
7070 4352U, // MVE_VSTRH16_rq_u
7071 4096U, // MVE_VSTRH32
7072 133760U, // MVE_VSTRH32_post
7073 4224U, // MVE_VSTRH32_pre
7074 4736U, // MVE_VSTRH32_rq
7075 4352U, // MVE_VSTRH32_rq_u
7076 4096U, // MVE_VSTRHU16
7077 133760U, // MVE_VSTRHU16_post
7078 4480U, // MVE_VSTRHU16_pre
7079 4096U, // MVE_VSTRW32_qi
7080 4224U, // MVE_VSTRW32_qi_pre
7081 4864U, // MVE_VSTRW32_rq
7082 4352U, // MVE_VSTRW32_rq_u
7083 4096U, // MVE_VSTRWU32
7084 133760U, // MVE_VSTRWU32_post
7085 4480U, // MVE_VSTRWU32_pre
7086 0U, // MVE_VSUB_qr_f16
7087 0U, // MVE_VSUB_qr_f32
7088 0U, // MVE_VSUB_qr_i16
7089 0U, // MVE_VSUB_qr_i32
7090 0U, // MVE_VSUB_qr_i8
7091 0U, // MVE_VSUBf16
7092 0U, // MVE_VSUBf32
7093 0U, // MVE_VSUBi16
7094 0U, // MVE_VSUBi32
7095 0U, // MVE_VSUBi8
7096 21504U, // MVE_WLSTP_16
7097 21504U, // MVE_WLSTP_32
7098 21504U, // MVE_WLSTP_64
7099 21504U, // MVE_WLSTP_8
7100 1792U, // MVNi
7101 16384U, // MVNr
7102 1920U, // MVNsi
7103 1152U, // MVNsr
7104 17920U, // NEON_VMAXNMNDf
7105 17920U, // NEON_VMAXNMNDh
7106 17920U, // NEON_VMAXNMNQf
7107 17920U, // NEON_VMAXNMNQh
7108 17920U, // NEON_VMINNMNDf
7109 17920U, // NEON_VMINNMNDh
7110 17920U, // NEON_VMINNMNQf
7111 17920U, // NEON_VMINNMNQh
7112 1048576U, // ORRri
7113 0U, // ORRrr
7114 1572864U, // ORRrsi
7115 0U, // ORRrsr
7116 201326592U, // PKHBT
7117 234881024U, // PKHTB
7118 0U, // PLDWi12
7119 0U, // PLDWrs
7120 0U, // PLDi12
7121 0U, // PLDrs
7122 0U, // PLIi12
7123 0U, // PLIrs
7124 0U, // QADD
7125 0U, // QADD16
7126 0U, // QADD8
7127 0U, // QASX
7128 0U, // QDADD
7129 0U, // QDSUB
7130 0U, // QSAX
7131 0U, // QSUB
7132 0U, // QSUB16
7133 0U, // QSUB8
7134 16384U, // RBIT
7135 16384U, // REV
7136 16384U, // REV16
7137 16384U, // REVSH
7138 0U, // RFEDA
7139 0U, // RFEDA_UPD
7140 0U, // RFEDB
7141 0U, // RFEDB_UPD
7142 0U, // RFEIA
7143 0U, // RFEIA_UPD
7144 0U, // RFEIB
7145 0U, // RFEIB_UPD
7146 1048576U, // RSBri
7147 0U, // RSBrr
7148 1572864U, // RSBrsi
7149 0U, // RSBrsr
7150 1048576U, // RSCri
7151 0U, // RSCrr
7152 1572864U, // RSCrsi
7153 0U, // RSCrsr
7154 0U, // SADD16
7155 0U, // SADD8
7156 0U, // SASX
7157 0U, // SB
7158 1048576U, // SBCri
7159 0U, // SBCrr
7160 1572864U, // SBCrsi
7161 0U, // SBCrsr
7162 33554432U, // SBFX
7163 0U, // SDIV
7164 0U, // SEL
7165 0U, // SETEND
7166 0U, // SETPAN
7167 16768U, // SHA1C
7168 2U, // SHA1H
7169 16768U, // SHA1M
7170 16768U, // SHA1P
7171 16768U, // SHA1SU0
7172 2U, // SHA1SU1
7173 16768U, // SHA256H
7174 16768U, // SHA256H2
7175 2U, // SHA256SU0
7176 16768U, // SHA256SU1
7177 0U, // SHADD16
7178 0U, // SHADD8
7179 0U, // SHASX
7180 0U, // SHSAX
7181 0U, // SHSUB16
7182 0U, // SHSUB8
7183 2U, // SMC
7184 33554432U, // SMLABB
7185 33554432U, // SMLABT
7186 33554432U, // SMLAD
7187 33554432U, // SMLADX
7188 0U, // SMLAL
7189 33554432U, // SMLALBB
7190 33554432U, // SMLALBT
7191 33554432U, // SMLALD
7192 33554432U, // SMLALDX
7193 33554432U, // SMLALTB
7194 33554432U, // SMLALTT
7195 33554432U, // SMLATB
7196 33554432U, // SMLATT
7197 33554432U, // SMLAWB
7198 33554432U, // SMLAWT
7199 33554432U, // SMLSD
7200 33554432U, // SMLSDX
7201 33554432U, // SMLSLD
7202 33554432U, // SMLSLDX
7203 33554432U, // SMMLA
7204 33554432U, // SMMLAR
7205 33554432U, // SMMLS
7206 33554432U, // SMMLSR
7207 0U, // SMMUL
7208 0U, // SMMULR
7209 0U, // SMUAD
7210 0U, // SMUADX
7211 0U, // SMULBB
7212 0U, // SMULBT
7213 33554432U, // SMULL
7214 0U, // SMULTB
7215 0U, // SMULTT
7216 0U, // SMULWB
7217 0U, // SMULWT
7218 0U, // SMUSD
7219 0U, // SMUSDX
7220 0U, // SRSDA
7221 0U, // SRSDA_UPD
7222 0U, // SRSDB
7223 0U, // SRSDB_UPD
7224 0U, // SRSIA
7225 0U, // SRSIA_UPD
7226 0U, // SRSIB
7227 0U, // SRSIB_UPD
7228 218240U, // SSAT
7229 21632U, // SSAT16
7230 0U, // SSAX
7231 0U, // SSUB16
7232 0U, // SSUB8
7233 0U, // STC2L_OFFSET
7234 2304U, // STC2L_OPTION
7235 2432U, // STC2L_POST
7236 0U, // STC2L_PRE
7237 0U, // STC2_OFFSET
7238 2304U, // STC2_OPTION
7239 2432U, // STC2_POST
7240 0U, // STC2_PRE
7241 2582U, // STCL_OFFSET
7242 4721302U, // STCL_OPTION
7243 5245590U, // STCL_POST
7244 2838U, // STCL_PRE
7245 2582U, // STC_OFFSET
7246 4721302U, // STC_OPTION
7247 5245590U, // STC_POST
7248 2838U, // STC_PRE
7249 128U, // STL
7250 128U, // STLB
7251 11010048U, // STLEX
7252 11010048U, // STLEXB
7253 5376U, // STLEXD
7254 11010048U, // STLEXH
7255 128U, // STLH
7256 18560U, // STMDA
7257 532U, // STMDA_UPD
7258 18560U, // STMDB
7259 532U, // STMDB_UPD
7260 18560U, // STMIA
7261 532U, // STMIA_UPD
7262 18560U, // STMIB
7263 532U, // STMIB_UPD
7264 5769856U, // STRBT_POST_IMM
7265 5769856U, // STRBT_POST_REG
7266 5769856U, // STRB_POST_IMM
7267 5769856U, // STRB_POST_REG
7268 2944U, // STRB_PRE_IMM
7269 3072U, // STRB_PRE_REG
7270 3200U, // STRBi12
7271 3328U, // STRBrs
7272 6291456U, // STRD
7273 40371712U, // STRD_POST
7274 7341568U, // STRD_PRE
7275 11010048U, // STREX
7276 11010048U, // STREXB
7277 5376U, // STREXD
7278 11010048U, // STREXH
7279 3456U, // STRH
7280 7867008U, // STRHTi
7281 8391296U, // STRHTr
7282 8915584U, // STRH_POST
7283 3584U, // STRH_PRE
7284 5769856U, // STRT_POST_IMM
7285 5769856U, // STRT_POST_REG
7286 5769856U, // STR_POST_IMM
7287 5769856U, // STR_POST_REG
7288 2944U, // STR_PRE_IMM
7289 3072U, // STR_PRE_REG
7290 3200U, // STRi12
7291 3328U, // STRrs
7292 1048576U, // SUBri
7293 0U, // SUBrr
7294 1572864U, // SUBrsi
7295 0U, // SUBrsr
7296 2U, // SVC
7297 11010048U, // SWP
7298 11010048U, // SWPB
7299 268435456U, // SXTAB
7300 268435456U, // SXTAB16
7301 268435456U, // SXTAH
7302 229376U, // SXTB
7303 229376U, // SXTB16
7304 229376U, // SXTH
7305 1792U, // TEQri
7306 16384U, // TEQrr
7307 1920U, // TEQrsi
7308 1152U, // TEQrsr
7309 0U, // TRAP
7310 0U, // TRAPNaCl
7311 0U, // TSB
7312 1792U, // TSTri
7313 16384U, // TSTrr
7314 1920U, // TSTrsi
7315 1152U, // TSTrsr
7316 0U, // UADD16
7317 0U, // UADD8
7318 0U, // UASX
7319 33554432U, // UBFX
7320 0U, // UDF
7321 0U, // UDIV
7322 0U, // UHADD16
7323 0U, // UHADD8
7324 0U, // UHASX
7325 0U, // UHSAX
7326 0U, // UHSUB16
7327 0U, // UHSUB8
7328 33554432U, // UMAAL
7329 0U, // UMLAL
7330 33554432U, // UMULL
7331 0U, // UQADD16
7332 0U, // UQADD8
7333 0U, // UQASX
7334 0U, // UQSAX
7335 0U, // UQSUB16
7336 0U, // UQSUB8
7337 0U, // USAD8
7338 33554432U, // USADA8
7339 301989888U, // USAT
7340 0U, // USAT16
7341 0U, // USAX
7342 0U, // USUB16
7343 0U, // USUB8
7344 268435456U, // UXTAB
7345 268435456U, // UXTAB16
7346 268435456U, // UXTAH
7347 229376U, // UXTB
7348 229376U, // UXTB16
7349 229376U, // UXTH
7350 3671552U, // VABALsv2i64
7351 3671552U, // VABALsv4i32
7352 3671552U, // VABALsv8i16
7353 3671552U, // VABALuv2i64
7354 3671552U, // VABALuv4i32
7355 3671552U, // VABALuv8i16
7356 3671552U, // VABAsv16i8
7357 3671552U, // VABAsv2i32
7358 3671552U, // VABAsv4i16
7359 3671552U, // VABAsv4i32
7360 3671552U, // VABAsv8i16
7361 3671552U, // VABAsv8i8
7362 3671552U, // VABAuv16i8
7363 3671552U, // VABAuv2i32
7364 3671552U, // VABAuv4i16
7365 3671552U, // VABAuv4i32
7366 3671552U, // VABAuv8i16
7367 3671552U, // VABAuv8i8
7368 0U, // VABDLsv2i64
7369 0U, // VABDLsv4i32
7370 0U, // VABDLsv8i16
7371 0U, // VABDLuv2i64
7372 0U, // VABDLuv4i32
7373 0U, // VABDLuv8i16
7374 0U, // VABDfd
7375 0U, // VABDfq
7376 0U, // VABDhd
7377 0U, // VABDhq
7378 0U, // VABDsv16i8
7379 0U, // VABDsv2i32
7380 0U, // VABDsv4i16
7381 0U, // VABDsv4i32
7382 0U, // VABDsv8i16
7383 0U, // VABDsv8i8
7384 0U, // VABDuv16i8
7385 0U, // VABDuv2i32
7386 0U, // VABDuv4i16
7387 0U, // VABDuv4i32
7388 0U, // VABDuv8i16
7389 0U, // VABDuv8i8
7390 528U, // VABSD
7391 16384U, // VABSH
7392 16384U, // VABSS
7393 16384U, // VABSfd
7394 16384U, // VABSfq
7395 16384U, // VABShd
7396 16384U, // VABShq
7397 16384U, // VABSv16i8
7398 16384U, // VABSv2i32
7399 16384U, // VABSv4i16
7400 16384U, // VABSv4i32
7401 16384U, // VABSv8i16
7402 16384U, // VABSv8i8
7403 0U, // VACGEfd
7404 0U, // VACGEfq
7405 0U, // VACGEhd
7406 0U, // VACGEhq
7407 0U, // VACGTfd
7408 0U, // VACGTfq
7409 0U, // VACGThd
7410 0U, // VACGThq
7411 2720528U, // VADDD
7412 0U, // VADDH
7413 17920U, // VADDHNv2i32
7414 0U, // VADDHNv4i16
7415 0U, // VADDHNv8i8
7416 0U, // VADDLsv2i64
7417 0U, // VADDLsv4i32
7418 0U, // VADDLsv8i16
7419 0U, // VADDLuv2i64
7420 0U, // VADDLuv4i32
7421 0U, // VADDLuv8i16
7422 0U, // VADDS
7423 0U, // VADDWsv2i64
7424 0U, // VADDWsv4i32
7425 0U, // VADDWsv8i16
7426 0U, // VADDWuv2i64
7427 0U, // VADDWuv4i32
7428 0U, // VADDWuv8i16
7429 0U, // VADDfd
7430 0U, // VADDfq
7431 0U, // VADDhd
7432 0U, // VADDhq
7433 0U, // VADDv16i8
7434 17920U, // VADDv1i64
7435 0U, // VADDv2i32
7436 17920U, // VADDv2i64
7437 0U, // VADDv4i16
7438 0U, // VADDv4i32
7439 0U, // VADDv8i16
7440 0U, // VADDv8i8
7441 0U, // VANDd
7442 0U, // VANDq
7443 2U, // VBF16MALBQ
7444 520U, // VBF16MALBQI
7445 2U, // VBF16MALTQ
7446 520U, // VBF16MALTQI
7447 0U, // VBICd
7448 4992U, // VBICiv2i32
7449 4992U, // VBICiv4i16
7450 4992U, // VBICiv4i32
7451 4992U, // VBICiv8i16
7452 0U, // VBICq
7453 3671552U, // VBIFd
7454 3671552U, // VBIFq
7455 3671552U, // VBITd
7456 3671552U, // VBITq
7457 3671552U, // VBSLd
7458 3671552U, // VBSLq
7459 0U, // VBSPd
7460 0U, // VBSPq
7461 11535872U, // VCADDv2f32
7462 11535872U, // VCADDv4f16
7463 11535872U, // VCADDv4f32
7464 11535872U, // VCADDv8f16
7465 0U, // VCEQfd
7466 0U, // VCEQfq
7467 0U, // VCEQhd
7468 0U, // VCEQhq
7469 0U, // VCEQv16i8
7470 0U, // VCEQv2i32
7471 0U, // VCEQv4i16
7472 0U, // VCEQv4i32
7473 0U, // VCEQv8i16
7474 0U, // VCEQv8i8
7475 245760U, // VCEQzv16i8
7476 245760U, // VCEQzv2f32
7477 245760U, // VCEQzv2i32
7478 245760U, // VCEQzv4f16
7479 245760U, // VCEQzv4f32
7480 245760U, // VCEQzv4i16
7481 245760U, // VCEQzv4i32
7482 245760U, // VCEQzv8f16
7483 245760U, // VCEQzv8i16
7484 245760U, // VCEQzv8i8
7485 0U, // VCGEfd
7486 0U, // VCGEfq
7487 0U, // VCGEhd
7488 0U, // VCGEhq
7489 0U, // VCGEsv16i8
7490 0U, // VCGEsv2i32
7491 0U, // VCGEsv4i16
7492 0U, // VCGEsv4i32
7493 0U, // VCGEsv8i16
7494 0U, // VCGEsv8i8
7495 0U, // VCGEuv16i8
7496 0U, // VCGEuv2i32
7497 0U, // VCGEuv4i16
7498 0U, // VCGEuv4i32
7499 0U, // VCGEuv8i16
7500 0U, // VCGEuv8i8
7501 245760U, // VCGEzv16i8
7502 245760U, // VCGEzv2f32
7503 245760U, // VCGEzv2i32
7504 245760U, // VCGEzv4f16
7505 245760U, // VCGEzv4f32
7506 245760U, // VCGEzv4i16
7507 245760U, // VCGEzv4i32
7508 245760U, // VCGEzv8f16
7509 245760U, // VCGEzv8i16
7510 245760U, // VCGEzv8i8
7511 0U, // VCGTfd
7512 0U, // VCGTfq
7513 0U, // VCGThd
7514 0U, // VCGThq
7515 0U, // VCGTsv16i8
7516 0U, // VCGTsv2i32
7517 0U, // VCGTsv4i16
7518 0U, // VCGTsv4i32
7519 0U, // VCGTsv8i16
7520 0U, // VCGTsv8i8
7521 0U, // VCGTuv16i8
7522 0U, // VCGTuv2i32
7523 0U, // VCGTuv4i16
7524 0U, // VCGTuv4i32
7525 0U, // VCGTuv8i16
7526 0U, // VCGTuv8i8
7527 245760U, // VCGTzv16i8
7528 245760U, // VCGTzv2f32
7529 245760U, // VCGTzv2i32
7530 245760U, // VCGTzv4f16
7531 245760U, // VCGTzv4f32
7532 245760U, // VCGTzv4i16
7533 245760U, // VCGTzv4i32
7534 245760U, // VCGTzv8f16
7535 245760U, // VCGTzv8i16
7536 245760U, // VCGTzv8i8
7537 245760U, // VCLEzv16i8
7538 245760U, // VCLEzv2f32
7539 245760U, // VCLEzv2i32
7540 245760U, // VCLEzv4f16
7541 245760U, // VCLEzv4f32
7542 245760U, // VCLEzv4i16
7543 245760U, // VCLEzv4i32
7544 245760U, // VCLEzv8f16
7545 245760U, // VCLEzv8i16
7546 245760U, // VCLEzv8i8
7547 16384U, // VCLSv16i8
7548 16384U, // VCLSv2i32
7549 16384U, // VCLSv4i16
7550 16384U, // VCLSv4i32
7551 16384U, // VCLSv8i16
7552 16384U, // VCLSv8i8
7553 245760U, // VCLTzv16i8
7554 245760U, // VCLTzv2f32
7555 245760U, // VCLTzv2i32
7556 245760U, // VCLTzv4f16
7557 245760U, // VCLTzv4f32
7558 245760U, // VCLTzv4i16
7559 245760U, // VCLTzv4i32
7560 245760U, // VCLTzv8f16
7561 245760U, // VCLTzv8i16
7562 245760U, // VCLTzv8i8
7563 16384U, // VCLZv16i8
7564 16384U, // VCLZv2i32
7565 16384U, // VCLZv4i16
7566 16384U, // VCLZv4i32
7567 16384U, // VCLZv8i16
7568 16384U, // VCLZv8i8
7569 12059008U, // VCMLAv2f32
7570 262528U, // VCMLAv2f32_indexed
7571 12059008U, // VCMLAv4f16
7572 262528U, // VCMLAv4f16_indexed
7573 12059008U, // VCMLAv4f32
7574 262528U, // VCMLAv4f32_indexed
7575 12059008U, // VCMLAv8f16
7576 262528U, // VCMLAv8f16_indexed
7577 528U, // VCMPD
7578 528U, // VCMPED
7579 16384U, // VCMPEH
7580 16384U, // VCMPES
7581 0U, // VCMPEZD
7582 34U, // VCMPEZH
7583 34U, // VCMPEZS
7584 16384U, // VCMPH
7585 16384U, // VCMPS
7586 0U, // VCMPZD
7587 34U, // VCMPZH
7588 34U, // VCMPZS
7589 16384U, // VCNTd
7590 16384U, // VCNTq
7591 2U, // VCVTANSDf
7592 2U, // VCVTANSDh
7593 2U, // VCVTANSQf
7594 2U, // VCVTANSQh
7595 2U, // VCVTANUDf
7596 2U, // VCVTANUDh
7597 2U, // VCVTANUQf
7598 2U, // VCVTANUQh
7599 2U, // VCVTASD
7600 2U, // VCVTASH
7601 2U, // VCVTASS
7602 2U, // VCVTAUD
7603 2U, // VCVTAUH
7604 2U, // VCVTAUS
7605 0U, // VCVTBDH
7606 0U, // VCVTBHD
7607 0U, // VCVTBHS
7608 2U, // VCVTBSH
7609 0U, // VCVTDS
7610 2U, // VCVTMNSDf
7611 2U, // VCVTMNSDh
7612 2U, // VCVTMNSQf
7613 2U, // VCVTMNSQh
7614 2U, // VCVTMNUDf
7615 2U, // VCVTMNUDh
7616 2U, // VCVTMNUQf
7617 2U, // VCVTMNUQh
7618 2U, // VCVTMSD
7619 2U, // VCVTMSH
7620 2U, // VCVTMSS
7621 2U, // VCVTMUD
7622 2U, // VCVTMUH
7623 2U, // VCVTMUS
7624 2U, // VCVTNNSDf
7625 2U, // VCVTNNSDh
7626 2U, // VCVTNNSQf
7627 2U, // VCVTNNSQh
7628 2U, // VCVTNNUDf
7629 2U, // VCVTNNUDh
7630 2U, // VCVTNNUQf
7631 2U, // VCVTNNUQh
7632 2U, // VCVTNSD
7633 2U, // VCVTNSH
7634 2U, // VCVTNSS
7635 2U, // VCVTNUD
7636 2U, // VCVTNUH
7637 2U, // VCVTNUS
7638 2U, // VCVTPNSDf
7639 2U, // VCVTPNSDh
7640 2U, // VCVTPNSQf
7641 2U, // VCVTPNSQh
7642 2U, // VCVTPNUDf
7643 2U, // VCVTPNUDh
7644 2U, // VCVTPNUQf
7645 2U, // VCVTPNUQh
7646 2U, // VCVTPSD
7647 2U, // VCVTPSH
7648 2U, // VCVTPSS
7649 2U, // VCVTPUD
7650 2U, // VCVTPUH
7651 2U, // VCVTPUS
7652 0U, // VCVTSD
7653 0U, // VCVTTDH
7654 0U, // VCVTTHD
7655 0U, // VCVTTHS
7656 2U, // VCVTTSH
7657 2U, // VCVTf2h
7658 0U, // VCVTf2sd
7659 0U, // VCVTf2sq
7660 0U, // VCVTf2ud
7661 0U, // VCVTf2uq
7662 536U, // VCVTf2xsd
7663 536U, // VCVTf2xsq
7664 536U, // VCVTf2xud
7665 536U, // VCVTf2xuq
7666 0U, // VCVTh2f
7667 0U, // VCVTh2sd
7668 0U, // VCVTh2sq
7669 0U, // VCVTh2ud
7670 0U, // VCVTh2uq
7671 536U, // VCVTh2xsd
7672 536U, // VCVTh2xsq
7673 536U, // VCVTh2xud
7674 536U, // VCVTh2xuq
7675 0U, // VCVTs2fd
7676 0U, // VCVTs2fq
7677 0U, // VCVTs2hd
7678 0U, // VCVTs2hq
7679 0U, // VCVTu2fd
7680 0U, // VCVTu2fq
7681 0U, // VCVTu2hd
7682 0U, // VCVTu2hq
7683 536U, // VCVTxs2fd
7684 536U, // VCVTxs2fq
7685 536U, // VCVTxs2hd
7686 536U, // VCVTxs2hq
7687 536U, // VCVTxu2fd
7688 536U, // VCVTxu2fq
7689 536U, // VCVTxu2hd
7690 536U, // VCVTxu2hq
7691 2720528U, // VDIVD
7692 0U, // VDIVH
7693 0U, // VDIVS
7694 16384U, // VDUP16d
7695 16384U, // VDUP16q
7696 16384U, // VDUP32d
7697 16384U, // VDUP32q
7698 16384U, // VDUP8d
7699 16384U, // VDUP8q
7700 147456U, // VDUPLN16d
7701 147456U, // VDUPLN16q
7702 147456U, // VDUPLN32d
7703 147456U, // VDUPLN32q
7704 147456U, // VDUPLN8d
7705 147456U, // VDUPLN8q
7706 0U, // VEORd
7707 0U, // VEORq
7708 33554432U, // VEXTd16
7709 33554432U, // VEXTd32
7710 33554432U, // VEXTd8
7711 33554432U, // VEXTq16
7712 33554432U, // VEXTq32
7713 33554432U, // VEXTq64
7714 33554432U, // VEXTq8
7715 49944U, // VFMAD
7716 3671552U, // VFMAH
7717 17920U, // VFMALD
7718 280064U, // VFMALDI
7719 17920U, // VFMALQ
7720 280064U, // VFMALQI
7721 3671552U, // VFMAS
7722 3671552U, // VFMAfd
7723 3671552U, // VFMAfq
7724 3671552U, // VFMAhd
7725 3671552U, // VFMAhq
7726 49944U, // VFMSD
7727 3671552U, // VFMSH
7728 17920U, // VFMSLD
7729 280064U, // VFMSLDI
7730 17920U, // VFMSLQ
7731 280064U, // VFMSLQI
7732 3671552U, // VFMSS
7733 3671552U, // VFMSfd
7734 3671552U, // VFMSfq
7735 3671552U, // VFMShd
7736 3671552U, // VFMShq
7737 49944U, // VFNMAD
7738 3671552U, // VFNMAH
7739 3671552U, // VFNMAS
7740 49944U, // VFNMSD
7741 3671552U, // VFNMSH
7742 3671552U, // VFNMSS
7743 17920U, // VFP_VMAXNMD
7744 17920U, // VFP_VMAXNMH
7745 17920U, // VFP_VMAXNMS
7746 17920U, // VFP_VMINNMD
7747 17920U, // VFP_VMINNMH
7748 17920U, // VFP_VMINNMS
7749 147456U, // VGETLNi32
7750 147456U, // VGETLNs16
7751 147456U, // VGETLNs8
7752 147456U, // VGETLNu16
7753 147456U, // VGETLNu8
7754 0U, // VHADDsv16i8
7755 0U, // VHADDsv2i32
7756 0U, // VHADDsv4i16
7757 0U, // VHADDsv4i32
7758 0U, // VHADDsv8i16
7759 0U, // VHADDsv8i8
7760 0U, // VHADDuv16i8
7761 0U, // VHADDuv2i32
7762 0U, // VHADDuv4i16
7763 0U, // VHADDuv4i32
7764 0U, // VHADDuv8i16
7765 0U, // VHADDuv8i8
7766 0U, // VHSUBsv16i8
7767 0U, // VHSUBsv2i32
7768 0U, // VHSUBsv4i16
7769 0U, // VHSUBsv4i32
7770 0U, // VHSUBsv8i16
7771 0U, // VHSUBsv8i8
7772 0U, // VHSUBuv16i8
7773 0U, // VHSUBuv2i32
7774 0U, // VHSUBuv4i16
7775 0U, // VHSUBuv4i32
7776 0U, // VHSUBuv8i16
7777 0U, // VHSUBuv8i8
7778 2U, // VINSH
7779 0U, // VJCVT
7780 518U, // VLD1DUPd16
7781 676U, // VLD1DUPd16wb_fixed
7782 2687780U, // VLD1DUPd16wb_register
7783 518U, // VLD1DUPd32
7784 676U, // VLD1DUPd32wb_fixed
7785 2687780U, // VLD1DUPd32wb_register
7786 518U, // VLD1DUPd8
7787 676U, // VLD1DUPd8wb_fixed
7788 2687780U, // VLD1DUPd8wb_register
7789 518U, // VLD1DUPq16
7790 676U, // VLD1DUPq16wb_fixed
7791 2687780U, // VLD1DUPq16wb_register
7792 518U, // VLD1DUPq32
7793 676U, // VLD1DUPq32wb_fixed
7794 2687780U, // VLD1DUPq32wb_register
7795 518U, // VLD1DUPq8
7796 676U, // VLD1DUPq8wb_fixed
7797 2687780U, // VLD1DUPq8wb_register
7798 12883366U, // VLD1LNd16
7799 13407782U, // VLD1LNd16_UPD
7800 12883366U, // VLD1LNd32
7801 13407782U, // VLD1LNd32_UPD
7802 12883366U, // VLD1LNd8
7803 13407782U, // VLD1LNd8_UPD
7804 0U, // VLD1LNq16Pseudo
7805 0U, // VLD1LNq16Pseudo_UPD
7806 0U, // VLD1LNq32Pseudo
7807 0U, // VLD1LNq32Pseudo_UPD
7808 0U, // VLD1LNq8Pseudo
7809 0U, // VLD1LNq8Pseudo_UPD
7810 518U, // VLD1d16
7811 518U, // VLD1d16Q
7812 0U, // VLD1d16QPseudo
7813 0U, // VLD1d16QPseudoWB_fixed
7814 0U, // VLD1d16QPseudoWB_register
7815 676U, // VLD1d16Qwb_fixed
7816 2687780U, // VLD1d16Qwb_register
7817 518U, // VLD1d16T
7818 0U, // VLD1d16TPseudo
7819 0U, // VLD1d16TPseudoWB_fixed
7820 0U, // VLD1d16TPseudoWB_register
7821 676U, // VLD1d16Twb_fixed
7822 2687780U, // VLD1d16Twb_register
7823 676U, // VLD1d16wb_fixed
7824 2687780U, // VLD1d16wb_register
7825 518U, // VLD1d32
7826 518U, // VLD1d32Q
7827 0U, // VLD1d32QPseudo
7828 0U, // VLD1d32QPseudoWB_fixed
7829 0U, // VLD1d32QPseudoWB_register
7830 676U, // VLD1d32Qwb_fixed
7831 2687780U, // VLD1d32Qwb_register
7832 518U, // VLD1d32T
7833 0U, // VLD1d32TPseudo
7834 0U, // VLD1d32TPseudoWB_fixed
7835 0U, // VLD1d32TPseudoWB_register
7836 676U, // VLD1d32Twb_fixed
7837 2687780U, // VLD1d32Twb_register
7838 676U, // VLD1d32wb_fixed
7839 2687780U, // VLD1d32wb_register
7840 518U, // VLD1d64
7841 518U, // VLD1d64Q
7842 0U, // VLD1d64QPseudo
7843 0U, // VLD1d64QPseudoWB_fixed
7844 0U, // VLD1d64QPseudoWB_register
7845 676U, // VLD1d64Qwb_fixed
7846 2687780U, // VLD1d64Qwb_register
7847 518U, // VLD1d64T
7848 0U, // VLD1d64TPseudo
7849 0U, // VLD1d64TPseudoWB_fixed
7850 0U, // VLD1d64TPseudoWB_register
7851 676U, // VLD1d64Twb_fixed
7852 2687780U, // VLD1d64Twb_register
7853 676U, // VLD1d64wb_fixed
7854 2687780U, // VLD1d64wb_register
7855 518U, // VLD1d8
7856 518U, // VLD1d8Q
7857 0U, // VLD1d8QPseudo
7858 0U, // VLD1d8QPseudoWB_fixed
7859 0U, // VLD1d8QPseudoWB_register
7860 676U, // VLD1d8Qwb_fixed
7861 2687780U, // VLD1d8Qwb_register
7862 518U, // VLD1d8T
7863 0U, // VLD1d8TPseudo
7864 0U, // VLD1d8TPseudoWB_fixed
7865 0U, // VLD1d8TPseudoWB_register
7866 676U, // VLD1d8Twb_fixed
7867 2687780U, // VLD1d8Twb_register
7868 676U, // VLD1d8wb_fixed
7869 2687780U, // VLD1d8wb_register
7870 518U, // VLD1q16
7871 0U, // VLD1q16HighQPseudo
7872 0U, // VLD1q16HighQPseudo_UPD
7873 0U, // VLD1q16HighTPseudo
7874 0U, // VLD1q16HighTPseudo_UPD
7875 0U, // VLD1q16LowQPseudo_UPD
7876 0U, // VLD1q16LowTPseudo_UPD
7877 676U, // VLD1q16wb_fixed
7878 2687780U, // VLD1q16wb_register
7879 518U, // VLD1q32
7880 0U, // VLD1q32HighQPseudo
7881 0U, // VLD1q32HighQPseudo_UPD
7882 0U, // VLD1q32HighTPseudo
7883 0U, // VLD1q32HighTPseudo_UPD
7884 0U, // VLD1q32LowQPseudo_UPD
7885 0U, // VLD1q32LowTPseudo_UPD
7886 676U, // VLD1q32wb_fixed
7887 2687780U, // VLD1q32wb_register
7888 518U, // VLD1q64
7889 0U, // VLD1q64HighQPseudo
7890 0U, // VLD1q64HighQPseudo_UPD
7891 0U, // VLD1q64HighTPseudo
7892 0U, // VLD1q64HighTPseudo_UPD
7893 0U, // VLD1q64LowQPseudo_UPD
7894 0U, // VLD1q64LowTPseudo_UPD
7895 676U, // VLD1q64wb_fixed
7896 2687780U, // VLD1q64wb_register
7897 518U, // VLD1q8
7898 0U, // VLD1q8HighQPseudo
7899 0U, // VLD1q8HighQPseudo_UPD
7900 0U, // VLD1q8HighTPseudo
7901 0U, // VLD1q8HighTPseudo_UPD
7902 0U, // VLD1q8LowQPseudo_UPD
7903 0U, // VLD1q8LowTPseudo_UPD
7904 676U, // VLD1q8wb_fixed
7905 2687780U, // VLD1q8wb_register
7906 518U, // VLD2DUPd16
7907 676U, // VLD2DUPd16wb_fixed
7908 2687780U, // VLD2DUPd16wb_register
7909 518U, // VLD2DUPd16x2
7910 676U, // VLD2DUPd16x2wb_fixed
7911 2687780U, // VLD2DUPd16x2wb_register
7912 518U, // VLD2DUPd32
7913 676U, // VLD2DUPd32wb_fixed
7914 2687780U, // VLD2DUPd32wb_register
7915 518U, // VLD2DUPd32x2
7916 676U, // VLD2DUPd32x2wb_fixed
7917 2687780U, // VLD2DUPd32x2wb_register
7918 518U, // VLD2DUPd8
7919 676U, // VLD2DUPd8wb_fixed
7920 2687780U, // VLD2DUPd8wb_register
7921 518U, // VLD2DUPd8x2
7922 676U, // VLD2DUPd8x2wb_fixed
7923 2687780U, // VLD2DUPd8x2wb_register
7924 0U, // VLD2DUPq16EvenPseudo
7925 0U, // VLD2DUPq16OddPseudo
7926 0U, // VLD2DUPq16OddPseudoWB_fixed
7927 0U, // VLD2DUPq16OddPseudoWB_register
7928 0U, // VLD2DUPq32EvenPseudo
7929 0U, // VLD2DUPq32OddPseudo
7930 0U, // VLD2DUPq32OddPseudoWB_fixed
7931 0U, // VLD2DUPq32OddPseudoWB_register
7932 0U, // VLD2DUPq8EvenPseudo
7933 0U, // VLD2DUPq8OddPseudo
7934 0U, // VLD2DUPq8OddPseudoWB_fixed
7935 0U, // VLD2DUPq8OddPseudoWB_register
7936 13948454U, // VLD2LNd16
7937 0U, // VLD2LNd16Pseudo
7938 0U, // VLD2LNd16Pseudo_UPD
7939 349869734U, // VLD2LNd16_UPD
7940 13948454U, // VLD2LNd32
7941 0U, // VLD2LNd32Pseudo
7942 0U, // VLD2LNd32Pseudo_UPD
7943 349869734U, // VLD2LNd32_UPD
7944 13948454U, // VLD2LNd8
7945 0U, // VLD2LNd8Pseudo
7946 0U, // VLD2LNd8Pseudo_UPD
7947 349869734U, // VLD2LNd8_UPD
7948 13948454U, // VLD2LNq16
7949 0U, // VLD2LNq16Pseudo
7950 0U, // VLD2LNq16Pseudo_UPD
7951 349869734U, // VLD2LNq16_UPD
7952 13948454U, // VLD2LNq32
7953 0U, // VLD2LNq32Pseudo
7954 0U, // VLD2LNq32Pseudo_UPD
7955 349869734U, // VLD2LNq32_UPD
7956 518U, // VLD2b16
7957 676U, // VLD2b16wb_fixed
7958 2687780U, // VLD2b16wb_register
7959 518U, // VLD2b32
7960 676U, // VLD2b32wb_fixed
7961 2687780U, // VLD2b32wb_register
7962 518U, // VLD2b8
7963 676U, // VLD2b8wb_fixed
7964 2687780U, // VLD2b8wb_register
7965 518U, // VLD2d16
7966 676U, // VLD2d16wb_fixed
7967 2687780U, // VLD2d16wb_register
7968 518U, // VLD2d32
7969 676U, // VLD2d32wb_fixed
7970 2687780U, // VLD2d32wb_register
7971 518U, // VLD2d8
7972 676U, // VLD2d8wb_fixed
7973 2687780U, // VLD2d8wb_register
7974 518U, // VLD2q16
7975 0U, // VLD2q16Pseudo
7976 0U, // VLD2q16PseudoWB_fixed
7977 0U, // VLD2q16PseudoWB_register
7978 676U, // VLD2q16wb_fixed
7979 2687780U, // VLD2q16wb_register
7980 518U, // VLD2q32
7981 0U, // VLD2q32Pseudo
7982 0U, // VLD2q32PseudoWB_fixed
7983 0U, // VLD2q32PseudoWB_register
7984 676U, // VLD2q32wb_fixed
7985 2687780U, // VLD2q32wb_register
7986 518U, // VLD2q8
7987 0U, // VLD2q8Pseudo
7988 0U, // VLD2q8PseudoWB_fixed
7989 0U, // VLD2q8PseudoWB_register
7990 676U, // VLD2q8wb_fixed
7991 2687780U, // VLD2q8wb_register
7992 333608U, // VLD3DUPd16
7993 0U, // VLD3DUPd16Pseudo
7994 0U, // VLD3DUPd16Pseudo_UPD
7995 15030056U, // VLD3DUPd16_UPD
7996 333608U, // VLD3DUPd32
7997 0U, // VLD3DUPd32Pseudo
7998 0U, // VLD3DUPd32Pseudo_UPD
7999 15030056U, // VLD3DUPd32_UPD
8000 333608U, // VLD3DUPd8
8001 0U, // VLD3DUPd8Pseudo
8002 0U, // VLD3DUPd8Pseudo_UPD
8003 15030056U, // VLD3DUPd8_UPD
8004 333608U, // VLD3DUPq16
8005 0U, // VLD3DUPq16EvenPseudo
8006 0U, // VLD3DUPq16OddPseudo
8007 0U, // VLD3DUPq16OddPseudo_UPD
8008 15030056U, // VLD3DUPq16_UPD
8009 333608U, // VLD3DUPq32
8010 0U, // VLD3DUPq32EvenPseudo
8011 0U, // VLD3DUPq32OddPseudo
8012 0U, // VLD3DUPq32OddPseudo_UPD
8013 15030056U, // VLD3DUPq32_UPD
8014 333608U, // VLD3DUPq8
8015 0U, // VLD3DUPq8EvenPseudo
8016 0U, // VLD3DUPq8OddPseudo
8017 0U, // VLD3DUPq8OddPseudo_UPD
8018 15030056U, // VLD3DUPq8_UPD
8019 383424166U, // VLD3LNd16
8020 0U, // VLD3LNd16Pseudo
8021 0U, // VLD3LNd16Pseudo_UPD
8022 15505318U, // VLD3LNd16_UPD
8023 383424166U, // VLD3LNd32
8024 0U, // VLD3LNd32Pseudo
8025 0U, // VLD3LNd32Pseudo_UPD
8026 15505318U, // VLD3LNd32_UPD
8027 383424166U, // VLD3LNd8
8028 0U, // VLD3LNd8Pseudo
8029 0U, // VLD3LNd8Pseudo_UPD
8030 15505318U, // VLD3LNd8_UPD
8031 383424166U, // VLD3LNq16
8032 0U, // VLD3LNq16Pseudo
8033 0U, // VLD3LNq16Pseudo_UPD
8034 15505318U, // VLD3LNq16_UPD
8035 383424166U, // VLD3LNq32
8036 0U, // VLD3LNq32Pseudo
8037 0U, // VLD3LNq32Pseudo_UPD
8038 15505318U, // VLD3LNq32_UPD
8039 402653184U, // VLD3d16
8040 0U, // VLD3d16Pseudo
8041 0U, // VLD3d16Pseudo_UPD
8042 402653184U, // VLD3d16_UPD
8043 402653184U, // VLD3d32
8044 0U, // VLD3d32Pseudo
8045 0U, // VLD3d32Pseudo_UPD
8046 402653184U, // VLD3d32_UPD
8047 402653184U, // VLD3d8
8048 0U, // VLD3d8Pseudo
8049 0U, // VLD3d8Pseudo_UPD
8050 402653184U, // VLD3d8_UPD
8051 402653184U, // VLD3q16
8052 0U, // VLD3q16Pseudo_UPD
8053 402653184U, // VLD3q16_UPD
8054 0U, // VLD3q16oddPseudo
8055 0U, // VLD3q16oddPseudo_UPD
8056 402653184U, // VLD3q32
8057 0U, // VLD3q32Pseudo_UPD
8058 402653184U, // VLD3q32_UPD
8059 0U, // VLD3q32oddPseudo
8060 0U, // VLD3q32oddPseudo_UPD
8061 402653184U, // VLD3q8
8062 0U, // VLD3q8Pseudo_UPD
8063 402653184U, // VLD3q8_UPD
8064 0U, // VLD3q8oddPseudo
8065 0U, // VLD3q8oddPseudo_UPD
8066 2971688U, // VLD4DUPd16
8067 0U, // VLD4DUPd16Pseudo
8068 0U, // VLD4DUPd16Pseudo_UPD
8069 366632U, // VLD4DUPd16_UPD
8070 2971688U, // VLD4DUPd32
8071 0U, // VLD4DUPd32Pseudo
8072 0U, // VLD4DUPd32Pseudo_UPD
8073 366632U, // VLD4DUPd32_UPD
8074 2971688U, // VLD4DUPd8
8075 0U, // VLD4DUPd8Pseudo
8076 0U, // VLD4DUPd8Pseudo_UPD
8077 366632U, // VLD4DUPd8_UPD
8078 2971688U, // VLD4DUPq16
8079 0U, // VLD4DUPq16EvenPseudo
8080 0U, // VLD4DUPq16OddPseudo
8081 0U, // VLD4DUPq16OddPseudo_UPD
8082 366632U, // VLD4DUPq16_UPD
8083 2971688U, // VLD4DUPq32
8084 0U, // VLD4DUPq32EvenPseudo
8085 0U, // VLD4DUPq32OddPseudo
8086 0U, // VLD4DUPq32OddPseudo_UPD
8087 366632U, // VLD4DUPq32_UPD
8088 2971688U, // VLD4DUPq8
8089 0U, // VLD4DUPq8EvenPseudo
8090 0U, // VLD4DUPq8OddPseudo
8091 0U, // VLD4DUPq8OddPseudo_UPD
8092 366632U, // VLD4DUPq8_UPD
8093 440194982U, // VLD4LNd16
8094 0U, // VLD4LNd16Pseudo
8095 0U, // VLD4LNd16Pseudo_UPD
8096 6310U, // VLD4LNd16_UPD
8097 440194982U, // VLD4LNd32
8098 0U, // VLD4LNd32Pseudo
8099 0U, // VLD4LNd32Pseudo_UPD
8100 6310U, // VLD4LNd32_UPD
8101 440194982U, // VLD4LNd8
8102 0U, // VLD4LNd8Pseudo
8103 0U, // VLD4LNd8Pseudo_UPD
8104 6310U, // VLD4LNd8_UPD
8105 440194982U, // VLD4LNq16
8106 0U, // VLD4LNq16Pseudo
8107 0U, // VLD4LNq16Pseudo_UPD
8108 6310U, // VLD4LNq16_UPD
8109 440194982U, // VLD4LNq32
8110 0U, // VLD4LNq32Pseudo
8111 0U, // VLD4LNq32Pseudo_UPD
8112 6310U, // VLD4LNq32_UPD
8113 33554432U, // VLD4d16
8114 0U, // VLD4d16Pseudo
8115 0U, // VLD4d16Pseudo_UPD
8116 33554432U, // VLD4d16_UPD
8117 33554432U, // VLD4d32
8118 0U, // VLD4d32Pseudo
8119 0U, // VLD4d32Pseudo_UPD
8120 33554432U, // VLD4d32_UPD
8121 33554432U, // VLD4d8
8122 0U, // VLD4d8Pseudo
8123 0U, // VLD4d8Pseudo_UPD
8124 33554432U, // VLD4d8_UPD
8125 33554432U, // VLD4q16
8126 0U, // VLD4q16Pseudo_UPD
8127 33554432U, // VLD4q16_UPD
8128 0U, // VLD4q16oddPseudo
8129 0U, // VLD4q16oddPseudo_UPD
8130 33554432U, // VLD4q32
8131 0U, // VLD4q32Pseudo_UPD
8132 33554432U, // VLD4q32_UPD
8133 0U, // VLD4q32oddPseudo
8134 0U, // VLD4q32oddPseudo_UPD
8135 33554432U, // VLD4q8
8136 0U, // VLD4q8Pseudo_UPD
8137 33554432U, // VLD4q8_UPD
8138 0U, // VLD4q8oddPseudo
8139 0U, // VLD4q8oddPseudo_UPD
8140 532U, // VLDMDDB_UPD
8141 18560U, // VLDMDIA
8142 532U, // VLDMDIA_UPD
8143 0U, // VLDMQIA
8144 532U, // VLDMSDB_UPD
8145 18560U, // VLDMSIA
8146 532U, // VLDMSIA_UPD
8147 6400U, // VLDRD
8148 6528U, // VLDRH
8149 6400U, // VLDRS
8150 0U, // VLDR_FPCXTNS_off
8151 42U, // VLDR_FPCXTNS_post
8152 0U, // VLDR_FPCXTNS_pre
8153 0U, // VLDR_FPCXTS_off
8154 42U, // VLDR_FPCXTS_post
8155 0U, // VLDR_FPCXTS_pre
8156 0U, // VLDR_FPSCR_NZCVQC_off
8157 44U, // VLDR_FPSCR_NZCVQC_post
8158 0U, // VLDR_FPSCR_NZCVQC_pre
8159 0U, // VLDR_FPSCR_off
8160 42U, // VLDR_FPSCR_post
8161 0U, // VLDR_FPSCR_pre
8162 0U, // VLDR_P0_off
8163 44U, // VLDR_P0_post
8164 0U, // VLDR_P0_pre
8165 0U, // VLDR_VPR_off
8166 42U, // VLDR_VPR_post
8167 0U, // VLDR_VPR_pre
8168 18560U, // VLLDM
8169 18560U, // VLLDM_T2
8170 18560U, // VLSTM
8171 18560U, // VLSTM_T2
8172 0U, // VMAXfd
8173 0U, // VMAXfq
8174 0U, // VMAXhd
8175 0U, // VMAXhq
8176 0U, // VMAXsv16i8
8177 0U, // VMAXsv2i32
8178 0U, // VMAXsv4i16
8179 0U, // VMAXsv4i32
8180 0U, // VMAXsv8i16
8181 0U, // VMAXsv8i8
8182 0U, // VMAXuv16i8
8183 0U, // VMAXuv2i32
8184 0U, // VMAXuv4i16
8185 0U, // VMAXuv4i32
8186 0U, // VMAXuv8i16
8187 0U, // VMAXuv8i8
8188 0U, // VMINfd
8189 0U, // VMINfq
8190 0U, // VMINhd
8191 0U, // VMINhq
8192 0U, // VMINsv16i8
8193 0U, // VMINsv2i32
8194 0U, // VMINsv4i16
8195 0U, // VMINsv4i32
8196 0U, // VMINsv8i16
8197 0U, // VMINsv8i8
8198 0U, // VMINuv16i8
8199 0U, // VMINuv2i32
8200 0U, // VMINuv4i16
8201 0U, // VMINuv4i32
8202 0U, // VMINuv8i16
8203 0U, // VMINuv8i8
8204 49944U, // VMLAD
8205 3671552U, // VMLAH
8206 473433600U, // VMLALslsv2i32
8207 473433600U, // VMLALslsv4i16
8208 473433600U, // VMLALsluv2i32
8209 473433600U, // VMLALsluv4i16
8210 3671552U, // VMLALsv2i64
8211 3671552U, // VMLALsv4i32
8212 3671552U, // VMLALsv8i16
8213 3671552U, // VMLALuv2i64
8214 3671552U, // VMLALuv4i32
8215 3671552U, // VMLALuv8i16
8216 3671552U, // VMLAS
8217 3671552U, // VMLAfd
8218 3671552U, // VMLAfq
8219 3671552U, // VMLAhd
8220 3671552U, // VMLAhq
8221 473433600U, // VMLAslfd
8222 473433600U, // VMLAslfq
8223 473433600U, // VMLAslhd
8224 473433600U, // VMLAslhq
8225 473433600U, // VMLAslv2i32
8226 473433600U, // VMLAslv4i16
8227 473433600U, // VMLAslv4i32
8228 473433600U, // VMLAslv8i16
8229 3671552U, // VMLAv16i8
8230 3671552U, // VMLAv2i32
8231 3671552U, // VMLAv4i16
8232 3671552U, // VMLAv4i32
8233 3671552U, // VMLAv8i16
8234 3671552U, // VMLAv8i8
8235 49944U, // VMLSD
8236 3671552U, // VMLSH
8237 473433600U, // VMLSLslsv2i32
8238 473433600U, // VMLSLslsv4i16
8239 473433600U, // VMLSLsluv2i32
8240 473433600U, // VMLSLsluv4i16
8241 3671552U, // VMLSLsv2i64
8242 3671552U, // VMLSLsv4i32
8243 3671552U, // VMLSLsv8i16
8244 3671552U, // VMLSLuv2i64
8245 3671552U, // VMLSLuv4i32
8246 3671552U, // VMLSLuv8i16
8247 3671552U, // VMLSS
8248 3671552U, // VMLSfd
8249 3671552U, // VMLSfq
8250 3671552U, // VMLShd
8251 3671552U, // VMLShq
8252 473433600U, // VMLSslfd
8253 473433600U, // VMLSslfq
8254 473433600U, // VMLSslhd
8255 473433600U, // VMLSslhq
8256 473433600U, // VMLSslv2i32
8257 473433600U, // VMLSslv4i16
8258 473433600U, // VMLSslv4i32
8259 473433600U, // VMLSslv8i16
8260 3671552U, // VMLSv16i8
8261 3671552U, // VMLSv2i32
8262 3671552U, // VMLSv4i16
8263 3671552U, // VMLSv4i32
8264 3671552U, // VMLSv8i16
8265 3671552U, // VMLSv8i8
8266 2U, // VMMLA
8267 528U, // VMOVD
8268 0U, // VMOVDRR
8269 2U, // VMOVH
8270 16384U, // VMOVHR
8271 16384U, // VMOVLsv2i64
8272 16384U, // VMOVLsv4i32
8273 16384U, // VMOVLsv8i16
8274 16384U, // VMOVLuv2i64
8275 16384U, // VMOVLuv4i32
8276 16384U, // VMOVLuv8i16
8277 2U, // VMOVNv2i32
8278 16384U, // VMOVNv4i16
8279 16384U, // VMOVNv8i8
8280 16384U, // VMOVRH
8281 0U, // VMOVRRD
8282 33554432U, // VMOVRRS
8283 16384U, // VMOVRS
8284 16384U, // VMOVS
8285 16384U, // VMOVSR
8286 33554432U, // VMOVSRR
8287 4992U, // VMOVv16i8
8288 0U, // VMOVv1i64
8289 2048U, // VMOVv2f32
8290 4992U, // VMOVv2i32
8291 0U, // VMOVv2i64
8292 2048U, // VMOVv4f32
8293 4992U, // VMOVv4i16
8294 4992U, // VMOVv4i32
8295 4992U, // VMOVv8i16
8296 4992U, // VMOVv8i8
8297 46U, // VMRS
8298 48U, // VMRS_FPCXTNS
8299 50U, // VMRS_FPCXTS
8300 52U, // VMRS_FPEXC
8301 54U, // VMRS_FPINST
8302 56U, // VMRS_FPINST2
8303 58U, // VMRS_FPSCR_NZCVQC
8304 60U, // VMRS_FPSID
8305 62U, // VMRS_MVFR0
8306 64U, // VMRS_MVFR1
8307 66U, // VMRS_MVFR2
8308 68U, // VMRS_P0
8309 70U, // VMRS_VPR
8310 2U, // VMSR
8311 2U, // VMSR_FPCXTNS
8312 2U, // VMSR_FPCXTS
8313 0U, // VMSR_FPEXC
8314 0U, // VMSR_FPINST
8315 0U, // VMSR_FPINST2
8316 2U, // VMSR_FPSCR_NZCVQC
8317 0U, // VMSR_FPSID
8318 2U, // VMSR_P0
8319 2U, // VMSR_VPR
8320 2720528U, // VMULD
8321 0U, // VMULH
8322 17920U, // VMULLp64
8323 0U, // VMULLp8
8324 167772160U, // VMULLslsv2i32
8325 167772160U, // VMULLslsv4i16
8326 167772160U, // VMULLsluv2i32
8327 167772160U, // VMULLsluv4i16
8328 0U, // VMULLsv2i64
8329 0U, // VMULLsv4i32
8330 0U, // VMULLsv8i16
8331 0U, // VMULLuv2i64
8332 0U, // VMULLuv4i32
8333 0U, // VMULLuv8i16
8334 0U, // VMULS
8335 0U, // VMULfd
8336 0U, // VMULfq
8337 0U, // VMULhd
8338 0U, // VMULhq
8339 0U, // VMULpd
8340 0U, // VMULpq
8341 167772160U, // VMULslfd
8342 167772160U, // VMULslfq
8343 167772160U, // VMULslhd
8344 167772160U, // VMULslhq
8345 167772160U, // VMULslv2i32
8346 167772160U, // VMULslv4i16
8347 167772160U, // VMULslv4i32
8348 167772160U, // VMULslv8i16
8349 0U, // VMULv16i8
8350 0U, // VMULv2i32
8351 0U, // VMULv4i16
8352 0U, // VMULv4i32
8353 0U, // VMULv8i16
8354 0U, // VMULv8i8
8355 16384U, // VMVNd
8356 16384U, // VMVNq
8357 4992U, // VMVNv2i32
8358 4992U, // VMVNv4i16
8359 4992U, // VMVNv4i32
8360 4992U, // VMVNv8i16
8361 528U, // VNEGD
8362 16384U, // VNEGH
8363 16384U, // VNEGS
8364 16384U, // VNEGf32q
8365 16384U, // VNEGfd
8366 16384U, // VNEGhd
8367 16384U, // VNEGhq
8368 16384U, // VNEGs16d
8369 16384U, // VNEGs16q
8370 16384U, // VNEGs32d
8371 16384U, // VNEGs32q
8372 16384U, // VNEGs8d
8373 16384U, // VNEGs8q
8374 49944U, // VNMLAD
8375 3671552U, // VNMLAH
8376 3671552U, // VNMLAS
8377 49944U, // VNMLSD
8378 3671552U, // VNMLSH
8379 3671552U, // VNMLSS
8380 2720528U, // VNMULD
8381 0U, // VNMULH
8382 0U, // VNMULS
8383 0U, // VORNd
8384 0U, // VORNq
8385 0U, // VORRd
8386 4992U, // VORRiv2i32
8387 4992U, // VORRiv4i16
8388 4992U, // VORRiv4i32
8389 4992U, // VORRiv8i16
8390 0U, // VORRq
8391 17920U, // VPADALsv16i8
8392 17920U, // VPADALsv2i32
8393 17920U, // VPADALsv4i16
8394 17920U, // VPADALsv4i32
8395 17920U, // VPADALsv8i16
8396 17920U, // VPADALsv8i8
8397 17920U, // VPADALuv16i8
8398 17920U, // VPADALuv2i32
8399 17920U, // VPADALuv4i16
8400 17920U, // VPADALuv4i32
8401 17920U, // VPADALuv8i16
8402 17920U, // VPADALuv8i8
8403 16384U, // VPADDLsv16i8
8404 16384U, // VPADDLsv2i32
8405 16384U, // VPADDLsv4i16
8406 16384U, // VPADDLsv4i32
8407 16384U, // VPADDLsv8i16
8408 16384U, // VPADDLsv8i8
8409 16384U, // VPADDLuv16i8
8410 16384U, // VPADDLuv2i32
8411 16384U, // VPADDLuv4i16
8412 16384U, // VPADDLuv4i32
8413 16384U, // VPADDLuv8i16
8414 16384U, // VPADDLuv8i8
8415 0U, // VPADDf
8416 0U, // VPADDh
8417 0U, // VPADDi16
8418 0U, // VPADDi32
8419 0U, // VPADDi8
8420 0U, // VPMAXf
8421 0U, // VPMAXh
8422 0U, // VPMAXs16
8423 0U, // VPMAXs32
8424 0U, // VPMAXs8
8425 0U, // VPMAXu16
8426 0U, // VPMAXu32
8427 0U, // VPMAXu8
8428 0U, // VPMINf
8429 0U, // VPMINh
8430 0U, // VPMINs16
8431 0U, // VPMINs32
8432 0U, // VPMINs8
8433 0U, // VPMINu16
8434 0U, // VPMINu32
8435 0U, // VPMINu8
8436 16384U, // VQABSv16i8
8437 16384U, // VQABSv2i32
8438 16384U, // VQABSv4i16
8439 16384U, // VQABSv4i32
8440 16384U, // VQABSv8i16
8441 16384U, // VQABSv8i8
8442 0U, // VQADDsv16i8
8443 17920U, // VQADDsv1i64
8444 0U, // VQADDsv2i32
8445 17920U, // VQADDsv2i64
8446 0U, // VQADDsv4i16
8447 0U, // VQADDsv4i32
8448 0U, // VQADDsv8i16
8449 0U, // VQADDsv8i8
8450 0U, // VQADDuv16i8
8451 0U, // VQADDuv1i64
8452 0U, // VQADDuv2i32
8453 0U, // VQADDuv2i64
8454 0U, // VQADDuv4i16
8455 0U, // VQADDuv4i32
8456 0U, // VQADDuv8i16
8457 0U, // VQADDuv8i8
8458 473433600U, // VQDMLALslv2i32
8459 473433600U, // VQDMLALslv4i16
8460 3671552U, // VQDMLALv2i64
8461 3671552U, // VQDMLALv4i32
8462 473433600U, // VQDMLSLslv2i32
8463 473433600U, // VQDMLSLslv4i16
8464 3671552U, // VQDMLSLv2i64
8465 3671552U, // VQDMLSLv4i32
8466 167772160U, // VQDMULHslv2i32
8467 167772160U, // VQDMULHslv4i16
8468 167772160U, // VQDMULHslv4i32
8469 167772160U, // VQDMULHslv8i16
8470 0U, // VQDMULHv2i32
8471 0U, // VQDMULHv4i16
8472 0U, // VQDMULHv4i32
8473 0U, // VQDMULHv8i16
8474 167772160U, // VQDMULLslv2i32
8475 167772160U, // VQDMULLslv4i16
8476 0U, // VQDMULLv2i64
8477 0U, // VQDMULLv4i32
8478 2U, // VQMOVNsuv2i32
8479 16384U, // VQMOVNsuv4i16
8480 16384U, // VQMOVNsuv8i8
8481 2U, // VQMOVNsv2i32
8482 16384U, // VQMOVNsv4i16
8483 16384U, // VQMOVNsv8i8
8484 16384U, // VQMOVNuv2i32
8485 16384U, // VQMOVNuv4i16
8486 16384U, // VQMOVNuv8i8
8487 16384U, // VQNEGv16i8
8488 16384U, // VQNEGv2i32
8489 16384U, // VQNEGv4i16
8490 16384U, // VQNEGv4i32
8491 16384U, // VQNEGv8i16
8492 16384U, // VQNEGv8i8
8493 473433600U, // VQRDMLAHslv2i32
8494 473433600U, // VQRDMLAHslv4i16
8495 473433600U, // VQRDMLAHslv4i32
8496 473433600U, // VQRDMLAHslv8i16
8497 3671552U, // VQRDMLAHv2i32
8498 3671552U, // VQRDMLAHv4i16
8499 3671552U, // VQRDMLAHv4i32
8500 3671552U, // VQRDMLAHv8i16
8501 473433600U, // VQRDMLSHslv2i32
8502 473433600U, // VQRDMLSHslv4i16
8503 473433600U, // VQRDMLSHslv4i32
8504 473433600U, // VQRDMLSHslv8i16
8505 3671552U, // VQRDMLSHv2i32
8506 3671552U, // VQRDMLSHv4i16
8507 3671552U, // VQRDMLSHv4i32
8508 3671552U, // VQRDMLSHv8i16
8509 167772160U, // VQRDMULHslv2i32
8510 167772160U, // VQRDMULHslv4i16
8511 167772160U, // VQRDMULHslv4i32
8512 167772160U, // VQRDMULHslv8i16
8513 0U, // VQRDMULHv2i32
8514 0U, // VQRDMULHv4i16
8515 0U, // VQRDMULHv4i32
8516 0U, // VQRDMULHv8i16
8517 0U, // VQRSHLsv16i8
8518 17920U, // VQRSHLsv1i64
8519 0U, // VQRSHLsv2i32
8520 17920U, // VQRSHLsv2i64
8521 0U, // VQRSHLsv4i16
8522 0U, // VQRSHLsv4i32
8523 0U, // VQRSHLsv8i16
8524 0U, // VQRSHLsv8i8
8525 0U, // VQRSHLuv16i8
8526 0U, // VQRSHLuv1i64
8527 0U, // VQRSHLuv2i32
8528 0U, // VQRSHLuv2i64
8529 0U, // VQRSHLuv4i16
8530 0U, // VQRSHLuv4i32
8531 0U, // VQRSHLuv8i16
8532 0U, // VQRSHLuv8i8
8533 17920U, // VQRSHRNsv2i32
8534 0U, // VQRSHRNsv4i16
8535 0U, // VQRSHRNsv8i8
8536 0U, // VQRSHRNuv2i32
8537 0U, // VQRSHRNuv4i16
8538 0U, // VQRSHRNuv8i8
8539 17920U, // VQRSHRUNv2i32
8540 0U, // VQRSHRUNv4i16
8541 0U, // VQRSHRUNv8i8
8542 0U, // VQSHLsiv16i8
8543 17920U, // VQSHLsiv1i64
8544 0U, // VQSHLsiv2i32
8545 17920U, // VQSHLsiv2i64
8546 0U, // VQSHLsiv4i16
8547 0U, // VQSHLsiv4i32
8548 0U, // VQSHLsiv8i16
8549 0U, // VQSHLsiv8i8
8550 0U, // VQSHLsuv16i8
8551 17920U, // VQSHLsuv1i64
8552 0U, // VQSHLsuv2i32
8553 17920U, // VQSHLsuv2i64
8554 0U, // VQSHLsuv4i16
8555 0U, // VQSHLsuv4i32
8556 0U, // VQSHLsuv8i16
8557 0U, // VQSHLsuv8i8
8558 0U, // VQSHLsv16i8
8559 17920U, // VQSHLsv1i64
8560 0U, // VQSHLsv2i32
8561 17920U, // VQSHLsv2i64
8562 0U, // VQSHLsv4i16
8563 0U, // VQSHLsv4i32
8564 0U, // VQSHLsv8i16
8565 0U, // VQSHLsv8i8
8566 0U, // VQSHLuiv16i8
8567 0U, // VQSHLuiv1i64
8568 0U, // VQSHLuiv2i32
8569 0U, // VQSHLuiv2i64
8570 0U, // VQSHLuiv4i16
8571 0U, // VQSHLuiv4i32
8572 0U, // VQSHLuiv8i16
8573 0U, // VQSHLuiv8i8
8574 0U, // VQSHLuv16i8
8575 0U, // VQSHLuv1i64
8576 0U, // VQSHLuv2i32
8577 0U, // VQSHLuv2i64
8578 0U, // VQSHLuv4i16
8579 0U, // VQSHLuv4i32
8580 0U, // VQSHLuv8i16
8581 0U, // VQSHLuv8i8
8582 17920U, // VQSHRNsv2i32
8583 0U, // VQSHRNsv4i16
8584 0U, // VQSHRNsv8i8
8585 0U, // VQSHRNuv2i32
8586 0U, // VQSHRNuv4i16
8587 0U, // VQSHRNuv8i8
8588 17920U, // VQSHRUNv2i32
8589 0U, // VQSHRUNv4i16
8590 0U, // VQSHRUNv8i8
8591 0U, // VQSUBsv16i8
8592 17920U, // VQSUBsv1i64
8593 0U, // VQSUBsv2i32
8594 17920U, // VQSUBsv2i64
8595 0U, // VQSUBsv4i16
8596 0U, // VQSUBsv4i32
8597 0U, // VQSUBsv8i16
8598 0U, // VQSUBsv8i8
8599 0U, // VQSUBuv16i8
8600 0U, // VQSUBuv1i64
8601 0U, // VQSUBuv2i32
8602 0U, // VQSUBuv2i64
8603 0U, // VQSUBuv4i16
8604 0U, // VQSUBuv4i32
8605 0U, // VQSUBuv8i16
8606 0U, // VQSUBuv8i8
8607 17920U, // VRADDHNv2i32
8608 0U, // VRADDHNv4i16
8609 0U, // VRADDHNv8i8
8610 16384U, // VRECPEd
8611 16384U, // VRECPEfd
8612 16384U, // VRECPEfq
8613 16384U, // VRECPEhd
8614 16384U, // VRECPEhq
8615 16384U, // VRECPEq
8616 0U, // VRECPSfd
8617 0U, // VRECPSfq
8618 0U, // VRECPShd
8619 0U, // VRECPShq
8620 16384U, // VREV16d8
8621 16384U, // VREV16q8
8622 16384U, // VREV32d16
8623 16384U, // VREV32d8
8624 16384U, // VREV32q16
8625 16384U, // VREV32q8
8626 16384U, // VREV64d16
8627 16384U, // VREV64d32
8628 16384U, // VREV64d8
8629 16384U, // VREV64q16
8630 16384U, // VREV64q32
8631 16384U, // VREV64q8
8632 0U, // VRHADDsv16i8
8633 0U, // VRHADDsv2i32
8634 0U, // VRHADDsv4i16
8635 0U, // VRHADDsv4i32
8636 0U, // VRHADDsv8i16
8637 0U, // VRHADDsv8i8
8638 0U, // VRHADDuv16i8
8639 0U, // VRHADDuv2i32
8640 0U, // VRHADDuv4i16
8641 0U, // VRHADDuv4i32
8642 0U, // VRHADDuv8i16
8643 0U, // VRHADDuv8i8
8644 2U, // VRINTAD
8645 2U, // VRINTAH
8646 2U, // VRINTANDf
8647 2U, // VRINTANDh
8648 2U, // VRINTANQf
8649 2U, // VRINTANQh
8650 2U, // VRINTAS
8651 2U, // VRINTMD
8652 2U, // VRINTMH
8653 2U, // VRINTMNDf
8654 2U, // VRINTMNDh
8655 2U, // VRINTMNQf
8656 2U, // VRINTMNQh
8657 2U, // VRINTMS
8658 2U, // VRINTND
8659 2U, // VRINTNH
8660 2U, // VRINTNNDf
8661 2U, // VRINTNNDh
8662 2U, // VRINTNNQf
8663 2U, // VRINTNNQh
8664 2U, // VRINTNS
8665 2U, // VRINTPD
8666 2U, // VRINTPH
8667 2U, // VRINTPNDf
8668 2U, // VRINTPNDh
8669 2U, // VRINTPNQf
8670 2U, // VRINTPNQh
8671 2U, // VRINTPS
8672 528U, // VRINTRD
8673 16384U, // VRINTRH
8674 16384U, // VRINTRS
8675 528U, // VRINTXD
8676 16384U, // VRINTXH
8677 2U, // VRINTXNDf
8678 2U, // VRINTXNDh
8679 2U, // VRINTXNQf
8680 2U, // VRINTXNQh
8681 16384U, // VRINTXS
8682 528U, // VRINTZD
8683 16384U, // VRINTZH
8684 2U, // VRINTZNDf
8685 2U, // VRINTZNDh
8686 2U, // VRINTZNQf
8687 2U, // VRINTZNQh
8688 16384U, // VRINTZS
8689 0U, // VRSHLsv16i8
8690 17920U, // VRSHLsv1i64
8691 0U, // VRSHLsv2i32
8692 17920U, // VRSHLsv2i64
8693 0U, // VRSHLsv4i16
8694 0U, // VRSHLsv4i32
8695 0U, // VRSHLsv8i16
8696 0U, // VRSHLsv8i8
8697 0U, // VRSHLuv16i8
8698 0U, // VRSHLuv1i64
8699 0U, // VRSHLuv2i32
8700 0U, // VRSHLuv2i64
8701 0U, // VRSHLuv4i16
8702 0U, // VRSHLuv4i32
8703 0U, // VRSHLuv8i16
8704 0U, // VRSHLuv8i8
8705 17920U, // VRSHRNv2i32
8706 0U, // VRSHRNv4i16
8707 0U, // VRSHRNv8i8
8708 0U, // VRSHRsv16i8
8709 17920U, // VRSHRsv1i64
8710 0U, // VRSHRsv2i32
8711 17920U, // VRSHRsv2i64
8712 0U, // VRSHRsv4i16
8713 0U, // VRSHRsv4i32
8714 0U, // VRSHRsv8i16
8715 0U, // VRSHRsv8i8
8716 0U, // VRSHRuv16i8
8717 0U, // VRSHRuv1i64
8718 0U, // VRSHRuv2i32
8719 0U, // VRSHRuv2i64
8720 0U, // VRSHRuv4i16
8721 0U, // VRSHRuv4i32
8722 0U, // VRSHRuv8i16
8723 0U, // VRSHRuv8i8
8724 16384U, // VRSQRTEd
8725 16384U, // VRSQRTEfd
8726 16384U, // VRSQRTEfq
8727 16384U, // VRSQRTEhd
8728 16384U, // VRSQRTEhq
8729 16384U, // VRSQRTEq
8730 0U, // VRSQRTSfd
8731 0U, // VRSQRTSfq
8732 0U, // VRSQRTShd
8733 0U, // VRSQRTShq
8734 3671552U, // VRSRAsv16i8
8735 16768U, // VRSRAsv1i64
8736 3671552U, // VRSRAsv2i32
8737 16768U, // VRSRAsv2i64
8738 3671552U, // VRSRAsv4i16
8739 3671552U, // VRSRAsv4i32
8740 3671552U, // VRSRAsv8i16
8741 3671552U, // VRSRAsv8i8
8742 3671552U, // VRSRAuv16i8
8743 3671552U, // VRSRAuv1i64
8744 3671552U, // VRSRAuv2i32
8745 3671552U, // VRSRAuv2i64
8746 3671552U, // VRSRAuv4i16
8747 3671552U, // VRSRAuv4i32
8748 3671552U, // VRSRAuv8i16
8749 3671552U, // VRSRAuv8i8
8750 17920U, // VRSUBHNv2i32
8751 0U, // VRSUBHNv4i16
8752 0U, // VRSUBHNv8i8
8753 0U, // VSCCLRMD
8754 0U, // VSCCLRMS
8755 2U, // VSDOTD
8756 520U, // VSDOTDI
8757 2U, // VSDOTQ
8758 520U, // VSDOTQI
8759 17920U, // VSELEQD
8760 17920U, // VSELEQH
8761 17920U, // VSELEQS
8762 17920U, // VSELGED
8763 17920U, // VSELGEH
8764 17920U, // VSELGES
8765 17920U, // VSELGTD
8766 17920U, // VSELGTH
8767 17920U, // VSELGTS
8768 17920U, // VSELVSD
8769 17920U, // VSELVSH
8770 17920U, // VSELVSS
8771 32U, // VSETLNi16
8772 32U, // VSETLNi32
8773 32U, // VSETLNi8
8774 0U, // VSHLLi16
8775 0U, // VSHLLi32
8776 0U, // VSHLLi8
8777 0U, // VSHLLsv2i64
8778 0U, // VSHLLsv4i32
8779 0U, // VSHLLsv8i16
8780 0U, // VSHLLuv2i64
8781 0U, // VSHLLuv4i32
8782 0U, // VSHLLuv8i16
8783 0U, // VSHLiv16i8
8784 17920U, // VSHLiv1i64
8785 0U, // VSHLiv2i32
8786 17920U, // VSHLiv2i64
8787 0U, // VSHLiv4i16
8788 0U, // VSHLiv4i32
8789 0U, // VSHLiv8i16
8790 0U, // VSHLiv8i8
8791 0U, // VSHLsv16i8
8792 17920U, // VSHLsv1i64
8793 0U, // VSHLsv2i32
8794 17920U, // VSHLsv2i64
8795 0U, // VSHLsv4i16
8796 0U, // VSHLsv4i32
8797 0U, // VSHLsv8i16
8798 0U, // VSHLsv8i8
8799 0U, // VSHLuv16i8
8800 0U, // VSHLuv1i64
8801 0U, // VSHLuv2i32
8802 0U, // VSHLuv2i64
8803 0U, // VSHLuv4i16
8804 0U, // VSHLuv4i32
8805 0U, // VSHLuv8i16
8806 0U, // VSHLuv8i8
8807 17920U, // VSHRNv2i32
8808 0U, // VSHRNv4i16
8809 0U, // VSHRNv8i8
8810 0U, // VSHRsv16i8
8811 17920U, // VSHRsv1i64
8812 0U, // VSHRsv2i32
8813 17920U, // VSHRsv2i64
8814 0U, // VSHRsv4i16
8815 0U, // VSHRsv4i32
8816 0U, // VSHRsv8i16
8817 0U, // VSHRsv8i8
8818 0U, // VSHRuv16i8
8819 0U, // VSHRuv1i64
8820 0U, // VSHRuv2i32
8821 0U, // VSHRuv2i64
8822 0U, // VSHRuv4i16
8823 0U, // VSHRuv4i32
8824 0U, // VSHRuv8i16
8825 0U, // VSHRuv8i8
8826 0U, // VSHTOD
8827 72U, // VSHTOH
8828 0U, // VSHTOS
8829 0U, // VSITOD
8830 0U, // VSITOH
8831 0U, // VSITOS
8832 3671552U, // VSLIv16i8
8833 3671552U, // VSLIv1i64
8834 3671552U, // VSLIv2i32
8835 3671552U, // VSLIv2i64
8836 3671552U, // VSLIv4i16
8837 3671552U, // VSLIv4i32
8838 3671552U, // VSLIv8i16
8839 3671552U, // VSLIv8i8
8840 74U, // VSLTOD
8841 74U, // VSLTOH
8842 74U, // VSLTOS
8843 2U, // VSMMLA
8844 528U, // VSQRTD
8845 16384U, // VSQRTH
8846 16384U, // VSQRTS
8847 3671552U, // VSRAsv16i8
8848 16768U, // VSRAsv1i64
8849 3671552U, // VSRAsv2i32
8850 16768U, // VSRAsv2i64
8851 3671552U, // VSRAsv4i16
8852 3671552U, // VSRAsv4i32
8853 3671552U, // VSRAsv8i16
8854 3671552U, // VSRAsv8i8
8855 3671552U, // VSRAuv16i8
8856 3671552U, // VSRAuv1i64
8857 3671552U, // VSRAuv2i32
8858 3671552U, // VSRAuv2i64
8859 3671552U, // VSRAuv4i16
8860 3671552U, // VSRAuv4i32
8861 3671552U, // VSRAuv8i16
8862 3671552U, // VSRAuv8i8
8863 3671552U, // VSRIv16i8
8864 3671552U, // VSRIv1i64
8865 3671552U, // VSRIv2i32
8866 3671552U, // VSRIv2i64
8867 3671552U, // VSRIv4i16
8868 3671552U, // VSRIv4i32
8869 3671552U, // VSRIv8i16
8870 3671552U, // VSRIv8i8
8871 6694U, // VST1LNd16
8872 516201126U, // VST1LNd16_UPD
8873 6694U, // VST1LNd32
8874 516201126U, // VST1LNd32_UPD
8875 6694U, // VST1LNd8
8876 516201126U, // VST1LNd8_UPD
8877 0U, // VST1LNq16Pseudo
8878 0U, // VST1LNq16Pseudo_UPD
8879 0U, // VST1LNq32Pseudo
8880 0U, // VST1LNq32Pseudo_UPD
8881 0U, // VST1LNq8Pseudo
8882 0U, // VST1LNq8Pseudo_UPD
8883 0U, // VST1d16
8884 0U, // VST1d16Q
8885 0U, // VST1d16QPseudo
8886 0U, // VST1d16QPseudoWB_fixed
8887 0U, // VST1d16QPseudoWB_register
8888 0U, // VST1d16Qwb_fixed
8889 0U, // VST1d16Qwb_register
8890 0U, // VST1d16T
8891 0U, // VST1d16TPseudo
8892 0U, // VST1d16TPseudoWB_fixed
8893 0U, // VST1d16TPseudoWB_register
8894 0U, // VST1d16Twb_fixed
8895 0U, // VST1d16Twb_register
8896 0U, // VST1d16wb_fixed
8897 0U, // VST1d16wb_register
8898 0U, // VST1d32
8899 0U, // VST1d32Q
8900 0U, // VST1d32QPseudo
8901 0U, // VST1d32QPseudoWB_fixed
8902 0U, // VST1d32QPseudoWB_register
8903 0U, // VST1d32Qwb_fixed
8904 0U, // VST1d32Qwb_register
8905 0U, // VST1d32T
8906 0U, // VST1d32TPseudo
8907 0U, // VST1d32TPseudoWB_fixed
8908 0U, // VST1d32TPseudoWB_register
8909 0U, // VST1d32Twb_fixed
8910 0U, // VST1d32Twb_register
8911 0U, // VST1d32wb_fixed
8912 0U, // VST1d32wb_register
8913 0U, // VST1d64
8914 0U, // VST1d64Q
8915 0U, // VST1d64QPseudo
8916 0U, // VST1d64QPseudoWB_fixed
8917 0U, // VST1d64QPseudoWB_register
8918 0U, // VST1d64Qwb_fixed
8919 0U, // VST1d64Qwb_register
8920 0U, // VST1d64T
8921 0U, // VST1d64TPseudo
8922 0U, // VST1d64TPseudoWB_fixed
8923 0U, // VST1d64TPseudoWB_register
8924 0U, // VST1d64Twb_fixed
8925 0U, // VST1d64Twb_register
8926 0U, // VST1d64wb_fixed
8927 0U, // VST1d64wb_register
8928 0U, // VST1d8
8929 0U, // VST1d8Q
8930 0U, // VST1d8QPseudo
8931 0U, // VST1d8QPseudoWB_fixed
8932 0U, // VST1d8QPseudoWB_register
8933 0U, // VST1d8Qwb_fixed
8934 0U, // VST1d8Qwb_register
8935 0U, // VST1d8T
8936 0U, // VST1d8TPseudo
8937 0U, // VST1d8TPseudoWB_fixed
8938 0U, // VST1d8TPseudoWB_register
8939 0U, // VST1d8Twb_fixed
8940 0U, // VST1d8Twb_register
8941 0U, // VST1d8wb_fixed
8942 0U, // VST1d8wb_register
8943 0U, // VST1q16
8944 0U, // VST1q16HighQPseudo
8945 0U, // VST1q16HighQPseudo_UPD
8946 0U, // VST1q16HighTPseudo
8947 0U, // VST1q16HighTPseudo_UPD
8948 0U, // VST1q16LowQPseudo_UPD
8949 0U, // VST1q16LowTPseudo_UPD
8950 0U, // VST1q16wb_fixed
8951 0U, // VST1q16wb_register
8952 0U, // VST1q32
8953 0U, // VST1q32HighQPseudo
8954 0U, // VST1q32HighQPseudo_UPD
8955 0U, // VST1q32HighTPseudo
8956 0U, // VST1q32HighTPseudo_UPD
8957 0U, // VST1q32LowQPseudo_UPD
8958 0U, // VST1q32LowTPseudo_UPD
8959 0U, // VST1q32wb_fixed
8960 0U, // VST1q32wb_register
8961 0U, // VST1q64
8962 0U, // VST1q64HighQPseudo
8963 0U, // VST1q64HighQPseudo_UPD
8964 0U, // VST1q64HighTPseudo
8965 0U, // VST1q64HighTPseudo_UPD
8966 0U, // VST1q64LowQPseudo_UPD
8967 0U, // VST1q64LowTPseudo_UPD
8968 0U, // VST1q64wb_fixed
8969 0U, // VST1q64wb_register
8970 0U, // VST1q8
8971 0U, // VST1q8HighQPseudo
8972 0U, // VST1q8HighQPseudo_UPD
8973 0U, // VST1q8HighTPseudo
8974 0U, // VST1q8HighTPseudo_UPD
8975 0U, // VST1q8LowQPseudo_UPD
8976 0U, // VST1q8LowTPseudo_UPD
8977 0U, // VST1q8wb_fixed
8978 0U, // VST1q8wb_register
8979 440194470U, // VST2LNd16
8980 0U, // VST2LNd16Pseudo
8981 0U, // VST2LNd16Pseudo_UPD
8982 440718886U, // VST2LNd16_UPD
8983 440194470U, // VST2LNd32
8984 0U, // VST2LNd32Pseudo
8985 0U, // VST2LNd32Pseudo_UPD
8986 440718886U, // VST2LNd32_UPD
8987 440194470U, // VST2LNd8
8988 0U, // VST2LNd8Pseudo
8989 0U, // VST2LNd8Pseudo_UPD
8990 440718886U, // VST2LNd8_UPD
8991 440194470U, // VST2LNq16
8992 0U, // VST2LNq16Pseudo
8993 0U, // VST2LNq16Pseudo_UPD
8994 440718886U, // VST2LNq16_UPD
8995 440194470U, // VST2LNq32
8996 0U, // VST2LNq32Pseudo
8997 0U, // VST2LNq32Pseudo_UPD
8998 440718886U, // VST2LNq32_UPD
8999 0U, // VST2b16
9000 0U, // VST2b16wb_fixed
9001 0U, // VST2b16wb_register
9002 0U, // VST2b32
9003 0U, // VST2b32wb_fixed
9004 0U, // VST2b32wb_register
9005 0U, // VST2b8
9006 0U, // VST2b8wb_fixed
9007 0U, // VST2b8wb_register
9008 0U, // VST2d16
9009 0U, // VST2d16wb_fixed
9010 0U, // VST2d16wb_register
9011 0U, // VST2d32
9012 0U, // VST2d32wb_fixed
9013 0U, // VST2d32wb_register
9014 0U, // VST2d8
9015 0U, // VST2d8wb_fixed
9016 0U, // VST2d8wb_register
9017 0U, // VST2q16
9018 0U, // VST2q16Pseudo
9019 0U, // VST2q16PseudoWB_fixed
9020 0U, // VST2q16PseudoWB_register
9021 0U, // VST2q16wb_fixed
9022 0U, // VST2q16wb_register
9023 0U, // VST2q32
9024 0U, // VST2q32Pseudo
9025 0U, // VST2q32PseudoWB_fixed
9026 0U, // VST2q32PseudoWB_register
9027 0U, // VST2q32wb_fixed
9028 0U, // VST2q32wb_register
9029 0U, // VST2q8
9030 0U, // VST2q8Pseudo
9031 0U, // VST2q8PseudoWB_fixed
9032 0U, // VST2q8PseudoWB_register
9033 0U, // VST2q8wb_fixed
9034 0U, // VST2q8wb_register
9035 440195750U, // VST3LNd16
9036 0U, // VST3LNd16Pseudo
9037 0U, // VST3LNd16Pseudo_UPD
9038 6950U, // VST3LNd16_UPD
9039 440195750U, // VST3LNd32
9040 0U, // VST3LNd32Pseudo
9041 0U, // VST3LNd32Pseudo_UPD
9042 6950U, // VST3LNd32_UPD
9043 440195750U, // VST3LNd8
9044 0U, // VST3LNd8Pseudo
9045 0U, // VST3LNd8Pseudo_UPD
9046 6950U, // VST3LNd8_UPD
9047 440195750U, // VST3LNq16
9048 0U, // VST3LNq16Pseudo
9049 0U, // VST3LNq16Pseudo_UPD
9050 6950U, // VST3LNq16_UPD
9051 440195750U, // VST3LNq32
9052 0U, // VST3LNq32Pseudo
9053 0U, // VST3LNq32Pseudo_UPD
9054 6950U, // VST3LNq32_UPD
9055 403177856U, // VST3d16
9056 0U, // VST3d16Pseudo
9057 0U, // VST3d16Pseudo_UPD
9058 383872U, // VST3d16_UPD
9059 403177856U, // VST3d32
9060 0U, // VST3d32Pseudo
9061 0U, // VST3d32Pseudo_UPD
9062 383872U, // VST3d32_UPD
9063 403177856U, // VST3d8
9064 0U, // VST3d8Pseudo
9065 0U, // VST3d8Pseudo_UPD
9066 383872U, // VST3d8_UPD
9067 403177856U, // VST3q16
9068 0U, // VST3q16Pseudo_UPD
9069 383872U, // VST3q16_UPD
9070 0U, // VST3q16oddPseudo
9071 0U, // VST3q16oddPseudo_UPD
9072 403177856U, // VST3q32
9073 0U, // VST3q32Pseudo_UPD
9074 383872U, // VST3q32_UPD
9075 0U, // VST3q32oddPseudo
9076 0U, // VST3q32oddPseudo_UPD
9077 403177856U, // VST3q8
9078 0U, // VST3q8Pseudo_UPD
9079 383872U, // VST3q8_UPD
9080 0U, // VST3q8oddPseudo
9081 0U, // VST3q8oddPseudo_UPD
9082 440194598U, // VST4LNd16
9083 0U, // VST4LNd16Pseudo
9084 0U, // VST4LNd16Pseudo_UPD
9085 399014U, // VST4LNd16_UPD
9086 440194598U, // VST4LNd32
9087 0U, // VST4LNd32Pseudo
9088 0U, // VST4LNd32Pseudo_UPD
9089 399014U, // VST4LNd32_UPD
9090 440194598U, // VST4LNd8
9091 0U, // VST4LNd8Pseudo
9092 0U, // VST4LNd8Pseudo_UPD
9093 399014U, // VST4LNd8_UPD
9094 440194598U, // VST4LNq16
9095 0U, // VST4LNq16Pseudo
9096 0U, // VST4LNq16Pseudo_UPD
9097 399014U, // VST4LNq16_UPD
9098 440194598U, // VST4LNq32
9099 0U, // VST4LNq32Pseudo
9100 0U, // VST4LNq32Pseudo_UPD
9101 399014U, // VST4LNq32_UPD
9102 34079104U, // VST4d16
9103 0U, // VST4d16Pseudo
9104 0U, // VST4d16Pseudo_UPD
9105 15735680U, // VST4d16_UPD
9106 34079104U, // VST4d32
9107 0U, // VST4d32Pseudo
9108 0U, // VST4d32Pseudo_UPD
9109 15735680U, // VST4d32_UPD
9110 34079104U, // VST4d8
9111 0U, // VST4d8Pseudo
9112 0U, // VST4d8Pseudo_UPD
9113 15735680U, // VST4d8_UPD
9114 34079104U, // VST4q16
9115 0U, // VST4q16Pseudo_UPD
9116 15735680U, // VST4q16_UPD
9117 0U, // VST4q16oddPseudo
9118 0U, // VST4q16oddPseudo_UPD
9119 34079104U, // VST4q32
9120 0U, // VST4q32Pseudo_UPD
9121 15735680U, // VST4q32_UPD
9122 0U, // VST4q32oddPseudo
9123 0U, // VST4q32oddPseudo_UPD
9124 34079104U, // VST4q8
9125 0U, // VST4q8Pseudo_UPD
9126 15735680U, // VST4q8_UPD
9127 0U, // VST4q8oddPseudo
9128 0U, // VST4q8oddPseudo_UPD
9129 532U, // VSTMDDB_UPD
9130 18560U, // VSTMDIA
9131 532U, // VSTMDIA_UPD
9132 0U, // VSTMQIA
9133 532U, // VSTMSDB_UPD
9134 18560U, // VSTMSIA
9135 532U, // VSTMSIA_UPD
9136 6400U, // VSTRD
9137 6528U, // VSTRH
9138 6400U, // VSTRS
9139 0U, // VSTR_FPCXTNS_off
9140 42U, // VSTR_FPCXTNS_post
9141 0U, // VSTR_FPCXTNS_pre
9142 0U, // VSTR_FPCXTS_off
9143 42U, // VSTR_FPCXTS_post
9144 0U, // VSTR_FPCXTS_pre
9145 0U, // VSTR_FPSCR_NZCVQC_off
9146 44U, // VSTR_FPSCR_NZCVQC_post
9147 0U, // VSTR_FPSCR_NZCVQC_pre
9148 0U, // VSTR_FPSCR_off
9149 42U, // VSTR_FPSCR_post
9150 0U, // VSTR_FPSCR_pre
9151 0U, // VSTR_P0_off
9152 44U, // VSTR_P0_post
9153 0U, // VSTR_P0_pre
9154 0U, // VSTR_VPR_off
9155 42U, // VSTR_VPR_post
9156 0U, // VSTR_VPR_pre
9157 2720528U, // VSUBD
9158 0U, // VSUBH
9159 17920U, // VSUBHNv2i32
9160 0U, // VSUBHNv4i16
9161 0U, // VSUBHNv8i8
9162 0U, // VSUBLsv2i64
9163 0U, // VSUBLsv4i32
9164 0U, // VSUBLsv8i16
9165 0U, // VSUBLuv2i64
9166 0U, // VSUBLuv4i32
9167 0U, // VSUBLuv8i16
9168 0U, // VSUBS
9169 0U, // VSUBWsv2i64
9170 0U, // VSUBWsv4i32
9171 0U, // VSUBWsv8i16
9172 0U, // VSUBWuv2i64
9173 0U, // VSUBWuv4i32
9174 0U, // VSUBWuv8i16
9175 0U, // VSUBfd
9176 0U, // VSUBfq
9177 0U, // VSUBhd
9178 0U, // VSUBhq
9179 0U, // VSUBv16i8
9180 17920U, // VSUBv1i64
9181 0U, // VSUBv2i32
9182 17920U, // VSUBv2i64
9183 0U, // VSUBv4i16
9184 0U, // VSUBv4i32
9185 0U, // VSUBv8i16
9186 0U, // VSUBv8i8
9187 520U, // VSUDOTDI
9188 520U, // VSUDOTQI
9189 16384U, // VSWPd
9190 16384U, // VSWPq
9191 7168U, // VTBL1
9192 7296U, // VTBL2
9193 7424U, // VTBL3
9194 0U, // VTBL3Pseudo
9195 7552U, // VTBL4
9196 0U, // VTBL4Pseudo
9197 7680U, // VTBX1
9198 7808U, // VTBX2
9199 7936U, // VTBX3
9200 0U, // VTBX3Pseudo
9201 8064U, // VTBX4
9202 0U, // VTBX4Pseudo
9203 0U, // VTOSHD
9204 72U, // VTOSHH
9205 0U, // VTOSHS
9206 0U, // VTOSIRD
9207 0U, // VTOSIRH
9208 0U, // VTOSIRS
9209 0U, // VTOSIZD
9210 0U, // VTOSIZH
9211 0U, // VTOSIZS
9212 74U, // VTOSLD
9213 74U, // VTOSLH
9214 74U, // VTOSLS
9215 0U, // VTOUHD
9216 72U, // VTOUHH
9217 0U, // VTOUHS
9218 0U, // VTOUIRD
9219 0U, // VTOUIRH
9220 0U, // VTOUIRS
9221 0U, // VTOUIZD
9222 0U, // VTOUIZH
9223 0U, // VTOUIZS
9224 74U, // VTOULD
9225 74U, // VTOULH
9226 74U, // VTOULS
9227 16384U, // VTRNd16
9228 16384U, // VTRNd32
9229 16384U, // VTRNd8
9230 16384U, // VTRNq16
9231 16384U, // VTRNq32
9232 16384U, // VTRNq8
9233 0U, // VTSTv16i8
9234 0U, // VTSTv2i32
9235 0U, // VTSTv4i16
9236 0U, // VTSTv4i32
9237 0U, // VTSTv8i16
9238 0U, // VTSTv8i8
9239 2U, // VUDOTD
9240 520U, // VUDOTDI
9241 2U, // VUDOTQ
9242 520U, // VUDOTQI
9243 0U, // VUHTOD
9244 72U, // VUHTOH
9245 0U, // VUHTOS
9246 0U, // VUITOD
9247 0U, // VUITOH
9248 0U, // VUITOS
9249 74U, // VULTOD
9250 74U, // VULTOH
9251 74U, // VULTOS
9252 2U, // VUMMLA
9253 2U, // VUSDOTD
9254 520U, // VUSDOTDI
9255 2U, // VUSDOTQ
9256 520U, // VUSDOTQI
9257 2U, // VUSMMLA
9258 16384U, // VUZPd16
9259 16384U, // VUZPd8
9260 16384U, // VUZPq16
9261 16384U, // VUZPq32
9262 16384U, // VUZPq8
9263 16384U, // VZIPd16
9264 16384U, // VZIPd8
9265 16384U, // VZIPq16
9266 16384U, // VZIPq32
9267 16384U, // VZIPq8
9268 411776U, // sysLDMDA
9269 8212U, // sysLDMDA_UPD
9270 411776U, // sysLDMDB
9271 8212U, // sysLDMDB_UPD
9272 411776U, // sysLDMIA
9273 8212U, // sysLDMIA_UPD
9274 411776U, // sysLDMIB
9275 8212U, // sysLDMIB_UPD
9276 411776U, // sysSTMDA
9277 8212U, // sysSTMDA_UPD
9278 411776U, // sysSTMDB
9279 8212U, // sysSTMDB_UPD
9280 411776U, // sysSTMIA
9281 8212U, // sysSTMIA_UPD
9282 411776U, // sysSTMIB
9283 8212U, // sysSTMIB_UPD
9284 0U, // t2ADCri
9285 0U, // t2ADCrr
9286 16252928U, // t2ADCrs
9287 0U, // t2ADDri
9288 0U, // t2ADDri12
9289 0U, // t2ADDrr
9290 16252928U, // t2ADDrs
9291 0U, // t2ADDspImm
9292 0U, // t2ADDspImm12
9293 1280U, // t2ADR
9294 0U, // t2ANDri
9295 0U, // t2ANDrr
9296 16252928U, // t2ANDrs
9297 16777216U, // t2ASRri
9298 0U, // t2ASRrr
9299 425984U, // t2ASRs1
9300 0U, // t2AUT
9301 524672U, // t2AUTG
9302 2U, // t2B
9303 1408U, // t2BFC
9304 2098688U, // t2BFI
9305 8320U, // t2BFLi
9306 16384U, // t2BFLr
9307 8320U, // t2BFi
9308 17306624U, // t2BFic
9309 16384U, // t2BFr
9310 0U, // t2BICri
9311 0U, // t2BICrr
9312 16252928U, // t2BICrs
9313 0U, // t2BTI
9314 524672U, // t2BXAUT
9315 2U, // t2BXJ
9316 2U, // t2Bcc
9317 82704U, // t2CDP
9318 82704U, // t2CDP2
9319 0U, // t2CLREX
9320 0U, // t2CLRM
9321 16384U, // t2CLZ
9322 16384U, // t2CMNri
9323 16384U, // t2CMNzrr
9324 1024U, // t2CMNzrs
9325 16384U, // t2CMPri
9326 16384U, // t2CMPrr
9327 1024U, // t2CMPrs
9328 0U, // t2CPS1p
9329 2U, // t2CPS2p
9330 17920U, // t2CPS3p
9331 17920U, // t2CRC32B
9332 17920U, // t2CRC32CB
9333 17920U, // t2CRC32CH
9334 17920U, // t2CRC32CW
9335 17920U, // t2CRC32H
9336 17920U, // t2CRC32W
9337 17303040U, // t2CSEL
9338 17303040U, // t2CSINC
9339 17303040U, // t2CSINV
9340 17303040U, // t2CSNEG
9341 2U, // t2DBG
9342 0U, // t2DCPS1
9343 0U, // t2DCPS2
9344 0U, // t2DCPS3
9345 2U, // t2DLS
9346 0U, // t2DMB
9347 0U, // t2DSB
9348 0U, // t2EORri
9349 0U, // t2EORrr
9350 16252928U, // t2EORrs
9351 2U, // t2HINT
9352 0U, // t2HVC
9353 0U, // t2ISB
9354 0U, // t2IT
9355 0U, // t2Int_eh_sjlj_setjmp
9356 0U, // t2Int_eh_sjlj_setjmp_nofp
9357 128U, // t2LDA
9358 128U, // t2LDAB
9359 128U, // t2LDAEX
9360 128U, // t2LDAEXB
9361 11010048U, // t2LDAEXD
9362 128U, // t2LDAEXH
9363 128U, // t2LDAH
9364 2582U, // t2LDC2L_OFFSET
9365 4721302U, // t2LDC2L_OPTION
9366 5245590U, // t2LDC2L_POST
9367 2838U, // t2LDC2L_PRE
9368 2582U, // t2LDC2_OFFSET
9369 4721302U, // t2LDC2_OPTION
9370 5245590U, // t2LDC2_POST
9371 2838U, // t2LDC2_PRE
9372 2582U, // t2LDCL_OFFSET
9373 4721302U, // t2LDCL_OPTION
9374 5245590U, // t2LDCL_POST
9375 2838U, // t2LDCL_PRE
9376 2582U, // t2LDC_OFFSET
9377 4721302U, // t2LDC_OPTION
9378 5245590U, // t2LDC_POST
9379 2838U, // t2LDC_PRE
9380 18560U, // t2LDMDB
9381 532U, // t2LDMDB_UPD
9382 18560U, // t2LDMIA
9383 532U, // t2LDMIA_UPD
9384 4096U, // t2LDRBT
9385 133760U, // t2LDRB_POST
9386 4480U, // t2LDRB_PRE
9387 3200U, // t2LDRBi12
9388 4096U, // t2LDRBi8
9389 8448U, // t2LDRBpci
9390 8576U, // t2LDRBs
9391 543686656U, // t2LDRD_POST
9392 17825792U, // t2LDRD_PRE
9393 18350080U, // t2LDRDi8
9394 8704U, // t2LDREX
9395 128U, // t2LDREXB
9396 11010048U, // t2LDREXD
9397 128U, // t2LDREXH
9398 4096U, // t2LDRHT
9399 133760U, // t2LDRH_POST
9400 4480U, // t2LDRH_PRE
9401 3200U, // t2LDRHi12
9402 4096U, // t2LDRHi8
9403 8448U, // t2LDRHpci
9404 8576U, // t2LDRHs
9405 4096U, // t2LDRSBT
9406 133760U, // t2LDRSB_POST
9407 4480U, // t2LDRSB_PRE
9408 3200U, // t2LDRSBi12
9409 4096U, // t2LDRSBi8
9410 8448U, // t2LDRSBpci
9411 8576U, // t2LDRSBs
9412 4096U, // t2LDRSHT
9413 133760U, // t2LDRSH_POST
9414 4480U, // t2LDRSH_PRE
9415 3200U, // t2LDRSHi12
9416 4096U, // t2LDRSHi8
9417 8448U, // t2LDRSHpci
9418 8576U, // t2LDRSHs
9419 4096U, // t2LDRT
9420 133760U, // t2LDR_POST
9421 4480U, // t2LDR_PRE
9422 3200U, // t2LDRi12
9423 4096U, // t2LDRi8
9424 8448U, // t2LDRpci
9425 8576U, // t2LDRs
9426 0U, // t2LE
9427 0U, // t2LEUpdate
9428 0U, // t2LSLri
9429 0U, // t2LSLrr
9430 16777216U, // t2LSRri
9431 0U, // t2LSRrr
9432 425984U, // t2LSRs1
9433 103908112U, // t2MCR
9434 103908112U, // t2MCR2
9435 137462544U, // t2MCRR
9436 137462544U, // t2MCRR2
9437 33554432U, // t2MLA
9438 33554432U, // t2MLS
9439 17920U, // t2MOVTi16
9440 16384U, // t2MOVi
9441 16384U, // t2MOVi16
9442 16384U, // t2MOVr
9443 115480U, // t2MRC
9444 115480U, // t2MRC2
9445 0U, // t2MRRC
9446 0U, // t2MRRC2
9447 26U, // t2MRS_AR
9448 8832U, // t2MRS_M
9449 3840U, // t2MRSbanked
9450 28U, // t2MRSsys_AR
9451 528U, // t2MSR_AR
9452 528U, // t2MSR_M
9453 0U, // t2MSRbanked
9454 0U, // t2MUL
9455 16384U, // t2MVNi
9456 16384U, // t2MVNr
9457 1024U, // t2MVNs
9458 0U, // t2ORNri
9459 0U, // t2ORNrr
9460 16252928U, // t2ORNrs
9461 0U, // t2ORRri
9462 0U, // t2ORRrr
9463 16252928U, // t2ORRrs
9464 0U, // t2PAC
9465 0U, // t2PACBTI
9466 524672U, // t2PACG
9467 201326592U, // t2PKHBT
9468 234881024U, // t2PKHTB
9469 0U, // t2PLDWi12
9470 1U, // t2PLDWi8
9471 1U, // t2PLDWs
9472 0U, // t2PLDi12
9473 1U, // t2PLDi8
9474 1U, // t2PLDpci
9475 1U, // t2PLDs
9476 0U, // t2PLIi12
9477 1U, // t2PLIi8
9478 1U, // t2PLIpci
9479 1U, // t2PLIs
9480 0U, // t2QADD
9481 0U, // t2QADD16
9482 0U, // t2QADD8
9483 0U, // t2QASX
9484 0U, // t2QDADD
9485 0U, // t2QDSUB
9486 0U, // t2QSAX
9487 0U, // t2QSUB
9488 0U, // t2QSUB16
9489 0U, // t2QSUB8
9490 16384U, // t2RBIT
9491 16384U, // t2REV
9492 16384U, // t2REV16
9493 16384U, // t2REVSH
9494 2U, // t2RFEDB
9495 4U, // t2RFEDBW
9496 2U, // t2RFEIA
9497 4U, // t2RFEIAW
9498 0U, // t2RORri
9499 0U, // t2RORrr
9500 16384U, // t2RRX
9501 0U, // t2RSBri
9502 0U, // t2RSBrr
9503 16252928U, // t2RSBrs
9504 0U, // t2SADD16
9505 0U, // t2SADD8
9506 0U, // t2SASX
9507 0U, // t2SB
9508 0U, // t2SBCri
9509 0U, // t2SBCrr
9510 16252928U, // t2SBCrs
9511 33554432U, // t2SBFX
9512 0U, // t2SDIV
9513 0U, // t2SEL
9514 0U, // t2SETPAN
9515 0U, // t2SG
9516 0U, // t2SHADD16
9517 0U, // t2SHADD8
9518 0U, // t2SHASX
9519 0U, // t2SHSAX
9520 0U, // t2SHSUB16
9521 0U, // t2SHSUB8
9522 2U, // t2SMC
9523 33554432U, // t2SMLABB
9524 33554432U, // t2SMLABT
9525 33554432U, // t2SMLAD
9526 33554432U, // t2SMLADX
9527 33554432U, // t2SMLAL
9528 33554432U, // t2SMLALBB
9529 33554432U, // t2SMLALBT
9530 33554432U, // t2SMLALD
9531 33554432U, // t2SMLALDX
9532 33554432U, // t2SMLALTB
9533 33554432U, // t2SMLALTT
9534 33554432U, // t2SMLATB
9535 33554432U, // t2SMLATT
9536 33554432U, // t2SMLAWB
9537 33554432U, // t2SMLAWT
9538 33554432U, // t2SMLSD
9539 33554432U, // t2SMLSDX
9540 33554432U, // t2SMLSLD
9541 33554432U, // t2SMLSLDX
9542 33554432U, // t2SMMLA
9543 33554432U, // t2SMMLAR
9544 33554432U, // t2SMMLS
9545 33554432U, // t2SMMLSR
9546 0U, // t2SMMUL
9547 0U, // t2SMMULR
9548 0U, // t2SMUAD
9549 0U, // t2SMUADX
9550 0U, // t2SMULBB
9551 0U, // t2SMULBT
9552 33554432U, // t2SMULL
9553 0U, // t2SMULTB
9554 0U, // t2SMULTT
9555 0U, // t2SMULWB
9556 0U, // t2SMULWT
9557 0U, // t2SMUSD
9558 0U, // t2SMUSDX
9559 0U, // t2SRSDB
9560 0U, // t2SRSDB_UPD
9561 0U, // t2SRSIA
9562 0U, // t2SRSIA_UPD
9563 218240U, // t2SSAT
9564 21632U, // t2SSAT16
9565 0U, // t2SSAX
9566 0U, // t2SSUB16
9567 0U, // t2SSUB8
9568 2582U, // t2STC2L_OFFSET
9569 4721302U, // t2STC2L_OPTION
9570 5245590U, // t2STC2L_POST
9571 2838U, // t2STC2L_PRE
9572 2582U, // t2STC2_OFFSET
9573 4721302U, // t2STC2_OPTION
9574 5245590U, // t2STC2_POST
9575 2838U, // t2STC2_PRE
9576 2582U, // t2STCL_OFFSET
9577 4721302U, // t2STCL_OPTION
9578 5245590U, // t2STCL_POST
9579 2838U, // t2STCL_PRE
9580 2582U, // t2STC_OFFSET
9581 4721302U, // t2STC_OPTION
9582 5245590U, // t2STC_POST
9583 2838U, // t2STC_PRE
9584 128U, // t2STL
9585 128U, // t2STLB
9586 11010048U, // t2STLEX
9587 11010048U, // t2STLEXB
9588 33554432U, // t2STLEXD
9589 11010048U, // t2STLEXH
9590 128U, // t2STLH
9591 18560U, // t2STMDB
9592 532U, // t2STMDB_UPD
9593 18560U, // t2STMIA
9594 532U, // t2STMIA_UPD
9595 4096U, // t2STRBT
9596 133760U, // t2STRB_POST
9597 4480U, // t2STRB_PRE
9598 3200U, // t2STRBi12
9599 4096U, // t2STRBi8
9600 8576U, // t2STRBs
9601 543688192U, // t2STRD_POST
9602 17827328U, // t2STRD_PRE
9603 18350080U, // t2STRDi8
9604 18874368U, // t2STREX
9605 11010048U, // t2STREXB
9606 33554432U, // t2STREXD
9607 11010048U, // t2STREXH
9608 4096U, // t2STRHT
9609 133760U, // t2STRH_POST
9610 4480U, // t2STRH_PRE
9611 3200U, // t2STRHi12
9612 4096U, // t2STRHi8
9613 8576U, // t2STRHs
9614 4096U, // t2STRT
9615 133760U, // t2STR_POST
9616 4480U, // t2STR_PRE
9617 3200U, // t2STRi12
9618 4096U, // t2STRi8
9619 8576U, // t2STRs
9620 0U, // t2SUBS_PC_LR
9621 0U, // t2SUBri
9622 0U, // t2SUBri12
9623 0U, // t2SUBrr
9624 16252928U, // t2SUBrs
9625 0U, // t2SUBspImm
9626 0U, // t2SUBspImm12
9627 268435456U, // t2SXTAB
9628 268435456U, // t2SXTAB16
9629 268435456U, // t2SXTAH
9630 229376U, // t2SXTB
9631 229376U, // t2SXTB16
9632 229376U, // t2SXTH
9633 1U, // t2TBB
9634 1U, // t2TBH
9635 16384U, // t2TEQri
9636 16384U, // t2TEQrr
9637 1024U, // t2TEQrs
9638 1U, // t2TSB
9639 16384U, // t2TSTri
9640 16384U, // t2TSTrr
9641 1024U, // t2TSTrs
9642 16384U, // t2TT
9643 16384U, // t2TTA
9644 16384U, // t2TTAT
9645 16384U, // t2TTT
9646 0U, // t2UADD16
9647 0U, // t2UADD8
9648 0U, // t2UASX
9649 33554432U, // t2UBFX
9650 0U, // t2UDF
9651 0U, // t2UDIV
9652 0U, // t2UHADD16
9653 0U, // t2UHADD8
9654 0U, // t2UHASX
9655 0U, // t2UHSAX
9656 0U, // t2UHSUB16
9657 0U, // t2UHSUB8
9658 33554432U, // t2UMAAL
9659 33554432U, // t2UMLAL
9660 33554432U, // t2UMULL
9661 0U, // t2UQADD16
9662 0U, // t2UQADD8
9663 0U, // t2UQASX
9664 0U, // t2UQSAX
9665 0U, // t2UQSUB16
9666 0U, // t2UQSUB8
9667 0U, // t2USAD8
9668 33554432U, // t2USADA8
9669 301989888U, // t2USAT
9670 0U, // t2USAT16
9671 0U, // t2USAX
9672 0U, // t2USUB16
9673 0U, // t2USUB8
9674 268435456U, // t2UXTAB
9675 268435456U, // t2UXTAB16
9676 268435456U, // t2UXTAH
9677 229376U, // t2UXTB
9678 229376U, // t2UXTB16
9679 229376U, // t2UXTH
9680 21504U, // t2WLS
9681 2U, // tADC
9682 17920U, // tADDhirr
9683 16768U, // tADDi3
9684 2U, // tADDi8
9685 0U, // tADDrSP
9686 19398656U, // tADDrSPi
9687 16768U, // tADDrr
9688 8960U, // tADDspi
9689 17920U, // tADDspr
9690 9088U, // tADR
9691 2U, // tAND
9692 9216U, // tASRri
9693 2U, // tASRrr
9694 2U, // tB
9695 2U, // tBIC
9696 0U, // tBKPT
9697 1U, // tBL
9698 2U, // tBLXNSr
9699 1U, // tBLXi
9700 2U, // tBLXr
9701 2U, // tBX
9702 2U, // tBXNS
9703 2U, // tBcc
9704 2U, // tCBNZ
9705 2U, // tCBZ
9706 16384U, // tCMNz
9707 16384U, // tCMPhir
9708 16384U, // tCMPi8
9709 16384U, // tCMPr
9710 2U, // tCPS
9711 2U, // tEOR
9712 2U, // tHINT
9713 0U, // tHLT
9714 0U, // tInt_WIN_eh_sjlj_longjmp
9715 0U, // tInt_eh_sjlj_longjmp
9716 0U, // tInt_eh_sjlj_setjmp
9717 18560U, // tLDMIA
9718 9344U, // tLDRBi
9719 9472U, // tLDRBr
9720 9600U, // tLDRHi
9721 9472U, // tLDRHr
9722 9472U, // tLDRSB
9723 9472U, // tLDRSH
9724 9728U, // tLDRi
9725 8448U, // tLDRpci
9726 9472U, // tLDRr
9727 9856U, // tLDRspi
9728 16768U, // tLSLri
9729 2U, // tLSLrr
9730 9216U, // tLSRri
9731 2U, // tLSRrr
9732 2U, // tMOVSr
9733 0U, // tMOVi8
9734 16384U, // tMOVr
9735 16768U, // tMUL
9736 0U, // tMVN
9737 2U, // tORR
9738 0U, // tPICADD
9739 0U, // tPOP
9740 0U, // tPUSH
9741 16384U, // tREV
9742 16384U, // tREV16
9743 16384U, // tREVSH
9744 2U, // tROR
9745 0U, // tRSB
9746 2U, // tSBC
9747 0U, // tSETEND
9748 532U, // tSTMIA_UPD
9749 9344U, // tSTRBi
9750 9472U, // tSTRBr
9751 9600U, // tSTRHi
9752 9472U, // tSTRHr
9753 9728U, // tSTRi
9754 9472U, // tSTRr
9755 9856U, // tSTRspi
9756 16768U, // tSUBi3
9757 2U, // tSUBi8
9758 16768U, // tSUBrr
9759 8960U, // tSUBspi
9760 2U, // tSVC
9761 16384U, // tSXTB
9762 16384U, // tSXTH
9763 0U, // tTRAP
9764 16384U, // tTST
9765 0U, // tUDF
9766 16384U, // tUXTB
9767 16384U, // tUXTH
9768 0U, // t__brkdiv0
9769 };
9770
9771 // Emit the opcode for the instruction.
9772 uint64_t Bits = 0;
9773 Bits |= (uint64_t)OpInfo0[MI.getOpcode()] << 0;
9774 Bits |= (uint64_t)OpInfo1[MI.getOpcode()] << 32;
9775 if (Bits == 0)
9776 return {nullptr, Bits};
9777 return {AsmStrs+(Bits & 8191)-1, Bits};
9778
9779}
9780/// printInstruction - This method is automatically generated by tablegen
9781/// from the instruction set description.
9782LLVM_NO_PROFILE_INSTRUMENT_FUNCTION
9783void ARMInstPrinter::printInstruction(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &O) {
9784 O << "\t";
9785
9786 auto MnemonicInfo = getMnemonic(MI: *MI);
9787
9788 O << MnemonicInfo.first;
9789
9790 uint64_t Bits = MnemonicInfo.second;
9791 assert(Bits != 0 && "Cannot print this instruction.");
9792
9793 // Fragment 0 encoded into 6 bits for 43 unique commands.
9794 switch ((Bits >> 13) & 63) {
9795 default: llvm_unreachable("Invalid command number.");
9796 case 0:
9797 // DBG_VALUE, DBG_VALUE_LIST, DBG_INSTR_REF, DBG_PHI, DBG_LABEL, BUNDLE, ...
9798 return;
9799 break;
9800 case 1:
9801 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCri, ADCrr, ADDri, A...
9802 printSBitModifierOperand(MI, OpNum: 5, STI, O);
9803 printPredicateOperand(MI, OpNum: 3, STI, O);
9804 break;
9805 case 2:
9806 // ITasm, t2IT
9807 printThumbITMask(MI, OpNum: 1, STI, O);
9808 break;
9809 case 3:
9810 // LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRB...
9811 printPredicateOperand(MI, OpNum: 2, STI, O);
9812 break;
9813 case 4:
9814 // RRXi, MOVi, MOVr, MOVr_TC, MVNi, MVNr, t2MOVi, t2MOVr, t2MVNi, t2MVNr,...
9815 printSBitModifierOperand(MI, OpNum: 4, STI, O);
9816 printPredicateOperand(MI, OpNum: 2, STI, O);
9817 break;
9818 case 5:
9819 // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
9820 printPredicateOperand(MI, OpNum: 4, STI, O);
9821 break;
9822 case 6:
9823 // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
9824 printPredicateOperand(MI, OpNum: 5, STI, O);
9825 break;
9826 case 7:
9827 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
9828 printPredicateOperand(MI, OpNum: 3, STI, O);
9829 break;
9830 case 8:
9831 // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, MLA, MOVsr, MVNsr, ORRrsi, RSB...
9832 printSBitModifierOperand(MI, OpNum: 6, STI, O);
9833 printPredicateOperand(MI, OpNum: 4, STI, O);
9834 break;
9835 case 9:
9836 // ADCrsr, ADDrsr, ANDrsr, BICrsr, EORrsr, ORRrsr, RSBrsr, RSCrsr, SBCrsr...
9837 printSBitModifierOperand(MI, OpNum: 7, STI, O);
9838 printPredicateOperand(MI, OpNum: 5, STI, O);
9839 O << "\t";
9840 printOperand(MI, OpNo: 0, STI, O);
9841 O << ", ";
9842 printOperand(MI, OpNo: 1, STI, O);
9843 O << ", ";
9844 printSORegRegOperand(MI, OpNum: 2, STI, O);
9845 return;
9846 break;
9847 case 10:
9848 // AESD, AESE, AESIMC, AESMC, BKPT, BLX, BX, CPS1p, CRC32B, CRC32CB, CRC3...
9849 printOperand(MI, OpNo: 0, STI, O);
9850 break;
9851 case 11:
9852 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MV...
9853 printOperand(MI, OpNo: 1, STI, O);
9854 O << ", ";
9855 break;
9856 case 12:
9857 // BL, BLXi, t2BFic, t2LE
9858 printOperand(MI, Address, OpNum: 0, STI, O);
9859 break;
9860 case 13:
9861 // BLX_pred, BL_pred, BXJ, BX_pred, Bcc, DBG, FLDMXIA, FSTMXIA, HINT, LDM...
9862 printPredicateOperand(MI, OpNum: 1, STI, O);
9863 break;
9864 case 14:
9865 // BX_RET, ERET, FMSTAT, MOVPCLR, MVE_LCTP, VSCCLRMD, VSCCLRMS, t2AUTG, t...
9866 printPredicateOperand(MI, OpNum: 0, STI, O);
9867 break;
9868 case 15:
9869 // CDE_CX1, CDE_CX1D, CDE_CX2, CDE_CX2D, CDE_CX3, CDE_CX3D, CDE_VCX1A_fpd...
9870 printPImmediate(MI, OpNum: 1, STI, O);
9871 O << ", ";
9872 break;
9873 case 16:
9874 // CDE_CX3A, CDE_CX3DA, CDP, LDRD_POST, LDRD_PRE, MCR, MRC, MVE_SQRSHRL, ...
9875 printPredicateOperand(MI, OpNum: 6, STI, O);
9876 break;
9877 case 17:
9878 // CDE_VCX1A_vec, CDE_VCX2_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, ...
9879 printVPTPredicateOperand(MI, OpNum: 4, STI, O);
9880 break;
9881 case 18:
9882 // CDE_VCX1_vec, MVE_VABDf16, MVE_VABDf32, MVE_VABDs16, MVE_VABDs32, MVE_...
9883 printVPTPredicateOperand(MI, OpNum: 3, STI, O);
9884 break;
9885 case 19:
9886 // CDE_VCX2A_vec, CDE_VCX3_vec, MVE_VADC, MVE_VADDLVs32acc, MVE_VADDLVu32...
9887 printVPTPredicateOperand(MI, OpNum: 5, STI, O);
9888 break;
9889 case 20:
9890 // CDE_VCX3A_vec, MVE_VMLALDAVas16, MVE_VMLALDAVas32, MVE_VMLALDAVau16, M...
9891 printVPTPredicateOperand(MI, OpNum: 6, STI, O);
9892 break;
9893 case 21:
9894 // CDP2, LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, ...
9895 printPImmediate(MI, OpNum: 0, STI, O);
9896 O << ", ";
9897 break;
9898 case 22:
9899 // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
9900 printCPSIMod(MI, OpNum: 0, STI, O);
9901 break;
9902 case 23:
9903 // DMB, DSB
9904 printMemBOption(MI, OpNum: 0, STI, O);
9905 return;
9906 break;
9907 case 24:
9908 // ISB
9909 printInstSyncBOption(MI, OpNum: 0, STI, O);
9910 return;
9911 break;
9912 case 25:
9913 // MRRC2
9914 printPImmediate(MI, OpNum: 2, STI, O);
9915 O << ", ";
9916 printOperand(MI, OpNo: 3, STI, O);
9917 O << ", ";
9918 printOperand(MI, OpNo: 0, STI, O);
9919 O << ", ";
9920 printOperand(MI, OpNo: 1, STI, O);
9921 O << ", ";
9922 printCImmediate(MI, OpNum: 4, STI, O);
9923 return;
9924 break;
9925 case 26:
9926 // MVE_VABSf16, MVE_VABSf32, MVE_VABSs16, MVE_VABSs32, MVE_VABSs8, MVE_VA...
9927 printVPTPredicateOperand(MI, OpNum: 2, STI, O);
9928 break;
9929 case 27:
9930 // MVE_VLD20_16, MVE_VLD20_16_wb, MVE_VLD20_32, MVE_VLD20_32_wb, MVE_VLD2...
9931 printMVEVectorList<2>(MI, OpNum: 0, STI, O);
9932 O << ", ";
9933 break;
9934 case 28:
9935 // MVE_VLD40_16, MVE_VLD40_16_wb, MVE_VLD40_32, MVE_VLD40_32_wb, MVE_VLD4...
9936 printMVEVectorList<4>(MI, OpNum: 0, STI, O);
9937 O << ", ";
9938 break;
9939 case 29:
9940 // MVE_VPST, MVE_VPTv16i8, MVE_VPTv16i8r, MVE_VPTv16s8, MVE_VPTv16s8r, MV...
9941 printVPTMask(MI, OpNum: 0, STI, O);
9942 break;
9943 case 30:
9944 // MVE_VST20_16_wb, MVE_VST20_32_wb, MVE_VST20_8_wb, MVE_VST21_16_wb, MVE...
9945 printMVEVectorList<2>(MI, OpNum: 1, STI, O);
9946 O << ", ";
9947 printAddrMode7Operand(MI, OpNum: 2, STI, O);
9948 O << '!';
9949 return;
9950 break;
9951 case 31:
9952 // MVE_VST40_16_wb, MVE_VST40_32_wb, MVE_VST40_8_wb, MVE_VST41_16_wb, MVE...
9953 printMVEVectorList<4>(MI, OpNum: 1, STI, O);
9954 O << ", ";
9955 printAddrMode7Operand(MI, OpNum: 2, STI, O);
9956 O << '!';
9957 return;
9958 break;
9959 case 32:
9960 // PLDWi12, PLDi12, PLIi12
9961 printAddrModeImm12Operand<false>(MI, OpNum: 0, STI, O);
9962 return;
9963 break;
9964 case 33:
9965 // PLDWrs, PLDrs, PLIrs
9966 printAddrMode2Operand(MI, OpNum: 0, STI, O);
9967 return;
9968 break;
9969 case 34:
9970 // SETEND, tSETEND
9971 printSetendOperand(MI, OpNum: 0, STI, O);
9972 return;
9973 break;
9974 case 35:
9975 // SMLAL, UMLAL
9976 printSBitModifierOperand(MI, OpNum: 8, STI, O);
9977 printPredicateOperand(MI, OpNum: 6, STI, O);
9978 O << "\t";
9979 printOperand(MI, OpNo: 0, STI, O);
9980 O << ", ";
9981 printOperand(MI, OpNo: 1, STI, O);
9982 O << ", ";
9983 printOperand(MI, OpNo: 2, STI, O);
9984 O << ", ";
9985 printOperand(MI, OpNo: 3, STI, O);
9986 return;
9987 break;
9988 case 36:
9989 // TSB
9990 printTraceSyncBOption(MI, OpNum: 0, STI, O);
9991 return;
9992 break;
9993 case 37:
9994 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
9995 printPredicateOperand(MI, OpNum: 7, STI, O);
9996 break;
9997 case 38:
9998 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
9999 printPredicateOperand(MI, OpNum: 9, STI, O);
10000 break;
10001 case 39:
10002 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
10003 printPredicateOperand(MI, OpNum: 11, STI, O);
10004 break;
10005 case 40:
10006 // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
10007 printPredicateOperand(MI, OpNum: 8, STI, O);
10008 break;
10009 case 41:
10010 // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
10011 printPredicateOperand(MI, OpNum: 13, STI, O);
10012 break;
10013 case 42:
10014 // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
10015 printSBitModifierOperand(MI, OpNum: 1, STI, O);
10016 break;
10017 }
10018
10019
10020 // Fragment 1 encoded into 7 bits for 89 unique commands.
10021 switch ((Bits >> 19) & 127) {
10022 default: llvm_unreachable("Invalid command number.");
10023 case 0:
10024 // ASRi, ASRr, ITasm, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHT...
10025 O << ' ';
10026 break;
10027 case 1:
10028 // VLD1LNdAsm_16, VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_register_Asm_16, VLD2...
10029 O << ".16\t";
10030 break;
10031 case 2:
10032 // VLD1LNdAsm_32, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_register_Asm_32, VLD2...
10033 O << ".32\t";
10034 break;
10035 case 3:
10036 // VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_8, VLD1LNdWB_register_Asm_8, VLD2LNd...
10037 O << ".8\t";
10038 break;
10039 case 4:
10040 // t2LDRB_OFFSET_imm, t2LDRB_POST_imm, t2LDRB_PRE_imm, t2LDRH_OFFSET_imm,...
10041 O << ".w ";
10042 printOperand(MI, OpNo: 0, STI, O);
10043 O << ", ";
10044 break;
10045 case 5:
10046 // ADCri, ADCrr, ADCrsi, ADDri, ADDrr, ADDrsi, ADR, ANDri, ANDrr, ANDrsi,...
10047 O << "\t";
10048 break;
10049 case 6:
10050 // AESD, AESE, AESIMC, AESMC, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, ...
10051 O << ", ";
10052 break;
10053 case 7:
10054 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MR...
10055 printOperand(MI, OpNo: 2, STI, O);
10056 O << ", ";
10057 break;
10058 case 8:
10059 // BF16_VCVT, BF16_VCVTB, BF16_VCVTT
10060 O << ".bf16.f32\t";
10061 printOperand(MI, OpNo: 0, STI, O);
10062 O << ", ";
10063 break;
10064 case 9:
10065 // BKPT, BL, BLX, BLXi, BX, CPS1p, ERET, HLT, HVC, RFEDA, RFEDB, RFEIA, R...
10066 return;
10067 break;
10068 case 10:
10069 // BX_RET
10070 O << "\tlr";
10071 return;
10072 break;
10073 case 11:
10074 // CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX1A_fpdp, CDE_VCX1A_fpsp, CDE_VCX1_fp...
10075 printOperand(MI, OpNo: 0, STI, O);
10076 O << ", ";
10077 break;
10078 case 12:
10079 // CDE_CX1D, CDE_CX2D, CDE_CX3D
10080 printGPRPairOperand(MI, OpNum: 0, STI, O);
10081 O << ", ";
10082 printOperand(MI, OpNo: 2, STI, O);
10083 break;
10084 case 13:
10085 // CDP2, MCR2, MCRR2
10086 printOperand(MI, OpNo: 1, STI, O);
10087 O << ", ";
10088 break;
10089 case 14:
10090 // FCONSTD, VABSD, VADDD, VCMPD, VCMPED, VCMPEZD, VCMPZD, VDIVD, VFMAD, V...
10091 O << ".f64\t";
10092 printOperand(MI, OpNo: 0, STI, O);
10093 break;
10094 case 15:
10095 // FCONSTH, MVE_VABDf16, MVE_VABSf16, MVE_VADD_qr_f16, MVE_VADDf16, MVE_V...
10096 O << ".f16\t";
10097 break;
10098 case 16:
10099 // FCONSTS, MVE_VABDf32, MVE_VABSf32, MVE_VADD_qr_f32, MVE_VADDf32, MVE_V...
10100 O << ".f32\t";
10101 break;
10102 case 17:
10103 // FMSTAT
10104 O << "\tAPSR_nzcv, fpscr";
10105 return;
10106 break;
10107 case 18:
10108 // LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, LDC2_O...
10109 printCImmediate(MI, OpNum: 1, STI, O);
10110 O << ", ";
10111 break;
10112 case 19:
10113 // MOVPCLR
10114 O << "\tpc, lr";
10115 return;
10116 break;
10117 case 20:
10118 // MVE_LETP, t2LEUpdate
10119 printOperand(MI, Address, OpNum: 2, STI, O);
10120 return;
10121 break;
10122 case 21:
10123 // MVE_VABAVs16, MVE_VABDs16, MVE_VABSs16, MVE_VADDVs16acc, MVE_VADDVs16n...
10124 O << ".s16\t";
10125 break;
10126 case 22:
10127 // MVE_VABAVs32, MVE_VABDs32, MVE_VABSs32, MVE_VADDLVs32acc, MVE_VADDLVs3...
10128 O << ".s32\t";
10129 break;
10130 case 23:
10131 // MVE_VABAVs8, MVE_VABDs8, MVE_VABSs8, MVE_VADDVs8acc, MVE_VADDVs8no_acc...
10132 O << ".s8\t";
10133 break;
10134 case 24:
10135 // MVE_VABAVu16, MVE_VABDu16, MVE_VADDVu16acc, MVE_VADDVu16no_acc, MVE_VC...
10136 O << ".u16\t";
10137 break;
10138 case 25:
10139 // MVE_VABAVu32, MVE_VABDu32, MVE_VADDLVu32acc, MVE_VADDLVu32no_acc, MVE_...
10140 O << ".u32\t";
10141 break;
10142 case 26:
10143 // MVE_VABAVu8, MVE_VABDu8, MVE_VADDVu8acc, MVE_VADDVu8no_acc, MVE_VCMPu8...
10144 O << ".u8\t";
10145 break;
10146 case 27:
10147 // MVE_VADC, MVE_VADCI, MVE_VADD_qr_i32, MVE_VADDi32, MVE_VBICimmi32, MVE...
10148 O << ".i32\t";
10149 break;
10150 case 28:
10151 // MVE_VADD_qr_i16, MVE_VADDi16, MVE_VBICimmi16, MVE_VCADDi16, MVE_VCLZs1...
10152 O << ".i16\t";
10153 break;
10154 case 29:
10155 // MVE_VADD_qr_i8, MVE_VADDi8, MVE_VCADDi8, MVE_VCLZs8, MVE_VCMPi8, MVE_V...
10156 O << ".i8\t";
10157 break;
10158 case 30:
10159 // MVE_VCTP64, MVE_VSTRD64_qi, MVE_VSTRD64_qi_pre, MVE_VSTRD64_rq, MVE_VS...
10160 O << ".64\t";
10161 break;
10162 case 31:
10163 // MVE_VCVTf16f32bh, MVE_VCVTf16f32th, VCVTBSH, VCVTTSH, VCVTf2h
10164 O << ".f16.f32\t";
10165 printOperand(MI, OpNo: 0, STI, O);
10166 O << ", ";
10167 break;
10168 case 32:
10169 // MVE_VCVTf16s16_fix, MVE_VCVTf16s16n, VCVTs2hd, VCVTs2hq, VCVTxs2hd, VC...
10170 O << ".f16.s16\t";
10171 printOperand(MI, OpNo: 0, STI, O);
10172 O << ", ";
10173 printOperand(MI, OpNo: 1, STI, O);
10174 break;
10175 case 33:
10176 // MVE_VCVTf16u16_fix, MVE_VCVTf16u16n, VCVTu2hd, VCVTu2hq, VCVTxu2hd, VC...
10177 O << ".f16.u16\t";
10178 printOperand(MI, OpNo: 0, STI, O);
10179 O << ", ";
10180 printOperand(MI, OpNo: 1, STI, O);
10181 break;
10182 case 34:
10183 // MVE_VCVTf32f16bh, MVE_VCVTf32f16th, VCVTBHS, VCVTTHS, VCVTh2f
10184 O << ".f32.f16\t";
10185 printOperand(MI, OpNo: 0, STI, O);
10186 O << ", ";
10187 printOperand(MI, OpNo: 1, STI, O);
10188 return;
10189 break;
10190 case 35:
10191 // MVE_VCVTf32s32_fix, MVE_VCVTf32s32n, VCVTs2fd, VCVTs2fq, VCVTxs2fd, VC...
10192 O << ".f32.s32\t";
10193 printOperand(MI, OpNo: 0, STI, O);
10194 O << ", ";
10195 printOperand(MI, OpNo: 1, STI, O);
10196 break;
10197 case 36:
10198 // MVE_VCVTf32u32_fix, MVE_VCVTf32u32n, VCVTu2fd, VCVTu2fq, VCVTxu2fd, VC...
10199 O << ".f32.u32\t";
10200 printOperand(MI, OpNo: 0, STI, O);
10201 O << ", ";
10202 printOperand(MI, OpNo: 1, STI, O);
10203 break;
10204 case 37:
10205 // MVE_VCVTs16f16_fix, MVE_VCVTs16f16a, MVE_VCVTs16f16m, MVE_VCVTs16f16n,...
10206 O << ".s16.f16\t";
10207 printOperand(MI, OpNo: 0, STI, O);
10208 O << ", ";
10209 printOperand(MI, OpNo: 1, STI, O);
10210 break;
10211 case 38:
10212 // MVE_VCVTs32f32_fix, MVE_VCVTs32f32a, MVE_VCVTs32f32m, MVE_VCVTs32f32n,...
10213 O << ".s32.f32\t";
10214 printOperand(MI, OpNo: 0, STI, O);
10215 O << ", ";
10216 printOperand(MI, OpNo: 1, STI, O);
10217 break;
10218 case 39:
10219 // MVE_VCVTu16f16_fix, MVE_VCVTu16f16a, MVE_VCVTu16f16m, MVE_VCVTu16f16n,...
10220 O << ".u16.f16\t";
10221 printOperand(MI, OpNo: 0, STI, O);
10222 O << ", ";
10223 printOperand(MI, OpNo: 1, STI, O);
10224 break;
10225 case 40:
10226 // MVE_VCVTu32f32_fix, MVE_VCVTu32f32a, MVE_VCVTu32f32m, MVE_VCVTu32f32n,...
10227 O << ".u32.f32\t";
10228 printOperand(MI, OpNo: 0, STI, O);
10229 O << ", ";
10230 printOperand(MI, OpNo: 1, STI, O);
10231 break;
10232 case 41:
10233 // MVE_VLD20_16, MVE_VLD20_32, MVE_VLD20_8, MVE_VLD21_16, MVE_VLD21_32, M...
10234 printAddrMode7Operand(MI, OpNum: 2, STI, O);
10235 return;
10236 break;
10237 case 42:
10238 // MVE_VLD20_16_wb, MVE_VLD20_32_wb, MVE_VLD20_8_wb, MVE_VLD21_16_wb, MVE...
10239 printAddrMode7Operand(MI, OpNum: 3, STI, O);
10240 O << '!';
10241 return;
10242 break;
10243 case 43:
10244 // MVE_VLDRDU64_qi, MVE_VLDRDU64_qi_pre, MVE_VLDRDU64_rq, MVE_VLDRDU64_rq...
10245 O << ".u64\t";
10246 break;
10247 case 44:
10248 // MVE_VMOVimmi64, VADDHNv2i32, VADDv1i64, VADDv2i64, VMOVNv2i32, VMOVv1i...
10249 O << ".i64\t";
10250 printOperand(MI, OpNo: 0, STI, O);
10251 O << ", ";
10252 break;
10253 case 45:
10254 // MVE_VMULLBp16, MVE_VMULLTp16
10255 O << ".p16\t";
10256 printOperand(MI, OpNo: 0, STI, O);
10257 O << ", ";
10258 printOperand(MI, OpNo: 1, STI, O);
10259 O << ", ";
10260 printOperand(MI, OpNo: 2, STI, O);
10261 return;
10262 break;
10263 case 46:
10264 // MVE_VMULLBp8, MVE_VMULLTp8, VMULLp8, VMULpd, VMULpq
10265 O << ".p8\t";
10266 printOperand(MI, OpNo: 0, STI, O);
10267 O << ", ";
10268 printOperand(MI, OpNo: 1, STI, O);
10269 O << ", ";
10270 printOperand(MI, OpNo: 2, STI, O);
10271 return;
10272 break;
10273 case 47:
10274 // MVE_VST20_16, MVE_VST20_32, MVE_VST20_8, MVE_VST21_16, MVE_VST21_32, M...
10275 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10276 return;
10277 break;
10278 case 48:
10279 // RFEDA_UPD, RFEDB_UPD, RFEIA_UPD, RFEIB_UPD
10280 O << '!';
10281 return;
10282 break;
10283 case 49:
10284 // VCVTBDH, VCVTTDH
10285 O << ".f16.f64\t";
10286 printOperand(MI, OpNo: 0, STI, O);
10287 O << ", ";
10288 printOperand(MI, OpNo: 2, STI, O);
10289 return;
10290 break;
10291 case 50:
10292 // VCVTBHD, VCVTTHD
10293 O << ".f64.f16\t";
10294 printOperand(MI, OpNo: 0, STI, O);
10295 O << ", ";
10296 printOperand(MI, OpNo: 1, STI, O);
10297 return;
10298 break;
10299 case 51:
10300 // VCVTDS
10301 O << ".f64.f32\t";
10302 printOperand(MI, OpNo: 0, STI, O);
10303 O << ", ";
10304 printOperand(MI, OpNo: 1, STI, O);
10305 return;
10306 break;
10307 case 52:
10308 // VCVTSD
10309 O << ".f32.f64\t";
10310 printOperand(MI, OpNo: 0, STI, O);
10311 O << ", ";
10312 printOperand(MI, OpNo: 1, STI, O);
10313 return;
10314 break;
10315 case 53:
10316 // VJCVT, VTOSIRD, VTOSIZD, VTOSLD
10317 O << ".s32.f64\t";
10318 printOperand(MI, OpNo: 0, STI, O);
10319 O << ", ";
10320 printOperand(MI, OpNo: 1, STI, O);
10321 break;
10322 case 54:
10323 // VLD1LNd16, VLD1LNd16_UPD, VLD2LNd16, VLD2LNd16_UPD, VLD2LNq16, VLD2LNq...
10324 O << ".16\t{";
10325 break;
10326 case 55:
10327 // VLD1LNd32, VLD1LNd32_UPD, VLD2LNd32, VLD2LNd32_UPD, VLD2LNq32, VLD2LNq...
10328 O << ".32\t{";
10329 break;
10330 case 56:
10331 // VLD1LNd8, VLD1LNd8_UPD, VLD2LNd8, VLD2LNd8_UPD, VLD3DUPd8, VLD3DUPd8_U...
10332 O << ".8\t{";
10333 break;
10334 case 57:
10335 // VLDR_FPCXTNS_off, VLDR_FPCXTNS_post, VLDR_FPCXTNS_pre, VMSR_FPCXTNS, V...
10336 O << "\tfpcxtns, ";
10337 break;
10338 case 58:
10339 // VLDR_FPCXTS_off, VLDR_FPCXTS_post, VLDR_FPCXTS_pre, VMSR_FPCXTS, VSTR_...
10340 O << "\tfpcxts, ";
10341 break;
10342 case 59:
10343 // VLDR_FPSCR_NZCVQC_off, VLDR_FPSCR_NZCVQC_post, VLDR_FPSCR_NZCVQC_pre, ...
10344 O << "\tfpscr_nzcvqc, ";
10345 break;
10346 case 60:
10347 // VLDR_FPSCR_off, VLDR_FPSCR_post, VLDR_FPSCR_pre, VMSR, VSTR_FPSCR_off,...
10348 O << "\tfpscr, ";
10349 break;
10350 case 61:
10351 // VLDR_P0_off, VLDR_P0_post, VLDR_P0_pre, VMSR_P0, VSTR_P0_off, VSTR_P0_...
10352 O << "\tp0, ";
10353 break;
10354 case 62:
10355 // VLDR_VPR_off, VLDR_VPR_post, VLDR_VPR_pre, VMSR_VPR, VSTR_VPR_off, VST...
10356 O << "\tvpr, ";
10357 break;
10358 case 63:
10359 // VMSR_FPEXC
10360 O << "\tfpexc, ";
10361 printOperand(MI, OpNo: 0, STI, O);
10362 return;
10363 break;
10364 case 64:
10365 // VMSR_FPINST
10366 O << "\tfpinst, ";
10367 printOperand(MI, OpNo: 0, STI, O);
10368 return;
10369 break;
10370 case 65:
10371 // VMSR_FPINST2
10372 O << "\tfpinst2, ";
10373 printOperand(MI, OpNo: 0, STI, O);
10374 return;
10375 break;
10376 case 66:
10377 // VMSR_FPSID
10378 O << "\tfpsid, ";
10379 printOperand(MI, OpNo: 0, STI, O);
10380 return;
10381 break;
10382 case 67:
10383 // VQADDsv1i64, VQADDsv2i64, VQMOVNsuv2i32, VQMOVNsv2i32, VQRSHLsv1i64, V...
10384 O << ".s64\t";
10385 printOperand(MI, OpNo: 0, STI, O);
10386 O << ", ";
10387 break;
10388 case 68:
10389 // VSHTOD
10390 O << ".f64.s16\t";
10391 printOperand(MI, OpNo: 0, STI, O);
10392 O << ", ";
10393 printOperand(MI, OpNo: 1, STI, O);
10394 O << ", ";
10395 printFBits16(MI, OpNum: 2, STI, O);
10396 return;
10397 break;
10398 case 69:
10399 // VSHTOS
10400 O << ".f32.s16\t";
10401 printOperand(MI, OpNo: 0, STI, O);
10402 O << ", ";
10403 printOperand(MI, OpNo: 1, STI, O);
10404 O << ", ";
10405 printFBits16(MI, OpNum: 2, STI, O);
10406 return;
10407 break;
10408 case 70:
10409 // VSITOD, VSLTOD
10410 O << ".f64.s32\t";
10411 printOperand(MI, OpNo: 0, STI, O);
10412 O << ", ";
10413 printOperand(MI, OpNo: 1, STI, O);
10414 break;
10415 case 71:
10416 // VSITOH, VSLTOH
10417 O << ".f16.s32\t";
10418 printOperand(MI, OpNo: 0, STI, O);
10419 O << ", ";
10420 printOperand(MI, OpNo: 1, STI, O);
10421 break;
10422 case 72:
10423 // VTOSHD
10424 O << ".s16.f64\t";
10425 printOperand(MI, OpNo: 0, STI, O);
10426 O << ", ";
10427 printOperand(MI, OpNo: 1, STI, O);
10428 O << ", ";
10429 printFBits16(MI, OpNum: 2, STI, O);
10430 return;
10431 break;
10432 case 73:
10433 // VTOSHS
10434 O << ".s16.f32\t";
10435 printOperand(MI, OpNo: 0, STI, O);
10436 O << ", ";
10437 printOperand(MI, OpNo: 1, STI, O);
10438 O << ", ";
10439 printFBits16(MI, OpNum: 2, STI, O);
10440 return;
10441 break;
10442 case 74:
10443 // VTOSIRH, VTOSIZH, VTOSLH
10444 O << ".s32.f16\t";
10445 printOperand(MI, OpNo: 0, STI, O);
10446 O << ", ";
10447 printOperand(MI, OpNo: 1, STI, O);
10448 break;
10449 case 75:
10450 // VTOUHD
10451 O << ".u16.f64\t";
10452 printOperand(MI, OpNo: 0, STI, O);
10453 O << ", ";
10454 printOperand(MI, OpNo: 1, STI, O);
10455 O << ", ";
10456 printFBits16(MI, OpNum: 2, STI, O);
10457 return;
10458 break;
10459 case 76:
10460 // VTOUHS
10461 O << ".u16.f32\t";
10462 printOperand(MI, OpNo: 0, STI, O);
10463 O << ", ";
10464 printOperand(MI, OpNo: 1, STI, O);
10465 O << ", ";
10466 printFBits16(MI, OpNum: 2, STI, O);
10467 return;
10468 break;
10469 case 77:
10470 // VTOUIRD, VTOUIZD, VTOULD
10471 O << ".u32.f64\t";
10472 printOperand(MI, OpNo: 0, STI, O);
10473 O << ", ";
10474 printOperand(MI, OpNo: 1, STI, O);
10475 break;
10476 case 78:
10477 // VTOUIRH, VTOUIZH, VTOULH
10478 O << ".u32.f16\t";
10479 printOperand(MI, OpNo: 0, STI, O);
10480 O << ", ";
10481 printOperand(MI, OpNo: 1, STI, O);
10482 break;
10483 case 79:
10484 // VUHTOD
10485 O << ".f64.u16\t";
10486 printOperand(MI, OpNo: 0, STI, O);
10487 O << ", ";
10488 printOperand(MI, OpNo: 1, STI, O);
10489 O << ", ";
10490 printFBits16(MI, OpNum: 2, STI, O);
10491 return;
10492 break;
10493 case 80:
10494 // VUHTOS
10495 O << ".f32.u16\t";
10496 printOperand(MI, OpNo: 0, STI, O);
10497 O << ", ";
10498 printOperand(MI, OpNo: 1, STI, O);
10499 O << ", ";
10500 printFBits16(MI, OpNum: 2, STI, O);
10501 return;
10502 break;
10503 case 81:
10504 // VUITOD, VULTOD
10505 O << ".f64.u32\t";
10506 printOperand(MI, OpNo: 0, STI, O);
10507 O << ", ";
10508 printOperand(MI, OpNo: 1, STI, O);
10509 break;
10510 case 82:
10511 // VUITOH, VULTOH
10512 O << ".f16.u32\t";
10513 printOperand(MI, OpNo: 0, STI, O);
10514 O << ", ";
10515 printOperand(MI, OpNo: 1, STI, O);
10516 break;
10517 case 83:
10518 // t2ADCrr, t2ADCrs, t2ADDri, t2ADDrr, t2ADDrs, t2ADDspImm, t2ADR, t2ANDr...
10519 O << ".w\t";
10520 break;
10521 case 84:
10522 // t2SRSDB, t2SRSIA
10523 O << "\tsp, ";
10524 printOperand(MI, OpNo: 0, STI, O);
10525 return;
10526 break;
10527 case 85:
10528 // t2SRSDB_UPD, t2SRSIA_UPD
10529 O << "\tsp!, ";
10530 printOperand(MI, OpNo: 0, STI, O);
10531 return;
10532 break;
10533 case 86:
10534 // t2SUBS_PC_LR
10535 O << "\tpc, lr, ";
10536 printOperand(MI, OpNo: 0, STI, O);
10537 return;
10538 break;
10539 case 87:
10540 // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
10541 printPredicateOperand(MI, OpNum: 4, STI, O);
10542 O << "\t";
10543 printOperand(MI, OpNo: 0, STI, O);
10544 O << ", ";
10545 break;
10546 case 88:
10547 // tMOVi8, tMVN, tRSB
10548 printPredicateOperand(MI, OpNum: 3, STI, O);
10549 O << "\t";
10550 printOperand(MI, OpNo: 0, STI, O);
10551 O << ", ";
10552 printOperand(MI, OpNo: 2, STI, O);
10553 break;
10554 }
10555
10556
10557 // Fragment 2 encoded into 7 bits for 71 unique commands.
10558 switch ((Bits >> 26) & 127) {
10559 default: llvm_unreachable("Invalid command number.");
10560 case 0:
10561 // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
10562 printOperand(MI, OpNo: 0, STI, O);
10563 break;
10564 case 1:
10565 // ITasm, t2IT
10566 printMandatoryPredicateOperand(MI, OpNum: 0, STI, O);
10567 return;
10568 break;
10569 case 2:
10570 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
10571 printVectorListThreeAllLanes(MI, OpNum: 0, STI, O);
10572 O << ", ";
10573 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10574 break;
10575 case 3:
10576 // VLD3DUPqAsm_16, VLD3DUPqAsm_32, VLD3DUPqAsm_8, VLD3DUPqWB_fixed_Asm_16...
10577 printVectorListThreeSpacedAllLanes(MI, OpNum: 0, STI, O);
10578 O << ", ";
10579 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10580 break;
10581 case 4:
10582 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
10583 printVectorListThree(MI, OpNum: 0, STI, O);
10584 O << ", ";
10585 break;
10586 case 5:
10587 // VLD3qAsm_16, VLD3qAsm_32, VLD3qAsm_8, VLD3qWB_fixed_Asm_16, VLD3qWB_fi...
10588 printVectorListThreeSpaced(MI, OpNum: 0, STI, O);
10589 O << ", ";
10590 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10591 break;
10592 case 6:
10593 // VLD4DUPdAsm_16, VLD4DUPdAsm_32, VLD4DUPdAsm_8, VLD4DUPdWB_fixed_Asm_16...
10594 printVectorListFourAllLanes(MI, OpNum: 0, STI, O);
10595 O << ", ";
10596 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10597 break;
10598 case 7:
10599 // VLD4DUPqAsm_16, VLD4DUPqAsm_32, VLD4DUPqAsm_8, VLD4DUPqWB_fixed_Asm_16...
10600 printVectorListFourSpacedAllLanes(MI, OpNum: 0, STI, O);
10601 O << ", ";
10602 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10603 break;
10604 case 8:
10605 // VLD4dAsm_16, VLD4dAsm_32, VLD4dAsm_8, VLD4dWB_fixed_Asm_16, VLD4dWB_fi...
10606 printVectorListFour(MI, OpNum: 0, STI, O);
10607 O << ", ";
10608 break;
10609 case 9:
10610 // VLD4qAsm_16, VLD4qAsm_32, VLD4qAsm_8, VLD4qWB_fixed_Asm_16, VLD4qWB_fi...
10611 printVectorListFourSpaced(MI, OpNum: 0, STI, O);
10612 O << ", ";
10613 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10614 break;
10615 case 10:
10616 // t2LDRB_OFFSET_imm, t2LDRH_OFFSET_imm, t2LDRSB_OFFSET_imm, t2LDRSH_OFFS...
10617 printT2AddrModeImm8Operand<false>(MI, OpNum: 1, STI, O);
10618 return;
10619 break;
10620 case 11:
10621 // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
10622 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10623 break;
10624 case 12:
10625 // t2LDRB_PRE_imm, t2LDRH_PRE_imm, t2LDRSB_PRE_imm, t2LDRSH_PRE_imm, t2LD...
10626 printT2AddrModeImm8Operand<true>(MI, OpNum: 1, STI, O);
10627 O << '!';
10628 return;
10629 break;
10630 case 13:
10631 // AESD, AESE, BF16_VCVTB, BF16_VCVTT, CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX...
10632 printOperand(MI, OpNo: 2, STI, O);
10633 break;
10634 case 14:
10635 // AESIMC, AESMC, BF16_VCVT, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, C...
10636 printOperand(MI, OpNo: 1, STI, O);
10637 break;
10638 case 15:
10639 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, CD...
10640 printOperand(MI, OpNo: 3, STI, O);
10641 break;
10642 case 16:
10643 // BL_pred, Bcc, t2B, t2BFLi, t2BFLr, t2BFi, t2BFr, t2Bcc, tB, tBcc
10644 printOperand(MI, Address, OpNum: 0, STI, O);
10645 break;
10646 case 17:
10647 // CDE_CX1A, CDE_CX1DA, CDE_CX2A, CDE_CX2DA, CDE_CX3A, CDE_CX3DA, CDE_VCX...
10648 printPImmediate(MI, OpNum: 1, STI, O);
10649 O << ", ";
10650 break;
10651 case 18:
10652 // CDE_CX1D, MVE_LCTP, MVE_VCVTf16s16n, MVE_VCVTf16u16n, MVE_VCVTf32s32n,...
10653 return;
10654 break;
10655 case 19:
10656 // CDE_CX2D, CDE_CX3D, FCONSTD, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, M...
10657 O << ", ";
10658 break;
10659 case 20:
10660 // CDP, LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OP...
10661 printPImmediate(MI, OpNum: 0, STI, O);
10662 O << ", ";
10663 break;
10664 case 21:
10665 // CDP2
10666 printCImmediate(MI, OpNum: 2, STI, O);
10667 O << ", ";
10668 printCImmediate(MI, OpNum: 3, STI, O);
10669 O << ", ";
10670 printCImmediate(MI, OpNum: 4, STI, O);
10671 O << ", ";
10672 printOperand(MI, OpNo: 5, STI, O);
10673 return;
10674 break;
10675 case 22:
10676 // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
10677 printCPSIFlag(MI, OpNum: 1, STI, O);
10678 break;
10679 case 23:
10680 // LDAEXD, LDREXD
10681 printGPRPairOperand(MI, OpNum: 0, STI, O);
10682 O << ", ";
10683 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10684 return;
10685 break;
10686 case 24:
10687 // LDC2L_OFFSET, LDC2_OFFSET, STC2L_OFFSET, STC2_OFFSET
10688 printAddrMode5Operand<false>(MI, OpNum: 2, STI, O);
10689 return;
10690 break;
10691 case 25:
10692 // LDC2L_OPTION, LDC2L_POST, LDC2_OPTION, LDC2_POST, STC2L_OPTION, STC2L_...
10693 printAddrMode7Operand(MI, OpNum: 2, STI, O);
10694 break;
10695 case 26:
10696 // LDC2L_PRE, LDC2_PRE, STC2L_PRE, STC2_PRE
10697 printAddrMode5Operand<true>(MI, OpNum: 2, STI, O);
10698 O << '!';
10699 return;
10700 break;
10701 case 27:
10702 // MRRC, t2MRRC, t2MRRC2
10703 printPImmediate(MI, OpNum: 2, STI, O);
10704 O << ", ";
10705 printOperand(MI, OpNo: 3, STI, O);
10706 O << ", ";
10707 printOperand(MI, OpNo: 0, STI, O);
10708 O << ", ";
10709 printOperand(MI, OpNo: 1, STI, O);
10710 O << ", ";
10711 printCImmediate(MI, OpNum: 4, STI, O);
10712 return;
10713 break;
10714 case 28:
10715 // MSR, MSRi, t2MSR_AR, t2MSR_M
10716 printMSRMaskOperand(MI, OpNum: 0, STI, O);
10717 O << ", ";
10718 break;
10719 case 29:
10720 // MSRbanked, t2MSRbanked
10721 printBankedRegOperand(MI, OpNum: 0, STI, O);
10722 O << ", ";
10723 printOperand(MI, OpNo: 1, STI, O);
10724 return;
10725 break;
10726 case 30:
10727 // MVE_VCMPf16, MVE_VCMPf16r, MVE_VCMPf32, MVE_VCMPf32r, MVE_VCMPi16, MVE...
10728 printMandatoryRestrictedPredicateOperand(MI, OpNum: 3, STI, O);
10729 O << ", ";
10730 printOperand(MI, OpNo: 1, STI, O);
10731 O << ", ";
10732 printOperand(MI, OpNo: 2, STI, O);
10733 return;
10734 break;
10735 case 31:
10736 // MVE_VMOVimmi64, VMOVv1i64, VMOVv2i64
10737 printVMOVModImmOperand(MI, OpNum: 1, STI, O);
10738 return;
10739 break;
10740 case 32:
10741 // VCMPEZD, VCMPZD, tRSB
10742 O << ", #0";
10743 return;
10744 break;
10745 case 33:
10746 // VLD1DUPd16, VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32, VLD...
10747 printVectorListOneAllLanes(MI, OpNum: 0, STI, O);
10748 O << ", ";
10749 break;
10750 case 34:
10751 // VLD1DUPq16, VLD1DUPq16wb_fixed, VLD1DUPq16wb_register, VLD1DUPq32, VLD...
10752 printVectorListTwoAllLanes(MI, OpNum: 0, STI, O);
10753 O << ", ";
10754 break;
10755 case 35:
10756 // VLD1d16, VLD1d16wb_fixed, VLD1d16wb_register, VLD1d32, VLD1d32wb_fixed...
10757 printVectorListOne(MI, OpNum: 0, STI, O);
10758 O << ", ";
10759 break;
10760 case 36:
10761 // VLD1q16, VLD1q16wb_fixed, VLD1q16wb_register, VLD1q32, VLD1q32wb_fixed...
10762 printVectorListTwo(MI, OpNum: 0, STI, O);
10763 O << ", ";
10764 break;
10765 case 37:
10766 // VLD2DUPd16x2, VLD2DUPd16x2wb_fixed, VLD2DUPd16x2wb_register, VLD2DUPd3...
10767 printVectorListTwoSpacedAllLanes(MI, OpNum: 0, STI, O);
10768 O << ", ";
10769 break;
10770 case 38:
10771 // VLD2b16, VLD2b16wb_fixed, VLD2b16wb_register, VLD2b32, VLD2b32wb_fixed...
10772 printVectorListTwoSpaced(MI, OpNum: 0, STI, O);
10773 O << ", ";
10774 break;
10775 case 39:
10776 // VLDR_FPCXTNS_off, VLDR_FPCXTS_off, VLDR_FPSCR_off, VLDR_VPR_off, VSTR_...
10777 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 0, STI, O);
10778 return;
10779 break;
10780 case 40:
10781 // VLDR_FPCXTNS_pre, VLDR_FPCXTS_pre, VLDR_FPSCR_pre, VLDR_VPR_pre, VSTR_...
10782 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 1, STI, O);
10783 O << '!';
10784 return;
10785 break;
10786 case 41:
10787 // VLDR_FPSCR_NZCVQC_off, VLDR_P0_off, VSTR_FPSCR_NZCVQC_off, VSTR_P0_off
10788 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 1, STI, O);
10789 return;
10790 break;
10791 case 42:
10792 // VLDR_FPSCR_NZCVQC_pre, VLDR_P0_pre, VSTR_FPSCR_NZCVQC_pre, VSTR_P0_pre
10793 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 2, STI, O);
10794 O << '!';
10795 return;
10796 break;
10797 case 43:
10798 // VSCCLRMD, VSCCLRMS, t2CLRM, tPOP, tPUSH
10799 printRegisterList(MI, OpNum: 2, STI, O);
10800 return;
10801 break;
10802 case 44:
10803 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST2LNd16_UPD, VST2LNd32_U...
10804 printOperand(MI, OpNo: 4, STI, O);
10805 break;
10806 case 45:
10807 // VST1d16, VST1d32, VST1d64, VST1d8
10808 printVectorListOne(MI, OpNum: 2, STI, O);
10809 O << ", ";
10810 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10811 return;
10812 break;
10813 case 46:
10814 // VST1d16Q, VST1d32Q, VST1d64Q, VST1d8Q, VST2q16, VST2q32, VST2q8
10815 printVectorListFour(MI, OpNum: 2, STI, O);
10816 O << ", ";
10817 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10818 return;
10819 break;
10820 case 47:
10821 // VST1d16Qwb_fixed, VST1d32Qwb_fixed, VST1d64Qwb_fixed, VST1d8Qwb_fixed,...
10822 printVectorListFour(MI, OpNum: 3, STI, O);
10823 O << ", ";
10824 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10825 O << '!';
10826 return;
10827 break;
10828 case 48:
10829 // VST1d16Qwb_register, VST1d32Qwb_register, VST1d64Qwb_register, VST1d8Q...
10830 printVectorListFour(MI, OpNum: 4, STI, O);
10831 O << ", ";
10832 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10833 O << ", ";
10834 printOperand(MI, OpNo: 3, STI, O);
10835 return;
10836 break;
10837 case 49:
10838 // VST1d16T, VST1d32T, VST1d64T, VST1d8T
10839 printVectorListThree(MI, OpNum: 2, STI, O);
10840 O << ", ";
10841 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10842 return;
10843 break;
10844 case 50:
10845 // VST1d16Twb_fixed, VST1d32Twb_fixed, VST1d64Twb_fixed, VST1d8Twb_fixed
10846 printVectorListThree(MI, OpNum: 3, STI, O);
10847 O << ", ";
10848 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10849 O << '!';
10850 return;
10851 break;
10852 case 51:
10853 // VST1d16Twb_register, VST1d32Twb_register, VST1d64Twb_register, VST1d8T...
10854 printVectorListThree(MI, OpNum: 4, STI, O);
10855 O << ", ";
10856 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10857 O << ", ";
10858 printOperand(MI, OpNo: 3, STI, O);
10859 return;
10860 break;
10861 case 52:
10862 // VST1d16wb_fixed, VST1d32wb_fixed, VST1d64wb_fixed, VST1d8wb_fixed
10863 printVectorListOne(MI, OpNum: 3, STI, O);
10864 O << ", ";
10865 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10866 O << '!';
10867 return;
10868 break;
10869 case 53:
10870 // VST1d16wb_register, VST1d32wb_register, VST1d64wb_register, VST1d8wb_r...
10871 printVectorListOne(MI, OpNum: 4, STI, O);
10872 O << ", ";
10873 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10874 O << ", ";
10875 printOperand(MI, OpNo: 3, STI, O);
10876 return;
10877 break;
10878 case 54:
10879 // VST1q16, VST1q32, VST1q64, VST1q8, VST2d16, VST2d32, VST2d8
10880 printVectorListTwo(MI, OpNum: 2, STI, O);
10881 O << ", ";
10882 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10883 return;
10884 break;
10885 case 55:
10886 // VST1q16wb_fixed, VST1q32wb_fixed, VST1q64wb_fixed, VST1q8wb_fixed, VST...
10887 printVectorListTwo(MI, OpNum: 3, STI, O);
10888 O << ", ";
10889 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10890 O << '!';
10891 return;
10892 break;
10893 case 56:
10894 // VST1q16wb_register, VST1q32wb_register, VST1q64wb_register, VST1q8wb_r...
10895 printVectorListTwo(MI, OpNum: 4, STI, O);
10896 O << ", ";
10897 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10898 O << ", ";
10899 printOperand(MI, OpNo: 3, STI, O);
10900 return;
10901 break;
10902 case 57:
10903 // VST2b16, VST2b32, VST2b8
10904 printVectorListTwoSpaced(MI, OpNum: 2, STI, O);
10905 O << ", ";
10906 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10907 return;
10908 break;
10909 case 58:
10910 // VST2b16wb_fixed, VST2b32wb_fixed, VST2b8wb_fixed
10911 printVectorListTwoSpaced(MI, OpNum: 3, STI, O);
10912 O << ", ";
10913 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10914 O << '!';
10915 return;
10916 break;
10917 case 59:
10918 // VST2b16wb_register, VST2b32wb_register, VST2b8wb_register
10919 printVectorListTwoSpaced(MI, OpNum: 4, STI, O);
10920 O << ", ";
10921 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10922 O << ", ";
10923 printOperand(MI, OpNo: 3, STI, O);
10924 return;
10925 break;
10926 case 60:
10927 // t2BFic, tCBNZ, tCBZ
10928 printOperand(MI, Address, OpNum: 1, STI, O);
10929 break;
10930 case 61:
10931 // t2DMB, t2DSB
10932 printMemBOption(MI, OpNum: 0, STI, O);
10933 return;
10934 break;
10935 case 62:
10936 // t2ISB
10937 printInstSyncBOption(MI, OpNum: 0, STI, O);
10938 return;
10939 break;
10940 case 63:
10941 // t2PLDWi12, t2PLDi12, t2PLIi12
10942 printAddrModeImm12Operand<false>(MI, OpNum: 0, STI, O);
10943 return;
10944 break;
10945 case 64:
10946 // t2PLDWi8, t2PLDi8, t2PLIi8
10947 printT2AddrModeImm8Operand<false>(MI, OpNum: 0, STI, O);
10948 return;
10949 break;
10950 case 65:
10951 // t2PLDWs, t2PLDs, t2PLIs
10952 printT2AddrModeSoRegOperand(MI, OpNum: 0, STI, O);
10953 return;
10954 break;
10955 case 66:
10956 // t2PLDpci, t2PLIpci
10957 printThumbLdrLabelOperand(MI, OpNum: 0, STI, O);
10958 return;
10959 break;
10960 case 67:
10961 // t2TBB
10962 printAddrModeTBB(MI, OpNum: 0, STI, O);
10963 return;
10964 break;
10965 case 68:
10966 // t2TBH
10967 printAddrModeTBH(MI, OpNum: 0, STI, O);
10968 return;
10969 break;
10970 case 69:
10971 // t2TSB
10972 printTraceSyncBOption(MI, OpNum: 0, STI, O);
10973 return;
10974 break;
10975 case 70:
10976 // tBL, tBLXi
10977 printOperand(MI, Address, OpNum: 2, STI, O);
10978 return;
10979 break;
10980 }
10981
10982
10983 // Fragment 3 encoded into 6 bits for 38 unique commands.
10984 switch ((Bits >> 33) & 63) {
10985 default: llvm_unreachable("Invalid command number.");
10986 case 0:
10987 // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
10988 O << ", ";
10989 break;
10990 case 1:
10991 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPqAsm_16, VLD3DUP...
10992 return;
10993 break;
10994 case 2:
10995 // VLD3DUPdWB_fixed_Asm_16, VLD3DUPdWB_fixed_Asm_32, VLD3DUPdWB_fixed_Asm...
10996 O << '!';
10997 return;
10998 break;
10999 case 3:
11000 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
11001 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11002 break;
11003 case 4:
11004 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, MVE_VMOV_q_rr, VBF16MALBQI, VBF16MAL...
11005 printVectorIndex(MI, OpNum: 4, STI, O);
11006 break;
11007 case 5:
11008 // CDE_CX1A, CDE_CX2A, CDE_CX3A, CDE_VCX1A_vec, CDE_VCX1_vec, CDE_VCX2A_v...
11009 printOperand(MI, OpNo: 0, STI, O);
11010 O << ", ";
11011 break;
11012 case 6:
11013 // CDE_CX1DA, CDE_CX2DA, CDE_CX3DA
11014 printGPRPairOperand(MI, OpNum: 0, STI, O);
11015 O << ", ";
11016 printOperand(MI, OpNo: 3, STI, O);
11017 break;
11018 case 7:
11019 // CDE_CX2D, CDE_CX3D
11020 printOperand(MI, OpNo: 3, STI, O);
11021 break;
11022 case 8:
11023 // CDP, MCR, MCRR, MSR, VABSD, VADDD, VCMPD, VCMPED, VDIVD, VMOVD, VMULD,...
11024 printOperand(MI, OpNo: 1, STI, O);
11025 break;
11026 case 9:
11027 // FCONSTD
11028 printFPImmOperand(MI, OpNum: 1, STI, O);
11029 return;
11030 break;
11031 case 10:
11032 // FLDMXDB_UPD, FLDMXIA_UPD, FSTMXDB_UPD, FSTMXIA_UPD, LDMDA_UPD, LDMDB_U...
11033 O << "!, ";
11034 printRegisterList(MI, OpNum: 4, STI, O);
11035 break;
11036 case 11:
11037 // LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OPTION,...
11038 printCImmediate(MI, OpNum: 1, STI, O);
11039 O << ", ";
11040 break;
11041 case 12:
11042 // MRC, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, MVE_VCVTf32s32_fix, MVE_V...
11043 printOperand(MI, OpNo: 2, STI, O);
11044 break;
11045 case 13:
11046 // MRS, t2MRS_AR
11047 O << ", apsr";
11048 return;
11049 break;
11050 case 14:
11051 // MRSsys, t2MRSsys_AR
11052 O << ", spsr";
11053 return;
11054 break;
11055 case 15:
11056 // MSRi
11057 printModImmOperand(MI, OpNum: 1, STI, O);
11058 return;
11059 break;
11060 case 16:
11061 // MVE_VMOV_to_lane_16, MVE_VMOV_to_lane_32, MVE_VMOV_to_lane_8, VSETLNi1...
11062 printVectorIndex(MI, OpNum: 3, STI, O);
11063 O << ", ";
11064 printOperand(MI, OpNo: 2, STI, O);
11065 return;
11066 break;
11067 case 17:
11068 // VCMPEZH, VCMPEZS, VCMPZH, VCMPZS
11069 O << ", #0";
11070 return;
11071 break;
11072 case 18:
11073 // VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32wb_fixed, VLD1DUP...
11074 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11075 break;
11076 case 19:
11077 // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
11078 O << '[';
11079 break;
11080 case 20:
11081 // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
11082 O << "[], ";
11083 printOperand(MI, OpNo: 1, STI, O);
11084 O << "[], ";
11085 printOperand(MI, OpNo: 2, STI, O);
11086 break;
11087 case 21:
11088 // VLDR_FPCXTNS_post, VLDR_FPCXTS_post, VLDR_FPSCR_post, VLDR_VPR_post, V...
11089 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 2, STI, O);
11090 return;
11091 break;
11092 case 22:
11093 // VLDR_FPSCR_NZCVQC_post, VLDR_P0_post, VSTR_FPSCR_NZCVQC_post, VSTR_P0_...
11094 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 3, STI, O);
11095 return;
11096 break;
11097 case 23:
11098 // VMRS
11099 O << ", fpscr";
11100 return;
11101 break;
11102 case 24:
11103 // VMRS_FPCXTNS
11104 O << ", fpcxtns";
11105 return;
11106 break;
11107 case 25:
11108 // VMRS_FPCXTS
11109 O << ", fpcxts";
11110 return;
11111 break;
11112 case 26:
11113 // VMRS_FPEXC
11114 O << ", fpexc";
11115 return;
11116 break;
11117 case 27:
11118 // VMRS_FPINST
11119 O << ", fpinst";
11120 return;
11121 break;
11122 case 28:
11123 // VMRS_FPINST2
11124 O << ", fpinst2";
11125 return;
11126 break;
11127 case 29:
11128 // VMRS_FPSCR_NZCVQC
11129 O << ", fpscr_nzcvqc";
11130 return;
11131 break;
11132 case 30:
11133 // VMRS_FPSID
11134 O << ", fpsid";
11135 return;
11136 break;
11137 case 31:
11138 // VMRS_MVFR0
11139 O << ", mvfr0";
11140 return;
11141 break;
11142 case 32:
11143 // VMRS_MVFR1
11144 O << ", mvfr1";
11145 return;
11146 break;
11147 case 33:
11148 // VMRS_MVFR2
11149 O << ", mvfr2";
11150 return;
11151 break;
11152 case 34:
11153 // VMRS_P0
11154 O << ", p0";
11155 return;
11156 break;
11157 case 35:
11158 // VMRS_VPR
11159 O << ", vpr";
11160 return;
11161 break;
11162 case 36:
11163 // VSHTOH, VTOSHH, VTOUHH, VUHTOH
11164 printFBits16(MI, OpNum: 2, STI, O);
11165 return;
11166 break;
11167 case 37:
11168 // VSLTOD, VSLTOH, VSLTOS, VTOSLD, VTOSLH, VTOSLS, VTOULD, VTOULH, VTOULS...
11169 printFBits32(MI, OpNum: 2, STI, O);
11170 return;
11171 break;
11172 }
11173
11174
11175 // Fragment 4 encoded into 7 bits for 78 unique commands.
11176 switch ((Bits >> 39) & 127) {
11177 default: llvm_unreachable("Invalid command number.");
11178 case 0:
11179 // ASRi, ASRr, LDRConstPool, LSLi, LSLr, LSRi, LSRr, RORi, RORr, RRXi, t2...
11180 printOperand(MI, OpNo: 1, STI, O);
11181 break;
11182 case 1:
11183 // LDRBT_POST, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRBT_POST, STRT_P...
11184 printAddrMode7Operand(MI, OpNum: 1, STI, O);
11185 return;
11186 break;
11187 case 2:
11188 // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
11189 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11190 break;
11191 case 3:
11192 // VLD3DUPdWB_register_Asm_16, VLD3DUPdWB_register_Asm_32, VLD3DUPdWB_reg...
11193 printOperand(MI, OpNo: 3, STI, O);
11194 break;
11195 case 4:
11196 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD4dAsm_16, VLD4dAsm_32, VLD4dA...
11197 return;
11198 break;
11199 case 5:
11200 // VLD3dWB_fixed_Asm_16, VLD3dWB_fixed_Asm_32, VLD3dWB_fixed_Asm_8, VLD4d...
11201 O << '!';
11202 return;
11203 break;
11204 case 6:
11205 // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
11206 O << ", ";
11207 break;
11208 case 7:
11209 // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
11210 printT2AddrModeImm8OffsetOperand(MI, OpNum: 2, STI, O);
11211 return;
11212 break;
11213 case 8:
11214 // t2MOVSsi, t2MOVsi, t2CMNzrs, t2CMPrs, t2MVNs, t2TEQrs, t2TSTrs
11215 printT2SOOperand(MI, OpNum: 1, STI, O);
11216 return;
11217 break;
11218 case 9:
11219 // t2MOVSsr, t2MOVsr, CMNzrsr, CMPrsr, MOVsr, MVNsr, TEQrsr, TSTrsr
11220 printSORegRegOperand(MI, OpNum: 1, STI, O);
11221 return;
11222 break;
11223 case 10:
11224 // ADR, t2ADR
11225 printAdrLabelOperand<0>(MI, OpNum: 1, STI, O);
11226 return;
11227 break;
11228 case 11:
11229 // BFC, t2BFC
11230 printBitfieldInvMaskImmOperand(MI, OpNum: 2, STI, O);
11231 return;
11232 break;
11233 case 12:
11234 // BFI, CDE_VCX1_vec, CDE_VCX2_vec, CDE_VCX3_vec, CPS3p, CRC32B, CRC32CB,...
11235 printOperand(MI, OpNo: 2, STI, O);
11236 break;
11237 case 13:
11238 // CDE_VCX2A_fpdp, CDE_VCX2A_fpsp, CDE_VCX3A_fpdp, CDE_VCX3A_fpsp
11239 printOperand(MI, OpNo: 4, STI, O);
11240 break;
11241 case 14:
11242 // CMNri, CMPri, MOVi, MVNi, TEQri, TSTri
11243 printModImmOperand(MI, OpNum: 1, STI, O);
11244 return;
11245 break;
11246 case 15:
11247 // CMNzrsi, CMPrsi, MOVsi, MVNsi, TEQrsi, TSTrsi
11248 printSORegImmOperand(MI, OpNum: 1, STI, O);
11249 return;
11250 break;
11251 case 16:
11252 // FCONSTH, FCONSTS, MVE_VMOVimmf32, VMOVv2f32, VMOVv4f32
11253 printFPImmOperand(MI, OpNum: 1, STI, O);
11254 return;
11255 break;
11256 case 17:
11257 // FLDMXIA, FSTMXIA, LDMDA, LDMDB, LDMIA, LDMIB, STMDA, STMDB, STMIA, STM...
11258 printRegisterList(MI, OpNum: 3, STI, O);
11259 break;
11260 case 18:
11261 // LDC2L_OPTION, LDC2_OPTION, STC2L_OPTION, STC2_OPTION
11262 printCoprocOptionImm(MI, OpNum: 3, STI, O);
11263 return;
11264 break;
11265 case 19:
11266 // LDC2L_POST, LDC2_POST, STC2L_POST, STC2_POST
11267 printPostIdxImm8s4Operand(MI, OpNum: 3, STI, O);
11268 return;
11269 break;
11270 case 20:
11271 // LDCL_OFFSET, LDC_OFFSET, STCL_OFFSET, STC_OFFSET, t2LDC2L_OFFSET, t2LD...
11272 printAddrMode5Operand<false>(MI, OpNum: 2, STI, O);
11273 return;
11274 break;
11275 case 21:
11276 // LDCL_OPTION, LDCL_POST, LDC_OPTION, LDC_POST, LDRBT_POST_IMM, LDRBT_PO...
11277 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11278 break;
11279 case 22:
11280 // LDCL_PRE, LDC_PRE, STCL_PRE, STC_PRE, t2LDC2L_PRE, t2LDC2_PRE, t2LDCL_...
11281 printAddrMode5Operand<true>(MI, OpNum: 2, STI, O);
11282 O << '!';
11283 return;
11284 break;
11285 case 23:
11286 // LDRB_PRE_IMM, LDR_PRE_IMM, STRB_PRE_IMM, STR_PRE_IMM
11287 printAddrModeImm12Operand<true>(MI, OpNum: 2, STI, O);
11288 O << '!';
11289 return;
11290 break;
11291 case 24:
11292 // LDRB_PRE_REG, LDR_PRE_REG, STRB_PRE_REG, STR_PRE_REG
11293 printAddrMode2Operand(MI, OpNum: 2, STI, O);
11294 O << '!';
11295 return;
11296 break;
11297 case 25:
11298 // LDRBi12, LDRcp, LDRi12, STRBi12, STRi12, t2LDRBi12, t2LDRHi12, t2LDRSB...
11299 printAddrModeImm12Operand<false>(MI, OpNum: 1, STI, O);
11300 return;
11301 break;
11302 case 26:
11303 // LDRBrs, LDRrs, STRBrs, STRrs
11304 printAddrMode2Operand(MI, OpNum: 1, STI, O);
11305 return;
11306 break;
11307 case 27:
11308 // LDRH, LDRSB, LDRSH, STRH
11309 printAddrMode3Operand<false>(MI, Op: 1, STI, O);
11310 return;
11311 break;
11312 case 28:
11313 // LDRH_PRE, LDRSB_PRE, LDRSH_PRE, STRH_PRE
11314 printAddrMode3Operand<true>(MI, Op: 2, STI, O);
11315 O << '!';
11316 return;
11317 break;
11318 case 29:
11319 // MCR2, MRC2
11320 printCImmediate(MI, OpNum: 3, STI, O);
11321 O << ", ";
11322 printCImmediate(MI, OpNum: 4, STI, O);
11323 O << ", ";
11324 printOperand(MI, OpNo: 5, STI, O);
11325 return;
11326 break;
11327 case 30:
11328 // MRSbanked, t2MRSbanked
11329 printBankedRegOperand(MI, OpNum: 1, STI, O);
11330 return;
11331 break;
11332 case 31:
11333 // MVE_VBICimmi16, MVE_VBICimmi32, MVE_VORRimmi16, MVE_VORRimmi32
11334 printVMOVModImmOperand(MI, OpNum: 2, STI, O);
11335 return;
11336 break;
11337 case 32:
11338 // MVE_VLDRBS16, MVE_VLDRBS32, MVE_VLDRBU16, MVE_VLDRBU32, MVE_VLDRBU8, M...
11339 printT2AddrModeImm8Operand<false>(MI, OpNum: 1, STI, O);
11340 return;
11341 break;
11342 case 33:
11343 // MVE_VLDRBS16_pre, MVE_VLDRBS32_pre, MVE_VLDRBU16_pre, MVE_VLDRBU32_pre...
11344 printT2AddrModeImm8Operand<false>(MI, OpNum: 2, STI, O);
11345 O << '!';
11346 return;
11347 break;
11348 case 34:
11349 // MVE_VLDRBS16_rq, MVE_VLDRBS32_rq, MVE_VLDRBU16_rq, MVE_VLDRBU32_rq, MV...
11350 printMveAddrModeRQOperand<0>(MI, OpNum: 1, STI, O);
11351 return;
11352 break;
11353 case 35:
11354 // MVE_VLDRBU8_pre, MVE_VLDRHU16_pre, MVE_VLDRWU32_pre, MVE_VSTRBU8_pre, ...
11355 printT2AddrModeImm8Operand<true>(MI, OpNum: 2, STI, O);
11356 O << '!';
11357 return;
11358 break;
11359 case 36:
11360 // MVE_VLDRDU64_rq, MVE_VSTRD64_rq
11361 printMveAddrModeRQOperand<3>(MI, OpNum: 1, STI, O);
11362 return;
11363 break;
11364 case 37:
11365 // MVE_VLDRHS32_rq, MVE_VLDRHU16_rq, MVE_VLDRHU32_rq, MVE_VSTRH16_rq, MVE...
11366 printMveAddrModeRQOperand<1>(MI, OpNum: 1, STI, O);
11367 return;
11368 break;
11369 case 38:
11370 // MVE_VLDRWU32_rq, MVE_VSTRW32_rq
11371 printMveAddrModeRQOperand<2>(MI, OpNum: 1, STI, O);
11372 return;
11373 break;
11374 case 39:
11375 // MVE_VMOVimmi16, MVE_VMOVimmi32, MVE_VMOVimmi8, MVE_VMVNimmi16, MVE_VMV...
11376 printVMOVModImmOperand(MI, OpNum: 1, STI, O);
11377 return;
11378 break;
11379 case 40:
11380 // MVE_WLSTP_16, MVE_WLSTP_32, MVE_WLSTP_64, MVE_WLSTP_8, t2BFic, t2WLS
11381 printOperand(MI, Address, OpNum: 2, STI, O);
11382 break;
11383 case 41:
11384 // SSAT, SSAT16, t2SSAT, t2SSAT16
11385 printImmPlusOneOperand(MI, OpNum: 1, STI, O);
11386 O << ", ";
11387 printOperand(MI, OpNo: 2, STI, O);
11388 break;
11389 case 42:
11390 // STLEXD, STREXD
11391 printGPRPairOperand(MI, OpNum: 1, STI, O);
11392 O << ", ";
11393 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11394 return;
11395 break;
11396 case 43:
11397 // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST2LNd16, VST2LNd32, VST2LNd8, VST2LN...
11398 printNoHashImmediate(MI, OpNum: 4, STI, O);
11399 break;
11400 case 44:
11401 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
11402 printNoHashImmediate(MI, OpNum: 6, STI, O);
11403 break;
11404 case 45:
11405 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
11406 printNoHashImmediate(MI, OpNum: 8, STI, O);
11407 O << "], ";
11408 break;
11409 case 46:
11410 // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
11411 O << "[]}, ";
11412 break;
11413 case 47:
11414 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
11415 printNoHashImmediate(MI, OpNum: 10, STI, O);
11416 O << "], ";
11417 printOperand(MI, OpNo: 1, STI, O);
11418 O << '[';
11419 printNoHashImmediate(MI, OpNum: 10, STI, O);
11420 O << "], ";
11421 printOperand(MI, OpNo: 2, STI, O);
11422 O << '[';
11423 printNoHashImmediate(MI, OpNum: 10, STI, O);
11424 break;
11425 case 48:
11426 // VLD4DUPd16, VLD4DUPd16_UPD, VLD4DUPd32, VLD4DUPd32_UPD, VLD4DUPd8, VLD...
11427 O << "[], ";
11428 printOperand(MI, OpNo: 3, STI, O);
11429 O << "[]}, ";
11430 break;
11431 case 49:
11432 // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
11433 printNoHashImmediate(MI, OpNum: 12, STI, O);
11434 O << "], ";
11435 printOperand(MI, OpNo: 1, STI, O);
11436 O << '[';
11437 printNoHashImmediate(MI, OpNum: 12, STI, O);
11438 O << "], ";
11439 printOperand(MI, OpNo: 2, STI, O);
11440 O << '[';
11441 printNoHashImmediate(MI, OpNum: 12, STI, O);
11442 O << "], ";
11443 printOperand(MI, OpNo: 3, STI, O);
11444 O << '[';
11445 printNoHashImmediate(MI, OpNum: 12, STI, O);
11446 O << "]}, ";
11447 printAddrMode6Operand(MI, OpNum: 5, STI, O);
11448 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
11449 return;
11450 break;
11451 case 50:
11452 // VLDRD, VLDRS, VSTRD, VSTRS
11453 printAddrMode5Operand<false>(MI, OpNum: 1, STI, O);
11454 return;
11455 break;
11456 case 51:
11457 // VLDRH, VSTRH
11458 printAddrMode5FP16Operand<false>(MI, OpNum: 1, STI, O);
11459 return;
11460 break;
11461 case 52:
11462 // VST1LNd16, VST1LNd32, VST1LNd8
11463 printNoHashImmediate(MI, OpNum: 3, STI, O);
11464 O << "]}, ";
11465 printAddrMode6Operand(MI, OpNum: 0, STI, O);
11466 return;
11467 break;
11468 case 53:
11469 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST3LNd16, VST3LNd32, VST3...
11470 printNoHashImmediate(MI, OpNum: 5, STI, O);
11471 break;
11472 case 54:
11473 // VST3LNd16_UPD, VST3LNd32_UPD, VST3LNd8_UPD, VST3LNq16_UPD, VST3LNq32_U...
11474 printNoHashImmediate(MI, OpNum: 7, STI, O);
11475 O << "], ";
11476 printOperand(MI, OpNo: 5, STI, O);
11477 O << '[';
11478 printNoHashImmediate(MI, OpNum: 7, STI, O);
11479 O << "], ";
11480 printOperand(MI, OpNo: 6, STI, O);
11481 O << '[';
11482 printNoHashImmediate(MI, OpNum: 7, STI, O);
11483 O << "]}, ";
11484 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11485 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11486 return;
11487 break;
11488 case 55:
11489 // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
11490 printOperand(MI, OpNo: 5, STI, O);
11491 O << ", ";
11492 printOperand(MI, OpNo: 6, STI, O);
11493 break;
11494 case 56:
11495 // VTBL1
11496 printVectorListOne(MI, OpNum: 1, STI, O);
11497 O << ", ";
11498 printOperand(MI, OpNo: 2, STI, O);
11499 return;
11500 break;
11501 case 57:
11502 // VTBL2
11503 printVectorListTwo(MI, OpNum: 1, STI, O);
11504 O << ", ";
11505 printOperand(MI, OpNo: 2, STI, O);
11506 return;
11507 break;
11508 case 58:
11509 // VTBL3
11510 printVectorListThree(MI, OpNum: 1, STI, O);
11511 O << ", ";
11512 printOperand(MI, OpNo: 2, STI, O);
11513 return;
11514 break;
11515 case 59:
11516 // VTBL4
11517 printVectorListFour(MI, OpNum: 1, STI, O);
11518 O << ", ";
11519 printOperand(MI, OpNo: 2, STI, O);
11520 return;
11521 break;
11522 case 60:
11523 // VTBX1
11524 printVectorListOne(MI, OpNum: 2, STI, O);
11525 O << ", ";
11526 printOperand(MI, OpNo: 3, STI, O);
11527 return;
11528 break;
11529 case 61:
11530 // VTBX2
11531 printVectorListTwo(MI, OpNum: 2, STI, O);
11532 O << ", ";
11533 printOperand(MI, OpNo: 3, STI, O);
11534 return;
11535 break;
11536 case 62:
11537 // VTBX3
11538 printVectorListThree(MI, OpNum: 2, STI, O);
11539 O << ", ";
11540 printOperand(MI, OpNo: 3, STI, O);
11541 return;
11542 break;
11543 case 63:
11544 // VTBX4
11545 printVectorListFour(MI, OpNum: 2, STI, O);
11546 O << ", ";
11547 printOperand(MI, OpNo: 3, STI, O);
11548 return;
11549 break;
11550 case 64:
11551 // sysLDMDA_UPD, sysLDMDB_UPD, sysLDMIA_UPD, sysLDMIB_UPD, sysSTMDA_UPD, ...
11552 O << " ^";
11553 return;
11554 break;
11555 case 65:
11556 // t2BFLi, t2BFi
11557 printOperand(MI, Address, OpNum: 1, STI, O);
11558 return;
11559 break;
11560 case 66:
11561 // t2LDRBpci, t2LDRHpci, t2LDRSBpci, t2LDRSHpci, t2LDRpci, tLDRpci
11562 printThumbLdrLabelOperand(MI, OpNum: 1, STI, O);
11563 return;
11564 break;
11565 case 67:
11566 // t2LDRBs, t2LDRHs, t2LDRSBs, t2LDRSHs, t2LDRs, t2STRBs, t2STRHs, t2STRs
11567 printT2AddrModeSoRegOperand(MI, OpNum: 1, STI, O);
11568 return;
11569 break;
11570 case 68:
11571 // t2LDREX
11572 printT2AddrModeImm0_1020s4Operand(MI, OpNum: 1, STI, O);
11573 return;
11574 break;
11575 case 69:
11576 // t2MRS_M
11577 printMSRMaskOperand(MI, OpNum: 1, STI, O);
11578 return;
11579 break;
11580 case 70:
11581 // tADDspi, tSUBspi
11582 printThumbS4ImmOperand(MI, OpNum: 2, STI, O);
11583 return;
11584 break;
11585 case 71:
11586 // tADR
11587 printAdrLabelOperand<2>(MI, Address, OpNum: 1, STI, O);
11588 return;
11589 break;
11590 case 72:
11591 // tASRri, tLSRri
11592 printThumbSRImm(MI, OpNum: 3, STI, O);
11593 return;
11594 break;
11595 case 73:
11596 // tLDRBi, tSTRBi
11597 printThumbAddrModeImm5S1Operand(MI, OpNum: 1, STI, O);
11598 return;
11599 break;
11600 case 74:
11601 // tLDRBr, tLDRHr, tLDRSB, tLDRSH, tLDRr, tSTRBr, tSTRHr, tSTRr
11602 printThumbAddrModeRROperand(MI, OpNum: 1, STI, O);
11603 return;
11604 break;
11605 case 75:
11606 // tLDRHi, tSTRHi
11607 printThumbAddrModeImm5S2Operand(MI, OpNum: 1, STI, O);
11608 return;
11609 break;
11610 case 76:
11611 // tLDRi, tSTRi
11612 printThumbAddrModeImm5S4Operand(MI, OpNum: 1, STI, O);
11613 return;
11614 break;
11615 case 77:
11616 // tLDRspi, tSTRspi
11617 printThumbAddrModeSPOperand(MI, OpNum: 1, STI, O);
11618 return;
11619 break;
11620 }
11621
11622
11623 // Fragment 5 encoded into 5 bits for 27 unique commands.
11624 switch ((Bits >> 46) & 31) {
11625 default: llvm_unreachable("Invalid command number.");
11626 case 0:
11627 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
11628 O << ", ";
11629 break;
11630 case 1:
11631 // LDRConstPool, RRXi, VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD2LN...
11632 return;
11633 break;
11634 case 2:
11635 // VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_fixed_Asm_8,...
11636 O << '!';
11637 return;
11638 break;
11639 case 3:
11640 // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
11641 printOperand(MI, OpNo: 3, STI, O);
11642 return;
11643 break;
11644 case 4:
11645 // CDE_CX2DA, CDE_CX3D, CDE_CX3DA, VLD1DUPd16wb_register, VLD1DUPd32wb_re...
11646 printOperand(MI, OpNo: 4, STI, O);
11647 break;
11648 case 5:
11649 // CDP, t2CDP, t2CDP2
11650 printCImmediate(MI, OpNum: 2, STI, O);
11651 O << ", ";
11652 printCImmediate(MI, OpNum: 3, STI, O);
11653 O << ", ";
11654 printCImmediate(MI, OpNum: 4, STI, O);
11655 O << ", ";
11656 printOperand(MI, OpNo: 5, STI, O);
11657 return;
11658 break;
11659 case 6:
11660 // MCR, MCRR, VADDD, VDIVD, VMULD, VNMULD, VSUBD, t2MCR, t2MCR2, t2MCRR, ...
11661 printOperand(MI, OpNo: 2, STI, O);
11662 break;
11663 case 7:
11664 // MRC, t2MRC, t2MRC2
11665 printOperand(MI, OpNo: 0, STI, O);
11666 O << ", ";
11667 printCImmediate(MI, OpNum: 3, STI, O);
11668 O << ", ";
11669 printCImmediate(MI, OpNum: 4, STI, O);
11670 O << ", ";
11671 printOperand(MI, OpNo: 5, STI, O);
11672 return;
11673 break;
11674 case 8:
11675 // MVE_VLDRBS16_post, MVE_VLDRBS32_post, MVE_VLDRBU16_post, MVE_VLDRBU32_...
11676 printT2AddrModeImm8OffsetOperand(MI, OpNum: 3, STI, O);
11677 return;
11678 break;
11679 case 9:
11680 // MVE_VMOV_from_lane_32, MVE_VMOV_from_lane_s16, MVE_VMOV_from_lane_s8, ...
11681 printVectorIndex(MI, OpNum: 2, STI, O);
11682 return;
11683 break;
11684 case 10:
11685 // MVE_VMOV_q_rr, VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_U...
11686 printOperand(MI, OpNo: 1, STI, O);
11687 break;
11688 case 11:
11689 // MVE_VSHLL_lws16bh, MVE_VSHLL_lws16th, MVE_VSHLL_lwu16bh, MVE_VSHLL_lwu...
11690 O << ", #16";
11691 return;
11692 break;
11693 case 12:
11694 // MVE_VSHLL_lws8bh, MVE_VSHLL_lws8th, MVE_VSHLL_lwu8bh, MVE_VSHLL_lwu8th
11695 O << ", #8";
11696 return;
11697 break;
11698 case 13:
11699 // SSAT, t2SSAT
11700 printShiftImmOperand(MI, OpNum: 3, STI, O);
11701 return;
11702 break;
11703 case 14:
11704 // SXTB, SXTB16, SXTH, UXTB, UXTB16, UXTH, t2SXTB, t2SXTB16, t2SXTH, t2UX...
11705 printRotImmOperand(MI, OpNum: 2, STI, O);
11706 return;
11707 break;
11708 case 15:
11709 // VCEQzv16i8, VCEQzv2f32, VCEQzv2i32, VCEQzv4f16, VCEQzv4f32, VCEQzv4i16...
11710 O << ", #0";
11711 return;
11712 break;
11713 case 16:
11714 // VCMLAv2f32_indexed, VCMLAv4f16_indexed, VCMLAv4f32_indexed, VCMLAv8f16...
11715 printVectorIndex(MI, OpNum: 4, STI, O);
11716 O << ", ";
11717 printComplexRotationOp<90, 0>(MI, OpNo: 5, STI, O);
11718 return;
11719 break;
11720 case 17:
11721 // VFMALDI, VFMALQI, VFMSLDI, VFMSLQI
11722 printVectorIndex(MI, OpNum: 3, STI, O);
11723 return;
11724 break;
11725 case 18:
11726 // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
11727 O << "]}, ";
11728 break;
11729 case 19:
11730 // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32, VLD4LNd16, VLD4L...
11731 O << "], ";
11732 break;
11733 case 20:
11734 // VLD3DUPd16, VLD3DUPd32, VLD3DUPd8, VLD3DUPq16, VLD3DUPq32, VLD3DUPq8
11735 printAddrMode6Operand(MI, OpNum: 3, STI, O);
11736 return;
11737 break;
11738 case 21:
11739 // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
11740 printAddrMode6Operand(MI, OpNum: 4, STI, O);
11741 break;
11742 case 22:
11743 // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
11744 printAddrMode6Operand(MI, OpNum: 5, STI, O);
11745 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
11746 return;
11747 break;
11748 case 23:
11749 // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
11750 O << "}, ";
11751 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11752 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11753 return;
11754 break;
11755 case 24:
11756 // VST4LNd16_UPD, VST4LNd32_UPD, VST4LNd8_UPD, VST4LNq16_UPD, VST4LNq32_U...
11757 printOperand(MI, OpNo: 5, STI, O);
11758 O << '[';
11759 printNoHashImmediate(MI, OpNum: 8, STI, O);
11760 O << "], ";
11761 printOperand(MI, OpNo: 6, STI, O);
11762 O << '[';
11763 printNoHashImmediate(MI, OpNum: 8, STI, O);
11764 O << "], ";
11765 printOperand(MI, OpNo: 7, STI, O);
11766 O << '[';
11767 printNoHashImmediate(MI, OpNum: 8, STI, O);
11768 O << "]}, ";
11769 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11770 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11771 return;
11772 break;
11773 case 25:
11774 // sysLDMDA, sysLDMDB, sysLDMIA, sysLDMIB, sysSTMDA, sysSTMDB, sysSTMIA, ...
11775 O << " ^";
11776 return;
11777 break;
11778 case 26:
11779 // t2ASRs1, t2LSRs1
11780 O << ", #1";
11781 return;
11782 break;
11783 }
11784
11785
11786 // Fragment 6 encoded into 6 bits for 38 unique commands.
11787 switch ((Bits >> 51) & 63) {
11788 default: llvm_unreachable("Invalid command number.");
11789 case 0:
11790 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCrr, ADDrr, ANDrr, B...
11791 printOperand(MI, OpNo: 2, STI, O);
11792 break;
11793 case 1:
11794 // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
11795 printOperand(MI, OpNo: 4, STI, O);
11796 break;
11797 case 2:
11798 // ADCri, ADDri, ANDri, BICri, EORri, ORRri, RSBri, RSCri, SBCri, SUBri
11799 printModImmOperand(MI, OpNum: 2, STI, O);
11800 return;
11801 break;
11802 case 3:
11803 // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, ORRrsi, RSBrsi, RSCrsi, SBCrsi...
11804 printSORegImmOperand(MI, OpNum: 2, STI, O);
11805 return;
11806 break;
11807 case 4:
11808 // BFI, t2BFI
11809 printBitfieldInvMaskImmOperand(MI, OpNum: 3, STI, O);
11810 return;
11811 break;
11812 case 5:
11813 // CDE_CX2DA, CDE_CX3D, VADDD, VDIVD, VLD1DUPd16wb_register, VLD1DUPd32wb...
11814 return;
11815 break;
11816 case 6:
11817 // CDE_CX3DA, MCR, MCRR, t2MCR, t2MCR2, t2MCRR, t2MCRR2
11818 O << ", ";
11819 break;
11820 case 7:
11821 // CDE_VCX2_vec, CDE_VCX3_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, M...
11822 printOperand(MI, OpNo: 3, STI, O);
11823 break;
11824 case 8:
11825 // CDE_VCX3A_fpdp, CDE_VCX3A_fpsp, VST2LNd16_UPD, VST2LNd32_UPD, VST2LNd8...
11826 printOperand(MI, OpNo: 5, STI, O);
11827 break;
11828 case 9:
11829 // LDCL_OPTION, LDC_OPTION, STCL_OPTION, STC_OPTION, t2LDC2L_OPTION, t2LD...
11830 printCoprocOptionImm(MI, OpNum: 3, STI, O);
11831 return;
11832 break;
11833 case 10:
11834 // LDCL_POST, LDC_POST, STCL_POST, STC_POST, t2LDC2L_POST, t2LDC2_POST, t...
11835 printPostIdxImm8s4Operand(MI, OpNum: 3, STI, O);
11836 return;
11837 break;
11838 case 11:
11839 // LDRBT_POST_IMM, LDRBT_POST_REG, LDRB_POST_IMM, LDRB_POST_REG, LDRT_POS...
11840 printAddrMode2OffsetOperand(MI, OpNum: 3, STI, O);
11841 return;
11842 break;
11843 case 12:
11844 // LDRD, STRD
11845 printAddrMode3Operand<false>(MI, Op: 2, STI, O);
11846 return;
11847 break;
11848 case 13:
11849 // LDRD_POST, STRD_POST, t2LDRD_POST, t2STRD_POST
11850 printAddrMode7Operand(MI, OpNum: 3, STI, O);
11851 break;
11852 case 14:
11853 // LDRD_PRE, STRD_PRE
11854 printAddrMode3Operand<true>(MI, Op: 3, STI, O);
11855 O << '!';
11856 return;
11857 break;
11858 case 15:
11859 // LDRHTi, LDRSBTi, LDRSHTi, STRHTi
11860 printPostIdxImm8Operand(MI, OpNum: 3, STI, O);
11861 return;
11862 break;
11863 case 16:
11864 // LDRHTr, LDRSBTr, LDRSHTr, STRHTr
11865 printPostIdxRegOperand(MI, OpNum: 3, STI, O);
11866 return;
11867 break;
11868 case 17:
11869 // LDRH_POST, LDRSB_POST, LDRSH_POST, STRH_POST
11870 printAddrMode3OffsetOperand(MI, OpNum: 3, STI, O);
11871 return;
11872 break;
11873 case 18:
11874 // MCRR2
11875 printCImmediate(MI, OpNum: 4, STI, O);
11876 return;
11877 break;
11878 case 19:
11879 // MVE_SQRSHRL, MVE_UQRSHLL
11880 printMveSaturateOp(MI, OpNum: 5, STI, O);
11881 O << ", ";
11882 printOperand(MI, OpNo: 4, STI, O);
11883 return;
11884 break;
11885 case 20:
11886 // MVE_VMOV_q_rr
11887 printVectorIndex(MI, OpNum: 5, STI, O);
11888 O << ", ";
11889 printOperand(MI, OpNo: 2, STI, O);
11890 O << ", ";
11891 printOperand(MI, OpNo: 3, STI, O);
11892 return;
11893 break;
11894 case 21:
11895 // STLEX, STLEXB, STLEXH, STREX, STREXB, STREXH, SWP, SWPB, t2LDAEXD, t2L...
11896 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11897 return;
11898 break;
11899 case 22:
11900 // VCADDv2f32, VCADDv4f16, VCADDv4f32, VCADDv8f16
11901 printComplexRotationOp<180, 90>(MI, OpNo: 3, STI, O);
11902 return;
11903 break;
11904 case 23:
11905 // VCMLAv2f32, VCMLAv4f16, VCMLAv4f32, VCMLAv8f16
11906 printComplexRotationOp<90, 0>(MI, OpNo: 4, STI, O);
11907 return;
11908 break;
11909 case 24:
11910 // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8...
11911 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11912 break;
11913 case 25:
11914 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD
11915 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11916 printAddrMode6OffsetOperand(MI, OpNum: 4, STI, O);
11917 return;
11918 break;
11919 case 26:
11920 // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32
11921 printOperand(MI, OpNo: 1, STI, O);
11922 O << '[';
11923 printNoHashImmediate(MI, OpNum: 6, STI, O);
11924 O << "]}, ";
11925 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11926 return;
11927 break;
11928 case 27:
11929 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
11930 O << '[';
11931 printNoHashImmediate(MI, OpNum: 8, STI, O);
11932 break;
11933 case 28:
11934 // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
11935 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
11936 return;
11937 break;
11938 case 29:
11939 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
11940 printAddrMode6Operand(MI, OpNum: 4, STI, O);
11941 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
11942 return;
11943 break;
11944 case 30:
11945 // VST4d16_UPD, VST4d32_UPD, VST4d8_UPD, VST4q16_UPD, VST4q32_UPD, VST4q8...
11946 printOperand(MI, OpNo: 7, STI, O);
11947 O << "}, ";
11948 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11949 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11950 return;
11951 break;
11952 case 31:
11953 // t2ADCrs, t2ADDrs, t2ANDrs, t2BICrs, t2EORrs, t2ORNrs, t2ORRrs, t2RSBrs...
11954 printT2SOOperand(MI, OpNum: 2, STI, O);
11955 return;
11956 break;
11957 case 32:
11958 // t2ASRri, t2LSRri
11959 printThumbSRImm(MI, OpNum: 2, STI, O);
11960 return;
11961 break;
11962 case 33:
11963 // t2BFic, t2CSEL, t2CSINC, t2CSINV, t2CSNEG
11964 printMandatoryPredicateOperand(MI, OpNum: 3, STI, O);
11965 return;
11966 break;
11967 case 34:
11968 // t2LDRD_PRE, t2STRD_PRE
11969 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 3, STI, O);
11970 O << '!';
11971 return;
11972 break;
11973 case 35:
11974 // t2LDRDi8, t2STRDi8
11975 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 2, STI, O);
11976 return;
11977 break;
11978 case 36:
11979 // t2STREX
11980 printT2AddrModeImm0_1020s4Operand(MI, OpNum: 2, STI, O);
11981 return;
11982 break;
11983 case 37:
11984 // tADDrSPi
11985 printThumbS4ImmOperand(MI, OpNum: 2, STI, O);
11986 return;
11987 break;
11988 }
11989
11990
11991 // Fragment 7 encoded into 5 bits for 17 unique commands.
11992 switch ((Bits >> 57) & 31) {
11993 default: llvm_unreachable("Invalid command number.");
11994 case 0:
11995 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
11996 return;
11997 break;
11998 case 1:
11999 // CDE_CX3A, CDE_VCX3A_vec, CDE_VCX3_vec, LDRD_POST, MLA, MLS, MVE_VCADDf...
12000 O << ", ";
12001 break;
12002 case 2:
12003 // CDE_CX3DA
12004 printOperand(MI, OpNo: 5, STI, O);
12005 return;
12006 break;
12007 case 3:
12008 // MCR, t2MCR, t2MCR2
12009 printCImmediate(MI, OpNum: 3, STI, O);
12010 O << ", ";
12011 printCImmediate(MI, OpNum: 4, STI, O);
12012 O << ", ";
12013 printOperand(MI, OpNo: 5, STI, O);
12014 return;
12015 break;
12016 case 4:
12017 // MCRR, t2MCRR, t2MCRR2
12018 printOperand(MI, OpNo: 3, STI, O);
12019 O << ", ";
12020 printCImmediate(MI, OpNum: 4, STI, O);
12021 return;
12022 break;
12023 case 5:
12024 // MVE_VMOV_rr_q, VMULLslsv2i32, VMULLslsv4i16, VMULLsluv2i32, VMULLsluv4...
12025 printVectorIndex(MI, OpNum: 3, STI, O);
12026 break;
12027 case 6:
12028 // PKHBT, t2PKHBT
12029 printPKHLSLShiftImm(MI, OpNum: 3, STI, O);
12030 return;
12031 break;
12032 case 7:
12033 // PKHTB, t2PKHTB
12034 printPKHASRShiftImm(MI, OpNum: 3, STI, O);
12035 return;
12036 break;
12037 case 8:
12038 // SXTAB, SXTAB16, SXTAH, UXTAB, UXTAB16, UXTAH, t2SXTAB, t2SXTAB16, t2SX...
12039 printRotImmOperand(MI, OpNum: 3, STI, O);
12040 return;
12041 break;
12042 case 9:
12043 // USAT, t2USAT
12044 printShiftImmOperand(MI, OpNum: 3, STI, O);
12045 return;
12046 break;
12047 case 10:
12048 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
12049 O << "]}, ";
12050 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12051 printAddrMode6OffsetOperand(MI, OpNum: 5, STI, O);
12052 return;
12053 break;
12054 case 11:
12055 // VLD3LNd16, VLD3LNd32, VLD3LNd8, VLD3LNq16, VLD3LNq32
12056 O << "], ";
12057 printOperand(MI, OpNo: 2, STI, O);
12058 O << '[';
12059 printNoHashImmediate(MI, OpNum: 8, STI, O);
12060 O << "]}, ";
12061 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12062 return;
12063 break;
12064 case 12:
12065 // VLD3d16, VLD3d16_UPD, VLD3d32, VLD3d32_UPD, VLD3d8, VLD3d8_UPD, VLD3q1...
12066 O << "}, ";
12067 break;
12068 case 13:
12069 // VLD4LNd16, VLD4LNd32, VLD4LNd8, VLD4LNq16, VLD4LNq32, VST2LNd16, VST2L...
12070 O << '[';
12071 break;
12072 case 14:
12073 // VMLALslsv2i32, VMLALslsv4i16, VMLALsluv2i32, VMLALsluv4i16, VMLAslfd, ...
12074 printVectorIndex(MI, OpNum: 4, STI, O);
12075 return;
12076 break;
12077 case 15:
12078 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD
12079 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
12080 return;
12081 break;
12082 case 16:
12083 // t2LDRD_POST, t2STRD_POST
12084 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 4, STI, O);
12085 return;
12086 break;
12087 }
12088
12089 switch (MI->getOpcode()) {
12090 default: llvm_unreachable("Unexpected opcode.");
12091 case ARM::CDE_CX3A:
12092 case ARM::CDE_VCX3A_vec:
12093 case ARM::CDE_VCX3_vec:
12094 case ARM::LDRD_POST:
12095 case ARM::MLA:
12096 case ARM::MLS:
12097 case ARM::MVE_VCADDf16:
12098 case ARM::MVE_VCADDf32:
12099 case ARM::MVE_VCADDi16:
12100 case ARM::MVE_VCADDi32:
12101 case ARM::MVE_VCADDi8:
12102 case ARM::MVE_VCMLAf16:
12103 case ARM::MVE_VCMLAf32:
12104 case ARM::MVE_VCMULf16:
12105 case ARM::MVE_VCMULf32:
12106 case ARM::MVE_VDWDUPu16:
12107 case ARM::MVE_VDWDUPu32:
12108 case ARM::MVE_VDWDUPu8:
12109 case ARM::MVE_VHCADDs16:
12110 case ARM::MVE_VHCADDs32:
12111 case ARM::MVE_VHCADDs8:
12112 case ARM::MVE_VIWDUPu16:
12113 case ARM::MVE_VIWDUPu32:
12114 case ARM::MVE_VIWDUPu8:
12115 case ARM::MVE_VMLALDAVas16:
12116 case ARM::MVE_VMLALDAVas32:
12117 case ARM::MVE_VMLALDAVau16:
12118 case ARM::MVE_VMLALDAVau32:
12119 case ARM::MVE_VMLALDAVaxs16:
12120 case ARM::MVE_VMLALDAVaxs32:
12121 case ARM::MVE_VMLALDAVs16:
12122 case ARM::MVE_VMLALDAVs32:
12123 case ARM::MVE_VMLALDAVu16:
12124 case ARM::MVE_VMLALDAVu32:
12125 case ARM::MVE_VMLALDAVxs16:
12126 case ARM::MVE_VMLALDAVxs32:
12127 case ARM::MVE_VMLSLDAVas16:
12128 case ARM::MVE_VMLSLDAVas32:
12129 case ARM::MVE_VMLSLDAVaxs16:
12130 case ARM::MVE_VMLSLDAVaxs32:
12131 case ARM::MVE_VMLSLDAVs16:
12132 case ARM::MVE_VMLSLDAVs32:
12133 case ARM::MVE_VMLSLDAVxs16:
12134 case ARM::MVE_VMLSLDAVxs32:
12135 case ARM::MVE_VRMLALDAVHas32:
12136 case ARM::MVE_VRMLALDAVHau32:
12137 case ARM::MVE_VRMLALDAVHaxs32:
12138 case ARM::MVE_VRMLALDAVHs32:
12139 case ARM::MVE_VRMLALDAVHu32:
12140 case ARM::MVE_VRMLALDAVHxs32:
12141 case ARM::MVE_VRMLSLDAVHas32:
12142 case ARM::MVE_VRMLSLDAVHaxs32:
12143 case ARM::MVE_VRMLSLDAVHs32:
12144 case ARM::MVE_VRMLSLDAVHxs32:
12145 case ARM::SBFX:
12146 case ARM::SMLABB:
12147 case ARM::SMLABT:
12148 case ARM::SMLAD:
12149 case ARM::SMLADX:
12150 case ARM::SMLALBB:
12151 case ARM::SMLALBT:
12152 case ARM::SMLALD:
12153 case ARM::SMLALDX:
12154 case ARM::SMLALTB:
12155 case ARM::SMLALTT:
12156 case ARM::SMLATB:
12157 case ARM::SMLATT:
12158 case ARM::SMLAWB:
12159 case ARM::SMLAWT:
12160 case ARM::SMLSD:
12161 case ARM::SMLSDX:
12162 case ARM::SMLSLD:
12163 case ARM::SMLSLDX:
12164 case ARM::SMMLA:
12165 case ARM::SMMLAR:
12166 case ARM::SMMLS:
12167 case ARM::SMMLSR:
12168 case ARM::SMULL:
12169 case ARM::STRD_POST:
12170 case ARM::UBFX:
12171 case ARM::UMAAL:
12172 case ARM::UMULL:
12173 case ARM::USADA8:
12174 case ARM::VEXTd16:
12175 case ARM::VEXTd32:
12176 case ARM::VEXTd8:
12177 case ARM::VEXTq16:
12178 case ARM::VEXTq32:
12179 case ARM::VEXTq64:
12180 case ARM::VEXTq8:
12181 case ARM::VLD3d16:
12182 case ARM::VLD3d32:
12183 case ARM::VLD3d8:
12184 case ARM::VLD3q16:
12185 case ARM::VLD3q32:
12186 case ARM::VLD3q8:
12187 case ARM::VMOVRRS:
12188 case ARM::VMOVSRR:
12189 case ARM::VST3d16:
12190 case ARM::VST3d32:
12191 case ARM::VST3d8:
12192 case ARM::VST3q16:
12193 case ARM::VST3q32:
12194 case ARM::VST3q8:
12195 case ARM::t2MLA:
12196 case ARM::t2MLS:
12197 case ARM::t2SBFX:
12198 case ARM::t2SMLABB:
12199 case ARM::t2SMLABT:
12200 case ARM::t2SMLAD:
12201 case ARM::t2SMLADX:
12202 case ARM::t2SMLAL:
12203 case ARM::t2SMLALBB:
12204 case ARM::t2SMLALBT:
12205 case ARM::t2SMLALD:
12206 case ARM::t2SMLALDX:
12207 case ARM::t2SMLALTB:
12208 case ARM::t2SMLALTT:
12209 case ARM::t2SMLATB:
12210 case ARM::t2SMLATT:
12211 case ARM::t2SMLAWB:
12212 case ARM::t2SMLAWT:
12213 case ARM::t2SMLSD:
12214 case ARM::t2SMLSDX:
12215 case ARM::t2SMLSLD:
12216 case ARM::t2SMLSLDX:
12217 case ARM::t2SMMLA:
12218 case ARM::t2SMMLAR:
12219 case ARM::t2SMMLS:
12220 case ARM::t2SMMLSR:
12221 case ARM::t2SMULL:
12222 case ARM::t2STLEXD:
12223 case ARM::t2STREXD:
12224 case ARM::t2UBFX:
12225 case ARM::t2UMAAL:
12226 case ARM::t2UMLAL:
12227 case ARM::t2UMULL:
12228 case ARM::t2USADA8:
12229 switch (MI->getOpcode()) {
12230 default: llvm_unreachable("Unexpected opcode.");
12231 case ARM::CDE_CX3A:
12232 case ARM::CDE_VCX3A_vec:
12233 case ARM::MVE_VMLALDAVas16:
12234 case ARM::MVE_VMLALDAVas32:
12235 case ARM::MVE_VMLALDAVau16:
12236 case ARM::MVE_VMLALDAVau32:
12237 case ARM::MVE_VMLALDAVaxs16:
12238 case ARM::MVE_VMLALDAVaxs32:
12239 case ARM::MVE_VMLSLDAVas16:
12240 case ARM::MVE_VMLSLDAVas32:
12241 case ARM::MVE_VMLSLDAVaxs16:
12242 case ARM::MVE_VMLSLDAVaxs32:
12243 case ARM::MVE_VRMLALDAVHas32:
12244 case ARM::MVE_VRMLALDAVHau32:
12245 case ARM::MVE_VRMLALDAVHaxs32:
12246 case ARM::MVE_VRMLSLDAVHas32:
12247 case ARM::MVE_VRMLSLDAVHaxs32:
12248 printOperand(MI, OpNo: 5, STI, O);
12249 break;
12250 case ARM::CDE_VCX3_vec:
12251 case ARM::MVE_VDWDUPu16:
12252 case ARM::MVE_VDWDUPu32:
12253 case ARM::MVE_VDWDUPu8:
12254 case ARM::MVE_VIWDUPu16:
12255 case ARM::MVE_VIWDUPu32:
12256 case ARM::MVE_VIWDUPu8:
12257 printOperand(MI, OpNo: 4, STI, O);
12258 break;
12259 case ARM::LDRD_POST:
12260 case ARM::STRD_POST:
12261 printAddrMode3OffsetOperand(MI, OpNum: 4, STI, O);
12262 break;
12263 case ARM::MLA:
12264 case ARM::MLS:
12265 case ARM::MVE_VMLALDAVs16:
12266 case ARM::MVE_VMLALDAVs32:
12267 case ARM::MVE_VMLALDAVu16:
12268 case ARM::MVE_VMLALDAVu32:
12269 case ARM::MVE_VMLALDAVxs16:
12270 case ARM::MVE_VMLALDAVxs32:
12271 case ARM::MVE_VMLSLDAVs16:
12272 case ARM::MVE_VMLSLDAVs32:
12273 case ARM::MVE_VMLSLDAVxs16:
12274 case ARM::MVE_VMLSLDAVxs32:
12275 case ARM::MVE_VRMLALDAVHs32:
12276 case ARM::MVE_VRMLALDAVHu32:
12277 case ARM::MVE_VRMLALDAVHxs32:
12278 case ARM::MVE_VRMLSLDAVHs32:
12279 case ARM::MVE_VRMLSLDAVHxs32:
12280 case ARM::SMLABB:
12281 case ARM::SMLABT:
12282 case ARM::SMLAD:
12283 case ARM::SMLADX:
12284 case ARM::SMLALBB:
12285 case ARM::SMLALBT:
12286 case ARM::SMLALD:
12287 case ARM::SMLALDX:
12288 case ARM::SMLALTB:
12289 case ARM::SMLALTT:
12290 case ARM::SMLATB:
12291 case ARM::SMLATT:
12292 case ARM::SMLAWB:
12293 case ARM::SMLAWT:
12294 case ARM::SMLSD:
12295 case ARM::SMLSDX:
12296 case ARM::SMLSLD:
12297 case ARM::SMLSLDX:
12298 case ARM::SMMLA:
12299 case ARM::SMMLAR:
12300 case ARM::SMMLS:
12301 case ARM::SMMLSR:
12302 case ARM::SMULL:
12303 case ARM::UMAAL:
12304 case ARM::UMULL:
12305 case ARM::USADA8:
12306 case ARM::VEXTd16:
12307 case ARM::VEXTd32:
12308 case ARM::VEXTd8:
12309 case ARM::VEXTq16:
12310 case ARM::VEXTq32:
12311 case ARM::VEXTq64:
12312 case ARM::VEXTq8:
12313 case ARM::VMOVRRS:
12314 case ARM::VMOVSRR:
12315 case ARM::t2MLA:
12316 case ARM::t2MLS:
12317 case ARM::t2SMLABB:
12318 case ARM::t2SMLABT:
12319 case ARM::t2SMLAD:
12320 case ARM::t2SMLADX:
12321 case ARM::t2SMLAL:
12322 case ARM::t2SMLALBB:
12323 case ARM::t2SMLALBT:
12324 case ARM::t2SMLALD:
12325 case ARM::t2SMLALDX:
12326 case ARM::t2SMLALTB:
12327 case ARM::t2SMLALTT:
12328 case ARM::t2SMLATB:
12329 case ARM::t2SMLATT:
12330 case ARM::t2SMLAWB:
12331 case ARM::t2SMLAWT:
12332 case ARM::t2SMLSD:
12333 case ARM::t2SMLSDX:
12334 case ARM::t2SMLSLD:
12335 case ARM::t2SMLSLDX:
12336 case ARM::t2SMMLA:
12337 case ARM::t2SMMLAR:
12338 case ARM::t2SMMLS:
12339 case ARM::t2SMMLSR:
12340 case ARM::t2SMULL:
12341 case ARM::t2UMAAL:
12342 case ARM::t2UMLAL:
12343 case ARM::t2UMULL:
12344 case ARM::t2USADA8:
12345 printOperand(MI, OpNo: 3, STI, O);
12346 break;
12347 case ARM::MVE_VCADDf16:
12348 case ARM::MVE_VCADDf32:
12349 case ARM::MVE_VCADDi16:
12350 case ARM::MVE_VCADDi32:
12351 case ARM::MVE_VCADDi8:
12352 case ARM::MVE_VHCADDs16:
12353 case ARM::MVE_VHCADDs32:
12354 case ARM::MVE_VHCADDs8:
12355 printComplexRotationOp<180, 90>(MI, OpNo: 3, STI, O);
12356 break;
12357 case ARM::MVE_VCMLAf16:
12358 case ARM::MVE_VCMLAf32:
12359 printComplexRotationOp<90, 0>(MI, OpNo: 4, STI, O);
12360 break;
12361 case ARM::MVE_VCMULf16:
12362 case ARM::MVE_VCMULf32:
12363 printComplexRotationOp<90, 0>(MI, OpNo: 3, STI, O);
12364 break;
12365 case ARM::SBFX:
12366 case ARM::UBFX:
12367 case ARM::t2SBFX:
12368 case ARM::t2UBFX:
12369 printImmPlusOneOperand(MI, OpNum: 3, STI, O);
12370 break;
12371 case ARM::VLD3d16:
12372 case ARM::VLD3d32:
12373 case ARM::VLD3d8:
12374 case ARM::VLD3q16:
12375 case ARM::VLD3q32:
12376 case ARM::VLD3q8:
12377 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12378 break;
12379 case ARM::VST3d16:
12380 case ARM::VST3d32:
12381 case ARM::VST3d8:
12382 case ARM::VST3q16:
12383 case ARM::VST3q32:
12384 case ARM::VST3q8:
12385 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12386 break;
12387 case ARM::t2STLEXD:
12388 case ARM::t2STREXD:
12389 printAddrMode7Operand(MI, OpNum: 3, STI, O);
12390 break;
12391 }
12392 return;
12393 break;
12394 case ARM::MVE_VMOV_rr_q:
12395 O << ", ";
12396 printOperand(MI, OpNo: 2, STI, O);
12397 printVectorIndex(MI, OpNum: 4, STI, O);
12398 return;
12399 break;
12400 case ARM::VLD3d16_UPD:
12401 case ARM::VLD3d32_UPD:
12402 case ARM::VLD3d8_UPD:
12403 case ARM::VLD3q16_UPD:
12404 case ARM::VLD3q32_UPD:
12405 case ARM::VLD3q8_UPD:
12406 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12407 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
12408 return;
12409 break;
12410 case ARM::VLD4LNd16:
12411 case ARM::VLD4LNd32:
12412 case ARM::VLD4LNd8:
12413 case ARM::VLD4LNq16:
12414 case ARM::VLD4LNq32:
12415 printNoHashImmediate(MI, OpNum: 10, STI, O);
12416 O << "]}, ";
12417 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12418 return;
12419 break;
12420 case ARM::VLD4d16:
12421 case ARM::VLD4d32:
12422 case ARM::VLD4d8:
12423 case ARM::VLD4q16:
12424 case ARM::VLD4q32:
12425 case ARM::VLD4q8:
12426 printOperand(MI, OpNo: 3, STI, O);
12427 O << "}, ";
12428 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12429 return;
12430 break;
12431 case ARM::VLD4d16_UPD:
12432 case ARM::VLD4d32_UPD:
12433 case ARM::VLD4d8_UPD:
12434 case ARM::VLD4q16_UPD:
12435 case ARM::VLD4q32_UPD:
12436 case ARM::VLD4q8_UPD:
12437 printOperand(MI, OpNo: 3, STI, O);
12438 O << "}, ";
12439 printAddrMode6Operand(MI, OpNum: 5, STI, O);
12440 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
12441 return;
12442 break;
12443 case ARM::VMULLslsv2i32:
12444 case ARM::VMULLslsv4i16:
12445 case ARM::VMULLsluv2i32:
12446 case ARM::VMULLsluv4i16:
12447 case ARM::VMULslfd:
12448 case ARM::VMULslfq:
12449 case ARM::VMULslhd:
12450 case ARM::VMULslhq:
12451 case ARM::VMULslv2i32:
12452 case ARM::VMULslv4i16:
12453 case ARM::VMULslv4i32:
12454 case ARM::VMULslv8i16:
12455 case ARM::VQDMULHslv2i32:
12456 case ARM::VQDMULHslv4i16:
12457 case ARM::VQDMULHslv4i32:
12458 case ARM::VQDMULHslv8i16:
12459 case ARM::VQDMULLslv2i32:
12460 case ARM::VQDMULLslv4i16:
12461 case ARM::VQRDMULHslv2i32:
12462 case ARM::VQRDMULHslv4i16:
12463 case ARM::VQRDMULHslv4i32:
12464 case ARM::VQRDMULHslv8i16:
12465 return;
12466 break;
12467 case ARM::VST2LNd16:
12468 case ARM::VST2LNd32:
12469 case ARM::VST2LNd8:
12470 case ARM::VST2LNq16:
12471 case ARM::VST2LNq32:
12472 printNoHashImmediate(MI, OpNum: 4, STI, O);
12473 O << "]}, ";
12474 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12475 return;
12476 break;
12477 case ARM::VST2LNd16_UPD:
12478 case ARM::VST2LNd32_UPD:
12479 case ARM::VST2LNd8_UPD:
12480 case ARM::VST2LNq16_UPD:
12481 case ARM::VST2LNq32_UPD:
12482 printNoHashImmediate(MI, OpNum: 6, STI, O);
12483 O << "]}, ";
12484 printAddrMode6Operand(MI, OpNum: 1, STI, O);
12485 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
12486 return;
12487 break;
12488 case ARM::VST3LNd16:
12489 case ARM::VST3LNd32:
12490 case ARM::VST3LNd8:
12491 case ARM::VST3LNq16:
12492 case ARM::VST3LNq32:
12493 printNoHashImmediate(MI, OpNum: 5, STI, O);
12494 O << "], ";
12495 printOperand(MI, OpNo: 4, STI, O);
12496 O << '[';
12497 printNoHashImmediate(MI, OpNum: 5, STI, O);
12498 O << "]}, ";
12499 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12500 return;
12501 break;
12502 case ARM::VST4LNd16:
12503 case ARM::VST4LNd32:
12504 case ARM::VST4LNd8:
12505 case ARM::VST4LNq16:
12506 case ARM::VST4LNq32:
12507 printNoHashImmediate(MI, OpNum: 6, STI, O);
12508 O << "], ";
12509 printOperand(MI, OpNo: 4, STI, O);
12510 O << '[';
12511 printNoHashImmediate(MI, OpNum: 6, STI, O);
12512 O << "], ";
12513 printOperand(MI, OpNo: 5, STI, O);
12514 O << '[';
12515 printNoHashImmediate(MI, OpNum: 6, STI, O);
12516 O << "]}, ";
12517 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12518 return;
12519 break;
12520 case ARM::VST4d16:
12521 case ARM::VST4d32:
12522 case ARM::VST4d8:
12523 case ARM::VST4q16:
12524 case ARM::VST4q32:
12525 case ARM::VST4q8:
12526 printOperand(MI, OpNo: 5, STI, O);
12527 O << "}, ";
12528 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12529 return;
12530 break;
12531 }
12532}
12533
12534
12535/// getRegisterName - This method is automatically generated by tblgen
12536/// from the register set description. This returns the assembler name
12537/// for the specified register.
12538const char *ARMInstPrinter::
12539getRegisterName(MCRegister Reg, unsigned AltIdx) {
12540 unsigned RegNo = Reg.id();
12541 assert(RegNo && RegNo < 296 && "Invalid register number!");
12542
12543
12544#ifdef __GNUC__
12545#pragma GCC diagnostic push
12546#pragma GCC diagnostic ignored "-Woverlength-strings"
12547#endif
12548 static const char AsmStrsNoRegAltName[] = {
12549 /* 0 */ "D4_D6_D8_D10\000"
12550 /* 13 */ "D7_D8_D9_D10\000"
12551 /* 26 */ "Q7_Q8_Q9_Q10\000"
12552 /* 39 */ "d10\000"
12553 /* 43 */ "q10\000"
12554 /* 47 */ "r10\000"
12555 /* 51 */ "s10\000"
12556 /* 55 */ "D14_D16_D18_D20\000"
12557 /* 71 */ "D17_D18_D19_D20\000"
12558 /* 87 */ "d20\000"
12559 /* 91 */ "s20\000"
12560 /* 95 */ "D24_D26_D28_D30\000"
12561 /* 111 */ "D27_D28_D29_D30\000"
12562 /* 127 */ "d30\000"
12563 /* 131 */ "s30\000"
12564 /* 135 */ "d0\000"
12565 /* 138 */ "p0\000"
12566 /* 141 */ "q0\000"
12567 /* 144 */ "mvfr0\000"
12568 /* 150 */ "s0\000"
12569 /* 153 */ "D9_D10_D11\000"
12570 /* 164 */ "D5_D7_D9_D11\000"
12571 /* 177 */ "Q8_Q9_Q10_Q11\000"
12572 /* 191 */ "R10_R11\000"
12573 /* 199 */ "d11\000"
12574 /* 203 */ "q11\000"
12575 /* 207 */ "r11\000"
12576 /* 211 */ "s11\000"
12577 /* 215 */ "D19_D20_D21\000"
12578 /* 227 */ "D15_D17_D19_D21\000"
12579 /* 243 */ "d21\000"
12580 /* 247 */ "s21\000"
12581 /* 251 */ "D29_D30_D31\000"
12582 /* 263 */ "D25_D27_D29_D31\000"
12583 /* 279 */ "d31\000"
12584 /* 283 */ "s31\000"
12585 /* 287 */ "Q0_Q1\000"
12586 /* 293 */ "R0_R1\000"
12587 /* 299 */ "d1\000"
12588 /* 302 */ "q1\000"
12589 /* 305 */ "mvfr1\000"
12590 /* 311 */ "s1\000"
12591 /* 314 */ "D6_D8_D10_D12\000"
12592 /* 328 */ "D9_D10_D11_D12\000"
12593 /* 343 */ "Q9_Q10_Q11_Q12\000"
12594 /* 358 */ "d12\000"
12595 /* 362 */ "q12\000"
12596 /* 366 */ "r12\000"
12597 /* 370 */ "s12\000"
12598 /* 374 */ "D16_D18_D20_D22\000"
12599 /* 390 */ "D19_D20_D21_D22\000"
12600 /* 406 */ "d22\000"
12601 /* 410 */ "s22\000"
12602 /* 414 */ "D0_D2\000"
12603 /* 420 */ "D0_D1_D2\000"
12604 /* 429 */ "Q1_Q2\000"
12605 /* 435 */ "d2\000"
12606 /* 438 */ "q2\000"
12607 /* 441 */ "mvfr2\000"
12608 /* 447 */ "s2\000"
12609 /* 450 */ "fpinst2\000"
12610 /* 458 */ "D7_D9_D11_D13\000"
12611 /* 472 */ "D11_D12_D13\000"
12612 /* 484 */ "Q10_Q11_Q12_Q13\000"
12613 /* 500 */ "d13\000"
12614 /* 504 */ "q13\000"
12615 /* 508 */ "s13\000"
12616 /* 512 */ "D17_D19_D21_D23\000"
12617 /* 528 */ "D21_D22_D23\000"
12618 /* 540 */ "d23\000"
12619 /* 544 */ "s23\000"
12620 /* 548 */ "D1_D3\000"
12621 /* 554 */ "D1_D2_D3\000"
12622 /* 563 */ "Q0_Q1_Q2_Q3\000"
12623 /* 575 */ "R2_R3\000"
12624 /* 581 */ "d3\000"
12625 /* 584 */ "q3\000"
12626 /* 587 */ "r3\000"
12627 /* 590 */ "s3\000"
12628 /* 593 */ "D8_D10_D12_D14\000"
12629 /* 608 */ "D11_D12_D13_D14\000"
12630 /* 624 */ "Q11_Q12_Q13_Q14\000"
12631 /* 640 */ "d14\000"
12632 /* 644 */ "q14\000"
12633 /* 648 */ "s14\000"
12634 /* 652 */ "D18_D20_D22_D24\000"
12635 /* 668 */ "D21_D22_D23_D24\000"
12636 /* 684 */ "d24\000"
12637 /* 688 */ "s24\000"
12638 /* 692 */ "D0_D2_D4\000"
12639 /* 701 */ "D1_D2_D3_D4\000"
12640 /* 713 */ "Q1_Q2_Q3_Q4\000"
12641 /* 725 */ "d4\000"
12642 /* 728 */ "q4\000"
12643 /* 731 */ "r4\000"
12644 /* 734 */ "s4\000"
12645 /* 737 */ "D9_D11_D13_D15\000"
12646 /* 752 */ "D13_D14_D15\000"
12647 /* 764 */ "Q12_Q13_Q14_Q15\000"
12648 /* 780 */ "d15\000"
12649 /* 784 */ "q15\000"
12650 /* 788 */ "s15\000"
12651 /* 792 */ "D19_D21_D23_D25\000"
12652 /* 808 */ "D23_D24_D25\000"
12653 /* 820 */ "d25\000"
12654 /* 824 */ "s25\000"
12655 /* 828 */ "D1_D3_D5\000"
12656 /* 837 */ "D3_D4_D5\000"
12657 /* 846 */ "Q2_Q3_Q4_Q5\000"
12658 /* 858 */ "R4_R5\000"
12659 /* 864 */ "d5\000"
12660 /* 867 */ "q5\000"
12661 /* 870 */ "r5\000"
12662 /* 873 */ "s5\000"
12663 /* 876 */ "D10_D12_D14_D16\000"
12664 /* 892 */ "D13_D14_D15_D16\000"
12665 /* 908 */ "d16\000"
12666 /* 912 */ "s16\000"
12667 /* 916 */ "D20_D22_D24_D26\000"
12668 /* 932 */ "D23_D24_D25_D26\000"
12669 /* 948 */ "d26\000"
12670 /* 952 */ "s26\000"
12671 /* 956 */ "D0_D2_D4_D6\000"
12672 /* 968 */ "D3_D4_D5_D6\000"
12673 /* 980 */ "Q3_Q4_Q5_Q6\000"
12674 /* 992 */ "d6\000"
12675 /* 995 */ "q6\000"
12676 /* 998 */ "r6\000"
12677 /* 1001 */ "s6\000"
12678 /* 1004 */ "D11_D13_D15_D17\000"
12679 /* 1020 */ "D15_D16_D17\000"
12680 /* 1032 */ "d17\000"
12681 /* 1036 */ "s17\000"
12682 /* 1040 */ "D21_D23_D25_D27\000"
12683 /* 1056 */ "D25_D26_D27\000"
12684 /* 1068 */ "d27\000"
12685 /* 1072 */ "s27\000"
12686 /* 1076 */ "D1_D3_D5_D7\000"
12687 /* 1088 */ "D5_D6_D7\000"
12688 /* 1097 */ "Q4_Q5_Q6_Q7\000"
12689 /* 1109 */ "R6_R7\000"
12690 /* 1115 */ "d7\000"
12691 /* 1118 */ "q7\000"
12692 /* 1121 */ "r7\000"
12693 /* 1124 */ "s7\000"
12694 /* 1127 */ "D12_D14_D16_D18\000"
12695 /* 1143 */ "D15_D16_D17_D18\000"
12696 /* 1159 */ "d18\000"
12697 /* 1163 */ "s18\000"
12698 /* 1167 */ "D22_D24_D26_D28\000"
12699 /* 1183 */ "D25_D26_D27_D28\000"
12700 /* 1199 */ "d28\000"
12701 /* 1203 */ "s28\000"
12702 /* 1207 */ "D2_D4_D6_D8\000"
12703 /* 1219 */ "D5_D6_D7_D8\000"
12704 /* 1231 */ "Q5_Q6_Q7_Q8\000"
12705 /* 1243 */ "d8\000"
12706 /* 1246 */ "q8\000"
12707 /* 1249 */ "r8\000"
12708 /* 1252 */ "s8\000"
12709 /* 1255 */ "D13_D15_D17_D19\000"
12710 /* 1271 */ "D17_D18_D19\000"
12711 /* 1283 */ "d19\000"
12712 /* 1287 */ "s19\000"
12713 /* 1291 */ "D23_D25_D27_D29\000"
12714 /* 1307 */ "D27_D28_D29\000"
12715 /* 1319 */ "d29\000"
12716 /* 1323 */ "s29\000"
12717 /* 1327 */ "D3_D5_D7_D9\000"
12718 /* 1339 */ "D7_D8_D9\000"
12719 /* 1348 */ "Q6_Q7_Q8_Q9\000"
12720 /* 1360 */ "R8_R9\000"
12721 /* 1366 */ "d9\000"
12722 /* 1369 */ "q9\000"
12723 /* 1372 */ "r9\000"
12724 /* 1375 */ "s9\000"
12725 /* 1378 */ "R12_SP\000"
12726 /* 1385 */ "pc\000"
12727 /* 1388 */ "fpscr_nzcvqc\000"
12728 /* 1401 */ "fpexc\000"
12729 /* 1407 */ "fpsid\000"
12730 /* 1413 */ "ra_auth_code\000"
12731 /* 1426 */ "itstate\000"
12732 /* 1434 */ "sp\000"
12733 /* 1437 */ "fpscr\000"
12734 /* 1443 */ "lr\000"
12735 /* 1446 */ "vpr\000"
12736 /* 1450 */ "apsr\000"
12737 /* 1455 */ "cpsr\000"
12738 /* 1460 */ "spsr\000"
12739 /* 1465 */ "zr\000"
12740 /* 1468 */ "fpcxtns\000"
12741 /* 1476 */ "fpcxts\000"
12742 /* 1483 */ "fpinst\000"
12743 /* 1490 */ "fpscr_nzcv\000"
12744 /* 1501 */ "apsr_nzcv\000"
12745};
12746#ifdef __GNUC__
12747#pragma GCC diagnostic pop
12748#endif
12749
12750 static const uint16_t RegAsmOffsetNoRegAltName[] = {
12751 1450, 1501, 1455, 1468, 1476, 1401, 1483, 1437, 1490, 1388, 1407, 1426, 1443, 1385,
12752 1413, 1434, 1460, 1446, 1465, 135, 299, 435, 581, 725, 864, 992, 1115, 1243,
12753 1366, 39, 199, 358, 500, 640, 780, 908, 1032, 1159, 1283, 87, 243, 406,
12754 540, 684, 820, 948, 1068, 1199, 1319, 127, 279, 450, 144, 305, 441, 138,
12755 141, 302, 438, 584, 728, 867, 995, 1118, 1246, 1369, 43, 203, 362, 504,
12756 644, 784, 147, 308, 444, 587, 731, 870, 998, 1121, 1249, 1372, 47, 207,
12757 366, 150, 311, 447, 590, 734, 873, 1001, 1124, 1252, 1375, 51, 211, 370,
12758 508, 648, 788, 912, 1036, 1163, 1287, 91, 247, 410, 544, 688, 824, 952,
12759 1072, 1203, 1323, 131, 283, 414, 548, 695, 831, 962, 1082, 1213, 1333, 6,
12760 170, 320, 464, 600, 744, 884, 1012, 1135, 1263, 63, 235, 382, 520, 660,
12761 800, 924, 1048, 1175, 1299, 103, 271, 287, 429, 569, 719, 852, 986, 1103,
12762 1237, 1354, 32, 183, 350, 492, 632, 772, 563, 713, 846, 980, 1097, 1231,
12763 1348, 26, 177, 343, 484, 624, 764, 293, 575, 858, 1109, 1360, 191, 1378,
12764 420, 554, 704, 837, 971, 1088, 1222, 1339, 16, 153, 331, 472, 612, 752,
12765 896, 1020, 1147, 1271, 75, 215, 394, 528, 672, 808, 936, 1056, 1187, 1307,
12766 115, 251, 692, 828, 959, 1079, 1210, 1330, 3, 167, 317, 461, 596, 740,
12767 880, 1008, 1131, 1259, 59, 231, 378, 516, 656, 796, 920, 1044, 1171, 1295,
12768 99, 267, 956, 1076, 1207, 1327, 0, 164, 314, 458, 593, 737, 876, 1004,
12769 1127, 1255, 55, 227, 374, 512, 652, 792, 916, 1040, 1167, 1291, 95, 263,
12770 423, 707, 974, 1225, 19, 335, 616, 900, 1151, 79, 398, 676, 940, 1191,
12771 119, 701, 968, 1219, 13, 328, 608, 892, 1143, 71, 390, 668, 932, 1183,
12772 111,
12773 };
12774
12775
12776#ifdef __GNUC__
12777#pragma GCC diagnostic push
12778#pragma GCC diagnostic ignored "-Woverlength-strings"
12779#endif
12780 static const char AsmStrsRegNamesRaw[] = {
12781 /* 0 */ "r13\000"
12782 /* 4 */ "r14\000"
12783 /* 8 */ "r15\000"
12784};
12785#ifdef __GNUC__
12786#pragma GCC diagnostic pop
12787#endif
12788
12789 static const uint8_t RegAsmOffsetRegNamesRaw[] = {
12790 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 4, 8,
12791 3, 0, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12792 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12793 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12794 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12795 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12796 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12797 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12798 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12799 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12800 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12801 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12802 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12803 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12804 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12805 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12806 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12807 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12808 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12809 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12810 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12811 3,
12812 };
12813
12814 switch(AltIdx) {
12815 default: llvm_unreachable("Invalid register alt name index!");
12816 case ARM::NoRegAltName:
12817 assert(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) &&
12818 "Invalid alt name index for register!");
12819 return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
12820 case ARM::RegNamesRaw:
12821 if (!*(AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1]))
12822 return getRegisterName(Reg: RegNo, AltIdx: ARM::NoRegAltName);
12823 return AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1];
12824 }
12825}
12826
12827#ifdef PRINT_ALIAS_INSTR
12828#undef PRINT_ALIAS_INSTR
12829
12830bool ARMInstPrinter::printAliasInstr(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &OS) {
12831 static const PatternsForOpcode OpToPatterns[] = {
12832 {.Opcode: ARM::DSB, .PatternStart: 0, .NumPatterns: 3 },
12833 {.Opcode: ARM::HINT, .PatternStart: 3, .NumPatterns: 9 },
12834 {.Opcode: ARM::MVE_VMLADAVas16, .PatternStart: 12, .NumPatterns: 1 },
12835 {.Opcode: ARM::MVE_VMLADAVas32, .PatternStart: 13, .NumPatterns: 1 },
12836 {.Opcode: ARM::MVE_VMLADAVas8, .PatternStart: 14, .NumPatterns: 1 },
12837 {.Opcode: ARM::MVE_VMLADAVau16, .PatternStart: 15, .NumPatterns: 1 },
12838 {.Opcode: ARM::MVE_VMLADAVau32, .PatternStart: 16, .NumPatterns: 1 },
12839 {.Opcode: ARM::MVE_VMLADAVau8, .PatternStart: 17, .NumPatterns: 1 },
12840 {.Opcode: ARM::MVE_VMLADAVs16, .PatternStart: 18, .NumPatterns: 1 },
12841 {.Opcode: ARM::MVE_VMLADAVs32, .PatternStart: 19, .NumPatterns: 1 },
12842 {.Opcode: ARM::MVE_VMLADAVs8, .PatternStart: 20, .NumPatterns: 1 },
12843 {.Opcode: ARM::MVE_VMLADAVu16, .PatternStart: 21, .NumPatterns: 1 },
12844 {.Opcode: ARM::MVE_VMLADAVu32, .PatternStart: 22, .NumPatterns: 1 },
12845 {.Opcode: ARM::MVE_VMLADAVu8, .PatternStart: 23, .NumPatterns: 1 },
12846 {.Opcode: ARM::MVE_VMLALDAVas16, .PatternStart: 24, .NumPatterns: 1 },
12847 {.Opcode: ARM::MVE_VMLALDAVas32, .PatternStart: 25, .NumPatterns: 1 },
12848 {.Opcode: ARM::MVE_VMLALDAVau16, .PatternStart: 26, .NumPatterns: 1 },
12849 {.Opcode: ARM::MVE_VMLALDAVau32, .PatternStart: 27, .NumPatterns: 1 },
12850 {.Opcode: ARM::MVE_VMLALDAVs16, .PatternStart: 28, .NumPatterns: 1 },
12851 {.Opcode: ARM::MVE_VMLALDAVs32, .PatternStart: 29, .NumPatterns: 1 },
12852 {.Opcode: ARM::MVE_VMLALDAVu16, .PatternStart: 30, .NumPatterns: 1 },
12853 {.Opcode: ARM::MVE_VMLALDAVu32, .PatternStart: 31, .NumPatterns: 1 },
12854 {.Opcode: ARM::MVE_VORR, .PatternStart: 32, .NumPatterns: 1 },
12855 {.Opcode: ARM::MVE_VRMLALDAVHas32, .PatternStart: 33, .NumPatterns: 1 },
12856 {.Opcode: ARM::MVE_VRMLALDAVHau32, .PatternStart: 34, .NumPatterns: 1 },
12857 {.Opcode: ARM::MVE_VRMLALDAVHs32, .PatternStart: 35, .NumPatterns: 1 },
12858 {.Opcode: ARM::MVE_VRMLALDAVHu32, .PatternStart: 36, .NumPatterns: 1 },
12859 {.Opcode: ARM::VLLDM, .PatternStart: 37, .NumPatterns: 1 },
12860 {.Opcode: ARM::VLSTM, .PatternStart: 38, .NumPatterns: 1 },
12861 {.Opcode: ARM::t2CSINC, .PatternStart: 39, .NumPatterns: 2 },
12862 {.Opcode: ARM::t2CSINV, .PatternStart: 41, .NumPatterns: 2 },
12863 {.Opcode: ARM::t2CSNEG, .PatternStart: 43, .NumPatterns: 1 },
12864 {.Opcode: ARM::t2DSB, .PatternStart: 44, .NumPatterns: 3 },
12865 {.Opcode: ARM::t2HINT, .PatternStart: 47, .NumPatterns: 13 },
12866 {.Opcode: ARM::t2SUBS_PC_LR, .PatternStart: 60, .NumPatterns: 1 },
12867 {.Opcode: ARM::tHINT, .PatternStart: 61, .NumPatterns: 6 },
12868 };
12869
12870 static const AliasPattern Patterns[] = {
12871 // ARM::DSB - 0
12872 {.AsmStrOffset: 0, .AliasCondStart: 0, .NumOperands: 1, .NumConds: 3 },
12873 {.AsmStrOffset: 5, .AliasCondStart: 3, .NumOperands: 1, .NumConds: 3 },
12874 {.AsmStrOffset: 11, .AliasCondStart: 6, .NumOperands: 1, .NumConds: 3 },
12875 // ARM::HINT - 3
12876 {.AsmStrOffset: 15, .AliasCondStart: 9, .NumOperands: 3, .NumConds: 3 },
12877 {.AsmStrOffset: 23, .AliasCondStart: 12, .NumOperands: 3, .NumConds: 3 },
12878 {.AsmStrOffset: 33, .AliasCondStart: 15, .NumOperands: 3, .NumConds: 3 },
12879 {.AsmStrOffset: 41, .AliasCondStart: 18, .NumOperands: 3, .NumConds: 3 },
12880 {.AsmStrOffset: 49, .AliasCondStart: 21, .NumOperands: 3, .NumConds: 3 },
12881 {.AsmStrOffset: 57, .AliasCondStart: 24, .NumOperands: 3, .NumConds: 3 },
12882 {.AsmStrOffset: 66, .AliasCondStart: 27, .NumOperands: 3, .NumConds: 3 },
12883 {.AsmStrOffset: 74, .AliasCondStart: 30, .NumOperands: 3, .NumConds: 3 },
12884 {.AsmStrOffset: 83, .AliasCondStart: 33, .NumOperands: 3, .NumConds: 4 },
12885 // ARM::MVE_VMLADAVas16 - 12
12886 {.AsmStrOffset: 94, .AliasCondStart: 37, .NumOperands: 7, .NumConds: 6 },
12887 // ARM::MVE_VMLADAVas32 - 13
12888 {.AsmStrOffset: 120, .AliasCondStart: 43, .NumOperands: 7, .NumConds: 6 },
12889 // ARM::MVE_VMLADAVas8 - 14
12890 {.AsmStrOffset: 146, .AliasCondStart: 49, .NumOperands: 7, .NumConds: 6 },
12891 // ARM::MVE_VMLADAVau16 - 15
12892 {.AsmStrOffset: 171, .AliasCondStart: 55, .NumOperands: 7, .NumConds: 6 },
12893 // ARM::MVE_VMLADAVau32 - 16
12894 {.AsmStrOffset: 197, .AliasCondStart: 61, .NumOperands: 7, .NumConds: 6 },
12895 // ARM::MVE_VMLADAVau8 - 17
12896 {.AsmStrOffset: 223, .AliasCondStart: 67, .NumOperands: 7, .NumConds: 6 },
12897 // ARM::MVE_VMLADAVs16 - 18
12898 {.AsmStrOffset: 248, .AliasCondStart: 73, .NumOperands: 6, .NumConds: 5 },
12899 // ARM::MVE_VMLADAVs32 - 19
12900 {.AsmStrOffset: 273, .AliasCondStart: 78, .NumOperands: 6, .NumConds: 5 },
12901 // ARM::MVE_VMLADAVs8 - 20
12902 {.AsmStrOffset: 298, .AliasCondStart: 83, .NumOperands: 6, .NumConds: 5 },
12903 // ARM::MVE_VMLADAVu16 - 21
12904 {.AsmStrOffset: 322, .AliasCondStart: 88, .NumOperands: 6, .NumConds: 5 },
12905 // ARM::MVE_VMLADAVu32 - 22
12906 {.AsmStrOffset: 347, .AliasCondStart: 93, .NumOperands: 6, .NumConds: 5 },
12907 // ARM::MVE_VMLADAVu8 - 23
12908 {.AsmStrOffset: 372, .AliasCondStart: 98, .NumOperands: 6, .NumConds: 5 },
12909 // ARM::MVE_VMLALDAVas16 - 24
12910 {.AsmStrOffset: 396, .AliasCondStart: 103, .NumOperands: 9, .NumConds: 8 },
12911 // ARM::MVE_VMLALDAVas32 - 25
12912 {.AsmStrOffset: 427, .AliasCondStart: 111, .NumOperands: 9, .NumConds: 8 },
12913 // ARM::MVE_VMLALDAVau16 - 26
12914 {.AsmStrOffset: 458, .AliasCondStart: 119, .NumOperands: 9, .NumConds: 8 },
12915 // ARM::MVE_VMLALDAVau32 - 27
12916 {.AsmStrOffset: 489, .AliasCondStart: 127, .NumOperands: 9, .NumConds: 8 },
12917 // ARM::MVE_VMLALDAVs16 - 28
12918 {.AsmStrOffset: 520, .AliasCondStart: 135, .NumOperands: 7, .NumConds: 6 },
12919 // ARM::MVE_VMLALDAVs32 - 29
12920 {.AsmStrOffset: 550, .AliasCondStart: 141, .NumOperands: 7, .NumConds: 6 },
12921 // ARM::MVE_VMLALDAVu16 - 30
12922 {.AsmStrOffset: 580, .AliasCondStart: 147, .NumOperands: 7, .NumConds: 6 },
12923 // ARM::MVE_VMLALDAVu32 - 31
12924 {.AsmStrOffset: 610, .AliasCondStart: 153, .NumOperands: 7, .NumConds: 6 },
12925 // ARM::MVE_VORR - 32
12926 {.AsmStrOffset: 640, .AliasCondStart: 159, .NumOperands: 7, .NumConds: 5 },
12927 // ARM::MVE_VRMLALDAVHas32 - 33
12928 {.AsmStrOffset: 656, .AliasCondStart: 164, .NumOperands: 9, .NumConds: 8 },
12929 // ARM::MVE_VRMLALDAVHau32 - 34
12930 {.AsmStrOffset: 689, .AliasCondStart: 172, .NumOperands: 9, .NumConds: 8 },
12931 // ARM::MVE_VRMLALDAVHs32 - 35
12932 {.AsmStrOffset: 722, .AliasCondStart: 180, .NumOperands: 7, .NumConds: 6 },
12933 // ARM::MVE_VRMLALDAVHu32 - 36
12934 {.AsmStrOffset: 754, .AliasCondStart: 186, .NumOperands: 7, .NumConds: 6 },
12935 // ARM::VLLDM - 37
12936 {.AsmStrOffset: 786, .AliasCondStart: 192, .NumOperands: 4, .NumConds: 6 },
12937 // ARM::VLSTM - 38
12938 {.AsmStrOffset: 799, .AliasCondStart: 198, .NumOperands: 4, .NumConds: 6 },
12939 // ARM::t2CSINC - 39
12940 {.AsmStrOffset: 812, .AliasCondStart: 204, .NumOperands: 4, .NumConds: 4 },
12941 {.AsmStrOffset: 826, .AliasCondStart: 208, .NumOperands: 4, .NumConds: 4 },
12942 // ARM::t2CSINV - 41
12943 {.AsmStrOffset: 844, .AliasCondStart: 212, .NumOperands: 4, .NumConds: 4 },
12944 {.AsmStrOffset: 859, .AliasCondStart: 216, .NumOperands: 4, .NumConds: 4 },
12945 // ARM::t2CSNEG - 43
12946 {.AsmStrOffset: 877, .AliasCondStart: 220, .NumOperands: 4, .NumConds: 4 },
12947 // ARM::t2DSB - 44
12948 {.AsmStrOffset: 0, .AliasCondStart: 224, .NumOperands: 3, .NumConds: 6 },
12949 {.AsmStrOffset: 5, .AliasCondStart: 230, .NumOperands: 3, .NumConds: 6 },
12950 {.AsmStrOffset: 895, .AliasCondStart: 236, .NumOperands: 3, .NumConds: 2 },
12951 // ARM::t2HINT - 47
12952 {.AsmStrOffset: 903, .AliasCondStart: 238, .NumOperands: 3, .NumConds: 3 },
12953 {.AsmStrOffset: 913, .AliasCondStart: 241, .NumOperands: 3, .NumConds: 3 },
12954 {.AsmStrOffset: 925, .AliasCondStart: 244, .NumOperands: 3, .NumConds: 3 },
12955 {.AsmStrOffset: 935, .AliasCondStart: 247, .NumOperands: 3, .NumConds: 3 },
12956 {.AsmStrOffset: 945, .AliasCondStart: 250, .NumOperands: 3, .NumConds: 3 },
12957 {.AsmStrOffset: 955, .AliasCondStart: 253, .NumOperands: 3, .NumConds: 4 },
12958 {.AsmStrOffset: 966, .AliasCondStart: 257, .NumOperands: 3, .NumConds: 4 },
12959 {.AsmStrOffset: 74, .AliasCondStart: 261, .NumOperands: 3, .NumConds: 3 },
12960 {.AsmStrOffset: 976, .AliasCondStart: 264, .NumOperands: 3, .NumConds: 3 },
12961 {.AsmStrOffset: 997, .AliasCondStart: 267, .NumOperands: 3, .NumConds: 3 },
12962 {.AsmStrOffset: 1005, .AliasCondStart: 270, .NumOperands: 3, .NumConds: 3 },
12963 {.AsmStrOffset: 1023, .AliasCondStart: 273, .NumOperands: 3, .NumConds: 3 },
12964 {.AsmStrOffset: 83, .AliasCondStart: 276, .NumOperands: 3, .NumConds: 5 },
12965 // ARM::t2SUBS_PC_LR - 60
12966 {.AsmStrOffset: 1041, .AliasCondStart: 281, .NumOperands: 3, .NumConds: 4 },
12967 // ARM::tHINT - 61
12968 {.AsmStrOffset: 15, .AliasCondStart: 285, .NumOperands: 3, .NumConds: 3 },
12969 {.AsmStrOffset: 23, .AliasCondStart: 288, .NumOperands: 3, .NumConds: 3 },
12970 {.AsmStrOffset: 33, .AliasCondStart: 291, .NumOperands: 3, .NumConds: 3 },
12971 {.AsmStrOffset: 41, .AliasCondStart: 294, .NumOperands: 3, .NumConds: 3 },
12972 {.AsmStrOffset: 49, .AliasCondStart: 297, .NumOperands: 3, .NumConds: 3 },
12973 {.AsmStrOffset: 57, .AliasCondStart: 300, .NumOperands: 3, .NumConds: 4 },
12974 };
12975
12976 static const AliasPatternCond Conds[] = {
12977 // (DSB 0) - 0
12978 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
12979 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
12980 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
12981 // (DSB 4) - 3
12982 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
12983 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
12984 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
12985 // (DSB 12) - 6
12986 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(12)},
12987 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
12988 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDFB},
12989 // (HINT 0, pred:$p) - 9
12990 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
12991 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
12992 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
12993 // (HINT 1, pred:$p) - 12
12994 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
12995 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
12996 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
12997 // (HINT 2, pred:$p) - 15
12998 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
12999 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13000 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13001 // (HINT 3, pred:$p) - 18
13002 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
13003 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13004 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13005 // (HINT 4, pred:$p) - 21
13006 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13007 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13008 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13009 // (HINT 5, pred:$p) - 24
13010 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
13011 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13012 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13013 // (HINT 16, pred:$p) - 27
13014 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(16)},
13015 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13016 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureRAS},
13017 // (HINT 20, pred:$p) - 30
13018 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(20)},
13019 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13020 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13021 // (HINT 22, pred:$p) - 33
13022 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(22)},
13023 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13024 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13025 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureCLRBHB},
13026 // (MVE_VMLADAVas16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 37
13027 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13028 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13029 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13030 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13031 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13032 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13033 // (MVE_VMLADAVas32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 43
13034 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13035 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13036 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13037 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13038 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13039 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13040 // (MVE_VMLADAVas8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 49
13041 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13042 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13043 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13044 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13045 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13046 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13047 // (MVE_VMLADAVau16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 55
13048 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13049 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13050 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13051 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13052 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13053 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13054 // (MVE_VMLADAVau32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 61
13055 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13056 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13057 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13058 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13059 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13060 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13061 // (MVE_VMLADAVau8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 67
13062 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13063 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13064 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13065 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13066 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13067 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13068 // (MVE_VMLADAVs16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 73
13069 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13070 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13071 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13072 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13073 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13074 // (MVE_VMLADAVs32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 78
13075 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13076 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13077 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13078 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13079 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13080 // (MVE_VMLADAVs8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 83
13081 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13082 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13083 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13084 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13085 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13086 // (MVE_VMLADAVu16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 88
13087 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13088 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13089 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13090 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13091 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13092 // (MVE_VMLADAVu32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 93
13093 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13094 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13095 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13096 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13097 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13098 // (MVE_VMLADAVu8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 98
13099 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13100 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13101 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13102 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13103 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13104 // (MVE_VMLALDAVas16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 103
13105 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13106 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13107 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13108 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13109 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13110 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13111 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13112 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13113 // (MVE_VMLALDAVas32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 111
13114 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13115 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13116 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13117 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13118 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13119 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13120 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13121 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13122 // (MVE_VMLALDAVau16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 119
13123 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13124 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13125 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13126 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13127 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13128 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13129 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13130 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13131 // (MVE_VMLALDAVau32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 127
13132 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13133 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13134 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13135 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13136 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13137 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13138 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13139 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13140 // (MVE_VMLALDAVs16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 135
13141 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13142 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13143 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13144 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13145 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13146 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13147 // (MVE_VMLALDAVs32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 141
13148 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13149 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13150 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13151 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13152 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13153 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13154 // (MVE_VMLALDAVu16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 147
13155 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13156 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13157 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13158 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13159 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13160 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13161 // (MVE_VMLALDAVu32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 153
13162 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13163 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13164 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13165 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13166 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13167 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13168 // (MVE_VORR MQPR:$Qd, MQPR:$Qm, MQPR:$Qm, vpred_r:$vp) - 159
13169 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13170 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13171 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13172 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13173 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13174 // (MVE_VRMLALDAVHas32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 164
13175 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13176 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13177 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13178 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13179 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13180 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13181 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13182 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13183 // (MVE_VRMLALDAVHau32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 172
13184 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13185 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13186 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13187 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13188 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13189 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13190 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13191 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13192 // (MVE_VRMLALDAVHs32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 180
13193 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13194 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13195 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13196 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13197 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13198 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13199 // (MVE_VRMLALDAVHu32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 186
13200 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13201 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13202 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13203 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13204 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13205 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13206 // (VLLDM GPRnopc:$Rn, pred:$p, 0) - 192
13207 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRnopcRegClassID},
13208 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13209 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13210 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13211 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8MMainlineOps},
13212 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::Feature8MSecExt},
13213 // (VLSTM GPRnopc:$Rn, pred:$p, 0) - 198
13214 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRnopcRegClassID},
13215 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13216 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13217 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13218 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8MMainlineOps},
13219 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::Feature8MSecExt},
13220 // (t2CSINC rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 204
13221 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13222 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13223 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13224 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13225 // (t2CSINC rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 208
13226 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13227 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13228 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13229 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13230 // (t2CSINV rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 212
13231 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13232 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13233 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13234 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13235 // (t2CSINV rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 216
13236 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13237 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13238 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13239 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13240 // (t2CSNEG rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 220
13241 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13242 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13243 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13244 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13245 // (t2DSB 0, 14, zero_reg) - 224
13246 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13247 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(14)},
13248 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::NoRegister},
13249 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13250 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13251 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13252 // (t2DSB 4, 14, zero_reg) - 230
13253 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13254 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(14)},
13255 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::NoRegister},
13256 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13257 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13258 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13259 // (t2DSB 12, pred:$p) - 236
13260 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(12)},
13261 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDFB},
13262 // (t2HINT 0, pred:$p) - 238
13263 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13264 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13265 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13266 // (t2HINT 1, pred:$p) - 241
13267 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
13268 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13269 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13270 // (t2HINT 2, pred:$p) - 244
13271 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
13272 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13273 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13274 // (t2HINT 3, pred:$p) - 247
13275 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
13276 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13277 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13278 // (t2HINT 4, pred:$p) - 250
13279 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13280 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13281 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13282 // (t2HINT 5, pred:$p) - 253
13283 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
13284 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13285 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13286 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13287 // (t2HINT 16, pred:$p) - 257
13288 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(16)},
13289 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13290 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13291 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureRAS},
13292 // (t2HINT 20, pred:$p) - 261
13293 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(20)},
13294 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13295 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13296 // (t2HINT 13, pred:$p) - 264
13297 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(13)},
13298 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13299 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13300 // (t2HINT 15, pred:$p) - 267
13301 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(15)},
13302 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13303 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13304 // (t2HINT 29, pred:$p) - 270
13305 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(29)},
13306 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13307 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13308 // (t2HINT 45, pred:$p) - 273
13309 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(45)},
13310 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13311 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13312 // (t2HINT 22, pred:$p) - 276
13313 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(22)},
13314 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13315 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13316 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13317 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureCLRBHB},
13318 // (t2SUBS_PC_LR 0, pred:$p) - 281
13319 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13320 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13321 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13322 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureVirtualization},
13323 // (tHINT 0, pred:$p) - 285
13324 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13325 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13326 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13327 // (tHINT 1, pred:$p) - 288
13328 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
13329 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13330 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13331 // (tHINT 2, pred:$p) - 291
13332 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
13333 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13334 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13335 // (tHINT 3, pred:$p) - 294
13336 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
13337 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13338 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13339 // (tHINT 4, pred:$p) - 297
13340 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13341 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13342 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13343 // (tHINT 5, pred:$p) - 300
13344 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
13345 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13346 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13347 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13348 };
13349
13350 static const char AsmStrings[] =
13351 /* 0 */ "ssbb\0"
13352 /* 5 */ "pssbb\0"
13353 /* 11 */ "dfb\0"
13354 /* 15 */ "nop$\xFF\x02\x01\0"
13355 /* 23 */ "yield$\xFF\x02\x01\0"
13356 /* 33 */ "wfe$\xFF\x02\x01\0"
13357 /* 41 */ "wfi$\xFF\x02\x01\0"
13358 /* 49 */ "sev$\xFF\x02\x01\0"
13359 /* 57 */ "sevl$\xFF\x02\x01\0"
13360 /* 66 */ "esb$\xFF\x02\x01\0"
13361 /* 74 */ "csdb$\xFF\x02\x01\0"
13362 /* 83 */ "clrbhb$\xFF\x02\x01\0"
13363 /* 94 */ "vmlava$\xFF\x05\x02.s16 $\x01, $\x03, $\x04\0"
13364 /* 120 */ "vmlava$\xFF\x05\x02.s32 $\x01, $\x03, $\x04\0"
13365 /* 146 */ "vmlava$\xFF\x05\x02.s8 $\x01, $\x03, $\x04\0"
13366 /* 171 */ "vmlava$\xFF\x05\x02.u16 $\x01, $\x03, $\x04\0"
13367 /* 197 */ "vmlava$\xFF\x05\x02.u32 $\x01, $\x03, $\x04\0"
13368 /* 223 */ "vmlava$\xFF\x05\x02.u8 $\x01, $\x03, $\x04\0"
13369 /* 248 */ "vmlav$\xFF\x04\x02.s16 $\x01, $\x02, $\x03\0"
13370 /* 273 */ "vmlav$\xFF\x04\x02.s32 $\x01, $\x02, $\x03\0"
13371 /* 298 */ "vmlav$\xFF\x04\x02.s8 $\x01, $\x02, $\x03\0"
13372 /* 322 */ "vmlav$\xFF\x04\x02.u16 $\x01, $\x02, $\x03\0"
13373 /* 347 */ "vmlav$\xFF\x04\x02.u32 $\x01, $\x02, $\x03\0"
13374 /* 372 */ "vmlav$\xFF\x04\x02.u8 $\x01, $\x02, $\x03\0"
13375 /* 396 */ "vmlalva$\xFF\x07\x02.s16 $\x01, $\x02, $\x05, $\x06\0"
13376 /* 427 */ "vmlalva$\xFF\x07\x02.s32 $\x01, $\x02, $\x05, $\x06\0"
13377 /* 458 */ "vmlalva$\xFF\x07\x02.u16 $\x01, $\x02, $\x05, $\x06\0"
13378 /* 489 */ "vmlalva$\xFF\x07\x02.u32 $\x01, $\x02, $\x05, $\x06\0"
13379 /* 520 */ "vmlalv$\xFF\x05\x02.s16 $\x01, $\x02, $\x03, $\x04\0"
13380 /* 550 */ "vmlalv$\xFF\x05\x02.s32 $\x01, $\x02, $\x03, $\x04\0"
13381 /* 580 */ "vmlalv$\xFF\x05\x02.u16 $\x01, $\x02, $\x03, $\x04\0"
13382 /* 610 */ "vmlalv$\xFF\x05\x02.u32 $\x01, $\x02, $\x03, $\x04\0"
13383 /* 640 */ "vmov$\xFF\x04\x02 $\x01, $\x02\0"
13384 /* 656 */ "vrmlalvha$\xFF\x07\x02.s32 $\x01, $\x02, $\x05, $\x06\0"
13385 /* 689 */ "vrmlalvha$\xFF\x07\x02.u32 $\x01, $\x02, $\x05, $\x06\0"
13386 /* 722 */ "vrmlalvh$\xFF\x05\x02.s32 $\x01, $\x02, $\x03, $\x04\0"
13387 /* 754 */ "vrmlalvh$\xFF\x05\x02.u32 $\x01, $\x02, $\x03, $\x04\0"
13388 /* 786 */ "vlldm$\xFF\x02\x01 $\x01\0"
13389 /* 799 */ "vlstm$\xFF\x02\x01 $\x01\0"
13390 /* 812 */ "cset $\x01, $\xFF\x04\x03\0"
13391 /* 826 */ "cinc $\x01, $\x02, $\xFF\x04\x03\0"
13392 /* 844 */ "csetm $\x01, $\xFF\x04\x03\0"
13393 /* 859 */ "cinv $\x01, $\x02, $\xFF\x04\x03\0"
13394 /* 877 */ "cneg $\x01, $\x02, $\xFF\x04\x03\0"
13395 /* 895 */ "dfb$\xFF\x02\x01\0"
13396 /* 903 */ "nop$\xFF\x02\x01.w\0"
13397 /* 913 */ "yield$\xFF\x02\x01.w\0"
13398 /* 925 */ "wfe$\xFF\x02\x01.w\0"
13399 /* 935 */ "wfi$\xFF\x02\x01.w\0"
13400 /* 945 */ "sev$\xFF\x02\x01.w\0"
13401 /* 955 */ "sevl$\xFF\x02\x01.w\0"
13402 /* 966 */ "esb$\xFF\x02\x01.w\0"
13403 /* 976 */ "pacbti$\xFF\x02\x01 r12,lr,sp\0"
13404 /* 997 */ "bti$\xFF\x02\x01\0"
13405 /* 1005 */ "pac$\xFF\x02\x01 r12,lr,sp\0"
13406 /* 1023 */ "aut$\xFF\x02\x01 r12,lr,sp\0"
13407 /* 1041 */ "eret$\xFF\x02\x01\0"
13408 ;
13409
13410#ifndef NDEBUG
13411 static struct SortCheck {
13412 SortCheck(ArrayRef<PatternsForOpcode> OpToPatterns) {
13413 assert(std::is_sorted(
13414 OpToPatterns.begin(), OpToPatterns.end(),
13415 [](const PatternsForOpcode &L, const PatternsForOpcode &R) {
13416 return L.Opcode < R.Opcode;
13417 }) &&
13418 "tablegen failed to sort opcode patterns");
13419 }
13420 } sortCheckVar(OpToPatterns);
13421#endif
13422
13423 AliasMatchingData M {
13424 .OpToPatterns: ArrayRef(OpToPatterns),
13425 .Patterns: ArrayRef(Patterns),
13426 .PatternConds: ArrayRef(Conds),
13427 .AsmStrings: StringRef(AsmStrings, std::size(AsmStrings)),
13428 .ValidateMCOperand: nullptr,
13429 };
13430 const char *AsmString = matchAliasPatterns(MI, STI: &STI, M);
13431 if (!AsmString) return false;
13432
13433 unsigned I = 0;
13434 while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
13435 AsmString[I] != '$' && AsmString[I] != '\0')
13436 ++I;
13437 OS << '\t' << StringRef(AsmString, I);
13438 if (AsmString[I] != '\0') {
13439 if (AsmString[I] == ' ' || AsmString[I] == '\t') {
13440 OS << '\t';
13441 ++I;
13442 }
13443 do {
13444 if (AsmString[I] == '$') {
13445 ++I;
13446 if (AsmString[I] == (char)0xff) {
13447 ++I;
13448 int OpIdx = AsmString[I++] - 1;
13449 int PrintMethodIdx = AsmString[I++] - 1;
13450 printCustomAliasOperand(MI, Address, OpIdx, PrintMethodIdx, STI, O&: OS);
13451 } else
13452 printOperand(MI, OpNo: unsigned(AsmString[I++]) - 1, STI, O&: OS);
13453 } else {
13454 OS << AsmString[I++];
13455 }
13456 } while (AsmString[I] != '\0');
13457 }
13458
13459 return true;
13460}
13461
13462void ARMInstPrinter::printCustomAliasOperand(
13463 const MCInst *MI, uint64_t Address, unsigned OpIdx,
13464 unsigned PrintMethodIdx,
13465 const MCSubtargetInfo &STI,
13466 raw_ostream &OS) {
13467 switch (PrintMethodIdx) {
13468 default:
13469 llvm_unreachable("Unknown PrintMethod kind");
13470 break;
13471 case 0:
13472 printPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13473 break;
13474 case 1:
13475 printVPTPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13476 break;
13477 case 2:
13478 printMandatoryInvertedPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13479 break;
13480 }
13481}
13482
13483#endif // PRINT_ALIAS_INSTR
13484