1/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2|* *|
3|* Assembly Writer Source Fragment *|
4|* *|
5|* Automatically generated file, do not edit! *|
6|* From: ARM.td *|
7|* *|
8\*===----------------------------------------------------------------------===*/
9
10/// getMnemonic - This method is automatically generated by tablegen
11/// from the instruction set description.
12std::pair<const char *, uint64_t> ARMInstPrinter::getMnemonic(const MCInst *MI) {
13
14#ifdef __GNUC__
15#pragma GCC diagnostic push
16#pragma GCC diagnostic ignored "-Woverlength-strings"
17#endif
18 static const char AsmStrs[] = {
19 /* 0 */ "vcx1\t\0"
20 /* 6 */ "vld20.32\t\0"
21 /* 16 */ "vst20.32\t\0"
22 /* 26 */ "vld40.32\t\0"
23 /* 36 */ "vst40.32\t\0"
24 /* 46 */ "sha1su0.32\t\0"
25 /* 58 */ "sha256su0.32\t\0"
26 /* 72 */ "vld21.32\t\0"
27 /* 82 */ "vst21.32\t\0"
28 /* 92 */ "vld41.32\t\0"
29 /* 102 */ "vst41.32\t\0"
30 /* 112 */ "sha1su1.32\t\0"
31 /* 124 */ "sha256su1.32\t\0"
32 /* 138 */ "vld42.32\t\0"
33 /* 148 */ "vst42.32\t\0"
34 /* 158 */ "sha256h2.32\t\0"
35 /* 171 */ "vld43.32\t\0"
36 /* 181 */ "vst43.32\t\0"
37 /* 191 */ "sha1c.32\t\0"
38 /* 201 */ "sha1h.32\t\0"
39 /* 211 */ "sha256h.32\t\0"
40 /* 223 */ "sha1m.32\t\0"
41 /* 233 */ "sha1p.32\t\0"
42 /* 243 */ "dlstp.32\t\0"
43 /* 253 */ "wlstp.32\t\0"
44 /* 263 */ "vcvta.s32.f32\t\0"
45 /* 278 */ "vcvtm.s32.f32\t\0"
46 /* 293 */ "vcvtn.s32.f32\t\0"
47 /* 308 */ "vcvtp.s32.f32\t\0"
48 /* 323 */ "vcvta.u32.f32\t\0"
49 /* 338 */ "vcvtm.u32.f32\t\0"
50 /* 353 */ "vcvtn.u32.f32\t\0"
51 /* 368 */ "vcvtp.u32.f32\t\0"
52 /* 383 */ "vcmla.f32\t\0"
53 /* 394 */ "vrinta.f32\t\0"
54 /* 406 */ "vcadd.f32\t\0"
55 /* 417 */ "vselge.f32\t\0"
56 /* 429 */ "vminnm.f32\t\0"
57 /* 441 */ "vmaxnm.f32\t\0"
58 /* 453 */ "vrintm.f32\t\0"
59 /* 465 */ "vrintn.f32\t\0"
60 /* 477 */ "vrintp.f32\t\0"
61 /* 489 */ "vseleq.f32\t\0"
62 /* 501 */ "vselvs.f32\t\0"
63 /* 513 */ "vselgt.f32\t\0"
64 /* 525 */ "vrintx.f32\t\0"
65 /* 537 */ "vrintz.f32\t\0"
66 /* 549 */ "ldc2\t\0"
67 /* 555 */ "mrc2\t\0"
68 /* 561 */ "mrrc2\t\0"
69 /* 568 */ "stc2\t\0"
70 /* 574 */ "cdp2\t\0"
71 /* 580 */ "mcr2\t\0"
72 /* 586 */ "mcrr2\t\0"
73 /* 593 */ "vcx2\t\0"
74 /* 599 */ "vcx3\t\0"
75 /* 605 */ "dlstp.64\t\0"
76 /* 615 */ "wlstp.64\t\0"
77 /* 625 */ "vcvta.s32.f64\t\0"
78 /* 640 */ "vcvtm.s32.f64\t\0"
79 /* 655 */ "vcvtn.s32.f64\t\0"
80 /* 670 */ "vcvtp.s32.f64\t\0"
81 /* 685 */ "vcvta.u32.f64\t\0"
82 /* 700 */ "vcvtm.u32.f64\t\0"
83 /* 715 */ "vcvtn.u32.f64\t\0"
84 /* 730 */ "vcvtp.u32.f64\t\0"
85 /* 745 */ "vrinta.f64\t\0"
86 /* 757 */ "vselge.f64\t\0"
87 /* 769 */ "vminnm.f64\t\0"
88 /* 781 */ "vmaxnm.f64\t\0"
89 /* 793 */ "vrintm.f64\t\0"
90 /* 805 */ "vrintn.f64\t\0"
91 /* 817 */ "vrintp.f64\t\0"
92 /* 829 */ "vseleq.f64\t\0"
93 /* 841 */ "vselvs.f64\t\0"
94 /* 853 */ "vselgt.f64\t\0"
95 /* 865 */ "vmull.p64\t\0"
96 /* 876 */ "vld20.16\t\0"
97 /* 886 */ "vst20.16\t\0"
98 /* 896 */ "vld40.16\t\0"
99 /* 906 */ "vst40.16\t\0"
100 /* 916 */ "vld21.16\t\0"
101 /* 926 */ "vst21.16\t\0"
102 /* 936 */ "vld41.16\t\0"
103 /* 946 */ "vst41.16\t\0"
104 /* 956 */ "vld42.16\t\0"
105 /* 966 */ "vst42.16\t\0"
106 /* 976 */ "vld43.16\t\0"
107 /* 986 */ "vst43.16\t\0"
108 /* 996 */ "dlstp.16\t\0"
109 /* 1006 */ "wlstp.16\t\0"
110 /* 1016 */ "vcvta.s32.f16\t\0"
111 /* 1031 */ "vcvtm.s32.f16\t\0"
112 /* 1046 */ "vcvtn.s32.f16\t\0"
113 /* 1061 */ "vcvtp.s32.f16\t\0"
114 /* 1076 */ "vcvta.u32.f16\t\0"
115 /* 1091 */ "vcvtm.u32.f16\t\0"
116 /* 1106 */ "vcvtn.u32.f16\t\0"
117 /* 1121 */ "vcvtp.u32.f16\t\0"
118 /* 1136 */ "vcvta.s16.f16\t\0"
119 /* 1151 */ "vcvtm.s16.f16\t\0"
120 /* 1166 */ "vcvtn.s16.f16\t\0"
121 /* 1181 */ "vcvtp.s16.f16\t\0"
122 /* 1196 */ "vcvta.u16.f16\t\0"
123 /* 1211 */ "vcvtm.u16.f16\t\0"
124 /* 1226 */ "vcvtn.u16.f16\t\0"
125 /* 1241 */ "vcvtp.u16.f16\t\0"
126 /* 1256 */ "vcmla.f16\t\0"
127 /* 1267 */ "vrinta.f16\t\0"
128 /* 1279 */ "vcadd.f16\t\0"
129 /* 1290 */ "vselge.f16\t\0"
130 /* 1302 */ "vfmal.f16\t\0"
131 /* 1313 */ "vfmsl.f16\t\0"
132 /* 1324 */ "vminnm.f16\t\0"
133 /* 1336 */ "vmaxnm.f16\t\0"
134 /* 1348 */ "vrintm.f16\t\0"
135 /* 1360 */ "vrintn.f16\t\0"
136 /* 1372 */ "vrintp.f16\t\0"
137 /* 1384 */ "vseleq.f16\t\0"
138 /* 1396 */ "vins.f16\t\0"
139 /* 1406 */ "vselvs.f16\t\0"
140 /* 1418 */ "vselgt.f16\t\0"
141 /* 1430 */ "vrintx.f16\t\0"
142 /* 1442 */ "vmovx.f16\t\0"
143 /* 1453 */ "vrintz.f16\t\0"
144 /* 1465 */ "vmmla.bf16\t\0"
145 /* 1477 */ "vfmab.bf16\t\0"
146 /* 1489 */ "vfmat.bf16\t\0"
147 /* 1501 */ "vdot.bf16\t\0"
148 /* 1512 */ "vld20.8\t\0"
149 /* 1521 */ "vst20.8\t\0"
150 /* 1530 */ "vld40.8\t\0"
151 /* 1539 */ "vst40.8\t\0"
152 /* 1548 */ "vld21.8\t\0"
153 /* 1557 */ "vst21.8\t\0"
154 /* 1566 */ "vld41.8\t\0"
155 /* 1575 */ "vst41.8\t\0"
156 /* 1584 */ "vld42.8\t\0"
157 /* 1593 */ "vst42.8\t\0"
158 /* 1602 */ "vld43.8\t\0"
159 /* 1611 */ "vst43.8\t\0"
160 /* 1620 */ "aesimc.8\t\0"
161 /* 1630 */ "aesmc.8\t\0"
162 /* 1639 */ "aesd.8\t\0"
163 /* 1647 */ "aese.8\t\0"
164 /* 1655 */ "dlstp.8\t\0"
165 /* 1664 */ "wlstp.8\t\0"
166 /* 1673 */ "vusmmla.s8\t\0"
167 /* 1685 */ "vsmmla.s8\t\0"
168 /* 1696 */ "vusdot.s8\t\0"
169 /* 1707 */ "vsdot.s8\t\0"
170 /* 1717 */ "vummla.u8\t\0"
171 /* 1728 */ "vsudot.u8\t\0"
172 /* 1739 */ "vudot.u8\t\0"
173 /* 1749 */ "vcx1a\t\0"
174 /* 1756 */ "vcx2a\t\0"
175 /* 1763 */ "vcx3a\t\0"
176 /* 1770 */ "rfeda\t\0"
177 /* 1777 */ "rfeia\t\0"
178 /* 1784 */ "crc32b\t\0"
179 /* 1792 */ "crc32cb\t\0"
180 /* 1801 */ "rfedb\t\0"
181 /* 1808 */ "rfeib\t\0"
182 /* 1815 */ "dmb\t\0"
183 /* 1820 */ "dsb\t\0"
184 /* 1825 */ "isb\t\0"
185 /* 1830 */ "tsb\t\0"
186 /* 1835 */ "csinc\t\0"
187 /* 1842 */ "hvc\t\0"
188 /* 1847 */ "cx1d\t\0"
189 /* 1853 */ "cx2d\t\0"
190 /* 1859 */ "cx3d\t\0"
191 /* 1865 */ "pld\t\0"
192 /* 1870 */ "setend\t\0"
193 /* 1878 */ "le\t\0"
194 /* 1882 */ "udf\t\0"
195 /* 1887 */ "csneg\t\0"
196 /* 1894 */ "crc32h\t\0"
197 /* 1902 */ "crc32ch\t\0"
198 /* 1911 */ "pli\t\0"
199 /* 1916 */ "bti\t\0"
200 /* 1921 */ "ldc2l\t\0"
201 /* 1928 */ "stc2l\t\0"
202 /* 1935 */ "bl\t\0"
203 /* 1939 */ "bfcsel\t\0"
204 /* 1947 */ "setpan\t\0"
205 /* 1955 */ "letp\t\0"
206 /* 1961 */ "dls\t\0"
207 /* 1966 */ "wls\t\0"
208 /* 1971 */ "cps\t\0"
209 /* 1976 */ "movs\t\0"
210 /* 1982 */ "hlt\t\0"
211 /* 1987 */ "bkpt\t\0"
212 /* 1993 */ "csinv\t\0"
213 /* 2000 */ "hvc.w\t\0"
214 /* 2007 */ "udf.w\t\0"
215 /* 2014 */ "crc32w\t\0"
216 /* 2022 */ "crc32cw\t\0"
217 /* 2031 */ "pldw\t\0"
218 /* 2037 */ "bx\t\0"
219 /* 2041 */ "blx\t\0"
220 /* 2046 */ "cbz\t\0"
221 /* 2051 */ "cbnz\t\0"
222 /* 2057 */ "srsda\tsp!, \0"
223 /* 2069 */ "srsia\tsp!, \0"
224 /* 2081 */ "srsdb\tsp!, \0"
225 /* 2093 */ "srsib\tsp!, \0"
226 /* 2105 */ "srsda\tsp, \0"
227 /* 2116 */ "srsia\tsp, \0"
228 /* 2127 */ "srsdb\tsp, \0"
229 /* 2138 */ "srsib\tsp, \0"
230 /* 2149 */ "# XRay Function Patchable RET.\0"
231 /* 2180 */ "# XRay Typed Event Log.\0"
232 /* 2204 */ "# XRay Custom Event Log.\0"
233 /* 2229 */ "# XRay Function Enter.\0"
234 /* 2252 */ "# XRay Tail Call Exit.\0"
235 /* 2275 */ "# XRay Function Exit.\0"
236 /* 2297 */ "__brkdiv0\0"
237 /* 2307 */ "vld1\0"
238 /* 2312 */ "dcps1\0"
239 /* 2318 */ "vst1\0"
240 /* 2323 */ "vcx1\0"
241 /* 2328 */ "vrev32\0"
242 /* 2335 */ "ldc2\0"
243 /* 2340 */ "mrc2\0"
244 /* 2345 */ "mrrc2\0"
245 /* 2351 */ "stc2\0"
246 /* 2356 */ "vld2\0"
247 /* 2361 */ "cdp2\0"
248 /* 2366 */ "mcr2\0"
249 /* 2371 */ "mcrr2\0"
250 /* 2377 */ "dcps2\0"
251 /* 2383 */ "vst2\0"
252 /* 2388 */ "vcx2\0"
253 /* 2393 */ "vld3\0"
254 /* 2398 */ "dcps3\0"
255 /* 2404 */ "vst3\0"
256 /* 2409 */ "vcx3\0"
257 /* 2414 */ "vrev64\0"
258 /* 2421 */ "vld4\0"
259 /* 2426 */ "vst4\0"
260 /* 2431 */ "sxtab16\0"
261 /* 2439 */ "uxtab16\0"
262 /* 2447 */ "sxtb16\0"
263 /* 2454 */ "uxtb16\0"
264 /* 2461 */ "shsub16\0"
265 /* 2469 */ "uhsub16\0"
266 /* 2477 */ "uqsub16\0"
267 /* 2485 */ "ssub16\0"
268 /* 2492 */ "usub16\0"
269 /* 2499 */ "shadd16\0"
270 /* 2507 */ "uhadd16\0"
271 /* 2515 */ "uqadd16\0"
272 /* 2523 */ "sadd16\0"
273 /* 2530 */ "uadd16\0"
274 /* 2537 */ "ssat16\0"
275 /* 2544 */ "usat16\0"
276 /* 2551 */ "vrev16\0"
277 /* 2558 */ "usada8\0"
278 /* 2565 */ "shsub8\0"
279 /* 2572 */ "uhsub8\0"
280 /* 2579 */ "uqsub8\0"
281 /* 2586 */ "ssub8\0"
282 /* 2592 */ "usub8\0"
283 /* 2598 */ "usad8\0"
284 /* 2604 */ "shadd8\0"
285 /* 2611 */ "uhadd8\0"
286 /* 2618 */ "uqadd8\0"
287 /* 2625 */ "sadd8\0"
288 /* 2631 */ "uadd8\0"
289 /* 2637 */ "LIFETIME_END\0"
290 /* 2650 */ "PSEUDO_PROBE\0"
291 /* 2663 */ "BUNDLE\0"
292 /* 2670 */ "DBG_VALUE\0"
293 /* 2680 */ "DBG_INSTR_REF\0"
294 /* 2694 */ "DBG_PHI\0"
295 /* 2702 */ "DBG_LABEL\0"
296 /* 2712 */ "LIFETIME_START\0"
297 /* 2727 */ "DBG_VALUE_LIST\0"
298 /* 2742 */ "vcx1a\0"
299 /* 2748 */ "vcx2a\0"
300 /* 2754 */ "vcx3a\0"
301 /* 2760 */ "vaba\0"
302 /* 2765 */ "cx1da\0"
303 /* 2771 */ "cx2da\0"
304 /* 2777 */ "cx3da\0"
305 /* 2783 */ "lda\0"
306 /* 2787 */ "ldmda\0"
307 /* 2793 */ "stmda\0"
308 /* 2799 */ "vrmlaldavha\0"
309 /* 2811 */ "vrmlsldavha\0"
310 /* 2823 */ "rfeia\0"
311 /* 2829 */ "vldmia\0"
312 /* 2836 */ "vstmia\0"
313 /* 2843 */ "srsia\0"
314 /* 2849 */ "vcmla\0"
315 /* 2855 */ "smmla\0"
316 /* 2861 */ "vnmla\0"
317 /* 2867 */ "vmla\0"
318 /* 2872 */ "vfma\0"
319 /* 2877 */ "vfnma\0"
320 /* 2883 */ "vminnma\0"
321 /* 2891 */ "vmaxnma\0"
322 /* 2899 */ "vmina\0"
323 /* 2905 */ "vrsra\0"
324 /* 2911 */ "vsra\0"
325 /* 2916 */ "vrinta\0"
326 /* 2923 */ "tta\0"
327 /* 2927 */ "vcvta\0"
328 /* 2933 */ "vmladava\0"
329 /* 2942 */ "vmlaldava\0"
330 /* 2952 */ "vmlsldava\0"
331 /* 2962 */ "vmlsdava\0"
332 /* 2971 */ "vaddva\0"
333 /* 2978 */ "vaddlva\0"
334 /* 2986 */ "vmaxa\0"
335 /* 2992 */ "ldab\0"
336 /* 2997 */ "sxtab\0"
337 /* 3003 */ "uxtab\0"
338 /* 3009 */ "smlabb\0"
339 /* 3016 */ "smlalbb\0"
340 /* 3024 */ "smulbb\0"
341 /* 3031 */ "tbb\0"
342 /* 3035 */ "rfedb\0"
343 /* 3041 */ "vldmdb\0"
344 /* 3048 */ "vstmdb\0"
345 /* 3055 */ "srsdb\0"
346 /* 3061 */ "ldmib\0"
347 /* 3067 */ "stmib\0"
348 /* 3073 */ "vshllb\0"
349 /* 3080 */ "vqdmullb\0"
350 /* 3089 */ "vmullb\0"
351 /* 3096 */ "stlb\0"
352 /* 3101 */ "vmovlb\0"
353 /* 3108 */ "dmb\0"
354 /* 3112 */ "vqshrnb\0"
355 /* 3120 */ "vqrshrnb\0"
356 /* 3129 */ "vrshrnb\0"
357 /* 3137 */ "vshrnb\0"
358 /* 3144 */ "vqshrunb\0"
359 /* 3153 */ "vqrshrunb\0"
360 /* 3163 */ "vqmovunb\0"
361 /* 3172 */ "vqmovnb\0"
362 /* 3180 */ "vmovnb\0"
363 /* 3187 */ "swpb\0"
364 /* 3192 */ "vldrb\0"
365 /* 3198 */ "vstrb\0"
366 /* 3204 */ "dsb\0"
367 /* 3208 */ "isb\0"
368 /* 3212 */ "ldrsb\0"
369 /* 3218 */ "tsb\0"
370 /* 3222 */ "smlatb\0"
371 /* 3229 */ "pkhtb\0"
372 /* 3235 */ "smlaltb\0"
373 /* 3243 */ "smultb\0"
374 /* 3250 */ "vcvtb\0"
375 /* 3256 */ "sxtb\0"
376 /* 3261 */ "uxtb\0"
377 /* 3266 */ "qdsub\0"
378 /* 3272 */ "vhsub\0"
379 /* 3278 */ "vqsub\0"
380 /* 3284 */ "vsub\0"
381 /* 3289 */ "smlawb\0"
382 /* 3296 */ "smulwb\0"
383 /* 3303 */ "ldaexb\0"
384 /* 3310 */ "stlexb\0"
385 /* 3317 */ "ldrexb\0"
386 /* 3324 */ "strexb\0"
387 /* 3331 */ "vsbc\0"
388 /* 3336 */ "vadc\0"
389 /* 3341 */ "ldc\0"
390 /* 3345 */ "bfc\0"
391 /* 3349 */ "vbic\0"
392 /* 3354 */ "vshlc\0"
393 /* 3360 */ "smc\0"
394 /* 3364 */ "mrc\0"
395 /* 3368 */ "mrrc\0"
396 /* 3373 */ "rsc\0"
397 /* 3377 */ "stc\0"
398 /* 3381 */ "svc\0"
399 /* 3385 */ "smlad\0"
400 /* 3391 */ "smuad\0"
401 /* 3397 */ "vabd\0"
402 /* 3402 */ "vhcadd\0"
403 /* 3409 */ "vcadd\0"
404 /* 3415 */ "qdadd\0"
405 /* 3421 */ "vrhadd\0"
406 /* 3428 */ "vhadd\0"
407 /* 3434 */ "vpadd\0"
408 /* 3440 */ "vqadd\0"
409 /* 3446 */ "vadd\0"
410 /* 3451 */ "smlald\0"
411 /* 3458 */ "pld\0"
412 /* 3462 */ "smlsld\0"
413 /* 3469 */ "vand\0"
414 /* 3474 */ "vldrd\0"
415 /* 3480 */ "vstrd\0"
416 /* 3486 */ "smlsd\0"
417 /* 3492 */ "smusd\0"
418 /* 3498 */ "ldaexd\0"
419 /* 3505 */ "stlexd\0"
420 /* 3512 */ "ldrexd\0"
421 /* 3519 */ "strexd\0"
422 /* 3526 */ "vacge\0"
423 /* 3532 */ "vcge\0"
424 /* 3537 */ "vcle\0"
425 /* 3542 */ "vrecpe\0"
426 /* 3549 */ "vcmpe\0"
427 /* 3555 */ "vrsqrte\0"
428 /* 3563 */ "bf\0"
429 /* 3566 */ "vbif\0"
430 /* 3571 */ "dbg\0"
431 /* 3575 */ "pacg\0"
432 /* 3580 */ "vqneg\0"
433 /* 3586 */ "vneg\0"
434 /* 3591 */ "sg\0"
435 /* 3594 */ "autg\0"
436 /* 3599 */ "ldah\0"
437 /* 3604 */ "vqdmlah\0"
438 /* 3612 */ "vqrdmlah\0"
439 /* 3621 */ "sxtah\0"
440 /* 3627 */ "uxtah\0"
441 /* 3633 */ "tbh\0"
442 /* 3637 */ "vqdmladh\0"
443 /* 3646 */ "vqrdmladh\0"
444 /* 3656 */ "vqdmlsdh\0"
445 /* 3665 */ "vqrdmlsdh\0"
446 /* 3675 */ "stlh\0"
447 /* 3680 */ "vqdmulh\0"
448 /* 3688 */ "vqrdmulh\0"
449 /* 3697 */ "vrmulh\0"
450 /* 3704 */ "vmulh\0"
451 /* 3710 */ "vldrh\0"
452 /* 3716 */ "vstrh\0"
453 /* 3722 */ "vqdmlash\0"
454 /* 3731 */ "vqrdmlash\0"
455 /* 3741 */ "vqrdmlsh\0"
456 /* 3750 */ "ldrsh\0"
457 /* 3756 */ "push\0"
458 /* 3761 */ "revsh\0"
459 /* 3767 */ "sxth\0"
460 /* 3772 */ "uxth\0"
461 /* 3777 */ "vrmlaldavh\0"
462 /* 3788 */ "vrmlsldavh\0"
463 /* 3799 */ "ldaexh\0"
464 /* 3806 */ "stlexh\0"
465 /* 3813 */ "ldrexh\0"
466 /* 3820 */ "strexh\0"
467 /* 3827 */ "vsbci\0"
468 /* 3833 */ "vadci\0"
469 /* 3839 */ "bfi\0"
470 /* 3843 */ "pli\0"
471 /* 3847 */ "vsli\0"
472 /* 3852 */ "vsri\0"
473 /* 3857 */ "bxj\0"
474 /* 3861 */ "ldc2l\0"
475 /* 3867 */ "stc2l\0"
476 /* 3873 */ "umaal\0"
477 /* 3879 */ "vabal\0"
478 /* 3885 */ "vpadal\0"
479 /* 3892 */ "vqdmlal\0"
480 /* 3900 */ "smlal\0"
481 /* 3906 */ "umlal\0"
482 /* 3912 */ "vmlal\0"
483 /* 3918 */ "vtbl\0"
484 /* 3923 */ "vsubl\0"
485 /* 3929 */ "ldcl\0"
486 /* 3934 */ "stcl\0"
487 /* 3939 */ "vabdl\0"
488 /* 3945 */ "vpaddl\0"
489 /* 3952 */ "vaddl\0"
490 /* 3958 */ "vpsel\0"
491 /* 3964 */ "bfl\0"
492 /* 3968 */ "sqshl\0"
493 /* 3974 */ "uqshl\0"
494 /* 3980 */ "vqshl\0"
495 /* 3986 */ "uqrshl\0"
496 /* 3993 */ "vqrshl\0"
497 /* 4000 */ "vrshl\0"
498 /* 4006 */ "vshl\0"
499 /* 4011 */ "# FEntry call\0"
500 /* 4025 */ "sqshll\0"
501 /* 4032 */ "uqshll\0"
502 /* 4039 */ "uqrshll\0"
503 /* 4047 */ "vshll\0"
504 /* 4053 */ "lsll\0"
505 /* 4058 */ "vqdmull\0"
506 /* 4066 */ "smull\0"
507 /* 4072 */ "umull\0"
508 /* 4078 */ "vmull\0"
509 /* 4084 */ "sqrshrl\0"
510 /* 4092 */ "srshrl\0"
511 /* 4099 */ "urshrl\0"
512 /* 4106 */ "asrl\0"
513 /* 4111 */ "lsrl\0"
514 /* 4116 */ "vbsl\0"
515 /* 4121 */ "vqdmlsl\0"
516 /* 4129 */ "vmlsl\0"
517 /* 4135 */ "stl\0"
518 /* 4139 */ "vcmul\0"
519 /* 4145 */ "smmul\0"
520 /* 4151 */ "vnmul\0"
521 /* 4157 */ "vmul\0"
522 /* 4162 */ "vmovl\0"
523 /* 4168 */ "vlldm\0"
524 /* 4174 */ "vminnm\0"
525 /* 4181 */ "vmaxnm\0"
526 /* 4188 */ "vscclrm\0"
527 /* 4196 */ "vrintm\0"
528 /* 4203 */ "vlstm\0"
529 /* 4209 */ "vcvtm\0"
530 /* 4215 */ "vrsubhn\0"
531 /* 4223 */ "vsubhn\0"
532 /* 4230 */ "vraddhn\0"
533 /* 4238 */ "vaddhn\0"
534 /* 4245 */ "vpmin\0"
535 /* 4251 */ "vmin\0"
536 /* 4256 */ "cmn\0"
537 /* 4260 */ "vqshrn\0"
538 /* 4267 */ "vqrshrn\0"
539 /* 4275 */ "vrshrn\0"
540 /* 4282 */ "vshrn\0"
541 /* 4288 */ "vorn\0"
542 /* 4293 */ "vtrn\0"
543 /* 4298 */ "vrintn\0"
544 /* 4305 */ "vcvtn\0"
545 /* 4311 */ "vqshrun\0"
546 /* 4319 */ "vqrshrun\0"
547 /* 4328 */ "vqmovun\0"
548 /* 4336 */ "vmvn\0"
549 /* 4341 */ "vqmovn\0"
550 /* 4348 */ "vmovn\0"
551 /* 4354 */ "trap\0"
552 /* 4359 */ "cdp\0"
553 /* 4363 */ "vzip\0"
554 /* 4368 */ "vcmp\0"
555 /* 4373 */ "pop\0"
556 /* 4377 */ "pac\tr12, lr, sp\0"
557 /* 4393 */ "pacbti\tr12, lr, sp\0"
558 /* 4412 */ "aut\tr12, lr, sp\0"
559 /* 4428 */ "lctp\0"
560 /* 4433 */ "vctp\0"
561 /* 4438 */ "vrintp\0"
562 /* 4445 */ "vcvtp\0"
563 /* 4451 */ "vddup\0"
564 /* 4457 */ "vidup\0"
565 /* 4463 */ "vdup\0"
566 /* 4468 */ "vdwdup\0"
567 /* 4475 */ "viwdup\0"
568 /* 4482 */ "vswp\0"
569 /* 4487 */ "vuzp\0"
570 /* 4492 */ "vceq\0"
571 /* 4497 */ "teq\0"
572 /* 4501 */ "smmlar\0"
573 /* 4508 */ "mcr\0"
574 /* 4512 */ "adr\0"
575 /* 4516 */ "vldr\0"
576 /* 4521 */ "sqrshr\0"
577 /* 4528 */ "srshr\0"
578 /* 4534 */ "urshr\0"
579 /* 4540 */ "vrshr\0"
580 /* 4546 */ "vshr\0"
581 /* 4551 */ "smmulr\0"
582 /* 4558 */ "veor\0"
583 /* 4563 */ "ror\0"
584 /* 4567 */ "mcrr\0"
585 /* 4572 */ "vorr\0"
586 /* 4577 */ "asr\0"
587 /* 4581 */ "smmlsr\0"
588 /* 4588 */ "vmsr\0"
589 /* 4593 */ "vbrsr\0"
590 /* 4599 */ "vrintr\0"
591 /* 4606 */ "vstr\0"
592 /* 4611 */ "vcvtr\0"
593 /* 4617 */ "vmlas\0"
594 /* 4623 */ "vfmas\0"
595 /* 4629 */ "vqabs\0"
596 /* 4635 */ "vabs\0"
597 /* 4640 */ "subs\0"
598 /* 4645 */ "vcls\0"
599 /* 4650 */ "smmls\0"
600 /* 4656 */ "vnmls\0"
601 /* 4662 */ "vmls\0"
602 /* 4667 */ "vfms\0"
603 /* 4672 */ "vfnms\0"
604 /* 4678 */ "bxns\0"
605 /* 4683 */ "blxns\0"
606 /* 4689 */ "vrecps\0"
607 /* 4696 */ "vmrs\0"
608 /* 4701 */ "asrs\0"
609 /* 4706 */ "lsrs\0"
610 /* 4711 */ "vrsqrts\0"
611 /* 4719 */ "movs\0"
612 /* 4724 */ "ssat\0"
613 /* 4729 */ "usat\0"
614 /* 4734 */ "ttat\0"
615 /* 4739 */ "smlabt\0"
616 /* 4746 */ "pkhbt\0"
617 /* 4752 */ "smlalbt\0"
618 /* 4760 */ "smulbt\0"
619 /* 4767 */ "ldrbt\0"
620 /* 4773 */ "strbt\0"
621 /* 4779 */ "ldrsbt\0"
622 /* 4786 */ "eret\0"
623 /* 4791 */ "vacgt\0"
624 /* 4797 */ "vcgt\0"
625 /* 4802 */ "ldrht\0"
626 /* 4808 */ "strht\0"
627 /* 4814 */ "ldrsht\0"
628 /* 4821 */ "rbit\0"
629 /* 4826 */ "vbit\0"
630 /* 4831 */ "vclt\0"
631 /* 4836 */ "vshllt\0"
632 /* 4843 */ "vqdmullt\0"
633 /* 4852 */ "vmullt\0"
634 /* 4859 */ "vmovlt\0"
635 /* 4866 */ "vcnt\0"
636 /* 4871 */ "hint\0"
637 /* 4876 */ "vqshrnt\0"
638 /* 4884 */ "vqrshrnt\0"
639 /* 4893 */ "vrshrnt\0"
640 /* 4901 */ "vshrnt\0"
641 /* 4908 */ "vqshrunt\0"
642 /* 4917 */ "vqrshrunt\0"
643 /* 4927 */ "vqmovunt\0"
644 /* 4936 */ "vqmovnt\0"
645 /* 4944 */ "vmovnt\0"
646 /* 4951 */ "vpnot\0"
647 /* 4957 */ "vpt\0"
648 /* 4961 */ "ldrt\0"
649 /* 4966 */ "vsqrt\0"
650 /* 4972 */ "strt\0"
651 /* 4977 */ "vpst\0"
652 /* 4982 */ "vtst\0"
653 /* 4987 */ "smlatt\0"
654 /* 4994 */ "smlaltt\0"
655 /* 5002 */ "smultt\0"
656 /* 5009 */ "ttt\0"
657 /* 5013 */ "vcvtt\0"
658 /* 5019 */ "bxaut\0"
659 /* 5025 */ "vjcvt\0"
660 /* 5031 */ "vcvt\0"
661 /* 5036 */ "movt\0"
662 /* 5041 */ "smlawt\0"
663 /* 5048 */ "smulwt\0"
664 /* 5055 */ "vext\0"
665 /* 5060 */ "vqshlu\0"
666 /* 5067 */ "vabav\0"
667 /* 5073 */ "vmladav\0"
668 /* 5081 */ "vmlaldav\0"
669 /* 5090 */ "vmlsldav\0"
670 /* 5099 */ "vmlsdav\0"
671 /* 5107 */ "vminnmav\0"
672 /* 5116 */ "vmaxnmav\0"
673 /* 5125 */ "vminav\0"
674 /* 5132 */ "vmaxav\0"
675 /* 5139 */ "vaddv\0"
676 /* 5145 */ "rev\0"
677 /* 5149 */ "sdiv\0"
678 /* 5154 */ "udiv\0"
679 /* 5159 */ "vdiv\0"
680 /* 5164 */ "vaddlv\0"
681 /* 5171 */ "vminnmv\0"
682 /* 5179 */ "vmaxnmv\0"
683 /* 5187 */ "vminv\0"
684 /* 5193 */ "vmov\0"
685 /* 5198 */ "vmaxv\0"
686 /* 5204 */ "vsubw\0"
687 /* 5210 */ "vaddw\0"
688 /* 5216 */ "pldw\0"
689 /* 5221 */ "vldrw\0"
690 /* 5227 */ "vstrw\0"
691 /* 5233 */ "movw\0"
692 /* 5238 */ "vrmlaldavhax\0"
693 /* 5251 */ "vrmlsldavhax\0"
694 /* 5264 */ "fldmiax\0"
695 /* 5272 */ "fstmiax\0"
696 /* 5280 */ "vpmax\0"
697 /* 5286 */ "vmax\0"
698 /* 5291 */ "shsax\0"
699 /* 5297 */ "uhsax\0"
700 /* 5303 */ "uqsax\0"
701 /* 5309 */ "ssax\0"
702 /* 5314 */ "usax\0"
703 /* 5319 */ "vmladavax\0"
704 /* 5329 */ "vmlaldavax\0"
705 /* 5340 */ "vmlsldavax\0"
706 /* 5351 */ "vmlsdavax\0"
707 /* 5361 */ "fldmdbx\0"
708 /* 5369 */ "fstmdbx\0"
709 /* 5377 */ "vtbx\0"
710 /* 5382 */ "smladx\0"
711 /* 5389 */ "smuadx\0"
712 /* 5396 */ "smlaldx\0"
713 /* 5404 */ "smlsldx\0"
714 /* 5412 */ "smlsdx\0"
715 /* 5419 */ "smusdx\0"
716 /* 5426 */ "ldaex\0"
717 /* 5432 */ "stlex\0"
718 /* 5438 */ "ldrex\0"
719 /* 5444 */ "clrex\0"
720 /* 5450 */ "strex\0"
721 /* 5456 */ "sbfx\0"
722 /* 5461 */ "ubfx\0"
723 /* 5466 */ "vqdmladhx\0"
724 /* 5476 */ "vqrdmladhx\0"
725 /* 5487 */ "vqdmlsdhx\0"
726 /* 5497 */ "vqrdmlsdhx\0"
727 /* 5508 */ "vrmlaldavhx\0"
728 /* 5520 */ "vrmlsldavhx\0"
729 /* 5532 */ "blx\0"
730 /* 5536 */ "bflx\0"
731 /* 5541 */ "rrx\0"
732 /* 5545 */ "shasx\0"
733 /* 5551 */ "uhasx\0"
734 /* 5557 */ "uqasx\0"
735 /* 5563 */ "sasx\0"
736 /* 5568 */ "uasx\0"
737 /* 5573 */ "vrintx\0"
738 /* 5580 */ "vmladavx\0"
739 /* 5589 */ "vmlaldavx\0"
740 /* 5599 */ "vmlsldavx\0"
741 /* 5609 */ "vmlsdavx\0"
742 /* 5618 */ "vclz\0"
743 /* 5623 */ "vrintz\0"
744};
745#ifdef __GNUC__
746#pragma GCC diagnostic pop
747#endif
748
749 static const uint32_t OpInfo0[] = {
750 0U, // PHI
751 0U, // INLINEASM
752 0U, // INLINEASM_BR
753 0U, // CFI_INSTRUCTION
754 0U, // EH_LABEL
755 0U, // GC_LABEL
756 0U, // ANNOTATION_LABEL
757 0U, // KILL
758 0U, // EXTRACT_SUBREG
759 0U, // INSERT_SUBREG
760 0U, // IMPLICIT_DEF
761 0U, // SUBREG_TO_REG
762 0U, // COPY_TO_REGCLASS
763 2671U, // DBG_VALUE
764 2728U, // DBG_VALUE_LIST
765 2681U, // DBG_INSTR_REF
766 2695U, // DBG_PHI
767 2703U, // DBG_LABEL
768 0U, // REG_SEQUENCE
769 0U, // COPY
770 2664U, // BUNDLE
771 2713U, // LIFETIME_START
772 2638U, // LIFETIME_END
773 2651U, // PSEUDO_PROBE
774 0U, // ARITH_FENCE
775 0U, // STACKMAP
776 4012U, // FENTRY_CALL
777 0U, // PATCHPOINT
778 0U, // LOAD_STACK_GUARD
779 0U, // PREALLOCATED_SETUP
780 0U, // PREALLOCATED_ARG
781 0U, // STATEPOINT
782 0U, // LOCAL_ESCAPE
783 0U, // FAULTING_OP
784 0U, // PATCHABLE_OP
785 2230U, // PATCHABLE_FUNCTION_ENTER
786 2150U, // PATCHABLE_RET
787 2276U, // PATCHABLE_FUNCTION_EXIT
788 2253U, // PATCHABLE_TAIL_CALL
789 2205U, // PATCHABLE_EVENT_CALL
790 2181U, // PATCHABLE_TYPED_EVENT_CALL
791 0U, // ICALL_BRANCH_FUNNEL
792 0U, // MEMBARRIER
793 0U, // JUMP_TABLE_DEBUG_INFO
794 0U, // CONVERGENCECTRL_ENTRY
795 0U, // CONVERGENCECTRL_ANCHOR
796 0U, // CONVERGENCECTRL_LOOP
797 0U, // CONVERGENCECTRL_GLUE
798 0U, // G_ASSERT_SEXT
799 0U, // G_ASSERT_ZEXT
800 0U, // G_ASSERT_ALIGN
801 0U, // G_ADD
802 0U, // G_SUB
803 0U, // G_MUL
804 0U, // G_SDIV
805 0U, // G_UDIV
806 0U, // G_SREM
807 0U, // G_UREM
808 0U, // G_SDIVREM
809 0U, // G_UDIVREM
810 0U, // G_AND
811 0U, // G_OR
812 0U, // G_XOR
813 0U, // G_IMPLICIT_DEF
814 0U, // G_PHI
815 0U, // G_FRAME_INDEX
816 0U, // G_GLOBAL_VALUE
817 0U, // G_PTRAUTH_GLOBAL_VALUE
818 0U, // G_CONSTANT_POOL
819 0U, // G_EXTRACT
820 0U, // G_UNMERGE_VALUES
821 0U, // G_INSERT
822 0U, // G_MERGE_VALUES
823 0U, // G_BUILD_VECTOR
824 0U, // G_BUILD_VECTOR_TRUNC
825 0U, // G_CONCAT_VECTORS
826 0U, // G_PTRTOINT
827 0U, // G_INTTOPTR
828 0U, // G_BITCAST
829 0U, // G_FREEZE
830 0U, // G_CONSTANT_FOLD_BARRIER
831 0U, // G_INTRINSIC_FPTRUNC_ROUND
832 0U, // G_INTRINSIC_TRUNC
833 0U, // G_INTRINSIC_ROUND
834 0U, // G_INTRINSIC_LRINT
835 0U, // G_INTRINSIC_LLRINT
836 0U, // G_INTRINSIC_ROUNDEVEN
837 0U, // G_READCYCLECOUNTER
838 0U, // G_READSTEADYCOUNTER
839 0U, // G_LOAD
840 0U, // G_SEXTLOAD
841 0U, // G_ZEXTLOAD
842 0U, // G_INDEXED_LOAD
843 0U, // G_INDEXED_SEXTLOAD
844 0U, // G_INDEXED_ZEXTLOAD
845 0U, // G_STORE
846 0U, // G_INDEXED_STORE
847 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
848 0U, // G_ATOMIC_CMPXCHG
849 0U, // G_ATOMICRMW_XCHG
850 0U, // G_ATOMICRMW_ADD
851 0U, // G_ATOMICRMW_SUB
852 0U, // G_ATOMICRMW_AND
853 0U, // G_ATOMICRMW_NAND
854 0U, // G_ATOMICRMW_OR
855 0U, // G_ATOMICRMW_XOR
856 0U, // G_ATOMICRMW_MAX
857 0U, // G_ATOMICRMW_MIN
858 0U, // G_ATOMICRMW_UMAX
859 0U, // G_ATOMICRMW_UMIN
860 0U, // G_ATOMICRMW_FADD
861 0U, // G_ATOMICRMW_FSUB
862 0U, // G_ATOMICRMW_FMAX
863 0U, // G_ATOMICRMW_FMIN
864 0U, // G_ATOMICRMW_UINC_WRAP
865 0U, // G_ATOMICRMW_UDEC_WRAP
866 0U, // G_FENCE
867 0U, // G_PREFETCH
868 0U, // G_BRCOND
869 0U, // G_BRINDIRECT
870 0U, // G_INVOKE_REGION_START
871 0U, // G_INTRINSIC
872 0U, // G_INTRINSIC_W_SIDE_EFFECTS
873 0U, // G_INTRINSIC_CONVERGENT
874 0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
875 0U, // G_ANYEXT
876 0U, // G_TRUNC
877 0U, // G_CONSTANT
878 0U, // G_FCONSTANT
879 0U, // G_VASTART
880 0U, // G_VAARG
881 0U, // G_SEXT
882 0U, // G_SEXT_INREG
883 0U, // G_ZEXT
884 0U, // G_SHL
885 0U, // G_LSHR
886 0U, // G_ASHR
887 0U, // G_FSHL
888 0U, // G_FSHR
889 0U, // G_ROTR
890 0U, // G_ROTL
891 0U, // G_ICMP
892 0U, // G_FCMP
893 0U, // G_SCMP
894 0U, // G_UCMP
895 0U, // G_SELECT
896 0U, // G_UADDO
897 0U, // G_UADDE
898 0U, // G_USUBO
899 0U, // G_USUBE
900 0U, // G_SADDO
901 0U, // G_SADDE
902 0U, // G_SSUBO
903 0U, // G_SSUBE
904 0U, // G_UMULO
905 0U, // G_SMULO
906 0U, // G_UMULH
907 0U, // G_SMULH
908 0U, // G_UADDSAT
909 0U, // G_SADDSAT
910 0U, // G_USUBSAT
911 0U, // G_SSUBSAT
912 0U, // G_USHLSAT
913 0U, // G_SSHLSAT
914 0U, // G_SMULFIX
915 0U, // G_UMULFIX
916 0U, // G_SMULFIXSAT
917 0U, // G_UMULFIXSAT
918 0U, // G_SDIVFIX
919 0U, // G_UDIVFIX
920 0U, // G_SDIVFIXSAT
921 0U, // G_UDIVFIXSAT
922 0U, // G_FADD
923 0U, // G_FSUB
924 0U, // G_FMUL
925 0U, // G_FMA
926 0U, // G_FMAD
927 0U, // G_FDIV
928 0U, // G_FREM
929 0U, // G_FPOW
930 0U, // G_FPOWI
931 0U, // G_FEXP
932 0U, // G_FEXP2
933 0U, // G_FEXP10
934 0U, // G_FLOG
935 0U, // G_FLOG2
936 0U, // G_FLOG10
937 0U, // G_FLDEXP
938 0U, // G_FFREXP
939 0U, // G_FNEG
940 0U, // G_FPEXT
941 0U, // G_FPTRUNC
942 0U, // G_FPTOSI
943 0U, // G_FPTOUI
944 0U, // G_SITOFP
945 0U, // G_UITOFP
946 0U, // G_FABS
947 0U, // G_FCOPYSIGN
948 0U, // G_IS_FPCLASS
949 0U, // G_FCANONICALIZE
950 0U, // G_FMINNUM
951 0U, // G_FMAXNUM
952 0U, // G_FMINNUM_IEEE
953 0U, // G_FMAXNUM_IEEE
954 0U, // G_FMINIMUM
955 0U, // G_FMAXIMUM
956 0U, // G_GET_FPENV
957 0U, // G_SET_FPENV
958 0U, // G_RESET_FPENV
959 0U, // G_GET_FPMODE
960 0U, // G_SET_FPMODE
961 0U, // G_RESET_FPMODE
962 0U, // G_PTR_ADD
963 0U, // G_PTRMASK
964 0U, // G_SMIN
965 0U, // G_SMAX
966 0U, // G_UMIN
967 0U, // G_UMAX
968 0U, // G_ABS
969 0U, // G_LROUND
970 0U, // G_LLROUND
971 0U, // G_BR
972 0U, // G_BRJT
973 0U, // G_VSCALE
974 0U, // G_INSERT_SUBVECTOR
975 0U, // G_EXTRACT_SUBVECTOR
976 0U, // G_INSERT_VECTOR_ELT
977 0U, // G_EXTRACT_VECTOR_ELT
978 0U, // G_SHUFFLE_VECTOR
979 0U, // G_SPLAT_VECTOR
980 0U, // G_VECTOR_COMPRESS
981 0U, // G_CTTZ
982 0U, // G_CTTZ_ZERO_UNDEF
983 0U, // G_CTLZ
984 0U, // G_CTLZ_ZERO_UNDEF
985 0U, // G_CTPOP
986 0U, // G_BSWAP
987 0U, // G_BITREVERSE
988 0U, // G_FCEIL
989 0U, // G_FCOS
990 0U, // G_FSIN
991 0U, // G_FTAN
992 0U, // G_FACOS
993 0U, // G_FASIN
994 0U, // G_FATAN
995 0U, // G_FCOSH
996 0U, // G_FSINH
997 0U, // G_FTANH
998 0U, // G_FSQRT
999 0U, // G_FFLOOR
1000 0U, // G_FRINT
1001 0U, // G_FNEARBYINT
1002 0U, // G_ADDRSPACE_CAST
1003 0U, // G_BLOCK_ADDR
1004 0U, // G_JUMP_TABLE
1005 0U, // G_DYN_STACKALLOC
1006 0U, // G_STACKSAVE
1007 0U, // G_STACKRESTORE
1008 0U, // G_STRICT_FADD
1009 0U, // G_STRICT_FSUB
1010 0U, // G_STRICT_FMUL
1011 0U, // G_STRICT_FDIV
1012 0U, // G_STRICT_FREM
1013 0U, // G_STRICT_FMA
1014 0U, // G_STRICT_FSQRT
1015 0U, // G_STRICT_FLDEXP
1016 0U, // G_READ_REGISTER
1017 0U, // G_WRITE_REGISTER
1018 0U, // G_MEMCPY
1019 0U, // G_MEMCPY_INLINE
1020 0U, // G_MEMMOVE
1021 0U, // G_MEMSET
1022 0U, // G_BZERO
1023 0U, // G_TRAP
1024 0U, // G_DEBUGTRAP
1025 0U, // G_UBSANTRAP
1026 0U, // G_VECREDUCE_SEQ_FADD
1027 0U, // G_VECREDUCE_SEQ_FMUL
1028 0U, // G_VECREDUCE_FADD
1029 0U, // G_VECREDUCE_FMUL
1030 0U, // G_VECREDUCE_FMAX
1031 0U, // G_VECREDUCE_FMIN
1032 0U, // G_VECREDUCE_FMAXIMUM
1033 0U, // G_VECREDUCE_FMINIMUM
1034 0U, // G_VECREDUCE_ADD
1035 0U, // G_VECREDUCE_MUL
1036 0U, // G_VECREDUCE_AND
1037 0U, // G_VECREDUCE_OR
1038 0U, // G_VECREDUCE_XOR
1039 0U, // G_VECREDUCE_SMAX
1040 0U, // G_VECREDUCE_SMIN
1041 0U, // G_VECREDUCE_UMAX
1042 0U, // G_VECREDUCE_UMIN
1043 0U, // G_SBFX
1044 0U, // G_UBFX
1045 0U, // ABS
1046 0U, // ADDSri
1047 0U, // ADDSrr
1048 0U, // ADDSrsi
1049 0U, // ADDSrsr
1050 0U, // ADJCALLSTACKDOWN
1051 0U, // ADJCALLSTACKUP
1052 12770U, // ASRi
1053 12770U, // ASRr
1054 0U, // B
1055 0U, // BCCZi64
1056 0U, // BCCi64
1057 0U, // BLX_noip
1058 0U, // BLX_pred_noip
1059 0U, // BL_PUSHLR
1060 0U, // BMOVPCB_CALL
1061 0U, // BMOVPCRX_CALL
1062 0U, // BR_JTadd
1063 0U, // BR_JTm_i12
1064 0U, // BR_JTm_rs
1065 0U, // BR_JTr
1066 0U, // BX_CALL
1067 0U, // CMP_SWAP_16
1068 0U, // CMP_SWAP_32
1069 0U, // CMP_SWAP_64
1070 0U, // CMP_SWAP_8
1071 0U, // CONSTPOOL_ENTRY
1072 0U, // COPY_STRUCT_BYVAL_I32
1073 67130072U, // ITasm
1074 0U, // Int_eh_sjlj_dispatchsetup
1075 0U, // Int_eh_sjlj_longjmp
1076 0U, // Int_eh_sjlj_setjmp
1077 0U, // Int_eh_sjlj_setjmp_nofp
1078 0U, // Int_eh_sjlj_setup_dispatch
1079 0U, // JUMPTABLE_ADDRS
1080 0U, // JUMPTABLE_INSTS
1081 0U, // JUMPTABLE_TBB
1082 0U, // JUMPTABLE_TBH
1083 0U, // LDMIA_RET
1084 29344U, // LDRBT_POST
1085 29094U, // LDRConstPool
1086 29379U, // LDRHTii
1087 0U, // LDRLIT_ga_abs
1088 0U, // LDRLIT_ga_pcrel
1089 0U, // LDRLIT_ga_pcrel_ldr
1090 29356U, // LDRSBTii
1091 29391U, // LDRSHTii
1092 29538U, // LDRT_POST
1093 0U, // LEApcrel
1094 0U, // LEApcrelJT
1095 0U, // LOADDUAL
1096 12318U, // LSLi
1097 12318U, // LSLr
1098 12777U, // LSRi
1099 12777U, // LSRr
1100 0U, // MEMCPY
1101 0U, // MLAv5
1102 0U, // MOVCCi
1103 0U, // MOVCCi16
1104 0U, // MOVCCi32imm
1105 0U, // MOVCCr
1106 0U, // MOVCCsi
1107 0U, // MOVCCsr
1108 0U, // MOVPCRX
1109 0U, // MOVTi16_ga_pcrel
1110 0U, // MOV_ga_pcrel
1111 0U, // MOV_ga_pcrel_ldr
1112 0U, // MOVi16_ga_pcrel
1113 0U, // MOVi32imm
1114 0U, // MOVsra_glue
1115 0U, // MOVsrl_glue
1116 0U, // MQPRCopy
1117 0U, // MQQPRLoad
1118 0U, // MQQPRStore
1119 0U, // MQQQQPRLoad
1120 0U, // MQQQQPRStore
1121 0U, // MULv5
1122 0U, // MVE_MEMCPYLOOPINST
1123 0U, // MVE_MEMSETLOOPINST
1124 0U, // MVNCCi
1125 0U, // PICADD
1126 0U, // PICLDR
1127 0U, // PICLDRB
1128 0U, // PICLDRH
1129 0U, // PICLDRSB
1130 0U, // PICLDRSH
1131 0U, // PICSTR
1132 0U, // PICSTRB
1133 0U, // PICSTRH
1134 0U, // PseudoARMInitUndefDPR_VFP2
1135 0U, // PseudoARMInitUndefGPR
1136 0U, // PseudoARMInitUndefMQPR
1137 0U, // PseudoARMInitUndefSPR
1138 12756U, // RORi
1139 12756U, // RORr
1140 0U, // RRX
1141 38310U, // RRXi
1142 0U, // RSBSri
1143 0U, // RSBSrsi
1144 0U, // RSBSrsr
1145 0U, // SEH_EpilogEnd
1146 0U, // SEH_EpilogStart
1147 0U, // SEH_Nop
1148 0U, // SEH_Nop_Ret
1149 0U, // SEH_PrologEnd
1150 0U, // SEH_SaveFRegs
1151 0U, // SEH_SaveLR
1152 0U, // SEH_SaveRegs
1153 0U, // SEH_SaveRegs_Ret
1154 0U, // SEH_SaveSP
1155 0U, // SEH_StackAlloc
1156 0U, // SMLALv5
1157 0U, // SMULLv5
1158 0U, // SPACE
1159 0U, // STOREDUAL
1160 29350U, // STRBT_POST
1161 0U, // STRBi_preidx
1162 0U, // STRBr_preidx
1163 0U, // STRH_preidx
1164 29549U, // STRT_POST
1165 0U, // STRi_preidx
1166 0U, // STRr_preidx
1167 0U, // SUBS_PC_LR
1168 0U, // SUBSri
1169 0U, // SUBSrr
1170 0U, // SUBSrsi
1171 0U, // SUBSrsr
1172 0U, // SpeculationBarrierISBDSBEndBB
1173 0U, // SpeculationBarrierSBEndBB
1174 0U, // TAILJMPd
1175 0U, // TAILJMPr
1176 0U, // TAILJMPr4
1177 0U, // TCRETURNdi
1178 0U, // TCRETURNri
1179 0U, // TCRETURNrinotr12
1180 0U, // TPsoft
1181 0U, // UMLALv5
1182 0U, // UMULLv5
1183 567556U, // VLD1LNdAsm_16
1184 1091844U, // VLD1LNdAsm_32
1185 1616132U, // VLD1LNdAsm_8
1186 567556U, // VLD1LNdWB_fixed_Asm_16
1187 1091844U, // VLD1LNdWB_fixed_Asm_32
1188 1616132U, // VLD1LNdWB_fixed_Asm_8
1189 575748U, // VLD1LNdWB_register_Asm_16
1190 1100036U, // VLD1LNdWB_register_Asm_32
1191 1624324U, // VLD1LNdWB_register_Asm_8
1192 567605U, // VLD2LNdAsm_16
1193 1091893U, // VLD2LNdAsm_32
1194 1616181U, // VLD2LNdAsm_8
1195 567605U, // VLD2LNdWB_fixed_Asm_16
1196 1091893U, // VLD2LNdWB_fixed_Asm_32
1197 1616181U, // VLD2LNdWB_fixed_Asm_8
1198 575797U, // VLD2LNdWB_register_Asm_16
1199 1100085U, // VLD2LNdWB_register_Asm_32
1200 1624373U, // VLD2LNdWB_register_Asm_8
1201 567605U, // VLD2LNqAsm_16
1202 1091893U, // VLD2LNqAsm_32
1203 567605U, // VLD2LNqWB_fixed_Asm_16
1204 1091893U, // VLD2LNqWB_fixed_Asm_32
1205 575797U, // VLD2LNqWB_register_Asm_16
1206 1100085U, // VLD2LNqWB_register_Asm_32
1207 134801754U, // VLD3DUPdAsm_16
1208 135326042U, // VLD3DUPdAsm_32
1209 135850330U, // VLD3DUPdAsm_8
1210 134801754U, // VLD3DUPdWB_fixed_Asm_16
1211 135326042U, // VLD3DUPdWB_fixed_Asm_32
1212 135850330U, // VLD3DUPdWB_fixed_Asm_8
1213 134785370U, // VLD3DUPdWB_register_Asm_16
1214 135309658U, // VLD3DUPdWB_register_Asm_32
1215 135833946U, // VLD3DUPdWB_register_Asm_8
1216 201910618U, // VLD3DUPqAsm_16
1217 202434906U, // VLD3DUPqAsm_32
1218 202959194U, // VLD3DUPqAsm_8
1219 201910618U, // VLD3DUPqWB_fixed_Asm_16
1220 202434906U, // VLD3DUPqWB_fixed_Asm_32
1221 202959194U, // VLD3DUPqWB_fixed_Asm_8
1222 201894234U, // VLD3DUPqWB_register_Asm_16
1223 202418522U, // VLD3DUPqWB_register_Asm_32
1224 202942810U, // VLD3DUPqWB_register_Asm_8
1225 567642U, // VLD3LNdAsm_16
1226 1091930U, // VLD3LNdAsm_32
1227 1616218U, // VLD3LNdAsm_8
1228 567642U, // VLD3LNdWB_fixed_Asm_16
1229 1091930U, // VLD3LNdWB_fixed_Asm_32
1230 1616218U, // VLD3LNdWB_fixed_Asm_8
1231 575834U, // VLD3LNdWB_register_Asm_16
1232 1100122U, // VLD3LNdWB_register_Asm_32
1233 1624410U, // VLD3LNdWB_register_Asm_8
1234 567642U, // VLD3LNqAsm_16
1235 1091930U, // VLD3LNqAsm_32
1236 567642U, // VLD3LNqWB_fixed_Asm_16
1237 1091930U, // VLD3LNqWB_fixed_Asm_32
1238 575834U, // VLD3LNqWB_register_Asm_16
1239 1100122U, // VLD3LNqWB_register_Asm_32
1240 269019482U, // VLD3dAsm_16
1241 269543770U, // VLD3dAsm_32
1242 270068058U, // VLD3dAsm_8
1243 269019482U, // VLD3dWB_fixed_Asm_16
1244 269543770U, // VLD3dWB_fixed_Asm_32
1245 270068058U, // VLD3dWB_fixed_Asm_8
1246 269003098U, // VLD3dWB_register_Asm_16
1247 269527386U, // VLD3dWB_register_Asm_32
1248 270051674U, // VLD3dWB_register_Asm_8
1249 336128346U, // VLD3qAsm_16
1250 336652634U, // VLD3qAsm_32
1251 337176922U, // VLD3qAsm_8
1252 336128346U, // VLD3qWB_fixed_Asm_16
1253 336652634U, // VLD3qWB_fixed_Asm_32
1254 337176922U, // VLD3qWB_fixed_Asm_8
1255 336111962U, // VLD3qWB_register_Asm_16
1256 336636250U, // VLD3qWB_register_Asm_32
1257 337160538U, // VLD3qWB_register_Asm_8
1258 403237238U, // VLD4DUPdAsm_16
1259 403761526U, // VLD4DUPdAsm_32
1260 404285814U, // VLD4DUPdAsm_8
1261 403237238U, // VLD4DUPdWB_fixed_Asm_16
1262 403761526U, // VLD4DUPdWB_fixed_Asm_32
1263 404285814U, // VLD4DUPdWB_fixed_Asm_8
1264 403220854U, // VLD4DUPdWB_register_Asm_16
1265 403745142U, // VLD4DUPdWB_register_Asm_32
1266 404269430U, // VLD4DUPdWB_register_Asm_8
1267 470346102U, // VLD4DUPqAsm_16
1268 470870390U, // VLD4DUPqAsm_32
1269 471394678U, // VLD4DUPqAsm_8
1270 470346102U, // VLD4DUPqWB_fixed_Asm_16
1271 470870390U, // VLD4DUPqWB_fixed_Asm_32
1272 471394678U, // VLD4DUPqWB_fixed_Asm_8
1273 470329718U, // VLD4DUPqWB_register_Asm_16
1274 470854006U, // VLD4DUPqWB_register_Asm_32
1275 471378294U, // VLD4DUPqWB_register_Asm_8
1276 567670U, // VLD4LNdAsm_16
1277 1091958U, // VLD4LNdAsm_32
1278 1616246U, // VLD4LNdAsm_8
1279 567670U, // VLD4LNdWB_fixed_Asm_16
1280 1091958U, // VLD4LNdWB_fixed_Asm_32
1281 1616246U, // VLD4LNdWB_fixed_Asm_8
1282 575862U, // VLD4LNdWB_register_Asm_16
1283 1100150U, // VLD4LNdWB_register_Asm_32
1284 1624438U, // VLD4LNdWB_register_Asm_8
1285 567670U, // VLD4LNqAsm_16
1286 1091958U, // VLD4LNqAsm_32
1287 567670U, // VLD4LNqWB_fixed_Asm_16
1288 1091958U, // VLD4LNqWB_fixed_Asm_32
1289 575862U, // VLD4LNqWB_register_Asm_16
1290 1100150U, // VLD4LNqWB_register_Asm_32
1291 537454966U, // VLD4dAsm_16
1292 537979254U, // VLD4dAsm_32
1293 538503542U, // VLD4dAsm_8
1294 537454966U, // VLD4dWB_fixed_Asm_16
1295 537979254U, // VLD4dWB_fixed_Asm_32
1296 538503542U, // VLD4dWB_fixed_Asm_8
1297 537438582U, // VLD4dWB_register_Asm_16
1298 537962870U, // VLD4dWB_register_Asm_32
1299 538487158U, // VLD4dWB_register_Asm_8
1300 604563830U, // VLD4qAsm_16
1301 605088118U, // VLD4qAsm_32
1302 605612406U, // VLD4qAsm_8
1303 604563830U, // VLD4qWB_fixed_Asm_16
1304 605088118U, // VLD4qWB_fixed_Asm_32
1305 605612406U, // VLD4qWB_fixed_Asm_8
1306 604547446U, // VLD4qWB_register_Asm_16
1307 605071734U, // VLD4qWB_register_Asm_32
1308 605596022U, // VLD4qWB_register_Asm_8
1309 0U, // VMOVD0
1310 0U, // VMOVDcc
1311 0U, // VMOVHcc
1312 0U, // VMOVQ0
1313 0U, // VMOVScc
1314 567567U, // VST1LNdAsm_16
1315 1091855U, // VST1LNdAsm_32
1316 1616143U, // VST1LNdAsm_8
1317 567567U, // VST1LNdWB_fixed_Asm_16
1318 1091855U, // VST1LNdWB_fixed_Asm_32
1319 1616143U, // VST1LNdWB_fixed_Asm_8
1320 575759U, // VST1LNdWB_register_Asm_16
1321 1100047U, // VST1LNdWB_register_Asm_32
1322 1624335U, // VST1LNdWB_register_Asm_8
1323 567632U, // VST2LNdAsm_16
1324 1091920U, // VST2LNdAsm_32
1325 1616208U, // VST2LNdAsm_8
1326 567632U, // VST2LNdWB_fixed_Asm_16
1327 1091920U, // VST2LNdWB_fixed_Asm_32
1328 1616208U, // VST2LNdWB_fixed_Asm_8
1329 575824U, // VST2LNdWB_register_Asm_16
1330 1100112U, // VST2LNdWB_register_Asm_32
1331 1624400U, // VST2LNdWB_register_Asm_8
1332 567632U, // VST2LNqAsm_16
1333 1091920U, // VST2LNqAsm_32
1334 567632U, // VST2LNqWB_fixed_Asm_16
1335 1091920U, // VST2LNqWB_fixed_Asm_32
1336 575824U, // VST2LNqWB_register_Asm_16
1337 1100112U, // VST2LNqWB_register_Asm_32
1338 567653U, // VST3LNdAsm_16
1339 1091941U, // VST3LNdAsm_32
1340 1616229U, // VST3LNdAsm_8
1341 567653U, // VST3LNdWB_fixed_Asm_16
1342 1091941U, // VST3LNdWB_fixed_Asm_32
1343 1616229U, // VST3LNdWB_fixed_Asm_8
1344 575845U, // VST3LNdWB_register_Asm_16
1345 1100133U, // VST3LNdWB_register_Asm_32
1346 1624421U, // VST3LNdWB_register_Asm_8
1347 567653U, // VST3LNqAsm_16
1348 1091941U, // VST3LNqAsm_32
1349 567653U, // VST3LNqWB_fixed_Asm_16
1350 1091941U, // VST3LNqWB_fixed_Asm_32
1351 575845U, // VST3LNqWB_register_Asm_16
1352 1100133U, // VST3LNqWB_register_Asm_32
1353 269019493U, // VST3dAsm_16
1354 269543781U, // VST3dAsm_32
1355 270068069U, // VST3dAsm_8
1356 269019493U, // VST3dWB_fixed_Asm_16
1357 269543781U, // VST3dWB_fixed_Asm_32
1358 270068069U, // VST3dWB_fixed_Asm_8
1359 269003109U, // VST3dWB_register_Asm_16
1360 269527397U, // VST3dWB_register_Asm_32
1361 270051685U, // VST3dWB_register_Asm_8
1362 336128357U, // VST3qAsm_16
1363 336652645U, // VST3qAsm_32
1364 337176933U, // VST3qAsm_8
1365 336128357U, // VST3qWB_fixed_Asm_16
1366 336652645U, // VST3qWB_fixed_Asm_32
1367 337176933U, // VST3qWB_fixed_Asm_8
1368 336111973U, // VST3qWB_register_Asm_16
1369 336636261U, // VST3qWB_register_Asm_32
1370 337160549U, // VST3qWB_register_Asm_8
1371 567675U, // VST4LNdAsm_16
1372 1091963U, // VST4LNdAsm_32
1373 1616251U, // VST4LNdAsm_8
1374 567675U, // VST4LNdWB_fixed_Asm_16
1375 1091963U, // VST4LNdWB_fixed_Asm_32
1376 1616251U, // VST4LNdWB_fixed_Asm_8
1377 575867U, // VST4LNdWB_register_Asm_16
1378 1100155U, // VST4LNdWB_register_Asm_32
1379 1624443U, // VST4LNdWB_register_Asm_8
1380 567675U, // VST4LNqAsm_16
1381 1091963U, // VST4LNqAsm_32
1382 567675U, // VST4LNqWB_fixed_Asm_16
1383 1091963U, // VST4LNqWB_fixed_Asm_32
1384 575867U, // VST4LNqWB_register_Asm_16
1385 1100155U, // VST4LNqWB_register_Asm_32
1386 537454971U, // VST4dAsm_16
1387 537979259U, // VST4dAsm_32
1388 538503547U, // VST4dAsm_8
1389 537454971U, // VST4dWB_fixed_Asm_16
1390 537979259U, // VST4dWB_fixed_Asm_32
1391 538503547U, // VST4dWB_fixed_Asm_8
1392 537438587U, // VST4dWB_register_Asm_16
1393 537962875U, // VST4dWB_register_Asm_32
1394 538487163U, // VST4dWB_register_Asm_8
1395 604563835U, // VST4qAsm_16
1396 605088123U, // VST4qAsm_32
1397 605612411U, // VST4qAsm_8
1398 604563835U, // VST4qWB_fixed_Asm_16
1399 605088123U, // VST4qWB_fixed_Asm_32
1400 605612411U, // VST4qWB_fixed_Asm_8
1401 604547451U, // VST4qWB_register_Asm_16
1402 605071739U, // VST4qWB_register_Asm_32
1403 605596027U, // VST4qWB_register_Asm_8
1404 0U, // WIN__CHKSTK
1405 0U, // WIN__DBZCHK
1406 0U, // t2ABS
1407 0U, // t2ADDSri
1408 0U, // t2ADDSrr
1409 0U, // t2ADDSrs
1410 0U, // t2BF_LabelPseudo
1411 0U, // t2BR_JT
1412 0U, // t2CALL_BTI
1413 0U, // t2DoLoopStart
1414 0U, // t2DoLoopStartTP
1415 0U, // t2LDMIA_RET
1416 673246330U, // t2LDRB_OFFSET_imm
1417 740355194U, // t2LDRB_POST_imm
1418 807464058U, // t2LDRB_PRE_imm
1419 27770U, // t2LDRBpcrel
1420 29094U, // t2LDRConstPool
1421 673246848U, // t2LDRH_OFFSET_imm
1422 740355712U, // t2LDRH_POST_imm
1423 807464576U, // t2LDRH_PRE_imm
1424 28288U, // t2LDRHpcrel
1425 0U, // t2LDRLIT_ga_pcrel
1426 673246349U, // t2LDRSB_OFFSET_imm
1427 740355213U, // t2LDRSB_POST_imm
1428 807464077U, // t2LDRSB_PRE_imm
1429 27789U, // t2LDRSBpcrel
1430 673246887U, // t2LDRSH_OFFSET_imm
1431 740355751U, // t2LDRSH_POST_imm
1432 807464615U, // t2LDRSH_PRE_imm
1433 28327U, // t2LDRSHpcrel
1434 740356518U, // t2LDR_POST_imm
1435 807465382U, // t2LDR_PRE_imm
1436 0U, // t2LDRpci_pic
1437 29094U, // t2LDRpcrel
1438 0U, // t2LEApcrel
1439 0U, // t2LEApcrelJT
1440 0U, // t2LoopDec
1441 0U, // t2LoopEnd
1442 0U, // t2LoopEndDec
1443 0U, // t2MOVCCasr
1444 0U, // t2MOVCCi
1445 0U, // t2MOVCCi16
1446 0U, // t2MOVCCi32imm
1447 0U, // t2MOVCClsl
1448 0U, // t2MOVCClsr
1449 0U, // t2MOVCCr
1450 0U, // t2MOVCCror
1451 62064U, // t2MOVSsi
1452 45680U, // t2MOVSsr
1453 0U, // t2MOVTi16_ga_pcrel
1454 0U, // t2MOV_ga_pcrel
1455 0U, // t2MOVi16_ga_pcrel
1456 0U, // t2MOVi32imm
1457 62539U, // t2MOVsi
1458 46155U, // t2MOVsr
1459 0U, // t2MVNCCi
1460 0U, // t2RSBSri
1461 0U, // t2RSBSrs
1462 673246336U, // t2STRB_OFFSET_imm
1463 740355200U, // t2STRB_POST_imm
1464 807464064U, // t2STRB_PRE_imm
1465 0U, // t2STRB_preidx
1466 673246854U, // t2STRH_OFFSET_imm
1467 740355718U, // t2STRH_POST_imm
1468 807464582U, // t2STRH_PRE_imm
1469 0U, // t2STRH_preidx
1470 740356608U, // t2STR_POST_imm
1471 807465472U, // t2STR_PRE_imm
1472 0U, // t2STR_preidx
1473 0U, // t2SUBSri
1474 0U, // t2SUBSrr
1475 0U, // t2SUBSrs
1476 0U, // t2SpeculationBarrierISBDSBEndBB
1477 0U, // t2SpeculationBarrierSBEndBB
1478 0U, // t2TBB_JT
1479 0U, // t2TBH_JT
1480 0U, // t2WhileLoopSetup
1481 0U, // t2WhileLoopStart
1482 0U, // t2WhileLoopStartLR
1483 0U, // t2WhileLoopStartTP
1484 0U, // tADCS
1485 0U, // tADDSi3
1486 0U, // tADDSi8
1487 0U, // tADDSrr
1488 0U, // tADDframe
1489 0U, // tADJCALLSTACKDOWN
1490 0U, // tADJCALLSTACKUP
1491 0U, // tBLXNS_CALL
1492 0U, // tBLXr_noip
1493 0U, // tBL_PUSHLR
1494 0U, // tBRIND
1495 0U, // tBR_JTr
1496 0U, // tBXNS_RET
1497 0U, // tBX_CALL
1498 0U, // tBX_RET
1499 0U, // tBX_RET_vararg
1500 0U, // tBfar
1501 0U, // tCMP_SWAP_16
1502 0U, // tCMP_SWAP_32
1503 0U, // tCMP_SWAP_8
1504 0U, // tLDMIA_UPD
1505 29094U, // tLDRConstPool
1506 0U, // tLDRLIT_ga_abs
1507 0U, // tLDRLIT_ga_pcrel
1508 0U, // tLDR_postidx
1509 0U, // tLDRpci_pic
1510 0U, // tLEApcrel
1511 0U, // tLEApcrelJT
1512 0U, // tLSLSri
1513 0U, // tMOVCCr_pseudo
1514 0U, // tMOVi32imm
1515 0U, // tPOP_RET
1516 0U, // tRSBS
1517 0U, // tSBCS
1518 0U, // tSUBSi3
1519 0U, // tSUBSi8
1520 0U, // tSUBSrr
1521 0U, // tTAILJMPd
1522 0U, // tTAILJMPdND
1523 0U, // tTAILJMPr
1524 0U, // tTBB_JT
1525 0U, // tTBH_JT
1526 0U, // tTPsoft
1527 2632970U, // ADCri
1528 2632970U, // ADCrr
1529 2690314U, // ADCrsi
1530 77066U, // ADCrsr
1531 2633038U, // ADDri
1532 2633038U, // ADDrr
1533 2690382U, // ADDrsi
1534 77134U, // ADDrsr
1535 2650529U, // ADR
1536 875644520U, // AESD
1537 875644528U, // AESE
1538 942753365U, // AESIMC
1539 942753375U, // AESMC
1540 2633103U, // ANDri
1541 2633103U, // ANDrr
1542 2690447U, // ANDrsi
1543 77199U, // ANDrsr
1544 1010394590U, // BF16VDOTI_VDOTD
1545 1010394590U, // BF16VDOTI_VDOTQ
1546 1010394590U, // BF16VDOTS_VDOTD
1547 1010394590U, // BF16VDOTS_VDOTQ
1548 943748008U, // BF16_VCVT
1549 876670131U, // BF16_VCVTB
1550 876671894U, // BF16_VCVTT
1551 2682130U, // BFC
1552 2666240U, // BFI
1553 2632983U, // BICri
1554 2632983U, // BICrr
1555 2690327U, // BICrsi
1556 77079U, // BICrsr
1557 4802500U, // BKPT
1558 4818832U, // BL
1559 4802554U, // BLX
1560 2733469U, // BLX_pred
1561 4818938U, // BLXi
1562 1076473681U, // BL_pred
1563 4802550U, // BX
1564 2731794U, // BXJ
1565 5362935U, // BX_RET
1566 2733303U, // BX_pred
1567 1076472756U, // Bcc
1568 878305282U, // CDE_CX1
1569 1143515832U, // CDE_CX1A
1570 1214375736U, // CDE_CX1D
1571 1143515854U, // CDE_CX1DA
1572 878305875U, // CDE_CX2
1573 1143524030U, // CDE_CX2A
1574 1281484606U, // CDE_CX2D
1575 1143524052U, // CDE_CX2DA
1576 878305881U, // CDE_CX3
1577 1143605956U, // CDE_CX3A
1578 1281484612U, // CDE_CX3D
1579 1143605978U, // CDE_CX3DA
1580 1012524758U, // CDE_VCX1A_fpdp
1581 1012524758U, // CDE_VCX1A_fpsp
1582 1143614135U, // CDE_VCX1A_vec
1583 878305281U, // CDE_VCX1_fpdp
1584 878305281U, // CDE_VCX1_fpsp
1585 1143621908U, // CDE_VCX1_vec
1586 1012524765U, // CDE_VCX2A_fpdp
1587 1012524765U, // CDE_VCX2A_fpsp
1588 1143630525U, // CDE_VCX2A_vec
1589 878305874U, // CDE_VCX2_fpdp
1590 878305874U, // CDE_VCX2_fpsp
1591 1143613781U, // CDE_VCX2_vec
1592 1012524772U, // CDE_VCX3A_fpdp
1593 1012524772U, // CDE_VCX3A_fpsp
1594 1143638723U, // CDE_VCX3A_vec
1595 878305880U, // CDE_VCX3_fpdp
1596 878305880U, // CDE_VCX3_fpsp
1597 1143630186U, // CDE_VCX3_vec
1598 1344934152U, // CDP
1599 1416274495U, // CDP2
1600 5445U, // CLREX
1601 2651636U, // CLZ
1602 2650273U, // CMNri
1603 2650273U, // CMNzrr
1604 2683041U, // CMNzrsi
1605 2666657U, // CMNzrsr
1606 2650386U, // CMPri
1607 2650386U, // CMPrr
1608 2683154U, // CMPrsi
1609 2666770U, // CMPrsr
1610 4802484U, // CPS1p
1611 1479201365U, // CPS2p
1612 1479201365U, // CPS3p
1613 942753529U, // CRC32B
1614 942753537U, // CRC32CB
1615 942753647U, // CRC32CH
1616 942753767U, // CRC32CW
1617 942753639U, // CRC32H
1618 942753759U, // CRC32W
1619 2731508U, // DBG
1620 190232U, // DMB
1621 190237U, // DSB
1622 2634192U, // EORri
1623 2634192U, // EORrr
1624 2691536U, // EORrsi
1625 78288U, // EORrsr
1626 4838067U, // ERET
1627 1282438218U, // FCONSTD
1628 7894090U, // FCONSTH
1629 8418378U, // FCONSTS
1630 942175474U, // FLDMXDB_UPD
1631 2733201U, // FLDMXIA
1632 942175377U, // FLDMXIA_UPD
1633 9032281U, // FMSTAT
1634 942175482U, // FSTMXDB_UPD
1635 2733209U, // FSTMXIA
1636 942175385U, // FSTMXIA_UPD
1637 2732808U, // HINT
1638 4802495U, // HLT
1639 4802355U, // HVC
1640 198434U, // ISB
1641 2648800U, // LDA
1642 2649009U, // LDAB
1643 2651443U, // LDAEX
1644 2649320U, // LDAEXB
1645 1546153387U, // LDAEXD
1646 2649816U, // LDAEXH
1647 2649616U, // LDAH
1648 1620223874U, // LDC2L_OFFSET
1649 1687332738U, // LDC2L_OPTION
1650 1687332738U, // LDC2L_POST
1651 1754441602U, // LDC2L_PRE
1652 1620222502U, // LDC2_OFFSET
1653 1687331366U, // LDC2_OPTION
1654 1687331366U, // LDC2_POST
1655 1754440230U, // LDC2_PRE
1656 1344843610U, // LDCL_OFFSET
1657 1344843610U, // LDCL_OPTION
1658 1344843610U, // LDCL_POST
1659 1344843610U, // LDCL_PRE
1660 1344843022U, // LDC_OFFSET
1661 1344843022U, // LDC_OPTION
1662 1344843022U, // LDC_POST
1663 1344843022U, // LDC_PRE
1664 2730724U, // LDMDA
1665 942172900U, // LDMDA_UPD
1666 2730979U, // LDMDB
1667 942173155U, // LDMDB_UPD
1668 2732107U, // LDMIA
1669 942174283U, // LDMIA_UPD
1670 2730998U, // LDMIB
1671 942173174U, // LDMIB_UPD
1672 2675360U, // LDRBT_POST_IMM
1673 2675360U, // LDRBT_POST_REG
1674 2673786U, // LDRB_POST_IMM
1675 2673786U, // LDRB_POST_REG
1676 2665594U, // LDRB_PRE_IMM
1677 2673786U, // LDRB_PRE_REG
1678 2681978U, // LDRBi12
1679 2665594U, // LDRBrs
1680 2674068U, // LDRD
1681 2755988U, // LDRD_POST
1682 2755988U, // LDRD_PRE
1683 2651455U, // LDREX
1684 2649334U, // LDREXB
1685 1546153401U, // LDREXD
1686 2649830U, // LDREXH
1687 2666112U, // LDRH
1688 2667203U, // LDRHTi
1689 2675395U, // LDRHTr
1690 2674304U, // LDRH_POST
1691 2674304U, // LDRH_PRE
1692 2665613U, // LDRSB
1693 2667180U, // LDRSBTi
1694 2675372U, // LDRSBTr
1695 2673805U, // LDRSB_POST
1696 2673805U, // LDRSB_PRE
1697 2666151U, // LDRSH
1698 2667215U, // LDRSHTi
1699 2675407U, // LDRSHTr
1700 2674343U, // LDRSH_POST
1701 2674343U, // LDRSH_PRE
1702 2675554U, // LDRT_POST_IMM
1703 2675554U, // LDRT_POST_REG
1704 2675110U, // LDR_POST_IMM
1705 2675110U, // LDR_POST_REG
1706 2666918U, // LDR_PRE_IMM
1707 2675110U, // LDR_PRE_REG
1708 2683302U, // LDRcp
1709 2683302U, // LDRi12
1710 2666918U, // LDRrs
1711 1344934301U, // MCR
1712 879403589U, // MCR2
1713 1344852440U, // MCRR
1714 879403595U, // MCRR2
1715 2689828U, // MLA
1716 2667053U, // MLS
1717 10081355U, // MOVPCLR
1718 2683821U, // MOVTi16
1719 2659403U, // MOVi
1720 2651250U, // MOVi16
1721 2659403U, // MOVr
1722 2659403U, // MOVr_TC
1723 2634827U, // MOVsi
1724 2692171U, // MOVsr
1725 1143606565U, // MRC
1726 3793452U, // MRC2
1727 1814613289U, // MRRC
1728 205362U, // MRRC2
1729 2732634U, // MRS
1730 2650714U, // MRSbanked
1731 2732634U, // MRSsys
1732 1881698798U, // MSR
1733 1948807662U, // MSRbanked
1734 1881698798U, // MSRi
1735 2633774U, // MUL
1736 2674699U, // MVE_ASRLi
1737 2674699U, // MVE_ASRLr
1738 942752741U, // MVE_DLSTP_16
1739 942751988U, // MVE_DLSTP_32
1740 942752350U, // MVE_DLSTP_64
1741 942753400U, // MVE_DLSTP_8
1742 1210700109U, // MVE_LCTP
1743 10577828U, // MVE_LETP
1744 2674646U, // MVE_LSLLi
1745 2674646U, // MVE_LSLLr
1746 2674704U, // MVE_LSRL
1747 942207402U, // MVE_SQRSHR
1748 2756597U, // MVE_SQRSHRL
1749 942206849U, // MVE_SQSHL
1750 2674618U, // MVE_SQSHLL
1751 942207409U, // MVE_SRSHR
1752 2674685U, // MVE_SRSHRL
1753 942206867U, // MVE_UQRSHL
1754 2756552U, // MVE_UQRSHLL
1755 942206855U, // MVE_UQSHL
1756 2674625U, // MVE_UQSHLL
1757 942207415U, // MVE_URSHR
1758 2674692U, // MVE_URSHRL
1759 11154380U, // MVE_VABAVs16
1760 11678668U, // MVE_VABAVs32
1761 12202956U, // MVE_VABAVs8
1762 12727244U, // MVE_VABAVu16
1763 13251532U, // MVE_VABAVu32
1764 13775820U, // MVE_VABAVu8
1765 8015174U, // MVE_VABDf16
1766 8539462U, // MVE_VABDf32
1767 11160902U, // MVE_VABDs16
1768 11685190U, // MVE_VABDs32
1769 12209478U, // MVE_VABDs8
1770 12733766U, // MVE_VABDu16
1771 13258054U, // MVE_VABDu32
1772 13782342U, // MVE_VABDu8
1773 8081948U, // MVE_VABSf16
1774 8606236U, // MVE_VABSf32
1775 11227676U, // MVE_VABSs16
1776 11751964U, // MVE_VABSs32
1777 12276252U, // MVE_VABSs8
1778 14314761U, // MVE_VADC
1779 14298874U, // MVE_VADCI
1780 11692963U, // MVE_VADDLVs32acc
1781 11686957U, // MVE_VADDLVs32no_acc
1782 13265827U, // MVE_VADDLVu32acc
1783 13259821U, // MVE_VADDLVu32no_acc
1784 11160476U, // MVE_VADDVs16acc
1785 11228180U, // MVE_VADDVs16no_acc
1786 11684764U, // MVE_VADDVs32acc
1787 11752468U, // MVE_VADDVs32no_acc
1788 12209052U, // MVE_VADDVs8acc
1789 12276756U, // MVE_VADDVs8no_acc
1790 12733340U, // MVE_VADDVu16acc
1791 12801044U, // MVE_VADDVu16no_acc
1792 13257628U, // MVE_VADDVu32acc
1793 13325332U, // MVE_VADDVu32no_acc
1794 13781916U, // MVE_VADDVu8acc
1795 13849620U, // MVE_VADDVu8no_acc
1796 8015223U, // MVE_VADD_qr_f16
1797 8539511U, // MVE_VADD_qr_f32
1798 14830967U, // MVE_VADD_qr_i16
1799 14306679U, // MVE_VADD_qr_i32
1800 15355255U, // MVE_VADD_qr_i8
1801 8015223U, // MVE_VADDf16
1802 8539511U, // MVE_VADDf32
1803 14830967U, // MVE_VADDi16
1804 14306679U, // MVE_VADDi32
1805 15355255U, // MVE_VADDi8
1806 2772366U, // MVE_VAND
1807 2772246U, // MVE_VBIC
1808 14830870U, // MVE_VBICimmi16
1809 14306582U, // MVE_VBICimmi32
1810 676338U, // MVE_VBRSR16
1811 1200626U, // MVE_VBRSR32
1812 1724914U, // MVE_VBRSR8
1813 8006994U, // MVE_VCADDf16
1814 8531282U, // MVE_VCADDf32
1815 14822738U, // MVE_VCADDi16
1816 14298450U, // MVE_VCADDi32
1817 15347026U, // MVE_VCADDi8
1818 11227686U, // MVE_VCLSs16
1819 11751974U, // MVE_VCLSs32
1820 12276262U, // MVE_VCLSs8
1821 14898675U, // MVE_VCLZs16
1822 14374387U, // MVE_VCLZs32
1823 15422963U, // MVE_VCLZs8
1824 8022818U, // MVE_VCMLAf16
1825 8547106U, // MVE_VCMLAf32
1826 2021273873U, // MVE_VCMPf16
1827 2021273873U, // MVE_VCMPf16r
1828 2021798161U, // MVE_VCMPf32
1829 2021798161U, // MVE_VCMPf32r
1830 2028089617U, // MVE_VCMPi16
1831 2028089617U, // MVE_VCMPi16r
1832 2027565329U, // MVE_VCMPi32
1833 2027565329U, // MVE_VCMPi32r
1834 2028613905U, // MVE_VCMPi8
1835 2028613905U, // MVE_VCMPi8r
1836 2024419601U, // MVE_VCMPs16
1837 2024419601U, // MVE_VCMPs16r
1838 2024943889U, // MVE_VCMPs32
1839 2024943889U, // MVE_VCMPs32r
1840 2025468177U, // MVE_VCMPs8
1841 2025468177U, // MVE_VCMPs8r
1842 2025992465U, // MVE_VCMPu16
1843 2025992465U, // MVE_VCMPu16r
1844 2026516753U, // MVE_VCMPu32
1845 2026516753U, // MVE_VCMPu32r
1846 2027041041U, // MVE_VCMPu8
1847 2027041041U, // MVE_VCMPu8r
1848 8007724U, // MVE_VCMULf16
1849 8532012U, // MVE_VCMULf32
1850 940265810U, // MVE_VCTP16
1851 940790098U, // MVE_VCTP32
1852 955470162U, // MVE_VCTP64
1853 941314386U, // MVE_VCTP8
1854 888818867U, // MVE_VCVTf16f32bh
1855 888820630U, // MVE_VCVTf16f32th
1856 1291998120U, // MVE_VCVTf16s16_fix
1857 1224954792U, // MVE_VCVTf16s16n
1858 1292522408U, // MVE_VCVTf16u16_fix
1859 1225479080U, // MVE_VCVTf16u16n
1860 18042035U, // MVE_VCVTf32f16bh
1861 18043798U, // MVE_VCVTf32f16th
1862 1293570984U, // MVE_VCVTf32s32_fix
1863 1226527656U, // MVE_VCVTf32s32n
1864 1294095272U, // MVE_VCVTf32u32_fix
1865 1227051944U, // MVE_VCVTf32u32n
1866 1294619560U, // MVE_VCVTs16f16_fix
1867 1227574128U, // MVE_VCVTs16f16a
1868 1227575410U, // MVE_VCVTs16f16m
1869 1227575506U, // MVE_VCVTs16f16n
1870 1227575646U, // MVE_VCVTs16f16p
1871 1227576232U, // MVE_VCVTs16f16z
1872 1295143848U, // MVE_VCVTs32f32_fix
1873 1228098416U, // MVE_VCVTs32f32a
1874 1228099698U, // MVE_VCVTs32f32m
1875 1228099794U, // MVE_VCVTs32f32n
1876 1228099934U, // MVE_VCVTs32f32p
1877 1228100520U, // MVE_VCVTs32f32z
1878 1295668136U, // MVE_VCVTu16f16_fix
1879 1228622704U, // MVE_VCVTu16f16a
1880 1228623986U, // MVE_VCVTu16f16m
1881 1228624082U, // MVE_VCVTu16f16n
1882 1228624222U, // MVE_VCVTu16f16p
1883 1228624808U, // MVE_VCVTu16f16z
1884 1296192424U, // MVE_VCVTu32f32_fix
1885 1229146992U, // MVE_VCVTu32f32a
1886 1229148274U, // MVE_VCVTu32f32m
1887 1229148370U, // MVE_VCVTu32f32n
1888 1229148510U, // MVE_VCVTu32f32p
1889 1229149096U, // MVE_VCVTu32f32z
1890 12726628U, // MVE_VDDUPu16
1891 13250916U, // MVE_VDDUPu32
1892 13775204U, // MVE_VDDUPu8
1893 741744U, // MVE_VDUP16
1894 1266032U, // MVE_VDUP32
1895 1790320U, // MVE_VDUP8
1896 12743029U, // MVE_VDWDUPu16
1897 13267317U, // MVE_VDWDUPu32
1898 13791605U, // MVE_VDWDUPu8
1899 2773455U, // MVE_VEOR
1900 8008208U, // MVE_VFMA_qr_Sf16
1901 8532496U, // MVE_VFMA_qr_Sf32
1902 8006457U, // MVE_VFMA_qr_f16
1903 8530745U, // MVE_VFMA_qr_f32
1904 8006457U, // MVE_VFMAf16
1905 8530745U, // MVE_VFMAf32
1906 8008252U, // MVE_VFMSf16
1907 8532540U, // MVE_VFMSf32
1908 11160933U, // MVE_VHADD_qr_s16
1909 11685221U, // MVE_VHADD_qr_s32
1910 12209509U, // MVE_VHADD_qr_s8
1911 12733797U, // MVE_VHADD_qr_u16
1912 13258085U, // MVE_VHADD_qr_u32
1913 13782373U, // MVE_VHADD_qr_u8
1914 11160933U, // MVE_VHADDs16
1915 11685221U, // MVE_VHADDs32
1916 12209509U, // MVE_VHADDs8
1917 12733797U, // MVE_VHADDu16
1918 13258085U, // MVE_VHADDu32
1919 13782373U, // MVE_VHADDu8
1920 11152715U, // MVE_VHCADDs16
1921 11677003U, // MVE_VHCADDs32
1922 12201291U, // MVE_VHCADDs8
1923 11160777U, // MVE_VHSUB_qr_s16
1924 11685065U, // MVE_VHSUB_qr_s32
1925 12209353U, // MVE_VHSUB_qr_s8
1926 12733641U, // MVE_VHSUB_qr_u16
1927 13257929U, // MVE_VHSUB_qr_u32
1928 13782217U, // MVE_VHSUB_qr_u8
1929 11160777U, // MVE_VHSUBs16
1930 11685065U, // MVE_VHSUBs32
1931 12209353U, // MVE_VHSUBs8
1932 12733641U, // MVE_VHSUBu16
1933 13257929U, // MVE_VHSUBu32
1934 13782217U, // MVE_VHSUBu8
1935 12726634U, // MVE_VIDUPu16
1936 13250922U, // MVE_VIDUPu32
1937 13775210U, // MVE_VIDUPu8
1938 12743036U, // MVE_VIWDUPu16
1939 13267324U, // MVE_VIWDUPu32
1940 13791612U, // MVE_VIWDUPu8
1941 21717869U, // MVE_VLD20_16
1942 22242157U, // MVE_VLD20_16_wb
1943 21716999U, // MVE_VLD20_32
1944 22241287U, // MVE_VLD20_32_wb
1945 21718505U, // MVE_VLD20_8
1946 22242793U, // MVE_VLD20_8_wb
1947 21717909U, // MVE_VLD21_16
1948 22242197U, // MVE_VLD21_16_wb
1949 21717065U, // MVE_VLD21_32
1950 22241353U, // MVE_VLD21_32_wb
1951 21718541U, // MVE_VLD21_8
1952 22242829U, // MVE_VLD21_8_wb
1953 21726081U, // MVE_VLD40_16
1954 22250369U, // MVE_VLD40_16_wb
1955 21725211U, // MVE_VLD40_32
1956 22249499U, // MVE_VLD40_32_wb
1957 21726715U, // MVE_VLD40_8
1958 22251003U, // MVE_VLD40_8_wb
1959 21726121U, // MVE_VLD41_16
1960 22250409U, // MVE_VLD41_16_wb
1961 21725277U, // MVE_VLD41_32
1962 22249565U, // MVE_VLD41_32_wb
1963 21726751U, // MVE_VLD41_8
1964 22251039U, // MVE_VLD41_8_wb
1965 21726141U, // MVE_VLD42_16
1966 22250429U, // MVE_VLD42_16_wb
1967 21725323U, // MVE_VLD42_32
1968 22249611U, // MVE_VLD42_32_wb
1969 21726769U, // MVE_VLD42_8
1970 22251057U, // MVE_VLD42_8_wb
1971 21726161U, // MVE_VLD43_16
1972 22250449U, // MVE_VLD43_16_wb
1973 21725356U, // MVE_VLD43_32
1974 22249644U, // MVE_VLD43_32_wb
1975 21726787U, // MVE_VLD43_8
1976 22251075U, // MVE_VLD43_8_wb
1977 11160697U, // MVE_VLDRBS16
1978 950676601U, // MVE_VLDRBS16_post
1979 950676601U, // MVE_VLDRBS16_pre
1980 11160697U, // MVE_VLDRBS16_rq
1981 11684985U, // MVE_VLDRBS32
1982 951200889U, // MVE_VLDRBS32_post
1983 951200889U, // MVE_VLDRBS32_pre
1984 11684985U, // MVE_VLDRBS32_rq
1985 12733561U, // MVE_VLDRBU16
1986 952249465U, // MVE_VLDRBU16_post
1987 952249465U, // MVE_VLDRBU16_pre
1988 12733561U, // MVE_VLDRBU16_rq
1989 13257849U, // MVE_VLDRBU32
1990 952773753U, // MVE_VLDRBU32_post
1991 952773753U, // MVE_VLDRBU32_pre
1992 13257849U, // MVE_VLDRBU32_rq
1993 13782137U, // MVE_VLDRBU8
1994 953298041U, // MVE_VLDRBU8_post
1995 953298041U, // MVE_VLDRBU8_pre
1996 13782137U, // MVE_VLDRBU8_rq
1997 22695315U, // MVE_VLDRDU64_qi
1998 962211219U, // MVE_VLDRDU64_qi_pre
1999 22695315U, // MVE_VLDRDU64_rq
2000 22695315U, // MVE_VLDRDU64_rq_u
2001 11685503U, // MVE_VLDRHS32
2002 951201407U, // MVE_VLDRHS32_post
2003 951201407U, // MVE_VLDRHS32_pre
2004 11685503U, // MVE_VLDRHS32_rq
2005 11685503U, // MVE_VLDRHS32_rq_u
2006 12734079U, // MVE_VLDRHU16
2007 952249983U, // MVE_VLDRHU16_post
2008 952249983U, // MVE_VLDRHU16_pre
2009 12734079U, // MVE_VLDRHU16_rq
2010 12734079U, // MVE_VLDRHU16_rq_u
2011 13258367U, // MVE_VLDRHU32
2012 952774271U, // MVE_VLDRHU32_post
2013 952774271U, // MVE_VLDRHU32_pre
2014 13258367U, // MVE_VLDRHU32_rq
2015 13258367U, // MVE_VLDRHU32_rq_u
2016 13259878U, // MVE_VLDRWU32
2017 952775782U, // MVE_VLDRWU32_post
2018 952775782U, // MVE_VLDRWU32_pre
2019 13259878U, // MVE_VLDRWU32_qi
2020 952775782U, // MVE_VLDRWU32_qi_pre
2021 13259878U, // MVE_VLDRWU32_rq
2022 13259878U, // MVE_VLDRWU32_rq_u
2023 950686733U, // MVE_VMAXAVs16
2024 951211021U, // MVE_VMAXAVs32
2025 951735309U, // MVE_VMAXAVs8
2026 11160491U, // MVE_VMAXAs16
2027 11684779U, // MVE_VMAXAs32
2028 12209067U, // MVE_VMAXAs8
2029 947540989U, // MVE_VMAXNMAVf16
2030 948065277U, // MVE_VMAXNMAVf32
2031 8014668U, // MVE_VMAXNMAf16
2032 8538956U, // MVE_VMAXNMAf32
2033 947541052U, // MVE_VMAXNMVf16
2034 948065340U, // MVE_VMAXNMVf32
2035 8015958U, // MVE_VMAXNMf16
2036 8540246U, // MVE_VMAXNMf32
2037 950686799U, // MVE_VMAXVs16
2038 951211087U, // MVE_VMAXVs32
2039 951735375U, // MVE_VMAXVs8
2040 952259663U, // MVE_VMAXVu16
2041 952783951U, // MVE_VMAXVu32
2042 953308239U, // MVE_VMAXVu8
2043 11162791U, // MVE_VMAXs16
2044 11687079U, // MVE_VMAXs32
2045 12211367U, // MVE_VMAXs8
2046 12735655U, // MVE_VMAXu16
2047 13259943U, // MVE_VMAXu32
2048 13784231U, // MVE_VMAXu8
2049 950686726U, // MVE_VMINAVs16
2050 951211014U, // MVE_VMINAVs32
2051 951735302U, // MVE_VMINAVs8
2052 11160404U, // MVE_VMINAs16
2053 11684692U, // MVE_VMINAs32
2054 12208980U, // MVE_VMINAs8
2055 947540980U, // MVE_VMINNMAVf16
2056 948065268U, // MVE_VMINNMAVf32
2057 8014660U, // MVE_VMINNMAf16
2058 8538948U, // MVE_VMINNMAf32
2059 947541044U, // MVE_VMINNMVf16
2060 948065332U, // MVE_VMINNMVf32
2061 8015951U, // MVE_VMINNMf16
2062 8540239U, // MVE_VMINNMf32
2063 950686788U, // MVE_VMINVs16
2064 951211076U, // MVE_VMINVs32
2065 951735364U, // MVE_VMINVs8
2066 952259652U, // MVE_VMINVu16
2067 952783940U, // MVE_VMINVu32
2068 953308228U, // MVE_VMINVu8
2069 11161756U, // MVE_VMINs16
2070 11686044U, // MVE_VMINs32
2071 12210332U, // MVE_VMINs8
2072 12734620U, // MVE_VMINu16
2073 13258908U, // MVE_VMINu32
2074 13783196U, // MVE_VMINu8
2075 11152246U, // MVE_VMLADAVas16
2076 11676534U, // MVE_VMLADAVas32
2077 12200822U, // MVE_VMLADAVas8
2078 12725110U, // MVE_VMLADAVau16
2079 13249398U, // MVE_VMLADAVau32
2080 13773686U, // MVE_VMLADAVau8
2081 11154632U, // MVE_VMLADAVaxs16
2082 11678920U, // MVE_VMLADAVaxs32
2083 12203208U, // MVE_VMLADAVaxs8
2084 11162578U, // MVE_VMLADAVs16
2085 11686866U, // MVE_VMLADAVs32
2086 12211154U, // MVE_VMLADAVs8
2087 12735442U, // MVE_VMLADAVu16
2088 13259730U, // MVE_VMLADAVu32
2089 13784018U, // MVE_VMLADAVu8
2090 11163085U, // MVE_VMLADAVxs16
2091 11687373U, // MVE_VMLADAVxs32
2092 12211661U, // MVE_VMLADAVxs8
2093 11176831U, // MVE_VMLALDAVas16
2094 11701119U, // MVE_VMLALDAVas32
2095 12749695U, // MVE_VMLALDAVau16
2096 13273983U, // MVE_VMLALDAVau32
2097 11179218U, // MVE_VMLALDAVaxs16
2098 11703506U, // MVE_VMLALDAVaxs32
2099 11154394U, // MVE_VMLALDAVs16
2100 11678682U, // MVE_VMLALDAVs32
2101 12727258U, // MVE_VMLALDAVu16
2102 13251546U, // MVE_VMLALDAVu32
2103 11154902U, // MVE_VMLALDAVxs16
2104 11679190U, // MVE_VMLALDAVxs32
2105 14823946U, // MVE_VMLAS_qr_i16
2106 14299658U, // MVE_VMLAS_qr_i32
2107 15348234U, // MVE_VMLAS_qr_i8
2108 14822196U, // MVE_VMLA_qr_i16
2109 14297908U, // MVE_VMLA_qr_i32
2110 15346484U, // MVE_VMLA_qr_i8
2111 11152275U, // MVE_VMLSDAVas16
2112 11676563U, // MVE_VMLSDAVas32
2113 12200851U, // MVE_VMLSDAVas8
2114 11154664U, // MVE_VMLSDAVaxs16
2115 11678952U, // MVE_VMLSDAVaxs32
2116 12203240U, // MVE_VMLSDAVaxs8
2117 11162604U, // MVE_VMLSDAVs16
2118 11686892U, // MVE_VMLSDAVs32
2119 12211180U, // MVE_VMLSDAVs8
2120 11163114U, // MVE_VMLSDAVxs16
2121 11687402U, // MVE_VMLSDAVxs32
2122 12211690U, // MVE_VMLSDAVxs8
2123 11176841U, // MVE_VMLSLDAVas16
2124 11701129U, // MVE_VMLSLDAVas32
2125 11179229U, // MVE_VMLSLDAVaxs16
2126 11703517U, // MVE_VMLSLDAVaxs32
2127 11154403U, // MVE_VMLSLDAVs16
2128 11678691U, // MVE_VMLSLDAVs32
2129 11154912U, // MVE_VMLSLDAVxs16
2130 11679200U, // MVE_VMLSLDAVxs32
2131 11226142U, // MVE_VMOVLs16bh
2132 11227900U, // MVE_VMOVLs16th
2133 12274718U, // MVE_VMOVLs8bh
2134 12276476U, // MVE_VMOVLs8th
2135 12799006U, // MVE_VMOVLu16bh
2136 12800764U, // MVE_VMOVLu16th
2137 13847582U, // MVE_VMOVLu8bh
2138 13849340U, // MVE_VMOVLu8th
2139 14830701U, // MVE_VMOVNi16bh
2140 14832465U, // MVE_VMOVNi16th
2141 14306413U, // MVE_VMOVNi32bh
2142 14308177U, // MVE_VMOVNi32th
2143 1111114U, // MVE_VMOV_from_lane_32
2144 11072586U, // MVE_VMOV_from_lane_s16
2145 12121162U, // MVE_VMOV_from_lane_s8
2146 12645450U, // MVE_VMOV_from_lane_u16
2147 13694026U, // MVE_VMOV_from_lane_u8
2148 2757706U, // MVE_VMOV_q_rr
2149 2675786U, // MVE_VMOV_rr_q
2150 570442U, // MVE_VMOV_to_lane_16
2151 1094730U, // MVE_VMOV_to_lane_32
2152 1619018U, // MVE_VMOV_to_lane_8
2153 8606794U, // MVE_VMOVimmf32
2154 14898250U, // MVE_VMOVimmi16
2155 14373962U, // MVE_VMOVimmi32
2156 2103661642U, // MVE_VMOVimmi64
2157 15422538U, // MVE_VMOVimmi8
2158 11161209U, // MVE_VMULHs16
2159 11685497U, // MVE_VMULHs32
2160 12209785U, // MVE_VMULHs8
2161 12734073U, // MVE_VMULHu16
2162 13258361U, // MVE_VMULHu32
2163 13782649U, // MVE_VMULHu8
2164 23743506U, // MVE_VMULLBp16
2165 24267794U, // MVE_VMULLBp8
2166 11160594U, // MVE_VMULLBs16
2167 11684882U, // MVE_VMULLBs32
2168 12209170U, // MVE_VMULLBs8
2169 12733458U, // MVE_VMULLBu16
2170 13257746U, // MVE_VMULLBu32
2171 13782034U, // MVE_VMULLBu8
2172 23745269U, // MVE_VMULLTp16
2173 24269557U, // MVE_VMULLTp8
2174 11162357U, // MVE_VMULLTs16
2175 11686645U, // MVE_VMULLTs32
2176 12210933U, // MVE_VMULLTs8
2177 12735221U, // MVE_VMULLTu16
2178 13259509U, // MVE_VMULLTu32
2179 13783797U, // MVE_VMULLTu8
2180 8015934U, // MVE_VMUL_qr_f16
2181 8540222U, // MVE_VMUL_qr_f32
2182 14831678U, // MVE_VMUL_qr_i16
2183 14307390U, // MVE_VMUL_qr_i32
2184 15355966U, // MVE_VMUL_qr_i8
2185 8015934U, // MVE_VMULf16
2186 8540222U, // MVE_VMULf32
2187 14831678U, // MVE_VMULi16
2188 14307390U, // MVE_VMULi32
2189 15355966U, // MVE_VMULi8
2190 2838769U, // MVE_VMVN
2191 14897393U, // MVE_VMVNimmi16
2192 14373105U, // MVE_VMVNimmi32
2193 8080899U, // MVE_VNEGf16
2194 8605187U, // MVE_VNEGf32
2195 11226627U, // MVE_VNEGs16
2196 11750915U, // MVE_VNEGs32
2197 12275203U, // MVE_VNEGs8
2198 2773185U, // MVE_VORN
2199 2773469U, // MVE_VORR
2200 14832093U, // MVE_VORRimmi16
2201 14307805U, // MVE_VORRimmi32
2202 1210798936U, // MVE_VPNOT
2203 2772855U, // MVE_VPSEL
2204 1210823538U, // MVE_VPST
2205 2028712798U, // MVE_VPTv16i8
2206 2028712798U, // MVE_VPTv16i8r
2207 2025567070U, // MVE_VPTv16s8
2208 2025567070U, // MVE_VPTv16s8r
2209 2027139934U, // MVE_VPTv16u8
2210 2027139934U, // MVE_VPTv16u8r
2211 2021897054U, // MVE_VPTv4f32
2212 2021897054U, // MVE_VPTv4f32r
2213 2027664222U, // MVE_VPTv4i32
2214 2027664222U, // MVE_VPTv4i32r
2215 2025042782U, // MVE_VPTv4s32
2216 2025042782U, // MVE_VPTv4s32r
2217 2026615646U, // MVE_VPTv4u32
2218 2026615646U, // MVE_VPTv4u32r
2219 2021372766U, // MVE_VPTv8f16
2220 2021372766U, // MVE_VPTv8f16r
2221 2028188510U, // MVE_VPTv8i16
2222 2028188510U, // MVE_VPTv8i16r
2223 2024518494U, // MVE_VPTv8s16
2224 2024518494U, // MVE_VPTv8s16r
2225 2026091358U, // MVE_VPTv8u16
2226 2026091358U, // MVE_VPTv8u16r
2227 11227670U, // MVE_VQABSs16
2228 11751958U, // MVE_VQABSs32
2229 12276246U, // MVE_VQABSs8
2230 11160945U, // MVE_VQADD_qr_s16
2231 11685233U, // MVE_VQADD_qr_s32
2232 12209521U, // MVE_VQADD_qr_s8
2233 12733809U, // MVE_VQADD_qr_u16
2234 13258097U, // MVE_VQADD_qr_u32
2235 13782385U, // MVE_VQADD_qr_u8
2236 11160945U, // MVE_VQADDs16
2237 11685233U, // MVE_VQADDs32
2238 12209521U, // MVE_VQADDs8
2239 12733809U, // MVE_VQADDu16
2240 13258097U, // MVE_VQADDu32
2241 13782385U, // MVE_VQADDu8
2242 11154779U, // MVE_VQDMLADHXs16
2243 11679067U, // MVE_VQDMLADHXs32
2244 12203355U, // MVE_VQDMLADHXs8
2245 11152950U, // MVE_VQDMLADHs16
2246 11677238U, // MVE_VQDMLADHs32
2247 12201526U, // MVE_VQDMLADHs8
2248 11152917U, // MVE_VQDMLAH_qrs16
2249 11677205U, // MVE_VQDMLAH_qrs32
2250 12201493U, // MVE_VQDMLAH_qrs8
2251 11153035U, // MVE_VQDMLASH_qrs16
2252 11677323U, // MVE_VQDMLASH_qrs32
2253 12201611U, // MVE_VQDMLASH_qrs8
2254 11154800U, // MVE_VQDMLSDHXs16
2255 11679088U, // MVE_VQDMLSDHXs32
2256 12203376U, // MVE_VQDMLSDHXs8
2257 11152969U, // MVE_VQDMLSDHs16
2258 11677257U, // MVE_VQDMLSDHs32
2259 12201545U, // MVE_VQDMLSDHs8
2260 11161185U, // MVE_VQDMULH_qr_s16
2261 11685473U, // MVE_VQDMULH_qr_s32
2262 12209761U, // MVE_VQDMULH_qr_s8
2263 11161185U, // MVE_VQDMULHi16
2264 11685473U, // MVE_VQDMULHi32
2265 12209761U, // MVE_VQDMULHi8
2266 11160585U, // MVE_VQDMULL_qr_s16bh
2267 11162348U, // MVE_VQDMULL_qr_s16th
2268 11684873U, // MVE_VQDMULL_qr_s32bh
2269 11686636U, // MVE_VQDMULL_qr_s32th
2270 11160585U, // MVE_VQDMULLs16bh
2271 11162348U, // MVE_VQDMULLs16th
2272 11684873U, // MVE_VQDMULLs32bh
2273 11686636U, // MVE_VQDMULLs32th
2274 11160677U, // MVE_VQMOVNs16bh
2275 11162441U, // MVE_VQMOVNs16th
2276 11684965U, // MVE_VQMOVNs32bh
2277 11686729U, // MVE_VQMOVNs32th
2278 12733541U, // MVE_VQMOVNu16bh
2279 12735305U, // MVE_VQMOVNu16th
2280 13257829U, // MVE_VQMOVNu32bh
2281 13259593U, // MVE_VQMOVNu32th
2282 11160668U, // MVE_VQMOVUNs16bh
2283 11162432U, // MVE_VQMOVUNs16th
2284 11684956U, // MVE_VQMOVUNs32bh
2285 11686720U, // MVE_VQMOVUNs32th
2286 11226621U, // MVE_VQNEGs16
2287 11750909U, // MVE_VQNEGs32
2288 12275197U, // MVE_VQNEGs8
2289 11154789U, // MVE_VQRDMLADHXs16
2290 11679077U, // MVE_VQRDMLADHXs32
2291 12203365U, // MVE_VQRDMLADHXs8
2292 11152959U, // MVE_VQRDMLADHs16
2293 11677247U, // MVE_VQRDMLADHs32
2294 12201535U, // MVE_VQRDMLADHs8
2295 11152925U, // MVE_VQRDMLAH_qrs16
2296 11677213U, // MVE_VQRDMLAH_qrs32
2297 12201501U, // MVE_VQRDMLAH_qrs8
2298 11153044U, // MVE_VQRDMLASH_qrs16
2299 11677332U, // MVE_VQRDMLASH_qrs32
2300 12201620U, // MVE_VQRDMLASH_qrs8
2301 11154810U, // MVE_VQRDMLSDHXs16
2302 11679098U, // MVE_VQRDMLSDHXs32
2303 12203386U, // MVE_VQRDMLSDHXs8
2304 11152978U, // MVE_VQRDMLSDHs16
2305 11677266U, // MVE_VQRDMLSDHs32
2306 12201554U, // MVE_VQRDMLSDHs8
2307 11161193U, // MVE_VQRDMULH_qr_s16
2308 11685481U, // MVE_VQRDMULH_qr_s32
2309 12209769U, // MVE_VQRDMULH_qr_s8
2310 11161193U, // MVE_VQRDMULHi16
2311 11685481U, // MVE_VQRDMULHi32
2312 12209769U, // MVE_VQRDMULHi8
2313 11161498U, // MVE_VQRSHL_by_vecs16
2314 11685786U, // MVE_VQRSHL_by_vecs32
2315 12210074U, // MVE_VQRSHL_by_vecs8
2316 12734362U, // MVE_VQRSHL_by_vecu16
2317 13258650U, // MVE_VQRSHL_by_vecu32
2318 13782938U, // MVE_VQRSHL_by_vecu8
2319 11161498U, // MVE_VQRSHL_qrs16
2320 11685786U, // MVE_VQRSHL_qrs32
2321 12210074U, // MVE_VQRSHL_qrs8
2322 12734362U, // MVE_VQRSHL_qru16
2323 13258650U, // MVE_VQRSHL_qru32
2324 13782938U, // MVE_VQRSHL_qru8
2325 11152433U, // MVE_VQRSHRNbhs16
2326 11676721U, // MVE_VQRSHRNbhs32
2327 12725297U, // MVE_VQRSHRNbhu16
2328 13249585U, // MVE_VQRSHRNbhu32
2329 11154197U, // MVE_VQRSHRNths16
2330 11678485U, // MVE_VQRSHRNths32
2331 12727061U, // MVE_VQRSHRNthu16
2332 13251349U, // MVE_VQRSHRNthu32
2333 11152466U, // MVE_VQRSHRUNs16bh
2334 11154230U, // MVE_VQRSHRUNs16th
2335 11676754U, // MVE_VQRSHRUNs32bh
2336 11678518U, // MVE_VQRSHRUNs32th
2337 11162565U, // MVE_VQSHLU_imms16
2338 11686853U, // MVE_VQSHLU_imms32
2339 12211141U, // MVE_VQSHLU_imms8
2340 11161485U, // MVE_VQSHL_by_vecs16
2341 11685773U, // MVE_VQSHL_by_vecs32
2342 12210061U, // MVE_VQSHL_by_vecs8
2343 12734349U, // MVE_VQSHL_by_vecu16
2344 13258637U, // MVE_VQSHL_by_vecu32
2345 13782925U, // MVE_VQSHL_by_vecu8
2346 11161485U, // MVE_VQSHL_qrs16
2347 11685773U, // MVE_VQSHL_qrs32
2348 12210061U, // MVE_VQSHL_qrs8
2349 12734349U, // MVE_VQSHL_qru16
2350 13258637U, // MVE_VQSHL_qru32
2351 13782925U, // MVE_VQSHL_qru8
2352 11161485U, // MVE_VQSHLimms16
2353 11685773U, // MVE_VQSHLimms32
2354 12210061U, // MVE_VQSHLimms8
2355 12734349U, // MVE_VQSHLimmu16
2356 13258637U, // MVE_VQSHLimmu32
2357 13782925U, // MVE_VQSHLimmu8
2358 11152425U, // MVE_VQSHRNbhs16
2359 11676713U, // MVE_VQSHRNbhs32
2360 12725289U, // MVE_VQSHRNbhu16
2361 13249577U, // MVE_VQSHRNbhu32
2362 11154189U, // MVE_VQSHRNths16
2363 11678477U, // MVE_VQSHRNths32
2364 12727053U, // MVE_VQSHRNthu16
2365 13251341U, // MVE_VQSHRNthu32
2366 11152457U, // MVE_VQSHRUNs16bh
2367 11154221U, // MVE_VQSHRUNs16th
2368 11676745U, // MVE_VQSHRUNs32bh
2369 11678509U, // MVE_VQSHRUNs32th
2370 11160783U, // MVE_VQSUB_qr_s16
2371 11685071U, // MVE_VQSUB_qr_s32
2372 12209359U, // MVE_VQSUB_qr_s8
2373 12733647U, // MVE_VQSUB_qr_u16
2374 13257935U, // MVE_VQSUB_qr_u32
2375 13782223U, // MVE_VQSUB_qr_u8
2376 11160783U, // MVE_VQSUBs16
2377 11685071U, // MVE_VQSUBs32
2378 12209359U, // MVE_VQSUBs8
2379 12733647U, // MVE_VQSUBu16
2380 13257935U, // MVE_VQSUBu32
2381 13782223U, // MVE_VQSUBu8
2382 1788408U, // MVE_VREV16_8
2383 739609U, // MVE_VREV32_16
2384 1788185U, // MVE_VREV32_8
2385 739695U, // MVE_VREV64_16
2386 1263983U, // MVE_VREV64_32
2387 1788271U, // MVE_VREV64_8
2388 11160926U, // MVE_VRHADDs16
2389 11685214U, // MVE_VRHADDs32
2390 12209502U, // MVE_VRHADDs8
2391 12733790U, // MVE_VRHADDu16
2392 13258078U, // MVE_VRHADDu32
2393 13782366U, // MVE_VRHADDu8
2394 8080229U, // MVE_VRINTf16A
2395 8081509U, // MVE_VRINTf16M
2396 8081611U, // MVE_VRINTf16N
2397 8081751U, // MVE_VRINTf16P
2398 8082886U, // MVE_VRINTf16X
2399 8082936U, // MVE_VRINTf16Z
2400 8604517U, // MVE_VRINTf32A
2401 8605797U, // MVE_VRINTf32M
2402 8605899U, // MVE_VRINTf32N
2403 8606039U, // MVE_VRINTf32P
2404 8607174U, // MVE_VRINTf32X
2405 8607224U, // MVE_VRINTf32Z
2406 11700976U, // MVE_VRMLALDAVHas32
2407 13273840U, // MVE_VRMLALDAVHau32
2408 11703415U, // MVE_VRMLALDAVHaxs32
2409 11677378U, // MVE_VRMLALDAVHs32
2410 13250242U, // MVE_VRMLALDAVHu32
2411 11679109U, // MVE_VRMLALDAVHxs32
2412 11700988U, // MVE_VRMLSLDAVHas32
2413 11703428U, // MVE_VRMLSLDAVHaxs32
2414 11677389U, // MVE_VRMLSLDAVHs32
2415 11679121U, // MVE_VRMLSLDAVHxs32
2416 11161202U, // MVE_VRMULHs16
2417 11685490U, // MVE_VRMULHs32
2418 12209778U, // MVE_VRMULHs8
2419 12734066U, // MVE_VRMULHu16
2420 13258354U, // MVE_VRMULHu32
2421 13782642U, // MVE_VRMULHu8
2422 11161505U, // MVE_VRSHL_by_vecs16
2423 11685793U, // MVE_VRSHL_by_vecs32
2424 12210081U, // MVE_VRSHL_by_vecs8
2425 12734369U, // MVE_VRSHL_by_vecu16
2426 13258657U, // MVE_VRSHL_by_vecu32
2427 13782945U, // MVE_VRSHL_by_vecu8
2428 11161505U, // MVE_VRSHL_qrs16
2429 11685793U, // MVE_VRSHL_qrs32
2430 12210081U, // MVE_VRSHL_qrs8
2431 12734369U, // MVE_VRSHL_qru16
2432 13258657U, // MVE_VRSHL_qru32
2433 13782945U, // MVE_VRSHL_qru8
2434 14822458U, // MVE_VRSHRNi16bh
2435 14824222U, // MVE_VRSHRNi16th
2436 14298170U, // MVE_VRSHRNi32bh
2437 14299934U, // MVE_VRSHRNi32th
2438 11162045U, // MVE_VRSHR_imms16
2439 11686333U, // MVE_VRSHR_imms32
2440 12210621U, // MVE_VRSHR_imms8
2441 12734909U, // MVE_VRSHR_immu16
2442 13259197U, // MVE_VRSHR_immu32
2443 13783485U, // MVE_VRSHR_immu8
2444 14314756U, // MVE_VSBC
2445 14298868U, // MVE_VSBCI
2446 875195675U, // MVE_VSHLC
2447 11160578U, // MVE_VSHLL_imms16bh
2448 11162341U, // MVE_VSHLL_imms16th
2449 12209154U, // MVE_VSHLL_imms8bh
2450 12210917U, // MVE_VSHLL_imms8th
2451 12733442U, // MVE_VSHLL_immu16bh
2452 12735205U, // MVE_VSHLL_immu16th
2453 13782018U, // MVE_VSHLL_immu8bh
2454 13783781U, // MVE_VSHLL_immu8th
2455 11226114U, // MVE_VSHLL_lws16bh
2456 11227877U, // MVE_VSHLL_lws16th
2457 12274690U, // MVE_VSHLL_lws8bh
2458 12276453U, // MVE_VSHLL_lws8th
2459 12798978U, // MVE_VSHLL_lwu16bh
2460 12800741U, // MVE_VSHLL_lwu16th
2461 13847554U, // MVE_VSHLL_lwu8bh
2462 13849317U, // MVE_VSHLL_lwu8th
2463 11161511U, // MVE_VSHL_by_vecs16
2464 11685799U, // MVE_VSHL_by_vecs32
2465 12210087U, // MVE_VSHL_by_vecs8
2466 12734375U, // MVE_VSHL_by_vecu16
2467 13258663U, // MVE_VSHL_by_vecu32
2468 13782951U, // MVE_VSHL_by_vecu8
2469 14831527U, // MVE_VSHL_immi16
2470 14307239U, // MVE_VSHL_immi32
2471 15355815U, // MVE_VSHL_immi8
2472 11161511U, // MVE_VSHL_qrs16
2473 11685799U, // MVE_VSHL_qrs32
2474 12210087U, // MVE_VSHL_qrs8
2475 12734375U, // MVE_VSHL_qru16
2476 13258663U, // MVE_VSHL_qru32
2477 13782951U, // MVE_VSHL_qru8
2478 14822466U, // MVE_VSHRNi16bh
2479 14824230U, // MVE_VSHRNi16th
2480 14298178U, // MVE_VSHRNi32bh
2481 14299942U, // MVE_VSHRNi32th
2482 11162051U, // MVE_VSHR_imms16
2483 11686339U, // MVE_VSHR_imms32
2484 12210627U, // MVE_VSHR_imms8
2485 12734915U, // MVE_VSHR_immu16
2486 13259203U, // MVE_VSHR_immu32
2487 13783491U, // MVE_VSHR_immu8
2488 667400U, // MVE_VSLIimm16
2489 1191688U, // MVE_VSLIimm32
2490 1715976U, // MVE_VSLIimm8
2491 667405U, // MVE_VSRIimm16
2492 1191693U, // MVE_VSRIimm32
2493 1715981U, // MVE_VSRIimm8
2494 24863607U, // MVE_VST20_16
2495 246647U, // MVE_VST20_16_wb
2496 24862737U, // MVE_VST20_32
2497 245777U, // MVE_VST20_32_wb
2498 24864242U, // MVE_VST20_8
2499 247282U, // MVE_VST20_8_wb
2500 24863647U, // MVE_VST21_16
2501 246687U, // MVE_VST21_16_wb
2502 24862803U, // MVE_VST21_32
2503 245843U, // MVE_VST21_32_wb
2504 24864278U, // MVE_VST21_8
2505 247318U, // MVE_VST21_8_wb
2506 24871819U, // MVE_VST40_16
2507 254859U, // MVE_VST40_16_wb
2508 24870949U, // MVE_VST40_32
2509 253989U, // MVE_VST40_32_wb
2510 24872452U, // MVE_VST40_8
2511 255492U, // MVE_VST40_8_wb
2512 24871859U, // MVE_VST41_16
2513 254899U, // MVE_VST41_16_wb
2514 24871015U, // MVE_VST41_32
2515 254055U, // MVE_VST41_32_wb
2516 24872488U, // MVE_VST41_8
2517 255528U, // MVE_VST41_8_wb
2518 24871879U, // MVE_VST42_16
2519 254919U, // MVE_VST42_16_wb
2520 24871061U, // MVE_VST42_32
2521 254101U, // MVE_VST42_32_wb
2522 24872506U, // MVE_VST42_8
2523 255546U, // MVE_VST42_8_wb
2524 24871899U, // MVE_VST43_16
2525 254939U, // MVE_VST43_16_wb
2526 24871094U, // MVE_VST43_32
2527 254134U, // MVE_VST43_32_wb
2528 24872524U, // MVE_VST43_8
2529 255564U, // MVE_VST43_8_wb
2530 674943U, // MVE_VSTRB16
2531 940190847U, // MVE_VSTRB16_post
2532 940190847U, // MVE_VSTRB16_pre
2533 674943U, // MVE_VSTRB16_rq
2534 1199231U, // MVE_VSTRB32
2535 940715135U, // MVE_VSTRB32_post
2536 940715135U, // MVE_VSTRB32_pre
2537 1199231U, // MVE_VSTRB32_rq
2538 1723519U, // MVE_VSTRB8_rq
2539 1723519U, // MVE_VSTRBU8
2540 941239423U, // MVE_VSTRBU8_post
2541 941239423U, // MVE_VSTRBU8_pre
2542 15879577U, // MVE_VSTRD64_qi
2543 955395481U, // MVE_VSTRD64_qi_pre
2544 15879577U, // MVE_VSTRD64_rq
2545 15879577U, // MVE_VSTRD64_rq_u
2546 675461U, // MVE_VSTRH16_rq
2547 675461U, // MVE_VSTRH16_rq_u
2548 1199749U, // MVE_VSTRH32
2549 940715653U, // MVE_VSTRH32_post
2550 940715653U, // MVE_VSTRH32_pre
2551 1199749U, // MVE_VSTRH32_rq
2552 1199749U, // MVE_VSTRH32_rq_u
2553 675461U, // MVE_VSTRHU16
2554 940191365U, // MVE_VSTRHU16_post
2555 940191365U, // MVE_VSTRHU16_pre
2556 1201260U, // MVE_VSTRW32_qi
2557 940717164U, // MVE_VSTRW32_qi_pre
2558 1201260U, // MVE_VSTRW32_rq
2559 1201260U, // MVE_VSTRW32_rq_u
2560 1201260U, // MVE_VSTRWU32
2561 940717164U, // MVE_VSTRWU32_post
2562 940717164U, // MVE_VSTRWU32_pre
2563 8015061U, // MVE_VSUB_qr_f16
2564 8539349U, // MVE_VSUB_qr_f32
2565 14830805U, // MVE_VSUB_qr_i16
2566 14306517U, // MVE_VSUB_qr_i32
2567 15355093U, // MVE_VSUB_qr_i8
2568 8015061U, // MVE_VSUBf16
2569 8539349U, // MVE_VSUBf32
2570 14830805U, // MVE_VSUBi16
2571 14306517U, // MVE_VSUBi32
2572 15355093U, // MVE_VSUBi8
2573 942752751U, // MVE_WLSTP_16
2574 942751998U, // MVE_WLSTP_32
2575 942752360U, // MVE_WLSTP_64
2576 942753409U, // MVE_WLSTP_8
2577 2658546U, // MVNi
2578 2658546U, // MVNr
2579 2633970U, // MVNsi
2580 2691314U, // MVNsr
2581 942752186U, // NEON_VMAXNMNDf
2582 942753081U, // NEON_VMAXNMNDh
2583 942752186U, // NEON_VMAXNMNQf
2584 942753081U, // NEON_VMAXNMNQh
2585 942752174U, // NEON_VMINNMNDf
2586 942753069U, // NEON_VMINNMNDh
2587 942752174U, // NEON_VMINNMNQf
2588 942753069U, // NEON_VMINNMNQh
2589 2634206U, // ORRri
2590 2634206U, // ORRrr
2591 2691550U, // ORRrsi
2592 78302U, // ORRrsr
2593 2667147U, // PKHBT
2594 2665630U, // PKHTB
2595 264176U, // PLDWi12
2596 272368U, // PLDWrs
2597 264010U, // PLDi12
2598 272202U, // PLDrs
2599 264056U, // PLIi12
2600 272248U, // PLIrs
2601 2682226U, // QADD
2602 2681301U, // QADD16
2603 2681404U, // QADD8
2604 2684343U, // QASX
2605 2682200U, // QDADD
2606 2682051U, // QDSUB
2607 2684089U, // QSAX
2608 2682064U, // QSUB
2609 2681263U, // QSUB16
2610 2681365U, // QSUB8
2611 2650838U, // RBIT
2612 2651162U, // REV
2613 2648569U, // REV16
2614 2649778U, // REVSH
2615 4802283U, // RFEDA
2616 25249515U, // RFEDA_UPD
2617 4802314U, // RFEDB
2618 25249546U, // RFEDB_UPD
2619 4802290U, // RFEIA
2620 25249522U, // RFEIA_UPD
2621 4802321U, // RFEIB
2622 25249553U, // RFEIB_UPD
2623 2632847U, // RSBri
2624 2632847U, // RSBrr
2625 2690191U, // RSBrsi
2626 76943U, // RSBrsr
2627 2633006U, // RSCri
2628 2633006U, // RSCrr
2629 2690350U, // RSCrsi
2630 77102U, // RSCrsr
2631 2681308U, // SADD16
2632 2681410U, // SADD8
2633 2684348U, // SASX
2634 3206U, // SB
2635 2632965U, // SBCri
2636 2632965U, // SBCrr
2637 2690309U, // SBCrsi
2638 77061U, // SBCrsr
2639 2667857U, // SBFX
2640 2683934U, // SDIV
2641 2682745U, // SEL
2642 280399U, // SETEND
2643 4802460U, // SETPAN
2644 875643072U, // SHA1C
2645 942751946U, // SHA1H
2646 875643104U, // SHA1M
2647 875643114U, // SHA1P
2648 875642927U, // SHA1SU0
2649 875642993U, // SHA1SU1
2650 875643092U, // SHA256H
2651 875643039U, // SHA256H2
2652 875642939U, // SHA256SU0
2653 875643005U, // SHA256SU1
2654 2681284U, // SHADD16
2655 2681389U, // SHADD8
2656 2684330U, // SHASX
2657 2684076U, // SHSAX
2658 2681246U, // SHSUB16
2659 2681350U, // SHSUB8
2660 2731297U, // SMC
2661 2665410U, // SMLABB
2662 2667140U, // SMLABT
2663 2665786U, // SMLAD
2664 2667783U, // SMLADX
2665 290621U, // SMLAL
2666 2755529U, // SMLALBB
2667 2757265U, // SMLALBT
2668 2755964U, // SMLALD
2669 2757909U, // SMLALDX
2670 2755748U, // SMLALTB
2671 2757507U, // SMLALTT
2672 2665623U, // SMLATB
2673 2667388U, // SMLATT
2674 2665690U, // SMLAWB
2675 2667442U, // SMLAWT
2676 2665887U, // SMLSD
2677 2667813U, // SMLSDX
2678 2755975U, // SMLSLD
2679 2757917U, // SMLSLDX
2680 2665256U, // SMMLA
2681 2666902U, // SMMLAR
2682 2667051U, // SMMLS
2683 2666982U, // SMMLSR
2684 2682930U, // SMMUL
2685 2683336U, // SMMULR
2686 2682176U, // SMUAD
2687 2684174U, // SMUADX
2688 2681809U, // SMULBB
2689 2683545U, // SMULBT
2690 2691043U, // SMULL
2691 2682028U, // SMULTB
2692 2683787U, // SMULTT
2693 2682081U, // SMULWB
2694 2683833U, // SMULWT
2695 2682277U, // SMUSD
2696 2684204U, // SMUSDX
2697 4802618U, // SRSDA
2698 4802570U, // SRSDA_UPD
2699 4802640U, // SRSDB
2700 4802594U, // SRSDB_UPD
2701 4802629U, // SRSIA
2702 4802582U, // SRSIA_UPD
2703 4802651U, // SRSIB
2704 4802606U, // SRSIB_UPD
2705 2667125U, // SSAT
2706 2681322U, // SSAT16
2707 2684094U, // SSAX
2708 2681270U, // SSUB16
2709 2681371U, // SSUB8
2710 1620223881U, // STC2L_OFFSET
2711 1687332745U, // STC2L_OPTION
2712 1687332745U, // STC2L_POST
2713 1754441609U, // STC2L_PRE
2714 1620222521U, // STC2_OFFSET
2715 1687331385U, // STC2_OPTION
2716 1687331385U, // STC2_POST
2717 1754440249U, // STC2_PRE
2718 1344843615U, // STCL_OFFSET
2719 1344843615U, // STCL_OPTION
2720 1344843615U, // STCL_POST
2721 1344843615U, // STCL_PRE
2722 1344843058U, // STC_OFFSET
2723 1344843058U, // STC_OPTION
2724 1344843058U, // STC_POST
2725 1344843058U, // STC_PRE
2726 2650152U, // STL
2727 2649113U, // STLB
2728 2684217U, // STLEX
2729 2682095U, // STLEXB
2730 2682290U, // STLEXD
2731 2682591U, // STLEXH
2732 2649692U, // STLH
2733 2730730U, // STMDA
2734 942172906U, // STMDA_UPD
2735 2730986U, // STMDB
2736 942173162U, // STMDB_UPD
2737 2732142U, // STMIA
2738 942174318U, // STMIA_UPD
2739 2731004U, // STMIB
2740 942173180U, // STMIB_UPD
2741 942199462U, // STRBT_POST_IMM
2742 942199462U, // STRBT_POST_REG
2743 942197888U, // STRB_POST_IMM
2744 942197888U, // STRB_POST_REG
2745 942189696U, // STRB_PRE_IMM
2746 942197888U, // STRB_PRE_REG
2747 2681984U, // STRBi12
2748 2665600U, // STRBrs
2749 2674074U, // STRD
2750 942280090U, // STRD_POST
2751 942280090U, // STRD_PRE
2752 2684235U, // STREX
2753 2682109U, // STREXB
2754 2682304U, // STREXD
2755 2682605U, // STREXH
2756 2666118U, // STRH
2757 942191305U, // STRHTi
2758 942199497U, // STRHTr
2759 942198406U, // STRH_POST
2760 942198406U, // STRH_PRE
2761 942199661U, // STRT_POST_IMM
2762 942199661U, // STRT_POST_REG
2763 942199296U, // STR_POST_IMM
2764 942199296U, // STR_POST_REG
2765 942191104U, // STR_PRE_IMM
2766 942199296U, // STR_PRE_REG
2767 2683392U, // STRi12
2768 2667008U, // STRrs
2769 2632901U, // SUBri
2770 2632901U, // SUBrr
2771 2690245U, // SUBrsi
2772 76997U, // SUBrsr
2773 2731318U, // SVC
2774 2683268U, // SWP
2775 2681972U, // SWPB
2776 2665398U, // SXTAB
2777 2664832U, // SXTAB16
2778 2666022U, // SXTAH
2779 2682041U, // SXTB
2780 2681232U, // SXTB16
2781 2682552U, // SXTH
2782 2650514U, // TEQri
2783 2650514U, // TEQrr
2784 2683282U, // TEQrsi
2785 2666898U, // TEQrsr
2786 4355U, // TRAP
2787 4355U, // TRAPNaCl
2788 296743U, // TSB
2789 2651000U, // TSTri
2790 2651000U, // TSTrr
2791 2683768U, // TSTrsi
2792 2667384U, // TSTrsr
2793 2681315U, // UADD16
2794 2681416U, // UADD8
2795 2684353U, // UASX
2796 2667862U, // UBFX
2797 4802395U, // UDF
2798 2683939U, // UDIV
2799 2681292U, // UHADD16
2800 2681396U, // UHADD8
2801 2684336U, // UHASX
2802 2684082U, // UHSAX
2803 2681254U, // UHSUB16
2804 2681357U, // UHSUB8
2805 2756386U, // UMAAL
2806 290627U, // UMLAL
2807 2691049U, // UMULL
2808 2681300U, // UQADD16
2809 2681403U, // UQADD8
2810 2684342U, // UQASX
2811 2684088U, // UQSAX
2812 2681262U, // UQSUB16
2813 2681364U, // UQSUB8
2814 2681383U, // USAD8
2815 2664959U, // USADA8
2816 2667130U, // USAT
2817 2681329U, // USAT16
2818 2684099U, // USAX
2819 2681277U, // USUB16
2820 2681377U, // USUB8
2821 2665404U, // UXTAB
2822 2664840U, // UXTAB16
2823 2666028U, // UXTAH
2824 2682046U, // UXTB
2825 2681239U, // UXTB16
2826 2682557U, // UXTH
2827 11579176U, // VABALsv2i64
2828 11054888U, // VABALsv4i32
2829 12103464U, // VABALsv8i16
2830 13152040U, // VABALuv2i64
2831 12627752U, // VABALuv4i32
2832 13676328U, // VABALuv8i16
2833 12102345U, // VABAsv16i8
2834 11578057U, // VABAsv2i32
2835 11053769U, // VABAsv4i16
2836 11578057U, // VABAsv4i32
2837 11053769U, // VABAsv8i16
2838 12102345U, // VABAsv8i8
2839 13675209U, // VABAuv16i8
2840 13150921U, // VABAuv2i32
2841 12626633U, // VABAuv4i16
2842 13150921U, // VABAuv4i32
2843 12626633U, // VABAuv8i16
2844 13675209U, // VABAuv8i8
2845 11595620U, // VABDLsv2i64
2846 11071332U, // VABDLsv4i32
2847 12119908U, // VABDLsv8i16
2848 13168484U, // VABDLuv2i64
2849 12644196U, // VABDLuv4i32
2850 13692772U, // VABDLuv8i16
2851 8449350U, // VABDfd
2852 8449350U, // VABDfq
2853 7925062U, // VABDhd
2854 7925062U, // VABDhq
2855 12119366U, // VABDsv16i8
2856 11595078U, // VABDsv2i32
2857 11070790U, // VABDsv4i16
2858 11595078U, // VABDsv4i32
2859 11070790U, // VABDsv8i16
2860 12119366U, // VABDsv8i8
2861 13692230U, // VABDuv16i8
2862 13167942U, // VABDuv2i32
2863 12643654U, // VABDuv4i16
2864 13167942U, // VABDuv4i32
2865 12643654U, // VABDuv8i16
2866 13692230U, // VABDuv8i8
2867 1282437660U, // VABSD
2868 7893532U, // VABSH
2869 8417820U, // VABSS
2870 8417820U, // VABSfd
2871 8417820U, // VABSfq
2872 7893532U, // VABShd
2873 7893532U, // VABShq
2874 12087836U, // VABSv16i8
2875 11563548U, // VABSv2i32
2876 11039260U, // VABSv4i16
2877 11563548U, // VABSv4i32
2878 11039260U, // VABSv8i16
2879 12087836U, // VABSv8i8
2880 8449479U, // VACGEfd
2881 8449479U, // VACGEfq
2882 7925191U, // VACGEhd
2883 7925191U, // VACGEhq
2884 8450744U, // VACGTfd
2885 8450744U, // VACGTfq
2886 7926456U, // VACGThd
2887 7926456U, // VACGThq
2888 1282469239U, // VADDD
2889 7925111U, // VADDH
2890 962654351U, // VADDHNv2i32
2891 14217359U, // VADDHNv4i16
2892 14741647U, // VADDHNv8i8
2893 11595633U, // VADDLsv2i64
2894 11071345U, // VADDLsv4i32
2895 12119921U, // VADDLsv8i16
2896 13168497U, // VADDLuv2i64
2897 12644209U, // VADDLuv4i32
2898 13692785U, // VADDLuv8i16
2899 8449399U, // VADDS
2900 11596891U, // VADDWsv2i64
2901 11072603U, // VADDWsv4i32
2902 12121179U, // VADDWsv8i16
2903 13169755U, // VADDWuv2i64
2904 12645467U, // VADDWuv4i32
2905 13694043U, // VADDWuv8i16
2906 8449399U, // VADDfd
2907 8449399U, // VADDfq
2908 7925111U, // VADDhd
2909 7925111U, // VADDhq
2910 15265143U, // VADDv16i8
2911 962653559U, // VADDv1i64
2912 14216567U, // VADDv2i32
2913 962653559U, // VADDv2i64
2914 14740855U, // VADDv4i16
2915 14216567U, // VADDv4i32
2916 14740855U, // VADDv8i16
2917 15265143U, // VADDv8i8
2918 2682254U, // VANDd
2919 2682254U, // VANDq
2920 1010394566U, // VBF16MALBQ
2921 1010394566U, // VBF16MALBQI
2922 1010394578U, // VBF16MALTQ
2923 1010394578U, // VBF16MALTQI
2924 2682134U, // VBICd
2925 14216470U, // VBICiv2i32
2926 14740758U, // VBICiv4i16
2927 14216470U, // VBICiv4i32
2928 14740758U, // VBICiv8i16
2929 2682134U, // VBICq
2930 2665967U, // VBIFd
2931 2665967U, // VBIFq
2932 2667227U, // VBITd
2933 2667227U, // VBITq
2934 2666517U, // VBSLd
2935 2666517U, // VBSLq
2936 0U, // VBSPd
2937 0U, // VBSPq
2938 942752151U, // VCADDv2f32
2939 942753024U, // VCADDv4f16
2940 942752151U, // VCADDv4f32
2941 942753024U, // VCADDv8f16
2942 8450445U, // VCEQfd
2943 8450445U, // VCEQfq
2944 7926157U, // VCEQhd
2945 7926157U, // VCEQhq
2946 15266189U, // VCEQv16i8
2947 14217613U, // VCEQv2i32
2948 14741901U, // VCEQv4i16
2949 14217613U, // VCEQv4i32
2950 14741901U, // VCEQv8i16
2951 15266189U, // VCEQv8i8
2952 15233421U, // VCEQzv16i8
2953 8417677U, // VCEQzv2f32
2954 14184845U, // VCEQzv2i32
2955 7893389U, // VCEQzv4f16
2956 8417677U, // VCEQzv4f32
2957 14709133U, // VCEQzv4i16
2958 14184845U, // VCEQzv4i32
2959 7893389U, // VCEQzv8f16
2960 14709133U, // VCEQzv8i16
2961 15233421U, // VCEQzv8i8
2962 8449485U, // VCGEfd
2963 8449485U, // VCGEfq
2964 7925197U, // VCGEhd
2965 7925197U, // VCGEhq
2966 12119501U, // VCGEsv16i8
2967 11595213U, // VCGEsv2i32
2968 11070925U, // VCGEsv4i16
2969 11595213U, // VCGEsv4i32
2970 11070925U, // VCGEsv8i16
2971 12119501U, // VCGEsv8i8
2972 13692365U, // VCGEuv16i8
2973 13168077U, // VCGEuv2i32
2974 12643789U, // VCGEuv4i16
2975 13168077U, // VCGEuv4i32
2976 12643789U, // VCGEuv8i16
2977 13692365U, // VCGEuv8i8
2978 12086733U, // VCGEzv16i8
2979 8416717U, // VCGEzv2f32
2980 11562445U, // VCGEzv2i32
2981 7892429U, // VCGEzv4f16
2982 8416717U, // VCGEzv4f32
2983 11038157U, // VCGEzv4i16
2984 11562445U, // VCGEzv4i32
2985 7892429U, // VCGEzv8f16
2986 11038157U, // VCGEzv8i16
2987 12086733U, // VCGEzv8i8
2988 8450750U, // VCGTfd
2989 8450750U, // VCGTfq
2990 7926462U, // VCGThd
2991 7926462U, // VCGThq
2992 12120766U, // VCGTsv16i8
2993 11596478U, // VCGTsv2i32
2994 11072190U, // VCGTsv4i16
2995 11596478U, // VCGTsv4i32
2996 11072190U, // VCGTsv8i16
2997 12120766U, // VCGTsv8i8
2998 13693630U, // VCGTuv16i8
2999 13169342U, // VCGTuv2i32
3000 12645054U, // VCGTuv4i16
3001 13169342U, // VCGTuv4i32
3002 12645054U, // VCGTuv8i16
3003 13693630U, // VCGTuv8i8
3004 12087998U, // VCGTzv16i8
3005 8417982U, // VCGTzv2f32
3006 11563710U, // VCGTzv2i32
3007 7893694U, // VCGTzv4f16
3008 8417982U, // VCGTzv4f32
3009 11039422U, // VCGTzv4i16
3010 11563710U, // VCGTzv4i32
3011 7893694U, // VCGTzv8f16
3012 11039422U, // VCGTzv8i16
3013 12087998U, // VCGTzv8i8
3014 12086738U, // VCLEzv16i8
3015 8416722U, // VCLEzv2f32
3016 11562450U, // VCLEzv2i32
3017 7892434U, // VCLEzv4f16
3018 8416722U, // VCLEzv4f32
3019 11038162U, // VCLEzv4i16
3020 11562450U, // VCLEzv4i32
3021 7892434U, // VCLEzv8f16
3022 11038162U, // VCLEzv8i16
3023 12086738U, // VCLEzv8i8
3024 12087846U, // VCLSv16i8
3025 11563558U, // VCLSv2i32
3026 11039270U, // VCLSv4i16
3027 11563558U, // VCLSv4i32
3028 11039270U, // VCLSv8i16
3029 12087846U, // VCLSv8i8
3030 12088032U, // VCLTzv16i8
3031 8418016U, // VCLTzv2f32
3032 11563744U, // VCLTzv2i32
3033 7893728U, // VCLTzv4f16
3034 8418016U, // VCLTzv4f32
3035 11039456U, // VCLTzv4i16
3036 11563744U, // VCLTzv4i32
3037 7893728U, // VCLTzv8f16
3038 11039456U, // VCLTzv8i16
3039 12088032U, // VCLTzv8i8
3040 15234547U, // VCLZv16i8
3041 14185971U, // VCLZv2i32
3042 14710259U, // VCLZv4i16
3043 14185971U, // VCLZv4i32
3044 14710259U, // VCLZv8i16
3045 15234547U, // VCLZv8i8
3046 875643264U, // VCMLAv2f32
3047 875643264U, // VCMLAv2f32_indexed
3048 875644137U, // VCMLAv4f16
3049 875644137U, // VCMLAv4f16_indexed
3050 875643264U, // VCMLAv4f32
3051 875643264U, // VCMLAv4f32_indexed
3052 875644137U, // VCMLAv8f16
3053 875644137U, // VCMLAv8f16_indexed
3054 1282437393U, // VCMPD
3055 1282436574U, // VCMPED
3056 7892446U, // VCMPEH
3057 8416734U, // VCMPES
3058 2154933726U, // VCMPEZD
3059 7974366U, // VCMPEZH
3060 8498654U, // VCMPEZS
3061 7893265U, // VCMPH
3062 8417553U, // VCMPS
3063 2154934545U, // VCMPZD
3064 7975185U, // VCMPZH
3065 8499473U, // VCMPZS
3066 1602307U, // VCNTd
3067 1602307U, // VCNTq
3068 942752008U, // VCVTANSDf
3069 942752881U, // VCVTANSDh
3070 942752008U, // VCVTANSQf
3071 942752881U, // VCVTANSQh
3072 942752068U, // VCVTANUDf
3073 942752941U, // VCVTANUDh
3074 942752068U, // VCVTANUQf
3075 942752941U, // VCVTANUQh
3076 942752370U, // VCVTASD
3077 942752761U, // VCVTASH
3078 942752008U, // VCVTASS
3079 942752430U, // VCVTAUD
3080 942752821U, // VCVTAUH
3081 942752068U, // VCVTAUS
3082 25750707U, // VCVTBDH
3083 26242227U, // VCVTBHD
3084 17853619U, // VCVTBHS
3085 888728755U, // VCVTBSH
3086 26768296U, // VCVTDS
3087 942752023U, // VCVTMNSDf
3088 942752896U, // VCVTMNSDh
3089 942752023U, // VCVTMNSQf
3090 942752896U, // VCVTMNSQh
3091 942752083U, // VCVTMNUDf
3092 942752956U, // VCVTMNUDh
3093 942752083U, // VCVTMNUQf
3094 942752956U, // VCVTMNUQh
3095 942752385U, // VCVTMSD
3096 942752776U, // VCVTMSH
3097 942752023U, // VCVTMSS
3098 942752445U, // VCVTMUD
3099 942752836U, // VCVTMUH
3100 942752083U, // VCVTMUS
3101 942752038U, // VCVTNNSDf
3102 942752911U, // VCVTNNSDh
3103 942752038U, // VCVTNNSQf
3104 942752911U, // VCVTNNSQh
3105 942752098U, // VCVTNNUDf
3106 942752971U, // VCVTNNUDh
3107 942752098U, // VCVTNNUQf
3108 942752971U, // VCVTNNUQh
3109 942752400U, // VCVTNSD
3110 942752791U, // VCVTNSH
3111 942752038U, // VCVTNSS
3112 942752460U, // VCVTNUD
3113 942752851U, // VCVTNUH
3114 942752098U, // VCVTNUS
3115 942752053U, // VCVTPNSDf
3116 942752926U, // VCVTPNSDh
3117 942752053U, // VCVTPNSQf
3118 942752926U, // VCVTPNSQh
3119 942752113U, // VCVTPNUDf
3120 942752986U, // VCVTPNUDh
3121 942752113U, // VCVTPNUQf
3122 942752986U, // VCVTPNUQh
3123 942752415U, // VCVTPSD
3124 942752806U, // VCVTPSH
3125 942752053U, // VCVTPSS
3126 942752475U, // VCVTPUD
3127 942752866U, // VCVTPUH
3128 942752113U, // VCVTPUS
3129 27292584U, // VCVTSD
3130 25752470U, // VCVTTDH
3131 26243990U, // VCVTTHD
3132 17855382U, // VCVTTHS
3133 888730518U, // VCVTTSH
3134 955806632U, // VCVTf2h
3135 1227912104U, // VCVTf2sd
3136 1227912104U, // VCVTf2sq
3137 1228960680U, // VCVTf2ud
3138 1228960680U, // VCVTf2uq
3139 1295053736U, // VCVTf2xsd
3140 1295053736U, // VCVTf2xsq
3141 1296102312U, // VCVTf2xud
3142 1296102312U, // VCVTf2xuq
3143 17855400U, // VCVTh2f
3144 1227387816U, // VCVTh2sd
3145 1227387816U, // VCVTh2sq
3146 1228436392U, // VCVTh2ud
3147 1228436392U, // VCVTh2uq
3148 1294529448U, // VCVTh2xsd
3149 1294529448U, // VCVTh2xsq
3150 1295578024U, // VCVTh2xud
3151 1295578024U, // VCVTh2xuq
3152 1226339240U, // VCVTs2fd
3153 1226339240U, // VCVTs2fq
3154 1224766376U, // VCVTs2hd
3155 1224766376U, // VCVTs2hq
3156 1226863528U, // VCVTu2fd
3157 1226863528U, // VCVTu2fq
3158 1225290664U, // VCVTu2hd
3159 1225290664U, // VCVTu2hq
3160 1293480872U, // VCVTxs2fd
3161 1293480872U, // VCVTxs2fq
3162 1291908008U, // VCVTxs2hd
3163 1291908008U, // VCVTxs2hq
3164 1294005160U, // VCVTxu2fd
3165 1294005160U, // VCVTxu2fq
3166 1292432296U, // VCVTxu2hd
3167 1292432296U, // VCVTxu2hq
3168 1282470952U, // VDIVD
3169 7926824U, // VDIVH
3170 8451112U, // VDIVS
3171 553328U, // VDUP16d
3172 553328U, // VDUP16q
3173 1077616U, // VDUP32d
3174 1077616U, // VDUP32q
3175 1601904U, // VDUP8d
3176 1601904U, // VDUP8q
3177 586096U, // VDUPLN16d
3178 586096U, // VDUPLN16q
3179 1110384U, // VDUPLN32d
3180 1110384U, // VDUPLN32q
3181 1634672U, // VDUPLN8d
3182 1634672U, // VDUPLN8q
3183 2683343U, // VEORd
3184 2683343U, // VEORq
3185 570304U, // VEXTd16
3186 1094592U, // VEXTd32
3187 1618880U, // VEXTd8
3188 570304U, // VEXTq16
3189 1094592U, // VEXTq32
3190 15774656U, // VEXTq64
3191 1618880U, // VEXTq8
3192 1282452281U, // VFMAD
3193 7908153U, // VFMAH
3194 942753047U, // VFMALD
3195 942753047U, // VFMALDI
3196 942753047U, // VFMALQ
3197 942753047U, // VFMALQI
3198 8432441U, // VFMAS
3199 8432441U, // VFMAfd
3200 8432441U, // VFMAfq
3201 7908153U, // VFMAhd
3202 7908153U, // VFMAhq
3203 1282454076U, // VFMSD
3204 7909948U, // VFMSH
3205 942753058U, // VFMSLD
3206 942753058U, // VFMSLDI
3207 942753058U, // VFMSLQ
3208 942753058U, // VFMSLQI
3209 8434236U, // VFMSS
3210 8434236U, // VFMSfd
3211 8434236U, // VFMSfq
3212 7909948U, // VFMShd
3213 7909948U, // VFMShq
3214 1282452286U, // VFNMAD
3215 7908158U, // VFNMAH
3216 8432446U, // VFNMAS
3217 1282454081U, // VFNMSD
3218 7909953U, // VFNMSH
3219 8434241U, // VFNMSS
3220 942752526U, // VFP_VMAXNMD
3221 942753081U, // VFP_VMAXNMH
3222 942752186U, // VFP_VMAXNMS
3223 942752514U, // VFP_VMINNMD
3224 942753069U, // VFP_VMINNMH
3225 942752174U, // VFP_VMINNMS
3226 1111114U, // VGETLNi32
3227 11072586U, // VGETLNs16
3228 12121162U, // VGETLNs8
3229 12645450U, // VGETLNu16
3230 13694026U, // VGETLNu8
3231 12119397U, // VHADDsv16i8
3232 11595109U, // VHADDsv2i32
3233 11070821U, // VHADDsv4i16
3234 11595109U, // VHADDsv4i32
3235 11070821U, // VHADDsv8i16
3236 12119397U, // VHADDsv8i8
3237 13692261U, // VHADDuv16i8
3238 13167973U, // VHADDuv2i32
3239 12643685U, // VHADDuv4i16
3240 13167973U, // VHADDuv4i32
3241 12643685U, // VHADDuv8i16
3242 13692261U, // VHADDuv8i8
3243 12119241U, // VHSUBsv16i8
3244 11594953U, // VHSUBsv2i32
3245 11070665U, // VHSUBsv4i16
3246 11594953U, // VHSUBsv4i32
3247 11070665U, // VHSUBsv8i16
3248 12119241U, // VHSUBsv8i8
3249 13692105U, // VHSUBuv16i8
3250 13167817U, // VHSUBuv2i32
3251 12643529U, // VHSUBuv4i16
3252 13167817U, // VHSUBuv4i32
3253 12643529U, // VHSUBuv8i16
3254 13692105U, // VHSUBuv8i8
3255 875644277U, // VINSH
3256 1235776418U, // VJCVT
3257 2215176452U, // VLD1DUPd16
3258 2215160068U, // VLD1DUPd16wb_fixed
3259 2215168260U, // VLD1DUPd16wb_register
3260 2215700740U, // VLD1DUPd32
3261 2215684356U, // VLD1DUPd32wb_fixed
3262 2215692548U, // VLD1DUPd32wb_register
3263 2216225028U, // VLD1DUPd8
3264 2216208644U, // VLD1DUPd8wb_fixed
3265 2216216836U, // VLD1DUPd8wb_register
3266 2282285316U, // VLD1DUPq16
3267 2282268932U, // VLD1DUPq16wb_fixed
3268 2282277124U, // VLD1DUPq16wb_register
3269 2282809604U, // VLD1DUPq32
3270 2282793220U, // VLD1DUPq32wb_fixed
3271 2282801412U, // VLD1DUPq32wb_register
3272 2283333892U, // VLD1DUPq8
3273 2283317508U, // VLD1DUPq8wb_fixed
3274 2283325700U, // VLD1DUPq8wb_register
3275 28363012U, // VLD1LNd16
3276 28616964U, // VLD1LNd16_UPD
3277 28887300U, // VLD1LNd32
3278 29141252U, // VLD1LNd32_UPD
3279 29411588U, // VLD1LNd8
3280 29665540U, // VLD1LNd8_UPD
3281 0U, // VLD1LNq16Pseudo
3282 0U, // VLD1LNq16Pseudo_UPD
3283 0U, // VLD1LNq32Pseudo
3284 0U, // VLD1LNq32Pseudo_UPD
3285 0U, // VLD1LNq8Pseudo
3286 0U, // VLD1LNq8Pseudo_UPD
3287 2349394180U, // VLD1d16
3288 537454852U, // VLD1d16Q
3289 0U, // VLD1d16QPseudo
3290 0U, // VLD1d16QPseudoWB_fixed
3291 0U, // VLD1d16QPseudoWB_register
3292 537438468U, // VLD1d16Qwb_fixed
3293 537446660U, // VLD1d16Qwb_register
3294 269019396U, // VLD1d16T
3295 0U, // VLD1d16TPseudo
3296 0U, // VLD1d16TPseudoWB_fixed
3297 0U, // VLD1d16TPseudoWB_register
3298 269003012U, // VLD1d16Twb_fixed
3299 269011204U, // VLD1d16Twb_register
3300 2349377796U, // VLD1d16wb_fixed
3301 2349385988U, // VLD1d16wb_register
3302 2349918468U, // VLD1d32
3303 537979140U, // VLD1d32Q
3304 0U, // VLD1d32QPseudo
3305 0U, // VLD1d32QPseudoWB_fixed
3306 0U, // VLD1d32QPseudoWB_register
3307 537962756U, // VLD1d32Qwb_fixed
3308 537970948U, // VLD1d32Qwb_register
3309 269543684U, // VLD1d32T
3310 0U, // VLD1d32TPseudo
3311 0U, // VLD1d32TPseudoWB_fixed
3312 0U, // VLD1d32TPseudoWB_register
3313 269527300U, // VLD1d32Twb_fixed
3314 269535492U, // VLD1d32Twb_register
3315 2349902084U, // VLD1d32wb_fixed
3316 2349910276U, // VLD1d32wb_register
3317 2364598532U, // VLD1d64
3318 552659204U, // VLD1d64Q
3319 0U, // VLD1d64QPseudo
3320 0U, // VLD1d64QPseudoWB_fixed
3321 0U, // VLD1d64QPseudoWB_register
3322 552642820U, // VLD1d64Qwb_fixed
3323 552651012U, // VLD1d64Qwb_register
3324 284223748U, // VLD1d64T
3325 0U, // VLD1d64TPseudo
3326 0U, // VLD1d64TPseudoWB_fixed
3327 0U, // VLD1d64TPseudoWB_register
3328 284207364U, // VLD1d64Twb_fixed
3329 284215556U, // VLD1d64Twb_register
3330 2364582148U, // VLD1d64wb_fixed
3331 2364590340U, // VLD1d64wb_register
3332 2350442756U, // VLD1d8
3333 538503428U, // VLD1d8Q
3334 0U, // VLD1d8QPseudo
3335 0U, // VLD1d8QPseudoWB_fixed
3336 0U, // VLD1d8QPseudoWB_register
3337 538487044U, // VLD1d8Qwb_fixed
3338 538495236U, // VLD1d8Qwb_register
3339 270067972U, // VLD1d8T
3340 0U, // VLD1d8TPseudo
3341 0U, // VLD1d8TPseudoWB_fixed
3342 0U, // VLD1d8TPseudoWB_register
3343 270051588U, // VLD1d8Twb_fixed
3344 270059780U, // VLD1d8Twb_register
3345 2350426372U, // VLD1d8wb_fixed
3346 2350434564U, // VLD1d8wb_register
3347 2416503044U, // VLD1q16
3348 0U, // VLD1q16HighQPseudo
3349 0U, // VLD1q16HighQPseudo_UPD
3350 0U, // VLD1q16HighTPseudo
3351 0U, // VLD1q16HighTPseudo_UPD
3352 0U, // VLD1q16LowQPseudo_UPD
3353 0U, // VLD1q16LowTPseudo_UPD
3354 2416486660U, // VLD1q16wb_fixed
3355 2416494852U, // VLD1q16wb_register
3356 2417027332U, // VLD1q32
3357 0U, // VLD1q32HighQPseudo
3358 0U, // VLD1q32HighQPseudo_UPD
3359 0U, // VLD1q32HighTPseudo
3360 0U, // VLD1q32HighTPseudo_UPD
3361 0U, // VLD1q32LowQPseudo_UPD
3362 0U, // VLD1q32LowTPseudo_UPD
3363 2417010948U, // VLD1q32wb_fixed
3364 2417019140U, // VLD1q32wb_register
3365 2431707396U, // VLD1q64
3366 0U, // VLD1q64HighQPseudo
3367 0U, // VLD1q64HighQPseudo_UPD
3368 0U, // VLD1q64HighTPseudo
3369 0U, // VLD1q64HighTPseudo_UPD
3370 0U, // VLD1q64LowQPseudo_UPD
3371 0U, // VLD1q64LowTPseudo_UPD
3372 2431691012U, // VLD1q64wb_fixed
3373 2431699204U, // VLD1q64wb_register
3374 2417551620U, // VLD1q8
3375 0U, // VLD1q8HighQPseudo
3376 0U, // VLD1q8HighQPseudo_UPD
3377 0U, // VLD1q8HighTPseudo
3378 0U, // VLD1q8HighTPseudo_UPD
3379 0U, // VLD1q8LowQPseudo_UPD
3380 0U, // VLD1q8LowTPseudo_UPD
3381 2417535236U, // VLD1q8wb_fixed
3382 2417543428U, // VLD1q8wb_register
3383 2282285365U, // VLD2DUPd16
3384 2282268981U, // VLD2DUPd16wb_fixed
3385 2282277173U, // VLD2DUPd16wb_register
3386 2483611957U, // VLD2DUPd16x2
3387 2483595573U, // VLD2DUPd16x2wb_fixed
3388 2483603765U, // VLD2DUPd16x2wb_register
3389 2282809653U, // VLD2DUPd32
3390 2282793269U, // VLD2DUPd32wb_fixed
3391 2282801461U, // VLD2DUPd32wb_register
3392 2484136245U, // VLD2DUPd32x2
3393 2484119861U, // VLD2DUPd32x2wb_fixed
3394 2484128053U, // VLD2DUPd32x2wb_register
3395 2283333941U, // VLD2DUPd8
3396 2283317557U, // VLD2DUPd8wb_fixed
3397 2283325749U, // VLD2DUPd8wb_register
3398 2484660533U, // VLD2DUPd8x2
3399 2484644149U, // VLD2DUPd8x2wb_fixed
3400 2484652341U, // VLD2DUPd8x2wb_register
3401 0U, // VLD2DUPq16EvenPseudo
3402 0U, // VLD2DUPq16OddPseudo
3403 0U, // VLD2DUPq16OddPseudoWB_fixed
3404 0U, // VLD2DUPq16OddPseudoWB_register
3405 0U, // VLD2DUPq32EvenPseudo
3406 0U, // VLD2DUPq32OddPseudo
3407 0U, // VLD2DUPq32OddPseudoWB_fixed
3408 0U, // VLD2DUPq32OddPseudoWB_register
3409 0U, // VLD2DUPq8EvenPseudo
3410 0U, // VLD2DUPq8OddPseudo
3411 0U, // VLD2DUPq8OddPseudoWB_fixed
3412 0U, // VLD2DUPq8OddPseudoWB_register
3413 28617013U, // VLD2LNd16
3414 0U, // VLD2LNd16Pseudo
3415 0U, // VLD2LNd16Pseudo_UPD
3416 28625205U, // VLD2LNd16_UPD
3417 29141301U, // VLD2LNd32
3418 0U, // VLD2LNd32Pseudo
3419 0U, // VLD2LNd32Pseudo_UPD
3420 29149493U, // VLD2LNd32_UPD
3421 29665589U, // VLD2LNd8
3422 0U, // VLD2LNd8Pseudo
3423 0U, // VLD2LNd8Pseudo_UPD
3424 29673781U, // VLD2LNd8_UPD
3425 28617013U, // VLD2LNq16
3426 0U, // VLD2LNq16Pseudo
3427 0U, // VLD2LNq16Pseudo_UPD
3428 28625205U, // VLD2LNq16_UPD
3429 29141301U, // VLD2LNq32
3430 0U, // VLD2LNq32Pseudo
3431 0U, // VLD2LNq32Pseudo_UPD
3432 29149493U, // VLD2LNq32_UPD
3433 2550720821U, // VLD2b16
3434 2550704437U, // VLD2b16wb_fixed
3435 2550712629U, // VLD2b16wb_register
3436 2551245109U, // VLD2b32
3437 2551228725U, // VLD2b32wb_fixed
3438 2551236917U, // VLD2b32wb_register
3439 2551769397U, // VLD2b8
3440 2551753013U, // VLD2b8wb_fixed
3441 2551761205U, // VLD2b8wb_register
3442 2416503093U, // VLD2d16
3443 2416486709U, // VLD2d16wb_fixed
3444 2416494901U, // VLD2d16wb_register
3445 2417027381U, // VLD2d32
3446 2417010997U, // VLD2d32wb_fixed
3447 2417019189U, // VLD2d32wb_register
3448 2417551669U, // VLD2d8
3449 2417535285U, // VLD2d8wb_fixed
3450 2417543477U, // VLD2d8wb_register
3451 537454901U, // VLD2q16
3452 0U, // VLD2q16Pseudo
3453 0U, // VLD2q16PseudoWB_fixed
3454 0U, // VLD2q16PseudoWB_register
3455 537438517U, // VLD2q16wb_fixed
3456 537446709U, // VLD2q16wb_register
3457 537979189U, // VLD2q32
3458 0U, // VLD2q32Pseudo
3459 0U, // VLD2q32PseudoWB_fixed
3460 0U, // VLD2q32PseudoWB_register
3461 537962805U, // VLD2q32wb_fixed
3462 537970997U, // VLD2q32wb_register
3463 538503477U, // VLD2q8
3464 0U, // VLD2q8Pseudo
3465 0U, // VLD2q8PseudoWB_fixed
3466 0U, // VLD2q8PseudoWB_register
3467 538487093U, // VLD2q8wb_fixed
3468 538495285U, // VLD2q8wb_register
3469 28363098U, // VLD3DUPd16
3470 0U, // VLD3DUPd16Pseudo
3471 0U, // VLD3DUPd16Pseudo_UPD
3472 28617050U, // VLD3DUPd16_UPD
3473 28887386U, // VLD3DUPd32
3474 0U, // VLD3DUPd32Pseudo
3475 0U, // VLD3DUPd32Pseudo_UPD
3476 29141338U, // VLD3DUPd32_UPD
3477 29411674U, // VLD3DUPd8
3478 0U, // VLD3DUPd8Pseudo
3479 0U, // VLD3DUPd8Pseudo_UPD
3480 29665626U, // VLD3DUPd8_UPD
3481 28363098U, // VLD3DUPq16
3482 0U, // VLD3DUPq16EvenPseudo
3483 0U, // VLD3DUPq16OddPseudo
3484 0U, // VLD3DUPq16OddPseudo_UPD
3485 28617050U, // VLD3DUPq16_UPD
3486 28887386U, // VLD3DUPq32
3487 0U, // VLD3DUPq32EvenPseudo
3488 0U, // VLD3DUPq32OddPseudo
3489 0U, // VLD3DUPq32OddPseudo_UPD
3490 29141338U, // VLD3DUPq32_UPD
3491 29411674U, // VLD3DUPq8
3492 0U, // VLD3DUPq8EvenPseudo
3493 0U, // VLD3DUPq8OddPseudo
3494 0U, // VLD3DUPq8OddPseudo_UPD
3495 29665626U, // VLD3DUPq8_UPD
3496 28625242U, // VLD3LNd16
3497 0U, // VLD3LNd16Pseudo
3498 0U, // VLD3LNd16Pseudo_UPD
3499 28633434U, // VLD3LNd16_UPD
3500 29149530U, // VLD3LNd32
3501 0U, // VLD3LNd32Pseudo
3502 0U, // VLD3LNd32Pseudo_UPD
3503 29157722U, // VLD3LNd32_UPD
3504 29673818U, // VLD3LNd8
3505 0U, // VLD3LNd8Pseudo
3506 0U, // VLD3LNd8Pseudo_UPD
3507 29682010U, // VLD3LNd8_UPD
3508 28625242U, // VLD3LNq16
3509 0U, // VLD3LNq16Pseudo
3510 0U, // VLD3LNq16Pseudo_UPD
3511 28633434U, // VLD3LNq16_UPD
3512 29149530U, // VLD3LNq32
3513 0U, // VLD3LNq32Pseudo
3514 0U, // VLD3LNq32Pseudo_UPD
3515 29157722U, // VLD3LNq32_UPD
3516 28363098U, // VLD3d16
3517 0U, // VLD3d16Pseudo
3518 0U, // VLD3d16Pseudo_UPD
3519 28617050U, // VLD3d16_UPD
3520 28887386U, // VLD3d32
3521 0U, // VLD3d32Pseudo
3522 0U, // VLD3d32Pseudo_UPD
3523 29141338U, // VLD3d32_UPD
3524 29411674U, // VLD3d8
3525 0U, // VLD3d8Pseudo
3526 0U, // VLD3d8Pseudo_UPD
3527 29665626U, // VLD3d8_UPD
3528 28363098U, // VLD3q16
3529 0U, // VLD3q16Pseudo_UPD
3530 28617050U, // VLD3q16_UPD
3531 0U, // VLD3q16oddPseudo
3532 0U, // VLD3q16oddPseudo_UPD
3533 28887386U, // VLD3q32
3534 0U, // VLD3q32Pseudo_UPD
3535 29141338U, // VLD3q32_UPD
3536 0U, // VLD3q32oddPseudo
3537 0U, // VLD3q32oddPseudo_UPD
3538 29411674U, // VLD3q8
3539 0U, // VLD3q8Pseudo_UPD
3540 29665626U, // VLD3q8_UPD
3541 0U, // VLD3q8oddPseudo
3542 0U, // VLD3q8oddPseudo_UPD
3543 28445046U, // VLD4DUPd16
3544 0U, // VLD4DUPd16Pseudo
3545 0U, // VLD4DUPd16Pseudo_UPD
3546 28641654U, // VLD4DUPd16_UPD
3547 28969334U, // VLD4DUPd32
3548 0U, // VLD4DUPd32Pseudo
3549 0U, // VLD4DUPd32Pseudo_UPD
3550 29165942U, // VLD4DUPd32_UPD
3551 29493622U, // VLD4DUPd8
3552 0U, // VLD4DUPd8Pseudo
3553 0U, // VLD4DUPd8Pseudo_UPD
3554 29690230U, // VLD4DUPd8_UPD
3555 28445046U, // VLD4DUPq16
3556 0U, // VLD4DUPq16EvenPseudo
3557 0U, // VLD4DUPq16OddPseudo
3558 0U, // VLD4DUPq16OddPseudo_UPD
3559 28641654U, // VLD4DUPq16_UPD
3560 28969334U, // VLD4DUPq32
3561 0U, // VLD4DUPq32EvenPseudo
3562 0U, // VLD4DUPq32OddPseudo
3563 0U, // VLD4DUPq32OddPseudo_UPD
3564 29165942U, // VLD4DUPq32_UPD
3565 29493622U, // VLD4DUPq8
3566 0U, // VLD4DUPq8EvenPseudo
3567 0U, // VLD4DUPq8OddPseudo
3568 0U, // VLD4DUPq8OddPseudo_UPD
3569 29690230U, // VLD4DUPq8_UPD
3570 28633462U, // VLD4LNd16
3571 0U, // VLD4LNd16Pseudo
3572 0U, // VLD4LNd16Pseudo_UPD
3573 28649846U, // VLD4LNd16_UPD
3574 29157750U, // VLD4LNd32
3575 0U, // VLD4LNd32Pseudo
3576 0U, // VLD4LNd32Pseudo_UPD
3577 29174134U, // VLD4LNd32_UPD
3578 29682038U, // VLD4LNd8
3579 0U, // VLD4LNd8Pseudo
3580 0U, // VLD4LNd8Pseudo_UPD
3581 29698422U, // VLD4LNd8_UPD
3582 28633462U, // VLD4LNq16
3583 0U, // VLD4LNq16Pseudo
3584 0U, // VLD4LNq16Pseudo_UPD
3585 28649846U, // VLD4LNq16_UPD
3586 29157750U, // VLD4LNq32
3587 0U, // VLD4LNq32Pseudo
3588 0U, // VLD4LNq32Pseudo_UPD
3589 29174134U, // VLD4LNq32_UPD
3590 28445046U, // VLD4d16
3591 0U, // VLD4d16Pseudo
3592 0U, // VLD4d16Pseudo_UPD
3593 28641654U, // VLD4d16_UPD
3594 28969334U, // VLD4d32
3595 0U, // VLD4d32Pseudo
3596 0U, // VLD4d32Pseudo_UPD
3597 29165942U, // VLD4d32_UPD
3598 29493622U, // VLD4d8
3599 0U, // VLD4d8Pseudo
3600 0U, // VLD4d8Pseudo_UPD
3601 29690230U, // VLD4d8_UPD
3602 28445046U, // VLD4q16
3603 0U, // VLD4q16Pseudo_UPD
3604 28641654U, // VLD4q16_UPD
3605 0U, // VLD4q16oddPseudo
3606 0U, // VLD4q16oddPseudo_UPD
3607 28969334U, // VLD4q32
3608 0U, // VLD4q32Pseudo_UPD
3609 29165942U, // VLD4q32_UPD
3610 0U, // VLD4q32oddPseudo
3611 0U, // VLD4q32oddPseudo_UPD
3612 29493622U, // VLD4q8
3613 0U, // VLD4q8Pseudo_UPD
3614 29690230U, // VLD4q8_UPD
3615 0U, // VLD4q8oddPseudo
3616 0U, // VLD4q8oddPseudo_UPD
3617 942173154U, // VLDMDDB_UPD
3618 2730766U, // VLDMDIA
3619 942172942U, // VLDMDIA_UPD
3620 0U, // VLDMQIA
3621 942173154U, // VLDMSDB_UPD
3622 2730766U, // VLDMSIA
3623 942172942U, // VLDMSIA_UPD
3624 2683301U, // VLDRD
3625 586149U, // VLDRH
3626 2683301U, // VLDRS
3627 2647159205U, // VLDR_FPCXTNS_off
3628 768143781U, // VLDR_FPCXTNS_post
3629 2714300837U, // VLDR_FPCXTNS_pre
3630 2647683493U, // VLDR_FPCXTS_off
3631 768668069U, // VLDR_FPCXTS_post
3632 2714825125U, // VLDR_FPCXTS_pre
3633 2648207781U, // VLDR_FPSCR_NZCVQC_off
3634 769192357U, // VLDR_FPSCR_NZCVQC_post
3635 2715349413U, // VLDR_FPSCR_NZCVQC_pre
3636 2648732069U, // VLDR_FPSCR_off
3637 769716645U, // VLDR_FPSCR_post
3638 2715873701U, // VLDR_FPSCR_pre
3639 2783506853U, // VLDR_P0_off
3640 1709748645U, // VLDR_P0_post
3641 2850599333U, // VLDR_P0_pre
3642 2649780645U, // VLDR_VPR_off
3643 770765221U, // VLDR_VPR_post
3644 2716922277U, // VLDR_VPR_pre
3645 2732105U, // VLLDM
3646 2732105U, // VLLDM_T2
3647 2732140U, // VLSTM
3648 2732140U, // VLSTM_T2
3649 8451239U, // VMAXfd
3650 8451239U, // VMAXfq
3651 7926951U, // VMAXhd
3652 7926951U, // VMAXhq
3653 12121255U, // VMAXsv16i8
3654 11596967U, // VMAXsv2i32
3655 11072679U, // VMAXsv4i16
3656 11596967U, // VMAXsv4i32
3657 11072679U, // VMAXsv8i16
3658 12121255U, // VMAXsv8i8
3659 13694119U, // VMAXuv16i8
3660 13169831U, // VMAXuv2i32
3661 12645543U, // VMAXuv4i16
3662 13169831U, // VMAXuv4i32
3663 12645543U, // VMAXuv8i16
3664 13694119U, // VMAXuv8i8
3665 8450204U, // VMINfd
3666 8450204U, // VMINfq
3667 7925916U, // VMINhd
3668 7925916U, // VMINhq
3669 12120220U, // VMINsv16i8
3670 11595932U, // VMINsv2i32
3671 11071644U, // VMINsv4i16
3672 11595932U, // VMINsv4i32
3673 11071644U, // VMINsv8i16
3674 12120220U, // VMINsv8i8
3675 13693084U, // VMINuv16i8
3676 13168796U, // VMINuv2i32
3677 12644508U, // VMINuv4i16
3678 13168796U, // VMINuv4i32
3679 12644508U, // VMINuv8i16
3680 13693084U, // VMINuv8i8
3681 1282452276U, // VMLAD
3682 7908148U, // VMLAH
3683 11587401U, // VMLALslsv2i32
3684 11063113U, // VMLALslsv4i16
3685 13160265U, // VMLALsluv2i32
3686 12635977U, // VMLALsluv4i16
3687 11579209U, // VMLALsv2i64
3688 11054921U, // VMLALsv4i32
3689 12103497U, // VMLALsv8i16
3690 13152073U, // VMLALuv2i64
3691 12627785U, // VMLALuv4i32
3692 13676361U, // VMLALuv8i16
3693 8432436U, // VMLAS
3694 8432436U, // VMLAfd
3695 8432436U, // VMLAfq
3696 7908148U, // VMLAhd
3697 7908148U, // VMLAhq
3698 8440628U, // VMLAslfd
3699 8440628U, // VMLAslfq
3700 7916340U, // VMLAslhd
3701 7916340U, // VMLAslhq
3702 14207796U, // VMLAslv2i32
3703 14732084U, // VMLAslv4i16
3704 14207796U, // VMLAslv4i32
3705 14732084U, // VMLAslv8i16
3706 15248180U, // VMLAv16i8
3707 14199604U, // VMLAv2i32
3708 14723892U, // VMLAv4i16
3709 14199604U, // VMLAv4i32
3710 14723892U, // VMLAv8i16
3711 15248180U, // VMLAv8i8
3712 1282454071U, // VMLSD
3713 7909943U, // VMLSH
3714 11587618U, // VMLSLslsv2i32
3715 11063330U, // VMLSLslsv4i16
3716 13160482U, // VMLSLsluv2i32
3717 12636194U, // VMLSLsluv4i16
3718 11579426U, // VMLSLsv2i64
3719 11055138U, // VMLSLsv4i32
3720 12103714U, // VMLSLsv8i16
3721 13152290U, // VMLSLuv2i64
3722 12628002U, // VMLSLuv4i32
3723 13676578U, // VMLSLuv8i16
3724 8434231U, // VMLSS
3725 8434231U, // VMLSfd
3726 8434231U, // VMLSfq
3727 7909943U, // VMLShd
3728 7909943U, // VMLShq
3729 8442423U, // VMLSslfd
3730 8442423U, // VMLSslfq
3731 7918135U, // VMLSslhd
3732 7918135U, // VMLSslhq
3733 14209591U, // VMLSslv2i32
3734 14733879U, // VMLSslv4i16
3735 14209591U, // VMLSslv4i32
3736 14733879U, // VMLSslv8i16
3737 15249975U, // VMLSv16i8
3738 14201399U, // VMLSv2i32
3739 14725687U, // VMLSv4i16
3740 14201399U, // VMLSv4i32
3741 14725687U, // VMLSv8i16
3742 15249975U, // VMLSv8i8
3743 1010394554U, // VMMLA
3744 1282438218U, // VMOVD
3745 2683978U, // VMOVDRR
3746 942753187U, // VMOVH
3747 7894090U, // VMOVHR
3748 11563075U, // VMOVLsv2i64
3749 11038787U, // VMOVLsv4i32
3750 12087363U, // VMOVLsv8i16
3751 13135939U, // VMOVLuv2i64
3752 12611651U, // VMOVLuv4i32
3753 13660227U, // VMOVLuv8i16
3754 962621693U, // VMOVNv2i32
3755 14184701U, // VMOVNv4i16
3756 14708989U, // VMOVNv8i8
3757 7894090U, // VMOVRH
3758 2683978U, // VMOVRRD
3759 2667594U, // VMOVRRS
3760 2651210U, // VMOVRS
3761 8418378U, // VMOVS
3762 2651210U, // VMOVSR
3763 2667594U, // VMOVSRR
3764 15234122U, // VMOVv16i8
3765 2103473226U, // VMOVv1i64
3766 8418378U, // VMOVv2f32
3767 14185546U, // VMOVv2i32
3768 2103473226U, // VMOVv2i64
3769 8418378U, // VMOVv4f32
3770 14709834U, // VMOVv4i16
3771 14185546U, // VMOVv4i32
3772 14709834U, // VMOVv8i16
3773 15234122U, // VMOVv8i8
3774 2732633U, // VMRS
3775 2732633U, // VMRS_FPCXTNS
3776 2732633U, // VMRS_FPCXTS
3777 2732633U, // VMRS_FPEXC
3778 2732633U, // VMRS_FPINST
3779 2732633U, // VMRS_FPINST2
3780 2650713U, // VMRS_FPSCR_NZCVQC
3781 2732633U, // VMRS_FPSID
3782 2732633U, // VMRS_MVFR0
3783 2732633U, // VMRS_MVFR1
3784 2732633U, // VMRS_MVFR2
3785 2650713U, // VMRS_P0
3786 2732633U, // VMRS_VPR
3787 31568365U, // VMSR
3788 29995501U, // VMSR_FPCXTNS
3789 30519789U, // VMSR_FPCXTS
3790 33141229U, // VMSR_FPEXC
3791 33665517U, // VMSR_FPINST
3792 34189805U, // VMSR_FPINST2
3793 970486253U, // VMSR_FPSCR_NZCVQC
3794 34714093U, // VMSR_FPSID
3795 971534829U, // VMSR_P0
3796 32616941U, // VMSR_VPR
3797 1282469950U, // VMULD
3798 7925822U, // VMULH
3799 942752610U, // VMULLp64
3800 24178671U, // VMULLp8
3801 11579375U, // VMULLslsv2i32
3802 11055087U, // VMULLslsv4i16
3803 13152239U, // VMULLsluv2i32
3804 12627951U, // VMULLsluv4i16
3805 11595759U, // VMULLsv2i64
3806 11071471U, // VMULLsv4i32
3807 12120047U, // VMULLsv8i16
3808 13168623U, // VMULLuv2i64
3809 12644335U, // VMULLuv4i32
3810 13692911U, // VMULLuv8i16
3811 8450110U, // VMULS
3812 8450110U, // VMULfd
3813 8450110U, // VMULfq
3814 7925822U, // VMULhd
3815 7925822U, // VMULhq
3816 24178750U, // VMULpd
3817 24178750U, // VMULpq
3818 8433726U, // VMULslfd
3819 8433726U, // VMULslfq
3820 7909438U, // VMULslhd
3821 7909438U, // VMULslhq
3822 14200894U, // VMULslv2i32
3823 14725182U, // VMULslv4i16
3824 14200894U, // VMULslv4i32
3825 14725182U, // VMULslv8i16
3826 15265854U, // VMULv16i8
3827 14217278U, // VMULv2i32
3828 14741566U, // VMULv4i16
3829 14217278U, // VMULv4i32
3830 14741566U, // VMULv8i16
3831 15265854U, // VMULv8i8
3832 2650353U, // VMVNd
3833 2650353U, // VMVNq
3834 14184689U, // VMVNv2i32
3835 14708977U, // VMVNv4i16
3836 14184689U, // VMVNv4i32
3837 14708977U, // VMVNv8i16
3838 1282436611U, // VNEGD
3839 7892483U, // VNEGH
3840 8416771U, // VNEGS
3841 8416771U, // VNEGf32q
3842 8416771U, // VNEGfd
3843 7892483U, // VNEGhd
3844 7892483U, // VNEGhq
3845 11038211U, // VNEGs16d
3846 11038211U, // VNEGs16q
3847 11562499U, // VNEGs32d
3848 11562499U, // VNEGs32q
3849 12086787U, // VNEGs8d
3850 12086787U, // VNEGs8q
3851 1282452270U, // VNMLAD
3852 7908142U, // VNMLAH
3853 8432430U, // VNMLAS
3854 1282454065U, // VNMLSD
3855 7909937U, // VNMLSH
3856 8434225U, // VNMLSS
3857 1282469944U, // VNMULD
3858 7925816U, // VNMULH
3859 8450104U, // VNMULS
3860 2683073U, // VORNd
3861 2683073U, // VORNq
3862 2683357U, // VORRd
3863 14217693U, // VORRiv2i32
3864 14741981U, // VORRiv4i16
3865 14217693U, // VORRiv4i32
3866 14741981U, // VORRiv8i16
3867 2683357U, // VORRq
3868 12119854U, // VPADALsv16i8
3869 11595566U, // VPADALsv2i32
3870 11071278U, // VPADALsv4i16
3871 11595566U, // VPADALsv4i32
3872 11071278U, // VPADALsv8i16
3873 12119854U, // VPADALsv8i8
3874 13692718U, // VPADALuv16i8
3875 13168430U, // VPADALuv2i32
3876 12644142U, // VPADALuv4i16
3877 13168430U, // VPADALuv4i32
3878 12644142U, // VPADALuv8i16
3879 13692718U, // VPADALuv8i8
3880 12087146U, // VPADDLsv16i8
3881 11562858U, // VPADDLsv2i32
3882 11038570U, // VPADDLsv4i16
3883 11562858U, // VPADDLsv4i32
3884 11038570U, // VPADDLsv8i16
3885 12087146U, // VPADDLsv8i8
3886 13660010U, // VPADDLuv16i8
3887 13135722U, // VPADDLuv2i32
3888 12611434U, // VPADDLuv4i16
3889 13135722U, // VPADDLuv4i32
3890 12611434U, // VPADDLuv8i16
3891 13660010U, // VPADDLuv8i8
3892 8449387U, // VPADDf
3893 7925099U, // VPADDh
3894 14740843U, // VPADDi16
3895 14216555U, // VPADDi32
3896 15265131U, // VPADDi8
3897 8451233U, // VPMAXf
3898 7926945U, // VPMAXh
3899 11072673U, // VPMAXs16
3900 11596961U, // VPMAXs32
3901 12121249U, // VPMAXs8
3902 12645537U, // VPMAXu16
3903 13169825U, // VPMAXu32
3904 13694113U, // VPMAXu8
3905 8450198U, // VPMINf
3906 7925910U, // VPMINh
3907 11071638U, // VPMINs16
3908 11595926U, // VPMINs32
3909 12120214U, // VPMINs8
3910 12644502U, // VPMINu16
3911 13168790U, // VPMINu32
3912 13693078U, // VPMINu8
3913 12087830U, // VQABSv16i8
3914 11563542U, // VQABSv2i32
3915 11039254U, // VQABSv4i16
3916 11563542U, // VQABSv4i32
3917 11039254U, // VQABSv8i16
3918 12087830U, // VQABSv8i8
3919 12119409U, // VQADDsv16i8
3920 974712177U, // VQADDsv1i64
3921 11595121U, // VQADDsv2i32
3922 974712177U, // VQADDsv2i64
3923 11070833U, // VQADDsv4i16
3924 11595121U, // VQADDsv4i32
3925 11070833U, // VQADDsv8i16
3926 12119409U, // VQADDsv8i8
3927 13692273U, // VQADDuv16i8
3928 22605169U, // VQADDuv1i64
3929 13167985U, // VQADDuv2i32
3930 22605169U, // VQADDuv2i64
3931 12643697U, // VQADDuv4i16
3932 13167985U, // VQADDuv4i32
3933 12643697U, // VQADDuv8i16
3934 13692273U, // VQADDuv8i8
3935 11587381U, // VQDMLALslv2i32
3936 11063093U, // VQDMLALslv4i16
3937 11579189U, // VQDMLALv2i64
3938 11054901U, // VQDMLALv4i32
3939 11587610U, // VQDMLSLslv2i32
3940 11063322U, // VQDMLSLslv4i16
3941 11579418U, // VQDMLSLv2i64
3942 11055130U, // VQDMLSLv4i32
3943 11578977U, // VQDMULHslv2i32
3944 11054689U, // VQDMULHslv4i16
3945 11578977U, // VQDMULHslv4i32
3946 11054689U, // VQDMULHslv8i16
3947 11595361U, // VQDMULHv2i32
3948 11071073U, // VQDMULHv4i16
3949 11595361U, // VQDMULHv4i32
3950 11071073U, // VQDMULHv8i16
3951 11579355U, // VQDMULLslv2i32
3952 11055067U, // VQDMULLslv4i16
3953 11595739U, // VQDMULLv2i64
3954 11071451U, // VQDMULLv4i32
3955 974680297U, // VQMOVNsuv2i32
3956 11563241U, // VQMOVNsuv4i16
3957 11038953U, // VQMOVNsuv8i8
3958 974680310U, // VQMOVNsv2i32
3959 11563254U, // VQMOVNsv4i16
3960 11038966U, // VQMOVNsv8i8
3961 22573302U, // VQMOVNuv2i32
3962 13136118U, // VQMOVNuv4i16
3963 12611830U, // VQMOVNuv8i8
3964 12086781U, // VQNEGv16i8
3965 11562493U, // VQNEGv2i32
3966 11038205U, // VQNEGv4i16
3967 11562493U, // VQNEGv4i32
3968 11038205U, // VQNEGv8i16
3969 12086781U, // VQNEGv8i8
3970 11587101U, // VQRDMLAHslv2i32
3971 11062813U, // VQRDMLAHslv4i16
3972 11587101U, // VQRDMLAHslv4i32
3973 11062813U, // VQRDMLAHslv8i16
3974 11578909U, // VQRDMLAHv2i32
3975 11054621U, // VQRDMLAHv4i16
3976 11578909U, // VQRDMLAHv4i32
3977 11054621U, // VQRDMLAHv8i16
3978 11587230U, // VQRDMLSHslv2i32
3979 11062942U, // VQRDMLSHslv4i16
3980 11587230U, // VQRDMLSHslv4i32
3981 11062942U, // VQRDMLSHslv8i16
3982 11579038U, // VQRDMLSHv2i32
3983 11054750U, // VQRDMLSHv4i16
3984 11579038U, // VQRDMLSHv4i32
3985 11054750U, // VQRDMLSHv8i16
3986 11578985U, // VQRDMULHslv2i32
3987 11054697U, // VQRDMULHslv4i16
3988 11578985U, // VQRDMULHslv4i32
3989 11054697U, // VQRDMULHslv8i16
3990 11595369U, // VQRDMULHv2i32
3991 11071081U, // VQRDMULHv4i16
3992 11595369U, // VQRDMULHv4i32
3993 11071081U, // VQRDMULHv8i16
3994 12119962U, // VQRSHLsv16i8
3995 974712730U, // VQRSHLsv1i64
3996 11595674U, // VQRSHLsv2i32
3997 974712730U, // VQRSHLsv2i64
3998 11071386U, // VQRSHLsv4i16
3999 11595674U, // VQRSHLsv4i32
4000 11071386U, // VQRSHLsv8i16
4001 12119962U, // VQRSHLsv8i8
4002 13692826U, // VQRSHLuv16i8
4003 22605722U, // VQRSHLuv1i64
4004 13168538U, // VQRSHLuv2i32
4005 22605722U, // VQRSHLuv2i64
4006 12644250U, // VQRSHLuv4i16
4007 13168538U, // VQRSHLuv4i32
4008 12644250U, // VQRSHLuv8i16
4009 13692826U, // VQRSHLuv8i8
4010 974713004U, // VQRSHRNsv2i32
4011 11595948U, // VQRSHRNsv4i16
4012 11071660U, // VQRSHRNsv8i8
4013 22605996U, // VQRSHRNuv2i32
4014 13168812U, // VQRSHRNuv4i16
4015 12644524U, // VQRSHRNuv8i8
4016 974713056U, // VQRSHRUNv2i32
4017 11596000U, // VQRSHRUNv4i16
4018 11071712U, // VQRSHRUNv8i8
4019 12119949U, // VQSHLsiv16i8
4020 974712717U, // VQSHLsiv1i64
4021 11595661U, // VQSHLsiv2i32
4022 974712717U, // VQSHLsiv2i64
4023 11071373U, // VQSHLsiv4i16
4024 11595661U, // VQSHLsiv4i32
4025 11071373U, // VQSHLsiv8i16
4026 12119949U, // VQSHLsiv8i8
4027 12121029U, // VQSHLsuv16i8
4028 974713797U, // VQSHLsuv1i64
4029 11596741U, // VQSHLsuv2i32
4030 974713797U, // VQSHLsuv2i64
4031 11072453U, // VQSHLsuv4i16
4032 11596741U, // VQSHLsuv4i32
4033 11072453U, // VQSHLsuv8i16
4034 12121029U, // VQSHLsuv8i8
4035 12119949U, // VQSHLsv16i8
4036 974712717U, // VQSHLsv1i64
4037 11595661U, // VQSHLsv2i32
4038 974712717U, // VQSHLsv2i64
4039 11071373U, // VQSHLsv4i16
4040 11595661U, // VQSHLsv4i32
4041 11071373U, // VQSHLsv8i16
4042 12119949U, // VQSHLsv8i8
4043 13692813U, // VQSHLuiv16i8
4044 22605709U, // VQSHLuiv1i64
4045 13168525U, // VQSHLuiv2i32
4046 22605709U, // VQSHLuiv2i64
4047 12644237U, // VQSHLuiv4i16
4048 13168525U, // VQSHLuiv4i32
4049 12644237U, // VQSHLuiv8i16
4050 13692813U, // VQSHLuiv8i8
4051 13692813U, // VQSHLuv16i8
4052 22605709U, // VQSHLuv1i64
4053 13168525U, // VQSHLuv2i32
4054 22605709U, // VQSHLuv2i64
4055 12644237U, // VQSHLuv4i16
4056 13168525U, // VQSHLuv4i32
4057 12644237U, // VQSHLuv8i16
4058 13692813U, // VQSHLuv8i8
4059 974712997U, // VQSHRNsv2i32
4060 11595941U, // VQSHRNsv4i16
4061 11071653U, // VQSHRNsv8i8
4062 22605989U, // VQSHRNuv2i32
4063 13168805U, // VQSHRNuv4i16
4064 12644517U, // VQSHRNuv8i8
4065 974713048U, // VQSHRUNv2i32
4066 11595992U, // VQSHRUNv4i16
4067 11071704U, // VQSHRUNv8i8
4068 12119247U, // VQSUBsv16i8
4069 974712015U, // VQSUBsv1i64
4070 11594959U, // VQSUBsv2i32
4071 974712015U, // VQSUBsv2i64
4072 11070671U, // VQSUBsv4i16
4073 11594959U, // VQSUBsv4i32
4074 11070671U, // VQSUBsv8i16
4075 12119247U, // VQSUBsv8i8
4076 13692111U, // VQSUBuv16i8
4077 22605007U, // VQSUBuv1i64
4078 13167823U, // VQSUBuv2i32
4079 22605007U, // VQSUBuv2i64
4080 12643535U, // VQSUBuv4i16
4081 13167823U, // VQSUBuv4i32
4082 12643535U, // VQSUBuv8i16
4083 13692111U, // VQSUBuv8i8
4084 962654343U, // VRADDHNv2i32
4085 14217351U, // VRADDHNv4i16
4086 14741639U, // VRADDHNv8i8
4087 13135319U, // VRECPEd
4088 8416727U, // VRECPEfd
4089 8416727U, // VRECPEfq
4090 7892439U, // VRECPEhd
4091 7892439U, // VRECPEhq
4092 13135319U, // VRECPEq
4093 8450642U, // VRECPSfd
4094 8450642U, // VRECPSfq
4095 7926354U, // VRECPShd
4096 7926354U, // VRECPShq
4097 1599992U, // VREV16d8
4098 1599992U, // VREV16q8
4099 551193U, // VREV32d16
4100 1599769U, // VREV32d8
4101 551193U, // VREV32q16
4102 1599769U, // VREV32q8
4103 551279U, // VREV64d16
4104 1075567U, // VREV64d32
4105 1599855U, // VREV64d8
4106 551279U, // VREV64q16
4107 1075567U, // VREV64q32
4108 1599855U, // VREV64q8
4109 12119390U, // VRHADDsv16i8
4110 11595102U, // VRHADDsv2i32
4111 11070814U, // VRHADDsv4i16
4112 11595102U, // VRHADDsv4i32
4113 11070814U, // VRHADDsv8i16
4114 12119390U, // VRHADDsv8i8
4115 13692254U, // VRHADDuv16i8
4116 13167966U, // VRHADDuv2i32
4117 12643678U, // VRHADDuv4i16
4118 13167966U, // VRHADDuv4i32
4119 12643678U, // VRHADDuv8i16
4120 13692254U, // VRHADDuv8i8
4121 942752490U, // VRINTAD
4122 942753012U, // VRINTAH
4123 942752139U, // VRINTANDf
4124 942753012U, // VRINTANDh
4125 942752139U, // VRINTANQf
4126 942753012U, // VRINTANQh
4127 942752139U, // VRINTAS
4128 942752538U, // VRINTMD
4129 942753093U, // VRINTMH
4130 942752198U, // VRINTMNDf
4131 942753093U, // VRINTMNDh
4132 942752198U, // VRINTMNQf
4133 942753093U, // VRINTMNQh
4134 942752198U, // VRINTMS
4135 942752550U, // VRINTND
4136 942753105U, // VRINTNH
4137 942752210U, // VRINTNNDf
4138 942753105U, // VRINTNNDh
4139 942752210U, // VRINTNNQf
4140 942753105U, // VRINTNNQh
4141 942752210U, // VRINTNS
4142 942752562U, // VRINTPD
4143 942753117U, // VRINTPH
4144 942752222U, // VRINTPNDf
4145 942753117U, // VRINTPNDh
4146 942752222U, // VRINTPNQf
4147 942753117U, // VRINTPNQh
4148 942752222U, // VRINTPS
4149 1282437624U, // VRINTRD
4150 7893496U, // VRINTRH
4151 8417784U, // VRINTRS
4152 1282438598U, // VRINTXD
4153 7894470U, // VRINTXH
4154 942752270U, // VRINTXNDf
4155 942753175U, // VRINTXNDh
4156 942752270U, // VRINTXNQf
4157 942753175U, // VRINTXNQh
4158 8418758U, // VRINTXS
4159 1282438648U, // VRINTZD
4160 7894520U, // VRINTZH
4161 942752282U, // VRINTZNDf
4162 942753198U, // VRINTZNDh
4163 942752282U, // VRINTZNQf
4164 942753198U, // VRINTZNQh
4165 8418808U, // VRINTZS
4166 12119969U, // VRSHLsv16i8
4167 974712737U, // VRSHLsv1i64
4168 11595681U, // VRSHLsv2i32
4169 974712737U, // VRSHLsv2i64
4170 11071393U, // VRSHLsv4i16
4171 11595681U, // VRSHLsv4i32
4172 11071393U, // VRSHLsv8i16
4173 12119969U, // VRSHLsv8i8
4174 13692833U, // VRSHLuv16i8
4175 22605729U, // VRSHLuv1i64
4176 13168545U, // VRSHLuv2i32
4177 22605729U, // VRSHLuv2i64
4178 12644257U, // VRSHLuv4i16
4179 13168545U, // VRSHLuv4i32
4180 12644257U, // VRSHLuv8i16
4181 13692833U, // VRSHLuv8i8
4182 962654388U, // VRSHRNv2i32
4183 14217396U, // VRSHRNv4i16
4184 14741684U, // VRSHRNv8i8
4185 12120509U, // VRSHRsv16i8
4186 974713277U, // VRSHRsv1i64
4187 11596221U, // VRSHRsv2i32
4188 974713277U, // VRSHRsv2i64
4189 11071933U, // VRSHRsv4i16
4190 11596221U, // VRSHRsv4i32
4191 11071933U, // VRSHRsv8i16
4192 12120509U, // VRSHRsv8i8
4193 13693373U, // VRSHRuv16i8
4194 22606269U, // VRSHRuv1i64
4195 13169085U, // VRSHRuv2i32
4196 22606269U, // VRSHRuv2i64
4197 12644797U, // VRSHRuv4i16
4198 13169085U, // VRSHRuv4i32
4199 12644797U, // VRSHRuv8i16
4200 13693373U, // VRSHRuv8i8
4201 13135332U, // VRSQRTEd
4202 8416740U, // VRSQRTEfd
4203 8416740U, // VRSQRTEfq
4204 7892452U, // VRSQRTEhd
4205 7892452U, // VRSQRTEhq
4206 13135332U, // VRSQRTEq
4207 8450664U, // VRSQRTSfd
4208 8450664U, // VRSQRTSfq
4209 7926376U, // VRSQRTShd
4210 7926376U, // VRSQRTShq
4211 12102490U, // VRSRAsv16i8
4212 907586394U, // VRSRAsv1i64
4213 11578202U, // VRSRAsv2i32
4214 907586394U, // VRSRAsv2i64
4215 11053914U, // VRSRAsv4i16
4216 11578202U, // VRSRAsv4i32
4217 11053914U, // VRSRAsv8i16
4218 12102490U, // VRSRAsv8i8
4219 13675354U, // VRSRAuv16i8
4220 22588250U, // VRSRAuv1i64
4221 13151066U, // VRSRAuv2i32
4222 22588250U, // VRSRAuv2i64
4223 12626778U, // VRSRAuv4i16
4224 13151066U, // VRSRAuv4i32
4225 12626778U, // VRSRAuv8i16
4226 13675354U, // VRSRAuv8i8
4227 962654328U, // VRSUBHNv2i32
4228 14217336U, // VRSUBHNv4i16
4229 14741624U, // VRSUBHNv8i8
4230 2888421469U, // VSCCLRMD
4231 2888421469U, // VSCCLRMS
4232 1010394796U, // VSDOTD
4233 1010394796U, // VSDOTDI
4234 1010394796U, // VSDOTQ
4235 1010394796U, // VSDOTQI
4236 942752574U, // VSELEQD
4237 942753129U, // VSELEQH
4238 942752234U, // VSELEQS
4239 942752502U, // VSELGED
4240 942753035U, // VSELGEH
4241 942752162U, // VSELGES
4242 942752598U, // VSELGTD
4243 942753163U, // VSELGTH
4244 942752258U, // VSELGTS
4245 942752586U, // VSELVSD
4246 942753151U, // VSELVSH
4247 942752246U, // VSELVSS
4248 570442U, // VSETLNi16
4249 1094730U, // VSETLNi32
4250 1619018U, // VSETLNi8
4251 14741456U, // VSHLLi16
4252 14217168U, // VSHLLi32
4253 15265744U, // VSHLLi8
4254 11595728U, // VSHLLsv2i64
4255 11071440U, // VSHLLsv4i32
4256 12120016U, // VSHLLsv8i16
4257 13168592U, // VSHLLuv2i64
4258 12644304U, // VSHLLuv4i32
4259 13692880U, // VSHLLuv8i16
4260 15265703U, // VSHLiv16i8
4261 962654119U, // VSHLiv1i64
4262 14217127U, // VSHLiv2i32
4263 962654119U, // VSHLiv2i64
4264 14741415U, // VSHLiv4i16
4265 14217127U, // VSHLiv4i32
4266 14741415U, // VSHLiv8i16
4267 15265703U, // VSHLiv8i8
4268 12119975U, // VSHLsv16i8
4269 974712743U, // VSHLsv1i64
4270 11595687U, // VSHLsv2i32
4271 974712743U, // VSHLsv2i64
4272 11071399U, // VSHLsv4i16
4273 11595687U, // VSHLsv4i32
4274 11071399U, // VSHLsv8i16
4275 12119975U, // VSHLsv8i8
4276 13692839U, // VSHLuv16i8
4277 22605735U, // VSHLuv1i64
4278 13168551U, // VSHLuv2i32
4279 22605735U, // VSHLuv2i64
4280 12644263U, // VSHLuv4i16
4281 13168551U, // VSHLuv4i32
4282 12644263U, // VSHLuv8i16
4283 13692839U, // VSHLuv8i8
4284 962654395U, // VSHRNv2i32
4285 14217403U, // VSHRNv4i16
4286 14741691U, // VSHRNv8i8
4287 12120515U, // VSHRsv16i8
4288 974713283U, // VSHRsv1i64
4289 11596227U, // VSHRsv2i32
4290 974713283U, // VSHRsv2i64
4291 11071939U, // VSHRsv4i16
4292 11596227U, // VSHRsv4i32
4293 11071939U, // VSHRsv8i16
4294 12120515U, // VSHRsv8i8
4295 13693379U, // VSHRuv16i8
4296 22606275U, // VSHRuv1i64
4297 13169091U, // VSHRuv2i32
4298 22606275U, // VSHRuv2i64
4299 12644803U, // VSHRuv4i16
4300 13169091U, // VSHRuv4i32
4301 12644803U, // VSHRuv8i16
4302 13693379U, // VSHRuv8i8
4303 35713960U, // VSHTOD
4304 1291908008U, // VSHTOH
4305 36238248U, // VSHTOS
4306 1244689320U, // VSITOD
4307 1245213608U, // VSITOH
4308 1226339240U, // VSITOS
4309 1617672U, // VSLIv16i8
4310 15773448U, // VSLIv1i64
4311 1093384U, // VSLIv2i32
4312 15773448U, // VSLIv2i64
4313 569096U, // VSLIv4i16
4314 1093384U, // VSLIv4i32
4315 569096U, // VSLIv8i16
4316 1617672U, // VSLIv8i8
4317 1311830952U, // VSLTOD
4318 1312355240U, // VSLTOH
4319 1293480872U, // VSLTOS
4320 1010394774U, // VSMMLA
4321 1282437991U, // VSQRTD
4322 7893863U, // VSQRTH
4323 8418151U, // VSQRTS
4324 12102496U, // VSRAsv16i8
4325 907586400U, // VSRAsv1i64
4326 11578208U, // VSRAsv2i32
4327 907586400U, // VSRAsv2i64
4328 11053920U, // VSRAsv4i16
4329 11578208U, // VSRAsv4i32
4330 11053920U, // VSRAsv8i16
4331 12102496U, // VSRAsv8i8
4332 13675360U, // VSRAuv16i8
4333 22588256U, // VSRAuv1i64
4334 13151072U, // VSRAuv2i32
4335 22588256U, // VSRAuv2i64
4336 12626784U, // VSRAuv4i16
4337 13151072U, // VSRAuv4i32
4338 12626784U, // VSRAuv8i16
4339 13675360U, // VSRAuv8i8
4340 1617677U, // VSRIv16i8
4341 15773453U, // VSRIv1i64
4342 1093389U, // VSRIv2i32
4343 15773453U, // VSRIv2i64
4344 569101U, // VSRIv4i16
4345 1093389U, // VSRIv4i32
4346 569101U, // VSRIv8i16
4347 1617677U, // VSRIv8i8
4348 900770063U, // VST1LNd16
4349 2981234959U, // VST1LNd16_UPD
4350 901294351U, // VST1LNd32
4351 2981759247U, // VST1LNd32_UPD
4352 901818639U, // VST1LNd8
4353 2982283535U, // VST1LNd8_UPD
4354 0U, // VST1LNq16Pseudo
4355 0U, // VST1LNq16Pseudo_UPD
4356 0U, // VST1LNq32Pseudo
4357 0U, // VST1LNq32Pseudo_UPD
4358 0U, // VST1LNq8Pseudo
4359 0U, // VST1LNq8Pseudo_UPD
4360 3020482831U, // VST1d16
4361 3087591695U, // VST1d16Q
4362 0U, // VST1d16QPseudo
4363 0U, // VST1d16QPseudoWB_fixed
4364 0U, // VST1d16QPseudoWB_register
4365 3154684175U, // VST1d16Qwb_fixed
4366 3221801231U, // VST1d16Qwb_register
4367 3288918287U, // VST1d16T
4368 0U, // VST1d16TPseudo
4369 0U, // VST1d16TPseudoWB_fixed
4370 0U, // VST1d16TPseudoWB_register
4371 3356010767U, // VST1d16Twb_fixed
4372 3423127823U, // VST1d16Twb_register
4373 3490228495U, // VST1d16wb_fixed
4374 3557345551U, // VST1d16wb_register
4375 3021007119U, // VST1d32
4376 3088115983U, // VST1d32Q
4377 0U, // VST1d32QPseudo
4378 0U, // VST1d32QPseudoWB_fixed
4379 0U, // VST1d32QPseudoWB_register
4380 3155208463U, // VST1d32Qwb_fixed
4381 3222325519U, // VST1d32Qwb_register
4382 3289442575U, // VST1d32T
4383 0U, // VST1d32TPseudo
4384 0U, // VST1d32TPseudoWB_fixed
4385 0U, // VST1d32TPseudoWB_register
4386 3356535055U, // VST1d32Twb_fixed
4387 3423652111U, // VST1d32Twb_register
4388 3490752783U, // VST1d32wb_fixed
4389 3557869839U, // VST1d32wb_register
4390 3035687183U, // VST1d64
4391 3102796047U, // VST1d64Q
4392 0U, // VST1d64QPseudo
4393 0U, // VST1d64QPseudoWB_fixed
4394 0U, // VST1d64QPseudoWB_register
4395 3169888527U, // VST1d64Qwb_fixed
4396 3237005583U, // VST1d64Qwb_register
4397 3304122639U, // VST1d64T
4398 0U, // VST1d64TPseudo
4399 0U, // VST1d64TPseudoWB_fixed
4400 0U, // VST1d64TPseudoWB_register
4401 3371215119U, // VST1d64Twb_fixed
4402 3438332175U, // VST1d64Twb_register
4403 3505432847U, // VST1d64wb_fixed
4404 3572549903U, // VST1d64wb_register
4405 3021531407U, // VST1d8
4406 3088640271U, // VST1d8Q
4407 0U, // VST1d8QPseudo
4408 0U, // VST1d8QPseudoWB_fixed
4409 0U, // VST1d8QPseudoWB_register
4410 3155732751U, // VST1d8Qwb_fixed
4411 3222849807U, // VST1d8Qwb_register
4412 3289966863U, // VST1d8T
4413 0U, // VST1d8TPseudo
4414 0U, // VST1d8TPseudoWB_fixed
4415 0U, // VST1d8TPseudoWB_register
4416 3357059343U, // VST1d8Twb_fixed
4417 3424176399U, // VST1d8Twb_register
4418 3491277071U, // VST1d8wb_fixed
4419 3558394127U, // VST1d8wb_register
4420 3624462607U, // VST1q16
4421 0U, // VST1q16HighQPseudo
4422 0U, // VST1q16HighQPseudo_UPD
4423 0U, // VST1q16HighTPseudo
4424 0U, // VST1q16HighTPseudo_UPD
4425 0U, // VST1q16LowQPseudo_UPD
4426 0U, // VST1q16LowTPseudo_UPD
4427 3691555087U, // VST1q16wb_fixed
4428 3758672143U, // VST1q16wb_register
4429 3624986895U, // VST1q32
4430 0U, // VST1q32HighQPseudo
4431 0U, // VST1q32HighQPseudo_UPD
4432 0U, // VST1q32HighTPseudo
4433 0U, // VST1q32HighTPseudo_UPD
4434 0U, // VST1q32LowQPseudo_UPD
4435 0U, // VST1q32LowTPseudo_UPD
4436 3692079375U, // VST1q32wb_fixed
4437 3759196431U, // VST1q32wb_register
4438 3639666959U, // VST1q64
4439 0U, // VST1q64HighQPseudo
4440 0U, // VST1q64HighQPseudo_UPD
4441 0U, // VST1q64HighTPseudo
4442 0U, // VST1q64HighTPseudo_UPD
4443 0U, // VST1q64LowQPseudo_UPD
4444 0U, // VST1q64LowTPseudo_UPD
4445 3706759439U, // VST1q64wb_fixed
4446 3773876495U, // VST1q64wb_register
4447 3625511183U, // VST1q8
4448 0U, // VST1q8HighQPseudo
4449 0U, // VST1q8HighQPseudo_UPD
4450 0U, // VST1q8HighTPseudo
4451 0U, // VST1q8HighTPseudo_UPD
4452 0U, // VST1q8LowQPseudo_UPD
4453 0U, // VST1q8LowTPseudo_UPD
4454 3692603663U, // VST1q8wb_fixed
4455 3759720719U, // VST1q8wb_register
4456 900778320U, // VST2LNd16
4457 0U, // VST2LNd16Pseudo
4458 0U, // VST2LNd16Pseudo_UPD
4459 2981407056U, // VST2LNd16_UPD
4460 901302608U, // VST2LNd32
4461 0U, // VST2LNd32Pseudo
4462 0U, // VST2LNd32Pseudo_UPD
4463 2981931344U, // VST2LNd32_UPD
4464 901826896U, // VST2LNd8
4465 0U, // VST2LNd8Pseudo
4466 0U, // VST2LNd8Pseudo_UPD
4467 2982455632U, // VST2LNd8_UPD
4468 900778320U, // VST2LNq16
4469 0U, // VST2LNq16Pseudo
4470 0U, // VST2LNq16Pseudo_UPD
4471 2981407056U, // VST2LNq16_UPD
4472 901302608U, // VST2LNq32
4473 0U, // VST2LNq32Pseudo
4474 0U, // VST2LNq32Pseudo_UPD
4475 2981931344U, // VST2LNq32_UPD
4476 3825789264U, // VST2b16
4477 3892881744U, // VST2b16wb_fixed
4478 3959998800U, // VST2b16wb_register
4479 3826313552U, // VST2b32
4480 3893406032U, // VST2b32wb_fixed
4481 3960523088U, // VST2b32wb_register
4482 3826837840U, // VST2b8
4483 3893930320U, // VST2b8wb_fixed
4484 3961047376U, // VST2b8wb_register
4485 3624462672U, // VST2d16
4486 3691555152U, // VST2d16wb_fixed
4487 3758672208U, // VST2d16wb_register
4488 3624986960U, // VST2d32
4489 3692079440U, // VST2d32wb_fixed
4490 3759196496U, // VST2d32wb_register
4491 3625511248U, // VST2d8
4492 3692603728U, // VST2d8wb_fixed
4493 3759720784U, // VST2d8wb_register
4494 3087591760U, // VST2q16
4495 0U, // VST2q16Pseudo
4496 0U, // VST2q16PseudoWB_fixed
4497 0U, // VST2q16PseudoWB_register
4498 3154684240U, // VST2q16wb_fixed
4499 3221801296U, // VST2q16wb_register
4500 3088116048U, // VST2q32
4501 0U, // VST2q32Pseudo
4502 0U, // VST2q32PseudoWB_fixed
4503 0U, // VST2q32PseudoWB_register
4504 3155208528U, // VST2q32wb_fixed
4505 3222325584U, // VST2q32wb_register
4506 3088640336U, // VST2q8
4507 0U, // VST2q8Pseudo
4508 0U, // VST2q8PseudoWB_fixed
4509 0U, // VST2q8PseudoWB_register
4510 3155732816U, // VST2q8wb_fixed
4511 3222849872U, // VST2q8wb_register
4512 900860261U, // VST3LNd16
4513 0U, // VST3LNd16Pseudo
4514 0U, // VST3LNd16Pseudo_UPD
4515 2981431653U, // VST3LNd16_UPD
4516 901384549U, // VST3LNd32
4517 0U, // VST3LNd32Pseudo
4518 0U, // VST3LNd32Pseudo_UPD
4519 2981955941U, // VST3LNd32_UPD
4520 901908837U, // VST3LNd8
4521 0U, // VST3LNd8Pseudo
4522 0U, // VST3LNd8Pseudo_UPD
4523 2982480229U, // VST3LNd8_UPD
4524 900860261U, // VST3LNq16
4525 0U, // VST3LNq16Pseudo
4526 0U, // VST3LNq16Pseudo_UPD
4527 2981431653U, // VST3LNq16_UPD
4528 901384549U, // VST3LNq32
4529 0U, // VST3LNq32Pseudo
4530 0U, // VST3LNq32Pseudo_UPD
4531 2981955941U, // VST3LNq32_UPD
4532 900778341U, // VST3d16
4533 0U, // VST3d16Pseudo
4534 0U, // VST3d16Pseudo_UPD
4535 2981407077U, // VST3d16_UPD
4536 901302629U, // VST3d32
4537 0U, // VST3d32Pseudo
4538 0U, // VST3d32Pseudo_UPD
4539 2981931365U, // VST3d32_UPD
4540 901826917U, // VST3d8
4541 0U, // VST3d8Pseudo
4542 0U, // VST3d8Pseudo_UPD
4543 2982455653U, // VST3d8_UPD
4544 900778341U, // VST3q16
4545 0U, // VST3q16Pseudo_UPD
4546 2981407077U, // VST3q16_UPD
4547 0U, // VST3q16oddPseudo
4548 0U, // VST3q16oddPseudo_UPD
4549 901302629U, // VST3q32
4550 0U, // VST3q32Pseudo_UPD
4551 2981931365U, // VST3q32_UPD
4552 0U, // VST3q32oddPseudo
4553 0U, // VST3q32oddPseudo_UPD
4554 901826917U, // VST3q8
4555 0U, // VST3q8Pseudo_UPD
4556 2982455653U, // VST3q8_UPD
4557 0U, // VST3q8oddPseudo
4558 0U, // VST3q8oddPseudo_UPD
4559 901032315U, // VST4LNd16
4560 0U, // VST4LNd16Pseudo
4561 0U, // VST4LNd16Pseudo_UPD
4562 2981415291U, // VST4LNd16_UPD
4563 901556603U, // VST4LNd32
4564 0U, // VST4LNd32Pseudo
4565 0U, // VST4LNd32Pseudo_UPD
4566 2981939579U, // VST4LNd32_UPD
4567 902080891U, // VST4LNd8
4568 0U, // VST4LNd8Pseudo
4569 0U, // VST4LNd8Pseudo_UPD
4570 2982463867U, // VST4LNd8_UPD
4571 901032315U, // VST4LNq16
4572 0U, // VST4LNq16Pseudo
4573 0U, // VST4LNq16Pseudo_UPD
4574 2981415291U, // VST4LNq16_UPD
4575 901556603U, // VST4LNq32
4576 0U, // VST4LNq32Pseudo
4577 0U, // VST4LNq32Pseudo_UPD
4578 2981939579U, // VST4LNq32_UPD
4579 900860283U, // VST4d16
4580 0U, // VST4d16Pseudo
4581 0U, // VST4d16Pseudo_UPD
4582 2981431675U, // VST4d16_UPD
4583 901384571U, // VST4d32
4584 0U, // VST4d32Pseudo
4585 0U, // VST4d32Pseudo_UPD
4586 2981955963U, // VST4d32_UPD
4587 901908859U, // VST4d8
4588 0U, // VST4d8Pseudo
4589 0U, // VST4d8Pseudo_UPD
4590 2982480251U, // VST4d8_UPD
4591 900860283U, // VST4q16
4592 0U, // VST4q16Pseudo_UPD
4593 2981431675U, // VST4q16_UPD
4594 0U, // VST4q16oddPseudo
4595 0U, // VST4q16oddPseudo_UPD
4596 901384571U, // VST4q32
4597 0U, // VST4q32Pseudo_UPD
4598 2981955963U, // VST4q32_UPD
4599 0U, // VST4q32oddPseudo
4600 0U, // VST4q32oddPseudo_UPD
4601 901908859U, // VST4q8
4602 0U, // VST4q8Pseudo_UPD
4603 2982480251U, // VST4q8_UPD
4604 0U, // VST4q8oddPseudo
4605 0U, // VST4q8oddPseudo_UPD
4606 942173161U, // VSTMDDB_UPD
4607 2730773U, // VSTMDIA
4608 942172949U, // VSTMDIA_UPD
4609 0U, // VSTMQIA
4610 942173161U, // VSTMSDB_UPD
4611 2730773U, // VSTMSIA
4612 942172949U, // VSTMSIA_UPD
4613 2683391U, // VSTRD
4614 586239U, // VSTRH
4615 2683391U, // VSTRS
4616 2647159295U, // VSTR_FPCXTNS_off
4617 768143871U, // VSTR_FPCXTNS_post
4618 2714300927U, // VSTR_FPCXTNS_pre
4619 2647683583U, // VSTR_FPCXTS_off
4620 768668159U, // VSTR_FPCXTS_post
4621 2714825215U, // VSTR_FPCXTS_pre
4622 2648207871U, // VSTR_FPSCR_NZCVQC_off
4623 769192447U, // VSTR_FPSCR_NZCVQC_post
4624 2715349503U, // VSTR_FPSCR_NZCVQC_pre
4625 2648732159U, // VSTR_FPSCR_off
4626 769716735U, // VSTR_FPSCR_post
4627 2715873791U, // VSTR_FPSCR_pre
4628 2783506943U, // VSTR_P0_off
4629 1709748735U, // VSTR_P0_post
4630 2850599423U, // VSTR_P0_pre
4631 2649780735U, // VSTR_VPR_off
4632 770765311U, // VSTR_VPR_post
4633 2716922367U, // VSTR_VPR_pre
4634 1282469077U, // VSUBD
4635 7924949U, // VSUBH
4636 962654336U, // VSUBHNv2i32
4637 14217344U, // VSUBHNv4i16
4638 14741632U, // VSUBHNv8i8
4639 11595604U, // VSUBLsv2i64
4640 11071316U, // VSUBLsv4i32
4641 12119892U, // VSUBLsv8i16
4642 13168468U, // VSUBLuv2i64
4643 12644180U, // VSUBLuv4i32
4644 13692756U, // VSUBLuv8i16
4645 8449237U, // VSUBS
4646 11596885U, // VSUBWsv2i64
4647 11072597U, // VSUBWsv4i32
4648 12121173U, // VSUBWsv8i16
4649 13169749U, // VSUBWuv2i64
4650 12645461U, // VSUBWuv4i32
4651 13694037U, // VSUBWuv8i16
4652 8449237U, // VSUBfd
4653 8449237U, // VSUBfq
4654 7924949U, // VSUBhd
4655 7924949U, // VSUBhq
4656 15264981U, // VSUBv16i8
4657 962653397U, // VSUBv1i64
4658 14216405U, // VSUBv2i32
4659 962653397U, // VSUBv2i64
4660 14740693U, // VSUBv4i16
4661 14216405U, // VSUBv4i32
4662 14740693U, // VSUBv8i16
4663 15264981U, // VSUBv8i8
4664 1010394817U, // VSUDOTDI
4665 1010394817U, // VSUDOTQI
4666 2666883U, // VSWPd
4667 2666883U, // VSWPq
4668 1634127U, // VTBL1
4669 1634127U, // VTBL2
4670 1634127U, // VTBL3
4671 0U, // VTBL3Pseudo
4672 1634127U, // VTBL4
4673 0U, // VTBL4Pseudo
4674 1619202U, // VTBX1
4675 1619202U, // VTBX2
4676 1619202U, // VTBX3
4677 0U, // VTBX3Pseudo
4678 1619202U, // VTBX4
4679 0U, // VTBX4Pseudo
4680 37811112U, // VTOSHD
4681 1294529448U, // VTOSHH
4682 38335400U, // VTOSHS
4683 1235776004U, // VTOSIRD
4684 1246786052U, // VTOSIRH
4685 1227911684U, // VTOSIRS
4686 1235776424U, // VTOSIZD
4687 1246786472U, // VTOSIZH
4688 1227912104U, // VTOSIZS
4689 1302918056U, // VTOSLD
4690 1313928104U, // VTOSLH
4691 1295053736U, // VTOSLS
4692 39383976U, // VTOUHD
4693 1295578024U, // VTOUHH
4694 39908264U, // VTOUHS
4695 1248358916U, // VTOUIRD
4696 1248883204U, // VTOUIRH
4697 1228960260U, // VTOUIRS
4698 1248359336U, // VTOUIZD
4699 1248883624U, // VTOUIZH
4700 1228960680U, // VTOUIZS
4701 1315500968U, // VTOULD
4702 1316025256U, // VTOULH
4703 1296102312U, // VTOULS
4704 569542U, // VTRNd16
4705 1093830U, // VTRNd32
4706 1618118U, // VTRNd8
4707 569542U, // VTRNq16
4708 1093830U, // VTRNq32
4709 1618118U, // VTRNq8
4710 1635191U, // VTSTv16i8
4711 1110903U, // VTSTv2i32
4712 586615U, // VTSTv4i16
4713 1110903U, // VTSTv4i32
4714 586615U, // VTSTv8i16
4715 1635191U, // VTSTv8i8
4716 1010394828U, // VUDOTD
4717 1010394828U, // VUDOTDI
4718 1010394828U, // VUDOTQ
4719 1010394828U, // VUDOTQI
4720 41481128U, // VUHTOD
4721 1292432296U, // VUHTOH
4722 42005416U, // VUHTOS
4723 1250456488U, // VUITOD
4724 1250980776U, // VUITOH
4725 1226863528U, // VUITOS
4726 1317598120U, // VULTOD
4727 1318122408U, // VULTOH
4728 1294005160U, // VULTOS
4729 1010394806U, // VUMMLA
4730 1010394785U, // VUSDOTD
4731 1010394785U, // VUSDOTDI
4732 1010394785U, // VUSDOTQ
4733 1010394785U, // VUSDOTQI
4734 1010394762U, // VUSMMLA
4735 569736U, // VUZPd16
4736 1618312U, // VUZPd8
4737 569736U, // VUZPq16
4738 1094024U, // VUZPq32
4739 1618312U, // VUZPq8
4740 569612U, // VZIPd16
4741 1618188U, // VZIPd8
4742 569612U, // VZIPq16
4743 1093900U, // VZIPq32
4744 1618188U, // VZIPq8
4745 2730724U, // sysLDMDA
4746 942172900U, // sysLDMDA_UPD
4747 2730979U, // sysLDMDB
4748 942173155U, // sysLDMDB_UPD
4749 2732107U, // sysLDMIA
4750 942174283U, // sysLDMIA_UPD
4751 2730998U, // sysLDMIB
4752 942173174U, // sysLDMIB_UPD
4753 2730730U, // sysSTMDA
4754 942172906U, // sysSTMDA_UPD
4755 2730986U, // sysSTMDB
4756 942173162U, // sysSTMDB_UPD
4757 2732142U, // sysSTMIA
4758 942174318U, // sysSTMIA_UPD
4759 2731004U, // sysSTMIB
4760 942173180U, // sysSTMIB_UPD
4761 2632970U, // t2ADCri
4762 43527434U, // t2ADCrr
4763 43584778U, // t2ADCrs
4764 43527502U, // t2ADDri
4765 2683996U, // t2ADDri12
4766 43527502U, // t2ADDrr
4767 43584846U, // t2ADDrs
4768 43527502U, // t2ADDspImm
4769 2683996U, // t2ADDspImm12
4770 43544993U, // t2ADR
4771 2633103U, // t2ANDri
4772 43527567U, // t2ANDrr
4773 43584911U, // t2ANDrs
4774 43528674U, // t2ASRri
4775 43528674U, // t2ASRrr
4776 4413U, // t2AUT
4777 875154955U, // t2AUTG
4778 1117367220U, // t2B
4779 2682130U, // t2BFC
4780 2666240U, // t2BFI
4781 1076391805U, // t2BFLi
4782 1076393377U, // t2BFLr
4783 1076391404U, // t2BFi
4784 4029777812U, // t2BFic
4785 1076393298U, // t2BFr
4786 2632983U, // t2BICri
4787 43527447U, // t2BICrr
4788 43584791U, // t2BICrs
4789 1917U, // t2BTI
4790 875156380U, // t2BXAUT
4791 2731794U, // t2BXJ
4792 1117367220U, // t2Bcc
4793 1344934152U, // t2CDP
4794 1344932154U, // t2CDP2
4795 4838725U, // t2CLREX
4796 2888421472U, // t2CLRM
4797 2651636U, // t2CLZ
4798 43544737U, // t2CMNri
4799 43544737U, // t2CMNzrr
4800 43577505U, // t2CMNzrs
4801 43544850U, // t2CMPri
4802 43544850U, // t2CMPrr
4803 43577618U, // t2CMPrs
4804 4802484U, // t2CPS1p
4805 1520095829U, // t2CPS2p
4806 1479201365U, // t2CPS3p
4807 942753529U, // t2CRC32B
4808 942753537U, // t2CRC32CB
4809 942753647U, // t2CRC32CH
4810 942753767U, // t2CRC32CW
4811 942753639U, // t2CRC32H
4812 942753759U, // t2CRC32W
4813 942753686U, // t2CSEL
4814 942753580U, // t2CSINC
4815 942753738U, // t2CSINV
4816 942753632U, // t2CSNEG
4817 2731508U, // t2DBG
4818 4835593U, // t2DCPS1
4819 4835658U, // t2DCPS2
4820 4835679U, // t2DCPS3
4821 942753706U, // t2DLS
4822 4096371749U, // t2DMB
4823 4096371845U, // t2DSB
4824 2634192U, // t2EORri
4825 43528656U, // t2EORrr
4826 43586000U, // t2EORrs
4827 43627272U, // t2HINT
4828 4802513U, // t2HVC
4829 4163480713U, // t2ISB
4830 69751512U, // t2IT
4831 0U, // t2Int_eh_sjlj_setjmp
4832 0U, // t2Int_eh_sjlj_setjmp_nofp
4833 2648800U, // t2LDA
4834 2649009U, // t2LDAB
4835 2651443U, // t2LDAEX
4836 2649320U, // t2LDAEXB
4837 2682283U, // t2LDAEXD
4838 2649816U, // t2LDAEXH
4839 2649616U, // t2LDAH
4840 1344843542U, // t2LDC2L_OFFSET
4841 1344843542U, // t2LDC2L_OPTION
4842 1344843542U, // t2LDC2L_POST
4843 1344843542U, // t2LDC2L_PRE
4844 1344842016U, // t2LDC2_OFFSET
4845 1344842016U, // t2LDC2_OPTION
4846 1344842016U, // t2LDC2_POST
4847 1344842016U, // t2LDC2_PRE
4848 1344843610U, // t2LDCL_OFFSET
4849 1344843610U, // t2LDCL_OPTION
4850 1344843610U, // t2LDCL_POST
4851 1344843610U, // t2LDCL_PRE
4852 1344843022U, // t2LDC_OFFSET
4853 1344843022U, // t2LDC_OPTION
4854 1344843022U, // t2LDC_POST
4855 1344843022U, // t2LDC_PRE
4856 2730979U, // t2LDMDB
4857 942173155U, // t2LDMDB_UPD
4858 43626571U, // t2LDMIA
4859 983068747U, // t2LDMIA_UPD
4860 2683552U, // t2LDRBT
4861 2665594U, // t2LDRB_POST
4862 2665594U, // t2LDRB_PRE
4863 43576442U, // t2LDRBi12
4864 2681978U, // t2LDRBi8
4865 43543674U, // t2LDRBpci
4866 43560058U, // t2LDRBs
4867 2674068U, // t2LDRD_POST
4868 2674068U, // t2LDRD_PRE
4869 2665876U, // t2LDRDi8
4870 2684223U, // t2LDREX
4871 2649334U, // t2LDREXB
4872 2682297U, // t2LDREXD
4873 2649830U, // t2LDREXH
4874 2683587U, // t2LDRHT
4875 2666112U, // t2LDRH_POST
4876 2666112U, // t2LDRH_PRE
4877 43576960U, // t2LDRHi12
4878 2682496U, // t2LDRHi8
4879 43544192U, // t2LDRHpci
4880 43560576U, // t2LDRHs
4881 2683564U, // t2LDRSBT
4882 2665613U, // t2LDRSB_POST
4883 2665613U, // t2LDRSB_PRE
4884 43576461U, // t2LDRSBi12
4885 2681997U, // t2LDRSBi8
4886 43543693U, // t2LDRSBpci
4887 43560077U, // t2LDRSBs
4888 2683599U, // t2LDRSHT
4889 2666151U, // t2LDRSH_POST
4890 2666151U, // t2LDRSH_PRE
4891 43576999U, // t2LDRSHi12
4892 2682535U, // t2LDRSHi8
4893 43544231U, // t2LDRSHpci
4894 43560615U, // t2LDRSHs
4895 2683746U, // t2LDRT
4896 2666918U, // t2LDR_POST
4897 2666918U, // t2LDR_PRE
4898 43577766U, // t2LDRi12
4899 2683302U, // t2LDRi8
4900 43544998U, // t2LDRpci
4901 43561382U, // t2LDRs
4902 4818775U, // t2LE
4903 10577751U, // t2LEUpdate
4904 43528222U, // t2LSLri
4905 43528222U, // t2LSLrr
4906 43528681U, // t2LSRri
4907 43528681U, // t2LSRrr
4908 1344934301U, // t2MCR
4909 1344932159U, // t2MCR2
4910 1344852440U, // t2MCRR
4911 1344850244U, // t2MCRR2
4912 2665252U, // t2MLA
4913 2667053U, // t2MLS
4914 2683821U, // t2MOVTi16
4915 43553867U, // t2MOVi
4916 2651250U, // t2MOVi16
4917 43553867U, // t2MOVr
4918 43545182U, // t2MOVsra_glue
4919 43545187U, // t2MOVsrl_glue
4920 1143606565U, // t2MRC
4921 1143605541U, // t2MRC2
4922 1814613289U, // t2MRRC
4923 1814612266U, // t2MRRC2
4924 2732634U, // t2MRS_AR
4925 2650714U, // t2MRS_M
4926 2650714U, // t2MRSbanked
4927 2732634U, // t2MRSsys_AR
4928 1881698798U, // t2MSR_AR
4929 1881698798U, // t2MSR_M
4930 1948807662U, // t2MSRbanked
4931 2682926U, // t2MUL
4932 2658546U, // t2MVNi
4933 43553010U, // t2MVNr
4934 43528434U, // t2MVNs
4935 2633922U, // t2ORNri
4936 2633922U, // t2ORNrr
4937 2691266U, // t2ORNrs
4938 2634206U, // t2ORRri
4939 43528670U, // t2ORRrr
4940 43586014U, // t2ORRrs
4941 4378U, // t2PAC
4942 4394U, // t2PACBTI
4943 2731512U, // t2PACG
4944 2667147U, // t2PKHBT
4945 2665630U, // t2PKHTB
4946 4230509665U, // t2PLDWi12
4947 2651233U, // t2PLDWi8
4948 69792865U, // t2PLDWs
4949 4230507907U, // t2PLDi12
4950 2649475U, // t2PLDi8
4951 136949123U, // t2PLDpci
4952 69791107U, // t2PLDs
4953 4230508292U, // t2PLIi12
4954 2649860U, // t2PLIi8
4955 136949508U, // t2PLIpci
4956 69791492U, // t2PLIs
4957 2682226U, // t2QADD
4958 2681301U, // t2QADD16
4959 2681404U, // t2QADD8
4960 2684343U, // t2QASX
4961 2682200U, // t2QDADD
4962 2682051U, // t2QDSUB
4963 2684089U, // t2QSAX
4964 2682064U, // t2QSUB
4965 2681263U, // t2QSUB16
4966 2681365U, // t2QSUB8
4967 2650838U, // t2RBIT
4968 43545626U, // t2REV
4969 43543033U, // t2REV16
4970 43544242U, // t2REVSH
4971 2730972U, // t2RFEDB
4972 2730972U, // t2RFEDBW
4973 2730760U, // t2RFEIA
4974 2730760U, // t2RFEIAW
4975 43528660U, // t2RORri
4976 43528660U, // t2RORrr
4977 2659750U, // t2RRX
4978 43527311U, // t2RSBri
4979 2632847U, // t2RSBrr
4980 2690191U, // t2RSBrs
4981 2681308U, // t2SADD16
4982 2681410U, // t2SADD8
4983 2684348U, // t2SASX
4984 3206U, // t2SB
4985 2632965U, // t2SBCri
4986 43527429U, // t2SBCrr
4987 43584773U, // t2SBCrs
4988 2667857U, // t2SBFX
4989 2683934U, // t2SDIV
4990 2682745U, // t2SEL
4991 4802460U, // t2SETPAN
4992 4836872U, // t2SG
4993 2681284U, // t2SHADD16
4994 2681389U, // t2SHADD8
4995 2684330U, // t2SHASX
4996 2684076U, // t2SHSAX
4997 2681246U, // t2SHSUB16
4998 2681350U, // t2SHSUB8
4999 2731297U, // t2SMC
5000 2665410U, // t2SMLABB
5001 2667140U, // t2SMLABT
5002 2665786U, // t2SMLAD
5003 2667783U, // t2SMLADX
5004 2756413U, // t2SMLAL
5005 2755529U, // t2SMLALBB
5006 2757265U, // t2SMLALBT
5007 2755964U, // t2SMLALD
5008 2757909U, // t2SMLALDX
5009 2755748U, // t2SMLALTB
5010 2757507U, // t2SMLALTT
5011 2665623U, // t2SMLATB
5012 2667388U, // t2SMLATT
5013 2665690U, // t2SMLAWB
5014 2667442U, // t2SMLAWT
5015 2665887U, // t2SMLSD
5016 2667813U, // t2SMLSDX
5017 2755975U, // t2SMLSLD
5018 2757917U, // t2SMLSLDX
5019 2665256U, // t2SMMLA
5020 2666902U, // t2SMMLAR
5021 2667051U, // t2SMMLS
5022 2666982U, // t2SMMLSR
5023 2682930U, // t2SMMUL
5024 2683336U, // t2SMMULR
5025 2682176U, // t2SMUAD
5026 2684174U, // t2SMUADX
5027 2681809U, // t2SMULBB
5028 2683545U, // t2SMULBT
5029 2666467U, // t2SMULL
5030 2682028U, // t2SMULTB
5031 2683787U, // t2SMULTT
5032 2682081U, // t2SMULWB
5033 2683833U, // t2SMULWT
5034 2682277U, // t2SMUSD
5035 2684204U, // t2SMUSDX
5036 44149744U, // t2SRSDB
5037 44674032U, // t2SRSDB_UPD
5038 44149532U, // t2SRSIA
5039 44673820U, // t2SRSIA_UPD
5040 2667125U, // t2SSAT
5041 2681322U, // t2SSAT16
5042 2684094U, // t2SSAX
5043 2681270U, // t2SSUB16
5044 2681371U, // t2SSUB8
5045 1344843548U, // t2STC2L_OFFSET
5046 1344843548U, // t2STC2L_OPTION
5047 1344843548U, // t2STC2L_POST
5048 1344843548U, // t2STC2L_PRE
5049 1344842032U, // t2STC2_OFFSET
5050 1344842032U, // t2STC2_OPTION
5051 1344842032U, // t2STC2_POST
5052 1344842032U, // t2STC2_PRE
5053 1344843615U, // t2STCL_OFFSET
5054 1344843615U, // t2STCL_OPTION
5055 1344843615U, // t2STCL_POST
5056 1344843615U, // t2STCL_PRE
5057 1344843058U, // t2STC_OFFSET
5058 1344843058U, // t2STC_OPTION
5059 1344843058U, // t2STC_POST
5060 1344843058U, // t2STC_PRE
5061 2650152U, // t2STL
5062 2649113U, // t2STLB
5063 2684217U, // t2STLEX
5064 2682095U, // t2STLEXB
5065 2665906U, // t2STLEXD
5066 2682591U, // t2STLEXH
5067 2649692U, // t2STLH
5068 2730986U, // t2STMDB
5069 942173162U, // t2STMDB_UPD
5070 43626606U, // t2STMIA
5071 983068782U, // t2STMIA_UPD
5072 2683558U, // t2STRBT
5073 942189696U, // t2STRB_POST
5074 942189696U, // t2STRB_PRE
5075 43576448U, // t2STRBi12
5076 2681984U, // t2STRBi8
5077 43560064U, // t2STRBs
5078 942198170U, // t2STRD_POST
5079 942198170U, // t2STRD_PRE
5080 2665882U, // t2STRDi8
5081 2667851U, // t2STREX
5082 2682109U, // t2STREXB
5083 2665920U, // t2STREXD
5084 2682605U, // t2STREXH
5085 2683593U, // t2STRHT
5086 942190214U, // t2STRH_POST
5087 942190214U, // t2STRH_PRE
5088 43576966U, // t2STRHi12
5089 2682502U, // t2STRHi8
5090 43560582U, // t2STRHs
5091 2683757U, // t2STRT
5092 942191104U, // t2STR_POST
5093 942191104U, // t2STR_PRE
5094 43577856U, // t2STRi12
5095 2683392U, // t2STRi8
5096 43561472U, // t2STRs
5097 45199905U, // t2SUBS_PC_LR
5098 43527365U, // t2SUBri
5099 2683990U, // t2SUBri12
5100 43527365U, // t2SUBrr
5101 43584709U, // t2SUBrs
5102 43527365U, // t2SUBspImm
5103 2683990U, // t2SUBspImm12
5104 2665398U, // t2SXTAB
5105 2664832U, // t2SXTAB16
5106 2666022U, // t2SXTAH
5107 43576505U, // t2SXTB
5108 2681232U, // t2SXTB16
5109 43577016U, // t2SXTH
5110 203975640U, // t2TBB
5111 271085106U, // t2TBH
5112 43544978U, // t2TEQri
5113 43544978U, // t2TEQrr
5114 43577746U, // t2TEQrs
5115 338275475U, // t2TSB
5116 43545464U, // t2TSTri
5117 43545464U, // t2TSTrr
5118 43578232U, // t2TSTrs
5119 2651008U, // t2TT
5120 2648940U, // t2TTA
5121 2650751U, // t2TTAT
5122 2651026U, // t2TTT
5123 2681315U, // t2UADD16
5124 2681416U, // t2UADD8
5125 2684353U, // t2UASX
5126 2667862U, // t2UBFX
5127 4802520U, // t2UDF
5128 2683939U, // t2UDIV
5129 2681292U, // t2UHADD16
5130 2681396U, // t2UHADD8
5131 2684336U, // t2UHASX
5132 2684082U, // t2UHSAX
5133 2681254U, // t2UHSUB16
5134 2681357U, // t2UHSUB8
5135 2756386U, // t2UMAAL
5136 2756419U, // t2UMLAL
5137 2666473U, // t2UMULL
5138 2681300U, // t2UQADD16
5139 2681403U, // t2UQADD8
5140 2684342U, // t2UQASX
5141 2684088U, // t2UQSAX
5142 2681262U, // t2UQSUB16
5143 2681364U, // t2UQSUB8
5144 2681383U, // t2USAD8
5145 2664959U, // t2USADA8
5146 2667130U, // t2USAT
5147 2681329U, // t2USAT16
5148 2684099U, // t2USAX
5149 2681277U, // t2USUB16
5150 2681377U, // t2USUB8
5151 2665404U, // t2UXTAB
5152 2664840U, // t2UXTAB16
5153 2666028U, // t2UXTAH
5154 43576510U, // t2UXTB
5155 2681239U, // t2UXTB16
5156 43577021U, // t2UXTH
5157 942753711U, // t2WLS
5158 1052593418U, // tADC
5159 2682190U, // tADDhirr
5160 918375758U, // tADDi3
5161 1052593486U, // tADDi8
5162 2682190U, // tADDrSP
5163 2682190U, // tADDrSPi
5164 918375758U, // tADDrr
5165 2682190U, // tADDspi
5166 2682190U, // tADDspr
5167 2650529U, // tADR
5168 1052593551U, // tAND
5169 918376930U, // tASRri
5170 1052594658U, // tASRrr
5171 1076472756U, // tB
5172 1052593431U, // tBIC
5173 4802500U, // tBKPT
5174 405393233U, // tBL
5175 875156044U, // tBLXNSr
5176 405394845U, // tBLXi
5177 875156893U, // tBLXr
5178 2733303U, // tBX
5179 2732615U, // tBXNS
5180 1076472756U, // tBcc
5181 4029761540U, // tCBNZ
5182 4029761535U, // tCBZ
5183 2650273U, // tCMNz
5184 2650386U, // tCMPhir
5185 2650386U, // tCMPi8
5186 2650386U, // tCMPr
5187 1476579925U, // tCPS
5188 1052594640U, // tEOR
5189 2732808U, // tHINT
5190 4802495U, // tHLT
5191 0U, // tInt_WIN_eh_sjlj_longjmp
5192 0U, // tInt_eh_sjlj_longjmp
5193 0U, // tInt_eh_sjlj_setjmp
5194 2732107U, // tLDMIA
5195 2681978U, // tLDRBi
5196 2681978U, // tLDRBr
5197 2682496U, // tLDRHi
5198 2682496U, // tLDRHr
5199 2681997U, // tLDRSB
5200 2682535U, // tLDRSH
5201 2683302U, // tLDRi
5202 2650534U, // tLDRpci
5203 2683302U, // tLDRr
5204 2683302U, // tLDRspi
5205 918376478U, // tLSLri
5206 1052594206U, // tLSLrr
5207 918376937U, // tLSRri
5208 1052594665U, // tLSRrr
5209 942753721U, // tMOVSr
5210 1254446155U, // tMOVi8
5211 2651211U, // tMOVr
5212 918376494U, // tMUL
5213 1254445298U, // tMVN
5214 1052594654U, // tORR
5215 0U, // tPICADD
5216 2888421654U, // tPOP
5217 2888421037U, // tPUSH
5218 2651162U, // tREV
5219 2648569U, // tREV16
5220 2649778U, // tREVSH
5221 1052594644U, // tROR
5222 2193968271U, // tRSB
5223 1052593413U, // tSBC
5224 280399U, // tSETEND
5225 942174318U, // tSTMIA_UPD
5226 2681984U, // tSTRBi
5227 2681984U, // tSTRBr
5228 2682502U, // tSTRHi
5229 2682502U, // tSTRHr
5230 2683392U, // tSTRi
5231 2683392U, // tSTRr
5232 2683392U, // tSTRspi
5233 918375621U, // tSUBi3
5234 1052593349U, // tSUBi8
5235 918375621U, // tSUBrr
5236 2682053U, // tSUBspi
5237 2731318U, // tSVC
5238 2649273U, // tSXTB
5239 2649784U, // tSXTH
5240 4355U, // tTRAP
5241 2651000U, // tTST
5242 4802395U, // tUDF
5243 2649278U, // tUXTB
5244 2649789U, // tUXTH
5245 2298U, // t__brkdiv0
5246 };
5247
5248 static const uint32_t OpInfo1[] = {
5249 0U, // PHI
5250 0U, // INLINEASM
5251 0U, // INLINEASM_BR
5252 0U, // CFI_INSTRUCTION
5253 0U, // EH_LABEL
5254 0U, // GC_LABEL
5255 0U, // ANNOTATION_LABEL
5256 0U, // KILL
5257 0U, // EXTRACT_SUBREG
5258 0U, // INSERT_SUBREG
5259 0U, // IMPLICIT_DEF
5260 0U, // SUBREG_TO_REG
5261 0U, // COPY_TO_REGCLASS
5262 0U, // DBG_VALUE
5263 0U, // DBG_VALUE_LIST
5264 0U, // DBG_INSTR_REF
5265 0U, // DBG_PHI
5266 0U, // DBG_LABEL
5267 0U, // REG_SEQUENCE
5268 0U, // COPY
5269 0U, // BUNDLE
5270 0U, // LIFETIME_START
5271 0U, // LIFETIME_END
5272 0U, // PSEUDO_PROBE
5273 0U, // ARITH_FENCE
5274 0U, // STACKMAP
5275 0U, // FENTRY_CALL
5276 0U, // PATCHPOINT
5277 0U, // LOAD_STACK_GUARD
5278 0U, // PREALLOCATED_SETUP
5279 0U, // PREALLOCATED_ARG
5280 0U, // STATEPOINT
5281 0U, // LOCAL_ESCAPE
5282 0U, // FAULTING_OP
5283 0U, // PATCHABLE_OP
5284 0U, // PATCHABLE_FUNCTION_ENTER
5285 0U, // PATCHABLE_RET
5286 0U, // PATCHABLE_FUNCTION_EXIT
5287 0U, // PATCHABLE_TAIL_CALL
5288 0U, // PATCHABLE_EVENT_CALL
5289 0U, // PATCHABLE_TYPED_EVENT_CALL
5290 0U, // ICALL_BRANCH_FUNNEL
5291 0U, // MEMBARRIER
5292 0U, // JUMP_TABLE_DEBUG_INFO
5293 0U, // CONVERGENCECTRL_ENTRY
5294 0U, // CONVERGENCECTRL_ANCHOR
5295 0U, // CONVERGENCECTRL_LOOP
5296 0U, // CONVERGENCECTRL_GLUE
5297 0U, // G_ASSERT_SEXT
5298 0U, // G_ASSERT_ZEXT
5299 0U, // G_ASSERT_ALIGN
5300 0U, // G_ADD
5301 0U, // G_SUB
5302 0U, // G_MUL
5303 0U, // G_SDIV
5304 0U, // G_UDIV
5305 0U, // G_SREM
5306 0U, // G_UREM
5307 0U, // G_SDIVREM
5308 0U, // G_UDIVREM
5309 0U, // G_AND
5310 0U, // G_OR
5311 0U, // G_XOR
5312 0U, // G_IMPLICIT_DEF
5313 0U, // G_PHI
5314 0U, // G_FRAME_INDEX
5315 0U, // G_GLOBAL_VALUE
5316 0U, // G_PTRAUTH_GLOBAL_VALUE
5317 0U, // G_CONSTANT_POOL
5318 0U, // G_EXTRACT
5319 0U, // G_UNMERGE_VALUES
5320 0U, // G_INSERT
5321 0U, // G_MERGE_VALUES
5322 0U, // G_BUILD_VECTOR
5323 0U, // G_BUILD_VECTOR_TRUNC
5324 0U, // G_CONCAT_VECTORS
5325 0U, // G_PTRTOINT
5326 0U, // G_INTTOPTR
5327 0U, // G_BITCAST
5328 0U, // G_FREEZE
5329 0U, // G_CONSTANT_FOLD_BARRIER
5330 0U, // G_INTRINSIC_FPTRUNC_ROUND
5331 0U, // G_INTRINSIC_TRUNC
5332 0U, // G_INTRINSIC_ROUND
5333 0U, // G_INTRINSIC_LRINT
5334 0U, // G_INTRINSIC_LLRINT
5335 0U, // G_INTRINSIC_ROUNDEVEN
5336 0U, // G_READCYCLECOUNTER
5337 0U, // G_READSTEADYCOUNTER
5338 0U, // G_LOAD
5339 0U, // G_SEXTLOAD
5340 0U, // G_ZEXTLOAD
5341 0U, // G_INDEXED_LOAD
5342 0U, // G_INDEXED_SEXTLOAD
5343 0U, // G_INDEXED_ZEXTLOAD
5344 0U, // G_STORE
5345 0U, // G_INDEXED_STORE
5346 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
5347 0U, // G_ATOMIC_CMPXCHG
5348 0U, // G_ATOMICRMW_XCHG
5349 0U, // G_ATOMICRMW_ADD
5350 0U, // G_ATOMICRMW_SUB
5351 0U, // G_ATOMICRMW_AND
5352 0U, // G_ATOMICRMW_NAND
5353 0U, // G_ATOMICRMW_OR
5354 0U, // G_ATOMICRMW_XOR
5355 0U, // G_ATOMICRMW_MAX
5356 0U, // G_ATOMICRMW_MIN
5357 0U, // G_ATOMICRMW_UMAX
5358 0U, // G_ATOMICRMW_UMIN
5359 0U, // G_ATOMICRMW_FADD
5360 0U, // G_ATOMICRMW_FSUB
5361 0U, // G_ATOMICRMW_FMAX
5362 0U, // G_ATOMICRMW_FMIN
5363 0U, // G_ATOMICRMW_UINC_WRAP
5364 0U, // G_ATOMICRMW_UDEC_WRAP
5365 0U, // G_FENCE
5366 0U, // G_PREFETCH
5367 0U, // G_BRCOND
5368 0U, // G_BRINDIRECT
5369 0U, // G_INVOKE_REGION_START
5370 0U, // G_INTRINSIC
5371 0U, // G_INTRINSIC_W_SIDE_EFFECTS
5372 0U, // G_INTRINSIC_CONVERGENT
5373 0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
5374 0U, // G_ANYEXT
5375 0U, // G_TRUNC
5376 0U, // G_CONSTANT
5377 0U, // G_FCONSTANT
5378 0U, // G_VASTART
5379 0U, // G_VAARG
5380 0U, // G_SEXT
5381 0U, // G_SEXT_INREG
5382 0U, // G_ZEXT
5383 0U, // G_SHL
5384 0U, // G_LSHR
5385 0U, // G_ASHR
5386 0U, // G_FSHL
5387 0U, // G_FSHR
5388 0U, // G_ROTR
5389 0U, // G_ROTL
5390 0U, // G_ICMP
5391 0U, // G_FCMP
5392 0U, // G_SCMP
5393 0U, // G_UCMP
5394 0U, // G_SELECT
5395 0U, // G_UADDO
5396 0U, // G_UADDE
5397 0U, // G_USUBO
5398 0U, // G_USUBE
5399 0U, // G_SADDO
5400 0U, // G_SADDE
5401 0U, // G_SSUBO
5402 0U, // G_SSUBE
5403 0U, // G_UMULO
5404 0U, // G_SMULO
5405 0U, // G_UMULH
5406 0U, // G_SMULH
5407 0U, // G_UADDSAT
5408 0U, // G_SADDSAT
5409 0U, // G_USUBSAT
5410 0U, // G_SSUBSAT
5411 0U, // G_USHLSAT
5412 0U, // G_SSHLSAT
5413 0U, // G_SMULFIX
5414 0U, // G_UMULFIX
5415 0U, // G_SMULFIXSAT
5416 0U, // G_UMULFIXSAT
5417 0U, // G_SDIVFIX
5418 0U, // G_UDIVFIX
5419 0U, // G_SDIVFIXSAT
5420 0U, // G_UDIVFIXSAT
5421 0U, // G_FADD
5422 0U, // G_FSUB
5423 0U, // G_FMUL
5424 0U, // G_FMA
5425 0U, // G_FMAD
5426 0U, // G_FDIV
5427 0U, // G_FREM
5428 0U, // G_FPOW
5429 0U, // G_FPOWI
5430 0U, // G_FEXP
5431 0U, // G_FEXP2
5432 0U, // G_FEXP10
5433 0U, // G_FLOG
5434 0U, // G_FLOG2
5435 0U, // G_FLOG10
5436 0U, // G_FLDEXP
5437 0U, // G_FFREXP
5438 0U, // G_FNEG
5439 0U, // G_FPEXT
5440 0U, // G_FPTRUNC
5441 0U, // G_FPTOSI
5442 0U, // G_FPTOUI
5443 0U, // G_SITOFP
5444 0U, // G_UITOFP
5445 0U, // G_FABS
5446 0U, // G_FCOPYSIGN
5447 0U, // G_IS_FPCLASS
5448 0U, // G_FCANONICALIZE
5449 0U, // G_FMINNUM
5450 0U, // G_FMAXNUM
5451 0U, // G_FMINNUM_IEEE
5452 0U, // G_FMAXNUM_IEEE
5453 0U, // G_FMINIMUM
5454 0U, // G_FMAXIMUM
5455 0U, // G_GET_FPENV
5456 0U, // G_SET_FPENV
5457 0U, // G_RESET_FPENV
5458 0U, // G_GET_FPMODE
5459 0U, // G_SET_FPMODE
5460 0U, // G_RESET_FPMODE
5461 0U, // G_PTR_ADD
5462 0U, // G_PTRMASK
5463 0U, // G_SMIN
5464 0U, // G_SMAX
5465 0U, // G_UMIN
5466 0U, // G_UMAX
5467 0U, // G_ABS
5468 0U, // G_LROUND
5469 0U, // G_LLROUND
5470 0U, // G_BR
5471 0U, // G_BRJT
5472 0U, // G_VSCALE
5473 0U, // G_INSERT_SUBVECTOR
5474 0U, // G_EXTRACT_SUBVECTOR
5475 0U, // G_INSERT_VECTOR_ELT
5476 0U, // G_EXTRACT_VECTOR_ELT
5477 0U, // G_SHUFFLE_VECTOR
5478 0U, // G_SPLAT_VECTOR
5479 0U, // G_VECTOR_COMPRESS
5480 0U, // G_CTTZ
5481 0U, // G_CTTZ_ZERO_UNDEF
5482 0U, // G_CTLZ
5483 0U, // G_CTLZ_ZERO_UNDEF
5484 0U, // G_CTPOP
5485 0U, // G_BSWAP
5486 0U, // G_BITREVERSE
5487 0U, // G_FCEIL
5488 0U, // G_FCOS
5489 0U, // G_FSIN
5490 0U, // G_FTAN
5491 0U, // G_FACOS
5492 0U, // G_FASIN
5493 0U, // G_FATAN
5494 0U, // G_FCOSH
5495 0U, // G_FSINH
5496 0U, // G_FTANH
5497 0U, // G_FSQRT
5498 0U, // G_FFLOOR
5499 0U, // G_FRINT
5500 0U, // G_FNEARBYINT
5501 0U, // G_ADDRSPACE_CAST
5502 0U, // G_BLOCK_ADDR
5503 0U, // G_JUMP_TABLE
5504 0U, // G_DYN_STACKALLOC
5505 0U, // G_STACKSAVE
5506 0U, // G_STACKRESTORE
5507 0U, // G_STRICT_FADD
5508 0U, // G_STRICT_FSUB
5509 0U, // G_STRICT_FMUL
5510 0U, // G_STRICT_FDIV
5511 0U, // G_STRICT_FREM
5512 0U, // G_STRICT_FMA
5513 0U, // G_STRICT_FSQRT
5514 0U, // G_STRICT_FLDEXP
5515 0U, // G_READ_REGISTER
5516 0U, // G_WRITE_REGISTER
5517 0U, // G_MEMCPY
5518 0U, // G_MEMCPY_INLINE
5519 0U, // G_MEMMOVE
5520 0U, // G_MEMSET
5521 0U, // G_BZERO
5522 0U, // G_TRAP
5523 0U, // G_DEBUGTRAP
5524 0U, // G_UBSANTRAP
5525 0U, // G_VECREDUCE_SEQ_FADD
5526 0U, // G_VECREDUCE_SEQ_FMUL
5527 0U, // G_VECREDUCE_FADD
5528 0U, // G_VECREDUCE_FMUL
5529 0U, // G_VECREDUCE_FMAX
5530 0U, // G_VECREDUCE_FMIN
5531 0U, // G_VECREDUCE_FMAXIMUM
5532 0U, // G_VECREDUCE_FMINIMUM
5533 0U, // G_VECREDUCE_ADD
5534 0U, // G_VECREDUCE_MUL
5535 0U, // G_VECREDUCE_AND
5536 0U, // G_VECREDUCE_OR
5537 0U, // G_VECREDUCE_XOR
5538 0U, // G_VECREDUCE_SMAX
5539 0U, // G_VECREDUCE_SMIN
5540 0U, // G_VECREDUCE_UMAX
5541 0U, // G_VECREDUCE_UMIN
5542 0U, // G_SBFX
5543 0U, // G_UBFX
5544 0U, // ABS
5545 0U, // ADDSri
5546 0U, // ADDSrr
5547 0U, // ADDSrsi
5548 0U, // ADDSrsr
5549 0U, // ADJCALLSTACKDOWN
5550 0U, // ADJCALLSTACKUP
5551 0U, // ASRi
5552 0U, // ASRr
5553 0U, // B
5554 0U, // BCCZi64
5555 0U, // BCCi64
5556 0U, // BLX_noip
5557 0U, // BLX_pred_noip
5558 0U, // BL_PUSHLR
5559 0U, // BMOVPCB_CALL
5560 0U, // BMOVPCRX_CALL
5561 0U, // BR_JTadd
5562 0U, // BR_JTm_i12
5563 0U, // BR_JTm_rs
5564 0U, // BR_JTr
5565 0U, // BX_CALL
5566 0U, // CMP_SWAP_16
5567 0U, // CMP_SWAP_32
5568 0U, // CMP_SWAP_64
5569 0U, // CMP_SWAP_8
5570 0U, // CONSTPOOL_ENTRY
5571 0U, // COPY_STRUCT_BYVAL_I32
5572 0U, // ITasm
5573 0U, // Int_eh_sjlj_dispatchsetup
5574 0U, // Int_eh_sjlj_longjmp
5575 0U, // Int_eh_sjlj_setjmp
5576 0U, // Int_eh_sjlj_setjmp_nofp
5577 0U, // Int_eh_sjlj_setup_dispatch
5578 0U, // JUMPTABLE_ADDRS
5579 0U, // JUMPTABLE_INSTS
5580 0U, // JUMPTABLE_TBB
5581 0U, // JUMPTABLE_TBH
5582 0U, // LDMIA_RET
5583 128U, // LDRBT_POST
5584 16384U, // LDRConstPool
5585 128U, // LDRHTii
5586 0U, // LDRLIT_ga_abs
5587 0U, // LDRLIT_ga_pcrel
5588 0U, // LDRLIT_ga_pcrel_ldr
5589 128U, // LDRSBTii
5590 128U, // LDRSHTii
5591 128U, // LDRT_POST
5592 0U, // LEApcrel
5593 0U, // LEApcrelJT
5594 0U, // LOADDUAL
5595 0U, // LSLi
5596 0U, // LSLr
5597 0U, // LSRi
5598 0U, // LSRr
5599 0U, // MEMCPY
5600 0U, // MLAv5
5601 0U, // MOVCCi
5602 0U, // MOVCCi16
5603 0U, // MOVCCi32imm
5604 0U, // MOVCCr
5605 0U, // MOVCCsi
5606 0U, // MOVCCsr
5607 0U, // MOVPCRX
5608 0U, // MOVTi16_ga_pcrel
5609 0U, // MOV_ga_pcrel
5610 0U, // MOV_ga_pcrel_ldr
5611 0U, // MOVi16_ga_pcrel
5612 0U, // MOVi32imm
5613 0U, // MOVsra_glue
5614 0U, // MOVsrl_glue
5615 0U, // MQPRCopy
5616 0U, // MQQPRLoad
5617 0U, // MQQPRStore
5618 0U, // MQQQQPRLoad
5619 0U, // MQQQQPRStore
5620 0U, // MULv5
5621 0U, // MVE_MEMCPYLOOPINST
5622 0U, // MVE_MEMSETLOOPINST
5623 0U, // MVNCCi
5624 0U, // PICADD
5625 0U, // PICLDR
5626 0U, // PICLDRB
5627 0U, // PICLDRH
5628 0U, // PICLDRSB
5629 0U, // PICLDRSH
5630 0U, // PICSTR
5631 0U, // PICSTRB
5632 0U, // PICSTRH
5633 0U, // PseudoARMInitUndefDPR_VFP2
5634 0U, // PseudoARMInitUndefGPR
5635 0U, // PseudoARMInitUndefMQPR
5636 0U, // PseudoARMInitUndefSPR
5637 0U, // RORi
5638 0U, // RORr
5639 0U, // RRX
5640 16384U, // RRXi
5641 0U, // RSBSri
5642 0U, // RSBSrsi
5643 0U, // RSBSrsr
5644 0U, // SEH_EpilogEnd
5645 0U, // SEH_EpilogStart
5646 0U, // SEH_Nop
5647 0U, // SEH_Nop_Ret
5648 0U, // SEH_PrologEnd
5649 0U, // SEH_SaveFRegs
5650 0U, // SEH_SaveLR
5651 0U, // SEH_SaveRegs
5652 0U, // SEH_SaveRegs_Ret
5653 0U, // SEH_SaveSP
5654 0U, // SEH_StackAlloc
5655 0U, // SMLALv5
5656 0U, // SMULLv5
5657 0U, // SPACE
5658 0U, // STOREDUAL
5659 128U, // STRBT_POST
5660 0U, // STRBi_preidx
5661 0U, // STRBr_preidx
5662 0U, // STRH_preidx
5663 128U, // STRT_POST
5664 0U, // STRi_preidx
5665 0U, // STRr_preidx
5666 0U, // SUBS_PC_LR
5667 0U, // SUBSri
5668 0U, // SUBSrr
5669 0U, // SUBSrsi
5670 0U, // SUBSrsr
5671 0U, // SpeculationBarrierISBDSBEndBB
5672 0U, // SpeculationBarrierSBEndBB
5673 0U, // TAILJMPd
5674 0U, // TAILJMPr
5675 0U, // TAILJMPr4
5676 0U, // TCRETURNdi
5677 0U, // TCRETURNri
5678 0U, // TCRETURNrinotr12
5679 0U, // TPsoft
5680 0U, // UMLALv5
5681 0U, // UMULLv5
5682 16640U, // VLD1LNdAsm_16
5683 16640U, // VLD1LNdAsm_32
5684 16640U, // VLD1LNdAsm_8
5685 33024U, // VLD1LNdWB_fixed_Asm_16
5686 33024U, // VLD1LNdWB_fixed_Asm_32
5687 33024U, // VLD1LNdWB_fixed_Asm_8
5688 524544U, // VLD1LNdWB_register_Asm_16
5689 524544U, // VLD1LNdWB_register_Asm_32
5690 524544U, // VLD1LNdWB_register_Asm_8
5691 16640U, // VLD2LNdAsm_16
5692 16640U, // VLD2LNdAsm_32
5693 16640U, // VLD2LNdAsm_8
5694 33024U, // VLD2LNdWB_fixed_Asm_16
5695 33024U, // VLD2LNdWB_fixed_Asm_32
5696 33024U, // VLD2LNdWB_fixed_Asm_8
5697 524544U, // VLD2LNdWB_register_Asm_16
5698 524544U, // VLD2LNdWB_register_Asm_32
5699 524544U, // VLD2LNdWB_register_Asm_8
5700 16640U, // VLD2LNqAsm_16
5701 16640U, // VLD2LNqAsm_32
5702 33024U, // VLD2LNqWB_fixed_Asm_16
5703 33024U, // VLD2LNqWB_fixed_Asm_32
5704 524544U, // VLD2LNqWB_register_Asm_16
5705 524544U, // VLD2LNqWB_register_Asm_32
5706 2U, // VLD3DUPdAsm_16
5707 2U, // VLD3DUPdAsm_32
5708 2U, // VLD3DUPdAsm_8
5709 4U, // VLD3DUPdWB_fixed_Asm_16
5710 4U, // VLD3DUPdWB_fixed_Asm_32
5711 4U, // VLD3DUPdWB_fixed_Asm_8
5712 16768U, // VLD3DUPdWB_register_Asm_16
5713 16768U, // VLD3DUPdWB_register_Asm_32
5714 16768U, // VLD3DUPdWB_register_Asm_8
5715 2U, // VLD3DUPqAsm_16
5716 2U, // VLD3DUPqAsm_32
5717 2U, // VLD3DUPqAsm_8
5718 4U, // VLD3DUPqWB_fixed_Asm_16
5719 4U, // VLD3DUPqWB_fixed_Asm_32
5720 4U, // VLD3DUPqWB_fixed_Asm_8
5721 16768U, // VLD3DUPqWB_register_Asm_16
5722 16768U, // VLD3DUPqWB_register_Asm_32
5723 16768U, // VLD3DUPqWB_register_Asm_8
5724 16640U, // VLD3LNdAsm_16
5725 16640U, // VLD3LNdAsm_32
5726 16640U, // VLD3LNdAsm_8
5727 33024U, // VLD3LNdWB_fixed_Asm_16
5728 33024U, // VLD3LNdWB_fixed_Asm_32
5729 33024U, // VLD3LNdWB_fixed_Asm_8
5730 524544U, // VLD3LNdWB_register_Asm_16
5731 524544U, // VLD3LNdWB_register_Asm_32
5732 524544U, // VLD3LNdWB_register_Asm_8
5733 16640U, // VLD3LNqAsm_16
5734 16640U, // VLD3LNqAsm_32
5735 33024U, // VLD3LNqWB_fixed_Asm_16
5736 33024U, // VLD3LNqWB_fixed_Asm_32
5737 524544U, // VLD3LNqWB_register_Asm_16
5738 524544U, // VLD3LNqWB_register_Asm_32
5739 518U, // VLD3dAsm_16
5740 518U, // VLD3dAsm_32
5741 518U, // VLD3dAsm_8
5742 646U, // VLD3dWB_fixed_Asm_16
5743 646U, // VLD3dWB_fixed_Asm_32
5744 646U, // VLD3dWB_fixed_Asm_8
5745 49926U, // VLD3dWB_register_Asm_16
5746 49926U, // VLD3dWB_register_Asm_32
5747 49926U, // VLD3dWB_register_Asm_8
5748 2U, // VLD3qAsm_16
5749 2U, // VLD3qAsm_32
5750 2U, // VLD3qAsm_8
5751 4U, // VLD3qWB_fixed_Asm_16
5752 4U, // VLD3qWB_fixed_Asm_32
5753 4U, // VLD3qWB_fixed_Asm_8
5754 16768U, // VLD3qWB_register_Asm_16
5755 16768U, // VLD3qWB_register_Asm_32
5756 16768U, // VLD3qWB_register_Asm_8
5757 2U, // VLD4DUPdAsm_16
5758 2U, // VLD4DUPdAsm_32
5759 2U, // VLD4DUPdAsm_8
5760 4U, // VLD4DUPdWB_fixed_Asm_16
5761 4U, // VLD4DUPdWB_fixed_Asm_32
5762 4U, // VLD4DUPdWB_fixed_Asm_8
5763 16768U, // VLD4DUPdWB_register_Asm_16
5764 16768U, // VLD4DUPdWB_register_Asm_32
5765 16768U, // VLD4DUPdWB_register_Asm_8
5766 2U, // VLD4DUPqAsm_16
5767 2U, // VLD4DUPqAsm_32
5768 2U, // VLD4DUPqAsm_8
5769 4U, // VLD4DUPqWB_fixed_Asm_16
5770 4U, // VLD4DUPqWB_fixed_Asm_32
5771 4U, // VLD4DUPqWB_fixed_Asm_8
5772 16768U, // VLD4DUPqWB_register_Asm_16
5773 16768U, // VLD4DUPqWB_register_Asm_32
5774 16768U, // VLD4DUPqWB_register_Asm_8
5775 16640U, // VLD4LNdAsm_16
5776 16640U, // VLD4LNdAsm_32
5777 16640U, // VLD4LNdAsm_8
5778 33024U, // VLD4LNdWB_fixed_Asm_16
5779 33024U, // VLD4LNdWB_fixed_Asm_32
5780 33024U, // VLD4LNdWB_fixed_Asm_8
5781 524544U, // VLD4LNdWB_register_Asm_16
5782 524544U, // VLD4LNdWB_register_Asm_32
5783 524544U, // VLD4LNdWB_register_Asm_8
5784 16640U, // VLD4LNqAsm_16
5785 16640U, // VLD4LNqAsm_32
5786 33024U, // VLD4LNqWB_fixed_Asm_16
5787 33024U, // VLD4LNqWB_fixed_Asm_32
5788 524544U, // VLD4LNqWB_register_Asm_16
5789 524544U, // VLD4LNqWB_register_Asm_32
5790 518U, // VLD4dAsm_16
5791 518U, // VLD4dAsm_32
5792 518U, // VLD4dAsm_8
5793 646U, // VLD4dWB_fixed_Asm_16
5794 646U, // VLD4dWB_fixed_Asm_32
5795 646U, // VLD4dWB_fixed_Asm_8
5796 49926U, // VLD4dWB_register_Asm_16
5797 49926U, // VLD4dWB_register_Asm_32
5798 49926U, // VLD4dWB_register_Asm_8
5799 2U, // VLD4qAsm_16
5800 2U, // VLD4qAsm_32
5801 2U, // VLD4qAsm_8
5802 4U, // VLD4qWB_fixed_Asm_16
5803 4U, // VLD4qWB_fixed_Asm_32
5804 4U, // VLD4qWB_fixed_Asm_8
5805 16768U, // VLD4qWB_register_Asm_16
5806 16768U, // VLD4qWB_register_Asm_32
5807 16768U, // VLD4qWB_register_Asm_8
5808 0U, // VMOVD0
5809 0U, // VMOVDcc
5810 0U, // VMOVHcc
5811 0U, // VMOVQ0
5812 0U, // VMOVScc
5813 16640U, // VST1LNdAsm_16
5814 16640U, // VST1LNdAsm_32
5815 16640U, // VST1LNdAsm_8
5816 33024U, // VST1LNdWB_fixed_Asm_16
5817 33024U, // VST1LNdWB_fixed_Asm_32
5818 33024U, // VST1LNdWB_fixed_Asm_8
5819 524544U, // VST1LNdWB_register_Asm_16
5820 524544U, // VST1LNdWB_register_Asm_32
5821 524544U, // VST1LNdWB_register_Asm_8
5822 16640U, // VST2LNdAsm_16
5823 16640U, // VST2LNdAsm_32
5824 16640U, // VST2LNdAsm_8
5825 33024U, // VST2LNdWB_fixed_Asm_16
5826 33024U, // VST2LNdWB_fixed_Asm_32
5827 33024U, // VST2LNdWB_fixed_Asm_8
5828 524544U, // VST2LNdWB_register_Asm_16
5829 524544U, // VST2LNdWB_register_Asm_32
5830 524544U, // VST2LNdWB_register_Asm_8
5831 16640U, // VST2LNqAsm_16
5832 16640U, // VST2LNqAsm_32
5833 33024U, // VST2LNqWB_fixed_Asm_16
5834 33024U, // VST2LNqWB_fixed_Asm_32
5835 524544U, // VST2LNqWB_register_Asm_16
5836 524544U, // VST2LNqWB_register_Asm_32
5837 16640U, // VST3LNdAsm_16
5838 16640U, // VST3LNdAsm_32
5839 16640U, // VST3LNdAsm_8
5840 33024U, // VST3LNdWB_fixed_Asm_16
5841 33024U, // VST3LNdWB_fixed_Asm_32
5842 33024U, // VST3LNdWB_fixed_Asm_8
5843 524544U, // VST3LNdWB_register_Asm_16
5844 524544U, // VST3LNdWB_register_Asm_32
5845 524544U, // VST3LNdWB_register_Asm_8
5846 16640U, // VST3LNqAsm_16
5847 16640U, // VST3LNqAsm_32
5848 33024U, // VST3LNqWB_fixed_Asm_16
5849 33024U, // VST3LNqWB_fixed_Asm_32
5850 524544U, // VST3LNqWB_register_Asm_16
5851 524544U, // VST3LNqWB_register_Asm_32
5852 518U, // VST3dAsm_16
5853 518U, // VST3dAsm_32
5854 518U, // VST3dAsm_8
5855 646U, // VST3dWB_fixed_Asm_16
5856 646U, // VST3dWB_fixed_Asm_32
5857 646U, // VST3dWB_fixed_Asm_8
5858 49926U, // VST3dWB_register_Asm_16
5859 49926U, // VST3dWB_register_Asm_32
5860 49926U, // VST3dWB_register_Asm_8
5861 2U, // VST3qAsm_16
5862 2U, // VST3qAsm_32
5863 2U, // VST3qAsm_8
5864 4U, // VST3qWB_fixed_Asm_16
5865 4U, // VST3qWB_fixed_Asm_32
5866 4U, // VST3qWB_fixed_Asm_8
5867 16768U, // VST3qWB_register_Asm_16
5868 16768U, // VST3qWB_register_Asm_32
5869 16768U, // VST3qWB_register_Asm_8
5870 16640U, // VST4LNdAsm_16
5871 16640U, // VST4LNdAsm_32
5872 16640U, // VST4LNdAsm_8
5873 33024U, // VST4LNdWB_fixed_Asm_16
5874 33024U, // VST4LNdWB_fixed_Asm_32
5875 33024U, // VST4LNdWB_fixed_Asm_8
5876 524544U, // VST4LNdWB_register_Asm_16
5877 524544U, // VST4LNdWB_register_Asm_32
5878 524544U, // VST4LNdWB_register_Asm_8
5879 16640U, // VST4LNqAsm_16
5880 16640U, // VST4LNqAsm_32
5881 33024U, // VST4LNqWB_fixed_Asm_16
5882 33024U, // VST4LNqWB_fixed_Asm_32
5883 524544U, // VST4LNqWB_register_Asm_16
5884 524544U, // VST4LNqWB_register_Asm_32
5885 518U, // VST4dAsm_16
5886 518U, // VST4dAsm_32
5887 518U, // VST4dAsm_8
5888 646U, // VST4dWB_fixed_Asm_16
5889 646U, // VST4dWB_fixed_Asm_32
5890 646U, // VST4dWB_fixed_Asm_8
5891 49926U, // VST4dWB_register_Asm_16
5892 49926U, // VST4dWB_register_Asm_32
5893 49926U, // VST4dWB_register_Asm_8
5894 2U, // VST4qAsm_16
5895 2U, // VST4qAsm_32
5896 2U, // VST4qAsm_8
5897 4U, // VST4qWB_fixed_Asm_16
5898 4U, // VST4qWB_fixed_Asm_32
5899 4U, // VST4qWB_fixed_Asm_8
5900 16768U, // VST4qWB_register_Asm_16
5901 16768U, // VST4qWB_register_Asm_32
5902 16768U, // VST4qWB_register_Asm_8
5903 0U, // WIN__CHKSTK
5904 0U, // WIN__DBZCHK
5905 0U, // t2ABS
5906 0U, // t2ADDSri
5907 0U, // t2ADDSrr
5908 0U, // t2ADDSrs
5909 0U, // t2BF_LabelPseudo
5910 0U, // t2BR_JT
5911 0U, // t2CALL_BTI
5912 0U, // t2DoLoopStart
5913 0U, // t2DoLoopStartTP
5914 0U, // t2LDMIA_RET
5915 0U, // t2LDRB_OFFSET_imm
5916 896U, // t2LDRB_POST_imm
5917 0U, // t2LDRB_PRE_imm
5918 16384U, // t2LDRBpcrel
5919 16384U, // t2LDRConstPool
5920 0U, // t2LDRH_OFFSET_imm
5921 896U, // t2LDRH_POST_imm
5922 0U, // t2LDRH_PRE_imm
5923 16384U, // t2LDRHpcrel
5924 0U, // t2LDRLIT_ga_pcrel
5925 0U, // t2LDRSB_OFFSET_imm
5926 896U, // t2LDRSB_POST_imm
5927 0U, // t2LDRSB_PRE_imm
5928 16384U, // t2LDRSBpcrel
5929 0U, // t2LDRSH_OFFSET_imm
5930 896U, // t2LDRSH_POST_imm
5931 0U, // t2LDRSH_PRE_imm
5932 16384U, // t2LDRSHpcrel
5933 896U, // t2LDR_POST_imm
5934 0U, // t2LDR_PRE_imm
5935 0U, // t2LDRpci_pic
5936 16384U, // t2LDRpcrel
5937 0U, // t2LEApcrel
5938 0U, // t2LEApcrelJT
5939 0U, // t2LoopDec
5940 0U, // t2LoopEnd
5941 0U, // t2LoopEndDec
5942 0U, // t2MOVCCasr
5943 0U, // t2MOVCCi
5944 0U, // t2MOVCCi16
5945 0U, // t2MOVCCi32imm
5946 0U, // t2MOVCClsl
5947 0U, // t2MOVCClsr
5948 0U, // t2MOVCCr
5949 0U, // t2MOVCCror
5950 1024U, // t2MOVSsi
5951 1152U, // t2MOVSsr
5952 0U, // t2MOVTi16_ga_pcrel
5953 0U, // t2MOV_ga_pcrel
5954 0U, // t2MOVi16_ga_pcrel
5955 0U, // t2MOVi32imm
5956 1024U, // t2MOVsi
5957 1152U, // t2MOVsr
5958 0U, // t2MVNCCi
5959 0U, // t2RSBSri
5960 0U, // t2RSBSrs
5961 0U, // t2STRB_OFFSET_imm
5962 896U, // t2STRB_POST_imm
5963 0U, // t2STRB_PRE_imm
5964 0U, // t2STRB_preidx
5965 0U, // t2STRH_OFFSET_imm
5966 896U, // t2STRH_POST_imm
5967 0U, // t2STRH_PRE_imm
5968 0U, // t2STRH_preidx
5969 896U, // t2STR_POST_imm
5970 0U, // t2STR_PRE_imm
5971 0U, // t2STR_preidx
5972 0U, // t2SUBSri
5973 0U, // t2SUBSrr
5974 0U, // t2SUBSrs
5975 0U, // t2SpeculationBarrierISBDSBEndBB
5976 0U, // t2SpeculationBarrierSBEndBB
5977 0U, // t2TBB_JT
5978 0U, // t2TBH_JT
5979 0U, // t2WhileLoopSetup
5980 0U, // t2WhileLoopStart
5981 0U, // t2WhileLoopStartLR
5982 0U, // t2WhileLoopStartTP
5983 0U, // tADCS
5984 0U, // tADDSi3
5985 0U, // tADDSi8
5986 0U, // tADDSrr
5987 0U, // tADDframe
5988 0U, // tADJCALLSTACKDOWN
5989 0U, // tADJCALLSTACKUP
5990 0U, // tBLXNS_CALL
5991 0U, // tBLXr_noip
5992 0U, // tBL_PUSHLR
5993 0U, // tBRIND
5994 0U, // tBR_JTr
5995 0U, // tBXNS_RET
5996 0U, // tBX_CALL
5997 0U, // tBX_RET
5998 0U, // tBX_RET_vararg
5999 0U, // tBfar
6000 0U, // tCMP_SWAP_16
6001 0U, // tCMP_SWAP_32
6002 0U, // tCMP_SWAP_8
6003 0U, // tLDMIA_UPD
6004 16384U, // tLDRConstPool
6005 0U, // tLDRLIT_ga_abs
6006 0U, // tLDRLIT_ga_pcrel
6007 0U, // tLDR_postidx
6008 0U, // tLDRpci_pic
6009 0U, // tLEApcrel
6010 0U, // tLEApcrelJT
6011 0U, // tLSLSri
6012 0U, // tMOVCCr_pseudo
6013 0U, // tMOVi32imm
6014 0U, // tPOP_RET
6015 0U, // tRSBS
6016 0U, // tSBCS
6017 0U, // tSUBSi3
6018 0U, // tSUBSi8
6019 0U, // tSUBSrr
6020 0U, // tTAILJMPd
6021 0U, // tTAILJMPdND
6022 0U, // tTAILJMPr
6023 0U, // tTBB_JT
6024 0U, // tTBH_JT
6025 0U, // tTPsoft
6026 1048576U, // ADCri
6027 0U, // ADCrr
6028 1572864U, // ADCrsi
6029 0U, // ADCrsr
6030 1048576U, // ADDri
6031 0U, // ADDrr
6032 1572864U, // ADDrsi
6033 0U, // ADDrsr
6034 1280U, // ADR
6035 2U, // AESD
6036 2U, // AESE
6037 2U, // AESIMC
6038 2U, // AESMC
6039 1048576U, // ANDri
6040 0U, // ANDrr
6041 1572864U, // ANDrsi
6042 0U, // ANDrsr
6043 520U, // BF16VDOTI_VDOTD
6044 520U, // BF16VDOTI_VDOTQ
6045 2U, // BF16VDOTS_VDOTD
6046 2U, // BF16VDOTS_VDOTQ
6047 2U, // BF16_VCVT
6048 2U, // BF16_VCVTB
6049 2U, // BF16_VCVTT
6050 1408U, // BFC
6051 2098688U, // BFI
6052 1048576U, // BICri
6053 0U, // BICrr
6054 1572864U, // BICrsi
6055 0U, // BICrsr
6056 0U, // BKPT
6057 0U, // BL
6058 0U, // BLX
6059 2U, // BLX_pred
6060 0U, // BLXi
6061 2U, // BL_pred
6062 0U, // BX
6063 2U, // BXJ
6064 0U, // BX_RET
6065 2U, // BX_pred
6066 2U, // Bcc
6067 2U, // CDE_CX1
6068 16778U, // CDE_CX1A
6069 0U, // CDE_CX1D
6070 524U, // CDE_CX1DA
6071 16768U, // CDE_CX2
6072 524682U, // CDE_CX2A
6073 526U, // CDE_CX2D
6074 2687756U, // CDE_CX2DA
6075 524672U, // CDE_CX3
6076 34079114U, // CDE_CX3A
6077 2687758U, // CDE_CX3D
6078 70320908U, // CDE_CX3DA
6079 2U, // CDE_VCX1A_fpdp
6080 2U, // CDE_VCX1A_fpsp
6081 16778U, // CDE_VCX1A_vec
6082 2U, // CDE_VCX1_fpdp
6083 2U, // CDE_VCX1_fpsp
6084 17930U, // CDE_VCX1_vec
6085 18048U, // CDE_VCX2A_fpdp
6086 18048U, // CDE_VCX2A_fpsp
6087 524682U, // CDE_VCX2A_vec
6088 16768U, // CDE_VCX2_fpdp
6089 16768U, // CDE_VCX2_fpsp
6090 3671562U, // CDE_VCX2_vec
6091 4195968U, // CDE_VCX3A_fpdp
6092 4195968U, // CDE_VCX3A_fpsp
6093 34079114U, // CDE_VCX3A_vec
6094 524672U, // CDE_VCX3_fpdp
6095 524672U, // CDE_VCX3_fpsp
6096 37225994U, // CDE_VCX3_vec
6097 82704U, // CDP
6098 0U, // CDP2
6099 0U, // CLREX
6100 16384U, // CLZ
6101 1792U, // CMNri
6102 16384U, // CMNzrr
6103 1920U, // CMNzrsi
6104 1152U, // CMNzrsr
6105 1792U, // CMPri
6106 16384U, // CMPrr
6107 1920U, // CMPrsi
6108 1152U, // CMPrsr
6109 0U, // CPS1p
6110 2U, // CPS2p
6111 17920U, // CPS3p
6112 17920U, // CRC32B
6113 17920U, // CRC32CB
6114 17920U, // CRC32CH
6115 17920U, // CRC32CW
6116 17920U, // CRC32H
6117 17920U, // CRC32W
6118 2U, // DBG
6119 0U, // DMB
6120 0U, // DSB
6121 1048576U, // EORri
6122 0U, // EORrr
6123 1572864U, // EORrsi
6124 0U, // EORrsr
6125 0U, // ERET
6126 18U, // FCONSTD
6127 2048U, // FCONSTH
6128 2048U, // FCONSTS
6129 532U, // FLDMXDB_UPD
6130 18560U, // FLDMXIA
6131 532U, // FLDMXIA_UPD
6132 0U, // FMSTAT
6133 532U, // FSTMXDB_UPD
6134 18560U, // FSTMXIA
6135 532U, // FSTMXIA_UPD
6136 2U, // HINT
6137 0U, // HLT
6138 0U, // HVC
6139 0U, // ISB
6140 128U, // LDA
6141 128U, // LDAB
6142 128U, // LDAEX
6143 128U, // LDAEXB
6144 0U, // LDAEXD
6145 128U, // LDAEXH
6146 128U, // LDAH
6147 0U, // LDC2L_OFFSET
6148 2304U, // LDC2L_OPTION
6149 2432U, // LDC2L_POST
6150 0U, // LDC2L_PRE
6151 0U, // LDC2_OFFSET
6152 2304U, // LDC2_OPTION
6153 2432U, // LDC2_POST
6154 0U, // LDC2_PRE
6155 2582U, // LDCL_OFFSET
6156 4721302U, // LDCL_OPTION
6157 5245590U, // LDCL_POST
6158 2838U, // LDCL_PRE
6159 2582U, // LDC_OFFSET
6160 4721302U, // LDC_OPTION
6161 5245590U, // LDC_POST
6162 2838U, // LDC_PRE
6163 18560U, // LDMDA
6164 532U, // LDMDA_UPD
6165 18560U, // LDMDB
6166 532U, // LDMDB_UPD
6167 18560U, // LDMIA
6168 532U, // LDMIA_UPD
6169 18560U, // LDMIB
6170 532U, // LDMIB_UPD
6171 5769856U, // LDRBT_POST_IMM
6172 5769856U, // LDRBT_POST_REG
6173 5769856U, // LDRB_POST_IMM
6174 5769856U, // LDRB_POST_REG
6175 2944U, // LDRB_PRE_IMM
6176 3072U, // LDRB_PRE_REG
6177 3200U, // LDRBi12
6178 3328U, // LDRBrs
6179 6291456U, // LDRD
6180 40370176U, // LDRD_POST
6181 7340032U, // LDRD_PRE
6182 128U, // LDREX
6183 128U, // LDREXB
6184 0U, // LDREXD
6185 128U, // LDREXH
6186 3456U, // LDRH
6187 7867008U, // LDRHTi
6188 8391296U, // LDRHTr
6189 8915584U, // LDRH_POST
6190 3584U, // LDRH_PRE
6191 3456U, // LDRSB
6192 7867008U, // LDRSBTi
6193 8391296U, // LDRSBTr
6194 8915584U, // LDRSB_POST
6195 3584U, // LDRSB_PRE
6196 3456U, // LDRSH
6197 7867008U, // LDRSHTi
6198 8391296U, // LDRSHTr
6199 8915584U, // LDRSH_POST
6200 3584U, // LDRSH_PRE
6201 5769856U, // LDRT_POST_IMM
6202 5769856U, // LDRT_POST_REG
6203 5769856U, // LDR_POST_IMM
6204 5769856U, // LDR_POST_REG
6205 2944U, // LDR_PRE_IMM
6206 3072U, // LDR_PRE_REG
6207 3200U, // LDRcp
6208 3200U, // LDRi12
6209 3328U, // LDRrs
6210 103908112U, // MCR
6211 3712U, // MCR2
6212 137462544U, // MCRR
6213 9437568U, // MCRR2
6214 33554432U, // MLA
6215 33554432U, // MLS
6216 0U, // MOVPCLR
6217 17920U, // MOVTi16
6218 1792U, // MOVi
6219 16384U, // MOVi16
6220 16384U, // MOVr
6221 16384U, // MOVr_TC
6222 1920U, // MOVsi
6223 1152U, // MOVsr
6224 115480U, // MRC
6225 3712U, // MRC2
6226 0U, // MRRC
6227 0U, // MRRC2
6228 26U, // MRS
6229 3840U, // MRSbanked
6230 28U, // MRSsys
6231 528U, // MSR
6232 0U, // MSRbanked
6233 30U, // MSRi
6234 0U, // MUL
6235 524288U, // MVE_ASRLi
6236 524288U, // MVE_ASRLr
6237 2U, // MVE_DLSTP_16
6238 2U, // MVE_DLSTP_32
6239 2U, // MVE_DLSTP_64
6240 2U, // MVE_DLSTP_8
6241 0U, // MVE_LCTP
6242 0U, // MVE_LETP
6243 524288U, // MVE_LSLLi
6244 524288U, // MVE_LSLLr
6245 524288U, // MVE_LSRL
6246 17920U, // MVE_SQRSHR
6247 9961472U, // MVE_SQRSHRL
6248 17920U, // MVE_SQSHL
6249 524288U, // MVE_SQSHLL
6250 17920U, // MVE_SRSHR
6251 524288U, // MVE_SRSHRL
6252 17920U, // MVE_UQRSHL
6253 9961472U, // MVE_UQRSHLL
6254 17920U, // MVE_UQSHL
6255 524288U, // MVE_UQSHLL
6256 17920U, // MVE_URSHR
6257 524288U, // MVE_URSHRL
6258 3671552U, // MVE_VABAVs16
6259 3671552U, // MVE_VABAVs32
6260 3671552U, // MVE_VABAVs8
6261 3671552U, // MVE_VABAVu16
6262 3671552U, // MVE_VABAVu32
6263 3671552U, // MVE_VABAVu8
6264 0U, // MVE_VABDf16
6265 0U, // MVE_VABDf32
6266 0U, // MVE_VABDs16
6267 0U, // MVE_VABDs32
6268 0U, // MVE_VABDs8
6269 0U, // MVE_VABDu16
6270 0U, // MVE_VABDu32
6271 0U, // MVE_VABDu8
6272 16384U, // MVE_VABSf16
6273 16384U, // MVE_VABSf32
6274 16384U, // MVE_VABSs16
6275 16384U, // MVE_VABSs32
6276 16384U, // MVE_VABSs8
6277 3671552U, // MVE_VADC
6278 3671552U, // MVE_VADCI
6279 524288U, // MVE_VADDLVs32acc
6280 0U, // MVE_VADDLVs32no_acc
6281 524288U, // MVE_VADDLVu32acc
6282 0U, // MVE_VADDLVu32no_acc
6283 17920U, // MVE_VADDVs16acc
6284 16384U, // MVE_VADDVs16no_acc
6285 17920U, // MVE_VADDVs32acc
6286 16384U, // MVE_VADDVs32no_acc
6287 17920U, // MVE_VADDVs8acc
6288 16384U, // MVE_VADDVs8no_acc
6289 17920U, // MVE_VADDVu16acc
6290 16384U, // MVE_VADDVu16no_acc
6291 17920U, // MVE_VADDVu32acc
6292 16384U, // MVE_VADDVu32no_acc
6293 17920U, // MVE_VADDVu8acc
6294 16384U, // MVE_VADDVu8no_acc
6295 0U, // MVE_VADD_qr_f16
6296 0U, // MVE_VADD_qr_f32
6297 0U, // MVE_VADD_qr_i16
6298 0U, // MVE_VADD_qr_i32
6299 0U, // MVE_VADD_qr_i8
6300 0U, // MVE_VADDf16
6301 0U, // MVE_VADDf32
6302 0U, // MVE_VADDi16
6303 0U, // MVE_VADDi32
6304 0U, // MVE_VADDi8
6305 0U, // MVE_VAND
6306 0U, // MVE_VBIC
6307 3968U, // MVE_VBICimmi16
6308 3968U, // MVE_VBICimmi32
6309 0U, // MVE_VBRSR16
6310 0U, // MVE_VBRSR32
6311 0U, // MVE_VBRSR8
6312 33554432U, // MVE_VCADDf16
6313 33554432U, // MVE_VCADDf32
6314 33554432U, // MVE_VCADDi16
6315 33554432U, // MVE_VCADDi32
6316 33554432U, // MVE_VCADDi8
6317 16384U, // MVE_VCLSs16
6318 16384U, // MVE_VCLSs32
6319 16384U, // MVE_VCLSs8
6320 16384U, // MVE_VCLZs16
6321 16384U, // MVE_VCLZs32
6322 16384U, // MVE_VCLZs8
6323 37225984U, // MVE_VCMLAf16
6324 37225984U, // MVE_VCMLAf32
6325 0U, // MVE_VCMPf16
6326 0U, // MVE_VCMPf16r
6327 0U, // MVE_VCMPf32
6328 0U, // MVE_VCMPf32r
6329 0U, // MVE_VCMPi16
6330 0U, // MVE_VCMPi16r
6331 0U, // MVE_VCMPi32
6332 0U, // MVE_VCMPi32r
6333 0U, // MVE_VCMPi8
6334 0U, // MVE_VCMPi8r
6335 0U, // MVE_VCMPs16
6336 0U, // MVE_VCMPs16r
6337 0U, // MVE_VCMPs32
6338 0U, // MVE_VCMPs32r
6339 0U, // MVE_VCMPs8
6340 0U, // MVE_VCMPs8r
6341 0U, // MVE_VCMPu16
6342 0U, // MVE_VCMPu16r
6343 0U, // MVE_VCMPu32
6344 0U, // MVE_VCMPu32r
6345 0U, // MVE_VCMPu8
6346 0U, // MVE_VCMPu8r
6347 33554432U, // MVE_VCMULf16
6348 33554432U, // MVE_VCMULf32
6349 2U, // MVE_VCTP16
6350 2U, // MVE_VCTP32
6351 2U, // MVE_VCTP64
6352 2U, // MVE_VCTP8
6353 2U, // MVE_VCVTf16f32bh
6354 2U, // MVE_VCVTf16f32th
6355 536U, // MVE_VCVTf16s16_fix
6356 0U, // MVE_VCVTf16s16n
6357 536U, // MVE_VCVTf16u16_fix
6358 0U, // MVE_VCVTf16u16n
6359 0U, // MVE_VCVTf32f16bh
6360 0U, // MVE_VCVTf32f16th
6361 536U, // MVE_VCVTf32s32_fix
6362 0U, // MVE_VCVTf32s32n
6363 536U, // MVE_VCVTf32u32_fix
6364 0U, // MVE_VCVTf32u32n
6365 536U, // MVE_VCVTs16f16_fix
6366 0U, // MVE_VCVTs16f16a
6367 0U, // MVE_VCVTs16f16m
6368 0U, // MVE_VCVTs16f16n
6369 0U, // MVE_VCVTs16f16p
6370 0U, // MVE_VCVTs16f16z
6371 536U, // MVE_VCVTs32f32_fix
6372 0U, // MVE_VCVTs32f32a
6373 0U, // MVE_VCVTs32f32m
6374 0U, // MVE_VCVTs32f32n
6375 0U, // MVE_VCVTs32f32p
6376 0U, // MVE_VCVTs32f32z
6377 536U, // MVE_VCVTu16f16_fix
6378 0U, // MVE_VCVTu16f16a
6379 0U, // MVE_VCVTu16f16m
6380 0U, // MVE_VCVTu16f16n
6381 0U, // MVE_VCVTu16f16p
6382 0U, // MVE_VCVTu16f16z
6383 536U, // MVE_VCVTu32f32_fix
6384 0U, // MVE_VCVTu32f32a
6385 0U, // MVE_VCVTu32f32m
6386 0U, // MVE_VCVTu32f32n
6387 0U, // MVE_VCVTu32f32p
6388 0U, // MVE_VCVTu32f32z
6389 3670016U, // MVE_VDDUPu16
6390 3670016U, // MVE_VDDUPu32
6391 3670016U, // MVE_VDDUPu8
6392 16384U, // MVE_VDUP16
6393 16384U, // MVE_VDUP32
6394 16384U, // MVE_VDUP8
6395 37224448U, // MVE_VDWDUPu16
6396 37224448U, // MVE_VDWDUPu32
6397 37224448U, // MVE_VDWDUPu8
6398 0U, // MVE_VEOR
6399 3671552U, // MVE_VFMA_qr_Sf16
6400 3671552U, // MVE_VFMA_qr_Sf32
6401 3671552U, // MVE_VFMA_qr_f16
6402 3671552U, // MVE_VFMA_qr_f32
6403 3671552U, // MVE_VFMAf16
6404 3671552U, // MVE_VFMAf32
6405 3671552U, // MVE_VFMSf16
6406 3671552U, // MVE_VFMSf32
6407 0U, // MVE_VHADD_qr_s16
6408 0U, // MVE_VHADD_qr_s32
6409 0U, // MVE_VHADD_qr_s8
6410 0U, // MVE_VHADD_qr_u16
6411 0U, // MVE_VHADD_qr_u32
6412 0U, // MVE_VHADD_qr_u8
6413 0U, // MVE_VHADDs16
6414 0U, // MVE_VHADDs32
6415 0U, // MVE_VHADDs8
6416 0U, // MVE_VHADDu16
6417 0U, // MVE_VHADDu32
6418 0U, // MVE_VHADDu8
6419 33554432U, // MVE_VHCADDs16
6420 33554432U, // MVE_VHCADDs32
6421 33554432U, // MVE_VHCADDs8
6422 0U, // MVE_VHSUB_qr_s16
6423 0U, // MVE_VHSUB_qr_s32
6424 0U, // MVE_VHSUB_qr_s8
6425 0U, // MVE_VHSUB_qr_u16
6426 0U, // MVE_VHSUB_qr_u32
6427 0U, // MVE_VHSUB_qr_u8
6428 0U, // MVE_VHSUBs16
6429 0U, // MVE_VHSUBs32
6430 0U, // MVE_VHSUBs8
6431 0U, // MVE_VHSUBu16
6432 0U, // MVE_VHSUBu32
6433 0U, // MVE_VHSUBu8
6434 3670016U, // MVE_VIDUPu16
6435 3670016U, // MVE_VIDUPu32
6436 3670016U, // MVE_VIDUPu8
6437 37224448U, // MVE_VIWDUPu16
6438 37224448U, // MVE_VIWDUPu32
6439 37224448U, // MVE_VIWDUPu8
6440 0U, // MVE_VLD20_16
6441 0U, // MVE_VLD20_16_wb
6442 0U, // MVE_VLD20_32
6443 0U, // MVE_VLD20_32_wb
6444 0U, // MVE_VLD20_8
6445 0U, // MVE_VLD20_8_wb
6446 0U, // MVE_VLD21_16
6447 0U, // MVE_VLD21_16_wb
6448 0U, // MVE_VLD21_32
6449 0U, // MVE_VLD21_32_wb
6450 0U, // MVE_VLD21_8
6451 0U, // MVE_VLD21_8_wb
6452 0U, // MVE_VLD40_16
6453 0U, // MVE_VLD40_16_wb
6454 0U, // MVE_VLD40_32
6455 0U, // MVE_VLD40_32_wb
6456 0U, // MVE_VLD40_8
6457 0U, // MVE_VLD40_8_wb
6458 0U, // MVE_VLD41_16
6459 0U, // MVE_VLD41_16_wb
6460 0U, // MVE_VLD41_32
6461 0U, // MVE_VLD41_32_wb
6462 0U, // MVE_VLD41_8
6463 0U, // MVE_VLD41_8_wb
6464 0U, // MVE_VLD42_16
6465 0U, // MVE_VLD42_16_wb
6466 0U, // MVE_VLD42_32
6467 0U, // MVE_VLD42_32_wb
6468 0U, // MVE_VLD42_8
6469 0U, // MVE_VLD42_8_wb
6470 0U, // MVE_VLD43_16
6471 0U, // MVE_VLD43_16_wb
6472 0U, // MVE_VLD43_32
6473 0U, // MVE_VLD43_32_wb
6474 0U, // MVE_VLD43_8
6475 0U, // MVE_VLD43_8_wb
6476 4096U, // MVE_VLDRBS16
6477 133760U, // MVE_VLDRBS16_post
6478 4224U, // MVE_VLDRBS16_pre
6479 4352U, // MVE_VLDRBS16_rq
6480 4096U, // MVE_VLDRBS32
6481 133760U, // MVE_VLDRBS32_post
6482 4224U, // MVE_VLDRBS32_pre
6483 4352U, // MVE_VLDRBS32_rq
6484 4096U, // MVE_VLDRBU16
6485 133760U, // MVE_VLDRBU16_post
6486 4224U, // MVE_VLDRBU16_pre
6487 4352U, // MVE_VLDRBU16_rq
6488 4096U, // MVE_VLDRBU32
6489 133760U, // MVE_VLDRBU32_post
6490 4224U, // MVE_VLDRBU32_pre
6491 4352U, // MVE_VLDRBU32_rq
6492 4096U, // MVE_VLDRBU8
6493 133760U, // MVE_VLDRBU8_post
6494 4480U, // MVE_VLDRBU8_pre
6495 4352U, // MVE_VLDRBU8_rq
6496 4096U, // MVE_VLDRDU64_qi
6497 4224U, // MVE_VLDRDU64_qi_pre
6498 4608U, // MVE_VLDRDU64_rq
6499 4352U, // MVE_VLDRDU64_rq_u
6500 4096U, // MVE_VLDRHS32
6501 133760U, // MVE_VLDRHS32_post
6502 4224U, // MVE_VLDRHS32_pre
6503 4736U, // MVE_VLDRHS32_rq
6504 4352U, // MVE_VLDRHS32_rq_u
6505 4096U, // MVE_VLDRHU16
6506 133760U, // MVE_VLDRHU16_post
6507 4480U, // MVE_VLDRHU16_pre
6508 4736U, // MVE_VLDRHU16_rq
6509 4352U, // MVE_VLDRHU16_rq_u
6510 4096U, // MVE_VLDRHU32
6511 133760U, // MVE_VLDRHU32_post
6512 4224U, // MVE_VLDRHU32_pre
6513 4736U, // MVE_VLDRHU32_rq
6514 4352U, // MVE_VLDRHU32_rq_u
6515 4096U, // MVE_VLDRWU32
6516 133760U, // MVE_VLDRWU32_post
6517 4480U, // MVE_VLDRWU32_pre
6518 4096U, // MVE_VLDRWU32_qi
6519 4224U, // MVE_VLDRWU32_qi_pre
6520 4864U, // MVE_VLDRWU32_rq
6521 4352U, // MVE_VLDRWU32_rq_u
6522 17920U, // MVE_VMAXAVs16
6523 17920U, // MVE_VMAXAVs32
6524 17920U, // MVE_VMAXAVs8
6525 17920U, // MVE_VMAXAs16
6526 17920U, // MVE_VMAXAs32
6527 17920U, // MVE_VMAXAs8
6528 17920U, // MVE_VMAXNMAVf16
6529 17920U, // MVE_VMAXNMAVf32
6530 17920U, // MVE_VMAXNMAf16
6531 17920U, // MVE_VMAXNMAf32
6532 17920U, // MVE_VMAXNMVf16
6533 17920U, // MVE_VMAXNMVf32
6534 0U, // MVE_VMAXNMf16
6535 0U, // MVE_VMAXNMf32
6536 17920U, // MVE_VMAXVs16
6537 17920U, // MVE_VMAXVs32
6538 17920U, // MVE_VMAXVs8
6539 17920U, // MVE_VMAXVu16
6540 17920U, // MVE_VMAXVu32
6541 17920U, // MVE_VMAXVu8
6542 0U, // MVE_VMAXs16
6543 0U, // MVE_VMAXs32
6544 0U, // MVE_VMAXs8
6545 0U, // MVE_VMAXu16
6546 0U, // MVE_VMAXu32
6547 0U, // MVE_VMAXu8
6548 17920U, // MVE_VMINAVs16
6549 17920U, // MVE_VMINAVs32
6550 17920U, // MVE_VMINAVs8
6551 17920U, // MVE_VMINAs16
6552 17920U, // MVE_VMINAs32
6553 17920U, // MVE_VMINAs8
6554 17920U, // MVE_VMINNMAVf16
6555 17920U, // MVE_VMINNMAVf32
6556 17920U, // MVE_VMINNMAf16
6557 17920U, // MVE_VMINNMAf32
6558 17920U, // MVE_VMINNMVf16
6559 17920U, // MVE_VMINNMVf32
6560 0U, // MVE_VMINNMf16
6561 0U, // MVE_VMINNMf32
6562 17920U, // MVE_VMINVs16
6563 17920U, // MVE_VMINVs32
6564 17920U, // MVE_VMINVs8
6565 17920U, // MVE_VMINVu16
6566 17920U, // MVE_VMINVu32
6567 17920U, // MVE_VMINVu8
6568 0U, // MVE_VMINs16
6569 0U, // MVE_VMINs32
6570 0U, // MVE_VMINs8
6571 0U, // MVE_VMINu16
6572 0U, // MVE_VMINu32
6573 0U, // MVE_VMINu8
6574 3671552U, // MVE_VMLADAVas16
6575 3671552U, // MVE_VMLADAVas32
6576 3671552U, // MVE_VMLADAVas8
6577 3671552U, // MVE_VMLADAVau16
6578 3671552U, // MVE_VMLADAVau32
6579 3671552U, // MVE_VMLADAVau8
6580 3671552U, // MVE_VMLADAVaxs16
6581 3671552U, // MVE_VMLADAVaxs32
6582 3671552U, // MVE_VMLADAVaxs8
6583 0U, // MVE_VMLADAVs16
6584 0U, // MVE_VMLADAVs32
6585 0U, // MVE_VMLADAVs8
6586 0U, // MVE_VMLADAVu16
6587 0U, // MVE_VMLADAVu32
6588 0U, // MVE_VMLADAVu8
6589 0U, // MVE_VMLADAVxs16
6590 0U, // MVE_VMLADAVxs32
6591 0U, // MVE_VMLADAVxs8
6592 34078720U, // MVE_VMLALDAVas16
6593 34078720U, // MVE_VMLALDAVas32
6594 34078720U, // MVE_VMLALDAVau16
6595 34078720U, // MVE_VMLALDAVau32
6596 34078720U, // MVE_VMLALDAVaxs16
6597 34078720U, // MVE_VMLALDAVaxs32
6598 33554432U, // MVE_VMLALDAVs16
6599 33554432U, // MVE_VMLALDAVs32
6600 33554432U, // MVE_VMLALDAVu16
6601 33554432U, // MVE_VMLALDAVu32
6602 33554432U, // MVE_VMLALDAVxs16
6603 33554432U, // MVE_VMLALDAVxs32
6604 3671552U, // MVE_VMLAS_qr_i16
6605 3671552U, // MVE_VMLAS_qr_i32
6606 3671552U, // MVE_VMLAS_qr_i8
6607 3671552U, // MVE_VMLA_qr_i16
6608 3671552U, // MVE_VMLA_qr_i32
6609 3671552U, // MVE_VMLA_qr_i8
6610 3671552U, // MVE_VMLSDAVas16
6611 3671552U, // MVE_VMLSDAVas32
6612 3671552U, // MVE_VMLSDAVas8
6613 3671552U, // MVE_VMLSDAVaxs16
6614 3671552U, // MVE_VMLSDAVaxs32
6615 3671552U, // MVE_VMLSDAVaxs8
6616 0U, // MVE_VMLSDAVs16
6617 0U, // MVE_VMLSDAVs32
6618 0U, // MVE_VMLSDAVs8
6619 0U, // MVE_VMLSDAVxs16
6620 0U, // MVE_VMLSDAVxs32
6621 0U, // MVE_VMLSDAVxs8
6622 34078720U, // MVE_VMLSLDAVas16
6623 34078720U, // MVE_VMLSLDAVas32
6624 34078720U, // MVE_VMLSLDAVaxs16
6625 34078720U, // MVE_VMLSLDAVaxs32
6626 33554432U, // MVE_VMLSLDAVs16
6627 33554432U, // MVE_VMLSLDAVs32
6628 33554432U, // MVE_VMLSLDAVxs16
6629 33554432U, // MVE_VMLSLDAVxs32
6630 16384U, // MVE_VMOVLs16bh
6631 16384U, // MVE_VMOVLs16th
6632 16384U, // MVE_VMOVLs8bh
6633 16384U, // MVE_VMOVLs8th
6634 16384U, // MVE_VMOVLu16bh
6635 16384U, // MVE_VMOVLu16th
6636 16384U, // MVE_VMOVLu8bh
6637 16384U, // MVE_VMOVLu8th
6638 17920U, // MVE_VMOVNi16bh
6639 17920U, // MVE_VMOVNi16th
6640 17920U, // MVE_VMOVNi32bh
6641 17920U, // MVE_VMOVNi32th
6642 147456U, // MVE_VMOV_from_lane_32
6643 147456U, // MVE_VMOV_from_lane_s16
6644 147456U, // MVE_VMOV_from_lane_s8
6645 147456U, // MVE_VMOV_from_lane_u16
6646 147456U, // MVE_VMOV_from_lane_u8
6647 10650376U, // MVE_VMOV_q_rr
6648 167772160U, // MVE_VMOV_rr_q
6649 32U, // MVE_VMOV_to_lane_16
6650 32U, // MVE_VMOV_to_lane_32
6651 32U, // MVE_VMOV_to_lane_8
6652 2048U, // MVE_VMOVimmf32
6653 4992U, // MVE_VMOVimmi16
6654 4992U, // MVE_VMOVimmi32
6655 0U, // MVE_VMOVimmi64
6656 4992U, // MVE_VMOVimmi8
6657 0U, // MVE_VMULHs16
6658 0U, // MVE_VMULHs32
6659 0U, // MVE_VMULHs8
6660 0U, // MVE_VMULHu16
6661 0U, // MVE_VMULHu32
6662 0U, // MVE_VMULHu8
6663 0U, // MVE_VMULLBp16
6664 0U, // MVE_VMULLBp8
6665 0U, // MVE_VMULLBs16
6666 0U, // MVE_VMULLBs32
6667 0U, // MVE_VMULLBs8
6668 0U, // MVE_VMULLBu16
6669 0U, // MVE_VMULLBu32
6670 0U, // MVE_VMULLBu8
6671 0U, // MVE_VMULLTp16
6672 0U, // MVE_VMULLTp8
6673 0U, // MVE_VMULLTs16
6674 0U, // MVE_VMULLTs32
6675 0U, // MVE_VMULLTs8
6676 0U, // MVE_VMULLTu16
6677 0U, // MVE_VMULLTu32
6678 0U, // MVE_VMULLTu8
6679 0U, // MVE_VMUL_qr_f16
6680 0U, // MVE_VMUL_qr_f32
6681 0U, // MVE_VMUL_qr_i16
6682 0U, // MVE_VMUL_qr_i32
6683 0U, // MVE_VMUL_qr_i8
6684 0U, // MVE_VMULf16
6685 0U, // MVE_VMULf32
6686 0U, // MVE_VMULi16
6687 0U, // MVE_VMULi32
6688 0U, // MVE_VMULi8
6689 16384U, // MVE_VMVN
6690 4992U, // MVE_VMVNimmi16
6691 4992U, // MVE_VMVNimmi32
6692 16384U, // MVE_VNEGf16
6693 16384U, // MVE_VNEGf32
6694 16384U, // MVE_VNEGs16
6695 16384U, // MVE_VNEGs32
6696 16384U, // MVE_VNEGs8
6697 0U, // MVE_VORN
6698 0U, // MVE_VORR
6699 3968U, // MVE_VORRimmi16
6700 3968U, // MVE_VORRimmi32
6701 0U, // MVE_VPNOT
6702 0U, // MVE_VPSEL
6703 0U, // MVE_VPST
6704 0U, // MVE_VPTv16i8
6705 0U, // MVE_VPTv16i8r
6706 0U, // MVE_VPTv16s8
6707 0U, // MVE_VPTv16s8r
6708 0U, // MVE_VPTv16u8
6709 0U, // MVE_VPTv16u8r
6710 0U, // MVE_VPTv4f32
6711 0U, // MVE_VPTv4f32r
6712 0U, // MVE_VPTv4i32
6713 0U, // MVE_VPTv4i32r
6714 0U, // MVE_VPTv4s32
6715 0U, // MVE_VPTv4s32r
6716 0U, // MVE_VPTv4u32
6717 0U, // MVE_VPTv4u32r
6718 0U, // MVE_VPTv8f16
6719 0U, // MVE_VPTv8f16r
6720 0U, // MVE_VPTv8i16
6721 0U, // MVE_VPTv8i16r
6722 0U, // MVE_VPTv8s16
6723 0U, // MVE_VPTv8s16r
6724 0U, // MVE_VPTv8u16
6725 0U, // MVE_VPTv8u16r
6726 16384U, // MVE_VQABSs16
6727 16384U, // MVE_VQABSs32
6728 16384U, // MVE_VQABSs8
6729 0U, // MVE_VQADD_qr_s16
6730 0U, // MVE_VQADD_qr_s32
6731 0U, // MVE_VQADD_qr_s8
6732 0U, // MVE_VQADD_qr_u16
6733 0U, // MVE_VQADD_qr_u32
6734 0U, // MVE_VQADD_qr_u8
6735 0U, // MVE_VQADDs16
6736 0U, // MVE_VQADDs32
6737 0U, // MVE_VQADDs8
6738 0U, // MVE_VQADDu16
6739 0U, // MVE_VQADDu32
6740 0U, // MVE_VQADDu8
6741 3671552U, // MVE_VQDMLADHXs16
6742 3671552U, // MVE_VQDMLADHXs32
6743 3671552U, // MVE_VQDMLADHXs8
6744 3671552U, // MVE_VQDMLADHs16
6745 3671552U, // MVE_VQDMLADHs32
6746 3671552U, // MVE_VQDMLADHs8
6747 3671552U, // MVE_VQDMLAH_qrs16
6748 3671552U, // MVE_VQDMLAH_qrs32
6749 3671552U, // MVE_VQDMLAH_qrs8
6750 3671552U, // MVE_VQDMLASH_qrs16
6751 3671552U, // MVE_VQDMLASH_qrs32
6752 3671552U, // MVE_VQDMLASH_qrs8
6753 3671552U, // MVE_VQDMLSDHXs16
6754 3671552U, // MVE_VQDMLSDHXs32
6755 3671552U, // MVE_VQDMLSDHXs8
6756 3671552U, // MVE_VQDMLSDHs16
6757 3671552U, // MVE_VQDMLSDHs32
6758 3671552U, // MVE_VQDMLSDHs8
6759 0U, // MVE_VQDMULH_qr_s16
6760 0U, // MVE_VQDMULH_qr_s32
6761 0U, // MVE_VQDMULH_qr_s8
6762 0U, // MVE_VQDMULHi16
6763 0U, // MVE_VQDMULHi32
6764 0U, // MVE_VQDMULHi8
6765 0U, // MVE_VQDMULL_qr_s16bh
6766 0U, // MVE_VQDMULL_qr_s16th
6767 0U, // MVE_VQDMULL_qr_s32bh
6768 0U, // MVE_VQDMULL_qr_s32th
6769 0U, // MVE_VQDMULLs16bh
6770 0U, // MVE_VQDMULLs16th
6771 0U, // MVE_VQDMULLs32bh
6772 0U, // MVE_VQDMULLs32th
6773 17920U, // MVE_VQMOVNs16bh
6774 17920U, // MVE_VQMOVNs16th
6775 17920U, // MVE_VQMOVNs32bh
6776 17920U, // MVE_VQMOVNs32th
6777 17920U, // MVE_VQMOVNu16bh
6778 17920U, // MVE_VQMOVNu16th
6779 17920U, // MVE_VQMOVNu32bh
6780 17920U, // MVE_VQMOVNu32th
6781 17920U, // MVE_VQMOVUNs16bh
6782 17920U, // MVE_VQMOVUNs16th
6783 17920U, // MVE_VQMOVUNs32bh
6784 17920U, // MVE_VQMOVUNs32th
6785 16384U, // MVE_VQNEGs16
6786 16384U, // MVE_VQNEGs32
6787 16384U, // MVE_VQNEGs8
6788 3671552U, // MVE_VQRDMLADHXs16
6789 3671552U, // MVE_VQRDMLADHXs32
6790 3671552U, // MVE_VQRDMLADHXs8
6791 3671552U, // MVE_VQRDMLADHs16
6792 3671552U, // MVE_VQRDMLADHs32
6793 3671552U, // MVE_VQRDMLADHs8
6794 3671552U, // MVE_VQRDMLAH_qrs16
6795 3671552U, // MVE_VQRDMLAH_qrs32
6796 3671552U, // MVE_VQRDMLAH_qrs8
6797 3671552U, // MVE_VQRDMLASH_qrs16
6798 3671552U, // MVE_VQRDMLASH_qrs32
6799 3671552U, // MVE_VQRDMLASH_qrs8
6800 3671552U, // MVE_VQRDMLSDHXs16
6801 3671552U, // MVE_VQRDMLSDHXs32
6802 3671552U, // MVE_VQRDMLSDHXs8
6803 3671552U, // MVE_VQRDMLSDHs16
6804 3671552U, // MVE_VQRDMLSDHs32
6805 3671552U, // MVE_VQRDMLSDHs8
6806 0U, // MVE_VQRDMULH_qr_s16
6807 0U, // MVE_VQRDMULH_qr_s32
6808 0U, // MVE_VQRDMULH_qr_s8
6809 0U, // MVE_VQRDMULHi16
6810 0U, // MVE_VQRDMULHi32
6811 0U, // MVE_VQRDMULHi8
6812 0U, // MVE_VQRSHL_by_vecs16
6813 0U, // MVE_VQRSHL_by_vecs32
6814 0U, // MVE_VQRSHL_by_vecs8
6815 0U, // MVE_VQRSHL_by_vecu16
6816 0U, // MVE_VQRSHL_by_vecu32
6817 0U, // MVE_VQRSHL_by_vecu8
6818 17920U, // MVE_VQRSHL_qrs16
6819 17920U, // MVE_VQRSHL_qrs32
6820 17920U, // MVE_VQRSHL_qrs8
6821 17920U, // MVE_VQRSHL_qru16
6822 17920U, // MVE_VQRSHL_qru32
6823 17920U, // MVE_VQRSHL_qru8
6824 3671552U, // MVE_VQRSHRNbhs16
6825 3671552U, // MVE_VQRSHRNbhs32
6826 3671552U, // MVE_VQRSHRNbhu16
6827 3671552U, // MVE_VQRSHRNbhu32
6828 3671552U, // MVE_VQRSHRNths16
6829 3671552U, // MVE_VQRSHRNths32
6830 3671552U, // MVE_VQRSHRNthu16
6831 3671552U, // MVE_VQRSHRNthu32
6832 3671552U, // MVE_VQRSHRUNs16bh
6833 3671552U, // MVE_VQRSHRUNs16th
6834 3671552U, // MVE_VQRSHRUNs32bh
6835 3671552U, // MVE_VQRSHRUNs32th
6836 0U, // MVE_VQSHLU_imms16
6837 0U, // MVE_VQSHLU_imms32
6838 0U, // MVE_VQSHLU_imms8
6839 0U, // MVE_VQSHL_by_vecs16
6840 0U, // MVE_VQSHL_by_vecs32
6841 0U, // MVE_VQSHL_by_vecs8
6842 0U, // MVE_VQSHL_by_vecu16
6843 0U, // MVE_VQSHL_by_vecu32
6844 0U, // MVE_VQSHL_by_vecu8
6845 17920U, // MVE_VQSHL_qrs16
6846 17920U, // MVE_VQSHL_qrs32
6847 17920U, // MVE_VQSHL_qrs8
6848 17920U, // MVE_VQSHL_qru16
6849 17920U, // MVE_VQSHL_qru32
6850 17920U, // MVE_VQSHL_qru8
6851 0U, // MVE_VQSHLimms16
6852 0U, // MVE_VQSHLimms32
6853 0U, // MVE_VQSHLimms8
6854 0U, // MVE_VQSHLimmu16
6855 0U, // MVE_VQSHLimmu32
6856 0U, // MVE_VQSHLimmu8
6857 3671552U, // MVE_VQSHRNbhs16
6858 3671552U, // MVE_VQSHRNbhs32
6859 3671552U, // MVE_VQSHRNbhu16
6860 3671552U, // MVE_VQSHRNbhu32
6861 3671552U, // MVE_VQSHRNths16
6862 3671552U, // MVE_VQSHRNths32
6863 3671552U, // MVE_VQSHRNthu16
6864 3671552U, // MVE_VQSHRNthu32
6865 3671552U, // MVE_VQSHRUNs16bh
6866 3671552U, // MVE_VQSHRUNs16th
6867 3671552U, // MVE_VQSHRUNs32bh
6868 3671552U, // MVE_VQSHRUNs32th
6869 0U, // MVE_VQSUB_qr_s16
6870 0U, // MVE_VQSUB_qr_s32
6871 0U, // MVE_VQSUB_qr_s8
6872 0U, // MVE_VQSUB_qr_u16
6873 0U, // MVE_VQSUB_qr_u32
6874 0U, // MVE_VQSUB_qr_u8
6875 0U, // MVE_VQSUBs16
6876 0U, // MVE_VQSUBs32
6877 0U, // MVE_VQSUBs8
6878 0U, // MVE_VQSUBu16
6879 0U, // MVE_VQSUBu32
6880 0U, // MVE_VQSUBu8
6881 16384U, // MVE_VREV16_8
6882 16384U, // MVE_VREV32_16
6883 16384U, // MVE_VREV32_8
6884 16384U, // MVE_VREV64_16
6885 16384U, // MVE_VREV64_32
6886 16384U, // MVE_VREV64_8
6887 0U, // MVE_VRHADDs16
6888 0U, // MVE_VRHADDs32
6889 0U, // MVE_VRHADDs8
6890 0U, // MVE_VRHADDu16
6891 0U, // MVE_VRHADDu32
6892 0U, // MVE_VRHADDu8
6893 16384U, // MVE_VRINTf16A
6894 16384U, // MVE_VRINTf16M
6895 16384U, // MVE_VRINTf16N
6896 16384U, // MVE_VRINTf16P
6897 16384U, // MVE_VRINTf16X
6898 16384U, // MVE_VRINTf16Z
6899 16384U, // MVE_VRINTf32A
6900 16384U, // MVE_VRINTf32M
6901 16384U, // MVE_VRINTf32N
6902 16384U, // MVE_VRINTf32P
6903 16384U, // MVE_VRINTf32X
6904 16384U, // MVE_VRINTf32Z
6905 34078720U, // MVE_VRMLALDAVHas32
6906 34078720U, // MVE_VRMLALDAVHau32
6907 34078720U, // MVE_VRMLALDAVHaxs32
6908 33554432U, // MVE_VRMLALDAVHs32
6909 33554432U, // MVE_VRMLALDAVHu32
6910 33554432U, // MVE_VRMLALDAVHxs32
6911 34078720U, // MVE_VRMLSLDAVHas32
6912 34078720U, // MVE_VRMLSLDAVHaxs32
6913 33554432U, // MVE_VRMLSLDAVHs32
6914 33554432U, // MVE_VRMLSLDAVHxs32
6915 0U, // MVE_VRMULHs16
6916 0U, // MVE_VRMULHs32
6917 0U, // MVE_VRMULHs8
6918 0U, // MVE_VRMULHu16
6919 0U, // MVE_VRMULHu32
6920 0U, // MVE_VRMULHu8
6921 0U, // MVE_VRSHL_by_vecs16
6922 0U, // MVE_VRSHL_by_vecs32
6923 0U, // MVE_VRSHL_by_vecs8
6924 0U, // MVE_VRSHL_by_vecu16
6925 0U, // MVE_VRSHL_by_vecu32
6926 0U, // MVE_VRSHL_by_vecu8
6927 17920U, // MVE_VRSHL_qrs16
6928 17920U, // MVE_VRSHL_qrs32
6929 17920U, // MVE_VRSHL_qrs8
6930 17920U, // MVE_VRSHL_qru16
6931 17920U, // MVE_VRSHL_qru32
6932 17920U, // MVE_VRSHL_qru8
6933 3671552U, // MVE_VRSHRNi16bh
6934 3671552U, // MVE_VRSHRNi16th
6935 3671552U, // MVE_VRSHRNi32bh
6936 3671552U, // MVE_VRSHRNi32th
6937 0U, // MVE_VRSHR_imms16
6938 0U, // MVE_VRSHR_imms32
6939 0U, // MVE_VRSHR_imms8
6940 0U, // MVE_VRSHR_immu16
6941 0U, // MVE_VRSHR_immu32
6942 0U, // MVE_VRSHR_immu8
6943 3671552U, // MVE_VSBC
6944 3671552U, // MVE_VSBCI
6945 524672U, // MVE_VSHLC
6946 0U, // MVE_VSHLL_imms16bh
6947 0U, // MVE_VSHLL_imms16th
6948 0U, // MVE_VSHLL_imms8bh
6949 0U, // MVE_VSHLL_imms8th
6950 0U, // MVE_VSHLL_immu16bh
6951 0U, // MVE_VSHLL_immu16th
6952 0U, // MVE_VSHLL_immu8bh
6953 0U, // MVE_VSHLL_immu8th
6954 180224U, // MVE_VSHLL_lws16bh
6955 180224U, // MVE_VSHLL_lws16th
6956 196608U, // MVE_VSHLL_lws8bh
6957 196608U, // MVE_VSHLL_lws8th
6958 180224U, // MVE_VSHLL_lwu16bh
6959 180224U, // MVE_VSHLL_lwu16th
6960 196608U, // MVE_VSHLL_lwu8bh
6961 196608U, // MVE_VSHLL_lwu8th
6962 0U, // MVE_VSHL_by_vecs16
6963 0U, // MVE_VSHL_by_vecs32
6964 0U, // MVE_VSHL_by_vecs8
6965 0U, // MVE_VSHL_by_vecu16
6966 0U, // MVE_VSHL_by_vecu32
6967 0U, // MVE_VSHL_by_vecu8
6968 0U, // MVE_VSHL_immi16
6969 0U, // MVE_VSHL_immi32
6970 0U, // MVE_VSHL_immi8
6971 17920U, // MVE_VSHL_qrs16
6972 17920U, // MVE_VSHL_qrs32
6973 17920U, // MVE_VSHL_qrs8
6974 17920U, // MVE_VSHL_qru16
6975 17920U, // MVE_VSHL_qru32
6976 17920U, // MVE_VSHL_qru8
6977 3671552U, // MVE_VSHRNi16bh
6978 3671552U, // MVE_VSHRNi16th
6979 3671552U, // MVE_VSHRNi32bh
6980 3671552U, // MVE_VSHRNi32th
6981 0U, // MVE_VSHR_imms16
6982 0U, // MVE_VSHR_imms32
6983 0U, // MVE_VSHR_imms8
6984 0U, // MVE_VSHR_immu16
6985 0U, // MVE_VSHR_immu32
6986 0U, // MVE_VSHR_immu8
6987 3671552U, // MVE_VSLIimm16
6988 3671552U, // MVE_VSLIimm32
6989 3671552U, // MVE_VSLIimm8
6990 3671552U, // MVE_VSRIimm16
6991 3671552U, // MVE_VSRIimm32
6992 3671552U, // MVE_VSRIimm8
6993 0U, // MVE_VST20_16
6994 0U, // MVE_VST20_16_wb
6995 0U, // MVE_VST20_32
6996 0U, // MVE_VST20_32_wb
6997 0U, // MVE_VST20_8
6998 0U, // MVE_VST20_8_wb
6999 0U, // MVE_VST21_16
7000 0U, // MVE_VST21_16_wb
7001 0U, // MVE_VST21_32
7002 0U, // MVE_VST21_32_wb
7003 0U, // MVE_VST21_8
7004 0U, // MVE_VST21_8_wb
7005 0U, // MVE_VST40_16
7006 0U, // MVE_VST40_16_wb
7007 0U, // MVE_VST40_32
7008 0U, // MVE_VST40_32_wb
7009 0U, // MVE_VST40_8
7010 0U, // MVE_VST40_8_wb
7011 0U, // MVE_VST41_16
7012 0U, // MVE_VST41_16_wb
7013 0U, // MVE_VST41_32
7014 0U, // MVE_VST41_32_wb
7015 0U, // MVE_VST41_8
7016 0U, // MVE_VST41_8_wb
7017 0U, // MVE_VST42_16
7018 0U, // MVE_VST42_16_wb
7019 0U, // MVE_VST42_32
7020 0U, // MVE_VST42_32_wb
7021 0U, // MVE_VST42_8
7022 0U, // MVE_VST42_8_wb
7023 0U, // MVE_VST43_16
7024 0U, // MVE_VST43_16_wb
7025 0U, // MVE_VST43_32
7026 0U, // MVE_VST43_32_wb
7027 0U, // MVE_VST43_8
7028 0U, // MVE_VST43_8_wb
7029 4096U, // MVE_VSTRB16
7030 133760U, // MVE_VSTRB16_post
7031 4224U, // MVE_VSTRB16_pre
7032 4352U, // MVE_VSTRB16_rq
7033 4096U, // MVE_VSTRB32
7034 133760U, // MVE_VSTRB32_post
7035 4224U, // MVE_VSTRB32_pre
7036 4352U, // MVE_VSTRB32_rq
7037 4352U, // MVE_VSTRB8_rq
7038 4096U, // MVE_VSTRBU8
7039 133760U, // MVE_VSTRBU8_post
7040 4480U, // MVE_VSTRBU8_pre
7041 4096U, // MVE_VSTRD64_qi
7042 4224U, // MVE_VSTRD64_qi_pre
7043 4608U, // MVE_VSTRD64_rq
7044 4352U, // MVE_VSTRD64_rq_u
7045 4736U, // MVE_VSTRH16_rq
7046 4352U, // MVE_VSTRH16_rq_u
7047 4096U, // MVE_VSTRH32
7048 133760U, // MVE_VSTRH32_post
7049 4224U, // MVE_VSTRH32_pre
7050 4736U, // MVE_VSTRH32_rq
7051 4352U, // MVE_VSTRH32_rq_u
7052 4096U, // MVE_VSTRHU16
7053 133760U, // MVE_VSTRHU16_post
7054 4480U, // MVE_VSTRHU16_pre
7055 4096U, // MVE_VSTRW32_qi
7056 4224U, // MVE_VSTRW32_qi_pre
7057 4864U, // MVE_VSTRW32_rq
7058 4352U, // MVE_VSTRW32_rq_u
7059 4096U, // MVE_VSTRWU32
7060 133760U, // MVE_VSTRWU32_post
7061 4480U, // MVE_VSTRWU32_pre
7062 0U, // MVE_VSUB_qr_f16
7063 0U, // MVE_VSUB_qr_f32
7064 0U, // MVE_VSUB_qr_i16
7065 0U, // MVE_VSUB_qr_i32
7066 0U, // MVE_VSUB_qr_i8
7067 0U, // MVE_VSUBf16
7068 0U, // MVE_VSUBf32
7069 0U, // MVE_VSUBi16
7070 0U, // MVE_VSUBi32
7071 0U, // MVE_VSUBi8
7072 21504U, // MVE_WLSTP_16
7073 21504U, // MVE_WLSTP_32
7074 21504U, // MVE_WLSTP_64
7075 21504U, // MVE_WLSTP_8
7076 1792U, // MVNi
7077 16384U, // MVNr
7078 1920U, // MVNsi
7079 1152U, // MVNsr
7080 17920U, // NEON_VMAXNMNDf
7081 17920U, // NEON_VMAXNMNDh
7082 17920U, // NEON_VMAXNMNQf
7083 17920U, // NEON_VMAXNMNQh
7084 17920U, // NEON_VMINNMNDf
7085 17920U, // NEON_VMINNMNDh
7086 17920U, // NEON_VMINNMNQf
7087 17920U, // NEON_VMINNMNQh
7088 1048576U, // ORRri
7089 0U, // ORRrr
7090 1572864U, // ORRrsi
7091 0U, // ORRrsr
7092 201326592U, // PKHBT
7093 234881024U, // PKHTB
7094 0U, // PLDWi12
7095 0U, // PLDWrs
7096 0U, // PLDi12
7097 0U, // PLDrs
7098 0U, // PLIi12
7099 0U, // PLIrs
7100 0U, // QADD
7101 0U, // QADD16
7102 0U, // QADD8
7103 0U, // QASX
7104 0U, // QDADD
7105 0U, // QDSUB
7106 0U, // QSAX
7107 0U, // QSUB
7108 0U, // QSUB16
7109 0U, // QSUB8
7110 16384U, // RBIT
7111 16384U, // REV
7112 16384U, // REV16
7113 16384U, // REVSH
7114 0U, // RFEDA
7115 0U, // RFEDA_UPD
7116 0U, // RFEDB
7117 0U, // RFEDB_UPD
7118 0U, // RFEIA
7119 0U, // RFEIA_UPD
7120 0U, // RFEIB
7121 0U, // RFEIB_UPD
7122 1048576U, // RSBri
7123 0U, // RSBrr
7124 1572864U, // RSBrsi
7125 0U, // RSBrsr
7126 1048576U, // RSCri
7127 0U, // RSCrr
7128 1572864U, // RSCrsi
7129 0U, // RSCrsr
7130 0U, // SADD16
7131 0U, // SADD8
7132 0U, // SASX
7133 0U, // SB
7134 1048576U, // SBCri
7135 0U, // SBCrr
7136 1572864U, // SBCrsi
7137 0U, // SBCrsr
7138 33554432U, // SBFX
7139 0U, // SDIV
7140 0U, // SEL
7141 0U, // SETEND
7142 0U, // SETPAN
7143 16768U, // SHA1C
7144 2U, // SHA1H
7145 16768U, // SHA1M
7146 16768U, // SHA1P
7147 16768U, // SHA1SU0
7148 2U, // SHA1SU1
7149 16768U, // SHA256H
7150 16768U, // SHA256H2
7151 2U, // SHA256SU0
7152 16768U, // SHA256SU1
7153 0U, // SHADD16
7154 0U, // SHADD8
7155 0U, // SHASX
7156 0U, // SHSAX
7157 0U, // SHSUB16
7158 0U, // SHSUB8
7159 2U, // SMC
7160 33554432U, // SMLABB
7161 33554432U, // SMLABT
7162 33554432U, // SMLAD
7163 33554432U, // SMLADX
7164 0U, // SMLAL
7165 33554432U, // SMLALBB
7166 33554432U, // SMLALBT
7167 33554432U, // SMLALD
7168 33554432U, // SMLALDX
7169 33554432U, // SMLALTB
7170 33554432U, // SMLALTT
7171 33554432U, // SMLATB
7172 33554432U, // SMLATT
7173 33554432U, // SMLAWB
7174 33554432U, // SMLAWT
7175 33554432U, // SMLSD
7176 33554432U, // SMLSDX
7177 33554432U, // SMLSLD
7178 33554432U, // SMLSLDX
7179 33554432U, // SMMLA
7180 33554432U, // SMMLAR
7181 33554432U, // SMMLS
7182 33554432U, // SMMLSR
7183 0U, // SMMUL
7184 0U, // SMMULR
7185 0U, // SMUAD
7186 0U, // SMUADX
7187 0U, // SMULBB
7188 0U, // SMULBT
7189 33554432U, // SMULL
7190 0U, // SMULTB
7191 0U, // SMULTT
7192 0U, // SMULWB
7193 0U, // SMULWT
7194 0U, // SMUSD
7195 0U, // SMUSDX
7196 0U, // SRSDA
7197 0U, // SRSDA_UPD
7198 0U, // SRSDB
7199 0U, // SRSDB_UPD
7200 0U, // SRSIA
7201 0U, // SRSIA_UPD
7202 0U, // SRSIB
7203 0U, // SRSIB_UPD
7204 218240U, // SSAT
7205 21632U, // SSAT16
7206 0U, // SSAX
7207 0U, // SSUB16
7208 0U, // SSUB8
7209 0U, // STC2L_OFFSET
7210 2304U, // STC2L_OPTION
7211 2432U, // STC2L_POST
7212 0U, // STC2L_PRE
7213 0U, // STC2_OFFSET
7214 2304U, // STC2_OPTION
7215 2432U, // STC2_POST
7216 0U, // STC2_PRE
7217 2582U, // STCL_OFFSET
7218 4721302U, // STCL_OPTION
7219 5245590U, // STCL_POST
7220 2838U, // STCL_PRE
7221 2582U, // STC_OFFSET
7222 4721302U, // STC_OPTION
7223 5245590U, // STC_POST
7224 2838U, // STC_PRE
7225 128U, // STL
7226 128U, // STLB
7227 11010048U, // STLEX
7228 11010048U, // STLEXB
7229 5376U, // STLEXD
7230 11010048U, // STLEXH
7231 128U, // STLH
7232 18560U, // STMDA
7233 532U, // STMDA_UPD
7234 18560U, // STMDB
7235 532U, // STMDB_UPD
7236 18560U, // STMIA
7237 532U, // STMIA_UPD
7238 18560U, // STMIB
7239 532U, // STMIB_UPD
7240 5769856U, // STRBT_POST_IMM
7241 5769856U, // STRBT_POST_REG
7242 5769856U, // STRB_POST_IMM
7243 5769856U, // STRB_POST_REG
7244 2944U, // STRB_PRE_IMM
7245 3072U, // STRB_PRE_REG
7246 3200U, // STRBi12
7247 3328U, // STRBrs
7248 6291456U, // STRD
7249 40371712U, // STRD_POST
7250 7341568U, // STRD_PRE
7251 11010048U, // STREX
7252 11010048U, // STREXB
7253 5376U, // STREXD
7254 11010048U, // STREXH
7255 3456U, // STRH
7256 7867008U, // STRHTi
7257 8391296U, // STRHTr
7258 8915584U, // STRH_POST
7259 3584U, // STRH_PRE
7260 5769856U, // STRT_POST_IMM
7261 5769856U, // STRT_POST_REG
7262 5769856U, // STR_POST_IMM
7263 5769856U, // STR_POST_REG
7264 2944U, // STR_PRE_IMM
7265 3072U, // STR_PRE_REG
7266 3200U, // STRi12
7267 3328U, // STRrs
7268 1048576U, // SUBri
7269 0U, // SUBrr
7270 1572864U, // SUBrsi
7271 0U, // SUBrsr
7272 2U, // SVC
7273 11010048U, // SWP
7274 11010048U, // SWPB
7275 268435456U, // SXTAB
7276 268435456U, // SXTAB16
7277 268435456U, // SXTAH
7278 229376U, // SXTB
7279 229376U, // SXTB16
7280 229376U, // SXTH
7281 1792U, // TEQri
7282 16384U, // TEQrr
7283 1920U, // TEQrsi
7284 1152U, // TEQrsr
7285 0U, // TRAP
7286 0U, // TRAPNaCl
7287 0U, // TSB
7288 1792U, // TSTri
7289 16384U, // TSTrr
7290 1920U, // TSTrsi
7291 1152U, // TSTrsr
7292 0U, // UADD16
7293 0U, // UADD8
7294 0U, // UASX
7295 33554432U, // UBFX
7296 0U, // UDF
7297 0U, // UDIV
7298 0U, // UHADD16
7299 0U, // UHADD8
7300 0U, // UHASX
7301 0U, // UHSAX
7302 0U, // UHSUB16
7303 0U, // UHSUB8
7304 33554432U, // UMAAL
7305 0U, // UMLAL
7306 33554432U, // UMULL
7307 0U, // UQADD16
7308 0U, // UQADD8
7309 0U, // UQASX
7310 0U, // UQSAX
7311 0U, // UQSUB16
7312 0U, // UQSUB8
7313 0U, // USAD8
7314 33554432U, // USADA8
7315 301989888U, // USAT
7316 0U, // USAT16
7317 0U, // USAX
7318 0U, // USUB16
7319 0U, // USUB8
7320 268435456U, // UXTAB
7321 268435456U, // UXTAB16
7322 268435456U, // UXTAH
7323 229376U, // UXTB
7324 229376U, // UXTB16
7325 229376U, // UXTH
7326 3671552U, // VABALsv2i64
7327 3671552U, // VABALsv4i32
7328 3671552U, // VABALsv8i16
7329 3671552U, // VABALuv2i64
7330 3671552U, // VABALuv4i32
7331 3671552U, // VABALuv8i16
7332 3671552U, // VABAsv16i8
7333 3671552U, // VABAsv2i32
7334 3671552U, // VABAsv4i16
7335 3671552U, // VABAsv4i32
7336 3671552U, // VABAsv8i16
7337 3671552U, // VABAsv8i8
7338 3671552U, // VABAuv16i8
7339 3671552U, // VABAuv2i32
7340 3671552U, // VABAuv4i16
7341 3671552U, // VABAuv4i32
7342 3671552U, // VABAuv8i16
7343 3671552U, // VABAuv8i8
7344 0U, // VABDLsv2i64
7345 0U, // VABDLsv4i32
7346 0U, // VABDLsv8i16
7347 0U, // VABDLuv2i64
7348 0U, // VABDLuv4i32
7349 0U, // VABDLuv8i16
7350 0U, // VABDfd
7351 0U, // VABDfq
7352 0U, // VABDhd
7353 0U, // VABDhq
7354 0U, // VABDsv16i8
7355 0U, // VABDsv2i32
7356 0U, // VABDsv4i16
7357 0U, // VABDsv4i32
7358 0U, // VABDsv8i16
7359 0U, // VABDsv8i8
7360 0U, // VABDuv16i8
7361 0U, // VABDuv2i32
7362 0U, // VABDuv4i16
7363 0U, // VABDuv4i32
7364 0U, // VABDuv8i16
7365 0U, // VABDuv8i8
7366 528U, // VABSD
7367 16384U, // VABSH
7368 16384U, // VABSS
7369 16384U, // VABSfd
7370 16384U, // VABSfq
7371 16384U, // VABShd
7372 16384U, // VABShq
7373 16384U, // VABSv16i8
7374 16384U, // VABSv2i32
7375 16384U, // VABSv4i16
7376 16384U, // VABSv4i32
7377 16384U, // VABSv8i16
7378 16384U, // VABSv8i8
7379 0U, // VACGEfd
7380 0U, // VACGEfq
7381 0U, // VACGEhd
7382 0U, // VACGEhq
7383 0U, // VACGTfd
7384 0U, // VACGTfq
7385 0U, // VACGThd
7386 0U, // VACGThq
7387 2720528U, // VADDD
7388 0U, // VADDH
7389 17920U, // VADDHNv2i32
7390 0U, // VADDHNv4i16
7391 0U, // VADDHNv8i8
7392 0U, // VADDLsv2i64
7393 0U, // VADDLsv4i32
7394 0U, // VADDLsv8i16
7395 0U, // VADDLuv2i64
7396 0U, // VADDLuv4i32
7397 0U, // VADDLuv8i16
7398 0U, // VADDS
7399 0U, // VADDWsv2i64
7400 0U, // VADDWsv4i32
7401 0U, // VADDWsv8i16
7402 0U, // VADDWuv2i64
7403 0U, // VADDWuv4i32
7404 0U, // VADDWuv8i16
7405 0U, // VADDfd
7406 0U, // VADDfq
7407 0U, // VADDhd
7408 0U, // VADDhq
7409 0U, // VADDv16i8
7410 17920U, // VADDv1i64
7411 0U, // VADDv2i32
7412 17920U, // VADDv2i64
7413 0U, // VADDv4i16
7414 0U, // VADDv4i32
7415 0U, // VADDv8i16
7416 0U, // VADDv8i8
7417 0U, // VANDd
7418 0U, // VANDq
7419 2U, // VBF16MALBQ
7420 520U, // VBF16MALBQI
7421 2U, // VBF16MALTQ
7422 520U, // VBF16MALTQI
7423 0U, // VBICd
7424 4992U, // VBICiv2i32
7425 4992U, // VBICiv4i16
7426 4992U, // VBICiv4i32
7427 4992U, // VBICiv8i16
7428 0U, // VBICq
7429 3671552U, // VBIFd
7430 3671552U, // VBIFq
7431 3671552U, // VBITd
7432 3671552U, // VBITq
7433 3671552U, // VBSLd
7434 3671552U, // VBSLq
7435 0U, // VBSPd
7436 0U, // VBSPq
7437 11535872U, // VCADDv2f32
7438 11535872U, // VCADDv4f16
7439 11535872U, // VCADDv4f32
7440 11535872U, // VCADDv8f16
7441 0U, // VCEQfd
7442 0U, // VCEQfq
7443 0U, // VCEQhd
7444 0U, // VCEQhq
7445 0U, // VCEQv16i8
7446 0U, // VCEQv2i32
7447 0U, // VCEQv4i16
7448 0U, // VCEQv4i32
7449 0U, // VCEQv8i16
7450 0U, // VCEQv8i8
7451 245760U, // VCEQzv16i8
7452 245760U, // VCEQzv2f32
7453 245760U, // VCEQzv2i32
7454 245760U, // VCEQzv4f16
7455 245760U, // VCEQzv4f32
7456 245760U, // VCEQzv4i16
7457 245760U, // VCEQzv4i32
7458 245760U, // VCEQzv8f16
7459 245760U, // VCEQzv8i16
7460 245760U, // VCEQzv8i8
7461 0U, // VCGEfd
7462 0U, // VCGEfq
7463 0U, // VCGEhd
7464 0U, // VCGEhq
7465 0U, // VCGEsv16i8
7466 0U, // VCGEsv2i32
7467 0U, // VCGEsv4i16
7468 0U, // VCGEsv4i32
7469 0U, // VCGEsv8i16
7470 0U, // VCGEsv8i8
7471 0U, // VCGEuv16i8
7472 0U, // VCGEuv2i32
7473 0U, // VCGEuv4i16
7474 0U, // VCGEuv4i32
7475 0U, // VCGEuv8i16
7476 0U, // VCGEuv8i8
7477 245760U, // VCGEzv16i8
7478 245760U, // VCGEzv2f32
7479 245760U, // VCGEzv2i32
7480 245760U, // VCGEzv4f16
7481 245760U, // VCGEzv4f32
7482 245760U, // VCGEzv4i16
7483 245760U, // VCGEzv4i32
7484 245760U, // VCGEzv8f16
7485 245760U, // VCGEzv8i16
7486 245760U, // VCGEzv8i8
7487 0U, // VCGTfd
7488 0U, // VCGTfq
7489 0U, // VCGThd
7490 0U, // VCGThq
7491 0U, // VCGTsv16i8
7492 0U, // VCGTsv2i32
7493 0U, // VCGTsv4i16
7494 0U, // VCGTsv4i32
7495 0U, // VCGTsv8i16
7496 0U, // VCGTsv8i8
7497 0U, // VCGTuv16i8
7498 0U, // VCGTuv2i32
7499 0U, // VCGTuv4i16
7500 0U, // VCGTuv4i32
7501 0U, // VCGTuv8i16
7502 0U, // VCGTuv8i8
7503 245760U, // VCGTzv16i8
7504 245760U, // VCGTzv2f32
7505 245760U, // VCGTzv2i32
7506 245760U, // VCGTzv4f16
7507 245760U, // VCGTzv4f32
7508 245760U, // VCGTzv4i16
7509 245760U, // VCGTzv4i32
7510 245760U, // VCGTzv8f16
7511 245760U, // VCGTzv8i16
7512 245760U, // VCGTzv8i8
7513 245760U, // VCLEzv16i8
7514 245760U, // VCLEzv2f32
7515 245760U, // VCLEzv2i32
7516 245760U, // VCLEzv4f16
7517 245760U, // VCLEzv4f32
7518 245760U, // VCLEzv4i16
7519 245760U, // VCLEzv4i32
7520 245760U, // VCLEzv8f16
7521 245760U, // VCLEzv8i16
7522 245760U, // VCLEzv8i8
7523 16384U, // VCLSv16i8
7524 16384U, // VCLSv2i32
7525 16384U, // VCLSv4i16
7526 16384U, // VCLSv4i32
7527 16384U, // VCLSv8i16
7528 16384U, // VCLSv8i8
7529 245760U, // VCLTzv16i8
7530 245760U, // VCLTzv2f32
7531 245760U, // VCLTzv2i32
7532 245760U, // VCLTzv4f16
7533 245760U, // VCLTzv4f32
7534 245760U, // VCLTzv4i16
7535 245760U, // VCLTzv4i32
7536 245760U, // VCLTzv8f16
7537 245760U, // VCLTzv8i16
7538 245760U, // VCLTzv8i8
7539 16384U, // VCLZv16i8
7540 16384U, // VCLZv2i32
7541 16384U, // VCLZv4i16
7542 16384U, // VCLZv4i32
7543 16384U, // VCLZv8i16
7544 16384U, // VCLZv8i8
7545 12059008U, // VCMLAv2f32
7546 262528U, // VCMLAv2f32_indexed
7547 12059008U, // VCMLAv4f16
7548 262528U, // VCMLAv4f16_indexed
7549 12059008U, // VCMLAv4f32
7550 262528U, // VCMLAv4f32_indexed
7551 12059008U, // VCMLAv8f16
7552 262528U, // VCMLAv8f16_indexed
7553 528U, // VCMPD
7554 528U, // VCMPED
7555 16384U, // VCMPEH
7556 16384U, // VCMPES
7557 0U, // VCMPEZD
7558 34U, // VCMPEZH
7559 34U, // VCMPEZS
7560 16384U, // VCMPH
7561 16384U, // VCMPS
7562 0U, // VCMPZD
7563 34U, // VCMPZH
7564 34U, // VCMPZS
7565 16384U, // VCNTd
7566 16384U, // VCNTq
7567 2U, // VCVTANSDf
7568 2U, // VCVTANSDh
7569 2U, // VCVTANSQf
7570 2U, // VCVTANSQh
7571 2U, // VCVTANUDf
7572 2U, // VCVTANUDh
7573 2U, // VCVTANUQf
7574 2U, // VCVTANUQh
7575 2U, // VCVTASD
7576 2U, // VCVTASH
7577 2U, // VCVTASS
7578 2U, // VCVTAUD
7579 2U, // VCVTAUH
7580 2U, // VCVTAUS
7581 0U, // VCVTBDH
7582 0U, // VCVTBHD
7583 0U, // VCVTBHS
7584 2U, // VCVTBSH
7585 0U, // VCVTDS
7586 2U, // VCVTMNSDf
7587 2U, // VCVTMNSDh
7588 2U, // VCVTMNSQf
7589 2U, // VCVTMNSQh
7590 2U, // VCVTMNUDf
7591 2U, // VCVTMNUDh
7592 2U, // VCVTMNUQf
7593 2U, // VCVTMNUQh
7594 2U, // VCVTMSD
7595 2U, // VCVTMSH
7596 2U, // VCVTMSS
7597 2U, // VCVTMUD
7598 2U, // VCVTMUH
7599 2U, // VCVTMUS
7600 2U, // VCVTNNSDf
7601 2U, // VCVTNNSDh
7602 2U, // VCVTNNSQf
7603 2U, // VCVTNNSQh
7604 2U, // VCVTNNUDf
7605 2U, // VCVTNNUDh
7606 2U, // VCVTNNUQf
7607 2U, // VCVTNNUQh
7608 2U, // VCVTNSD
7609 2U, // VCVTNSH
7610 2U, // VCVTNSS
7611 2U, // VCVTNUD
7612 2U, // VCVTNUH
7613 2U, // VCVTNUS
7614 2U, // VCVTPNSDf
7615 2U, // VCVTPNSDh
7616 2U, // VCVTPNSQf
7617 2U, // VCVTPNSQh
7618 2U, // VCVTPNUDf
7619 2U, // VCVTPNUDh
7620 2U, // VCVTPNUQf
7621 2U, // VCVTPNUQh
7622 2U, // VCVTPSD
7623 2U, // VCVTPSH
7624 2U, // VCVTPSS
7625 2U, // VCVTPUD
7626 2U, // VCVTPUH
7627 2U, // VCVTPUS
7628 0U, // VCVTSD
7629 0U, // VCVTTDH
7630 0U, // VCVTTHD
7631 0U, // VCVTTHS
7632 2U, // VCVTTSH
7633 2U, // VCVTf2h
7634 0U, // VCVTf2sd
7635 0U, // VCVTf2sq
7636 0U, // VCVTf2ud
7637 0U, // VCVTf2uq
7638 536U, // VCVTf2xsd
7639 536U, // VCVTf2xsq
7640 536U, // VCVTf2xud
7641 536U, // VCVTf2xuq
7642 0U, // VCVTh2f
7643 0U, // VCVTh2sd
7644 0U, // VCVTh2sq
7645 0U, // VCVTh2ud
7646 0U, // VCVTh2uq
7647 536U, // VCVTh2xsd
7648 536U, // VCVTh2xsq
7649 536U, // VCVTh2xud
7650 536U, // VCVTh2xuq
7651 0U, // VCVTs2fd
7652 0U, // VCVTs2fq
7653 0U, // VCVTs2hd
7654 0U, // VCVTs2hq
7655 0U, // VCVTu2fd
7656 0U, // VCVTu2fq
7657 0U, // VCVTu2hd
7658 0U, // VCVTu2hq
7659 536U, // VCVTxs2fd
7660 536U, // VCVTxs2fq
7661 536U, // VCVTxs2hd
7662 536U, // VCVTxs2hq
7663 536U, // VCVTxu2fd
7664 536U, // VCVTxu2fq
7665 536U, // VCVTxu2hd
7666 536U, // VCVTxu2hq
7667 2720528U, // VDIVD
7668 0U, // VDIVH
7669 0U, // VDIVS
7670 16384U, // VDUP16d
7671 16384U, // VDUP16q
7672 16384U, // VDUP32d
7673 16384U, // VDUP32q
7674 16384U, // VDUP8d
7675 16384U, // VDUP8q
7676 147456U, // VDUPLN16d
7677 147456U, // VDUPLN16q
7678 147456U, // VDUPLN32d
7679 147456U, // VDUPLN32q
7680 147456U, // VDUPLN8d
7681 147456U, // VDUPLN8q
7682 0U, // VEORd
7683 0U, // VEORq
7684 33554432U, // VEXTd16
7685 33554432U, // VEXTd32
7686 33554432U, // VEXTd8
7687 33554432U, // VEXTq16
7688 33554432U, // VEXTq32
7689 33554432U, // VEXTq64
7690 33554432U, // VEXTq8
7691 49944U, // VFMAD
7692 3671552U, // VFMAH
7693 17920U, // VFMALD
7694 280064U, // VFMALDI
7695 17920U, // VFMALQ
7696 280064U, // VFMALQI
7697 3671552U, // VFMAS
7698 3671552U, // VFMAfd
7699 3671552U, // VFMAfq
7700 3671552U, // VFMAhd
7701 3671552U, // VFMAhq
7702 49944U, // VFMSD
7703 3671552U, // VFMSH
7704 17920U, // VFMSLD
7705 280064U, // VFMSLDI
7706 17920U, // VFMSLQ
7707 280064U, // VFMSLQI
7708 3671552U, // VFMSS
7709 3671552U, // VFMSfd
7710 3671552U, // VFMSfq
7711 3671552U, // VFMShd
7712 3671552U, // VFMShq
7713 49944U, // VFNMAD
7714 3671552U, // VFNMAH
7715 3671552U, // VFNMAS
7716 49944U, // VFNMSD
7717 3671552U, // VFNMSH
7718 3671552U, // VFNMSS
7719 17920U, // VFP_VMAXNMD
7720 17920U, // VFP_VMAXNMH
7721 17920U, // VFP_VMAXNMS
7722 17920U, // VFP_VMINNMD
7723 17920U, // VFP_VMINNMH
7724 17920U, // VFP_VMINNMS
7725 147456U, // VGETLNi32
7726 147456U, // VGETLNs16
7727 147456U, // VGETLNs8
7728 147456U, // VGETLNu16
7729 147456U, // VGETLNu8
7730 0U, // VHADDsv16i8
7731 0U, // VHADDsv2i32
7732 0U, // VHADDsv4i16
7733 0U, // VHADDsv4i32
7734 0U, // VHADDsv8i16
7735 0U, // VHADDsv8i8
7736 0U, // VHADDuv16i8
7737 0U, // VHADDuv2i32
7738 0U, // VHADDuv4i16
7739 0U, // VHADDuv4i32
7740 0U, // VHADDuv8i16
7741 0U, // VHADDuv8i8
7742 0U, // VHSUBsv16i8
7743 0U, // VHSUBsv2i32
7744 0U, // VHSUBsv4i16
7745 0U, // VHSUBsv4i32
7746 0U, // VHSUBsv8i16
7747 0U, // VHSUBsv8i8
7748 0U, // VHSUBuv16i8
7749 0U, // VHSUBuv2i32
7750 0U, // VHSUBuv4i16
7751 0U, // VHSUBuv4i32
7752 0U, // VHSUBuv8i16
7753 0U, // VHSUBuv8i8
7754 2U, // VINSH
7755 0U, // VJCVT
7756 518U, // VLD1DUPd16
7757 676U, // VLD1DUPd16wb_fixed
7758 2687780U, // VLD1DUPd16wb_register
7759 518U, // VLD1DUPd32
7760 676U, // VLD1DUPd32wb_fixed
7761 2687780U, // VLD1DUPd32wb_register
7762 518U, // VLD1DUPd8
7763 676U, // VLD1DUPd8wb_fixed
7764 2687780U, // VLD1DUPd8wb_register
7765 518U, // VLD1DUPq16
7766 676U, // VLD1DUPq16wb_fixed
7767 2687780U, // VLD1DUPq16wb_register
7768 518U, // VLD1DUPq32
7769 676U, // VLD1DUPq32wb_fixed
7770 2687780U, // VLD1DUPq32wb_register
7771 518U, // VLD1DUPq8
7772 676U, // VLD1DUPq8wb_fixed
7773 2687780U, // VLD1DUPq8wb_register
7774 12883366U, // VLD1LNd16
7775 13407782U, // VLD1LNd16_UPD
7776 12883366U, // VLD1LNd32
7777 13407782U, // VLD1LNd32_UPD
7778 12883366U, // VLD1LNd8
7779 13407782U, // VLD1LNd8_UPD
7780 0U, // VLD1LNq16Pseudo
7781 0U, // VLD1LNq16Pseudo_UPD
7782 0U, // VLD1LNq32Pseudo
7783 0U, // VLD1LNq32Pseudo_UPD
7784 0U, // VLD1LNq8Pseudo
7785 0U, // VLD1LNq8Pseudo_UPD
7786 518U, // VLD1d16
7787 518U, // VLD1d16Q
7788 0U, // VLD1d16QPseudo
7789 0U, // VLD1d16QPseudoWB_fixed
7790 0U, // VLD1d16QPseudoWB_register
7791 676U, // VLD1d16Qwb_fixed
7792 2687780U, // VLD1d16Qwb_register
7793 518U, // VLD1d16T
7794 0U, // VLD1d16TPseudo
7795 0U, // VLD1d16TPseudoWB_fixed
7796 0U, // VLD1d16TPseudoWB_register
7797 676U, // VLD1d16Twb_fixed
7798 2687780U, // VLD1d16Twb_register
7799 676U, // VLD1d16wb_fixed
7800 2687780U, // VLD1d16wb_register
7801 518U, // VLD1d32
7802 518U, // VLD1d32Q
7803 0U, // VLD1d32QPseudo
7804 0U, // VLD1d32QPseudoWB_fixed
7805 0U, // VLD1d32QPseudoWB_register
7806 676U, // VLD1d32Qwb_fixed
7807 2687780U, // VLD1d32Qwb_register
7808 518U, // VLD1d32T
7809 0U, // VLD1d32TPseudo
7810 0U, // VLD1d32TPseudoWB_fixed
7811 0U, // VLD1d32TPseudoWB_register
7812 676U, // VLD1d32Twb_fixed
7813 2687780U, // VLD1d32Twb_register
7814 676U, // VLD1d32wb_fixed
7815 2687780U, // VLD1d32wb_register
7816 518U, // VLD1d64
7817 518U, // VLD1d64Q
7818 0U, // VLD1d64QPseudo
7819 0U, // VLD1d64QPseudoWB_fixed
7820 0U, // VLD1d64QPseudoWB_register
7821 676U, // VLD1d64Qwb_fixed
7822 2687780U, // VLD1d64Qwb_register
7823 518U, // VLD1d64T
7824 0U, // VLD1d64TPseudo
7825 0U, // VLD1d64TPseudoWB_fixed
7826 0U, // VLD1d64TPseudoWB_register
7827 676U, // VLD1d64Twb_fixed
7828 2687780U, // VLD1d64Twb_register
7829 676U, // VLD1d64wb_fixed
7830 2687780U, // VLD1d64wb_register
7831 518U, // VLD1d8
7832 518U, // VLD1d8Q
7833 0U, // VLD1d8QPseudo
7834 0U, // VLD1d8QPseudoWB_fixed
7835 0U, // VLD1d8QPseudoWB_register
7836 676U, // VLD1d8Qwb_fixed
7837 2687780U, // VLD1d8Qwb_register
7838 518U, // VLD1d8T
7839 0U, // VLD1d8TPseudo
7840 0U, // VLD1d8TPseudoWB_fixed
7841 0U, // VLD1d8TPseudoWB_register
7842 676U, // VLD1d8Twb_fixed
7843 2687780U, // VLD1d8Twb_register
7844 676U, // VLD1d8wb_fixed
7845 2687780U, // VLD1d8wb_register
7846 518U, // VLD1q16
7847 0U, // VLD1q16HighQPseudo
7848 0U, // VLD1q16HighQPseudo_UPD
7849 0U, // VLD1q16HighTPseudo
7850 0U, // VLD1q16HighTPseudo_UPD
7851 0U, // VLD1q16LowQPseudo_UPD
7852 0U, // VLD1q16LowTPseudo_UPD
7853 676U, // VLD1q16wb_fixed
7854 2687780U, // VLD1q16wb_register
7855 518U, // VLD1q32
7856 0U, // VLD1q32HighQPseudo
7857 0U, // VLD1q32HighQPseudo_UPD
7858 0U, // VLD1q32HighTPseudo
7859 0U, // VLD1q32HighTPseudo_UPD
7860 0U, // VLD1q32LowQPseudo_UPD
7861 0U, // VLD1q32LowTPseudo_UPD
7862 676U, // VLD1q32wb_fixed
7863 2687780U, // VLD1q32wb_register
7864 518U, // VLD1q64
7865 0U, // VLD1q64HighQPseudo
7866 0U, // VLD1q64HighQPseudo_UPD
7867 0U, // VLD1q64HighTPseudo
7868 0U, // VLD1q64HighTPseudo_UPD
7869 0U, // VLD1q64LowQPseudo_UPD
7870 0U, // VLD1q64LowTPseudo_UPD
7871 676U, // VLD1q64wb_fixed
7872 2687780U, // VLD1q64wb_register
7873 518U, // VLD1q8
7874 0U, // VLD1q8HighQPseudo
7875 0U, // VLD1q8HighQPseudo_UPD
7876 0U, // VLD1q8HighTPseudo
7877 0U, // VLD1q8HighTPseudo_UPD
7878 0U, // VLD1q8LowQPseudo_UPD
7879 0U, // VLD1q8LowTPseudo_UPD
7880 676U, // VLD1q8wb_fixed
7881 2687780U, // VLD1q8wb_register
7882 518U, // VLD2DUPd16
7883 676U, // VLD2DUPd16wb_fixed
7884 2687780U, // VLD2DUPd16wb_register
7885 518U, // VLD2DUPd16x2
7886 676U, // VLD2DUPd16x2wb_fixed
7887 2687780U, // VLD2DUPd16x2wb_register
7888 518U, // VLD2DUPd32
7889 676U, // VLD2DUPd32wb_fixed
7890 2687780U, // VLD2DUPd32wb_register
7891 518U, // VLD2DUPd32x2
7892 676U, // VLD2DUPd32x2wb_fixed
7893 2687780U, // VLD2DUPd32x2wb_register
7894 518U, // VLD2DUPd8
7895 676U, // VLD2DUPd8wb_fixed
7896 2687780U, // VLD2DUPd8wb_register
7897 518U, // VLD2DUPd8x2
7898 676U, // VLD2DUPd8x2wb_fixed
7899 2687780U, // VLD2DUPd8x2wb_register
7900 0U, // VLD2DUPq16EvenPseudo
7901 0U, // VLD2DUPq16OddPseudo
7902 0U, // VLD2DUPq16OddPseudoWB_fixed
7903 0U, // VLD2DUPq16OddPseudoWB_register
7904 0U, // VLD2DUPq32EvenPseudo
7905 0U, // VLD2DUPq32OddPseudo
7906 0U, // VLD2DUPq32OddPseudoWB_fixed
7907 0U, // VLD2DUPq32OddPseudoWB_register
7908 0U, // VLD2DUPq8EvenPseudo
7909 0U, // VLD2DUPq8OddPseudo
7910 0U, // VLD2DUPq8OddPseudoWB_fixed
7911 0U, // VLD2DUPq8OddPseudoWB_register
7912 13948454U, // VLD2LNd16
7913 0U, // VLD2LNd16Pseudo
7914 0U, // VLD2LNd16Pseudo_UPD
7915 349869734U, // VLD2LNd16_UPD
7916 13948454U, // VLD2LNd32
7917 0U, // VLD2LNd32Pseudo
7918 0U, // VLD2LNd32Pseudo_UPD
7919 349869734U, // VLD2LNd32_UPD
7920 13948454U, // VLD2LNd8
7921 0U, // VLD2LNd8Pseudo
7922 0U, // VLD2LNd8Pseudo_UPD
7923 349869734U, // VLD2LNd8_UPD
7924 13948454U, // VLD2LNq16
7925 0U, // VLD2LNq16Pseudo
7926 0U, // VLD2LNq16Pseudo_UPD
7927 349869734U, // VLD2LNq16_UPD
7928 13948454U, // VLD2LNq32
7929 0U, // VLD2LNq32Pseudo
7930 0U, // VLD2LNq32Pseudo_UPD
7931 349869734U, // VLD2LNq32_UPD
7932 518U, // VLD2b16
7933 676U, // VLD2b16wb_fixed
7934 2687780U, // VLD2b16wb_register
7935 518U, // VLD2b32
7936 676U, // VLD2b32wb_fixed
7937 2687780U, // VLD2b32wb_register
7938 518U, // VLD2b8
7939 676U, // VLD2b8wb_fixed
7940 2687780U, // VLD2b8wb_register
7941 518U, // VLD2d16
7942 676U, // VLD2d16wb_fixed
7943 2687780U, // VLD2d16wb_register
7944 518U, // VLD2d32
7945 676U, // VLD2d32wb_fixed
7946 2687780U, // VLD2d32wb_register
7947 518U, // VLD2d8
7948 676U, // VLD2d8wb_fixed
7949 2687780U, // VLD2d8wb_register
7950 518U, // VLD2q16
7951 0U, // VLD2q16Pseudo
7952 0U, // VLD2q16PseudoWB_fixed
7953 0U, // VLD2q16PseudoWB_register
7954 676U, // VLD2q16wb_fixed
7955 2687780U, // VLD2q16wb_register
7956 518U, // VLD2q32
7957 0U, // VLD2q32Pseudo
7958 0U, // VLD2q32PseudoWB_fixed
7959 0U, // VLD2q32PseudoWB_register
7960 676U, // VLD2q32wb_fixed
7961 2687780U, // VLD2q32wb_register
7962 518U, // VLD2q8
7963 0U, // VLD2q8Pseudo
7964 0U, // VLD2q8PseudoWB_fixed
7965 0U, // VLD2q8PseudoWB_register
7966 676U, // VLD2q8wb_fixed
7967 2687780U, // VLD2q8wb_register
7968 333608U, // VLD3DUPd16
7969 0U, // VLD3DUPd16Pseudo
7970 0U, // VLD3DUPd16Pseudo_UPD
7971 15030056U, // VLD3DUPd16_UPD
7972 333608U, // VLD3DUPd32
7973 0U, // VLD3DUPd32Pseudo
7974 0U, // VLD3DUPd32Pseudo_UPD
7975 15030056U, // VLD3DUPd32_UPD
7976 333608U, // VLD3DUPd8
7977 0U, // VLD3DUPd8Pseudo
7978 0U, // VLD3DUPd8Pseudo_UPD
7979 15030056U, // VLD3DUPd8_UPD
7980 333608U, // VLD3DUPq16
7981 0U, // VLD3DUPq16EvenPseudo
7982 0U, // VLD3DUPq16OddPseudo
7983 0U, // VLD3DUPq16OddPseudo_UPD
7984 15030056U, // VLD3DUPq16_UPD
7985 333608U, // VLD3DUPq32
7986 0U, // VLD3DUPq32EvenPseudo
7987 0U, // VLD3DUPq32OddPseudo
7988 0U, // VLD3DUPq32OddPseudo_UPD
7989 15030056U, // VLD3DUPq32_UPD
7990 333608U, // VLD3DUPq8
7991 0U, // VLD3DUPq8EvenPseudo
7992 0U, // VLD3DUPq8OddPseudo
7993 0U, // VLD3DUPq8OddPseudo_UPD
7994 15030056U, // VLD3DUPq8_UPD
7995 383424166U, // VLD3LNd16
7996 0U, // VLD3LNd16Pseudo
7997 0U, // VLD3LNd16Pseudo_UPD
7998 15505318U, // VLD3LNd16_UPD
7999 383424166U, // VLD3LNd32
8000 0U, // VLD3LNd32Pseudo
8001 0U, // VLD3LNd32Pseudo_UPD
8002 15505318U, // VLD3LNd32_UPD
8003 383424166U, // VLD3LNd8
8004 0U, // VLD3LNd8Pseudo
8005 0U, // VLD3LNd8Pseudo_UPD
8006 15505318U, // VLD3LNd8_UPD
8007 383424166U, // VLD3LNq16
8008 0U, // VLD3LNq16Pseudo
8009 0U, // VLD3LNq16Pseudo_UPD
8010 15505318U, // VLD3LNq16_UPD
8011 383424166U, // VLD3LNq32
8012 0U, // VLD3LNq32Pseudo
8013 0U, // VLD3LNq32Pseudo_UPD
8014 15505318U, // VLD3LNq32_UPD
8015 402653184U, // VLD3d16
8016 0U, // VLD3d16Pseudo
8017 0U, // VLD3d16Pseudo_UPD
8018 402653184U, // VLD3d16_UPD
8019 402653184U, // VLD3d32
8020 0U, // VLD3d32Pseudo
8021 0U, // VLD3d32Pseudo_UPD
8022 402653184U, // VLD3d32_UPD
8023 402653184U, // VLD3d8
8024 0U, // VLD3d8Pseudo
8025 0U, // VLD3d8Pseudo_UPD
8026 402653184U, // VLD3d8_UPD
8027 402653184U, // VLD3q16
8028 0U, // VLD3q16Pseudo_UPD
8029 402653184U, // VLD3q16_UPD
8030 0U, // VLD3q16oddPseudo
8031 0U, // VLD3q16oddPseudo_UPD
8032 402653184U, // VLD3q32
8033 0U, // VLD3q32Pseudo_UPD
8034 402653184U, // VLD3q32_UPD
8035 0U, // VLD3q32oddPseudo
8036 0U, // VLD3q32oddPseudo_UPD
8037 402653184U, // VLD3q8
8038 0U, // VLD3q8Pseudo_UPD
8039 402653184U, // VLD3q8_UPD
8040 0U, // VLD3q8oddPseudo
8041 0U, // VLD3q8oddPseudo_UPD
8042 2971688U, // VLD4DUPd16
8043 0U, // VLD4DUPd16Pseudo
8044 0U, // VLD4DUPd16Pseudo_UPD
8045 366632U, // VLD4DUPd16_UPD
8046 2971688U, // VLD4DUPd32
8047 0U, // VLD4DUPd32Pseudo
8048 0U, // VLD4DUPd32Pseudo_UPD
8049 366632U, // VLD4DUPd32_UPD
8050 2971688U, // VLD4DUPd8
8051 0U, // VLD4DUPd8Pseudo
8052 0U, // VLD4DUPd8Pseudo_UPD
8053 366632U, // VLD4DUPd8_UPD
8054 2971688U, // VLD4DUPq16
8055 0U, // VLD4DUPq16EvenPseudo
8056 0U, // VLD4DUPq16OddPseudo
8057 0U, // VLD4DUPq16OddPseudo_UPD
8058 366632U, // VLD4DUPq16_UPD
8059 2971688U, // VLD4DUPq32
8060 0U, // VLD4DUPq32EvenPseudo
8061 0U, // VLD4DUPq32OddPseudo
8062 0U, // VLD4DUPq32OddPseudo_UPD
8063 366632U, // VLD4DUPq32_UPD
8064 2971688U, // VLD4DUPq8
8065 0U, // VLD4DUPq8EvenPseudo
8066 0U, // VLD4DUPq8OddPseudo
8067 0U, // VLD4DUPq8OddPseudo_UPD
8068 366632U, // VLD4DUPq8_UPD
8069 440194982U, // VLD4LNd16
8070 0U, // VLD4LNd16Pseudo
8071 0U, // VLD4LNd16Pseudo_UPD
8072 6310U, // VLD4LNd16_UPD
8073 440194982U, // VLD4LNd32
8074 0U, // VLD4LNd32Pseudo
8075 0U, // VLD4LNd32Pseudo_UPD
8076 6310U, // VLD4LNd32_UPD
8077 440194982U, // VLD4LNd8
8078 0U, // VLD4LNd8Pseudo
8079 0U, // VLD4LNd8Pseudo_UPD
8080 6310U, // VLD4LNd8_UPD
8081 440194982U, // VLD4LNq16
8082 0U, // VLD4LNq16Pseudo
8083 0U, // VLD4LNq16Pseudo_UPD
8084 6310U, // VLD4LNq16_UPD
8085 440194982U, // VLD4LNq32
8086 0U, // VLD4LNq32Pseudo
8087 0U, // VLD4LNq32Pseudo_UPD
8088 6310U, // VLD4LNq32_UPD
8089 33554432U, // VLD4d16
8090 0U, // VLD4d16Pseudo
8091 0U, // VLD4d16Pseudo_UPD
8092 33554432U, // VLD4d16_UPD
8093 33554432U, // VLD4d32
8094 0U, // VLD4d32Pseudo
8095 0U, // VLD4d32Pseudo_UPD
8096 33554432U, // VLD4d32_UPD
8097 33554432U, // VLD4d8
8098 0U, // VLD4d8Pseudo
8099 0U, // VLD4d8Pseudo_UPD
8100 33554432U, // VLD4d8_UPD
8101 33554432U, // VLD4q16
8102 0U, // VLD4q16Pseudo_UPD
8103 33554432U, // VLD4q16_UPD
8104 0U, // VLD4q16oddPseudo
8105 0U, // VLD4q16oddPseudo_UPD
8106 33554432U, // VLD4q32
8107 0U, // VLD4q32Pseudo_UPD
8108 33554432U, // VLD4q32_UPD
8109 0U, // VLD4q32oddPseudo
8110 0U, // VLD4q32oddPseudo_UPD
8111 33554432U, // VLD4q8
8112 0U, // VLD4q8Pseudo_UPD
8113 33554432U, // VLD4q8_UPD
8114 0U, // VLD4q8oddPseudo
8115 0U, // VLD4q8oddPseudo_UPD
8116 532U, // VLDMDDB_UPD
8117 18560U, // VLDMDIA
8118 532U, // VLDMDIA_UPD
8119 0U, // VLDMQIA
8120 532U, // VLDMSDB_UPD
8121 18560U, // VLDMSIA
8122 532U, // VLDMSIA_UPD
8123 6400U, // VLDRD
8124 6528U, // VLDRH
8125 6400U, // VLDRS
8126 0U, // VLDR_FPCXTNS_off
8127 42U, // VLDR_FPCXTNS_post
8128 0U, // VLDR_FPCXTNS_pre
8129 0U, // VLDR_FPCXTS_off
8130 42U, // VLDR_FPCXTS_post
8131 0U, // VLDR_FPCXTS_pre
8132 0U, // VLDR_FPSCR_NZCVQC_off
8133 42U, // VLDR_FPSCR_NZCVQC_post
8134 0U, // VLDR_FPSCR_NZCVQC_pre
8135 0U, // VLDR_FPSCR_off
8136 42U, // VLDR_FPSCR_post
8137 0U, // VLDR_FPSCR_pre
8138 0U, // VLDR_P0_off
8139 44U, // VLDR_P0_post
8140 0U, // VLDR_P0_pre
8141 0U, // VLDR_VPR_off
8142 42U, // VLDR_VPR_post
8143 0U, // VLDR_VPR_pre
8144 18560U, // VLLDM
8145 18560U, // VLLDM_T2
8146 18560U, // VLSTM
8147 18560U, // VLSTM_T2
8148 0U, // VMAXfd
8149 0U, // VMAXfq
8150 0U, // VMAXhd
8151 0U, // VMAXhq
8152 0U, // VMAXsv16i8
8153 0U, // VMAXsv2i32
8154 0U, // VMAXsv4i16
8155 0U, // VMAXsv4i32
8156 0U, // VMAXsv8i16
8157 0U, // VMAXsv8i8
8158 0U, // VMAXuv16i8
8159 0U, // VMAXuv2i32
8160 0U, // VMAXuv4i16
8161 0U, // VMAXuv4i32
8162 0U, // VMAXuv8i16
8163 0U, // VMAXuv8i8
8164 0U, // VMINfd
8165 0U, // VMINfq
8166 0U, // VMINhd
8167 0U, // VMINhq
8168 0U, // VMINsv16i8
8169 0U, // VMINsv2i32
8170 0U, // VMINsv4i16
8171 0U, // VMINsv4i32
8172 0U, // VMINsv8i16
8173 0U, // VMINsv8i8
8174 0U, // VMINuv16i8
8175 0U, // VMINuv2i32
8176 0U, // VMINuv4i16
8177 0U, // VMINuv4i32
8178 0U, // VMINuv8i16
8179 0U, // VMINuv8i8
8180 49944U, // VMLAD
8181 3671552U, // VMLAH
8182 473433600U, // VMLALslsv2i32
8183 473433600U, // VMLALslsv4i16
8184 473433600U, // VMLALsluv2i32
8185 473433600U, // VMLALsluv4i16
8186 3671552U, // VMLALsv2i64
8187 3671552U, // VMLALsv4i32
8188 3671552U, // VMLALsv8i16
8189 3671552U, // VMLALuv2i64
8190 3671552U, // VMLALuv4i32
8191 3671552U, // VMLALuv8i16
8192 3671552U, // VMLAS
8193 3671552U, // VMLAfd
8194 3671552U, // VMLAfq
8195 3671552U, // VMLAhd
8196 3671552U, // VMLAhq
8197 473433600U, // VMLAslfd
8198 473433600U, // VMLAslfq
8199 473433600U, // VMLAslhd
8200 473433600U, // VMLAslhq
8201 473433600U, // VMLAslv2i32
8202 473433600U, // VMLAslv4i16
8203 473433600U, // VMLAslv4i32
8204 473433600U, // VMLAslv8i16
8205 3671552U, // VMLAv16i8
8206 3671552U, // VMLAv2i32
8207 3671552U, // VMLAv4i16
8208 3671552U, // VMLAv4i32
8209 3671552U, // VMLAv8i16
8210 3671552U, // VMLAv8i8
8211 49944U, // VMLSD
8212 3671552U, // VMLSH
8213 473433600U, // VMLSLslsv2i32
8214 473433600U, // VMLSLslsv4i16
8215 473433600U, // VMLSLsluv2i32
8216 473433600U, // VMLSLsluv4i16
8217 3671552U, // VMLSLsv2i64
8218 3671552U, // VMLSLsv4i32
8219 3671552U, // VMLSLsv8i16
8220 3671552U, // VMLSLuv2i64
8221 3671552U, // VMLSLuv4i32
8222 3671552U, // VMLSLuv8i16
8223 3671552U, // VMLSS
8224 3671552U, // VMLSfd
8225 3671552U, // VMLSfq
8226 3671552U, // VMLShd
8227 3671552U, // VMLShq
8228 473433600U, // VMLSslfd
8229 473433600U, // VMLSslfq
8230 473433600U, // VMLSslhd
8231 473433600U, // VMLSslhq
8232 473433600U, // VMLSslv2i32
8233 473433600U, // VMLSslv4i16
8234 473433600U, // VMLSslv4i32
8235 473433600U, // VMLSslv8i16
8236 3671552U, // VMLSv16i8
8237 3671552U, // VMLSv2i32
8238 3671552U, // VMLSv4i16
8239 3671552U, // VMLSv4i32
8240 3671552U, // VMLSv8i16
8241 3671552U, // VMLSv8i8
8242 2U, // VMMLA
8243 528U, // VMOVD
8244 0U, // VMOVDRR
8245 2U, // VMOVH
8246 16384U, // VMOVHR
8247 16384U, // VMOVLsv2i64
8248 16384U, // VMOVLsv4i32
8249 16384U, // VMOVLsv8i16
8250 16384U, // VMOVLuv2i64
8251 16384U, // VMOVLuv4i32
8252 16384U, // VMOVLuv8i16
8253 2U, // VMOVNv2i32
8254 16384U, // VMOVNv4i16
8255 16384U, // VMOVNv8i8
8256 16384U, // VMOVRH
8257 0U, // VMOVRRD
8258 33554432U, // VMOVRRS
8259 16384U, // VMOVRS
8260 16384U, // VMOVS
8261 16384U, // VMOVSR
8262 33554432U, // VMOVSRR
8263 4992U, // VMOVv16i8
8264 0U, // VMOVv1i64
8265 2048U, // VMOVv2f32
8266 4992U, // VMOVv2i32
8267 0U, // VMOVv2i64
8268 2048U, // VMOVv4f32
8269 4992U, // VMOVv4i16
8270 4992U, // VMOVv4i32
8271 4992U, // VMOVv8i16
8272 4992U, // VMOVv8i8
8273 46U, // VMRS
8274 48U, // VMRS_FPCXTNS
8275 50U, // VMRS_FPCXTS
8276 52U, // VMRS_FPEXC
8277 54U, // VMRS_FPINST
8278 56U, // VMRS_FPINST2
8279 58U, // VMRS_FPSCR_NZCVQC
8280 60U, // VMRS_FPSID
8281 62U, // VMRS_MVFR0
8282 64U, // VMRS_MVFR1
8283 66U, // VMRS_MVFR2
8284 68U, // VMRS_P0
8285 70U, // VMRS_VPR
8286 2U, // VMSR
8287 2U, // VMSR_FPCXTNS
8288 2U, // VMSR_FPCXTS
8289 0U, // VMSR_FPEXC
8290 0U, // VMSR_FPINST
8291 0U, // VMSR_FPINST2
8292 2U, // VMSR_FPSCR_NZCVQC
8293 0U, // VMSR_FPSID
8294 2U, // VMSR_P0
8295 2U, // VMSR_VPR
8296 2720528U, // VMULD
8297 0U, // VMULH
8298 17920U, // VMULLp64
8299 0U, // VMULLp8
8300 167772160U, // VMULLslsv2i32
8301 167772160U, // VMULLslsv4i16
8302 167772160U, // VMULLsluv2i32
8303 167772160U, // VMULLsluv4i16
8304 0U, // VMULLsv2i64
8305 0U, // VMULLsv4i32
8306 0U, // VMULLsv8i16
8307 0U, // VMULLuv2i64
8308 0U, // VMULLuv4i32
8309 0U, // VMULLuv8i16
8310 0U, // VMULS
8311 0U, // VMULfd
8312 0U, // VMULfq
8313 0U, // VMULhd
8314 0U, // VMULhq
8315 0U, // VMULpd
8316 0U, // VMULpq
8317 167772160U, // VMULslfd
8318 167772160U, // VMULslfq
8319 167772160U, // VMULslhd
8320 167772160U, // VMULslhq
8321 167772160U, // VMULslv2i32
8322 167772160U, // VMULslv4i16
8323 167772160U, // VMULslv4i32
8324 167772160U, // VMULslv8i16
8325 0U, // VMULv16i8
8326 0U, // VMULv2i32
8327 0U, // VMULv4i16
8328 0U, // VMULv4i32
8329 0U, // VMULv8i16
8330 0U, // VMULv8i8
8331 16384U, // VMVNd
8332 16384U, // VMVNq
8333 4992U, // VMVNv2i32
8334 4992U, // VMVNv4i16
8335 4992U, // VMVNv4i32
8336 4992U, // VMVNv8i16
8337 528U, // VNEGD
8338 16384U, // VNEGH
8339 16384U, // VNEGS
8340 16384U, // VNEGf32q
8341 16384U, // VNEGfd
8342 16384U, // VNEGhd
8343 16384U, // VNEGhq
8344 16384U, // VNEGs16d
8345 16384U, // VNEGs16q
8346 16384U, // VNEGs32d
8347 16384U, // VNEGs32q
8348 16384U, // VNEGs8d
8349 16384U, // VNEGs8q
8350 49944U, // VNMLAD
8351 3671552U, // VNMLAH
8352 3671552U, // VNMLAS
8353 49944U, // VNMLSD
8354 3671552U, // VNMLSH
8355 3671552U, // VNMLSS
8356 2720528U, // VNMULD
8357 0U, // VNMULH
8358 0U, // VNMULS
8359 0U, // VORNd
8360 0U, // VORNq
8361 0U, // VORRd
8362 4992U, // VORRiv2i32
8363 4992U, // VORRiv4i16
8364 4992U, // VORRiv4i32
8365 4992U, // VORRiv8i16
8366 0U, // VORRq
8367 17920U, // VPADALsv16i8
8368 17920U, // VPADALsv2i32
8369 17920U, // VPADALsv4i16
8370 17920U, // VPADALsv4i32
8371 17920U, // VPADALsv8i16
8372 17920U, // VPADALsv8i8
8373 17920U, // VPADALuv16i8
8374 17920U, // VPADALuv2i32
8375 17920U, // VPADALuv4i16
8376 17920U, // VPADALuv4i32
8377 17920U, // VPADALuv8i16
8378 17920U, // VPADALuv8i8
8379 16384U, // VPADDLsv16i8
8380 16384U, // VPADDLsv2i32
8381 16384U, // VPADDLsv4i16
8382 16384U, // VPADDLsv4i32
8383 16384U, // VPADDLsv8i16
8384 16384U, // VPADDLsv8i8
8385 16384U, // VPADDLuv16i8
8386 16384U, // VPADDLuv2i32
8387 16384U, // VPADDLuv4i16
8388 16384U, // VPADDLuv4i32
8389 16384U, // VPADDLuv8i16
8390 16384U, // VPADDLuv8i8
8391 0U, // VPADDf
8392 0U, // VPADDh
8393 0U, // VPADDi16
8394 0U, // VPADDi32
8395 0U, // VPADDi8
8396 0U, // VPMAXf
8397 0U, // VPMAXh
8398 0U, // VPMAXs16
8399 0U, // VPMAXs32
8400 0U, // VPMAXs8
8401 0U, // VPMAXu16
8402 0U, // VPMAXu32
8403 0U, // VPMAXu8
8404 0U, // VPMINf
8405 0U, // VPMINh
8406 0U, // VPMINs16
8407 0U, // VPMINs32
8408 0U, // VPMINs8
8409 0U, // VPMINu16
8410 0U, // VPMINu32
8411 0U, // VPMINu8
8412 16384U, // VQABSv16i8
8413 16384U, // VQABSv2i32
8414 16384U, // VQABSv4i16
8415 16384U, // VQABSv4i32
8416 16384U, // VQABSv8i16
8417 16384U, // VQABSv8i8
8418 0U, // VQADDsv16i8
8419 17920U, // VQADDsv1i64
8420 0U, // VQADDsv2i32
8421 17920U, // VQADDsv2i64
8422 0U, // VQADDsv4i16
8423 0U, // VQADDsv4i32
8424 0U, // VQADDsv8i16
8425 0U, // VQADDsv8i8
8426 0U, // VQADDuv16i8
8427 0U, // VQADDuv1i64
8428 0U, // VQADDuv2i32
8429 0U, // VQADDuv2i64
8430 0U, // VQADDuv4i16
8431 0U, // VQADDuv4i32
8432 0U, // VQADDuv8i16
8433 0U, // VQADDuv8i8
8434 473433600U, // VQDMLALslv2i32
8435 473433600U, // VQDMLALslv4i16
8436 3671552U, // VQDMLALv2i64
8437 3671552U, // VQDMLALv4i32
8438 473433600U, // VQDMLSLslv2i32
8439 473433600U, // VQDMLSLslv4i16
8440 3671552U, // VQDMLSLv2i64
8441 3671552U, // VQDMLSLv4i32
8442 167772160U, // VQDMULHslv2i32
8443 167772160U, // VQDMULHslv4i16
8444 167772160U, // VQDMULHslv4i32
8445 167772160U, // VQDMULHslv8i16
8446 0U, // VQDMULHv2i32
8447 0U, // VQDMULHv4i16
8448 0U, // VQDMULHv4i32
8449 0U, // VQDMULHv8i16
8450 167772160U, // VQDMULLslv2i32
8451 167772160U, // VQDMULLslv4i16
8452 0U, // VQDMULLv2i64
8453 0U, // VQDMULLv4i32
8454 2U, // VQMOVNsuv2i32
8455 16384U, // VQMOVNsuv4i16
8456 16384U, // VQMOVNsuv8i8
8457 2U, // VQMOVNsv2i32
8458 16384U, // VQMOVNsv4i16
8459 16384U, // VQMOVNsv8i8
8460 16384U, // VQMOVNuv2i32
8461 16384U, // VQMOVNuv4i16
8462 16384U, // VQMOVNuv8i8
8463 16384U, // VQNEGv16i8
8464 16384U, // VQNEGv2i32
8465 16384U, // VQNEGv4i16
8466 16384U, // VQNEGv4i32
8467 16384U, // VQNEGv8i16
8468 16384U, // VQNEGv8i8
8469 473433600U, // VQRDMLAHslv2i32
8470 473433600U, // VQRDMLAHslv4i16
8471 473433600U, // VQRDMLAHslv4i32
8472 473433600U, // VQRDMLAHslv8i16
8473 3671552U, // VQRDMLAHv2i32
8474 3671552U, // VQRDMLAHv4i16
8475 3671552U, // VQRDMLAHv4i32
8476 3671552U, // VQRDMLAHv8i16
8477 473433600U, // VQRDMLSHslv2i32
8478 473433600U, // VQRDMLSHslv4i16
8479 473433600U, // VQRDMLSHslv4i32
8480 473433600U, // VQRDMLSHslv8i16
8481 3671552U, // VQRDMLSHv2i32
8482 3671552U, // VQRDMLSHv4i16
8483 3671552U, // VQRDMLSHv4i32
8484 3671552U, // VQRDMLSHv8i16
8485 167772160U, // VQRDMULHslv2i32
8486 167772160U, // VQRDMULHslv4i16
8487 167772160U, // VQRDMULHslv4i32
8488 167772160U, // VQRDMULHslv8i16
8489 0U, // VQRDMULHv2i32
8490 0U, // VQRDMULHv4i16
8491 0U, // VQRDMULHv4i32
8492 0U, // VQRDMULHv8i16
8493 0U, // VQRSHLsv16i8
8494 17920U, // VQRSHLsv1i64
8495 0U, // VQRSHLsv2i32
8496 17920U, // VQRSHLsv2i64
8497 0U, // VQRSHLsv4i16
8498 0U, // VQRSHLsv4i32
8499 0U, // VQRSHLsv8i16
8500 0U, // VQRSHLsv8i8
8501 0U, // VQRSHLuv16i8
8502 0U, // VQRSHLuv1i64
8503 0U, // VQRSHLuv2i32
8504 0U, // VQRSHLuv2i64
8505 0U, // VQRSHLuv4i16
8506 0U, // VQRSHLuv4i32
8507 0U, // VQRSHLuv8i16
8508 0U, // VQRSHLuv8i8
8509 17920U, // VQRSHRNsv2i32
8510 0U, // VQRSHRNsv4i16
8511 0U, // VQRSHRNsv8i8
8512 0U, // VQRSHRNuv2i32
8513 0U, // VQRSHRNuv4i16
8514 0U, // VQRSHRNuv8i8
8515 17920U, // VQRSHRUNv2i32
8516 0U, // VQRSHRUNv4i16
8517 0U, // VQRSHRUNv8i8
8518 0U, // VQSHLsiv16i8
8519 17920U, // VQSHLsiv1i64
8520 0U, // VQSHLsiv2i32
8521 17920U, // VQSHLsiv2i64
8522 0U, // VQSHLsiv4i16
8523 0U, // VQSHLsiv4i32
8524 0U, // VQSHLsiv8i16
8525 0U, // VQSHLsiv8i8
8526 0U, // VQSHLsuv16i8
8527 17920U, // VQSHLsuv1i64
8528 0U, // VQSHLsuv2i32
8529 17920U, // VQSHLsuv2i64
8530 0U, // VQSHLsuv4i16
8531 0U, // VQSHLsuv4i32
8532 0U, // VQSHLsuv8i16
8533 0U, // VQSHLsuv8i8
8534 0U, // VQSHLsv16i8
8535 17920U, // VQSHLsv1i64
8536 0U, // VQSHLsv2i32
8537 17920U, // VQSHLsv2i64
8538 0U, // VQSHLsv4i16
8539 0U, // VQSHLsv4i32
8540 0U, // VQSHLsv8i16
8541 0U, // VQSHLsv8i8
8542 0U, // VQSHLuiv16i8
8543 0U, // VQSHLuiv1i64
8544 0U, // VQSHLuiv2i32
8545 0U, // VQSHLuiv2i64
8546 0U, // VQSHLuiv4i16
8547 0U, // VQSHLuiv4i32
8548 0U, // VQSHLuiv8i16
8549 0U, // VQSHLuiv8i8
8550 0U, // VQSHLuv16i8
8551 0U, // VQSHLuv1i64
8552 0U, // VQSHLuv2i32
8553 0U, // VQSHLuv2i64
8554 0U, // VQSHLuv4i16
8555 0U, // VQSHLuv4i32
8556 0U, // VQSHLuv8i16
8557 0U, // VQSHLuv8i8
8558 17920U, // VQSHRNsv2i32
8559 0U, // VQSHRNsv4i16
8560 0U, // VQSHRNsv8i8
8561 0U, // VQSHRNuv2i32
8562 0U, // VQSHRNuv4i16
8563 0U, // VQSHRNuv8i8
8564 17920U, // VQSHRUNv2i32
8565 0U, // VQSHRUNv4i16
8566 0U, // VQSHRUNv8i8
8567 0U, // VQSUBsv16i8
8568 17920U, // VQSUBsv1i64
8569 0U, // VQSUBsv2i32
8570 17920U, // VQSUBsv2i64
8571 0U, // VQSUBsv4i16
8572 0U, // VQSUBsv4i32
8573 0U, // VQSUBsv8i16
8574 0U, // VQSUBsv8i8
8575 0U, // VQSUBuv16i8
8576 0U, // VQSUBuv1i64
8577 0U, // VQSUBuv2i32
8578 0U, // VQSUBuv2i64
8579 0U, // VQSUBuv4i16
8580 0U, // VQSUBuv4i32
8581 0U, // VQSUBuv8i16
8582 0U, // VQSUBuv8i8
8583 17920U, // VRADDHNv2i32
8584 0U, // VRADDHNv4i16
8585 0U, // VRADDHNv8i8
8586 16384U, // VRECPEd
8587 16384U, // VRECPEfd
8588 16384U, // VRECPEfq
8589 16384U, // VRECPEhd
8590 16384U, // VRECPEhq
8591 16384U, // VRECPEq
8592 0U, // VRECPSfd
8593 0U, // VRECPSfq
8594 0U, // VRECPShd
8595 0U, // VRECPShq
8596 16384U, // VREV16d8
8597 16384U, // VREV16q8
8598 16384U, // VREV32d16
8599 16384U, // VREV32d8
8600 16384U, // VREV32q16
8601 16384U, // VREV32q8
8602 16384U, // VREV64d16
8603 16384U, // VREV64d32
8604 16384U, // VREV64d8
8605 16384U, // VREV64q16
8606 16384U, // VREV64q32
8607 16384U, // VREV64q8
8608 0U, // VRHADDsv16i8
8609 0U, // VRHADDsv2i32
8610 0U, // VRHADDsv4i16
8611 0U, // VRHADDsv4i32
8612 0U, // VRHADDsv8i16
8613 0U, // VRHADDsv8i8
8614 0U, // VRHADDuv16i8
8615 0U, // VRHADDuv2i32
8616 0U, // VRHADDuv4i16
8617 0U, // VRHADDuv4i32
8618 0U, // VRHADDuv8i16
8619 0U, // VRHADDuv8i8
8620 2U, // VRINTAD
8621 2U, // VRINTAH
8622 2U, // VRINTANDf
8623 2U, // VRINTANDh
8624 2U, // VRINTANQf
8625 2U, // VRINTANQh
8626 2U, // VRINTAS
8627 2U, // VRINTMD
8628 2U, // VRINTMH
8629 2U, // VRINTMNDf
8630 2U, // VRINTMNDh
8631 2U, // VRINTMNQf
8632 2U, // VRINTMNQh
8633 2U, // VRINTMS
8634 2U, // VRINTND
8635 2U, // VRINTNH
8636 2U, // VRINTNNDf
8637 2U, // VRINTNNDh
8638 2U, // VRINTNNQf
8639 2U, // VRINTNNQh
8640 2U, // VRINTNS
8641 2U, // VRINTPD
8642 2U, // VRINTPH
8643 2U, // VRINTPNDf
8644 2U, // VRINTPNDh
8645 2U, // VRINTPNQf
8646 2U, // VRINTPNQh
8647 2U, // VRINTPS
8648 528U, // VRINTRD
8649 16384U, // VRINTRH
8650 16384U, // VRINTRS
8651 528U, // VRINTXD
8652 16384U, // VRINTXH
8653 2U, // VRINTXNDf
8654 2U, // VRINTXNDh
8655 2U, // VRINTXNQf
8656 2U, // VRINTXNQh
8657 16384U, // VRINTXS
8658 528U, // VRINTZD
8659 16384U, // VRINTZH
8660 2U, // VRINTZNDf
8661 2U, // VRINTZNDh
8662 2U, // VRINTZNQf
8663 2U, // VRINTZNQh
8664 16384U, // VRINTZS
8665 0U, // VRSHLsv16i8
8666 17920U, // VRSHLsv1i64
8667 0U, // VRSHLsv2i32
8668 17920U, // VRSHLsv2i64
8669 0U, // VRSHLsv4i16
8670 0U, // VRSHLsv4i32
8671 0U, // VRSHLsv8i16
8672 0U, // VRSHLsv8i8
8673 0U, // VRSHLuv16i8
8674 0U, // VRSHLuv1i64
8675 0U, // VRSHLuv2i32
8676 0U, // VRSHLuv2i64
8677 0U, // VRSHLuv4i16
8678 0U, // VRSHLuv4i32
8679 0U, // VRSHLuv8i16
8680 0U, // VRSHLuv8i8
8681 17920U, // VRSHRNv2i32
8682 0U, // VRSHRNv4i16
8683 0U, // VRSHRNv8i8
8684 0U, // VRSHRsv16i8
8685 17920U, // VRSHRsv1i64
8686 0U, // VRSHRsv2i32
8687 17920U, // VRSHRsv2i64
8688 0U, // VRSHRsv4i16
8689 0U, // VRSHRsv4i32
8690 0U, // VRSHRsv8i16
8691 0U, // VRSHRsv8i8
8692 0U, // VRSHRuv16i8
8693 0U, // VRSHRuv1i64
8694 0U, // VRSHRuv2i32
8695 0U, // VRSHRuv2i64
8696 0U, // VRSHRuv4i16
8697 0U, // VRSHRuv4i32
8698 0U, // VRSHRuv8i16
8699 0U, // VRSHRuv8i8
8700 16384U, // VRSQRTEd
8701 16384U, // VRSQRTEfd
8702 16384U, // VRSQRTEfq
8703 16384U, // VRSQRTEhd
8704 16384U, // VRSQRTEhq
8705 16384U, // VRSQRTEq
8706 0U, // VRSQRTSfd
8707 0U, // VRSQRTSfq
8708 0U, // VRSQRTShd
8709 0U, // VRSQRTShq
8710 3671552U, // VRSRAsv16i8
8711 16768U, // VRSRAsv1i64
8712 3671552U, // VRSRAsv2i32
8713 16768U, // VRSRAsv2i64
8714 3671552U, // VRSRAsv4i16
8715 3671552U, // VRSRAsv4i32
8716 3671552U, // VRSRAsv8i16
8717 3671552U, // VRSRAsv8i8
8718 3671552U, // VRSRAuv16i8
8719 3671552U, // VRSRAuv1i64
8720 3671552U, // VRSRAuv2i32
8721 3671552U, // VRSRAuv2i64
8722 3671552U, // VRSRAuv4i16
8723 3671552U, // VRSRAuv4i32
8724 3671552U, // VRSRAuv8i16
8725 3671552U, // VRSRAuv8i8
8726 17920U, // VRSUBHNv2i32
8727 0U, // VRSUBHNv4i16
8728 0U, // VRSUBHNv8i8
8729 0U, // VSCCLRMD
8730 0U, // VSCCLRMS
8731 2U, // VSDOTD
8732 520U, // VSDOTDI
8733 2U, // VSDOTQ
8734 520U, // VSDOTQI
8735 17920U, // VSELEQD
8736 17920U, // VSELEQH
8737 17920U, // VSELEQS
8738 17920U, // VSELGED
8739 17920U, // VSELGEH
8740 17920U, // VSELGES
8741 17920U, // VSELGTD
8742 17920U, // VSELGTH
8743 17920U, // VSELGTS
8744 17920U, // VSELVSD
8745 17920U, // VSELVSH
8746 17920U, // VSELVSS
8747 32U, // VSETLNi16
8748 32U, // VSETLNi32
8749 32U, // VSETLNi8
8750 0U, // VSHLLi16
8751 0U, // VSHLLi32
8752 0U, // VSHLLi8
8753 0U, // VSHLLsv2i64
8754 0U, // VSHLLsv4i32
8755 0U, // VSHLLsv8i16
8756 0U, // VSHLLuv2i64
8757 0U, // VSHLLuv4i32
8758 0U, // VSHLLuv8i16
8759 0U, // VSHLiv16i8
8760 17920U, // VSHLiv1i64
8761 0U, // VSHLiv2i32
8762 17920U, // VSHLiv2i64
8763 0U, // VSHLiv4i16
8764 0U, // VSHLiv4i32
8765 0U, // VSHLiv8i16
8766 0U, // VSHLiv8i8
8767 0U, // VSHLsv16i8
8768 17920U, // VSHLsv1i64
8769 0U, // VSHLsv2i32
8770 17920U, // VSHLsv2i64
8771 0U, // VSHLsv4i16
8772 0U, // VSHLsv4i32
8773 0U, // VSHLsv8i16
8774 0U, // VSHLsv8i8
8775 0U, // VSHLuv16i8
8776 0U, // VSHLuv1i64
8777 0U, // VSHLuv2i32
8778 0U, // VSHLuv2i64
8779 0U, // VSHLuv4i16
8780 0U, // VSHLuv4i32
8781 0U, // VSHLuv8i16
8782 0U, // VSHLuv8i8
8783 17920U, // VSHRNv2i32
8784 0U, // VSHRNv4i16
8785 0U, // VSHRNv8i8
8786 0U, // VSHRsv16i8
8787 17920U, // VSHRsv1i64
8788 0U, // VSHRsv2i32
8789 17920U, // VSHRsv2i64
8790 0U, // VSHRsv4i16
8791 0U, // VSHRsv4i32
8792 0U, // VSHRsv8i16
8793 0U, // VSHRsv8i8
8794 0U, // VSHRuv16i8
8795 0U, // VSHRuv1i64
8796 0U, // VSHRuv2i32
8797 0U, // VSHRuv2i64
8798 0U, // VSHRuv4i16
8799 0U, // VSHRuv4i32
8800 0U, // VSHRuv8i16
8801 0U, // VSHRuv8i8
8802 0U, // VSHTOD
8803 72U, // VSHTOH
8804 0U, // VSHTOS
8805 0U, // VSITOD
8806 0U, // VSITOH
8807 0U, // VSITOS
8808 3671552U, // VSLIv16i8
8809 3671552U, // VSLIv1i64
8810 3671552U, // VSLIv2i32
8811 3671552U, // VSLIv2i64
8812 3671552U, // VSLIv4i16
8813 3671552U, // VSLIv4i32
8814 3671552U, // VSLIv8i16
8815 3671552U, // VSLIv8i8
8816 74U, // VSLTOD
8817 74U, // VSLTOH
8818 74U, // VSLTOS
8819 2U, // VSMMLA
8820 528U, // VSQRTD
8821 16384U, // VSQRTH
8822 16384U, // VSQRTS
8823 3671552U, // VSRAsv16i8
8824 16768U, // VSRAsv1i64
8825 3671552U, // VSRAsv2i32
8826 16768U, // VSRAsv2i64
8827 3671552U, // VSRAsv4i16
8828 3671552U, // VSRAsv4i32
8829 3671552U, // VSRAsv8i16
8830 3671552U, // VSRAsv8i8
8831 3671552U, // VSRAuv16i8
8832 3671552U, // VSRAuv1i64
8833 3671552U, // VSRAuv2i32
8834 3671552U, // VSRAuv2i64
8835 3671552U, // VSRAuv4i16
8836 3671552U, // VSRAuv4i32
8837 3671552U, // VSRAuv8i16
8838 3671552U, // VSRAuv8i8
8839 3671552U, // VSRIv16i8
8840 3671552U, // VSRIv1i64
8841 3671552U, // VSRIv2i32
8842 3671552U, // VSRIv2i64
8843 3671552U, // VSRIv4i16
8844 3671552U, // VSRIv4i32
8845 3671552U, // VSRIv8i16
8846 3671552U, // VSRIv8i8
8847 6694U, // VST1LNd16
8848 516201126U, // VST1LNd16_UPD
8849 6694U, // VST1LNd32
8850 516201126U, // VST1LNd32_UPD
8851 6694U, // VST1LNd8
8852 516201126U, // VST1LNd8_UPD
8853 0U, // VST1LNq16Pseudo
8854 0U, // VST1LNq16Pseudo_UPD
8855 0U, // VST1LNq32Pseudo
8856 0U, // VST1LNq32Pseudo_UPD
8857 0U, // VST1LNq8Pseudo
8858 0U, // VST1LNq8Pseudo_UPD
8859 0U, // VST1d16
8860 0U, // VST1d16Q
8861 0U, // VST1d16QPseudo
8862 0U, // VST1d16QPseudoWB_fixed
8863 0U, // VST1d16QPseudoWB_register
8864 0U, // VST1d16Qwb_fixed
8865 0U, // VST1d16Qwb_register
8866 0U, // VST1d16T
8867 0U, // VST1d16TPseudo
8868 0U, // VST1d16TPseudoWB_fixed
8869 0U, // VST1d16TPseudoWB_register
8870 0U, // VST1d16Twb_fixed
8871 0U, // VST1d16Twb_register
8872 0U, // VST1d16wb_fixed
8873 0U, // VST1d16wb_register
8874 0U, // VST1d32
8875 0U, // VST1d32Q
8876 0U, // VST1d32QPseudo
8877 0U, // VST1d32QPseudoWB_fixed
8878 0U, // VST1d32QPseudoWB_register
8879 0U, // VST1d32Qwb_fixed
8880 0U, // VST1d32Qwb_register
8881 0U, // VST1d32T
8882 0U, // VST1d32TPseudo
8883 0U, // VST1d32TPseudoWB_fixed
8884 0U, // VST1d32TPseudoWB_register
8885 0U, // VST1d32Twb_fixed
8886 0U, // VST1d32Twb_register
8887 0U, // VST1d32wb_fixed
8888 0U, // VST1d32wb_register
8889 0U, // VST1d64
8890 0U, // VST1d64Q
8891 0U, // VST1d64QPseudo
8892 0U, // VST1d64QPseudoWB_fixed
8893 0U, // VST1d64QPseudoWB_register
8894 0U, // VST1d64Qwb_fixed
8895 0U, // VST1d64Qwb_register
8896 0U, // VST1d64T
8897 0U, // VST1d64TPseudo
8898 0U, // VST1d64TPseudoWB_fixed
8899 0U, // VST1d64TPseudoWB_register
8900 0U, // VST1d64Twb_fixed
8901 0U, // VST1d64Twb_register
8902 0U, // VST1d64wb_fixed
8903 0U, // VST1d64wb_register
8904 0U, // VST1d8
8905 0U, // VST1d8Q
8906 0U, // VST1d8QPseudo
8907 0U, // VST1d8QPseudoWB_fixed
8908 0U, // VST1d8QPseudoWB_register
8909 0U, // VST1d8Qwb_fixed
8910 0U, // VST1d8Qwb_register
8911 0U, // VST1d8T
8912 0U, // VST1d8TPseudo
8913 0U, // VST1d8TPseudoWB_fixed
8914 0U, // VST1d8TPseudoWB_register
8915 0U, // VST1d8Twb_fixed
8916 0U, // VST1d8Twb_register
8917 0U, // VST1d8wb_fixed
8918 0U, // VST1d8wb_register
8919 0U, // VST1q16
8920 0U, // VST1q16HighQPseudo
8921 0U, // VST1q16HighQPseudo_UPD
8922 0U, // VST1q16HighTPseudo
8923 0U, // VST1q16HighTPseudo_UPD
8924 0U, // VST1q16LowQPseudo_UPD
8925 0U, // VST1q16LowTPseudo_UPD
8926 0U, // VST1q16wb_fixed
8927 0U, // VST1q16wb_register
8928 0U, // VST1q32
8929 0U, // VST1q32HighQPseudo
8930 0U, // VST1q32HighQPseudo_UPD
8931 0U, // VST1q32HighTPseudo
8932 0U, // VST1q32HighTPseudo_UPD
8933 0U, // VST1q32LowQPseudo_UPD
8934 0U, // VST1q32LowTPseudo_UPD
8935 0U, // VST1q32wb_fixed
8936 0U, // VST1q32wb_register
8937 0U, // VST1q64
8938 0U, // VST1q64HighQPseudo
8939 0U, // VST1q64HighQPseudo_UPD
8940 0U, // VST1q64HighTPseudo
8941 0U, // VST1q64HighTPseudo_UPD
8942 0U, // VST1q64LowQPseudo_UPD
8943 0U, // VST1q64LowTPseudo_UPD
8944 0U, // VST1q64wb_fixed
8945 0U, // VST1q64wb_register
8946 0U, // VST1q8
8947 0U, // VST1q8HighQPseudo
8948 0U, // VST1q8HighQPseudo_UPD
8949 0U, // VST1q8HighTPseudo
8950 0U, // VST1q8HighTPseudo_UPD
8951 0U, // VST1q8LowQPseudo_UPD
8952 0U, // VST1q8LowTPseudo_UPD
8953 0U, // VST1q8wb_fixed
8954 0U, // VST1q8wb_register
8955 440194470U, // VST2LNd16
8956 0U, // VST2LNd16Pseudo
8957 0U, // VST2LNd16Pseudo_UPD
8958 440718886U, // VST2LNd16_UPD
8959 440194470U, // VST2LNd32
8960 0U, // VST2LNd32Pseudo
8961 0U, // VST2LNd32Pseudo_UPD
8962 440718886U, // VST2LNd32_UPD
8963 440194470U, // VST2LNd8
8964 0U, // VST2LNd8Pseudo
8965 0U, // VST2LNd8Pseudo_UPD
8966 440718886U, // VST2LNd8_UPD
8967 440194470U, // VST2LNq16
8968 0U, // VST2LNq16Pseudo
8969 0U, // VST2LNq16Pseudo_UPD
8970 440718886U, // VST2LNq16_UPD
8971 440194470U, // VST2LNq32
8972 0U, // VST2LNq32Pseudo
8973 0U, // VST2LNq32Pseudo_UPD
8974 440718886U, // VST2LNq32_UPD
8975 0U, // VST2b16
8976 0U, // VST2b16wb_fixed
8977 0U, // VST2b16wb_register
8978 0U, // VST2b32
8979 0U, // VST2b32wb_fixed
8980 0U, // VST2b32wb_register
8981 0U, // VST2b8
8982 0U, // VST2b8wb_fixed
8983 0U, // VST2b8wb_register
8984 0U, // VST2d16
8985 0U, // VST2d16wb_fixed
8986 0U, // VST2d16wb_register
8987 0U, // VST2d32
8988 0U, // VST2d32wb_fixed
8989 0U, // VST2d32wb_register
8990 0U, // VST2d8
8991 0U, // VST2d8wb_fixed
8992 0U, // VST2d8wb_register
8993 0U, // VST2q16
8994 0U, // VST2q16Pseudo
8995 0U, // VST2q16PseudoWB_fixed
8996 0U, // VST2q16PseudoWB_register
8997 0U, // VST2q16wb_fixed
8998 0U, // VST2q16wb_register
8999 0U, // VST2q32
9000 0U, // VST2q32Pseudo
9001 0U, // VST2q32PseudoWB_fixed
9002 0U, // VST2q32PseudoWB_register
9003 0U, // VST2q32wb_fixed
9004 0U, // VST2q32wb_register
9005 0U, // VST2q8
9006 0U, // VST2q8Pseudo
9007 0U, // VST2q8PseudoWB_fixed
9008 0U, // VST2q8PseudoWB_register
9009 0U, // VST2q8wb_fixed
9010 0U, // VST2q8wb_register
9011 440195750U, // VST3LNd16
9012 0U, // VST3LNd16Pseudo
9013 0U, // VST3LNd16Pseudo_UPD
9014 6950U, // VST3LNd16_UPD
9015 440195750U, // VST3LNd32
9016 0U, // VST3LNd32Pseudo
9017 0U, // VST3LNd32Pseudo_UPD
9018 6950U, // VST3LNd32_UPD
9019 440195750U, // VST3LNd8
9020 0U, // VST3LNd8Pseudo
9021 0U, // VST3LNd8Pseudo_UPD
9022 6950U, // VST3LNd8_UPD
9023 440195750U, // VST3LNq16
9024 0U, // VST3LNq16Pseudo
9025 0U, // VST3LNq16Pseudo_UPD
9026 6950U, // VST3LNq16_UPD
9027 440195750U, // VST3LNq32
9028 0U, // VST3LNq32Pseudo
9029 0U, // VST3LNq32Pseudo_UPD
9030 6950U, // VST3LNq32_UPD
9031 403177856U, // VST3d16
9032 0U, // VST3d16Pseudo
9033 0U, // VST3d16Pseudo_UPD
9034 383872U, // VST3d16_UPD
9035 403177856U, // VST3d32
9036 0U, // VST3d32Pseudo
9037 0U, // VST3d32Pseudo_UPD
9038 383872U, // VST3d32_UPD
9039 403177856U, // VST3d8
9040 0U, // VST3d8Pseudo
9041 0U, // VST3d8Pseudo_UPD
9042 383872U, // VST3d8_UPD
9043 403177856U, // VST3q16
9044 0U, // VST3q16Pseudo_UPD
9045 383872U, // VST3q16_UPD
9046 0U, // VST3q16oddPseudo
9047 0U, // VST3q16oddPseudo_UPD
9048 403177856U, // VST3q32
9049 0U, // VST3q32Pseudo_UPD
9050 383872U, // VST3q32_UPD
9051 0U, // VST3q32oddPseudo
9052 0U, // VST3q32oddPseudo_UPD
9053 403177856U, // VST3q8
9054 0U, // VST3q8Pseudo_UPD
9055 383872U, // VST3q8_UPD
9056 0U, // VST3q8oddPseudo
9057 0U, // VST3q8oddPseudo_UPD
9058 440194598U, // VST4LNd16
9059 0U, // VST4LNd16Pseudo
9060 0U, // VST4LNd16Pseudo_UPD
9061 399014U, // VST4LNd16_UPD
9062 440194598U, // VST4LNd32
9063 0U, // VST4LNd32Pseudo
9064 0U, // VST4LNd32Pseudo_UPD
9065 399014U, // VST4LNd32_UPD
9066 440194598U, // VST4LNd8
9067 0U, // VST4LNd8Pseudo
9068 0U, // VST4LNd8Pseudo_UPD
9069 399014U, // VST4LNd8_UPD
9070 440194598U, // VST4LNq16
9071 0U, // VST4LNq16Pseudo
9072 0U, // VST4LNq16Pseudo_UPD
9073 399014U, // VST4LNq16_UPD
9074 440194598U, // VST4LNq32
9075 0U, // VST4LNq32Pseudo
9076 0U, // VST4LNq32Pseudo_UPD
9077 399014U, // VST4LNq32_UPD
9078 34079104U, // VST4d16
9079 0U, // VST4d16Pseudo
9080 0U, // VST4d16Pseudo_UPD
9081 15735680U, // VST4d16_UPD
9082 34079104U, // VST4d32
9083 0U, // VST4d32Pseudo
9084 0U, // VST4d32Pseudo_UPD
9085 15735680U, // VST4d32_UPD
9086 34079104U, // VST4d8
9087 0U, // VST4d8Pseudo
9088 0U, // VST4d8Pseudo_UPD
9089 15735680U, // VST4d8_UPD
9090 34079104U, // VST4q16
9091 0U, // VST4q16Pseudo_UPD
9092 15735680U, // VST4q16_UPD
9093 0U, // VST4q16oddPseudo
9094 0U, // VST4q16oddPseudo_UPD
9095 34079104U, // VST4q32
9096 0U, // VST4q32Pseudo_UPD
9097 15735680U, // VST4q32_UPD
9098 0U, // VST4q32oddPseudo
9099 0U, // VST4q32oddPseudo_UPD
9100 34079104U, // VST4q8
9101 0U, // VST4q8Pseudo_UPD
9102 15735680U, // VST4q8_UPD
9103 0U, // VST4q8oddPseudo
9104 0U, // VST4q8oddPseudo_UPD
9105 532U, // VSTMDDB_UPD
9106 18560U, // VSTMDIA
9107 532U, // VSTMDIA_UPD
9108 0U, // VSTMQIA
9109 532U, // VSTMSDB_UPD
9110 18560U, // VSTMSIA
9111 532U, // VSTMSIA_UPD
9112 6400U, // VSTRD
9113 6528U, // VSTRH
9114 6400U, // VSTRS
9115 0U, // VSTR_FPCXTNS_off
9116 42U, // VSTR_FPCXTNS_post
9117 0U, // VSTR_FPCXTNS_pre
9118 0U, // VSTR_FPCXTS_off
9119 42U, // VSTR_FPCXTS_post
9120 0U, // VSTR_FPCXTS_pre
9121 0U, // VSTR_FPSCR_NZCVQC_off
9122 42U, // VSTR_FPSCR_NZCVQC_post
9123 0U, // VSTR_FPSCR_NZCVQC_pre
9124 0U, // VSTR_FPSCR_off
9125 42U, // VSTR_FPSCR_post
9126 0U, // VSTR_FPSCR_pre
9127 0U, // VSTR_P0_off
9128 44U, // VSTR_P0_post
9129 0U, // VSTR_P0_pre
9130 0U, // VSTR_VPR_off
9131 42U, // VSTR_VPR_post
9132 0U, // VSTR_VPR_pre
9133 2720528U, // VSUBD
9134 0U, // VSUBH
9135 17920U, // VSUBHNv2i32
9136 0U, // VSUBHNv4i16
9137 0U, // VSUBHNv8i8
9138 0U, // VSUBLsv2i64
9139 0U, // VSUBLsv4i32
9140 0U, // VSUBLsv8i16
9141 0U, // VSUBLuv2i64
9142 0U, // VSUBLuv4i32
9143 0U, // VSUBLuv8i16
9144 0U, // VSUBS
9145 0U, // VSUBWsv2i64
9146 0U, // VSUBWsv4i32
9147 0U, // VSUBWsv8i16
9148 0U, // VSUBWuv2i64
9149 0U, // VSUBWuv4i32
9150 0U, // VSUBWuv8i16
9151 0U, // VSUBfd
9152 0U, // VSUBfq
9153 0U, // VSUBhd
9154 0U, // VSUBhq
9155 0U, // VSUBv16i8
9156 17920U, // VSUBv1i64
9157 0U, // VSUBv2i32
9158 17920U, // VSUBv2i64
9159 0U, // VSUBv4i16
9160 0U, // VSUBv4i32
9161 0U, // VSUBv8i16
9162 0U, // VSUBv8i8
9163 520U, // VSUDOTDI
9164 520U, // VSUDOTQI
9165 16384U, // VSWPd
9166 16384U, // VSWPq
9167 7168U, // VTBL1
9168 7296U, // VTBL2
9169 7424U, // VTBL3
9170 0U, // VTBL3Pseudo
9171 7552U, // VTBL4
9172 0U, // VTBL4Pseudo
9173 7680U, // VTBX1
9174 7808U, // VTBX2
9175 7936U, // VTBX3
9176 0U, // VTBX3Pseudo
9177 8064U, // VTBX4
9178 0U, // VTBX4Pseudo
9179 0U, // VTOSHD
9180 72U, // VTOSHH
9181 0U, // VTOSHS
9182 0U, // VTOSIRD
9183 0U, // VTOSIRH
9184 0U, // VTOSIRS
9185 0U, // VTOSIZD
9186 0U, // VTOSIZH
9187 0U, // VTOSIZS
9188 74U, // VTOSLD
9189 74U, // VTOSLH
9190 74U, // VTOSLS
9191 0U, // VTOUHD
9192 72U, // VTOUHH
9193 0U, // VTOUHS
9194 0U, // VTOUIRD
9195 0U, // VTOUIRH
9196 0U, // VTOUIRS
9197 0U, // VTOUIZD
9198 0U, // VTOUIZH
9199 0U, // VTOUIZS
9200 74U, // VTOULD
9201 74U, // VTOULH
9202 74U, // VTOULS
9203 16384U, // VTRNd16
9204 16384U, // VTRNd32
9205 16384U, // VTRNd8
9206 16384U, // VTRNq16
9207 16384U, // VTRNq32
9208 16384U, // VTRNq8
9209 0U, // VTSTv16i8
9210 0U, // VTSTv2i32
9211 0U, // VTSTv4i16
9212 0U, // VTSTv4i32
9213 0U, // VTSTv8i16
9214 0U, // VTSTv8i8
9215 2U, // VUDOTD
9216 520U, // VUDOTDI
9217 2U, // VUDOTQ
9218 520U, // VUDOTQI
9219 0U, // VUHTOD
9220 72U, // VUHTOH
9221 0U, // VUHTOS
9222 0U, // VUITOD
9223 0U, // VUITOH
9224 0U, // VUITOS
9225 74U, // VULTOD
9226 74U, // VULTOH
9227 74U, // VULTOS
9228 2U, // VUMMLA
9229 2U, // VUSDOTD
9230 520U, // VUSDOTDI
9231 2U, // VUSDOTQ
9232 520U, // VUSDOTQI
9233 2U, // VUSMMLA
9234 16384U, // VUZPd16
9235 16384U, // VUZPd8
9236 16384U, // VUZPq16
9237 16384U, // VUZPq32
9238 16384U, // VUZPq8
9239 16384U, // VZIPd16
9240 16384U, // VZIPd8
9241 16384U, // VZIPq16
9242 16384U, // VZIPq32
9243 16384U, // VZIPq8
9244 411776U, // sysLDMDA
9245 8212U, // sysLDMDA_UPD
9246 411776U, // sysLDMDB
9247 8212U, // sysLDMDB_UPD
9248 411776U, // sysLDMIA
9249 8212U, // sysLDMIA_UPD
9250 411776U, // sysLDMIB
9251 8212U, // sysLDMIB_UPD
9252 411776U, // sysSTMDA
9253 8212U, // sysSTMDA_UPD
9254 411776U, // sysSTMDB
9255 8212U, // sysSTMDB_UPD
9256 411776U, // sysSTMIA
9257 8212U, // sysSTMIA_UPD
9258 411776U, // sysSTMIB
9259 8212U, // sysSTMIB_UPD
9260 0U, // t2ADCri
9261 0U, // t2ADCrr
9262 16252928U, // t2ADCrs
9263 0U, // t2ADDri
9264 0U, // t2ADDri12
9265 0U, // t2ADDrr
9266 16252928U, // t2ADDrs
9267 0U, // t2ADDspImm
9268 0U, // t2ADDspImm12
9269 1280U, // t2ADR
9270 0U, // t2ANDri
9271 0U, // t2ANDrr
9272 16252928U, // t2ANDrs
9273 16777216U, // t2ASRri
9274 0U, // t2ASRrr
9275 0U, // t2AUT
9276 524672U, // t2AUTG
9277 2U, // t2B
9278 1408U, // t2BFC
9279 2098688U, // t2BFI
9280 8320U, // t2BFLi
9281 16384U, // t2BFLr
9282 8320U, // t2BFi
9283 17306624U, // t2BFic
9284 16384U, // t2BFr
9285 0U, // t2BICri
9286 0U, // t2BICrr
9287 16252928U, // t2BICrs
9288 0U, // t2BTI
9289 524672U, // t2BXAUT
9290 2U, // t2BXJ
9291 2U, // t2Bcc
9292 82704U, // t2CDP
9293 82704U, // t2CDP2
9294 0U, // t2CLREX
9295 0U, // t2CLRM
9296 16384U, // t2CLZ
9297 16384U, // t2CMNri
9298 16384U, // t2CMNzrr
9299 1024U, // t2CMNzrs
9300 16384U, // t2CMPri
9301 16384U, // t2CMPrr
9302 1024U, // t2CMPrs
9303 0U, // t2CPS1p
9304 2U, // t2CPS2p
9305 17920U, // t2CPS3p
9306 17920U, // t2CRC32B
9307 17920U, // t2CRC32CB
9308 17920U, // t2CRC32CH
9309 17920U, // t2CRC32CW
9310 17920U, // t2CRC32H
9311 17920U, // t2CRC32W
9312 17303040U, // t2CSEL
9313 17303040U, // t2CSINC
9314 17303040U, // t2CSINV
9315 17303040U, // t2CSNEG
9316 2U, // t2DBG
9317 0U, // t2DCPS1
9318 0U, // t2DCPS2
9319 0U, // t2DCPS3
9320 2U, // t2DLS
9321 0U, // t2DMB
9322 0U, // t2DSB
9323 0U, // t2EORri
9324 0U, // t2EORrr
9325 16252928U, // t2EORrs
9326 2U, // t2HINT
9327 0U, // t2HVC
9328 0U, // t2ISB
9329 0U, // t2IT
9330 0U, // t2Int_eh_sjlj_setjmp
9331 0U, // t2Int_eh_sjlj_setjmp_nofp
9332 128U, // t2LDA
9333 128U, // t2LDAB
9334 128U, // t2LDAEX
9335 128U, // t2LDAEXB
9336 11010048U, // t2LDAEXD
9337 128U, // t2LDAEXH
9338 128U, // t2LDAH
9339 2582U, // t2LDC2L_OFFSET
9340 4721302U, // t2LDC2L_OPTION
9341 5245590U, // t2LDC2L_POST
9342 2838U, // t2LDC2L_PRE
9343 2582U, // t2LDC2_OFFSET
9344 4721302U, // t2LDC2_OPTION
9345 5245590U, // t2LDC2_POST
9346 2838U, // t2LDC2_PRE
9347 2582U, // t2LDCL_OFFSET
9348 4721302U, // t2LDCL_OPTION
9349 5245590U, // t2LDCL_POST
9350 2838U, // t2LDCL_PRE
9351 2582U, // t2LDC_OFFSET
9352 4721302U, // t2LDC_OPTION
9353 5245590U, // t2LDC_POST
9354 2838U, // t2LDC_PRE
9355 18560U, // t2LDMDB
9356 532U, // t2LDMDB_UPD
9357 18560U, // t2LDMIA
9358 532U, // t2LDMIA_UPD
9359 4096U, // t2LDRBT
9360 133760U, // t2LDRB_POST
9361 4480U, // t2LDRB_PRE
9362 3200U, // t2LDRBi12
9363 4096U, // t2LDRBi8
9364 8448U, // t2LDRBpci
9365 8576U, // t2LDRBs
9366 543686656U, // t2LDRD_POST
9367 17825792U, // t2LDRD_PRE
9368 18350080U, // t2LDRDi8
9369 8704U, // t2LDREX
9370 128U, // t2LDREXB
9371 11010048U, // t2LDREXD
9372 128U, // t2LDREXH
9373 4096U, // t2LDRHT
9374 133760U, // t2LDRH_POST
9375 4480U, // t2LDRH_PRE
9376 3200U, // t2LDRHi12
9377 4096U, // t2LDRHi8
9378 8448U, // t2LDRHpci
9379 8576U, // t2LDRHs
9380 4096U, // t2LDRSBT
9381 133760U, // t2LDRSB_POST
9382 4480U, // t2LDRSB_PRE
9383 3200U, // t2LDRSBi12
9384 4096U, // t2LDRSBi8
9385 8448U, // t2LDRSBpci
9386 8576U, // t2LDRSBs
9387 4096U, // t2LDRSHT
9388 133760U, // t2LDRSH_POST
9389 4480U, // t2LDRSH_PRE
9390 3200U, // t2LDRSHi12
9391 4096U, // t2LDRSHi8
9392 8448U, // t2LDRSHpci
9393 8576U, // t2LDRSHs
9394 4096U, // t2LDRT
9395 133760U, // t2LDR_POST
9396 4480U, // t2LDR_PRE
9397 3200U, // t2LDRi12
9398 4096U, // t2LDRi8
9399 8448U, // t2LDRpci
9400 8576U, // t2LDRs
9401 0U, // t2LE
9402 0U, // t2LEUpdate
9403 0U, // t2LSLri
9404 0U, // t2LSLrr
9405 16777216U, // t2LSRri
9406 0U, // t2LSRrr
9407 103908112U, // t2MCR
9408 103908112U, // t2MCR2
9409 137462544U, // t2MCRR
9410 137462544U, // t2MCRR2
9411 33554432U, // t2MLA
9412 33554432U, // t2MLS
9413 17920U, // t2MOVTi16
9414 16384U, // t2MOVi
9415 16384U, // t2MOVi16
9416 16384U, // t2MOVr
9417 425984U, // t2MOVsra_glue
9418 425984U, // t2MOVsrl_glue
9419 115480U, // t2MRC
9420 115480U, // t2MRC2
9421 0U, // t2MRRC
9422 0U, // t2MRRC2
9423 26U, // t2MRS_AR
9424 8832U, // t2MRS_M
9425 3840U, // t2MRSbanked
9426 28U, // t2MRSsys_AR
9427 528U, // t2MSR_AR
9428 528U, // t2MSR_M
9429 0U, // t2MSRbanked
9430 0U, // t2MUL
9431 16384U, // t2MVNi
9432 16384U, // t2MVNr
9433 1024U, // t2MVNs
9434 0U, // t2ORNri
9435 0U, // t2ORNrr
9436 16252928U, // t2ORNrs
9437 0U, // t2ORRri
9438 0U, // t2ORRrr
9439 16252928U, // t2ORRrs
9440 0U, // t2PAC
9441 0U, // t2PACBTI
9442 524672U, // t2PACG
9443 201326592U, // t2PKHBT
9444 234881024U, // t2PKHTB
9445 0U, // t2PLDWi12
9446 1U, // t2PLDWi8
9447 1U, // t2PLDWs
9448 0U, // t2PLDi12
9449 1U, // t2PLDi8
9450 1U, // t2PLDpci
9451 1U, // t2PLDs
9452 0U, // t2PLIi12
9453 1U, // t2PLIi8
9454 1U, // t2PLIpci
9455 1U, // t2PLIs
9456 0U, // t2QADD
9457 0U, // t2QADD16
9458 0U, // t2QADD8
9459 0U, // t2QASX
9460 0U, // t2QDADD
9461 0U, // t2QDSUB
9462 0U, // t2QSAX
9463 0U, // t2QSUB
9464 0U, // t2QSUB16
9465 0U, // t2QSUB8
9466 16384U, // t2RBIT
9467 16384U, // t2REV
9468 16384U, // t2REV16
9469 16384U, // t2REVSH
9470 2U, // t2RFEDB
9471 4U, // t2RFEDBW
9472 2U, // t2RFEIA
9473 4U, // t2RFEIAW
9474 0U, // t2RORri
9475 0U, // t2RORrr
9476 16384U, // t2RRX
9477 0U, // t2RSBri
9478 0U, // t2RSBrr
9479 16252928U, // t2RSBrs
9480 0U, // t2SADD16
9481 0U, // t2SADD8
9482 0U, // t2SASX
9483 0U, // t2SB
9484 0U, // t2SBCri
9485 0U, // t2SBCrr
9486 16252928U, // t2SBCrs
9487 33554432U, // t2SBFX
9488 0U, // t2SDIV
9489 0U, // t2SEL
9490 0U, // t2SETPAN
9491 0U, // t2SG
9492 0U, // t2SHADD16
9493 0U, // t2SHADD8
9494 0U, // t2SHASX
9495 0U, // t2SHSAX
9496 0U, // t2SHSUB16
9497 0U, // t2SHSUB8
9498 2U, // t2SMC
9499 33554432U, // t2SMLABB
9500 33554432U, // t2SMLABT
9501 33554432U, // t2SMLAD
9502 33554432U, // t2SMLADX
9503 33554432U, // t2SMLAL
9504 33554432U, // t2SMLALBB
9505 33554432U, // t2SMLALBT
9506 33554432U, // t2SMLALD
9507 33554432U, // t2SMLALDX
9508 33554432U, // t2SMLALTB
9509 33554432U, // t2SMLALTT
9510 33554432U, // t2SMLATB
9511 33554432U, // t2SMLATT
9512 33554432U, // t2SMLAWB
9513 33554432U, // t2SMLAWT
9514 33554432U, // t2SMLSD
9515 33554432U, // t2SMLSDX
9516 33554432U, // t2SMLSLD
9517 33554432U, // t2SMLSLDX
9518 33554432U, // t2SMMLA
9519 33554432U, // t2SMMLAR
9520 33554432U, // t2SMMLS
9521 33554432U, // t2SMMLSR
9522 0U, // t2SMMUL
9523 0U, // t2SMMULR
9524 0U, // t2SMUAD
9525 0U, // t2SMUADX
9526 0U, // t2SMULBB
9527 0U, // t2SMULBT
9528 33554432U, // t2SMULL
9529 0U, // t2SMULTB
9530 0U, // t2SMULTT
9531 0U, // t2SMULWB
9532 0U, // t2SMULWT
9533 0U, // t2SMUSD
9534 0U, // t2SMUSDX
9535 0U, // t2SRSDB
9536 0U, // t2SRSDB_UPD
9537 0U, // t2SRSIA
9538 0U, // t2SRSIA_UPD
9539 218240U, // t2SSAT
9540 21632U, // t2SSAT16
9541 0U, // t2SSAX
9542 0U, // t2SSUB16
9543 0U, // t2SSUB8
9544 2582U, // t2STC2L_OFFSET
9545 4721302U, // t2STC2L_OPTION
9546 5245590U, // t2STC2L_POST
9547 2838U, // t2STC2L_PRE
9548 2582U, // t2STC2_OFFSET
9549 4721302U, // t2STC2_OPTION
9550 5245590U, // t2STC2_POST
9551 2838U, // t2STC2_PRE
9552 2582U, // t2STCL_OFFSET
9553 4721302U, // t2STCL_OPTION
9554 5245590U, // t2STCL_POST
9555 2838U, // t2STCL_PRE
9556 2582U, // t2STC_OFFSET
9557 4721302U, // t2STC_OPTION
9558 5245590U, // t2STC_POST
9559 2838U, // t2STC_PRE
9560 128U, // t2STL
9561 128U, // t2STLB
9562 11010048U, // t2STLEX
9563 11010048U, // t2STLEXB
9564 33554432U, // t2STLEXD
9565 11010048U, // t2STLEXH
9566 128U, // t2STLH
9567 18560U, // t2STMDB
9568 532U, // t2STMDB_UPD
9569 18560U, // t2STMIA
9570 532U, // t2STMIA_UPD
9571 4096U, // t2STRBT
9572 133760U, // t2STRB_POST
9573 4480U, // t2STRB_PRE
9574 3200U, // t2STRBi12
9575 4096U, // t2STRBi8
9576 8576U, // t2STRBs
9577 543688192U, // t2STRD_POST
9578 17827328U, // t2STRD_PRE
9579 18350080U, // t2STRDi8
9580 18874368U, // t2STREX
9581 11010048U, // t2STREXB
9582 33554432U, // t2STREXD
9583 11010048U, // t2STREXH
9584 4096U, // t2STRHT
9585 133760U, // t2STRH_POST
9586 4480U, // t2STRH_PRE
9587 3200U, // t2STRHi12
9588 4096U, // t2STRHi8
9589 8576U, // t2STRHs
9590 4096U, // t2STRT
9591 133760U, // t2STR_POST
9592 4480U, // t2STR_PRE
9593 3200U, // t2STRi12
9594 4096U, // t2STRi8
9595 8576U, // t2STRs
9596 0U, // t2SUBS_PC_LR
9597 0U, // t2SUBri
9598 0U, // t2SUBri12
9599 0U, // t2SUBrr
9600 16252928U, // t2SUBrs
9601 0U, // t2SUBspImm
9602 0U, // t2SUBspImm12
9603 268435456U, // t2SXTAB
9604 268435456U, // t2SXTAB16
9605 268435456U, // t2SXTAH
9606 229376U, // t2SXTB
9607 229376U, // t2SXTB16
9608 229376U, // t2SXTH
9609 1U, // t2TBB
9610 1U, // t2TBH
9611 16384U, // t2TEQri
9612 16384U, // t2TEQrr
9613 1024U, // t2TEQrs
9614 1U, // t2TSB
9615 16384U, // t2TSTri
9616 16384U, // t2TSTrr
9617 1024U, // t2TSTrs
9618 16384U, // t2TT
9619 16384U, // t2TTA
9620 16384U, // t2TTAT
9621 16384U, // t2TTT
9622 0U, // t2UADD16
9623 0U, // t2UADD8
9624 0U, // t2UASX
9625 33554432U, // t2UBFX
9626 0U, // t2UDF
9627 0U, // t2UDIV
9628 0U, // t2UHADD16
9629 0U, // t2UHADD8
9630 0U, // t2UHASX
9631 0U, // t2UHSAX
9632 0U, // t2UHSUB16
9633 0U, // t2UHSUB8
9634 33554432U, // t2UMAAL
9635 33554432U, // t2UMLAL
9636 33554432U, // t2UMULL
9637 0U, // t2UQADD16
9638 0U, // t2UQADD8
9639 0U, // t2UQASX
9640 0U, // t2UQSAX
9641 0U, // t2UQSUB16
9642 0U, // t2UQSUB8
9643 0U, // t2USAD8
9644 33554432U, // t2USADA8
9645 301989888U, // t2USAT
9646 0U, // t2USAT16
9647 0U, // t2USAX
9648 0U, // t2USUB16
9649 0U, // t2USUB8
9650 268435456U, // t2UXTAB
9651 268435456U, // t2UXTAB16
9652 268435456U, // t2UXTAH
9653 229376U, // t2UXTB
9654 229376U, // t2UXTB16
9655 229376U, // t2UXTH
9656 21504U, // t2WLS
9657 2U, // tADC
9658 17920U, // tADDhirr
9659 16768U, // tADDi3
9660 2U, // tADDi8
9661 0U, // tADDrSP
9662 19398656U, // tADDrSPi
9663 16768U, // tADDrr
9664 8960U, // tADDspi
9665 17920U, // tADDspr
9666 9088U, // tADR
9667 2U, // tAND
9668 9216U, // tASRri
9669 2U, // tASRrr
9670 2U, // tB
9671 2U, // tBIC
9672 0U, // tBKPT
9673 1U, // tBL
9674 2U, // tBLXNSr
9675 1U, // tBLXi
9676 2U, // tBLXr
9677 2U, // tBX
9678 2U, // tBXNS
9679 2U, // tBcc
9680 2U, // tCBNZ
9681 2U, // tCBZ
9682 16384U, // tCMNz
9683 16384U, // tCMPhir
9684 16384U, // tCMPi8
9685 16384U, // tCMPr
9686 2U, // tCPS
9687 2U, // tEOR
9688 2U, // tHINT
9689 0U, // tHLT
9690 0U, // tInt_WIN_eh_sjlj_longjmp
9691 0U, // tInt_eh_sjlj_longjmp
9692 0U, // tInt_eh_sjlj_setjmp
9693 18560U, // tLDMIA
9694 9344U, // tLDRBi
9695 9472U, // tLDRBr
9696 9600U, // tLDRHi
9697 9472U, // tLDRHr
9698 9472U, // tLDRSB
9699 9472U, // tLDRSH
9700 9728U, // tLDRi
9701 8448U, // tLDRpci
9702 9472U, // tLDRr
9703 9856U, // tLDRspi
9704 16768U, // tLSLri
9705 2U, // tLSLrr
9706 9216U, // tLSRri
9707 2U, // tLSRrr
9708 2U, // tMOVSr
9709 0U, // tMOVi8
9710 16384U, // tMOVr
9711 16768U, // tMUL
9712 0U, // tMVN
9713 2U, // tORR
9714 0U, // tPICADD
9715 0U, // tPOP
9716 0U, // tPUSH
9717 16384U, // tREV
9718 16384U, // tREV16
9719 16384U, // tREVSH
9720 2U, // tROR
9721 0U, // tRSB
9722 2U, // tSBC
9723 0U, // tSETEND
9724 532U, // tSTMIA_UPD
9725 9344U, // tSTRBi
9726 9472U, // tSTRBr
9727 9600U, // tSTRHi
9728 9472U, // tSTRHr
9729 9728U, // tSTRi
9730 9472U, // tSTRr
9731 9856U, // tSTRspi
9732 16768U, // tSUBi3
9733 2U, // tSUBi8
9734 16768U, // tSUBrr
9735 8960U, // tSUBspi
9736 2U, // tSVC
9737 16384U, // tSXTB
9738 16384U, // tSXTH
9739 0U, // tTRAP
9740 16384U, // tTST
9741 0U, // tUDF
9742 16384U, // tUXTB
9743 16384U, // tUXTH
9744 0U, // t__brkdiv0
9745 };
9746
9747 // Emit the opcode for the instruction.
9748 uint64_t Bits = 0;
9749 Bits |= (uint64_t)OpInfo0[MI->getOpcode()] << 0;
9750 Bits |= (uint64_t)OpInfo1[MI->getOpcode()] << 32;
9751 if (Bits == 0)
9752 return {nullptr, Bits};
9753 return {AsmStrs+(Bits & 8191)-1, Bits};
9754
9755}
9756/// printInstruction - This method is automatically generated by tablegen
9757/// from the instruction set description.
9758LLVM_NO_PROFILE_INSTRUMENT_FUNCTION
9759void ARMInstPrinter::printInstruction(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &O) {
9760 O << "\t";
9761
9762 auto MnemonicInfo = getMnemonic(MI);
9763
9764 O << MnemonicInfo.first;
9765
9766 uint64_t Bits = MnemonicInfo.second;
9767 assert(Bits != 0 && "Cannot print this instruction.");
9768
9769 // Fragment 0 encoded into 6 bits for 43 unique commands.
9770 switch ((Bits >> 13) & 63) {
9771 default: llvm_unreachable("Invalid command number.");
9772 case 0:
9773 // DBG_VALUE, DBG_VALUE_LIST, DBG_INSTR_REF, DBG_PHI, DBG_LABEL, BUNDLE, ...
9774 return;
9775 break;
9776 case 1:
9777 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCri, ADCrr, ADDri, A...
9778 printSBitModifierOperand(MI, OpNum: 5, STI, O);
9779 printPredicateOperand(MI, OpNum: 3, STI, O);
9780 break;
9781 case 2:
9782 // ITasm, t2IT
9783 printThumbITMask(MI, OpNum: 1, STI, O);
9784 break;
9785 case 3:
9786 // LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRB...
9787 printPredicateOperand(MI, OpNum: 2, STI, O);
9788 break;
9789 case 4:
9790 // RRXi, MOVi, MOVr, MOVr_TC, MVNi, MVNr, t2MOVi, t2MOVr, t2MVNi, t2MVNr,...
9791 printSBitModifierOperand(MI, OpNum: 4, STI, O);
9792 printPredicateOperand(MI, OpNum: 2, STI, O);
9793 break;
9794 case 5:
9795 // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
9796 printPredicateOperand(MI, OpNum: 4, STI, O);
9797 break;
9798 case 6:
9799 // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
9800 printPredicateOperand(MI, OpNum: 5, STI, O);
9801 break;
9802 case 7:
9803 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
9804 printPredicateOperand(MI, OpNum: 3, STI, O);
9805 break;
9806 case 8:
9807 // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, MLA, MOVsr, MVNsr, ORRrsi, RSB...
9808 printSBitModifierOperand(MI, OpNum: 6, STI, O);
9809 printPredicateOperand(MI, OpNum: 4, STI, O);
9810 break;
9811 case 9:
9812 // ADCrsr, ADDrsr, ANDrsr, BICrsr, EORrsr, ORRrsr, RSBrsr, RSCrsr, SBCrsr...
9813 printSBitModifierOperand(MI, OpNum: 7, STI, O);
9814 printPredicateOperand(MI, OpNum: 5, STI, O);
9815 O << "\t";
9816 printOperand(MI, OpNo: 0, STI, O);
9817 O << ", ";
9818 printOperand(MI, OpNo: 1, STI, O);
9819 O << ", ";
9820 printSORegRegOperand(MI, OpNum: 2, STI, O);
9821 return;
9822 break;
9823 case 10:
9824 // AESD, AESE, AESIMC, AESMC, BKPT, BLX, BX, CPS1p, CRC32B, CRC32CB, CRC3...
9825 printOperand(MI, OpNo: 0, STI, O);
9826 break;
9827 case 11:
9828 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MV...
9829 printOperand(MI, OpNo: 1, STI, O);
9830 O << ", ";
9831 break;
9832 case 12:
9833 // BL, BLXi, t2BFic, t2LE
9834 printOperand(MI, Address, OpNum: 0, STI, O);
9835 break;
9836 case 13:
9837 // BLX_pred, BL_pred, BXJ, BX_pred, Bcc, DBG, FLDMXIA, FSTMXIA, HINT, LDM...
9838 printPredicateOperand(MI, OpNum: 1, STI, O);
9839 break;
9840 case 14:
9841 // BX_RET, ERET, FMSTAT, MOVPCLR, MVE_LCTP, VSCCLRMD, VSCCLRMS, t2AUTG, t...
9842 printPredicateOperand(MI, OpNum: 0, STI, O);
9843 break;
9844 case 15:
9845 // CDE_CX1, CDE_CX1D, CDE_CX2, CDE_CX2D, CDE_CX3, CDE_CX3D, CDE_VCX1A_fpd...
9846 printPImmediate(MI, OpNum: 1, STI, O);
9847 O << ", ";
9848 break;
9849 case 16:
9850 // CDE_CX3A, CDE_CX3DA, CDP, LDRD_POST, LDRD_PRE, MCR, MRC, MVE_SQRSHRL, ...
9851 printPredicateOperand(MI, OpNum: 6, STI, O);
9852 break;
9853 case 17:
9854 // CDE_VCX1A_vec, CDE_VCX2_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, ...
9855 printVPTPredicateOperand(MI, OpNum: 4, STI, O);
9856 break;
9857 case 18:
9858 // CDE_VCX1_vec, MVE_VABDf16, MVE_VABDf32, MVE_VABDs16, MVE_VABDs32, MVE_...
9859 printVPTPredicateOperand(MI, OpNum: 3, STI, O);
9860 break;
9861 case 19:
9862 // CDE_VCX2A_vec, CDE_VCX3_vec, MVE_VADC, MVE_VADDLVs32acc, MVE_VADDLVu32...
9863 printVPTPredicateOperand(MI, OpNum: 5, STI, O);
9864 break;
9865 case 20:
9866 // CDE_VCX3A_vec, MVE_VMLALDAVas16, MVE_VMLALDAVas32, MVE_VMLALDAVau16, M...
9867 printVPTPredicateOperand(MI, OpNum: 6, STI, O);
9868 break;
9869 case 21:
9870 // CDP2, LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, ...
9871 printPImmediate(MI, OpNum: 0, STI, O);
9872 O << ", ";
9873 break;
9874 case 22:
9875 // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
9876 printCPSIMod(MI, OpNum: 0, STI, O);
9877 break;
9878 case 23:
9879 // DMB, DSB
9880 printMemBOption(MI, OpNum: 0, STI, O);
9881 return;
9882 break;
9883 case 24:
9884 // ISB
9885 printInstSyncBOption(MI, OpNum: 0, STI, O);
9886 return;
9887 break;
9888 case 25:
9889 // MRRC2
9890 printPImmediate(MI, OpNum: 2, STI, O);
9891 O << ", ";
9892 printOperand(MI, OpNo: 3, STI, O);
9893 O << ", ";
9894 printOperand(MI, OpNo: 0, STI, O);
9895 O << ", ";
9896 printOperand(MI, OpNo: 1, STI, O);
9897 O << ", ";
9898 printCImmediate(MI, OpNum: 4, STI, O);
9899 return;
9900 break;
9901 case 26:
9902 // MVE_VABSf16, MVE_VABSf32, MVE_VABSs16, MVE_VABSs32, MVE_VABSs8, MVE_VA...
9903 printVPTPredicateOperand(MI, OpNum: 2, STI, O);
9904 break;
9905 case 27:
9906 // MVE_VLD20_16, MVE_VLD20_16_wb, MVE_VLD20_32, MVE_VLD20_32_wb, MVE_VLD2...
9907 printMVEVectorList<2>(MI, OpNum: 0, STI, O);
9908 O << ", ";
9909 break;
9910 case 28:
9911 // MVE_VLD40_16, MVE_VLD40_16_wb, MVE_VLD40_32, MVE_VLD40_32_wb, MVE_VLD4...
9912 printMVEVectorList<4>(MI, OpNum: 0, STI, O);
9913 O << ", ";
9914 break;
9915 case 29:
9916 // MVE_VPST, MVE_VPTv16i8, MVE_VPTv16i8r, MVE_VPTv16s8, MVE_VPTv16s8r, MV...
9917 printVPTMask(MI, OpNum: 0, STI, O);
9918 break;
9919 case 30:
9920 // MVE_VST20_16_wb, MVE_VST20_32_wb, MVE_VST20_8_wb, MVE_VST21_16_wb, MVE...
9921 printMVEVectorList<2>(MI, OpNum: 1, STI, O);
9922 O << ", ";
9923 printAddrMode7Operand(MI, OpNum: 2, STI, O);
9924 O << '!';
9925 return;
9926 break;
9927 case 31:
9928 // MVE_VST40_16_wb, MVE_VST40_32_wb, MVE_VST40_8_wb, MVE_VST41_16_wb, MVE...
9929 printMVEVectorList<4>(MI, OpNum: 1, STI, O);
9930 O << ", ";
9931 printAddrMode7Operand(MI, OpNum: 2, STI, O);
9932 O << '!';
9933 return;
9934 break;
9935 case 32:
9936 // PLDWi12, PLDi12, PLIi12
9937 printAddrModeImm12Operand<false>(MI, OpNum: 0, STI, O);
9938 return;
9939 break;
9940 case 33:
9941 // PLDWrs, PLDrs, PLIrs
9942 printAddrMode2Operand(MI, OpNum: 0, STI, O);
9943 return;
9944 break;
9945 case 34:
9946 // SETEND, tSETEND
9947 printSetendOperand(MI, OpNum: 0, STI, O);
9948 return;
9949 break;
9950 case 35:
9951 // SMLAL, UMLAL
9952 printSBitModifierOperand(MI, OpNum: 8, STI, O);
9953 printPredicateOperand(MI, OpNum: 6, STI, O);
9954 O << "\t";
9955 printOperand(MI, OpNo: 0, STI, O);
9956 O << ", ";
9957 printOperand(MI, OpNo: 1, STI, O);
9958 O << ", ";
9959 printOperand(MI, OpNo: 2, STI, O);
9960 O << ", ";
9961 printOperand(MI, OpNo: 3, STI, O);
9962 return;
9963 break;
9964 case 36:
9965 // TSB
9966 printTraceSyncBOption(MI, OpNum: 0, STI, O);
9967 return;
9968 break;
9969 case 37:
9970 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
9971 printPredicateOperand(MI, OpNum: 7, STI, O);
9972 break;
9973 case 38:
9974 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
9975 printPredicateOperand(MI, OpNum: 9, STI, O);
9976 break;
9977 case 39:
9978 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
9979 printPredicateOperand(MI, OpNum: 11, STI, O);
9980 break;
9981 case 40:
9982 // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
9983 printPredicateOperand(MI, OpNum: 8, STI, O);
9984 break;
9985 case 41:
9986 // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
9987 printPredicateOperand(MI, OpNum: 13, STI, O);
9988 break;
9989 case 42:
9990 // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
9991 printSBitModifierOperand(MI, OpNum: 1, STI, O);
9992 break;
9993 }
9994
9995
9996 // Fragment 1 encoded into 7 bits for 89 unique commands.
9997 switch ((Bits >> 19) & 127) {
9998 default: llvm_unreachable("Invalid command number.");
9999 case 0:
10000 // ASRi, ASRr, ITasm, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHT...
10001 O << ' ';
10002 break;
10003 case 1:
10004 // VLD1LNdAsm_16, VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_register_Asm_16, VLD2...
10005 O << ".16\t";
10006 break;
10007 case 2:
10008 // VLD1LNdAsm_32, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_register_Asm_32, VLD2...
10009 O << ".32\t";
10010 break;
10011 case 3:
10012 // VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_8, VLD1LNdWB_register_Asm_8, VLD2LNd...
10013 O << ".8\t";
10014 break;
10015 case 4:
10016 // t2LDRB_OFFSET_imm, t2LDRB_POST_imm, t2LDRB_PRE_imm, t2LDRH_OFFSET_imm,...
10017 O << ".w ";
10018 printOperand(MI, OpNo: 0, STI, O);
10019 O << ", ";
10020 break;
10021 case 5:
10022 // ADCri, ADCrr, ADCrsi, ADDri, ADDrr, ADDrsi, ADR, ANDri, ANDrr, ANDrsi,...
10023 O << "\t";
10024 break;
10025 case 6:
10026 // AESD, AESE, AESIMC, AESMC, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, ...
10027 O << ", ";
10028 break;
10029 case 7:
10030 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MR...
10031 printOperand(MI, OpNo: 2, STI, O);
10032 O << ", ";
10033 break;
10034 case 8:
10035 // BF16_VCVT, BF16_VCVTB, BF16_VCVTT
10036 O << ".bf16.f32\t";
10037 printOperand(MI, OpNo: 0, STI, O);
10038 O << ", ";
10039 break;
10040 case 9:
10041 // BKPT, BL, BLX, BLXi, BX, CPS1p, ERET, HLT, HVC, RFEDA, RFEDB, RFEIA, R...
10042 return;
10043 break;
10044 case 10:
10045 // BX_RET
10046 O << "\tlr";
10047 return;
10048 break;
10049 case 11:
10050 // CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX1A_fpdp, CDE_VCX1A_fpsp, CDE_VCX1_fp...
10051 printOperand(MI, OpNo: 0, STI, O);
10052 O << ", ";
10053 break;
10054 case 12:
10055 // CDE_CX1D, CDE_CX2D, CDE_CX3D
10056 printGPRPairOperand(MI, OpNum: 0, STI, O);
10057 O << ", ";
10058 printOperand(MI, OpNo: 2, STI, O);
10059 break;
10060 case 13:
10061 // CDP2, MCR2, MCRR2
10062 printOperand(MI, OpNo: 1, STI, O);
10063 O << ", ";
10064 break;
10065 case 14:
10066 // FCONSTD, VABSD, VADDD, VCMPD, VCMPED, VCMPEZD, VCMPZD, VDIVD, VFMAD, V...
10067 O << ".f64\t";
10068 printOperand(MI, OpNo: 0, STI, O);
10069 break;
10070 case 15:
10071 // FCONSTH, MVE_VABDf16, MVE_VABSf16, MVE_VADD_qr_f16, MVE_VADDf16, MVE_V...
10072 O << ".f16\t";
10073 break;
10074 case 16:
10075 // FCONSTS, MVE_VABDf32, MVE_VABSf32, MVE_VADD_qr_f32, MVE_VADDf32, MVE_V...
10076 O << ".f32\t";
10077 break;
10078 case 17:
10079 // FMSTAT
10080 O << "\tAPSR_nzcv, fpscr";
10081 return;
10082 break;
10083 case 18:
10084 // LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, LDC2_O...
10085 printCImmediate(MI, OpNum: 1, STI, O);
10086 O << ", ";
10087 break;
10088 case 19:
10089 // MOVPCLR
10090 O << "\tpc, lr";
10091 return;
10092 break;
10093 case 20:
10094 // MVE_LETP, t2LEUpdate
10095 printOperand(MI, Address, OpNum: 2, STI, O);
10096 return;
10097 break;
10098 case 21:
10099 // MVE_VABAVs16, MVE_VABDs16, MVE_VABSs16, MVE_VADDVs16acc, MVE_VADDVs16n...
10100 O << ".s16\t";
10101 break;
10102 case 22:
10103 // MVE_VABAVs32, MVE_VABDs32, MVE_VABSs32, MVE_VADDLVs32acc, MVE_VADDLVs3...
10104 O << ".s32\t";
10105 break;
10106 case 23:
10107 // MVE_VABAVs8, MVE_VABDs8, MVE_VABSs8, MVE_VADDVs8acc, MVE_VADDVs8no_acc...
10108 O << ".s8\t";
10109 break;
10110 case 24:
10111 // MVE_VABAVu16, MVE_VABDu16, MVE_VADDVu16acc, MVE_VADDVu16no_acc, MVE_VC...
10112 O << ".u16\t";
10113 break;
10114 case 25:
10115 // MVE_VABAVu32, MVE_VABDu32, MVE_VADDLVu32acc, MVE_VADDLVu32no_acc, MVE_...
10116 O << ".u32\t";
10117 break;
10118 case 26:
10119 // MVE_VABAVu8, MVE_VABDu8, MVE_VADDVu8acc, MVE_VADDVu8no_acc, MVE_VCMPu8...
10120 O << ".u8\t";
10121 break;
10122 case 27:
10123 // MVE_VADC, MVE_VADCI, MVE_VADD_qr_i32, MVE_VADDi32, MVE_VBICimmi32, MVE...
10124 O << ".i32\t";
10125 break;
10126 case 28:
10127 // MVE_VADD_qr_i16, MVE_VADDi16, MVE_VBICimmi16, MVE_VCADDi16, MVE_VCLZs1...
10128 O << ".i16\t";
10129 break;
10130 case 29:
10131 // MVE_VADD_qr_i8, MVE_VADDi8, MVE_VCADDi8, MVE_VCLZs8, MVE_VCMPi8, MVE_V...
10132 O << ".i8\t";
10133 break;
10134 case 30:
10135 // MVE_VCTP64, MVE_VSTRD64_qi, MVE_VSTRD64_qi_pre, MVE_VSTRD64_rq, MVE_VS...
10136 O << ".64\t";
10137 break;
10138 case 31:
10139 // MVE_VCVTf16f32bh, MVE_VCVTf16f32th, VCVTBSH, VCVTTSH, VCVTf2h
10140 O << ".f16.f32\t";
10141 printOperand(MI, OpNo: 0, STI, O);
10142 O << ", ";
10143 break;
10144 case 32:
10145 // MVE_VCVTf16s16_fix, MVE_VCVTf16s16n, VCVTs2hd, VCVTs2hq, VCVTxs2hd, VC...
10146 O << ".f16.s16\t";
10147 printOperand(MI, OpNo: 0, STI, O);
10148 O << ", ";
10149 printOperand(MI, OpNo: 1, STI, O);
10150 break;
10151 case 33:
10152 // MVE_VCVTf16u16_fix, MVE_VCVTf16u16n, VCVTu2hd, VCVTu2hq, VCVTxu2hd, VC...
10153 O << ".f16.u16\t";
10154 printOperand(MI, OpNo: 0, STI, O);
10155 O << ", ";
10156 printOperand(MI, OpNo: 1, STI, O);
10157 break;
10158 case 34:
10159 // MVE_VCVTf32f16bh, MVE_VCVTf32f16th, VCVTBHS, VCVTTHS, VCVTh2f
10160 O << ".f32.f16\t";
10161 printOperand(MI, OpNo: 0, STI, O);
10162 O << ", ";
10163 printOperand(MI, OpNo: 1, STI, O);
10164 return;
10165 break;
10166 case 35:
10167 // MVE_VCVTf32s32_fix, MVE_VCVTf32s32n, VCVTs2fd, VCVTs2fq, VCVTxs2fd, VC...
10168 O << ".f32.s32\t";
10169 printOperand(MI, OpNo: 0, STI, O);
10170 O << ", ";
10171 printOperand(MI, OpNo: 1, STI, O);
10172 break;
10173 case 36:
10174 // MVE_VCVTf32u32_fix, MVE_VCVTf32u32n, VCVTu2fd, VCVTu2fq, VCVTxu2fd, VC...
10175 O << ".f32.u32\t";
10176 printOperand(MI, OpNo: 0, STI, O);
10177 O << ", ";
10178 printOperand(MI, OpNo: 1, STI, O);
10179 break;
10180 case 37:
10181 // MVE_VCVTs16f16_fix, MVE_VCVTs16f16a, MVE_VCVTs16f16m, MVE_VCVTs16f16n,...
10182 O << ".s16.f16\t";
10183 printOperand(MI, OpNo: 0, STI, O);
10184 O << ", ";
10185 printOperand(MI, OpNo: 1, STI, O);
10186 break;
10187 case 38:
10188 // MVE_VCVTs32f32_fix, MVE_VCVTs32f32a, MVE_VCVTs32f32m, MVE_VCVTs32f32n,...
10189 O << ".s32.f32\t";
10190 printOperand(MI, OpNo: 0, STI, O);
10191 O << ", ";
10192 printOperand(MI, OpNo: 1, STI, O);
10193 break;
10194 case 39:
10195 // MVE_VCVTu16f16_fix, MVE_VCVTu16f16a, MVE_VCVTu16f16m, MVE_VCVTu16f16n,...
10196 O << ".u16.f16\t";
10197 printOperand(MI, OpNo: 0, STI, O);
10198 O << ", ";
10199 printOperand(MI, OpNo: 1, STI, O);
10200 break;
10201 case 40:
10202 // MVE_VCVTu32f32_fix, MVE_VCVTu32f32a, MVE_VCVTu32f32m, MVE_VCVTu32f32n,...
10203 O << ".u32.f32\t";
10204 printOperand(MI, OpNo: 0, STI, O);
10205 O << ", ";
10206 printOperand(MI, OpNo: 1, STI, O);
10207 break;
10208 case 41:
10209 // MVE_VLD20_16, MVE_VLD20_32, MVE_VLD20_8, MVE_VLD21_16, MVE_VLD21_32, M...
10210 printAddrMode7Operand(MI, OpNum: 2, STI, O);
10211 return;
10212 break;
10213 case 42:
10214 // MVE_VLD20_16_wb, MVE_VLD20_32_wb, MVE_VLD20_8_wb, MVE_VLD21_16_wb, MVE...
10215 printAddrMode7Operand(MI, OpNum: 3, STI, O);
10216 O << '!';
10217 return;
10218 break;
10219 case 43:
10220 // MVE_VLDRDU64_qi, MVE_VLDRDU64_qi_pre, MVE_VLDRDU64_rq, MVE_VLDRDU64_rq...
10221 O << ".u64\t";
10222 break;
10223 case 44:
10224 // MVE_VMOVimmi64, VADDHNv2i32, VADDv1i64, VADDv2i64, VMOVNv2i32, VMOVv1i...
10225 O << ".i64\t";
10226 printOperand(MI, OpNo: 0, STI, O);
10227 O << ", ";
10228 break;
10229 case 45:
10230 // MVE_VMULLBp16, MVE_VMULLTp16
10231 O << ".p16\t";
10232 printOperand(MI, OpNo: 0, STI, O);
10233 O << ", ";
10234 printOperand(MI, OpNo: 1, STI, O);
10235 O << ", ";
10236 printOperand(MI, OpNo: 2, STI, O);
10237 return;
10238 break;
10239 case 46:
10240 // MVE_VMULLBp8, MVE_VMULLTp8, VMULLp8, VMULpd, VMULpq
10241 O << ".p8\t";
10242 printOperand(MI, OpNo: 0, STI, O);
10243 O << ", ";
10244 printOperand(MI, OpNo: 1, STI, O);
10245 O << ", ";
10246 printOperand(MI, OpNo: 2, STI, O);
10247 return;
10248 break;
10249 case 47:
10250 // MVE_VST20_16, MVE_VST20_32, MVE_VST20_8, MVE_VST21_16, MVE_VST21_32, M...
10251 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10252 return;
10253 break;
10254 case 48:
10255 // RFEDA_UPD, RFEDB_UPD, RFEIA_UPD, RFEIB_UPD
10256 O << '!';
10257 return;
10258 break;
10259 case 49:
10260 // VCVTBDH, VCVTTDH
10261 O << ".f16.f64\t";
10262 printOperand(MI, OpNo: 0, STI, O);
10263 O << ", ";
10264 printOperand(MI, OpNo: 2, STI, O);
10265 return;
10266 break;
10267 case 50:
10268 // VCVTBHD, VCVTTHD
10269 O << ".f64.f16\t";
10270 printOperand(MI, OpNo: 0, STI, O);
10271 O << ", ";
10272 printOperand(MI, OpNo: 1, STI, O);
10273 return;
10274 break;
10275 case 51:
10276 // VCVTDS
10277 O << ".f64.f32\t";
10278 printOperand(MI, OpNo: 0, STI, O);
10279 O << ", ";
10280 printOperand(MI, OpNo: 1, STI, O);
10281 return;
10282 break;
10283 case 52:
10284 // VCVTSD
10285 O << ".f32.f64\t";
10286 printOperand(MI, OpNo: 0, STI, O);
10287 O << ", ";
10288 printOperand(MI, OpNo: 1, STI, O);
10289 return;
10290 break;
10291 case 53:
10292 // VJCVT, VTOSIRD, VTOSIZD, VTOSLD
10293 O << ".s32.f64\t";
10294 printOperand(MI, OpNo: 0, STI, O);
10295 O << ", ";
10296 printOperand(MI, OpNo: 1, STI, O);
10297 break;
10298 case 54:
10299 // VLD1LNd16, VLD1LNd16_UPD, VLD2LNd16, VLD2LNd16_UPD, VLD2LNq16, VLD2LNq...
10300 O << ".16\t{";
10301 break;
10302 case 55:
10303 // VLD1LNd32, VLD1LNd32_UPD, VLD2LNd32, VLD2LNd32_UPD, VLD2LNq32, VLD2LNq...
10304 O << ".32\t{";
10305 break;
10306 case 56:
10307 // VLD1LNd8, VLD1LNd8_UPD, VLD2LNd8, VLD2LNd8_UPD, VLD3DUPd8, VLD3DUPd8_U...
10308 O << ".8\t{";
10309 break;
10310 case 57:
10311 // VLDR_FPCXTNS_off, VLDR_FPCXTNS_post, VLDR_FPCXTNS_pre, VMSR_FPCXTNS, V...
10312 O << "\tfpcxtns, ";
10313 break;
10314 case 58:
10315 // VLDR_FPCXTS_off, VLDR_FPCXTS_post, VLDR_FPCXTS_pre, VMSR_FPCXTS, VSTR_...
10316 O << "\tfpcxts, ";
10317 break;
10318 case 59:
10319 // VLDR_FPSCR_NZCVQC_off, VLDR_FPSCR_NZCVQC_post, VLDR_FPSCR_NZCVQC_pre, ...
10320 O << "\tfpscr_nzcvqc, ";
10321 break;
10322 case 60:
10323 // VLDR_FPSCR_off, VLDR_FPSCR_post, VLDR_FPSCR_pre, VMSR, VSTR_FPSCR_off,...
10324 O << "\tfpscr, ";
10325 break;
10326 case 61:
10327 // VLDR_P0_off, VLDR_P0_post, VLDR_P0_pre, VMSR_P0, VSTR_P0_off, VSTR_P0_...
10328 O << "\tp0, ";
10329 break;
10330 case 62:
10331 // VLDR_VPR_off, VLDR_VPR_post, VLDR_VPR_pre, VMSR_VPR, VSTR_VPR_off, VST...
10332 O << "\tvpr, ";
10333 break;
10334 case 63:
10335 // VMSR_FPEXC
10336 O << "\tfpexc, ";
10337 printOperand(MI, OpNo: 0, STI, O);
10338 return;
10339 break;
10340 case 64:
10341 // VMSR_FPINST
10342 O << "\tfpinst, ";
10343 printOperand(MI, OpNo: 0, STI, O);
10344 return;
10345 break;
10346 case 65:
10347 // VMSR_FPINST2
10348 O << "\tfpinst2, ";
10349 printOperand(MI, OpNo: 0, STI, O);
10350 return;
10351 break;
10352 case 66:
10353 // VMSR_FPSID
10354 O << "\tfpsid, ";
10355 printOperand(MI, OpNo: 0, STI, O);
10356 return;
10357 break;
10358 case 67:
10359 // VQADDsv1i64, VQADDsv2i64, VQMOVNsuv2i32, VQMOVNsv2i32, VQRSHLsv1i64, V...
10360 O << ".s64\t";
10361 printOperand(MI, OpNo: 0, STI, O);
10362 O << ", ";
10363 break;
10364 case 68:
10365 // VSHTOD
10366 O << ".f64.s16\t";
10367 printOperand(MI, OpNo: 0, STI, O);
10368 O << ", ";
10369 printOperand(MI, OpNo: 1, STI, O);
10370 O << ", ";
10371 printFBits16(MI, OpNum: 2, STI, O);
10372 return;
10373 break;
10374 case 69:
10375 // VSHTOS
10376 O << ".f32.s16\t";
10377 printOperand(MI, OpNo: 0, STI, O);
10378 O << ", ";
10379 printOperand(MI, OpNo: 1, STI, O);
10380 O << ", ";
10381 printFBits16(MI, OpNum: 2, STI, O);
10382 return;
10383 break;
10384 case 70:
10385 // VSITOD, VSLTOD
10386 O << ".f64.s32\t";
10387 printOperand(MI, OpNo: 0, STI, O);
10388 O << ", ";
10389 printOperand(MI, OpNo: 1, STI, O);
10390 break;
10391 case 71:
10392 // VSITOH, VSLTOH
10393 O << ".f16.s32\t";
10394 printOperand(MI, OpNo: 0, STI, O);
10395 O << ", ";
10396 printOperand(MI, OpNo: 1, STI, O);
10397 break;
10398 case 72:
10399 // VTOSHD
10400 O << ".s16.f64\t";
10401 printOperand(MI, OpNo: 0, STI, O);
10402 O << ", ";
10403 printOperand(MI, OpNo: 1, STI, O);
10404 O << ", ";
10405 printFBits16(MI, OpNum: 2, STI, O);
10406 return;
10407 break;
10408 case 73:
10409 // VTOSHS
10410 O << ".s16.f32\t";
10411 printOperand(MI, OpNo: 0, STI, O);
10412 O << ", ";
10413 printOperand(MI, OpNo: 1, STI, O);
10414 O << ", ";
10415 printFBits16(MI, OpNum: 2, STI, O);
10416 return;
10417 break;
10418 case 74:
10419 // VTOSIRH, VTOSIZH, VTOSLH
10420 O << ".s32.f16\t";
10421 printOperand(MI, OpNo: 0, STI, O);
10422 O << ", ";
10423 printOperand(MI, OpNo: 1, STI, O);
10424 break;
10425 case 75:
10426 // VTOUHD
10427 O << ".u16.f64\t";
10428 printOperand(MI, OpNo: 0, STI, O);
10429 O << ", ";
10430 printOperand(MI, OpNo: 1, STI, O);
10431 O << ", ";
10432 printFBits16(MI, OpNum: 2, STI, O);
10433 return;
10434 break;
10435 case 76:
10436 // VTOUHS
10437 O << ".u16.f32\t";
10438 printOperand(MI, OpNo: 0, STI, O);
10439 O << ", ";
10440 printOperand(MI, OpNo: 1, STI, O);
10441 O << ", ";
10442 printFBits16(MI, OpNum: 2, STI, O);
10443 return;
10444 break;
10445 case 77:
10446 // VTOUIRD, VTOUIZD, VTOULD
10447 O << ".u32.f64\t";
10448 printOperand(MI, OpNo: 0, STI, O);
10449 O << ", ";
10450 printOperand(MI, OpNo: 1, STI, O);
10451 break;
10452 case 78:
10453 // VTOUIRH, VTOUIZH, VTOULH
10454 O << ".u32.f16\t";
10455 printOperand(MI, OpNo: 0, STI, O);
10456 O << ", ";
10457 printOperand(MI, OpNo: 1, STI, O);
10458 break;
10459 case 79:
10460 // VUHTOD
10461 O << ".f64.u16\t";
10462 printOperand(MI, OpNo: 0, STI, O);
10463 O << ", ";
10464 printOperand(MI, OpNo: 1, STI, O);
10465 O << ", ";
10466 printFBits16(MI, OpNum: 2, STI, O);
10467 return;
10468 break;
10469 case 80:
10470 // VUHTOS
10471 O << ".f32.u16\t";
10472 printOperand(MI, OpNo: 0, STI, O);
10473 O << ", ";
10474 printOperand(MI, OpNo: 1, STI, O);
10475 O << ", ";
10476 printFBits16(MI, OpNum: 2, STI, O);
10477 return;
10478 break;
10479 case 81:
10480 // VUITOD, VULTOD
10481 O << ".f64.u32\t";
10482 printOperand(MI, OpNo: 0, STI, O);
10483 O << ", ";
10484 printOperand(MI, OpNo: 1, STI, O);
10485 break;
10486 case 82:
10487 // VUITOH, VULTOH
10488 O << ".f16.u32\t";
10489 printOperand(MI, OpNo: 0, STI, O);
10490 O << ", ";
10491 printOperand(MI, OpNo: 1, STI, O);
10492 break;
10493 case 83:
10494 // t2ADCrr, t2ADCrs, t2ADDri, t2ADDrr, t2ADDrs, t2ADDspImm, t2ADR, t2ANDr...
10495 O << ".w\t";
10496 break;
10497 case 84:
10498 // t2SRSDB, t2SRSIA
10499 O << "\tsp, ";
10500 printOperand(MI, OpNo: 0, STI, O);
10501 return;
10502 break;
10503 case 85:
10504 // t2SRSDB_UPD, t2SRSIA_UPD
10505 O << "\tsp!, ";
10506 printOperand(MI, OpNo: 0, STI, O);
10507 return;
10508 break;
10509 case 86:
10510 // t2SUBS_PC_LR
10511 O << "\tpc, lr, ";
10512 printOperand(MI, OpNo: 0, STI, O);
10513 return;
10514 break;
10515 case 87:
10516 // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
10517 printPredicateOperand(MI, OpNum: 4, STI, O);
10518 O << "\t";
10519 printOperand(MI, OpNo: 0, STI, O);
10520 O << ", ";
10521 break;
10522 case 88:
10523 // tMOVi8, tMVN, tRSB
10524 printPredicateOperand(MI, OpNum: 3, STI, O);
10525 O << "\t";
10526 printOperand(MI, OpNo: 0, STI, O);
10527 O << ", ";
10528 printOperand(MI, OpNo: 2, STI, O);
10529 break;
10530 }
10531
10532
10533 // Fragment 2 encoded into 7 bits for 71 unique commands.
10534 switch ((Bits >> 26) & 127) {
10535 default: llvm_unreachable("Invalid command number.");
10536 case 0:
10537 // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
10538 printOperand(MI, OpNo: 0, STI, O);
10539 break;
10540 case 1:
10541 // ITasm, t2IT
10542 printMandatoryPredicateOperand(MI, OpNum: 0, STI, O);
10543 return;
10544 break;
10545 case 2:
10546 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
10547 printVectorListThreeAllLanes(MI, OpNum: 0, STI, O);
10548 O << ", ";
10549 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10550 break;
10551 case 3:
10552 // VLD3DUPqAsm_16, VLD3DUPqAsm_32, VLD3DUPqAsm_8, VLD3DUPqWB_fixed_Asm_16...
10553 printVectorListThreeSpacedAllLanes(MI, OpNum: 0, STI, O);
10554 O << ", ";
10555 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10556 break;
10557 case 4:
10558 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
10559 printVectorListThree(MI, OpNum: 0, STI, O);
10560 O << ", ";
10561 break;
10562 case 5:
10563 // VLD3qAsm_16, VLD3qAsm_32, VLD3qAsm_8, VLD3qWB_fixed_Asm_16, VLD3qWB_fi...
10564 printVectorListThreeSpaced(MI, OpNum: 0, STI, O);
10565 O << ", ";
10566 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10567 break;
10568 case 6:
10569 // VLD4DUPdAsm_16, VLD4DUPdAsm_32, VLD4DUPdAsm_8, VLD4DUPdWB_fixed_Asm_16...
10570 printVectorListFourAllLanes(MI, OpNum: 0, STI, O);
10571 O << ", ";
10572 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10573 break;
10574 case 7:
10575 // VLD4DUPqAsm_16, VLD4DUPqAsm_32, VLD4DUPqAsm_8, VLD4DUPqWB_fixed_Asm_16...
10576 printVectorListFourSpacedAllLanes(MI, OpNum: 0, STI, O);
10577 O << ", ";
10578 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10579 break;
10580 case 8:
10581 // VLD4dAsm_16, VLD4dAsm_32, VLD4dAsm_8, VLD4dWB_fixed_Asm_16, VLD4dWB_fi...
10582 printVectorListFour(MI, OpNum: 0, STI, O);
10583 O << ", ";
10584 break;
10585 case 9:
10586 // VLD4qAsm_16, VLD4qAsm_32, VLD4qAsm_8, VLD4qWB_fixed_Asm_16, VLD4qWB_fi...
10587 printVectorListFourSpaced(MI, OpNum: 0, STI, O);
10588 O << ", ";
10589 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10590 break;
10591 case 10:
10592 // t2LDRB_OFFSET_imm, t2LDRH_OFFSET_imm, t2LDRSB_OFFSET_imm, t2LDRSH_OFFS...
10593 printT2AddrModeImm8Operand<false>(MI, OpNum: 1, STI, O);
10594 return;
10595 break;
10596 case 11:
10597 // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
10598 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10599 break;
10600 case 12:
10601 // t2LDRB_PRE_imm, t2LDRH_PRE_imm, t2LDRSB_PRE_imm, t2LDRSH_PRE_imm, t2LD...
10602 printT2AddrModeImm8Operand<true>(MI, OpNum: 1, STI, O);
10603 O << '!';
10604 return;
10605 break;
10606 case 13:
10607 // AESD, AESE, BF16_VCVTB, BF16_VCVTT, CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX...
10608 printOperand(MI, OpNo: 2, STI, O);
10609 break;
10610 case 14:
10611 // AESIMC, AESMC, BF16_VCVT, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, C...
10612 printOperand(MI, OpNo: 1, STI, O);
10613 break;
10614 case 15:
10615 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, CD...
10616 printOperand(MI, OpNo: 3, STI, O);
10617 break;
10618 case 16:
10619 // BL_pred, Bcc, t2B, t2BFLi, t2BFLr, t2BFi, t2BFr, t2Bcc, tB, tBcc
10620 printOperand(MI, Address, OpNum: 0, STI, O);
10621 break;
10622 case 17:
10623 // CDE_CX1A, CDE_CX1DA, CDE_CX2A, CDE_CX2DA, CDE_CX3A, CDE_CX3DA, CDE_VCX...
10624 printPImmediate(MI, OpNum: 1, STI, O);
10625 O << ", ";
10626 break;
10627 case 18:
10628 // CDE_CX1D, MVE_LCTP, MVE_VCVTf16s16n, MVE_VCVTf16u16n, MVE_VCVTf32s32n,...
10629 return;
10630 break;
10631 case 19:
10632 // CDE_CX2D, CDE_CX3D, FCONSTD, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, M...
10633 O << ", ";
10634 break;
10635 case 20:
10636 // CDP, LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OP...
10637 printPImmediate(MI, OpNum: 0, STI, O);
10638 O << ", ";
10639 break;
10640 case 21:
10641 // CDP2
10642 printCImmediate(MI, OpNum: 2, STI, O);
10643 O << ", ";
10644 printCImmediate(MI, OpNum: 3, STI, O);
10645 O << ", ";
10646 printCImmediate(MI, OpNum: 4, STI, O);
10647 O << ", ";
10648 printOperand(MI, OpNo: 5, STI, O);
10649 return;
10650 break;
10651 case 22:
10652 // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
10653 printCPSIFlag(MI, OpNum: 1, STI, O);
10654 break;
10655 case 23:
10656 // LDAEXD, LDREXD
10657 printGPRPairOperand(MI, OpNum: 0, STI, O);
10658 O << ", ";
10659 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10660 return;
10661 break;
10662 case 24:
10663 // LDC2L_OFFSET, LDC2_OFFSET, STC2L_OFFSET, STC2_OFFSET
10664 printAddrMode5Operand<false>(MI, OpNum: 2, STI, O);
10665 return;
10666 break;
10667 case 25:
10668 // LDC2L_OPTION, LDC2L_POST, LDC2_OPTION, LDC2_POST, STC2L_OPTION, STC2L_...
10669 printAddrMode7Operand(MI, OpNum: 2, STI, O);
10670 break;
10671 case 26:
10672 // LDC2L_PRE, LDC2_PRE, STC2L_PRE, STC2_PRE
10673 printAddrMode5Operand<true>(MI, OpNum: 2, STI, O);
10674 O << '!';
10675 return;
10676 break;
10677 case 27:
10678 // MRRC, t2MRRC, t2MRRC2
10679 printPImmediate(MI, OpNum: 2, STI, O);
10680 O << ", ";
10681 printOperand(MI, OpNo: 3, STI, O);
10682 O << ", ";
10683 printOperand(MI, OpNo: 0, STI, O);
10684 O << ", ";
10685 printOperand(MI, OpNo: 1, STI, O);
10686 O << ", ";
10687 printCImmediate(MI, OpNum: 4, STI, O);
10688 return;
10689 break;
10690 case 28:
10691 // MSR, MSRi, t2MSR_AR, t2MSR_M
10692 printMSRMaskOperand(MI, OpNum: 0, STI, O);
10693 O << ", ";
10694 break;
10695 case 29:
10696 // MSRbanked, t2MSRbanked
10697 printBankedRegOperand(MI, OpNum: 0, STI, O);
10698 O << ", ";
10699 printOperand(MI, OpNo: 1, STI, O);
10700 return;
10701 break;
10702 case 30:
10703 // MVE_VCMPf16, MVE_VCMPf16r, MVE_VCMPf32, MVE_VCMPf32r, MVE_VCMPi16, MVE...
10704 printMandatoryRestrictedPredicateOperand(MI, OpNum: 3, STI, O);
10705 O << ", ";
10706 printOperand(MI, OpNo: 1, STI, O);
10707 O << ", ";
10708 printOperand(MI, OpNo: 2, STI, O);
10709 return;
10710 break;
10711 case 31:
10712 // MVE_VMOVimmi64, VMOVv1i64, VMOVv2i64
10713 printVMOVModImmOperand(MI, OpNum: 1, STI, O);
10714 return;
10715 break;
10716 case 32:
10717 // VCMPEZD, VCMPZD, tRSB
10718 O << ", #0";
10719 return;
10720 break;
10721 case 33:
10722 // VLD1DUPd16, VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32, VLD...
10723 printVectorListOneAllLanes(MI, OpNum: 0, STI, O);
10724 O << ", ";
10725 break;
10726 case 34:
10727 // VLD1DUPq16, VLD1DUPq16wb_fixed, VLD1DUPq16wb_register, VLD1DUPq32, VLD...
10728 printVectorListTwoAllLanes(MI, OpNum: 0, STI, O);
10729 O << ", ";
10730 break;
10731 case 35:
10732 // VLD1d16, VLD1d16wb_fixed, VLD1d16wb_register, VLD1d32, VLD1d32wb_fixed...
10733 printVectorListOne(MI, OpNum: 0, STI, O);
10734 O << ", ";
10735 break;
10736 case 36:
10737 // VLD1q16, VLD1q16wb_fixed, VLD1q16wb_register, VLD1q32, VLD1q32wb_fixed...
10738 printVectorListTwo(MI, OpNum: 0, STI, O);
10739 O << ", ";
10740 break;
10741 case 37:
10742 // VLD2DUPd16x2, VLD2DUPd16x2wb_fixed, VLD2DUPd16x2wb_register, VLD2DUPd3...
10743 printVectorListTwoSpacedAllLanes(MI, OpNum: 0, STI, O);
10744 O << ", ";
10745 break;
10746 case 38:
10747 // VLD2b16, VLD2b16wb_fixed, VLD2b16wb_register, VLD2b32, VLD2b32wb_fixed...
10748 printVectorListTwoSpaced(MI, OpNum: 0, STI, O);
10749 O << ", ";
10750 break;
10751 case 39:
10752 // VLDR_FPCXTNS_off, VLDR_FPCXTS_off, VLDR_FPSCR_NZCVQC_off, VLDR_FPSCR_o...
10753 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 0, STI, O);
10754 return;
10755 break;
10756 case 40:
10757 // VLDR_FPCXTNS_pre, VLDR_FPCXTS_pre, VLDR_FPSCR_NZCVQC_pre, VLDR_FPSCR_p...
10758 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 1, STI, O);
10759 O << '!';
10760 return;
10761 break;
10762 case 41:
10763 // VLDR_P0_off, VSTR_P0_off
10764 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 1, STI, O);
10765 return;
10766 break;
10767 case 42:
10768 // VLDR_P0_pre, VSTR_P0_pre
10769 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 2, STI, O);
10770 O << '!';
10771 return;
10772 break;
10773 case 43:
10774 // VSCCLRMD, VSCCLRMS, t2CLRM, tPOP, tPUSH
10775 printRegisterList(MI, OpNum: 2, STI, O);
10776 return;
10777 break;
10778 case 44:
10779 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST2LNd16_UPD, VST2LNd32_U...
10780 printOperand(MI, OpNo: 4, STI, O);
10781 break;
10782 case 45:
10783 // VST1d16, VST1d32, VST1d64, VST1d8
10784 printVectorListOne(MI, OpNum: 2, STI, O);
10785 O << ", ";
10786 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10787 return;
10788 break;
10789 case 46:
10790 // VST1d16Q, VST1d32Q, VST1d64Q, VST1d8Q, VST2q16, VST2q32, VST2q8
10791 printVectorListFour(MI, OpNum: 2, STI, O);
10792 O << ", ";
10793 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10794 return;
10795 break;
10796 case 47:
10797 // VST1d16Qwb_fixed, VST1d32Qwb_fixed, VST1d64Qwb_fixed, VST1d8Qwb_fixed,...
10798 printVectorListFour(MI, OpNum: 3, STI, O);
10799 O << ", ";
10800 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10801 O << '!';
10802 return;
10803 break;
10804 case 48:
10805 // VST1d16Qwb_register, VST1d32Qwb_register, VST1d64Qwb_register, VST1d8Q...
10806 printVectorListFour(MI, OpNum: 4, STI, O);
10807 O << ", ";
10808 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10809 O << ", ";
10810 printOperand(MI, OpNo: 3, STI, O);
10811 return;
10812 break;
10813 case 49:
10814 // VST1d16T, VST1d32T, VST1d64T, VST1d8T
10815 printVectorListThree(MI, OpNum: 2, STI, O);
10816 O << ", ";
10817 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10818 return;
10819 break;
10820 case 50:
10821 // VST1d16Twb_fixed, VST1d32Twb_fixed, VST1d64Twb_fixed, VST1d8Twb_fixed
10822 printVectorListThree(MI, OpNum: 3, STI, O);
10823 O << ", ";
10824 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10825 O << '!';
10826 return;
10827 break;
10828 case 51:
10829 // VST1d16Twb_register, VST1d32Twb_register, VST1d64Twb_register, VST1d8T...
10830 printVectorListThree(MI, OpNum: 4, STI, O);
10831 O << ", ";
10832 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10833 O << ", ";
10834 printOperand(MI, OpNo: 3, STI, O);
10835 return;
10836 break;
10837 case 52:
10838 // VST1d16wb_fixed, VST1d32wb_fixed, VST1d64wb_fixed, VST1d8wb_fixed
10839 printVectorListOne(MI, OpNum: 3, STI, O);
10840 O << ", ";
10841 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10842 O << '!';
10843 return;
10844 break;
10845 case 53:
10846 // VST1d16wb_register, VST1d32wb_register, VST1d64wb_register, VST1d8wb_r...
10847 printVectorListOne(MI, OpNum: 4, STI, O);
10848 O << ", ";
10849 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10850 O << ", ";
10851 printOperand(MI, OpNo: 3, STI, O);
10852 return;
10853 break;
10854 case 54:
10855 // VST1q16, VST1q32, VST1q64, VST1q8, VST2d16, VST2d32, VST2d8
10856 printVectorListTwo(MI, OpNum: 2, STI, O);
10857 O << ", ";
10858 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10859 return;
10860 break;
10861 case 55:
10862 // VST1q16wb_fixed, VST1q32wb_fixed, VST1q64wb_fixed, VST1q8wb_fixed, VST...
10863 printVectorListTwo(MI, OpNum: 3, STI, O);
10864 O << ", ";
10865 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10866 O << '!';
10867 return;
10868 break;
10869 case 56:
10870 // VST1q16wb_register, VST1q32wb_register, VST1q64wb_register, VST1q8wb_r...
10871 printVectorListTwo(MI, OpNum: 4, STI, O);
10872 O << ", ";
10873 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10874 O << ", ";
10875 printOperand(MI, OpNo: 3, STI, O);
10876 return;
10877 break;
10878 case 57:
10879 // VST2b16, VST2b32, VST2b8
10880 printVectorListTwoSpaced(MI, OpNum: 2, STI, O);
10881 O << ", ";
10882 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10883 return;
10884 break;
10885 case 58:
10886 // VST2b16wb_fixed, VST2b32wb_fixed, VST2b8wb_fixed
10887 printVectorListTwoSpaced(MI, OpNum: 3, STI, O);
10888 O << ", ";
10889 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10890 O << '!';
10891 return;
10892 break;
10893 case 59:
10894 // VST2b16wb_register, VST2b32wb_register, VST2b8wb_register
10895 printVectorListTwoSpaced(MI, OpNum: 4, STI, O);
10896 O << ", ";
10897 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10898 O << ", ";
10899 printOperand(MI, OpNo: 3, STI, O);
10900 return;
10901 break;
10902 case 60:
10903 // t2BFic, tCBNZ, tCBZ
10904 printOperand(MI, Address, OpNum: 1, STI, O);
10905 break;
10906 case 61:
10907 // t2DMB, t2DSB
10908 printMemBOption(MI, OpNum: 0, STI, O);
10909 return;
10910 break;
10911 case 62:
10912 // t2ISB
10913 printInstSyncBOption(MI, OpNum: 0, STI, O);
10914 return;
10915 break;
10916 case 63:
10917 // t2PLDWi12, t2PLDi12, t2PLIi12
10918 printAddrModeImm12Operand<false>(MI, OpNum: 0, STI, O);
10919 return;
10920 break;
10921 case 64:
10922 // t2PLDWi8, t2PLDi8, t2PLIi8
10923 printT2AddrModeImm8Operand<false>(MI, OpNum: 0, STI, O);
10924 return;
10925 break;
10926 case 65:
10927 // t2PLDWs, t2PLDs, t2PLIs
10928 printT2AddrModeSoRegOperand(MI, OpNum: 0, STI, O);
10929 return;
10930 break;
10931 case 66:
10932 // t2PLDpci, t2PLIpci
10933 printThumbLdrLabelOperand(MI, OpNum: 0, STI, O);
10934 return;
10935 break;
10936 case 67:
10937 // t2TBB
10938 printAddrModeTBB(MI, OpNum: 0, STI, O);
10939 return;
10940 break;
10941 case 68:
10942 // t2TBH
10943 printAddrModeTBH(MI, OpNum: 0, STI, O);
10944 return;
10945 break;
10946 case 69:
10947 // t2TSB
10948 printTraceSyncBOption(MI, OpNum: 0, STI, O);
10949 return;
10950 break;
10951 case 70:
10952 // tBL, tBLXi
10953 printOperand(MI, Address, OpNum: 2, STI, O);
10954 return;
10955 break;
10956 }
10957
10958
10959 // Fragment 3 encoded into 6 bits for 38 unique commands.
10960 switch ((Bits >> 33) & 63) {
10961 default: llvm_unreachable("Invalid command number.");
10962 case 0:
10963 // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
10964 O << ", ";
10965 break;
10966 case 1:
10967 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPqAsm_16, VLD3DUP...
10968 return;
10969 break;
10970 case 2:
10971 // VLD3DUPdWB_fixed_Asm_16, VLD3DUPdWB_fixed_Asm_32, VLD3DUPdWB_fixed_Asm...
10972 O << '!';
10973 return;
10974 break;
10975 case 3:
10976 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
10977 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10978 break;
10979 case 4:
10980 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, MVE_VMOV_q_rr, VBF16MALBQI, VBF16MAL...
10981 printVectorIndex(MI, OpNum: 4, STI, O);
10982 break;
10983 case 5:
10984 // CDE_CX1A, CDE_CX2A, CDE_CX3A, CDE_VCX1A_vec, CDE_VCX1_vec, CDE_VCX2A_v...
10985 printOperand(MI, OpNo: 0, STI, O);
10986 O << ", ";
10987 break;
10988 case 6:
10989 // CDE_CX1DA, CDE_CX2DA, CDE_CX3DA
10990 printGPRPairOperand(MI, OpNum: 0, STI, O);
10991 O << ", ";
10992 printOperand(MI, OpNo: 3, STI, O);
10993 break;
10994 case 7:
10995 // CDE_CX2D, CDE_CX3D
10996 printOperand(MI, OpNo: 3, STI, O);
10997 break;
10998 case 8:
10999 // CDP, MCR, MCRR, MSR, VABSD, VADDD, VCMPD, VCMPED, VDIVD, VMOVD, VMULD,...
11000 printOperand(MI, OpNo: 1, STI, O);
11001 break;
11002 case 9:
11003 // FCONSTD
11004 printFPImmOperand(MI, OpNum: 1, STI, O);
11005 return;
11006 break;
11007 case 10:
11008 // FLDMXDB_UPD, FLDMXIA_UPD, FSTMXDB_UPD, FSTMXIA_UPD, LDMDA_UPD, LDMDB_U...
11009 O << "!, ";
11010 printRegisterList(MI, OpNum: 4, STI, O);
11011 break;
11012 case 11:
11013 // LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OPTION,...
11014 printCImmediate(MI, OpNum: 1, STI, O);
11015 O << ", ";
11016 break;
11017 case 12:
11018 // MRC, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, MVE_VCVTf32s32_fix, MVE_V...
11019 printOperand(MI, OpNo: 2, STI, O);
11020 break;
11021 case 13:
11022 // MRS, t2MRS_AR
11023 O << ", apsr";
11024 return;
11025 break;
11026 case 14:
11027 // MRSsys, t2MRSsys_AR
11028 O << ", spsr";
11029 return;
11030 break;
11031 case 15:
11032 // MSRi
11033 printModImmOperand(MI, OpNum: 1, STI, O);
11034 return;
11035 break;
11036 case 16:
11037 // MVE_VMOV_to_lane_16, MVE_VMOV_to_lane_32, MVE_VMOV_to_lane_8, VSETLNi1...
11038 printVectorIndex(MI, OpNum: 3, STI, O);
11039 O << ", ";
11040 printOperand(MI, OpNo: 2, STI, O);
11041 return;
11042 break;
11043 case 17:
11044 // VCMPEZH, VCMPEZS, VCMPZH, VCMPZS
11045 O << ", #0";
11046 return;
11047 break;
11048 case 18:
11049 // VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32wb_fixed, VLD1DUP...
11050 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11051 break;
11052 case 19:
11053 // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
11054 O << '[';
11055 break;
11056 case 20:
11057 // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
11058 O << "[], ";
11059 printOperand(MI, OpNo: 1, STI, O);
11060 O << "[], ";
11061 printOperand(MI, OpNo: 2, STI, O);
11062 break;
11063 case 21:
11064 // VLDR_FPCXTNS_post, VLDR_FPCXTS_post, VLDR_FPSCR_NZCVQC_post, VLDR_FPSC...
11065 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 2, STI, O);
11066 return;
11067 break;
11068 case 22:
11069 // VLDR_P0_post, VSTR_P0_post
11070 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 3, STI, O);
11071 return;
11072 break;
11073 case 23:
11074 // VMRS
11075 O << ", fpscr";
11076 return;
11077 break;
11078 case 24:
11079 // VMRS_FPCXTNS
11080 O << ", fpcxtns";
11081 return;
11082 break;
11083 case 25:
11084 // VMRS_FPCXTS
11085 O << ", fpcxts";
11086 return;
11087 break;
11088 case 26:
11089 // VMRS_FPEXC
11090 O << ", fpexc";
11091 return;
11092 break;
11093 case 27:
11094 // VMRS_FPINST
11095 O << ", fpinst";
11096 return;
11097 break;
11098 case 28:
11099 // VMRS_FPINST2
11100 O << ", fpinst2";
11101 return;
11102 break;
11103 case 29:
11104 // VMRS_FPSCR_NZCVQC
11105 O << ", fpscr_nzcvqc";
11106 return;
11107 break;
11108 case 30:
11109 // VMRS_FPSID
11110 O << ", fpsid";
11111 return;
11112 break;
11113 case 31:
11114 // VMRS_MVFR0
11115 O << ", mvfr0";
11116 return;
11117 break;
11118 case 32:
11119 // VMRS_MVFR1
11120 O << ", mvfr1";
11121 return;
11122 break;
11123 case 33:
11124 // VMRS_MVFR2
11125 O << ", mvfr2";
11126 return;
11127 break;
11128 case 34:
11129 // VMRS_P0
11130 O << ", p0";
11131 return;
11132 break;
11133 case 35:
11134 // VMRS_VPR
11135 O << ", vpr";
11136 return;
11137 break;
11138 case 36:
11139 // VSHTOH, VTOSHH, VTOUHH, VUHTOH
11140 printFBits16(MI, OpNum: 2, STI, O);
11141 return;
11142 break;
11143 case 37:
11144 // VSLTOD, VSLTOH, VSLTOS, VTOSLD, VTOSLH, VTOSLS, VTOULD, VTOULH, VTOULS...
11145 printFBits32(MI, OpNum: 2, STI, O);
11146 return;
11147 break;
11148 }
11149
11150
11151 // Fragment 4 encoded into 7 bits for 78 unique commands.
11152 switch ((Bits >> 39) & 127) {
11153 default: llvm_unreachable("Invalid command number.");
11154 case 0:
11155 // ASRi, ASRr, LDRConstPool, LSLi, LSLr, LSRi, LSRr, RORi, RORr, RRXi, t2...
11156 printOperand(MI, OpNo: 1, STI, O);
11157 break;
11158 case 1:
11159 // LDRBT_POST, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRBT_POST, STRT_P...
11160 printAddrMode7Operand(MI, OpNum: 1, STI, O);
11161 return;
11162 break;
11163 case 2:
11164 // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
11165 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11166 break;
11167 case 3:
11168 // VLD3DUPdWB_register_Asm_16, VLD3DUPdWB_register_Asm_32, VLD3DUPdWB_reg...
11169 printOperand(MI, OpNo: 3, STI, O);
11170 break;
11171 case 4:
11172 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD4dAsm_16, VLD4dAsm_32, VLD4dA...
11173 return;
11174 break;
11175 case 5:
11176 // VLD3dWB_fixed_Asm_16, VLD3dWB_fixed_Asm_32, VLD3dWB_fixed_Asm_8, VLD4d...
11177 O << '!';
11178 return;
11179 break;
11180 case 6:
11181 // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
11182 O << ", ";
11183 break;
11184 case 7:
11185 // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
11186 printT2AddrModeImm8OffsetOperand(MI, OpNum: 2, STI, O);
11187 return;
11188 break;
11189 case 8:
11190 // t2MOVSsi, t2MOVsi, t2CMNzrs, t2CMPrs, t2MVNs, t2TEQrs, t2TSTrs
11191 printT2SOOperand(MI, OpNum: 1, STI, O);
11192 return;
11193 break;
11194 case 9:
11195 // t2MOVSsr, t2MOVsr, CMNzrsr, CMPrsr, MOVsr, MVNsr, TEQrsr, TSTrsr
11196 printSORegRegOperand(MI, OpNum: 1, STI, O);
11197 return;
11198 break;
11199 case 10:
11200 // ADR, t2ADR
11201 printAdrLabelOperand<0>(MI, OpNum: 1, STI, O);
11202 return;
11203 break;
11204 case 11:
11205 // BFC, t2BFC
11206 printBitfieldInvMaskImmOperand(MI, OpNum: 2, STI, O);
11207 return;
11208 break;
11209 case 12:
11210 // BFI, CDE_VCX1_vec, CDE_VCX2_vec, CDE_VCX3_vec, CPS3p, CRC32B, CRC32CB,...
11211 printOperand(MI, OpNo: 2, STI, O);
11212 break;
11213 case 13:
11214 // CDE_VCX2A_fpdp, CDE_VCX2A_fpsp, CDE_VCX3A_fpdp, CDE_VCX3A_fpsp
11215 printOperand(MI, OpNo: 4, STI, O);
11216 break;
11217 case 14:
11218 // CMNri, CMPri, MOVi, MVNi, TEQri, TSTri
11219 printModImmOperand(MI, OpNum: 1, STI, O);
11220 return;
11221 break;
11222 case 15:
11223 // CMNzrsi, CMPrsi, MOVsi, MVNsi, TEQrsi, TSTrsi
11224 printSORegImmOperand(MI, OpNum: 1, STI, O);
11225 return;
11226 break;
11227 case 16:
11228 // FCONSTH, FCONSTS, MVE_VMOVimmf32, VMOVv2f32, VMOVv4f32
11229 printFPImmOperand(MI, OpNum: 1, STI, O);
11230 return;
11231 break;
11232 case 17:
11233 // FLDMXIA, FSTMXIA, LDMDA, LDMDB, LDMIA, LDMIB, STMDA, STMDB, STMIA, STM...
11234 printRegisterList(MI, OpNum: 3, STI, O);
11235 break;
11236 case 18:
11237 // LDC2L_OPTION, LDC2_OPTION, STC2L_OPTION, STC2_OPTION
11238 printCoprocOptionImm(MI, OpNum: 3, STI, O);
11239 return;
11240 break;
11241 case 19:
11242 // LDC2L_POST, LDC2_POST, STC2L_POST, STC2_POST
11243 printPostIdxImm8s4Operand(MI, OpNum: 3, STI, O);
11244 return;
11245 break;
11246 case 20:
11247 // LDCL_OFFSET, LDC_OFFSET, STCL_OFFSET, STC_OFFSET, t2LDC2L_OFFSET, t2LD...
11248 printAddrMode5Operand<false>(MI, OpNum: 2, STI, O);
11249 return;
11250 break;
11251 case 21:
11252 // LDCL_OPTION, LDCL_POST, LDC_OPTION, LDC_POST, LDRBT_POST_IMM, LDRBT_PO...
11253 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11254 break;
11255 case 22:
11256 // LDCL_PRE, LDC_PRE, STCL_PRE, STC_PRE, t2LDC2L_PRE, t2LDC2_PRE, t2LDCL_...
11257 printAddrMode5Operand<true>(MI, OpNum: 2, STI, O);
11258 O << '!';
11259 return;
11260 break;
11261 case 23:
11262 // LDRB_PRE_IMM, LDR_PRE_IMM, STRB_PRE_IMM, STR_PRE_IMM
11263 printAddrModeImm12Operand<true>(MI, OpNum: 2, STI, O);
11264 O << '!';
11265 return;
11266 break;
11267 case 24:
11268 // LDRB_PRE_REG, LDR_PRE_REG, STRB_PRE_REG, STR_PRE_REG
11269 printAddrMode2Operand(MI, OpNum: 2, STI, O);
11270 O << '!';
11271 return;
11272 break;
11273 case 25:
11274 // LDRBi12, LDRcp, LDRi12, STRBi12, STRi12, t2LDRBi12, t2LDRHi12, t2LDRSB...
11275 printAddrModeImm12Operand<false>(MI, OpNum: 1, STI, O);
11276 return;
11277 break;
11278 case 26:
11279 // LDRBrs, LDRrs, STRBrs, STRrs
11280 printAddrMode2Operand(MI, OpNum: 1, STI, O);
11281 return;
11282 break;
11283 case 27:
11284 // LDRH, LDRSB, LDRSH, STRH
11285 printAddrMode3Operand<false>(MI, OpNum: 1, STI, O);
11286 return;
11287 break;
11288 case 28:
11289 // LDRH_PRE, LDRSB_PRE, LDRSH_PRE, STRH_PRE
11290 printAddrMode3Operand<true>(MI, OpNum: 2, STI, O);
11291 O << '!';
11292 return;
11293 break;
11294 case 29:
11295 // MCR2, MRC2
11296 printCImmediate(MI, OpNum: 3, STI, O);
11297 O << ", ";
11298 printCImmediate(MI, OpNum: 4, STI, O);
11299 O << ", ";
11300 printOperand(MI, OpNo: 5, STI, O);
11301 return;
11302 break;
11303 case 30:
11304 // MRSbanked, t2MRSbanked
11305 printBankedRegOperand(MI, OpNum: 1, STI, O);
11306 return;
11307 break;
11308 case 31:
11309 // MVE_VBICimmi16, MVE_VBICimmi32, MVE_VORRimmi16, MVE_VORRimmi32
11310 printVMOVModImmOperand(MI, OpNum: 2, STI, O);
11311 return;
11312 break;
11313 case 32:
11314 // MVE_VLDRBS16, MVE_VLDRBS32, MVE_VLDRBU16, MVE_VLDRBU32, MVE_VLDRBU8, M...
11315 printT2AddrModeImm8Operand<false>(MI, OpNum: 1, STI, O);
11316 return;
11317 break;
11318 case 33:
11319 // MVE_VLDRBS16_pre, MVE_VLDRBS32_pre, MVE_VLDRBU16_pre, MVE_VLDRBU32_pre...
11320 printT2AddrModeImm8Operand<false>(MI, OpNum: 2, STI, O);
11321 O << '!';
11322 return;
11323 break;
11324 case 34:
11325 // MVE_VLDRBS16_rq, MVE_VLDRBS32_rq, MVE_VLDRBU16_rq, MVE_VLDRBU32_rq, MV...
11326 printMveAddrModeRQOperand<0>(MI, OpNum: 1, STI, O);
11327 return;
11328 break;
11329 case 35:
11330 // MVE_VLDRBU8_pre, MVE_VLDRHU16_pre, MVE_VLDRWU32_pre, MVE_VSTRBU8_pre, ...
11331 printT2AddrModeImm8Operand<true>(MI, OpNum: 2, STI, O);
11332 O << '!';
11333 return;
11334 break;
11335 case 36:
11336 // MVE_VLDRDU64_rq, MVE_VSTRD64_rq
11337 printMveAddrModeRQOperand<3>(MI, OpNum: 1, STI, O);
11338 return;
11339 break;
11340 case 37:
11341 // MVE_VLDRHS32_rq, MVE_VLDRHU16_rq, MVE_VLDRHU32_rq, MVE_VSTRH16_rq, MVE...
11342 printMveAddrModeRQOperand<1>(MI, OpNum: 1, STI, O);
11343 return;
11344 break;
11345 case 38:
11346 // MVE_VLDRWU32_rq, MVE_VSTRW32_rq
11347 printMveAddrModeRQOperand<2>(MI, OpNum: 1, STI, O);
11348 return;
11349 break;
11350 case 39:
11351 // MVE_VMOVimmi16, MVE_VMOVimmi32, MVE_VMOVimmi8, MVE_VMVNimmi16, MVE_VMV...
11352 printVMOVModImmOperand(MI, OpNum: 1, STI, O);
11353 return;
11354 break;
11355 case 40:
11356 // MVE_WLSTP_16, MVE_WLSTP_32, MVE_WLSTP_64, MVE_WLSTP_8, t2BFic, t2WLS
11357 printOperand(MI, Address, OpNum: 2, STI, O);
11358 break;
11359 case 41:
11360 // SSAT, SSAT16, t2SSAT, t2SSAT16
11361 printImmPlusOneOperand(MI, OpNum: 1, STI, O);
11362 O << ", ";
11363 printOperand(MI, OpNo: 2, STI, O);
11364 break;
11365 case 42:
11366 // STLEXD, STREXD
11367 printGPRPairOperand(MI, OpNum: 1, STI, O);
11368 O << ", ";
11369 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11370 return;
11371 break;
11372 case 43:
11373 // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST2LNd16, VST2LNd32, VST2LNd8, VST2LN...
11374 printNoHashImmediate(MI, OpNum: 4, STI, O);
11375 break;
11376 case 44:
11377 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
11378 printNoHashImmediate(MI, OpNum: 6, STI, O);
11379 break;
11380 case 45:
11381 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
11382 printNoHashImmediate(MI, OpNum: 8, STI, O);
11383 O << "], ";
11384 break;
11385 case 46:
11386 // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
11387 O << "[]}, ";
11388 break;
11389 case 47:
11390 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
11391 printNoHashImmediate(MI, OpNum: 10, STI, O);
11392 O << "], ";
11393 printOperand(MI, OpNo: 1, STI, O);
11394 O << '[';
11395 printNoHashImmediate(MI, OpNum: 10, STI, O);
11396 O << "], ";
11397 printOperand(MI, OpNo: 2, STI, O);
11398 O << '[';
11399 printNoHashImmediate(MI, OpNum: 10, STI, O);
11400 break;
11401 case 48:
11402 // VLD4DUPd16, VLD4DUPd16_UPD, VLD4DUPd32, VLD4DUPd32_UPD, VLD4DUPd8, VLD...
11403 O << "[], ";
11404 printOperand(MI, OpNo: 3, STI, O);
11405 O << "[]}, ";
11406 break;
11407 case 49:
11408 // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
11409 printNoHashImmediate(MI, OpNum: 12, STI, O);
11410 O << "], ";
11411 printOperand(MI, OpNo: 1, STI, O);
11412 O << '[';
11413 printNoHashImmediate(MI, OpNum: 12, STI, O);
11414 O << "], ";
11415 printOperand(MI, OpNo: 2, STI, O);
11416 O << '[';
11417 printNoHashImmediate(MI, OpNum: 12, STI, O);
11418 O << "], ";
11419 printOperand(MI, OpNo: 3, STI, O);
11420 O << '[';
11421 printNoHashImmediate(MI, OpNum: 12, STI, O);
11422 O << "]}, ";
11423 printAddrMode6Operand(MI, OpNum: 5, STI, O);
11424 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
11425 return;
11426 break;
11427 case 50:
11428 // VLDRD, VLDRS, VSTRD, VSTRS
11429 printAddrMode5Operand<false>(MI, OpNum: 1, STI, O);
11430 return;
11431 break;
11432 case 51:
11433 // VLDRH, VSTRH
11434 printAddrMode5FP16Operand<false>(MI, OpNum: 1, STI, O);
11435 return;
11436 break;
11437 case 52:
11438 // VST1LNd16, VST1LNd32, VST1LNd8
11439 printNoHashImmediate(MI, OpNum: 3, STI, O);
11440 O << "]}, ";
11441 printAddrMode6Operand(MI, OpNum: 0, STI, O);
11442 return;
11443 break;
11444 case 53:
11445 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST3LNd16, VST3LNd32, VST3...
11446 printNoHashImmediate(MI, OpNum: 5, STI, O);
11447 break;
11448 case 54:
11449 // VST3LNd16_UPD, VST3LNd32_UPD, VST3LNd8_UPD, VST3LNq16_UPD, VST3LNq32_U...
11450 printNoHashImmediate(MI, OpNum: 7, STI, O);
11451 O << "], ";
11452 printOperand(MI, OpNo: 5, STI, O);
11453 O << '[';
11454 printNoHashImmediate(MI, OpNum: 7, STI, O);
11455 O << "], ";
11456 printOperand(MI, OpNo: 6, STI, O);
11457 O << '[';
11458 printNoHashImmediate(MI, OpNum: 7, STI, O);
11459 O << "]}, ";
11460 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11461 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11462 return;
11463 break;
11464 case 55:
11465 // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
11466 printOperand(MI, OpNo: 5, STI, O);
11467 O << ", ";
11468 printOperand(MI, OpNo: 6, STI, O);
11469 break;
11470 case 56:
11471 // VTBL1
11472 printVectorListOne(MI, OpNum: 1, STI, O);
11473 O << ", ";
11474 printOperand(MI, OpNo: 2, STI, O);
11475 return;
11476 break;
11477 case 57:
11478 // VTBL2
11479 printVectorListTwo(MI, OpNum: 1, STI, O);
11480 O << ", ";
11481 printOperand(MI, OpNo: 2, STI, O);
11482 return;
11483 break;
11484 case 58:
11485 // VTBL3
11486 printVectorListThree(MI, OpNum: 1, STI, O);
11487 O << ", ";
11488 printOperand(MI, OpNo: 2, STI, O);
11489 return;
11490 break;
11491 case 59:
11492 // VTBL4
11493 printVectorListFour(MI, OpNum: 1, STI, O);
11494 O << ", ";
11495 printOperand(MI, OpNo: 2, STI, O);
11496 return;
11497 break;
11498 case 60:
11499 // VTBX1
11500 printVectorListOne(MI, OpNum: 2, STI, O);
11501 O << ", ";
11502 printOperand(MI, OpNo: 3, STI, O);
11503 return;
11504 break;
11505 case 61:
11506 // VTBX2
11507 printVectorListTwo(MI, OpNum: 2, STI, O);
11508 O << ", ";
11509 printOperand(MI, OpNo: 3, STI, O);
11510 return;
11511 break;
11512 case 62:
11513 // VTBX3
11514 printVectorListThree(MI, OpNum: 2, STI, O);
11515 O << ", ";
11516 printOperand(MI, OpNo: 3, STI, O);
11517 return;
11518 break;
11519 case 63:
11520 // VTBX4
11521 printVectorListFour(MI, OpNum: 2, STI, O);
11522 O << ", ";
11523 printOperand(MI, OpNo: 3, STI, O);
11524 return;
11525 break;
11526 case 64:
11527 // sysLDMDA_UPD, sysLDMDB_UPD, sysLDMIA_UPD, sysLDMIB_UPD, sysSTMDA_UPD, ...
11528 O << " ^";
11529 return;
11530 break;
11531 case 65:
11532 // t2BFLi, t2BFi
11533 printOperand(MI, Address, OpNum: 1, STI, O);
11534 return;
11535 break;
11536 case 66:
11537 // t2LDRBpci, t2LDRHpci, t2LDRSBpci, t2LDRSHpci, t2LDRpci, tLDRpci
11538 printThumbLdrLabelOperand(MI, OpNum: 1, STI, O);
11539 return;
11540 break;
11541 case 67:
11542 // t2LDRBs, t2LDRHs, t2LDRSBs, t2LDRSHs, t2LDRs, t2STRBs, t2STRHs, t2STRs
11543 printT2AddrModeSoRegOperand(MI, OpNum: 1, STI, O);
11544 return;
11545 break;
11546 case 68:
11547 // t2LDREX
11548 printT2AddrModeImm0_1020s4Operand(MI, OpNum: 1, STI, O);
11549 return;
11550 break;
11551 case 69:
11552 // t2MRS_M
11553 printMSRMaskOperand(MI, OpNum: 1, STI, O);
11554 return;
11555 break;
11556 case 70:
11557 // tADDspi, tSUBspi
11558 printThumbS4ImmOperand(MI, OpNum: 2, STI, O);
11559 return;
11560 break;
11561 case 71:
11562 // tADR
11563 printAdrLabelOperand<2>(MI, Address, OpNum: 1, STI, O);
11564 return;
11565 break;
11566 case 72:
11567 // tASRri, tLSRri
11568 printThumbSRImm(MI, OpNum: 3, STI, O);
11569 return;
11570 break;
11571 case 73:
11572 // tLDRBi, tSTRBi
11573 printThumbAddrModeImm5S1Operand(MI, OpNum: 1, STI, O);
11574 return;
11575 break;
11576 case 74:
11577 // tLDRBr, tLDRHr, tLDRSB, tLDRSH, tLDRr, tSTRBr, tSTRHr, tSTRr
11578 printThumbAddrModeRROperand(MI, OpNum: 1, STI, O);
11579 return;
11580 break;
11581 case 75:
11582 // tLDRHi, tSTRHi
11583 printThumbAddrModeImm5S2Operand(MI, OpNum: 1, STI, O);
11584 return;
11585 break;
11586 case 76:
11587 // tLDRi, tSTRi
11588 printThumbAddrModeImm5S4Operand(MI, OpNum: 1, STI, O);
11589 return;
11590 break;
11591 case 77:
11592 // tLDRspi, tSTRspi
11593 printThumbAddrModeSPOperand(MI, OpNum: 1, STI, O);
11594 return;
11595 break;
11596 }
11597
11598
11599 // Fragment 5 encoded into 5 bits for 27 unique commands.
11600 switch ((Bits >> 46) & 31) {
11601 default: llvm_unreachable("Invalid command number.");
11602 case 0:
11603 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
11604 O << ", ";
11605 break;
11606 case 1:
11607 // LDRConstPool, RRXi, VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD2LN...
11608 return;
11609 break;
11610 case 2:
11611 // VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_fixed_Asm_8,...
11612 O << '!';
11613 return;
11614 break;
11615 case 3:
11616 // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
11617 printOperand(MI, OpNo: 3, STI, O);
11618 return;
11619 break;
11620 case 4:
11621 // CDE_CX2DA, CDE_CX3D, CDE_CX3DA, VLD1DUPd16wb_register, VLD1DUPd32wb_re...
11622 printOperand(MI, OpNo: 4, STI, O);
11623 break;
11624 case 5:
11625 // CDP, t2CDP, t2CDP2
11626 printCImmediate(MI, OpNum: 2, STI, O);
11627 O << ", ";
11628 printCImmediate(MI, OpNum: 3, STI, O);
11629 O << ", ";
11630 printCImmediate(MI, OpNum: 4, STI, O);
11631 O << ", ";
11632 printOperand(MI, OpNo: 5, STI, O);
11633 return;
11634 break;
11635 case 6:
11636 // MCR, MCRR, VADDD, VDIVD, VMULD, VNMULD, VSUBD, t2MCR, t2MCR2, t2MCRR, ...
11637 printOperand(MI, OpNo: 2, STI, O);
11638 break;
11639 case 7:
11640 // MRC, t2MRC, t2MRC2
11641 printOperand(MI, OpNo: 0, STI, O);
11642 O << ", ";
11643 printCImmediate(MI, OpNum: 3, STI, O);
11644 O << ", ";
11645 printCImmediate(MI, OpNum: 4, STI, O);
11646 O << ", ";
11647 printOperand(MI, OpNo: 5, STI, O);
11648 return;
11649 break;
11650 case 8:
11651 // MVE_VLDRBS16_post, MVE_VLDRBS32_post, MVE_VLDRBU16_post, MVE_VLDRBU32_...
11652 printT2AddrModeImm8OffsetOperand(MI, OpNum: 3, STI, O);
11653 return;
11654 break;
11655 case 9:
11656 // MVE_VMOV_from_lane_32, MVE_VMOV_from_lane_s16, MVE_VMOV_from_lane_s8, ...
11657 printVectorIndex(MI, OpNum: 2, STI, O);
11658 return;
11659 break;
11660 case 10:
11661 // MVE_VMOV_q_rr, VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_U...
11662 printOperand(MI, OpNo: 1, STI, O);
11663 break;
11664 case 11:
11665 // MVE_VSHLL_lws16bh, MVE_VSHLL_lws16th, MVE_VSHLL_lwu16bh, MVE_VSHLL_lwu...
11666 O << ", #16";
11667 return;
11668 break;
11669 case 12:
11670 // MVE_VSHLL_lws8bh, MVE_VSHLL_lws8th, MVE_VSHLL_lwu8bh, MVE_VSHLL_lwu8th
11671 O << ", #8";
11672 return;
11673 break;
11674 case 13:
11675 // SSAT, t2SSAT
11676 printShiftImmOperand(MI, OpNum: 3, STI, O);
11677 return;
11678 break;
11679 case 14:
11680 // SXTB, SXTB16, SXTH, UXTB, UXTB16, UXTH, t2SXTB, t2SXTB16, t2SXTH, t2UX...
11681 printRotImmOperand(MI, OpNum: 2, STI, O);
11682 return;
11683 break;
11684 case 15:
11685 // VCEQzv16i8, VCEQzv2f32, VCEQzv2i32, VCEQzv4f16, VCEQzv4f32, VCEQzv4i16...
11686 O << ", #0";
11687 return;
11688 break;
11689 case 16:
11690 // VCMLAv2f32_indexed, VCMLAv4f16_indexed, VCMLAv4f32_indexed, VCMLAv8f16...
11691 printVectorIndex(MI, OpNum: 4, STI, O);
11692 O << ", ";
11693 printComplexRotationOp<90, 0>(MI, OpNum: 5, STI, O);
11694 return;
11695 break;
11696 case 17:
11697 // VFMALDI, VFMALQI, VFMSLDI, VFMSLQI
11698 printVectorIndex(MI, OpNum: 3, STI, O);
11699 return;
11700 break;
11701 case 18:
11702 // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
11703 O << "]}, ";
11704 break;
11705 case 19:
11706 // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32, VLD4LNd16, VLD4L...
11707 O << "], ";
11708 break;
11709 case 20:
11710 // VLD3DUPd16, VLD3DUPd32, VLD3DUPd8, VLD3DUPq16, VLD3DUPq32, VLD3DUPq8
11711 printAddrMode6Operand(MI, OpNum: 3, STI, O);
11712 return;
11713 break;
11714 case 21:
11715 // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
11716 printAddrMode6Operand(MI, OpNum: 4, STI, O);
11717 break;
11718 case 22:
11719 // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
11720 printAddrMode6Operand(MI, OpNum: 5, STI, O);
11721 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
11722 return;
11723 break;
11724 case 23:
11725 // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
11726 O << "}, ";
11727 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11728 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11729 return;
11730 break;
11731 case 24:
11732 // VST4LNd16_UPD, VST4LNd32_UPD, VST4LNd8_UPD, VST4LNq16_UPD, VST4LNq32_U...
11733 printOperand(MI, OpNo: 5, STI, O);
11734 O << '[';
11735 printNoHashImmediate(MI, OpNum: 8, STI, O);
11736 O << "], ";
11737 printOperand(MI, OpNo: 6, STI, O);
11738 O << '[';
11739 printNoHashImmediate(MI, OpNum: 8, STI, O);
11740 O << "], ";
11741 printOperand(MI, OpNo: 7, STI, O);
11742 O << '[';
11743 printNoHashImmediate(MI, OpNum: 8, STI, O);
11744 O << "]}, ";
11745 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11746 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11747 return;
11748 break;
11749 case 25:
11750 // sysLDMDA, sysLDMDB, sysLDMIA, sysLDMIB, sysSTMDA, sysSTMDB, sysSTMIA, ...
11751 O << " ^";
11752 return;
11753 break;
11754 case 26:
11755 // t2MOVsra_glue, t2MOVsrl_glue
11756 O << ", #1";
11757 return;
11758 break;
11759 }
11760
11761
11762 // Fragment 6 encoded into 6 bits for 38 unique commands.
11763 switch ((Bits >> 51) & 63) {
11764 default: llvm_unreachable("Invalid command number.");
11765 case 0:
11766 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCrr, ADDrr, ANDrr, B...
11767 printOperand(MI, OpNo: 2, STI, O);
11768 break;
11769 case 1:
11770 // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
11771 printOperand(MI, OpNo: 4, STI, O);
11772 break;
11773 case 2:
11774 // ADCri, ADDri, ANDri, BICri, EORri, ORRri, RSBri, RSCri, SBCri, SUBri
11775 printModImmOperand(MI, OpNum: 2, STI, O);
11776 return;
11777 break;
11778 case 3:
11779 // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, ORRrsi, RSBrsi, RSCrsi, SBCrsi...
11780 printSORegImmOperand(MI, OpNum: 2, STI, O);
11781 return;
11782 break;
11783 case 4:
11784 // BFI, t2BFI
11785 printBitfieldInvMaskImmOperand(MI, OpNum: 3, STI, O);
11786 return;
11787 break;
11788 case 5:
11789 // CDE_CX2DA, CDE_CX3D, VADDD, VDIVD, VLD1DUPd16wb_register, VLD1DUPd32wb...
11790 return;
11791 break;
11792 case 6:
11793 // CDE_CX3DA, MCR, MCRR, t2MCR, t2MCR2, t2MCRR, t2MCRR2
11794 O << ", ";
11795 break;
11796 case 7:
11797 // CDE_VCX2_vec, CDE_VCX3_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, M...
11798 printOperand(MI, OpNo: 3, STI, O);
11799 break;
11800 case 8:
11801 // CDE_VCX3A_fpdp, CDE_VCX3A_fpsp, VST2LNd16_UPD, VST2LNd32_UPD, VST2LNd8...
11802 printOperand(MI, OpNo: 5, STI, O);
11803 break;
11804 case 9:
11805 // LDCL_OPTION, LDC_OPTION, STCL_OPTION, STC_OPTION, t2LDC2L_OPTION, t2LD...
11806 printCoprocOptionImm(MI, OpNum: 3, STI, O);
11807 return;
11808 break;
11809 case 10:
11810 // LDCL_POST, LDC_POST, STCL_POST, STC_POST, t2LDC2L_POST, t2LDC2_POST, t...
11811 printPostIdxImm8s4Operand(MI, OpNum: 3, STI, O);
11812 return;
11813 break;
11814 case 11:
11815 // LDRBT_POST_IMM, LDRBT_POST_REG, LDRB_POST_IMM, LDRB_POST_REG, LDRT_POS...
11816 printAddrMode2OffsetOperand(MI, OpNum: 3, STI, O);
11817 return;
11818 break;
11819 case 12:
11820 // LDRD, STRD
11821 printAddrMode3Operand<false>(MI, OpNum: 2, STI, O);
11822 return;
11823 break;
11824 case 13:
11825 // LDRD_POST, STRD_POST, t2LDRD_POST, t2STRD_POST
11826 printAddrMode7Operand(MI, OpNum: 3, STI, O);
11827 break;
11828 case 14:
11829 // LDRD_PRE, STRD_PRE
11830 printAddrMode3Operand<true>(MI, OpNum: 3, STI, O);
11831 O << '!';
11832 return;
11833 break;
11834 case 15:
11835 // LDRHTi, LDRSBTi, LDRSHTi, STRHTi
11836 printPostIdxImm8Operand(MI, OpNum: 3, STI, O);
11837 return;
11838 break;
11839 case 16:
11840 // LDRHTr, LDRSBTr, LDRSHTr, STRHTr
11841 printPostIdxRegOperand(MI, OpNum: 3, STI, O);
11842 return;
11843 break;
11844 case 17:
11845 // LDRH_POST, LDRSB_POST, LDRSH_POST, STRH_POST
11846 printAddrMode3OffsetOperand(MI, OpNum: 3, STI, O);
11847 return;
11848 break;
11849 case 18:
11850 // MCRR2
11851 printCImmediate(MI, OpNum: 4, STI, O);
11852 return;
11853 break;
11854 case 19:
11855 // MVE_SQRSHRL, MVE_UQRSHLL
11856 printMveSaturateOp(MI, OpNum: 5, STI, O);
11857 O << ", ";
11858 printOperand(MI, OpNo: 4, STI, O);
11859 return;
11860 break;
11861 case 20:
11862 // MVE_VMOV_q_rr
11863 printVectorIndex(MI, OpNum: 5, STI, O);
11864 O << ", ";
11865 printOperand(MI, OpNo: 2, STI, O);
11866 O << ", ";
11867 printOperand(MI, OpNo: 3, STI, O);
11868 return;
11869 break;
11870 case 21:
11871 // STLEX, STLEXB, STLEXH, STREX, STREXB, STREXH, SWP, SWPB, t2LDAEXD, t2L...
11872 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11873 return;
11874 break;
11875 case 22:
11876 // VCADDv2f32, VCADDv4f16, VCADDv4f32, VCADDv8f16
11877 printComplexRotationOp<180, 90>(MI, OpNum: 3, STI, O);
11878 return;
11879 break;
11880 case 23:
11881 // VCMLAv2f32, VCMLAv4f16, VCMLAv4f32, VCMLAv8f16
11882 printComplexRotationOp<90, 0>(MI, OpNum: 4, STI, O);
11883 return;
11884 break;
11885 case 24:
11886 // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8...
11887 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11888 break;
11889 case 25:
11890 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD
11891 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11892 printAddrMode6OffsetOperand(MI, OpNum: 4, STI, O);
11893 return;
11894 break;
11895 case 26:
11896 // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32
11897 printOperand(MI, OpNo: 1, STI, O);
11898 O << '[';
11899 printNoHashImmediate(MI, OpNum: 6, STI, O);
11900 O << "]}, ";
11901 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11902 return;
11903 break;
11904 case 27:
11905 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
11906 O << '[';
11907 printNoHashImmediate(MI, OpNum: 8, STI, O);
11908 break;
11909 case 28:
11910 // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
11911 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
11912 return;
11913 break;
11914 case 29:
11915 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
11916 printAddrMode6Operand(MI, OpNum: 4, STI, O);
11917 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
11918 return;
11919 break;
11920 case 30:
11921 // VST4d16_UPD, VST4d32_UPD, VST4d8_UPD, VST4q16_UPD, VST4q32_UPD, VST4q8...
11922 printOperand(MI, OpNo: 7, STI, O);
11923 O << "}, ";
11924 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11925 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11926 return;
11927 break;
11928 case 31:
11929 // t2ADCrs, t2ADDrs, t2ANDrs, t2BICrs, t2EORrs, t2ORNrs, t2ORRrs, t2RSBrs...
11930 printT2SOOperand(MI, OpNum: 2, STI, O);
11931 return;
11932 break;
11933 case 32:
11934 // t2ASRri, t2LSRri
11935 printThumbSRImm(MI, OpNum: 2, STI, O);
11936 return;
11937 break;
11938 case 33:
11939 // t2BFic, t2CSEL, t2CSINC, t2CSINV, t2CSNEG
11940 printMandatoryPredicateOperand(MI, OpNum: 3, STI, O);
11941 return;
11942 break;
11943 case 34:
11944 // t2LDRD_PRE, t2STRD_PRE
11945 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 3, STI, O);
11946 O << '!';
11947 return;
11948 break;
11949 case 35:
11950 // t2LDRDi8, t2STRDi8
11951 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 2, STI, O);
11952 return;
11953 break;
11954 case 36:
11955 // t2STREX
11956 printT2AddrModeImm0_1020s4Operand(MI, OpNum: 2, STI, O);
11957 return;
11958 break;
11959 case 37:
11960 // tADDrSPi
11961 printThumbS4ImmOperand(MI, OpNum: 2, STI, O);
11962 return;
11963 break;
11964 }
11965
11966
11967 // Fragment 7 encoded into 5 bits for 17 unique commands.
11968 switch ((Bits >> 57) & 31) {
11969 default: llvm_unreachable("Invalid command number.");
11970 case 0:
11971 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
11972 return;
11973 break;
11974 case 1:
11975 // CDE_CX3A, CDE_VCX3A_vec, CDE_VCX3_vec, LDRD_POST, MLA, MLS, MVE_VCADDf...
11976 O << ", ";
11977 break;
11978 case 2:
11979 // CDE_CX3DA
11980 printOperand(MI, OpNo: 5, STI, O);
11981 return;
11982 break;
11983 case 3:
11984 // MCR, t2MCR, t2MCR2
11985 printCImmediate(MI, OpNum: 3, STI, O);
11986 O << ", ";
11987 printCImmediate(MI, OpNum: 4, STI, O);
11988 O << ", ";
11989 printOperand(MI, OpNo: 5, STI, O);
11990 return;
11991 break;
11992 case 4:
11993 // MCRR, t2MCRR, t2MCRR2
11994 printOperand(MI, OpNo: 3, STI, O);
11995 O << ", ";
11996 printCImmediate(MI, OpNum: 4, STI, O);
11997 return;
11998 break;
11999 case 5:
12000 // MVE_VMOV_rr_q, VMULLslsv2i32, VMULLslsv4i16, VMULLsluv2i32, VMULLsluv4...
12001 printVectorIndex(MI, OpNum: 3, STI, O);
12002 break;
12003 case 6:
12004 // PKHBT, t2PKHBT
12005 printPKHLSLShiftImm(MI, OpNum: 3, STI, O);
12006 return;
12007 break;
12008 case 7:
12009 // PKHTB, t2PKHTB
12010 printPKHASRShiftImm(MI, OpNum: 3, STI, O);
12011 return;
12012 break;
12013 case 8:
12014 // SXTAB, SXTAB16, SXTAH, UXTAB, UXTAB16, UXTAH, t2SXTAB, t2SXTAB16, t2SX...
12015 printRotImmOperand(MI, OpNum: 3, STI, O);
12016 return;
12017 break;
12018 case 9:
12019 // USAT, t2USAT
12020 printShiftImmOperand(MI, OpNum: 3, STI, O);
12021 return;
12022 break;
12023 case 10:
12024 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
12025 O << "]}, ";
12026 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12027 printAddrMode6OffsetOperand(MI, OpNum: 5, STI, O);
12028 return;
12029 break;
12030 case 11:
12031 // VLD3LNd16, VLD3LNd32, VLD3LNd8, VLD3LNq16, VLD3LNq32
12032 O << "], ";
12033 printOperand(MI, OpNo: 2, STI, O);
12034 O << '[';
12035 printNoHashImmediate(MI, OpNum: 8, STI, O);
12036 O << "]}, ";
12037 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12038 return;
12039 break;
12040 case 12:
12041 // VLD3d16, VLD3d16_UPD, VLD3d32, VLD3d32_UPD, VLD3d8, VLD3d8_UPD, VLD3q1...
12042 O << "}, ";
12043 break;
12044 case 13:
12045 // VLD4LNd16, VLD4LNd32, VLD4LNd8, VLD4LNq16, VLD4LNq32, VST2LNd16, VST2L...
12046 O << '[';
12047 break;
12048 case 14:
12049 // VMLALslsv2i32, VMLALslsv4i16, VMLALsluv2i32, VMLALsluv4i16, VMLAslfd, ...
12050 printVectorIndex(MI, OpNum: 4, STI, O);
12051 return;
12052 break;
12053 case 15:
12054 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD
12055 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
12056 return;
12057 break;
12058 case 16:
12059 // t2LDRD_POST, t2STRD_POST
12060 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 4, STI, O);
12061 return;
12062 break;
12063 }
12064
12065 switch (MI->getOpcode()) {
12066 default: llvm_unreachable("Unexpected opcode.");
12067 case ARM::CDE_CX3A:
12068 case ARM::CDE_VCX3A_vec:
12069 case ARM::CDE_VCX3_vec:
12070 case ARM::LDRD_POST:
12071 case ARM::MLA:
12072 case ARM::MLS:
12073 case ARM::MVE_VCADDf16:
12074 case ARM::MVE_VCADDf32:
12075 case ARM::MVE_VCADDi16:
12076 case ARM::MVE_VCADDi32:
12077 case ARM::MVE_VCADDi8:
12078 case ARM::MVE_VCMLAf16:
12079 case ARM::MVE_VCMLAf32:
12080 case ARM::MVE_VCMULf16:
12081 case ARM::MVE_VCMULf32:
12082 case ARM::MVE_VDWDUPu16:
12083 case ARM::MVE_VDWDUPu32:
12084 case ARM::MVE_VDWDUPu8:
12085 case ARM::MVE_VHCADDs16:
12086 case ARM::MVE_VHCADDs32:
12087 case ARM::MVE_VHCADDs8:
12088 case ARM::MVE_VIWDUPu16:
12089 case ARM::MVE_VIWDUPu32:
12090 case ARM::MVE_VIWDUPu8:
12091 case ARM::MVE_VMLALDAVas16:
12092 case ARM::MVE_VMLALDAVas32:
12093 case ARM::MVE_VMLALDAVau16:
12094 case ARM::MVE_VMLALDAVau32:
12095 case ARM::MVE_VMLALDAVaxs16:
12096 case ARM::MVE_VMLALDAVaxs32:
12097 case ARM::MVE_VMLALDAVs16:
12098 case ARM::MVE_VMLALDAVs32:
12099 case ARM::MVE_VMLALDAVu16:
12100 case ARM::MVE_VMLALDAVu32:
12101 case ARM::MVE_VMLALDAVxs16:
12102 case ARM::MVE_VMLALDAVxs32:
12103 case ARM::MVE_VMLSLDAVas16:
12104 case ARM::MVE_VMLSLDAVas32:
12105 case ARM::MVE_VMLSLDAVaxs16:
12106 case ARM::MVE_VMLSLDAVaxs32:
12107 case ARM::MVE_VMLSLDAVs16:
12108 case ARM::MVE_VMLSLDAVs32:
12109 case ARM::MVE_VMLSLDAVxs16:
12110 case ARM::MVE_VMLSLDAVxs32:
12111 case ARM::MVE_VRMLALDAVHas32:
12112 case ARM::MVE_VRMLALDAVHau32:
12113 case ARM::MVE_VRMLALDAVHaxs32:
12114 case ARM::MVE_VRMLALDAVHs32:
12115 case ARM::MVE_VRMLALDAVHu32:
12116 case ARM::MVE_VRMLALDAVHxs32:
12117 case ARM::MVE_VRMLSLDAVHas32:
12118 case ARM::MVE_VRMLSLDAVHaxs32:
12119 case ARM::MVE_VRMLSLDAVHs32:
12120 case ARM::MVE_VRMLSLDAVHxs32:
12121 case ARM::SBFX:
12122 case ARM::SMLABB:
12123 case ARM::SMLABT:
12124 case ARM::SMLAD:
12125 case ARM::SMLADX:
12126 case ARM::SMLALBB:
12127 case ARM::SMLALBT:
12128 case ARM::SMLALD:
12129 case ARM::SMLALDX:
12130 case ARM::SMLALTB:
12131 case ARM::SMLALTT:
12132 case ARM::SMLATB:
12133 case ARM::SMLATT:
12134 case ARM::SMLAWB:
12135 case ARM::SMLAWT:
12136 case ARM::SMLSD:
12137 case ARM::SMLSDX:
12138 case ARM::SMLSLD:
12139 case ARM::SMLSLDX:
12140 case ARM::SMMLA:
12141 case ARM::SMMLAR:
12142 case ARM::SMMLS:
12143 case ARM::SMMLSR:
12144 case ARM::SMULL:
12145 case ARM::STRD_POST:
12146 case ARM::UBFX:
12147 case ARM::UMAAL:
12148 case ARM::UMULL:
12149 case ARM::USADA8:
12150 case ARM::VEXTd16:
12151 case ARM::VEXTd32:
12152 case ARM::VEXTd8:
12153 case ARM::VEXTq16:
12154 case ARM::VEXTq32:
12155 case ARM::VEXTq64:
12156 case ARM::VEXTq8:
12157 case ARM::VLD3d16:
12158 case ARM::VLD3d32:
12159 case ARM::VLD3d8:
12160 case ARM::VLD3q16:
12161 case ARM::VLD3q32:
12162 case ARM::VLD3q8:
12163 case ARM::VMOVRRS:
12164 case ARM::VMOVSRR:
12165 case ARM::VST3d16:
12166 case ARM::VST3d32:
12167 case ARM::VST3d8:
12168 case ARM::VST3q16:
12169 case ARM::VST3q32:
12170 case ARM::VST3q8:
12171 case ARM::t2MLA:
12172 case ARM::t2MLS:
12173 case ARM::t2SBFX:
12174 case ARM::t2SMLABB:
12175 case ARM::t2SMLABT:
12176 case ARM::t2SMLAD:
12177 case ARM::t2SMLADX:
12178 case ARM::t2SMLAL:
12179 case ARM::t2SMLALBB:
12180 case ARM::t2SMLALBT:
12181 case ARM::t2SMLALD:
12182 case ARM::t2SMLALDX:
12183 case ARM::t2SMLALTB:
12184 case ARM::t2SMLALTT:
12185 case ARM::t2SMLATB:
12186 case ARM::t2SMLATT:
12187 case ARM::t2SMLAWB:
12188 case ARM::t2SMLAWT:
12189 case ARM::t2SMLSD:
12190 case ARM::t2SMLSDX:
12191 case ARM::t2SMLSLD:
12192 case ARM::t2SMLSLDX:
12193 case ARM::t2SMMLA:
12194 case ARM::t2SMMLAR:
12195 case ARM::t2SMMLS:
12196 case ARM::t2SMMLSR:
12197 case ARM::t2SMULL:
12198 case ARM::t2STLEXD:
12199 case ARM::t2STREXD:
12200 case ARM::t2UBFX:
12201 case ARM::t2UMAAL:
12202 case ARM::t2UMLAL:
12203 case ARM::t2UMULL:
12204 case ARM::t2USADA8:
12205 switch (MI->getOpcode()) {
12206 default: llvm_unreachable("Unexpected opcode.");
12207 case ARM::CDE_CX3A:
12208 case ARM::CDE_VCX3A_vec:
12209 case ARM::MVE_VMLALDAVas16:
12210 case ARM::MVE_VMLALDAVas32:
12211 case ARM::MVE_VMLALDAVau16:
12212 case ARM::MVE_VMLALDAVau32:
12213 case ARM::MVE_VMLALDAVaxs16:
12214 case ARM::MVE_VMLALDAVaxs32:
12215 case ARM::MVE_VMLSLDAVas16:
12216 case ARM::MVE_VMLSLDAVas32:
12217 case ARM::MVE_VMLSLDAVaxs16:
12218 case ARM::MVE_VMLSLDAVaxs32:
12219 case ARM::MVE_VRMLALDAVHas32:
12220 case ARM::MVE_VRMLALDAVHau32:
12221 case ARM::MVE_VRMLALDAVHaxs32:
12222 case ARM::MVE_VRMLSLDAVHas32:
12223 case ARM::MVE_VRMLSLDAVHaxs32:
12224 printOperand(MI, OpNo: 5, STI, O);
12225 break;
12226 case ARM::CDE_VCX3_vec:
12227 case ARM::MVE_VDWDUPu16:
12228 case ARM::MVE_VDWDUPu32:
12229 case ARM::MVE_VDWDUPu8:
12230 case ARM::MVE_VIWDUPu16:
12231 case ARM::MVE_VIWDUPu32:
12232 case ARM::MVE_VIWDUPu8:
12233 printOperand(MI, OpNo: 4, STI, O);
12234 break;
12235 case ARM::LDRD_POST:
12236 case ARM::STRD_POST:
12237 printAddrMode3OffsetOperand(MI, OpNum: 4, STI, O);
12238 break;
12239 case ARM::MLA:
12240 case ARM::MLS:
12241 case ARM::MVE_VMLALDAVs16:
12242 case ARM::MVE_VMLALDAVs32:
12243 case ARM::MVE_VMLALDAVu16:
12244 case ARM::MVE_VMLALDAVu32:
12245 case ARM::MVE_VMLALDAVxs16:
12246 case ARM::MVE_VMLALDAVxs32:
12247 case ARM::MVE_VMLSLDAVs16:
12248 case ARM::MVE_VMLSLDAVs32:
12249 case ARM::MVE_VMLSLDAVxs16:
12250 case ARM::MVE_VMLSLDAVxs32:
12251 case ARM::MVE_VRMLALDAVHs32:
12252 case ARM::MVE_VRMLALDAVHu32:
12253 case ARM::MVE_VRMLALDAVHxs32:
12254 case ARM::MVE_VRMLSLDAVHs32:
12255 case ARM::MVE_VRMLSLDAVHxs32:
12256 case ARM::SMLABB:
12257 case ARM::SMLABT:
12258 case ARM::SMLAD:
12259 case ARM::SMLADX:
12260 case ARM::SMLALBB:
12261 case ARM::SMLALBT:
12262 case ARM::SMLALD:
12263 case ARM::SMLALDX:
12264 case ARM::SMLALTB:
12265 case ARM::SMLALTT:
12266 case ARM::SMLATB:
12267 case ARM::SMLATT:
12268 case ARM::SMLAWB:
12269 case ARM::SMLAWT:
12270 case ARM::SMLSD:
12271 case ARM::SMLSDX:
12272 case ARM::SMLSLD:
12273 case ARM::SMLSLDX:
12274 case ARM::SMMLA:
12275 case ARM::SMMLAR:
12276 case ARM::SMMLS:
12277 case ARM::SMMLSR:
12278 case ARM::SMULL:
12279 case ARM::UMAAL:
12280 case ARM::UMULL:
12281 case ARM::USADA8:
12282 case ARM::VEXTd16:
12283 case ARM::VEXTd32:
12284 case ARM::VEXTd8:
12285 case ARM::VEXTq16:
12286 case ARM::VEXTq32:
12287 case ARM::VEXTq64:
12288 case ARM::VEXTq8:
12289 case ARM::VMOVRRS:
12290 case ARM::VMOVSRR:
12291 case ARM::t2MLA:
12292 case ARM::t2MLS:
12293 case ARM::t2SMLABB:
12294 case ARM::t2SMLABT:
12295 case ARM::t2SMLAD:
12296 case ARM::t2SMLADX:
12297 case ARM::t2SMLAL:
12298 case ARM::t2SMLALBB:
12299 case ARM::t2SMLALBT:
12300 case ARM::t2SMLALD:
12301 case ARM::t2SMLALDX:
12302 case ARM::t2SMLALTB:
12303 case ARM::t2SMLALTT:
12304 case ARM::t2SMLATB:
12305 case ARM::t2SMLATT:
12306 case ARM::t2SMLAWB:
12307 case ARM::t2SMLAWT:
12308 case ARM::t2SMLSD:
12309 case ARM::t2SMLSDX:
12310 case ARM::t2SMLSLD:
12311 case ARM::t2SMLSLDX:
12312 case ARM::t2SMMLA:
12313 case ARM::t2SMMLAR:
12314 case ARM::t2SMMLS:
12315 case ARM::t2SMMLSR:
12316 case ARM::t2SMULL:
12317 case ARM::t2UMAAL:
12318 case ARM::t2UMLAL:
12319 case ARM::t2UMULL:
12320 case ARM::t2USADA8:
12321 printOperand(MI, OpNo: 3, STI, O);
12322 break;
12323 case ARM::MVE_VCADDf16:
12324 case ARM::MVE_VCADDf32:
12325 case ARM::MVE_VCADDi16:
12326 case ARM::MVE_VCADDi32:
12327 case ARM::MVE_VCADDi8:
12328 case ARM::MVE_VHCADDs16:
12329 case ARM::MVE_VHCADDs32:
12330 case ARM::MVE_VHCADDs8:
12331 printComplexRotationOp<180, 90>(MI, OpNum: 3, STI, O);
12332 break;
12333 case ARM::MVE_VCMLAf16:
12334 case ARM::MVE_VCMLAf32:
12335 printComplexRotationOp<90, 0>(MI, OpNum: 4, STI, O);
12336 break;
12337 case ARM::MVE_VCMULf16:
12338 case ARM::MVE_VCMULf32:
12339 printComplexRotationOp<90, 0>(MI, OpNum: 3, STI, O);
12340 break;
12341 case ARM::SBFX:
12342 case ARM::UBFX:
12343 case ARM::t2SBFX:
12344 case ARM::t2UBFX:
12345 printImmPlusOneOperand(MI, OpNum: 3, STI, O);
12346 break;
12347 case ARM::VLD3d16:
12348 case ARM::VLD3d32:
12349 case ARM::VLD3d8:
12350 case ARM::VLD3q16:
12351 case ARM::VLD3q32:
12352 case ARM::VLD3q8:
12353 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12354 break;
12355 case ARM::VST3d16:
12356 case ARM::VST3d32:
12357 case ARM::VST3d8:
12358 case ARM::VST3q16:
12359 case ARM::VST3q32:
12360 case ARM::VST3q8:
12361 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12362 break;
12363 case ARM::t2STLEXD:
12364 case ARM::t2STREXD:
12365 printAddrMode7Operand(MI, OpNum: 3, STI, O);
12366 break;
12367 }
12368 return;
12369 break;
12370 case ARM::MVE_VMOV_rr_q:
12371 O << ", ";
12372 printOperand(MI, OpNo: 2, STI, O);
12373 printVectorIndex(MI, OpNum: 4, STI, O);
12374 return;
12375 break;
12376 case ARM::VLD3d16_UPD:
12377 case ARM::VLD3d32_UPD:
12378 case ARM::VLD3d8_UPD:
12379 case ARM::VLD3q16_UPD:
12380 case ARM::VLD3q32_UPD:
12381 case ARM::VLD3q8_UPD:
12382 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12383 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
12384 return;
12385 break;
12386 case ARM::VLD4LNd16:
12387 case ARM::VLD4LNd32:
12388 case ARM::VLD4LNd8:
12389 case ARM::VLD4LNq16:
12390 case ARM::VLD4LNq32:
12391 printNoHashImmediate(MI, OpNum: 10, STI, O);
12392 O << "]}, ";
12393 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12394 return;
12395 break;
12396 case ARM::VLD4d16:
12397 case ARM::VLD4d32:
12398 case ARM::VLD4d8:
12399 case ARM::VLD4q16:
12400 case ARM::VLD4q32:
12401 case ARM::VLD4q8:
12402 printOperand(MI, OpNo: 3, STI, O);
12403 O << "}, ";
12404 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12405 return;
12406 break;
12407 case ARM::VLD4d16_UPD:
12408 case ARM::VLD4d32_UPD:
12409 case ARM::VLD4d8_UPD:
12410 case ARM::VLD4q16_UPD:
12411 case ARM::VLD4q32_UPD:
12412 case ARM::VLD4q8_UPD:
12413 printOperand(MI, OpNo: 3, STI, O);
12414 O << "}, ";
12415 printAddrMode6Operand(MI, OpNum: 5, STI, O);
12416 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
12417 return;
12418 break;
12419 case ARM::VMULLslsv2i32:
12420 case ARM::VMULLslsv4i16:
12421 case ARM::VMULLsluv2i32:
12422 case ARM::VMULLsluv4i16:
12423 case ARM::VMULslfd:
12424 case ARM::VMULslfq:
12425 case ARM::VMULslhd:
12426 case ARM::VMULslhq:
12427 case ARM::VMULslv2i32:
12428 case ARM::VMULslv4i16:
12429 case ARM::VMULslv4i32:
12430 case ARM::VMULslv8i16:
12431 case ARM::VQDMULHslv2i32:
12432 case ARM::VQDMULHslv4i16:
12433 case ARM::VQDMULHslv4i32:
12434 case ARM::VQDMULHslv8i16:
12435 case ARM::VQDMULLslv2i32:
12436 case ARM::VQDMULLslv4i16:
12437 case ARM::VQRDMULHslv2i32:
12438 case ARM::VQRDMULHslv4i16:
12439 case ARM::VQRDMULHslv4i32:
12440 case ARM::VQRDMULHslv8i16:
12441 return;
12442 break;
12443 case ARM::VST2LNd16:
12444 case ARM::VST2LNd32:
12445 case ARM::VST2LNd8:
12446 case ARM::VST2LNq16:
12447 case ARM::VST2LNq32:
12448 printNoHashImmediate(MI, OpNum: 4, STI, O);
12449 O << "]}, ";
12450 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12451 return;
12452 break;
12453 case ARM::VST2LNd16_UPD:
12454 case ARM::VST2LNd32_UPD:
12455 case ARM::VST2LNd8_UPD:
12456 case ARM::VST2LNq16_UPD:
12457 case ARM::VST2LNq32_UPD:
12458 printNoHashImmediate(MI, OpNum: 6, STI, O);
12459 O << "]}, ";
12460 printAddrMode6Operand(MI, OpNum: 1, STI, O);
12461 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
12462 return;
12463 break;
12464 case ARM::VST3LNd16:
12465 case ARM::VST3LNd32:
12466 case ARM::VST3LNd8:
12467 case ARM::VST3LNq16:
12468 case ARM::VST3LNq32:
12469 printNoHashImmediate(MI, OpNum: 5, STI, O);
12470 O << "], ";
12471 printOperand(MI, OpNo: 4, STI, O);
12472 O << '[';
12473 printNoHashImmediate(MI, OpNum: 5, STI, O);
12474 O << "]}, ";
12475 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12476 return;
12477 break;
12478 case ARM::VST4LNd16:
12479 case ARM::VST4LNd32:
12480 case ARM::VST4LNd8:
12481 case ARM::VST4LNq16:
12482 case ARM::VST4LNq32:
12483 printNoHashImmediate(MI, OpNum: 6, STI, O);
12484 O << "], ";
12485 printOperand(MI, OpNo: 4, STI, O);
12486 O << '[';
12487 printNoHashImmediate(MI, OpNum: 6, STI, O);
12488 O << "], ";
12489 printOperand(MI, OpNo: 5, STI, O);
12490 O << '[';
12491 printNoHashImmediate(MI, OpNum: 6, STI, O);
12492 O << "]}, ";
12493 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12494 return;
12495 break;
12496 case ARM::VST4d16:
12497 case ARM::VST4d32:
12498 case ARM::VST4d8:
12499 case ARM::VST4q16:
12500 case ARM::VST4q32:
12501 case ARM::VST4q8:
12502 printOperand(MI, OpNo: 5, STI, O);
12503 O << "}, ";
12504 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12505 return;
12506 break;
12507 }
12508}
12509
12510
12511/// getRegisterName - This method is automatically generated by tblgen
12512/// from the register set description. This returns the assembler name
12513/// for the specified register.
12514const char *ARMInstPrinter::
12515getRegisterName(MCRegister Reg, unsigned AltIdx) {
12516 unsigned RegNo = Reg.id();
12517 assert(RegNo && RegNo < 296 && "Invalid register number!");
12518
12519
12520#ifdef __GNUC__
12521#pragma GCC diagnostic push
12522#pragma GCC diagnostic ignored "-Woverlength-strings"
12523#endif
12524 static const char AsmStrsNoRegAltName[] = {
12525 /* 0 */ "D4_D6_D8_D10\0"
12526 /* 13 */ "D7_D8_D9_D10\0"
12527 /* 26 */ "Q7_Q8_Q9_Q10\0"
12528 /* 39 */ "d10\0"
12529 /* 43 */ "q10\0"
12530 /* 47 */ "r10\0"
12531 /* 51 */ "s10\0"
12532 /* 55 */ "D14_D16_D18_D20\0"
12533 /* 71 */ "D17_D18_D19_D20\0"
12534 /* 87 */ "d20\0"
12535 /* 91 */ "s20\0"
12536 /* 95 */ "D24_D26_D28_D30\0"
12537 /* 111 */ "D27_D28_D29_D30\0"
12538 /* 127 */ "d30\0"
12539 /* 131 */ "s30\0"
12540 /* 135 */ "d0\0"
12541 /* 138 */ "p0\0"
12542 /* 141 */ "q0\0"
12543 /* 144 */ "mvfr0\0"
12544 /* 150 */ "s0\0"
12545 /* 153 */ "D9_D10_D11\0"
12546 /* 164 */ "D5_D7_D9_D11\0"
12547 /* 177 */ "Q8_Q9_Q10_Q11\0"
12548 /* 191 */ "R10_R11\0"
12549 /* 199 */ "d11\0"
12550 /* 203 */ "q11\0"
12551 /* 207 */ "r11\0"
12552 /* 211 */ "s11\0"
12553 /* 215 */ "D19_D20_D21\0"
12554 /* 227 */ "D15_D17_D19_D21\0"
12555 /* 243 */ "d21\0"
12556 /* 247 */ "s21\0"
12557 /* 251 */ "D29_D30_D31\0"
12558 /* 263 */ "D25_D27_D29_D31\0"
12559 /* 279 */ "d31\0"
12560 /* 283 */ "s31\0"
12561 /* 287 */ "Q0_Q1\0"
12562 /* 293 */ "R0_R1\0"
12563 /* 299 */ "d1\0"
12564 /* 302 */ "q1\0"
12565 /* 305 */ "mvfr1\0"
12566 /* 311 */ "s1\0"
12567 /* 314 */ "D6_D8_D10_D12\0"
12568 /* 328 */ "D9_D10_D11_D12\0"
12569 /* 343 */ "Q9_Q10_Q11_Q12\0"
12570 /* 358 */ "d12\0"
12571 /* 362 */ "q12\0"
12572 /* 366 */ "r12\0"
12573 /* 370 */ "s12\0"
12574 /* 374 */ "D16_D18_D20_D22\0"
12575 /* 390 */ "D19_D20_D21_D22\0"
12576 /* 406 */ "d22\0"
12577 /* 410 */ "s22\0"
12578 /* 414 */ "D0_D2\0"
12579 /* 420 */ "D0_D1_D2\0"
12580 /* 429 */ "Q1_Q2\0"
12581 /* 435 */ "d2\0"
12582 /* 438 */ "q2\0"
12583 /* 441 */ "mvfr2\0"
12584 /* 447 */ "s2\0"
12585 /* 450 */ "fpinst2\0"
12586 /* 458 */ "D7_D9_D11_D13\0"
12587 /* 472 */ "D11_D12_D13\0"
12588 /* 484 */ "Q10_Q11_Q12_Q13\0"
12589 /* 500 */ "d13\0"
12590 /* 504 */ "q13\0"
12591 /* 508 */ "s13\0"
12592 /* 512 */ "D17_D19_D21_D23\0"
12593 /* 528 */ "D21_D22_D23\0"
12594 /* 540 */ "d23\0"
12595 /* 544 */ "s23\0"
12596 /* 548 */ "D1_D3\0"
12597 /* 554 */ "D1_D2_D3\0"
12598 /* 563 */ "Q0_Q1_Q2_Q3\0"
12599 /* 575 */ "R2_R3\0"
12600 /* 581 */ "d3\0"
12601 /* 584 */ "q3\0"
12602 /* 587 */ "r3\0"
12603 /* 590 */ "s3\0"
12604 /* 593 */ "D8_D10_D12_D14\0"
12605 /* 608 */ "D11_D12_D13_D14\0"
12606 /* 624 */ "Q11_Q12_Q13_Q14\0"
12607 /* 640 */ "d14\0"
12608 /* 644 */ "q14\0"
12609 /* 648 */ "s14\0"
12610 /* 652 */ "D18_D20_D22_D24\0"
12611 /* 668 */ "D21_D22_D23_D24\0"
12612 /* 684 */ "d24\0"
12613 /* 688 */ "s24\0"
12614 /* 692 */ "D0_D2_D4\0"
12615 /* 701 */ "D1_D2_D3_D4\0"
12616 /* 713 */ "Q1_Q2_Q3_Q4\0"
12617 /* 725 */ "d4\0"
12618 /* 728 */ "q4\0"
12619 /* 731 */ "r4\0"
12620 /* 734 */ "s4\0"
12621 /* 737 */ "D9_D11_D13_D15\0"
12622 /* 752 */ "D13_D14_D15\0"
12623 /* 764 */ "Q12_Q13_Q14_Q15\0"
12624 /* 780 */ "d15\0"
12625 /* 784 */ "q15\0"
12626 /* 788 */ "s15\0"
12627 /* 792 */ "D19_D21_D23_D25\0"
12628 /* 808 */ "D23_D24_D25\0"
12629 /* 820 */ "d25\0"
12630 /* 824 */ "s25\0"
12631 /* 828 */ "D1_D3_D5\0"
12632 /* 837 */ "D3_D4_D5\0"
12633 /* 846 */ "Q2_Q3_Q4_Q5\0"
12634 /* 858 */ "R4_R5\0"
12635 /* 864 */ "d5\0"
12636 /* 867 */ "q5\0"
12637 /* 870 */ "r5\0"
12638 /* 873 */ "s5\0"
12639 /* 876 */ "D10_D12_D14_D16\0"
12640 /* 892 */ "D13_D14_D15_D16\0"
12641 /* 908 */ "d16\0"
12642 /* 912 */ "s16\0"
12643 /* 916 */ "D20_D22_D24_D26\0"
12644 /* 932 */ "D23_D24_D25_D26\0"
12645 /* 948 */ "d26\0"
12646 /* 952 */ "s26\0"
12647 /* 956 */ "D0_D2_D4_D6\0"
12648 /* 968 */ "D3_D4_D5_D6\0"
12649 /* 980 */ "Q3_Q4_Q5_Q6\0"
12650 /* 992 */ "d6\0"
12651 /* 995 */ "q6\0"
12652 /* 998 */ "r6\0"
12653 /* 1001 */ "s6\0"
12654 /* 1004 */ "D11_D13_D15_D17\0"
12655 /* 1020 */ "D15_D16_D17\0"
12656 /* 1032 */ "d17\0"
12657 /* 1036 */ "s17\0"
12658 /* 1040 */ "D21_D23_D25_D27\0"
12659 /* 1056 */ "D25_D26_D27\0"
12660 /* 1068 */ "d27\0"
12661 /* 1072 */ "s27\0"
12662 /* 1076 */ "D1_D3_D5_D7\0"
12663 /* 1088 */ "D5_D6_D7\0"
12664 /* 1097 */ "Q4_Q5_Q6_Q7\0"
12665 /* 1109 */ "R6_R7\0"
12666 /* 1115 */ "d7\0"
12667 /* 1118 */ "q7\0"
12668 /* 1121 */ "r7\0"
12669 /* 1124 */ "s7\0"
12670 /* 1127 */ "D12_D14_D16_D18\0"
12671 /* 1143 */ "D15_D16_D17_D18\0"
12672 /* 1159 */ "d18\0"
12673 /* 1163 */ "s18\0"
12674 /* 1167 */ "D22_D24_D26_D28\0"
12675 /* 1183 */ "D25_D26_D27_D28\0"
12676 /* 1199 */ "d28\0"
12677 /* 1203 */ "s28\0"
12678 /* 1207 */ "D2_D4_D6_D8\0"
12679 /* 1219 */ "D5_D6_D7_D8\0"
12680 /* 1231 */ "Q5_Q6_Q7_Q8\0"
12681 /* 1243 */ "d8\0"
12682 /* 1246 */ "q8\0"
12683 /* 1249 */ "r8\0"
12684 /* 1252 */ "s8\0"
12685 /* 1255 */ "D13_D15_D17_D19\0"
12686 /* 1271 */ "D17_D18_D19\0"
12687 /* 1283 */ "d19\0"
12688 /* 1287 */ "s19\0"
12689 /* 1291 */ "D23_D25_D27_D29\0"
12690 /* 1307 */ "D27_D28_D29\0"
12691 /* 1319 */ "d29\0"
12692 /* 1323 */ "s29\0"
12693 /* 1327 */ "D3_D5_D7_D9\0"
12694 /* 1339 */ "D7_D8_D9\0"
12695 /* 1348 */ "Q6_Q7_Q8_Q9\0"
12696 /* 1360 */ "R8_R9\0"
12697 /* 1366 */ "d9\0"
12698 /* 1369 */ "q9\0"
12699 /* 1372 */ "r9\0"
12700 /* 1375 */ "s9\0"
12701 /* 1378 */ "R12_SP\0"
12702 /* 1385 */ "pc\0"
12703 /* 1388 */ "fpscr_nzcvqc\0"
12704 /* 1401 */ "fpexc\0"
12705 /* 1407 */ "fpsid\0"
12706 /* 1413 */ "ra_auth_code\0"
12707 /* 1426 */ "itstate\0"
12708 /* 1434 */ "sp\0"
12709 /* 1437 */ "fpscr\0"
12710 /* 1443 */ "lr\0"
12711 /* 1446 */ "vpr\0"
12712 /* 1450 */ "apsr\0"
12713 /* 1455 */ "cpsr\0"
12714 /* 1460 */ "spsr\0"
12715 /* 1465 */ "zr\0"
12716 /* 1468 */ "fpcxtns\0"
12717 /* 1476 */ "fpcxts\0"
12718 /* 1483 */ "fpinst\0"
12719 /* 1490 */ "fpscr_nzcv\0"
12720 /* 1501 */ "apsr_nzcv\0"
12721};
12722#ifdef __GNUC__
12723#pragma GCC diagnostic pop
12724#endif
12725
12726 static const uint16_t RegAsmOffsetNoRegAltName[] = {
12727 1450, 1501, 1455, 1468, 1476, 1401, 1483, 1437, 1490, 1388, 1407, 1426, 1443, 1385,
12728 1413, 1434, 1460, 1446, 1465, 135, 299, 435, 581, 725, 864, 992, 1115, 1243,
12729 1366, 39, 199, 358, 500, 640, 780, 908, 1032, 1159, 1283, 87, 243, 406,
12730 540, 684, 820, 948, 1068, 1199, 1319, 127, 279, 450, 144, 305, 441, 138,
12731 141, 302, 438, 584, 728, 867, 995, 1118, 1246, 1369, 43, 203, 362, 504,
12732 644, 784, 147, 308, 444, 587, 731, 870, 998, 1121, 1249, 1372, 47, 207,
12733 366, 150, 311, 447, 590, 734, 873, 1001, 1124, 1252, 1375, 51, 211, 370,
12734 508, 648, 788, 912, 1036, 1163, 1287, 91, 247, 410, 544, 688, 824, 952,
12735 1072, 1203, 1323, 131, 283, 414, 548, 695, 831, 962, 1082, 1213, 1333, 6,
12736 170, 320, 464, 600, 744, 884, 1012, 1135, 1263, 63, 235, 382, 520, 660,
12737 800, 924, 1048, 1175, 1299, 103, 271, 287, 429, 569, 719, 852, 986, 1103,
12738 1237, 1354, 32, 183, 350, 492, 632, 772, 563, 713, 846, 980, 1097, 1231,
12739 1348, 26, 177, 343, 484, 624, 764, 293, 575, 858, 1109, 1360, 191, 1378,
12740 420, 554, 704, 837, 971, 1088, 1222, 1339, 16, 153, 331, 472, 612, 752,
12741 896, 1020, 1147, 1271, 75, 215, 394, 528, 672, 808, 936, 1056, 1187, 1307,
12742 115, 251, 692, 828, 959, 1079, 1210, 1330, 3, 167, 317, 461, 596, 740,
12743 880, 1008, 1131, 1259, 59, 231, 378, 516, 656, 796, 920, 1044, 1171, 1295,
12744 99, 267, 956, 1076, 1207, 1327, 0, 164, 314, 458, 593, 737, 876, 1004,
12745 1127, 1255, 55, 227, 374, 512, 652, 792, 916, 1040, 1167, 1291, 95, 263,
12746 423, 707, 974, 1225, 19, 335, 616, 900, 1151, 79, 398, 676, 940, 1191,
12747 119, 701, 968, 1219, 13, 328, 608, 892, 1143, 71, 390, 668, 932, 1183,
12748 111,
12749 };
12750
12751
12752#ifdef __GNUC__
12753#pragma GCC diagnostic push
12754#pragma GCC diagnostic ignored "-Woverlength-strings"
12755#endif
12756 static const char AsmStrsRegNamesRaw[] = {
12757 /* 0 */ "r13\0"
12758 /* 4 */ "r14\0"
12759 /* 8 */ "r15\0"
12760};
12761#ifdef __GNUC__
12762#pragma GCC diagnostic pop
12763#endif
12764
12765 static const uint8_t RegAsmOffsetRegNamesRaw[] = {
12766 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 4, 8,
12767 3, 0, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12768 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12769 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12770 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12771 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12772 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12773 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12774 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12775 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12776 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12777 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12778 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12779 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12780 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12781 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12782 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12783 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12784 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12785 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12786 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12787 3,
12788 };
12789
12790 switch(AltIdx) {
12791 default: llvm_unreachable("Invalid register alt name index!");
12792 case ARM::NoRegAltName:
12793 assert(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) &&
12794 "Invalid alt name index for register!");
12795 return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
12796 case ARM::RegNamesRaw:
12797 if (!*(AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1]))
12798 return getRegisterName(Reg: RegNo, AltIdx: ARM::NoRegAltName);
12799 return AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1];
12800 }
12801}
12802
12803#ifdef PRINT_ALIAS_INSTR
12804#undef PRINT_ALIAS_INSTR
12805
12806bool ARMInstPrinter::printAliasInstr(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &OS) {
12807 static const PatternsForOpcode OpToPatterns[] = {
12808 {.Opcode: ARM::DSB, .PatternStart: 0, .NumPatterns: 3 },
12809 {.Opcode: ARM::HINT, .PatternStart: 3, .NumPatterns: 9 },
12810 {.Opcode: ARM::MVE_VMLADAVas16, .PatternStart: 12, .NumPatterns: 1 },
12811 {.Opcode: ARM::MVE_VMLADAVas32, .PatternStart: 13, .NumPatterns: 1 },
12812 {.Opcode: ARM::MVE_VMLADAVas8, .PatternStart: 14, .NumPatterns: 1 },
12813 {.Opcode: ARM::MVE_VMLADAVau16, .PatternStart: 15, .NumPatterns: 1 },
12814 {.Opcode: ARM::MVE_VMLADAVau32, .PatternStart: 16, .NumPatterns: 1 },
12815 {.Opcode: ARM::MVE_VMLADAVau8, .PatternStart: 17, .NumPatterns: 1 },
12816 {.Opcode: ARM::MVE_VMLADAVs16, .PatternStart: 18, .NumPatterns: 1 },
12817 {.Opcode: ARM::MVE_VMLADAVs32, .PatternStart: 19, .NumPatterns: 1 },
12818 {.Opcode: ARM::MVE_VMLADAVs8, .PatternStart: 20, .NumPatterns: 1 },
12819 {.Opcode: ARM::MVE_VMLADAVu16, .PatternStart: 21, .NumPatterns: 1 },
12820 {.Opcode: ARM::MVE_VMLADAVu32, .PatternStart: 22, .NumPatterns: 1 },
12821 {.Opcode: ARM::MVE_VMLADAVu8, .PatternStart: 23, .NumPatterns: 1 },
12822 {.Opcode: ARM::MVE_VMLALDAVas16, .PatternStart: 24, .NumPatterns: 1 },
12823 {.Opcode: ARM::MVE_VMLALDAVas32, .PatternStart: 25, .NumPatterns: 1 },
12824 {.Opcode: ARM::MVE_VMLALDAVau16, .PatternStart: 26, .NumPatterns: 1 },
12825 {.Opcode: ARM::MVE_VMLALDAVau32, .PatternStart: 27, .NumPatterns: 1 },
12826 {.Opcode: ARM::MVE_VMLALDAVs16, .PatternStart: 28, .NumPatterns: 1 },
12827 {.Opcode: ARM::MVE_VMLALDAVs32, .PatternStart: 29, .NumPatterns: 1 },
12828 {.Opcode: ARM::MVE_VMLALDAVu16, .PatternStart: 30, .NumPatterns: 1 },
12829 {.Opcode: ARM::MVE_VMLALDAVu32, .PatternStart: 31, .NumPatterns: 1 },
12830 {.Opcode: ARM::MVE_VORR, .PatternStart: 32, .NumPatterns: 1 },
12831 {.Opcode: ARM::MVE_VRMLALDAVHas32, .PatternStart: 33, .NumPatterns: 1 },
12832 {.Opcode: ARM::MVE_VRMLALDAVHau32, .PatternStart: 34, .NumPatterns: 1 },
12833 {.Opcode: ARM::MVE_VRMLALDAVHs32, .PatternStart: 35, .NumPatterns: 1 },
12834 {.Opcode: ARM::MVE_VRMLALDAVHu32, .PatternStart: 36, .NumPatterns: 1 },
12835 {.Opcode: ARM::VLLDM, .PatternStart: 37, .NumPatterns: 1 },
12836 {.Opcode: ARM::VLSTM, .PatternStart: 38, .NumPatterns: 1 },
12837 {.Opcode: ARM::t2CSINC, .PatternStart: 39, .NumPatterns: 2 },
12838 {.Opcode: ARM::t2CSINV, .PatternStart: 41, .NumPatterns: 2 },
12839 {.Opcode: ARM::t2CSNEG, .PatternStart: 43, .NumPatterns: 1 },
12840 {.Opcode: ARM::t2DSB, .PatternStart: 44, .NumPatterns: 3 },
12841 {.Opcode: ARM::t2HINT, .PatternStart: 47, .NumPatterns: 13 },
12842 {.Opcode: ARM::t2SUBS_PC_LR, .PatternStart: 60, .NumPatterns: 1 },
12843 {.Opcode: ARM::tHINT, .PatternStart: 61, .NumPatterns: 6 },
12844 };
12845
12846 static const AliasPattern Patterns[] = {
12847 // ARM::DSB - 0
12848 {.AsmStrOffset: 0, .AliasCondStart: 0, .NumOperands: 1, .NumConds: 3 },
12849 {.AsmStrOffset: 5, .AliasCondStart: 3, .NumOperands: 1, .NumConds: 3 },
12850 {.AsmStrOffset: 11, .AliasCondStart: 6, .NumOperands: 1, .NumConds: 3 },
12851 // ARM::HINT - 3
12852 {.AsmStrOffset: 15, .AliasCondStart: 9, .NumOperands: 3, .NumConds: 3 },
12853 {.AsmStrOffset: 23, .AliasCondStart: 12, .NumOperands: 3, .NumConds: 3 },
12854 {.AsmStrOffset: 33, .AliasCondStart: 15, .NumOperands: 3, .NumConds: 3 },
12855 {.AsmStrOffset: 41, .AliasCondStart: 18, .NumOperands: 3, .NumConds: 3 },
12856 {.AsmStrOffset: 49, .AliasCondStart: 21, .NumOperands: 3, .NumConds: 3 },
12857 {.AsmStrOffset: 57, .AliasCondStart: 24, .NumOperands: 3, .NumConds: 3 },
12858 {.AsmStrOffset: 66, .AliasCondStart: 27, .NumOperands: 3, .NumConds: 3 },
12859 {.AsmStrOffset: 74, .AliasCondStart: 30, .NumOperands: 3, .NumConds: 3 },
12860 {.AsmStrOffset: 83, .AliasCondStart: 33, .NumOperands: 3, .NumConds: 4 },
12861 // ARM::MVE_VMLADAVas16 - 12
12862 {.AsmStrOffset: 94, .AliasCondStart: 37, .NumOperands: 7, .NumConds: 6 },
12863 // ARM::MVE_VMLADAVas32 - 13
12864 {.AsmStrOffset: 120, .AliasCondStart: 43, .NumOperands: 7, .NumConds: 6 },
12865 // ARM::MVE_VMLADAVas8 - 14
12866 {.AsmStrOffset: 146, .AliasCondStart: 49, .NumOperands: 7, .NumConds: 6 },
12867 // ARM::MVE_VMLADAVau16 - 15
12868 {.AsmStrOffset: 171, .AliasCondStart: 55, .NumOperands: 7, .NumConds: 6 },
12869 // ARM::MVE_VMLADAVau32 - 16
12870 {.AsmStrOffset: 197, .AliasCondStart: 61, .NumOperands: 7, .NumConds: 6 },
12871 // ARM::MVE_VMLADAVau8 - 17
12872 {.AsmStrOffset: 223, .AliasCondStart: 67, .NumOperands: 7, .NumConds: 6 },
12873 // ARM::MVE_VMLADAVs16 - 18
12874 {.AsmStrOffset: 248, .AliasCondStart: 73, .NumOperands: 6, .NumConds: 5 },
12875 // ARM::MVE_VMLADAVs32 - 19
12876 {.AsmStrOffset: 273, .AliasCondStart: 78, .NumOperands: 6, .NumConds: 5 },
12877 // ARM::MVE_VMLADAVs8 - 20
12878 {.AsmStrOffset: 298, .AliasCondStart: 83, .NumOperands: 6, .NumConds: 5 },
12879 // ARM::MVE_VMLADAVu16 - 21
12880 {.AsmStrOffset: 322, .AliasCondStart: 88, .NumOperands: 6, .NumConds: 5 },
12881 // ARM::MVE_VMLADAVu32 - 22
12882 {.AsmStrOffset: 347, .AliasCondStart: 93, .NumOperands: 6, .NumConds: 5 },
12883 // ARM::MVE_VMLADAVu8 - 23
12884 {.AsmStrOffset: 372, .AliasCondStart: 98, .NumOperands: 6, .NumConds: 5 },
12885 // ARM::MVE_VMLALDAVas16 - 24
12886 {.AsmStrOffset: 396, .AliasCondStart: 103, .NumOperands: 9, .NumConds: 8 },
12887 // ARM::MVE_VMLALDAVas32 - 25
12888 {.AsmStrOffset: 427, .AliasCondStart: 111, .NumOperands: 9, .NumConds: 8 },
12889 // ARM::MVE_VMLALDAVau16 - 26
12890 {.AsmStrOffset: 458, .AliasCondStart: 119, .NumOperands: 9, .NumConds: 8 },
12891 // ARM::MVE_VMLALDAVau32 - 27
12892 {.AsmStrOffset: 489, .AliasCondStart: 127, .NumOperands: 9, .NumConds: 8 },
12893 // ARM::MVE_VMLALDAVs16 - 28
12894 {.AsmStrOffset: 520, .AliasCondStart: 135, .NumOperands: 7, .NumConds: 6 },
12895 // ARM::MVE_VMLALDAVs32 - 29
12896 {.AsmStrOffset: 550, .AliasCondStart: 141, .NumOperands: 7, .NumConds: 6 },
12897 // ARM::MVE_VMLALDAVu16 - 30
12898 {.AsmStrOffset: 580, .AliasCondStart: 147, .NumOperands: 7, .NumConds: 6 },
12899 // ARM::MVE_VMLALDAVu32 - 31
12900 {.AsmStrOffset: 610, .AliasCondStart: 153, .NumOperands: 7, .NumConds: 6 },
12901 // ARM::MVE_VORR - 32
12902 {.AsmStrOffset: 640, .AliasCondStart: 159, .NumOperands: 7, .NumConds: 5 },
12903 // ARM::MVE_VRMLALDAVHas32 - 33
12904 {.AsmStrOffset: 656, .AliasCondStart: 164, .NumOperands: 9, .NumConds: 8 },
12905 // ARM::MVE_VRMLALDAVHau32 - 34
12906 {.AsmStrOffset: 689, .AliasCondStart: 172, .NumOperands: 9, .NumConds: 8 },
12907 // ARM::MVE_VRMLALDAVHs32 - 35
12908 {.AsmStrOffset: 722, .AliasCondStart: 180, .NumOperands: 7, .NumConds: 6 },
12909 // ARM::MVE_VRMLALDAVHu32 - 36
12910 {.AsmStrOffset: 754, .AliasCondStart: 186, .NumOperands: 7, .NumConds: 6 },
12911 // ARM::VLLDM - 37
12912 {.AsmStrOffset: 786, .AliasCondStart: 192, .NumOperands: 4, .NumConds: 6 },
12913 // ARM::VLSTM - 38
12914 {.AsmStrOffset: 799, .AliasCondStart: 198, .NumOperands: 4, .NumConds: 6 },
12915 // ARM::t2CSINC - 39
12916 {.AsmStrOffset: 812, .AliasCondStart: 204, .NumOperands: 4, .NumConds: 4 },
12917 {.AsmStrOffset: 826, .AliasCondStart: 208, .NumOperands: 4, .NumConds: 4 },
12918 // ARM::t2CSINV - 41
12919 {.AsmStrOffset: 844, .AliasCondStart: 212, .NumOperands: 4, .NumConds: 4 },
12920 {.AsmStrOffset: 859, .AliasCondStart: 216, .NumOperands: 4, .NumConds: 4 },
12921 // ARM::t2CSNEG - 43
12922 {.AsmStrOffset: 877, .AliasCondStart: 220, .NumOperands: 4, .NumConds: 4 },
12923 // ARM::t2DSB - 44
12924 {.AsmStrOffset: 0, .AliasCondStart: 224, .NumOperands: 3, .NumConds: 6 },
12925 {.AsmStrOffset: 5, .AliasCondStart: 230, .NumOperands: 3, .NumConds: 6 },
12926 {.AsmStrOffset: 895, .AliasCondStart: 236, .NumOperands: 3, .NumConds: 2 },
12927 // ARM::t2HINT - 47
12928 {.AsmStrOffset: 903, .AliasCondStart: 238, .NumOperands: 3, .NumConds: 3 },
12929 {.AsmStrOffset: 913, .AliasCondStart: 241, .NumOperands: 3, .NumConds: 3 },
12930 {.AsmStrOffset: 925, .AliasCondStart: 244, .NumOperands: 3, .NumConds: 3 },
12931 {.AsmStrOffset: 935, .AliasCondStart: 247, .NumOperands: 3, .NumConds: 3 },
12932 {.AsmStrOffset: 945, .AliasCondStart: 250, .NumOperands: 3, .NumConds: 3 },
12933 {.AsmStrOffset: 955, .AliasCondStart: 253, .NumOperands: 3, .NumConds: 4 },
12934 {.AsmStrOffset: 966, .AliasCondStart: 257, .NumOperands: 3, .NumConds: 4 },
12935 {.AsmStrOffset: 74, .AliasCondStart: 261, .NumOperands: 3, .NumConds: 3 },
12936 {.AsmStrOffset: 976, .AliasCondStart: 264, .NumOperands: 3, .NumConds: 3 },
12937 {.AsmStrOffset: 997, .AliasCondStart: 267, .NumOperands: 3, .NumConds: 3 },
12938 {.AsmStrOffset: 1005, .AliasCondStart: 270, .NumOperands: 3, .NumConds: 3 },
12939 {.AsmStrOffset: 1023, .AliasCondStart: 273, .NumOperands: 3, .NumConds: 3 },
12940 {.AsmStrOffset: 83, .AliasCondStart: 276, .NumOperands: 3, .NumConds: 5 },
12941 // ARM::t2SUBS_PC_LR - 60
12942 {.AsmStrOffset: 1041, .AliasCondStart: 281, .NumOperands: 3, .NumConds: 4 },
12943 // ARM::tHINT - 61
12944 {.AsmStrOffset: 15, .AliasCondStart: 285, .NumOperands: 3, .NumConds: 3 },
12945 {.AsmStrOffset: 23, .AliasCondStart: 288, .NumOperands: 3, .NumConds: 3 },
12946 {.AsmStrOffset: 33, .AliasCondStart: 291, .NumOperands: 3, .NumConds: 3 },
12947 {.AsmStrOffset: 41, .AliasCondStart: 294, .NumOperands: 3, .NumConds: 3 },
12948 {.AsmStrOffset: 49, .AliasCondStart: 297, .NumOperands: 3, .NumConds: 3 },
12949 {.AsmStrOffset: 57, .AliasCondStart: 300, .NumOperands: 3, .NumConds: 4 },
12950 };
12951
12952 static const AliasPatternCond Conds[] = {
12953 // (DSB 0) - 0
12954 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
12955 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
12956 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
12957 // (DSB 4) - 3
12958 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
12959 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
12960 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
12961 // (DSB 12) - 6
12962 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(12)},
12963 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
12964 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDFB},
12965 // (HINT 0, pred:$p) - 9
12966 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
12967 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
12968 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
12969 // (HINT 1, pred:$p) - 12
12970 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
12971 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
12972 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
12973 // (HINT 2, pred:$p) - 15
12974 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
12975 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
12976 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
12977 // (HINT 3, pred:$p) - 18
12978 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
12979 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
12980 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
12981 // (HINT 4, pred:$p) - 21
12982 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
12983 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
12984 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
12985 // (HINT 5, pred:$p) - 24
12986 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
12987 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
12988 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
12989 // (HINT 16, pred:$p) - 27
12990 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(16)},
12991 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
12992 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureRAS},
12993 // (HINT 20, pred:$p) - 30
12994 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(20)},
12995 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
12996 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
12997 // (HINT 22, pred:$p) - 33
12998 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(22)},
12999 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13000 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13001 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureCLRBHB},
13002 // (MVE_VMLADAVas16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 37
13003 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13004 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13005 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13006 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13007 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13008 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13009 // (MVE_VMLADAVas32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 43
13010 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13011 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13012 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13013 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13014 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13015 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13016 // (MVE_VMLADAVas8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 49
13017 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13018 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13019 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13020 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13021 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13022 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13023 // (MVE_VMLADAVau16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 55
13024 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13025 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13026 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13027 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13028 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13029 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13030 // (MVE_VMLADAVau32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 61
13031 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13032 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13033 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13034 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13035 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13036 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13037 // (MVE_VMLADAVau8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 67
13038 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13039 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13040 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13041 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13042 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13043 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13044 // (MVE_VMLADAVs16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 73
13045 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13046 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13047 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13048 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13049 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13050 // (MVE_VMLADAVs32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 78
13051 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13052 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13053 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13054 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13055 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13056 // (MVE_VMLADAVs8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 83
13057 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13058 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13059 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13060 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13061 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13062 // (MVE_VMLADAVu16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 88
13063 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13064 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13065 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13066 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13067 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13068 // (MVE_VMLADAVu32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 93
13069 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13070 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13071 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13072 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13073 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13074 // (MVE_VMLADAVu8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 98
13075 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13076 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13077 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13078 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13079 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13080 // (MVE_VMLALDAVas16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 103
13081 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13082 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13083 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13084 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13085 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13086 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13087 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13088 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13089 // (MVE_VMLALDAVas32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 111
13090 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13091 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13092 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13093 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13094 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13095 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13096 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13097 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13098 // (MVE_VMLALDAVau16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 119
13099 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13100 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13101 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13102 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13103 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13104 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13105 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13106 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13107 // (MVE_VMLALDAVau32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 127
13108 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13109 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13110 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13111 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13112 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13113 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13114 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13115 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13116 // (MVE_VMLALDAVs16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 135
13117 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13118 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13119 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13120 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13121 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13122 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13123 // (MVE_VMLALDAVs32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 141
13124 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13125 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13126 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13127 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13128 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13129 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13130 // (MVE_VMLALDAVu16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 147
13131 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13132 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13133 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13134 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13135 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13136 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13137 // (MVE_VMLALDAVu32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 153
13138 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13139 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13140 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13141 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13142 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13143 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13144 // (MVE_VORR MQPR:$Qd, MQPR:$Qm, MQPR:$Qm, vpred_r:$vp) - 159
13145 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13146 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13147 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13148 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13149 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13150 // (MVE_VRMLALDAVHas32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 164
13151 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13152 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13153 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13154 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13155 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13156 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13157 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13158 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13159 // (MVE_VRMLALDAVHau32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 172
13160 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13161 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13162 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13163 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13164 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13165 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13166 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13167 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13168 // (MVE_VRMLALDAVHs32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 180
13169 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13170 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13171 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13172 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13173 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13174 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13175 // (MVE_VRMLALDAVHu32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 186
13176 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13177 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13178 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13179 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13180 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13181 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13182 // (VLLDM GPRnopc:$Rn, pred:$p, 0) - 192
13183 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRnopcRegClassID},
13184 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13185 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13186 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13187 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8MMainlineOps},
13188 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::Feature8MSecExt},
13189 // (VLSTM GPRnopc:$Rn, pred:$p, 0) - 198
13190 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRnopcRegClassID},
13191 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13192 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13193 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13194 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8MMainlineOps},
13195 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::Feature8MSecExt},
13196 // (t2CSINC rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 204
13197 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13198 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13199 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13200 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13201 // (t2CSINC rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 208
13202 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13203 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13204 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13205 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13206 // (t2CSINV rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 212
13207 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13208 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13209 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13210 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13211 // (t2CSINV rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 216
13212 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13213 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13214 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13215 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13216 // (t2CSNEG rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 220
13217 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13218 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13219 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13220 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13221 // (t2DSB 0, 14, zero_reg) - 224
13222 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13223 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(14)},
13224 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::NoRegister},
13225 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13226 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13227 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13228 // (t2DSB 4, 14, zero_reg) - 230
13229 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13230 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(14)},
13231 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::NoRegister},
13232 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13233 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13234 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13235 // (t2DSB 12, pred:$p) - 236
13236 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(12)},
13237 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDFB},
13238 // (t2HINT 0, pred:$p) - 238
13239 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13240 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13241 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13242 // (t2HINT 1, pred:$p) - 241
13243 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
13244 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13245 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13246 // (t2HINT 2, pred:$p) - 244
13247 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
13248 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13249 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13250 // (t2HINT 3, pred:$p) - 247
13251 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
13252 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13253 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13254 // (t2HINT 4, pred:$p) - 250
13255 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13256 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13257 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13258 // (t2HINT 5, pred:$p) - 253
13259 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
13260 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13261 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13262 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13263 // (t2HINT 16, pred:$p) - 257
13264 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(16)},
13265 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13266 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13267 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureRAS},
13268 // (t2HINT 20, pred:$p) - 261
13269 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(20)},
13270 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13271 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13272 // (t2HINT 13, pred:$p) - 264
13273 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(13)},
13274 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13275 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13276 // (t2HINT 15, pred:$p) - 267
13277 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(15)},
13278 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13279 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13280 // (t2HINT 29, pred:$p) - 270
13281 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(29)},
13282 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13283 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13284 // (t2HINT 45, pred:$p) - 273
13285 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(45)},
13286 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13287 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13288 // (t2HINT 22, pred:$p) - 276
13289 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(22)},
13290 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13291 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13292 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13293 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureCLRBHB},
13294 // (t2SUBS_PC_LR 0, pred:$p) - 281
13295 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13296 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13297 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13298 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureVirtualization},
13299 // (tHINT 0, pred:$p) - 285
13300 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13301 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13302 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13303 // (tHINT 1, pred:$p) - 288
13304 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
13305 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13306 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13307 // (tHINT 2, pred:$p) - 291
13308 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
13309 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13310 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13311 // (tHINT 3, pred:$p) - 294
13312 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
13313 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13314 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13315 // (tHINT 4, pred:$p) - 297
13316 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13317 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13318 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13319 // (tHINT 5, pred:$p) - 300
13320 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
13321 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13322 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13323 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13324 };
13325
13326 static const char AsmStrings[] =
13327 /* 0 */ "ssbb\0"
13328 /* 5 */ "pssbb\0"
13329 /* 11 */ "dfb\0"
13330 /* 15 */ "nop$\xFF\x02\x01\0"
13331 /* 23 */ "yield$\xFF\x02\x01\0"
13332 /* 33 */ "wfe$\xFF\x02\x01\0"
13333 /* 41 */ "wfi$\xFF\x02\x01\0"
13334 /* 49 */ "sev$\xFF\x02\x01\0"
13335 /* 57 */ "sevl$\xFF\x02\x01\0"
13336 /* 66 */ "esb$\xFF\x02\x01\0"
13337 /* 74 */ "csdb$\xFF\x02\x01\0"
13338 /* 83 */ "clrbhb$\xFF\x02\x01\0"
13339 /* 94 */ "vmlava$\xFF\x05\x02.s16 $\x01, $\x03, $\x04\0"
13340 /* 120 */ "vmlava$\xFF\x05\x02.s32 $\x01, $\x03, $\x04\0"
13341 /* 146 */ "vmlava$\xFF\x05\x02.s8 $\x01, $\x03, $\x04\0"
13342 /* 171 */ "vmlava$\xFF\x05\x02.u16 $\x01, $\x03, $\x04\0"
13343 /* 197 */ "vmlava$\xFF\x05\x02.u32 $\x01, $\x03, $\x04\0"
13344 /* 223 */ "vmlava$\xFF\x05\x02.u8 $\x01, $\x03, $\x04\0"
13345 /* 248 */ "vmlav$\xFF\x04\x02.s16 $\x01, $\x02, $\x03\0"
13346 /* 273 */ "vmlav$\xFF\x04\x02.s32 $\x01, $\x02, $\x03\0"
13347 /* 298 */ "vmlav$\xFF\x04\x02.s8 $\x01, $\x02, $\x03\0"
13348 /* 322 */ "vmlav$\xFF\x04\x02.u16 $\x01, $\x02, $\x03\0"
13349 /* 347 */ "vmlav$\xFF\x04\x02.u32 $\x01, $\x02, $\x03\0"
13350 /* 372 */ "vmlav$\xFF\x04\x02.u8 $\x01, $\x02, $\x03\0"
13351 /* 396 */ "vmlalva$\xFF\x07\x02.s16 $\x01, $\x02, $\x05, $\x06\0"
13352 /* 427 */ "vmlalva$\xFF\x07\x02.s32 $\x01, $\x02, $\x05, $\x06\0"
13353 /* 458 */ "vmlalva$\xFF\x07\x02.u16 $\x01, $\x02, $\x05, $\x06\0"
13354 /* 489 */ "vmlalva$\xFF\x07\x02.u32 $\x01, $\x02, $\x05, $\x06\0"
13355 /* 520 */ "vmlalv$\xFF\x05\x02.s16 $\x01, $\x02, $\x03, $\x04\0"
13356 /* 550 */ "vmlalv$\xFF\x05\x02.s32 $\x01, $\x02, $\x03, $\x04\0"
13357 /* 580 */ "vmlalv$\xFF\x05\x02.u16 $\x01, $\x02, $\x03, $\x04\0"
13358 /* 610 */ "vmlalv$\xFF\x05\x02.u32 $\x01, $\x02, $\x03, $\x04\0"
13359 /* 640 */ "vmov$\xFF\x04\x02 $\x01, $\x02\0"
13360 /* 656 */ "vrmlalvha$\xFF\x07\x02.s32 $\x01, $\x02, $\x05, $\x06\0"
13361 /* 689 */ "vrmlalvha$\xFF\x07\x02.u32 $\x01, $\x02, $\x05, $\x06\0"
13362 /* 722 */ "vrmlalvh$\xFF\x05\x02.s32 $\x01, $\x02, $\x03, $\x04\0"
13363 /* 754 */ "vrmlalvh$\xFF\x05\x02.u32 $\x01, $\x02, $\x03, $\x04\0"
13364 /* 786 */ "vlldm$\xFF\x02\x01 $\x01\0"
13365 /* 799 */ "vlstm$\xFF\x02\x01 $\x01\0"
13366 /* 812 */ "cset $\x01, $\xFF\x04\x03\0"
13367 /* 826 */ "cinc $\x01, $\x02, $\xFF\x04\x03\0"
13368 /* 844 */ "csetm $\x01, $\xFF\x04\x03\0"
13369 /* 859 */ "cinv $\x01, $\x02, $\xFF\x04\x03\0"
13370 /* 877 */ "cneg $\x01, $\x02, $\xFF\x04\x03\0"
13371 /* 895 */ "dfb$\xFF\x02\x01\0"
13372 /* 903 */ "nop$\xFF\x02\x01.w\0"
13373 /* 913 */ "yield$\xFF\x02\x01.w\0"
13374 /* 925 */ "wfe$\xFF\x02\x01.w\0"
13375 /* 935 */ "wfi$\xFF\x02\x01.w\0"
13376 /* 945 */ "sev$\xFF\x02\x01.w\0"
13377 /* 955 */ "sevl$\xFF\x02\x01.w\0"
13378 /* 966 */ "esb$\xFF\x02\x01.w\0"
13379 /* 976 */ "pacbti$\xFF\x02\x01 r12,lr,sp\0"
13380 /* 997 */ "bti$\xFF\x02\x01\0"
13381 /* 1005 */ "pac$\xFF\x02\x01 r12,lr,sp\0"
13382 /* 1023 */ "aut$\xFF\x02\x01 r12,lr,sp\0"
13383 /* 1041 */ "eret$\xFF\x02\x01\0"
13384 ;
13385
13386#ifndef NDEBUG
13387 static struct SortCheck {
13388 SortCheck(ArrayRef<PatternsForOpcode> OpToPatterns) {
13389 assert(std::is_sorted(
13390 OpToPatterns.begin(), OpToPatterns.end(),
13391 [](const PatternsForOpcode &L, const PatternsForOpcode &R) {
13392 return L.Opcode < R.Opcode;
13393 }) &&
13394 "tablegen failed to sort opcode patterns");
13395 }
13396 } sortCheckVar(OpToPatterns);
13397#endif
13398
13399 AliasMatchingData M {
13400 .OpToPatterns: ArrayRef(OpToPatterns),
13401 .Patterns: ArrayRef(Patterns),
13402 .PatternConds: ArrayRef(Conds),
13403 .AsmStrings: StringRef(AsmStrings, std::size(AsmStrings)),
13404 .ValidateMCOperand: nullptr,
13405 };
13406 const char *AsmString = matchAliasPatterns(MI, STI: &STI, M);
13407 if (!AsmString) return false;
13408
13409 unsigned I = 0;
13410 while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
13411 AsmString[I] != '$' && AsmString[I] != '\0')
13412 ++I;
13413 OS << '\t' << StringRef(AsmString, I);
13414 if (AsmString[I] != '\0') {
13415 if (AsmString[I] == ' ' || AsmString[I] == '\t') {
13416 OS << '\t';
13417 ++I;
13418 }
13419 do {
13420 if (AsmString[I] == '$') {
13421 ++I;
13422 if (AsmString[I] == (char)0xff) {
13423 ++I;
13424 int OpIdx = AsmString[I++] - 1;
13425 int PrintMethodIdx = AsmString[I++] - 1;
13426 printCustomAliasOperand(MI, Address, OpIdx, PrintMethodIdx, STI, O&: OS);
13427 } else
13428 printOperand(MI, OpNo: unsigned(AsmString[I++]) - 1, STI, O&: OS);
13429 } else {
13430 OS << AsmString[I++];
13431 }
13432 } while (AsmString[I] != '\0');
13433 }
13434
13435 return true;
13436}
13437
13438void ARMInstPrinter::printCustomAliasOperand(
13439 const MCInst *MI, uint64_t Address, unsigned OpIdx,
13440 unsigned PrintMethodIdx,
13441 const MCSubtargetInfo &STI,
13442 raw_ostream &OS) {
13443 switch (PrintMethodIdx) {
13444 default:
13445 llvm_unreachable("Unknown PrintMethod kind");
13446 break;
13447 case 0:
13448 printPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13449 break;
13450 case 1:
13451 printVPTPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13452 break;
13453 case 2:
13454 printMandatoryInvertedPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13455 break;
13456 }
13457}
13458
13459#endif // PRINT_ALIAS_INSTR
13460