1/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2|* *|
3|* Assembly Writer Source Fragment *|
4|* *|
5|* Automatically generated file, do not edit! *|
6|* From: ARM.td *|
7|* *|
8\*===----------------------------------------------------------------------===*/
9
10/// getMnemonic - This method is automatically generated by tablegen
11/// from the instruction set description.
12std::pair<const char *, uint64_t>
13ARMInstPrinter::getMnemonic(const MCInst &MI) const {
14
15#ifdef __GNUC__
16#pragma GCC diagnostic push
17#pragma GCC diagnostic ignored "-Woverlength-strings"
18#endif
19 static const char AsmStrs[] = {
20 /* 0 */ "vcx1\t\000"
21 /* 6 */ "vld20.32\t\000"
22 /* 16 */ "vst20.32\t\000"
23 /* 26 */ "vld40.32\t\000"
24 /* 36 */ "vst40.32\t\000"
25 /* 46 */ "sha1su0.32\t\000"
26 /* 58 */ "sha256su0.32\t\000"
27 /* 72 */ "vld21.32\t\000"
28 /* 82 */ "vst21.32\t\000"
29 /* 92 */ "vld41.32\t\000"
30 /* 102 */ "vst41.32\t\000"
31 /* 112 */ "sha1su1.32\t\000"
32 /* 124 */ "sha256su1.32\t\000"
33 /* 138 */ "vld42.32\t\000"
34 /* 148 */ "vst42.32\t\000"
35 /* 158 */ "sha256h2.32\t\000"
36 /* 171 */ "vld43.32\t\000"
37 /* 181 */ "vst43.32\t\000"
38 /* 191 */ "sha1c.32\t\000"
39 /* 201 */ "sha1h.32\t\000"
40 /* 211 */ "sha256h.32\t\000"
41 /* 223 */ "sha1m.32\t\000"
42 /* 233 */ "sha1p.32\t\000"
43 /* 243 */ "dlstp.32\t\000"
44 /* 253 */ "wlstp.32\t\000"
45 /* 263 */ "vcvta.s32.f32\t\000"
46 /* 278 */ "vcvtm.s32.f32\t\000"
47 /* 293 */ "vcvtn.s32.f32\t\000"
48 /* 308 */ "vcvtp.s32.f32\t\000"
49 /* 323 */ "vcvta.u32.f32\t\000"
50 /* 338 */ "vcvtm.u32.f32\t\000"
51 /* 353 */ "vcvtn.u32.f32\t\000"
52 /* 368 */ "vcvtp.u32.f32\t\000"
53 /* 383 */ "vcmla.f32\t\000"
54 /* 394 */ "vrinta.f32\t\000"
55 /* 406 */ "vcadd.f32\t\000"
56 /* 417 */ "vselge.f32\t\000"
57 /* 429 */ "vminnm.f32\t\000"
58 /* 441 */ "vmaxnm.f32\t\000"
59 /* 453 */ "vrintm.f32\t\000"
60 /* 465 */ "vrintn.f32\t\000"
61 /* 477 */ "vrintp.f32\t\000"
62 /* 489 */ "vseleq.f32\t\000"
63 /* 501 */ "vselvs.f32\t\000"
64 /* 513 */ "vselgt.f32\t\000"
65 /* 525 */ "vrintx.f32\t\000"
66 /* 537 */ "vrintz.f32\t\000"
67 /* 549 */ "ldc2\t\000"
68 /* 555 */ "mrc2\t\000"
69 /* 561 */ "mrrc2\t\000"
70 /* 568 */ "stc2\t\000"
71 /* 574 */ "cdp2\t\000"
72 /* 580 */ "mcr2\t\000"
73 /* 586 */ "mcrr2\t\000"
74 /* 593 */ "vcx2\t\000"
75 /* 599 */ "vcx3\t\000"
76 /* 605 */ "dlstp.64\t\000"
77 /* 615 */ "wlstp.64\t\000"
78 /* 625 */ "vcvta.s32.f64\t\000"
79 /* 640 */ "vcvtm.s32.f64\t\000"
80 /* 655 */ "vcvtn.s32.f64\t\000"
81 /* 670 */ "vcvtp.s32.f64\t\000"
82 /* 685 */ "vcvta.u32.f64\t\000"
83 /* 700 */ "vcvtm.u32.f64\t\000"
84 /* 715 */ "vcvtn.u32.f64\t\000"
85 /* 730 */ "vcvtp.u32.f64\t\000"
86 /* 745 */ "vrinta.f64\t\000"
87 /* 757 */ "vselge.f64\t\000"
88 /* 769 */ "vminnm.f64\t\000"
89 /* 781 */ "vmaxnm.f64\t\000"
90 /* 793 */ "vrintm.f64\t\000"
91 /* 805 */ "vrintn.f64\t\000"
92 /* 817 */ "vrintp.f64\t\000"
93 /* 829 */ "vseleq.f64\t\000"
94 /* 841 */ "vselvs.f64\t\000"
95 /* 853 */ "vselgt.f64\t\000"
96 /* 865 */ "vmull.p64\t\000"
97 /* 876 */ "vld20.16\t\000"
98 /* 886 */ "vst20.16\t\000"
99 /* 896 */ "vld40.16\t\000"
100 /* 906 */ "vst40.16\t\000"
101 /* 916 */ "vld21.16\t\000"
102 /* 926 */ "vst21.16\t\000"
103 /* 936 */ "vld41.16\t\000"
104 /* 946 */ "vst41.16\t\000"
105 /* 956 */ "vld42.16\t\000"
106 /* 966 */ "vst42.16\t\000"
107 /* 976 */ "vld43.16\t\000"
108 /* 986 */ "vst43.16\t\000"
109 /* 996 */ "dlstp.16\t\000"
110 /* 1006 */ "wlstp.16\t\000"
111 /* 1016 */ "vcvta.s32.f16\t\000"
112 /* 1031 */ "vcvtm.s32.f16\t\000"
113 /* 1046 */ "vcvtn.s32.f16\t\000"
114 /* 1061 */ "vcvtp.s32.f16\t\000"
115 /* 1076 */ "vcvta.u32.f16\t\000"
116 /* 1091 */ "vcvtm.u32.f16\t\000"
117 /* 1106 */ "vcvtn.u32.f16\t\000"
118 /* 1121 */ "vcvtp.u32.f16\t\000"
119 /* 1136 */ "vcvta.s16.f16\t\000"
120 /* 1151 */ "vcvtm.s16.f16\t\000"
121 /* 1166 */ "vcvtn.s16.f16\t\000"
122 /* 1181 */ "vcvtp.s16.f16\t\000"
123 /* 1196 */ "vcvta.u16.f16\t\000"
124 /* 1211 */ "vcvtm.u16.f16\t\000"
125 /* 1226 */ "vcvtn.u16.f16\t\000"
126 /* 1241 */ "vcvtp.u16.f16\t\000"
127 /* 1256 */ "vcmla.f16\t\000"
128 /* 1267 */ "vrinta.f16\t\000"
129 /* 1279 */ "vcadd.f16\t\000"
130 /* 1290 */ "vselge.f16\t\000"
131 /* 1302 */ "vfmal.f16\t\000"
132 /* 1313 */ "vfmsl.f16\t\000"
133 /* 1324 */ "vminnm.f16\t\000"
134 /* 1336 */ "vmaxnm.f16\t\000"
135 /* 1348 */ "vrintm.f16\t\000"
136 /* 1360 */ "vrintn.f16\t\000"
137 /* 1372 */ "vrintp.f16\t\000"
138 /* 1384 */ "vseleq.f16\t\000"
139 /* 1396 */ "vins.f16\t\000"
140 /* 1406 */ "vselvs.f16\t\000"
141 /* 1418 */ "vselgt.f16\t\000"
142 /* 1430 */ "vrintx.f16\t\000"
143 /* 1442 */ "vmovx.f16\t\000"
144 /* 1453 */ "vrintz.f16\t\000"
145 /* 1465 */ "vmmla.bf16\t\000"
146 /* 1477 */ "vfmab.bf16\t\000"
147 /* 1489 */ "vfmat.bf16\t\000"
148 /* 1501 */ "vdot.bf16\t\000"
149 /* 1512 */ "vld20.8\t\000"
150 /* 1521 */ "vst20.8\t\000"
151 /* 1530 */ "vld40.8\t\000"
152 /* 1539 */ "vst40.8\t\000"
153 /* 1548 */ "vld21.8\t\000"
154 /* 1557 */ "vst21.8\t\000"
155 /* 1566 */ "vld41.8\t\000"
156 /* 1575 */ "vst41.8\t\000"
157 /* 1584 */ "vld42.8\t\000"
158 /* 1593 */ "vst42.8\t\000"
159 /* 1602 */ "vld43.8\t\000"
160 /* 1611 */ "vst43.8\t\000"
161 /* 1620 */ "aesimc.8\t\000"
162 /* 1630 */ "aesmc.8\t\000"
163 /* 1639 */ "aesd.8\t\000"
164 /* 1647 */ "aese.8\t\000"
165 /* 1655 */ "dlstp.8\t\000"
166 /* 1664 */ "wlstp.8\t\000"
167 /* 1673 */ "vusmmla.s8\t\000"
168 /* 1685 */ "vsmmla.s8\t\000"
169 /* 1696 */ "vusdot.s8\t\000"
170 /* 1707 */ "vsdot.s8\t\000"
171 /* 1717 */ "vummla.u8\t\000"
172 /* 1728 */ "vsudot.u8\t\000"
173 /* 1739 */ "vudot.u8\t\000"
174 /* 1749 */ "vcx1a\t\000"
175 /* 1756 */ "vcx2a\t\000"
176 /* 1763 */ "vcx3a\t\000"
177 /* 1770 */ "rfeda\t\000"
178 /* 1777 */ "rfeia\t\000"
179 /* 1784 */ "crc32b\t\000"
180 /* 1792 */ "crc32cb\t\000"
181 /* 1801 */ "rfedb\t\000"
182 /* 1808 */ "rfeib\t\000"
183 /* 1815 */ "dmb\t\000"
184 /* 1820 */ "dsb\t\000"
185 /* 1825 */ "isb\t\000"
186 /* 1830 */ "tsb\t\000"
187 /* 1835 */ "csinc\t\000"
188 /* 1842 */ "hvc\t\000"
189 /* 1847 */ "cx1d\t\000"
190 /* 1853 */ "cx2d\t\000"
191 /* 1859 */ "cx3d\t\000"
192 /* 1865 */ "pld\t\000"
193 /* 1870 */ "setend\t\000"
194 /* 1878 */ "le\t\000"
195 /* 1882 */ "udf\t\000"
196 /* 1887 */ "csneg\t\000"
197 /* 1894 */ "crc32h\t\000"
198 /* 1902 */ "crc32ch\t\000"
199 /* 1911 */ "pli\t\000"
200 /* 1916 */ "bti\t\000"
201 /* 1921 */ "ldc2l\t\000"
202 /* 1928 */ "stc2l\t\000"
203 /* 1935 */ "bl\t\000"
204 /* 1939 */ "bfcsel\t\000"
205 /* 1947 */ "setpan\t\000"
206 /* 1955 */ "letp\t\000"
207 /* 1961 */ "dls\t\000"
208 /* 1966 */ "wls\t\000"
209 /* 1971 */ "cps\t\000"
210 /* 1976 */ "movs\t\000"
211 /* 1982 */ "hlt\t\000"
212 /* 1987 */ "bkpt\t\000"
213 /* 1993 */ "csinv\t\000"
214 /* 2000 */ "hvc.w\t\000"
215 /* 2007 */ "udf.w\t\000"
216 /* 2014 */ "crc32w\t\000"
217 /* 2022 */ "crc32cw\t\000"
218 /* 2031 */ "pldw\t\000"
219 /* 2037 */ "bx\t\000"
220 /* 2041 */ "blx\t\000"
221 /* 2046 */ "cbz\t\000"
222 /* 2051 */ "cbnz\t\000"
223 /* 2057 */ "srsda\tsp!, \000"
224 /* 2069 */ "srsia\tsp!, \000"
225 /* 2081 */ "srsdb\tsp!, \000"
226 /* 2093 */ "srsib\tsp!, \000"
227 /* 2105 */ "srsda\tsp, \000"
228 /* 2116 */ "srsia\tsp, \000"
229 /* 2127 */ "srsdb\tsp, \000"
230 /* 2138 */ "srsib\tsp, \000"
231 /* 2149 */ "# XRay Function Patchable RET.\000"
232 /* 2180 */ "# XRay Typed Event Log.\000"
233 /* 2204 */ "# XRay Custom Event Log.\000"
234 /* 2229 */ "# XRay Function Enter.\000"
235 /* 2252 */ "# XRay Tail Call Exit.\000"
236 /* 2275 */ "# XRay Function Exit.\000"
237 /* 2297 */ "__brkdiv0\000"
238 /* 2307 */ "vld1\000"
239 /* 2312 */ "dcps1\000"
240 /* 2318 */ "vst1\000"
241 /* 2323 */ "vcx1\000"
242 /* 2328 */ "vrev32\000"
243 /* 2335 */ "ldc2\000"
244 /* 2340 */ "mrc2\000"
245 /* 2345 */ "mrrc2\000"
246 /* 2351 */ "stc2\000"
247 /* 2356 */ "vld2\000"
248 /* 2361 */ "cdp2\000"
249 /* 2366 */ "mcr2\000"
250 /* 2371 */ "mcrr2\000"
251 /* 2377 */ "dcps2\000"
252 /* 2383 */ "vst2\000"
253 /* 2388 */ "vcx2\000"
254 /* 2393 */ "vld3\000"
255 /* 2398 */ "dcps3\000"
256 /* 2404 */ "vst3\000"
257 /* 2409 */ "vcx3\000"
258 /* 2414 */ "vrev64\000"
259 /* 2421 */ "vld4\000"
260 /* 2426 */ "vst4\000"
261 /* 2431 */ "sxtab16\000"
262 /* 2439 */ "uxtab16\000"
263 /* 2447 */ "sxtb16\000"
264 /* 2454 */ "uxtb16\000"
265 /* 2461 */ "shsub16\000"
266 /* 2469 */ "uhsub16\000"
267 /* 2477 */ "uqsub16\000"
268 /* 2485 */ "ssub16\000"
269 /* 2492 */ "usub16\000"
270 /* 2499 */ "shadd16\000"
271 /* 2507 */ "uhadd16\000"
272 /* 2515 */ "uqadd16\000"
273 /* 2523 */ "sadd16\000"
274 /* 2530 */ "uadd16\000"
275 /* 2537 */ "ssat16\000"
276 /* 2544 */ "usat16\000"
277 /* 2551 */ "vrev16\000"
278 /* 2558 */ "usada8\000"
279 /* 2565 */ "shsub8\000"
280 /* 2572 */ "uhsub8\000"
281 /* 2579 */ "uqsub8\000"
282 /* 2586 */ "ssub8\000"
283 /* 2592 */ "usub8\000"
284 /* 2598 */ "usad8\000"
285 /* 2604 */ "shadd8\000"
286 /* 2611 */ "uhadd8\000"
287 /* 2618 */ "uqadd8\000"
288 /* 2625 */ "sadd8\000"
289 /* 2631 */ "uadd8\000"
290 /* 2637 */ "LIFETIME_END\000"
291 /* 2650 */ "PSEUDO_PROBE\000"
292 /* 2663 */ "BUNDLE\000"
293 /* 2670 */ "FAKE_USE\000"
294 /* 2679 */ "DBG_VALUE\000"
295 /* 2689 */ "DBG_INSTR_REF\000"
296 /* 2703 */ "DBG_PHI\000"
297 /* 2711 */ "DBG_LABEL\000"
298 /* 2721 */ "LIFETIME_START\000"
299 /* 2736 */ "DBG_VALUE_LIST\000"
300 /* 2751 */ "vcx1a\000"
301 /* 2757 */ "vcx2a\000"
302 /* 2763 */ "vcx3a\000"
303 /* 2769 */ "vaba\000"
304 /* 2774 */ "cx1da\000"
305 /* 2780 */ "cx2da\000"
306 /* 2786 */ "cx3da\000"
307 /* 2792 */ "lda\000"
308 /* 2796 */ "ldmda\000"
309 /* 2802 */ "stmda\000"
310 /* 2808 */ "vrmlaldavha\000"
311 /* 2820 */ "vrmlsldavha\000"
312 /* 2832 */ "rfeia\000"
313 /* 2838 */ "vldmia\000"
314 /* 2845 */ "vstmia\000"
315 /* 2852 */ "srsia\000"
316 /* 2858 */ "vcmla\000"
317 /* 2864 */ "smmla\000"
318 /* 2870 */ "vnmla\000"
319 /* 2876 */ "vmla\000"
320 /* 2881 */ "vfma\000"
321 /* 2886 */ "vfnma\000"
322 /* 2892 */ "vminnma\000"
323 /* 2900 */ "vmaxnma\000"
324 /* 2908 */ "vmina\000"
325 /* 2914 */ "vrsra\000"
326 /* 2920 */ "vsra\000"
327 /* 2925 */ "vrinta\000"
328 /* 2932 */ "tta\000"
329 /* 2936 */ "vcvta\000"
330 /* 2942 */ "vmladava\000"
331 /* 2951 */ "vmlaldava\000"
332 /* 2961 */ "vmlsldava\000"
333 /* 2971 */ "vmlsdava\000"
334 /* 2980 */ "vaddva\000"
335 /* 2987 */ "vaddlva\000"
336 /* 2995 */ "vmaxa\000"
337 /* 3001 */ "ldab\000"
338 /* 3006 */ "sxtab\000"
339 /* 3012 */ "uxtab\000"
340 /* 3018 */ "smlabb\000"
341 /* 3025 */ "smlalbb\000"
342 /* 3033 */ "smulbb\000"
343 /* 3040 */ "tbb\000"
344 /* 3044 */ "rfedb\000"
345 /* 3050 */ "vldmdb\000"
346 /* 3057 */ "vstmdb\000"
347 /* 3064 */ "srsdb\000"
348 /* 3070 */ "ldmib\000"
349 /* 3076 */ "stmib\000"
350 /* 3082 */ "vshllb\000"
351 /* 3089 */ "vqdmullb\000"
352 /* 3098 */ "vmullb\000"
353 /* 3105 */ "stlb\000"
354 /* 3110 */ "vmovlb\000"
355 /* 3117 */ "dmb\000"
356 /* 3121 */ "vqshrnb\000"
357 /* 3129 */ "vqrshrnb\000"
358 /* 3138 */ "vrshrnb\000"
359 /* 3146 */ "vshrnb\000"
360 /* 3153 */ "vqshrunb\000"
361 /* 3162 */ "vqrshrunb\000"
362 /* 3172 */ "vqmovunb\000"
363 /* 3181 */ "vqmovnb\000"
364 /* 3189 */ "vmovnb\000"
365 /* 3196 */ "swpb\000"
366 /* 3201 */ "vldrb\000"
367 /* 3207 */ "vstrb\000"
368 /* 3213 */ "dsb\000"
369 /* 3217 */ "isb\000"
370 /* 3221 */ "ldrsb\000"
371 /* 3227 */ "tsb\000"
372 /* 3231 */ "smlatb\000"
373 /* 3238 */ "pkhtb\000"
374 /* 3244 */ "smlaltb\000"
375 /* 3252 */ "smultb\000"
376 /* 3259 */ "vcvtb\000"
377 /* 3265 */ "sxtb\000"
378 /* 3270 */ "uxtb\000"
379 /* 3275 */ "qdsub\000"
380 /* 3281 */ "vhsub\000"
381 /* 3287 */ "vqsub\000"
382 /* 3293 */ "vsub\000"
383 /* 3298 */ "smlawb\000"
384 /* 3305 */ "smulwb\000"
385 /* 3312 */ "ldaexb\000"
386 /* 3319 */ "stlexb\000"
387 /* 3326 */ "ldrexb\000"
388 /* 3333 */ "strexb\000"
389 /* 3340 */ "vsbc\000"
390 /* 3345 */ "vadc\000"
391 /* 3350 */ "ldc\000"
392 /* 3354 */ "bfc\000"
393 /* 3358 */ "vbic\000"
394 /* 3363 */ "vshlc\000"
395 /* 3369 */ "smc\000"
396 /* 3373 */ "mrc\000"
397 /* 3377 */ "mrrc\000"
398 /* 3382 */ "rsc\000"
399 /* 3386 */ "stc\000"
400 /* 3390 */ "svc\000"
401 /* 3394 */ "smlad\000"
402 /* 3400 */ "smuad\000"
403 /* 3406 */ "vabd\000"
404 /* 3411 */ "vhcadd\000"
405 /* 3418 */ "vcadd\000"
406 /* 3424 */ "qdadd\000"
407 /* 3430 */ "vrhadd\000"
408 /* 3437 */ "vhadd\000"
409 /* 3443 */ "vpadd\000"
410 /* 3449 */ "vqadd\000"
411 /* 3455 */ "vadd\000"
412 /* 3460 */ "smlald\000"
413 /* 3467 */ "pld\000"
414 /* 3471 */ "smlsld\000"
415 /* 3478 */ "vand\000"
416 /* 3483 */ "vldrd\000"
417 /* 3489 */ "vstrd\000"
418 /* 3495 */ "smlsd\000"
419 /* 3501 */ "smusd\000"
420 /* 3507 */ "ldaexd\000"
421 /* 3514 */ "stlexd\000"
422 /* 3521 */ "ldrexd\000"
423 /* 3528 */ "strexd\000"
424 /* 3535 */ "vacge\000"
425 /* 3541 */ "vcge\000"
426 /* 3546 */ "vcle\000"
427 /* 3551 */ "vrecpe\000"
428 /* 3558 */ "vcmpe\000"
429 /* 3564 */ "vrsqrte\000"
430 /* 3572 */ "bf\000"
431 /* 3575 */ "vbif\000"
432 /* 3580 */ "dbg\000"
433 /* 3584 */ "pacg\000"
434 /* 3589 */ "vqneg\000"
435 /* 3595 */ "vneg\000"
436 /* 3600 */ "sg\000"
437 /* 3603 */ "autg\000"
438 /* 3608 */ "ldah\000"
439 /* 3613 */ "vqdmlah\000"
440 /* 3621 */ "vqrdmlah\000"
441 /* 3630 */ "sxtah\000"
442 /* 3636 */ "uxtah\000"
443 /* 3642 */ "tbh\000"
444 /* 3646 */ "vqdmladh\000"
445 /* 3655 */ "vqrdmladh\000"
446 /* 3665 */ "vqdmlsdh\000"
447 /* 3674 */ "vqrdmlsdh\000"
448 /* 3684 */ "stlh\000"
449 /* 3689 */ "vqdmulh\000"
450 /* 3697 */ "vqrdmulh\000"
451 /* 3706 */ "vrmulh\000"
452 /* 3713 */ "vmulh\000"
453 /* 3719 */ "vldrh\000"
454 /* 3725 */ "vstrh\000"
455 /* 3731 */ "vqdmlash\000"
456 /* 3740 */ "vqrdmlash\000"
457 /* 3750 */ "vqrdmlsh\000"
458 /* 3759 */ "ldrsh\000"
459 /* 3765 */ "push\000"
460 /* 3770 */ "revsh\000"
461 /* 3776 */ "sxth\000"
462 /* 3781 */ "uxth\000"
463 /* 3786 */ "vrmlaldavh\000"
464 /* 3797 */ "vrmlsldavh\000"
465 /* 3808 */ "ldaexh\000"
466 /* 3815 */ "stlexh\000"
467 /* 3822 */ "ldrexh\000"
468 /* 3829 */ "strexh\000"
469 /* 3836 */ "vsbci\000"
470 /* 3842 */ "vadci\000"
471 /* 3848 */ "bfi\000"
472 /* 3852 */ "pli\000"
473 /* 3856 */ "vsli\000"
474 /* 3861 */ "vsri\000"
475 /* 3866 */ "bxj\000"
476 /* 3870 */ "ldc2l\000"
477 /* 3876 */ "stc2l\000"
478 /* 3882 */ "umaal\000"
479 /* 3888 */ "vabal\000"
480 /* 3894 */ "vpadal\000"
481 /* 3901 */ "vqdmlal\000"
482 /* 3909 */ "smlal\000"
483 /* 3915 */ "umlal\000"
484 /* 3921 */ "vmlal\000"
485 /* 3927 */ "vtbl\000"
486 /* 3932 */ "vsubl\000"
487 /* 3938 */ "ldcl\000"
488 /* 3943 */ "stcl\000"
489 /* 3948 */ "vabdl\000"
490 /* 3954 */ "vpaddl\000"
491 /* 3961 */ "vaddl\000"
492 /* 3967 */ "vpsel\000"
493 /* 3973 */ "bfl\000"
494 /* 3977 */ "sqshl\000"
495 /* 3983 */ "uqshl\000"
496 /* 3989 */ "vqshl\000"
497 /* 3995 */ "uqrshl\000"
498 /* 4002 */ "vqrshl\000"
499 /* 4009 */ "vrshl\000"
500 /* 4015 */ "vshl\000"
501 /* 4020 */ "# FEntry call\000"
502 /* 4034 */ "sqshll\000"
503 /* 4041 */ "uqshll\000"
504 /* 4048 */ "uqrshll\000"
505 /* 4056 */ "vshll\000"
506 /* 4062 */ "lsll\000"
507 /* 4067 */ "vqdmull\000"
508 /* 4075 */ "smull\000"
509 /* 4081 */ "umull\000"
510 /* 4087 */ "vmull\000"
511 /* 4093 */ "sqrshrl\000"
512 /* 4101 */ "srshrl\000"
513 /* 4108 */ "urshrl\000"
514 /* 4115 */ "asrl\000"
515 /* 4120 */ "lsrl\000"
516 /* 4125 */ "vbsl\000"
517 /* 4130 */ "vqdmlsl\000"
518 /* 4138 */ "vmlsl\000"
519 /* 4144 */ "stl\000"
520 /* 4148 */ "vcmul\000"
521 /* 4154 */ "smmul\000"
522 /* 4160 */ "vnmul\000"
523 /* 4166 */ "vmul\000"
524 /* 4171 */ "vmovl\000"
525 /* 4177 */ "vlldm\000"
526 /* 4183 */ "vminnm\000"
527 /* 4190 */ "vmaxnm\000"
528 /* 4197 */ "vscclrm\000"
529 /* 4205 */ "vrintm\000"
530 /* 4212 */ "vlstm\000"
531 /* 4218 */ "vcvtm\000"
532 /* 4224 */ "vrsubhn\000"
533 /* 4232 */ "vsubhn\000"
534 /* 4239 */ "vraddhn\000"
535 /* 4247 */ "vaddhn\000"
536 /* 4254 */ "vpmin\000"
537 /* 4260 */ "vmin\000"
538 /* 4265 */ "cmn\000"
539 /* 4269 */ "vqshrn\000"
540 /* 4276 */ "vqrshrn\000"
541 /* 4284 */ "vrshrn\000"
542 /* 4291 */ "vshrn\000"
543 /* 4297 */ "vorn\000"
544 /* 4302 */ "vtrn\000"
545 /* 4307 */ "vrintn\000"
546 /* 4314 */ "vcvtn\000"
547 /* 4320 */ "vqshrun\000"
548 /* 4328 */ "vqrshrun\000"
549 /* 4337 */ "vqmovun\000"
550 /* 4345 */ "vmvn\000"
551 /* 4350 */ "vqmovn\000"
552 /* 4357 */ "vmovn\000"
553 /* 4363 */ "trap\000"
554 /* 4368 */ "cdp\000"
555 /* 4372 */ "vzip\000"
556 /* 4377 */ "vcmp\000"
557 /* 4382 */ "pop\000"
558 /* 4386 */ "pac\tr12, lr, sp\000"
559 /* 4402 */ "pacbti\tr12, lr, sp\000"
560 /* 4421 */ "aut\tr12, lr, sp\000"
561 /* 4437 */ "lctp\000"
562 /* 4442 */ "vctp\000"
563 /* 4447 */ "vrintp\000"
564 /* 4454 */ "vcvtp\000"
565 /* 4460 */ "vddup\000"
566 /* 4466 */ "vidup\000"
567 /* 4472 */ "vdup\000"
568 /* 4477 */ "vdwdup\000"
569 /* 4484 */ "viwdup\000"
570 /* 4491 */ "vswp\000"
571 /* 4496 */ "vuzp\000"
572 /* 4501 */ "vceq\000"
573 /* 4506 */ "teq\000"
574 /* 4510 */ "smmlar\000"
575 /* 4517 */ "mcr\000"
576 /* 4521 */ "adr\000"
577 /* 4525 */ "vldr\000"
578 /* 4530 */ "sqrshr\000"
579 /* 4537 */ "srshr\000"
580 /* 4543 */ "urshr\000"
581 /* 4549 */ "vrshr\000"
582 /* 4555 */ "vshr\000"
583 /* 4560 */ "smmulr\000"
584 /* 4567 */ "veor\000"
585 /* 4572 */ "ror\000"
586 /* 4576 */ "mcrr\000"
587 /* 4581 */ "vorr\000"
588 /* 4586 */ "asr\000"
589 /* 4590 */ "smmlsr\000"
590 /* 4597 */ "vmsr\000"
591 /* 4602 */ "vbrsr\000"
592 /* 4608 */ "vrintr\000"
593 /* 4615 */ "vstr\000"
594 /* 4620 */ "vcvtr\000"
595 /* 4626 */ "vmlas\000"
596 /* 4632 */ "vfmas\000"
597 /* 4638 */ "vqabs\000"
598 /* 4644 */ "vabs\000"
599 /* 4649 */ "subs\000"
600 /* 4654 */ "vcls\000"
601 /* 4659 */ "smmls\000"
602 /* 4665 */ "vnmls\000"
603 /* 4671 */ "vmls\000"
604 /* 4676 */ "vfms\000"
605 /* 4681 */ "vfnms\000"
606 /* 4687 */ "bxns\000"
607 /* 4692 */ "blxns\000"
608 /* 4698 */ "vrecps\000"
609 /* 4705 */ "vmrs\000"
610 /* 4710 */ "asrs\000"
611 /* 4715 */ "lsrs\000"
612 /* 4720 */ "vrsqrts\000"
613 /* 4728 */ "movs\000"
614 /* 4733 */ "ssat\000"
615 /* 4738 */ "usat\000"
616 /* 4743 */ "ttat\000"
617 /* 4748 */ "smlabt\000"
618 /* 4755 */ "pkhbt\000"
619 /* 4761 */ "smlalbt\000"
620 /* 4769 */ "smulbt\000"
621 /* 4776 */ "ldrbt\000"
622 /* 4782 */ "strbt\000"
623 /* 4788 */ "ldrsbt\000"
624 /* 4795 */ "eret\000"
625 /* 4800 */ "vacgt\000"
626 /* 4806 */ "vcgt\000"
627 /* 4811 */ "ldrht\000"
628 /* 4817 */ "strht\000"
629 /* 4823 */ "ldrsht\000"
630 /* 4830 */ "rbit\000"
631 /* 4835 */ "vbit\000"
632 /* 4840 */ "vclt\000"
633 /* 4845 */ "vshllt\000"
634 /* 4852 */ "vqdmullt\000"
635 /* 4861 */ "vmullt\000"
636 /* 4868 */ "vmovlt\000"
637 /* 4875 */ "vcnt\000"
638 /* 4880 */ "hint\000"
639 /* 4885 */ "vqshrnt\000"
640 /* 4893 */ "vqrshrnt\000"
641 /* 4902 */ "vrshrnt\000"
642 /* 4910 */ "vshrnt\000"
643 /* 4917 */ "vqshrunt\000"
644 /* 4926 */ "vqrshrunt\000"
645 /* 4936 */ "vqmovunt\000"
646 /* 4945 */ "vqmovnt\000"
647 /* 4953 */ "vmovnt\000"
648 /* 4960 */ "vpnot\000"
649 /* 4966 */ "vpt\000"
650 /* 4970 */ "ldrt\000"
651 /* 4975 */ "vsqrt\000"
652 /* 4981 */ "strt\000"
653 /* 4986 */ "vpst\000"
654 /* 4991 */ "vtst\000"
655 /* 4996 */ "smlatt\000"
656 /* 5003 */ "smlaltt\000"
657 /* 5011 */ "smultt\000"
658 /* 5018 */ "ttt\000"
659 /* 5022 */ "vcvtt\000"
660 /* 5028 */ "bxaut\000"
661 /* 5034 */ "vjcvt\000"
662 /* 5040 */ "vcvt\000"
663 /* 5045 */ "movt\000"
664 /* 5050 */ "smlawt\000"
665 /* 5057 */ "smulwt\000"
666 /* 5064 */ "vext\000"
667 /* 5069 */ "vqshlu\000"
668 /* 5076 */ "vabav\000"
669 /* 5082 */ "vmladav\000"
670 /* 5090 */ "vmlaldav\000"
671 /* 5099 */ "vmlsldav\000"
672 /* 5108 */ "vmlsdav\000"
673 /* 5116 */ "vminnmav\000"
674 /* 5125 */ "vmaxnmav\000"
675 /* 5134 */ "vminav\000"
676 /* 5141 */ "vmaxav\000"
677 /* 5148 */ "vaddv\000"
678 /* 5154 */ "rev\000"
679 /* 5158 */ "sdiv\000"
680 /* 5163 */ "udiv\000"
681 /* 5168 */ "vdiv\000"
682 /* 5173 */ "vaddlv\000"
683 /* 5180 */ "vminnmv\000"
684 /* 5188 */ "vmaxnmv\000"
685 /* 5196 */ "vminv\000"
686 /* 5202 */ "vmov\000"
687 /* 5207 */ "vmaxv\000"
688 /* 5213 */ "vsubw\000"
689 /* 5219 */ "vaddw\000"
690 /* 5225 */ "pldw\000"
691 /* 5230 */ "vldrw\000"
692 /* 5236 */ "vstrw\000"
693 /* 5242 */ "movw\000"
694 /* 5247 */ "vrmlaldavhax\000"
695 /* 5260 */ "vrmlsldavhax\000"
696 /* 5273 */ "fldmiax\000"
697 /* 5281 */ "fstmiax\000"
698 /* 5289 */ "vpmax\000"
699 /* 5295 */ "vmax\000"
700 /* 5300 */ "shsax\000"
701 /* 5306 */ "uhsax\000"
702 /* 5312 */ "uqsax\000"
703 /* 5318 */ "ssax\000"
704 /* 5323 */ "usax\000"
705 /* 5328 */ "vmladavax\000"
706 /* 5338 */ "vmlaldavax\000"
707 /* 5349 */ "vmlsldavax\000"
708 /* 5360 */ "vmlsdavax\000"
709 /* 5370 */ "fldmdbx\000"
710 /* 5378 */ "fstmdbx\000"
711 /* 5386 */ "vtbx\000"
712 /* 5391 */ "smladx\000"
713 /* 5398 */ "smuadx\000"
714 /* 5405 */ "smlaldx\000"
715 /* 5413 */ "smlsldx\000"
716 /* 5421 */ "smlsdx\000"
717 /* 5428 */ "smusdx\000"
718 /* 5435 */ "ldaex\000"
719 /* 5441 */ "stlex\000"
720 /* 5447 */ "ldrex\000"
721 /* 5453 */ "clrex\000"
722 /* 5459 */ "strex\000"
723 /* 5465 */ "sbfx\000"
724 /* 5470 */ "ubfx\000"
725 /* 5475 */ "vqdmladhx\000"
726 /* 5485 */ "vqrdmladhx\000"
727 /* 5496 */ "vqdmlsdhx\000"
728 /* 5506 */ "vqrdmlsdhx\000"
729 /* 5517 */ "vrmlaldavhx\000"
730 /* 5529 */ "vrmlsldavhx\000"
731 /* 5541 */ "blx\000"
732 /* 5545 */ "bflx\000"
733 /* 5550 */ "rrx\000"
734 /* 5554 */ "shasx\000"
735 /* 5560 */ "uhasx\000"
736 /* 5566 */ "uqasx\000"
737 /* 5572 */ "sasx\000"
738 /* 5577 */ "uasx\000"
739 /* 5582 */ "vrintx\000"
740 /* 5589 */ "vmladavx\000"
741 /* 5598 */ "vmlaldavx\000"
742 /* 5608 */ "vmlsldavx\000"
743 /* 5618 */ "vmlsdavx\000"
744 /* 5627 */ "vclz\000"
745 /* 5632 */ "vrintz\000"
746};
747#ifdef __GNUC__
748#pragma GCC diagnostic pop
749#endif
750
751 static const uint32_t OpInfo0[] = {
752 0U, // PHI
753 0U, // INLINEASM
754 0U, // INLINEASM_BR
755 0U, // CFI_INSTRUCTION
756 0U, // EH_LABEL
757 0U, // GC_LABEL
758 0U, // ANNOTATION_LABEL
759 0U, // KILL
760 0U, // EXTRACT_SUBREG
761 0U, // INSERT_SUBREG
762 0U, // IMPLICIT_DEF
763 0U, // INIT_UNDEF
764 0U, // SUBREG_TO_REG
765 0U, // COPY_TO_REGCLASS
766 2680U, // DBG_VALUE
767 2737U, // DBG_VALUE_LIST
768 2690U, // DBG_INSTR_REF
769 2704U, // DBG_PHI
770 2712U, // DBG_LABEL
771 0U, // REG_SEQUENCE
772 0U, // COPY
773 0U, // COPY_LANEMASK
774 2664U, // BUNDLE
775 2722U, // LIFETIME_START
776 2638U, // LIFETIME_END
777 2651U, // PSEUDO_PROBE
778 0U, // ARITH_FENCE
779 0U, // STACKMAP
780 4021U, // FENTRY_CALL
781 0U, // PATCHPOINT
782 0U, // LOAD_STACK_GUARD
783 0U, // PREALLOCATED_SETUP
784 0U, // PREALLOCATED_ARG
785 0U, // STATEPOINT
786 0U, // LOCAL_ESCAPE
787 0U, // FAULTING_OP
788 0U, // PATCHABLE_OP
789 2230U, // PATCHABLE_FUNCTION_ENTER
790 2150U, // PATCHABLE_RET
791 2276U, // PATCHABLE_FUNCTION_EXIT
792 2253U, // PATCHABLE_TAIL_CALL
793 2205U, // PATCHABLE_EVENT_CALL
794 2181U, // PATCHABLE_TYPED_EVENT_CALL
795 0U, // ICALL_BRANCH_FUNNEL
796 2671U, // FAKE_USE
797 0U, // MEMBARRIER
798 0U, // JUMP_TABLE_DEBUG_INFO
799 0U, // RELOC_NONE
800 0U, // CONVERGENCECTRL_ENTRY
801 0U, // CONVERGENCECTRL_ANCHOR
802 0U, // CONVERGENCECTRL_LOOP
803 0U, // CONVERGENCECTRL_GLUE
804 0U, // G_ASSERT_SEXT
805 0U, // G_ASSERT_ZEXT
806 0U, // G_ASSERT_ALIGN
807 0U, // G_ADD
808 0U, // G_SUB
809 0U, // G_MUL
810 0U, // G_SDIV
811 0U, // G_UDIV
812 0U, // G_SREM
813 0U, // G_UREM
814 0U, // G_SDIVREM
815 0U, // G_UDIVREM
816 0U, // G_AND
817 0U, // G_OR
818 0U, // G_XOR
819 0U, // G_ABDS
820 0U, // G_ABDU
821 0U, // G_UAVGFLOOR
822 0U, // G_UAVGCEIL
823 0U, // G_SAVGFLOOR
824 0U, // G_SAVGCEIL
825 0U, // G_IMPLICIT_DEF
826 0U, // G_PHI
827 0U, // G_FRAME_INDEX
828 0U, // G_GLOBAL_VALUE
829 0U, // G_PTRAUTH_GLOBAL_VALUE
830 0U, // G_CONSTANT_POOL
831 0U, // G_EXTRACT
832 0U, // G_UNMERGE_VALUES
833 0U, // G_INSERT
834 0U, // G_MERGE_VALUES
835 0U, // G_BUILD_VECTOR
836 0U, // G_BUILD_VECTOR_TRUNC
837 0U, // G_CONCAT_VECTORS
838 0U, // G_PTRTOINT
839 0U, // G_INTTOPTR
840 0U, // G_BITCAST
841 0U, // G_FREEZE
842 0U, // G_CONSTANT_FOLD_BARRIER
843 0U, // G_INTRINSIC_FPTRUNC_ROUND
844 0U, // G_INTRINSIC_TRUNC
845 0U, // G_INTRINSIC_ROUND
846 0U, // G_INTRINSIC_LRINT
847 0U, // G_INTRINSIC_LLRINT
848 0U, // G_INTRINSIC_ROUNDEVEN
849 0U, // G_READCYCLECOUNTER
850 0U, // G_READSTEADYCOUNTER
851 0U, // G_LOAD
852 0U, // G_SEXTLOAD
853 0U, // G_ZEXTLOAD
854 0U, // G_FPEXTLOAD
855 0U, // G_INDEXED_LOAD
856 0U, // G_INDEXED_SEXTLOAD
857 0U, // G_INDEXED_ZEXTLOAD
858 0U, // G_STORE
859 0U, // G_FPTRUNCSTORE
860 0U, // G_INDEXED_STORE
861 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
862 0U, // G_ATOMIC_CMPXCHG
863 0U, // G_ATOMICRMW_XCHG
864 0U, // G_ATOMICRMW_ADD
865 0U, // G_ATOMICRMW_SUB
866 0U, // G_ATOMICRMW_AND
867 0U, // G_ATOMICRMW_NAND
868 0U, // G_ATOMICRMW_OR
869 0U, // G_ATOMICRMW_XOR
870 0U, // G_ATOMICRMW_MAX
871 0U, // G_ATOMICRMW_MIN
872 0U, // G_ATOMICRMW_UMAX
873 0U, // G_ATOMICRMW_UMIN
874 0U, // G_ATOMICRMW_FADD
875 0U, // G_ATOMICRMW_FSUB
876 0U, // G_ATOMICRMW_FMAX
877 0U, // G_ATOMICRMW_FMIN
878 0U, // G_ATOMICRMW_FMAXIMUM
879 0U, // G_ATOMICRMW_FMINIMUM
880 0U, // G_ATOMICRMW_FMAXIMUMNUM
881 0U, // G_ATOMICRMW_FMINIMUMNUM
882 0U, // G_ATOMICRMW_UINC_WRAP
883 0U, // G_ATOMICRMW_UDEC_WRAP
884 0U, // G_ATOMICRMW_USUB_COND
885 0U, // G_ATOMICRMW_USUB_SAT
886 0U, // G_FENCE
887 0U, // G_PREFETCH
888 0U, // G_BRCOND
889 0U, // G_BRINDIRECT
890 0U, // G_INVOKE_REGION_START
891 0U, // G_INTRINSIC
892 0U, // G_INTRINSIC_W_SIDE_EFFECTS
893 0U, // G_INTRINSIC_CONVERGENT
894 0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
895 0U, // G_ANYEXT
896 0U, // G_TRUNC
897 0U, // G_TRUNC_SSAT_S
898 0U, // G_TRUNC_SSAT_U
899 0U, // G_TRUNC_USAT_U
900 0U, // G_CONSTANT
901 0U, // G_FCONSTANT
902 0U, // G_VASTART
903 0U, // G_VAARG
904 0U, // G_SEXT
905 0U, // G_SEXT_INREG
906 0U, // G_ZEXT
907 0U, // G_SHL
908 0U, // G_LSHR
909 0U, // G_ASHR
910 0U, // G_FSHL
911 0U, // G_FSHR
912 0U, // G_ROTR
913 0U, // G_ROTL
914 0U, // G_ICMP
915 0U, // G_FCMP
916 0U, // G_SCMP
917 0U, // G_UCMP
918 0U, // G_SELECT
919 0U, // G_UADDO
920 0U, // G_UADDE
921 0U, // G_USUBO
922 0U, // G_USUBE
923 0U, // G_SADDO
924 0U, // G_SADDE
925 0U, // G_SSUBO
926 0U, // G_SSUBE
927 0U, // G_UMULO
928 0U, // G_SMULO
929 0U, // G_UMULH
930 0U, // G_SMULH
931 0U, // G_UADDSAT
932 0U, // G_SADDSAT
933 0U, // G_USUBSAT
934 0U, // G_SSUBSAT
935 0U, // G_USHLSAT
936 0U, // G_SSHLSAT
937 0U, // G_SMULFIX
938 0U, // G_UMULFIX
939 0U, // G_SMULFIXSAT
940 0U, // G_UMULFIXSAT
941 0U, // G_SDIVFIX
942 0U, // G_UDIVFIX
943 0U, // G_SDIVFIXSAT
944 0U, // G_UDIVFIXSAT
945 0U, // G_FADD
946 0U, // G_FSUB
947 0U, // G_FMUL
948 0U, // G_FMA
949 0U, // G_FMAD
950 0U, // G_FDIV
951 0U, // G_FREM
952 0U, // G_FMODF
953 0U, // G_FPOW
954 0U, // G_FPOWI
955 0U, // G_FEXP
956 0U, // G_FEXP2
957 0U, // G_FEXP10
958 0U, // G_FLOG
959 0U, // G_FLOG2
960 0U, // G_FLOG10
961 0U, // G_FLDEXP
962 0U, // G_FFREXP
963 0U, // G_FNEG
964 0U, // G_FPEXT
965 0U, // G_FPTRUNC
966 0U, // G_FPTOSI
967 0U, // G_FPTOUI
968 0U, // G_SITOFP
969 0U, // G_UITOFP
970 0U, // G_FPTOSI_SAT
971 0U, // G_FPTOUI_SAT
972 0U, // G_FABS
973 0U, // G_FCOPYSIGN
974 0U, // G_IS_FPCLASS
975 0U, // G_FCANONICALIZE
976 0U, // G_FMINNUM
977 0U, // G_FMAXNUM
978 0U, // G_FMINNUM_IEEE
979 0U, // G_FMAXNUM_IEEE
980 0U, // G_FMINIMUM
981 0U, // G_FMAXIMUM
982 0U, // G_FMINIMUMNUM
983 0U, // G_FMAXIMUMNUM
984 0U, // G_GET_FPENV
985 0U, // G_SET_FPENV
986 0U, // G_RESET_FPENV
987 0U, // G_GET_FPMODE
988 0U, // G_SET_FPMODE
989 0U, // G_RESET_FPMODE
990 0U, // G_GET_ROUNDING
991 0U, // G_SET_ROUNDING
992 0U, // G_PTR_ADD
993 0U, // G_PTRMASK
994 0U, // G_SMIN
995 0U, // G_SMAX
996 0U, // G_UMIN
997 0U, // G_UMAX
998 0U, // G_ABS
999 0U, // G_LROUND
1000 0U, // G_LLROUND
1001 0U, // G_BR
1002 0U, // G_BRJT
1003 0U, // G_VSCALE
1004 0U, // G_INSERT_SUBVECTOR
1005 0U, // G_EXTRACT_SUBVECTOR
1006 0U, // G_INSERT_VECTOR_ELT
1007 0U, // G_EXTRACT_VECTOR_ELT
1008 0U, // G_SHUFFLE_VECTOR
1009 0U, // G_SPLAT_VECTOR
1010 0U, // G_STEP_VECTOR
1011 0U, // G_VECTOR_COMPRESS
1012 0U, // G_CTTZ
1013 0U, // G_CTTZ_ZERO_POISON
1014 0U, // G_CTLZ
1015 0U, // G_CTLZ_ZERO_POISON
1016 0U, // G_CTLS
1017 0U, // G_CTPOP
1018 0U, // G_BSWAP
1019 0U, // G_BITREVERSE
1020 0U, // G_CLMUL
1021 0U, // G_CLMULH
1022 0U, // G_FCEIL
1023 0U, // G_FCOS
1024 0U, // G_FSIN
1025 0U, // G_FSINCOS
1026 0U, // G_FTAN
1027 0U, // G_FACOS
1028 0U, // G_FASIN
1029 0U, // G_FATAN
1030 0U, // G_FATAN2
1031 0U, // G_FCOSH
1032 0U, // G_FSINH
1033 0U, // G_FTANH
1034 0U, // G_FSQRT
1035 0U, // G_FFLOOR
1036 0U, // G_FRINT
1037 0U, // G_FNEARBYINT
1038 0U, // G_ADDRSPACE_CAST
1039 0U, // G_BLOCK_ADDR
1040 0U, // G_JUMP_TABLE
1041 0U, // G_DYN_STACKALLOC
1042 0U, // G_STACKSAVE
1043 0U, // G_STACKRESTORE
1044 0U, // G_STRICT_FADD
1045 0U, // G_STRICT_FSUB
1046 0U, // G_STRICT_FMUL
1047 0U, // G_STRICT_FDIV
1048 0U, // G_STRICT_FREM
1049 0U, // G_STRICT_FMA
1050 0U, // G_STRICT_FSQRT
1051 0U, // G_STRICT_FLDEXP
1052 0U, // G_STRICT_FCMP
1053 0U, // G_STRICT_FCMPS
1054 0U, // G_READ_REGISTER
1055 0U, // G_WRITE_REGISTER
1056 0U, // G_MEMCPY
1057 0U, // G_MEMCPY_INLINE
1058 0U, // G_MEMMOVE
1059 0U, // G_MEMSET
1060 0U, // G_BZERO
1061 0U, // G_MEMSET_INLINE
1062 0U, // G_TRAP
1063 0U, // G_DEBUGTRAP
1064 0U, // G_UBSANTRAP
1065 0U, // G_VECREDUCE_SEQ_FADD
1066 0U, // G_VECREDUCE_SEQ_FMUL
1067 0U, // G_VECREDUCE_FADD
1068 0U, // G_VECREDUCE_FMUL
1069 0U, // G_VECREDUCE_FMAX
1070 0U, // G_VECREDUCE_FMIN
1071 0U, // G_VECREDUCE_FMAXIMUM
1072 0U, // G_VECREDUCE_FMINIMUM
1073 0U, // G_VECREDUCE_FMAXIMUMNUM
1074 0U, // G_VECREDUCE_FMINIMUMNUM
1075 0U, // G_VECREDUCE_ADD
1076 0U, // G_VECREDUCE_MUL
1077 0U, // G_VECREDUCE_AND
1078 0U, // G_VECREDUCE_OR
1079 0U, // G_VECREDUCE_XOR
1080 0U, // G_VECREDUCE_SMAX
1081 0U, // G_VECREDUCE_SMIN
1082 0U, // G_VECREDUCE_UMAX
1083 0U, // G_VECREDUCE_UMIN
1084 0U, // G_SBFX
1085 0U, // G_UBFX
1086 0U, // ADDSri
1087 0U, // ADDSrr
1088 0U, // ADDSrsi
1089 0U, // ADDSrsr
1090 0U, // ADJCALLSTACKDOWN
1091 0U, // ADJCALLSTACKUP
1092 12779U, // ASRi
1093 12779U, // ASRr
1094 0U, // ASRs1
1095 0U, // B
1096 0U, // BCCZi64
1097 0U, // BCCi64
1098 0U, // BLX_noip
1099 0U, // BLX_pred_noip
1100 0U, // BL_PUSHLR
1101 0U, // BMOVPCB_CALL
1102 0U, // BMOVPCRX_CALL
1103 0U, // BR_JTadd
1104 0U, // BR_JTm_i12
1105 0U, // BR_JTm_rs
1106 0U, // BR_JTr
1107 0U, // BX_CALL
1108 0U, // CATCHRET
1109 0U, // CLEANUPRET
1110 0U, // CMP_SWAP_16
1111 0U, // CMP_SWAP_32
1112 0U, // CMP_SWAP_64
1113 0U, // CMP_SWAP_8
1114 0U, // CONSTPOOL_ENTRY
1115 0U, // COPY_STRUCT_BYVAL_I32
1116 67130081U, // ITasm
1117 0U, // Int_eh_sjlj_dispatchsetup
1118 0U, // Int_eh_sjlj_longjmp
1119 0U, // Int_eh_sjlj_setjmp
1120 0U, // Int_eh_sjlj_setjmp_nofp
1121 0U, // Int_eh_sjlj_setup_dispatch
1122 0U, // JUMPTABLE_ADDRS
1123 0U, // JUMPTABLE_INSTS
1124 0U, // JUMPTABLE_TBB
1125 0U, // JUMPTABLE_TBH
1126 0U, // KCFI_CHECK_ARM
1127 0U, // KCFI_CHECK_Thumb1
1128 0U, // KCFI_CHECK_Thumb2
1129 0U, // LDMIA_RET
1130 29353U, // LDRBT_POST
1131 29103U, // LDRConstPool
1132 29388U, // LDRHTii
1133 0U, // LDRLIT_ga_abs
1134 0U, // LDRLIT_ga_pcrel
1135 0U, // LDRLIT_ga_pcrel_ldr
1136 29365U, // LDRSBTii
1137 29400U, // LDRSHTii
1138 29547U, // LDRT_POST
1139 0U, // LEApcrel
1140 0U, // LEApcrelJT
1141 0U, // LOADDUAL
1142 12327U, // LSLi
1143 12327U, // LSLr
1144 12786U, // LSRi
1145 12786U, // LSRr
1146 0U, // LSRs1
1147 0U, // MEMCPY
1148 0U, // MLAv5
1149 0U, // MOVCCi
1150 0U, // MOVCCi16
1151 0U, // MOVCCi32imm
1152 0U, // MOVCCr
1153 0U, // MOVCCsi
1154 0U, // MOVCCsr
1155 0U, // MOVPCRX
1156 0U, // MOVTi16_ga_pcrel
1157 0U, // MOV_ga_pcrel
1158 0U, // MOV_ga_pcrel_ldr
1159 0U, // MOVi16_ga_pcrel
1160 0U, // MOVi32imm
1161 0U, // MQPRCopy
1162 0U, // MQQPRLoad
1163 0U, // MQQPRStore
1164 0U, // MQQQQPRLoad
1165 0U, // MQQQQPRStore
1166 0U, // MULv5
1167 0U, // MVE_MEMCPYLOOPINST
1168 0U, // MVE_MEMSETLOOPINST
1169 0U, // MVNCCi
1170 0U, // PICADD
1171 0U, // PICLDR
1172 0U, // PICLDRB
1173 0U, // PICLDRH
1174 0U, // PICLDRSB
1175 0U, // PICLDRSH
1176 0U, // PICSTR
1177 0U, // PICSTRB
1178 0U, // PICSTRH
1179 12765U, // RORi
1180 12765U, // RORr
1181 0U, // RRX
1182 38319U, // RRXi
1183 0U, // RSBSri
1184 0U, // RSBSrsi
1185 0U, // RSBSrsr
1186 0U, // SEH_EpilogEnd
1187 0U, // SEH_EpilogStart
1188 0U, // SEH_Nop
1189 0U, // SEH_Nop_Ret
1190 0U, // SEH_PrologEnd
1191 0U, // SEH_SaveFRegs
1192 0U, // SEH_SaveLR
1193 0U, // SEH_SaveRegs
1194 0U, // SEH_SaveRegs_Ret
1195 0U, // SEH_SaveSP
1196 0U, // SEH_StackAlloc
1197 0U, // SMLALv5
1198 0U, // SMULLv5
1199 0U, // SPACE
1200 0U, // STOREDUAL
1201 29359U, // STRBT_POST
1202 0U, // STRBi_preidx
1203 0U, // STRBr_preidx
1204 0U, // STRH_preidx
1205 29558U, // STRT_POST
1206 0U, // STRi_preidx
1207 0U, // STRr_preidx
1208 0U, // SUBS_PC_LR
1209 0U, // SUBSri
1210 0U, // SUBSrr
1211 0U, // SUBSrsi
1212 0U, // SUBSrsr
1213 0U, // SpeculationBarrierISBDSBEndBB
1214 0U, // SpeculationBarrierSBEndBB
1215 0U, // TAILJMPd
1216 0U, // TAILJMPr
1217 0U, // TAILJMPr4
1218 0U, // TCRETURNdi
1219 0U, // TCRETURNri
1220 0U, // TCRETURNrinotr12
1221 0U, // TPsoft
1222 0U, // UMLALv5
1223 0U, // UMULLv5
1224 567556U, // VLD1LNdAsm_16
1225 1091844U, // VLD1LNdAsm_32
1226 1616132U, // VLD1LNdAsm_8
1227 567556U, // VLD1LNdWB_fixed_Asm_16
1228 1091844U, // VLD1LNdWB_fixed_Asm_32
1229 1616132U, // VLD1LNdWB_fixed_Asm_8
1230 575748U, // VLD1LNdWB_register_Asm_16
1231 1100036U, // VLD1LNdWB_register_Asm_32
1232 1624324U, // VLD1LNdWB_register_Asm_8
1233 567605U, // VLD2LNdAsm_16
1234 1091893U, // VLD2LNdAsm_32
1235 1616181U, // VLD2LNdAsm_8
1236 567605U, // VLD2LNdWB_fixed_Asm_16
1237 1091893U, // VLD2LNdWB_fixed_Asm_32
1238 1616181U, // VLD2LNdWB_fixed_Asm_8
1239 575797U, // VLD2LNdWB_register_Asm_16
1240 1100085U, // VLD2LNdWB_register_Asm_32
1241 1624373U, // VLD2LNdWB_register_Asm_8
1242 567605U, // VLD2LNqAsm_16
1243 1091893U, // VLD2LNqAsm_32
1244 567605U, // VLD2LNqWB_fixed_Asm_16
1245 1091893U, // VLD2LNqWB_fixed_Asm_32
1246 575797U, // VLD2LNqWB_register_Asm_16
1247 1100085U, // VLD2LNqWB_register_Asm_32
1248 134801754U, // VLD3DUPdAsm_16
1249 135326042U, // VLD3DUPdAsm_32
1250 135850330U, // VLD3DUPdAsm_8
1251 134801754U, // VLD3DUPdWB_fixed_Asm_16
1252 135326042U, // VLD3DUPdWB_fixed_Asm_32
1253 135850330U, // VLD3DUPdWB_fixed_Asm_8
1254 134785370U, // VLD3DUPdWB_register_Asm_16
1255 135309658U, // VLD3DUPdWB_register_Asm_32
1256 135833946U, // VLD3DUPdWB_register_Asm_8
1257 201910618U, // VLD3DUPqAsm_16
1258 202434906U, // VLD3DUPqAsm_32
1259 202959194U, // VLD3DUPqAsm_8
1260 201910618U, // VLD3DUPqWB_fixed_Asm_16
1261 202434906U, // VLD3DUPqWB_fixed_Asm_32
1262 202959194U, // VLD3DUPqWB_fixed_Asm_8
1263 201894234U, // VLD3DUPqWB_register_Asm_16
1264 202418522U, // VLD3DUPqWB_register_Asm_32
1265 202942810U, // VLD3DUPqWB_register_Asm_8
1266 567642U, // VLD3LNdAsm_16
1267 1091930U, // VLD3LNdAsm_32
1268 1616218U, // VLD3LNdAsm_8
1269 567642U, // VLD3LNdWB_fixed_Asm_16
1270 1091930U, // VLD3LNdWB_fixed_Asm_32
1271 1616218U, // VLD3LNdWB_fixed_Asm_8
1272 575834U, // VLD3LNdWB_register_Asm_16
1273 1100122U, // VLD3LNdWB_register_Asm_32
1274 1624410U, // VLD3LNdWB_register_Asm_8
1275 567642U, // VLD3LNqAsm_16
1276 1091930U, // VLD3LNqAsm_32
1277 567642U, // VLD3LNqWB_fixed_Asm_16
1278 1091930U, // VLD3LNqWB_fixed_Asm_32
1279 575834U, // VLD3LNqWB_register_Asm_16
1280 1100122U, // VLD3LNqWB_register_Asm_32
1281 269019482U, // VLD3dAsm_16
1282 269543770U, // VLD3dAsm_32
1283 270068058U, // VLD3dAsm_8
1284 269019482U, // VLD3dWB_fixed_Asm_16
1285 269543770U, // VLD3dWB_fixed_Asm_32
1286 270068058U, // VLD3dWB_fixed_Asm_8
1287 269003098U, // VLD3dWB_register_Asm_16
1288 269527386U, // VLD3dWB_register_Asm_32
1289 270051674U, // VLD3dWB_register_Asm_8
1290 336128346U, // VLD3qAsm_16
1291 336652634U, // VLD3qAsm_32
1292 337176922U, // VLD3qAsm_8
1293 336128346U, // VLD3qWB_fixed_Asm_16
1294 336652634U, // VLD3qWB_fixed_Asm_32
1295 337176922U, // VLD3qWB_fixed_Asm_8
1296 336111962U, // VLD3qWB_register_Asm_16
1297 336636250U, // VLD3qWB_register_Asm_32
1298 337160538U, // VLD3qWB_register_Asm_8
1299 403237238U, // VLD4DUPdAsm_16
1300 403761526U, // VLD4DUPdAsm_32
1301 404285814U, // VLD4DUPdAsm_8
1302 403237238U, // VLD4DUPdWB_fixed_Asm_16
1303 403761526U, // VLD4DUPdWB_fixed_Asm_32
1304 404285814U, // VLD4DUPdWB_fixed_Asm_8
1305 403220854U, // VLD4DUPdWB_register_Asm_16
1306 403745142U, // VLD4DUPdWB_register_Asm_32
1307 404269430U, // VLD4DUPdWB_register_Asm_8
1308 470346102U, // VLD4DUPqAsm_16
1309 470870390U, // VLD4DUPqAsm_32
1310 471394678U, // VLD4DUPqAsm_8
1311 470346102U, // VLD4DUPqWB_fixed_Asm_16
1312 470870390U, // VLD4DUPqWB_fixed_Asm_32
1313 471394678U, // VLD4DUPqWB_fixed_Asm_8
1314 470329718U, // VLD4DUPqWB_register_Asm_16
1315 470854006U, // VLD4DUPqWB_register_Asm_32
1316 471378294U, // VLD4DUPqWB_register_Asm_8
1317 567670U, // VLD4LNdAsm_16
1318 1091958U, // VLD4LNdAsm_32
1319 1616246U, // VLD4LNdAsm_8
1320 567670U, // VLD4LNdWB_fixed_Asm_16
1321 1091958U, // VLD4LNdWB_fixed_Asm_32
1322 1616246U, // VLD4LNdWB_fixed_Asm_8
1323 575862U, // VLD4LNdWB_register_Asm_16
1324 1100150U, // VLD4LNdWB_register_Asm_32
1325 1624438U, // VLD4LNdWB_register_Asm_8
1326 567670U, // VLD4LNqAsm_16
1327 1091958U, // VLD4LNqAsm_32
1328 567670U, // VLD4LNqWB_fixed_Asm_16
1329 1091958U, // VLD4LNqWB_fixed_Asm_32
1330 575862U, // VLD4LNqWB_register_Asm_16
1331 1100150U, // VLD4LNqWB_register_Asm_32
1332 537454966U, // VLD4dAsm_16
1333 537979254U, // VLD4dAsm_32
1334 538503542U, // VLD4dAsm_8
1335 537454966U, // VLD4dWB_fixed_Asm_16
1336 537979254U, // VLD4dWB_fixed_Asm_32
1337 538503542U, // VLD4dWB_fixed_Asm_8
1338 537438582U, // VLD4dWB_register_Asm_16
1339 537962870U, // VLD4dWB_register_Asm_32
1340 538487158U, // VLD4dWB_register_Asm_8
1341 604563830U, // VLD4qAsm_16
1342 605088118U, // VLD4qAsm_32
1343 605612406U, // VLD4qAsm_8
1344 604563830U, // VLD4qWB_fixed_Asm_16
1345 605088118U, // VLD4qWB_fixed_Asm_32
1346 605612406U, // VLD4qWB_fixed_Asm_8
1347 604547446U, // VLD4qWB_register_Asm_16
1348 605071734U, // VLD4qWB_register_Asm_32
1349 605596022U, // VLD4qWB_register_Asm_8
1350 0U, // VMOVD0
1351 0U, // VMOVDcc
1352 0U, // VMOVHcc
1353 0U, // VMOVQ0
1354 0U, // VMOVScc
1355 567567U, // VST1LNdAsm_16
1356 1091855U, // VST1LNdAsm_32
1357 1616143U, // VST1LNdAsm_8
1358 567567U, // VST1LNdWB_fixed_Asm_16
1359 1091855U, // VST1LNdWB_fixed_Asm_32
1360 1616143U, // VST1LNdWB_fixed_Asm_8
1361 575759U, // VST1LNdWB_register_Asm_16
1362 1100047U, // VST1LNdWB_register_Asm_32
1363 1624335U, // VST1LNdWB_register_Asm_8
1364 567632U, // VST2LNdAsm_16
1365 1091920U, // VST2LNdAsm_32
1366 1616208U, // VST2LNdAsm_8
1367 567632U, // VST2LNdWB_fixed_Asm_16
1368 1091920U, // VST2LNdWB_fixed_Asm_32
1369 1616208U, // VST2LNdWB_fixed_Asm_8
1370 575824U, // VST2LNdWB_register_Asm_16
1371 1100112U, // VST2LNdWB_register_Asm_32
1372 1624400U, // VST2LNdWB_register_Asm_8
1373 567632U, // VST2LNqAsm_16
1374 1091920U, // VST2LNqAsm_32
1375 567632U, // VST2LNqWB_fixed_Asm_16
1376 1091920U, // VST2LNqWB_fixed_Asm_32
1377 575824U, // VST2LNqWB_register_Asm_16
1378 1100112U, // VST2LNqWB_register_Asm_32
1379 567653U, // VST3LNdAsm_16
1380 1091941U, // VST3LNdAsm_32
1381 1616229U, // VST3LNdAsm_8
1382 567653U, // VST3LNdWB_fixed_Asm_16
1383 1091941U, // VST3LNdWB_fixed_Asm_32
1384 1616229U, // VST3LNdWB_fixed_Asm_8
1385 575845U, // VST3LNdWB_register_Asm_16
1386 1100133U, // VST3LNdWB_register_Asm_32
1387 1624421U, // VST3LNdWB_register_Asm_8
1388 567653U, // VST3LNqAsm_16
1389 1091941U, // VST3LNqAsm_32
1390 567653U, // VST3LNqWB_fixed_Asm_16
1391 1091941U, // VST3LNqWB_fixed_Asm_32
1392 575845U, // VST3LNqWB_register_Asm_16
1393 1100133U, // VST3LNqWB_register_Asm_32
1394 269019493U, // VST3dAsm_16
1395 269543781U, // VST3dAsm_32
1396 270068069U, // VST3dAsm_8
1397 269019493U, // VST3dWB_fixed_Asm_16
1398 269543781U, // VST3dWB_fixed_Asm_32
1399 270068069U, // VST3dWB_fixed_Asm_8
1400 269003109U, // VST3dWB_register_Asm_16
1401 269527397U, // VST3dWB_register_Asm_32
1402 270051685U, // VST3dWB_register_Asm_8
1403 336128357U, // VST3qAsm_16
1404 336652645U, // VST3qAsm_32
1405 337176933U, // VST3qAsm_8
1406 336128357U, // VST3qWB_fixed_Asm_16
1407 336652645U, // VST3qWB_fixed_Asm_32
1408 337176933U, // VST3qWB_fixed_Asm_8
1409 336111973U, // VST3qWB_register_Asm_16
1410 336636261U, // VST3qWB_register_Asm_32
1411 337160549U, // VST3qWB_register_Asm_8
1412 567675U, // VST4LNdAsm_16
1413 1091963U, // VST4LNdAsm_32
1414 1616251U, // VST4LNdAsm_8
1415 567675U, // VST4LNdWB_fixed_Asm_16
1416 1091963U, // VST4LNdWB_fixed_Asm_32
1417 1616251U, // VST4LNdWB_fixed_Asm_8
1418 575867U, // VST4LNdWB_register_Asm_16
1419 1100155U, // VST4LNdWB_register_Asm_32
1420 1624443U, // VST4LNdWB_register_Asm_8
1421 567675U, // VST4LNqAsm_16
1422 1091963U, // VST4LNqAsm_32
1423 567675U, // VST4LNqWB_fixed_Asm_16
1424 1091963U, // VST4LNqWB_fixed_Asm_32
1425 575867U, // VST4LNqWB_register_Asm_16
1426 1100155U, // VST4LNqWB_register_Asm_32
1427 537454971U, // VST4dAsm_16
1428 537979259U, // VST4dAsm_32
1429 538503547U, // VST4dAsm_8
1430 537454971U, // VST4dWB_fixed_Asm_16
1431 537979259U, // VST4dWB_fixed_Asm_32
1432 538503547U, // VST4dWB_fixed_Asm_8
1433 537438587U, // VST4dWB_register_Asm_16
1434 537962875U, // VST4dWB_register_Asm_32
1435 538487163U, // VST4dWB_register_Asm_8
1436 604563835U, // VST4qAsm_16
1437 605088123U, // VST4qAsm_32
1438 605612411U, // VST4qAsm_8
1439 604563835U, // VST4qWB_fixed_Asm_16
1440 605088123U, // VST4qWB_fixed_Asm_32
1441 605612411U, // VST4qWB_fixed_Asm_8
1442 604547451U, // VST4qWB_register_Asm_16
1443 605071739U, // VST4qWB_register_Asm_32
1444 605596027U, // VST4qWB_register_Asm_8
1445 0U, // WIN__CHKSTK
1446 0U, // WIN__DBZCHK
1447 0U, // t2ADDSri
1448 0U, // t2ADDSrr
1449 0U, // t2ADDSrs
1450 0U, // t2BF_LabelPseudo
1451 0U, // t2BR_JT
1452 0U, // t2BXAUT_RET
1453 0U, // t2CALL_BTI
1454 0U, // t2DoLoopStart
1455 0U, // t2DoLoopStartTP
1456 0U, // t2LDMIA_RET
1457 673246339U, // t2LDRB_OFFSET_imm
1458 740355203U, // t2LDRB_POST_imm
1459 807464067U, // t2LDRB_PRE_imm
1460 27779U, // t2LDRBpcrel
1461 29103U, // t2LDRConstPool
1462 673246857U, // t2LDRH_OFFSET_imm
1463 740355721U, // t2LDRH_POST_imm
1464 807464585U, // t2LDRH_PRE_imm
1465 28297U, // t2LDRHpcrel
1466 0U, // t2LDRLIT_ga_pcrel
1467 673246358U, // t2LDRSB_OFFSET_imm
1468 740355222U, // t2LDRSB_POST_imm
1469 807464086U, // t2LDRSB_PRE_imm
1470 27798U, // t2LDRSBpcrel
1471 673246896U, // t2LDRSH_OFFSET_imm
1472 740355760U, // t2LDRSH_POST_imm
1473 807464624U, // t2LDRSH_PRE_imm
1474 28336U, // t2LDRSHpcrel
1475 740356527U, // t2LDR_POST_imm
1476 807465391U, // t2LDR_PRE_imm
1477 0U, // t2LDRpci_pic
1478 29103U, // t2LDRpcrel
1479 0U, // t2LEApcrel
1480 0U, // t2LEApcrelJT
1481 0U, // t2LoopDec
1482 0U, // t2LoopEnd
1483 0U, // t2LoopEndDec
1484 0U, // t2MOVCCasr
1485 0U, // t2MOVCCi
1486 0U, // t2MOVCCi16
1487 0U, // t2MOVCCi32imm
1488 0U, // t2MOVCClsl
1489 0U, // t2MOVCClsr
1490 0U, // t2MOVCCr
1491 0U, // t2MOVCCror
1492 62073U, // t2MOVSsi
1493 45689U, // t2MOVSsr
1494 0U, // t2MOVTi16_ga_pcrel
1495 0U, // t2MOV_ga_pcrel
1496 0U, // t2MOVi16_ga_pcrel
1497 0U, // t2MOVi32imm
1498 62548U, // t2MOVsi
1499 46164U, // t2MOVsr
1500 0U, // t2MVNCCi
1501 0U, // t2RSBSri
1502 0U, // t2RSBSrs
1503 673246345U, // t2STRB_OFFSET_imm
1504 740355209U, // t2STRB_POST_imm
1505 807464073U, // t2STRB_PRE_imm
1506 0U, // t2STRB_preidx
1507 673246863U, // t2STRH_OFFSET_imm
1508 740355727U, // t2STRH_POST_imm
1509 807464591U, // t2STRH_PRE_imm
1510 0U, // t2STRH_preidx
1511 740356617U, // t2STR_POST_imm
1512 807465481U, // t2STR_PRE_imm
1513 0U, // t2STR_preidx
1514 0U, // t2SUBSri
1515 0U, // t2SUBSrr
1516 0U, // t2SUBSrs
1517 0U, // t2SpeculationBarrierISBDSBEndBB
1518 0U, // t2SpeculationBarrierSBEndBB
1519 0U, // t2TBB_JT
1520 0U, // t2TBH_JT
1521 0U, // t2WhileLoopSetup
1522 0U, // t2WhileLoopStart
1523 0U, // t2WhileLoopStartLR
1524 0U, // t2WhileLoopStartTP
1525 0U, // tADCS
1526 0U, // tADDSi3
1527 0U, // tADDSi8
1528 0U, // tADDSrr
1529 0U, // tADDframe
1530 0U, // tADJCALLSTACKDOWN
1531 0U, // tADJCALLSTACKUP
1532 0U, // tBLXNS_CALL
1533 0U, // tBLXr_noip
1534 0U, // tBL_PUSHLR
1535 0U, // tBRIND
1536 0U, // tBR_JTr
1537 0U, // tBXNS_RET
1538 0U, // tBX_CALL
1539 0U, // tBX_RET
1540 0U, // tBX_RET_vararg
1541 0U, // tBfar
1542 0U, // tCMP_SWAP_16
1543 0U, // tCMP_SWAP_32
1544 0U, // tCMP_SWAP_8
1545 0U, // tLDMIA_UPD
1546 29103U, // tLDRConstPool
1547 0U, // tLDRLIT_ga_abs
1548 0U, // tLDRLIT_ga_pcrel
1549 0U, // tLDR_postidx
1550 0U, // tLDRpci_pic
1551 0U, // tLEApcrel
1552 0U, // tLEApcrelJT
1553 0U, // tLSLSri
1554 0U, // tMOVCCr_pseudo
1555 0U, // tMOVi32imm
1556 0U, // tPOP_RET
1557 0U, // tRSBS
1558 0U, // tSBCS
1559 0U, // tSUBSi3
1560 0U, // tSUBSi8
1561 0U, // tSUBSrr
1562 0U, // tTAILJMPd
1563 0U, // tTAILJMPdND
1564 0U, // tTAILJMPr
1565 0U, // tTBB_JT
1566 0U, // tTBH_JT
1567 0U, // tTPsoft
1568 2632979U, // ADCri
1569 2632979U, // ADCrr
1570 2690323U, // ADCrsi
1571 77075U, // ADCrsr
1572 2633047U, // ADDri
1573 2633047U, // ADDrr
1574 2690391U, // ADDrsi
1575 77143U, // ADDrsr
1576 2650538U, // ADR
1577 875644520U, // AESD
1578 875644528U, // AESE
1579 942753365U, // AESIMC
1580 942753375U, // AESMC
1581 2633112U, // ANDri
1582 2633112U, // ANDrr
1583 2690456U, // ANDrsi
1584 77208U, // ANDrsr
1585 1010394590U, // BF16VDOTI_VDOTD
1586 1010394590U, // BF16VDOTI_VDOTQ
1587 1010394590U, // BF16VDOTS_VDOTD
1588 1010394590U, // BF16VDOTS_VDOTQ
1589 943748017U, // BF16_VCVT
1590 876670140U, // BF16_VCVTB
1591 876671903U, // BF16_VCVTT
1592 2682139U, // BFC
1593 2666249U, // BFI
1594 2632992U, // BICri
1595 2632992U, // BICrr
1596 2690336U, // BICrsi
1597 77088U, // BICrsr
1598 4802500U, // BKPT
1599 4818832U, // BL
1600 4802554U, // BLX
1601 2733478U, // BLX_pred
1602 4818938U, // BLXi
1603 1076473690U, // BL_pred
1604 4802550U, // BX
1605 2731803U, // BXJ
1606 5362944U, // BX_RET
1607 2733312U, // BX_pred
1608 1076472765U, // Bcc
1609 878305282U, // CDE_CX1
1610 1143515841U, // CDE_CX1A
1611 1214375736U, // CDE_CX1D
1612 1143515863U, // CDE_CX1DA
1613 878305875U, // CDE_CX2
1614 1143524039U, // CDE_CX2A
1615 1281484606U, // CDE_CX2D
1616 1143524061U, // CDE_CX2DA
1617 878305881U, // CDE_CX3
1618 1143605965U, // CDE_CX3A
1619 1281484612U, // CDE_CX3D
1620 1143605987U, // CDE_CX3DA
1621 1012524758U, // CDE_VCX1A_fpdp
1622 1012524758U, // CDE_VCX1A_fpsp
1623 1143614144U, // CDE_VCX1A_vec
1624 878305281U, // CDE_VCX1_fpdp
1625 878305281U, // CDE_VCX1_fpsp
1626 1143621908U, // CDE_VCX1_vec
1627 1012524765U, // CDE_VCX2A_fpdp
1628 1012524765U, // CDE_VCX2A_fpsp
1629 1143630534U, // CDE_VCX2A_vec
1630 878305874U, // CDE_VCX2_fpdp
1631 878305874U, // CDE_VCX2_fpsp
1632 1143613781U, // CDE_VCX2_vec
1633 1012524772U, // CDE_VCX3A_fpdp
1634 1012524772U, // CDE_VCX3A_fpsp
1635 1143638732U, // CDE_VCX3A_vec
1636 878305880U, // CDE_VCX3_fpdp
1637 878305880U, // CDE_VCX3_fpsp
1638 1143630186U, // CDE_VCX3_vec
1639 1344934161U, // CDP
1640 1416274495U, // CDP2
1641 5454U, // CLREX
1642 2651645U, // CLZ
1643 2650282U, // CMNri
1644 2650282U, // CMNrr
1645 2683050U, // CMNrsi
1646 2666666U, // CMNrsr
1647 2650395U, // CMPri
1648 2650395U, // CMPrr
1649 2683163U, // CMPrsi
1650 2666779U, // CMPrsr
1651 4802484U, // CPS1p
1652 1479201374U, // CPS2p
1653 1479201374U, // CPS3p
1654 942753529U, // CRC32B
1655 942753537U, // CRC32CB
1656 942753647U, // CRC32CH
1657 942753767U, // CRC32CW
1658 942753639U, // CRC32H
1659 942753759U, // CRC32W
1660 2731517U, // DBG
1661 190232U, // DMB
1662 190237U, // DSB
1663 2634201U, // EORri
1664 2634201U, // EORrr
1665 2691545U, // EORrsi
1666 78297U, // EORrsr
1667 4838076U, // ERET
1668 1282438227U, // FCONSTD
1669 7894099U, // FCONSTH
1670 8418387U, // FCONSTS
1671 942175483U, // FLDMXDB_UPD
1672 2733210U, // FLDMXIA
1673 942175386U, // FLDMXIA_UPD
1674 9032290U, // FMSTAT
1675 942175491U, // FSTMXDB_UPD
1676 2733218U, // FSTMXIA
1677 942175394U, // FSTMXIA_UPD
1678 2732817U, // HINT
1679 4802495U, // HLT
1680 4802355U, // HVC
1681 198434U, // ISB
1682 2648809U, // LDA
1683 2649018U, // LDAB
1684 2651452U, // LDAEX
1685 2649329U, // LDAEXB
1686 1546153396U, // LDAEXD
1687 2649825U, // LDAEXH
1688 2649625U, // LDAH
1689 1620223874U, // LDC2L_OFFSET
1690 1687332738U, // LDC2L_OPTION
1691 1687332738U, // LDC2L_POST
1692 1754441602U, // LDC2L_PRE
1693 1620222502U, // LDC2_OFFSET
1694 1687331366U, // LDC2_OPTION
1695 1687331366U, // LDC2_POST
1696 1754440230U, // LDC2_PRE
1697 1344843619U, // LDCL_OFFSET
1698 1344843619U, // LDCL_OPTION
1699 1344843619U, // LDCL_POST
1700 1344843619U, // LDCL_PRE
1701 1344843031U, // LDC_OFFSET
1702 1344843031U, // LDC_OPTION
1703 1344843031U, // LDC_POST
1704 1344843031U, // LDC_PRE
1705 2730733U, // LDMDA
1706 942172909U, // LDMDA_UPD
1707 2730988U, // LDMDB
1708 942173164U, // LDMDB_UPD
1709 2732116U, // LDMIA
1710 942174292U, // LDMIA_UPD
1711 2731007U, // LDMIB
1712 942173183U, // LDMIB_UPD
1713 2675369U, // LDRBT_POST_IMM
1714 2675369U, // LDRBT_POST_REG
1715 2673795U, // LDRB_POST_IMM
1716 2673795U, // LDRB_POST_REG
1717 2665603U, // LDRB_PRE_IMM
1718 2673795U, // LDRB_PRE_REG
1719 2681987U, // LDRBi12
1720 2665603U, // LDRBrs
1721 2674077U, // LDRD
1722 2755997U, // LDRD_POST
1723 2755997U, // LDRD_PRE
1724 2651464U, // LDREX
1725 2649343U, // LDREXB
1726 1546153410U, // LDREXD
1727 2649839U, // LDREXH
1728 2666121U, // LDRH
1729 2667212U, // LDRHTi
1730 2675404U, // LDRHTr
1731 2674313U, // LDRH_POST
1732 2674313U, // LDRH_PRE
1733 2665622U, // LDRSB
1734 2667189U, // LDRSBTi
1735 2675381U, // LDRSBTr
1736 2673814U, // LDRSB_POST
1737 2673814U, // LDRSB_PRE
1738 2666160U, // LDRSH
1739 2667224U, // LDRSHTi
1740 2675416U, // LDRSHTr
1741 2674352U, // LDRSH_POST
1742 2674352U, // LDRSH_PRE
1743 2675563U, // LDRT_POST_IMM
1744 2675563U, // LDRT_POST_REG
1745 2675119U, // LDR_POST_IMM
1746 2675119U, // LDR_POST_REG
1747 2666927U, // LDR_PRE_IMM
1748 2675119U, // LDR_PRE_REG
1749 2683311U, // LDRcp
1750 2683311U, // LDRi12
1751 2666927U, // LDRrs
1752 1344934310U, // MCR
1753 879403589U, // MCR2
1754 1344852449U, // MCRR
1755 879403595U, // MCRR2
1756 2689837U, // MLA
1757 2667062U, // MLS
1758 10081364U, // MOVPCLR
1759 2683830U, // MOVTi16
1760 2659412U, // MOVi
1761 2651259U, // MOVi16
1762 2659412U, // MOVr
1763 2659412U, // MOVr_TC
1764 2634836U, // MOVsi
1765 2692180U, // MOVsr
1766 1143606574U, // MRC
1767 3793452U, // MRC2
1768 1814613298U, // MRRC
1769 205362U, // MRRC2
1770 2732643U, // MRS
1771 2650723U, // MRSbanked
1772 2732643U, // MRSsys
1773 1881698807U, // MSR
1774 1948807671U, // MSRbanked
1775 1881698807U, // MSRi
1776 2633783U, // MUL
1777 2674708U, // MVE_ASRLi
1778 2674708U, // MVE_ASRLr
1779 942752741U, // MVE_DLSTP_16
1780 942751988U, // MVE_DLSTP_32
1781 942752350U, // MVE_DLSTP_64
1782 942753400U, // MVE_DLSTP_8
1783 1210700118U, // MVE_LCTP
1784 10577828U, // MVE_LETP
1785 2674655U, // MVE_LSLLi
1786 2674655U, // MVE_LSLLr
1787 2674713U, // MVE_LSRL
1788 942207411U, // MVE_SQRSHR
1789 2756606U, // MVE_SQRSHRL
1790 942206858U, // MVE_SQSHL
1791 2674627U, // MVE_SQSHLL
1792 942207418U, // MVE_SRSHR
1793 2674694U, // MVE_SRSHRL
1794 942206876U, // MVE_UQRSHL
1795 2756561U, // MVE_UQRSHLL
1796 942206864U, // MVE_UQSHL
1797 2674634U, // MVE_UQSHLL
1798 942207424U, // MVE_URSHR
1799 2674701U, // MVE_URSHRL
1800 11154389U, // MVE_VABAVs16
1801 11678677U, // MVE_VABAVs32
1802 12202965U, // MVE_VABAVs8
1803 12727253U, // MVE_VABAVu16
1804 13251541U, // MVE_VABAVu32
1805 13775829U, // MVE_VABAVu8
1806 8015183U, // MVE_VABDf16
1807 8539471U, // MVE_VABDf32
1808 11160911U, // MVE_VABDs16
1809 11685199U, // MVE_VABDs32
1810 12209487U, // MVE_VABDs8
1811 12733775U, // MVE_VABDu16
1812 13258063U, // MVE_VABDu32
1813 13782351U, // MVE_VABDu8
1814 8081957U, // MVE_VABSf16
1815 8606245U, // MVE_VABSf32
1816 11227685U, // MVE_VABSs16
1817 11751973U, // MVE_VABSs32
1818 12276261U, // MVE_VABSs8
1819 14314770U, // MVE_VADC
1820 14298883U, // MVE_VADCI
1821 11692972U, // MVE_VADDLVs32acc
1822 11686966U, // MVE_VADDLVs32no_acc
1823 13265836U, // MVE_VADDLVu32acc
1824 13259830U, // MVE_VADDLVu32no_acc
1825 11160485U, // MVE_VADDVs16acc
1826 11228189U, // MVE_VADDVs16no_acc
1827 11684773U, // MVE_VADDVs32acc
1828 11752477U, // MVE_VADDVs32no_acc
1829 12209061U, // MVE_VADDVs8acc
1830 12276765U, // MVE_VADDVs8no_acc
1831 12733349U, // MVE_VADDVu16acc
1832 12801053U, // MVE_VADDVu16no_acc
1833 13257637U, // MVE_VADDVu32acc
1834 13325341U, // MVE_VADDVu32no_acc
1835 13781925U, // MVE_VADDVu8acc
1836 13849629U, // MVE_VADDVu8no_acc
1837 8015232U, // MVE_VADD_qr_f16
1838 8539520U, // MVE_VADD_qr_f32
1839 14830976U, // MVE_VADD_qr_i16
1840 14306688U, // MVE_VADD_qr_i32
1841 15355264U, // MVE_VADD_qr_i8
1842 8015232U, // MVE_VADDf16
1843 8539520U, // MVE_VADDf32
1844 14830976U, // MVE_VADDi16
1845 14306688U, // MVE_VADDi32
1846 15355264U, // MVE_VADDi8
1847 2772375U, // MVE_VAND
1848 2772255U, // MVE_VBIC
1849 14830879U, // MVE_VBICimmi16
1850 14306591U, // MVE_VBICimmi32
1851 676347U, // MVE_VBRSR16
1852 1200635U, // MVE_VBRSR32
1853 1724923U, // MVE_VBRSR8
1854 8007003U, // MVE_VCADDf16
1855 8531291U, // MVE_VCADDf32
1856 14822747U, // MVE_VCADDi16
1857 14298459U, // MVE_VCADDi32
1858 15347035U, // MVE_VCADDi8
1859 11227695U, // MVE_VCLSs16
1860 11751983U, // MVE_VCLSs32
1861 12276271U, // MVE_VCLSs8
1862 14898684U, // MVE_VCLZs16
1863 14374396U, // MVE_VCLZs32
1864 15422972U, // MVE_VCLZs8
1865 8022827U, // MVE_VCMLAf16
1866 8547115U, // MVE_VCMLAf32
1867 2021273882U, // MVE_VCMPf16
1868 2021273882U, // MVE_VCMPf16r
1869 2021798170U, // MVE_VCMPf32
1870 2021798170U, // MVE_VCMPf32r
1871 2028089626U, // MVE_VCMPi16
1872 2028089626U, // MVE_VCMPi16r
1873 2027565338U, // MVE_VCMPi32
1874 2027565338U, // MVE_VCMPi32r
1875 2028613914U, // MVE_VCMPi8
1876 2028613914U, // MVE_VCMPi8r
1877 2024419610U, // MVE_VCMPs16
1878 2024419610U, // MVE_VCMPs16r
1879 2024943898U, // MVE_VCMPs32
1880 2024943898U, // MVE_VCMPs32r
1881 2025468186U, // MVE_VCMPs8
1882 2025468186U, // MVE_VCMPs8r
1883 2025992474U, // MVE_VCMPu16
1884 2025992474U, // MVE_VCMPu16r
1885 2026516762U, // MVE_VCMPu32
1886 2026516762U, // MVE_VCMPu32r
1887 2027041050U, // MVE_VCMPu8
1888 2027041050U, // MVE_VCMPu8r
1889 8007733U, // MVE_VCMULf16
1890 8532021U, // MVE_VCMULf32
1891 940265819U, // MVE_VCTP16
1892 940790107U, // MVE_VCTP32
1893 955470171U, // MVE_VCTP64
1894 941314395U, // MVE_VCTP8
1895 888818876U, // MVE_VCVTf16f32bh
1896 888820639U, // MVE_VCVTf16f32th
1897 1291998129U, // MVE_VCVTf16s16_fix
1898 1224954801U, // MVE_VCVTf16s16n
1899 1292522417U, // MVE_VCVTf16u16_fix
1900 1225479089U, // MVE_VCVTf16u16n
1901 18042044U, // MVE_VCVTf32f16bh
1902 18043807U, // MVE_VCVTf32f16th
1903 1293570993U, // MVE_VCVTf32s32_fix
1904 1226527665U, // MVE_VCVTf32s32n
1905 1294095281U, // MVE_VCVTf32u32_fix
1906 1227051953U, // MVE_VCVTf32u32n
1907 1294619569U, // MVE_VCVTs16f16_fix
1908 1227574137U, // MVE_VCVTs16f16a
1909 1227575419U, // MVE_VCVTs16f16m
1910 1227575515U, // MVE_VCVTs16f16n
1911 1227575655U, // MVE_VCVTs16f16p
1912 1227576241U, // MVE_VCVTs16f16z
1913 1295143857U, // MVE_VCVTs32f32_fix
1914 1228098425U, // MVE_VCVTs32f32a
1915 1228099707U, // MVE_VCVTs32f32m
1916 1228099803U, // MVE_VCVTs32f32n
1917 1228099943U, // MVE_VCVTs32f32p
1918 1228100529U, // MVE_VCVTs32f32z
1919 1295668145U, // MVE_VCVTu16f16_fix
1920 1228622713U, // MVE_VCVTu16f16a
1921 1228623995U, // MVE_VCVTu16f16m
1922 1228624091U, // MVE_VCVTu16f16n
1923 1228624231U, // MVE_VCVTu16f16p
1924 1228624817U, // MVE_VCVTu16f16z
1925 1296192433U, // MVE_VCVTu32f32_fix
1926 1229147001U, // MVE_VCVTu32f32a
1927 1229148283U, // MVE_VCVTu32f32m
1928 1229148379U, // MVE_VCVTu32f32n
1929 1229148519U, // MVE_VCVTu32f32p
1930 1229149105U, // MVE_VCVTu32f32z
1931 12726637U, // MVE_VDDUPu16
1932 13250925U, // MVE_VDDUPu32
1933 13775213U, // MVE_VDDUPu8
1934 741753U, // MVE_VDUP16
1935 1266041U, // MVE_VDUP32
1936 1790329U, // MVE_VDUP8
1937 12743038U, // MVE_VDWDUPu16
1938 13267326U, // MVE_VDWDUPu32
1939 13791614U, // MVE_VDWDUPu8
1940 2773464U, // MVE_VEOR
1941 8008217U, // MVE_VFMA_qr_Sf16
1942 8532505U, // MVE_VFMA_qr_Sf32
1943 8006466U, // MVE_VFMA_qr_f16
1944 8530754U, // MVE_VFMA_qr_f32
1945 8006466U, // MVE_VFMAf16
1946 8530754U, // MVE_VFMAf32
1947 8008261U, // MVE_VFMSf16
1948 8532549U, // MVE_VFMSf32
1949 11160942U, // MVE_VHADD_qr_s16
1950 11685230U, // MVE_VHADD_qr_s32
1951 12209518U, // MVE_VHADD_qr_s8
1952 12733806U, // MVE_VHADD_qr_u16
1953 13258094U, // MVE_VHADD_qr_u32
1954 13782382U, // MVE_VHADD_qr_u8
1955 11160942U, // MVE_VHADDs16
1956 11685230U, // MVE_VHADDs32
1957 12209518U, // MVE_VHADDs8
1958 12733806U, // MVE_VHADDu16
1959 13258094U, // MVE_VHADDu32
1960 13782382U, // MVE_VHADDu8
1961 11152724U, // MVE_VHCADDs16
1962 11677012U, // MVE_VHCADDs32
1963 12201300U, // MVE_VHCADDs8
1964 11160786U, // MVE_VHSUB_qr_s16
1965 11685074U, // MVE_VHSUB_qr_s32
1966 12209362U, // MVE_VHSUB_qr_s8
1967 12733650U, // MVE_VHSUB_qr_u16
1968 13257938U, // MVE_VHSUB_qr_u32
1969 13782226U, // MVE_VHSUB_qr_u8
1970 11160786U, // MVE_VHSUBs16
1971 11685074U, // MVE_VHSUBs32
1972 12209362U, // MVE_VHSUBs8
1973 12733650U, // MVE_VHSUBu16
1974 13257938U, // MVE_VHSUBu32
1975 13782226U, // MVE_VHSUBu8
1976 12726643U, // MVE_VIDUPu16
1977 13250931U, // MVE_VIDUPu32
1978 13775219U, // MVE_VIDUPu8
1979 12743045U, // MVE_VIWDUPu16
1980 13267333U, // MVE_VIWDUPu32
1981 13791621U, // MVE_VIWDUPu8
1982 21717869U, // MVE_VLD20_16
1983 22242157U, // MVE_VLD20_16_wb
1984 21716999U, // MVE_VLD20_32
1985 22241287U, // MVE_VLD20_32_wb
1986 21718505U, // MVE_VLD20_8
1987 22242793U, // MVE_VLD20_8_wb
1988 21717909U, // MVE_VLD21_16
1989 22242197U, // MVE_VLD21_16_wb
1990 21717065U, // MVE_VLD21_32
1991 22241353U, // MVE_VLD21_32_wb
1992 21718541U, // MVE_VLD21_8
1993 22242829U, // MVE_VLD21_8_wb
1994 21726081U, // MVE_VLD40_16
1995 22250369U, // MVE_VLD40_16_wb
1996 21725211U, // MVE_VLD40_32
1997 22249499U, // MVE_VLD40_32_wb
1998 21726715U, // MVE_VLD40_8
1999 22251003U, // MVE_VLD40_8_wb
2000 21726121U, // MVE_VLD41_16
2001 22250409U, // MVE_VLD41_16_wb
2002 21725277U, // MVE_VLD41_32
2003 22249565U, // MVE_VLD41_32_wb
2004 21726751U, // MVE_VLD41_8
2005 22251039U, // MVE_VLD41_8_wb
2006 21726141U, // MVE_VLD42_16
2007 22250429U, // MVE_VLD42_16_wb
2008 21725323U, // MVE_VLD42_32
2009 22249611U, // MVE_VLD42_32_wb
2010 21726769U, // MVE_VLD42_8
2011 22251057U, // MVE_VLD42_8_wb
2012 21726161U, // MVE_VLD43_16
2013 22250449U, // MVE_VLD43_16_wb
2014 21725356U, // MVE_VLD43_32
2015 22249644U, // MVE_VLD43_32_wb
2016 21726787U, // MVE_VLD43_8
2017 22251075U, // MVE_VLD43_8_wb
2018 11160706U, // MVE_VLDRBS16
2019 950676610U, // MVE_VLDRBS16_post
2020 950676610U, // MVE_VLDRBS16_pre
2021 11160706U, // MVE_VLDRBS16_rq
2022 11684994U, // MVE_VLDRBS32
2023 951200898U, // MVE_VLDRBS32_post
2024 951200898U, // MVE_VLDRBS32_pre
2025 11684994U, // MVE_VLDRBS32_rq
2026 12733570U, // MVE_VLDRBU16
2027 952249474U, // MVE_VLDRBU16_post
2028 952249474U, // MVE_VLDRBU16_pre
2029 12733570U, // MVE_VLDRBU16_rq
2030 13257858U, // MVE_VLDRBU32
2031 952773762U, // MVE_VLDRBU32_post
2032 952773762U, // MVE_VLDRBU32_pre
2033 13257858U, // MVE_VLDRBU32_rq
2034 13782146U, // MVE_VLDRBU8
2035 953298050U, // MVE_VLDRBU8_post
2036 953298050U, // MVE_VLDRBU8_pre
2037 13782146U, // MVE_VLDRBU8_rq
2038 22695324U, // MVE_VLDRDU64_qi
2039 962211228U, // MVE_VLDRDU64_qi_pre
2040 22695324U, // MVE_VLDRDU64_rq
2041 22695324U, // MVE_VLDRDU64_rq_u
2042 11685512U, // MVE_VLDRHS32
2043 951201416U, // MVE_VLDRHS32_post
2044 951201416U, // MVE_VLDRHS32_pre
2045 11685512U, // MVE_VLDRHS32_rq
2046 11685512U, // MVE_VLDRHS32_rq_u
2047 12734088U, // MVE_VLDRHU16
2048 952249992U, // MVE_VLDRHU16_post
2049 952249992U, // MVE_VLDRHU16_pre
2050 12734088U, // MVE_VLDRHU16_rq
2051 12734088U, // MVE_VLDRHU16_rq_u
2052 13258376U, // MVE_VLDRHU32
2053 952774280U, // MVE_VLDRHU32_post
2054 952774280U, // MVE_VLDRHU32_pre
2055 13258376U, // MVE_VLDRHU32_rq
2056 13258376U, // MVE_VLDRHU32_rq_u
2057 13259887U, // MVE_VLDRWU32
2058 952775791U, // MVE_VLDRWU32_post
2059 952775791U, // MVE_VLDRWU32_pre
2060 13259887U, // MVE_VLDRWU32_qi
2061 952775791U, // MVE_VLDRWU32_qi_pre
2062 13259887U, // MVE_VLDRWU32_rq
2063 13259887U, // MVE_VLDRWU32_rq_u
2064 950686742U, // MVE_VMAXAVs16
2065 951211030U, // MVE_VMAXAVs32
2066 951735318U, // MVE_VMAXAVs8
2067 11160500U, // MVE_VMAXAs16
2068 11684788U, // MVE_VMAXAs32
2069 12209076U, // MVE_VMAXAs8
2070 947540998U, // MVE_VMAXNMAVf16
2071 948065286U, // MVE_VMAXNMAVf32
2072 8014677U, // MVE_VMAXNMAf16
2073 8538965U, // MVE_VMAXNMAf32
2074 947541061U, // MVE_VMAXNMVf16
2075 948065349U, // MVE_VMAXNMVf32
2076 8015967U, // MVE_VMAXNMf16
2077 8540255U, // MVE_VMAXNMf32
2078 950686808U, // MVE_VMAXVs16
2079 951211096U, // MVE_VMAXVs32
2080 951735384U, // MVE_VMAXVs8
2081 952259672U, // MVE_VMAXVu16
2082 952783960U, // MVE_VMAXVu32
2083 953308248U, // MVE_VMAXVu8
2084 11162800U, // MVE_VMAXs16
2085 11687088U, // MVE_VMAXs32
2086 12211376U, // MVE_VMAXs8
2087 12735664U, // MVE_VMAXu16
2088 13259952U, // MVE_VMAXu32
2089 13784240U, // MVE_VMAXu8
2090 950686735U, // MVE_VMINAVs16
2091 951211023U, // MVE_VMINAVs32
2092 951735311U, // MVE_VMINAVs8
2093 11160413U, // MVE_VMINAs16
2094 11684701U, // MVE_VMINAs32
2095 12208989U, // MVE_VMINAs8
2096 947540989U, // MVE_VMINNMAVf16
2097 948065277U, // MVE_VMINNMAVf32
2098 8014669U, // MVE_VMINNMAf16
2099 8538957U, // MVE_VMINNMAf32
2100 947541053U, // MVE_VMINNMVf16
2101 948065341U, // MVE_VMINNMVf32
2102 8015960U, // MVE_VMINNMf16
2103 8540248U, // MVE_VMINNMf32
2104 950686797U, // MVE_VMINVs16
2105 951211085U, // MVE_VMINVs32
2106 951735373U, // MVE_VMINVs8
2107 952259661U, // MVE_VMINVu16
2108 952783949U, // MVE_VMINVu32
2109 953308237U, // MVE_VMINVu8
2110 11161765U, // MVE_VMINs16
2111 11686053U, // MVE_VMINs32
2112 12210341U, // MVE_VMINs8
2113 12734629U, // MVE_VMINu16
2114 13258917U, // MVE_VMINu32
2115 13783205U, // MVE_VMINu8
2116 11152255U, // MVE_VMLADAVas16
2117 11676543U, // MVE_VMLADAVas32
2118 12200831U, // MVE_VMLADAVas8
2119 12725119U, // MVE_VMLADAVau16
2120 13249407U, // MVE_VMLADAVau32
2121 13773695U, // MVE_VMLADAVau8
2122 11154641U, // MVE_VMLADAVaxs16
2123 11678929U, // MVE_VMLADAVaxs32
2124 12203217U, // MVE_VMLADAVaxs8
2125 11162587U, // MVE_VMLADAVs16
2126 11686875U, // MVE_VMLADAVs32
2127 12211163U, // MVE_VMLADAVs8
2128 12735451U, // MVE_VMLADAVu16
2129 13259739U, // MVE_VMLADAVu32
2130 13784027U, // MVE_VMLADAVu8
2131 11163094U, // MVE_VMLADAVxs16
2132 11687382U, // MVE_VMLADAVxs32
2133 12211670U, // MVE_VMLADAVxs8
2134 11176840U, // MVE_VMLALDAVas16
2135 11701128U, // MVE_VMLALDAVas32
2136 12749704U, // MVE_VMLALDAVau16
2137 13273992U, // MVE_VMLALDAVau32
2138 11179227U, // MVE_VMLALDAVaxs16
2139 11703515U, // MVE_VMLALDAVaxs32
2140 11154403U, // MVE_VMLALDAVs16
2141 11678691U, // MVE_VMLALDAVs32
2142 12727267U, // MVE_VMLALDAVu16
2143 13251555U, // MVE_VMLALDAVu32
2144 11154911U, // MVE_VMLALDAVxs16
2145 11679199U, // MVE_VMLALDAVxs32
2146 14823955U, // MVE_VMLAS_qr_i16
2147 14299667U, // MVE_VMLAS_qr_i32
2148 15348243U, // MVE_VMLAS_qr_i8
2149 14822205U, // MVE_VMLA_qr_i16
2150 14297917U, // MVE_VMLA_qr_i32
2151 15346493U, // MVE_VMLA_qr_i8
2152 11152284U, // MVE_VMLSDAVas16
2153 11676572U, // MVE_VMLSDAVas32
2154 12200860U, // MVE_VMLSDAVas8
2155 11154673U, // MVE_VMLSDAVaxs16
2156 11678961U, // MVE_VMLSDAVaxs32
2157 12203249U, // MVE_VMLSDAVaxs8
2158 11162613U, // MVE_VMLSDAVs16
2159 11686901U, // MVE_VMLSDAVs32
2160 12211189U, // MVE_VMLSDAVs8
2161 11163123U, // MVE_VMLSDAVxs16
2162 11687411U, // MVE_VMLSDAVxs32
2163 12211699U, // MVE_VMLSDAVxs8
2164 11176850U, // MVE_VMLSLDAVas16
2165 11701138U, // MVE_VMLSLDAVas32
2166 11179238U, // MVE_VMLSLDAVaxs16
2167 11703526U, // MVE_VMLSLDAVaxs32
2168 11154412U, // MVE_VMLSLDAVs16
2169 11678700U, // MVE_VMLSLDAVs32
2170 11154921U, // MVE_VMLSLDAVxs16
2171 11679209U, // MVE_VMLSLDAVxs32
2172 11226151U, // MVE_VMOVLs16bh
2173 11227909U, // MVE_VMOVLs16th
2174 12274727U, // MVE_VMOVLs8bh
2175 12276485U, // MVE_VMOVLs8th
2176 12799015U, // MVE_VMOVLu16bh
2177 12800773U, // MVE_VMOVLu16th
2178 13847591U, // MVE_VMOVLu8bh
2179 13849349U, // MVE_VMOVLu8th
2180 14830710U, // MVE_VMOVNi16bh
2181 14832474U, // MVE_VMOVNi16th
2182 14306422U, // MVE_VMOVNi32bh
2183 14308186U, // MVE_VMOVNi32th
2184 1111123U, // MVE_VMOV_from_lane_32
2185 11072595U, // MVE_VMOV_from_lane_s16
2186 12121171U, // MVE_VMOV_from_lane_s8
2187 12645459U, // MVE_VMOV_from_lane_u16
2188 13694035U, // MVE_VMOV_from_lane_u8
2189 2757715U, // MVE_VMOV_q_rr
2190 2675795U, // MVE_VMOV_rr_q
2191 570451U, // MVE_VMOV_to_lane_16
2192 1094739U, // MVE_VMOV_to_lane_32
2193 1619027U, // MVE_VMOV_to_lane_8
2194 8606803U, // MVE_VMOVimmf32
2195 14898259U, // MVE_VMOVimmi16
2196 14373971U, // MVE_VMOVimmi32
2197 2103661651U, // MVE_VMOVimmi64
2198 15422547U, // MVE_VMOVimmi8
2199 11161218U, // MVE_VMULHs16
2200 11685506U, // MVE_VMULHs32
2201 12209794U, // MVE_VMULHs8
2202 12734082U, // MVE_VMULHu16
2203 13258370U, // MVE_VMULHu32
2204 13782658U, // MVE_VMULHu8
2205 23743515U, // MVE_VMULLBp16
2206 24267803U, // MVE_VMULLBp8
2207 11160603U, // MVE_VMULLBs16
2208 11684891U, // MVE_VMULLBs32
2209 12209179U, // MVE_VMULLBs8
2210 12733467U, // MVE_VMULLBu16
2211 13257755U, // MVE_VMULLBu32
2212 13782043U, // MVE_VMULLBu8
2213 23745278U, // MVE_VMULLTp16
2214 24269566U, // MVE_VMULLTp8
2215 11162366U, // MVE_VMULLTs16
2216 11686654U, // MVE_VMULLTs32
2217 12210942U, // MVE_VMULLTs8
2218 12735230U, // MVE_VMULLTu16
2219 13259518U, // MVE_VMULLTu32
2220 13783806U, // MVE_VMULLTu8
2221 8015943U, // MVE_VMUL_qr_f16
2222 8540231U, // MVE_VMUL_qr_f32
2223 14831687U, // MVE_VMUL_qr_i16
2224 14307399U, // MVE_VMUL_qr_i32
2225 15355975U, // MVE_VMUL_qr_i8
2226 8015943U, // MVE_VMULf16
2227 8540231U, // MVE_VMULf32
2228 14831687U, // MVE_VMULi16
2229 14307399U, // MVE_VMULi32
2230 15355975U, // MVE_VMULi8
2231 2838778U, // MVE_VMVN
2232 14897402U, // MVE_VMVNimmi16
2233 14373114U, // MVE_VMVNimmi32
2234 8080908U, // MVE_VNEGf16
2235 8605196U, // MVE_VNEGf32
2236 11226636U, // MVE_VNEGs16
2237 11750924U, // MVE_VNEGs32
2238 12275212U, // MVE_VNEGs8
2239 2773194U, // MVE_VORN
2240 2773478U, // MVE_VORR
2241 14832102U, // MVE_VORRimmi16
2242 14307814U, // MVE_VORRimmi32
2243 1210798945U, // MVE_VPNOT
2244 2772864U, // MVE_VPSEL
2245 1210823547U, // MVE_VPST
2246 2028712807U, // MVE_VPTv16i8
2247 2028712807U, // MVE_VPTv16i8r
2248 2025567079U, // MVE_VPTv16s8
2249 2025567079U, // MVE_VPTv16s8r
2250 2027139943U, // MVE_VPTv16u8
2251 2027139943U, // MVE_VPTv16u8r
2252 2021897063U, // MVE_VPTv4f32
2253 2021897063U, // MVE_VPTv4f32r
2254 2027664231U, // MVE_VPTv4i32
2255 2027664231U, // MVE_VPTv4i32r
2256 2025042791U, // MVE_VPTv4s32
2257 2025042791U, // MVE_VPTv4s32r
2258 2026615655U, // MVE_VPTv4u32
2259 2026615655U, // MVE_VPTv4u32r
2260 2021372775U, // MVE_VPTv8f16
2261 2021372775U, // MVE_VPTv8f16r
2262 2028188519U, // MVE_VPTv8i16
2263 2028188519U, // MVE_VPTv8i16r
2264 2024518503U, // MVE_VPTv8s16
2265 2024518503U, // MVE_VPTv8s16r
2266 2026091367U, // MVE_VPTv8u16
2267 2026091367U, // MVE_VPTv8u16r
2268 11227679U, // MVE_VQABSs16
2269 11751967U, // MVE_VQABSs32
2270 12276255U, // MVE_VQABSs8
2271 11160954U, // MVE_VQADD_qr_s16
2272 11685242U, // MVE_VQADD_qr_s32
2273 12209530U, // MVE_VQADD_qr_s8
2274 12733818U, // MVE_VQADD_qr_u16
2275 13258106U, // MVE_VQADD_qr_u32
2276 13782394U, // MVE_VQADD_qr_u8
2277 11160954U, // MVE_VQADDs16
2278 11685242U, // MVE_VQADDs32
2279 12209530U, // MVE_VQADDs8
2280 12733818U, // MVE_VQADDu16
2281 13258106U, // MVE_VQADDu32
2282 13782394U, // MVE_VQADDu8
2283 11154788U, // MVE_VQDMLADHXs16
2284 11679076U, // MVE_VQDMLADHXs32
2285 12203364U, // MVE_VQDMLADHXs8
2286 11152959U, // MVE_VQDMLADHs16
2287 11677247U, // MVE_VQDMLADHs32
2288 12201535U, // MVE_VQDMLADHs8
2289 11152926U, // MVE_VQDMLAH_qrs16
2290 11677214U, // MVE_VQDMLAH_qrs32
2291 12201502U, // MVE_VQDMLAH_qrs8
2292 11153044U, // MVE_VQDMLASH_qrs16
2293 11677332U, // MVE_VQDMLASH_qrs32
2294 12201620U, // MVE_VQDMLASH_qrs8
2295 11154809U, // MVE_VQDMLSDHXs16
2296 11679097U, // MVE_VQDMLSDHXs32
2297 12203385U, // MVE_VQDMLSDHXs8
2298 11152978U, // MVE_VQDMLSDHs16
2299 11677266U, // MVE_VQDMLSDHs32
2300 12201554U, // MVE_VQDMLSDHs8
2301 11161194U, // MVE_VQDMULH_qr_s16
2302 11685482U, // MVE_VQDMULH_qr_s32
2303 12209770U, // MVE_VQDMULH_qr_s8
2304 11161194U, // MVE_VQDMULHi16
2305 11685482U, // MVE_VQDMULHi32
2306 12209770U, // MVE_VQDMULHi8
2307 11160594U, // MVE_VQDMULL_qr_s16bh
2308 11162357U, // MVE_VQDMULL_qr_s16th
2309 11684882U, // MVE_VQDMULL_qr_s32bh
2310 11686645U, // MVE_VQDMULL_qr_s32th
2311 11160594U, // MVE_VQDMULLs16bh
2312 11162357U, // MVE_VQDMULLs16th
2313 11684882U, // MVE_VQDMULLs32bh
2314 11686645U, // MVE_VQDMULLs32th
2315 11160686U, // MVE_VQMOVNs16bh
2316 11162450U, // MVE_VQMOVNs16th
2317 11684974U, // MVE_VQMOVNs32bh
2318 11686738U, // MVE_VQMOVNs32th
2319 12733550U, // MVE_VQMOVNu16bh
2320 12735314U, // MVE_VQMOVNu16th
2321 13257838U, // MVE_VQMOVNu32bh
2322 13259602U, // MVE_VQMOVNu32th
2323 11160677U, // MVE_VQMOVUNs16bh
2324 11162441U, // MVE_VQMOVUNs16th
2325 11684965U, // MVE_VQMOVUNs32bh
2326 11686729U, // MVE_VQMOVUNs32th
2327 11226630U, // MVE_VQNEGs16
2328 11750918U, // MVE_VQNEGs32
2329 12275206U, // MVE_VQNEGs8
2330 11154798U, // MVE_VQRDMLADHXs16
2331 11679086U, // MVE_VQRDMLADHXs32
2332 12203374U, // MVE_VQRDMLADHXs8
2333 11152968U, // MVE_VQRDMLADHs16
2334 11677256U, // MVE_VQRDMLADHs32
2335 12201544U, // MVE_VQRDMLADHs8
2336 11152934U, // MVE_VQRDMLAH_qrs16
2337 11677222U, // MVE_VQRDMLAH_qrs32
2338 12201510U, // MVE_VQRDMLAH_qrs8
2339 11153053U, // MVE_VQRDMLASH_qrs16
2340 11677341U, // MVE_VQRDMLASH_qrs32
2341 12201629U, // MVE_VQRDMLASH_qrs8
2342 11154819U, // MVE_VQRDMLSDHXs16
2343 11679107U, // MVE_VQRDMLSDHXs32
2344 12203395U, // MVE_VQRDMLSDHXs8
2345 11152987U, // MVE_VQRDMLSDHs16
2346 11677275U, // MVE_VQRDMLSDHs32
2347 12201563U, // MVE_VQRDMLSDHs8
2348 11161202U, // MVE_VQRDMULH_qr_s16
2349 11685490U, // MVE_VQRDMULH_qr_s32
2350 12209778U, // MVE_VQRDMULH_qr_s8
2351 11161202U, // MVE_VQRDMULHi16
2352 11685490U, // MVE_VQRDMULHi32
2353 12209778U, // MVE_VQRDMULHi8
2354 11161507U, // MVE_VQRSHL_by_vecs16
2355 11685795U, // MVE_VQRSHL_by_vecs32
2356 12210083U, // MVE_VQRSHL_by_vecs8
2357 12734371U, // MVE_VQRSHL_by_vecu16
2358 13258659U, // MVE_VQRSHL_by_vecu32
2359 13782947U, // MVE_VQRSHL_by_vecu8
2360 11161507U, // MVE_VQRSHL_qrs16
2361 11685795U, // MVE_VQRSHL_qrs32
2362 12210083U, // MVE_VQRSHL_qrs8
2363 12734371U, // MVE_VQRSHL_qru16
2364 13258659U, // MVE_VQRSHL_qru32
2365 13782947U, // MVE_VQRSHL_qru8
2366 11152442U, // MVE_VQRSHRNbhs16
2367 11676730U, // MVE_VQRSHRNbhs32
2368 12725306U, // MVE_VQRSHRNbhu16
2369 13249594U, // MVE_VQRSHRNbhu32
2370 11154206U, // MVE_VQRSHRNths16
2371 11678494U, // MVE_VQRSHRNths32
2372 12727070U, // MVE_VQRSHRNthu16
2373 13251358U, // MVE_VQRSHRNthu32
2374 11152475U, // MVE_VQRSHRUNs16bh
2375 11154239U, // MVE_VQRSHRUNs16th
2376 11676763U, // MVE_VQRSHRUNs32bh
2377 11678527U, // MVE_VQRSHRUNs32th
2378 11162574U, // MVE_VQSHLU_imms16
2379 11686862U, // MVE_VQSHLU_imms32
2380 12211150U, // MVE_VQSHLU_imms8
2381 11161494U, // MVE_VQSHL_by_vecs16
2382 11685782U, // MVE_VQSHL_by_vecs32
2383 12210070U, // MVE_VQSHL_by_vecs8
2384 12734358U, // MVE_VQSHL_by_vecu16
2385 13258646U, // MVE_VQSHL_by_vecu32
2386 13782934U, // MVE_VQSHL_by_vecu8
2387 11161494U, // MVE_VQSHL_qrs16
2388 11685782U, // MVE_VQSHL_qrs32
2389 12210070U, // MVE_VQSHL_qrs8
2390 12734358U, // MVE_VQSHL_qru16
2391 13258646U, // MVE_VQSHL_qru32
2392 13782934U, // MVE_VQSHL_qru8
2393 11161494U, // MVE_VQSHLimms16
2394 11685782U, // MVE_VQSHLimms32
2395 12210070U, // MVE_VQSHLimms8
2396 12734358U, // MVE_VQSHLimmu16
2397 13258646U, // MVE_VQSHLimmu32
2398 13782934U, // MVE_VQSHLimmu8
2399 11152434U, // MVE_VQSHRNbhs16
2400 11676722U, // MVE_VQSHRNbhs32
2401 12725298U, // MVE_VQSHRNbhu16
2402 13249586U, // MVE_VQSHRNbhu32
2403 11154198U, // MVE_VQSHRNths16
2404 11678486U, // MVE_VQSHRNths32
2405 12727062U, // MVE_VQSHRNthu16
2406 13251350U, // MVE_VQSHRNthu32
2407 11152466U, // MVE_VQSHRUNs16bh
2408 11154230U, // MVE_VQSHRUNs16th
2409 11676754U, // MVE_VQSHRUNs32bh
2410 11678518U, // MVE_VQSHRUNs32th
2411 11160792U, // MVE_VQSUB_qr_s16
2412 11685080U, // MVE_VQSUB_qr_s32
2413 12209368U, // MVE_VQSUB_qr_s8
2414 12733656U, // MVE_VQSUB_qr_u16
2415 13257944U, // MVE_VQSUB_qr_u32
2416 13782232U, // MVE_VQSUB_qr_u8
2417 11160792U, // MVE_VQSUBs16
2418 11685080U, // MVE_VQSUBs32
2419 12209368U, // MVE_VQSUBs8
2420 12733656U, // MVE_VQSUBu16
2421 13257944U, // MVE_VQSUBu32
2422 13782232U, // MVE_VQSUBu8
2423 1788408U, // MVE_VREV16_8
2424 739609U, // MVE_VREV32_16
2425 1788185U, // MVE_VREV32_8
2426 739695U, // MVE_VREV64_16
2427 1263983U, // MVE_VREV64_32
2428 1788271U, // MVE_VREV64_8
2429 11160935U, // MVE_VRHADDs16
2430 11685223U, // MVE_VRHADDs32
2431 12209511U, // MVE_VRHADDs8
2432 12733799U, // MVE_VRHADDu16
2433 13258087U, // MVE_VRHADDu32
2434 13782375U, // MVE_VRHADDu8
2435 8080238U, // MVE_VRINTf16A
2436 8081518U, // MVE_VRINTf16M
2437 8081620U, // MVE_VRINTf16N
2438 8081760U, // MVE_VRINTf16P
2439 8082895U, // MVE_VRINTf16X
2440 8082945U, // MVE_VRINTf16Z
2441 8604526U, // MVE_VRINTf32A
2442 8605806U, // MVE_VRINTf32M
2443 8605908U, // MVE_VRINTf32N
2444 8606048U, // MVE_VRINTf32P
2445 8607183U, // MVE_VRINTf32X
2446 8607233U, // MVE_VRINTf32Z
2447 11700985U, // MVE_VRMLALDAVHas32
2448 13273849U, // MVE_VRMLALDAVHau32
2449 11703424U, // MVE_VRMLALDAVHaxs32
2450 11677387U, // MVE_VRMLALDAVHs32
2451 13250251U, // MVE_VRMLALDAVHu32
2452 11679118U, // MVE_VRMLALDAVHxs32
2453 11700997U, // MVE_VRMLSLDAVHas32
2454 11703437U, // MVE_VRMLSLDAVHaxs32
2455 11677398U, // MVE_VRMLSLDAVHs32
2456 11679130U, // MVE_VRMLSLDAVHxs32
2457 11161211U, // MVE_VRMULHs16
2458 11685499U, // MVE_VRMULHs32
2459 12209787U, // MVE_VRMULHs8
2460 12734075U, // MVE_VRMULHu16
2461 13258363U, // MVE_VRMULHu32
2462 13782651U, // MVE_VRMULHu8
2463 11161514U, // MVE_VRSHL_by_vecs16
2464 11685802U, // MVE_VRSHL_by_vecs32
2465 12210090U, // MVE_VRSHL_by_vecs8
2466 12734378U, // MVE_VRSHL_by_vecu16
2467 13258666U, // MVE_VRSHL_by_vecu32
2468 13782954U, // MVE_VRSHL_by_vecu8
2469 11161514U, // MVE_VRSHL_qrs16
2470 11685802U, // MVE_VRSHL_qrs32
2471 12210090U, // MVE_VRSHL_qrs8
2472 12734378U, // MVE_VRSHL_qru16
2473 13258666U, // MVE_VRSHL_qru32
2474 13782954U, // MVE_VRSHL_qru8
2475 14822467U, // MVE_VRSHRNi16bh
2476 14824231U, // MVE_VRSHRNi16th
2477 14298179U, // MVE_VRSHRNi32bh
2478 14299943U, // MVE_VRSHRNi32th
2479 11162054U, // MVE_VRSHR_imms16
2480 11686342U, // MVE_VRSHR_imms32
2481 12210630U, // MVE_VRSHR_imms8
2482 12734918U, // MVE_VRSHR_immu16
2483 13259206U, // MVE_VRSHR_immu32
2484 13783494U, // MVE_VRSHR_immu8
2485 14314765U, // MVE_VSBC
2486 14298877U, // MVE_VSBCI
2487 875195684U, // MVE_VSHLC
2488 11160587U, // MVE_VSHLL_imms16bh
2489 11162350U, // MVE_VSHLL_imms16th
2490 12209163U, // MVE_VSHLL_imms8bh
2491 12210926U, // MVE_VSHLL_imms8th
2492 12733451U, // MVE_VSHLL_immu16bh
2493 12735214U, // MVE_VSHLL_immu16th
2494 13782027U, // MVE_VSHLL_immu8bh
2495 13783790U, // MVE_VSHLL_immu8th
2496 11226123U, // MVE_VSHLL_lws16bh
2497 11227886U, // MVE_VSHLL_lws16th
2498 12274699U, // MVE_VSHLL_lws8bh
2499 12276462U, // MVE_VSHLL_lws8th
2500 12798987U, // MVE_VSHLL_lwu16bh
2501 12800750U, // MVE_VSHLL_lwu16th
2502 13847563U, // MVE_VSHLL_lwu8bh
2503 13849326U, // MVE_VSHLL_lwu8th
2504 11161520U, // MVE_VSHL_by_vecs16
2505 11685808U, // MVE_VSHL_by_vecs32
2506 12210096U, // MVE_VSHL_by_vecs8
2507 12734384U, // MVE_VSHL_by_vecu16
2508 13258672U, // MVE_VSHL_by_vecu32
2509 13782960U, // MVE_VSHL_by_vecu8
2510 14831536U, // MVE_VSHL_immi16
2511 14307248U, // MVE_VSHL_immi32
2512 15355824U, // MVE_VSHL_immi8
2513 11161520U, // MVE_VSHL_qrs16
2514 11685808U, // MVE_VSHL_qrs32
2515 12210096U, // MVE_VSHL_qrs8
2516 12734384U, // MVE_VSHL_qru16
2517 13258672U, // MVE_VSHL_qru32
2518 13782960U, // MVE_VSHL_qru8
2519 14822475U, // MVE_VSHRNi16bh
2520 14824239U, // MVE_VSHRNi16th
2521 14298187U, // MVE_VSHRNi32bh
2522 14299951U, // MVE_VSHRNi32th
2523 11162060U, // MVE_VSHR_imms16
2524 11686348U, // MVE_VSHR_imms32
2525 12210636U, // MVE_VSHR_imms8
2526 12734924U, // MVE_VSHR_immu16
2527 13259212U, // MVE_VSHR_immu32
2528 13783500U, // MVE_VSHR_immu8
2529 667409U, // MVE_VSLIimm16
2530 1191697U, // MVE_VSLIimm32
2531 1715985U, // MVE_VSLIimm8
2532 667414U, // MVE_VSRIimm16
2533 1191702U, // MVE_VSRIimm32
2534 1715990U, // MVE_VSRIimm8
2535 24863607U, // MVE_VST20_16
2536 246647U, // MVE_VST20_16_wb
2537 24862737U, // MVE_VST20_32
2538 245777U, // MVE_VST20_32_wb
2539 24864242U, // MVE_VST20_8
2540 247282U, // MVE_VST20_8_wb
2541 24863647U, // MVE_VST21_16
2542 246687U, // MVE_VST21_16_wb
2543 24862803U, // MVE_VST21_32
2544 245843U, // MVE_VST21_32_wb
2545 24864278U, // MVE_VST21_8
2546 247318U, // MVE_VST21_8_wb
2547 24871819U, // MVE_VST40_16
2548 254859U, // MVE_VST40_16_wb
2549 24870949U, // MVE_VST40_32
2550 253989U, // MVE_VST40_32_wb
2551 24872452U, // MVE_VST40_8
2552 255492U, // MVE_VST40_8_wb
2553 24871859U, // MVE_VST41_16
2554 254899U, // MVE_VST41_16_wb
2555 24871015U, // MVE_VST41_32
2556 254055U, // MVE_VST41_32_wb
2557 24872488U, // MVE_VST41_8
2558 255528U, // MVE_VST41_8_wb
2559 24871879U, // MVE_VST42_16
2560 254919U, // MVE_VST42_16_wb
2561 24871061U, // MVE_VST42_32
2562 254101U, // MVE_VST42_32_wb
2563 24872506U, // MVE_VST42_8
2564 255546U, // MVE_VST42_8_wb
2565 24871899U, // MVE_VST43_16
2566 254939U, // MVE_VST43_16_wb
2567 24871094U, // MVE_VST43_32
2568 254134U, // MVE_VST43_32_wb
2569 24872524U, // MVE_VST43_8
2570 255564U, // MVE_VST43_8_wb
2571 674952U, // MVE_VSTRB16
2572 940190856U, // MVE_VSTRB16_post
2573 940190856U, // MVE_VSTRB16_pre
2574 674952U, // MVE_VSTRB16_rq
2575 1199240U, // MVE_VSTRB32
2576 940715144U, // MVE_VSTRB32_post
2577 940715144U, // MVE_VSTRB32_pre
2578 1199240U, // MVE_VSTRB32_rq
2579 1723528U, // MVE_VSTRB8_rq
2580 1723528U, // MVE_VSTRBU8
2581 941239432U, // MVE_VSTRBU8_post
2582 941239432U, // MVE_VSTRBU8_pre
2583 15879586U, // MVE_VSTRD64_qi
2584 955395490U, // MVE_VSTRD64_qi_pre
2585 15879586U, // MVE_VSTRD64_rq
2586 15879586U, // MVE_VSTRD64_rq_u
2587 675470U, // MVE_VSTRH16_rq
2588 675470U, // MVE_VSTRH16_rq_u
2589 1199758U, // MVE_VSTRH32
2590 940715662U, // MVE_VSTRH32_post
2591 940715662U, // MVE_VSTRH32_pre
2592 1199758U, // MVE_VSTRH32_rq
2593 1199758U, // MVE_VSTRH32_rq_u
2594 675470U, // MVE_VSTRHU16
2595 940191374U, // MVE_VSTRHU16_post
2596 940191374U, // MVE_VSTRHU16_pre
2597 1201269U, // MVE_VSTRW32_qi
2598 940717173U, // MVE_VSTRW32_qi_pre
2599 1201269U, // MVE_VSTRW32_rq
2600 1201269U, // MVE_VSTRW32_rq_u
2601 1201269U, // MVE_VSTRWU32
2602 940717173U, // MVE_VSTRWU32_post
2603 940717173U, // MVE_VSTRWU32_pre
2604 8015070U, // MVE_VSUB_qr_f16
2605 8539358U, // MVE_VSUB_qr_f32
2606 14830814U, // MVE_VSUB_qr_i16
2607 14306526U, // MVE_VSUB_qr_i32
2608 15355102U, // MVE_VSUB_qr_i8
2609 8015070U, // MVE_VSUBf16
2610 8539358U, // MVE_VSUBf32
2611 14830814U, // MVE_VSUBi16
2612 14306526U, // MVE_VSUBi32
2613 15355102U, // MVE_VSUBi8
2614 942752751U, // MVE_WLSTP_16
2615 942751998U, // MVE_WLSTP_32
2616 942752360U, // MVE_WLSTP_64
2617 942753409U, // MVE_WLSTP_8
2618 2658555U, // MVNi
2619 2658555U, // MVNr
2620 2633979U, // MVNsi
2621 2691323U, // MVNsr
2622 942752186U, // NEON_VMAXNMNDf
2623 942753081U, // NEON_VMAXNMNDh
2624 942752186U, // NEON_VMAXNMNQf
2625 942753081U, // NEON_VMAXNMNQh
2626 942752174U, // NEON_VMINNMNDf
2627 942753069U, // NEON_VMINNMNDh
2628 942752174U, // NEON_VMINNMNQf
2629 942753069U, // NEON_VMINNMNQh
2630 2634215U, // ORRri
2631 2634215U, // ORRrr
2632 2691559U, // ORRrsi
2633 78311U, // ORRrsr
2634 2667156U, // PKHBT
2635 2665639U, // PKHTB
2636 264176U, // PLDWi12
2637 272368U, // PLDWrs
2638 264010U, // PLDi12
2639 272202U, // PLDrs
2640 264056U, // PLIi12
2641 272248U, // PLIrs
2642 2682235U, // QADD
2643 2681301U, // QADD16
2644 2681404U, // QADD8
2645 2684352U, // QASX
2646 2682209U, // QDADD
2647 2682060U, // QDSUB
2648 2684098U, // QSAX
2649 2682073U, // QSUB
2650 2681263U, // QSUB16
2651 2681365U, // QSUB8
2652 2650847U, // RBIT
2653 2651171U, // REV
2654 2648569U, // REV16
2655 2649787U, // REVSH
2656 4802283U, // RFEDA
2657 25249515U, // RFEDA_UPD
2658 4802314U, // RFEDB
2659 25249546U, // RFEDB_UPD
2660 4802290U, // RFEIA
2661 25249522U, // RFEIA_UPD
2662 4802321U, // RFEIB
2663 25249553U, // RFEIB_UPD
2664 2632856U, // RSBri
2665 2632856U, // RSBrr
2666 2690200U, // RSBrsi
2667 76952U, // RSBrsr
2668 2633015U, // RSCri
2669 2633015U, // RSCrr
2670 2690359U, // RSCrsi
2671 77111U, // RSCrsr
2672 2681308U, // SADD16
2673 2681410U, // SADD8
2674 2684357U, // SASX
2675 3215U, // SB
2676 2632974U, // SBCri
2677 2632974U, // SBCrr
2678 2690318U, // SBCrsi
2679 77070U, // SBCrsr
2680 2667866U, // SBFX
2681 2683943U, // SDIV
2682 2682754U, // SEL
2683 280399U, // SETEND
2684 4802460U, // SETPAN
2685 875643072U, // SHA1C
2686 942751946U, // SHA1H
2687 875643104U, // SHA1M
2688 875643114U, // SHA1P
2689 875642927U, // SHA1SU0
2690 875642993U, // SHA1SU1
2691 875643092U, // SHA256H
2692 875643039U, // SHA256H2
2693 875642939U, // SHA256SU0
2694 875643005U, // SHA256SU1
2695 2681284U, // SHADD16
2696 2681389U, // SHADD8
2697 2684339U, // SHASX
2698 2684085U, // SHSAX
2699 2681246U, // SHSUB16
2700 2681350U, // SHSUB8
2701 2731306U, // SMC
2702 2665419U, // SMLABB
2703 2667149U, // SMLABT
2704 2665795U, // SMLAD
2705 2667792U, // SMLADX
2706 290630U, // SMLAL
2707 2755538U, // SMLALBB
2708 2757274U, // SMLALBT
2709 2755973U, // SMLALD
2710 2757918U, // SMLALDX
2711 2755757U, // SMLALTB
2712 2757516U, // SMLALTT
2713 2665632U, // SMLATB
2714 2667397U, // SMLATT
2715 2665699U, // SMLAWB
2716 2667451U, // SMLAWT
2717 2665896U, // SMLSD
2718 2667822U, // SMLSDX
2719 2755984U, // SMLSLD
2720 2757926U, // SMLSLDX
2721 2665265U, // SMMLA
2722 2666911U, // SMMLAR
2723 2667060U, // SMMLS
2724 2666991U, // SMMLSR
2725 2682939U, // SMMUL
2726 2683345U, // SMMULR
2727 2682185U, // SMUAD
2728 2684183U, // SMUADX
2729 2681818U, // SMULBB
2730 2683554U, // SMULBT
2731 2691052U, // SMULL
2732 2682037U, // SMULTB
2733 2683796U, // SMULTT
2734 2682090U, // SMULWB
2735 2683842U, // SMULWT
2736 2682286U, // SMUSD
2737 2684213U, // SMUSDX
2738 4802618U, // SRSDA
2739 4802570U, // SRSDA_UPD
2740 4802640U, // SRSDB
2741 4802594U, // SRSDB_UPD
2742 4802629U, // SRSIA
2743 4802582U, // SRSIA_UPD
2744 4802651U, // SRSIB
2745 4802606U, // SRSIB_UPD
2746 2667134U, // SSAT
2747 2681322U, // SSAT16
2748 2684103U, // SSAX
2749 2681270U, // SSUB16
2750 2681371U, // SSUB8
2751 1620223881U, // STC2L_OFFSET
2752 1687332745U, // STC2L_OPTION
2753 1687332745U, // STC2L_POST
2754 1754441609U, // STC2L_PRE
2755 1620222521U, // STC2_OFFSET
2756 1687331385U, // STC2_OPTION
2757 1687331385U, // STC2_POST
2758 1754440249U, // STC2_PRE
2759 1344843624U, // STCL_OFFSET
2760 1344843624U, // STCL_OPTION
2761 1344843624U, // STCL_POST
2762 1344843624U, // STCL_PRE
2763 1344843067U, // STC_OFFSET
2764 1344843067U, // STC_OPTION
2765 1344843067U, // STC_POST
2766 1344843067U, // STC_PRE
2767 2650161U, // STL
2768 2649122U, // STLB
2769 2684226U, // STLEX
2770 2682104U, // STLEXB
2771 2682299U, // STLEXD
2772 2682600U, // STLEXH
2773 2649701U, // STLH
2774 2730739U, // STMDA
2775 942172915U, // STMDA_UPD
2776 2730995U, // STMDB
2777 942173171U, // STMDB_UPD
2778 2732151U, // STMIA
2779 942174327U, // STMIA_UPD
2780 2731013U, // STMIB
2781 942173189U, // STMIB_UPD
2782 942199471U, // STRBT_POST_IMM
2783 942199471U, // STRBT_POST_REG
2784 942197897U, // STRB_POST_IMM
2785 942197897U, // STRB_POST_REG
2786 942189705U, // STRB_PRE_IMM
2787 942197897U, // STRB_PRE_REG
2788 2681993U, // STRBi12
2789 2665609U, // STRBrs
2790 2674083U, // STRD
2791 942280099U, // STRD_POST
2792 942280099U, // STRD_PRE
2793 2684244U, // STREX
2794 2682118U, // STREXB
2795 2682313U, // STREXD
2796 2682614U, // STREXH
2797 2666127U, // STRH
2798 942191314U, // STRHTi
2799 942199506U, // STRHTr
2800 942198415U, // STRH_POST
2801 942198415U, // STRH_PRE
2802 942199670U, // STRT_POST_IMM
2803 942199670U, // STRT_POST_REG
2804 942199305U, // STR_POST_IMM
2805 942199305U, // STR_POST_REG
2806 942191113U, // STR_PRE_IMM
2807 942199305U, // STR_PRE_REG
2808 2683401U, // STRi12
2809 2667017U, // STRrs
2810 2632910U, // SUBri
2811 2632910U, // SUBrr
2812 2690254U, // SUBrsi
2813 77006U, // SUBrsr
2814 2731327U, // SVC
2815 2683277U, // SWP
2816 2681981U, // SWPB
2817 2665407U, // SXTAB
2818 2664832U, // SXTAB16
2819 2666031U, // SXTAH
2820 2682050U, // SXTB
2821 2681232U, // SXTB16
2822 2682561U, // SXTH
2823 2650523U, // TEQri
2824 2650523U, // TEQrr
2825 2683291U, // TEQrsi
2826 2666907U, // TEQrsr
2827 4364U, // TRAP
2828 296743U, // TSB
2829 2651009U, // TSTri
2830 2651009U, // TSTrr
2831 2683777U, // TSTrsi
2832 2667393U, // TSTrsr
2833 2681315U, // UADD16
2834 2681416U, // UADD8
2835 2684362U, // UASX
2836 2667871U, // UBFX
2837 4802395U, // UDF
2838 2683948U, // UDIV
2839 2681292U, // UHADD16
2840 2681396U, // UHADD8
2841 2684345U, // UHASX
2842 2684091U, // UHSAX
2843 2681254U, // UHSUB16
2844 2681357U, // UHSUB8
2845 2756395U, // UMAAL
2846 290636U, // UMLAL
2847 2691058U, // UMULL
2848 2681300U, // UQADD16
2849 2681403U, // UQADD8
2850 2684351U, // UQASX
2851 2684097U, // UQSAX
2852 2681262U, // UQSUB16
2853 2681364U, // UQSUB8
2854 2681383U, // USAD8
2855 2664959U, // USADA8
2856 2667139U, // USAT
2857 2681329U, // USAT16
2858 2684108U, // USAX
2859 2681277U, // USUB16
2860 2681377U, // USUB8
2861 2665413U, // UXTAB
2862 2664840U, // UXTAB16
2863 2666037U, // UXTAH
2864 2682055U, // UXTB
2865 2681239U, // UXTB16
2866 2682566U, // UXTH
2867 11579185U, // VABALsv2i64
2868 11054897U, // VABALsv4i32
2869 12103473U, // VABALsv8i16
2870 13152049U, // VABALuv2i64
2871 12627761U, // VABALuv4i32
2872 13676337U, // VABALuv8i16
2873 12102354U, // VABAsv16i8
2874 11578066U, // VABAsv2i32
2875 11053778U, // VABAsv4i16
2876 11578066U, // VABAsv4i32
2877 11053778U, // VABAsv8i16
2878 12102354U, // VABAsv8i8
2879 13675218U, // VABAuv16i8
2880 13150930U, // VABAuv2i32
2881 12626642U, // VABAuv4i16
2882 13150930U, // VABAuv4i32
2883 12626642U, // VABAuv8i16
2884 13675218U, // VABAuv8i8
2885 11595629U, // VABDLsv2i64
2886 11071341U, // VABDLsv4i32
2887 12119917U, // VABDLsv8i16
2888 13168493U, // VABDLuv2i64
2889 12644205U, // VABDLuv4i32
2890 13692781U, // VABDLuv8i16
2891 8449359U, // VABDfd
2892 8449359U, // VABDfq
2893 7925071U, // VABDhd
2894 7925071U, // VABDhq
2895 12119375U, // VABDsv16i8
2896 11595087U, // VABDsv2i32
2897 11070799U, // VABDsv4i16
2898 11595087U, // VABDsv4i32
2899 11070799U, // VABDsv8i16
2900 12119375U, // VABDsv8i8
2901 13692239U, // VABDuv16i8
2902 13167951U, // VABDuv2i32
2903 12643663U, // VABDuv4i16
2904 13167951U, // VABDuv4i32
2905 12643663U, // VABDuv8i16
2906 13692239U, // VABDuv8i8
2907 1282437669U, // VABSD
2908 7893541U, // VABSH
2909 8417829U, // VABSS
2910 8417829U, // VABSfd
2911 8417829U, // VABSfq
2912 7893541U, // VABShd
2913 7893541U, // VABShq
2914 12087845U, // VABSv16i8
2915 11563557U, // VABSv2i32
2916 11039269U, // VABSv4i16
2917 11563557U, // VABSv4i32
2918 11039269U, // VABSv8i16
2919 12087845U, // VABSv8i8
2920 8449488U, // VACGEfd
2921 8449488U, // VACGEfq
2922 7925200U, // VACGEhd
2923 7925200U, // VACGEhq
2924 8450753U, // VACGTfd
2925 8450753U, // VACGTfq
2926 7926465U, // VACGThd
2927 7926465U, // VACGThq
2928 1282469248U, // VADDD
2929 7925120U, // VADDH
2930 962654360U, // VADDHNv2i32
2931 14217368U, // VADDHNv4i16
2932 14741656U, // VADDHNv8i8
2933 11595642U, // VADDLsv2i64
2934 11071354U, // VADDLsv4i32
2935 12119930U, // VADDLsv8i16
2936 13168506U, // VADDLuv2i64
2937 12644218U, // VADDLuv4i32
2938 13692794U, // VADDLuv8i16
2939 8449408U, // VADDS
2940 11596900U, // VADDWsv2i64
2941 11072612U, // VADDWsv4i32
2942 12121188U, // VADDWsv8i16
2943 13169764U, // VADDWuv2i64
2944 12645476U, // VADDWuv4i32
2945 13694052U, // VADDWuv8i16
2946 8449408U, // VADDfd
2947 8449408U, // VADDfq
2948 7925120U, // VADDhd
2949 7925120U, // VADDhq
2950 15265152U, // VADDv16i8
2951 962653568U, // VADDv1i64
2952 14216576U, // VADDv2i32
2953 962653568U, // VADDv2i64
2954 14740864U, // VADDv4i16
2955 14216576U, // VADDv4i32
2956 14740864U, // VADDv8i16
2957 15265152U, // VADDv8i8
2958 2682263U, // VANDd
2959 2682263U, // VANDq
2960 1010394566U, // VBF16MALBQ
2961 1010394566U, // VBF16MALBQI
2962 1010394578U, // VBF16MALTQ
2963 1010394578U, // VBF16MALTQI
2964 2682143U, // VBICd
2965 14216479U, // VBICiv2i32
2966 14740767U, // VBICiv4i16
2967 14216479U, // VBICiv4i32
2968 14740767U, // VBICiv8i16
2969 2682143U, // VBICq
2970 2665976U, // VBIFd
2971 2665976U, // VBIFq
2972 2667236U, // VBITd
2973 2667236U, // VBITq
2974 2666526U, // VBSLd
2975 2666526U, // VBSLq
2976 0U, // VBSPd
2977 0U, // VBSPq
2978 942752151U, // VCADDv2f32
2979 942753024U, // VCADDv4f16
2980 942752151U, // VCADDv4f32
2981 942753024U, // VCADDv8f16
2982 8450454U, // VCEQfd
2983 8450454U, // VCEQfq
2984 7926166U, // VCEQhd
2985 7926166U, // VCEQhq
2986 15266198U, // VCEQv16i8
2987 14217622U, // VCEQv2i32
2988 14741910U, // VCEQv4i16
2989 14217622U, // VCEQv4i32
2990 14741910U, // VCEQv8i16
2991 15266198U, // VCEQv8i8
2992 15233430U, // VCEQzv16i8
2993 8417686U, // VCEQzv2f32
2994 14184854U, // VCEQzv2i32
2995 7893398U, // VCEQzv4f16
2996 8417686U, // VCEQzv4f32
2997 14709142U, // VCEQzv4i16
2998 14184854U, // VCEQzv4i32
2999 7893398U, // VCEQzv8f16
3000 14709142U, // VCEQzv8i16
3001 15233430U, // VCEQzv8i8
3002 8449494U, // VCGEfd
3003 8449494U, // VCGEfq
3004 7925206U, // VCGEhd
3005 7925206U, // VCGEhq
3006 12119510U, // VCGEsv16i8
3007 11595222U, // VCGEsv2i32
3008 11070934U, // VCGEsv4i16
3009 11595222U, // VCGEsv4i32
3010 11070934U, // VCGEsv8i16
3011 12119510U, // VCGEsv8i8
3012 13692374U, // VCGEuv16i8
3013 13168086U, // VCGEuv2i32
3014 12643798U, // VCGEuv4i16
3015 13168086U, // VCGEuv4i32
3016 12643798U, // VCGEuv8i16
3017 13692374U, // VCGEuv8i8
3018 12086742U, // VCGEzv16i8
3019 8416726U, // VCGEzv2f32
3020 11562454U, // VCGEzv2i32
3021 7892438U, // VCGEzv4f16
3022 8416726U, // VCGEzv4f32
3023 11038166U, // VCGEzv4i16
3024 11562454U, // VCGEzv4i32
3025 7892438U, // VCGEzv8f16
3026 11038166U, // VCGEzv8i16
3027 12086742U, // VCGEzv8i8
3028 8450759U, // VCGTfd
3029 8450759U, // VCGTfq
3030 7926471U, // VCGThd
3031 7926471U, // VCGThq
3032 12120775U, // VCGTsv16i8
3033 11596487U, // VCGTsv2i32
3034 11072199U, // VCGTsv4i16
3035 11596487U, // VCGTsv4i32
3036 11072199U, // VCGTsv8i16
3037 12120775U, // VCGTsv8i8
3038 13693639U, // VCGTuv16i8
3039 13169351U, // VCGTuv2i32
3040 12645063U, // VCGTuv4i16
3041 13169351U, // VCGTuv4i32
3042 12645063U, // VCGTuv8i16
3043 13693639U, // VCGTuv8i8
3044 12088007U, // VCGTzv16i8
3045 8417991U, // VCGTzv2f32
3046 11563719U, // VCGTzv2i32
3047 7893703U, // VCGTzv4f16
3048 8417991U, // VCGTzv4f32
3049 11039431U, // VCGTzv4i16
3050 11563719U, // VCGTzv4i32
3051 7893703U, // VCGTzv8f16
3052 11039431U, // VCGTzv8i16
3053 12088007U, // VCGTzv8i8
3054 12086747U, // VCLEzv16i8
3055 8416731U, // VCLEzv2f32
3056 11562459U, // VCLEzv2i32
3057 7892443U, // VCLEzv4f16
3058 8416731U, // VCLEzv4f32
3059 11038171U, // VCLEzv4i16
3060 11562459U, // VCLEzv4i32
3061 7892443U, // VCLEzv8f16
3062 11038171U, // VCLEzv8i16
3063 12086747U, // VCLEzv8i8
3064 12087855U, // VCLSv16i8
3065 11563567U, // VCLSv2i32
3066 11039279U, // VCLSv4i16
3067 11563567U, // VCLSv4i32
3068 11039279U, // VCLSv8i16
3069 12087855U, // VCLSv8i8
3070 12088041U, // VCLTzv16i8
3071 8418025U, // VCLTzv2f32
3072 11563753U, // VCLTzv2i32
3073 7893737U, // VCLTzv4f16
3074 8418025U, // VCLTzv4f32
3075 11039465U, // VCLTzv4i16
3076 11563753U, // VCLTzv4i32
3077 7893737U, // VCLTzv8f16
3078 11039465U, // VCLTzv8i16
3079 12088041U, // VCLTzv8i8
3080 15234556U, // VCLZv16i8
3081 14185980U, // VCLZv2i32
3082 14710268U, // VCLZv4i16
3083 14185980U, // VCLZv4i32
3084 14710268U, // VCLZv8i16
3085 15234556U, // VCLZv8i8
3086 875643264U, // VCMLAv2f32
3087 875643264U, // VCMLAv2f32_indexed
3088 875644137U, // VCMLAv4f16
3089 875644137U, // VCMLAv4f16_indexed
3090 875643264U, // VCMLAv4f32
3091 875643264U, // VCMLAv4f32_indexed
3092 875644137U, // VCMLAv8f16
3093 875644137U, // VCMLAv8f16_indexed
3094 1282437402U, // VCMPD
3095 1282436583U, // VCMPED
3096 7892455U, // VCMPEH
3097 8416743U, // VCMPES
3098 2154933735U, // VCMPEZD
3099 7974375U, // VCMPEZH
3100 8498663U, // VCMPEZS
3101 7893274U, // VCMPH
3102 8417562U, // VCMPS
3103 2154934554U, // VCMPZD
3104 7975194U, // VCMPZH
3105 8499482U, // VCMPZS
3106 1602316U, // VCNTd
3107 1602316U, // VCNTq
3108 942752008U, // VCVTANSDf
3109 942752881U, // VCVTANSDh
3110 942752008U, // VCVTANSQf
3111 942752881U, // VCVTANSQh
3112 942752068U, // VCVTANUDf
3113 942752941U, // VCVTANUDh
3114 942752068U, // VCVTANUQf
3115 942752941U, // VCVTANUQh
3116 942752370U, // VCVTASD
3117 942752761U, // VCVTASH
3118 942752008U, // VCVTASS
3119 942752430U, // VCVTAUD
3120 942752821U, // VCVTAUH
3121 942752068U, // VCVTAUS
3122 25750716U, // VCVTBDH
3123 26242236U, // VCVTBHD
3124 17853628U, // VCVTBHS
3125 888728764U, // VCVTBSH
3126 26768305U, // VCVTDS
3127 942752023U, // VCVTMNSDf
3128 942752896U, // VCVTMNSDh
3129 942752023U, // VCVTMNSQf
3130 942752896U, // VCVTMNSQh
3131 942752083U, // VCVTMNUDf
3132 942752956U, // VCVTMNUDh
3133 942752083U, // VCVTMNUQf
3134 942752956U, // VCVTMNUQh
3135 942752385U, // VCVTMSD
3136 942752776U, // VCVTMSH
3137 942752023U, // VCVTMSS
3138 942752445U, // VCVTMUD
3139 942752836U, // VCVTMUH
3140 942752083U, // VCVTMUS
3141 942752038U, // VCVTNNSDf
3142 942752911U, // VCVTNNSDh
3143 942752038U, // VCVTNNSQf
3144 942752911U, // VCVTNNSQh
3145 942752098U, // VCVTNNUDf
3146 942752971U, // VCVTNNUDh
3147 942752098U, // VCVTNNUQf
3148 942752971U, // VCVTNNUQh
3149 942752400U, // VCVTNSD
3150 942752791U, // VCVTNSH
3151 942752038U, // VCVTNSS
3152 942752460U, // VCVTNUD
3153 942752851U, // VCVTNUH
3154 942752098U, // VCVTNUS
3155 942752053U, // VCVTPNSDf
3156 942752926U, // VCVTPNSDh
3157 942752053U, // VCVTPNSQf
3158 942752926U, // VCVTPNSQh
3159 942752113U, // VCVTPNUDf
3160 942752986U, // VCVTPNUDh
3161 942752113U, // VCVTPNUQf
3162 942752986U, // VCVTPNUQh
3163 942752415U, // VCVTPSD
3164 942752806U, // VCVTPSH
3165 942752053U, // VCVTPSS
3166 942752475U, // VCVTPUD
3167 942752866U, // VCVTPUH
3168 942752113U, // VCVTPUS
3169 27292593U, // VCVTSD
3170 25752479U, // VCVTTDH
3171 26243999U, // VCVTTHD
3172 17855391U, // VCVTTHS
3173 888730527U, // VCVTTSH
3174 955806641U, // VCVTf2h
3175 1227912113U, // VCVTf2sd
3176 1227912113U, // VCVTf2sq
3177 1228960689U, // VCVTf2ud
3178 1228960689U, // VCVTf2uq
3179 1295053745U, // VCVTf2xsd
3180 1295053745U, // VCVTf2xsq
3181 1296102321U, // VCVTf2xud
3182 1296102321U, // VCVTf2xuq
3183 17855409U, // VCVTh2f
3184 1227387825U, // VCVTh2sd
3185 1227387825U, // VCVTh2sq
3186 1228436401U, // VCVTh2ud
3187 1228436401U, // VCVTh2uq
3188 1294529457U, // VCVTh2xsd
3189 1294529457U, // VCVTh2xsq
3190 1295578033U, // VCVTh2xud
3191 1295578033U, // VCVTh2xuq
3192 1226339249U, // VCVTs2fd
3193 1226339249U, // VCVTs2fq
3194 1224766385U, // VCVTs2hd
3195 1224766385U, // VCVTs2hq
3196 1226863537U, // VCVTu2fd
3197 1226863537U, // VCVTu2fq
3198 1225290673U, // VCVTu2hd
3199 1225290673U, // VCVTu2hq
3200 1293480881U, // VCVTxs2fd
3201 1293480881U, // VCVTxs2fq
3202 1291908017U, // VCVTxs2hd
3203 1291908017U, // VCVTxs2hq
3204 1294005169U, // VCVTxu2fd
3205 1294005169U, // VCVTxu2fq
3206 1292432305U, // VCVTxu2hd
3207 1292432305U, // VCVTxu2hq
3208 1282470961U, // VDIVD
3209 7926833U, // VDIVH
3210 8451121U, // VDIVS
3211 553337U, // VDUP16d
3212 553337U, // VDUP16q
3213 1077625U, // VDUP32d
3214 1077625U, // VDUP32q
3215 1601913U, // VDUP8d
3216 1601913U, // VDUP8q
3217 586105U, // VDUPLN16d
3218 586105U, // VDUPLN16q
3219 1110393U, // VDUPLN32d
3220 1110393U, // VDUPLN32q
3221 1634681U, // VDUPLN8d
3222 1634681U, // VDUPLN8q
3223 2683352U, // VEORd
3224 2683352U, // VEORq
3225 570313U, // VEXTd16
3226 1094601U, // VEXTd32
3227 1618889U, // VEXTd8
3228 570313U, // VEXTq16
3229 1094601U, // VEXTq32
3230 15774665U, // VEXTq64
3231 1618889U, // VEXTq8
3232 1282452290U, // VFMAD
3233 7908162U, // VFMAH
3234 942753047U, // VFMALD
3235 942753047U, // VFMALDI
3236 942753047U, // VFMALQ
3237 942753047U, // VFMALQI
3238 8432450U, // VFMAS
3239 8432450U, // VFMAfd
3240 8432450U, // VFMAfq
3241 7908162U, // VFMAhd
3242 7908162U, // VFMAhq
3243 1282454085U, // VFMSD
3244 7909957U, // VFMSH
3245 942753058U, // VFMSLD
3246 942753058U, // VFMSLDI
3247 942753058U, // VFMSLQ
3248 942753058U, // VFMSLQI
3249 8434245U, // VFMSS
3250 8434245U, // VFMSfd
3251 8434245U, // VFMSfq
3252 7909957U, // VFMShd
3253 7909957U, // VFMShq
3254 1282452295U, // VFNMAD
3255 7908167U, // VFNMAH
3256 8432455U, // VFNMAS
3257 1282454090U, // VFNMSD
3258 7909962U, // VFNMSH
3259 8434250U, // VFNMSS
3260 942752526U, // VFP_VMAXNMD
3261 942753081U, // VFP_VMAXNMH
3262 942752186U, // VFP_VMAXNMS
3263 942752514U, // VFP_VMINNMD
3264 942753069U, // VFP_VMINNMH
3265 942752174U, // VFP_VMINNMS
3266 1111123U, // VGETLNi32
3267 11072595U, // VGETLNs16
3268 12121171U, // VGETLNs8
3269 12645459U, // VGETLNu16
3270 13694035U, // VGETLNu8
3271 12119406U, // VHADDsv16i8
3272 11595118U, // VHADDsv2i32
3273 11070830U, // VHADDsv4i16
3274 11595118U, // VHADDsv4i32
3275 11070830U, // VHADDsv8i16
3276 12119406U, // VHADDsv8i8
3277 13692270U, // VHADDuv16i8
3278 13167982U, // VHADDuv2i32
3279 12643694U, // VHADDuv4i16
3280 13167982U, // VHADDuv4i32
3281 12643694U, // VHADDuv8i16
3282 13692270U, // VHADDuv8i8
3283 12119250U, // VHSUBsv16i8
3284 11594962U, // VHSUBsv2i32
3285 11070674U, // VHSUBsv4i16
3286 11594962U, // VHSUBsv4i32
3287 11070674U, // VHSUBsv8i16
3288 12119250U, // VHSUBsv8i8
3289 13692114U, // VHSUBuv16i8
3290 13167826U, // VHSUBuv2i32
3291 12643538U, // VHSUBuv4i16
3292 13167826U, // VHSUBuv4i32
3293 12643538U, // VHSUBuv8i16
3294 13692114U, // VHSUBuv8i8
3295 875644277U, // VINSH
3296 1235776427U, // VJCVT
3297 2215176452U, // VLD1DUPd16
3298 2215160068U, // VLD1DUPd16wb_fixed
3299 2215168260U, // VLD1DUPd16wb_register
3300 2215700740U, // VLD1DUPd32
3301 2215684356U, // VLD1DUPd32wb_fixed
3302 2215692548U, // VLD1DUPd32wb_register
3303 2216225028U, // VLD1DUPd8
3304 2216208644U, // VLD1DUPd8wb_fixed
3305 2216216836U, // VLD1DUPd8wb_register
3306 2282285316U, // VLD1DUPq16
3307 2282268932U, // VLD1DUPq16wb_fixed
3308 2282277124U, // VLD1DUPq16wb_register
3309 2282809604U, // VLD1DUPq32
3310 2282793220U, // VLD1DUPq32wb_fixed
3311 2282801412U, // VLD1DUPq32wb_register
3312 2283333892U, // VLD1DUPq8
3313 2283317508U, // VLD1DUPq8wb_fixed
3314 2283325700U, // VLD1DUPq8wb_register
3315 28363012U, // VLD1LNd16
3316 28616964U, // VLD1LNd16_UPD
3317 28887300U, // VLD1LNd32
3318 29141252U, // VLD1LNd32_UPD
3319 29411588U, // VLD1LNd8
3320 29665540U, // VLD1LNd8_UPD
3321 0U, // VLD1LNq16Pseudo
3322 0U, // VLD1LNq16Pseudo_UPD
3323 0U, // VLD1LNq32Pseudo
3324 0U, // VLD1LNq32Pseudo_UPD
3325 0U, // VLD1LNq8Pseudo
3326 0U, // VLD1LNq8Pseudo_UPD
3327 2349394180U, // VLD1d16
3328 537454852U, // VLD1d16Q
3329 0U, // VLD1d16QPseudo
3330 0U, // VLD1d16QPseudoWB_fixed
3331 0U, // VLD1d16QPseudoWB_register
3332 537438468U, // VLD1d16Qwb_fixed
3333 537446660U, // VLD1d16Qwb_register
3334 269019396U, // VLD1d16T
3335 0U, // VLD1d16TPseudo
3336 0U, // VLD1d16TPseudoWB_fixed
3337 0U, // VLD1d16TPseudoWB_register
3338 269003012U, // VLD1d16Twb_fixed
3339 269011204U, // VLD1d16Twb_register
3340 2349377796U, // VLD1d16wb_fixed
3341 2349385988U, // VLD1d16wb_register
3342 2349918468U, // VLD1d32
3343 537979140U, // VLD1d32Q
3344 0U, // VLD1d32QPseudo
3345 0U, // VLD1d32QPseudoWB_fixed
3346 0U, // VLD1d32QPseudoWB_register
3347 537962756U, // VLD1d32Qwb_fixed
3348 537970948U, // VLD1d32Qwb_register
3349 269543684U, // VLD1d32T
3350 0U, // VLD1d32TPseudo
3351 0U, // VLD1d32TPseudoWB_fixed
3352 0U, // VLD1d32TPseudoWB_register
3353 269527300U, // VLD1d32Twb_fixed
3354 269535492U, // VLD1d32Twb_register
3355 2349902084U, // VLD1d32wb_fixed
3356 2349910276U, // VLD1d32wb_register
3357 2364598532U, // VLD1d64
3358 552659204U, // VLD1d64Q
3359 0U, // VLD1d64QPseudo
3360 0U, // VLD1d64QPseudoWB_fixed
3361 0U, // VLD1d64QPseudoWB_register
3362 552642820U, // VLD1d64Qwb_fixed
3363 552651012U, // VLD1d64Qwb_register
3364 284223748U, // VLD1d64T
3365 0U, // VLD1d64TPseudo
3366 0U, // VLD1d64TPseudoWB_fixed
3367 0U, // VLD1d64TPseudoWB_register
3368 284207364U, // VLD1d64Twb_fixed
3369 284215556U, // VLD1d64Twb_register
3370 2364582148U, // VLD1d64wb_fixed
3371 2364590340U, // VLD1d64wb_register
3372 2350442756U, // VLD1d8
3373 538503428U, // VLD1d8Q
3374 0U, // VLD1d8QPseudo
3375 0U, // VLD1d8QPseudoWB_fixed
3376 0U, // VLD1d8QPseudoWB_register
3377 538487044U, // VLD1d8Qwb_fixed
3378 538495236U, // VLD1d8Qwb_register
3379 270067972U, // VLD1d8T
3380 0U, // VLD1d8TPseudo
3381 0U, // VLD1d8TPseudoWB_fixed
3382 0U, // VLD1d8TPseudoWB_register
3383 270051588U, // VLD1d8Twb_fixed
3384 270059780U, // VLD1d8Twb_register
3385 2350426372U, // VLD1d8wb_fixed
3386 2350434564U, // VLD1d8wb_register
3387 2416503044U, // VLD1q16
3388 0U, // VLD1q16HighQPseudo
3389 0U, // VLD1q16HighQPseudo_UPD
3390 0U, // VLD1q16HighTPseudo
3391 0U, // VLD1q16HighTPseudo_UPD
3392 0U, // VLD1q16LowQPseudo_UPD
3393 0U, // VLD1q16LowTPseudo_UPD
3394 2416486660U, // VLD1q16wb_fixed
3395 2416494852U, // VLD1q16wb_register
3396 2417027332U, // VLD1q32
3397 0U, // VLD1q32HighQPseudo
3398 0U, // VLD1q32HighQPseudo_UPD
3399 0U, // VLD1q32HighTPseudo
3400 0U, // VLD1q32HighTPseudo_UPD
3401 0U, // VLD1q32LowQPseudo_UPD
3402 0U, // VLD1q32LowTPseudo_UPD
3403 2417010948U, // VLD1q32wb_fixed
3404 2417019140U, // VLD1q32wb_register
3405 2431707396U, // VLD1q64
3406 0U, // VLD1q64HighQPseudo
3407 0U, // VLD1q64HighQPseudo_UPD
3408 0U, // VLD1q64HighTPseudo
3409 0U, // VLD1q64HighTPseudo_UPD
3410 0U, // VLD1q64LowQPseudo_UPD
3411 0U, // VLD1q64LowTPseudo_UPD
3412 2431691012U, // VLD1q64wb_fixed
3413 2431699204U, // VLD1q64wb_register
3414 2417551620U, // VLD1q8
3415 0U, // VLD1q8HighQPseudo
3416 0U, // VLD1q8HighQPseudo_UPD
3417 0U, // VLD1q8HighTPseudo
3418 0U, // VLD1q8HighTPseudo_UPD
3419 0U, // VLD1q8LowQPseudo_UPD
3420 0U, // VLD1q8LowTPseudo_UPD
3421 2417535236U, // VLD1q8wb_fixed
3422 2417543428U, // VLD1q8wb_register
3423 2282285365U, // VLD2DUPd16
3424 2282268981U, // VLD2DUPd16wb_fixed
3425 2282277173U, // VLD2DUPd16wb_register
3426 2483611957U, // VLD2DUPd16x2
3427 2483595573U, // VLD2DUPd16x2wb_fixed
3428 2483603765U, // VLD2DUPd16x2wb_register
3429 2282809653U, // VLD2DUPd32
3430 2282793269U, // VLD2DUPd32wb_fixed
3431 2282801461U, // VLD2DUPd32wb_register
3432 2484136245U, // VLD2DUPd32x2
3433 2484119861U, // VLD2DUPd32x2wb_fixed
3434 2484128053U, // VLD2DUPd32x2wb_register
3435 2283333941U, // VLD2DUPd8
3436 2283317557U, // VLD2DUPd8wb_fixed
3437 2283325749U, // VLD2DUPd8wb_register
3438 2484660533U, // VLD2DUPd8x2
3439 2484644149U, // VLD2DUPd8x2wb_fixed
3440 2484652341U, // VLD2DUPd8x2wb_register
3441 0U, // VLD2DUPq16EvenPseudo
3442 0U, // VLD2DUPq16OddPseudo
3443 0U, // VLD2DUPq16OddPseudoWB_fixed
3444 0U, // VLD2DUPq16OddPseudoWB_register
3445 0U, // VLD2DUPq32EvenPseudo
3446 0U, // VLD2DUPq32OddPseudo
3447 0U, // VLD2DUPq32OddPseudoWB_fixed
3448 0U, // VLD2DUPq32OddPseudoWB_register
3449 0U, // VLD2DUPq8EvenPseudo
3450 0U, // VLD2DUPq8OddPseudo
3451 0U, // VLD2DUPq8OddPseudoWB_fixed
3452 0U, // VLD2DUPq8OddPseudoWB_register
3453 28617013U, // VLD2LNd16
3454 0U, // VLD2LNd16Pseudo
3455 0U, // VLD2LNd16Pseudo_UPD
3456 28625205U, // VLD2LNd16_UPD
3457 29141301U, // VLD2LNd32
3458 0U, // VLD2LNd32Pseudo
3459 0U, // VLD2LNd32Pseudo_UPD
3460 29149493U, // VLD2LNd32_UPD
3461 29665589U, // VLD2LNd8
3462 0U, // VLD2LNd8Pseudo
3463 0U, // VLD2LNd8Pseudo_UPD
3464 29673781U, // VLD2LNd8_UPD
3465 28617013U, // VLD2LNq16
3466 0U, // VLD2LNq16Pseudo
3467 0U, // VLD2LNq16Pseudo_UPD
3468 28625205U, // VLD2LNq16_UPD
3469 29141301U, // VLD2LNq32
3470 0U, // VLD2LNq32Pseudo
3471 0U, // VLD2LNq32Pseudo_UPD
3472 29149493U, // VLD2LNq32_UPD
3473 2550720821U, // VLD2b16
3474 2550704437U, // VLD2b16wb_fixed
3475 2550712629U, // VLD2b16wb_register
3476 2551245109U, // VLD2b32
3477 2551228725U, // VLD2b32wb_fixed
3478 2551236917U, // VLD2b32wb_register
3479 2551769397U, // VLD2b8
3480 2551753013U, // VLD2b8wb_fixed
3481 2551761205U, // VLD2b8wb_register
3482 2416503093U, // VLD2d16
3483 2416486709U, // VLD2d16wb_fixed
3484 2416494901U, // VLD2d16wb_register
3485 2417027381U, // VLD2d32
3486 2417010997U, // VLD2d32wb_fixed
3487 2417019189U, // VLD2d32wb_register
3488 2417551669U, // VLD2d8
3489 2417535285U, // VLD2d8wb_fixed
3490 2417543477U, // VLD2d8wb_register
3491 537454901U, // VLD2q16
3492 0U, // VLD2q16Pseudo
3493 0U, // VLD2q16PseudoWB_fixed
3494 0U, // VLD2q16PseudoWB_register
3495 537438517U, // VLD2q16wb_fixed
3496 537446709U, // VLD2q16wb_register
3497 537979189U, // VLD2q32
3498 0U, // VLD2q32Pseudo
3499 0U, // VLD2q32PseudoWB_fixed
3500 0U, // VLD2q32PseudoWB_register
3501 537962805U, // VLD2q32wb_fixed
3502 537970997U, // VLD2q32wb_register
3503 538503477U, // VLD2q8
3504 0U, // VLD2q8Pseudo
3505 0U, // VLD2q8PseudoWB_fixed
3506 0U, // VLD2q8PseudoWB_register
3507 538487093U, // VLD2q8wb_fixed
3508 538495285U, // VLD2q8wb_register
3509 28363098U, // VLD3DUPd16
3510 0U, // VLD3DUPd16Pseudo
3511 0U, // VLD3DUPd16Pseudo_UPD
3512 28617050U, // VLD3DUPd16_UPD
3513 28887386U, // VLD3DUPd32
3514 0U, // VLD3DUPd32Pseudo
3515 0U, // VLD3DUPd32Pseudo_UPD
3516 29141338U, // VLD3DUPd32_UPD
3517 29411674U, // VLD3DUPd8
3518 0U, // VLD3DUPd8Pseudo
3519 0U, // VLD3DUPd8Pseudo_UPD
3520 29665626U, // VLD3DUPd8_UPD
3521 28363098U, // VLD3DUPq16
3522 0U, // VLD3DUPq16EvenPseudo
3523 0U, // VLD3DUPq16OddPseudo
3524 0U, // VLD3DUPq16OddPseudo_UPD
3525 28617050U, // VLD3DUPq16_UPD
3526 28887386U, // VLD3DUPq32
3527 0U, // VLD3DUPq32EvenPseudo
3528 0U, // VLD3DUPq32OddPseudo
3529 0U, // VLD3DUPq32OddPseudo_UPD
3530 29141338U, // VLD3DUPq32_UPD
3531 29411674U, // VLD3DUPq8
3532 0U, // VLD3DUPq8EvenPseudo
3533 0U, // VLD3DUPq8OddPseudo
3534 0U, // VLD3DUPq8OddPseudo_UPD
3535 29665626U, // VLD3DUPq8_UPD
3536 28625242U, // VLD3LNd16
3537 0U, // VLD3LNd16Pseudo
3538 0U, // VLD3LNd16Pseudo_UPD
3539 28633434U, // VLD3LNd16_UPD
3540 29149530U, // VLD3LNd32
3541 0U, // VLD3LNd32Pseudo
3542 0U, // VLD3LNd32Pseudo_UPD
3543 29157722U, // VLD3LNd32_UPD
3544 29673818U, // VLD3LNd8
3545 0U, // VLD3LNd8Pseudo
3546 0U, // VLD3LNd8Pseudo_UPD
3547 29682010U, // VLD3LNd8_UPD
3548 28625242U, // VLD3LNq16
3549 0U, // VLD3LNq16Pseudo
3550 0U, // VLD3LNq16Pseudo_UPD
3551 28633434U, // VLD3LNq16_UPD
3552 29149530U, // VLD3LNq32
3553 0U, // VLD3LNq32Pseudo
3554 0U, // VLD3LNq32Pseudo_UPD
3555 29157722U, // VLD3LNq32_UPD
3556 28363098U, // VLD3d16
3557 0U, // VLD3d16Pseudo
3558 0U, // VLD3d16Pseudo_UPD
3559 28617050U, // VLD3d16_UPD
3560 28887386U, // VLD3d32
3561 0U, // VLD3d32Pseudo
3562 0U, // VLD3d32Pseudo_UPD
3563 29141338U, // VLD3d32_UPD
3564 29411674U, // VLD3d8
3565 0U, // VLD3d8Pseudo
3566 0U, // VLD3d8Pseudo_UPD
3567 29665626U, // VLD3d8_UPD
3568 28363098U, // VLD3q16
3569 0U, // VLD3q16Pseudo_UPD
3570 28617050U, // VLD3q16_UPD
3571 0U, // VLD3q16oddPseudo
3572 0U, // VLD3q16oddPseudo_UPD
3573 28887386U, // VLD3q32
3574 0U, // VLD3q32Pseudo_UPD
3575 29141338U, // VLD3q32_UPD
3576 0U, // VLD3q32oddPseudo
3577 0U, // VLD3q32oddPseudo_UPD
3578 29411674U, // VLD3q8
3579 0U, // VLD3q8Pseudo_UPD
3580 29665626U, // VLD3q8_UPD
3581 0U, // VLD3q8oddPseudo
3582 0U, // VLD3q8oddPseudo_UPD
3583 28445046U, // VLD4DUPd16
3584 0U, // VLD4DUPd16Pseudo
3585 0U, // VLD4DUPd16Pseudo_UPD
3586 28641654U, // VLD4DUPd16_UPD
3587 28969334U, // VLD4DUPd32
3588 0U, // VLD4DUPd32Pseudo
3589 0U, // VLD4DUPd32Pseudo_UPD
3590 29165942U, // VLD4DUPd32_UPD
3591 29493622U, // VLD4DUPd8
3592 0U, // VLD4DUPd8Pseudo
3593 0U, // VLD4DUPd8Pseudo_UPD
3594 29690230U, // VLD4DUPd8_UPD
3595 28445046U, // VLD4DUPq16
3596 0U, // VLD4DUPq16EvenPseudo
3597 0U, // VLD4DUPq16OddPseudo
3598 0U, // VLD4DUPq16OddPseudo_UPD
3599 28641654U, // VLD4DUPq16_UPD
3600 28969334U, // VLD4DUPq32
3601 0U, // VLD4DUPq32EvenPseudo
3602 0U, // VLD4DUPq32OddPseudo
3603 0U, // VLD4DUPq32OddPseudo_UPD
3604 29165942U, // VLD4DUPq32_UPD
3605 29493622U, // VLD4DUPq8
3606 0U, // VLD4DUPq8EvenPseudo
3607 0U, // VLD4DUPq8OddPseudo
3608 0U, // VLD4DUPq8OddPseudo_UPD
3609 29690230U, // VLD4DUPq8_UPD
3610 28633462U, // VLD4LNd16
3611 0U, // VLD4LNd16Pseudo
3612 0U, // VLD4LNd16Pseudo_UPD
3613 28649846U, // VLD4LNd16_UPD
3614 29157750U, // VLD4LNd32
3615 0U, // VLD4LNd32Pseudo
3616 0U, // VLD4LNd32Pseudo_UPD
3617 29174134U, // VLD4LNd32_UPD
3618 29682038U, // VLD4LNd8
3619 0U, // VLD4LNd8Pseudo
3620 0U, // VLD4LNd8Pseudo_UPD
3621 29698422U, // VLD4LNd8_UPD
3622 28633462U, // VLD4LNq16
3623 0U, // VLD4LNq16Pseudo
3624 0U, // VLD4LNq16Pseudo_UPD
3625 28649846U, // VLD4LNq16_UPD
3626 29157750U, // VLD4LNq32
3627 0U, // VLD4LNq32Pseudo
3628 0U, // VLD4LNq32Pseudo_UPD
3629 29174134U, // VLD4LNq32_UPD
3630 28445046U, // VLD4d16
3631 0U, // VLD4d16Pseudo
3632 0U, // VLD4d16Pseudo_UPD
3633 28641654U, // VLD4d16_UPD
3634 28969334U, // VLD4d32
3635 0U, // VLD4d32Pseudo
3636 0U, // VLD4d32Pseudo_UPD
3637 29165942U, // VLD4d32_UPD
3638 29493622U, // VLD4d8
3639 0U, // VLD4d8Pseudo
3640 0U, // VLD4d8Pseudo_UPD
3641 29690230U, // VLD4d8_UPD
3642 28445046U, // VLD4q16
3643 0U, // VLD4q16Pseudo_UPD
3644 28641654U, // VLD4q16_UPD
3645 0U, // VLD4q16oddPseudo
3646 0U, // VLD4q16oddPseudo_UPD
3647 28969334U, // VLD4q32
3648 0U, // VLD4q32Pseudo_UPD
3649 29165942U, // VLD4q32_UPD
3650 0U, // VLD4q32oddPseudo
3651 0U, // VLD4q32oddPseudo_UPD
3652 29493622U, // VLD4q8
3653 0U, // VLD4q8Pseudo_UPD
3654 29690230U, // VLD4q8_UPD
3655 0U, // VLD4q8oddPseudo
3656 0U, // VLD4q8oddPseudo_UPD
3657 942173163U, // VLDMDDB_UPD
3658 2730775U, // VLDMDIA
3659 942172951U, // VLDMDIA_UPD
3660 0U, // VLDMQIA
3661 942173163U, // VLDMSDB_UPD
3662 2730775U, // VLDMSIA
3663 942172951U, // VLDMSIA_UPD
3664 2683310U, // VLDRD
3665 586158U, // VLDRH
3666 2683310U, // VLDRS
3667 2647159214U, // VLDR_FPCXTNS_off
3668 768143790U, // VLDR_FPCXTNS_post
3669 2714300846U, // VLDR_FPCXTNS_pre
3670 2647683502U, // VLDR_FPCXTS_off
3671 768668078U, // VLDR_FPCXTS_post
3672 2714825134U, // VLDR_FPCXTS_pre
3673 2782458286U, // VLDR_FPSCR_NZCVQC_off
3674 1708700078U, // VLDR_FPSCR_NZCVQC_post
3675 2849550766U, // VLDR_FPSCR_NZCVQC_pre
3676 2648732078U, // VLDR_FPSCR_off
3677 769716654U, // VLDR_FPSCR_post
3678 2715873710U, // VLDR_FPSCR_pre
3679 2783506862U, // VLDR_P0_off
3680 1709748654U, // VLDR_P0_post
3681 2850599342U, // VLDR_P0_pre
3682 2649780654U, // VLDR_VPR_off
3683 770765230U, // VLDR_VPR_post
3684 2716922286U, // VLDR_VPR_pre
3685 2732114U, // VLLDM
3686 2732114U, // VLLDM_T2
3687 2732149U, // VLSTM
3688 2732149U, // VLSTM_T2
3689 8451248U, // VMAXfd
3690 8451248U, // VMAXfq
3691 7926960U, // VMAXhd
3692 7926960U, // VMAXhq
3693 12121264U, // VMAXsv16i8
3694 11596976U, // VMAXsv2i32
3695 11072688U, // VMAXsv4i16
3696 11596976U, // VMAXsv4i32
3697 11072688U, // VMAXsv8i16
3698 12121264U, // VMAXsv8i8
3699 13694128U, // VMAXuv16i8
3700 13169840U, // VMAXuv2i32
3701 12645552U, // VMAXuv4i16
3702 13169840U, // VMAXuv4i32
3703 12645552U, // VMAXuv8i16
3704 13694128U, // VMAXuv8i8
3705 8450213U, // VMINfd
3706 8450213U, // VMINfq
3707 7925925U, // VMINhd
3708 7925925U, // VMINhq
3709 12120229U, // VMINsv16i8
3710 11595941U, // VMINsv2i32
3711 11071653U, // VMINsv4i16
3712 11595941U, // VMINsv4i32
3713 11071653U, // VMINsv8i16
3714 12120229U, // VMINsv8i8
3715 13693093U, // VMINuv16i8
3716 13168805U, // VMINuv2i32
3717 12644517U, // VMINuv4i16
3718 13168805U, // VMINuv4i32
3719 12644517U, // VMINuv8i16
3720 13693093U, // VMINuv8i8
3721 1282452285U, // VMLAD
3722 7908157U, // VMLAH
3723 11587410U, // VMLALslsv2i32
3724 11063122U, // VMLALslsv4i16
3725 13160274U, // VMLALsluv2i32
3726 12635986U, // VMLALsluv4i16
3727 11579218U, // VMLALsv2i64
3728 11054930U, // VMLALsv4i32
3729 12103506U, // VMLALsv8i16
3730 13152082U, // VMLALuv2i64
3731 12627794U, // VMLALuv4i32
3732 13676370U, // VMLALuv8i16
3733 8432445U, // VMLAS
3734 8432445U, // VMLAfd
3735 8432445U, // VMLAfq
3736 7908157U, // VMLAhd
3737 7908157U, // VMLAhq
3738 8440637U, // VMLAslfd
3739 8440637U, // VMLAslfq
3740 7916349U, // VMLAslhd
3741 7916349U, // VMLAslhq
3742 14207805U, // VMLAslv2i32
3743 14732093U, // VMLAslv4i16
3744 14207805U, // VMLAslv4i32
3745 14732093U, // VMLAslv8i16
3746 15248189U, // VMLAv16i8
3747 14199613U, // VMLAv2i32
3748 14723901U, // VMLAv4i16
3749 14199613U, // VMLAv4i32
3750 14723901U, // VMLAv8i16
3751 15248189U, // VMLAv8i8
3752 1282454080U, // VMLSD
3753 7909952U, // VMLSH
3754 11587627U, // VMLSLslsv2i32
3755 11063339U, // VMLSLslsv4i16
3756 13160491U, // VMLSLsluv2i32
3757 12636203U, // VMLSLsluv4i16
3758 11579435U, // VMLSLsv2i64
3759 11055147U, // VMLSLsv4i32
3760 12103723U, // VMLSLsv8i16
3761 13152299U, // VMLSLuv2i64
3762 12628011U, // VMLSLuv4i32
3763 13676587U, // VMLSLuv8i16
3764 8434240U, // VMLSS
3765 8434240U, // VMLSfd
3766 8434240U, // VMLSfq
3767 7909952U, // VMLShd
3768 7909952U, // VMLShq
3769 8442432U, // VMLSslfd
3770 8442432U, // VMLSslfq
3771 7918144U, // VMLSslhd
3772 7918144U, // VMLSslhq
3773 14209600U, // VMLSslv2i32
3774 14733888U, // VMLSslv4i16
3775 14209600U, // VMLSslv4i32
3776 14733888U, // VMLSslv8i16
3777 15249984U, // VMLSv16i8
3778 14201408U, // VMLSv2i32
3779 14725696U, // VMLSv4i16
3780 14201408U, // VMLSv4i32
3781 14725696U, // VMLSv8i16
3782 15249984U, // VMLSv8i8
3783 1010394554U, // VMMLA
3784 1282438227U, // VMOVD
3785 2683987U, // VMOVDRR
3786 942753187U, // VMOVH
3787 7894099U, // VMOVHR
3788 11563084U, // VMOVLsv2i64
3789 11038796U, // VMOVLsv4i32
3790 12087372U, // VMOVLsv8i16
3791 13135948U, // VMOVLuv2i64
3792 12611660U, // VMOVLuv4i32
3793 13660236U, // VMOVLuv8i16
3794 962621702U, // VMOVNv2i32
3795 14184710U, // VMOVNv4i16
3796 14708998U, // VMOVNv8i8
3797 7894099U, // VMOVRH
3798 2683987U, // VMOVRRD
3799 2667603U, // VMOVRRS
3800 2651219U, // VMOVRS
3801 8418387U, // VMOVS
3802 2651219U, // VMOVSR
3803 2667603U, // VMOVSRR
3804 15234131U, // VMOVv16i8
3805 2103473235U, // VMOVv1i64
3806 8418387U, // VMOVv2f32
3807 14185555U, // VMOVv2i32
3808 2103473235U, // VMOVv2i64
3809 8418387U, // VMOVv4f32
3810 14709843U, // VMOVv4i16
3811 14185555U, // VMOVv4i32
3812 14709843U, // VMOVv8i16
3813 15234131U, // VMOVv8i8
3814 2732642U, // VMRS
3815 2732642U, // VMRS_FPCXTNS
3816 2732642U, // VMRS_FPCXTS
3817 2732642U, // VMRS_FPEXC
3818 2732642U, // VMRS_FPINST
3819 2732642U, // VMRS_FPINST2
3820 2650722U, // VMRS_FPSCR_NZCVQC
3821 2732642U, // VMRS_FPSID
3822 2732642U, // VMRS_MVFR0
3823 2732642U, // VMRS_MVFR1
3824 2732642U, // VMRS_MVFR2
3825 2650722U, // VMRS_P0
3826 2732642U, // VMRS_VPR
3827 31568374U, // VMSR
3828 29995510U, // VMSR_FPCXTNS
3829 30519798U, // VMSR_FPCXTS
3830 33141238U, // VMSR_FPEXC
3831 33665526U, // VMSR_FPINST
3832 34189814U, // VMSR_FPINST2
3833 970486262U, // VMSR_FPSCR_NZCVQC
3834 34714102U, // VMSR_FPSID
3835 971534838U, // VMSR_P0
3836 32616950U, // VMSR_VPR
3837 1282469959U, // VMULD
3838 7925831U, // VMULH
3839 942752610U, // VMULLp64
3840 24178680U, // VMULLp8
3841 11579384U, // VMULLslsv2i32
3842 11055096U, // VMULLslsv4i16
3843 13152248U, // VMULLsluv2i32
3844 12627960U, // VMULLsluv4i16
3845 11595768U, // VMULLsv2i64
3846 11071480U, // VMULLsv4i32
3847 12120056U, // VMULLsv8i16
3848 13168632U, // VMULLuv2i64
3849 12644344U, // VMULLuv4i32
3850 13692920U, // VMULLuv8i16
3851 8450119U, // VMULS
3852 8450119U, // VMULfd
3853 8450119U, // VMULfq
3854 7925831U, // VMULhd
3855 7925831U, // VMULhq
3856 24178759U, // VMULpd
3857 24178759U, // VMULpq
3858 8433735U, // VMULslfd
3859 8433735U, // VMULslfq
3860 7909447U, // VMULslhd
3861 7909447U, // VMULslhq
3862 14200903U, // VMULslv2i32
3863 14725191U, // VMULslv4i16
3864 14200903U, // VMULslv4i32
3865 14725191U, // VMULslv8i16
3866 15265863U, // VMULv16i8
3867 14217287U, // VMULv2i32
3868 14741575U, // VMULv4i16
3869 14217287U, // VMULv4i32
3870 14741575U, // VMULv8i16
3871 15265863U, // VMULv8i8
3872 2650362U, // VMVNd
3873 2650362U, // VMVNq
3874 14184698U, // VMVNv2i32
3875 14708986U, // VMVNv4i16
3876 14184698U, // VMVNv4i32
3877 14708986U, // VMVNv8i16
3878 1282436620U, // VNEGD
3879 7892492U, // VNEGH
3880 8416780U, // VNEGS
3881 8416780U, // VNEGf32q
3882 8416780U, // VNEGfd
3883 7892492U, // VNEGhd
3884 7892492U, // VNEGhq
3885 11038220U, // VNEGs16d
3886 11038220U, // VNEGs16q
3887 11562508U, // VNEGs32d
3888 11562508U, // VNEGs32q
3889 12086796U, // VNEGs8d
3890 12086796U, // VNEGs8q
3891 1282452279U, // VNMLAD
3892 7908151U, // VNMLAH
3893 8432439U, // VNMLAS
3894 1282454074U, // VNMLSD
3895 7909946U, // VNMLSH
3896 8434234U, // VNMLSS
3897 1282469953U, // VNMULD
3898 7925825U, // VNMULH
3899 8450113U, // VNMULS
3900 2683082U, // VORNd
3901 2683082U, // VORNq
3902 2683366U, // VORRd
3903 14217702U, // VORRiv2i32
3904 14741990U, // VORRiv4i16
3905 14217702U, // VORRiv4i32
3906 14741990U, // VORRiv8i16
3907 2683366U, // VORRq
3908 12119863U, // VPADALsv16i8
3909 11595575U, // VPADALsv2i32
3910 11071287U, // VPADALsv4i16
3911 11595575U, // VPADALsv4i32
3912 11071287U, // VPADALsv8i16
3913 12119863U, // VPADALsv8i8
3914 13692727U, // VPADALuv16i8
3915 13168439U, // VPADALuv2i32
3916 12644151U, // VPADALuv4i16
3917 13168439U, // VPADALuv4i32
3918 12644151U, // VPADALuv8i16
3919 13692727U, // VPADALuv8i8
3920 12087155U, // VPADDLsv16i8
3921 11562867U, // VPADDLsv2i32
3922 11038579U, // VPADDLsv4i16
3923 11562867U, // VPADDLsv4i32
3924 11038579U, // VPADDLsv8i16
3925 12087155U, // VPADDLsv8i8
3926 13660019U, // VPADDLuv16i8
3927 13135731U, // VPADDLuv2i32
3928 12611443U, // VPADDLuv4i16
3929 13135731U, // VPADDLuv4i32
3930 12611443U, // VPADDLuv8i16
3931 13660019U, // VPADDLuv8i8
3932 8449396U, // VPADDf
3933 7925108U, // VPADDh
3934 14740852U, // VPADDi16
3935 14216564U, // VPADDi32
3936 15265140U, // VPADDi8
3937 8451242U, // VPMAXf
3938 7926954U, // VPMAXh
3939 11072682U, // VPMAXs16
3940 11596970U, // VPMAXs32
3941 12121258U, // VPMAXs8
3942 12645546U, // VPMAXu16
3943 13169834U, // VPMAXu32
3944 13694122U, // VPMAXu8
3945 8450207U, // VPMINf
3946 7925919U, // VPMINh
3947 11071647U, // VPMINs16
3948 11595935U, // VPMINs32
3949 12120223U, // VPMINs8
3950 12644511U, // VPMINu16
3951 13168799U, // VPMINu32
3952 13693087U, // VPMINu8
3953 12087839U, // VQABSv16i8
3954 11563551U, // VQABSv2i32
3955 11039263U, // VQABSv4i16
3956 11563551U, // VQABSv4i32
3957 11039263U, // VQABSv8i16
3958 12087839U, // VQABSv8i8
3959 12119418U, // VQADDsv16i8
3960 974712186U, // VQADDsv1i64
3961 11595130U, // VQADDsv2i32
3962 974712186U, // VQADDsv2i64
3963 11070842U, // VQADDsv4i16
3964 11595130U, // VQADDsv4i32
3965 11070842U, // VQADDsv8i16
3966 12119418U, // VQADDsv8i8
3967 13692282U, // VQADDuv16i8
3968 22605178U, // VQADDuv1i64
3969 13167994U, // VQADDuv2i32
3970 22605178U, // VQADDuv2i64
3971 12643706U, // VQADDuv4i16
3972 13167994U, // VQADDuv4i32
3973 12643706U, // VQADDuv8i16
3974 13692282U, // VQADDuv8i8
3975 11587390U, // VQDMLALslv2i32
3976 11063102U, // VQDMLALslv4i16
3977 11579198U, // VQDMLALv2i64
3978 11054910U, // VQDMLALv4i32
3979 11587619U, // VQDMLSLslv2i32
3980 11063331U, // VQDMLSLslv4i16
3981 11579427U, // VQDMLSLv2i64
3982 11055139U, // VQDMLSLv4i32
3983 11578986U, // VQDMULHslv2i32
3984 11054698U, // VQDMULHslv4i16
3985 11578986U, // VQDMULHslv4i32
3986 11054698U, // VQDMULHslv8i16
3987 11595370U, // VQDMULHv2i32
3988 11071082U, // VQDMULHv4i16
3989 11595370U, // VQDMULHv4i32
3990 11071082U, // VQDMULHv8i16
3991 11579364U, // VQDMULLslv2i32
3992 11055076U, // VQDMULLslv4i16
3993 11595748U, // VQDMULLv2i64
3994 11071460U, // VQDMULLv4i32
3995 974680306U, // VQMOVNsuv2i32
3996 11563250U, // VQMOVNsuv4i16
3997 11038962U, // VQMOVNsuv8i8
3998 974680319U, // VQMOVNsv2i32
3999 11563263U, // VQMOVNsv4i16
4000 11038975U, // VQMOVNsv8i8
4001 22573311U, // VQMOVNuv2i32
4002 13136127U, // VQMOVNuv4i16
4003 12611839U, // VQMOVNuv8i8
4004 12086790U, // VQNEGv16i8
4005 11562502U, // VQNEGv2i32
4006 11038214U, // VQNEGv4i16
4007 11562502U, // VQNEGv4i32
4008 11038214U, // VQNEGv8i16
4009 12086790U, // VQNEGv8i8
4010 11587110U, // VQRDMLAHslv2i32
4011 11062822U, // VQRDMLAHslv4i16
4012 11587110U, // VQRDMLAHslv4i32
4013 11062822U, // VQRDMLAHslv8i16
4014 11578918U, // VQRDMLAHv2i32
4015 11054630U, // VQRDMLAHv4i16
4016 11578918U, // VQRDMLAHv4i32
4017 11054630U, // VQRDMLAHv8i16
4018 11587239U, // VQRDMLSHslv2i32
4019 11062951U, // VQRDMLSHslv4i16
4020 11587239U, // VQRDMLSHslv4i32
4021 11062951U, // VQRDMLSHslv8i16
4022 11579047U, // VQRDMLSHv2i32
4023 11054759U, // VQRDMLSHv4i16
4024 11579047U, // VQRDMLSHv4i32
4025 11054759U, // VQRDMLSHv8i16
4026 11578994U, // VQRDMULHslv2i32
4027 11054706U, // VQRDMULHslv4i16
4028 11578994U, // VQRDMULHslv4i32
4029 11054706U, // VQRDMULHslv8i16
4030 11595378U, // VQRDMULHv2i32
4031 11071090U, // VQRDMULHv4i16
4032 11595378U, // VQRDMULHv4i32
4033 11071090U, // VQRDMULHv8i16
4034 12119971U, // VQRSHLsv16i8
4035 974712739U, // VQRSHLsv1i64
4036 11595683U, // VQRSHLsv2i32
4037 974712739U, // VQRSHLsv2i64
4038 11071395U, // VQRSHLsv4i16
4039 11595683U, // VQRSHLsv4i32
4040 11071395U, // VQRSHLsv8i16
4041 12119971U, // VQRSHLsv8i8
4042 13692835U, // VQRSHLuv16i8
4043 22605731U, // VQRSHLuv1i64
4044 13168547U, // VQRSHLuv2i32
4045 22605731U, // VQRSHLuv2i64
4046 12644259U, // VQRSHLuv4i16
4047 13168547U, // VQRSHLuv4i32
4048 12644259U, // VQRSHLuv8i16
4049 13692835U, // VQRSHLuv8i8
4050 974713013U, // VQRSHRNsv2i32
4051 11595957U, // VQRSHRNsv4i16
4052 11071669U, // VQRSHRNsv8i8
4053 22606005U, // VQRSHRNuv2i32
4054 13168821U, // VQRSHRNuv4i16
4055 12644533U, // VQRSHRNuv8i8
4056 974713065U, // VQRSHRUNv2i32
4057 11596009U, // VQRSHRUNv4i16
4058 11071721U, // VQRSHRUNv8i8
4059 12119958U, // VQSHLsiv16i8
4060 974712726U, // VQSHLsiv1i64
4061 11595670U, // VQSHLsiv2i32
4062 974712726U, // VQSHLsiv2i64
4063 11071382U, // VQSHLsiv4i16
4064 11595670U, // VQSHLsiv4i32
4065 11071382U, // VQSHLsiv8i16
4066 12119958U, // VQSHLsiv8i8
4067 12121038U, // VQSHLsuv16i8
4068 974713806U, // VQSHLsuv1i64
4069 11596750U, // VQSHLsuv2i32
4070 974713806U, // VQSHLsuv2i64
4071 11072462U, // VQSHLsuv4i16
4072 11596750U, // VQSHLsuv4i32
4073 11072462U, // VQSHLsuv8i16
4074 12121038U, // VQSHLsuv8i8
4075 12119958U, // VQSHLsv16i8
4076 974712726U, // VQSHLsv1i64
4077 11595670U, // VQSHLsv2i32
4078 974712726U, // VQSHLsv2i64
4079 11071382U, // VQSHLsv4i16
4080 11595670U, // VQSHLsv4i32
4081 11071382U, // VQSHLsv8i16
4082 12119958U, // VQSHLsv8i8
4083 13692822U, // VQSHLuiv16i8
4084 22605718U, // VQSHLuiv1i64
4085 13168534U, // VQSHLuiv2i32
4086 22605718U, // VQSHLuiv2i64
4087 12644246U, // VQSHLuiv4i16
4088 13168534U, // VQSHLuiv4i32
4089 12644246U, // VQSHLuiv8i16
4090 13692822U, // VQSHLuiv8i8
4091 13692822U, // VQSHLuv16i8
4092 22605718U, // VQSHLuv1i64
4093 13168534U, // VQSHLuv2i32
4094 22605718U, // VQSHLuv2i64
4095 12644246U, // VQSHLuv4i16
4096 13168534U, // VQSHLuv4i32
4097 12644246U, // VQSHLuv8i16
4098 13692822U, // VQSHLuv8i8
4099 974713006U, // VQSHRNsv2i32
4100 11595950U, // VQSHRNsv4i16
4101 11071662U, // VQSHRNsv8i8
4102 22605998U, // VQSHRNuv2i32
4103 13168814U, // VQSHRNuv4i16
4104 12644526U, // VQSHRNuv8i8
4105 974713057U, // VQSHRUNv2i32
4106 11596001U, // VQSHRUNv4i16
4107 11071713U, // VQSHRUNv8i8
4108 12119256U, // VQSUBsv16i8
4109 974712024U, // VQSUBsv1i64
4110 11594968U, // VQSUBsv2i32
4111 974712024U, // VQSUBsv2i64
4112 11070680U, // VQSUBsv4i16
4113 11594968U, // VQSUBsv4i32
4114 11070680U, // VQSUBsv8i16
4115 12119256U, // VQSUBsv8i8
4116 13692120U, // VQSUBuv16i8
4117 22605016U, // VQSUBuv1i64
4118 13167832U, // VQSUBuv2i32
4119 22605016U, // VQSUBuv2i64
4120 12643544U, // VQSUBuv4i16
4121 13167832U, // VQSUBuv4i32
4122 12643544U, // VQSUBuv8i16
4123 13692120U, // VQSUBuv8i8
4124 962654352U, // VRADDHNv2i32
4125 14217360U, // VRADDHNv4i16
4126 14741648U, // VRADDHNv8i8
4127 13135328U, // VRECPEd
4128 8416736U, // VRECPEfd
4129 8416736U, // VRECPEfq
4130 7892448U, // VRECPEhd
4131 7892448U, // VRECPEhq
4132 13135328U, // VRECPEq
4133 8450651U, // VRECPSfd
4134 8450651U, // VRECPSfq
4135 7926363U, // VRECPShd
4136 7926363U, // VRECPShq
4137 1599992U, // VREV16d8
4138 1599992U, // VREV16q8
4139 551193U, // VREV32d16
4140 1599769U, // VREV32d8
4141 551193U, // VREV32q16
4142 1599769U, // VREV32q8
4143 551279U, // VREV64d16
4144 1075567U, // VREV64d32
4145 1599855U, // VREV64d8
4146 551279U, // VREV64q16
4147 1075567U, // VREV64q32
4148 1599855U, // VREV64q8
4149 12119399U, // VRHADDsv16i8
4150 11595111U, // VRHADDsv2i32
4151 11070823U, // VRHADDsv4i16
4152 11595111U, // VRHADDsv4i32
4153 11070823U, // VRHADDsv8i16
4154 12119399U, // VRHADDsv8i8
4155 13692263U, // VRHADDuv16i8
4156 13167975U, // VRHADDuv2i32
4157 12643687U, // VRHADDuv4i16
4158 13167975U, // VRHADDuv4i32
4159 12643687U, // VRHADDuv8i16
4160 13692263U, // VRHADDuv8i8
4161 942752490U, // VRINTAD
4162 942753012U, // VRINTAH
4163 942752139U, // VRINTANDf
4164 942753012U, // VRINTANDh
4165 942752139U, // VRINTANQf
4166 942753012U, // VRINTANQh
4167 942752139U, // VRINTAS
4168 942752538U, // VRINTMD
4169 942753093U, // VRINTMH
4170 942752198U, // VRINTMNDf
4171 942753093U, // VRINTMNDh
4172 942752198U, // VRINTMNQf
4173 942753093U, // VRINTMNQh
4174 942752198U, // VRINTMS
4175 942752550U, // VRINTND
4176 942753105U, // VRINTNH
4177 942752210U, // VRINTNNDf
4178 942753105U, // VRINTNNDh
4179 942752210U, // VRINTNNQf
4180 942753105U, // VRINTNNQh
4181 942752210U, // VRINTNS
4182 942752562U, // VRINTPD
4183 942753117U, // VRINTPH
4184 942752222U, // VRINTPNDf
4185 942753117U, // VRINTPNDh
4186 942752222U, // VRINTPNQf
4187 942753117U, // VRINTPNQh
4188 942752222U, // VRINTPS
4189 1282437633U, // VRINTRD
4190 7893505U, // VRINTRH
4191 8417793U, // VRINTRS
4192 1282438607U, // VRINTXD
4193 7894479U, // VRINTXH
4194 942752270U, // VRINTXNDf
4195 942753175U, // VRINTXNDh
4196 942752270U, // VRINTXNQf
4197 942753175U, // VRINTXNQh
4198 8418767U, // VRINTXS
4199 1282438657U, // VRINTZD
4200 7894529U, // VRINTZH
4201 942752282U, // VRINTZNDf
4202 942753198U, // VRINTZNDh
4203 942752282U, // VRINTZNQf
4204 942753198U, // VRINTZNQh
4205 8418817U, // VRINTZS
4206 12119978U, // VRSHLsv16i8
4207 974712746U, // VRSHLsv1i64
4208 11595690U, // VRSHLsv2i32
4209 974712746U, // VRSHLsv2i64
4210 11071402U, // VRSHLsv4i16
4211 11595690U, // VRSHLsv4i32
4212 11071402U, // VRSHLsv8i16
4213 12119978U, // VRSHLsv8i8
4214 13692842U, // VRSHLuv16i8
4215 22605738U, // VRSHLuv1i64
4216 13168554U, // VRSHLuv2i32
4217 22605738U, // VRSHLuv2i64
4218 12644266U, // VRSHLuv4i16
4219 13168554U, // VRSHLuv4i32
4220 12644266U, // VRSHLuv8i16
4221 13692842U, // VRSHLuv8i8
4222 962654397U, // VRSHRNv2i32
4223 14217405U, // VRSHRNv4i16
4224 14741693U, // VRSHRNv8i8
4225 12120518U, // VRSHRsv16i8
4226 974713286U, // VRSHRsv1i64
4227 11596230U, // VRSHRsv2i32
4228 974713286U, // VRSHRsv2i64
4229 11071942U, // VRSHRsv4i16
4230 11596230U, // VRSHRsv4i32
4231 11071942U, // VRSHRsv8i16
4232 12120518U, // VRSHRsv8i8
4233 13693382U, // VRSHRuv16i8
4234 22606278U, // VRSHRuv1i64
4235 13169094U, // VRSHRuv2i32
4236 22606278U, // VRSHRuv2i64
4237 12644806U, // VRSHRuv4i16
4238 13169094U, // VRSHRuv4i32
4239 12644806U, // VRSHRuv8i16
4240 13693382U, // VRSHRuv8i8
4241 13135341U, // VRSQRTEd
4242 8416749U, // VRSQRTEfd
4243 8416749U, // VRSQRTEfq
4244 7892461U, // VRSQRTEhd
4245 7892461U, // VRSQRTEhq
4246 13135341U, // VRSQRTEq
4247 8450673U, // VRSQRTSfd
4248 8450673U, // VRSQRTSfq
4249 7926385U, // VRSQRTShd
4250 7926385U, // VRSQRTShq
4251 12102499U, // VRSRAsv16i8
4252 907586403U, // VRSRAsv1i64
4253 11578211U, // VRSRAsv2i32
4254 907586403U, // VRSRAsv2i64
4255 11053923U, // VRSRAsv4i16
4256 11578211U, // VRSRAsv4i32
4257 11053923U, // VRSRAsv8i16
4258 12102499U, // VRSRAsv8i8
4259 13675363U, // VRSRAuv16i8
4260 22588259U, // VRSRAuv1i64
4261 13151075U, // VRSRAuv2i32
4262 22588259U, // VRSRAuv2i64
4263 12626787U, // VRSRAuv4i16
4264 13151075U, // VRSRAuv4i32
4265 12626787U, // VRSRAuv8i16
4266 13675363U, // VRSRAuv8i8
4267 962654337U, // VRSUBHNv2i32
4268 14217345U, // VRSUBHNv4i16
4269 14741633U, // VRSUBHNv8i8
4270 2888421478U, // VSCCLRMD
4271 2888421478U, // VSCCLRMS
4272 1010394796U, // VSDOTD
4273 1010394796U, // VSDOTDI
4274 1010394796U, // VSDOTQ
4275 1010394796U, // VSDOTQI
4276 942752574U, // VSELEQD
4277 942753129U, // VSELEQH
4278 942752234U, // VSELEQS
4279 942752502U, // VSELGED
4280 942753035U, // VSELGEH
4281 942752162U, // VSELGES
4282 942752598U, // VSELGTD
4283 942753163U, // VSELGTH
4284 942752258U, // VSELGTS
4285 942752586U, // VSELVSD
4286 942753151U, // VSELVSH
4287 942752246U, // VSELVSS
4288 570451U, // VSETLNi16
4289 1094739U, // VSETLNi32
4290 1619027U, // VSETLNi8
4291 14741465U, // VSHLLi16
4292 14217177U, // VSHLLi32
4293 15265753U, // VSHLLi8
4294 11595737U, // VSHLLsv2i64
4295 11071449U, // VSHLLsv4i32
4296 12120025U, // VSHLLsv8i16
4297 13168601U, // VSHLLuv2i64
4298 12644313U, // VSHLLuv4i32
4299 13692889U, // VSHLLuv8i16
4300 15265712U, // VSHLiv16i8
4301 962654128U, // VSHLiv1i64
4302 14217136U, // VSHLiv2i32
4303 962654128U, // VSHLiv2i64
4304 14741424U, // VSHLiv4i16
4305 14217136U, // VSHLiv4i32
4306 14741424U, // VSHLiv8i16
4307 15265712U, // VSHLiv8i8
4308 12119984U, // VSHLsv16i8
4309 974712752U, // VSHLsv1i64
4310 11595696U, // VSHLsv2i32
4311 974712752U, // VSHLsv2i64
4312 11071408U, // VSHLsv4i16
4313 11595696U, // VSHLsv4i32
4314 11071408U, // VSHLsv8i16
4315 12119984U, // VSHLsv8i8
4316 13692848U, // VSHLuv16i8
4317 22605744U, // VSHLuv1i64
4318 13168560U, // VSHLuv2i32
4319 22605744U, // VSHLuv2i64
4320 12644272U, // VSHLuv4i16
4321 13168560U, // VSHLuv4i32
4322 12644272U, // VSHLuv8i16
4323 13692848U, // VSHLuv8i8
4324 962654404U, // VSHRNv2i32
4325 14217412U, // VSHRNv4i16
4326 14741700U, // VSHRNv8i8
4327 12120524U, // VSHRsv16i8
4328 974713292U, // VSHRsv1i64
4329 11596236U, // VSHRsv2i32
4330 974713292U, // VSHRsv2i64
4331 11071948U, // VSHRsv4i16
4332 11596236U, // VSHRsv4i32
4333 11071948U, // VSHRsv8i16
4334 12120524U, // VSHRsv8i8
4335 13693388U, // VSHRuv16i8
4336 22606284U, // VSHRuv1i64
4337 13169100U, // VSHRuv2i32
4338 22606284U, // VSHRuv2i64
4339 12644812U, // VSHRuv4i16
4340 13169100U, // VSHRuv4i32
4341 12644812U, // VSHRuv8i16
4342 13693388U, // VSHRuv8i8
4343 35713969U, // VSHTOD
4344 1291908017U, // VSHTOH
4345 36238257U, // VSHTOS
4346 1244689329U, // VSITOD
4347 1245213617U, // VSITOH
4348 1226339249U, // VSITOS
4349 1617681U, // VSLIv16i8
4350 15773457U, // VSLIv1i64
4351 1093393U, // VSLIv2i32
4352 15773457U, // VSLIv2i64
4353 569105U, // VSLIv4i16
4354 1093393U, // VSLIv4i32
4355 569105U, // VSLIv8i16
4356 1617681U, // VSLIv8i8
4357 1311830961U, // VSLTOD
4358 1312355249U, // VSLTOH
4359 1293480881U, // VSLTOS
4360 1010394774U, // VSMMLA
4361 1282438000U, // VSQRTD
4362 7893872U, // VSQRTH
4363 8418160U, // VSQRTS
4364 12102505U, // VSRAsv16i8
4365 907586409U, // VSRAsv1i64
4366 11578217U, // VSRAsv2i32
4367 907586409U, // VSRAsv2i64
4368 11053929U, // VSRAsv4i16
4369 11578217U, // VSRAsv4i32
4370 11053929U, // VSRAsv8i16
4371 12102505U, // VSRAsv8i8
4372 13675369U, // VSRAuv16i8
4373 22588265U, // VSRAuv1i64
4374 13151081U, // VSRAuv2i32
4375 22588265U, // VSRAuv2i64
4376 12626793U, // VSRAuv4i16
4377 13151081U, // VSRAuv4i32
4378 12626793U, // VSRAuv8i16
4379 13675369U, // VSRAuv8i8
4380 1617686U, // VSRIv16i8
4381 15773462U, // VSRIv1i64
4382 1093398U, // VSRIv2i32
4383 15773462U, // VSRIv2i64
4384 569110U, // VSRIv4i16
4385 1093398U, // VSRIv4i32
4386 569110U, // VSRIv8i16
4387 1617686U, // VSRIv8i8
4388 900770063U, // VST1LNd16
4389 2981234959U, // VST1LNd16_UPD
4390 901294351U, // VST1LNd32
4391 2981759247U, // VST1LNd32_UPD
4392 901818639U, // VST1LNd8
4393 2982283535U, // VST1LNd8_UPD
4394 0U, // VST1LNq16Pseudo
4395 0U, // VST1LNq16Pseudo_UPD
4396 0U, // VST1LNq32Pseudo
4397 0U, // VST1LNq32Pseudo_UPD
4398 0U, // VST1LNq8Pseudo
4399 0U, // VST1LNq8Pseudo_UPD
4400 3020482831U, // VST1d16
4401 3087591695U, // VST1d16Q
4402 0U, // VST1d16QPseudo
4403 0U, // VST1d16QPseudoWB_fixed
4404 0U, // VST1d16QPseudoWB_register
4405 3154684175U, // VST1d16Qwb_fixed
4406 3221801231U, // VST1d16Qwb_register
4407 3288918287U, // VST1d16T
4408 0U, // VST1d16TPseudo
4409 0U, // VST1d16TPseudoWB_fixed
4410 0U, // VST1d16TPseudoWB_register
4411 3356010767U, // VST1d16Twb_fixed
4412 3423127823U, // VST1d16Twb_register
4413 3490228495U, // VST1d16wb_fixed
4414 3557345551U, // VST1d16wb_register
4415 3021007119U, // VST1d32
4416 3088115983U, // VST1d32Q
4417 0U, // VST1d32QPseudo
4418 0U, // VST1d32QPseudoWB_fixed
4419 0U, // VST1d32QPseudoWB_register
4420 3155208463U, // VST1d32Qwb_fixed
4421 3222325519U, // VST1d32Qwb_register
4422 3289442575U, // VST1d32T
4423 0U, // VST1d32TPseudo
4424 0U, // VST1d32TPseudoWB_fixed
4425 0U, // VST1d32TPseudoWB_register
4426 3356535055U, // VST1d32Twb_fixed
4427 3423652111U, // VST1d32Twb_register
4428 3490752783U, // VST1d32wb_fixed
4429 3557869839U, // VST1d32wb_register
4430 3035687183U, // VST1d64
4431 3102796047U, // VST1d64Q
4432 0U, // VST1d64QPseudo
4433 0U, // VST1d64QPseudoWB_fixed
4434 0U, // VST1d64QPseudoWB_register
4435 3169888527U, // VST1d64Qwb_fixed
4436 3237005583U, // VST1d64Qwb_register
4437 3304122639U, // VST1d64T
4438 0U, // VST1d64TPseudo
4439 0U, // VST1d64TPseudoWB_fixed
4440 0U, // VST1d64TPseudoWB_register
4441 3371215119U, // VST1d64Twb_fixed
4442 3438332175U, // VST1d64Twb_register
4443 3505432847U, // VST1d64wb_fixed
4444 3572549903U, // VST1d64wb_register
4445 3021531407U, // VST1d8
4446 3088640271U, // VST1d8Q
4447 0U, // VST1d8QPseudo
4448 0U, // VST1d8QPseudoWB_fixed
4449 0U, // VST1d8QPseudoWB_register
4450 3155732751U, // VST1d8Qwb_fixed
4451 3222849807U, // VST1d8Qwb_register
4452 3289966863U, // VST1d8T
4453 0U, // VST1d8TPseudo
4454 0U, // VST1d8TPseudoWB_fixed
4455 0U, // VST1d8TPseudoWB_register
4456 3357059343U, // VST1d8Twb_fixed
4457 3424176399U, // VST1d8Twb_register
4458 3491277071U, // VST1d8wb_fixed
4459 3558394127U, // VST1d8wb_register
4460 3624462607U, // VST1q16
4461 0U, // VST1q16HighQPseudo
4462 0U, // VST1q16HighQPseudo_UPD
4463 0U, // VST1q16HighTPseudo
4464 0U, // VST1q16HighTPseudo_UPD
4465 0U, // VST1q16LowQPseudo_UPD
4466 0U, // VST1q16LowTPseudo_UPD
4467 3691555087U, // VST1q16wb_fixed
4468 3758672143U, // VST1q16wb_register
4469 3624986895U, // VST1q32
4470 0U, // VST1q32HighQPseudo
4471 0U, // VST1q32HighQPseudo_UPD
4472 0U, // VST1q32HighTPseudo
4473 0U, // VST1q32HighTPseudo_UPD
4474 0U, // VST1q32LowQPseudo_UPD
4475 0U, // VST1q32LowTPseudo_UPD
4476 3692079375U, // VST1q32wb_fixed
4477 3759196431U, // VST1q32wb_register
4478 3639666959U, // VST1q64
4479 0U, // VST1q64HighQPseudo
4480 0U, // VST1q64HighQPseudo_UPD
4481 0U, // VST1q64HighTPseudo
4482 0U, // VST1q64HighTPseudo_UPD
4483 0U, // VST1q64LowQPseudo_UPD
4484 0U, // VST1q64LowTPseudo_UPD
4485 3706759439U, // VST1q64wb_fixed
4486 3773876495U, // VST1q64wb_register
4487 3625511183U, // VST1q8
4488 0U, // VST1q8HighQPseudo
4489 0U, // VST1q8HighQPseudo_UPD
4490 0U, // VST1q8HighTPseudo
4491 0U, // VST1q8HighTPseudo_UPD
4492 0U, // VST1q8LowQPseudo_UPD
4493 0U, // VST1q8LowTPseudo_UPD
4494 3692603663U, // VST1q8wb_fixed
4495 3759720719U, // VST1q8wb_register
4496 900778320U, // VST2LNd16
4497 0U, // VST2LNd16Pseudo
4498 0U, // VST2LNd16Pseudo_UPD
4499 2981407056U, // VST2LNd16_UPD
4500 901302608U, // VST2LNd32
4501 0U, // VST2LNd32Pseudo
4502 0U, // VST2LNd32Pseudo_UPD
4503 2981931344U, // VST2LNd32_UPD
4504 901826896U, // VST2LNd8
4505 0U, // VST2LNd8Pseudo
4506 0U, // VST2LNd8Pseudo_UPD
4507 2982455632U, // VST2LNd8_UPD
4508 900778320U, // VST2LNq16
4509 0U, // VST2LNq16Pseudo
4510 0U, // VST2LNq16Pseudo_UPD
4511 2981407056U, // VST2LNq16_UPD
4512 901302608U, // VST2LNq32
4513 0U, // VST2LNq32Pseudo
4514 0U, // VST2LNq32Pseudo_UPD
4515 2981931344U, // VST2LNq32_UPD
4516 3825789264U, // VST2b16
4517 3892881744U, // VST2b16wb_fixed
4518 3959998800U, // VST2b16wb_register
4519 3826313552U, // VST2b32
4520 3893406032U, // VST2b32wb_fixed
4521 3960523088U, // VST2b32wb_register
4522 3826837840U, // VST2b8
4523 3893930320U, // VST2b8wb_fixed
4524 3961047376U, // VST2b8wb_register
4525 3624462672U, // VST2d16
4526 3691555152U, // VST2d16wb_fixed
4527 3758672208U, // VST2d16wb_register
4528 3624986960U, // VST2d32
4529 3692079440U, // VST2d32wb_fixed
4530 3759196496U, // VST2d32wb_register
4531 3625511248U, // VST2d8
4532 3692603728U, // VST2d8wb_fixed
4533 3759720784U, // VST2d8wb_register
4534 3087591760U, // VST2q16
4535 0U, // VST2q16Pseudo
4536 0U, // VST2q16PseudoWB_fixed
4537 0U, // VST2q16PseudoWB_register
4538 3154684240U, // VST2q16wb_fixed
4539 3221801296U, // VST2q16wb_register
4540 3088116048U, // VST2q32
4541 0U, // VST2q32Pseudo
4542 0U, // VST2q32PseudoWB_fixed
4543 0U, // VST2q32PseudoWB_register
4544 3155208528U, // VST2q32wb_fixed
4545 3222325584U, // VST2q32wb_register
4546 3088640336U, // VST2q8
4547 0U, // VST2q8Pseudo
4548 0U, // VST2q8PseudoWB_fixed
4549 0U, // VST2q8PseudoWB_register
4550 3155732816U, // VST2q8wb_fixed
4551 3222849872U, // VST2q8wb_register
4552 900860261U, // VST3LNd16
4553 0U, // VST3LNd16Pseudo
4554 0U, // VST3LNd16Pseudo_UPD
4555 2981431653U, // VST3LNd16_UPD
4556 901384549U, // VST3LNd32
4557 0U, // VST3LNd32Pseudo
4558 0U, // VST3LNd32Pseudo_UPD
4559 2981955941U, // VST3LNd32_UPD
4560 901908837U, // VST3LNd8
4561 0U, // VST3LNd8Pseudo
4562 0U, // VST3LNd8Pseudo_UPD
4563 2982480229U, // VST3LNd8_UPD
4564 900860261U, // VST3LNq16
4565 0U, // VST3LNq16Pseudo
4566 0U, // VST3LNq16Pseudo_UPD
4567 2981431653U, // VST3LNq16_UPD
4568 901384549U, // VST3LNq32
4569 0U, // VST3LNq32Pseudo
4570 0U, // VST3LNq32Pseudo_UPD
4571 2981955941U, // VST3LNq32_UPD
4572 900778341U, // VST3d16
4573 0U, // VST3d16Pseudo
4574 0U, // VST3d16Pseudo_UPD
4575 2981407077U, // VST3d16_UPD
4576 901302629U, // VST3d32
4577 0U, // VST3d32Pseudo
4578 0U, // VST3d32Pseudo_UPD
4579 2981931365U, // VST3d32_UPD
4580 901826917U, // VST3d8
4581 0U, // VST3d8Pseudo
4582 0U, // VST3d8Pseudo_UPD
4583 2982455653U, // VST3d8_UPD
4584 900778341U, // VST3q16
4585 0U, // VST3q16Pseudo_UPD
4586 2981407077U, // VST3q16_UPD
4587 0U, // VST3q16oddPseudo
4588 0U, // VST3q16oddPseudo_UPD
4589 901302629U, // VST3q32
4590 0U, // VST3q32Pseudo_UPD
4591 2981931365U, // VST3q32_UPD
4592 0U, // VST3q32oddPseudo
4593 0U, // VST3q32oddPseudo_UPD
4594 901826917U, // VST3q8
4595 0U, // VST3q8Pseudo_UPD
4596 2982455653U, // VST3q8_UPD
4597 0U, // VST3q8oddPseudo
4598 0U, // VST3q8oddPseudo_UPD
4599 901032315U, // VST4LNd16
4600 0U, // VST4LNd16Pseudo
4601 0U, // VST4LNd16Pseudo_UPD
4602 2981415291U, // VST4LNd16_UPD
4603 901556603U, // VST4LNd32
4604 0U, // VST4LNd32Pseudo
4605 0U, // VST4LNd32Pseudo_UPD
4606 2981939579U, // VST4LNd32_UPD
4607 902080891U, // VST4LNd8
4608 0U, // VST4LNd8Pseudo
4609 0U, // VST4LNd8Pseudo_UPD
4610 2982463867U, // VST4LNd8_UPD
4611 901032315U, // VST4LNq16
4612 0U, // VST4LNq16Pseudo
4613 0U, // VST4LNq16Pseudo_UPD
4614 2981415291U, // VST4LNq16_UPD
4615 901556603U, // VST4LNq32
4616 0U, // VST4LNq32Pseudo
4617 0U, // VST4LNq32Pseudo_UPD
4618 2981939579U, // VST4LNq32_UPD
4619 900860283U, // VST4d16
4620 0U, // VST4d16Pseudo
4621 0U, // VST4d16Pseudo_UPD
4622 2981431675U, // VST4d16_UPD
4623 901384571U, // VST4d32
4624 0U, // VST4d32Pseudo
4625 0U, // VST4d32Pseudo_UPD
4626 2981955963U, // VST4d32_UPD
4627 901908859U, // VST4d8
4628 0U, // VST4d8Pseudo
4629 0U, // VST4d8Pseudo_UPD
4630 2982480251U, // VST4d8_UPD
4631 900860283U, // VST4q16
4632 0U, // VST4q16Pseudo_UPD
4633 2981431675U, // VST4q16_UPD
4634 0U, // VST4q16oddPseudo
4635 0U, // VST4q16oddPseudo_UPD
4636 901384571U, // VST4q32
4637 0U, // VST4q32Pseudo_UPD
4638 2981955963U, // VST4q32_UPD
4639 0U, // VST4q32oddPseudo
4640 0U, // VST4q32oddPseudo_UPD
4641 901908859U, // VST4q8
4642 0U, // VST4q8Pseudo_UPD
4643 2982480251U, // VST4q8_UPD
4644 0U, // VST4q8oddPseudo
4645 0U, // VST4q8oddPseudo_UPD
4646 942173170U, // VSTMDDB_UPD
4647 2730782U, // VSTMDIA
4648 942172958U, // VSTMDIA_UPD
4649 0U, // VSTMQIA
4650 942173170U, // VSTMSDB_UPD
4651 2730782U, // VSTMSIA
4652 942172958U, // VSTMSIA_UPD
4653 2683400U, // VSTRD
4654 586248U, // VSTRH
4655 2683400U, // VSTRS
4656 2647159304U, // VSTR_FPCXTNS_off
4657 768143880U, // VSTR_FPCXTNS_post
4658 2714300936U, // VSTR_FPCXTNS_pre
4659 2647683592U, // VSTR_FPCXTS_off
4660 768668168U, // VSTR_FPCXTS_post
4661 2714825224U, // VSTR_FPCXTS_pre
4662 2782458376U, // VSTR_FPSCR_NZCVQC_off
4663 1708700168U, // VSTR_FPSCR_NZCVQC_post
4664 2849550856U, // VSTR_FPSCR_NZCVQC_pre
4665 2648732168U, // VSTR_FPSCR_off
4666 769716744U, // VSTR_FPSCR_post
4667 2715873800U, // VSTR_FPSCR_pre
4668 2783506952U, // VSTR_P0_off
4669 1709748744U, // VSTR_P0_post
4670 2850599432U, // VSTR_P0_pre
4671 2649780744U, // VSTR_VPR_off
4672 770765320U, // VSTR_VPR_post
4673 2716922376U, // VSTR_VPR_pre
4674 1282469086U, // VSUBD
4675 7924958U, // VSUBH
4676 962654345U, // VSUBHNv2i32
4677 14217353U, // VSUBHNv4i16
4678 14741641U, // VSUBHNv8i8
4679 11595613U, // VSUBLsv2i64
4680 11071325U, // VSUBLsv4i32
4681 12119901U, // VSUBLsv8i16
4682 13168477U, // VSUBLuv2i64
4683 12644189U, // VSUBLuv4i32
4684 13692765U, // VSUBLuv8i16
4685 8449246U, // VSUBS
4686 11596894U, // VSUBWsv2i64
4687 11072606U, // VSUBWsv4i32
4688 12121182U, // VSUBWsv8i16
4689 13169758U, // VSUBWuv2i64
4690 12645470U, // VSUBWuv4i32
4691 13694046U, // VSUBWuv8i16
4692 8449246U, // VSUBfd
4693 8449246U, // VSUBfq
4694 7924958U, // VSUBhd
4695 7924958U, // VSUBhq
4696 15264990U, // VSUBv16i8
4697 962653406U, // VSUBv1i64
4698 14216414U, // VSUBv2i32
4699 962653406U, // VSUBv2i64
4700 14740702U, // VSUBv4i16
4701 14216414U, // VSUBv4i32
4702 14740702U, // VSUBv8i16
4703 15264990U, // VSUBv8i8
4704 1010394817U, // VSUDOTDI
4705 1010394817U, // VSUDOTQI
4706 2666892U, // VSWPd
4707 2666892U, // VSWPq
4708 1634136U, // VTBL1
4709 1634136U, // VTBL2
4710 1634136U, // VTBL3
4711 0U, // VTBL3Pseudo
4712 1634136U, // VTBL4
4713 0U, // VTBL4Pseudo
4714 1619211U, // VTBX1
4715 1619211U, // VTBX2
4716 1619211U, // VTBX3
4717 0U, // VTBX3Pseudo
4718 1619211U, // VTBX4
4719 0U, // VTBX4Pseudo
4720 37811121U, // VTOSHD
4721 1294529457U, // VTOSHH
4722 38335409U, // VTOSHS
4723 1235776013U, // VTOSIRD
4724 1246786061U, // VTOSIRH
4725 1227911693U, // VTOSIRS
4726 1235776433U, // VTOSIZD
4727 1246786481U, // VTOSIZH
4728 1227912113U, // VTOSIZS
4729 1302918065U, // VTOSLD
4730 1313928113U, // VTOSLH
4731 1295053745U, // VTOSLS
4732 39383985U, // VTOUHD
4733 1295578033U, // VTOUHH
4734 39908273U, // VTOUHS
4735 1248358925U, // VTOUIRD
4736 1248883213U, // VTOUIRH
4737 1228960269U, // VTOUIRS
4738 1248359345U, // VTOUIZD
4739 1248883633U, // VTOUIZH
4740 1228960689U, // VTOUIZS
4741 1315500977U, // VTOULD
4742 1316025265U, // VTOULH
4743 1296102321U, // VTOULS
4744 569551U, // VTRNd16
4745 1093839U, // VTRNd32
4746 1618127U, // VTRNd8
4747 569551U, // VTRNq16
4748 1093839U, // VTRNq32
4749 1618127U, // VTRNq8
4750 1635200U, // VTSTv16i8
4751 1110912U, // VTSTv2i32
4752 586624U, // VTSTv4i16
4753 1110912U, // VTSTv4i32
4754 586624U, // VTSTv8i16
4755 1635200U, // VTSTv8i8
4756 1010394828U, // VUDOTD
4757 1010394828U, // VUDOTDI
4758 1010394828U, // VUDOTQ
4759 1010394828U, // VUDOTQI
4760 41481137U, // VUHTOD
4761 1292432305U, // VUHTOH
4762 42005425U, // VUHTOS
4763 1250456497U, // VUITOD
4764 1250980785U, // VUITOH
4765 1226863537U, // VUITOS
4766 1317598129U, // VULTOD
4767 1318122417U, // VULTOH
4768 1294005169U, // VULTOS
4769 1010394806U, // VUMMLA
4770 1010394785U, // VUSDOTD
4771 1010394785U, // VUSDOTDI
4772 1010394785U, // VUSDOTQ
4773 1010394785U, // VUSDOTQI
4774 1010394762U, // VUSMMLA
4775 569745U, // VUZPd16
4776 1618321U, // VUZPd8
4777 569745U, // VUZPq16
4778 1094033U, // VUZPq32
4779 1618321U, // VUZPq8
4780 569621U, // VZIPd16
4781 1618197U, // VZIPd8
4782 569621U, // VZIPq16
4783 1093909U, // VZIPq32
4784 1618197U, // VZIPq8
4785 2730733U, // sysLDMDA
4786 942172909U, // sysLDMDA_UPD
4787 2730988U, // sysLDMDB
4788 942173164U, // sysLDMDB_UPD
4789 2732116U, // sysLDMIA
4790 942174292U, // sysLDMIA_UPD
4791 2731007U, // sysLDMIB
4792 942173183U, // sysLDMIB_UPD
4793 2730739U, // sysSTMDA
4794 942172915U, // sysSTMDA_UPD
4795 2730995U, // sysSTMDB
4796 942173171U, // sysSTMDB_UPD
4797 2732151U, // sysSTMIA
4798 942174327U, // sysSTMIA_UPD
4799 2731013U, // sysSTMIB
4800 942173189U, // sysSTMIB_UPD
4801 2632979U, // t2ADCri
4802 43527443U, // t2ADCrr
4803 43584787U, // t2ADCrs
4804 43527511U, // t2ADDri
4805 2684005U, // t2ADDri12
4806 43527511U, // t2ADDrr
4807 43584855U, // t2ADDrs
4808 43527511U, // t2ADDspImm
4809 2684005U, // t2ADDspImm12
4810 43545002U, // t2ADR
4811 2633112U, // t2ANDri
4812 43527576U, // t2ANDrr
4813 43584920U, // t2ANDrs
4814 43528683U, // t2ASRri
4815 43528683U, // t2ASRrr
4816 43545191U, // t2ASRs1
4817 4422U, // t2AUT
4818 875154964U, // t2AUTG
4819 1117367229U, // t2B
4820 2682139U, // t2BFC
4821 2666249U, // t2BFI
4822 1076391814U, // t2BFLi
4823 1076393386U, // t2BFLr
4824 1076391413U, // t2BFi
4825 4029777812U, // t2BFic
4826 1076393307U, // t2BFr
4827 2632992U, // t2BICri
4828 43527456U, // t2BICrr
4829 43584800U, // t2BICrs
4830 1917U, // t2BTI
4831 875156389U, // t2BXAUT
4832 2731803U, // t2BXJ
4833 1117367229U, // t2Bcc
4834 1344934161U, // t2CDP
4835 1344932154U, // t2CDP2
4836 4838734U, // t2CLREX
4837 2888421481U, // t2CLRM
4838 2651645U, // t2CLZ
4839 43544746U, // t2CMNri
4840 43544746U, // t2CMNrr
4841 43577514U, // t2CMNrs
4842 43544859U, // t2CMPri
4843 43544859U, // t2CMPrr
4844 43577627U, // t2CMPrs
4845 4802484U, // t2CPS1p
4846 1520095838U, // t2CPS2p
4847 1479201374U, // t2CPS3p
4848 942753529U, // t2CRC32B
4849 942753537U, // t2CRC32CB
4850 942753647U, // t2CRC32CH
4851 942753767U, // t2CRC32CW
4852 942753639U, // t2CRC32H
4853 942753759U, // t2CRC32W
4854 942753686U, // t2CSEL
4855 942753580U, // t2CSINC
4856 942753738U, // t2CSINV
4857 942753632U, // t2CSNEG
4858 2731517U, // t2DBG
4859 4835593U, // t2DCPS1
4860 4835658U, // t2DCPS2
4861 4835679U, // t2DCPS3
4862 942753706U, // t2DLS
4863 4096371758U, // t2DMB
4864 4096371854U, // t2DSB
4865 2634201U, // t2EORri
4866 43528665U, // t2EORrr
4867 43586009U, // t2EORrs
4868 43627281U, // t2HINT
4869 4802513U, // t2HVC
4870 4163480722U, // t2ISB
4871 69751521U, // t2IT
4872 0U, // t2Int_eh_sjlj_setjmp
4873 0U, // t2Int_eh_sjlj_setjmp_nofp
4874 2648809U, // t2LDA
4875 2649018U, // t2LDAB
4876 2651452U, // t2LDAEX
4877 2649329U, // t2LDAEXB
4878 2682292U, // t2LDAEXD
4879 2649825U, // t2LDAEXH
4880 2649625U, // t2LDAH
4881 1344843551U, // t2LDC2L_OFFSET
4882 1344843551U, // t2LDC2L_OPTION
4883 1344843551U, // t2LDC2L_POST
4884 1344843551U, // t2LDC2L_PRE
4885 1344842016U, // t2LDC2_OFFSET
4886 1344842016U, // t2LDC2_OPTION
4887 1344842016U, // t2LDC2_POST
4888 1344842016U, // t2LDC2_PRE
4889 1344843619U, // t2LDCL_OFFSET
4890 1344843619U, // t2LDCL_OPTION
4891 1344843619U, // t2LDCL_POST
4892 1344843619U, // t2LDCL_PRE
4893 1344843031U, // t2LDC_OFFSET
4894 1344843031U, // t2LDC_OPTION
4895 1344843031U, // t2LDC_POST
4896 1344843031U, // t2LDC_PRE
4897 2730988U, // t2LDMDB
4898 942173164U, // t2LDMDB_UPD
4899 43626580U, // t2LDMIA
4900 983068756U, // t2LDMIA_UPD
4901 2683561U, // t2LDRBT
4902 2665603U, // t2LDRB_POST
4903 2665603U, // t2LDRB_PRE
4904 43576451U, // t2LDRBi12
4905 2681987U, // t2LDRBi8
4906 43543683U, // t2LDRBpci
4907 43560067U, // t2LDRBs
4908 2674077U, // t2LDRD_POST
4909 2674077U, // t2LDRD_PRE
4910 2665885U, // t2LDRDi8
4911 2684232U, // t2LDREX
4912 2649343U, // t2LDREXB
4913 2682306U, // t2LDREXD
4914 2649839U, // t2LDREXH
4915 2683596U, // t2LDRHT
4916 2666121U, // t2LDRH_POST
4917 2666121U, // t2LDRH_PRE
4918 43576969U, // t2LDRHi12
4919 2682505U, // t2LDRHi8
4920 43544201U, // t2LDRHpci
4921 43560585U, // t2LDRHs
4922 2683573U, // t2LDRSBT
4923 2665622U, // t2LDRSB_POST
4924 2665622U, // t2LDRSB_PRE
4925 43576470U, // t2LDRSBi12
4926 2682006U, // t2LDRSBi8
4927 43543702U, // t2LDRSBpci
4928 43560086U, // t2LDRSBs
4929 2683608U, // t2LDRSHT
4930 2666160U, // t2LDRSH_POST
4931 2666160U, // t2LDRSH_PRE
4932 43577008U, // t2LDRSHi12
4933 2682544U, // t2LDRSHi8
4934 43544240U, // t2LDRSHpci
4935 43560624U, // t2LDRSHs
4936 2683755U, // t2LDRT
4937 2666927U, // t2LDR_POST
4938 2666927U, // t2LDR_PRE
4939 43577775U, // t2LDRi12
4940 2683311U, // t2LDRi8
4941 43545007U, // t2LDRpci
4942 43561391U, // t2LDRs
4943 4818775U, // t2LE
4944 10577751U, // t2LEUpdate
4945 43528231U, // t2LSLri
4946 43528231U, // t2LSLrr
4947 43528690U, // t2LSRri
4948 43528690U, // t2LSRrr
4949 43545196U, // t2LSRs1
4950 1344934310U, // t2MCR
4951 1344932159U, // t2MCR2
4952 1344852449U, // t2MCRR
4953 1344850244U, // t2MCRR2
4954 2665261U, // t2MLA
4955 2667062U, // t2MLS
4956 2683830U, // t2MOVTi16
4957 43553876U, // t2MOVi
4958 2651259U, // t2MOVi16
4959 43553876U, // t2MOVr
4960 1143606574U, // t2MRC
4961 1143605541U, // t2MRC2
4962 1814613298U, // t2MRRC
4963 1814612266U, // t2MRRC2
4964 2732643U, // t2MRS_AR
4965 2650723U, // t2MRS_M
4966 2650723U, // t2MRSbanked
4967 2732643U, // t2MRSsys_AR
4968 1881698807U, // t2MSR_AR
4969 1881698807U, // t2MSR_M
4970 1948807671U, // t2MSRbanked
4971 2682935U, // t2MUL
4972 2658555U, // t2MVNi
4973 43553019U, // t2MVNr
4974 43528443U, // t2MVNs
4975 2633931U, // t2ORNri
4976 2633931U, // t2ORNrr
4977 2691275U, // t2ORNrs
4978 2634215U, // t2ORRri
4979 43528679U, // t2ORRrr
4980 43586023U, // t2ORRrs
4981 4387U, // t2PAC
4982 4403U, // t2PACBTI
4983 2731521U, // t2PACG
4984 2667156U, // t2PKHBT
4985 2665639U, // t2PKHTB
4986 4230509674U, // t2PLDWi12
4987 2651242U, // t2PLDWi8
4988 69792874U, // t2PLDWs
4989 4230507916U, // t2PLDi12
4990 2649484U, // t2PLDi8
4991 136949132U, // t2PLDpci
4992 69791116U, // t2PLDs
4993 4230508301U, // t2PLIi12
4994 2649869U, // t2PLIi8
4995 136949517U, // t2PLIpci
4996 69791501U, // t2PLIs
4997 2682235U, // t2QADD
4998 2681301U, // t2QADD16
4999 2681404U, // t2QADD8
5000 2684352U, // t2QASX
5001 2682209U, // t2QDADD
5002 2682060U, // t2QDSUB
5003 2684098U, // t2QSAX
5004 2682073U, // t2QSUB
5005 2681263U, // t2QSUB16
5006 2681365U, // t2QSUB8
5007 2650847U, // t2RBIT
5008 43545635U, // t2REV
5009 43543033U, // t2REV16
5010 43544251U, // t2REVSH
5011 2730981U, // t2RFEDB
5012 2730981U, // t2RFEDBW
5013 2730769U, // t2RFEIA
5014 2730769U, // t2RFEIAW
5015 43528669U, // t2RORri
5016 43528669U, // t2RORrr
5017 2659759U, // t2RRX
5018 43527320U, // t2RSBri
5019 2632856U, // t2RSBrr
5020 2690200U, // t2RSBrs
5021 2681308U, // t2SADD16
5022 2681410U, // t2SADD8
5023 2684357U, // t2SASX
5024 3215U, // t2SB
5025 2632974U, // t2SBCri
5026 43527438U, // t2SBCrr
5027 43584782U, // t2SBCrs
5028 2667866U, // t2SBFX
5029 2683943U, // t2SDIV
5030 2682754U, // t2SEL
5031 4802460U, // t2SETPAN
5032 4836881U, // t2SG
5033 2681284U, // t2SHADD16
5034 2681389U, // t2SHADD8
5035 2684339U, // t2SHASX
5036 2684085U, // t2SHSAX
5037 2681246U, // t2SHSUB16
5038 2681350U, // t2SHSUB8
5039 2731306U, // t2SMC
5040 2665419U, // t2SMLABB
5041 2667149U, // t2SMLABT
5042 2665795U, // t2SMLAD
5043 2667792U, // t2SMLADX
5044 2756422U, // t2SMLAL
5045 2755538U, // t2SMLALBB
5046 2757274U, // t2SMLALBT
5047 2755973U, // t2SMLALD
5048 2757918U, // t2SMLALDX
5049 2755757U, // t2SMLALTB
5050 2757516U, // t2SMLALTT
5051 2665632U, // t2SMLATB
5052 2667397U, // t2SMLATT
5053 2665699U, // t2SMLAWB
5054 2667451U, // t2SMLAWT
5055 2665896U, // t2SMLSD
5056 2667822U, // t2SMLSDX
5057 2755984U, // t2SMLSLD
5058 2757926U, // t2SMLSLDX
5059 2665265U, // t2SMMLA
5060 2666911U, // t2SMMLAR
5061 2667060U, // t2SMMLS
5062 2666991U, // t2SMMLSR
5063 2682939U, // t2SMMUL
5064 2683345U, // t2SMMULR
5065 2682185U, // t2SMUAD
5066 2684183U, // t2SMUADX
5067 2681818U, // t2SMULBB
5068 2683554U, // t2SMULBT
5069 2666476U, // t2SMULL
5070 2682037U, // t2SMULTB
5071 2683796U, // t2SMULTT
5072 2682090U, // t2SMULWB
5073 2683842U, // t2SMULWT
5074 2682286U, // t2SMUSD
5075 2684213U, // t2SMUSDX
5076 44149753U, // t2SRSDB
5077 44674041U, // t2SRSDB_UPD
5078 44149541U, // t2SRSIA
5079 44673829U, // t2SRSIA_UPD
5080 2667134U, // t2SSAT
5081 2681322U, // t2SSAT16
5082 2684103U, // t2SSAX
5083 2681270U, // t2SSUB16
5084 2681371U, // t2SSUB8
5085 1344843557U, // t2STC2L_OFFSET
5086 1344843557U, // t2STC2L_OPTION
5087 1344843557U, // t2STC2L_POST
5088 1344843557U, // t2STC2L_PRE
5089 1344842032U, // t2STC2_OFFSET
5090 1344842032U, // t2STC2_OPTION
5091 1344842032U, // t2STC2_POST
5092 1344842032U, // t2STC2_PRE
5093 1344843624U, // t2STCL_OFFSET
5094 1344843624U, // t2STCL_OPTION
5095 1344843624U, // t2STCL_POST
5096 1344843624U, // t2STCL_PRE
5097 1344843067U, // t2STC_OFFSET
5098 1344843067U, // t2STC_OPTION
5099 1344843067U, // t2STC_POST
5100 1344843067U, // t2STC_PRE
5101 2650161U, // t2STL
5102 2649122U, // t2STLB
5103 2684226U, // t2STLEX
5104 2682104U, // t2STLEXB
5105 2665915U, // t2STLEXD
5106 2682600U, // t2STLEXH
5107 2649701U, // t2STLH
5108 2730995U, // t2STMDB
5109 942173171U, // t2STMDB_UPD
5110 43626615U, // t2STMIA
5111 983068791U, // t2STMIA_UPD
5112 2683567U, // t2STRBT
5113 942189705U, // t2STRB_POST
5114 942189705U, // t2STRB_PRE
5115 43576457U, // t2STRBi12
5116 2681993U, // t2STRBi8
5117 43560073U, // t2STRBs
5118 942198179U, // t2STRD_POST
5119 942198179U, // t2STRD_PRE
5120 2665891U, // t2STRDi8
5121 2667860U, // t2STREX
5122 2682118U, // t2STREXB
5123 2665929U, // t2STREXD
5124 2682614U, // t2STREXH
5125 2683602U, // t2STRHT
5126 942190223U, // t2STRH_POST
5127 942190223U, // t2STRH_PRE
5128 43576975U, // t2STRHi12
5129 2682511U, // t2STRHi8
5130 43560591U, // t2STRHs
5131 2683766U, // t2STRT
5132 942191113U, // t2STR_POST
5133 942191113U, // t2STR_PRE
5134 43577865U, // t2STRi12
5135 2683401U, // t2STRi8
5136 43561481U, // t2STRs
5137 45199914U, // t2SUBS_PC_LR
5138 43527374U, // t2SUBri
5139 2683999U, // t2SUBri12
5140 43527374U, // t2SUBrr
5141 43584718U, // t2SUBrs
5142 43527374U, // t2SUBspImm
5143 2683999U, // t2SUBspImm12
5144 2665407U, // t2SXTAB
5145 2664832U, // t2SXTAB16
5146 2666031U, // t2SXTAH
5147 43576514U, // t2SXTB
5148 2681232U, // t2SXTB16
5149 43577025U, // t2SXTH
5150 203975649U, // t2TBB
5151 271085115U, // t2TBH
5152 43544987U, // t2TEQri
5153 43544987U, // t2TEQrr
5154 43577755U, // t2TEQrs
5155 338275484U, // t2TSB
5156 43545473U, // t2TSTri
5157 43545473U, // t2TSTrr
5158 43578241U, // t2TSTrs
5159 2651017U, // t2TT
5160 2648949U, // t2TTA
5161 2650760U, // t2TTAT
5162 2651035U, // t2TTT
5163 2681315U, // t2UADD16
5164 2681416U, // t2UADD8
5165 2684362U, // t2UASX
5166 2667871U, // t2UBFX
5167 4802520U, // t2UDF
5168 2683948U, // t2UDIV
5169 2681292U, // t2UHADD16
5170 2681396U, // t2UHADD8
5171 2684345U, // t2UHASX
5172 2684091U, // t2UHSAX
5173 2681254U, // t2UHSUB16
5174 2681357U, // t2UHSUB8
5175 2756395U, // t2UMAAL
5176 2756428U, // t2UMLAL
5177 2666482U, // t2UMULL
5178 2681300U, // t2UQADD16
5179 2681403U, // t2UQADD8
5180 2684351U, // t2UQASX
5181 2684097U, // t2UQSAX
5182 2681262U, // t2UQSUB16
5183 2681364U, // t2UQSUB8
5184 2681383U, // t2USAD8
5185 2664959U, // t2USADA8
5186 2667139U, // t2USAT
5187 2681329U, // t2USAT16
5188 2684108U, // t2USAX
5189 2681277U, // t2USUB16
5190 2681377U, // t2USUB8
5191 2665413U, // t2UXTAB
5192 2664840U, // t2UXTAB16
5193 2666037U, // t2UXTAH
5194 43576519U, // t2UXTB
5195 2681239U, // t2UXTB16
5196 43577030U, // t2UXTH
5197 942753711U, // t2WLS
5198 1052593427U, // tADC
5199 2682199U, // tADDhirr
5200 918375767U, // tADDi3
5201 1052593495U, // tADDi8
5202 2682199U, // tADDrSP
5203 2682199U, // tADDrSPi
5204 918375767U, // tADDrr
5205 2682199U, // tADDspi
5206 2682199U, // tADDspr
5207 2650538U, // tADR
5208 1052593560U, // tAND
5209 918376939U, // tASRri
5210 1052594667U, // tASRrr
5211 1076472765U, // tB
5212 1052593440U, // tBIC
5213 4802500U, // tBKPT
5214 405393242U, // tBL
5215 875156053U, // tBLXNSr
5216 405394854U, // tBLXi
5217 875156902U, // tBLXr
5218 2733312U, // tBX
5219 2732624U, // tBXNS
5220 1076472765U, // tBcc
5221 4029761540U, // tCBNZ
5222 4029761535U, // tCBZ
5223 2650282U, // tCMN
5224 2650395U, // tCMPhir
5225 2650395U, // tCMPi8
5226 2650395U, // tCMPr
5227 1476579934U, // tCPS
5228 1052594649U, // tEOR
5229 2732817U, // tHINT
5230 4802495U, // tHLT
5231 0U, // tInt_WIN_eh_sjlj_longjmp
5232 0U, // tInt_eh_sjlj_longjmp
5233 0U, // tInt_eh_sjlj_setjmp
5234 2732116U, // tLDMIA
5235 2681987U, // tLDRBi
5236 2681987U, // tLDRBr
5237 2682505U, // tLDRHi
5238 2682505U, // tLDRHr
5239 2682006U, // tLDRSB
5240 2682544U, // tLDRSH
5241 2683311U, // tLDRi
5242 2650543U, // tLDRpci
5243 2683311U, // tLDRr
5244 2683311U, // tLDRspi
5245 918376487U, // tLSLri
5246 1052594215U, // tLSLrr
5247 918376946U, // tLSRri
5248 1052594674U, // tLSRrr
5249 942753721U, // tMOVSr
5250 1254446164U, // tMOVi8
5251 2651220U, // tMOVr
5252 918376503U, // tMUL
5253 1254445307U, // tMVN
5254 1052594663U, // tORR
5255 0U, // tPICADD
5256 2888421663U, // tPOP
5257 2888421046U, // tPUSH
5258 2651171U, // tREV
5259 2648569U, // tREV16
5260 2649787U, // tREVSH
5261 1052594653U, // tROR
5262 2193968280U, // tRSB
5263 1052593422U, // tSBC
5264 280399U, // tSETEND
5265 942174327U, // tSTMIA_UPD
5266 2681993U, // tSTRBi
5267 2681993U, // tSTRBr
5268 2682511U, // tSTRHi
5269 2682511U, // tSTRHr
5270 2683401U, // tSTRi
5271 2683401U, // tSTRr
5272 2683401U, // tSTRspi
5273 918375630U, // tSUBi3
5274 1052593358U, // tSUBi8
5275 918375630U, // tSUBrr
5276 2682062U, // tSUBspi
5277 2731327U, // tSVC
5278 2649282U, // tSXTB
5279 2649793U, // tSXTH
5280 4364U, // tTRAP
5281 2651009U, // tTST
5282 4802395U, // tUDF
5283 2649287U, // tUXTB
5284 2649798U, // tUXTH
5285 2298U, // t__brkdiv0
5286 };
5287
5288 static const uint32_t OpInfo1[] = {
5289 0U, // PHI
5290 0U, // INLINEASM
5291 0U, // INLINEASM_BR
5292 0U, // CFI_INSTRUCTION
5293 0U, // EH_LABEL
5294 0U, // GC_LABEL
5295 0U, // ANNOTATION_LABEL
5296 0U, // KILL
5297 0U, // EXTRACT_SUBREG
5298 0U, // INSERT_SUBREG
5299 0U, // IMPLICIT_DEF
5300 0U, // INIT_UNDEF
5301 0U, // SUBREG_TO_REG
5302 0U, // COPY_TO_REGCLASS
5303 0U, // DBG_VALUE
5304 0U, // DBG_VALUE_LIST
5305 0U, // DBG_INSTR_REF
5306 0U, // DBG_PHI
5307 0U, // DBG_LABEL
5308 0U, // REG_SEQUENCE
5309 0U, // COPY
5310 0U, // COPY_LANEMASK
5311 0U, // BUNDLE
5312 0U, // LIFETIME_START
5313 0U, // LIFETIME_END
5314 0U, // PSEUDO_PROBE
5315 0U, // ARITH_FENCE
5316 0U, // STACKMAP
5317 0U, // FENTRY_CALL
5318 0U, // PATCHPOINT
5319 0U, // LOAD_STACK_GUARD
5320 0U, // PREALLOCATED_SETUP
5321 0U, // PREALLOCATED_ARG
5322 0U, // STATEPOINT
5323 0U, // LOCAL_ESCAPE
5324 0U, // FAULTING_OP
5325 0U, // PATCHABLE_OP
5326 0U, // PATCHABLE_FUNCTION_ENTER
5327 0U, // PATCHABLE_RET
5328 0U, // PATCHABLE_FUNCTION_EXIT
5329 0U, // PATCHABLE_TAIL_CALL
5330 0U, // PATCHABLE_EVENT_CALL
5331 0U, // PATCHABLE_TYPED_EVENT_CALL
5332 0U, // ICALL_BRANCH_FUNNEL
5333 0U, // FAKE_USE
5334 0U, // MEMBARRIER
5335 0U, // JUMP_TABLE_DEBUG_INFO
5336 0U, // RELOC_NONE
5337 0U, // CONVERGENCECTRL_ENTRY
5338 0U, // CONVERGENCECTRL_ANCHOR
5339 0U, // CONVERGENCECTRL_LOOP
5340 0U, // CONVERGENCECTRL_GLUE
5341 0U, // G_ASSERT_SEXT
5342 0U, // G_ASSERT_ZEXT
5343 0U, // G_ASSERT_ALIGN
5344 0U, // G_ADD
5345 0U, // G_SUB
5346 0U, // G_MUL
5347 0U, // G_SDIV
5348 0U, // G_UDIV
5349 0U, // G_SREM
5350 0U, // G_UREM
5351 0U, // G_SDIVREM
5352 0U, // G_UDIVREM
5353 0U, // G_AND
5354 0U, // G_OR
5355 0U, // G_XOR
5356 0U, // G_ABDS
5357 0U, // G_ABDU
5358 0U, // G_UAVGFLOOR
5359 0U, // G_UAVGCEIL
5360 0U, // G_SAVGFLOOR
5361 0U, // G_SAVGCEIL
5362 0U, // G_IMPLICIT_DEF
5363 0U, // G_PHI
5364 0U, // G_FRAME_INDEX
5365 0U, // G_GLOBAL_VALUE
5366 0U, // G_PTRAUTH_GLOBAL_VALUE
5367 0U, // G_CONSTANT_POOL
5368 0U, // G_EXTRACT
5369 0U, // G_UNMERGE_VALUES
5370 0U, // G_INSERT
5371 0U, // G_MERGE_VALUES
5372 0U, // G_BUILD_VECTOR
5373 0U, // G_BUILD_VECTOR_TRUNC
5374 0U, // G_CONCAT_VECTORS
5375 0U, // G_PTRTOINT
5376 0U, // G_INTTOPTR
5377 0U, // G_BITCAST
5378 0U, // G_FREEZE
5379 0U, // G_CONSTANT_FOLD_BARRIER
5380 0U, // G_INTRINSIC_FPTRUNC_ROUND
5381 0U, // G_INTRINSIC_TRUNC
5382 0U, // G_INTRINSIC_ROUND
5383 0U, // G_INTRINSIC_LRINT
5384 0U, // G_INTRINSIC_LLRINT
5385 0U, // G_INTRINSIC_ROUNDEVEN
5386 0U, // G_READCYCLECOUNTER
5387 0U, // G_READSTEADYCOUNTER
5388 0U, // G_LOAD
5389 0U, // G_SEXTLOAD
5390 0U, // G_ZEXTLOAD
5391 0U, // G_FPEXTLOAD
5392 0U, // G_INDEXED_LOAD
5393 0U, // G_INDEXED_SEXTLOAD
5394 0U, // G_INDEXED_ZEXTLOAD
5395 0U, // G_STORE
5396 0U, // G_FPTRUNCSTORE
5397 0U, // G_INDEXED_STORE
5398 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
5399 0U, // G_ATOMIC_CMPXCHG
5400 0U, // G_ATOMICRMW_XCHG
5401 0U, // G_ATOMICRMW_ADD
5402 0U, // G_ATOMICRMW_SUB
5403 0U, // G_ATOMICRMW_AND
5404 0U, // G_ATOMICRMW_NAND
5405 0U, // G_ATOMICRMW_OR
5406 0U, // G_ATOMICRMW_XOR
5407 0U, // G_ATOMICRMW_MAX
5408 0U, // G_ATOMICRMW_MIN
5409 0U, // G_ATOMICRMW_UMAX
5410 0U, // G_ATOMICRMW_UMIN
5411 0U, // G_ATOMICRMW_FADD
5412 0U, // G_ATOMICRMW_FSUB
5413 0U, // G_ATOMICRMW_FMAX
5414 0U, // G_ATOMICRMW_FMIN
5415 0U, // G_ATOMICRMW_FMAXIMUM
5416 0U, // G_ATOMICRMW_FMINIMUM
5417 0U, // G_ATOMICRMW_FMAXIMUMNUM
5418 0U, // G_ATOMICRMW_FMINIMUMNUM
5419 0U, // G_ATOMICRMW_UINC_WRAP
5420 0U, // G_ATOMICRMW_UDEC_WRAP
5421 0U, // G_ATOMICRMW_USUB_COND
5422 0U, // G_ATOMICRMW_USUB_SAT
5423 0U, // G_FENCE
5424 0U, // G_PREFETCH
5425 0U, // G_BRCOND
5426 0U, // G_BRINDIRECT
5427 0U, // G_INVOKE_REGION_START
5428 0U, // G_INTRINSIC
5429 0U, // G_INTRINSIC_W_SIDE_EFFECTS
5430 0U, // G_INTRINSIC_CONVERGENT
5431 0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
5432 0U, // G_ANYEXT
5433 0U, // G_TRUNC
5434 0U, // G_TRUNC_SSAT_S
5435 0U, // G_TRUNC_SSAT_U
5436 0U, // G_TRUNC_USAT_U
5437 0U, // G_CONSTANT
5438 0U, // G_FCONSTANT
5439 0U, // G_VASTART
5440 0U, // G_VAARG
5441 0U, // G_SEXT
5442 0U, // G_SEXT_INREG
5443 0U, // G_ZEXT
5444 0U, // G_SHL
5445 0U, // G_LSHR
5446 0U, // G_ASHR
5447 0U, // G_FSHL
5448 0U, // G_FSHR
5449 0U, // G_ROTR
5450 0U, // G_ROTL
5451 0U, // G_ICMP
5452 0U, // G_FCMP
5453 0U, // G_SCMP
5454 0U, // G_UCMP
5455 0U, // G_SELECT
5456 0U, // G_UADDO
5457 0U, // G_UADDE
5458 0U, // G_USUBO
5459 0U, // G_USUBE
5460 0U, // G_SADDO
5461 0U, // G_SADDE
5462 0U, // G_SSUBO
5463 0U, // G_SSUBE
5464 0U, // G_UMULO
5465 0U, // G_SMULO
5466 0U, // G_UMULH
5467 0U, // G_SMULH
5468 0U, // G_UADDSAT
5469 0U, // G_SADDSAT
5470 0U, // G_USUBSAT
5471 0U, // G_SSUBSAT
5472 0U, // G_USHLSAT
5473 0U, // G_SSHLSAT
5474 0U, // G_SMULFIX
5475 0U, // G_UMULFIX
5476 0U, // G_SMULFIXSAT
5477 0U, // G_UMULFIXSAT
5478 0U, // G_SDIVFIX
5479 0U, // G_UDIVFIX
5480 0U, // G_SDIVFIXSAT
5481 0U, // G_UDIVFIXSAT
5482 0U, // G_FADD
5483 0U, // G_FSUB
5484 0U, // G_FMUL
5485 0U, // G_FMA
5486 0U, // G_FMAD
5487 0U, // G_FDIV
5488 0U, // G_FREM
5489 0U, // G_FMODF
5490 0U, // G_FPOW
5491 0U, // G_FPOWI
5492 0U, // G_FEXP
5493 0U, // G_FEXP2
5494 0U, // G_FEXP10
5495 0U, // G_FLOG
5496 0U, // G_FLOG2
5497 0U, // G_FLOG10
5498 0U, // G_FLDEXP
5499 0U, // G_FFREXP
5500 0U, // G_FNEG
5501 0U, // G_FPEXT
5502 0U, // G_FPTRUNC
5503 0U, // G_FPTOSI
5504 0U, // G_FPTOUI
5505 0U, // G_SITOFP
5506 0U, // G_UITOFP
5507 0U, // G_FPTOSI_SAT
5508 0U, // G_FPTOUI_SAT
5509 0U, // G_FABS
5510 0U, // G_FCOPYSIGN
5511 0U, // G_IS_FPCLASS
5512 0U, // G_FCANONICALIZE
5513 0U, // G_FMINNUM
5514 0U, // G_FMAXNUM
5515 0U, // G_FMINNUM_IEEE
5516 0U, // G_FMAXNUM_IEEE
5517 0U, // G_FMINIMUM
5518 0U, // G_FMAXIMUM
5519 0U, // G_FMINIMUMNUM
5520 0U, // G_FMAXIMUMNUM
5521 0U, // G_GET_FPENV
5522 0U, // G_SET_FPENV
5523 0U, // G_RESET_FPENV
5524 0U, // G_GET_FPMODE
5525 0U, // G_SET_FPMODE
5526 0U, // G_RESET_FPMODE
5527 0U, // G_GET_ROUNDING
5528 0U, // G_SET_ROUNDING
5529 0U, // G_PTR_ADD
5530 0U, // G_PTRMASK
5531 0U, // G_SMIN
5532 0U, // G_SMAX
5533 0U, // G_UMIN
5534 0U, // G_UMAX
5535 0U, // G_ABS
5536 0U, // G_LROUND
5537 0U, // G_LLROUND
5538 0U, // G_BR
5539 0U, // G_BRJT
5540 0U, // G_VSCALE
5541 0U, // G_INSERT_SUBVECTOR
5542 0U, // G_EXTRACT_SUBVECTOR
5543 0U, // G_INSERT_VECTOR_ELT
5544 0U, // G_EXTRACT_VECTOR_ELT
5545 0U, // G_SHUFFLE_VECTOR
5546 0U, // G_SPLAT_VECTOR
5547 0U, // G_STEP_VECTOR
5548 0U, // G_VECTOR_COMPRESS
5549 0U, // G_CTTZ
5550 0U, // G_CTTZ_ZERO_POISON
5551 0U, // G_CTLZ
5552 0U, // G_CTLZ_ZERO_POISON
5553 0U, // G_CTLS
5554 0U, // G_CTPOP
5555 0U, // G_BSWAP
5556 0U, // G_BITREVERSE
5557 0U, // G_CLMUL
5558 0U, // G_CLMULH
5559 0U, // G_FCEIL
5560 0U, // G_FCOS
5561 0U, // G_FSIN
5562 0U, // G_FSINCOS
5563 0U, // G_FTAN
5564 0U, // G_FACOS
5565 0U, // G_FASIN
5566 0U, // G_FATAN
5567 0U, // G_FATAN2
5568 0U, // G_FCOSH
5569 0U, // G_FSINH
5570 0U, // G_FTANH
5571 0U, // G_FSQRT
5572 0U, // G_FFLOOR
5573 0U, // G_FRINT
5574 0U, // G_FNEARBYINT
5575 0U, // G_ADDRSPACE_CAST
5576 0U, // G_BLOCK_ADDR
5577 0U, // G_JUMP_TABLE
5578 0U, // G_DYN_STACKALLOC
5579 0U, // G_STACKSAVE
5580 0U, // G_STACKRESTORE
5581 0U, // G_STRICT_FADD
5582 0U, // G_STRICT_FSUB
5583 0U, // G_STRICT_FMUL
5584 0U, // G_STRICT_FDIV
5585 0U, // G_STRICT_FREM
5586 0U, // G_STRICT_FMA
5587 0U, // G_STRICT_FSQRT
5588 0U, // G_STRICT_FLDEXP
5589 0U, // G_STRICT_FCMP
5590 0U, // G_STRICT_FCMPS
5591 0U, // G_READ_REGISTER
5592 0U, // G_WRITE_REGISTER
5593 0U, // G_MEMCPY
5594 0U, // G_MEMCPY_INLINE
5595 0U, // G_MEMMOVE
5596 0U, // G_MEMSET
5597 0U, // G_BZERO
5598 0U, // G_MEMSET_INLINE
5599 0U, // G_TRAP
5600 0U, // G_DEBUGTRAP
5601 0U, // G_UBSANTRAP
5602 0U, // G_VECREDUCE_SEQ_FADD
5603 0U, // G_VECREDUCE_SEQ_FMUL
5604 0U, // G_VECREDUCE_FADD
5605 0U, // G_VECREDUCE_FMUL
5606 0U, // G_VECREDUCE_FMAX
5607 0U, // G_VECREDUCE_FMIN
5608 0U, // G_VECREDUCE_FMAXIMUM
5609 0U, // G_VECREDUCE_FMINIMUM
5610 0U, // G_VECREDUCE_FMAXIMUMNUM
5611 0U, // G_VECREDUCE_FMINIMUMNUM
5612 0U, // G_VECREDUCE_ADD
5613 0U, // G_VECREDUCE_MUL
5614 0U, // G_VECREDUCE_AND
5615 0U, // G_VECREDUCE_OR
5616 0U, // G_VECREDUCE_XOR
5617 0U, // G_VECREDUCE_SMAX
5618 0U, // G_VECREDUCE_SMIN
5619 0U, // G_VECREDUCE_UMAX
5620 0U, // G_VECREDUCE_UMIN
5621 0U, // G_SBFX
5622 0U, // G_UBFX
5623 0U, // ADDSri
5624 0U, // ADDSrr
5625 0U, // ADDSrsi
5626 0U, // ADDSrsr
5627 0U, // ADJCALLSTACKDOWN
5628 0U, // ADJCALLSTACKUP
5629 0U, // ASRi
5630 0U, // ASRr
5631 0U, // ASRs1
5632 0U, // B
5633 0U, // BCCZi64
5634 0U, // BCCi64
5635 0U, // BLX_noip
5636 0U, // BLX_pred_noip
5637 0U, // BL_PUSHLR
5638 0U, // BMOVPCB_CALL
5639 0U, // BMOVPCRX_CALL
5640 0U, // BR_JTadd
5641 0U, // BR_JTm_i12
5642 0U, // BR_JTm_rs
5643 0U, // BR_JTr
5644 0U, // BX_CALL
5645 0U, // CATCHRET
5646 0U, // CLEANUPRET
5647 0U, // CMP_SWAP_16
5648 0U, // CMP_SWAP_32
5649 0U, // CMP_SWAP_64
5650 0U, // CMP_SWAP_8
5651 0U, // CONSTPOOL_ENTRY
5652 0U, // COPY_STRUCT_BYVAL_I32
5653 0U, // ITasm
5654 0U, // Int_eh_sjlj_dispatchsetup
5655 0U, // Int_eh_sjlj_longjmp
5656 0U, // Int_eh_sjlj_setjmp
5657 0U, // Int_eh_sjlj_setjmp_nofp
5658 0U, // Int_eh_sjlj_setup_dispatch
5659 0U, // JUMPTABLE_ADDRS
5660 0U, // JUMPTABLE_INSTS
5661 0U, // JUMPTABLE_TBB
5662 0U, // JUMPTABLE_TBH
5663 0U, // KCFI_CHECK_ARM
5664 0U, // KCFI_CHECK_Thumb1
5665 0U, // KCFI_CHECK_Thumb2
5666 0U, // LDMIA_RET
5667 128U, // LDRBT_POST
5668 16384U, // LDRConstPool
5669 128U, // LDRHTii
5670 0U, // LDRLIT_ga_abs
5671 0U, // LDRLIT_ga_pcrel
5672 0U, // LDRLIT_ga_pcrel_ldr
5673 128U, // LDRSBTii
5674 128U, // LDRSHTii
5675 128U, // LDRT_POST
5676 0U, // LEApcrel
5677 0U, // LEApcrelJT
5678 0U, // LOADDUAL
5679 0U, // LSLi
5680 0U, // LSLr
5681 0U, // LSRi
5682 0U, // LSRr
5683 0U, // LSRs1
5684 0U, // MEMCPY
5685 0U, // MLAv5
5686 0U, // MOVCCi
5687 0U, // MOVCCi16
5688 0U, // MOVCCi32imm
5689 0U, // MOVCCr
5690 0U, // MOVCCsi
5691 0U, // MOVCCsr
5692 0U, // MOVPCRX
5693 0U, // MOVTi16_ga_pcrel
5694 0U, // MOV_ga_pcrel
5695 0U, // MOV_ga_pcrel_ldr
5696 0U, // MOVi16_ga_pcrel
5697 0U, // MOVi32imm
5698 0U, // MQPRCopy
5699 0U, // MQQPRLoad
5700 0U, // MQQPRStore
5701 0U, // MQQQQPRLoad
5702 0U, // MQQQQPRStore
5703 0U, // MULv5
5704 0U, // MVE_MEMCPYLOOPINST
5705 0U, // MVE_MEMSETLOOPINST
5706 0U, // MVNCCi
5707 0U, // PICADD
5708 0U, // PICLDR
5709 0U, // PICLDRB
5710 0U, // PICLDRH
5711 0U, // PICLDRSB
5712 0U, // PICLDRSH
5713 0U, // PICSTR
5714 0U, // PICSTRB
5715 0U, // PICSTRH
5716 0U, // RORi
5717 0U, // RORr
5718 0U, // RRX
5719 16384U, // RRXi
5720 0U, // RSBSri
5721 0U, // RSBSrsi
5722 0U, // RSBSrsr
5723 0U, // SEH_EpilogEnd
5724 0U, // SEH_EpilogStart
5725 0U, // SEH_Nop
5726 0U, // SEH_Nop_Ret
5727 0U, // SEH_PrologEnd
5728 0U, // SEH_SaveFRegs
5729 0U, // SEH_SaveLR
5730 0U, // SEH_SaveRegs
5731 0U, // SEH_SaveRegs_Ret
5732 0U, // SEH_SaveSP
5733 0U, // SEH_StackAlloc
5734 0U, // SMLALv5
5735 0U, // SMULLv5
5736 0U, // SPACE
5737 0U, // STOREDUAL
5738 128U, // STRBT_POST
5739 0U, // STRBi_preidx
5740 0U, // STRBr_preidx
5741 0U, // STRH_preidx
5742 128U, // STRT_POST
5743 0U, // STRi_preidx
5744 0U, // STRr_preidx
5745 0U, // SUBS_PC_LR
5746 0U, // SUBSri
5747 0U, // SUBSrr
5748 0U, // SUBSrsi
5749 0U, // SUBSrsr
5750 0U, // SpeculationBarrierISBDSBEndBB
5751 0U, // SpeculationBarrierSBEndBB
5752 0U, // TAILJMPd
5753 0U, // TAILJMPr
5754 0U, // TAILJMPr4
5755 0U, // TCRETURNdi
5756 0U, // TCRETURNri
5757 0U, // TCRETURNrinotr12
5758 0U, // TPsoft
5759 0U, // UMLALv5
5760 0U, // UMULLv5
5761 16640U, // VLD1LNdAsm_16
5762 16640U, // VLD1LNdAsm_32
5763 16640U, // VLD1LNdAsm_8
5764 33024U, // VLD1LNdWB_fixed_Asm_16
5765 33024U, // VLD1LNdWB_fixed_Asm_32
5766 33024U, // VLD1LNdWB_fixed_Asm_8
5767 524544U, // VLD1LNdWB_register_Asm_16
5768 524544U, // VLD1LNdWB_register_Asm_32
5769 524544U, // VLD1LNdWB_register_Asm_8
5770 16640U, // VLD2LNdAsm_16
5771 16640U, // VLD2LNdAsm_32
5772 16640U, // VLD2LNdAsm_8
5773 33024U, // VLD2LNdWB_fixed_Asm_16
5774 33024U, // VLD2LNdWB_fixed_Asm_32
5775 33024U, // VLD2LNdWB_fixed_Asm_8
5776 524544U, // VLD2LNdWB_register_Asm_16
5777 524544U, // VLD2LNdWB_register_Asm_32
5778 524544U, // VLD2LNdWB_register_Asm_8
5779 16640U, // VLD2LNqAsm_16
5780 16640U, // VLD2LNqAsm_32
5781 33024U, // VLD2LNqWB_fixed_Asm_16
5782 33024U, // VLD2LNqWB_fixed_Asm_32
5783 524544U, // VLD2LNqWB_register_Asm_16
5784 524544U, // VLD2LNqWB_register_Asm_32
5785 2U, // VLD3DUPdAsm_16
5786 2U, // VLD3DUPdAsm_32
5787 2U, // VLD3DUPdAsm_8
5788 4U, // VLD3DUPdWB_fixed_Asm_16
5789 4U, // VLD3DUPdWB_fixed_Asm_32
5790 4U, // VLD3DUPdWB_fixed_Asm_8
5791 16768U, // VLD3DUPdWB_register_Asm_16
5792 16768U, // VLD3DUPdWB_register_Asm_32
5793 16768U, // VLD3DUPdWB_register_Asm_8
5794 2U, // VLD3DUPqAsm_16
5795 2U, // VLD3DUPqAsm_32
5796 2U, // VLD3DUPqAsm_8
5797 4U, // VLD3DUPqWB_fixed_Asm_16
5798 4U, // VLD3DUPqWB_fixed_Asm_32
5799 4U, // VLD3DUPqWB_fixed_Asm_8
5800 16768U, // VLD3DUPqWB_register_Asm_16
5801 16768U, // VLD3DUPqWB_register_Asm_32
5802 16768U, // VLD3DUPqWB_register_Asm_8
5803 16640U, // VLD3LNdAsm_16
5804 16640U, // VLD3LNdAsm_32
5805 16640U, // VLD3LNdAsm_8
5806 33024U, // VLD3LNdWB_fixed_Asm_16
5807 33024U, // VLD3LNdWB_fixed_Asm_32
5808 33024U, // VLD3LNdWB_fixed_Asm_8
5809 524544U, // VLD3LNdWB_register_Asm_16
5810 524544U, // VLD3LNdWB_register_Asm_32
5811 524544U, // VLD3LNdWB_register_Asm_8
5812 16640U, // VLD3LNqAsm_16
5813 16640U, // VLD3LNqAsm_32
5814 33024U, // VLD3LNqWB_fixed_Asm_16
5815 33024U, // VLD3LNqWB_fixed_Asm_32
5816 524544U, // VLD3LNqWB_register_Asm_16
5817 524544U, // VLD3LNqWB_register_Asm_32
5818 518U, // VLD3dAsm_16
5819 518U, // VLD3dAsm_32
5820 518U, // VLD3dAsm_8
5821 646U, // VLD3dWB_fixed_Asm_16
5822 646U, // VLD3dWB_fixed_Asm_32
5823 646U, // VLD3dWB_fixed_Asm_8
5824 49926U, // VLD3dWB_register_Asm_16
5825 49926U, // VLD3dWB_register_Asm_32
5826 49926U, // VLD3dWB_register_Asm_8
5827 2U, // VLD3qAsm_16
5828 2U, // VLD3qAsm_32
5829 2U, // VLD3qAsm_8
5830 4U, // VLD3qWB_fixed_Asm_16
5831 4U, // VLD3qWB_fixed_Asm_32
5832 4U, // VLD3qWB_fixed_Asm_8
5833 16768U, // VLD3qWB_register_Asm_16
5834 16768U, // VLD3qWB_register_Asm_32
5835 16768U, // VLD3qWB_register_Asm_8
5836 2U, // VLD4DUPdAsm_16
5837 2U, // VLD4DUPdAsm_32
5838 2U, // VLD4DUPdAsm_8
5839 4U, // VLD4DUPdWB_fixed_Asm_16
5840 4U, // VLD4DUPdWB_fixed_Asm_32
5841 4U, // VLD4DUPdWB_fixed_Asm_8
5842 16768U, // VLD4DUPdWB_register_Asm_16
5843 16768U, // VLD4DUPdWB_register_Asm_32
5844 16768U, // VLD4DUPdWB_register_Asm_8
5845 2U, // VLD4DUPqAsm_16
5846 2U, // VLD4DUPqAsm_32
5847 2U, // VLD4DUPqAsm_8
5848 4U, // VLD4DUPqWB_fixed_Asm_16
5849 4U, // VLD4DUPqWB_fixed_Asm_32
5850 4U, // VLD4DUPqWB_fixed_Asm_8
5851 16768U, // VLD4DUPqWB_register_Asm_16
5852 16768U, // VLD4DUPqWB_register_Asm_32
5853 16768U, // VLD4DUPqWB_register_Asm_8
5854 16640U, // VLD4LNdAsm_16
5855 16640U, // VLD4LNdAsm_32
5856 16640U, // VLD4LNdAsm_8
5857 33024U, // VLD4LNdWB_fixed_Asm_16
5858 33024U, // VLD4LNdWB_fixed_Asm_32
5859 33024U, // VLD4LNdWB_fixed_Asm_8
5860 524544U, // VLD4LNdWB_register_Asm_16
5861 524544U, // VLD4LNdWB_register_Asm_32
5862 524544U, // VLD4LNdWB_register_Asm_8
5863 16640U, // VLD4LNqAsm_16
5864 16640U, // VLD4LNqAsm_32
5865 33024U, // VLD4LNqWB_fixed_Asm_16
5866 33024U, // VLD4LNqWB_fixed_Asm_32
5867 524544U, // VLD4LNqWB_register_Asm_16
5868 524544U, // VLD4LNqWB_register_Asm_32
5869 518U, // VLD4dAsm_16
5870 518U, // VLD4dAsm_32
5871 518U, // VLD4dAsm_8
5872 646U, // VLD4dWB_fixed_Asm_16
5873 646U, // VLD4dWB_fixed_Asm_32
5874 646U, // VLD4dWB_fixed_Asm_8
5875 49926U, // VLD4dWB_register_Asm_16
5876 49926U, // VLD4dWB_register_Asm_32
5877 49926U, // VLD4dWB_register_Asm_8
5878 2U, // VLD4qAsm_16
5879 2U, // VLD4qAsm_32
5880 2U, // VLD4qAsm_8
5881 4U, // VLD4qWB_fixed_Asm_16
5882 4U, // VLD4qWB_fixed_Asm_32
5883 4U, // VLD4qWB_fixed_Asm_8
5884 16768U, // VLD4qWB_register_Asm_16
5885 16768U, // VLD4qWB_register_Asm_32
5886 16768U, // VLD4qWB_register_Asm_8
5887 0U, // VMOVD0
5888 0U, // VMOVDcc
5889 0U, // VMOVHcc
5890 0U, // VMOVQ0
5891 0U, // VMOVScc
5892 16640U, // VST1LNdAsm_16
5893 16640U, // VST1LNdAsm_32
5894 16640U, // VST1LNdAsm_8
5895 33024U, // VST1LNdWB_fixed_Asm_16
5896 33024U, // VST1LNdWB_fixed_Asm_32
5897 33024U, // VST1LNdWB_fixed_Asm_8
5898 524544U, // VST1LNdWB_register_Asm_16
5899 524544U, // VST1LNdWB_register_Asm_32
5900 524544U, // VST1LNdWB_register_Asm_8
5901 16640U, // VST2LNdAsm_16
5902 16640U, // VST2LNdAsm_32
5903 16640U, // VST2LNdAsm_8
5904 33024U, // VST2LNdWB_fixed_Asm_16
5905 33024U, // VST2LNdWB_fixed_Asm_32
5906 33024U, // VST2LNdWB_fixed_Asm_8
5907 524544U, // VST2LNdWB_register_Asm_16
5908 524544U, // VST2LNdWB_register_Asm_32
5909 524544U, // VST2LNdWB_register_Asm_8
5910 16640U, // VST2LNqAsm_16
5911 16640U, // VST2LNqAsm_32
5912 33024U, // VST2LNqWB_fixed_Asm_16
5913 33024U, // VST2LNqWB_fixed_Asm_32
5914 524544U, // VST2LNqWB_register_Asm_16
5915 524544U, // VST2LNqWB_register_Asm_32
5916 16640U, // VST3LNdAsm_16
5917 16640U, // VST3LNdAsm_32
5918 16640U, // VST3LNdAsm_8
5919 33024U, // VST3LNdWB_fixed_Asm_16
5920 33024U, // VST3LNdWB_fixed_Asm_32
5921 33024U, // VST3LNdWB_fixed_Asm_8
5922 524544U, // VST3LNdWB_register_Asm_16
5923 524544U, // VST3LNdWB_register_Asm_32
5924 524544U, // VST3LNdWB_register_Asm_8
5925 16640U, // VST3LNqAsm_16
5926 16640U, // VST3LNqAsm_32
5927 33024U, // VST3LNqWB_fixed_Asm_16
5928 33024U, // VST3LNqWB_fixed_Asm_32
5929 524544U, // VST3LNqWB_register_Asm_16
5930 524544U, // VST3LNqWB_register_Asm_32
5931 518U, // VST3dAsm_16
5932 518U, // VST3dAsm_32
5933 518U, // VST3dAsm_8
5934 646U, // VST3dWB_fixed_Asm_16
5935 646U, // VST3dWB_fixed_Asm_32
5936 646U, // VST3dWB_fixed_Asm_8
5937 49926U, // VST3dWB_register_Asm_16
5938 49926U, // VST3dWB_register_Asm_32
5939 49926U, // VST3dWB_register_Asm_8
5940 2U, // VST3qAsm_16
5941 2U, // VST3qAsm_32
5942 2U, // VST3qAsm_8
5943 4U, // VST3qWB_fixed_Asm_16
5944 4U, // VST3qWB_fixed_Asm_32
5945 4U, // VST3qWB_fixed_Asm_8
5946 16768U, // VST3qWB_register_Asm_16
5947 16768U, // VST3qWB_register_Asm_32
5948 16768U, // VST3qWB_register_Asm_8
5949 16640U, // VST4LNdAsm_16
5950 16640U, // VST4LNdAsm_32
5951 16640U, // VST4LNdAsm_8
5952 33024U, // VST4LNdWB_fixed_Asm_16
5953 33024U, // VST4LNdWB_fixed_Asm_32
5954 33024U, // VST4LNdWB_fixed_Asm_8
5955 524544U, // VST4LNdWB_register_Asm_16
5956 524544U, // VST4LNdWB_register_Asm_32
5957 524544U, // VST4LNdWB_register_Asm_8
5958 16640U, // VST4LNqAsm_16
5959 16640U, // VST4LNqAsm_32
5960 33024U, // VST4LNqWB_fixed_Asm_16
5961 33024U, // VST4LNqWB_fixed_Asm_32
5962 524544U, // VST4LNqWB_register_Asm_16
5963 524544U, // VST4LNqWB_register_Asm_32
5964 518U, // VST4dAsm_16
5965 518U, // VST4dAsm_32
5966 518U, // VST4dAsm_8
5967 646U, // VST4dWB_fixed_Asm_16
5968 646U, // VST4dWB_fixed_Asm_32
5969 646U, // VST4dWB_fixed_Asm_8
5970 49926U, // VST4dWB_register_Asm_16
5971 49926U, // VST4dWB_register_Asm_32
5972 49926U, // VST4dWB_register_Asm_8
5973 2U, // VST4qAsm_16
5974 2U, // VST4qAsm_32
5975 2U, // VST4qAsm_8
5976 4U, // VST4qWB_fixed_Asm_16
5977 4U, // VST4qWB_fixed_Asm_32
5978 4U, // VST4qWB_fixed_Asm_8
5979 16768U, // VST4qWB_register_Asm_16
5980 16768U, // VST4qWB_register_Asm_32
5981 16768U, // VST4qWB_register_Asm_8
5982 0U, // WIN__CHKSTK
5983 0U, // WIN__DBZCHK
5984 0U, // t2ADDSri
5985 0U, // t2ADDSrr
5986 0U, // t2ADDSrs
5987 0U, // t2BF_LabelPseudo
5988 0U, // t2BR_JT
5989 0U, // t2BXAUT_RET
5990 0U, // t2CALL_BTI
5991 0U, // t2DoLoopStart
5992 0U, // t2DoLoopStartTP
5993 0U, // t2LDMIA_RET
5994 0U, // t2LDRB_OFFSET_imm
5995 896U, // t2LDRB_POST_imm
5996 0U, // t2LDRB_PRE_imm
5997 16384U, // t2LDRBpcrel
5998 16384U, // t2LDRConstPool
5999 0U, // t2LDRH_OFFSET_imm
6000 896U, // t2LDRH_POST_imm
6001 0U, // t2LDRH_PRE_imm
6002 16384U, // t2LDRHpcrel
6003 0U, // t2LDRLIT_ga_pcrel
6004 0U, // t2LDRSB_OFFSET_imm
6005 896U, // t2LDRSB_POST_imm
6006 0U, // t2LDRSB_PRE_imm
6007 16384U, // t2LDRSBpcrel
6008 0U, // t2LDRSH_OFFSET_imm
6009 896U, // t2LDRSH_POST_imm
6010 0U, // t2LDRSH_PRE_imm
6011 16384U, // t2LDRSHpcrel
6012 896U, // t2LDR_POST_imm
6013 0U, // t2LDR_PRE_imm
6014 0U, // t2LDRpci_pic
6015 16384U, // t2LDRpcrel
6016 0U, // t2LEApcrel
6017 0U, // t2LEApcrelJT
6018 0U, // t2LoopDec
6019 0U, // t2LoopEnd
6020 0U, // t2LoopEndDec
6021 0U, // t2MOVCCasr
6022 0U, // t2MOVCCi
6023 0U, // t2MOVCCi16
6024 0U, // t2MOVCCi32imm
6025 0U, // t2MOVCClsl
6026 0U, // t2MOVCClsr
6027 0U, // t2MOVCCr
6028 0U, // t2MOVCCror
6029 1024U, // t2MOVSsi
6030 1152U, // t2MOVSsr
6031 0U, // t2MOVTi16_ga_pcrel
6032 0U, // t2MOV_ga_pcrel
6033 0U, // t2MOVi16_ga_pcrel
6034 0U, // t2MOVi32imm
6035 1024U, // t2MOVsi
6036 1152U, // t2MOVsr
6037 0U, // t2MVNCCi
6038 0U, // t2RSBSri
6039 0U, // t2RSBSrs
6040 0U, // t2STRB_OFFSET_imm
6041 896U, // t2STRB_POST_imm
6042 0U, // t2STRB_PRE_imm
6043 0U, // t2STRB_preidx
6044 0U, // t2STRH_OFFSET_imm
6045 896U, // t2STRH_POST_imm
6046 0U, // t2STRH_PRE_imm
6047 0U, // t2STRH_preidx
6048 896U, // t2STR_POST_imm
6049 0U, // t2STR_PRE_imm
6050 0U, // t2STR_preidx
6051 0U, // t2SUBSri
6052 0U, // t2SUBSrr
6053 0U, // t2SUBSrs
6054 0U, // t2SpeculationBarrierISBDSBEndBB
6055 0U, // t2SpeculationBarrierSBEndBB
6056 0U, // t2TBB_JT
6057 0U, // t2TBH_JT
6058 0U, // t2WhileLoopSetup
6059 0U, // t2WhileLoopStart
6060 0U, // t2WhileLoopStartLR
6061 0U, // t2WhileLoopStartTP
6062 0U, // tADCS
6063 0U, // tADDSi3
6064 0U, // tADDSi8
6065 0U, // tADDSrr
6066 0U, // tADDframe
6067 0U, // tADJCALLSTACKDOWN
6068 0U, // tADJCALLSTACKUP
6069 0U, // tBLXNS_CALL
6070 0U, // tBLXr_noip
6071 0U, // tBL_PUSHLR
6072 0U, // tBRIND
6073 0U, // tBR_JTr
6074 0U, // tBXNS_RET
6075 0U, // tBX_CALL
6076 0U, // tBX_RET
6077 0U, // tBX_RET_vararg
6078 0U, // tBfar
6079 0U, // tCMP_SWAP_16
6080 0U, // tCMP_SWAP_32
6081 0U, // tCMP_SWAP_8
6082 0U, // tLDMIA_UPD
6083 16384U, // tLDRConstPool
6084 0U, // tLDRLIT_ga_abs
6085 0U, // tLDRLIT_ga_pcrel
6086 0U, // tLDR_postidx
6087 0U, // tLDRpci_pic
6088 0U, // tLEApcrel
6089 0U, // tLEApcrelJT
6090 0U, // tLSLSri
6091 0U, // tMOVCCr_pseudo
6092 0U, // tMOVi32imm
6093 0U, // tPOP_RET
6094 0U, // tRSBS
6095 0U, // tSBCS
6096 0U, // tSUBSi3
6097 0U, // tSUBSi8
6098 0U, // tSUBSrr
6099 0U, // tTAILJMPd
6100 0U, // tTAILJMPdND
6101 0U, // tTAILJMPr
6102 0U, // tTBB_JT
6103 0U, // tTBH_JT
6104 0U, // tTPsoft
6105 1048576U, // ADCri
6106 0U, // ADCrr
6107 1572864U, // ADCrsi
6108 0U, // ADCrsr
6109 1048576U, // ADDri
6110 0U, // ADDrr
6111 1572864U, // ADDrsi
6112 0U, // ADDrsr
6113 1280U, // ADR
6114 2U, // AESD
6115 2U, // AESE
6116 2U, // AESIMC
6117 2U, // AESMC
6118 1048576U, // ANDri
6119 0U, // ANDrr
6120 1572864U, // ANDrsi
6121 0U, // ANDrsr
6122 520U, // BF16VDOTI_VDOTD
6123 520U, // BF16VDOTI_VDOTQ
6124 2U, // BF16VDOTS_VDOTD
6125 2U, // BF16VDOTS_VDOTQ
6126 2U, // BF16_VCVT
6127 2U, // BF16_VCVTB
6128 2U, // BF16_VCVTT
6129 1408U, // BFC
6130 2098688U, // BFI
6131 1048576U, // BICri
6132 0U, // BICrr
6133 1572864U, // BICrsi
6134 0U, // BICrsr
6135 0U, // BKPT
6136 0U, // BL
6137 0U, // BLX
6138 2U, // BLX_pred
6139 0U, // BLXi
6140 2U, // BL_pred
6141 0U, // BX
6142 2U, // BXJ
6143 0U, // BX_RET
6144 2U, // BX_pred
6145 2U, // Bcc
6146 2U, // CDE_CX1
6147 16778U, // CDE_CX1A
6148 0U, // CDE_CX1D
6149 524U, // CDE_CX1DA
6150 16768U, // CDE_CX2
6151 524682U, // CDE_CX2A
6152 526U, // CDE_CX2D
6153 2687756U, // CDE_CX2DA
6154 524672U, // CDE_CX3
6155 34079114U, // CDE_CX3A
6156 2687758U, // CDE_CX3D
6157 70320908U, // CDE_CX3DA
6158 2U, // CDE_VCX1A_fpdp
6159 2U, // CDE_VCX1A_fpsp
6160 16778U, // CDE_VCX1A_vec
6161 2U, // CDE_VCX1_fpdp
6162 2U, // CDE_VCX1_fpsp
6163 17930U, // CDE_VCX1_vec
6164 18048U, // CDE_VCX2A_fpdp
6165 18048U, // CDE_VCX2A_fpsp
6166 524682U, // CDE_VCX2A_vec
6167 16768U, // CDE_VCX2_fpdp
6168 16768U, // CDE_VCX2_fpsp
6169 3671562U, // CDE_VCX2_vec
6170 4195968U, // CDE_VCX3A_fpdp
6171 4195968U, // CDE_VCX3A_fpsp
6172 34079114U, // CDE_VCX3A_vec
6173 524672U, // CDE_VCX3_fpdp
6174 524672U, // CDE_VCX3_fpsp
6175 37225994U, // CDE_VCX3_vec
6176 82704U, // CDP
6177 0U, // CDP2
6178 0U, // CLREX
6179 16384U, // CLZ
6180 1792U, // CMNri
6181 16384U, // CMNrr
6182 1920U, // CMNrsi
6183 1152U, // CMNrsr
6184 1792U, // CMPri
6185 16384U, // CMPrr
6186 1920U, // CMPrsi
6187 1152U, // CMPrsr
6188 0U, // CPS1p
6189 2U, // CPS2p
6190 17920U, // CPS3p
6191 17920U, // CRC32B
6192 17920U, // CRC32CB
6193 17920U, // CRC32CH
6194 17920U, // CRC32CW
6195 17920U, // CRC32H
6196 17920U, // CRC32W
6197 2U, // DBG
6198 0U, // DMB
6199 0U, // DSB
6200 1048576U, // EORri
6201 0U, // EORrr
6202 1572864U, // EORrsi
6203 0U, // EORrsr
6204 0U, // ERET
6205 18U, // FCONSTD
6206 2048U, // FCONSTH
6207 2048U, // FCONSTS
6208 532U, // FLDMXDB_UPD
6209 18560U, // FLDMXIA
6210 532U, // FLDMXIA_UPD
6211 0U, // FMSTAT
6212 532U, // FSTMXDB_UPD
6213 18560U, // FSTMXIA
6214 532U, // FSTMXIA_UPD
6215 2U, // HINT
6216 0U, // HLT
6217 0U, // HVC
6218 0U, // ISB
6219 128U, // LDA
6220 128U, // LDAB
6221 128U, // LDAEX
6222 128U, // LDAEXB
6223 0U, // LDAEXD
6224 128U, // LDAEXH
6225 128U, // LDAH
6226 0U, // LDC2L_OFFSET
6227 2304U, // LDC2L_OPTION
6228 2432U, // LDC2L_POST
6229 0U, // LDC2L_PRE
6230 0U, // LDC2_OFFSET
6231 2304U, // LDC2_OPTION
6232 2432U, // LDC2_POST
6233 0U, // LDC2_PRE
6234 2582U, // LDCL_OFFSET
6235 4721302U, // LDCL_OPTION
6236 5245590U, // LDCL_POST
6237 2838U, // LDCL_PRE
6238 2582U, // LDC_OFFSET
6239 4721302U, // LDC_OPTION
6240 5245590U, // LDC_POST
6241 2838U, // LDC_PRE
6242 18560U, // LDMDA
6243 532U, // LDMDA_UPD
6244 18560U, // LDMDB
6245 532U, // LDMDB_UPD
6246 18560U, // LDMIA
6247 532U, // LDMIA_UPD
6248 18560U, // LDMIB
6249 532U, // LDMIB_UPD
6250 5769856U, // LDRBT_POST_IMM
6251 5769856U, // LDRBT_POST_REG
6252 5769856U, // LDRB_POST_IMM
6253 5769856U, // LDRB_POST_REG
6254 2944U, // LDRB_PRE_IMM
6255 3072U, // LDRB_PRE_REG
6256 3200U, // LDRBi12
6257 3328U, // LDRBrs
6258 6291456U, // LDRD
6259 40370176U, // LDRD_POST
6260 7340032U, // LDRD_PRE
6261 128U, // LDREX
6262 128U, // LDREXB
6263 0U, // LDREXD
6264 128U, // LDREXH
6265 3456U, // LDRH
6266 7867008U, // LDRHTi
6267 8391296U, // LDRHTr
6268 8915584U, // LDRH_POST
6269 3584U, // LDRH_PRE
6270 3456U, // LDRSB
6271 7867008U, // LDRSBTi
6272 8391296U, // LDRSBTr
6273 8915584U, // LDRSB_POST
6274 3584U, // LDRSB_PRE
6275 3456U, // LDRSH
6276 7867008U, // LDRSHTi
6277 8391296U, // LDRSHTr
6278 8915584U, // LDRSH_POST
6279 3584U, // LDRSH_PRE
6280 5769856U, // LDRT_POST_IMM
6281 5769856U, // LDRT_POST_REG
6282 5769856U, // LDR_POST_IMM
6283 5769856U, // LDR_POST_REG
6284 2944U, // LDR_PRE_IMM
6285 3072U, // LDR_PRE_REG
6286 3200U, // LDRcp
6287 3200U, // LDRi12
6288 3328U, // LDRrs
6289 103908112U, // MCR
6290 3712U, // MCR2
6291 137462544U, // MCRR
6292 9437568U, // MCRR2
6293 33554432U, // MLA
6294 33554432U, // MLS
6295 0U, // MOVPCLR
6296 17920U, // MOVTi16
6297 1792U, // MOVi
6298 16384U, // MOVi16
6299 16384U, // MOVr
6300 16384U, // MOVr_TC
6301 1920U, // MOVsi
6302 1152U, // MOVsr
6303 115480U, // MRC
6304 3712U, // MRC2
6305 0U, // MRRC
6306 0U, // MRRC2
6307 26U, // MRS
6308 3840U, // MRSbanked
6309 28U, // MRSsys
6310 528U, // MSR
6311 0U, // MSRbanked
6312 30U, // MSRi
6313 0U, // MUL
6314 524288U, // MVE_ASRLi
6315 524288U, // MVE_ASRLr
6316 2U, // MVE_DLSTP_16
6317 2U, // MVE_DLSTP_32
6318 2U, // MVE_DLSTP_64
6319 2U, // MVE_DLSTP_8
6320 0U, // MVE_LCTP
6321 0U, // MVE_LETP
6322 524288U, // MVE_LSLLi
6323 524288U, // MVE_LSLLr
6324 524288U, // MVE_LSRL
6325 17920U, // MVE_SQRSHR
6326 9961472U, // MVE_SQRSHRL
6327 17920U, // MVE_SQSHL
6328 524288U, // MVE_SQSHLL
6329 17920U, // MVE_SRSHR
6330 524288U, // MVE_SRSHRL
6331 17920U, // MVE_UQRSHL
6332 9961472U, // MVE_UQRSHLL
6333 17920U, // MVE_UQSHL
6334 524288U, // MVE_UQSHLL
6335 17920U, // MVE_URSHR
6336 524288U, // MVE_URSHRL
6337 3671552U, // MVE_VABAVs16
6338 3671552U, // MVE_VABAVs32
6339 3671552U, // MVE_VABAVs8
6340 3671552U, // MVE_VABAVu16
6341 3671552U, // MVE_VABAVu32
6342 3671552U, // MVE_VABAVu8
6343 0U, // MVE_VABDf16
6344 0U, // MVE_VABDf32
6345 0U, // MVE_VABDs16
6346 0U, // MVE_VABDs32
6347 0U, // MVE_VABDs8
6348 0U, // MVE_VABDu16
6349 0U, // MVE_VABDu32
6350 0U, // MVE_VABDu8
6351 16384U, // MVE_VABSf16
6352 16384U, // MVE_VABSf32
6353 16384U, // MVE_VABSs16
6354 16384U, // MVE_VABSs32
6355 16384U, // MVE_VABSs8
6356 3671552U, // MVE_VADC
6357 3671552U, // MVE_VADCI
6358 524288U, // MVE_VADDLVs32acc
6359 0U, // MVE_VADDLVs32no_acc
6360 524288U, // MVE_VADDLVu32acc
6361 0U, // MVE_VADDLVu32no_acc
6362 17920U, // MVE_VADDVs16acc
6363 16384U, // MVE_VADDVs16no_acc
6364 17920U, // MVE_VADDVs32acc
6365 16384U, // MVE_VADDVs32no_acc
6366 17920U, // MVE_VADDVs8acc
6367 16384U, // MVE_VADDVs8no_acc
6368 17920U, // MVE_VADDVu16acc
6369 16384U, // MVE_VADDVu16no_acc
6370 17920U, // MVE_VADDVu32acc
6371 16384U, // MVE_VADDVu32no_acc
6372 17920U, // MVE_VADDVu8acc
6373 16384U, // MVE_VADDVu8no_acc
6374 0U, // MVE_VADD_qr_f16
6375 0U, // MVE_VADD_qr_f32
6376 0U, // MVE_VADD_qr_i16
6377 0U, // MVE_VADD_qr_i32
6378 0U, // MVE_VADD_qr_i8
6379 0U, // MVE_VADDf16
6380 0U, // MVE_VADDf32
6381 0U, // MVE_VADDi16
6382 0U, // MVE_VADDi32
6383 0U, // MVE_VADDi8
6384 0U, // MVE_VAND
6385 0U, // MVE_VBIC
6386 3968U, // MVE_VBICimmi16
6387 3968U, // MVE_VBICimmi32
6388 0U, // MVE_VBRSR16
6389 0U, // MVE_VBRSR32
6390 0U, // MVE_VBRSR8
6391 33554432U, // MVE_VCADDf16
6392 33554432U, // MVE_VCADDf32
6393 33554432U, // MVE_VCADDi16
6394 33554432U, // MVE_VCADDi32
6395 33554432U, // MVE_VCADDi8
6396 16384U, // MVE_VCLSs16
6397 16384U, // MVE_VCLSs32
6398 16384U, // MVE_VCLSs8
6399 16384U, // MVE_VCLZs16
6400 16384U, // MVE_VCLZs32
6401 16384U, // MVE_VCLZs8
6402 37225984U, // MVE_VCMLAf16
6403 37225984U, // MVE_VCMLAf32
6404 0U, // MVE_VCMPf16
6405 0U, // MVE_VCMPf16r
6406 0U, // MVE_VCMPf32
6407 0U, // MVE_VCMPf32r
6408 0U, // MVE_VCMPi16
6409 0U, // MVE_VCMPi16r
6410 0U, // MVE_VCMPi32
6411 0U, // MVE_VCMPi32r
6412 0U, // MVE_VCMPi8
6413 0U, // MVE_VCMPi8r
6414 0U, // MVE_VCMPs16
6415 0U, // MVE_VCMPs16r
6416 0U, // MVE_VCMPs32
6417 0U, // MVE_VCMPs32r
6418 0U, // MVE_VCMPs8
6419 0U, // MVE_VCMPs8r
6420 0U, // MVE_VCMPu16
6421 0U, // MVE_VCMPu16r
6422 0U, // MVE_VCMPu32
6423 0U, // MVE_VCMPu32r
6424 0U, // MVE_VCMPu8
6425 0U, // MVE_VCMPu8r
6426 33554432U, // MVE_VCMULf16
6427 33554432U, // MVE_VCMULf32
6428 2U, // MVE_VCTP16
6429 2U, // MVE_VCTP32
6430 2U, // MVE_VCTP64
6431 2U, // MVE_VCTP8
6432 2U, // MVE_VCVTf16f32bh
6433 2U, // MVE_VCVTf16f32th
6434 536U, // MVE_VCVTf16s16_fix
6435 0U, // MVE_VCVTf16s16n
6436 536U, // MVE_VCVTf16u16_fix
6437 0U, // MVE_VCVTf16u16n
6438 0U, // MVE_VCVTf32f16bh
6439 0U, // MVE_VCVTf32f16th
6440 536U, // MVE_VCVTf32s32_fix
6441 0U, // MVE_VCVTf32s32n
6442 536U, // MVE_VCVTf32u32_fix
6443 0U, // MVE_VCVTf32u32n
6444 536U, // MVE_VCVTs16f16_fix
6445 0U, // MVE_VCVTs16f16a
6446 0U, // MVE_VCVTs16f16m
6447 0U, // MVE_VCVTs16f16n
6448 0U, // MVE_VCVTs16f16p
6449 0U, // MVE_VCVTs16f16z
6450 536U, // MVE_VCVTs32f32_fix
6451 0U, // MVE_VCVTs32f32a
6452 0U, // MVE_VCVTs32f32m
6453 0U, // MVE_VCVTs32f32n
6454 0U, // MVE_VCVTs32f32p
6455 0U, // MVE_VCVTs32f32z
6456 536U, // MVE_VCVTu16f16_fix
6457 0U, // MVE_VCVTu16f16a
6458 0U, // MVE_VCVTu16f16m
6459 0U, // MVE_VCVTu16f16n
6460 0U, // MVE_VCVTu16f16p
6461 0U, // MVE_VCVTu16f16z
6462 536U, // MVE_VCVTu32f32_fix
6463 0U, // MVE_VCVTu32f32a
6464 0U, // MVE_VCVTu32f32m
6465 0U, // MVE_VCVTu32f32n
6466 0U, // MVE_VCVTu32f32p
6467 0U, // MVE_VCVTu32f32z
6468 3670016U, // MVE_VDDUPu16
6469 3670016U, // MVE_VDDUPu32
6470 3670016U, // MVE_VDDUPu8
6471 16384U, // MVE_VDUP16
6472 16384U, // MVE_VDUP32
6473 16384U, // MVE_VDUP8
6474 37224448U, // MVE_VDWDUPu16
6475 37224448U, // MVE_VDWDUPu32
6476 37224448U, // MVE_VDWDUPu8
6477 0U, // MVE_VEOR
6478 3671552U, // MVE_VFMA_qr_Sf16
6479 3671552U, // MVE_VFMA_qr_Sf32
6480 3671552U, // MVE_VFMA_qr_f16
6481 3671552U, // MVE_VFMA_qr_f32
6482 3671552U, // MVE_VFMAf16
6483 3671552U, // MVE_VFMAf32
6484 3671552U, // MVE_VFMSf16
6485 3671552U, // MVE_VFMSf32
6486 0U, // MVE_VHADD_qr_s16
6487 0U, // MVE_VHADD_qr_s32
6488 0U, // MVE_VHADD_qr_s8
6489 0U, // MVE_VHADD_qr_u16
6490 0U, // MVE_VHADD_qr_u32
6491 0U, // MVE_VHADD_qr_u8
6492 0U, // MVE_VHADDs16
6493 0U, // MVE_VHADDs32
6494 0U, // MVE_VHADDs8
6495 0U, // MVE_VHADDu16
6496 0U, // MVE_VHADDu32
6497 0U, // MVE_VHADDu8
6498 33554432U, // MVE_VHCADDs16
6499 33554432U, // MVE_VHCADDs32
6500 33554432U, // MVE_VHCADDs8
6501 0U, // MVE_VHSUB_qr_s16
6502 0U, // MVE_VHSUB_qr_s32
6503 0U, // MVE_VHSUB_qr_s8
6504 0U, // MVE_VHSUB_qr_u16
6505 0U, // MVE_VHSUB_qr_u32
6506 0U, // MVE_VHSUB_qr_u8
6507 0U, // MVE_VHSUBs16
6508 0U, // MVE_VHSUBs32
6509 0U, // MVE_VHSUBs8
6510 0U, // MVE_VHSUBu16
6511 0U, // MVE_VHSUBu32
6512 0U, // MVE_VHSUBu8
6513 3670016U, // MVE_VIDUPu16
6514 3670016U, // MVE_VIDUPu32
6515 3670016U, // MVE_VIDUPu8
6516 37224448U, // MVE_VIWDUPu16
6517 37224448U, // MVE_VIWDUPu32
6518 37224448U, // MVE_VIWDUPu8
6519 0U, // MVE_VLD20_16
6520 0U, // MVE_VLD20_16_wb
6521 0U, // MVE_VLD20_32
6522 0U, // MVE_VLD20_32_wb
6523 0U, // MVE_VLD20_8
6524 0U, // MVE_VLD20_8_wb
6525 0U, // MVE_VLD21_16
6526 0U, // MVE_VLD21_16_wb
6527 0U, // MVE_VLD21_32
6528 0U, // MVE_VLD21_32_wb
6529 0U, // MVE_VLD21_8
6530 0U, // MVE_VLD21_8_wb
6531 0U, // MVE_VLD40_16
6532 0U, // MVE_VLD40_16_wb
6533 0U, // MVE_VLD40_32
6534 0U, // MVE_VLD40_32_wb
6535 0U, // MVE_VLD40_8
6536 0U, // MVE_VLD40_8_wb
6537 0U, // MVE_VLD41_16
6538 0U, // MVE_VLD41_16_wb
6539 0U, // MVE_VLD41_32
6540 0U, // MVE_VLD41_32_wb
6541 0U, // MVE_VLD41_8
6542 0U, // MVE_VLD41_8_wb
6543 0U, // MVE_VLD42_16
6544 0U, // MVE_VLD42_16_wb
6545 0U, // MVE_VLD42_32
6546 0U, // MVE_VLD42_32_wb
6547 0U, // MVE_VLD42_8
6548 0U, // MVE_VLD42_8_wb
6549 0U, // MVE_VLD43_16
6550 0U, // MVE_VLD43_16_wb
6551 0U, // MVE_VLD43_32
6552 0U, // MVE_VLD43_32_wb
6553 0U, // MVE_VLD43_8
6554 0U, // MVE_VLD43_8_wb
6555 4096U, // MVE_VLDRBS16
6556 133760U, // MVE_VLDRBS16_post
6557 4224U, // MVE_VLDRBS16_pre
6558 4352U, // MVE_VLDRBS16_rq
6559 4096U, // MVE_VLDRBS32
6560 133760U, // MVE_VLDRBS32_post
6561 4224U, // MVE_VLDRBS32_pre
6562 4352U, // MVE_VLDRBS32_rq
6563 4096U, // MVE_VLDRBU16
6564 133760U, // MVE_VLDRBU16_post
6565 4224U, // MVE_VLDRBU16_pre
6566 4352U, // MVE_VLDRBU16_rq
6567 4096U, // MVE_VLDRBU32
6568 133760U, // MVE_VLDRBU32_post
6569 4224U, // MVE_VLDRBU32_pre
6570 4352U, // MVE_VLDRBU32_rq
6571 4096U, // MVE_VLDRBU8
6572 133760U, // MVE_VLDRBU8_post
6573 4480U, // MVE_VLDRBU8_pre
6574 4352U, // MVE_VLDRBU8_rq
6575 4096U, // MVE_VLDRDU64_qi
6576 4224U, // MVE_VLDRDU64_qi_pre
6577 4608U, // MVE_VLDRDU64_rq
6578 4352U, // MVE_VLDRDU64_rq_u
6579 4096U, // MVE_VLDRHS32
6580 133760U, // MVE_VLDRHS32_post
6581 4224U, // MVE_VLDRHS32_pre
6582 4736U, // MVE_VLDRHS32_rq
6583 4352U, // MVE_VLDRHS32_rq_u
6584 4096U, // MVE_VLDRHU16
6585 133760U, // MVE_VLDRHU16_post
6586 4480U, // MVE_VLDRHU16_pre
6587 4736U, // MVE_VLDRHU16_rq
6588 4352U, // MVE_VLDRHU16_rq_u
6589 4096U, // MVE_VLDRHU32
6590 133760U, // MVE_VLDRHU32_post
6591 4224U, // MVE_VLDRHU32_pre
6592 4736U, // MVE_VLDRHU32_rq
6593 4352U, // MVE_VLDRHU32_rq_u
6594 4096U, // MVE_VLDRWU32
6595 133760U, // MVE_VLDRWU32_post
6596 4480U, // MVE_VLDRWU32_pre
6597 4096U, // MVE_VLDRWU32_qi
6598 4224U, // MVE_VLDRWU32_qi_pre
6599 4864U, // MVE_VLDRWU32_rq
6600 4352U, // MVE_VLDRWU32_rq_u
6601 17920U, // MVE_VMAXAVs16
6602 17920U, // MVE_VMAXAVs32
6603 17920U, // MVE_VMAXAVs8
6604 17920U, // MVE_VMAXAs16
6605 17920U, // MVE_VMAXAs32
6606 17920U, // MVE_VMAXAs8
6607 17920U, // MVE_VMAXNMAVf16
6608 17920U, // MVE_VMAXNMAVf32
6609 17920U, // MVE_VMAXNMAf16
6610 17920U, // MVE_VMAXNMAf32
6611 17920U, // MVE_VMAXNMVf16
6612 17920U, // MVE_VMAXNMVf32
6613 0U, // MVE_VMAXNMf16
6614 0U, // MVE_VMAXNMf32
6615 17920U, // MVE_VMAXVs16
6616 17920U, // MVE_VMAXVs32
6617 17920U, // MVE_VMAXVs8
6618 17920U, // MVE_VMAXVu16
6619 17920U, // MVE_VMAXVu32
6620 17920U, // MVE_VMAXVu8
6621 0U, // MVE_VMAXs16
6622 0U, // MVE_VMAXs32
6623 0U, // MVE_VMAXs8
6624 0U, // MVE_VMAXu16
6625 0U, // MVE_VMAXu32
6626 0U, // MVE_VMAXu8
6627 17920U, // MVE_VMINAVs16
6628 17920U, // MVE_VMINAVs32
6629 17920U, // MVE_VMINAVs8
6630 17920U, // MVE_VMINAs16
6631 17920U, // MVE_VMINAs32
6632 17920U, // MVE_VMINAs8
6633 17920U, // MVE_VMINNMAVf16
6634 17920U, // MVE_VMINNMAVf32
6635 17920U, // MVE_VMINNMAf16
6636 17920U, // MVE_VMINNMAf32
6637 17920U, // MVE_VMINNMVf16
6638 17920U, // MVE_VMINNMVf32
6639 0U, // MVE_VMINNMf16
6640 0U, // MVE_VMINNMf32
6641 17920U, // MVE_VMINVs16
6642 17920U, // MVE_VMINVs32
6643 17920U, // MVE_VMINVs8
6644 17920U, // MVE_VMINVu16
6645 17920U, // MVE_VMINVu32
6646 17920U, // MVE_VMINVu8
6647 0U, // MVE_VMINs16
6648 0U, // MVE_VMINs32
6649 0U, // MVE_VMINs8
6650 0U, // MVE_VMINu16
6651 0U, // MVE_VMINu32
6652 0U, // MVE_VMINu8
6653 3671552U, // MVE_VMLADAVas16
6654 3671552U, // MVE_VMLADAVas32
6655 3671552U, // MVE_VMLADAVas8
6656 3671552U, // MVE_VMLADAVau16
6657 3671552U, // MVE_VMLADAVau32
6658 3671552U, // MVE_VMLADAVau8
6659 3671552U, // MVE_VMLADAVaxs16
6660 3671552U, // MVE_VMLADAVaxs32
6661 3671552U, // MVE_VMLADAVaxs8
6662 0U, // MVE_VMLADAVs16
6663 0U, // MVE_VMLADAVs32
6664 0U, // MVE_VMLADAVs8
6665 0U, // MVE_VMLADAVu16
6666 0U, // MVE_VMLADAVu32
6667 0U, // MVE_VMLADAVu8
6668 0U, // MVE_VMLADAVxs16
6669 0U, // MVE_VMLADAVxs32
6670 0U, // MVE_VMLADAVxs8
6671 34078720U, // MVE_VMLALDAVas16
6672 34078720U, // MVE_VMLALDAVas32
6673 34078720U, // MVE_VMLALDAVau16
6674 34078720U, // MVE_VMLALDAVau32
6675 34078720U, // MVE_VMLALDAVaxs16
6676 34078720U, // MVE_VMLALDAVaxs32
6677 33554432U, // MVE_VMLALDAVs16
6678 33554432U, // MVE_VMLALDAVs32
6679 33554432U, // MVE_VMLALDAVu16
6680 33554432U, // MVE_VMLALDAVu32
6681 33554432U, // MVE_VMLALDAVxs16
6682 33554432U, // MVE_VMLALDAVxs32
6683 3671552U, // MVE_VMLAS_qr_i16
6684 3671552U, // MVE_VMLAS_qr_i32
6685 3671552U, // MVE_VMLAS_qr_i8
6686 3671552U, // MVE_VMLA_qr_i16
6687 3671552U, // MVE_VMLA_qr_i32
6688 3671552U, // MVE_VMLA_qr_i8
6689 3671552U, // MVE_VMLSDAVas16
6690 3671552U, // MVE_VMLSDAVas32
6691 3671552U, // MVE_VMLSDAVas8
6692 3671552U, // MVE_VMLSDAVaxs16
6693 3671552U, // MVE_VMLSDAVaxs32
6694 3671552U, // MVE_VMLSDAVaxs8
6695 0U, // MVE_VMLSDAVs16
6696 0U, // MVE_VMLSDAVs32
6697 0U, // MVE_VMLSDAVs8
6698 0U, // MVE_VMLSDAVxs16
6699 0U, // MVE_VMLSDAVxs32
6700 0U, // MVE_VMLSDAVxs8
6701 34078720U, // MVE_VMLSLDAVas16
6702 34078720U, // MVE_VMLSLDAVas32
6703 34078720U, // MVE_VMLSLDAVaxs16
6704 34078720U, // MVE_VMLSLDAVaxs32
6705 33554432U, // MVE_VMLSLDAVs16
6706 33554432U, // MVE_VMLSLDAVs32
6707 33554432U, // MVE_VMLSLDAVxs16
6708 33554432U, // MVE_VMLSLDAVxs32
6709 16384U, // MVE_VMOVLs16bh
6710 16384U, // MVE_VMOVLs16th
6711 16384U, // MVE_VMOVLs8bh
6712 16384U, // MVE_VMOVLs8th
6713 16384U, // MVE_VMOVLu16bh
6714 16384U, // MVE_VMOVLu16th
6715 16384U, // MVE_VMOVLu8bh
6716 16384U, // MVE_VMOVLu8th
6717 17920U, // MVE_VMOVNi16bh
6718 17920U, // MVE_VMOVNi16th
6719 17920U, // MVE_VMOVNi32bh
6720 17920U, // MVE_VMOVNi32th
6721 147456U, // MVE_VMOV_from_lane_32
6722 147456U, // MVE_VMOV_from_lane_s16
6723 147456U, // MVE_VMOV_from_lane_s8
6724 147456U, // MVE_VMOV_from_lane_u16
6725 147456U, // MVE_VMOV_from_lane_u8
6726 10650376U, // MVE_VMOV_q_rr
6727 167772160U, // MVE_VMOV_rr_q
6728 32U, // MVE_VMOV_to_lane_16
6729 32U, // MVE_VMOV_to_lane_32
6730 32U, // MVE_VMOV_to_lane_8
6731 2048U, // MVE_VMOVimmf32
6732 4992U, // MVE_VMOVimmi16
6733 4992U, // MVE_VMOVimmi32
6734 0U, // MVE_VMOVimmi64
6735 4992U, // MVE_VMOVimmi8
6736 0U, // MVE_VMULHs16
6737 0U, // MVE_VMULHs32
6738 0U, // MVE_VMULHs8
6739 0U, // MVE_VMULHu16
6740 0U, // MVE_VMULHu32
6741 0U, // MVE_VMULHu8
6742 0U, // MVE_VMULLBp16
6743 0U, // MVE_VMULLBp8
6744 0U, // MVE_VMULLBs16
6745 0U, // MVE_VMULLBs32
6746 0U, // MVE_VMULLBs8
6747 0U, // MVE_VMULLBu16
6748 0U, // MVE_VMULLBu32
6749 0U, // MVE_VMULLBu8
6750 0U, // MVE_VMULLTp16
6751 0U, // MVE_VMULLTp8
6752 0U, // MVE_VMULLTs16
6753 0U, // MVE_VMULLTs32
6754 0U, // MVE_VMULLTs8
6755 0U, // MVE_VMULLTu16
6756 0U, // MVE_VMULLTu32
6757 0U, // MVE_VMULLTu8
6758 0U, // MVE_VMUL_qr_f16
6759 0U, // MVE_VMUL_qr_f32
6760 0U, // MVE_VMUL_qr_i16
6761 0U, // MVE_VMUL_qr_i32
6762 0U, // MVE_VMUL_qr_i8
6763 0U, // MVE_VMULf16
6764 0U, // MVE_VMULf32
6765 0U, // MVE_VMULi16
6766 0U, // MVE_VMULi32
6767 0U, // MVE_VMULi8
6768 16384U, // MVE_VMVN
6769 4992U, // MVE_VMVNimmi16
6770 4992U, // MVE_VMVNimmi32
6771 16384U, // MVE_VNEGf16
6772 16384U, // MVE_VNEGf32
6773 16384U, // MVE_VNEGs16
6774 16384U, // MVE_VNEGs32
6775 16384U, // MVE_VNEGs8
6776 0U, // MVE_VORN
6777 0U, // MVE_VORR
6778 3968U, // MVE_VORRimmi16
6779 3968U, // MVE_VORRimmi32
6780 0U, // MVE_VPNOT
6781 0U, // MVE_VPSEL
6782 0U, // MVE_VPST
6783 0U, // MVE_VPTv16i8
6784 0U, // MVE_VPTv16i8r
6785 0U, // MVE_VPTv16s8
6786 0U, // MVE_VPTv16s8r
6787 0U, // MVE_VPTv16u8
6788 0U, // MVE_VPTv16u8r
6789 0U, // MVE_VPTv4f32
6790 0U, // MVE_VPTv4f32r
6791 0U, // MVE_VPTv4i32
6792 0U, // MVE_VPTv4i32r
6793 0U, // MVE_VPTv4s32
6794 0U, // MVE_VPTv4s32r
6795 0U, // MVE_VPTv4u32
6796 0U, // MVE_VPTv4u32r
6797 0U, // MVE_VPTv8f16
6798 0U, // MVE_VPTv8f16r
6799 0U, // MVE_VPTv8i16
6800 0U, // MVE_VPTv8i16r
6801 0U, // MVE_VPTv8s16
6802 0U, // MVE_VPTv8s16r
6803 0U, // MVE_VPTv8u16
6804 0U, // MVE_VPTv8u16r
6805 16384U, // MVE_VQABSs16
6806 16384U, // MVE_VQABSs32
6807 16384U, // MVE_VQABSs8
6808 0U, // MVE_VQADD_qr_s16
6809 0U, // MVE_VQADD_qr_s32
6810 0U, // MVE_VQADD_qr_s8
6811 0U, // MVE_VQADD_qr_u16
6812 0U, // MVE_VQADD_qr_u32
6813 0U, // MVE_VQADD_qr_u8
6814 0U, // MVE_VQADDs16
6815 0U, // MVE_VQADDs32
6816 0U, // MVE_VQADDs8
6817 0U, // MVE_VQADDu16
6818 0U, // MVE_VQADDu32
6819 0U, // MVE_VQADDu8
6820 3671552U, // MVE_VQDMLADHXs16
6821 3671552U, // MVE_VQDMLADHXs32
6822 3671552U, // MVE_VQDMLADHXs8
6823 3671552U, // MVE_VQDMLADHs16
6824 3671552U, // MVE_VQDMLADHs32
6825 3671552U, // MVE_VQDMLADHs8
6826 3671552U, // MVE_VQDMLAH_qrs16
6827 3671552U, // MVE_VQDMLAH_qrs32
6828 3671552U, // MVE_VQDMLAH_qrs8
6829 3671552U, // MVE_VQDMLASH_qrs16
6830 3671552U, // MVE_VQDMLASH_qrs32
6831 3671552U, // MVE_VQDMLASH_qrs8
6832 3671552U, // MVE_VQDMLSDHXs16
6833 3671552U, // MVE_VQDMLSDHXs32
6834 3671552U, // MVE_VQDMLSDHXs8
6835 3671552U, // MVE_VQDMLSDHs16
6836 3671552U, // MVE_VQDMLSDHs32
6837 3671552U, // MVE_VQDMLSDHs8
6838 0U, // MVE_VQDMULH_qr_s16
6839 0U, // MVE_VQDMULH_qr_s32
6840 0U, // MVE_VQDMULH_qr_s8
6841 0U, // MVE_VQDMULHi16
6842 0U, // MVE_VQDMULHi32
6843 0U, // MVE_VQDMULHi8
6844 0U, // MVE_VQDMULL_qr_s16bh
6845 0U, // MVE_VQDMULL_qr_s16th
6846 0U, // MVE_VQDMULL_qr_s32bh
6847 0U, // MVE_VQDMULL_qr_s32th
6848 0U, // MVE_VQDMULLs16bh
6849 0U, // MVE_VQDMULLs16th
6850 0U, // MVE_VQDMULLs32bh
6851 0U, // MVE_VQDMULLs32th
6852 17920U, // MVE_VQMOVNs16bh
6853 17920U, // MVE_VQMOVNs16th
6854 17920U, // MVE_VQMOVNs32bh
6855 17920U, // MVE_VQMOVNs32th
6856 17920U, // MVE_VQMOVNu16bh
6857 17920U, // MVE_VQMOVNu16th
6858 17920U, // MVE_VQMOVNu32bh
6859 17920U, // MVE_VQMOVNu32th
6860 17920U, // MVE_VQMOVUNs16bh
6861 17920U, // MVE_VQMOVUNs16th
6862 17920U, // MVE_VQMOVUNs32bh
6863 17920U, // MVE_VQMOVUNs32th
6864 16384U, // MVE_VQNEGs16
6865 16384U, // MVE_VQNEGs32
6866 16384U, // MVE_VQNEGs8
6867 3671552U, // MVE_VQRDMLADHXs16
6868 3671552U, // MVE_VQRDMLADHXs32
6869 3671552U, // MVE_VQRDMLADHXs8
6870 3671552U, // MVE_VQRDMLADHs16
6871 3671552U, // MVE_VQRDMLADHs32
6872 3671552U, // MVE_VQRDMLADHs8
6873 3671552U, // MVE_VQRDMLAH_qrs16
6874 3671552U, // MVE_VQRDMLAH_qrs32
6875 3671552U, // MVE_VQRDMLAH_qrs8
6876 3671552U, // MVE_VQRDMLASH_qrs16
6877 3671552U, // MVE_VQRDMLASH_qrs32
6878 3671552U, // MVE_VQRDMLASH_qrs8
6879 3671552U, // MVE_VQRDMLSDHXs16
6880 3671552U, // MVE_VQRDMLSDHXs32
6881 3671552U, // MVE_VQRDMLSDHXs8
6882 3671552U, // MVE_VQRDMLSDHs16
6883 3671552U, // MVE_VQRDMLSDHs32
6884 3671552U, // MVE_VQRDMLSDHs8
6885 0U, // MVE_VQRDMULH_qr_s16
6886 0U, // MVE_VQRDMULH_qr_s32
6887 0U, // MVE_VQRDMULH_qr_s8
6888 0U, // MVE_VQRDMULHi16
6889 0U, // MVE_VQRDMULHi32
6890 0U, // MVE_VQRDMULHi8
6891 0U, // MVE_VQRSHL_by_vecs16
6892 0U, // MVE_VQRSHL_by_vecs32
6893 0U, // MVE_VQRSHL_by_vecs8
6894 0U, // MVE_VQRSHL_by_vecu16
6895 0U, // MVE_VQRSHL_by_vecu32
6896 0U, // MVE_VQRSHL_by_vecu8
6897 17920U, // MVE_VQRSHL_qrs16
6898 17920U, // MVE_VQRSHL_qrs32
6899 17920U, // MVE_VQRSHL_qrs8
6900 17920U, // MVE_VQRSHL_qru16
6901 17920U, // MVE_VQRSHL_qru32
6902 17920U, // MVE_VQRSHL_qru8
6903 3671552U, // MVE_VQRSHRNbhs16
6904 3671552U, // MVE_VQRSHRNbhs32
6905 3671552U, // MVE_VQRSHRNbhu16
6906 3671552U, // MVE_VQRSHRNbhu32
6907 3671552U, // MVE_VQRSHRNths16
6908 3671552U, // MVE_VQRSHRNths32
6909 3671552U, // MVE_VQRSHRNthu16
6910 3671552U, // MVE_VQRSHRNthu32
6911 3671552U, // MVE_VQRSHRUNs16bh
6912 3671552U, // MVE_VQRSHRUNs16th
6913 3671552U, // MVE_VQRSHRUNs32bh
6914 3671552U, // MVE_VQRSHRUNs32th
6915 0U, // MVE_VQSHLU_imms16
6916 0U, // MVE_VQSHLU_imms32
6917 0U, // MVE_VQSHLU_imms8
6918 0U, // MVE_VQSHL_by_vecs16
6919 0U, // MVE_VQSHL_by_vecs32
6920 0U, // MVE_VQSHL_by_vecs8
6921 0U, // MVE_VQSHL_by_vecu16
6922 0U, // MVE_VQSHL_by_vecu32
6923 0U, // MVE_VQSHL_by_vecu8
6924 17920U, // MVE_VQSHL_qrs16
6925 17920U, // MVE_VQSHL_qrs32
6926 17920U, // MVE_VQSHL_qrs8
6927 17920U, // MVE_VQSHL_qru16
6928 17920U, // MVE_VQSHL_qru32
6929 17920U, // MVE_VQSHL_qru8
6930 0U, // MVE_VQSHLimms16
6931 0U, // MVE_VQSHLimms32
6932 0U, // MVE_VQSHLimms8
6933 0U, // MVE_VQSHLimmu16
6934 0U, // MVE_VQSHLimmu32
6935 0U, // MVE_VQSHLimmu8
6936 3671552U, // MVE_VQSHRNbhs16
6937 3671552U, // MVE_VQSHRNbhs32
6938 3671552U, // MVE_VQSHRNbhu16
6939 3671552U, // MVE_VQSHRNbhu32
6940 3671552U, // MVE_VQSHRNths16
6941 3671552U, // MVE_VQSHRNths32
6942 3671552U, // MVE_VQSHRNthu16
6943 3671552U, // MVE_VQSHRNthu32
6944 3671552U, // MVE_VQSHRUNs16bh
6945 3671552U, // MVE_VQSHRUNs16th
6946 3671552U, // MVE_VQSHRUNs32bh
6947 3671552U, // MVE_VQSHRUNs32th
6948 0U, // MVE_VQSUB_qr_s16
6949 0U, // MVE_VQSUB_qr_s32
6950 0U, // MVE_VQSUB_qr_s8
6951 0U, // MVE_VQSUB_qr_u16
6952 0U, // MVE_VQSUB_qr_u32
6953 0U, // MVE_VQSUB_qr_u8
6954 0U, // MVE_VQSUBs16
6955 0U, // MVE_VQSUBs32
6956 0U, // MVE_VQSUBs8
6957 0U, // MVE_VQSUBu16
6958 0U, // MVE_VQSUBu32
6959 0U, // MVE_VQSUBu8
6960 16384U, // MVE_VREV16_8
6961 16384U, // MVE_VREV32_16
6962 16384U, // MVE_VREV32_8
6963 16384U, // MVE_VREV64_16
6964 16384U, // MVE_VREV64_32
6965 16384U, // MVE_VREV64_8
6966 0U, // MVE_VRHADDs16
6967 0U, // MVE_VRHADDs32
6968 0U, // MVE_VRHADDs8
6969 0U, // MVE_VRHADDu16
6970 0U, // MVE_VRHADDu32
6971 0U, // MVE_VRHADDu8
6972 16384U, // MVE_VRINTf16A
6973 16384U, // MVE_VRINTf16M
6974 16384U, // MVE_VRINTf16N
6975 16384U, // MVE_VRINTf16P
6976 16384U, // MVE_VRINTf16X
6977 16384U, // MVE_VRINTf16Z
6978 16384U, // MVE_VRINTf32A
6979 16384U, // MVE_VRINTf32M
6980 16384U, // MVE_VRINTf32N
6981 16384U, // MVE_VRINTf32P
6982 16384U, // MVE_VRINTf32X
6983 16384U, // MVE_VRINTf32Z
6984 34078720U, // MVE_VRMLALDAVHas32
6985 34078720U, // MVE_VRMLALDAVHau32
6986 34078720U, // MVE_VRMLALDAVHaxs32
6987 33554432U, // MVE_VRMLALDAVHs32
6988 33554432U, // MVE_VRMLALDAVHu32
6989 33554432U, // MVE_VRMLALDAVHxs32
6990 34078720U, // MVE_VRMLSLDAVHas32
6991 34078720U, // MVE_VRMLSLDAVHaxs32
6992 33554432U, // MVE_VRMLSLDAVHs32
6993 33554432U, // MVE_VRMLSLDAVHxs32
6994 0U, // MVE_VRMULHs16
6995 0U, // MVE_VRMULHs32
6996 0U, // MVE_VRMULHs8
6997 0U, // MVE_VRMULHu16
6998 0U, // MVE_VRMULHu32
6999 0U, // MVE_VRMULHu8
7000 0U, // MVE_VRSHL_by_vecs16
7001 0U, // MVE_VRSHL_by_vecs32
7002 0U, // MVE_VRSHL_by_vecs8
7003 0U, // MVE_VRSHL_by_vecu16
7004 0U, // MVE_VRSHL_by_vecu32
7005 0U, // MVE_VRSHL_by_vecu8
7006 17920U, // MVE_VRSHL_qrs16
7007 17920U, // MVE_VRSHL_qrs32
7008 17920U, // MVE_VRSHL_qrs8
7009 17920U, // MVE_VRSHL_qru16
7010 17920U, // MVE_VRSHL_qru32
7011 17920U, // MVE_VRSHL_qru8
7012 3671552U, // MVE_VRSHRNi16bh
7013 3671552U, // MVE_VRSHRNi16th
7014 3671552U, // MVE_VRSHRNi32bh
7015 3671552U, // MVE_VRSHRNi32th
7016 0U, // MVE_VRSHR_imms16
7017 0U, // MVE_VRSHR_imms32
7018 0U, // MVE_VRSHR_imms8
7019 0U, // MVE_VRSHR_immu16
7020 0U, // MVE_VRSHR_immu32
7021 0U, // MVE_VRSHR_immu8
7022 3671552U, // MVE_VSBC
7023 3671552U, // MVE_VSBCI
7024 524672U, // MVE_VSHLC
7025 0U, // MVE_VSHLL_imms16bh
7026 0U, // MVE_VSHLL_imms16th
7027 0U, // MVE_VSHLL_imms8bh
7028 0U, // MVE_VSHLL_imms8th
7029 0U, // MVE_VSHLL_immu16bh
7030 0U, // MVE_VSHLL_immu16th
7031 0U, // MVE_VSHLL_immu8bh
7032 0U, // MVE_VSHLL_immu8th
7033 180224U, // MVE_VSHLL_lws16bh
7034 180224U, // MVE_VSHLL_lws16th
7035 196608U, // MVE_VSHLL_lws8bh
7036 196608U, // MVE_VSHLL_lws8th
7037 180224U, // MVE_VSHLL_lwu16bh
7038 180224U, // MVE_VSHLL_lwu16th
7039 196608U, // MVE_VSHLL_lwu8bh
7040 196608U, // MVE_VSHLL_lwu8th
7041 0U, // MVE_VSHL_by_vecs16
7042 0U, // MVE_VSHL_by_vecs32
7043 0U, // MVE_VSHL_by_vecs8
7044 0U, // MVE_VSHL_by_vecu16
7045 0U, // MVE_VSHL_by_vecu32
7046 0U, // MVE_VSHL_by_vecu8
7047 0U, // MVE_VSHL_immi16
7048 0U, // MVE_VSHL_immi32
7049 0U, // MVE_VSHL_immi8
7050 17920U, // MVE_VSHL_qrs16
7051 17920U, // MVE_VSHL_qrs32
7052 17920U, // MVE_VSHL_qrs8
7053 17920U, // MVE_VSHL_qru16
7054 17920U, // MVE_VSHL_qru32
7055 17920U, // MVE_VSHL_qru8
7056 3671552U, // MVE_VSHRNi16bh
7057 3671552U, // MVE_VSHRNi16th
7058 3671552U, // MVE_VSHRNi32bh
7059 3671552U, // MVE_VSHRNi32th
7060 0U, // MVE_VSHR_imms16
7061 0U, // MVE_VSHR_imms32
7062 0U, // MVE_VSHR_imms8
7063 0U, // MVE_VSHR_immu16
7064 0U, // MVE_VSHR_immu32
7065 0U, // MVE_VSHR_immu8
7066 3671552U, // MVE_VSLIimm16
7067 3671552U, // MVE_VSLIimm32
7068 3671552U, // MVE_VSLIimm8
7069 3671552U, // MVE_VSRIimm16
7070 3671552U, // MVE_VSRIimm32
7071 3671552U, // MVE_VSRIimm8
7072 0U, // MVE_VST20_16
7073 0U, // MVE_VST20_16_wb
7074 0U, // MVE_VST20_32
7075 0U, // MVE_VST20_32_wb
7076 0U, // MVE_VST20_8
7077 0U, // MVE_VST20_8_wb
7078 0U, // MVE_VST21_16
7079 0U, // MVE_VST21_16_wb
7080 0U, // MVE_VST21_32
7081 0U, // MVE_VST21_32_wb
7082 0U, // MVE_VST21_8
7083 0U, // MVE_VST21_8_wb
7084 0U, // MVE_VST40_16
7085 0U, // MVE_VST40_16_wb
7086 0U, // MVE_VST40_32
7087 0U, // MVE_VST40_32_wb
7088 0U, // MVE_VST40_8
7089 0U, // MVE_VST40_8_wb
7090 0U, // MVE_VST41_16
7091 0U, // MVE_VST41_16_wb
7092 0U, // MVE_VST41_32
7093 0U, // MVE_VST41_32_wb
7094 0U, // MVE_VST41_8
7095 0U, // MVE_VST41_8_wb
7096 0U, // MVE_VST42_16
7097 0U, // MVE_VST42_16_wb
7098 0U, // MVE_VST42_32
7099 0U, // MVE_VST42_32_wb
7100 0U, // MVE_VST42_8
7101 0U, // MVE_VST42_8_wb
7102 0U, // MVE_VST43_16
7103 0U, // MVE_VST43_16_wb
7104 0U, // MVE_VST43_32
7105 0U, // MVE_VST43_32_wb
7106 0U, // MVE_VST43_8
7107 0U, // MVE_VST43_8_wb
7108 4096U, // MVE_VSTRB16
7109 133760U, // MVE_VSTRB16_post
7110 4224U, // MVE_VSTRB16_pre
7111 4352U, // MVE_VSTRB16_rq
7112 4096U, // MVE_VSTRB32
7113 133760U, // MVE_VSTRB32_post
7114 4224U, // MVE_VSTRB32_pre
7115 4352U, // MVE_VSTRB32_rq
7116 4352U, // MVE_VSTRB8_rq
7117 4096U, // MVE_VSTRBU8
7118 133760U, // MVE_VSTRBU8_post
7119 4480U, // MVE_VSTRBU8_pre
7120 4096U, // MVE_VSTRD64_qi
7121 4224U, // MVE_VSTRD64_qi_pre
7122 4608U, // MVE_VSTRD64_rq
7123 4352U, // MVE_VSTRD64_rq_u
7124 4736U, // MVE_VSTRH16_rq
7125 4352U, // MVE_VSTRH16_rq_u
7126 4096U, // MVE_VSTRH32
7127 133760U, // MVE_VSTRH32_post
7128 4224U, // MVE_VSTRH32_pre
7129 4736U, // MVE_VSTRH32_rq
7130 4352U, // MVE_VSTRH32_rq_u
7131 4096U, // MVE_VSTRHU16
7132 133760U, // MVE_VSTRHU16_post
7133 4480U, // MVE_VSTRHU16_pre
7134 4096U, // MVE_VSTRW32_qi
7135 4224U, // MVE_VSTRW32_qi_pre
7136 4864U, // MVE_VSTRW32_rq
7137 4352U, // MVE_VSTRW32_rq_u
7138 4096U, // MVE_VSTRWU32
7139 133760U, // MVE_VSTRWU32_post
7140 4480U, // MVE_VSTRWU32_pre
7141 0U, // MVE_VSUB_qr_f16
7142 0U, // MVE_VSUB_qr_f32
7143 0U, // MVE_VSUB_qr_i16
7144 0U, // MVE_VSUB_qr_i32
7145 0U, // MVE_VSUB_qr_i8
7146 0U, // MVE_VSUBf16
7147 0U, // MVE_VSUBf32
7148 0U, // MVE_VSUBi16
7149 0U, // MVE_VSUBi32
7150 0U, // MVE_VSUBi8
7151 21504U, // MVE_WLSTP_16
7152 21504U, // MVE_WLSTP_32
7153 21504U, // MVE_WLSTP_64
7154 21504U, // MVE_WLSTP_8
7155 1792U, // MVNi
7156 16384U, // MVNr
7157 1920U, // MVNsi
7158 1152U, // MVNsr
7159 17920U, // NEON_VMAXNMNDf
7160 17920U, // NEON_VMAXNMNDh
7161 17920U, // NEON_VMAXNMNQf
7162 17920U, // NEON_VMAXNMNQh
7163 17920U, // NEON_VMINNMNDf
7164 17920U, // NEON_VMINNMNDh
7165 17920U, // NEON_VMINNMNQf
7166 17920U, // NEON_VMINNMNQh
7167 1048576U, // ORRri
7168 0U, // ORRrr
7169 1572864U, // ORRrsi
7170 0U, // ORRrsr
7171 201326592U, // PKHBT
7172 234881024U, // PKHTB
7173 0U, // PLDWi12
7174 0U, // PLDWrs
7175 0U, // PLDi12
7176 0U, // PLDrs
7177 0U, // PLIi12
7178 0U, // PLIrs
7179 0U, // QADD
7180 0U, // QADD16
7181 0U, // QADD8
7182 0U, // QASX
7183 0U, // QDADD
7184 0U, // QDSUB
7185 0U, // QSAX
7186 0U, // QSUB
7187 0U, // QSUB16
7188 0U, // QSUB8
7189 16384U, // RBIT
7190 16384U, // REV
7191 16384U, // REV16
7192 16384U, // REVSH
7193 0U, // RFEDA
7194 0U, // RFEDA_UPD
7195 0U, // RFEDB
7196 0U, // RFEDB_UPD
7197 0U, // RFEIA
7198 0U, // RFEIA_UPD
7199 0U, // RFEIB
7200 0U, // RFEIB_UPD
7201 1048576U, // RSBri
7202 0U, // RSBrr
7203 1572864U, // RSBrsi
7204 0U, // RSBrsr
7205 1048576U, // RSCri
7206 0U, // RSCrr
7207 1572864U, // RSCrsi
7208 0U, // RSCrsr
7209 0U, // SADD16
7210 0U, // SADD8
7211 0U, // SASX
7212 0U, // SB
7213 1048576U, // SBCri
7214 0U, // SBCrr
7215 1572864U, // SBCrsi
7216 0U, // SBCrsr
7217 33554432U, // SBFX
7218 0U, // SDIV
7219 0U, // SEL
7220 0U, // SETEND
7221 0U, // SETPAN
7222 16768U, // SHA1C
7223 2U, // SHA1H
7224 16768U, // SHA1M
7225 16768U, // SHA1P
7226 16768U, // SHA1SU0
7227 2U, // SHA1SU1
7228 16768U, // SHA256H
7229 16768U, // SHA256H2
7230 2U, // SHA256SU0
7231 16768U, // SHA256SU1
7232 0U, // SHADD16
7233 0U, // SHADD8
7234 0U, // SHASX
7235 0U, // SHSAX
7236 0U, // SHSUB16
7237 0U, // SHSUB8
7238 2U, // SMC
7239 33554432U, // SMLABB
7240 33554432U, // SMLABT
7241 33554432U, // SMLAD
7242 33554432U, // SMLADX
7243 0U, // SMLAL
7244 33554432U, // SMLALBB
7245 33554432U, // SMLALBT
7246 33554432U, // SMLALD
7247 33554432U, // SMLALDX
7248 33554432U, // SMLALTB
7249 33554432U, // SMLALTT
7250 33554432U, // SMLATB
7251 33554432U, // SMLATT
7252 33554432U, // SMLAWB
7253 33554432U, // SMLAWT
7254 33554432U, // SMLSD
7255 33554432U, // SMLSDX
7256 33554432U, // SMLSLD
7257 33554432U, // SMLSLDX
7258 33554432U, // SMMLA
7259 33554432U, // SMMLAR
7260 33554432U, // SMMLS
7261 33554432U, // SMMLSR
7262 0U, // SMMUL
7263 0U, // SMMULR
7264 0U, // SMUAD
7265 0U, // SMUADX
7266 0U, // SMULBB
7267 0U, // SMULBT
7268 33554432U, // SMULL
7269 0U, // SMULTB
7270 0U, // SMULTT
7271 0U, // SMULWB
7272 0U, // SMULWT
7273 0U, // SMUSD
7274 0U, // SMUSDX
7275 0U, // SRSDA
7276 0U, // SRSDA_UPD
7277 0U, // SRSDB
7278 0U, // SRSDB_UPD
7279 0U, // SRSIA
7280 0U, // SRSIA_UPD
7281 0U, // SRSIB
7282 0U, // SRSIB_UPD
7283 218240U, // SSAT
7284 21632U, // SSAT16
7285 0U, // SSAX
7286 0U, // SSUB16
7287 0U, // SSUB8
7288 0U, // STC2L_OFFSET
7289 2304U, // STC2L_OPTION
7290 2432U, // STC2L_POST
7291 0U, // STC2L_PRE
7292 0U, // STC2_OFFSET
7293 2304U, // STC2_OPTION
7294 2432U, // STC2_POST
7295 0U, // STC2_PRE
7296 2582U, // STCL_OFFSET
7297 4721302U, // STCL_OPTION
7298 5245590U, // STCL_POST
7299 2838U, // STCL_PRE
7300 2582U, // STC_OFFSET
7301 4721302U, // STC_OPTION
7302 5245590U, // STC_POST
7303 2838U, // STC_PRE
7304 128U, // STL
7305 128U, // STLB
7306 11010048U, // STLEX
7307 11010048U, // STLEXB
7308 5376U, // STLEXD
7309 11010048U, // STLEXH
7310 128U, // STLH
7311 18560U, // STMDA
7312 532U, // STMDA_UPD
7313 18560U, // STMDB
7314 532U, // STMDB_UPD
7315 18560U, // STMIA
7316 532U, // STMIA_UPD
7317 18560U, // STMIB
7318 532U, // STMIB_UPD
7319 5769856U, // STRBT_POST_IMM
7320 5769856U, // STRBT_POST_REG
7321 5769856U, // STRB_POST_IMM
7322 5769856U, // STRB_POST_REG
7323 2944U, // STRB_PRE_IMM
7324 3072U, // STRB_PRE_REG
7325 3200U, // STRBi12
7326 3328U, // STRBrs
7327 6291456U, // STRD
7328 40371712U, // STRD_POST
7329 7341568U, // STRD_PRE
7330 11010048U, // STREX
7331 11010048U, // STREXB
7332 5376U, // STREXD
7333 11010048U, // STREXH
7334 3456U, // STRH
7335 7867008U, // STRHTi
7336 8391296U, // STRHTr
7337 8915584U, // STRH_POST
7338 3584U, // STRH_PRE
7339 5769856U, // STRT_POST_IMM
7340 5769856U, // STRT_POST_REG
7341 5769856U, // STR_POST_IMM
7342 5769856U, // STR_POST_REG
7343 2944U, // STR_PRE_IMM
7344 3072U, // STR_PRE_REG
7345 3200U, // STRi12
7346 3328U, // STRrs
7347 1048576U, // SUBri
7348 0U, // SUBrr
7349 1572864U, // SUBrsi
7350 0U, // SUBrsr
7351 2U, // SVC
7352 11010048U, // SWP
7353 11010048U, // SWPB
7354 268435456U, // SXTAB
7355 268435456U, // SXTAB16
7356 268435456U, // SXTAH
7357 229376U, // SXTB
7358 229376U, // SXTB16
7359 229376U, // SXTH
7360 1792U, // TEQri
7361 16384U, // TEQrr
7362 1920U, // TEQrsi
7363 1152U, // TEQrsr
7364 0U, // TRAP
7365 0U, // TSB
7366 1792U, // TSTri
7367 16384U, // TSTrr
7368 1920U, // TSTrsi
7369 1152U, // TSTrsr
7370 0U, // UADD16
7371 0U, // UADD8
7372 0U, // UASX
7373 33554432U, // UBFX
7374 0U, // UDF
7375 0U, // UDIV
7376 0U, // UHADD16
7377 0U, // UHADD8
7378 0U, // UHASX
7379 0U, // UHSAX
7380 0U, // UHSUB16
7381 0U, // UHSUB8
7382 33554432U, // UMAAL
7383 0U, // UMLAL
7384 33554432U, // UMULL
7385 0U, // UQADD16
7386 0U, // UQADD8
7387 0U, // UQASX
7388 0U, // UQSAX
7389 0U, // UQSUB16
7390 0U, // UQSUB8
7391 0U, // USAD8
7392 33554432U, // USADA8
7393 301989888U, // USAT
7394 0U, // USAT16
7395 0U, // USAX
7396 0U, // USUB16
7397 0U, // USUB8
7398 268435456U, // UXTAB
7399 268435456U, // UXTAB16
7400 268435456U, // UXTAH
7401 229376U, // UXTB
7402 229376U, // UXTB16
7403 229376U, // UXTH
7404 3671552U, // VABALsv2i64
7405 3671552U, // VABALsv4i32
7406 3671552U, // VABALsv8i16
7407 3671552U, // VABALuv2i64
7408 3671552U, // VABALuv4i32
7409 3671552U, // VABALuv8i16
7410 3671552U, // VABAsv16i8
7411 3671552U, // VABAsv2i32
7412 3671552U, // VABAsv4i16
7413 3671552U, // VABAsv4i32
7414 3671552U, // VABAsv8i16
7415 3671552U, // VABAsv8i8
7416 3671552U, // VABAuv16i8
7417 3671552U, // VABAuv2i32
7418 3671552U, // VABAuv4i16
7419 3671552U, // VABAuv4i32
7420 3671552U, // VABAuv8i16
7421 3671552U, // VABAuv8i8
7422 0U, // VABDLsv2i64
7423 0U, // VABDLsv4i32
7424 0U, // VABDLsv8i16
7425 0U, // VABDLuv2i64
7426 0U, // VABDLuv4i32
7427 0U, // VABDLuv8i16
7428 0U, // VABDfd
7429 0U, // VABDfq
7430 0U, // VABDhd
7431 0U, // VABDhq
7432 0U, // VABDsv16i8
7433 0U, // VABDsv2i32
7434 0U, // VABDsv4i16
7435 0U, // VABDsv4i32
7436 0U, // VABDsv8i16
7437 0U, // VABDsv8i8
7438 0U, // VABDuv16i8
7439 0U, // VABDuv2i32
7440 0U, // VABDuv4i16
7441 0U, // VABDuv4i32
7442 0U, // VABDuv8i16
7443 0U, // VABDuv8i8
7444 528U, // VABSD
7445 16384U, // VABSH
7446 16384U, // VABSS
7447 16384U, // VABSfd
7448 16384U, // VABSfq
7449 16384U, // VABShd
7450 16384U, // VABShq
7451 16384U, // VABSv16i8
7452 16384U, // VABSv2i32
7453 16384U, // VABSv4i16
7454 16384U, // VABSv4i32
7455 16384U, // VABSv8i16
7456 16384U, // VABSv8i8
7457 0U, // VACGEfd
7458 0U, // VACGEfq
7459 0U, // VACGEhd
7460 0U, // VACGEhq
7461 0U, // VACGTfd
7462 0U, // VACGTfq
7463 0U, // VACGThd
7464 0U, // VACGThq
7465 2720528U, // VADDD
7466 0U, // VADDH
7467 17920U, // VADDHNv2i32
7468 0U, // VADDHNv4i16
7469 0U, // VADDHNv8i8
7470 0U, // VADDLsv2i64
7471 0U, // VADDLsv4i32
7472 0U, // VADDLsv8i16
7473 0U, // VADDLuv2i64
7474 0U, // VADDLuv4i32
7475 0U, // VADDLuv8i16
7476 0U, // VADDS
7477 0U, // VADDWsv2i64
7478 0U, // VADDWsv4i32
7479 0U, // VADDWsv8i16
7480 0U, // VADDWuv2i64
7481 0U, // VADDWuv4i32
7482 0U, // VADDWuv8i16
7483 0U, // VADDfd
7484 0U, // VADDfq
7485 0U, // VADDhd
7486 0U, // VADDhq
7487 0U, // VADDv16i8
7488 17920U, // VADDv1i64
7489 0U, // VADDv2i32
7490 17920U, // VADDv2i64
7491 0U, // VADDv4i16
7492 0U, // VADDv4i32
7493 0U, // VADDv8i16
7494 0U, // VADDv8i8
7495 0U, // VANDd
7496 0U, // VANDq
7497 2U, // VBF16MALBQ
7498 520U, // VBF16MALBQI
7499 2U, // VBF16MALTQ
7500 520U, // VBF16MALTQI
7501 0U, // VBICd
7502 4992U, // VBICiv2i32
7503 4992U, // VBICiv4i16
7504 4992U, // VBICiv4i32
7505 4992U, // VBICiv8i16
7506 0U, // VBICq
7507 3671552U, // VBIFd
7508 3671552U, // VBIFq
7509 3671552U, // VBITd
7510 3671552U, // VBITq
7511 3671552U, // VBSLd
7512 3671552U, // VBSLq
7513 0U, // VBSPd
7514 0U, // VBSPq
7515 11535872U, // VCADDv2f32
7516 11535872U, // VCADDv4f16
7517 11535872U, // VCADDv4f32
7518 11535872U, // VCADDv8f16
7519 0U, // VCEQfd
7520 0U, // VCEQfq
7521 0U, // VCEQhd
7522 0U, // VCEQhq
7523 0U, // VCEQv16i8
7524 0U, // VCEQv2i32
7525 0U, // VCEQv4i16
7526 0U, // VCEQv4i32
7527 0U, // VCEQv8i16
7528 0U, // VCEQv8i8
7529 245760U, // VCEQzv16i8
7530 245760U, // VCEQzv2f32
7531 245760U, // VCEQzv2i32
7532 245760U, // VCEQzv4f16
7533 245760U, // VCEQzv4f32
7534 245760U, // VCEQzv4i16
7535 245760U, // VCEQzv4i32
7536 245760U, // VCEQzv8f16
7537 245760U, // VCEQzv8i16
7538 245760U, // VCEQzv8i8
7539 0U, // VCGEfd
7540 0U, // VCGEfq
7541 0U, // VCGEhd
7542 0U, // VCGEhq
7543 0U, // VCGEsv16i8
7544 0U, // VCGEsv2i32
7545 0U, // VCGEsv4i16
7546 0U, // VCGEsv4i32
7547 0U, // VCGEsv8i16
7548 0U, // VCGEsv8i8
7549 0U, // VCGEuv16i8
7550 0U, // VCGEuv2i32
7551 0U, // VCGEuv4i16
7552 0U, // VCGEuv4i32
7553 0U, // VCGEuv8i16
7554 0U, // VCGEuv8i8
7555 245760U, // VCGEzv16i8
7556 245760U, // VCGEzv2f32
7557 245760U, // VCGEzv2i32
7558 245760U, // VCGEzv4f16
7559 245760U, // VCGEzv4f32
7560 245760U, // VCGEzv4i16
7561 245760U, // VCGEzv4i32
7562 245760U, // VCGEzv8f16
7563 245760U, // VCGEzv8i16
7564 245760U, // VCGEzv8i8
7565 0U, // VCGTfd
7566 0U, // VCGTfq
7567 0U, // VCGThd
7568 0U, // VCGThq
7569 0U, // VCGTsv16i8
7570 0U, // VCGTsv2i32
7571 0U, // VCGTsv4i16
7572 0U, // VCGTsv4i32
7573 0U, // VCGTsv8i16
7574 0U, // VCGTsv8i8
7575 0U, // VCGTuv16i8
7576 0U, // VCGTuv2i32
7577 0U, // VCGTuv4i16
7578 0U, // VCGTuv4i32
7579 0U, // VCGTuv8i16
7580 0U, // VCGTuv8i8
7581 245760U, // VCGTzv16i8
7582 245760U, // VCGTzv2f32
7583 245760U, // VCGTzv2i32
7584 245760U, // VCGTzv4f16
7585 245760U, // VCGTzv4f32
7586 245760U, // VCGTzv4i16
7587 245760U, // VCGTzv4i32
7588 245760U, // VCGTzv8f16
7589 245760U, // VCGTzv8i16
7590 245760U, // VCGTzv8i8
7591 245760U, // VCLEzv16i8
7592 245760U, // VCLEzv2f32
7593 245760U, // VCLEzv2i32
7594 245760U, // VCLEzv4f16
7595 245760U, // VCLEzv4f32
7596 245760U, // VCLEzv4i16
7597 245760U, // VCLEzv4i32
7598 245760U, // VCLEzv8f16
7599 245760U, // VCLEzv8i16
7600 245760U, // VCLEzv8i8
7601 16384U, // VCLSv16i8
7602 16384U, // VCLSv2i32
7603 16384U, // VCLSv4i16
7604 16384U, // VCLSv4i32
7605 16384U, // VCLSv8i16
7606 16384U, // VCLSv8i8
7607 245760U, // VCLTzv16i8
7608 245760U, // VCLTzv2f32
7609 245760U, // VCLTzv2i32
7610 245760U, // VCLTzv4f16
7611 245760U, // VCLTzv4f32
7612 245760U, // VCLTzv4i16
7613 245760U, // VCLTzv4i32
7614 245760U, // VCLTzv8f16
7615 245760U, // VCLTzv8i16
7616 245760U, // VCLTzv8i8
7617 16384U, // VCLZv16i8
7618 16384U, // VCLZv2i32
7619 16384U, // VCLZv4i16
7620 16384U, // VCLZv4i32
7621 16384U, // VCLZv8i16
7622 16384U, // VCLZv8i8
7623 12059008U, // VCMLAv2f32
7624 262528U, // VCMLAv2f32_indexed
7625 12059008U, // VCMLAv4f16
7626 262528U, // VCMLAv4f16_indexed
7627 12059008U, // VCMLAv4f32
7628 262528U, // VCMLAv4f32_indexed
7629 12059008U, // VCMLAv8f16
7630 262528U, // VCMLAv8f16_indexed
7631 528U, // VCMPD
7632 528U, // VCMPED
7633 16384U, // VCMPEH
7634 16384U, // VCMPES
7635 0U, // VCMPEZD
7636 34U, // VCMPEZH
7637 34U, // VCMPEZS
7638 16384U, // VCMPH
7639 16384U, // VCMPS
7640 0U, // VCMPZD
7641 34U, // VCMPZH
7642 34U, // VCMPZS
7643 16384U, // VCNTd
7644 16384U, // VCNTq
7645 2U, // VCVTANSDf
7646 2U, // VCVTANSDh
7647 2U, // VCVTANSQf
7648 2U, // VCVTANSQh
7649 2U, // VCVTANUDf
7650 2U, // VCVTANUDh
7651 2U, // VCVTANUQf
7652 2U, // VCVTANUQh
7653 2U, // VCVTASD
7654 2U, // VCVTASH
7655 2U, // VCVTASS
7656 2U, // VCVTAUD
7657 2U, // VCVTAUH
7658 2U, // VCVTAUS
7659 0U, // VCVTBDH
7660 0U, // VCVTBHD
7661 0U, // VCVTBHS
7662 2U, // VCVTBSH
7663 0U, // VCVTDS
7664 2U, // VCVTMNSDf
7665 2U, // VCVTMNSDh
7666 2U, // VCVTMNSQf
7667 2U, // VCVTMNSQh
7668 2U, // VCVTMNUDf
7669 2U, // VCVTMNUDh
7670 2U, // VCVTMNUQf
7671 2U, // VCVTMNUQh
7672 2U, // VCVTMSD
7673 2U, // VCVTMSH
7674 2U, // VCVTMSS
7675 2U, // VCVTMUD
7676 2U, // VCVTMUH
7677 2U, // VCVTMUS
7678 2U, // VCVTNNSDf
7679 2U, // VCVTNNSDh
7680 2U, // VCVTNNSQf
7681 2U, // VCVTNNSQh
7682 2U, // VCVTNNUDf
7683 2U, // VCVTNNUDh
7684 2U, // VCVTNNUQf
7685 2U, // VCVTNNUQh
7686 2U, // VCVTNSD
7687 2U, // VCVTNSH
7688 2U, // VCVTNSS
7689 2U, // VCVTNUD
7690 2U, // VCVTNUH
7691 2U, // VCVTNUS
7692 2U, // VCVTPNSDf
7693 2U, // VCVTPNSDh
7694 2U, // VCVTPNSQf
7695 2U, // VCVTPNSQh
7696 2U, // VCVTPNUDf
7697 2U, // VCVTPNUDh
7698 2U, // VCVTPNUQf
7699 2U, // VCVTPNUQh
7700 2U, // VCVTPSD
7701 2U, // VCVTPSH
7702 2U, // VCVTPSS
7703 2U, // VCVTPUD
7704 2U, // VCVTPUH
7705 2U, // VCVTPUS
7706 0U, // VCVTSD
7707 0U, // VCVTTDH
7708 0U, // VCVTTHD
7709 0U, // VCVTTHS
7710 2U, // VCVTTSH
7711 2U, // VCVTf2h
7712 0U, // VCVTf2sd
7713 0U, // VCVTf2sq
7714 0U, // VCVTf2ud
7715 0U, // VCVTf2uq
7716 536U, // VCVTf2xsd
7717 536U, // VCVTf2xsq
7718 536U, // VCVTf2xud
7719 536U, // VCVTf2xuq
7720 0U, // VCVTh2f
7721 0U, // VCVTh2sd
7722 0U, // VCVTh2sq
7723 0U, // VCVTh2ud
7724 0U, // VCVTh2uq
7725 536U, // VCVTh2xsd
7726 536U, // VCVTh2xsq
7727 536U, // VCVTh2xud
7728 536U, // VCVTh2xuq
7729 0U, // VCVTs2fd
7730 0U, // VCVTs2fq
7731 0U, // VCVTs2hd
7732 0U, // VCVTs2hq
7733 0U, // VCVTu2fd
7734 0U, // VCVTu2fq
7735 0U, // VCVTu2hd
7736 0U, // VCVTu2hq
7737 536U, // VCVTxs2fd
7738 536U, // VCVTxs2fq
7739 536U, // VCVTxs2hd
7740 536U, // VCVTxs2hq
7741 536U, // VCVTxu2fd
7742 536U, // VCVTxu2fq
7743 536U, // VCVTxu2hd
7744 536U, // VCVTxu2hq
7745 2720528U, // VDIVD
7746 0U, // VDIVH
7747 0U, // VDIVS
7748 16384U, // VDUP16d
7749 16384U, // VDUP16q
7750 16384U, // VDUP32d
7751 16384U, // VDUP32q
7752 16384U, // VDUP8d
7753 16384U, // VDUP8q
7754 147456U, // VDUPLN16d
7755 147456U, // VDUPLN16q
7756 147456U, // VDUPLN32d
7757 147456U, // VDUPLN32q
7758 147456U, // VDUPLN8d
7759 147456U, // VDUPLN8q
7760 0U, // VEORd
7761 0U, // VEORq
7762 33554432U, // VEXTd16
7763 33554432U, // VEXTd32
7764 33554432U, // VEXTd8
7765 33554432U, // VEXTq16
7766 33554432U, // VEXTq32
7767 33554432U, // VEXTq64
7768 33554432U, // VEXTq8
7769 49944U, // VFMAD
7770 3671552U, // VFMAH
7771 17920U, // VFMALD
7772 280064U, // VFMALDI
7773 17920U, // VFMALQ
7774 280064U, // VFMALQI
7775 3671552U, // VFMAS
7776 3671552U, // VFMAfd
7777 3671552U, // VFMAfq
7778 3671552U, // VFMAhd
7779 3671552U, // VFMAhq
7780 49944U, // VFMSD
7781 3671552U, // VFMSH
7782 17920U, // VFMSLD
7783 280064U, // VFMSLDI
7784 17920U, // VFMSLQ
7785 280064U, // VFMSLQI
7786 3671552U, // VFMSS
7787 3671552U, // VFMSfd
7788 3671552U, // VFMSfq
7789 3671552U, // VFMShd
7790 3671552U, // VFMShq
7791 49944U, // VFNMAD
7792 3671552U, // VFNMAH
7793 3671552U, // VFNMAS
7794 49944U, // VFNMSD
7795 3671552U, // VFNMSH
7796 3671552U, // VFNMSS
7797 17920U, // VFP_VMAXNMD
7798 17920U, // VFP_VMAXNMH
7799 17920U, // VFP_VMAXNMS
7800 17920U, // VFP_VMINNMD
7801 17920U, // VFP_VMINNMH
7802 17920U, // VFP_VMINNMS
7803 147456U, // VGETLNi32
7804 147456U, // VGETLNs16
7805 147456U, // VGETLNs8
7806 147456U, // VGETLNu16
7807 147456U, // VGETLNu8
7808 0U, // VHADDsv16i8
7809 0U, // VHADDsv2i32
7810 0U, // VHADDsv4i16
7811 0U, // VHADDsv4i32
7812 0U, // VHADDsv8i16
7813 0U, // VHADDsv8i8
7814 0U, // VHADDuv16i8
7815 0U, // VHADDuv2i32
7816 0U, // VHADDuv4i16
7817 0U, // VHADDuv4i32
7818 0U, // VHADDuv8i16
7819 0U, // VHADDuv8i8
7820 0U, // VHSUBsv16i8
7821 0U, // VHSUBsv2i32
7822 0U, // VHSUBsv4i16
7823 0U, // VHSUBsv4i32
7824 0U, // VHSUBsv8i16
7825 0U, // VHSUBsv8i8
7826 0U, // VHSUBuv16i8
7827 0U, // VHSUBuv2i32
7828 0U, // VHSUBuv4i16
7829 0U, // VHSUBuv4i32
7830 0U, // VHSUBuv8i16
7831 0U, // VHSUBuv8i8
7832 2U, // VINSH
7833 0U, // VJCVT
7834 518U, // VLD1DUPd16
7835 676U, // VLD1DUPd16wb_fixed
7836 2687780U, // VLD1DUPd16wb_register
7837 518U, // VLD1DUPd32
7838 676U, // VLD1DUPd32wb_fixed
7839 2687780U, // VLD1DUPd32wb_register
7840 518U, // VLD1DUPd8
7841 676U, // VLD1DUPd8wb_fixed
7842 2687780U, // VLD1DUPd8wb_register
7843 518U, // VLD1DUPq16
7844 676U, // VLD1DUPq16wb_fixed
7845 2687780U, // VLD1DUPq16wb_register
7846 518U, // VLD1DUPq32
7847 676U, // VLD1DUPq32wb_fixed
7848 2687780U, // VLD1DUPq32wb_register
7849 518U, // VLD1DUPq8
7850 676U, // VLD1DUPq8wb_fixed
7851 2687780U, // VLD1DUPq8wb_register
7852 12883366U, // VLD1LNd16
7853 13407782U, // VLD1LNd16_UPD
7854 12883366U, // VLD1LNd32
7855 13407782U, // VLD1LNd32_UPD
7856 12883366U, // VLD1LNd8
7857 13407782U, // VLD1LNd8_UPD
7858 0U, // VLD1LNq16Pseudo
7859 0U, // VLD1LNq16Pseudo_UPD
7860 0U, // VLD1LNq32Pseudo
7861 0U, // VLD1LNq32Pseudo_UPD
7862 0U, // VLD1LNq8Pseudo
7863 0U, // VLD1LNq8Pseudo_UPD
7864 518U, // VLD1d16
7865 518U, // VLD1d16Q
7866 0U, // VLD1d16QPseudo
7867 0U, // VLD1d16QPseudoWB_fixed
7868 0U, // VLD1d16QPseudoWB_register
7869 676U, // VLD1d16Qwb_fixed
7870 2687780U, // VLD1d16Qwb_register
7871 518U, // VLD1d16T
7872 0U, // VLD1d16TPseudo
7873 0U, // VLD1d16TPseudoWB_fixed
7874 0U, // VLD1d16TPseudoWB_register
7875 676U, // VLD1d16Twb_fixed
7876 2687780U, // VLD1d16Twb_register
7877 676U, // VLD1d16wb_fixed
7878 2687780U, // VLD1d16wb_register
7879 518U, // VLD1d32
7880 518U, // VLD1d32Q
7881 0U, // VLD1d32QPseudo
7882 0U, // VLD1d32QPseudoWB_fixed
7883 0U, // VLD1d32QPseudoWB_register
7884 676U, // VLD1d32Qwb_fixed
7885 2687780U, // VLD1d32Qwb_register
7886 518U, // VLD1d32T
7887 0U, // VLD1d32TPseudo
7888 0U, // VLD1d32TPseudoWB_fixed
7889 0U, // VLD1d32TPseudoWB_register
7890 676U, // VLD1d32Twb_fixed
7891 2687780U, // VLD1d32Twb_register
7892 676U, // VLD1d32wb_fixed
7893 2687780U, // VLD1d32wb_register
7894 518U, // VLD1d64
7895 518U, // VLD1d64Q
7896 0U, // VLD1d64QPseudo
7897 0U, // VLD1d64QPseudoWB_fixed
7898 0U, // VLD1d64QPseudoWB_register
7899 676U, // VLD1d64Qwb_fixed
7900 2687780U, // VLD1d64Qwb_register
7901 518U, // VLD1d64T
7902 0U, // VLD1d64TPseudo
7903 0U, // VLD1d64TPseudoWB_fixed
7904 0U, // VLD1d64TPseudoWB_register
7905 676U, // VLD1d64Twb_fixed
7906 2687780U, // VLD1d64Twb_register
7907 676U, // VLD1d64wb_fixed
7908 2687780U, // VLD1d64wb_register
7909 518U, // VLD1d8
7910 518U, // VLD1d8Q
7911 0U, // VLD1d8QPseudo
7912 0U, // VLD1d8QPseudoWB_fixed
7913 0U, // VLD1d8QPseudoWB_register
7914 676U, // VLD1d8Qwb_fixed
7915 2687780U, // VLD1d8Qwb_register
7916 518U, // VLD1d8T
7917 0U, // VLD1d8TPseudo
7918 0U, // VLD1d8TPseudoWB_fixed
7919 0U, // VLD1d8TPseudoWB_register
7920 676U, // VLD1d8Twb_fixed
7921 2687780U, // VLD1d8Twb_register
7922 676U, // VLD1d8wb_fixed
7923 2687780U, // VLD1d8wb_register
7924 518U, // VLD1q16
7925 0U, // VLD1q16HighQPseudo
7926 0U, // VLD1q16HighQPseudo_UPD
7927 0U, // VLD1q16HighTPseudo
7928 0U, // VLD1q16HighTPseudo_UPD
7929 0U, // VLD1q16LowQPseudo_UPD
7930 0U, // VLD1q16LowTPseudo_UPD
7931 676U, // VLD1q16wb_fixed
7932 2687780U, // VLD1q16wb_register
7933 518U, // VLD1q32
7934 0U, // VLD1q32HighQPseudo
7935 0U, // VLD1q32HighQPseudo_UPD
7936 0U, // VLD1q32HighTPseudo
7937 0U, // VLD1q32HighTPseudo_UPD
7938 0U, // VLD1q32LowQPseudo_UPD
7939 0U, // VLD1q32LowTPseudo_UPD
7940 676U, // VLD1q32wb_fixed
7941 2687780U, // VLD1q32wb_register
7942 518U, // VLD1q64
7943 0U, // VLD1q64HighQPseudo
7944 0U, // VLD1q64HighQPseudo_UPD
7945 0U, // VLD1q64HighTPseudo
7946 0U, // VLD1q64HighTPseudo_UPD
7947 0U, // VLD1q64LowQPseudo_UPD
7948 0U, // VLD1q64LowTPseudo_UPD
7949 676U, // VLD1q64wb_fixed
7950 2687780U, // VLD1q64wb_register
7951 518U, // VLD1q8
7952 0U, // VLD1q8HighQPseudo
7953 0U, // VLD1q8HighQPseudo_UPD
7954 0U, // VLD1q8HighTPseudo
7955 0U, // VLD1q8HighTPseudo_UPD
7956 0U, // VLD1q8LowQPseudo_UPD
7957 0U, // VLD1q8LowTPseudo_UPD
7958 676U, // VLD1q8wb_fixed
7959 2687780U, // VLD1q8wb_register
7960 518U, // VLD2DUPd16
7961 676U, // VLD2DUPd16wb_fixed
7962 2687780U, // VLD2DUPd16wb_register
7963 518U, // VLD2DUPd16x2
7964 676U, // VLD2DUPd16x2wb_fixed
7965 2687780U, // VLD2DUPd16x2wb_register
7966 518U, // VLD2DUPd32
7967 676U, // VLD2DUPd32wb_fixed
7968 2687780U, // VLD2DUPd32wb_register
7969 518U, // VLD2DUPd32x2
7970 676U, // VLD2DUPd32x2wb_fixed
7971 2687780U, // VLD2DUPd32x2wb_register
7972 518U, // VLD2DUPd8
7973 676U, // VLD2DUPd8wb_fixed
7974 2687780U, // VLD2DUPd8wb_register
7975 518U, // VLD2DUPd8x2
7976 676U, // VLD2DUPd8x2wb_fixed
7977 2687780U, // VLD2DUPd8x2wb_register
7978 0U, // VLD2DUPq16EvenPseudo
7979 0U, // VLD2DUPq16OddPseudo
7980 0U, // VLD2DUPq16OddPseudoWB_fixed
7981 0U, // VLD2DUPq16OddPseudoWB_register
7982 0U, // VLD2DUPq32EvenPseudo
7983 0U, // VLD2DUPq32OddPseudo
7984 0U, // VLD2DUPq32OddPseudoWB_fixed
7985 0U, // VLD2DUPq32OddPseudoWB_register
7986 0U, // VLD2DUPq8EvenPseudo
7987 0U, // VLD2DUPq8OddPseudo
7988 0U, // VLD2DUPq8OddPseudoWB_fixed
7989 0U, // VLD2DUPq8OddPseudoWB_register
7990 13948454U, // VLD2LNd16
7991 0U, // VLD2LNd16Pseudo
7992 0U, // VLD2LNd16Pseudo_UPD
7993 349869734U, // VLD2LNd16_UPD
7994 13948454U, // VLD2LNd32
7995 0U, // VLD2LNd32Pseudo
7996 0U, // VLD2LNd32Pseudo_UPD
7997 349869734U, // VLD2LNd32_UPD
7998 13948454U, // VLD2LNd8
7999 0U, // VLD2LNd8Pseudo
8000 0U, // VLD2LNd8Pseudo_UPD
8001 349869734U, // VLD2LNd8_UPD
8002 13948454U, // VLD2LNq16
8003 0U, // VLD2LNq16Pseudo
8004 0U, // VLD2LNq16Pseudo_UPD
8005 349869734U, // VLD2LNq16_UPD
8006 13948454U, // VLD2LNq32
8007 0U, // VLD2LNq32Pseudo
8008 0U, // VLD2LNq32Pseudo_UPD
8009 349869734U, // VLD2LNq32_UPD
8010 518U, // VLD2b16
8011 676U, // VLD2b16wb_fixed
8012 2687780U, // VLD2b16wb_register
8013 518U, // VLD2b32
8014 676U, // VLD2b32wb_fixed
8015 2687780U, // VLD2b32wb_register
8016 518U, // VLD2b8
8017 676U, // VLD2b8wb_fixed
8018 2687780U, // VLD2b8wb_register
8019 518U, // VLD2d16
8020 676U, // VLD2d16wb_fixed
8021 2687780U, // VLD2d16wb_register
8022 518U, // VLD2d32
8023 676U, // VLD2d32wb_fixed
8024 2687780U, // VLD2d32wb_register
8025 518U, // VLD2d8
8026 676U, // VLD2d8wb_fixed
8027 2687780U, // VLD2d8wb_register
8028 518U, // VLD2q16
8029 0U, // VLD2q16Pseudo
8030 0U, // VLD2q16PseudoWB_fixed
8031 0U, // VLD2q16PseudoWB_register
8032 676U, // VLD2q16wb_fixed
8033 2687780U, // VLD2q16wb_register
8034 518U, // VLD2q32
8035 0U, // VLD2q32Pseudo
8036 0U, // VLD2q32PseudoWB_fixed
8037 0U, // VLD2q32PseudoWB_register
8038 676U, // VLD2q32wb_fixed
8039 2687780U, // VLD2q32wb_register
8040 518U, // VLD2q8
8041 0U, // VLD2q8Pseudo
8042 0U, // VLD2q8PseudoWB_fixed
8043 0U, // VLD2q8PseudoWB_register
8044 676U, // VLD2q8wb_fixed
8045 2687780U, // VLD2q8wb_register
8046 333608U, // VLD3DUPd16
8047 0U, // VLD3DUPd16Pseudo
8048 0U, // VLD3DUPd16Pseudo_UPD
8049 15030056U, // VLD3DUPd16_UPD
8050 333608U, // VLD3DUPd32
8051 0U, // VLD3DUPd32Pseudo
8052 0U, // VLD3DUPd32Pseudo_UPD
8053 15030056U, // VLD3DUPd32_UPD
8054 333608U, // VLD3DUPd8
8055 0U, // VLD3DUPd8Pseudo
8056 0U, // VLD3DUPd8Pseudo_UPD
8057 15030056U, // VLD3DUPd8_UPD
8058 333608U, // VLD3DUPq16
8059 0U, // VLD3DUPq16EvenPseudo
8060 0U, // VLD3DUPq16OddPseudo
8061 0U, // VLD3DUPq16OddPseudo_UPD
8062 15030056U, // VLD3DUPq16_UPD
8063 333608U, // VLD3DUPq32
8064 0U, // VLD3DUPq32EvenPseudo
8065 0U, // VLD3DUPq32OddPseudo
8066 0U, // VLD3DUPq32OddPseudo_UPD
8067 15030056U, // VLD3DUPq32_UPD
8068 333608U, // VLD3DUPq8
8069 0U, // VLD3DUPq8EvenPseudo
8070 0U, // VLD3DUPq8OddPseudo
8071 0U, // VLD3DUPq8OddPseudo_UPD
8072 15030056U, // VLD3DUPq8_UPD
8073 383424166U, // VLD3LNd16
8074 0U, // VLD3LNd16Pseudo
8075 0U, // VLD3LNd16Pseudo_UPD
8076 15505318U, // VLD3LNd16_UPD
8077 383424166U, // VLD3LNd32
8078 0U, // VLD3LNd32Pseudo
8079 0U, // VLD3LNd32Pseudo_UPD
8080 15505318U, // VLD3LNd32_UPD
8081 383424166U, // VLD3LNd8
8082 0U, // VLD3LNd8Pseudo
8083 0U, // VLD3LNd8Pseudo_UPD
8084 15505318U, // VLD3LNd8_UPD
8085 383424166U, // VLD3LNq16
8086 0U, // VLD3LNq16Pseudo
8087 0U, // VLD3LNq16Pseudo_UPD
8088 15505318U, // VLD3LNq16_UPD
8089 383424166U, // VLD3LNq32
8090 0U, // VLD3LNq32Pseudo
8091 0U, // VLD3LNq32Pseudo_UPD
8092 15505318U, // VLD3LNq32_UPD
8093 402653184U, // VLD3d16
8094 0U, // VLD3d16Pseudo
8095 0U, // VLD3d16Pseudo_UPD
8096 402653184U, // VLD3d16_UPD
8097 402653184U, // VLD3d32
8098 0U, // VLD3d32Pseudo
8099 0U, // VLD3d32Pseudo_UPD
8100 402653184U, // VLD3d32_UPD
8101 402653184U, // VLD3d8
8102 0U, // VLD3d8Pseudo
8103 0U, // VLD3d8Pseudo_UPD
8104 402653184U, // VLD3d8_UPD
8105 402653184U, // VLD3q16
8106 0U, // VLD3q16Pseudo_UPD
8107 402653184U, // VLD3q16_UPD
8108 0U, // VLD3q16oddPseudo
8109 0U, // VLD3q16oddPseudo_UPD
8110 402653184U, // VLD3q32
8111 0U, // VLD3q32Pseudo_UPD
8112 402653184U, // VLD3q32_UPD
8113 0U, // VLD3q32oddPseudo
8114 0U, // VLD3q32oddPseudo_UPD
8115 402653184U, // VLD3q8
8116 0U, // VLD3q8Pseudo_UPD
8117 402653184U, // VLD3q8_UPD
8118 0U, // VLD3q8oddPseudo
8119 0U, // VLD3q8oddPseudo_UPD
8120 2971688U, // VLD4DUPd16
8121 0U, // VLD4DUPd16Pseudo
8122 0U, // VLD4DUPd16Pseudo_UPD
8123 366632U, // VLD4DUPd16_UPD
8124 2971688U, // VLD4DUPd32
8125 0U, // VLD4DUPd32Pseudo
8126 0U, // VLD4DUPd32Pseudo_UPD
8127 366632U, // VLD4DUPd32_UPD
8128 2971688U, // VLD4DUPd8
8129 0U, // VLD4DUPd8Pseudo
8130 0U, // VLD4DUPd8Pseudo_UPD
8131 366632U, // VLD4DUPd8_UPD
8132 2971688U, // VLD4DUPq16
8133 0U, // VLD4DUPq16EvenPseudo
8134 0U, // VLD4DUPq16OddPseudo
8135 0U, // VLD4DUPq16OddPseudo_UPD
8136 366632U, // VLD4DUPq16_UPD
8137 2971688U, // VLD4DUPq32
8138 0U, // VLD4DUPq32EvenPseudo
8139 0U, // VLD4DUPq32OddPseudo
8140 0U, // VLD4DUPq32OddPseudo_UPD
8141 366632U, // VLD4DUPq32_UPD
8142 2971688U, // VLD4DUPq8
8143 0U, // VLD4DUPq8EvenPseudo
8144 0U, // VLD4DUPq8OddPseudo
8145 0U, // VLD4DUPq8OddPseudo_UPD
8146 366632U, // VLD4DUPq8_UPD
8147 440194982U, // VLD4LNd16
8148 0U, // VLD4LNd16Pseudo
8149 0U, // VLD4LNd16Pseudo_UPD
8150 6310U, // VLD4LNd16_UPD
8151 440194982U, // VLD4LNd32
8152 0U, // VLD4LNd32Pseudo
8153 0U, // VLD4LNd32Pseudo_UPD
8154 6310U, // VLD4LNd32_UPD
8155 440194982U, // VLD4LNd8
8156 0U, // VLD4LNd8Pseudo
8157 0U, // VLD4LNd8Pseudo_UPD
8158 6310U, // VLD4LNd8_UPD
8159 440194982U, // VLD4LNq16
8160 0U, // VLD4LNq16Pseudo
8161 0U, // VLD4LNq16Pseudo_UPD
8162 6310U, // VLD4LNq16_UPD
8163 440194982U, // VLD4LNq32
8164 0U, // VLD4LNq32Pseudo
8165 0U, // VLD4LNq32Pseudo_UPD
8166 6310U, // VLD4LNq32_UPD
8167 33554432U, // VLD4d16
8168 0U, // VLD4d16Pseudo
8169 0U, // VLD4d16Pseudo_UPD
8170 33554432U, // VLD4d16_UPD
8171 33554432U, // VLD4d32
8172 0U, // VLD4d32Pseudo
8173 0U, // VLD4d32Pseudo_UPD
8174 33554432U, // VLD4d32_UPD
8175 33554432U, // VLD4d8
8176 0U, // VLD4d8Pseudo
8177 0U, // VLD4d8Pseudo_UPD
8178 33554432U, // VLD4d8_UPD
8179 33554432U, // VLD4q16
8180 0U, // VLD4q16Pseudo_UPD
8181 33554432U, // VLD4q16_UPD
8182 0U, // VLD4q16oddPseudo
8183 0U, // VLD4q16oddPseudo_UPD
8184 33554432U, // VLD4q32
8185 0U, // VLD4q32Pseudo_UPD
8186 33554432U, // VLD4q32_UPD
8187 0U, // VLD4q32oddPseudo
8188 0U, // VLD4q32oddPseudo_UPD
8189 33554432U, // VLD4q8
8190 0U, // VLD4q8Pseudo_UPD
8191 33554432U, // VLD4q8_UPD
8192 0U, // VLD4q8oddPseudo
8193 0U, // VLD4q8oddPseudo_UPD
8194 532U, // VLDMDDB_UPD
8195 18560U, // VLDMDIA
8196 532U, // VLDMDIA_UPD
8197 0U, // VLDMQIA
8198 532U, // VLDMSDB_UPD
8199 18560U, // VLDMSIA
8200 532U, // VLDMSIA_UPD
8201 6400U, // VLDRD
8202 6528U, // VLDRH
8203 6400U, // VLDRS
8204 0U, // VLDR_FPCXTNS_off
8205 42U, // VLDR_FPCXTNS_post
8206 0U, // VLDR_FPCXTNS_pre
8207 0U, // VLDR_FPCXTS_off
8208 42U, // VLDR_FPCXTS_post
8209 0U, // VLDR_FPCXTS_pre
8210 0U, // VLDR_FPSCR_NZCVQC_off
8211 44U, // VLDR_FPSCR_NZCVQC_post
8212 0U, // VLDR_FPSCR_NZCVQC_pre
8213 0U, // VLDR_FPSCR_off
8214 42U, // VLDR_FPSCR_post
8215 0U, // VLDR_FPSCR_pre
8216 0U, // VLDR_P0_off
8217 44U, // VLDR_P0_post
8218 0U, // VLDR_P0_pre
8219 0U, // VLDR_VPR_off
8220 42U, // VLDR_VPR_post
8221 0U, // VLDR_VPR_pre
8222 18560U, // VLLDM
8223 18560U, // VLLDM_T2
8224 18560U, // VLSTM
8225 18560U, // VLSTM_T2
8226 0U, // VMAXfd
8227 0U, // VMAXfq
8228 0U, // VMAXhd
8229 0U, // VMAXhq
8230 0U, // VMAXsv16i8
8231 0U, // VMAXsv2i32
8232 0U, // VMAXsv4i16
8233 0U, // VMAXsv4i32
8234 0U, // VMAXsv8i16
8235 0U, // VMAXsv8i8
8236 0U, // VMAXuv16i8
8237 0U, // VMAXuv2i32
8238 0U, // VMAXuv4i16
8239 0U, // VMAXuv4i32
8240 0U, // VMAXuv8i16
8241 0U, // VMAXuv8i8
8242 0U, // VMINfd
8243 0U, // VMINfq
8244 0U, // VMINhd
8245 0U, // VMINhq
8246 0U, // VMINsv16i8
8247 0U, // VMINsv2i32
8248 0U, // VMINsv4i16
8249 0U, // VMINsv4i32
8250 0U, // VMINsv8i16
8251 0U, // VMINsv8i8
8252 0U, // VMINuv16i8
8253 0U, // VMINuv2i32
8254 0U, // VMINuv4i16
8255 0U, // VMINuv4i32
8256 0U, // VMINuv8i16
8257 0U, // VMINuv8i8
8258 49944U, // VMLAD
8259 3671552U, // VMLAH
8260 473433600U, // VMLALslsv2i32
8261 473433600U, // VMLALslsv4i16
8262 473433600U, // VMLALsluv2i32
8263 473433600U, // VMLALsluv4i16
8264 3671552U, // VMLALsv2i64
8265 3671552U, // VMLALsv4i32
8266 3671552U, // VMLALsv8i16
8267 3671552U, // VMLALuv2i64
8268 3671552U, // VMLALuv4i32
8269 3671552U, // VMLALuv8i16
8270 3671552U, // VMLAS
8271 3671552U, // VMLAfd
8272 3671552U, // VMLAfq
8273 3671552U, // VMLAhd
8274 3671552U, // VMLAhq
8275 473433600U, // VMLAslfd
8276 473433600U, // VMLAslfq
8277 473433600U, // VMLAslhd
8278 473433600U, // VMLAslhq
8279 473433600U, // VMLAslv2i32
8280 473433600U, // VMLAslv4i16
8281 473433600U, // VMLAslv4i32
8282 473433600U, // VMLAslv8i16
8283 3671552U, // VMLAv16i8
8284 3671552U, // VMLAv2i32
8285 3671552U, // VMLAv4i16
8286 3671552U, // VMLAv4i32
8287 3671552U, // VMLAv8i16
8288 3671552U, // VMLAv8i8
8289 49944U, // VMLSD
8290 3671552U, // VMLSH
8291 473433600U, // VMLSLslsv2i32
8292 473433600U, // VMLSLslsv4i16
8293 473433600U, // VMLSLsluv2i32
8294 473433600U, // VMLSLsluv4i16
8295 3671552U, // VMLSLsv2i64
8296 3671552U, // VMLSLsv4i32
8297 3671552U, // VMLSLsv8i16
8298 3671552U, // VMLSLuv2i64
8299 3671552U, // VMLSLuv4i32
8300 3671552U, // VMLSLuv8i16
8301 3671552U, // VMLSS
8302 3671552U, // VMLSfd
8303 3671552U, // VMLSfq
8304 3671552U, // VMLShd
8305 3671552U, // VMLShq
8306 473433600U, // VMLSslfd
8307 473433600U, // VMLSslfq
8308 473433600U, // VMLSslhd
8309 473433600U, // VMLSslhq
8310 473433600U, // VMLSslv2i32
8311 473433600U, // VMLSslv4i16
8312 473433600U, // VMLSslv4i32
8313 473433600U, // VMLSslv8i16
8314 3671552U, // VMLSv16i8
8315 3671552U, // VMLSv2i32
8316 3671552U, // VMLSv4i16
8317 3671552U, // VMLSv4i32
8318 3671552U, // VMLSv8i16
8319 3671552U, // VMLSv8i8
8320 2U, // VMMLA
8321 528U, // VMOVD
8322 0U, // VMOVDRR
8323 2U, // VMOVH
8324 16384U, // VMOVHR
8325 16384U, // VMOVLsv2i64
8326 16384U, // VMOVLsv4i32
8327 16384U, // VMOVLsv8i16
8328 16384U, // VMOVLuv2i64
8329 16384U, // VMOVLuv4i32
8330 16384U, // VMOVLuv8i16
8331 2U, // VMOVNv2i32
8332 16384U, // VMOVNv4i16
8333 16384U, // VMOVNv8i8
8334 16384U, // VMOVRH
8335 0U, // VMOVRRD
8336 33554432U, // VMOVRRS
8337 16384U, // VMOVRS
8338 16384U, // VMOVS
8339 16384U, // VMOVSR
8340 33554432U, // VMOVSRR
8341 4992U, // VMOVv16i8
8342 0U, // VMOVv1i64
8343 2048U, // VMOVv2f32
8344 4992U, // VMOVv2i32
8345 0U, // VMOVv2i64
8346 2048U, // VMOVv4f32
8347 4992U, // VMOVv4i16
8348 4992U, // VMOVv4i32
8349 4992U, // VMOVv8i16
8350 4992U, // VMOVv8i8
8351 46U, // VMRS
8352 48U, // VMRS_FPCXTNS
8353 50U, // VMRS_FPCXTS
8354 52U, // VMRS_FPEXC
8355 54U, // VMRS_FPINST
8356 56U, // VMRS_FPINST2
8357 58U, // VMRS_FPSCR_NZCVQC
8358 60U, // VMRS_FPSID
8359 62U, // VMRS_MVFR0
8360 64U, // VMRS_MVFR1
8361 66U, // VMRS_MVFR2
8362 68U, // VMRS_P0
8363 70U, // VMRS_VPR
8364 2U, // VMSR
8365 2U, // VMSR_FPCXTNS
8366 2U, // VMSR_FPCXTS
8367 0U, // VMSR_FPEXC
8368 0U, // VMSR_FPINST
8369 0U, // VMSR_FPINST2
8370 2U, // VMSR_FPSCR_NZCVQC
8371 0U, // VMSR_FPSID
8372 2U, // VMSR_P0
8373 2U, // VMSR_VPR
8374 2720528U, // VMULD
8375 0U, // VMULH
8376 17920U, // VMULLp64
8377 0U, // VMULLp8
8378 167772160U, // VMULLslsv2i32
8379 167772160U, // VMULLslsv4i16
8380 167772160U, // VMULLsluv2i32
8381 167772160U, // VMULLsluv4i16
8382 0U, // VMULLsv2i64
8383 0U, // VMULLsv4i32
8384 0U, // VMULLsv8i16
8385 0U, // VMULLuv2i64
8386 0U, // VMULLuv4i32
8387 0U, // VMULLuv8i16
8388 0U, // VMULS
8389 0U, // VMULfd
8390 0U, // VMULfq
8391 0U, // VMULhd
8392 0U, // VMULhq
8393 0U, // VMULpd
8394 0U, // VMULpq
8395 167772160U, // VMULslfd
8396 167772160U, // VMULslfq
8397 167772160U, // VMULslhd
8398 167772160U, // VMULslhq
8399 167772160U, // VMULslv2i32
8400 167772160U, // VMULslv4i16
8401 167772160U, // VMULslv4i32
8402 167772160U, // VMULslv8i16
8403 0U, // VMULv16i8
8404 0U, // VMULv2i32
8405 0U, // VMULv4i16
8406 0U, // VMULv4i32
8407 0U, // VMULv8i16
8408 0U, // VMULv8i8
8409 16384U, // VMVNd
8410 16384U, // VMVNq
8411 4992U, // VMVNv2i32
8412 4992U, // VMVNv4i16
8413 4992U, // VMVNv4i32
8414 4992U, // VMVNv8i16
8415 528U, // VNEGD
8416 16384U, // VNEGH
8417 16384U, // VNEGS
8418 16384U, // VNEGf32q
8419 16384U, // VNEGfd
8420 16384U, // VNEGhd
8421 16384U, // VNEGhq
8422 16384U, // VNEGs16d
8423 16384U, // VNEGs16q
8424 16384U, // VNEGs32d
8425 16384U, // VNEGs32q
8426 16384U, // VNEGs8d
8427 16384U, // VNEGs8q
8428 49944U, // VNMLAD
8429 3671552U, // VNMLAH
8430 3671552U, // VNMLAS
8431 49944U, // VNMLSD
8432 3671552U, // VNMLSH
8433 3671552U, // VNMLSS
8434 2720528U, // VNMULD
8435 0U, // VNMULH
8436 0U, // VNMULS
8437 0U, // VORNd
8438 0U, // VORNq
8439 0U, // VORRd
8440 4992U, // VORRiv2i32
8441 4992U, // VORRiv4i16
8442 4992U, // VORRiv4i32
8443 4992U, // VORRiv8i16
8444 0U, // VORRq
8445 17920U, // VPADALsv16i8
8446 17920U, // VPADALsv2i32
8447 17920U, // VPADALsv4i16
8448 17920U, // VPADALsv4i32
8449 17920U, // VPADALsv8i16
8450 17920U, // VPADALsv8i8
8451 17920U, // VPADALuv16i8
8452 17920U, // VPADALuv2i32
8453 17920U, // VPADALuv4i16
8454 17920U, // VPADALuv4i32
8455 17920U, // VPADALuv8i16
8456 17920U, // VPADALuv8i8
8457 16384U, // VPADDLsv16i8
8458 16384U, // VPADDLsv2i32
8459 16384U, // VPADDLsv4i16
8460 16384U, // VPADDLsv4i32
8461 16384U, // VPADDLsv8i16
8462 16384U, // VPADDLsv8i8
8463 16384U, // VPADDLuv16i8
8464 16384U, // VPADDLuv2i32
8465 16384U, // VPADDLuv4i16
8466 16384U, // VPADDLuv4i32
8467 16384U, // VPADDLuv8i16
8468 16384U, // VPADDLuv8i8
8469 0U, // VPADDf
8470 0U, // VPADDh
8471 0U, // VPADDi16
8472 0U, // VPADDi32
8473 0U, // VPADDi8
8474 0U, // VPMAXf
8475 0U, // VPMAXh
8476 0U, // VPMAXs16
8477 0U, // VPMAXs32
8478 0U, // VPMAXs8
8479 0U, // VPMAXu16
8480 0U, // VPMAXu32
8481 0U, // VPMAXu8
8482 0U, // VPMINf
8483 0U, // VPMINh
8484 0U, // VPMINs16
8485 0U, // VPMINs32
8486 0U, // VPMINs8
8487 0U, // VPMINu16
8488 0U, // VPMINu32
8489 0U, // VPMINu8
8490 16384U, // VQABSv16i8
8491 16384U, // VQABSv2i32
8492 16384U, // VQABSv4i16
8493 16384U, // VQABSv4i32
8494 16384U, // VQABSv8i16
8495 16384U, // VQABSv8i8
8496 0U, // VQADDsv16i8
8497 17920U, // VQADDsv1i64
8498 0U, // VQADDsv2i32
8499 17920U, // VQADDsv2i64
8500 0U, // VQADDsv4i16
8501 0U, // VQADDsv4i32
8502 0U, // VQADDsv8i16
8503 0U, // VQADDsv8i8
8504 0U, // VQADDuv16i8
8505 0U, // VQADDuv1i64
8506 0U, // VQADDuv2i32
8507 0U, // VQADDuv2i64
8508 0U, // VQADDuv4i16
8509 0U, // VQADDuv4i32
8510 0U, // VQADDuv8i16
8511 0U, // VQADDuv8i8
8512 473433600U, // VQDMLALslv2i32
8513 473433600U, // VQDMLALslv4i16
8514 3671552U, // VQDMLALv2i64
8515 3671552U, // VQDMLALv4i32
8516 473433600U, // VQDMLSLslv2i32
8517 473433600U, // VQDMLSLslv4i16
8518 3671552U, // VQDMLSLv2i64
8519 3671552U, // VQDMLSLv4i32
8520 167772160U, // VQDMULHslv2i32
8521 167772160U, // VQDMULHslv4i16
8522 167772160U, // VQDMULHslv4i32
8523 167772160U, // VQDMULHslv8i16
8524 0U, // VQDMULHv2i32
8525 0U, // VQDMULHv4i16
8526 0U, // VQDMULHv4i32
8527 0U, // VQDMULHv8i16
8528 167772160U, // VQDMULLslv2i32
8529 167772160U, // VQDMULLslv4i16
8530 0U, // VQDMULLv2i64
8531 0U, // VQDMULLv4i32
8532 2U, // VQMOVNsuv2i32
8533 16384U, // VQMOVNsuv4i16
8534 16384U, // VQMOVNsuv8i8
8535 2U, // VQMOVNsv2i32
8536 16384U, // VQMOVNsv4i16
8537 16384U, // VQMOVNsv8i8
8538 16384U, // VQMOVNuv2i32
8539 16384U, // VQMOVNuv4i16
8540 16384U, // VQMOVNuv8i8
8541 16384U, // VQNEGv16i8
8542 16384U, // VQNEGv2i32
8543 16384U, // VQNEGv4i16
8544 16384U, // VQNEGv4i32
8545 16384U, // VQNEGv8i16
8546 16384U, // VQNEGv8i8
8547 473433600U, // VQRDMLAHslv2i32
8548 473433600U, // VQRDMLAHslv4i16
8549 473433600U, // VQRDMLAHslv4i32
8550 473433600U, // VQRDMLAHslv8i16
8551 3671552U, // VQRDMLAHv2i32
8552 3671552U, // VQRDMLAHv4i16
8553 3671552U, // VQRDMLAHv4i32
8554 3671552U, // VQRDMLAHv8i16
8555 473433600U, // VQRDMLSHslv2i32
8556 473433600U, // VQRDMLSHslv4i16
8557 473433600U, // VQRDMLSHslv4i32
8558 473433600U, // VQRDMLSHslv8i16
8559 3671552U, // VQRDMLSHv2i32
8560 3671552U, // VQRDMLSHv4i16
8561 3671552U, // VQRDMLSHv4i32
8562 3671552U, // VQRDMLSHv8i16
8563 167772160U, // VQRDMULHslv2i32
8564 167772160U, // VQRDMULHslv4i16
8565 167772160U, // VQRDMULHslv4i32
8566 167772160U, // VQRDMULHslv8i16
8567 0U, // VQRDMULHv2i32
8568 0U, // VQRDMULHv4i16
8569 0U, // VQRDMULHv4i32
8570 0U, // VQRDMULHv8i16
8571 0U, // VQRSHLsv16i8
8572 17920U, // VQRSHLsv1i64
8573 0U, // VQRSHLsv2i32
8574 17920U, // VQRSHLsv2i64
8575 0U, // VQRSHLsv4i16
8576 0U, // VQRSHLsv4i32
8577 0U, // VQRSHLsv8i16
8578 0U, // VQRSHLsv8i8
8579 0U, // VQRSHLuv16i8
8580 0U, // VQRSHLuv1i64
8581 0U, // VQRSHLuv2i32
8582 0U, // VQRSHLuv2i64
8583 0U, // VQRSHLuv4i16
8584 0U, // VQRSHLuv4i32
8585 0U, // VQRSHLuv8i16
8586 0U, // VQRSHLuv8i8
8587 17920U, // VQRSHRNsv2i32
8588 0U, // VQRSHRNsv4i16
8589 0U, // VQRSHRNsv8i8
8590 0U, // VQRSHRNuv2i32
8591 0U, // VQRSHRNuv4i16
8592 0U, // VQRSHRNuv8i8
8593 17920U, // VQRSHRUNv2i32
8594 0U, // VQRSHRUNv4i16
8595 0U, // VQRSHRUNv8i8
8596 0U, // VQSHLsiv16i8
8597 17920U, // VQSHLsiv1i64
8598 0U, // VQSHLsiv2i32
8599 17920U, // VQSHLsiv2i64
8600 0U, // VQSHLsiv4i16
8601 0U, // VQSHLsiv4i32
8602 0U, // VQSHLsiv8i16
8603 0U, // VQSHLsiv8i8
8604 0U, // VQSHLsuv16i8
8605 17920U, // VQSHLsuv1i64
8606 0U, // VQSHLsuv2i32
8607 17920U, // VQSHLsuv2i64
8608 0U, // VQSHLsuv4i16
8609 0U, // VQSHLsuv4i32
8610 0U, // VQSHLsuv8i16
8611 0U, // VQSHLsuv8i8
8612 0U, // VQSHLsv16i8
8613 17920U, // VQSHLsv1i64
8614 0U, // VQSHLsv2i32
8615 17920U, // VQSHLsv2i64
8616 0U, // VQSHLsv4i16
8617 0U, // VQSHLsv4i32
8618 0U, // VQSHLsv8i16
8619 0U, // VQSHLsv8i8
8620 0U, // VQSHLuiv16i8
8621 0U, // VQSHLuiv1i64
8622 0U, // VQSHLuiv2i32
8623 0U, // VQSHLuiv2i64
8624 0U, // VQSHLuiv4i16
8625 0U, // VQSHLuiv4i32
8626 0U, // VQSHLuiv8i16
8627 0U, // VQSHLuiv8i8
8628 0U, // VQSHLuv16i8
8629 0U, // VQSHLuv1i64
8630 0U, // VQSHLuv2i32
8631 0U, // VQSHLuv2i64
8632 0U, // VQSHLuv4i16
8633 0U, // VQSHLuv4i32
8634 0U, // VQSHLuv8i16
8635 0U, // VQSHLuv8i8
8636 17920U, // VQSHRNsv2i32
8637 0U, // VQSHRNsv4i16
8638 0U, // VQSHRNsv8i8
8639 0U, // VQSHRNuv2i32
8640 0U, // VQSHRNuv4i16
8641 0U, // VQSHRNuv8i8
8642 17920U, // VQSHRUNv2i32
8643 0U, // VQSHRUNv4i16
8644 0U, // VQSHRUNv8i8
8645 0U, // VQSUBsv16i8
8646 17920U, // VQSUBsv1i64
8647 0U, // VQSUBsv2i32
8648 17920U, // VQSUBsv2i64
8649 0U, // VQSUBsv4i16
8650 0U, // VQSUBsv4i32
8651 0U, // VQSUBsv8i16
8652 0U, // VQSUBsv8i8
8653 0U, // VQSUBuv16i8
8654 0U, // VQSUBuv1i64
8655 0U, // VQSUBuv2i32
8656 0U, // VQSUBuv2i64
8657 0U, // VQSUBuv4i16
8658 0U, // VQSUBuv4i32
8659 0U, // VQSUBuv8i16
8660 0U, // VQSUBuv8i8
8661 17920U, // VRADDHNv2i32
8662 0U, // VRADDHNv4i16
8663 0U, // VRADDHNv8i8
8664 16384U, // VRECPEd
8665 16384U, // VRECPEfd
8666 16384U, // VRECPEfq
8667 16384U, // VRECPEhd
8668 16384U, // VRECPEhq
8669 16384U, // VRECPEq
8670 0U, // VRECPSfd
8671 0U, // VRECPSfq
8672 0U, // VRECPShd
8673 0U, // VRECPShq
8674 16384U, // VREV16d8
8675 16384U, // VREV16q8
8676 16384U, // VREV32d16
8677 16384U, // VREV32d8
8678 16384U, // VREV32q16
8679 16384U, // VREV32q8
8680 16384U, // VREV64d16
8681 16384U, // VREV64d32
8682 16384U, // VREV64d8
8683 16384U, // VREV64q16
8684 16384U, // VREV64q32
8685 16384U, // VREV64q8
8686 0U, // VRHADDsv16i8
8687 0U, // VRHADDsv2i32
8688 0U, // VRHADDsv4i16
8689 0U, // VRHADDsv4i32
8690 0U, // VRHADDsv8i16
8691 0U, // VRHADDsv8i8
8692 0U, // VRHADDuv16i8
8693 0U, // VRHADDuv2i32
8694 0U, // VRHADDuv4i16
8695 0U, // VRHADDuv4i32
8696 0U, // VRHADDuv8i16
8697 0U, // VRHADDuv8i8
8698 2U, // VRINTAD
8699 2U, // VRINTAH
8700 2U, // VRINTANDf
8701 2U, // VRINTANDh
8702 2U, // VRINTANQf
8703 2U, // VRINTANQh
8704 2U, // VRINTAS
8705 2U, // VRINTMD
8706 2U, // VRINTMH
8707 2U, // VRINTMNDf
8708 2U, // VRINTMNDh
8709 2U, // VRINTMNQf
8710 2U, // VRINTMNQh
8711 2U, // VRINTMS
8712 2U, // VRINTND
8713 2U, // VRINTNH
8714 2U, // VRINTNNDf
8715 2U, // VRINTNNDh
8716 2U, // VRINTNNQf
8717 2U, // VRINTNNQh
8718 2U, // VRINTNS
8719 2U, // VRINTPD
8720 2U, // VRINTPH
8721 2U, // VRINTPNDf
8722 2U, // VRINTPNDh
8723 2U, // VRINTPNQf
8724 2U, // VRINTPNQh
8725 2U, // VRINTPS
8726 528U, // VRINTRD
8727 16384U, // VRINTRH
8728 16384U, // VRINTRS
8729 528U, // VRINTXD
8730 16384U, // VRINTXH
8731 2U, // VRINTXNDf
8732 2U, // VRINTXNDh
8733 2U, // VRINTXNQf
8734 2U, // VRINTXNQh
8735 16384U, // VRINTXS
8736 528U, // VRINTZD
8737 16384U, // VRINTZH
8738 2U, // VRINTZNDf
8739 2U, // VRINTZNDh
8740 2U, // VRINTZNQf
8741 2U, // VRINTZNQh
8742 16384U, // VRINTZS
8743 0U, // VRSHLsv16i8
8744 17920U, // VRSHLsv1i64
8745 0U, // VRSHLsv2i32
8746 17920U, // VRSHLsv2i64
8747 0U, // VRSHLsv4i16
8748 0U, // VRSHLsv4i32
8749 0U, // VRSHLsv8i16
8750 0U, // VRSHLsv8i8
8751 0U, // VRSHLuv16i8
8752 0U, // VRSHLuv1i64
8753 0U, // VRSHLuv2i32
8754 0U, // VRSHLuv2i64
8755 0U, // VRSHLuv4i16
8756 0U, // VRSHLuv4i32
8757 0U, // VRSHLuv8i16
8758 0U, // VRSHLuv8i8
8759 17920U, // VRSHRNv2i32
8760 0U, // VRSHRNv4i16
8761 0U, // VRSHRNv8i8
8762 0U, // VRSHRsv16i8
8763 17920U, // VRSHRsv1i64
8764 0U, // VRSHRsv2i32
8765 17920U, // VRSHRsv2i64
8766 0U, // VRSHRsv4i16
8767 0U, // VRSHRsv4i32
8768 0U, // VRSHRsv8i16
8769 0U, // VRSHRsv8i8
8770 0U, // VRSHRuv16i8
8771 0U, // VRSHRuv1i64
8772 0U, // VRSHRuv2i32
8773 0U, // VRSHRuv2i64
8774 0U, // VRSHRuv4i16
8775 0U, // VRSHRuv4i32
8776 0U, // VRSHRuv8i16
8777 0U, // VRSHRuv8i8
8778 16384U, // VRSQRTEd
8779 16384U, // VRSQRTEfd
8780 16384U, // VRSQRTEfq
8781 16384U, // VRSQRTEhd
8782 16384U, // VRSQRTEhq
8783 16384U, // VRSQRTEq
8784 0U, // VRSQRTSfd
8785 0U, // VRSQRTSfq
8786 0U, // VRSQRTShd
8787 0U, // VRSQRTShq
8788 3671552U, // VRSRAsv16i8
8789 16768U, // VRSRAsv1i64
8790 3671552U, // VRSRAsv2i32
8791 16768U, // VRSRAsv2i64
8792 3671552U, // VRSRAsv4i16
8793 3671552U, // VRSRAsv4i32
8794 3671552U, // VRSRAsv8i16
8795 3671552U, // VRSRAsv8i8
8796 3671552U, // VRSRAuv16i8
8797 3671552U, // VRSRAuv1i64
8798 3671552U, // VRSRAuv2i32
8799 3671552U, // VRSRAuv2i64
8800 3671552U, // VRSRAuv4i16
8801 3671552U, // VRSRAuv4i32
8802 3671552U, // VRSRAuv8i16
8803 3671552U, // VRSRAuv8i8
8804 17920U, // VRSUBHNv2i32
8805 0U, // VRSUBHNv4i16
8806 0U, // VRSUBHNv8i8
8807 0U, // VSCCLRMD
8808 0U, // VSCCLRMS
8809 2U, // VSDOTD
8810 520U, // VSDOTDI
8811 2U, // VSDOTQ
8812 520U, // VSDOTQI
8813 17920U, // VSELEQD
8814 17920U, // VSELEQH
8815 17920U, // VSELEQS
8816 17920U, // VSELGED
8817 17920U, // VSELGEH
8818 17920U, // VSELGES
8819 17920U, // VSELGTD
8820 17920U, // VSELGTH
8821 17920U, // VSELGTS
8822 17920U, // VSELVSD
8823 17920U, // VSELVSH
8824 17920U, // VSELVSS
8825 32U, // VSETLNi16
8826 32U, // VSETLNi32
8827 32U, // VSETLNi8
8828 0U, // VSHLLi16
8829 0U, // VSHLLi32
8830 0U, // VSHLLi8
8831 0U, // VSHLLsv2i64
8832 0U, // VSHLLsv4i32
8833 0U, // VSHLLsv8i16
8834 0U, // VSHLLuv2i64
8835 0U, // VSHLLuv4i32
8836 0U, // VSHLLuv8i16
8837 0U, // VSHLiv16i8
8838 17920U, // VSHLiv1i64
8839 0U, // VSHLiv2i32
8840 17920U, // VSHLiv2i64
8841 0U, // VSHLiv4i16
8842 0U, // VSHLiv4i32
8843 0U, // VSHLiv8i16
8844 0U, // VSHLiv8i8
8845 0U, // VSHLsv16i8
8846 17920U, // VSHLsv1i64
8847 0U, // VSHLsv2i32
8848 17920U, // VSHLsv2i64
8849 0U, // VSHLsv4i16
8850 0U, // VSHLsv4i32
8851 0U, // VSHLsv8i16
8852 0U, // VSHLsv8i8
8853 0U, // VSHLuv16i8
8854 0U, // VSHLuv1i64
8855 0U, // VSHLuv2i32
8856 0U, // VSHLuv2i64
8857 0U, // VSHLuv4i16
8858 0U, // VSHLuv4i32
8859 0U, // VSHLuv8i16
8860 0U, // VSHLuv8i8
8861 17920U, // VSHRNv2i32
8862 0U, // VSHRNv4i16
8863 0U, // VSHRNv8i8
8864 0U, // VSHRsv16i8
8865 17920U, // VSHRsv1i64
8866 0U, // VSHRsv2i32
8867 17920U, // VSHRsv2i64
8868 0U, // VSHRsv4i16
8869 0U, // VSHRsv4i32
8870 0U, // VSHRsv8i16
8871 0U, // VSHRsv8i8
8872 0U, // VSHRuv16i8
8873 0U, // VSHRuv1i64
8874 0U, // VSHRuv2i32
8875 0U, // VSHRuv2i64
8876 0U, // VSHRuv4i16
8877 0U, // VSHRuv4i32
8878 0U, // VSHRuv8i16
8879 0U, // VSHRuv8i8
8880 0U, // VSHTOD
8881 72U, // VSHTOH
8882 0U, // VSHTOS
8883 0U, // VSITOD
8884 0U, // VSITOH
8885 0U, // VSITOS
8886 3671552U, // VSLIv16i8
8887 3671552U, // VSLIv1i64
8888 3671552U, // VSLIv2i32
8889 3671552U, // VSLIv2i64
8890 3671552U, // VSLIv4i16
8891 3671552U, // VSLIv4i32
8892 3671552U, // VSLIv8i16
8893 3671552U, // VSLIv8i8
8894 74U, // VSLTOD
8895 74U, // VSLTOH
8896 74U, // VSLTOS
8897 2U, // VSMMLA
8898 528U, // VSQRTD
8899 16384U, // VSQRTH
8900 16384U, // VSQRTS
8901 3671552U, // VSRAsv16i8
8902 16768U, // VSRAsv1i64
8903 3671552U, // VSRAsv2i32
8904 16768U, // VSRAsv2i64
8905 3671552U, // VSRAsv4i16
8906 3671552U, // VSRAsv4i32
8907 3671552U, // VSRAsv8i16
8908 3671552U, // VSRAsv8i8
8909 3671552U, // VSRAuv16i8
8910 3671552U, // VSRAuv1i64
8911 3671552U, // VSRAuv2i32
8912 3671552U, // VSRAuv2i64
8913 3671552U, // VSRAuv4i16
8914 3671552U, // VSRAuv4i32
8915 3671552U, // VSRAuv8i16
8916 3671552U, // VSRAuv8i8
8917 3671552U, // VSRIv16i8
8918 3671552U, // VSRIv1i64
8919 3671552U, // VSRIv2i32
8920 3671552U, // VSRIv2i64
8921 3671552U, // VSRIv4i16
8922 3671552U, // VSRIv4i32
8923 3671552U, // VSRIv8i16
8924 3671552U, // VSRIv8i8
8925 6694U, // VST1LNd16
8926 516201126U, // VST1LNd16_UPD
8927 6694U, // VST1LNd32
8928 516201126U, // VST1LNd32_UPD
8929 6694U, // VST1LNd8
8930 516201126U, // VST1LNd8_UPD
8931 0U, // VST1LNq16Pseudo
8932 0U, // VST1LNq16Pseudo_UPD
8933 0U, // VST1LNq32Pseudo
8934 0U, // VST1LNq32Pseudo_UPD
8935 0U, // VST1LNq8Pseudo
8936 0U, // VST1LNq8Pseudo_UPD
8937 0U, // VST1d16
8938 0U, // VST1d16Q
8939 0U, // VST1d16QPseudo
8940 0U, // VST1d16QPseudoWB_fixed
8941 0U, // VST1d16QPseudoWB_register
8942 0U, // VST1d16Qwb_fixed
8943 0U, // VST1d16Qwb_register
8944 0U, // VST1d16T
8945 0U, // VST1d16TPseudo
8946 0U, // VST1d16TPseudoWB_fixed
8947 0U, // VST1d16TPseudoWB_register
8948 0U, // VST1d16Twb_fixed
8949 0U, // VST1d16Twb_register
8950 0U, // VST1d16wb_fixed
8951 0U, // VST1d16wb_register
8952 0U, // VST1d32
8953 0U, // VST1d32Q
8954 0U, // VST1d32QPseudo
8955 0U, // VST1d32QPseudoWB_fixed
8956 0U, // VST1d32QPseudoWB_register
8957 0U, // VST1d32Qwb_fixed
8958 0U, // VST1d32Qwb_register
8959 0U, // VST1d32T
8960 0U, // VST1d32TPseudo
8961 0U, // VST1d32TPseudoWB_fixed
8962 0U, // VST1d32TPseudoWB_register
8963 0U, // VST1d32Twb_fixed
8964 0U, // VST1d32Twb_register
8965 0U, // VST1d32wb_fixed
8966 0U, // VST1d32wb_register
8967 0U, // VST1d64
8968 0U, // VST1d64Q
8969 0U, // VST1d64QPseudo
8970 0U, // VST1d64QPseudoWB_fixed
8971 0U, // VST1d64QPseudoWB_register
8972 0U, // VST1d64Qwb_fixed
8973 0U, // VST1d64Qwb_register
8974 0U, // VST1d64T
8975 0U, // VST1d64TPseudo
8976 0U, // VST1d64TPseudoWB_fixed
8977 0U, // VST1d64TPseudoWB_register
8978 0U, // VST1d64Twb_fixed
8979 0U, // VST1d64Twb_register
8980 0U, // VST1d64wb_fixed
8981 0U, // VST1d64wb_register
8982 0U, // VST1d8
8983 0U, // VST1d8Q
8984 0U, // VST1d8QPseudo
8985 0U, // VST1d8QPseudoWB_fixed
8986 0U, // VST1d8QPseudoWB_register
8987 0U, // VST1d8Qwb_fixed
8988 0U, // VST1d8Qwb_register
8989 0U, // VST1d8T
8990 0U, // VST1d8TPseudo
8991 0U, // VST1d8TPseudoWB_fixed
8992 0U, // VST1d8TPseudoWB_register
8993 0U, // VST1d8Twb_fixed
8994 0U, // VST1d8Twb_register
8995 0U, // VST1d8wb_fixed
8996 0U, // VST1d8wb_register
8997 0U, // VST1q16
8998 0U, // VST1q16HighQPseudo
8999 0U, // VST1q16HighQPseudo_UPD
9000 0U, // VST1q16HighTPseudo
9001 0U, // VST1q16HighTPseudo_UPD
9002 0U, // VST1q16LowQPseudo_UPD
9003 0U, // VST1q16LowTPseudo_UPD
9004 0U, // VST1q16wb_fixed
9005 0U, // VST1q16wb_register
9006 0U, // VST1q32
9007 0U, // VST1q32HighQPseudo
9008 0U, // VST1q32HighQPseudo_UPD
9009 0U, // VST1q32HighTPseudo
9010 0U, // VST1q32HighTPseudo_UPD
9011 0U, // VST1q32LowQPseudo_UPD
9012 0U, // VST1q32LowTPseudo_UPD
9013 0U, // VST1q32wb_fixed
9014 0U, // VST1q32wb_register
9015 0U, // VST1q64
9016 0U, // VST1q64HighQPseudo
9017 0U, // VST1q64HighQPseudo_UPD
9018 0U, // VST1q64HighTPseudo
9019 0U, // VST1q64HighTPseudo_UPD
9020 0U, // VST1q64LowQPseudo_UPD
9021 0U, // VST1q64LowTPseudo_UPD
9022 0U, // VST1q64wb_fixed
9023 0U, // VST1q64wb_register
9024 0U, // VST1q8
9025 0U, // VST1q8HighQPseudo
9026 0U, // VST1q8HighQPseudo_UPD
9027 0U, // VST1q8HighTPseudo
9028 0U, // VST1q8HighTPseudo_UPD
9029 0U, // VST1q8LowQPseudo_UPD
9030 0U, // VST1q8LowTPseudo_UPD
9031 0U, // VST1q8wb_fixed
9032 0U, // VST1q8wb_register
9033 440194470U, // VST2LNd16
9034 0U, // VST2LNd16Pseudo
9035 0U, // VST2LNd16Pseudo_UPD
9036 440718886U, // VST2LNd16_UPD
9037 440194470U, // VST2LNd32
9038 0U, // VST2LNd32Pseudo
9039 0U, // VST2LNd32Pseudo_UPD
9040 440718886U, // VST2LNd32_UPD
9041 440194470U, // VST2LNd8
9042 0U, // VST2LNd8Pseudo
9043 0U, // VST2LNd8Pseudo_UPD
9044 440718886U, // VST2LNd8_UPD
9045 440194470U, // VST2LNq16
9046 0U, // VST2LNq16Pseudo
9047 0U, // VST2LNq16Pseudo_UPD
9048 440718886U, // VST2LNq16_UPD
9049 440194470U, // VST2LNq32
9050 0U, // VST2LNq32Pseudo
9051 0U, // VST2LNq32Pseudo_UPD
9052 440718886U, // VST2LNq32_UPD
9053 0U, // VST2b16
9054 0U, // VST2b16wb_fixed
9055 0U, // VST2b16wb_register
9056 0U, // VST2b32
9057 0U, // VST2b32wb_fixed
9058 0U, // VST2b32wb_register
9059 0U, // VST2b8
9060 0U, // VST2b8wb_fixed
9061 0U, // VST2b8wb_register
9062 0U, // VST2d16
9063 0U, // VST2d16wb_fixed
9064 0U, // VST2d16wb_register
9065 0U, // VST2d32
9066 0U, // VST2d32wb_fixed
9067 0U, // VST2d32wb_register
9068 0U, // VST2d8
9069 0U, // VST2d8wb_fixed
9070 0U, // VST2d8wb_register
9071 0U, // VST2q16
9072 0U, // VST2q16Pseudo
9073 0U, // VST2q16PseudoWB_fixed
9074 0U, // VST2q16PseudoWB_register
9075 0U, // VST2q16wb_fixed
9076 0U, // VST2q16wb_register
9077 0U, // VST2q32
9078 0U, // VST2q32Pseudo
9079 0U, // VST2q32PseudoWB_fixed
9080 0U, // VST2q32PseudoWB_register
9081 0U, // VST2q32wb_fixed
9082 0U, // VST2q32wb_register
9083 0U, // VST2q8
9084 0U, // VST2q8Pseudo
9085 0U, // VST2q8PseudoWB_fixed
9086 0U, // VST2q8PseudoWB_register
9087 0U, // VST2q8wb_fixed
9088 0U, // VST2q8wb_register
9089 440195750U, // VST3LNd16
9090 0U, // VST3LNd16Pseudo
9091 0U, // VST3LNd16Pseudo_UPD
9092 6950U, // VST3LNd16_UPD
9093 440195750U, // VST3LNd32
9094 0U, // VST3LNd32Pseudo
9095 0U, // VST3LNd32Pseudo_UPD
9096 6950U, // VST3LNd32_UPD
9097 440195750U, // VST3LNd8
9098 0U, // VST3LNd8Pseudo
9099 0U, // VST3LNd8Pseudo_UPD
9100 6950U, // VST3LNd8_UPD
9101 440195750U, // VST3LNq16
9102 0U, // VST3LNq16Pseudo
9103 0U, // VST3LNq16Pseudo_UPD
9104 6950U, // VST3LNq16_UPD
9105 440195750U, // VST3LNq32
9106 0U, // VST3LNq32Pseudo
9107 0U, // VST3LNq32Pseudo_UPD
9108 6950U, // VST3LNq32_UPD
9109 403177856U, // VST3d16
9110 0U, // VST3d16Pseudo
9111 0U, // VST3d16Pseudo_UPD
9112 383872U, // VST3d16_UPD
9113 403177856U, // VST3d32
9114 0U, // VST3d32Pseudo
9115 0U, // VST3d32Pseudo_UPD
9116 383872U, // VST3d32_UPD
9117 403177856U, // VST3d8
9118 0U, // VST3d8Pseudo
9119 0U, // VST3d8Pseudo_UPD
9120 383872U, // VST3d8_UPD
9121 403177856U, // VST3q16
9122 0U, // VST3q16Pseudo_UPD
9123 383872U, // VST3q16_UPD
9124 0U, // VST3q16oddPseudo
9125 0U, // VST3q16oddPseudo_UPD
9126 403177856U, // VST3q32
9127 0U, // VST3q32Pseudo_UPD
9128 383872U, // VST3q32_UPD
9129 0U, // VST3q32oddPseudo
9130 0U, // VST3q32oddPseudo_UPD
9131 403177856U, // VST3q8
9132 0U, // VST3q8Pseudo_UPD
9133 383872U, // VST3q8_UPD
9134 0U, // VST3q8oddPseudo
9135 0U, // VST3q8oddPseudo_UPD
9136 440194598U, // VST4LNd16
9137 0U, // VST4LNd16Pseudo
9138 0U, // VST4LNd16Pseudo_UPD
9139 399014U, // VST4LNd16_UPD
9140 440194598U, // VST4LNd32
9141 0U, // VST4LNd32Pseudo
9142 0U, // VST4LNd32Pseudo_UPD
9143 399014U, // VST4LNd32_UPD
9144 440194598U, // VST4LNd8
9145 0U, // VST4LNd8Pseudo
9146 0U, // VST4LNd8Pseudo_UPD
9147 399014U, // VST4LNd8_UPD
9148 440194598U, // VST4LNq16
9149 0U, // VST4LNq16Pseudo
9150 0U, // VST4LNq16Pseudo_UPD
9151 399014U, // VST4LNq16_UPD
9152 440194598U, // VST4LNq32
9153 0U, // VST4LNq32Pseudo
9154 0U, // VST4LNq32Pseudo_UPD
9155 399014U, // VST4LNq32_UPD
9156 34079104U, // VST4d16
9157 0U, // VST4d16Pseudo
9158 0U, // VST4d16Pseudo_UPD
9159 15735680U, // VST4d16_UPD
9160 34079104U, // VST4d32
9161 0U, // VST4d32Pseudo
9162 0U, // VST4d32Pseudo_UPD
9163 15735680U, // VST4d32_UPD
9164 34079104U, // VST4d8
9165 0U, // VST4d8Pseudo
9166 0U, // VST4d8Pseudo_UPD
9167 15735680U, // VST4d8_UPD
9168 34079104U, // VST4q16
9169 0U, // VST4q16Pseudo_UPD
9170 15735680U, // VST4q16_UPD
9171 0U, // VST4q16oddPseudo
9172 0U, // VST4q16oddPseudo_UPD
9173 34079104U, // VST4q32
9174 0U, // VST4q32Pseudo_UPD
9175 15735680U, // VST4q32_UPD
9176 0U, // VST4q32oddPseudo
9177 0U, // VST4q32oddPseudo_UPD
9178 34079104U, // VST4q8
9179 0U, // VST4q8Pseudo_UPD
9180 15735680U, // VST4q8_UPD
9181 0U, // VST4q8oddPseudo
9182 0U, // VST4q8oddPseudo_UPD
9183 532U, // VSTMDDB_UPD
9184 18560U, // VSTMDIA
9185 532U, // VSTMDIA_UPD
9186 0U, // VSTMQIA
9187 532U, // VSTMSDB_UPD
9188 18560U, // VSTMSIA
9189 532U, // VSTMSIA_UPD
9190 6400U, // VSTRD
9191 6528U, // VSTRH
9192 6400U, // VSTRS
9193 0U, // VSTR_FPCXTNS_off
9194 42U, // VSTR_FPCXTNS_post
9195 0U, // VSTR_FPCXTNS_pre
9196 0U, // VSTR_FPCXTS_off
9197 42U, // VSTR_FPCXTS_post
9198 0U, // VSTR_FPCXTS_pre
9199 0U, // VSTR_FPSCR_NZCVQC_off
9200 44U, // VSTR_FPSCR_NZCVQC_post
9201 0U, // VSTR_FPSCR_NZCVQC_pre
9202 0U, // VSTR_FPSCR_off
9203 42U, // VSTR_FPSCR_post
9204 0U, // VSTR_FPSCR_pre
9205 0U, // VSTR_P0_off
9206 44U, // VSTR_P0_post
9207 0U, // VSTR_P0_pre
9208 0U, // VSTR_VPR_off
9209 42U, // VSTR_VPR_post
9210 0U, // VSTR_VPR_pre
9211 2720528U, // VSUBD
9212 0U, // VSUBH
9213 17920U, // VSUBHNv2i32
9214 0U, // VSUBHNv4i16
9215 0U, // VSUBHNv8i8
9216 0U, // VSUBLsv2i64
9217 0U, // VSUBLsv4i32
9218 0U, // VSUBLsv8i16
9219 0U, // VSUBLuv2i64
9220 0U, // VSUBLuv4i32
9221 0U, // VSUBLuv8i16
9222 0U, // VSUBS
9223 0U, // VSUBWsv2i64
9224 0U, // VSUBWsv4i32
9225 0U, // VSUBWsv8i16
9226 0U, // VSUBWuv2i64
9227 0U, // VSUBWuv4i32
9228 0U, // VSUBWuv8i16
9229 0U, // VSUBfd
9230 0U, // VSUBfq
9231 0U, // VSUBhd
9232 0U, // VSUBhq
9233 0U, // VSUBv16i8
9234 17920U, // VSUBv1i64
9235 0U, // VSUBv2i32
9236 17920U, // VSUBv2i64
9237 0U, // VSUBv4i16
9238 0U, // VSUBv4i32
9239 0U, // VSUBv8i16
9240 0U, // VSUBv8i8
9241 520U, // VSUDOTDI
9242 520U, // VSUDOTQI
9243 16384U, // VSWPd
9244 16384U, // VSWPq
9245 7168U, // VTBL1
9246 7296U, // VTBL2
9247 7424U, // VTBL3
9248 0U, // VTBL3Pseudo
9249 7552U, // VTBL4
9250 0U, // VTBL4Pseudo
9251 7680U, // VTBX1
9252 7808U, // VTBX2
9253 7936U, // VTBX3
9254 0U, // VTBX3Pseudo
9255 8064U, // VTBX4
9256 0U, // VTBX4Pseudo
9257 0U, // VTOSHD
9258 72U, // VTOSHH
9259 0U, // VTOSHS
9260 0U, // VTOSIRD
9261 0U, // VTOSIRH
9262 0U, // VTOSIRS
9263 0U, // VTOSIZD
9264 0U, // VTOSIZH
9265 0U, // VTOSIZS
9266 74U, // VTOSLD
9267 74U, // VTOSLH
9268 74U, // VTOSLS
9269 0U, // VTOUHD
9270 72U, // VTOUHH
9271 0U, // VTOUHS
9272 0U, // VTOUIRD
9273 0U, // VTOUIRH
9274 0U, // VTOUIRS
9275 0U, // VTOUIZD
9276 0U, // VTOUIZH
9277 0U, // VTOUIZS
9278 74U, // VTOULD
9279 74U, // VTOULH
9280 74U, // VTOULS
9281 16384U, // VTRNd16
9282 16384U, // VTRNd32
9283 16384U, // VTRNd8
9284 16384U, // VTRNq16
9285 16384U, // VTRNq32
9286 16384U, // VTRNq8
9287 0U, // VTSTv16i8
9288 0U, // VTSTv2i32
9289 0U, // VTSTv4i16
9290 0U, // VTSTv4i32
9291 0U, // VTSTv8i16
9292 0U, // VTSTv8i8
9293 2U, // VUDOTD
9294 520U, // VUDOTDI
9295 2U, // VUDOTQ
9296 520U, // VUDOTQI
9297 0U, // VUHTOD
9298 72U, // VUHTOH
9299 0U, // VUHTOS
9300 0U, // VUITOD
9301 0U, // VUITOH
9302 0U, // VUITOS
9303 74U, // VULTOD
9304 74U, // VULTOH
9305 74U, // VULTOS
9306 2U, // VUMMLA
9307 2U, // VUSDOTD
9308 520U, // VUSDOTDI
9309 2U, // VUSDOTQ
9310 520U, // VUSDOTQI
9311 2U, // VUSMMLA
9312 16384U, // VUZPd16
9313 16384U, // VUZPd8
9314 16384U, // VUZPq16
9315 16384U, // VUZPq32
9316 16384U, // VUZPq8
9317 16384U, // VZIPd16
9318 16384U, // VZIPd8
9319 16384U, // VZIPq16
9320 16384U, // VZIPq32
9321 16384U, // VZIPq8
9322 411776U, // sysLDMDA
9323 8212U, // sysLDMDA_UPD
9324 411776U, // sysLDMDB
9325 8212U, // sysLDMDB_UPD
9326 411776U, // sysLDMIA
9327 8212U, // sysLDMIA_UPD
9328 411776U, // sysLDMIB
9329 8212U, // sysLDMIB_UPD
9330 411776U, // sysSTMDA
9331 8212U, // sysSTMDA_UPD
9332 411776U, // sysSTMDB
9333 8212U, // sysSTMDB_UPD
9334 411776U, // sysSTMIA
9335 8212U, // sysSTMIA_UPD
9336 411776U, // sysSTMIB
9337 8212U, // sysSTMIB_UPD
9338 0U, // t2ADCri
9339 0U, // t2ADCrr
9340 16252928U, // t2ADCrs
9341 0U, // t2ADDri
9342 0U, // t2ADDri12
9343 0U, // t2ADDrr
9344 16252928U, // t2ADDrs
9345 0U, // t2ADDspImm
9346 0U, // t2ADDspImm12
9347 1280U, // t2ADR
9348 0U, // t2ANDri
9349 0U, // t2ANDrr
9350 16252928U, // t2ANDrs
9351 16777216U, // t2ASRri
9352 0U, // t2ASRrr
9353 425984U, // t2ASRs1
9354 0U, // t2AUT
9355 524672U, // t2AUTG
9356 2U, // t2B
9357 1408U, // t2BFC
9358 2098688U, // t2BFI
9359 8320U, // t2BFLi
9360 16384U, // t2BFLr
9361 8320U, // t2BFi
9362 17306624U, // t2BFic
9363 16384U, // t2BFr
9364 0U, // t2BICri
9365 0U, // t2BICrr
9366 16252928U, // t2BICrs
9367 0U, // t2BTI
9368 524672U, // t2BXAUT
9369 2U, // t2BXJ
9370 2U, // t2Bcc
9371 82704U, // t2CDP
9372 82704U, // t2CDP2
9373 0U, // t2CLREX
9374 0U, // t2CLRM
9375 16384U, // t2CLZ
9376 16384U, // t2CMNri
9377 16384U, // t2CMNrr
9378 1024U, // t2CMNrs
9379 16384U, // t2CMPri
9380 16384U, // t2CMPrr
9381 1024U, // t2CMPrs
9382 0U, // t2CPS1p
9383 2U, // t2CPS2p
9384 17920U, // t2CPS3p
9385 17920U, // t2CRC32B
9386 17920U, // t2CRC32CB
9387 17920U, // t2CRC32CH
9388 17920U, // t2CRC32CW
9389 17920U, // t2CRC32H
9390 17920U, // t2CRC32W
9391 17303040U, // t2CSEL
9392 17303040U, // t2CSINC
9393 17303040U, // t2CSINV
9394 17303040U, // t2CSNEG
9395 2U, // t2DBG
9396 0U, // t2DCPS1
9397 0U, // t2DCPS2
9398 0U, // t2DCPS3
9399 2U, // t2DLS
9400 0U, // t2DMB
9401 0U, // t2DSB
9402 0U, // t2EORri
9403 0U, // t2EORrr
9404 16252928U, // t2EORrs
9405 2U, // t2HINT
9406 0U, // t2HVC
9407 0U, // t2ISB
9408 0U, // t2IT
9409 0U, // t2Int_eh_sjlj_setjmp
9410 0U, // t2Int_eh_sjlj_setjmp_nofp
9411 128U, // t2LDA
9412 128U, // t2LDAB
9413 128U, // t2LDAEX
9414 128U, // t2LDAEXB
9415 11010048U, // t2LDAEXD
9416 128U, // t2LDAEXH
9417 128U, // t2LDAH
9418 2582U, // t2LDC2L_OFFSET
9419 4721302U, // t2LDC2L_OPTION
9420 5245590U, // t2LDC2L_POST
9421 2838U, // t2LDC2L_PRE
9422 2582U, // t2LDC2_OFFSET
9423 4721302U, // t2LDC2_OPTION
9424 5245590U, // t2LDC2_POST
9425 2838U, // t2LDC2_PRE
9426 2582U, // t2LDCL_OFFSET
9427 4721302U, // t2LDCL_OPTION
9428 5245590U, // t2LDCL_POST
9429 2838U, // t2LDCL_PRE
9430 2582U, // t2LDC_OFFSET
9431 4721302U, // t2LDC_OPTION
9432 5245590U, // t2LDC_POST
9433 2838U, // t2LDC_PRE
9434 18560U, // t2LDMDB
9435 532U, // t2LDMDB_UPD
9436 18560U, // t2LDMIA
9437 532U, // t2LDMIA_UPD
9438 4096U, // t2LDRBT
9439 133760U, // t2LDRB_POST
9440 4480U, // t2LDRB_PRE
9441 3200U, // t2LDRBi12
9442 4096U, // t2LDRBi8
9443 8448U, // t2LDRBpci
9444 8576U, // t2LDRBs
9445 543686656U, // t2LDRD_POST
9446 17825792U, // t2LDRD_PRE
9447 18350080U, // t2LDRDi8
9448 8704U, // t2LDREX
9449 128U, // t2LDREXB
9450 11010048U, // t2LDREXD
9451 128U, // t2LDREXH
9452 4096U, // t2LDRHT
9453 133760U, // t2LDRH_POST
9454 4480U, // t2LDRH_PRE
9455 3200U, // t2LDRHi12
9456 4096U, // t2LDRHi8
9457 8448U, // t2LDRHpci
9458 8576U, // t2LDRHs
9459 4096U, // t2LDRSBT
9460 133760U, // t2LDRSB_POST
9461 4480U, // t2LDRSB_PRE
9462 3200U, // t2LDRSBi12
9463 4096U, // t2LDRSBi8
9464 8448U, // t2LDRSBpci
9465 8576U, // t2LDRSBs
9466 4096U, // t2LDRSHT
9467 133760U, // t2LDRSH_POST
9468 4480U, // t2LDRSH_PRE
9469 3200U, // t2LDRSHi12
9470 4096U, // t2LDRSHi8
9471 8448U, // t2LDRSHpci
9472 8576U, // t2LDRSHs
9473 4096U, // t2LDRT
9474 133760U, // t2LDR_POST
9475 4480U, // t2LDR_PRE
9476 3200U, // t2LDRi12
9477 4096U, // t2LDRi8
9478 8448U, // t2LDRpci
9479 8576U, // t2LDRs
9480 0U, // t2LE
9481 0U, // t2LEUpdate
9482 0U, // t2LSLri
9483 0U, // t2LSLrr
9484 16777216U, // t2LSRri
9485 0U, // t2LSRrr
9486 425984U, // t2LSRs1
9487 103908112U, // t2MCR
9488 103908112U, // t2MCR2
9489 137462544U, // t2MCRR
9490 137462544U, // t2MCRR2
9491 33554432U, // t2MLA
9492 33554432U, // t2MLS
9493 17920U, // t2MOVTi16
9494 16384U, // t2MOVi
9495 16384U, // t2MOVi16
9496 16384U, // t2MOVr
9497 115480U, // t2MRC
9498 115480U, // t2MRC2
9499 0U, // t2MRRC
9500 0U, // t2MRRC2
9501 26U, // t2MRS_AR
9502 8832U, // t2MRS_M
9503 3840U, // t2MRSbanked
9504 28U, // t2MRSsys_AR
9505 528U, // t2MSR_AR
9506 528U, // t2MSR_M
9507 0U, // t2MSRbanked
9508 0U, // t2MUL
9509 16384U, // t2MVNi
9510 16384U, // t2MVNr
9511 1024U, // t2MVNs
9512 0U, // t2ORNri
9513 0U, // t2ORNrr
9514 16252928U, // t2ORNrs
9515 0U, // t2ORRri
9516 0U, // t2ORRrr
9517 16252928U, // t2ORRrs
9518 0U, // t2PAC
9519 0U, // t2PACBTI
9520 524672U, // t2PACG
9521 201326592U, // t2PKHBT
9522 234881024U, // t2PKHTB
9523 0U, // t2PLDWi12
9524 1U, // t2PLDWi8
9525 1U, // t2PLDWs
9526 0U, // t2PLDi12
9527 1U, // t2PLDi8
9528 1U, // t2PLDpci
9529 1U, // t2PLDs
9530 0U, // t2PLIi12
9531 1U, // t2PLIi8
9532 1U, // t2PLIpci
9533 1U, // t2PLIs
9534 0U, // t2QADD
9535 0U, // t2QADD16
9536 0U, // t2QADD8
9537 0U, // t2QASX
9538 0U, // t2QDADD
9539 0U, // t2QDSUB
9540 0U, // t2QSAX
9541 0U, // t2QSUB
9542 0U, // t2QSUB16
9543 0U, // t2QSUB8
9544 16384U, // t2RBIT
9545 16384U, // t2REV
9546 16384U, // t2REV16
9547 16384U, // t2REVSH
9548 2U, // t2RFEDB
9549 4U, // t2RFEDBW
9550 2U, // t2RFEIA
9551 4U, // t2RFEIAW
9552 0U, // t2RORri
9553 0U, // t2RORrr
9554 16384U, // t2RRX
9555 0U, // t2RSBri
9556 0U, // t2RSBrr
9557 16252928U, // t2RSBrs
9558 0U, // t2SADD16
9559 0U, // t2SADD8
9560 0U, // t2SASX
9561 0U, // t2SB
9562 0U, // t2SBCri
9563 0U, // t2SBCrr
9564 16252928U, // t2SBCrs
9565 33554432U, // t2SBFX
9566 0U, // t2SDIV
9567 0U, // t2SEL
9568 0U, // t2SETPAN
9569 0U, // t2SG
9570 0U, // t2SHADD16
9571 0U, // t2SHADD8
9572 0U, // t2SHASX
9573 0U, // t2SHSAX
9574 0U, // t2SHSUB16
9575 0U, // t2SHSUB8
9576 2U, // t2SMC
9577 33554432U, // t2SMLABB
9578 33554432U, // t2SMLABT
9579 33554432U, // t2SMLAD
9580 33554432U, // t2SMLADX
9581 33554432U, // t2SMLAL
9582 33554432U, // t2SMLALBB
9583 33554432U, // t2SMLALBT
9584 33554432U, // t2SMLALD
9585 33554432U, // t2SMLALDX
9586 33554432U, // t2SMLALTB
9587 33554432U, // t2SMLALTT
9588 33554432U, // t2SMLATB
9589 33554432U, // t2SMLATT
9590 33554432U, // t2SMLAWB
9591 33554432U, // t2SMLAWT
9592 33554432U, // t2SMLSD
9593 33554432U, // t2SMLSDX
9594 33554432U, // t2SMLSLD
9595 33554432U, // t2SMLSLDX
9596 33554432U, // t2SMMLA
9597 33554432U, // t2SMMLAR
9598 33554432U, // t2SMMLS
9599 33554432U, // t2SMMLSR
9600 0U, // t2SMMUL
9601 0U, // t2SMMULR
9602 0U, // t2SMUAD
9603 0U, // t2SMUADX
9604 0U, // t2SMULBB
9605 0U, // t2SMULBT
9606 33554432U, // t2SMULL
9607 0U, // t2SMULTB
9608 0U, // t2SMULTT
9609 0U, // t2SMULWB
9610 0U, // t2SMULWT
9611 0U, // t2SMUSD
9612 0U, // t2SMUSDX
9613 0U, // t2SRSDB
9614 0U, // t2SRSDB_UPD
9615 0U, // t2SRSIA
9616 0U, // t2SRSIA_UPD
9617 218240U, // t2SSAT
9618 21632U, // t2SSAT16
9619 0U, // t2SSAX
9620 0U, // t2SSUB16
9621 0U, // t2SSUB8
9622 2582U, // t2STC2L_OFFSET
9623 4721302U, // t2STC2L_OPTION
9624 5245590U, // t2STC2L_POST
9625 2838U, // t2STC2L_PRE
9626 2582U, // t2STC2_OFFSET
9627 4721302U, // t2STC2_OPTION
9628 5245590U, // t2STC2_POST
9629 2838U, // t2STC2_PRE
9630 2582U, // t2STCL_OFFSET
9631 4721302U, // t2STCL_OPTION
9632 5245590U, // t2STCL_POST
9633 2838U, // t2STCL_PRE
9634 2582U, // t2STC_OFFSET
9635 4721302U, // t2STC_OPTION
9636 5245590U, // t2STC_POST
9637 2838U, // t2STC_PRE
9638 128U, // t2STL
9639 128U, // t2STLB
9640 11010048U, // t2STLEX
9641 11010048U, // t2STLEXB
9642 33554432U, // t2STLEXD
9643 11010048U, // t2STLEXH
9644 128U, // t2STLH
9645 18560U, // t2STMDB
9646 532U, // t2STMDB_UPD
9647 18560U, // t2STMIA
9648 532U, // t2STMIA_UPD
9649 4096U, // t2STRBT
9650 133760U, // t2STRB_POST
9651 4480U, // t2STRB_PRE
9652 3200U, // t2STRBi12
9653 4096U, // t2STRBi8
9654 8576U, // t2STRBs
9655 543688192U, // t2STRD_POST
9656 17827328U, // t2STRD_PRE
9657 18350080U, // t2STRDi8
9658 18874368U, // t2STREX
9659 11010048U, // t2STREXB
9660 33554432U, // t2STREXD
9661 11010048U, // t2STREXH
9662 4096U, // t2STRHT
9663 133760U, // t2STRH_POST
9664 4480U, // t2STRH_PRE
9665 3200U, // t2STRHi12
9666 4096U, // t2STRHi8
9667 8576U, // t2STRHs
9668 4096U, // t2STRT
9669 133760U, // t2STR_POST
9670 4480U, // t2STR_PRE
9671 3200U, // t2STRi12
9672 4096U, // t2STRi8
9673 8576U, // t2STRs
9674 0U, // t2SUBS_PC_LR
9675 0U, // t2SUBri
9676 0U, // t2SUBri12
9677 0U, // t2SUBrr
9678 16252928U, // t2SUBrs
9679 0U, // t2SUBspImm
9680 0U, // t2SUBspImm12
9681 268435456U, // t2SXTAB
9682 268435456U, // t2SXTAB16
9683 268435456U, // t2SXTAH
9684 229376U, // t2SXTB
9685 229376U, // t2SXTB16
9686 229376U, // t2SXTH
9687 1U, // t2TBB
9688 1U, // t2TBH
9689 16384U, // t2TEQri
9690 16384U, // t2TEQrr
9691 1024U, // t2TEQrs
9692 1U, // t2TSB
9693 16384U, // t2TSTri
9694 16384U, // t2TSTrr
9695 1024U, // t2TSTrs
9696 16384U, // t2TT
9697 16384U, // t2TTA
9698 16384U, // t2TTAT
9699 16384U, // t2TTT
9700 0U, // t2UADD16
9701 0U, // t2UADD8
9702 0U, // t2UASX
9703 33554432U, // t2UBFX
9704 0U, // t2UDF
9705 0U, // t2UDIV
9706 0U, // t2UHADD16
9707 0U, // t2UHADD8
9708 0U, // t2UHASX
9709 0U, // t2UHSAX
9710 0U, // t2UHSUB16
9711 0U, // t2UHSUB8
9712 33554432U, // t2UMAAL
9713 33554432U, // t2UMLAL
9714 33554432U, // t2UMULL
9715 0U, // t2UQADD16
9716 0U, // t2UQADD8
9717 0U, // t2UQASX
9718 0U, // t2UQSAX
9719 0U, // t2UQSUB16
9720 0U, // t2UQSUB8
9721 0U, // t2USAD8
9722 33554432U, // t2USADA8
9723 301989888U, // t2USAT
9724 0U, // t2USAT16
9725 0U, // t2USAX
9726 0U, // t2USUB16
9727 0U, // t2USUB8
9728 268435456U, // t2UXTAB
9729 268435456U, // t2UXTAB16
9730 268435456U, // t2UXTAH
9731 229376U, // t2UXTB
9732 229376U, // t2UXTB16
9733 229376U, // t2UXTH
9734 21504U, // t2WLS
9735 2U, // tADC
9736 17920U, // tADDhirr
9737 16768U, // tADDi3
9738 2U, // tADDi8
9739 0U, // tADDrSP
9740 19398656U, // tADDrSPi
9741 16768U, // tADDrr
9742 8960U, // tADDspi
9743 17920U, // tADDspr
9744 9088U, // tADR
9745 2U, // tAND
9746 9216U, // tASRri
9747 2U, // tASRrr
9748 2U, // tB
9749 2U, // tBIC
9750 0U, // tBKPT
9751 1U, // tBL
9752 2U, // tBLXNSr
9753 1U, // tBLXi
9754 2U, // tBLXr
9755 2U, // tBX
9756 2U, // tBXNS
9757 2U, // tBcc
9758 2U, // tCBNZ
9759 2U, // tCBZ
9760 16384U, // tCMN
9761 16384U, // tCMPhir
9762 16384U, // tCMPi8
9763 16384U, // tCMPr
9764 2U, // tCPS
9765 2U, // tEOR
9766 2U, // tHINT
9767 0U, // tHLT
9768 0U, // tInt_WIN_eh_sjlj_longjmp
9769 0U, // tInt_eh_sjlj_longjmp
9770 0U, // tInt_eh_sjlj_setjmp
9771 18560U, // tLDMIA
9772 9344U, // tLDRBi
9773 9472U, // tLDRBr
9774 9600U, // tLDRHi
9775 9472U, // tLDRHr
9776 9472U, // tLDRSB
9777 9472U, // tLDRSH
9778 9728U, // tLDRi
9779 8448U, // tLDRpci
9780 9472U, // tLDRr
9781 9856U, // tLDRspi
9782 16768U, // tLSLri
9783 2U, // tLSLrr
9784 9216U, // tLSRri
9785 2U, // tLSRrr
9786 2U, // tMOVSr
9787 0U, // tMOVi8
9788 16384U, // tMOVr
9789 16768U, // tMUL
9790 0U, // tMVN
9791 2U, // tORR
9792 0U, // tPICADD
9793 0U, // tPOP
9794 0U, // tPUSH
9795 16384U, // tREV
9796 16384U, // tREV16
9797 16384U, // tREVSH
9798 2U, // tROR
9799 0U, // tRSB
9800 2U, // tSBC
9801 0U, // tSETEND
9802 532U, // tSTMIA_UPD
9803 9344U, // tSTRBi
9804 9472U, // tSTRBr
9805 9600U, // tSTRHi
9806 9472U, // tSTRHr
9807 9728U, // tSTRi
9808 9472U, // tSTRr
9809 9856U, // tSTRspi
9810 16768U, // tSUBi3
9811 2U, // tSUBi8
9812 16768U, // tSUBrr
9813 8960U, // tSUBspi
9814 2U, // tSVC
9815 16384U, // tSXTB
9816 16384U, // tSXTH
9817 0U, // tTRAP
9818 16384U, // tTST
9819 0U, // tUDF
9820 16384U, // tUXTB
9821 16384U, // tUXTH
9822 0U, // t__brkdiv0
9823 };
9824
9825 // Emit the opcode for the instruction.
9826 uint64_t Bits = 0;
9827 Bits |= (uint64_t)OpInfo0[MI.getOpcode()] << 0;
9828 Bits |= (uint64_t)OpInfo1[MI.getOpcode()] << 32;
9829 if (Bits == 0)
9830 return {nullptr, Bits};
9831 return {AsmStrs+(Bits & 8191)-1, Bits};
9832
9833}
9834/// printInstruction - This method is automatically generated by tablegen
9835/// from the instruction set description.
9836LLVM_NO_PROFILE_INSTRUMENT_FUNCTION
9837void ARMInstPrinter::printInstruction(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &O) {
9838 O << "\t";
9839
9840 auto MnemonicInfo = getMnemonic(MI: *MI);
9841
9842 O << MnemonicInfo.first;
9843
9844 uint64_t Bits = MnemonicInfo.second;
9845 assert(Bits != 0 && "Cannot print this instruction.");
9846
9847 // Fragment 0 encoded into 6 bits for 43 unique commands.
9848 switch ((Bits >> 13) & 63) {
9849 default: llvm_unreachable("Invalid command number.");
9850 case 0:
9851 // DBG_VALUE, DBG_VALUE_LIST, DBG_INSTR_REF, DBG_PHI, DBG_LABEL, BUNDLE, ...
9852 return;
9853 break;
9854 case 1:
9855 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCri, ADCrr, ADDri, A...
9856 printSBitModifierOperand(MI, OpNum: 5, STI, O);
9857 printPredicateOperand(MI, OpNum: 3, STI, O);
9858 break;
9859 case 2:
9860 // ITasm, t2IT
9861 printThumbITMask(MI, OpNum: 1, STI, O);
9862 break;
9863 case 3:
9864 // LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRB...
9865 printPredicateOperand(MI, OpNum: 2, STI, O);
9866 break;
9867 case 4:
9868 // RRXi, MOVi, MOVr, MOVr_TC, MVNi, MVNr, t2MOVi, t2MOVr, t2MVNi, t2MVNr,...
9869 printSBitModifierOperand(MI, OpNum: 4, STI, O);
9870 printPredicateOperand(MI, OpNum: 2, STI, O);
9871 break;
9872 case 5:
9873 // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
9874 printPredicateOperand(MI, OpNum: 4, STI, O);
9875 break;
9876 case 6:
9877 // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
9878 printPredicateOperand(MI, OpNum: 5, STI, O);
9879 break;
9880 case 7:
9881 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
9882 printPredicateOperand(MI, OpNum: 3, STI, O);
9883 break;
9884 case 8:
9885 // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, MLA, MOVsr, MVNsr, ORRrsi, RSB...
9886 printSBitModifierOperand(MI, OpNum: 6, STI, O);
9887 printPredicateOperand(MI, OpNum: 4, STI, O);
9888 break;
9889 case 9:
9890 // ADCrsr, ADDrsr, ANDrsr, BICrsr, EORrsr, ORRrsr, RSBrsr, RSCrsr, SBCrsr...
9891 printSBitModifierOperand(MI, OpNum: 7, STI, O);
9892 printPredicateOperand(MI, OpNum: 5, STI, O);
9893 O << "\t";
9894 printOperand(MI, OpNo: 0, STI, O);
9895 O << ", ";
9896 printOperand(MI, OpNo: 1, STI, O);
9897 O << ", ";
9898 printSORegRegOperand(MI, OpNum: 2, STI, O);
9899 return;
9900 break;
9901 case 10:
9902 // AESD, AESE, AESIMC, AESMC, BKPT, BLX, BX, CPS1p, CRC32B, CRC32CB, CRC3...
9903 printOperand(MI, OpNo: 0, STI, O);
9904 break;
9905 case 11:
9906 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MV...
9907 printOperand(MI, OpNo: 1, STI, O);
9908 O << ", ";
9909 break;
9910 case 12:
9911 // BL, BLXi, t2BFic, t2LE
9912 printOperand(MI, Address, OpNum: 0, STI, O);
9913 break;
9914 case 13:
9915 // BLX_pred, BL_pred, BXJ, BX_pred, Bcc, DBG, FLDMXIA, FSTMXIA, HINT, LDM...
9916 printPredicateOperand(MI, OpNum: 1, STI, O);
9917 break;
9918 case 14:
9919 // BX_RET, ERET, FMSTAT, MOVPCLR, MVE_LCTP, VSCCLRMD, VSCCLRMS, t2AUTG, t...
9920 printPredicateOperand(MI, OpNum: 0, STI, O);
9921 break;
9922 case 15:
9923 // CDE_CX1, CDE_CX1D, CDE_CX2, CDE_CX2D, CDE_CX3, CDE_CX3D, CDE_VCX1A_fpd...
9924 printPImmediate(MI, OpNum: 1, STI, O);
9925 O << ", ";
9926 break;
9927 case 16:
9928 // CDE_CX3A, CDE_CX3DA, CDP, LDRD_POST, LDRD_PRE, MCR, MRC, MVE_SQRSHRL, ...
9929 printPredicateOperand(MI, OpNum: 6, STI, O);
9930 break;
9931 case 17:
9932 // CDE_VCX1A_vec, CDE_VCX2_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, ...
9933 printVPTPredicateOperand(MI, OpNum: 4, STI, O);
9934 break;
9935 case 18:
9936 // CDE_VCX1_vec, MVE_VABDf16, MVE_VABDf32, MVE_VABDs16, MVE_VABDs32, MVE_...
9937 printVPTPredicateOperand(MI, OpNum: 3, STI, O);
9938 break;
9939 case 19:
9940 // CDE_VCX2A_vec, CDE_VCX3_vec, MVE_VADC, MVE_VADDLVs32acc, MVE_VADDLVu32...
9941 printVPTPredicateOperand(MI, OpNum: 5, STI, O);
9942 break;
9943 case 20:
9944 // CDE_VCX3A_vec, MVE_VMLALDAVas16, MVE_VMLALDAVas32, MVE_VMLALDAVau16, M...
9945 printVPTPredicateOperand(MI, OpNum: 6, STI, O);
9946 break;
9947 case 21:
9948 // CDP2, LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, ...
9949 printPImmediate(MI, OpNum: 0, STI, O);
9950 O << ", ";
9951 break;
9952 case 22:
9953 // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
9954 printCPSIMod(MI, OpNum: 0, STI, O);
9955 break;
9956 case 23:
9957 // DMB, DSB
9958 printMemBOption(MI, OpNum: 0, STI, O);
9959 return;
9960 break;
9961 case 24:
9962 // ISB
9963 printInstSyncBOption(MI, OpNum: 0, STI, O);
9964 return;
9965 break;
9966 case 25:
9967 // MRRC2
9968 printPImmediate(MI, OpNum: 2, STI, O);
9969 O << ", ";
9970 printOperand(MI, OpNo: 3, STI, O);
9971 O << ", ";
9972 printOperand(MI, OpNo: 0, STI, O);
9973 O << ", ";
9974 printOperand(MI, OpNo: 1, STI, O);
9975 O << ", ";
9976 printCImmediate(MI, OpNum: 4, STI, O);
9977 return;
9978 break;
9979 case 26:
9980 // MVE_VABSf16, MVE_VABSf32, MVE_VABSs16, MVE_VABSs32, MVE_VABSs8, MVE_VA...
9981 printVPTPredicateOperand(MI, OpNum: 2, STI, O);
9982 break;
9983 case 27:
9984 // MVE_VLD20_16, MVE_VLD20_16_wb, MVE_VLD20_32, MVE_VLD20_32_wb, MVE_VLD2...
9985 printMVEVectorList<2>(MI, OpNum: 0, STI, O);
9986 O << ", ";
9987 break;
9988 case 28:
9989 // MVE_VLD40_16, MVE_VLD40_16_wb, MVE_VLD40_32, MVE_VLD40_32_wb, MVE_VLD4...
9990 printMVEVectorList<4>(MI, OpNum: 0, STI, O);
9991 O << ", ";
9992 break;
9993 case 29:
9994 // MVE_VPST, MVE_VPTv16i8, MVE_VPTv16i8r, MVE_VPTv16s8, MVE_VPTv16s8r, MV...
9995 printVPTMask(MI, OpNum: 0, STI, O);
9996 break;
9997 case 30:
9998 // MVE_VST20_16_wb, MVE_VST20_32_wb, MVE_VST20_8_wb, MVE_VST21_16_wb, MVE...
9999 printMVEVectorList<2>(MI, OpNum: 1, STI, O);
10000 O << ", ";
10001 printAddrMode7Operand(MI, OpNum: 2, STI, O);
10002 O << '!';
10003 return;
10004 break;
10005 case 31:
10006 // MVE_VST40_16_wb, MVE_VST40_32_wb, MVE_VST40_8_wb, MVE_VST41_16_wb, MVE...
10007 printMVEVectorList<4>(MI, OpNum: 1, STI, O);
10008 O << ", ";
10009 printAddrMode7Operand(MI, OpNum: 2, STI, O);
10010 O << '!';
10011 return;
10012 break;
10013 case 32:
10014 // PLDWi12, PLDi12, PLIi12
10015 printAddrModeImm12Operand<false>(MI, OpNum: 0, STI, O);
10016 return;
10017 break;
10018 case 33:
10019 // PLDWrs, PLDrs, PLIrs
10020 printAddrMode2Operand(MI, OpNum: 0, STI, O);
10021 return;
10022 break;
10023 case 34:
10024 // SETEND, tSETEND
10025 printSetendOperand(MI, OpNum: 0, STI, O);
10026 return;
10027 break;
10028 case 35:
10029 // SMLAL, UMLAL
10030 printSBitModifierOperand(MI, OpNum: 8, STI, O);
10031 printPredicateOperand(MI, OpNum: 6, STI, O);
10032 O << "\t";
10033 printOperand(MI, OpNo: 0, STI, O);
10034 O << ", ";
10035 printOperand(MI, OpNo: 1, STI, O);
10036 O << ", ";
10037 printOperand(MI, OpNo: 2, STI, O);
10038 O << ", ";
10039 printOperand(MI, OpNo: 3, STI, O);
10040 return;
10041 break;
10042 case 36:
10043 // TSB
10044 printTraceSyncBOption(MI, OpNum: 0, STI, O);
10045 return;
10046 break;
10047 case 37:
10048 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
10049 printPredicateOperand(MI, OpNum: 7, STI, O);
10050 break;
10051 case 38:
10052 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
10053 printPredicateOperand(MI, OpNum: 9, STI, O);
10054 break;
10055 case 39:
10056 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
10057 printPredicateOperand(MI, OpNum: 11, STI, O);
10058 break;
10059 case 40:
10060 // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
10061 printPredicateOperand(MI, OpNum: 8, STI, O);
10062 break;
10063 case 41:
10064 // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
10065 printPredicateOperand(MI, OpNum: 13, STI, O);
10066 break;
10067 case 42:
10068 // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
10069 printSBitModifierOperand(MI, OpNum: 1, STI, O);
10070 break;
10071 }
10072
10073
10074 // Fragment 1 encoded into 7 bits for 89 unique commands.
10075 switch ((Bits >> 19) & 127) {
10076 default: llvm_unreachable("Invalid command number.");
10077 case 0:
10078 // ASRi, ASRr, ITasm, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHT...
10079 O << ' ';
10080 break;
10081 case 1:
10082 // VLD1LNdAsm_16, VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_register_Asm_16, VLD2...
10083 O << ".16\t";
10084 break;
10085 case 2:
10086 // VLD1LNdAsm_32, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_register_Asm_32, VLD2...
10087 O << ".32\t";
10088 break;
10089 case 3:
10090 // VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_8, VLD1LNdWB_register_Asm_8, VLD2LNd...
10091 O << ".8\t";
10092 break;
10093 case 4:
10094 // t2LDRB_OFFSET_imm, t2LDRB_POST_imm, t2LDRB_PRE_imm, t2LDRH_OFFSET_imm,...
10095 O << ".w ";
10096 printOperand(MI, OpNo: 0, STI, O);
10097 O << ", ";
10098 break;
10099 case 5:
10100 // ADCri, ADCrr, ADCrsi, ADDri, ADDrr, ADDrsi, ADR, ANDri, ANDrr, ANDrsi,...
10101 O << "\t";
10102 break;
10103 case 6:
10104 // AESD, AESE, AESIMC, AESMC, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, ...
10105 O << ", ";
10106 break;
10107 case 7:
10108 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MR...
10109 printOperand(MI, OpNo: 2, STI, O);
10110 O << ", ";
10111 break;
10112 case 8:
10113 // BF16_VCVT, BF16_VCVTB, BF16_VCVTT
10114 O << ".bf16.f32\t";
10115 printOperand(MI, OpNo: 0, STI, O);
10116 O << ", ";
10117 break;
10118 case 9:
10119 // BKPT, BL, BLX, BLXi, BX, CPS1p, ERET, HLT, HVC, RFEDA, RFEDB, RFEIA, R...
10120 return;
10121 break;
10122 case 10:
10123 // BX_RET
10124 O << "\tlr";
10125 return;
10126 break;
10127 case 11:
10128 // CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX1A_fpdp, CDE_VCX1A_fpsp, CDE_VCX1_fp...
10129 printOperand(MI, OpNo: 0, STI, O);
10130 O << ", ";
10131 break;
10132 case 12:
10133 // CDE_CX1D, CDE_CX2D, CDE_CX3D
10134 printGPRPairOperand(MI, OpNum: 0, STI, O);
10135 O << ", ";
10136 printOperand(MI, OpNo: 2, STI, O);
10137 break;
10138 case 13:
10139 // CDP2, MCR2, MCRR2
10140 printOperand(MI, OpNo: 1, STI, O);
10141 O << ", ";
10142 break;
10143 case 14:
10144 // FCONSTD, VABSD, VADDD, VCMPD, VCMPED, VCMPEZD, VCMPZD, VDIVD, VFMAD, V...
10145 O << ".f64\t";
10146 printOperand(MI, OpNo: 0, STI, O);
10147 break;
10148 case 15:
10149 // FCONSTH, MVE_VABDf16, MVE_VABSf16, MVE_VADD_qr_f16, MVE_VADDf16, MVE_V...
10150 O << ".f16\t";
10151 break;
10152 case 16:
10153 // FCONSTS, MVE_VABDf32, MVE_VABSf32, MVE_VADD_qr_f32, MVE_VADDf32, MVE_V...
10154 O << ".f32\t";
10155 break;
10156 case 17:
10157 // FMSTAT
10158 O << "\tAPSR_nzcv, fpscr";
10159 return;
10160 break;
10161 case 18:
10162 // LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, LDC2_O...
10163 printCImmediate(MI, OpNum: 1, STI, O);
10164 O << ", ";
10165 break;
10166 case 19:
10167 // MOVPCLR
10168 O << "\tpc, lr";
10169 return;
10170 break;
10171 case 20:
10172 // MVE_LETP, t2LEUpdate
10173 printOperand(MI, Address, OpNum: 2, STI, O);
10174 return;
10175 break;
10176 case 21:
10177 // MVE_VABAVs16, MVE_VABDs16, MVE_VABSs16, MVE_VADDVs16acc, MVE_VADDVs16n...
10178 O << ".s16\t";
10179 break;
10180 case 22:
10181 // MVE_VABAVs32, MVE_VABDs32, MVE_VABSs32, MVE_VADDLVs32acc, MVE_VADDLVs3...
10182 O << ".s32\t";
10183 break;
10184 case 23:
10185 // MVE_VABAVs8, MVE_VABDs8, MVE_VABSs8, MVE_VADDVs8acc, MVE_VADDVs8no_acc...
10186 O << ".s8\t";
10187 break;
10188 case 24:
10189 // MVE_VABAVu16, MVE_VABDu16, MVE_VADDVu16acc, MVE_VADDVu16no_acc, MVE_VC...
10190 O << ".u16\t";
10191 break;
10192 case 25:
10193 // MVE_VABAVu32, MVE_VABDu32, MVE_VADDLVu32acc, MVE_VADDLVu32no_acc, MVE_...
10194 O << ".u32\t";
10195 break;
10196 case 26:
10197 // MVE_VABAVu8, MVE_VABDu8, MVE_VADDVu8acc, MVE_VADDVu8no_acc, MVE_VCMPu8...
10198 O << ".u8\t";
10199 break;
10200 case 27:
10201 // MVE_VADC, MVE_VADCI, MVE_VADD_qr_i32, MVE_VADDi32, MVE_VBICimmi32, MVE...
10202 O << ".i32\t";
10203 break;
10204 case 28:
10205 // MVE_VADD_qr_i16, MVE_VADDi16, MVE_VBICimmi16, MVE_VCADDi16, MVE_VCLZs1...
10206 O << ".i16\t";
10207 break;
10208 case 29:
10209 // MVE_VADD_qr_i8, MVE_VADDi8, MVE_VCADDi8, MVE_VCLZs8, MVE_VCMPi8, MVE_V...
10210 O << ".i8\t";
10211 break;
10212 case 30:
10213 // MVE_VCTP64, MVE_VSTRD64_qi, MVE_VSTRD64_qi_pre, MVE_VSTRD64_rq, MVE_VS...
10214 O << ".64\t";
10215 break;
10216 case 31:
10217 // MVE_VCVTf16f32bh, MVE_VCVTf16f32th, VCVTBSH, VCVTTSH, VCVTf2h
10218 O << ".f16.f32\t";
10219 printOperand(MI, OpNo: 0, STI, O);
10220 O << ", ";
10221 break;
10222 case 32:
10223 // MVE_VCVTf16s16_fix, MVE_VCVTf16s16n, VCVTs2hd, VCVTs2hq, VCVTxs2hd, VC...
10224 O << ".f16.s16\t";
10225 printOperand(MI, OpNo: 0, STI, O);
10226 O << ", ";
10227 printOperand(MI, OpNo: 1, STI, O);
10228 break;
10229 case 33:
10230 // MVE_VCVTf16u16_fix, MVE_VCVTf16u16n, VCVTu2hd, VCVTu2hq, VCVTxu2hd, VC...
10231 O << ".f16.u16\t";
10232 printOperand(MI, OpNo: 0, STI, O);
10233 O << ", ";
10234 printOperand(MI, OpNo: 1, STI, O);
10235 break;
10236 case 34:
10237 // MVE_VCVTf32f16bh, MVE_VCVTf32f16th, VCVTBHS, VCVTTHS, VCVTh2f
10238 O << ".f32.f16\t";
10239 printOperand(MI, OpNo: 0, STI, O);
10240 O << ", ";
10241 printOperand(MI, OpNo: 1, STI, O);
10242 return;
10243 break;
10244 case 35:
10245 // MVE_VCVTf32s32_fix, MVE_VCVTf32s32n, VCVTs2fd, VCVTs2fq, VCVTxs2fd, VC...
10246 O << ".f32.s32\t";
10247 printOperand(MI, OpNo: 0, STI, O);
10248 O << ", ";
10249 printOperand(MI, OpNo: 1, STI, O);
10250 break;
10251 case 36:
10252 // MVE_VCVTf32u32_fix, MVE_VCVTf32u32n, VCVTu2fd, VCVTu2fq, VCVTxu2fd, VC...
10253 O << ".f32.u32\t";
10254 printOperand(MI, OpNo: 0, STI, O);
10255 O << ", ";
10256 printOperand(MI, OpNo: 1, STI, O);
10257 break;
10258 case 37:
10259 // MVE_VCVTs16f16_fix, MVE_VCVTs16f16a, MVE_VCVTs16f16m, MVE_VCVTs16f16n,...
10260 O << ".s16.f16\t";
10261 printOperand(MI, OpNo: 0, STI, O);
10262 O << ", ";
10263 printOperand(MI, OpNo: 1, STI, O);
10264 break;
10265 case 38:
10266 // MVE_VCVTs32f32_fix, MVE_VCVTs32f32a, MVE_VCVTs32f32m, MVE_VCVTs32f32n,...
10267 O << ".s32.f32\t";
10268 printOperand(MI, OpNo: 0, STI, O);
10269 O << ", ";
10270 printOperand(MI, OpNo: 1, STI, O);
10271 break;
10272 case 39:
10273 // MVE_VCVTu16f16_fix, MVE_VCVTu16f16a, MVE_VCVTu16f16m, MVE_VCVTu16f16n,...
10274 O << ".u16.f16\t";
10275 printOperand(MI, OpNo: 0, STI, O);
10276 O << ", ";
10277 printOperand(MI, OpNo: 1, STI, O);
10278 break;
10279 case 40:
10280 // MVE_VCVTu32f32_fix, MVE_VCVTu32f32a, MVE_VCVTu32f32m, MVE_VCVTu32f32n,...
10281 O << ".u32.f32\t";
10282 printOperand(MI, OpNo: 0, STI, O);
10283 O << ", ";
10284 printOperand(MI, OpNo: 1, STI, O);
10285 break;
10286 case 41:
10287 // MVE_VLD20_16, MVE_VLD20_32, MVE_VLD20_8, MVE_VLD21_16, MVE_VLD21_32, M...
10288 printAddrMode7Operand(MI, OpNum: 2, STI, O);
10289 return;
10290 break;
10291 case 42:
10292 // MVE_VLD20_16_wb, MVE_VLD20_32_wb, MVE_VLD20_8_wb, MVE_VLD21_16_wb, MVE...
10293 printAddrMode7Operand(MI, OpNum: 3, STI, O);
10294 O << '!';
10295 return;
10296 break;
10297 case 43:
10298 // MVE_VLDRDU64_qi, MVE_VLDRDU64_qi_pre, MVE_VLDRDU64_rq, MVE_VLDRDU64_rq...
10299 O << ".u64\t";
10300 break;
10301 case 44:
10302 // MVE_VMOVimmi64, VADDHNv2i32, VADDv1i64, VADDv2i64, VMOVNv2i32, VMOVv1i...
10303 O << ".i64\t";
10304 printOperand(MI, OpNo: 0, STI, O);
10305 O << ", ";
10306 break;
10307 case 45:
10308 // MVE_VMULLBp16, MVE_VMULLTp16
10309 O << ".p16\t";
10310 printOperand(MI, OpNo: 0, STI, O);
10311 O << ", ";
10312 printOperand(MI, OpNo: 1, STI, O);
10313 O << ", ";
10314 printOperand(MI, OpNo: 2, STI, O);
10315 return;
10316 break;
10317 case 46:
10318 // MVE_VMULLBp8, MVE_VMULLTp8, VMULLp8, VMULpd, VMULpq
10319 O << ".p8\t";
10320 printOperand(MI, OpNo: 0, STI, O);
10321 O << ", ";
10322 printOperand(MI, OpNo: 1, STI, O);
10323 O << ", ";
10324 printOperand(MI, OpNo: 2, STI, O);
10325 return;
10326 break;
10327 case 47:
10328 // MVE_VST20_16, MVE_VST20_32, MVE_VST20_8, MVE_VST21_16, MVE_VST21_32, M...
10329 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10330 return;
10331 break;
10332 case 48:
10333 // RFEDA_UPD, RFEDB_UPD, RFEIA_UPD, RFEIB_UPD
10334 O << '!';
10335 return;
10336 break;
10337 case 49:
10338 // VCVTBDH, VCVTTDH
10339 O << ".f16.f64\t";
10340 printOperand(MI, OpNo: 0, STI, O);
10341 O << ", ";
10342 printOperand(MI, OpNo: 2, STI, O);
10343 return;
10344 break;
10345 case 50:
10346 // VCVTBHD, VCVTTHD
10347 O << ".f64.f16\t";
10348 printOperand(MI, OpNo: 0, STI, O);
10349 O << ", ";
10350 printOperand(MI, OpNo: 1, STI, O);
10351 return;
10352 break;
10353 case 51:
10354 // VCVTDS
10355 O << ".f64.f32\t";
10356 printOperand(MI, OpNo: 0, STI, O);
10357 O << ", ";
10358 printOperand(MI, OpNo: 1, STI, O);
10359 return;
10360 break;
10361 case 52:
10362 // VCVTSD
10363 O << ".f32.f64\t";
10364 printOperand(MI, OpNo: 0, STI, O);
10365 O << ", ";
10366 printOperand(MI, OpNo: 1, STI, O);
10367 return;
10368 break;
10369 case 53:
10370 // VJCVT, VTOSIRD, VTOSIZD, VTOSLD
10371 O << ".s32.f64\t";
10372 printOperand(MI, OpNo: 0, STI, O);
10373 O << ", ";
10374 printOperand(MI, OpNo: 1, STI, O);
10375 break;
10376 case 54:
10377 // VLD1LNd16, VLD1LNd16_UPD, VLD2LNd16, VLD2LNd16_UPD, VLD2LNq16, VLD2LNq...
10378 O << ".16\t{";
10379 break;
10380 case 55:
10381 // VLD1LNd32, VLD1LNd32_UPD, VLD2LNd32, VLD2LNd32_UPD, VLD2LNq32, VLD2LNq...
10382 O << ".32\t{";
10383 break;
10384 case 56:
10385 // VLD1LNd8, VLD1LNd8_UPD, VLD2LNd8, VLD2LNd8_UPD, VLD3DUPd8, VLD3DUPd8_U...
10386 O << ".8\t{";
10387 break;
10388 case 57:
10389 // VLDR_FPCXTNS_off, VLDR_FPCXTNS_post, VLDR_FPCXTNS_pre, VMSR_FPCXTNS, V...
10390 O << "\tfpcxtns, ";
10391 break;
10392 case 58:
10393 // VLDR_FPCXTS_off, VLDR_FPCXTS_post, VLDR_FPCXTS_pre, VMSR_FPCXTS, VSTR_...
10394 O << "\tfpcxts, ";
10395 break;
10396 case 59:
10397 // VLDR_FPSCR_NZCVQC_off, VLDR_FPSCR_NZCVQC_post, VLDR_FPSCR_NZCVQC_pre, ...
10398 O << "\tfpscr_nzcvqc, ";
10399 break;
10400 case 60:
10401 // VLDR_FPSCR_off, VLDR_FPSCR_post, VLDR_FPSCR_pre, VMSR, VSTR_FPSCR_off,...
10402 O << "\tfpscr, ";
10403 break;
10404 case 61:
10405 // VLDR_P0_off, VLDR_P0_post, VLDR_P0_pre, VMSR_P0, VSTR_P0_off, VSTR_P0_...
10406 O << "\tp0, ";
10407 break;
10408 case 62:
10409 // VLDR_VPR_off, VLDR_VPR_post, VLDR_VPR_pre, VMSR_VPR, VSTR_VPR_off, VST...
10410 O << "\tvpr, ";
10411 break;
10412 case 63:
10413 // VMSR_FPEXC
10414 O << "\tfpexc, ";
10415 printOperand(MI, OpNo: 0, STI, O);
10416 return;
10417 break;
10418 case 64:
10419 // VMSR_FPINST
10420 O << "\tfpinst, ";
10421 printOperand(MI, OpNo: 0, STI, O);
10422 return;
10423 break;
10424 case 65:
10425 // VMSR_FPINST2
10426 O << "\tfpinst2, ";
10427 printOperand(MI, OpNo: 0, STI, O);
10428 return;
10429 break;
10430 case 66:
10431 // VMSR_FPSID
10432 O << "\tfpsid, ";
10433 printOperand(MI, OpNo: 0, STI, O);
10434 return;
10435 break;
10436 case 67:
10437 // VQADDsv1i64, VQADDsv2i64, VQMOVNsuv2i32, VQMOVNsv2i32, VQRSHLsv1i64, V...
10438 O << ".s64\t";
10439 printOperand(MI, OpNo: 0, STI, O);
10440 O << ", ";
10441 break;
10442 case 68:
10443 // VSHTOD
10444 O << ".f64.s16\t";
10445 printOperand(MI, OpNo: 0, STI, O);
10446 O << ", ";
10447 printOperand(MI, OpNo: 1, STI, O);
10448 O << ", ";
10449 printFBits16(MI, OpNum: 2, STI, O);
10450 return;
10451 break;
10452 case 69:
10453 // VSHTOS
10454 O << ".f32.s16\t";
10455 printOperand(MI, OpNo: 0, STI, O);
10456 O << ", ";
10457 printOperand(MI, OpNo: 1, STI, O);
10458 O << ", ";
10459 printFBits16(MI, OpNum: 2, STI, O);
10460 return;
10461 break;
10462 case 70:
10463 // VSITOD, VSLTOD
10464 O << ".f64.s32\t";
10465 printOperand(MI, OpNo: 0, STI, O);
10466 O << ", ";
10467 printOperand(MI, OpNo: 1, STI, O);
10468 break;
10469 case 71:
10470 // VSITOH, VSLTOH
10471 O << ".f16.s32\t";
10472 printOperand(MI, OpNo: 0, STI, O);
10473 O << ", ";
10474 printOperand(MI, OpNo: 1, STI, O);
10475 break;
10476 case 72:
10477 // VTOSHD
10478 O << ".s16.f64\t";
10479 printOperand(MI, OpNo: 0, STI, O);
10480 O << ", ";
10481 printOperand(MI, OpNo: 1, STI, O);
10482 O << ", ";
10483 printFBits16(MI, OpNum: 2, STI, O);
10484 return;
10485 break;
10486 case 73:
10487 // VTOSHS
10488 O << ".s16.f32\t";
10489 printOperand(MI, OpNo: 0, STI, O);
10490 O << ", ";
10491 printOperand(MI, OpNo: 1, STI, O);
10492 O << ", ";
10493 printFBits16(MI, OpNum: 2, STI, O);
10494 return;
10495 break;
10496 case 74:
10497 // VTOSIRH, VTOSIZH, VTOSLH
10498 O << ".s32.f16\t";
10499 printOperand(MI, OpNo: 0, STI, O);
10500 O << ", ";
10501 printOperand(MI, OpNo: 1, STI, O);
10502 break;
10503 case 75:
10504 // VTOUHD
10505 O << ".u16.f64\t";
10506 printOperand(MI, OpNo: 0, STI, O);
10507 O << ", ";
10508 printOperand(MI, OpNo: 1, STI, O);
10509 O << ", ";
10510 printFBits16(MI, OpNum: 2, STI, O);
10511 return;
10512 break;
10513 case 76:
10514 // VTOUHS
10515 O << ".u16.f32\t";
10516 printOperand(MI, OpNo: 0, STI, O);
10517 O << ", ";
10518 printOperand(MI, OpNo: 1, STI, O);
10519 O << ", ";
10520 printFBits16(MI, OpNum: 2, STI, O);
10521 return;
10522 break;
10523 case 77:
10524 // VTOUIRD, VTOUIZD, VTOULD
10525 O << ".u32.f64\t";
10526 printOperand(MI, OpNo: 0, STI, O);
10527 O << ", ";
10528 printOperand(MI, OpNo: 1, STI, O);
10529 break;
10530 case 78:
10531 // VTOUIRH, VTOUIZH, VTOULH
10532 O << ".u32.f16\t";
10533 printOperand(MI, OpNo: 0, STI, O);
10534 O << ", ";
10535 printOperand(MI, OpNo: 1, STI, O);
10536 break;
10537 case 79:
10538 // VUHTOD
10539 O << ".f64.u16\t";
10540 printOperand(MI, OpNo: 0, STI, O);
10541 O << ", ";
10542 printOperand(MI, OpNo: 1, STI, O);
10543 O << ", ";
10544 printFBits16(MI, OpNum: 2, STI, O);
10545 return;
10546 break;
10547 case 80:
10548 // VUHTOS
10549 O << ".f32.u16\t";
10550 printOperand(MI, OpNo: 0, STI, O);
10551 O << ", ";
10552 printOperand(MI, OpNo: 1, STI, O);
10553 O << ", ";
10554 printFBits16(MI, OpNum: 2, STI, O);
10555 return;
10556 break;
10557 case 81:
10558 // VUITOD, VULTOD
10559 O << ".f64.u32\t";
10560 printOperand(MI, OpNo: 0, STI, O);
10561 O << ", ";
10562 printOperand(MI, OpNo: 1, STI, O);
10563 break;
10564 case 82:
10565 // VUITOH, VULTOH
10566 O << ".f16.u32\t";
10567 printOperand(MI, OpNo: 0, STI, O);
10568 O << ", ";
10569 printOperand(MI, OpNo: 1, STI, O);
10570 break;
10571 case 83:
10572 // t2ADCrr, t2ADCrs, t2ADDri, t2ADDrr, t2ADDrs, t2ADDspImm, t2ADR, t2ANDr...
10573 O << ".w\t";
10574 break;
10575 case 84:
10576 // t2SRSDB, t2SRSIA
10577 O << "\tsp, ";
10578 printOperand(MI, OpNo: 0, STI, O);
10579 return;
10580 break;
10581 case 85:
10582 // t2SRSDB_UPD, t2SRSIA_UPD
10583 O << "\tsp!, ";
10584 printOperand(MI, OpNo: 0, STI, O);
10585 return;
10586 break;
10587 case 86:
10588 // t2SUBS_PC_LR
10589 O << "\tpc, lr, ";
10590 printOperand(MI, OpNo: 0, STI, O);
10591 return;
10592 break;
10593 case 87:
10594 // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
10595 printPredicateOperand(MI, OpNum: 4, STI, O);
10596 O << "\t";
10597 printOperand(MI, OpNo: 0, STI, O);
10598 O << ", ";
10599 break;
10600 case 88:
10601 // tMOVi8, tMVN, tRSB
10602 printPredicateOperand(MI, OpNum: 3, STI, O);
10603 O << "\t";
10604 printOperand(MI, OpNo: 0, STI, O);
10605 O << ", ";
10606 printOperand(MI, OpNo: 2, STI, O);
10607 break;
10608 }
10609
10610
10611 // Fragment 2 encoded into 7 bits for 71 unique commands.
10612 switch ((Bits >> 26) & 127) {
10613 default: llvm_unreachable("Invalid command number.");
10614 case 0:
10615 // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
10616 printOperand(MI, OpNo: 0, STI, O);
10617 break;
10618 case 1:
10619 // ITasm, t2IT
10620 printMandatoryPredicateOperand(MI, OpNum: 0, STI, O);
10621 return;
10622 break;
10623 case 2:
10624 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
10625 printVectorListThreeAllLanes(MI, OpNum: 0, STI, O);
10626 O << ", ";
10627 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10628 break;
10629 case 3:
10630 // VLD3DUPqAsm_16, VLD3DUPqAsm_32, VLD3DUPqAsm_8, VLD3DUPqWB_fixed_Asm_16...
10631 printVectorListThreeSpacedAllLanes(MI, OpNum: 0, STI, O);
10632 O << ", ";
10633 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10634 break;
10635 case 4:
10636 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
10637 printVectorListThree(MI, OpNum: 0, STI, O);
10638 O << ", ";
10639 break;
10640 case 5:
10641 // VLD3qAsm_16, VLD3qAsm_32, VLD3qAsm_8, VLD3qWB_fixed_Asm_16, VLD3qWB_fi...
10642 printVectorListThreeSpaced(MI, OpNum: 0, STI, O);
10643 O << ", ";
10644 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10645 break;
10646 case 6:
10647 // VLD4DUPdAsm_16, VLD4DUPdAsm_32, VLD4DUPdAsm_8, VLD4DUPdWB_fixed_Asm_16...
10648 printVectorListFourAllLanes(MI, OpNum: 0, STI, O);
10649 O << ", ";
10650 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10651 break;
10652 case 7:
10653 // VLD4DUPqAsm_16, VLD4DUPqAsm_32, VLD4DUPqAsm_8, VLD4DUPqWB_fixed_Asm_16...
10654 printVectorListFourSpacedAllLanes(MI, OpNum: 0, STI, O);
10655 O << ", ";
10656 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10657 break;
10658 case 8:
10659 // VLD4dAsm_16, VLD4dAsm_32, VLD4dAsm_8, VLD4dWB_fixed_Asm_16, VLD4dWB_fi...
10660 printVectorListFour(MI, OpNum: 0, STI, O);
10661 O << ", ";
10662 break;
10663 case 9:
10664 // VLD4qAsm_16, VLD4qAsm_32, VLD4qAsm_8, VLD4qWB_fixed_Asm_16, VLD4qWB_fi...
10665 printVectorListFourSpaced(MI, OpNum: 0, STI, O);
10666 O << ", ";
10667 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10668 break;
10669 case 10:
10670 // t2LDRB_OFFSET_imm, t2LDRH_OFFSET_imm, t2LDRSB_OFFSET_imm, t2LDRSH_OFFS...
10671 printT2AddrModeImm8Operand<false>(MI, OpNum: 1, STI, O);
10672 return;
10673 break;
10674 case 11:
10675 // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
10676 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10677 break;
10678 case 12:
10679 // t2LDRB_PRE_imm, t2LDRH_PRE_imm, t2LDRSB_PRE_imm, t2LDRSH_PRE_imm, t2LD...
10680 printT2AddrModeImm8Operand<true>(MI, OpNum: 1, STI, O);
10681 O << '!';
10682 return;
10683 break;
10684 case 13:
10685 // AESD, AESE, BF16_VCVTB, BF16_VCVTT, CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX...
10686 printOperand(MI, OpNo: 2, STI, O);
10687 break;
10688 case 14:
10689 // AESIMC, AESMC, BF16_VCVT, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, C...
10690 printOperand(MI, OpNo: 1, STI, O);
10691 break;
10692 case 15:
10693 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, CD...
10694 printOperand(MI, OpNo: 3, STI, O);
10695 break;
10696 case 16:
10697 // BL_pred, Bcc, t2B, t2BFLi, t2BFLr, t2BFi, t2BFr, t2Bcc, tB, tBcc
10698 printOperand(MI, Address, OpNum: 0, STI, O);
10699 break;
10700 case 17:
10701 // CDE_CX1A, CDE_CX1DA, CDE_CX2A, CDE_CX2DA, CDE_CX3A, CDE_CX3DA, CDE_VCX...
10702 printPImmediate(MI, OpNum: 1, STI, O);
10703 O << ", ";
10704 break;
10705 case 18:
10706 // CDE_CX1D, MVE_LCTP, MVE_VCVTf16s16n, MVE_VCVTf16u16n, MVE_VCVTf32s32n,...
10707 return;
10708 break;
10709 case 19:
10710 // CDE_CX2D, CDE_CX3D, FCONSTD, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, M...
10711 O << ", ";
10712 break;
10713 case 20:
10714 // CDP, LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OP...
10715 printPImmediate(MI, OpNum: 0, STI, O);
10716 O << ", ";
10717 break;
10718 case 21:
10719 // CDP2
10720 printCImmediate(MI, OpNum: 2, STI, O);
10721 O << ", ";
10722 printCImmediate(MI, OpNum: 3, STI, O);
10723 O << ", ";
10724 printCImmediate(MI, OpNum: 4, STI, O);
10725 O << ", ";
10726 printOperand(MI, OpNo: 5, STI, O);
10727 return;
10728 break;
10729 case 22:
10730 // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
10731 printCPSIFlag(MI, OpNum: 1, STI, O);
10732 break;
10733 case 23:
10734 // LDAEXD, LDREXD
10735 printGPRPairOperand(MI, OpNum: 0, STI, O);
10736 O << ", ";
10737 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10738 return;
10739 break;
10740 case 24:
10741 // LDC2L_OFFSET, LDC2_OFFSET, STC2L_OFFSET, STC2_OFFSET
10742 printAddrMode5Operand<false>(MI, OpNum: 2, STI, O);
10743 return;
10744 break;
10745 case 25:
10746 // LDC2L_OPTION, LDC2L_POST, LDC2_OPTION, LDC2_POST, STC2L_OPTION, STC2L_...
10747 printAddrMode7Operand(MI, OpNum: 2, STI, O);
10748 break;
10749 case 26:
10750 // LDC2L_PRE, LDC2_PRE, STC2L_PRE, STC2_PRE
10751 printAddrMode5Operand<true>(MI, OpNum: 2, STI, O);
10752 O << '!';
10753 return;
10754 break;
10755 case 27:
10756 // MRRC, t2MRRC, t2MRRC2
10757 printPImmediate(MI, OpNum: 2, STI, O);
10758 O << ", ";
10759 printOperand(MI, OpNo: 3, STI, O);
10760 O << ", ";
10761 printOperand(MI, OpNo: 0, STI, O);
10762 O << ", ";
10763 printOperand(MI, OpNo: 1, STI, O);
10764 O << ", ";
10765 printCImmediate(MI, OpNum: 4, STI, O);
10766 return;
10767 break;
10768 case 28:
10769 // MSR, MSRi, t2MSR_AR, t2MSR_M
10770 printMSRMaskOperand(MI, OpNum: 0, STI, O);
10771 O << ", ";
10772 break;
10773 case 29:
10774 // MSRbanked, t2MSRbanked
10775 printBankedRegOperand(MI, OpNum: 0, STI, O);
10776 O << ", ";
10777 printOperand(MI, OpNo: 1, STI, O);
10778 return;
10779 break;
10780 case 30:
10781 // MVE_VCMPf16, MVE_VCMPf16r, MVE_VCMPf32, MVE_VCMPf32r, MVE_VCMPi16, MVE...
10782 printMandatoryRestrictedPredicateOperand(MI, OpNum: 3, STI, O);
10783 O << ", ";
10784 printOperand(MI, OpNo: 1, STI, O);
10785 O << ", ";
10786 printOperand(MI, OpNo: 2, STI, O);
10787 return;
10788 break;
10789 case 31:
10790 // MVE_VMOVimmi64, VMOVv1i64, VMOVv2i64
10791 printVMOVModImmOperand(MI, OpNum: 1, STI, O);
10792 return;
10793 break;
10794 case 32:
10795 // VCMPEZD, VCMPZD, tRSB
10796 O << ", #0";
10797 return;
10798 break;
10799 case 33:
10800 // VLD1DUPd16, VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32, VLD...
10801 printVectorListOneAllLanes(MI, OpNum: 0, STI, O);
10802 O << ", ";
10803 break;
10804 case 34:
10805 // VLD1DUPq16, VLD1DUPq16wb_fixed, VLD1DUPq16wb_register, VLD1DUPq32, VLD...
10806 printVectorListTwoAllLanes(MI, OpNum: 0, STI, O);
10807 O << ", ";
10808 break;
10809 case 35:
10810 // VLD1d16, VLD1d16wb_fixed, VLD1d16wb_register, VLD1d32, VLD1d32wb_fixed...
10811 printVectorListOne(MI, OpNum: 0, STI, O);
10812 O << ", ";
10813 break;
10814 case 36:
10815 // VLD1q16, VLD1q16wb_fixed, VLD1q16wb_register, VLD1q32, VLD1q32wb_fixed...
10816 printVectorListTwo(MI, OpNum: 0, STI, O);
10817 O << ", ";
10818 break;
10819 case 37:
10820 // VLD2DUPd16x2, VLD2DUPd16x2wb_fixed, VLD2DUPd16x2wb_register, VLD2DUPd3...
10821 printVectorListTwoSpacedAllLanes(MI, OpNum: 0, STI, O);
10822 O << ", ";
10823 break;
10824 case 38:
10825 // VLD2b16, VLD2b16wb_fixed, VLD2b16wb_register, VLD2b32, VLD2b32wb_fixed...
10826 printVectorListTwoSpaced(MI, OpNum: 0, STI, O);
10827 O << ", ";
10828 break;
10829 case 39:
10830 // VLDR_FPCXTNS_off, VLDR_FPCXTS_off, VLDR_FPSCR_off, VLDR_VPR_off, VSTR_...
10831 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 0, STI, O);
10832 return;
10833 break;
10834 case 40:
10835 // VLDR_FPCXTNS_pre, VLDR_FPCXTS_pre, VLDR_FPSCR_pre, VLDR_VPR_pre, VSTR_...
10836 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 1, STI, O);
10837 O << '!';
10838 return;
10839 break;
10840 case 41:
10841 // VLDR_FPSCR_NZCVQC_off, VLDR_P0_off, VSTR_FPSCR_NZCVQC_off, VSTR_P0_off
10842 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 1, STI, O);
10843 return;
10844 break;
10845 case 42:
10846 // VLDR_FPSCR_NZCVQC_pre, VLDR_P0_pre, VSTR_FPSCR_NZCVQC_pre, VSTR_P0_pre
10847 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 2, STI, O);
10848 O << '!';
10849 return;
10850 break;
10851 case 43:
10852 // VSCCLRMD, VSCCLRMS, t2CLRM, tPOP, tPUSH
10853 printRegisterList(MI, OpNum: 2, STI, O);
10854 return;
10855 break;
10856 case 44:
10857 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST2LNd16_UPD, VST2LNd32_U...
10858 printOperand(MI, OpNo: 4, STI, O);
10859 break;
10860 case 45:
10861 // VST1d16, VST1d32, VST1d64, VST1d8
10862 printVectorListOne(MI, OpNum: 2, STI, O);
10863 O << ", ";
10864 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10865 return;
10866 break;
10867 case 46:
10868 // VST1d16Q, VST1d32Q, VST1d64Q, VST1d8Q, VST2q16, VST2q32, VST2q8
10869 printVectorListFour(MI, OpNum: 2, STI, O);
10870 O << ", ";
10871 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10872 return;
10873 break;
10874 case 47:
10875 // VST1d16Qwb_fixed, VST1d32Qwb_fixed, VST1d64Qwb_fixed, VST1d8Qwb_fixed,...
10876 printVectorListFour(MI, OpNum: 3, STI, O);
10877 O << ", ";
10878 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10879 O << '!';
10880 return;
10881 break;
10882 case 48:
10883 // VST1d16Qwb_register, VST1d32Qwb_register, VST1d64Qwb_register, VST1d8Q...
10884 printVectorListFour(MI, OpNum: 4, STI, O);
10885 O << ", ";
10886 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10887 O << ", ";
10888 printOperand(MI, OpNo: 3, STI, O);
10889 return;
10890 break;
10891 case 49:
10892 // VST1d16T, VST1d32T, VST1d64T, VST1d8T
10893 printVectorListThree(MI, OpNum: 2, STI, O);
10894 O << ", ";
10895 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10896 return;
10897 break;
10898 case 50:
10899 // VST1d16Twb_fixed, VST1d32Twb_fixed, VST1d64Twb_fixed, VST1d8Twb_fixed
10900 printVectorListThree(MI, OpNum: 3, STI, O);
10901 O << ", ";
10902 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10903 O << '!';
10904 return;
10905 break;
10906 case 51:
10907 // VST1d16Twb_register, VST1d32Twb_register, VST1d64Twb_register, VST1d8T...
10908 printVectorListThree(MI, OpNum: 4, STI, O);
10909 O << ", ";
10910 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10911 O << ", ";
10912 printOperand(MI, OpNo: 3, STI, O);
10913 return;
10914 break;
10915 case 52:
10916 // VST1d16wb_fixed, VST1d32wb_fixed, VST1d64wb_fixed, VST1d8wb_fixed
10917 printVectorListOne(MI, OpNum: 3, STI, O);
10918 O << ", ";
10919 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10920 O << '!';
10921 return;
10922 break;
10923 case 53:
10924 // VST1d16wb_register, VST1d32wb_register, VST1d64wb_register, VST1d8wb_r...
10925 printVectorListOne(MI, OpNum: 4, STI, O);
10926 O << ", ";
10927 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10928 O << ", ";
10929 printOperand(MI, OpNo: 3, STI, O);
10930 return;
10931 break;
10932 case 54:
10933 // VST1q16, VST1q32, VST1q64, VST1q8, VST2d16, VST2d32, VST2d8
10934 printVectorListTwo(MI, OpNum: 2, STI, O);
10935 O << ", ";
10936 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10937 return;
10938 break;
10939 case 55:
10940 // VST1q16wb_fixed, VST1q32wb_fixed, VST1q64wb_fixed, VST1q8wb_fixed, VST...
10941 printVectorListTwo(MI, OpNum: 3, STI, O);
10942 O << ", ";
10943 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10944 O << '!';
10945 return;
10946 break;
10947 case 56:
10948 // VST1q16wb_register, VST1q32wb_register, VST1q64wb_register, VST1q8wb_r...
10949 printVectorListTwo(MI, OpNum: 4, STI, O);
10950 O << ", ";
10951 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10952 O << ", ";
10953 printOperand(MI, OpNo: 3, STI, O);
10954 return;
10955 break;
10956 case 57:
10957 // VST2b16, VST2b32, VST2b8
10958 printVectorListTwoSpaced(MI, OpNum: 2, STI, O);
10959 O << ", ";
10960 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10961 return;
10962 break;
10963 case 58:
10964 // VST2b16wb_fixed, VST2b32wb_fixed, VST2b8wb_fixed
10965 printVectorListTwoSpaced(MI, OpNum: 3, STI, O);
10966 O << ", ";
10967 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10968 O << '!';
10969 return;
10970 break;
10971 case 59:
10972 // VST2b16wb_register, VST2b32wb_register, VST2b8wb_register
10973 printVectorListTwoSpaced(MI, OpNum: 4, STI, O);
10974 O << ", ";
10975 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10976 O << ", ";
10977 printOperand(MI, OpNo: 3, STI, O);
10978 return;
10979 break;
10980 case 60:
10981 // t2BFic, tCBNZ, tCBZ
10982 printOperand(MI, Address, OpNum: 1, STI, O);
10983 break;
10984 case 61:
10985 // t2DMB, t2DSB
10986 printMemBOption(MI, OpNum: 0, STI, O);
10987 return;
10988 break;
10989 case 62:
10990 // t2ISB
10991 printInstSyncBOption(MI, OpNum: 0, STI, O);
10992 return;
10993 break;
10994 case 63:
10995 // t2PLDWi12, t2PLDi12, t2PLIi12
10996 printAddrModeImm12Operand<false>(MI, OpNum: 0, STI, O);
10997 return;
10998 break;
10999 case 64:
11000 // t2PLDWi8, t2PLDi8, t2PLIi8
11001 printT2AddrModeImm8Operand<false>(MI, OpNum: 0, STI, O);
11002 return;
11003 break;
11004 case 65:
11005 // t2PLDWs, t2PLDs, t2PLIs
11006 printT2AddrModeSoRegOperand(MI, OpNum: 0, STI, O);
11007 return;
11008 break;
11009 case 66:
11010 // t2PLDpci, t2PLIpci
11011 printThumbLdrLabelOperand(MI, OpNum: 0, STI, O);
11012 return;
11013 break;
11014 case 67:
11015 // t2TBB
11016 printAddrModeTBB(MI, OpNum: 0, STI, O);
11017 return;
11018 break;
11019 case 68:
11020 // t2TBH
11021 printAddrModeTBH(MI, OpNum: 0, STI, O);
11022 return;
11023 break;
11024 case 69:
11025 // t2TSB
11026 printTraceSyncBOption(MI, OpNum: 0, STI, O);
11027 return;
11028 break;
11029 case 70:
11030 // tBL, tBLXi
11031 printOperand(MI, Address, OpNum: 2, STI, O);
11032 return;
11033 break;
11034 }
11035
11036
11037 // Fragment 3 encoded into 6 bits for 38 unique commands.
11038 switch ((Bits >> 33) & 63) {
11039 default: llvm_unreachable("Invalid command number.");
11040 case 0:
11041 // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
11042 O << ", ";
11043 break;
11044 case 1:
11045 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPqAsm_16, VLD3DUP...
11046 return;
11047 break;
11048 case 2:
11049 // VLD3DUPdWB_fixed_Asm_16, VLD3DUPdWB_fixed_Asm_32, VLD3DUPdWB_fixed_Asm...
11050 O << '!';
11051 return;
11052 break;
11053 case 3:
11054 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
11055 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11056 break;
11057 case 4:
11058 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, MVE_VMOV_q_rr, VBF16MALBQI, VBF16MAL...
11059 printVectorIndex(MI, OpNum: 4, STI, O);
11060 break;
11061 case 5:
11062 // CDE_CX1A, CDE_CX2A, CDE_CX3A, CDE_VCX1A_vec, CDE_VCX1_vec, CDE_VCX2A_v...
11063 printOperand(MI, OpNo: 0, STI, O);
11064 O << ", ";
11065 break;
11066 case 6:
11067 // CDE_CX1DA, CDE_CX2DA, CDE_CX3DA
11068 printGPRPairOperand(MI, OpNum: 0, STI, O);
11069 O << ", ";
11070 printOperand(MI, OpNo: 3, STI, O);
11071 break;
11072 case 7:
11073 // CDE_CX2D, CDE_CX3D
11074 printOperand(MI, OpNo: 3, STI, O);
11075 break;
11076 case 8:
11077 // CDP, MCR, MCRR, MSR, VABSD, VADDD, VCMPD, VCMPED, VDIVD, VMOVD, VMULD,...
11078 printOperand(MI, OpNo: 1, STI, O);
11079 break;
11080 case 9:
11081 // FCONSTD
11082 printFPImmOperand(MI, OpNum: 1, STI, O);
11083 return;
11084 break;
11085 case 10:
11086 // FLDMXDB_UPD, FLDMXIA_UPD, FSTMXDB_UPD, FSTMXIA_UPD, LDMDA_UPD, LDMDB_U...
11087 O << "!, ";
11088 printRegisterList(MI, OpNum: 4, STI, O);
11089 break;
11090 case 11:
11091 // LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OPTION,...
11092 printCImmediate(MI, OpNum: 1, STI, O);
11093 O << ", ";
11094 break;
11095 case 12:
11096 // MRC, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, MVE_VCVTf32s32_fix, MVE_V...
11097 printOperand(MI, OpNo: 2, STI, O);
11098 break;
11099 case 13:
11100 // MRS, t2MRS_AR
11101 O << ", apsr";
11102 return;
11103 break;
11104 case 14:
11105 // MRSsys, t2MRSsys_AR
11106 O << ", spsr";
11107 return;
11108 break;
11109 case 15:
11110 // MSRi
11111 printModImmOperand(MI, OpNum: 1, STI, O);
11112 return;
11113 break;
11114 case 16:
11115 // MVE_VMOV_to_lane_16, MVE_VMOV_to_lane_32, MVE_VMOV_to_lane_8, VSETLNi1...
11116 printVectorIndex(MI, OpNum: 3, STI, O);
11117 O << ", ";
11118 printOperand(MI, OpNo: 2, STI, O);
11119 return;
11120 break;
11121 case 17:
11122 // VCMPEZH, VCMPEZS, VCMPZH, VCMPZS
11123 O << ", #0";
11124 return;
11125 break;
11126 case 18:
11127 // VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32wb_fixed, VLD1DUP...
11128 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11129 break;
11130 case 19:
11131 // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
11132 O << '[';
11133 break;
11134 case 20:
11135 // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
11136 O << "[], ";
11137 printOperand(MI, OpNo: 1, STI, O);
11138 O << "[], ";
11139 printOperand(MI, OpNo: 2, STI, O);
11140 break;
11141 case 21:
11142 // VLDR_FPCXTNS_post, VLDR_FPCXTS_post, VLDR_FPSCR_post, VLDR_VPR_post, V...
11143 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 2, STI, O);
11144 return;
11145 break;
11146 case 22:
11147 // VLDR_FPSCR_NZCVQC_post, VLDR_P0_post, VSTR_FPSCR_NZCVQC_post, VSTR_P0_...
11148 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 3, STI, O);
11149 return;
11150 break;
11151 case 23:
11152 // VMRS
11153 O << ", fpscr";
11154 return;
11155 break;
11156 case 24:
11157 // VMRS_FPCXTNS
11158 O << ", fpcxtns";
11159 return;
11160 break;
11161 case 25:
11162 // VMRS_FPCXTS
11163 O << ", fpcxts";
11164 return;
11165 break;
11166 case 26:
11167 // VMRS_FPEXC
11168 O << ", fpexc";
11169 return;
11170 break;
11171 case 27:
11172 // VMRS_FPINST
11173 O << ", fpinst";
11174 return;
11175 break;
11176 case 28:
11177 // VMRS_FPINST2
11178 O << ", fpinst2";
11179 return;
11180 break;
11181 case 29:
11182 // VMRS_FPSCR_NZCVQC
11183 O << ", fpscr_nzcvqc";
11184 return;
11185 break;
11186 case 30:
11187 // VMRS_FPSID
11188 O << ", fpsid";
11189 return;
11190 break;
11191 case 31:
11192 // VMRS_MVFR0
11193 O << ", mvfr0";
11194 return;
11195 break;
11196 case 32:
11197 // VMRS_MVFR1
11198 O << ", mvfr1";
11199 return;
11200 break;
11201 case 33:
11202 // VMRS_MVFR2
11203 O << ", mvfr2";
11204 return;
11205 break;
11206 case 34:
11207 // VMRS_P0
11208 O << ", p0";
11209 return;
11210 break;
11211 case 35:
11212 // VMRS_VPR
11213 O << ", vpr";
11214 return;
11215 break;
11216 case 36:
11217 // VSHTOH, VTOSHH, VTOUHH, VUHTOH
11218 printFBits16(MI, OpNum: 2, STI, O);
11219 return;
11220 break;
11221 case 37:
11222 // VSLTOD, VSLTOH, VSLTOS, VTOSLD, VTOSLH, VTOSLS, VTOULD, VTOULH, VTOULS...
11223 printFBits32(MI, OpNum: 2, STI, O);
11224 return;
11225 break;
11226 }
11227
11228
11229 // Fragment 4 encoded into 7 bits for 78 unique commands.
11230 switch ((Bits >> 39) & 127) {
11231 default: llvm_unreachable("Invalid command number.");
11232 case 0:
11233 // ASRi, ASRr, LDRConstPool, LSLi, LSLr, LSRi, LSRr, RORi, RORr, RRXi, t2...
11234 printOperand(MI, OpNo: 1, STI, O);
11235 break;
11236 case 1:
11237 // LDRBT_POST, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRBT_POST, STRT_P...
11238 printAddrMode7Operand(MI, OpNum: 1, STI, O);
11239 return;
11240 break;
11241 case 2:
11242 // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
11243 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11244 break;
11245 case 3:
11246 // VLD3DUPdWB_register_Asm_16, VLD3DUPdWB_register_Asm_32, VLD3DUPdWB_reg...
11247 printOperand(MI, OpNo: 3, STI, O);
11248 break;
11249 case 4:
11250 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD4dAsm_16, VLD4dAsm_32, VLD4dA...
11251 return;
11252 break;
11253 case 5:
11254 // VLD3dWB_fixed_Asm_16, VLD3dWB_fixed_Asm_32, VLD3dWB_fixed_Asm_8, VLD4d...
11255 O << '!';
11256 return;
11257 break;
11258 case 6:
11259 // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
11260 O << ", ";
11261 break;
11262 case 7:
11263 // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
11264 printT2AddrModeImm8OffsetOperand(MI, OpNum: 2, STI, O);
11265 return;
11266 break;
11267 case 8:
11268 // t2MOVSsi, t2MOVsi, t2CMNrs, t2CMPrs, t2MVNs, t2TEQrs, t2TSTrs
11269 printT2SOOperand(MI, OpNum: 1, STI, O);
11270 return;
11271 break;
11272 case 9:
11273 // t2MOVSsr, t2MOVsr, CMNrsr, CMPrsr, MOVsr, MVNsr, TEQrsr, TSTrsr
11274 printSORegRegOperand(MI, OpNum: 1, STI, O);
11275 return;
11276 break;
11277 case 10:
11278 // ADR, t2ADR
11279 printAdrLabelOperand<0>(MI, OpNum: 1, STI, O);
11280 return;
11281 break;
11282 case 11:
11283 // BFC, t2BFC
11284 printBitfieldInvMaskImmOperand(MI, OpNum: 2, STI, O);
11285 return;
11286 break;
11287 case 12:
11288 // BFI, CDE_VCX1_vec, CDE_VCX2_vec, CDE_VCX3_vec, CPS3p, CRC32B, CRC32CB,...
11289 printOperand(MI, OpNo: 2, STI, O);
11290 break;
11291 case 13:
11292 // CDE_VCX2A_fpdp, CDE_VCX2A_fpsp, CDE_VCX3A_fpdp, CDE_VCX3A_fpsp
11293 printOperand(MI, OpNo: 4, STI, O);
11294 break;
11295 case 14:
11296 // CMNri, CMPri, MOVi, MVNi, TEQri, TSTri
11297 printModImmOperand(MI, OpNum: 1, STI, O);
11298 return;
11299 break;
11300 case 15:
11301 // CMNrsi, CMPrsi, MOVsi, MVNsi, TEQrsi, TSTrsi
11302 printSORegImmOperand(MI, OpNum: 1, STI, O);
11303 return;
11304 break;
11305 case 16:
11306 // FCONSTH, FCONSTS, MVE_VMOVimmf32, VMOVv2f32, VMOVv4f32
11307 printFPImmOperand(MI, OpNum: 1, STI, O);
11308 return;
11309 break;
11310 case 17:
11311 // FLDMXIA, FSTMXIA, LDMDA, LDMDB, LDMIA, LDMIB, STMDA, STMDB, STMIA, STM...
11312 printRegisterList(MI, OpNum: 3, STI, O);
11313 break;
11314 case 18:
11315 // LDC2L_OPTION, LDC2_OPTION, STC2L_OPTION, STC2_OPTION
11316 printCoprocOptionImm(MI, OpNum: 3, STI, O);
11317 return;
11318 break;
11319 case 19:
11320 // LDC2L_POST, LDC2_POST, STC2L_POST, STC2_POST
11321 printPostIdxImm8s4Operand(MI, OpNum: 3, STI, O);
11322 return;
11323 break;
11324 case 20:
11325 // LDCL_OFFSET, LDC_OFFSET, STCL_OFFSET, STC_OFFSET, t2LDC2L_OFFSET, t2LD...
11326 printAddrMode5Operand<false>(MI, OpNum: 2, STI, O);
11327 return;
11328 break;
11329 case 21:
11330 // LDCL_OPTION, LDCL_POST, LDC_OPTION, LDC_POST, LDRBT_POST_IMM, LDRBT_PO...
11331 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11332 break;
11333 case 22:
11334 // LDCL_PRE, LDC_PRE, STCL_PRE, STC_PRE, t2LDC2L_PRE, t2LDC2_PRE, t2LDCL_...
11335 printAddrMode5Operand<true>(MI, OpNum: 2, STI, O);
11336 O << '!';
11337 return;
11338 break;
11339 case 23:
11340 // LDRB_PRE_IMM, LDR_PRE_IMM, STRB_PRE_IMM, STR_PRE_IMM
11341 printAddrModeImm12Operand<true>(MI, OpNum: 2, STI, O);
11342 O << '!';
11343 return;
11344 break;
11345 case 24:
11346 // LDRB_PRE_REG, LDR_PRE_REG, STRB_PRE_REG, STR_PRE_REG
11347 printAddrMode2Operand(MI, OpNum: 2, STI, O);
11348 O << '!';
11349 return;
11350 break;
11351 case 25:
11352 // LDRBi12, LDRcp, LDRi12, STRBi12, STRi12, t2LDRBi12, t2LDRHi12, t2LDRSB...
11353 printAddrModeImm12Operand<false>(MI, OpNum: 1, STI, O);
11354 return;
11355 break;
11356 case 26:
11357 // LDRBrs, LDRrs, STRBrs, STRrs
11358 printAddrMode2Operand(MI, OpNum: 1, STI, O);
11359 return;
11360 break;
11361 case 27:
11362 // LDRH, LDRSB, LDRSH, STRH
11363 printAddrMode3Operand<false>(MI, Op: 1, STI, O);
11364 return;
11365 break;
11366 case 28:
11367 // LDRH_PRE, LDRSB_PRE, LDRSH_PRE, STRH_PRE
11368 printAddrMode3Operand<true>(MI, Op: 2, STI, O);
11369 O << '!';
11370 return;
11371 break;
11372 case 29:
11373 // MCR2, MRC2
11374 printCImmediate(MI, OpNum: 3, STI, O);
11375 O << ", ";
11376 printCImmediate(MI, OpNum: 4, STI, O);
11377 O << ", ";
11378 printOperand(MI, OpNo: 5, STI, O);
11379 return;
11380 break;
11381 case 30:
11382 // MRSbanked, t2MRSbanked
11383 printBankedRegOperand(MI, OpNum: 1, STI, O);
11384 return;
11385 break;
11386 case 31:
11387 // MVE_VBICimmi16, MVE_VBICimmi32, MVE_VORRimmi16, MVE_VORRimmi32
11388 printVMOVModImmOperand(MI, OpNum: 2, STI, O);
11389 return;
11390 break;
11391 case 32:
11392 // MVE_VLDRBS16, MVE_VLDRBS32, MVE_VLDRBU16, MVE_VLDRBU32, MVE_VLDRBU8, M...
11393 printT2AddrModeImm8Operand<false>(MI, OpNum: 1, STI, O);
11394 return;
11395 break;
11396 case 33:
11397 // MVE_VLDRBS16_pre, MVE_VLDRBS32_pre, MVE_VLDRBU16_pre, MVE_VLDRBU32_pre...
11398 printT2AddrModeImm8Operand<false>(MI, OpNum: 2, STI, O);
11399 O << '!';
11400 return;
11401 break;
11402 case 34:
11403 // MVE_VLDRBS16_rq, MVE_VLDRBS32_rq, MVE_VLDRBU16_rq, MVE_VLDRBU32_rq, MV...
11404 printMveAddrModeRQOperand<0>(MI, OpNum: 1, STI, O);
11405 return;
11406 break;
11407 case 35:
11408 // MVE_VLDRBU8_pre, MVE_VLDRHU16_pre, MVE_VLDRWU32_pre, MVE_VSTRBU8_pre, ...
11409 printT2AddrModeImm8Operand<true>(MI, OpNum: 2, STI, O);
11410 O << '!';
11411 return;
11412 break;
11413 case 36:
11414 // MVE_VLDRDU64_rq, MVE_VSTRD64_rq
11415 printMveAddrModeRQOperand<3>(MI, OpNum: 1, STI, O);
11416 return;
11417 break;
11418 case 37:
11419 // MVE_VLDRHS32_rq, MVE_VLDRHU16_rq, MVE_VLDRHU32_rq, MVE_VSTRH16_rq, MVE...
11420 printMveAddrModeRQOperand<1>(MI, OpNum: 1, STI, O);
11421 return;
11422 break;
11423 case 38:
11424 // MVE_VLDRWU32_rq, MVE_VSTRW32_rq
11425 printMveAddrModeRQOperand<2>(MI, OpNum: 1, STI, O);
11426 return;
11427 break;
11428 case 39:
11429 // MVE_VMOVimmi16, MVE_VMOVimmi32, MVE_VMOVimmi8, MVE_VMVNimmi16, MVE_VMV...
11430 printVMOVModImmOperand(MI, OpNum: 1, STI, O);
11431 return;
11432 break;
11433 case 40:
11434 // MVE_WLSTP_16, MVE_WLSTP_32, MVE_WLSTP_64, MVE_WLSTP_8, t2BFic, t2WLS
11435 printOperand(MI, Address, OpNum: 2, STI, O);
11436 break;
11437 case 41:
11438 // SSAT, SSAT16, t2SSAT, t2SSAT16
11439 printImmPlusOneOperand(MI, OpNum: 1, STI, O);
11440 O << ", ";
11441 printOperand(MI, OpNo: 2, STI, O);
11442 break;
11443 case 42:
11444 // STLEXD, STREXD
11445 printGPRPairOperand(MI, OpNum: 1, STI, O);
11446 O << ", ";
11447 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11448 return;
11449 break;
11450 case 43:
11451 // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST2LNd16, VST2LNd32, VST2LNd8, VST2LN...
11452 printNoHashImmediate(MI, OpNum: 4, STI, O);
11453 break;
11454 case 44:
11455 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
11456 printNoHashImmediate(MI, OpNum: 6, STI, O);
11457 break;
11458 case 45:
11459 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
11460 printNoHashImmediate(MI, OpNum: 8, STI, O);
11461 O << "], ";
11462 break;
11463 case 46:
11464 // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
11465 O << "[]}, ";
11466 break;
11467 case 47:
11468 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
11469 printNoHashImmediate(MI, OpNum: 10, STI, O);
11470 O << "], ";
11471 printOperand(MI, OpNo: 1, STI, O);
11472 O << '[';
11473 printNoHashImmediate(MI, OpNum: 10, STI, O);
11474 O << "], ";
11475 printOperand(MI, OpNo: 2, STI, O);
11476 O << '[';
11477 printNoHashImmediate(MI, OpNum: 10, STI, O);
11478 break;
11479 case 48:
11480 // VLD4DUPd16, VLD4DUPd16_UPD, VLD4DUPd32, VLD4DUPd32_UPD, VLD4DUPd8, VLD...
11481 O << "[], ";
11482 printOperand(MI, OpNo: 3, STI, O);
11483 O << "[]}, ";
11484 break;
11485 case 49:
11486 // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
11487 printNoHashImmediate(MI, OpNum: 12, STI, O);
11488 O << "], ";
11489 printOperand(MI, OpNo: 1, STI, O);
11490 O << '[';
11491 printNoHashImmediate(MI, OpNum: 12, STI, O);
11492 O << "], ";
11493 printOperand(MI, OpNo: 2, STI, O);
11494 O << '[';
11495 printNoHashImmediate(MI, OpNum: 12, STI, O);
11496 O << "], ";
11497 printOperand(MI, OpNo: 3, STI, O);
11498 O << '[';
11499 printNoHashImmediate(MI, OpNum: 12, STI, O);
11500 O << "]}, ";
11501 printAddrMode6Operand(MI, OpNum: 5, STI, O);
11502 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
11503 return;
11504 break;
11505 case 50:
11506 // VLDRD, VLDRS, VSTRD, VSTRS
11507 printAddrMode5Operand<false>(MI, OpNum: 1, STI, O);
11508 return;
11509 break;
11510 case 51:
11511 // VLDRH, VSTRH
11512 printAddrMode5FP16Operand<false>(MI, OpNum: 1, STI, O);
11513 return;
11514 break;
11515 case 52:
11516 // VST1LNd16, VST1LNd32, VST1LNd8
11517 printNoHashImmediate(MI, OpNum: 3, STI, O);
11518 O << "]}, ";
11519 printAddrMode6Operand(MI, OpNum: 0, STI, O);
11520 return;
11521 break;
11522 case 53:
11523 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST3LNd16, VST3LNd32, VST3...
11524 printNoHashImmediate(MI, OpNum: 5, STI, O);
11525 break;
11526 case 54:
11527 // VST3LNd16_UPD, VST3LNd32_UPD, VST3LNd8_UPD, VST3LNq16_UPD, VST3LNq32_U...
11528 printNoHashImmediate(MI, OpNum: 7, STI, O);
11529 O << "], ";
11530 printOperand(MI, OpNo: 5, STI, O);
11531 O << '[';
11532 printNoHashImmediate(MI, OpNum: 7, STI, O);
11533 O << "], ";
11534 printOperand(MI, OpNo: 6, STI, O);
11535 O << '[';
11536 printNoHashImmediate(MI, OpNum: 7, STI, O);
11537 O << "]}, ";
11538 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11539 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11540 return;
11541 break;
11542 case 55:
11543 // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
11544 printOperand(MI, OpNo: 5, STI, O);
11545 O << ", ";
11546 printOperand(MI, OpNo: 6, STI, O);
11547 break;
11548 case 56:
11549 // VTBL1
11550 printVectorListOne(MI, OpNum: 1, STI, O);
11551 O << ", ";
11552 printOperand(MI, OpNo: 2, STI, O);
11553 return;
11554 break;
11555 case 57:
11556 // VTBL2
11557 printVectorListTwo(MI, OpNum: 1, STI, O);
11558 O << ", ";
11559 printOperand(MI, OpNo: 2, STI, O);
11560 return;
11561 break;
11562 case 58:
11563 // VTBL3
11564 printVectorListThree(MI, OpNum: 1, STI, O);
11565 O << ", ";
11566 printOperand(MI, OpNo: 2, STI, O);
11567 return;
11568 break;
11569 case 59:
11570 // VTBL4
11571 printVectorListFour(MI, OpNum: 1, STI, O);
11572 O << ", ";
11573 printOperand(MI, OpNo: 2, STI, O);
11574 return;
11575 break;
11576 case 60:
11577 // VTBX1
11578 printVectorListOne(MI, OpNum: 2, STI, O);
11579 O << ", ";
11580 printOperand(MI, OpNo: 3, STI, O);
11581 return;
11582 break;
11583 case 61:
11584 // VTBX2
11585 printVectorListTwo(MI, OpNum: 2, STI, O);
11586 O << ", ";
11587 printOperand(MI, OpNo: 3, STI, O);
11588 return;
11589 break;
11590 case 62:
11591 // VTBX3
11592 printVectorListThree(MI, OpNum: 2, STI, O);
11593 O << ", ";
11594 printOperand(MI, OpNo: 3, STI, O);
11595 return;
11596 break;
11597 case 63:
11598 // VTBX4
11599 printVectorListFour(MI, OpNum: 2, STI, O);
11600 O << ", ";
11601 printOperand(MI, OpNo: 3, STI, O);
11602 return;
11603 break;
11604 case 64:
11605 // sysLDMDA_UPD, sysLDMDB_UPD, sysLDMIA_UPD, sysLDMIB_UPD, sysSTMDA_UPD, ...
11606 O << " ^";
11607 return;
11608 break;
11609 case 65:
11610 // t2BFLi, t2BFi
11611 printOperand(MI, Address, OpNum: 1, STI, O);
11612 return;
11613 break;
11614 case 66:
11615 // t2LDRBpci, t2LDRHpci, t2LDRSBpci, t2LDRSHpci, t2LDRpci, tLDRpci
11616 printThumbLdrLabelOperand(MI, OpNum: 1, STI, O);
11617 return;
11618 break;
11619 case 67:
11620 // t2LDRBs, t2LDRHs, t2LDRSBs, t2LDRSHs, t2LDRs, t2STRBs, t2STRHs, t2STRs
11621 printT2AddrModeSoRegOperand(MI, OpNum: 1, STI, O);
11622 return;
11623 break;
11624 case 68:
11625 // t2LDREX
11626 printT2AddrModeImm0_1020s4Operand(MI, OpNum: 1, STI, O);
11627 return;
11628 break;
11629 case 69:
11630 // t2MRS_M
11631 printMSRMaskOperand(MI, OpNum: 1, STI, O);
11632 return;
11633 break;
11634 case 70:
11635 // tADDspi, tSUBspi
11636 printThumbS4ImmOperand(MI, OpNum: 2, STI, O);
11637 return;
11638 break;
11639 case 71:
11640 // tADR
11641 printAdrLabelOperand<2>(MI, Address, OpNum: 1, STI, O);
11642 return;
11643 break;
11644 case 72:
11645 // tASRri, tLSRri
11646 printThumbSRImm(MI, OpNum: 3, STI, O);
11647 return;
11648 break;
11649 case 73:
11650 // tLDRBi, tSTRBi
11651 printThumbAddrModeImm5S1Operand(MI, OpNum: 1, STI, O);
11652 return;
11653 break;
11654 case 74:
11655 // tLDRBr, tLDRHr, tLDRSB, tLDRSH, tLDRr, tSTRBr, tSTRHr, tSTRr
11656 printThumbAddrModeRROperand(MI, OpNum: 1, STI, O);
11657 return;
11658 break;
11659 case 75:
11660 // tLDRHi, tSTRHi
11661 printThumbAddrModeImm5S2Operand(MI, OpNum: 1, STI, O);
11662 return;
11663 break;
11664 case 76:
11665 // tLDRi, tSTRi
11666 printThumbAddrModeImm5S4Operand(MI, OpNum: 1, STI, O);
11667 return;
11668 break;
11669 case 77:
11670 // tLDRspi, tSTRspi
11671 printThumbAddrModeSPOperand(MI, OpNum: 1, STI, O);
11672 return;
11673 break;
11674 }
11675
11676
11677 // Fragment 5 encoded into 5 bits for 27 unique commands.
11678 switch ((Bits >> 46) & 31) {
11679 default: llvm_unreachable("Invalid command number.");
11680 case 0:
11681 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
11682 O << ", ";
11683 break;
11684 case 1:
11685 // LDRConstPool, RRXi, VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD2LN...
11686 return;
11687 break;
11688 case 2:
11689 // VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_fixed_Asm_8,...
11690 O << '!';
11691 return;
11692 break;
11693 case 3:
11694 // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
11695 printOperand(MI, OpNo: 3, STI, O);
11696 return;
11697 break;
11698 case 4:
11699 // CDE_CX2DA, CDE_CX3D, CDE_CX3DA, VLD1DUPd16wb_register, VLD1DUPd32wb_re...
11700 printOperand(MI, OpNo: 4, STI, O);
11701 break;
11702 case 5:
11703 // CDP, t2CDP, t2CDP2
11704 printCImmediate(MI, OpNum: 2, STI, O);
11705 O << ", ";
11706 printCImmediate(MI, OpNum: 3, STI, O);
11707 O << ", ";
11708 printCImmediate(MI, OpNum: 4, STI, O);
11709 O << ", ";
11710 printOperand(MI, OpNo: 5, STI, O);
11711 return;
11712 break;
11713 case 6:
11714 // MCR, MCRR, VADDD, VDIVD, VMULD, VNMULD, VSUBD, t2MCR, t2MCR2, t2MCRR, ...
11715 printOperand(MI, OpNo: 2, STI, O);
11716 break;
11717 case 7:
11718 // MRC, t2MRC, t2MRC2
11719 printOperand(MI, OpNo: 0, STI, O);
11720 O << ", ";
11721 printCImmediate(MI, OpNum: 3, STI, O);
11722 O << ", ";
11723 printCImmediate(MI, OpNum: 4, STI, O);
11724 O << ", ";
11725 printOperand(MI, OpNo: 5, STI, O);
11726 return;
11727 break;
11728 case 8:
11729 // MVE_VLDRBS16_post, MVE_VLDRBS32_post, MVE_VLDRBU16_post, MVE_VLDRBU32_...
11730 printT2AddrModeImm8OffsetOperand(MI, OpNum: 3, STI, O);
11731 return;
11732 break;
11733 case 9:
11734 // MVE_VMOV_from_lane_32, MVE_VMOV_from_lane_s16, MVE_VMOV_from_lane_s8, ...
11735 printVectorIndex(MI, OpNum: 2, STI, O);
11736 return;
11737 break;
11738 case 10:
11739 // MVE_VMOV_q_rr, VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_U...
11740 printOperand(MI, OpNo: 1, STI, O);
11741 break;
11742 case 11:
11743 // MVE_VSHLL_lws16bh, MVE_VSHLL_lws16th, MVE_VSHLL_lwu16bh, MVE_VSHLL_lwu...
11744 O << ", #16";
11745 return;
11746 break;
11747 case 12:
11748 // MVE_VSHLL_lws8bh, MVE_VSHLL_lws8th, MVE_VSHLL_lwu8bh, MVE_VSHLL_lwu8th
11749 O << ", #8";
11750 return;
11751 break;
11752 case 13:
11753 // SSAT, t2SSAT
11754 printShiftImmOperand(MI, OpNum: 3, STI, O);
11755 return;
11756 break;
11757 case 14:
11758 // SXTB, SXTB16, SXTH, UXTB, UXTB16, UXTH, t2SXTB, t2SXTB16, t2SXTH, t2UX...
11759 printRotImmOperand(MI, OpNum: 2, STI, O);
11760 return;
11761 break;
11762 case 15:
11763 // VCEQzv16i8, VCEQzv2f32, VCEQzv2i32, VCEQzv4f16, VCEQzv4f32, VCEQzv4i16...
11764 O << ", #0";
11765 return;
11766 break;
11767 case 16:
11768 // VCMLAv2f32_indexed, VCMLAv4f16_indexed, VCMLAv4f32_indexed, VCMLAv8f16...
11769 printVectorIndex(MI, OpNum: 4, STI, O);
11770 O << ", ";
11771 printComplexRotationOp<90, 0>(MI, OpNo: 5, STI, O);
11772 return;
11773 break;
11774 case 17:
11775 // VFMALDI, VFMALQI, VFMSLDI, VFMSLQI
11776 printVectorIndex(MI, OpNum: 3, STI, O);
11777 return;
11778 break;
11779 case 18:
11780 // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
11781 O << "]}, ";
11782 break;
11783 case 19:
11784 // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32, VLD4LNd16, VLD4L...
11785 O << "], ";
11786 break;
11787 case 20:
11788 // VLD3DUPd16, VLD3DUPd32, VLD3DUPd8, VLD3DUPq16, VLD3DUPq32, VLD3DUPq8
11789 printAddrMode6Operand(MI, OpNum: 3, STI, O);
11790 return;
11791 break;
11792 case 21:
11793 // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
11794 printAddrMode6Operand(MI, OpNum: 4, STI, O);
11795 break;
11796 case 22:
11797 // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
11798 printAddrMode6Operand(MI, OpNum: 5, STI, O);
11799 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
11800 return;
11801 break;
11802 case 23:
11803 // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
11804 O << "}, ";
11805 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11806 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11807 return;
11808 break;
11809 case 24:
11810 // VST4LNd16_UPD, VST4LNd32_UPD, VST4LNd8_UPD, VST4LNq16_UPD, VST4LNq32_U...
11811 printOperand(MI, OpNo: 5, STI, O);
11812 O << '[';
11813 printNoHashImmediate(MI, OpNum: 8, STI, O);
11814 O << "], ";
11815 printOperand(MI, OpNo: 6, STI, O);
11816 O << '[';
11817 printNoHashImmediate(MI, OpNum: 8, STI, O);
11818 O << "], ";
11819 printOperand(MI, OpNo: 7, STI, O);
11820 O << '[';
11821 printNoHashImmediate(MI, OpNum: 8, STI, O);
11822 O << "]}, ";
11823 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11824 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11825 return;
11826 break;
11827 case 25:
11828 // sysLDMDA, sysLDMDB, sysLDMIA, sysLDMIB, sysSTMDA, sysSTMDB, sysSTMIA, ...
11829 O << " ^";
11830 return;
11831 break;
11832 case 26:
11833 // t2ASRs1, t2LSRs1
11834 O << ", #1";
11835 return;
11836 break;
11837 }
11838
11839
11840 // Fragment 6 encoded into 6 bits for 38 unique commands.
11841 switch ((Bits >> 51) & 63) {
11842 default: llvm_unreachable("Invalid command number.");
11843 case 0:
11844 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCrr, ADDrr, ANDrr, B...
11845 printOperand(MI, OpNo: 2, STI, O);
11846 break;
11847 case 1:
11848 // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
11849 printOperand(MI, OpNo: 4, STI, O);
11850 break;
11851 case 2:
11852 // ADCri, ADDri, ANDri, BICri, EORri, ORRri, RSBri, RSCri, SBCri, SUBri
11853 printModImmOperand(MI, OpNum: 2, STI, O);
11854 return;
11855 break;
11856 case 3:
11857 // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, ORRrsi, RSBrsi, RSCrsi, SBCrsi...
11858 printSORegImmOperand(MI, OpNum: 2, STI, O);
11859 return;
11860 break;
11861 case 4:
11862 // BFI, t2BFI
11863 printBitfieldInvMaskImmOperand(MI, OpNum: 3, STI, O);
11864 return;
11865 break;
11866 case 5:
11867 // CDE_CX2DA, CDE_CX3D, VADDD, VDIVD, VLD1DUPd16wb_register, VLD1DUPd32wb...
11868 return;
11869 break;
11870 case 6:
11871 // CDE_CX3DA, MCR, MCRR, t2MCR, t2MCR2, t2MCRR, t2MCRR2
11872 O << ", ";
11873 break;
11874 case 7:
11875 // CDE_VCX2_vec, CDE_VCX3_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, M...
11876 printOperand(MI, OpNo: 3, STI, O);
11877 break;
11878 case 8:
11879 // CDE_VCX3A_fpdp, CDE_VCX3A_fpsp, VST2LNd16_UPD, VST2LNd32_UPD, VST2LNd8...
11880 printOperand(MI, OpNo: 5, STI, O);
11881 break;
11882 case 9:
11883 // LDCL_OPTION, LDC_OPTION, STCL_OPTION, STC_OPTION, t2LDC2L_OPTION, t2LD...
11884 printCoprocOptionImm(MI, OpNum: 3, STI, O);
11885 return;
11886 break;
11887 case 10:
11888 // LDCL_POST, LDC_POST, STCL_POST, STC_POST, t2LDC2L_POST, t2LDC2_POST, t...
11889 printPostIdxImm8s4Operand(MI, OpNum: 3, STI, O);
11890 return;
11891 break;
11892 case 11:
11893 // LDRBT_POST_IMM, LDRBT_POST_REG, LDRB_POST_IMM, LDRB_POST_REG, LDRT_POS...
11894 printAddrMode2OffsetOperand(MI, OpNum: 3, STI, O);
11895 return;
11896 break;
11897 case 12:
11898 // LDRD, STRD
11899 printAddrMode3Operand<false>(MI, Op: 2, STI, O);
11900 return;
11901 break;
11902 case 13:
11903 // LDRD_POST, STRD_POST, t2LDRD_POST, t2STRD_POST
11904 printAddrMode7Operand(MI, OpNum: 3, STI, O);
11905 break;
11906 case 14:
11907 // LDRD_PRE, STRD_PRE
11908 printAddrMode3Operand<true>(MI, Op: 3, STI, O);
11909 O << '!';
11910 return;
11911 break;
11912 case 15:
11913 // LDRHTi, LDRSBTi, LDRSHTi, STRHTi
11914 printPostIdxImm8Operand(MI, OpNum: 3, STI, O);
11915 return;
11916 break;
11917 case 16:
11918 // LDRHTr, LDRSBTr, LDRSHTr, STRHTr
11919 printPostIdxRegOperand(MI, OpNum: 3, STI, O);
11920 return;
11921 break;
11922 case 17:
11923 // LDRH_POST, LDRSB_POST, LDRSH_POST, STRH_POST
11924 printAddrMode3OffsetOperand(MI, OpNum: 3, STI, O);
11925 return;
11926 break;
11927 case 18:
11928 // MCRR2
11929 printCImmediate(MI, OpNum: 4, STI, O);
11930 return;
11931 break;
11932 case 19:
11933 // MVE_SQRSHRL, MVE_UQRSHLL
11934 printMveSaturateOp(MI, OpNum: 5, STI, O);
11935 O << ", ";
11936 printOperand(MI, OpNo: 4, STI, O);
11937 return;
11938 break;
11939 case 20:
11940 // MVE_VMOV_q_rr
11941 printVectorIndex(MI, OpNum: 5, STI, O);
11942 O << ", ";
11943 printOperand(MI, OpNo: 2, STI, O);
11944 O << ", ";
11945 printOperand(MI, OpNo: 3, STI, O);
11946 return;
11947 break;
11948 case 21:
11949 // STLEX, STLEXB, STLEXH, STREX, STREXB, STREXH, SWP, SWPB, t2LDAEXD, t2L...
11950 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11951 return;
11952 break;
11953 case 22:
11954 // VCADDv2f32, VCADDv4f16, VCADDv4f32, VCADDv8f16
11955 printComplexRotationOp<180, 90>(MI, OpNo: 3, STI, O);
11956 return;
11957 break;
11958 case 23:
11959 // VCMLAv2f32, VCMLAv4f16, VCMLAv4f32, VCMLAv8f16
11960 printComplexRotationOp<90, 0>(MI, OpNo: 4, STI, O);
11961 return;
11962 break;
11963 case 24:
11964 // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8...
11965 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11966 break;
11967 case 25:
11968 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD
11969 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11970 printAddrMode6OffsetOperand(MI, OpNum: 4, STI, O);
11971 return;
11972 break;
11973 case 26:
11974 // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32
11975 printOperand(MI, OpNo: 1, STI, O);
11976 O << '[';
11977 printNoHashImmediate(MI, OpNum: 6, STI, O);
11978 O << "]}, ";
11979 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11980 return;
11981 break;
11982 case 27:
11983 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
11984 O << '[';
11985 printNoHashImmediate(MI, OpNum: 8, STI, O);
11986 break;
11987 case 28:
11988 // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
11989 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
11990 return;
11991 break;
11992 case 29:
11993 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
11994 printAddrMode6Operand(MI, OpNum: 4, STI, O);
11995 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
11996 return;
11997 break;
11998 case 30:
11999 // VST4d16_UPD, VST4d32_UPD, VST4d8_UPD, VST4q16_UPD, VST4q32_UPD, VST4q8...
12000 printOperand(MI, OpNo: 7, STI, O);
12001 O << "}, ";
12002 printAddrMode6Operand(MI, OpNum: 1, STI, O);
12003 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
12004 return;
12005 break;
12006 case 31:
12007 // t2ADCrs, t2ADDrs, t2ANDrs, t2BICrs, t2EORrs, t2ORNrs, t2ORRrs, t2RSBrs...
12008 printT2SOOperand(MI, OpNum: 2, STI, O);
12009 return;
12010 break;
12011 case 32:
12012 // t2ASRri, t2LSRri
12013 printThumbSRImm(MI, OpNum: 2, STI, O);
12014 return;
12015 break;
12016 case 33:
12017 // t2BFic, t2CSEL, t2CSINC, t2CSINV, t2CSNEG
12018 printMandatoryPredicateOperand(MI, OpNum: 3, STI, O);
12019 return;
12020 break;
12021 case 34:
12022 // t2LDRD_PRE, t2STRD_PRE
12023 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 3, STI, O);
12024 O << '!';
12025 return;
12026 break;
12027 case 35:
12028 // t2LDRDi8, t2STRDi8
12029 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 2, STI, O);
12030 return;
12031 break;
12032 case 36:
12033 // t2STREX
12034 printT2AddrModeImm0_1020s4Operand(MI, OpNum: 2, STI, O);
12035 return;
12036 break;
12037 case 37:
12038 // tADDrSPi
12039 printThumbS4ImmOperand(MI, OpNum: 2, STI, O);
12040 return;
12041 break;
12042 }
12043
12044
12045 // Fragment 7 encoded into 5 bits for 17 unique commands.
12046 switch ((Bits >> 57) & 31) {
12047 default: llvm_unreachable("Invalid command number.");
12048 case 0:
12049 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
12050 return;
12051 break;
12052 case 1:
12053 // CDE_CX3A, CDE_VCX3A_vec, CDE_VCX3_vec, LDRD_POST, MLA, MLS, MVE_VCADDf...
12054 O << ", ";
12055 break;
12056 case 2:
12057 // CDE_CX3DA
12058 printOperand(MI, OpNo: 5, STI, O);
12059 return;
12060 break;
12061 case 3:
12062 // MCR, t2MCR, t2MCR2
12063 printCImmediate(MI, OpNum: 3, STI, O);
12064 O << ", ";
12065 printCImmediate(MI, OpNum: 4, STI, O);
12066 O << ", ";
12067 printOperand(MI, OpNo: 5, STI, O);
12068 return;
12069 break;
12070 case 4:
12071 // MCRR, t2MCRR, t2MCRR2
12072 printOperand(MI, OpNo: 3, STI, O);
12073 O << ", ";
12074 printCImmediate(MI, OpNum: 4, STI, O);
12075 return;
12076 break;
12077 case 5:
12078 // MVE_VMOV_rr_q, VMULLslsv2i32, VMULLslsv4i16, VMULLsluv2i32, VMULLsluv4...
12079 printVectorIndex(MI, OpNum: 3, STI, O);
12080 break;
12081 case 6:
12082 // PKHBT, t2PKHBT
12083 printPKHLSLShiftImm(MI, OpNum: 3, STI, O);
12084 return;
12085 break;
12086 case 7:
12087 // PKHTB, t2PKHTB
12088 printPKHASRShiftImm(MI, OpNum: 3, STI, O);
12089 return;
12090 break;
12091 case 8:
12092 // SXTAB, SXTAB16, SXTAH, UXTAB, UXTAB16, UXTAH, t2SXTAB, t2SXTAB16, t2SX...
12093 printRotImmOperand(MI, OpNum: 3, STI, O);
12094 return;
12095 break;
12096 case 9:
12097 // USAT, t2USAT
12098 printShiftImmOperand(MI, OpNum: 3, STI, O);
12099 return;
12100 break;
12101 case 10:
12102 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
12103 O << "]}, ";
12104 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12105 printAddrMode6OffsetOperand(MI, OpNum: 5, STI, O);
12106 return;
12107 break;
12108 case 11:
12109 // VLD3LNd16, VLD3LNd32, VLD3LNd8, VLD3LNq16, VLD3LNq32
12110 O << "], ";
12111 printOperand(MI, OpNo: 2, STI, O);
12112 O << '[';
12113 printNoHashImmediate(MI, OpNum: 8, STI, O);
12114 O << "]}, ";
12115 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12116 return;
12117 break;
12118 case 12:
12119 // VLD3d16, VLD3d16_UPD, VLD3d32, VLD3d32_UPD, VLD3d8, VLD3d8_UPD, VLD3q1...
12120 O << "}, ";
12121 break;
12122 case 13:
12123 // VLD4LNd16, VLD4LNd32, VLD4LNd8, VLD4LNq16, VLD4LNq32, VST2LNd16, VST2L...
12124 O << '[';
12125 break;
12126 case 14:
12127 // VMLALslsv2i32, VMLALslsv4i16, VMLALsluv2i32, VMLALsluv4i16, VMLAslfd, ...
12128 printVectorIndex(MI, OpNum: 4, STI, O);
12129 return;
12130 break;
12131 case 15:
12132 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD
12133 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
12134 return;
12135 break;
12136 case 16:
12137 // t2LDRD_POST, t2STRD_POST
12138 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 4, STI, O);
12139 return;
12140 break;
12141 }
12142
12143 switch (MI->getOpcode()) {
12144 default: llvm_unreachable("Unexpected opcode.");
12145 case ARM::CDE_CX3A:
12146 case ARM::CDE_VCX3A_vec:
12147 case ARM::CDE_VCX3_vec:
12148 case ARM::LDRD_POST:
12149 case ARM::MLA:
12150 case ARM::MLS:
12151 case ARM::MVE_VCADDf16:
12152 case ARM::MVE_VCADDf32:
12153 case ARM::MVE_VCADDi16:
12154 case ARM::MVE_VCADDi32:
12155 case ARM::MVE_VCADDi8:
12156 case ARM::MVE_VCMLAf16:
12157 case ARM::MVE_VCMLAf32:
12158 case ARM::MVE_VCMULf16:
12159 case ARM::MVE_VCMULf32:
12160 case ARM::MVE_VDWDUPu16:
12161 case ARM::MVE_VDWDUPu32:
12162 case ARM::MVE_VDWDUPu8:
12163 case ARM::MVE_VHCADDs16:
12164 case ARM::MVE_VHCADDs32:
12165 case ARM::MVE_VHCADDs8:
12166 case ARM::MVE_VIWDUPu16:
12167 case ARM::MVE_VIWDUPu32:
12168 case ARM::MVE_VIWDUPu8:
12169 case ARM::MVE_VMLALDAVas16:
12170 case ARM::MVE_VMLALDAVas32:
12171 case ARM::MVE_VMLALDAVau16:
12172 case ARM::MVE_VMLALDAVau32:
12173 case ARM::MVE_VMLALDAVaxs16:
12174 case ARM::MVE_VMLALDAVaxs32:
12175 case ARM::MVE_VMLALDAVs16:
12176 case ARM::MVE_VMLALDAVs32:
12177 case ARM::MVE_VMLALDAVu16:
12178 case ARM::MVE_VMLALDAVu32:
12179 case ARM::MVE_VMLALDAVxs16:
12180 case ARM::MVE_VMLALDAVxs32:
12181 case ARM::MVE_VMLSLDAVas16:
12182 case ARM::MVE_VMLSLDAVas32:
12183 case ARM::MVE_VMLSLDAVaxs16:
12184 case ARM::MVE_VMLSLDAVaxs32:
12185 case ARM::MVE_VMLSLDAVs16:
12186 case ARM::MVE_VMLSLDAVs32:
12187 case ARM::MVE_VMLSLDAVxs16:
12188 case ARM::MVE_VMLSLDAVxs32:
12189 case ARM::MVE_VRMLALDAVHas32:
12190 case ARM::MVE_VRMLALDAVHau32:
12191 case ARM::MVE_VRMLALDAVHaxs32:
12192 case ARM::MVE_VRMLALDAVHs32:
12193 case ARM::MVE_VRMLALDAVHu32:
12194 case ARM::MVE_VRMLALDAVHxs32:
12195 case ARM::MVE_VRMLSLDAVHas32:
12196 case ARM::MVE_VRMLSLDAVHaxs32:
12197 case ARM::MVE_VRMLSLDAVHs32:
12198 case ARM::MVE_VRMLSLDAVHxs32:
12199 case ARM::SBFX:
12200 case ARM::SMLABB:
12201 case ARM::SMLABT:
12202 case ARM::SMLAD:
12203 case ARM::SMLADX:
12204 case ARM::SMLALBB:
12205 case ARM::SMLALBT:
12206 case ARM::SMLALD:
12207 case ARM::SMLALDX:
12208 case ARM::SMLALTB:
12209 case ARM::SMLALTT:
12210 case ARM::SMLATB:
12211 case ARM::SMLATT:
12212 case ARM::SMLAWB:
12213 case ARM::SMLAWT:
12214 case ARM::SMLSD:
12215 case ARM::SMLSDX:
12216 case ARM::SMLSLD:
12217 case ARM::SMLSLDX:
12218 case ARM::SMMLA:
12219 case ARM::SMMLAR:
12220 case ARM::SMMLS:
12221 case ARM::SMMLSR:
12222 case ARM::SMULL:
12223 case ARM::STRD_POST:
12224 case ARM::UBFX:
12225 case ARM::UMAAL:
12226 case ARM::UMULL:
12227 case ARM::USADA8:
12228 case ARM::VEXTd16:
12229 case ARM::VEXTd32:
12230 case ARM::VEXTd8:
12231 case ARM::VEXTq16:
12232 case ARM::VEXTq32:
12233 case ARM::VEXTq64:
12234 case ARM::VEXTq8:
12235 case ARM::VLD3d16:
12236 case ARM::VLD3d32:
12237 case ARM::VLD3d8:
12238 case ARM::VLD3q16:
12239 case ARM::VLD3q32:
12240 case ARM::VLD3q8:
12241 case ARM::VMOVRRS:
12242 case ARM::VMOVSRR:
12243 case ARM::VST3d16:
12244 case ARM::VST3d32:
12245 case ARM::VST3d8:
12246 case ARM::VST3q16:
12247 case ARM::VST3q32:
12248 case ARM::VST3q8:
12249 case ARM::t2MLA:
12250 case ARM::t2MLS:
12251 case ARM::t2SBFX:
12252 case ARM::t2SMLABB:
12253 case ARM::t2SMLABT:
12254 case ARM::t2SMLAD:
12255 case ARM::t2SMLADX:
12256 case ARM::t2SMLAL:
12257 case ARM::t2SMLALBB:
12258 case ARM::t2SMLALBT:
12259 case ARM::t2SMLALD:
12260 case ARM::t2SMLALDX:
12261 case ARM::t2SMLALTB:
12262 case ARM::t2SMLALTT:
12263 case ARM::t2SMLATB:
12264 case ARM::t2SMLATT:
12265 case ARM::t2SMLAWB:
12266 case ARM::t2SMLAWT:
12267 case ARM::t2SMLSD:
12268 case ARM::t2SMLSDX:
12269 case ARM::t2SMLSLD:
12270 case ARM::t2SMLSLDX:
12271 case ARM::t2SMMLA:
12272 case ARM::t2SMMLAR:
12273 case ARM::t2SMMLS:
12274 case ARM::t2SMMLSR:
12275 case ARM::t2SMULL:
12276 case ARM::t2STLEXD:
12277 case ARM::t2STREXD:
12278 case ARM::t2UBFX:
12279 case ARM::t2UMAAL:
12280 case ARM::t2UMLAL:
12281 case ARM::t2UMULL:
12282 case ARM::t2USADA8:
12283 switch (MI->getOpcode()) {
12284 default: llvm_unreachable("Unexpected opcode.");
12285 case ARM::CDE_CX3A:
12286 case ARM::CDE_VCX3A_vec:
12287 case ARM::MVE_VMLALDAVas16:
12288 case ARM::MVE_VMLALDAVas32:
12289 case ARM::MVE_VMLALDAVau16:
12290 case ARM::MVE_VMLALDAVau32:
12291 case ARM::MVE_VMLALDAVaxs16:
12292 case ARM::MVE_VMLALDAVaxs32:
12293 case ARM::MVE_VMLSLDAVas16:
12294 case ARM::MVE_VMLSLDAVas32:
12295 case ARM::MVE_VMLSLDAVaxs16:
12296 case ARM::MVE_VMLSLDAVaxs32:
12297 case ARM::MVE_VRMLALDAVHas32:
12298 case ARM::MVE_VRMLALDAVHau32:
12299 case ARM::MVE_VRMLALDAVHaxs32:
12300 case ARM::MVE_VRMLSLDAVHas32:
12301 case ARM::MVE_VRMLSLDAVHaxs32:
12302 printOperand(MI, OpNo: 5, STI, O);
12303 break;
12304 case ARM::CDE_VCX3_vec:
12305 case ARM::MVE_VDWDUPu16:
12306 case ARM::MVE_VDWDUPu32:
12307 case ARM::MVE_VDWDUPu8:
12308 case ARM::MVE_VIWDUPu16:
12309 case ARM::MVE_VIWDUPu32:
12310 case ARM::MVE_VIWDUPu8:
12311 printOperand(MI, OpNo: 4, STI, O);
12312 break;
12313 case ARM::LDRD_POST:
12314 case ARM::STRD_POST:
12315 printAddrMode3OffsetOperand(MI, OpNum: 4, STI, O);
12316 break;
12317 case ARM::MLA:
12318 case ARM::MLS:
12319 case ARM::MVE_VMLALDAVs16:
12320 case ARM::MVE_VMLALDAVs32:
12321 case ARM::MVE_VMLALDAVu16:
12322 case ARM::MVE_VMLALDAVu32:
12323 case ARM::MVE_VMLALDAVxs16:
12324 case ARM::MVE_VMLALDAVxs32:
12325 case ARM::MVE_VMLSLDAVs16:
12326 case ARM::MVE_VMLSLDAVs32:
12327 case ARM::MVE_VMLSLDAVxs16:
12328 case ARM::MVE_VMLSLDAVxs32:
12329 case ARM::MVE_VRMLALDAVHs32:
12330 case ARM::MVE_VRMLALDAVHu32:
12331 case ARM::MVE_VRMLALDAVHxs32:
12332 case ARM::MVE_VRMLSLDAVHs32:
12333 case ARM::MVE_VRMLSLDAVHxs32:
12334 case ARM::SMLABB:
12335 case ARM::SMLABT:
12336 case ARM::SMLAD:
12337 case ARM::SMLADX:
12338 case ARM::SMLALBB:
12339 case ARM::SMLALBT:
12340 case ARM::SMLALD:
12341 case ARM::SMLALDX:
12342 case ARM::SMLALTB:
12343 case ARM::SMLALTT:
12344 case ARM::SMLATB:
12345 case ARM::SMLATT:
12346 case ARM::SMLAWB:
12347 case ARM::SMLAWT:
12348 case ARM::SMLSD:
12349 case ARM::SMLSDX:
12350 case ARM::SMLSLD:
12351 case ARM::SMLSLDX:
12352 case ARM::SMMLA:
12353 case ARM::SMMLAR:
12354 case ARM::SMMLS:
12355 case ARM::SMMLSR:
12356 case ARM::SMULL:
12357 case ARM::UMAAL:
12358 case ARM::UMULL:
12359 case ARM::USADA8:
12360 case ARM::VEXTd16:
12361 case ARM::VEXTd32:
12362 case ARM::VEXTd8:
12363 case ARM::VEXTq16:
12364 case ARM::VEXTq32:
12365 case ARM::VEXTq64:
12366 case ARM::VEXTq8:
12367 case ARM::VMOVRRS:
12368 case ARM::VMOVSRR:
12369 case ARM::t2MLA:
12370 case ARM::t2MLS:
12371 case ARM::t2SMLABB:
12372 case ARM::t2SMLABT:
12373 case ARM::t2SMLAD:
12374 case ARM::t2SMLADX:
12375 case ARM::t2SMLAL:
12376 case ARM::t2SMLALBB:
12377 case ARM::t2SMLALBT:
12378 case ARM::t2SMLALD:
12379 case ARM::t2SMLALDX:
12380 case ARM::t2SMLALTB:
12381 case ARM::t2SMLALTT:
12382 case ARM::t2SMLATB:
12383 case ARM::t2SMLATT:
12384 case ARM::t2SMLAWB:
12385 case ARM::t2SMLAWT:
12386 case ARM::t2SMLSD:
12387 case ARM::t2SMLSDX:
12388 case ARM::t2SMLSLD:
12389 case ARM::t2SMLSLDX:
12390 case ARM::t2SMMLA:
12391 case ARM::t2SMMLAR:
12392 case ARM::t2SMMLS:
12393 case ARM::t2SMMLSR:
12394 case ARM::t2SMULL:
12395 case ARM::t2UMAAL:
12396 case ARM::t2UMLAL:
12397 case ARM::t2UMULL:
12398 case ARM::t2USADA8:
12399 printOperand(MI, OpNo: 3, STI, O);
12400 break;
12401 case ARM::MVE_VCADDf16:
12402 case ARM::MVE_VCADDf32:
12403 case ARM::MVE_VCADDi16:
12404 case ARM::MVE_VCADDi32:
12405 case ARM::MVE_VCADDi8:
12406 case ARM::MVE_VHCADDs16:
12407 case ARM::MVE_VHCADDs32:
12408 case ARM::MVE_VHCADDs8:
12409 printComplexRotationOp<180, 90>(MI, OpNo: 3, STI, O);
12410 break;
12411 case ARM::MVE_VCMLAf16:
12412 case ARM::MVE_VCMLAf32:
12413 printComplexRotationOp<90, 0>(MI, OpNo: 4, STI, O);
12414 break;
12415 case ARM::MVE_VCMULf16:
12416 case ARM::MVE_VCMULf32:
12417 printComplexRotationOp<90, 0>(MI, OpNo: 3, STI, O);
12418 break;
12419 case ARM::SBFX:
12420 case ARM::UBFX:
12421 case ARM::t2SBFX:
12422 case ARM::t2UBFX:
12423 printImmPlusOneOperand(MI, OpNum: 3, STI, O);
12424 break;
12425 case ARM::VLD3d16:
12426 case ARM::VLD3d32:
12427 case ARM::VLD3d8:
12428 case ARM::VLD3q16:
12429 case ARM::VLD3q32:
12430 case ARM::VLD3q8:
12431 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12432 break;
12433 case ARM::VST3d16:
12434 case ARM::VST3d32:
12435 case ARM::VST3d8:
12436 case ARM::VST3q16:
12437 case ARM::VST3q32:
12438 case ARM::VST3q8:
12439 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12440 break;
12441 case ARM::t2STLEXD:
12442 case ARM::t2STREXD:
12443 printAddrMode7Operand(MI, OpNum: 3, STI, O);
12444 break;
12445 }
12446 return;
12447 break;
12448 case ARM::MVE_VMOV_rr_q:
12449 O << ", ";
12450 printOperand(MI, OpNo: 2, STI, O);
12451 printVectorIndex(MI, OpNum: 4, STI, O);
12452 return;
12453 break;
12454 case ARM::VLD3d16_UPD:
12455 case ARM::VLD3d32_UPD:
12456 case ARM::VLD3d8_UPD:
12457 case ARM::VLD3q16_UPD:
12458 case ARM::VLD3q32_UPD:
12459 case ARM::VLD3q8_UPD:
12460 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12461 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
12462 return;
12463 break;
12464 case ARM::VLD4LNd16:
12465 case ARM::VLD4LNd32:
12466 case ARM::VLD4LNd8:
12467 case ARM::VLD4LNq16:
12468 case ARM::VLD4LNq32:
12469 printNoHashImmediate(MI, OpNum: 10, STI, O);
12470 O << "]}, ";
12471 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12472 return;
12473 break;
12474 case ARM::VLD4d16:
12475 case ARM::VLD4d32:
12476 case ARM::VLD4d8:
12477 case ARM::VLD4q16:
12478 case ARM::VLD4q32:
12479 case ARM::VLD4q8:
12480 printOperand(MI, OpNo: 3, STI, O);
12481 O << "}, ";
12482 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12483 return;
12484 break;
12485 case ARM::VLD4d16_UPD:
12486 case ARM::VLD4d32_UPD:
12487 case ARM::VLD4d8_UPD:
12488 case ARM::VLD4q16_UPD:
12489 case ARM::VLD4q32_UPD:
12490 case ARM::VLD4q8_UPD:
12491 printOperand(MI, OpNo: 3, STI, O);
12492 O << "}, ";
12493 printAddrMode6Operand(MI, OpNum: 5, STI, O);
12494 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
12495 return;
12496 break;
12497 case ARM::VMULLslsv2i32:
12498 case ARM::VMULLslsv4i16:
12499 case ARM::VMULLsluv2i32:
12500 case ARM::VMULLsluv4i16:
12501 case ARM::VMULslfd:
12502 case ARM::VMULslfq:
12503 case ARM::VMULslhd:
12504 case ARM::VMULslhq:
12505 case ARM::VMULslv2i32:
12506 case ARM::VMULslv4i16:
12507 case ARM::VMULslv4i32:
12508 case ARM::VMULslv8i16:
12509 case ARM::VQDMULHslv2i32:
12510 case ARM::VQDMULHslv4i16:
12511 case ARM::VQDMULHslv4i32:
12512 case ARM::VQDMULHslv8i16:
12513 case ARM::VQDMULLslv2i32:
12514 case ARM::VQDMULLslv4i16:
12515 case ARM::VQRDMULHslv2i32:
12516 case ARM::VQRDMULHslv4i16:
12517 case ARM::VQRDMULHslv4i32:
12518 case ARM::VQRDMULHslv8i16:
12519 return;
12520 break;
12521 case ARM::VST2LNd16:
12522 case ARM::VST2LNd32:
12523 case ARM::VST2LNd8:
12524 case ARM::VST2LNq16:
12525 case ARM::VST2LNq32:
12526 printNoHashImmediate(MI, OpNum: 4, STI, O);
12527 O << "]}, ";
12528 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12529 return;
12530 break;
12531 case ARM::VST2LNd16_UPD:
12532 case ARM::VST2LNd32_UPD:
12533 case ARM::VST2LNd8_UPD:
12534 case ARM::VST2LNq16_UPD:
12535 case ARM::VST2LNq32_UPD:
12536 printNoHashImmediate(MI, OpNum: 6, STI, O);
12537 O << "]}, ";
12538 printAddrMode6Operand(MI, OpNum: 1, STI, O);
12539 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
12540 return;
12541 break;
12542 case ARM::VST3LNd16:
12543 case ARM::VST3LNd32:
12544 case ARM::VST3LNd8:
12545 case ARM::VST3LNq16:
12546 case ARM::VST3LNq32:
12547 printNoHashImmediate(MI, OpNum: 5, STI, O);
12548 O << "], ";
12549 printOperand(MI, OpNo: 4, STI, O);
12550 O << '[';
12551 printNoHashImmediate(MI, OpNum: 5, STI, O);
12552 O << "]}, ";
12553 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12554 return;
12555 break;
12556 case ARM::VST4LNd16:
12557 case ARM::VST4LNd32:
12558 case ARM::VST4LNd8:
12559 case ARM::VST4LNq16:
12560 case ARM::VST4LNq32:
12561 printNoHashImmediate(MI, OpNum: 6, STI, O);
12562 O << "], ";
12563 printOperand(MI, OpNo: 4, STI, O);
12564 O << '[';
12565 printNoHashImmediate(MI, OpNum: 6, STI, O);
12566 O << "], ";
12567 printOperand(MI, OpNo: 5, STI, O);
12568 O << '[';
12569 printNoHashImmediate(MI, OpNum: 6, STI, O);
12570 O << "]}, ";
12571 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12572 return;
12573 break;
12574 case ARM::VST4d16:
12575 case ARM::VST4d32:
12576 case ARM::VST4d8:
12577 case ARM::VST4q16:
12578 case ARM::VST4q32:
12579 case ARM::VST4q8:
12580 printOperand(MI, OpNo: 5, STI, O);
12581 O << "}, ";
12582 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12583 return;
12584 break;
12585 }
12586}
12587
12588
12589/// getRegisterName - This method is automatically generated by tblgen
12590/// from the register set description. This returns the assembler name
12591/// for the specified register.
12592const char *ARMInstPrinter::
12593getRegisterName(MCRegister Reg, unsigned AltIdx) {
12594 unsigned RegNo = Reg.id();
12595 assert(RegNo && RegNo < 297 && "Invalid register number!");
12596
12597
12598#ifdef __GNUC__
12599#pragma GCC diagnostic push
12600#pragma GCC diagnostic ignored "-Woverlength-strings"
12601#endif
12602 static const char AsmStrsNoRegAltName[] = {
12603 /* 0 */ "D4_D6_D8_D10\000"
12604 /* 13 */ "D7_D8_D9_D10\000"
12605 /* 26 */ "Q7_Q8_Q9_Q10\000"
12606 /* 39 */ "d10\000"
12607 /* 43 */ "q10\000"
12608 /* 47 */ "r10\000"
12609 /* 51 */ "s10\000"
12610 /* 55 */ "D14_D16_D18_D20\000"
12611 /* 71 */ "D17_D18_D19_D20\000"
12612 /* 87 */ "d20\000"
12613 /* 91 */ "s20\000"
12614 /* 95 */ "D24_D26_D28_D30\000"
12615 /* 111 */ "D27_D28_D29_D30\000"
12616 /* 127 */ "d30\000"
12617 /* 131 */ "s30\000"
12618 /* 135 */ "d0\000"
12619 /* 138 */ "p0\000"
12620 /* 141 */ "q0\000"
12621 /* 144 */ "mvfr0\000"
12622 /* 150 */ "s0\000"
12623 /* 153 */ "D9_D10_D11\000"
12624 /* 164 */ "D5_D7_D9_D11\000"
12625 /* 177 */ "Q8_Q9_Q10_Q11\000"
12626 /* 191 */ "R10_R11\000"
12627 /* 199 */ "d11\000"
12628 /* 203 */ "q11\000"
12629 /* 207 */ "r11\000"
12630 /* 211 */ "s11\000"
12631 /* 215 */ "D19_D20_D21\000"
12632 /* 227 */ "D15_D17_D19_D21\000"
12633 /* 243 */ "d21\000"
12634 /* 247 */ "s21\000"
12635 /* 251 */ "D29_D30_D31\000"
12636 /* 263 */ "D25_D27_D29_D31\000"
12637 /* 279 */ "d31\000"
12638 /* 283 */ "s31\000"
12639 /* 287 */ "Q0_Q1\000"
12640 /* 293 */ "R0_R1\000"
12641 /* 299 */ "d1\000"
12642 /* 302 */ "q1\000"
12643 /* 305 */ "mvfr1\000"
12644 /* 311 */ "s1\000"
12645 /* 314 */ "D6_D8_D10_D12\000"
12646 /* 328 */ "D9_D10_D11_D12\000"
12647 /* 343 */ "Q9_Q10_Q11_Q12\000"
12648 /* 358 */ "d12\000"
12649 /* 362 */ "q12\000"
12650 /* 366 */ "r12\000"
12651 /* 370 */ "s12\000"
12652 /* 374 */ "D16_D18_D20_D22\000"
12653 /* 390 */ "D19_D20_D21_D22\000"
12654 /* 406 */ "d22\000"
12655 /* 410 */ "s22\000"
12656 /* 414 */ "D0_D2\000"
12657 /* 420 */ "D0_D1_D2\000"
12658 /* 429 */ "Q1_Q2\000"
12659 /* 435 */ "d2\000"
12660 /* 438 */ "q2\000"
12661 /* 441 */ "mvfr2\000"
12662 /* 447 */ "s2\000"
12663 /* 450 */ "fpinst2\000"
12664 /* 458 */ "D7_D9_D11_D13\000"
12665 /* 472 */ "D11_D12_D13\000"
12666 /* 484 */ "Q10_Q11_Q12_Q13\000"
12667 /* 500 */ "d13\000"
12668 /* 504 */ "q13\000"
12669 /* 508 */ "s13\000"
12670 /* 512 */ "D17_D19_D21_D23\000"
12671 /* 528 */ "D21_D22_D23\000"
12672 /* 540 */ "d23\000"
12673 /* 544 */ "s23\000"
12674 /* 548 */ "D1_D3\000"
12675 /* 554 */ "D1_D2_D3\000"
12676 /* 563 */ "Q0_Q1_Q2_Q3\000"
12677 /* 575 */ "R2_R3\000"
12678 /* 581 */ "d3\000"
12679 /* 584 */ "q3\000"
12680 /* 587 */ "r3\000"
12681 /* 590 */ "s3\000"
12682 /* 593 */ "D8_D10_D12_D14\000"
12683 /* 608 */ "D11_D12_D13_D14\000"
12684 /* 624 */ "Q11_Q12_Q13_Q14\000"
12685 /* 640 */ "d14\000"
12686 /* 644 */ "q14\000"
12687 /* 648 */ "s14\000"
12688 /* 652 */ "D18_D20_D22_D24\000"
12689 /* 668 */ "D21_D22_D23_D24\000"
12690 /* 684 */ "d24\000"
12691 /* 688 */ "s24\000"
12692 /* 692 */ "D0_D2_D4\000"
12693 /* 701 */ "D1_D2_D3_D4\000"
12694 /* 713 */ "Q1_Q2_Q3_Q4\000"
12695 /* 725 */ "d4\000"
12696 /* 728 */ "q4\000"
12697 /* 731 */ "r4\000"
12698 /* 734 */ "s4\000"
12699 /* 737 */ "D9_D11_D13_D15\000"
12700 /* 752 */ "D13_D14_D15\000"
12701 /* 764 */ "Q12_Q13_Q14_Q15\000"
12702 /* 780 */ "d15\000"
12703 /* 784 */ "q15\000"
12704 /* 788 */ "s15\000"
12705 /* 792 */ "D19_D21_D23_D25\000"
12706 /* 808 */ "D23_D24_D25\000"
12707 /* 820 */ "d25\000"
12708 /* 824 */ "s25\000"
12709 /* 828 */ "D1_D3_D5\000"
12710 /* 837 */ "D3_D4_D5\000"
12711 /* 846 */ "Q2_Q3_Q4_Q5\000"
12712 /* 858 */ "R4_R5\000"
12713 /* 864 */ "d5\000"
12714 /* 867 */ "q5\000"
12715 /* 870 */ "r5\000"
12716 /* 873 */ "s5\000"
12717 /* 876 */ "D10_D12_D14_D16\000"
12718 /* 892 */ "D13_D14_D15_D16\000"
12719 /* 908 */ "d16\000"
12720 /* 912 */ "s16\000"
12721 /* 916 */ "D20_D22_D24_D26\000"
12722 /* 932 */ "D23_D24_D25_D26\000"
12723 /* 948 */ "d26\000"
12724 /* 952 */ "s26\000"
12725 /* 956 */ "D0_D2_D4_D6\000"
12726 /* 968 */ "D3_D4_D5_D6\000"
12727 /* 980 */ "Q3_Q4_Q5_Q6\000"
12728 /* 992 */ "d6\000"
12729 /* 995 */ "q6\000"
12730 /* 998 */ "r6\000"
12731 /* 1001 */ "s6\000"
12732 /* 1004 */ "D11_D13_D15_D17\000"
12733 /* 1020 */ "D15_D16_D17\000"
12734 /* 1032 */ "d17\000"
12735 /* 1036 */ "s17\000"
12736 /* 1040 */ "D21_D23_D25_D27\000"
12737 /* 1056 */ "D25_D26_D27\000"
12738 /* 1068 */ "d27\000"
12739 /* 1072 */ "s27\000"
12740 /* 1076 */ "D1_D3_D5_D7\000"
12741 /* 1088 */ "D5_D6_D7\000"
12742 /* 1097 */ "Q4_Q5_Q6_Q7\000"
12743 /* 1109 */ "R6_R7\000"
12744 /* 1115 */ "d7\000"
12745 /* 1118 */ "q7\000"
12746 /* 1121 */ "r7\000"
12747 /* 1124 */ "s7\000"
12748 /* 1127 */ "D12_D14_D16_D18\000"
12749 /* 1143 */ "D15_D16_D17_D18\000"
12750 /* 1159 */ "d18\000"
12751 /* 1163 */ "s18\000"
12752 /* 1167 */ "D22_D24_D26_D28\000"
12753 /* 1183 */ "D25_D26_D27_D28\000"
12754 /* 1199 */ "d28\000"
12755 /* 1203 */ "s28\000"
12756 /* 1207 */ "D2_D4_D6_D8\000"
12757 /* 1219 */ "D5_D6_D7_D8\000"
12758 /* 1231 */ "Q5_Q6_Q7_Q8\000"
12759 /* 1243 */ "d8\000"
12760 /* 1246 */ "q8\000"
12761 /* 1249 */ "r8\000"
12762 /* 1252 */ "s8\000"
12763 /* 1255 */ "D13_D15_D17_D19\000"
12764 /* 1271 */ "D17_D18_D19\000"
12765 /* 1283 */ "d19\000"
12766 /* 1287 */ "s19\000"
12767 /* 1291 */ "D23_D25_D27_D29\000"
12768 /* 1307 */ "D27_D28_D29\000"
12769 /* 1319 */ "d29\000"
12770 /* 1323 */ "s29\000"
12771 /* 1327 */ "D3_D5_D7_D9\000"
12772 /* 1339 */ "D7_D8_D9\000"
12773 /* 1348 */ "Q6_Q7_Q8_Q9\000"
12774 /* 1360 */ "R8_R9\000"
12775 /* 1366 */ "d9\000"
12776 /* 1369 */ "q9\000"
12777 /* 1372 */ "r9\000"
12778 /* 1375 */ "s9\000"
12779 /* 1378 */ "R12_SP\000"
12780 /* 1385 */ "pc\000"
12781 /* 1388 */ "fpscr_nzcvqc\000"
12782 /* 1401 */ "fpexc\000"
12783 /* 1407 */ "fpsid\000"
12784 /* 1413 */ "ra_auth_code\000"
12785 /* 1426 */ "itstate\000"
12786 /* 1434 */ "fpscr_rm\000"
12787 /* 1443 */ "sp\000"
12788 /* 1446 */ "fpscr\000"
12789 /* 1452 */ "lr\000"
12790 /* 1455 */ "vpr\000"
12791 /* 1459 */ "apsr\000"
12792 /* 1464 */ "cpsr\000"
12793 /* 1469 */ "spsr\000"
12794 /* 1474 */ "zr\000"
12795 /* 1477 */ "fpcxtns\000"
12796 /* 1485 */ "fpcxts\000"
12797 /* 1492 */ "fpinst\000"
12798 /* 1499 */ "fpscr_nzcv\000"
12799 /* 1510 */ "apsr_nzcv\000"
12800};
12801#ifdef __GNUC__
12802#pragma GCC diagnostic pop
12803#endif
12804
12805 static const uint16_t RegAsmOffsetNoRegAltName[] = {
12806 1459, 1510, 1464, 1477, 1485, 1401, 1492, 1446, 1499, 1388, 1434, 1407, 1426, 1452,
12807 1385, 1413, 1443, 1469, 1455, 1474, 135, 299, 435, 581, 725, 864, 992, 1115,
12808 1243, 1366, 39, 199, 358, 500, 640, 780, 908, 1032, 1159, 1283, 87, 243,
12809 406, 540, 684, 820, 948, 1068, 1199, 1319, 127, 279, 450, 144, 305, 441,
12810 138, 141, 302, 438, 584, 728, 867, 995, 1118, 1246, 1369, 43, 203, 362,
12811 504, 644, 784, 147, 308, 444, 587, 731, 870, 998, 1121, 1249, 1372, 47,
12812 207, 366, 150, 311, 447, 590, 734, 873, 1001, 1124, 1252, 1375, 51, 211,
12813 370, 508, 648, 788, 912, 1036, 1163, 1287, 91, 247, 410, 544, 688, 824,
12814 952, 1072, 1203, 1323, 131, 283, 414, 548, 695, 831, 962, 1082, 1213, 1333,
12815 6, 170, 320, 464, 600, 744, 884, 1012, 1135, 1263, 63, 235, 382, 520,
12816 660, 800, 924, 1048, 1175, 1299, 103, 271, 287, 429, 569, 719, 852, 986,
12817 1103, 1237, 1354, 32, 183, 350, 492, 632, 772, 563, 713, 846, 980, 1097,
12818 1231, 1348, 26, 177, 343, 484, 624, 764, 293, 575, 858, 1109, 1360, 191,
12819 1378, 420, 554, 704, 837, 971, 1088, 1222, 1339, 16, 153, 331, 472, 612,
12820 752, 896, 1020, 1147, 1271, 75, 215, 394, 528, 672, 808, 936, 1056, 1187,
12821 1307, 115, 251, 692, 828, 959, 1079, 1210, 1330, 3, 167, 317, 461, 596,
12822 740, 880, 1008, 1131, 1259, 59, 231, 378, 516, 656, 796, 920, 1044, 1171,
12823 1295, 99, 267, 956, 1076, 1207, 1327, 0, 164, 314, 458, 593, 737, 876,
12824 1004, 1127, 1255, 55, 227, 374, 512, 652, 792, 916, 1040, 1167, 1291, 95,
12825 263, 423, 707, 974, 1225, 19, 335, 616, 900, 1151, 79, 398, 676, 940,
12826 1191, 119, 701, 968, 1219, 13, 328, 608, 892, 1143, 71, 390, 668, 932,
12827 1183, 111,
12828 };
12829
12830
12831#ifdef __GNUC__
12832#pragma GCC diagnostic push
12833#pragma GCC diagnostic ignored "-Woverlength-strings"
12834#endif
12835 static const char AsmStrsRegNamesRaw[] = {
12836 /* 0 */ "r13\000"
12837 /* 4 */ "r14\000"
12838 /* 8 */ "r15\000"
12839};
12840#ifdef __GNUC__
12841#pragma GCC diagnostic pop
12842#endif
12843
12844 static const uint8_t RegAsmOffsetRegNamesRaw[] = {
12845 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 4,
12846 8, 3, 0, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12847 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12848 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12849 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12850 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12851 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12852 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12853 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12854 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12855 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12856 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12857 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12858 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12859 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12860 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12861 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12862 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12863 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12864 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12865 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12866 3, 3,
12867 };
12868
12869 switch(AltIdx) {
12870 default: llvm_unreachable("Invalid register alt name index!");
12871 case ARM::NoRegAltName:
12872 assert(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) &&
12873 "Invalid alt name index for register!");
12874 return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
12875 case ARM::RegNamesRaw:
12876 if (!*(AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1]))
12877 return getRegisterName(Reg: RegNo, AltIdx: ARM::NoRegAltName);
12878 return AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1];
12879 }
12880}
12881
12882#ifdef PRINT_ALIAS_INSTR
12883#undef PRINT_ALIAS_INSTR
12884
12885bool ARMInstPrinter::printAliasInstr(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &OS) {
12886 static const PatternsForOpcode OpToPatterns[] = {
12887 {.Opcode: ARM::DSB, .PatternStart: 0, .NumPatterns: 3 },
12888 {.Opcode: ARM::HINT, .PatternStart: 3, .NumPatterns: 9 },
12889 {.Opcode: ARM::MVE_VMLADAVas16, .PatternStart: 12, .NumPatterns: 1 },
12890 {.Opcode: ARM::MVE_VMLADAVas32, .PatternStart: 13, .NumPatterns: 1 },
12891 {.Opcode: ARM::MVE_VMLADAVas8, .PatternStart: 14, .NumPatterns: 1 },
12892 {.Opcode: ARM::MVE_VMLADAVau16, .PatternStart: 15, .NumPatterns: 1 },
12893 {.Opcode: ARM::MVE_VMLADAVau32, .PatternStart: 16, .NumPatterns: 1 },
12894 {.Opcode: ARM::MVE_VMLADAVau8, .PatternStart: 17, .NumPatterns: 1 },
12895 {.Opcode: ARM::MVE_VMLADAVs16, .PatternStart: 18, .NumPatterns: 1 },
12896 {.Opcode: ARM::MVE_VMLADAVs32, .PatternStart: 19, .NumPatterns: 1 },
12897 {.Opcode: ARM::MVE_VMLADAVs8, .PatternStart: 20, .NumPatterns: 1 },
12898 {.Opcode: ARM::MVE_VMLADAVu16, .PatternStart: 21, .NumPatterns: 1 },
12899 {.Opcode: ARM::MVE_VMLADAVu32, .PatternStart: 22, .NumPatterns: 1 },
12900 {.Opcode: ARM::MVE_VMLADAVu8, .PatternStart: 23, .NumPatterns: 1 },
12901 {.Opcode: ARM::MVE_VMLALDAVas16, .PatternStart: 24, .NumPatterns: 1 },
12902 {.Opcode: ARM::MVE_VMLALDAVas32, .PatternStart: 25, .NumPatterns: 1 },
12903 {.Opcode: ARM::MVE_VMLALDAVau16, .PatternStart: 26, .NumPatterns: 1 },
12904 {.Opcode: ARM::MVE_VMLALDAVau32, .PatternStart: 27, .NumPatterns: 1 },
12905 {.Opcode: ARM::MVE_VMLALDAVs16, .PatternStart: 28, .NumPatterns: 1 },
12906 {.Opcode: ARM::MVE_VMLALDAVs32, .PatternStart: 29, .NumPatterns: 1 },
12907 {.Opcode: ARM::MVE_VMLALDAVu16, .PatternStart: 30, .NumPatterns: 1 },
12908 {.Opcode: ARM::MVE_VMLALDAVu32, .PatternStart: 31, .NumPatterns: 1 },
12909 {.Opcode: ARM::MVE_VORR, .PatternStart: 32, .NumPatterns: 1 },
12910 {.Opcode: ARM::MVE_VRMLALDAVHas32, .PatternStart: 33, .NumPatterns: 1 },
12911 {.Opcode: ARM::MVE_VRMLALDAVHau32, .PatternStart: 34, .NumPatterns: 1 },
12912 {.Opcode: ARM::MVE_VRMLALDAVHs32, .PatternStart: 35, .NumPatterns: 1 },
12913 {.Opcode: ARM::MVE_VRMLALDAVHu32, .PatternStart: 36, .NumPatterns: 1 },
12914 {.Opcode: ARM::VLLDM, .PatternStart: 37, .NumPatterns: 1 },
12915 {.Opcode: ARM::VLSTM, .PatternStart: 38, .NumPatterns: 1 },
12916 {.Opcode: ARM::t2CSINC, .PatternStart: 39, .NumPatterns: 2 },
12917 {.Opcode: ARM::t2CSINV, .PatternStart: 41, .NumPatterns: 2 },
12918 {.Opcode: ARM::t2CSNEG, .PatternStart: 43, .NumPatterns: 1 },
12919 {.Opcode: ARM::t2DSB, .PatternStart: 44, .NumPatterns: 3 },
12920 {.Opcode: ARM::t2HINT, .PatternStart: 47, .NumPatterns: 13 },
12921 {.Opcode: ARM::t2SUBS_PC_LR, .PatternStart: 60, .NumPatterns: 1 },
12922 {.Opcode: ARM::tHINT, .PatternStart: 61, .NumPatterns: 6 },
12923 };
12924
12925 static const AliasPattern Patterns[] = {
12926 // ARM::DSB - 0
12927 {.AsmStrOffset: 0, .AliasCondStart: 0, .NumOperands: 1, .NumConds: 3 },
12928 {.AsmStrOffset: 5, .AliasCondStart: 3, .NumOperands: 1, .NumConds: 3 },
12929 {.AsmStrOffset: 11, .AliasCondStart: 6, .NumOperands: 1, .NumConds: 3 },
12930 // ARM::HINT - 3
12931 {.AsmStrOffset: 15, .AliasCondStart: 9, .NumOperands: 3, .NumConds: 3 },
12932 {.AsmStrOffset: 23, .AliasCondStart: 12, .NumOperands: 3, .NumConds: 3 },
12933 {.AsmStrOffset: 33, .AliasCondStart: 15, .NumOperands: 3, .NumConds: 3 },
12934 {.AsmStrOffset: 41, .AliasCondStart: 18, .NumOperands: 3, .NumConds: 3 },
12935 {.AsmStrOffset: 49, .AliasCondStart: 21, .NumOperands: 3, .NumConds: 3 },
12936 {.AsmStrOffset: 57, .AliasCondStart: 24, .NumOperands: 3, .NumConds: 3 },
12937 {.AsmStrOffset: 66, .AliasCondStart: 27, .NumOperands: 3, .NumConds: 3 },
12938 {.AsmStrOffset: 74, .AliasCondStart: 30, .NumOperands: 3, .NumConds: 3 },
12939 {.AsmStrOffset: 83, .AliasCondStart: 33, .NumOperands: 3, .NumConds: 4 },
12940 // ARM::MVE_VMLADAVas16 - 12
12941 {.AsmStrOffset: 94, .AliasCondStart: 37, .NumOperands: 7, .NumConds: 6 },
12942 // ARM::MVE_VMLADAVas32 - 13
12943 {.AsmStrOffset: 120, .AliasCondStart: 43, .NumOperands: 7, .NumConds: 6 },
12944 // ARM::MVE_VMLADAVas8 - 14
12945 {.AsmStrOffset: 146, .AliasCondStart: 49, .NumOperands: 7, .NumConds: 6 },
12946 // ARM::MVE_VMLADAVau16 - 15
12947 {.AsmStrOffset: 171, .AliasCondStart: 55, .NumOperands: 7, .NumConds: 6 },
12948 // ARM::MVE_VMLADAVau32 - 16
12949 {.AsmStrOffset: 197, .AliasCondStart: 61, .NumOperands: 7, .NumConds: 6 },
12950 // ARM::MVE_VMLADAVau8 - 17
12951 {.AsmStrOffset: 223, .AliasCondStart: 67, .NumOperands: 7, .NumConds: 6 },
12952 // ARM::MVE_VMLADAVs16 - 18
12953 {.AsmStrOffset: 248, .AliasCondStart: 73, .NumOperands: 6, .NumConds: 5 },
12954 // ARM::MVE_VMLADAVs32 - 19
12955 {.AsmStrOffset: 273, .AliasCondStart: 78, .NumOperands: 6, .NumConds: 5 },
12956 // ARM::MVE_VMLADAVs8 - 20
12957 {.AsmStrOffset: 298, .AliasCondStart: 83, .NumOperands: 6, .NumConds: 5 },
12958 // ARM::MVE_VMLADAVu16 - 21
12959 {.AsmStrOffset: 322, .AliasCondStart: 88, .NumOperands: 6, .NumConds: 5 },
12960 // ARM::MVE_VMLADAVu32 - 22
12961 {.AsmStrOffset: 347, .AliasCondStart: 93, .NumOperands: 6, .NumConds: 5 },
12962 // ARM::MVE_VMLADAVu8 - 23
12963 {.AsmStrOffset: 372, .AliasCondStart: 98, .NumOperands: 6, .NumConds: 5 },
12964 // ARM::MVE_VMLALDAVas16 - 24
12965 {.AsmStrOffset: 396, .AliasCondStart: 103, .NumOperands: 9, .NumConds: 8 },
12966 // ARM::MVE_VMLALDAVas32 - 25
12967 {.AsmStrOffset: 427, .AliasCondStart: 111, .NumOperands: 9, .NumConds: 8 },
12968 // ARM::MVE_VMLALDAVau16 - 26
12969 {.AsmStrOffset: 458, .AliasCondStart: 119, .NumOperands: 9, .NumConds: 8 },
12970 // ARM::MVE_VMLALDAVau32 - 27
12971 {.AsmStrOffset: 489, .AliasCondStart: 127, .NumOperands: 9, .NumConds: 8 },
12972 // ARM::MVE_VMLALDAVs16 - 28
12973 {.AsmStrOffset: 520, .AliasCondStart: 135, .NumOperands: 7, .NumConds: 6 },
12974 // ARM::MVE_VMLALDAVs32 - 29
12975 {.AsmStrOffset: 550, .AliasCondStart: 141, .NumOperands: 7, .NumConds: 6 },
12976 // ARM::MVE_VMLALDAVu16 - 30
12977 {.AsmStrOffset: 580, .AliasCondStart: 147, .NumOperands: 7, .NumConds: 6 },
12978 // ARM::MVE_VMLALDAVu32 - 31
12979 {.AsmStrOffset: 610, .AliasCondStart: 153, .NumOperands: 7, .NumConds: 6 },
12980 // ARM::MVE_VORR - 32
12981 {.AsmStrOffset: 640, .AliasCondStart: 159, .NumOperands: 7, .NumConds: 5 },
12982 // ARM::MVE_VRMLALDAVHas32 - 33
12983 {.AsmStrOffset: 656, .AliasCondStart: 164, .NumOperands: 9, .NumConds: 8 },
12984 // ARM::MVE_VRMLALDAVHau32 - 34
12985 {.AsmStrOffset: 689, .AliasCondStart: 172, .NumOperands: 9, .NumConds: 8 },
12986 // ARM::MVE_VRMLALDAVHs32 - 35
12987 {.AsmStrOffset: 722, .AliasCondStart: 180, .NumOperands: 7, .NumConds: 6 },
12988 // ARM::MVE_VRMLALDAVHu32 - 36
12989 {.AsmStrOffset: 754, .AliasCondStart: 186, .NumOperands: 7, .NumConds: 6 },
12990 // ARM::VLLDM - 37
12991 {.AsmStrOffset: 786, .AliasCondStart: 192, .NumOperands: 4, .NumConds: 6 },
12992 // ARM::VLSTM - 38
12993 {.AsmStrOffset: 799, .AliasCondStart: 198, .NumOperands: 4, .NumConds: 6 },
12994 // ARM::t2CSINC - 39
12995 {.AsmStrOffset: 812, .AliasCondStart: 204, .NumOperands: 4, .NumConds: 4 },
12996 {.AsmStrOffset: 826, .AliasCondStart: 208, .NumOperands: 4, .NumConds: 4 },
12997 // ARM::t2CSINV - 41
12998 {.AsmStrOffset: 844, .AliasCondStart: 212, .NumOperands: 4, .NumConds: 4 },
12999 {.AsmStrOffset: 859, .AliasCondStart: 216, .NumOperands: 4, .NumConds: 4 },
13000 // ARM::t2CSNEG - 43
13001 {.AsmStrOffset: 877, .AliasCondStart: 220, .NumOperands: 4, .NumConds: 4 },
13002 // ARM::t2DSB - 44
13003 {.AsmStrOffset: 0, .AliasCondStart: 224, .NumOperands: 3, .NumConds: 6 },
13004 {.AsmStrOffset: 5, .AliasCondStart: 230, .NumOperands: 3, .NumConds: 6 },
13005 {.AsmStrOffset: 895, .AliasCondStart: 236, .NumOperands: 3, .NumConds: 2 },
13006 // ARM::t2HINT - 47
13007 {.AsmStrOffset: 903, .AliasCondStart: 238, .NumOperands: 3, .NumConds: 3 },
13008 {.AsmStrOffset: 913, .AliasCondStart: 241, .NumOperands: 3, .NumConds: 3 },
13009 {.AsmStrOffset: 925, .AliasCondStart: 244, .NumOperands: 3, .NumConds: 3 },
13010 {.AsmStrOffset: 935, .AliasCondStart: 247, .NumOperands: 3, .NumConds: 3 },
13011 {.AsmStrOffset: 945, .AliasCondStart: 250, .NumOperands: 3, .NumConds: 3 },
13012 {.AsmStrOffset: 955, .AliasCondStart: 253, .NumOperands: 3, .NumConds: 4 },
13013 {.AsmStrOffset: 966, .AliasCondStart: 257, .NumOperands: 3, .NumConds: 4 },
13014 {.AsmStrOffset: 74, .AliasCondStart: 261, .NumOperands: 3, .NumConds: 3 },
13015 {.AsmStrOffset: 976, .AliasCondStart: 264, .NumOperands: 3, .NumConds: 3 },
13016 {.AsmStrOffset: 997, .AliasCondStart: 267, .NumOperands: 3, .NumConds: 3 },
13017 {.AsmStrOffset: 1005, .AliasCondStart: 270, .NumOperands: 3, .NumConds: 3 },
13018 {.AsmStrOffset: 1023, .AliasCondStart: 273, .NumOperands: 3, .NumConds: 3 },
13019 {.AsmStrOffset: 83, .AliasCondStart: 276, .NumOperands: 3, .NumConds: 5 },
13020 // ARM::t2SUBS_PC_LR - 60
13021 {.AsmStrOffset: 1041, .AliasCondStart: 281, .NumOperands: 3, .NumConds: 4 },
13022 // ARM::tHINT - 61
13023 {.AsmStrOffset: 15, .AliasCondStart: 285, .NumOperands: 3, .NumConds: 3 },
13024 {.AsmStrOffset: 23, .AliasCondStart: 288, .NumOperands: 3, .NumConds: 3 },
13025 {.AsmStrOffset: 33, .AliasCondStart: 291, .NumOperands: 3, .NumConds: 3 },
13026 {.AsmStrOffset: 41, .AliasCondStart: 294, .NumOperands: 3, .NumConds: 3 },
13027 {.AsmStrOffset: 49, .AliasCondStart: 297, .NumOperands: 3, .NumConds: 3 },
13028 {.AsmStrOffset: 57, .AliasCondStart: 300, .NumOperands: 3, .NumConds: 4 },
13029 };
13030
13031 static const AliasPatternCond Conds[] = {
13032 // (DSB 0) - 0
13033 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13034 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13035 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13036 // (DSB 4) - 3
13037 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13038 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13039 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13040 // (DSB 12) - 6
13041 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(12)},
13042 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13043 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDFB},
13044 // (HINT 0, pred:$p) - 9
13045 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13046 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13047 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13048 // (HINT 1, pred:$p) - 12
13049 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
13050 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13051 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13052 // (HINT 2, pred:$p) - 15
13053 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
13054 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13055 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13056 // (HINT 3, pred:$p) - 18
13057 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
13058 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13059 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13060 // (HINT 4, pred:$p) - 21
13061 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13062 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13063 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13064 // (HINT 5, pred:$p) - 24
13065 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
13066 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13067 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13068 // (HINT 16, pred:$p) - 27
13069 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(16)},
13070 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13071 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureRAS},
13072 // (HINT 20, pred:$p) - 30
13073 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(20)},
13074 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13075 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13076 // (HINT 22, pred:$p) - 33
13077 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(22)},
13078 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13079 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13080 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureCLRBHB},
13081 // (MVE_VMLADAVas16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 37
13082 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13083 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13084 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13085 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13086 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13087 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13088 // (MVE_VMLADAVas32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 43
13089 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13090 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13091 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13092 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13093 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13094 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13095 // (MVE_VMLADAVas8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 49
13096 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13097 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13098 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13099 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13100 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13101 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13102 // (MVE_VMLADAVau16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 55
13103 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13104 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13105 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13106 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13107 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13108 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13109 // (MVE_VMLADAVau32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 61
13110 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13111 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13112 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13113 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13114 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13115 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13116 // (MVE_VMLADAVau8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 67
13117 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13118 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13119 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13120 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13121 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13122 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13123 // (MVE_VMLADAVs16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 73
13124 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13125 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13126 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13127 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13128 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13129 // (MVE_VMLADAVs32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 78
13130 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13131 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13132 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13133 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13134 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13135 // (MVE_VMLADAVs8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 83
13136 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13137 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13138 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13139 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13140 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13141 // (MVE_VMLADAVu16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 88
13142 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13143 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13144 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13145 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13146 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13147 // (MVE_VMLADAVu32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 93
13148 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13149 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13150 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13151 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13152 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13153 // (MVE_VMLADAVu8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 98
13154 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13155 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13156 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13157 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13158 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13159 // (MVE_VMLALDAVas16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 103
13160 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13161 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13162 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13163 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13164 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13165 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13166 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13167 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13168 // (MVE_VMLALDAVas32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 111
13169 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13170 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13171 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13172 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13173 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13174 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13175 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13176 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13177 // (MVE_VMLALDAVau16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 119
13178 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13179 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13180 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13181 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13182 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13183 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13184 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13185 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13186 // (MVE_VMLALDAVau32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 127
13187 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13188 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13189 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13190 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13191 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13192 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13193 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13194 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13195 // (MVE_VMLALDAVs16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 135
13196 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13197 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13198 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13199 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13200 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13201 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13202 // (MVE_VMLALDAVs32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 141
13203 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13204 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13205 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13206 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13207 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13208 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13209 // (MVE_VMLALDAVu16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 147
13210 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13211 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13212 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13213 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13214 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13215 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13216 // (MVE_VMLALDAVu32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 153
13217 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13218 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13219 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13220 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13221 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13222 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13223 // (MVE_VORR MQPR:$Qd, MQPR:$Qm, MQPR:$Qm, vpred_r:$vp) - 159
13224 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13225 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13226 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13227 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13228 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13229 // (MVE_VRMLALDAVHas32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 164
13230 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13231 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13232 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13233 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13234 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13235 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13236 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13237 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13238 // (MVE_VRMLALDAVHau32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 172
13239 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13240 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13241 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13242 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13243 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13244 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13245 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13246 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13247 // (MVE_VRMLALDAVHs32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 180
13248 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13249 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13250 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13251 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13252 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13253 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13254 // (MVE_VRMLALDAVHu32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 186
13255 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13256 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13257 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13258 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13259 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13260 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13261 // (VLLDM GPRnopc:$Rn, pred:$p, 0) - 192
13262 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRnopcRegClassID},
13263 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13264 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13265 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13266 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8MMainlineOps},
13267 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::Feature8MSecExt},
13268 // (VLSTM GPRnopc:$Rn, pred:$p, 0) - 198
13269 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRnopcRegClassID},
13270 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13271 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13272 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13273 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8MMainlineOps},
13274 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::Feature8MSecExt},
13275 // (t2CSINC rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 204
13276 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13277 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13278 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13279 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13280 // (t2CSINC rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 208
13281 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13282 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13283 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13284 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13285 // (t2CSINV rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 212
13286 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13287 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13288 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13289 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13290 // (t2CSINV rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 216
13291 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13292 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13293 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13294 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13295 // (t2CSNEG rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 220
13296 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13297 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13298 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13299 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13300 // (t2DSB 0, (pred 14, zero_reg)) - 224
13301 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13302 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(14)},
13303 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::NoRegister},
13304 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13305 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13306 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13307 // (t2DSB 4, (pred 14, zero_reg)) - 230
13308 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13309 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(14)},
13310 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::NoRegister},
13311 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13312 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13313 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13314 // (t2DSB 12, pred:$p) - 236
13315 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(12)},
13316 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDFB},
13317 // (t2HINT 0, pred:$p) - 238
13318 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13319 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13320 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13321 // (t2HINT 1, pred:$p) - 241
13322 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
13323 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13324 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13325 // (t2HINT 2, pred:$p) - 244
13326 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
13327 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13328 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13329 // (t2HINT 3, pred:$p) - 247
13330 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
13331 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13332 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13333 // (t2HINT 4, pred:$p) - 250
13334 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13335 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13336 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13337 // (t2HINT 5, pred:$p) - 253
13338 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
13339 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13340 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13341 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13342 // (t2HINT 16, pred:$p) - 257
13343 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(16)},
13344 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13345 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13346 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureRAS},
13347 // (t2HINT 20, pred:$p) - 261
13348 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(20)},
13349 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13350 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13351 // (t2HINT 13, pred:$p) - 264
13352 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(13)},
13353 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13354 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13355 // (t2HINT 15, pred:$p) - 267
13356 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(15)},
13357 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13358 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13359 // (t2HINT 29, pred:$p) - 270
13360 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(29)},
13361 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13362 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13363 // (t2HINT 45, pred:$p) - 273
13364 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(45)},
13365 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13366 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13367 // (t2HINT 22, pred:$p) - 276
13368 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(22)},
13369 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13370 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13371 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13372 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureCLRBHB},
13373 // (t2SUBS_PC_LR 0, pred:$p) - 281
13374 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13375 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13376 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13377 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureVirtualization},
13378 // (tHINT 0, pred:$p) - 285
13379 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13380 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13381 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13382 // (tHINT 1, pred:$p) - 288
13383 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
13384 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13385 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13386 // (tHINT 2, pred:$p) - 291
13387 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
13388 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13389 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13390 // (tHINT 3, pred:$p) - 294
13391 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
13392 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13393 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13394 // (tHINT 4, pred:$p) - 297
13395 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13396 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13397 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13398 // (tHINT 5, pred:$p) - 300
13399 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
13400 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13401 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13402 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13403 };
13404
13405 static const char AsmStrings[] =
13406 /* 0 */ "ssbb\0"
13407 /* 5 */ "pssbb\0"
13408 /* 11 */ "dfb\0"
13409 /* 15 */ "nop$\xFF\x02\x01\0"
13410 /* 23 */ "yield$\xFF\x02\x01\0"
13411 /* 33 */ "wfe$\xFF\x02\x01\0"
13412 /* 41 */ "wfi$\xFF\x02\x01\0"
13413 /* 49 */ "sev$\xFF\x02\x01\0"
13414 /* 57 */ "sevl$\xFF\x02\x01\0"
13415 /* 66 */ "esb$\xFF\x02\x01\0"
13416 /* 74 */ "csdb$\xFF\x02\x01\0"
13417 /* 83 */ "clrbhb$\xFF\x02\x01\0"
13418 /* 94 */ "vmlava$\xFF\x05\x02.s16 $\x01, $\x03, $\x04\0"
13419 /* 120 */ "vmlava$\xFF\x05\x02.s32 $\x01, $\x03, $\x04\0"
13420 /* 146 */ "vmlava$\xFF\x05\x02.s8 $\x01, $\x03, $\x04\0"
13421 /* 171 */ "vmlava$\xFF\x05\x02.u16 $\x01, $\x03, $\x04\0"
13422 /* 197 */ "vmlava$\xFF\x05\x02.u32 $\x01, $\x03, $\x04\0"
13423 /* 223 */ "vmlava$\xFF\x05\x02.u8 $\x01, $\x03, $\x04\0"
13424 /* 248 */ "vmlav$\xFF\x04\x02.s16 $\x01, $\x02, $\x03\0"
13425 /* 273 */ "vmlav$\xFF\x04\x02.s32 $\x01, $\x02, $\x03\0"
13426 /* 298 */ "vmlav$\xFF\x04\x02.s8 $\x01, $\x02, $\x03\0"
13427 /* 322 */ "vmlav$\xFF\x04\x02.u16 $\x01, $\x02, $\x03\0"
13428 /* 347 */ "vmlav$\xFF\x04\x02.u32 $\x01, $\x02, $\x03\0"
13429 /* 372 */ "vmlav$\xFF\x04\x02.u8 $\x01, $\x02, $\x03\0"
13430 /* 396 */ "vmlalva$\xFF\x07\x02.s16 $\x01, $\x02, $\x05, $\x06\0"
13431 /* 427 */ "vmlalva$\xFF\x07\x02.s32 $\x01, $\x02, $\x05, $\x06\0"
13432 /* 458 */ "vmlalva$\xFF\x07\x02.u16 $\x01, $\x02, $\x05, $\x06\0"
13433 /* 489 */ "vmlalva$\xFF\x07\x02.u32 $\x01, $\x02, $\x05, $\x06\0"
13434 /* 520 */ "vmlalv$\xFF\x05\x02.s16 $\x01, $\x02, $\x03, $\x04\0"
13435 /* 550 */ "vmlalv$\xFF\x05\x02.s32 $\x01, $\x02, $\x03, $\x04\0"
13436 /* 580 */ "vmlalv$\xFF\x05\x02.u16 $\x01, $\x02, $\x03, $\x04\0"
13437 /* 610 */ "vmlalv$\xFF\x05\x02.u32 $\x01, $\x02, $\x03, $\x04\0"
13438 /* 640 */ "vmov$\xFF\x04\x02 $\x01, $\x02\0"
13439 /* 656 */ "vrmlalvha$\xFF\x07\x02.s32 $\x01, $\x02, $\x05, $\x06\0"
13440 /* 689 */ "vrmlalvha$\xFF\x07\x02.u32 $\x01, $\x02, $\x05, $\x06\0"
13441 /* 722 */ "vrmlalvh$\xFF\x05\x02.s32 $\x01, $\x02, $\x03, $\x04\0"
13442 /* 754 */ "vrmlalvh$\xFF\x05\x02.u32 $\x01, $\x02, $\x03, $\x04\0"
13443 /* 786 */ "vlldm$\xFF\x02\x01 $\x01\0"
13444 /* 799 */ "vlstm$\xFF\x02\x01 $\x01\0"
13445 /* 812 */ "cset $\x01, $\xFF\x04\x03\0"
13446 /* 826 */ "cinc $\x01, $\x02, $\xFF\x04\x03\0"
13447 /* 844 */ "csetm $\x01, $\xFF\x04\x03\0"
13448 /* 859 */ "cinv $\x01, $\x02, $\xFF\x04\x03\0"
13449 /* 877 */ "cneg $\x01, $\x02, $\xFF\x04\x03\0"
13450 /* 895 */ "dfb$\xFF\x02\x01\0"
13451 /* 903 */ "nop$\xFF\x02\x01.w\0"
13452 /* 913 */ "yield$\xFF\x02\x01.w\0"
13453 /* 925 */ "wfe$\xFF\x02\x01.w\0"
13454 /* 935 */ "wfi$\xFF\x02\x01.w\0"
13455 /* 945 */ "sev$\xFF\x02\x01.w\0"
13456 /* 955 */ "sevl$\xFF\x02\x01.w\0"
13457 /* 966 */ "esb$\xFF\x02\x01.w\0"
13458 /* 976 */ "pacbti$\xFF\x02\x01 r12,lr,sp\0"
13459 /* 997 */ "bti$\xFF\x02\x01\0"
13460 /* 1005 */ "pac$\xFF\x02\x01 r12,lr,sp\0"
13461 /* 1023 */ "aut$\xFF\x02\x01 r12,lr,sp\0"
13462 /* 1041 */ "eret$\xFF\x02\x01\0"
13463 ;
13464
13465#ifndef NDEBUG
13466 static struct SortCheck {
13467 SortCheck(ArrayRef<PatternsForOpcode> OpToPatterns) {
13468 assert(std::is_sorted(
13469 OpToPatterns.begin(), OpToPatterns.end(),
13470 [](const PatternsForOpcode &L, const PatternsForOpcode &R) {
13471 return L.Opcode < R.Opcode;
13472 }) &&
13473 "tablegen failed to sort opcode patterns");
13474 }
13475 } sortCheckVar(OpToPatterns);
13476#endif
13477
13478 AliasMatchingData M {
13479 .OpToPatterns: ArrayRef(OpToPatterns),
13480 .Patterns: ArrayRef(Patterns),
13481 .PatternConds: ArrayRef(Conds),
13482 .AsmStrings: StringRef(AsmStrings, std::size(AsmStrings)),
13483 .ValidateMCOperand: nullptr,
13484 };
13485 const char *AsmString = matchAliasPatterns(MI, STI: &STI, M);
13486 if (!AsmString) return false;
13487
13488 unsigned I = 0;
13489 while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
13490 AsmString[I] != '$' && AsmString[I] != '\0')
13491 ++I;
13492 OS << '\t' << StringRef(AsmString, I);
13493 if (AsmString[I] != '\0') {
13494 if (AsmString[I] == ' ' || AsmString[I] == '\t') {
13495 OS << '\t';
13496 ++I;
13497 }
13498 do {
13499 if (AsmString[I] == '$') {
13500 ++I;
13501 if (AsmString[I] == (char)0xff) {
13502 ++I;
13503 int OpIdx = AsmString[I++] - 1;
13504 int PrintMethodIdx = AsmString[I++] - 1;
13505 printCustomAliasOperand(MI, Address, OpIdx, PrintMethodIdx, STI, O&: OS);
13506 } else
13507 printOperand(MI, OpNo: unsigned(AsmString[I++]) - 1, STI, O&: OS);
13508 } else {
13509 OS << AsmString[I++];
13510 }
13511 } while (AsmString[I] != '\0');
13512 }
13513
13514 return true;
13515}
13516
13517void ARMInstPrinter::printCustomAliasOperand(
13518 const MCInst *MI, uint64_t Address, unsigned OpIdx,
13519 unsigned PrintMethodIdx,
13520 const MCSubtargetInfo &STI,
13521 raw_ostream &OS) {
13522 switch (PrintMethodIdx) {
13523 default:
13524 llvm_unreachable("Unknown PrintMethod kind");
13525 break;
13526 case 0:
13527 printPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13528 break;
13529 case 1:
13530 printVPTPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13531 break;
13532 case 2:
13533 printMandatoryInvertedPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13534 break;
13535 }
13536}
13537
13538#endif // PRINT_ALIAS_INSTR
13539