1/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2|* *|
3|* Assembly Writer Source Fragment *|
4|* *|
5|* Automatically generated file, do not edit! *|
6|* From: ARM.td *|
7|* *|
8\*===----------------------------------------------------------------------===*/
9
10/// getMnemonic - This method is automatically generated by tablegen
11/// from the instruction set description.
12std::pair<const char *, uint64_t>
13ARMInstPrinter::getMnemonic(const MCInst &MI) const {
14
15#ifdef __GNUC__
16#pragma GCC diagnostic push
17#pragma GCC diagnostic ignored "-Woverlength-strings"
18#endif
19 static const char AsmStrs[] = {
20 /* 0 */ "vcx1\t\000"
21 /* 6 */ "vld20.32\t\000"
22 /* 16 */ "vst20.32\t\000"
23 /* 26 */ "vld40.32\t\000"
24 /* 36 */ "vst40.32\t\000"
25 /* 46 */ "sha1su0.32\t\000"
26 /* 58 */ "sha256su0.32\t\000"
27 /* 72 */ "vld21.32\t\000"
28 /* 82 */ "vst21.32\t\000"
29 /* 92 */ "vld41.32\t\000"
30 /* 102 */ "vst41.32\t\000"
31 /* 112 */ "sha1su1.32\t\000"
32 /* 124 */ "sha256su1.32\t\000"
33 /* 138 */ "vld42.32\t\000"
34 /* 148 */ "vst42.32\t\000"
35 /* 158 */ "sha256h2.32\t\000"
36 /* 171 */ "vld43.32\t\000"
37 /* 181 */ "vst43.32\t\000"
38 /* 191 */ "sha1c.32\t\000"
39 /* 201 */ "sha1h.32\t\000"
40 /* 211 */ "sha256h.32\t\000"
41 /* 223 */ "sha1m.32\t\000"
42 /* 233 */ "sha1p.32\t\000"
43 /* 243 */ "dlstp.32\t\000"
44 /* 253 */ "wlstp.32\t\000"
45 /* 263 */ "vcvta.s32.f32\t\000"
46 /* 278 */ "vcvtm.s32.f32\t\000"
47 /* 293 */ "vcvtn.s32.f32\t\000"
48 /* 308 */ "vcvtp.s32.f32\t\000"
49 /* 323 */ "vcvta.u32.f32\t\000"
50 /* 338 */ "vcvtm.u32.f32\t\000"
51 /* 353 */ "vcvtn.u32.f32\t\000"
52 /* 368 */ "vcvtp.u32.f32\t\000"
53 /* 383 */ "vcmla.f32\t\000"
54 /* 394 */ "vrinta.f32\t\000"
55 /* 406 */ "vcadd.f32\t\000"
56 /* 417 */ "vselge.f32\t\000"
57 /* 429 */ "vminnm.f32\t\000"
58 /* 441 */ "vmaxnm.f32\t\000"
59 /* 453 */ "vrintm.f32\t\000"
60 /* 465 */ "vrintn.f32\t\000"
61 /* 477 */ "vrintp.f32\t\000"
62 /* 489 */ "vseleq.f32\t\000"
63 /* 501 */ "vselvs.f32\t\000"
64 /* 513 */ "vselgt.f32\t\000"
65 /* 525 */ "vrintx.f32\t\000"
66 /* 537 */ "vrintz.f32\t\000"
67 /* 549 */ "ldc2\t\000"
68 /* 555 */ "mrc2\t\000"
69 /* 561 */ "mrrc2\t\000"
70 /* 568 */ "stc2\t\000"
71 /* 574 */ "cdp2\t\000"
72 /* 580 */ "mcr2\t\000"
73 /* 586 */ "mcrr2\t\000"
74 /* 593 */ "vcx2\t\000"
75 /* 599 */ "vcx3\t\000"
76 /* 605 */ "dlstp.64\t\000"
77 /* 615 */ "wlstp.64\t\000"
78 /* 625 */ "vcvta.s32.f64\t\000"
79 /* 640 */ "vcvtm.s32.f64\t\000"
80 /* 655 */ "vcvtn.s32.f64\t\000"
81 /* 670 */ "vcvtp.s32.f64\t\000"
82 /* 685 */ "vcvta.u32.f64\t\000"
83 /* 700 */ "vcvtm.u32.f64\t\000"
84 /* 715 */ "vcvtn.u32.f64\t\000"
85 /* 730 */ "vcvtp.u32.f64\t\000"
86 /* 745 */ "vrinta.f64\t\000"
87 /* 757 */ "vselge.f64\t\000"
88 /* 769 */ "vminnm.f64\t\000"
89 /* 781 */ "vmaxnm.f64\t\000"
90 /* 793 */ "vrintm.f64\t\000"
91 /* 805 */ "vrintn.f64\t\000"
92 /* 817 */ "vrintp.f64\t\000"
93 /* 829 */ "vseleq.f64\t\000"
94 /* 841 */ "vselvs.f64\t\000"
95 /* 853 */ "vselgt.f64\t\000"
96 /* 865 */ "vmull.p64\t\000"
97 /* 876 */ "vld20.16\t\000"
98 /* 886 */ "vst20.16\t\000"
99 /* 896 */ "vld40.16\t\000"
100 /* 906 */ "vst40.16\t\000"
101 /* 916 */ "vld21.16\t\000"
102 /* 926 */ "vst21.16\t\000"
103 /* 936 */ "vld41.16\t\000"
104 /* 946 */ "vst41.16\t\000"
105 /* 956 */ "vld42.16\t\000"
106 /* 966 */ "vst42.16\t\000"
107 /* 976 */ "vld43.16\t\000"
108 /* 986 */ "vst43.16\t\000"
109 /* 996 */ "dlstp.16\t\000"
110 /* 1006 */ "wlstp.16\t\000"
111 /* 1016 */ "vcvta.s32.f16\t\000"
112 /* 1031 */ "vcvtm.s32.f16\t\000"
113 /* 1046 */ "vcvtn.s32.f16\t\000"
114 /* 1061 */ "vcvtp.s32.f16\t\000"
115 /* 1076 */ "vcvta.u32.f16\t\000"
116 /* 1091 */ "vcvtm.u32.f16\t\000"
117 /* 1106 */ "vcvtn.u32.f16\t\000"
118 /* 1121 */ "vcvtp.u32.f16\t\000"
119 /* 1136 */ "vcvta.s16.f16\t\000"
120 /* 1151 */ "vcvtm.s16.f16\t\000"
121 /* 1166 */ "vcvtn.s16.f16\t\000"
122 /* 1181 */ "vcvtp.s16.f16\t\000"
123 /* 1196 */ "vcvta.u16.f16\t\000"
124 /* 1211 */ "vcvtm.u16.f16\t\000"
125 /* 1226 */ "vcvtn.u16.f16\t\000"
126 /* 1241 */ "vcvtp.u16.f16\t\000"
127 /* 1256 */ "vcmla.f16\t\000"
128 /* 1267 */ "vrinta.f16\t\000"
129 /* 1279 */ "vcadd.f16\t\000"
130 /* 1290 */ "vselge.f16\t\000"
131 /* 1302 */ "vfmal.f16\t\000"
132 /* 1313 */ "vfmsl.f16\t\000"
133 /* 1324 */ "vminnm.f16\t\000"
134 /* 1336 */ "vmaxnm.f16\t\000"
135 /* 1348 */ "vrintm.f16\t\000"
136 /* 1360 */ "vrintn.f16\t\000"
137 /* 1372 */ "vrintp.f16\t\000"
138 /* 1384 */ "vseleq.f16\t\000"
139 /* 1396 */ "vins.f16\t\000"
140 /* 1406 */ "vselvs.f16\t\000"
141 /* 1418 */ "vselgt.f16\t\000"
142 /* 1430 */ "vrintx.f16\t\000"
143 /* 1442 */ "vmovx.f16\t\000"
144 /* 1453 */ "vrintz.f16\t\000"
145 /* 1465 */ "vmmla.bf16\t\000"
146 /* 1477 */ "vfmab.bf16\t\000"
147 /* 1489 */ "vfmat.bf16\t\000"
148 /* 1501 */ "vdot.bf16\t\000"
149 /* 1512 */ "vld20.8\t\000"
150 /* 1521 */ "vst20.8\t\000"
151 /* 1530 */ "vld40.8\t\000"
152 /* 1539 */ "vst40.8\t\000"
153 /* 1548 */ "vld21.8\t\000"
154 /* 1557 */ "vst21.8\t\000"
155 /* 1566 */ "vld41.8\t\000"
156 /* 1575 */ "vst41.8\t\000"
157 /* 1584 */ "vld42.8\t\000"
158 /* 1593 */ "vst42.8\t\000"
159 /* 1602 */ "vld43.8\t\000"
160 /* 1611 */ "vst43.8\t\000"
161 /* 1620 */ "aesimc.8\t\000"
162 /* 1630 */ "aesmc.8\t\000"
163 /* 1639 */ "aesd.8\t\000"
164 /* 1647 */ "aese.8\t\000"
165 /* 1655 */ "dlstp.8\t\000"
166 /* 1664 */ "wlstp.8\t\000"
167 /* 1673 */ "vusmmla.s8\t\000"
168 /* 1685 */ "vsmmla.s8\t\000"
169 /* 1696 */ "vusdot.s8\t\000"
170 /* 1707 */ "vsdot.s8\t\000"
171 /* 1717 */ "vummla.u8\t\000"
172 /* 1728 */ "vsudot.u8\t\000"
173 /* 1739 */ "vudot.u8\t\000"
174 /* 1749 */ "vcx1a\t\000"
175 /* 1756 */ "vcx2a\t\000"
176 /* 1763 */ "vcx3a\t\000"
177 /* 1770 */ "rfeda\t\000"
178 /* 1777 */ "rfeia\t\000"
179 /* 1784 */ "crc32b\t\000"
180 /* 1792 */ "crc32cb\t\000"
181 /* 1801 */ "rfedb\t\000"
182 /* 1808 */ "rfeib\t\000"
183 /* 1815 */ "dmb\t\000"
184 /* 1820 */ "dsb\t\000"
185 /* 1825 */ "isb\t\000"
186 /* 1830 */ "tsb\t\000"
187 /* 1835 */ "csinc\t\000"
188 /* 1842 */ "hvc\t\000"
189 /* 1847 */ "cx1d\t\000"
190 /* 1853 */ "cx2d\t\000"
191 /* 1859 */ "cx3d\t\000"
192 /* 1865 */ "pld\t\000"
193 /* 1870 */ "setend\t\000"
194 /* 1878 */ "le\t\000"
195 /* 1882 */ "udf\t\000"
196 /* 1887 */ "csneg\t\000"
197 /* 1894 */ "crc32h\t\000"
198 /* 1902 */ "crc32ch\t\000"
199 /* 1911 */ "pli\t\000"
200 /* 1916 */ "bti\t\000"
201 /* 1921 */ "ldc2l\t\000"
202 /* 1928 */ "stc2l\t\000"
203 /* 1935 */ "bl\t\000"
204 /* 1939 */ "bfcsel\t\000"
205 /* 1947 */ "setpan\t\000"
206 /* 1955 */ "letp\t\000"
207 /* 1961 */ "dls\t\000"
208 /* 1966 */ "wls\t\000"
209 /* 1971 */ "cps\t\000"
210 /* 1976 */ "movs\t\000"
211 /* 1982 */ "hlt\t\000"
212 /* 1987 */ "bkpt\t\000"
213 /* 1993 */ "csinv\t\000"
214 /* 2000 */ "hvc.w\t\000"
215 /* 2007 */ "udf.w\t\000"
216 /* 2014 */ "crc32w\t\000"
217 /* 2022 */ "crc32cw\t\000"
218 /* 2031 */ "pldw\t\000"
219 /* 2037 */ "bx\t\000"
220 /* 2041 */ "blx\t\000"
221 /* 2046 */ "cbz\t\000"
222 /* 2051 */ "cbnz\t\000"
223 /* 2057 */ "srsda\tsp!, \000"
224 /* 2069 */ "srsia\tsp!, \000"
225 /* 2081 */ "srsdb\tsp!, \000"
226 /* 2093 */ "srsib\tsp!, \000"
227 /* 2105 */ "srsda\tsp, \000"
228 /* 2116 */ "srsia\tsp, \000"
229 /* 2127 */ "srsdb\tsp, \000"
230 /* 2138 */ "srsib\tsp, \000"
231 /* 2149 */ "# XRay Function Patchable RET.\000"
232 /* 2180 */ "# XRay Typed Event Log.\000"
233 /* 2204 */ "# XRay Custom Event Log.\000"
234 /* 2229 */ "# XRay Function Enter.\000"
235 /* 2252 */ "# XRay Tail Call Exit.\000"
236 /* 2275 */ "# XRay Function Exit.\000"
237 /* 2297 */ "__brkdiv0\000"
238 /* 2307 */ "vld1\000"
239 /* 2312 */ "dcps1\000"
240 /* 2318 */ "vst1\000"
241 /* 2323 */ "vcx1\000"
242 /* 2328 */ "vrev32\000"
243 /* 2335 */ "ldc2\000"
244 /* 2340 */ "mrc2\000"
245 /* 2345 */ "mrrc2\000"
246 /* 2351 */ "stc2\000"
247 /* 2356 */ "vld2\000"
248 /* 2361 */ "cdp2\000"
249 /* 2366 */ "mcr2\000"
250 /* 2371 */ "mcrr2\000"
251 /* 2377 */ "dcps2\000"
252 /* 2383 */ "vst2\000"
253 /* 2388 */ "vcx2\000"
254 /* 2393 */ "vld3\000"
255 /* 2398 */ "dcps3\000"
256 /* 2404 */ "vst3\000"
257 /* 2409 */ "vcx3\000"
258 /* 2414 */ "vrev64\000"
259 /* 2421 */ "vld4\000"
260 /* 2426 */ "vst4\000"
261 /* 2431 */ "sxtab16\000"
262 /* 2439 */ "uxtab16\000"
263 /* 2447 */ "sxtb16\000"
264 /* 2454 */ "uxtb16\000"
265 /* 2461 */ "shsub16\000"
266 /* 2469 */ "uhsub16\000"
267 /* 2477 */ "uqsub16\000"
268 /* 2485 */ "ssub16\000"
269 /* 2492 */ "usub16\000"
270 /* 2499 */ "shadd16\000"
271 /* 2507 */ "uhadd16\000"
272 /* 2515 */ "uqadd16\000"
273 /* 2523 */ "sadd16\000"
274 /* 2530 */ "uadd16\000"
275 /* 2537 */ "ssat16\000"
276 /* 2544 */ "usat16\000"
277 /* 2551 */ "vrev16\000"
278 /* 2558 */ "usada8\000"
279 /* 2565 */ "shsub8\000"
280 /* 2572 */ "uhsub8\000"
281 /* 2579 */ "uqsub8\000"
282 /* 2586 */ "ssub8\000"
283 /* 2592 */ "usub8\000"
284 /* 2598 */ "usad8\000"
285 /* 2604 */ "shadd8\000"
286 /* 2611 */ "uhadd8\000"
287 /* 2618 */ "uqadd8\000"
288 /* 2625 */ "sadd8\000"
289 /* 2631 */ "uadd8\000"
290 /* 2637 */ "LIFETIME_END\000"
291 /* 2650 */ "PSEUDO_PROBE\000"
292 /* 2663 */ "BUNDLE\000"
293 /* 2670 */ "FAKE_USE\000"
294 /* 2679 */ "DBG_VALUE\000"
295 /* 2689 */ "DBG_INSTR_REF\000"
296 /* 2703 */ "DBG_PHI\000"
297 /* 2711 */ "DBG_LABEL\000"
298 /* 2721 */ "LIFETIME_START\000"
299 /* 2736 */ "DBG_VALUE_LIST\000"
300 /* 2751 */ "vcx1a\000"
301 /* 2757 */ "vcx2a\000"
302 /* 2763 */ "vcx3a\000"
303 /* 2769 */ "vaba\000"
304 /* 2774 */ "cx1da\000"
305 /* 2780 */ "cx2da\000"
306 /* 2786 */ "cx3da\000"
307 /* 2792 */ "lda\000"
308 /* 2796 */ "ldmda\000"
309 /* 2802 */ "stmda\000"
310 /* 2808 */ "vrmlaldavha\000"
311 /* 2820 */ "vrmlsldavha\000"
312 /* 2832 */ "rfeia\000"
313 /* 2838 */ "vldmia\000"
314 /* 2845 */ "vstmia\000"
315 /* 2852 */ "srsia\000"
316 /* 2858 */ "vcmla\000"
317 /* 2864 */ "smmla\000"
318 /* 2870 */ "vnmla\000"
319 /* 2876 */ "vmla\000"
320 /* 2881 */ "vfma\000"
321 /* 2886 */ "vfnma\000"
322 /* 2892 */ "vminnma\000"
323 /* 2900 */ "vmaxnma\000"
324 /* 2908 */ "vmina\000"
325 /* 2914 */ "vrsra\000"
326 /* 2920 */ "vsra\000"
327 /* 2925 */ "vrinta\000"
328 /* 2932 */ "tta\000"
329 /* 2936 */ "vcvta\000"
330 /* 2942 */ "vmladava\000"
331 /* 2951 */ "vmlaldava\000"
332 /* 2961 */ "vmlsldava\000"
333 /* 2971 */ "vmlsdava\000"
334 /* 2980 */ "vaddva\000"
335 /* 2987 */ "vaddlva\000"
336 /* 2995 */ "vmaxa\000"
337 /* 3001 */ "ldab\000"
338 /* 3006 */ "sxtab\000"
339 /* 3012 */ "uxtab\000"
340 /* 3018 */ "smlabb\000"
341 /* 3025 */ "smlalbb\000"
342 /* 3033 */ "smulbb\000"
343 /* 3040 */ "tbb\000"
344 /* 3044 */ "rfedb\000"
345 /* 3050 */ "vldmdb\000"
346 /* 3057 */ "vstmdb\000"
347 /* 3064 */ "srsdb\000"
348 /* 3070 */ "ldmib\000"
349 /* 3076 */ "stmib\000"
350 /* 3082 */ "vshllb\000"
351 /* 3089 */ "vqdmullb\000"
352 /* 3098 */ "vmullb\000"
353 /* 3105 */ "stlb\000"
354 /* 3110 */ "vmovlb\000"
355 /* 3117 */ "dmb\000"
356 /* 3121 */ "vqshrnb\000"
357 /* 3129 */ "vqrshrnb\000"
358 /* 3138 */ "vrshrnb\000"
359 /* 3146 */ "vshrnb\000"
360 /* 3153 */ "vqshrunb\000"
361 /* 3162 */ "vqrshrunb\000"
362 /* 3172 */ "vqmovunb\000"
363 /* 3181 */ "vqmovnb\000"
364 /* 3189 */ "vmovnb\000"
365 /* 3196 */ "swpb\000"
366 /* 3201 */ "vldrb\000"
367 /* 3207 */ "vstrb\000"
368 /* 3213 */ "dsb\000"
369 /* 3217 */ "isb\000"
370 /* 3221 */ "ldrsb\000"
371 /* 3227 */ "tsb\000"
372 /* 3231 */ "smlatb\000"
373 /* 3238 */ "pkhtb\000"
374 /* 3244 */ "smlaltb\000"
375 /* 3252 */ "smultb\000"
376 /* 3259 */ "vcvtb\000"
377 /* 3265 */ "sxtb\000"
378 /* 3270 */ "uxtb\000"
379 /* 3275 */ "qdsub\000"
380 /* 3281 */ "vhsub\000"
381 /* 3287 */ "vqsub\000"
382 /* 3293 */ "vsub\000"
383 /* 3298 */ "smlawb\000"
384 /* 3305 */ "smulwb\000"
385 /* 3312 */ "ldaexb\000"
386 /* 3319 */ "stlexb\000"
387 /* 3326 */ "ldrexb\000"
388 /* 3333 */ "strexb\000"
389 /* 3340 */ "vsbc\000"
390 /* 3345 */ "vadc\000"
391 /* 3350 */ "ldc\000"
392 /* 3354 */ "bfc\000"
393 /* 3358 */ "vbic\000"
394 /* 3363 */ "vshlc\000"
395 /* 3369 */ "smc\000"
396 /* 3373 */ "mrc\000"
397 /* 3377 */ "mrrc\000"
398 /* 3382 */ "rsc\000"
399 /* 3386 */ "stc\000"
400 /* 3390 */ "svc\000"
401 /* 3394 */ "smlad\000"
402 /* 3400 */ "smuad\000"
403 /* 3406 */ "vabd\000"
404 /* 3411 */ "vhcadd\000"
405 /* 3418 */ "vcadd\000"
406 /* 3424 */ "qdadd\000"
407 /* 3430 */ "vrhadd\000"
408 /* 3437 */ "vhadd\000"
409 /* 3443 */ "vpadd\000"
410 /* 3449 */ "vqadd\000"
411 /* 3455 */ "vadd\000"
412 /* 3460 */ "smlald\000"
413 /* 3467 */ "pld\000"
414 /* 3471 */ "smlsld\000"
415 /* 3478 */ "vand\000"
416 /* 3483 */ "vldrd\000"
417 /* 3489 */ "vstrd\000"
418 /* 3495 */ "smlsd\000"
419 /* 3501 */ "smusd\000"
420 /* 3507 */ "ldaexd\000"
421 /* 3514 */ "stlexd\000"
422 /* 3521 */ "ldrexd\000"
423 /* 3528 */ "strexd\000"
424 /* 3535 */ "vacge\000"
425 /* 3541 */ "vcge\000"
426 /* 3546 */ "vcle\000"
427 /* 3551 */ "vrecpe\000"
428 /* 3558 */ "vcmpe\000"
429 /* 3564 */ "vrsqrte\000"
430 /* 3572 */ "bf\000"
431 /* 3575 */ "vbif\000"
432 /* 3580 */ "dbg\000"
433 /* 3584 */ "pacg\000"
434 /* 3589 */ "vqneg\000"
435 /* 3595 */ "vneg\000"
436 /* 3600 */ "sg\000"
437 /* 3603 */ "autg\000"
438 /* 3608 */ "ldah\000"
439 /* 3613 */ "vqdmlah\000"
440 /* 3621 */ "vqrdmlah\000"
441 /* 3630 */ "sxtah\000"
442 /* 3636 */ "uxtah\000"
443 /* 3642 */ "tbh\000"
444 /* 3646 */ "vqdmladh\000"
445 /* 3655 */ "vqrdmladh\000"
446 /* 3665 */ "vqdmlsdh\000"
447 /* 3674 */ "vqrdmlsdh\000"
448 /* 3684 */ "stlh\000"
449 /* 3689 */ "vqdmulh\000"
450 /* 3697 */ "vqrdmulh\000"
451 /* 3706 */ "vrmulh\000"
452 /* 3713 */ "vmulh\000"
453 /* 3719 */ "vldrh\000"
454 /* 3725 */ "vstrh\000"
455 /* 3731 */ "vqdmlash\000"
456 /* 3740 */ "vqrdmlash\000"
457 /* 3750 */ "vqrdmlsh\000"
458 /* 3759 */ "ldrsh\000"
459 /* 3765 */ "push\000"
460 /* 3770 */ "revsh\000"
461 /* 3776 */ "sxth\000"
462 /* 3781 */ "uxth\000"
463 /* 3786 */ "vrmlaldavh\000"
464 /* 3797 */ "vrmlsldavh\000"
465 /* 3808 */ "ldaexh\000"
466 /* 3815 */ "stlexh\000"
467 /* 3822 */ "ldrexh\000"
468 /* 3829 */ "strexh\000"
469 /* 3836 */ "vsbci\000"
470 /* 3842 */ "vadci\000"
471 /* 3848 */ "bfi\000"
472 /* 3852 */ "pli\000"
473 /* 3856 */ "vsli\000"
474 /* 3861 */ "vsri\000"
475 /* 3866 */ "bxj\000"
476 /* 3870 */ "ldc2l\000"
477 /* 3876 */ "stc2l\000"
478 /* 3882 */ "umaal\000"
479 /* 3888 */ "vabal\000"
480 /* 3894 */ "vpadal\000"
481 /* 3901 */ "vqdmlal\000"
482 /* 3909 */ "smlal\000"
483 /* 3915 */ "umlal\000"
484 /* 3921 */ "vmlal\000"
485 /* 3927 */ "vtbl\000"
486 /* 3932 */ "vsubl\000"
487 /* 3938 */ "ldcl\000"
488 /* 3943 */ "stcl\000"
489 /* 3948 */ "vabdl\000"
490 /* 3954 */ "vpaddl\000"
491 /* 3961 */ "vaddl\000"
492 /* 3967 */ "vpsel\000"
493 /* 3973 */ "bfl\000"
494 /* 3977 */ "sqshl\000"
495 /* 3983 */ "uqshl\000"
496 /* 3989 */ "vqshl\000"
497 /* 3995 */ "uqrshl\000"
498 /* 4002 */ "vqrshl\000"
499 /* 4009 */ "vrshl\000"
500 /* 4015 */ "vshl\000"
501 /* 4020 */ "# FEntry call\000"
502 /* 4034 */ "sqshll\000"
503 /* 4041 */ "uqshll\000"
504 /* 4048 */ "uqrshll\000"
505 /* 4056 */ "vshll\000"
506 /* 4062 */ "lsll\000"
507 /* 4067 */ "vqdmull\000"
508 /* 4075 */ "smull\000"
509 /* 4081 */ "umull\000"
510 /* 4087 */ "vmull\000"
511 /* 4093 */ "sqrshrl\000"
512 /* 4101 */ "srshrl\000"
513 /* 4108 */ "urshrl\000"
514 /* 4115 */ "asrl\000"
515 /* 4120 */ "lsrl\000"
516 /* 4125 */ "vbsl\000"
517 /* 4130 */ "vqdmlsl\000"
518 /* 4138 */ "vmlsl\000"
519 /* 4144 */ "stl\000"
520 /* 4148 */ "vcmul\000"
521 /* 4154 */ "smmul\000"
522 /* 4160 */ "vnmul\000"
523 /* 4166 */ "vmul\000"
524 /* 4171 */ "vmovl\000"
525 /* 4177 */ "vlldm\000"
526 /* 4183 */ "vminnm\000"
527 /* 4190 */ "vmaxnm\000"
528 /* 4197 */ "vscclrm\000"
529 /* 4205 */ "vrintm\000"
530 /* 4212 */ "vlstm\000"
531 /* 4218 */ "vcvtm\000"
532 /* 4224 */ "vrsubhn\000"
533 /* 4232 */ "vsubhn\000"
534 /* 4239 */ "vraddhn\000"
535 /* 4247 */ "vaddhn\000"
536 /* 4254 */ "vpmin\000"
537 /* 4260 */ "vmin\000"
538 /* 4265 */ "cmn\000"
539 /* 4269 */ "vqshrn\000"
540 /* 4276 */ "vqrshrn\000"
541 /* 4284 */ "vrshrn\000"
542 /* 4291 */ "vshrn\000"
543 /* 4297 */ "vorn\000"
544 /* 4302 */ "vtrn\000"
545 /* 4307 */ "vrintn\000"
546 /* 4314 */ "vcvtn\000"
547 /* 4320 */ "vqshrun\000"
548 /* 4328 */ "vqrshrun\000"
549 /* 4337 */ "vqmovun\000"
550 /* 4345 */ "vmvn\000"
551 /* 4350 */ "vqmovn\000"
552 /* 4357 */ "vmovn\000"
553 /* 4363 */ "trap\000"
554 /* 4368 */ "cdp\000"
555 /* 4372 */ "vzip\000"
556 /* 4377 */ "vcmp\000"
557 /* 4382 */ "pop\000"
558 /* 4386 */ "pac\tr12, lr, sp\000"
559 /* 4402 */ "pacbti\tr12, lr, sp\000"
560 /* 4421 */ "aut\tr12, lr, sp\000"
561 /* 4437 */ "lctp\000"
562 /* 4442 */ "vctp\000"
563 /* 4447 */ "vrintp\000"
564 /* 4454 */ "vcvtp\000"
565 /* 4460 */ "vddup\000"
566 /* 4466 */ "vidup\000"
567 /* 4472 */ "vdup\000"
568 /* 4477 */ "vdwdup\000"
569 /* 4484 */ "viwdup\000"
570 /* 4491 */ "vswp\000"
571 /* 4496 */ "vuzp\000"
572 /* 4501 */ "vceq\000"
573 /* 4506 */ "teq\000"
574 /* 4510 */ "smmlar\000"
575 /* 4517 */ "mcr\000"
576 /* 4521 */ "adr\000"
577 /* 4525 */ "vldr\000"
578 /* 4530 */ "sqrshr\000"
579 /* 4537 */ "srshr\000"
580 /* 4543 */ "urshr\000"
581 /* 4549 */ "vrshr\000"
582 /* 4555 */ "vshr\000"
583 /* 4560 */ "smmulr\000"
584 /* 4567 */ "veor\000"
585 /* 4572 */ "ror\000"
586 /* 4576 */ "mcrr\000"
587 /* 4581 */ "vorr\000"
588 /* 4586 */ "asr\000"
589 /* 4590 */ "smmlsr\000"
590 /* 4597 */ "vmsr\000"
591 /* 4602 */ "vbrsr\000"
592 /* 4608 */ "vrintr\000"
593 /* 4615 */ "vstr\000"
594 /* 4620 */ "vcvtr\000"
595 /* 4626 */ "vmlas\000"
596 /* 4632 */ "vfmas\000"
597 /* 4638 */ "vqabs\000"
598 /* 4644 */ "vabs\000"
599 /* 4649 */ "subs\000"
600 /* 4654 */ "vcls\000"
601 /* 4659 */ "smmls\000"
602 /* 4665 */ "vnmls\000"
603 /* 4671 */ "vmls\000"
604 /* 4676 */ "vfms\000"
605 /* 4681 */ "vfnms\000"
606 /* 4687 */ "bxns\000"
607 /* 4692 */ "blxns\000"
608 /* 4698 */ "vrecps\000"
609 /* 4705 */ "vmrs\000"
610 /* 4710 */ "asrs\000"
611 /* 4715 */ "lsrs\000"
612 /* 4720 */ "vrsqrts\000"
613 /* 4728 */ "movs\000"
614 /* 4733 */ "ssat\000"
615 /* 4738 */ "usat\000"
616 /* 4743 */ "ttat\000"
617 /* 4748 */ "smlabt\000"
618 /* 4755 */ "pkhbt\000"
619 /* 4761 */ "smlalbt\000"
620 /* 4769 */ "smulbt\000"
621 /* 4776 */ "ldrbt\000"
622 /* 4782 */ "strbt\000"
623 /* 4788 */ "ldrsbt\000"
624 /* 4795 */ "eret\000"
625 /* 4800 */ "vacgt\000"
626 /* 4806 */ "vcgt\000"
627 /* 4811 */ "ldrht\000"
628 /* 4817 */ "strht\000"
629 /* 4823 */ "ldrsht\000"
630 /* 4830 */ "rbit\000"
631 /* 4835 */ "vbit\000"
632 /* 4840 */ "vclt\000"
633 /* 4845 */ "vshllt\000"
634 /* 4852 */ "vqdmullt\000"
635 /* 4861 */ "vmullt\000"
636 /* 4868 */ "vmovlt\000"
637 /* 4875 */ "vcnt\000"
638 /* 4880 */ "hint\000"
639 /* 4885 */ "vqshrnt\000"
640 /* 4893 */ "vqrshrnt\000"
641 /* 4902 */ "vrshrnt\000"
642 /* 4910 */ "vshrnt\000"
643 /* 4917 */ "vqshrunt\000"
644 /* 4926 */ "vqrshrunt\000"
645 /* 4936 */ "vqmovunt\000"
646 /* 4945 */ "vqmovnt\000"
647 /* 4953 */ "vmovnt\000"
648 /* 4960 */ "vpnot\000"
649 /* 4966 */ "vpt\000"
650 /* 4970 */ "ldrt\000"
651 /* 4975 */ "vsqrt\000"
652 /* 4981 */ "strt\000"
653 /* 4986 */ "vpst\000"
654 /* 4991 */ "vtst\000"
655 /* 4996 */ "smlatt\000"
656 /* 5003 */ "smlaltt\000"
657 /* 5011 */ "smultt\000"
658 /* 5018 */ "ttt\000"
659 /* 5022 */ "vcvtt\000"
660 /* 5028 */ "bxaut\000"
661 /* 5034 */ "vjcvt\000"
662 /* 5040 */ "vcvt\000"
663 /* 5045 */ "movt\000"
664 /* 5050 */ "smlawt\000"
665 /* 5057 */ "smulwt\000"
666 /* 5064 */ "vext\000"
667 /* 5069 */ "vqshlu\000"
668 /* 5076 */ "vabav\000"
669 /* 5082 */ "vmladav\000"
670 /* 5090 */ "vmlaldav\000"
671 /* 5099 */ "vmlsldav\000"
672 /* 5108 */ "vmlsdav\000"
673 /* 5116 */ "vminnmav\000"
674 /* 5125 */ "vmaxnmav\000"
675 /* 5134 */ "vminav\000"
676 /* 5141 */ "vmaxav\000"
677 /* 5148 */ "vaddv\000"
678 /* 5154 */ "rev\000"
679 /* 5158 */ "sdiv\000"
680 /* 5163 */ "udiv\000"
681 /* 5168 */ "vdiv\000"
682 /* 5173 */ "vaddlv\000"
683 /* 5180 */ "vminnmv\000"
684 /* 5188 */ "vmaxnmv\000"
685 /* 5196 */ "vminv\000"
686 /* 5202 */ "vmov\000"
687 /* 5207 */ "vmaxv\000"
688 /* 5213 */ "vsubw\000"
689 /* 5219 */ "vaddw\000"
690 /* 5225 */ "pldw\000"
691 /* 5230 */ "vldrw\000"
692 /* 5236 */ "vstrw\000"
693 /* 5242 */ "movw\000"
694 /* 5247 */ "vrmlaldavhax\000"
695 /* 5260 */ "vrmlsldavhax\000"
696 /* 5273 */ "fldmiax\000"
697 /* 5281 */ "fstmiax\000"
698 /* 5289 */ "vpmax\000"
699 /* 5295 */ "vmax\000"
700 /* 5300 */ "shsax\000"
701 /* 5306 */ "uhsax\000"
702 /* 5312 */ "uqsax\000"
703 /* 5318 */ "ssax\000"
704 /* 5323 */ "usax\000"
705 /* 5328 */ "vmladavax\000"
706 /* 5338 */ "vmlaldavax\000"
707 /* 5349 */ "vmlsldavax\000"
708 /* 5360 */ "vmlsdavax\000"
709 /* 5370 */ "fldmdbx\000"
710 /* 5378 */ "fstmdbx\000"
711 /* 5386 */ "vtbx\000"
712 /* 5391 */ "smladx\000"
713 /* 5398 */ "smuadx\000"
714 /* 5405 */ "smlaldx\000"
715 /* 5413 */ "smlsldx\000"
716 /* 5421 */ "smlsdx\000"
717 /* 5428 */ "smusdx\000"
718 /* 5435 */ "ldaex\000"
719 /* 5441 */ "stlex\000"
720 /* 5447 */ "ldrex\000"
721 /* 5453 */ "clrex\000"
722 /* 5459 */ "strex\000"
723 /* 5465 */ "sbfx\000"
724 /* 5470 */ "ubfx\000"
725 /* 5475 */ "vqdmladhx\000"
726 /* 5485 */ "vqrdmladhx\000"
727 /* 5496 */ "vqdmlsdhx\000"
728 /* 5506 */ "vqrdmlsdhx\000"
729 /* 5517 */ "vrmlaldavhx\000"
730 /* 5529 */ "vrmlsldavhx\000"
731 /* 5541 */ "blx\000"
732 /* 5545 */ "bflx\000"
733 /* 5550 */ "rrx\000"
734 /* 5554 */ "shasx\000"
735 /* 5560 */ "uhasx\000"
736 /* 5566 */ "uqasx\000"
737 /* 5572 */ "sasx\000"
738 /* 5577 */ "uasx\000"
739 /* 5582 */ "vrintx\000"
740 /* 5589 */ "vmladavx\000"
741 /* 5598 */ "vmlaldavx\000"
742 /* 5608 */ "vmlsldavx\000"
743 /* 5618 */ "vmlsdavx\000"
744 /* 5627 */ "vclz\000"
745 /* 5632 */ "vrintz\000"
746};
747#ifdef __GNUC__
748#pragma GCC diagnostic pop
749#endif
750
751 static const uint64_t OpInfo0[] = {
752 0ULL, // PHI
753 0ULL, // INLINEASM
754 0ULL, // INLINEASM_BR
755 0ULL, // CFI_INSTRUCTION
756 0ULL, // EH_LABEL
757 0ULL, // GC_LABEL
758 0ULL, // ANNOTATION_LABEL
759 0ULL, // KILL
760 0ULL, // EXTRACT_SUBREG
761 0ULL, // INSERT_SUBREG
762 0ULL, // IMPLICIT_DEF
763 0ULL, // INIT_UNDEF
764 0ULL, // SUBREG_TO_REG
765 0ULL, // COPY_TO_REGCLASS
766 2680ULL, // DBG_VALUE
767 2737ULL, // DBG_VALUE_LIST
768 2690ULL, // DBG_INSTR_REF
769 2704ULL, // DBG_PHI
770 2712ULL, // DBG_LABEL
771 0ULL, // REG_SEQUENCE
772 0ULL, // COPY
773 0ULL, // COPY_LANEMASK
774 2664ULL, // BUNDLE
775 2722ULL, // LIFETIME_START
776 2638ULL, // LIFETIME_END
777 2651ULL, // PSEUDO_PROBE
778 0ULL, // ARITH_FENCE
779 0ULL, // STACKMAP
780 4021ULL, // FENTRY_CALL
781 0ULL, // PATCHPOINT
782 0ULL, // LOAD_STACK_GUARD
783 0ULL, // PREALLOCATED_SETUP
784 0ULL, // PREALLOCATED_ARG
785 0ULL, // STATEPOINT
786 0ULL, // LOCAL_ESCAPE
787 0ULL, // FAULTING_OP
788 0ULL, // PATCHABLE_OP
789 2230ULL, // PATCHABLE_FUNCTION_ENTER
790 2150ULL, // PATCHABLE_RET
791 2276ULL, // PATCHABLE_FUNCTION_EXIT
792 2253ULL, // PATCHABLE_TAIL_CALL
793 2205ULL, // PATCHABLE_EVENT_CALL
794 2181ULL, // PATCHABLE_TYPED_EVENT_CALL
795 0ULL, // ICALL_BRANCH_FUNNEL
796 2671ULL, // FAKE_USE
797 0ULL, // MEMBARRIER
798 0ULL, // JUMP_TABLE_DEBUG_INFO
799 0ULL, // RELOC_NONE
800 0ULL, // CONVERGENCECTRL_ENTRY
801 0ULL, // CONVERGENCECTRL_ANCHOR
802 0ULL, // CONVERGENCECTRL_LOOP
803 0ULL, // CONVERGENCECTRL_GLUE
804 0ULL, // G_ASSERT_SEXT
805 0ULL, // G_ASSERT_ZEXT
806 0ULL, // G_ASSERT_ALIGN
807 0ULL, // G_ADD
808 0ULL, // G_SUB
809 0ULL, // G_MUL
810 0ULL, // G_SDIV
811 0ULL, // G_UDIV
812 0ULL, // G_SREM
813 0ULL, // G_UREM
814 0ULL, // G_SDIVREM
815 0ULL, // G_UDIVREM
816 0ULL, // G_AND
817 0ULL, // G_OR
818 0ULL, // G_XOR
819 0ULL, // G_ABDS
820 0ULL, // G_ABDU
821 0ULL, // G_UAVGFLOOR
822 0ULL, // G_UAVGCEIL
823 0ULL, // G_SAVGFLOOR
824 0ULL, // G_SAVGCEIL
825 0ULL, // G_IMPLICIT_DEF
826 0ULL, // G_PHI
827 0ULL, // G_FRAME_INDEX
828 0ULL, // G_GLOBAL_VALUE
829 0ULL, // G_PTRAUTH_GLOBAL_VALUE
830 0ULL, // G_CONSTANT_POOL
831 0ULL, // G_EXTRACT
832 0ULL, // G_UNMERGE_VALUES
833 0ULL, // G_INSERT
834 0ULL, // G_MERGE_VALUES
835 0ULL, // G_BUILD_VECTOR
836 0ULL, // G_BUILD_VECTOR_TRUNC
837 0ULL, // G_CONCAT_VECTORS
838 0ULL, // G_PTRTOINT
839 0ULL, // G_INTTOPTR
840 0ULL, // G_BITCAST
841 0ULL, // G_FREEZE
842 0ULL, // G_CONSTANT_FOLD_BARRIER
843 0ULL, // G_INTRINSIC_FPTRUNC_ROUND
844 0ULL, // G_INTRINSIC_TRUNC
845 0ULL, // G_INTRINSIC_ROUND
846 0ULL, // G_INTRINSIC_LRINT
847 0ULL, // G_INTRINSIC_LLRINT
848 0ULL, // G_INTRINSIC_ROUNDEVEN
849 0ULL, // G_READCYCLECOUNTER
850 0ULL, // G_READSTEADYCOUNTER
851 0ULL, // G_LOAD
852 0ULL, // G_SEXTLOAD
853 0ULL, // G_ZEXTLOAD
854 0ULL, // G_FPEXTLOAD
855 0ULL, // G_INDEXED_LOAD
856 0ULL, // G_INDEXED_SEXTLOAD
857 0ULL, // G_INDEXED_ZEXTLOAD
858 0ULL, // G_STORE
859 0ULL, // G_FPTRUNCSTORE
860 0ULL, // G_INDEXED_STORE
861 0ULL, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
862 0ULL, // G_ATOMIC_CMPXCHG
863 0ULL, // G_ATOMICRMW_XCHG
864 0ULL, // G_ATOMICRMW_ADD
865 0ULL, // G_ATOMICRMW_SUB
866 0ULL, // G_ATOMICRMW_AND
867 0ULL, // G_ATOMICRMW_NAND
868 0ULL, // G_ATOMICRMW_OR
869 0ULL, // G_ATOMICRMW_XOR
870 0ULL, // G_ATOMICRMW_MAX
871 0ULL, // G_ATOMICRMW_MIN
872 0ULL, // G_ATOMICRMW_UMAX
873 0ULL, // G_ATOMICRMW_UMIN
874 0ULL, // G_ATOMICRMW_FADD
875 0ULL, // G_ATOMICRMW_FSUB
876 0ULL, // G_ATOMICRMW_FMAX
877 0ULL, // G_ATOMICRMW_FMIN
878 0ULL, // G_ATOMICRMW_FMAXIMUM
879 0ULL, // G_ATOMICRMW_FMINIMUM
880 0ULL, // G_ATOMICRMW_FMAXIMUMNUM
881 0ULL, // G_ATOMICRMW_FMINIMUMNUM
882 0ULL, // G_ATOMICRMW_UINC_WRAP
883 0ULL, // G_ATOMICRMW_UDEC_WRAP
884 0ULL, // G_ATOMICRMW_USUB_COND
885 0ULL, // G_ATOMICRMW_USUB_SAT
886 0ULL, // G_FENCE
887 0ULL, // G_PREFETCH
888 0ULL, // G_BRCOND
889 0ULL, // G_BRINDIRECT
890 0ULL, // G_INVOKE_REGION_START
891 0ULL, // G_INTRINSIC
892 0ULL, // G_INTRINSIC_W_SIDE_EFFECTS
893 0ULL, // G_INTRINSIC_CONVERGENT
894 0ULL, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
895 0ULL, // G_ANYEXT
896 0ULL, // G_TRUNC
897 0ULL, // G_TRUNC_SSAT_S
898 0ULL, // G_TRUNC_SSAT_U
899 0ULL, // G_TRUNC_USAT_U
900 0ULL, // G_CONSTANT
901 0ULL, // G_FCONSTANT
902 0ULL, // G_VASTART
903 0ULL, // G_VAARG
904 0ULL, // G_SEXT
905 0ULL, // G_SEXT_INREG
906 0ULL, // G_ZEXT
907 0ULL, // G_SHL
908 0ULL, // G_LSHR
909 0ULL, // G_ASHR
910 0ULL, // G_FSHL
911 0ULL, // G_FSHR
912 0ULL, // G_ROTR
913 0ULL, // G_ROTL
914 0ULL, // G_ICMP
915 0ULL, // G_FCMP
916 0ULL, // G_SCMP
917 0ULL, // G_UCMP
918 0ULL, // G_SELECT
919 0ULL, // G_UADDO
920 0ULL, // G_UADDE
921 0ULL, // G_USUBO
922 0ULL, // G_USUBE
923 0ULL, // G_SADDO
924 0ULL, // G_SADDE
925 0ULL, // G_SSUBO
926 0ULL, // G_SSUBE
927 0ULL, // G_UMULO
928 0ULL, // G_SMULO
929 0ULL, // G_UMULH
930 0ULL, // G_SMULH
931 0ULL, // G_UADDSAT
932 0ULL, // G_SADDSAT
933 0ULL, // G_USUBSAT
934 0ULL, // G_SSUBSAT
935 0ULL, // G_USHLSAT
936 0ULL, // G_SSHLSAT
937 0ULL, // G_SMULFIX
938 0ULL, // G_UMULFIX
939 0ULL, // G_SMULFIXSAT
940 0ULL, // G_UMULFIXSAT
941 0ULL, // G_SDIVFIX
942 0ULL, // G_UDIVFIX
943 0ULL, // G_SDIVFIXSAT
944 0ULL, // G_UDIVFIXSAT
945 0ULL, // G_FADD
946 0ULL, // G_FSUB
947 0ULL, // G_FMUL
948 0ULL, // G_FMA
949 0ULL, // G_FMAD
950 0ULL, // G_FDIV
951 0ULL, // G_FREM
952 0ULL, // G_FMODF
953 0ULL, // G_FPOW
954 0ULL, // G_FPOWI
955 0ULL, // G_FEXP
956 0ULL, // G_FEXP2
957 0ULL, // G_FEXP10
958 0ULL, // G_FLOG
959 0ULL, // G_FLOG2
960 0ULL, // G_FLOG10
961 0ULL, // G_FLDEXP
962 0ULL, // G_FFREXP
963 0ULL, // G_FNEG
964 0ULL, // G_FPEXT
965 0ULL, // G_FPTRUNC
966 0ULL, // G_FPTOSI
967 0ULL, // G_FPTOUI
968 0ULL, // G_SITOFP
969 0ULL, // G_UITOFP
970 0ULL, // G_FPTOSI_SAT
971 0ULL, // G_FPTOUI_SAT
972 0ULL, // G_FABS
973 0ULL, // G_FCOPYSIGN
974 0ULL, // G_IS_FPCLASS
975 0ULL, // G_FCANONICALIZE
976 0ULL, // G_FMINNUM
977 0ULL, // G_FMAXNUM
978 0ULL, // G_FMINNUM_IEEE
979 0ULL, // G_FMAXNUM_IEEE
980 0ULL, // G_FMINIMUM
981 0ULL, // G_FMAXIMUM
982 0ULL, // G_FMINIMUMNUM
983 0ULL, // G_FMAXIMUMNUM
984 0ULL, // G_GET_FPENV
985 0ULL, // G_SET_FPENV
986 0ULL, // G_RESET_FPENV
987 0ULL, // G_GET_FPMODE
988 0ULL, // G_SET_FPMODE
989 0ULL, // G_RESET_FPMODE
990 0ULL, // G_GET_ROUNDING
991 0ULL, // G_SET_ROUNDING
992 0ULL, // G_PTR_ADD
993 0ULL, // G_PTRMASK
994 0ULL, // G_SMIN
995 0ULL, // G_SMAX
996 0ULL, // G_UMIN
997 0ULL, // G_UMAX
998 0ULL, // G_ABS
999 0ULL, // G_LROUND
1000 0ULL, // G_LLROUND
1001 0ULL, // G_BR
1002 0ULL, // G_BRJT
1003 0ULL, // G_VSCALE
1004 0ULL, // G_INSERT_SUBVECTOR
1005 0ULL, // G_EXTRACT_SUBVECTOR
1006 0ULL, // G_INSERT_VECTOR_ELT
1007 0ULL, // G_EXTRACT_VECTOR_ELT
1008 0ULL, // G_SHUFFLE_VECTOR
1009 0ULL, // G_SPLAT_VECTOR
1010 0ULL, // G_STEP_VECTOR
1011 0ULL, // G_VECTOR_COMPRESS
1012 0ULL, // G_CTTZ
1013 0ULL, // G_CTTZ_ZERO_POISON
1014 0ULL, // G_CTLZ
1015 0ULL, // G_CTLZ_ZERO_POISON
1016 0ULL, // G_CTLS
1017 0ULL, // G_CTPOP
1018 0ULL, // G_BSWAP
1019 0ULL, // G_BITREVERSE
1020 0ULL, // G_CLMUL
1021 0ULL, // G_CLMULH
1022 0ULL, // G_CLMULR
1023 0ULL, // G_FCEIL
1024 0ULL, // G_FCOS
1025 0ULL, // G_FSIN
1026 0ULL, // G_FSINCOS
1027 0ULL, // G_FTAN
1028 0ULL, // G_FACOS
1029 0ULL, // G_FASIN
1030 0ULL, // G_FATAN
1031 0ULL, // G_FATAN2
1032 0ULL, // G_FCOSH
1033 0ULL, // G_FSINH
1034 0ULL, // G_FTANH
1035 0ULL, // G_FSQRT
1036 0ULL, // G_FFLOOR
1037 0ULL, // G_FRINT
1038 0ULL, // G_FNEARBYINT
1039 0ULL, // G_ADDRSPACE_CAST
1040 0ULL, // G_BLOCK_ADDR
1041 0ULL, // G_JUMP_TABLE
1042 0ULL, // G_DYN_STACKALLOC
1043 0ULL, // G_STACKSAVE
1044 0ULL, // G_STACKRESTORE
1045 0ULL, // G_STRICT_FADD
1046 0ULL, // G_STRICT_FSUB
1047 0ULL, // G_STRICT_FMUL
1048 0ULL, // G_STRICT_FDIV
1049 0ULL, // G_STRICT_FREM
1050 0ULL, // G_STRICT_FMA
1051 0ULL, // G_STRICT_FSQRT
1052 0ULL, // G_STRICT_FLDEXP
1053 0ULL, // G_STRICT_FCMP
1054 0ULL, // G_STRICT_FCMPS
1055 0ULL, // G_READ_REGISTER
1056 0ULL, // G_WRITE_REGISTER
1057 0ULL, // G_MEMCPY
1058 0ULL, // G_MEMCPY_INLINE
1059 0ULL, // G_MEMMOVE
1060 0ULL, // G_MEMSET
1061 0ULL, // G_BZERO
1062 0ULL, // G_MEMSET_INLINE
1063 0ULL, // G_TRAP
1064 0ULL, // G_DEBUGTRAP
1065 0ULL, // G_UBSANTRAP
1066 0ULL, // G_VECREDUCE_SEQ_FADD
1067 0ULL, // G_VECREDUCE_SEQ_FMUL
1068 0ULL, // G_VECREDUCE_FADD
1069 0ULL, // G_VECREDUCE_FMUL
1070 0ULL, // G_VECREDUCE_FMAX
1071 0ULL, // G_VECREDUCE_FMIN
1072 0ULL, // G_VECREDUCE_FMAXIMUM
1073 0ULL, // G_VECREDUCE_FMINIMUM
1074 0ULL, // G_VECREDUCE_FMAXIMUMNUM
1075 0ULL, // G_VECREDUCE_FMINIMUMNUM
1076 0ULL, // G_VECREDUCE_ADD
1077 0ULL, // G_VECREDUCE_MUL
1078 0ULL, // G_VECREDUCE_AND
1079 0ULL, // G_VECREDUCE_OR
1080 0ULL, // G_VECREDUCE_XOR
1081 0ULL, // G_VECREDUCE_SMAX
1082 0ULL, // G_VECREDUCE_SMIN
1083 0ULL, // G_VECREDUCE_UMAX
1084 0ULL, // G_VECREDUCE_UMIN
1085 0ULL, // G_SBFX
1086 0ULL, // G_UBFX
1087 0ULL, // ADDSri
1088 0ULL, // ADDSrr
1089 0ULL, // ADDSrsi
1090 0ULL, // ADDSrsr
1091 0ULL, // ADJCALLSTACKDOWN
1092 0ULL, // ADJCALLSTACKUP
1093 12779ULL, // ASRi
1094 12779ULL, // ASRr
1095 0ULL, // ASRs1
1096 0ULL, // B
1097 0ULL, // BCCZi64
1098 0ULL, // BCCi64
1099 0ULL, // BLX_noip
1100 0ULL, // BLX_pred_noip
1101 0ULL, // BL_PUSHLR
1102 0ULL, // BMOVPCB_CALL
1103 0ULL, // BMOVPCRX_CALL
1104 0ULL, // BR_JTadd
1105 0ULL, // BR_JTm_i12
1106 0ULL, // BR_JTm_rs
1107 0ULL, // BR_JTr
1108 0ULL, // BX_CALL
1109 0ULL, // CATCHRET
1110 0ULL, // CLEANUPRET
1111 0ULL, // CMP_SWAP_16
1112 0ULL, // CMP_SWAP_32
1113 0ULL, // CMP_SWAP_64
1114 0ULL, // CMP_SWAP_8
1115 0ULL, // CONSTPOOL_ENTRY
1116 0ULL, // COPY_STRUCT_BYVAL_I32
1117 67130081ULL, // ITasm
1118 0ULL, // Int_eh_sjlj_dispatchsetup
1119 0ULL, // Int_eh_sjlj_longjmp
1120 0ULL, // Int_eh_sjlj_setjmp
1121 0ULL, // Int_eh_sjlj_setjmp_nofp
1122 0ULL, // Int_eh_sjlj_setup_dispatch
1123 0ULL, // JUMPTABLE_ADDRS
1124 0ULL, // JUMPTABLE_INSTS
1125 0ULL, // JUMPTABLE_TBB
1126 0ULL, // JUMPTABLE_TBH
1127 0ULL, // KCFI_CHECK_ARM
1128 0ULL, // KCFI_CHECK_Thumb1
1129 0ULL, // KCFI_CHECK_Thumb2
1130 0ULL, // LDMIA_RET
1131 549755843241ULL, // LDRBT_POST
1132 70368744206767ULL, // LDRConstPool
1133 549755843276ULL, // LDRHTii
1134 0ULL, // LDRLIT_ga_abs
1135 0ULL, // LDRLIT_ga_pcrel
1136 0ULL, // LDRLIT_ga_pcrel_ldr
1137 549755843253ULL, // LDRSBTii
1138 549755843288ULL, // LDRSHTii
1139 549755843435ULL, // LDRT_POST
1140 0ULL, // LEApcrel
1141 0ULL, // LEApcrelJT
1142 0ULL, // LOADDUAL
1143 12327ULL, // LSLi
1144 12327ULL, // LSLr
1145 12786ULL, // LSRi
1146 12786ULL, // LSRr
1147 0ULL, // LSRs1
1148 0ULL, // MEMCPY
1149 0ULL, // MLAv5
1150 0ULL, // MOVCCi
1151 0ULL, // MOVCCi16
1152 0ULL, // MOVCCi32imm
1153 0ULL, // MOVCCr
1154 0ULL, // MOVCCsi
1155 0ULL, // MOVCCsr
1156 0ULL, // MOVPCRX
1157 0ULL, // MOVTi16_ga_pcrel
1158 0ULL, // MOV_ga_pcrel
1159 0ULL, // MOV_ga_pcrel_ldr
1160 0ULL, // MOVi16_ga_pcrel
1161 0ULL, // MOVi32imm
1162 0ULL, // MQPRCopy
1163 0ULL, // MQQPRLoad
1164 0ULL, // MQQPRStore
1165 0ULL, // MQQQQPRLoad
1166 0ULL, // MQQQQPRStore
1167 0ULL, // MULv5
1168 0ULL, // MVE_MEMCPYLOOPINST
1169 0ULL, // MVE_MEMSETLOOPINST
1170 0ULL, // MVNCCi
1171 0ULL, // PICADD
1172 0ULL, // PICLDR
1173 0ULL, // PICLDRB
1174 0ULL, // PICLDRH
1175 0ULL, // PICLDRSB
1176 0ULL, // PICLDRSH
1177 0ULL, // PICSTR
1178 0ULL, // PICSTRB
1179 0ULL, // PICSTRH
1180 12765ULL, // RORi
1181 12765ULL, // RORr
1182 0ULL, // RRX
1183 70368744215983ULL, // RRXi
1184 0ULL, // RSBSri
1185 0ULL, // RSBSrsi
1186 0ULL, // RSBSrsr
1187 0ULL, // SEH_EpilogEnd
1188 0ULL, // SEH_EpilogStart
1189 0ULL, // SEH_Nop
1190 0ULL, // SEH_Nop_Ret
1191 0ULL, // SEH_PrologEnd
1192 0ULL, // SEH_SaveFRegs
1193 0ULL, // SEH_SaveLR
1194 0ULL, // SEH_SaveRegs
1195 0ULL, // SEH_SaveRegs_Ret
1196 0ULL, // SEH_SaveSP
1197 0ULL, // SEH_StackAlloc
1198 0ULL, // SMLALv5
1199 0ULL, // SMULLv5
1200 0ULL, // SPACE
1201 0ULL, // STOREDUAL
1202 549755843247ULL, // STRBT_POST
1203 0ULL, // STRBi_preidx
1204 0ULL, // STRBr_preidx
1205 0ULL, // STRH_preidx
1206 549755843446ULL, // STRT_POST
1207 0ULL, // STRi_preidx
1208 0ULL, // STRr_preidx
1209 0ULL, // SUBS_PC_LR
1210 0ULL, // SUBSri
1211 0ULL, // SUBSrr
1212 0ULL, // SUBSrsi
1213 0ULL, // SUBSrsr
1214 0ULL, // SpeculationBarrierISBDSBEndBB
1215 0ULL, // SpeculationBarrierSBEndBB
1216 0ULL, // TAILJMPd
1217 0ULL, // TAILJMPr
1218 0ULL, // TAILJMPr4
1219 0ULL, // TCRETURNdi
1220 0ULL, // TCRETURNri
1221 0ULL, // TCRETURNrinotr12
1222 0ULL, // TPsoft
1223 0ULL, // UMLALv5
1224 0ULL, // UMULLv5
1225 71468256372996ULL, // VLD1LNdAsm_16
1226 71468256897284ULL, // VLD1LNdAsm_32
1227 71468257421572ULL, // VLD1LNdAsm_8
1228 141837000550660ULL, // VLD1LNdWB_fixed_Asm_16
1229 141837001074948ULL, // VLD1LNdWB_fixed_Asm_32
1230 141837001599236ULL, // VLD1LNdWB_fixed_Asm_8
1231 2252899325888772ULL, // VLD1LNdWB_register_Asm_16
1232 2252899326413060ULL, // VLD1LNdWB_register_Asm_32
1233 2252899326937348ULL, // VLD1LNdWB_register_Asm_8
1234 71468256373045ULL, // VLD2LNdAsm_16
1235 71468256897333ULL, // VLD2LNdAsm_32
1236 71468257421621ULL, // VLD2LNdAsm_8
1237 141837000550709ULL, // VLD2LNdWB_fixed_Asm_16
1238 141837001074997ULL, // VLD2LNdWB_fixed_Asm_32
1239 141837001599285ULL, // VLD2LNdWB_fixed_Asm_8
1240 2252899325888821ULL, // VLD2LNdWB_register_Asm_16
1241 2252899326413109ULL, // VLD2LNdWB_register_Asm_32
1242 2252899326937397ULL, // VLD2LNdWB_register_Asm_8
1243 71468256373045ULL, // VLD2LNqAsm_16
1244 71468256897333ULL, // VLD2LNqAsm_32
1245 141837000550709ULL, // VLD2LNqWB_fixed_Asm_16
1246 141837001074997ULL, // VLD2LNqWB_fixed_Asm_32
1247 2252899325888821ULL, // VLD2LNqWB_register_Asm_16
1248 2252899326413109ULL, // VLD2LNqWB_register_Asm_32
1249 8724736346ULL, // VLD3DUPdAsm_16
1250 8725260634ULL, // VLD3DUPdAsm_32
1251 8725784922ULL, // VLD3DUPdAsm_8
1252 17314670938ULL, // VLD3DUPdWB_fixed_Asm_16
1253 17315195226ULL, // VLD3DUPdWB_fixed_Asm_32
1254 17315719514ULL, // VLD3DUPdWB_fixed_Asm_8
1255 72018146404698ULL, // VLD3DUPdWB_register_Asm_16
1256 72018146928986ULL, // VLD3DUPdWB_register_Asm_32
1257 72018147453274ULL, // VLD3DUPdWB_register_Asm_8
1258 8791845210ULL, // VLD3DUPqAsm_16
1259 8792369498ULL, // VLD3DUPqAsm_32
1260 8792893786ULL, // VLD3DUPqAsm_8
1261 17381779802ULL, // VLD3DUPqWB_fixed_Asm_16
1262 17382304090ULL, // VLD3DUPqWB_fixed_Asm_32
1263 17382828378ULL, // VLD3DUPqWB_fixed_Asm_8
1264 72018213513562ULL, // VLD3DUPqWB_register_Asm_16
1265 72018214037850ULL, // VLD3DUPqWB_register_Asm_32
1266 72018214562138ULL, // VLD3DUPqWB_register_Asm_8
1267 71468256373082ULL, // VLD3LNdAsm_16
1268 71468256897370ULL, // VLD3LNdAsm_32
1269 71468257421658ULL, // VLD3LNdAsm_8
1270 141837000550746ULL, // VLD3LNdWB_fixed_Asm_16
1271 141837001075034ULL, // VLD3LNdWB_fixed_Asm_32
1272 141837001599322ULL, // VLD3LNdWB_fixed_Asm_8
1273 2252899325888858ULL, // VLD3LNdWB_register_Asm_16
1274 2252899326413146ULL, // VLD3LNdWB_register_Asm_32
1275 2252899326937434ULL, // VLD3LNdWB_register_Asm_8
1276 71468256373082ULL, // VLD3LNqAsm_16
1277 71468256897370ULL, // VLD3LNqAsm_32
1278 141837000550746ULL, // VLD3LNqWB_fixed_Asm_16
1279 141837001075034ULL, // VLD3LNqWB_fixed_Asm_32
1280 2252899325888858ULL, // VLD3LNqWB_register_Asm_16
1281 2252899326413146ULL, // VLD3LNqWB_register_Asm_32
1282 2225062078810ULL, // VLD3dAsm_16
1283 2225062603098ULL, // VLD3dAsm_32
1284 2225063127386ULL, // VLD3dAsm_8
1285 2774817892698ULL, // VLD3dWB_fixed_Asm_16
1286 2774818416986ULL, // VLD3dWB_fixed_Asm_32
1287 2774818941274ULL, // VLD3dWB_fixed_Asm_8
1288 214430806223194ULL, // VLD3dWB_register_Asm_16
1289 214430806747482ULL, // VLD3dWB_register_Asm_32
1290 214430807271770ULL, // VLD3dWB_register_Asm_8
1291 8926062938ULL, // VLD3qAsm_16
1292 8926587226ULL, // VLD3qAsm_32
1293 8927111514ULL, // VLD3qAsm_8
1294 17515997530ULL, // VLD3qWB_fixed_Asm_16
1295 17516521818ULL, // VLD3qWB_fixed_Asm_32
1296 17517046106ULL, // VLD3qWB_fixed_Asm_8
1297 72018347731290ULL, // VLD3qWB_register_Asm_16
1298 72018348255578ULL, // VLD3qWB_register_Asm_32
1299 72018348779866ULL, // VLD3qWB_register_Asm_8
1300 8993171830ULL, // VLD4DUPdAsm_16
1301 8993696118ULL, // VLD4DUPdAsm_32
1302 8994220406ULL, // VLD4DUPdAsm_8
1303 17583106422ULL, // VLD4DUPdWB_fixed_Asm_16
1304 17583630710ULL, // VLD4DUPdWB_fixed_Asm_32
1305 17584154998ULL, // VLD4DUPdWB_fixed_Asm_8
1306 72018414840182ULL, // VLD4DUPdWB_register_Asm_16
1307 72018415364470ULL, // VLD4DUPdWB_register_Asm_32
1308 72018415888758ULL, // VLD4DUPdWB_register_Asm_8
1309 9060280694ULL, // VLD4DUPqAsm_16
1310 9060804982ULL, // VLD4DUPqAsm_32
1311 9061329270ULL, // VLD4DUPqAsm_8
1312 17650215286ULL, // VLD4DUPqWB_fixed_Asm_16
1313 17650739574ULL, // VLD4DUPqWB_fixed_Asm_32
1314 17651263862ULL, // VLD4DUPqWB_fixed_Asm_8
1315 72018481949046ULL, // VLD4DUPqWB_register_Asm_16
1316 72018482473334ULL, // VLD4DUPqWB_register_Asm_32
1317 72018482997622ULL, // VLD4DUPqWB_register_Asm_8
1318 71468256373110ULL, // VLD4LNdAsm_16
1319 71468256897398ULL, // VLD4LNdAsm_32
1320 71468257421686ULL, // VLD4LNdAsm_8
1321 141837000550774ULL, // VLD4LNdWB_fixed_Asm_16
1322 141837001075062ULL, // VLD4LNdWB_fixed_Asm_32
1323 141837001599350ULL, // VLD4LNdWB_fixed_Asm_8
1324 2252899325888886ULL, // VLD4LNdWB_register_Asm_16
1325 2252899326413174ULL, // VLD4LNdWB_register_Asm_32
1326 2252899326937462ULL, // VLD4LNdWB_register_Asm_8
1327 71468256373110ULL, // VLD4LNqAsm_16
1328 71468256897398ULL, // VLD4LNqAsm_32
1329 141837000550774ULL, // VLD4LNqWB_fixed_Asm_16
1330 141837001075062ULL, // VLD4LNqWB_fixed_Asm_32
1331 2252899325888886ULL, // VLD4LNqWB_register_Asm_16
1332 2252899326413174ULL, // VLD4LNqWB_register_Asm_32
1333 2225330514294ULL, // VLD4dAsm_16
1334 2225331038582ULL, // VLD4dAsm_32
1335 2225331562870ULL, // VLD4dAsm_8
1336 2775086328182ULL, // VLD4dWB_fixed_Asm_16
1337 2775086852470ULL, // VLD4dWB_fixed_Asm_32
1338 2775087376758ULL, // VLD4dWB_fixed_Asm_8
1339 214431074658678ULL, // VLD4dWB_register_Asm_16
1340 214431075182966ULL, // VLD4dWB_register_Asm_32
1341 214431075707254ULL, // VLD4dWB_register_Asm_8
1342 9194498422ULL, // VLD4qAsm_16
1343 9195022710ULL, // VLD4qAsm_32
1344 9195546998ULL, // VLD4qAsm_8
1345 17784433014ULL, // VLD4qWB_fixed_Asm_16
1346 17784957302ULL, // VLD4qWB_fixed_Asm_32
1347 17785481590ULL, // VLD4qWB_fixed_Asm_8
1348 72018616166774ULL, // VLD4qWB_register_Asm_16
1349 72018616691062ULL, // VLD4qWB_register_Asm_32
1350 72018617215350ULL, // VLD4qWB_register_Asm_8
1351 0ULL, // VMOVD0
1352 0ULL, // VMOVDcc
1353 0ULL, // VMOVHcc
1354 0ULL, // VMOVQ0
1355 0ULL, // VMOVScc
1356 71468256373007ULL, // VST1LNdAsm_16
1357 71468256897295ULL, // VST1LNdAsm_32
1358 71468257421583ULL, // VST1LNdAsm_8
1359 141837000550671ULL, // VST1LNdWB_fixed_Asm_16
1360 141837001074959ULL, // VST1LNdWB_fixed_Asm_32
1361 141837001599247ULL, // VST1LNdWB_fixed_Asm_8
1362 2252899325888783ULL, // VST1LNdWB_register_Asm_16
1363 2252899326413071ULL, // VST1LNdWB_register_Asm_32
1364 2252899326937359ULL, // VST1LNdWB_register_Asm_8
1365 71468256373072ULL, // VST2LNdAsm_16
1366 71468256897360ULL, // VST2LNdAsm_32
1367 71468257421648ULL, // VST2LNdAsm_8
1368 141837000550736ULL, // VST2LNdWB_fixed_Asm_16
1369 141837001075024ULL, // VST2LNdWB_fixed_Asm_32
1370 141837001599312ULL, // VST2LNdWB_fixed_Asm_8
1371 2252899325888848ULL, // VST2LNdWB_register_Asm_16
1372 2252899326413136ULL, // VST2LNdWB_register_Asm_32
1373 2252899326937424ULL, // VST2LNdWB_register_Asm_8
1374 71468256373072ULL, // VST2LNqAsm_16
1375 71468256897360ULL, // VST2LNqAsm_32
1376 141837000550736ULL, // VST2LNqWB_fixed_Asm_16
1377 141837001075024ULL, // VST2LNqWB_fixed_Asm_32
1378 2252899325888848ULL, // VST2LNqWB_register_Asm_16
1379 2252899326413136ULL, // VST2LNqWB_register_Asm_32
1380 71468256373093ULL, // VST3LNdAsm_16
1381 71468256897381ULL, // VST3LNdAsm_32
1382 71468257421669ULL, // VST3LNdAsm_8
1383 141837000550757ULL, // VST3LNdWB_fixed_Asm_16
1384 141837001075045ULL, // VST3LNdWB_fixed_Asm_32
1385 141837001599333ULL, // VST3LNdWB_fixed_Asm_8
1386 2252899325888869ULL, // VST3LNdWB_register_Asm_16
1387 2252899326413157ULL, // VST3LNdWB_register_Asm_32
1388 2252899326937445ULL, // VST3LNdWB_register_Asm_8
1389 71468256373093ULL, // VST3LNqAsm_16
1390 71468256897381ULL, // VST3LNqAsm_32
1391 141837000550757ULL, // VST3LNqWB_fixed_Asm_16
1392 141837001075045ULL, // VST3LNqWB_fixed_Asm_32
1393 2252899325888869ULL, // VST3LNqWB_register_Asm_16
1394 2252899326413157ULL, // VST3LNqWB_register_Asm_32
1395 2225062078821ULL, // VST3dAsm_16
1396 2225062603109ULL, // VST3dAsm_32
1397 2225063127397ULL, // VST3dAsm_8
1398 2774817892709ULL, // VST3dWB_fixed_Asm_16
1399 2774818416997ULL, // VST3dWB_fixed_Asm_32
1400 2774818941285ULL, // VST3dWB_fixed_Asm_8
1401 214430806223205ULL, // VST3dWB_register_Asm_16
1402 214430806747493ULL, // VST3dWB_register_Asm_32
1403 214430807271781ULL, // VST3dWB_register_Asm_8
1404 8926062949ULL, // VST3qAsm_16
1405 8926587237ULL, // VST3qAsm_32
1406 8927111525ULL, // VST3qAsm_8
1407 17515997541ULL, // VST3qWB_fixed_Asm_16
1408 17516521829ULL, // VST3qWB_fixed_Asm_32
1409 17517046117ULL, // VST3qWB_fixed_Asm_8
1410 72018347731301ULL, // VST3qWB_register_Asm_16
1411 72018348255589ULL, // VST3qWB_register_Asm_32
1412 72018348779877ULL, // VST3qWB_register_Asm_8
1413 71468256373115ULL, // VST4LNdAsm_16
1414 71468256897403ULL, // VST4LNdAsm_32
1415 71468257421691ULL, // VST4LNdAsm_8
1416 141837000550779ULL, // VST4LNdWB_fixed_Asm_16
1417 141837001075067ULL, // VST4LNdWB_fixed_Asm_32
1418 141837001599355ULL, // VST4LNdWB_fixed_Asm_8
1419 2252899325888891ULL, // VST4LNdWB_register_Asm_16
1420 2252899326413179ULL, // VST4LNdWB_register_Asm_32
1421 2252899326937467ULL, // VST4LNdWB_register_Asm_8
1422 71468256373115ULL, // VST4LNqAsm_16
1423 71468256897403ULL, // VST4LNqAsm_32
1424 141837000550779ULL, // VST4LNqWB_fixed_Asm_16
1425 141837001075067ULL, // VST4LNqWB_fixed_Asm_32
1426 2252899325888891ULL, // VST4LNqWB_register_Asm_16
1427 2252899326413179ULL, // VST4LNqWB_register_Asm_32
1428 2225330514299ULL, // VST4dAsm_16
1429 2225331038587ULL, // VST4dAsm_32
1430 2225331562875ULL, // VST4dAsm_8
1431 2775086328187ULL, // VST4dWB_fixed_Asm_16
1432 2775086852475ULL, // VST4dWB_fixed_Asm_32
1433 2775087376763ULL, // VST4dWB_fixed_Asm_8
1434 214431074658683ULL, // VST4dWB_register_Asm_16
1435 214431075182971ULL, // VST4dWB_register_Asm_32
1436 214431075707259ULL, // VST4dWB_register_Asm_8
1437 9194498427ULL, // VST4qAsm_16
1438 9195022715ULL, // VST4qAsm_32
1439 9195547003ULL, // VST4qAsm_8
1440 17784433019ULL, // VST4qWB_fixed_Asm_16
1441 17784957307ULL, // VST4qWB_fixed_Asm_32
1442 17785481595ULL, // VST4qWB_fixed_Asm_8
1443 72018616166779ULL, // VST4qWB_register_Asm_16
1444 72018616691067ULL, // VST4qWB_register_Asm_32
1445 72018617215355ULL, // VST4qWB_register_Asm_8
1446 0ULL, // WIN__CHKSTK
1447 0ULL, // WIN__DBZCHK
1448 0ULL, // t2ADDSri
1449 0ULL, // t2ADDSrr
1450 0ULL, // t2ADDSrs
1451 0ULL, // t2BF_LabelPseudo
1452 0ULL, // t2BR_JT
1453 0ULL, // t2BXAUT_RET
1454 0ULL, // t2CALL_BTI
1455 0ULL, // t2DoLoopStart
1456 0ULL, // t2DoLoopStartTP
1457 0ULL, // t2LDMIA_RET
1458 673246339ULL, // t2LDRB_OFFSET_imm
1459 3849031052419ULL, // t2LDRB_POST_imm
1460 807464067ULL, // t2LDRB_PRE_imm
1461 70368744205443ULL, // t2LDRBpcrel
1462 70368744206767ULL, // t2LDRConstPool
1463 673246857ULL, // t2LDRH_OFFSET_imm
1464 3849031052937ULL, // t2LDRH_POST_imm
1465 807464585ULL, // t2LDRH_PRE_imm
1466 70368744205961ULL, // t2LDRHpcrel
1467 0ULL, // t2LDRLIT_ga_pcrel
1468 673246358ULL, // t2LDRSB_OFFSET_imm
1469 3849031052438ULL, // t2LDRSB_POST_imm
1470 807464086ULL, // t2LDRSB_PRE_imm
1471 70368744205462ULL, // t2LDRSBpcrel
1472 673246896ULL, // t2LDRSH_OFFSET_imm
1473 3849031052976ULL, // t2LDRSH_POST_imm
1474 807464624ULL, // t2LDRSH_PRE_imm
1475 70368744206000ULL, // t2LDRSHpcrel
1476 3849031053743ULL, // t2LDR_POST_imm
1477 807465391ULL, // t2LDR_PRE_imm
1478 0ULL, // t2LDRpci_pic
1479 70368744206767ULL, // t2LDRpcrel
1480 0ULL, // t2LEApcrel
1481 0ULL, // t2LEApcrelJT
1482 0ULL, // t2LoopDec
1483 0ULL, // t2LoopEnd
1484 0ULL, // t2LoopEndDec
1485 0ULL, // t2MOVCCasr
1486 0ULL, // t2MOVCCi
1487 0ULL, // t2MOVCCi16
1488 0ULL, // t2MOVCCi32imm
1489 0ULL, // t2MOVCClsl
1490 0ULL, // t2MOVCClsr
1491 0ULL, // t2MOVCCr
1492 0ULL, // t2MOVCCror
1493 4398046573177ULL, // t2MOVSsi
1494 4947802370681ULL, // t2MOVSsr
1495 0ULL, // t2MOVTi16_ga_pcrel
1496 0ULL, // t2MOV_ga_pcrel
1497 0ULL, // t2MOVi16_ga_pcrel
1498 0ULL, // t2MOVi32imm
1499 4398046573652ULL, // t2MOVsi
1500 4947802371156ULL, // t2MOVsr
1501 0ULL, // t2MVNCCi
1502 0ULL, // t2RSBSri
1503 0ULL, // t2RSBSrs
1504 673246345ULL, // t2STRB_OFFSET_imm
1505 3849031052425ULL, // t2STRB_POST_imm
1506 807464073ULL, // t2STRB_PRE_imm
1507 0ULL, // t2STRB_preidx
1508 673246863ULL, // t2STRH_OFFSET_imm
1509 3849031052943ULL, // t2STRH_POST_imm
1510 807464591ULL, // t2STRH_PRE_imm
1511 0ULL, // t2STRH_preidx
1512 3849031053833ULL, // t2STR_POST_imm
1513 807465481ULL, // t2STR_PRE_imm
1514 0ULL, // t2STR_preidx
1515 0ULL, // t2SUBSri
1516 0ULL, // t2SUBSrr
1517 0ULL, // t2SUBSrs
1518 0ULL, // t2SpeculationBarrierISBDSBEndBB
1519 0ULL, // t2SpeculationBarrierSBEndBB
1520 0ULL, // t2TBB_JT
1521 0ULL, // t2TBH_JT
1522 0ULL, // t2WhileLoopSetup
1523 0ULL, // t2WhileLoopStart
1524 0ULL, // t2WhileLoopStartLR
1525 0ULL, // t2WhileLoopStartTP
1526 0ULL, // tADCS
1527 0ULL, // tADDSi3
1528 0ULL, // tADDSi8
1529 0ULL, // tADDSrr
1530 0ULL, // tADDframe
1531 0ULL, // tADJCALLSTACKDOWN
1532 0ULL, // tADJCALLSTACKUP
1533 0ULL, // tBLXNS_CALL
1534 0ULL, // tBLXr_noip
1535 0ULL, // tBL_PUSHLR
1536 0ULL, // tBRIND
1537 0ULL, // tBR_JTr
1538 0ULL, // tBXNS_RET
1539 0ULL, // tBX_CALL
1540 0ULL, // tBX_RET
1541 0ULL, // tBX_RET_vararg
1542 0ULL, // tBfar
1543 0ULL, // tCMP_SWAP_16
1544 0ULL, // tCMP_SWAP_32
1545 0ULL, // tCMP_SWAP_8
1546 0ULL, // tLDMIA_UPD
1547 70368744206767ULL, // tLDRConstPool
1548 0ULL, // tLDRLIT_ga_abs
1549 0ULL, // tLDRLIT_ga_pcrel
1550 0ULL, // tLDR_postidx
1551 0ULL, // tLDRpci_pic
1552 0ULL, // tLEApcrel
1553 0ULL, // tLEApcrelJT
1554 0ULL, // tLSLSri
1555 0ULL, // tMOVCCr_pseudo
1556 0ULL, // tMOVi32imm
1557 0ULL, // tPOP_RET
1558 0ULL, // tRSBS
1559 0ULL, // tSBCS
1560 0ULL, // tSUBSi3
1561 0ULL, // tSUBSi8
1562 0ULL, // tSUBSrr
1563 0ULL, // tTAILJMPd
1564 0ULL, // tTAILJMPdND
1565 0ULL, // tTAILJMPr
1566 0ULL, // tTBB_JT
1567 0ULL, // tTBH_JT
1568 0ULL, // tTPsoft
1569 4503599630003475ULL, // ADCri
1570 2632979ULL, // ADCrr
1571 6755399443746067ULL, // ADCrsi
1572 77075ULL, // ADCrsr
1573 4503599630003543ULL, // ADDri
1574 2633047ULL, // ADDrr
1575 6755399443746135ULL, // ADDrsi
1576 77143ULL, // ADDrsr
1577 5497560789418ULL, // ADR
1578 9465579112ULL, // AESD
1579 9465579120ULL, // AESE
1580 9532687957ULL, // AESIMC
1581 9532687967ULL, // AESMC
1582 4503599630003608ULL, // ANDri
1583 2633112ULL, // ANDrr
1584 6755399443746200ULL, // ANDrsi
1585 77208ULL, // ANDrsr
1586 2234393388510ULL, // BF16VDOTI_VDOTD
1587 2234393388510ULL, // BF16VDOTI_VDOTQ
1588 9600329182ULL, // BF16VDOTS_VDOTD
1589 9600329182ULL, // BF16VDOTS_VDOTQ
1590 9533682609ULL, // BF16_VCVT
1591 9466604732ULL, // BF16_VCVTB
1592 9466606495ULL, // BF16_VCVTT
1593 6047316634907ULL, // BFC
1594 9013796327173897ULL, // BFI
1595 4503599630003488ULL, // BICri
1596 2632992ULL, // BICrr
1597 6755399443746080ULL, // BICrsi
1598 77088ULL, // BICrsr
1599 4802500ULL, // BKPT
1600 4818832ULL, // BL
1601 4802554ULL, // BLX
1602 8592668070ULL, // BLX_pred
1603 4818938ULL, // BLXi
1604 9666408282ULL, // BL_pred
1605 4802550ULL, // BX
1606 8592666395ULL, // BXJ
1607 5362944ULL, // BX_RET
1608 8592667904ULL, // BX_pred
1609 9666407357ULL, // Bcc
1610 9468239874ULL, // CDE_CX1
1611 72062104808129ULL, // CDE_CX1A
1612 1214375736ULL, // CDE_CX1D
1613 2251706378967ULL, // CDE_CX1DA
1614 72018889925203ULL, // CDE_CX2
1615 2253493174323911ULL, // CDE_CX2A
1616 2260434282302ULL, // CDE_CX2D
1617 11543825263151837ULL, // CDE_CX2DA
1618 2253449959432793ULL, // CDE_CX3
1619 146368681250261709ULL, // CDE_CX3A
1620 11543833991046980ULL, // CDE_CX3D
1621 302026001228630755ULL, // CDE_CX3DA
1622 9602459350ULL, // CDE_VCX1A_fpdp
1623 9602459350ULL, // CDE_VCX1A_fpsp
1624 72062104906432ULL, // CDE_VCX1A_vec
1625 9468239873ULL, // CDE_VCX1_fpdp
1626 9468239873ULL, // CDE_VCX1_fpsp
1627 77009907239188ULL, // CDE_VCX1_vec
1628 77516582282973ULL, // CDE_VCX2A_fpdp
1629 77516582282973ULL, // CDE_VCX2A_fpsp
1630 2253493174430406ULL, // CDE_VCX2A_vec
1631 72018889925202ULL, // CDE_VCX2_fpdp
1632 72018889925202ULL, // CDE_VCX2_fpsp
1633 15769239858850133ULL, // CDE_VCX2_vec
1634 18021546347587300ULL, // CDE_VCX3A_fpdp
1635 18021546347587300ULL, // CDE_VCX3A_fpsp
1636 146368681250294476ULL, // CDE_VCX3A_vec
1637 2253449959432792ULL, // CDE_VCX3_fpdp
1638 2253449959432792ULL, // CDE_VCX3_fpsp
1639 159884427934722410ULL, // CDE_VCX3_vec
1640 355212320182545ULL, // CDP
1641 1416274495ULL, // CDP2
1642 5454ULL, // CLREX
1643 70368746829309ULL, // CLZ
1644 7696584044714ULL, // CMNri
1645 70368746827946ULL, // CMNrr
1646 8246339891370ULL, // CMNrsi
1647 4947804991658ULL, // CMNrsr
1648 7696584044827ULL, // CMPri
1649 70368746828059ULL, // CMPrr
1650 8246339891483ULL, // CMPrsi
1651 4947804991771ULL, // CMPrsr
1652 4802484ULL, // CPS1p
1653 10069135966ULL, // CPS2p
1654 76967293145694ULL, // CPS3p
1655 76966756697849ULL, // CRC32B
1656 76966756697857ULL, // CRC32CB
1657 76966756697967ULL, // CRC32CH
1658 76966756698087ULL, // CRC32CW
1659 76966756697959ULL, // CRC32H
1660 76966756698079ULL, // CRC32W
1661 8592666109ULL, // DBG
1662 190232ULL, // DMB
1663 190237ULL, // DSB
1664 4503599630004697ULL, // EORri
1665 2634201ULL, // EORrr
1666 6755399443747289ULL, // EORrsi
1667 78297ULL, // EORrsr
1668 4838076ULL, // ERET
1669 78591849555ULL, // FCONSTD
1670 8796100916307ULL, // FCONSTH
1671 8796101440595ULL, // FCONSTS
1672 2285864776955ULL, // FLDMXDB_UPD
1673 79714595746970ULL, // FLDMXIA
1674 2285864776858ULL, // FLDMXIA_UPD
1675 9032290ULL, // FMSTAT
1676 2285864776963ULL, // FSTMXDB_UPD
1677 79714595746978ULL, // FSTMXIA
1678 2285864776866ULL, // FSTMXIA_UPD
1679 8592667409ULL, // HINT
1680 4802495ULL, // HLT
1681 4802355ULL, // HVC
1682 198434ULL, // ISB
1683 549758462697ULL, // LDA
1684 549758462906ULL, // LDAB
1685 549758465340ULL, // LDAEX
1686 549758463217ULL, // LDAEXB
1687 1546153396ULL, // LDAEXD
1688 549758463713ULL, // LDAEXH
1689 549758463513ULL, // LDAH
1690 1620223874ULL, // LDC2L_OFFSET
1691 9897291982722ULL, // LDC2L_OPTION
1692 10447047796610ULL, // LDC2L_POST
1693 1754441602ULL, // LDC2L_PRE
1694 1620222502ULL, // LDC2_OFFSET
1695 9897291981350ULL, // LDC2_OPTION
1696 10447047795238ULL, // LDC2_POST
1697 1754440230ULL, // LDC2_PRE
1698 11090950401891ULL, // LDCL_OFFSET
1699 20277839029383011ULL, // LDCL_OPTION
1700 22529638843068259ULL, // LDCL_POST
1701 12190462029667ULL, // LDCL_PRE
1702 11090950401303ULL, // LDC_OFFSET
1703 20277839029382423ULL, // LDC_OPTION
1704 22529638843067671ULL, // LDC_POST
1705 12190462029079ULL, // LDC_PRE
1706 79714595744493ULL, // LDMDA
1707 2285864774381ULL, // LDMDA_UPD
1708 79714595744748ULL, // LDMDB
1709 2285864774636ULL, // LDMDB_UPD
1710 79714595745876ULL, // LDMIA
1711 2285864775764ULL, // LDMIA_UPD
1712 79714595744767ULL, // LDMIB
1713 2285864774655ULL, // LDMIB_UPD
1714 24781342825304745ULL, // LDRBT_POST_IMM
1715 24781342825304745ULL, // LDRBT_POST_REG
1716 24781342825303171ULL, // LDRB_POST_IMM
1717 24781342825303171ULL, // LDRB_POST_REG
1718 12644386385027ULL, // LDRB_PRE_IMM
1719 13194142207107ULL, // LDRB_PRE_REG
1720 13743898029187ULL, // LDRBi12
1721 14293653826691ULL, // LDRBrs
1722 27021597766897053ULL, // LDRD
1723 173388585656520093ULL, // LDRD_POST
1724 31525197394349469ULL, // LDRD_PRE
1725 549758465352ULL, // LDREX
1726 549758463231ULL, // LDREXB
1727 1546153410ULL, // LDREXD
1728 549758463727ULL, // LDREXH
1729 14843409641097ULL, // LDRH
1730 33788542080037580ULL, // LDRHTi
1731 36040341893731020ULL, // LDRHTr
1732 38292141707415177ULL, // LDRH_POST
1733 15393165463177ULL, // LDRH_PRE
1734 14843409640598ULL, // LDRSB
1735 33788542080037557ULL, // LDRSBTi
1736 36040341893730997ULL, // LDRSBTr
1737 38292141707414678ULL, // LDRSB_POST
1738 15393165462678ULL, // LDRSB_PRE
1739 14843409641136ULL, // LDRSH
1740 33788542080037592ULL, // LDRSHTi
1741 36040341893731032ULL, // LDRSHTr
1742 38292141707415216ULL, // LDRSH_POST
1743 15393165463216ULL, // LDRSH_PRE
1744 24781342825304939ULL, // LDRT_POST_IMM
1745 24781342825304939ULL, // LDRT_POST_REG
1746 24781342825304495ULL, // LDR_POST_IMM
1747 24781342825304495ULL, // LDR_POST_REG
1748 12644386386351ULL, // LDR_PRE_IMM
1749 13194142208431ULL, // LDR_PRE_REG
1750 13743898030511ULL, // LDRcp
1751 13743898030511ULL, // LDRi12
1752 14293653828015ULL, // LDRrs
1753 446281944174039462ULL, // MCR
1754 15943798006341ULL, // MCR2
1755 590397132249813473ULL, // MCRR
1756 40534046793179723ULL, // MCRR2
1757 144115188078545709ULL, // MLA
1758 144115188078522934ULL, // MLS
1759 10081364ULL, // MOVPCLR
1760 76965816628150ULL, // MOVTi16
1761 7696584053844ULL, // MOVi
1762 70368746828923ULL, // MOVi16
1763 70368746837076ULL, // MOVr
1764 70368746837076ULL, // MOVr_TC
1765 8246339843156ULL, // MOVsi
1766 4947805017172ULL, // MOVsr
1767 495983966948654ULL, // MRC
1768 15942922396204ULL, // MRC2
1769 1814613298ULL, // MRRC
1770 205362ULL, // MRRC2
1771 111671882339ULL, // MRS
1772 16492677067363ULL, // MRSbanked
1773 120261816931ULL, // MRSsys
1774 2269624431095ULL, // MSR
1775 1948807671ULL, // MSRbanked
1776 130730717687ULL, // MSRi
1777 2633783ULL, // MUL
1778 2251799816359956ULL, // MVE_ASRLi
1779 2251799816359956ULL, // MVE_ASRLr
1780 9532687333ULL, // MVE_DLSTP_16
1781 9532686580ULL, // MVE_DLSTP_32
1782 9532686942ULL, // MVE_DLSTP_64
1783 9532687992ULL, // MVE_DLSTP_8
1784 1210700118ULL, // MVE_LCTP
1785 10577828ULL, // MVE_LETP
1786 2251799816359903ULL, // MVE_LSLLi
1787 2251799816359903ULL, // MVE_LSLLr
1788 2251799816359961ULL, // MVE_LSRL
1789 76966756151731ULL, // MVE_SQRSHR
1790 42784196462776318ULL, // MVE_SQRSHRL
1791 76966756151178ULL, // MVE_SQSHL
1792 2251799816359875ULL, // MVE_SQSHLL
1793 76966756151738ULL, // MVE_SRSHR
1794 2251799816359942ULL, // MVE_SRSHRL
1795 76966756151196ULL, // MVE_UQRSHL
1796 42784196462776273ULL, // MVE_UQRSHLL
1797 76966756151184ULL, // MVE_UQSHL
1798 2251799816359882ULL, // MVE_UQSHLL
1799 76966756151744ULL, // MVE_URSHR
1800 2251799816359949ULL, // MVE_URSHRL
1801 15769195776717781ULL, // MVE_VABAVs16
1802 15769195777242069ULL, // MVE_VABAVs32
1803 15769195777766357ULL, // MVE_VABAVs8
1804 15769195778290645ULL, // MVE_VABAVu16
1805 15769195778814933ULL, // MVE_VABAVu32
1806 15769195779339221ULL, // MVE_VABAVu8
1807 8015183ULL, // MVE_VABDf16
1808 8539471ULL, // MVE_VABDf32
1809 11160911ULL, // MVE_VABDs16
1810 11685199ULL, // MVE_VABDs32
1811 12209487ULL, // MVE_VABDs8
1812 12733775ULL, // MVE_VABDu16
1813 13258063ULL, // MVE_VABDu32
1814 13782351ULL, // MVE_VABDu8
1815 70368752259621ULL, // MVE_VABSf16
1816 70368752783909ULL, // MVE_VABSf32
1817 70368755405349ULL, // MVE_VABSs16
1818 70368755929637ULL, // MVE_VABSs32
1819 70368756453925ULL, // MVE_VABSs8
1820 15769195779878162ULL, // MVE_VADC
1821 15769195779862275ULL, // MVE_VADCI
1822 2251799825378220ULL, // MVE_VADDLVs32acc
1823 11686966ULL, // MVE_VADDLVs32no_acc
1824 2251799826951084ULL, // MVE_VADDLVu32acc
1825 13259830ULL, // MVE_VADDLVu32no_acc
1826 76965825104805ULL, // MVE_VADDVs16acc
1827 70368755405853ULL, // MVE_VADDVs16no_acc
1828 76965825629093ULL, // MVE_VADDVs32acc
1829 70368755930141ULL, // MVE_VADDVs32no_acc
1830 76965826153381ULL, // MVE_VADDVs8acc
1831 70368756454429ULL, // MVE_VADDVs8no_acc
1832 76965826677669ULL, // MVE_VADDVu16acc
1833 70368756978717ULL, // MVE_VADDVu16no_acc
1834 76965827201957ULL, // MVE_VADDVu32acc
1835 70368757503005ULL, // MVE_VADDVu32no_acc
1836 76965827726245ULL, // MVE_VADDVu8acc
1837 70368758027293ULL, // MVE_VADDVu8no_acc
1838 8015232ULL, // MVE_VADD_qr_f16
1839 8539520ULL, // MVE_VADD_qr_f32
1840 14830976ULL, // MVE_VADD_qr_i16
1841 14306688ULL, // MVE_VADD_qr_i32
1842 15355264ULL, // MVE_VADD_qr_i8
1843 8015232ULL, // MVE_VADDf16
1844 8539520ULL, // MVE_VADDf32
1845 14830976ULL, // MVE_VADDi16
1846 14306688ULL, // MVE_VADDi32
1847 15355264ULL, // MVE_VADDi8
1848 2772375ULL, // MVE_VAND
1849 2772255ULL, // MVE_VBIC
1850 17042445061407ULL, // MVE_VBICimmi16
1851 17042444537119ULL, // MVE_VBICimmi32
1852 676347ULL, // MVE_VBRSR16
1853 1200635ULL, // MVE_VBRSR32
1854 1724923ULL, // MVE_VBRSR8
1855 144115188083862875ULL, // MVE_VCADDf16
1856 144115188084387163ULL, // MVE_VCADDf32
1857 144115188090678619ULL, // MVE_VCADDi16
1858 144115188090154331ULL, // MVE_VCADDi32
1859 144115188091202907ULL, // MVE_VCADDi8
1860 70368755405359ULL, // MVE_VCLSs16
1861 70368755929647ULL, // MVE_VCLSs32
1862 70368756453935ULL, // MVE_VCLSs8
1863 70368759076348ULL, // MVE_VCLZs16
1864 70368758552060ULL, // MVE_VCLZs32
1865 70368759600636ULL, // MVE_VCLZs8
1866 159884383849442091ULL, // MVE_VCMLAf16
1867 159884383849966379ULL, // MVE_VCMLAf32
1868 2021273882ULL, // MVE_VCMPf16
1869 2021273882ULL, // MVE_VCMPf16r
1870 2021798170ULL, // MVE_VCMPf32
1871 2021798170ULL, // MVE_VCMPf32r
1872 2028089626ULL, // MVE_VCMPi16
1873 2028089626ULL, // MVE_VCMPi16r
1874 2027565338ULL, // MVE_VCMPi32
1875 2027565338ULL, // MVE_VCMPi32r
1876 2028613914ULL, // MVE_VCMPi8
1877 2028613914ULL, // MVE_VCMPi8r
1878 2024419610ULL, // MVE_VCMPs16
1879 2024419610ULL, // MVE_VCMPs16r
1880 2024943898ULL, // MVE_VCMPs32
1881 2024943898ULL, // MVE_VCMPs32r
1882 2025468186ULL, // MVE_VCMPs8
1883 2025468186ULL, // MVE_VCMPs8r
1884 2025992474ULL, // MVE_VCMPu16
1885 2025992474ULL, // MVE_VCMPu16r
1886 2026516762ULL, // MVE_VCMPu32
1887 2026516762ULL, // MVE_VCMPu32r
1888 2027041050ULL, // MVE_VCMPu8
1889 2027041050ULL, // MVE_VCMPu8r
1890 144115188083863605ULL, // MVE_VCMULf16
1891 144115188084387893ULL, // MVE_VCMULf32
1892 9530200411ULL, // MVE_VCTP16
1893 9530724699ULL, // MVE_VCTP32
1894 9545404763ULL, // MVE_VCTP64
1895 9531248987ULL, // MVE_VCTP8
1896 9478753468ULL, // MVE_VCVTf16f32bh
1897 9478755231ULL, // MVE_VCVTf16f32th
1898 2303394468785ULL, // MVE_VCVTf16s16_fix
1899 1224954801ULL, // MVE_VCVTf16s16n
1900 2303394993073ULL, // MVE_VCVTf16u16_fix
1901 1225479089ULL, // MVE_VCVTf16u16n
1902 18042044ULL, // MVE_VCVTf32f16bh
1903 18043807ULL, // MVE_VCVTf32f16th
1904 2303396041649ULL, // MVE_VCVTf32s32_fix
1905 1226527665ULL, // MVE_VCVTf32s32n
1906 2303396565937ULL, // MVE_VCVTf32u32_fix
1907 1227051953ULL, // MVE_VCVTf32u32n
1908 2303397090225ULL, // MVE_VCVTs16f16_fix
1909 1227574137ULL, // MVE_VCVTs16f16a
1910 1227575419ULL, // MVE_VCVTs16f16m
1911 1227575515ULL, // MVE_VCVTs16f16n
1912 1227575655ULL, // MVE_VCVTs16f16p
1913 1227576241ULL, // MVE_VCVTs16f16z
1914 2303397614513ULL, // MVE_VCVTs32f32_fix
1915 1228098425ULL, // MVE_VCVTs32f32a
1916 1228099707ULL, // MVE_VCVTs32f32m
1917 1228099803ULL, // MVE_VCVTs32f32n
1918 1228099943ULL, // MVE_VCVTs32f32p
1919 1228100529ULL, // MVE_VCVTs32f32z
1920 2303398138801ULL, // MVE_VCVTu16f16_fix
1921 1228622713ULL, // MVE_VCVTu16f16a
1922 1228623995ULL, // MVE_VCVTu16f16m
1923 1228624091ULL, // MVE_VCVTu16f16n
1924 1228624231ULL, // MVE_VCVTu16f16p
1925 1228624817ULL, // MVE_VCVTu16f16z
1926 2303398663089ULL, // MVE_VCVTu32f32_fix
1927 1229147001ULL, // MVE_VCVTu32f32a
1928 1229148283ULL, // MVE_VCVTu32f32m
1929 1229148379ULL, // MVE_VCVTu32f32n
1930 1229148519ULL, // MVE_VCVTu32f32p
1931 1229149105ULL, // MVE_VCVTu32f32z
1932 15762598708523373ULL, // MVE_VDDUPu16
1933 15762598709047661ULL, // MVE_VDDUPu32
1934 15762598709571949ULL, // MVE_VDDUPu8
1935 70368744919417ULL, // MVE_VDUP16
1936 70368745443705ULL, // MVE_VDUP32
1937 70368745967993ULL, // MVE_VDUP8
1938 159877786784395646ULL, // MVE_VDWDUPu16
1939 159877786784919934ULL, // MVE_VDWDUPu32
1940 159877786785444222ULL, // MVE_VDWDUPu8
1941 2773464ULL, // MVE_VEOR
1942 15769195773571609ULL, // MVE_VFMA_qr_Sf16
1943 15769195774095897ULL, // MVE_VFMA_qr_Sf32
1944 15769195773569858ULL, // MVE_VFMA_qr_f16
1945 15769195774094146ULL, // MVE_VFMA_qr_f32
1946 15769195773569858ULL, // MVE_VFMAf16
1947 15769195774094146ULL, // MVE_VFMAf32
1948 15769195773571653ULL, // MVE_VFMSf16
1949 15769195774095941ULL, // MVE_VFMSf32
1950 11160942ULL, // MVE_VHADD_qr_s16
1951 11685230ULL, // MVE_VHADD_qr_s32
1952 12209518ULL, // MVE_VHADD_qr_s8
1953 12733806ULL, // MVE_VHADD_qr_u16
1954 13258094ULL, // MVE_VHADD_qr_u32
1955 13782382ULL, // MVE_VHADD_qr_u8
1956 11160942ULL, // MVE_VHADDs16
1957 11685230ULL, // MVE_VHADDs32
1958 12209518ULL, // MVE_VHADDs8
1959 12733806ULL, // MVE_VHADDu16
1960 13258094ULL, // MVE_VHADDu32
1961 13782382ULL, // MVE_VHADDu8
1962 144115188087008596ULL, // MVE_VHCADDs16
1963 144115188087532884ULL, // MVE_VHCADDs32
1964 144115188088057172ULL, // MVE_VHCADDs8
1965 11160786ULL, // MVE_VHSUB_qr_s16
1966 11685074ULL, // MVE_VHSUB_qr_s32
1967 12209362ULL, // MVE_VHSUB_qr_s8
1968 12733650ULL, // MVE_VHSUB_qr_u16
1969 13257938ULL, // MVE_VHSUB_qr_u32
1970 13782226ULL, // MVE_VHSUB_qr_u8
1971 11160786ULL, // MVE_VHSUBs16
1972 11685074ULL, // MVE_VHSUBs32
1973 12209362ULL, // MVE_VHSUBs8
1974 12733650ULL, // MVE_VHSUBu16
1975 13257938ULL, // MVE_VHSUBu32
1976 13782226ULL, // MVE_VHSUBu8
1977 15762598708523379ULL, // MVE_VIDUPu16
1978 15762598709047667ULL, // MVE_VIDUPu32
1979 15762598709571955ULL, // MVE_VIDUPu8
1980 159877786784395653ULL, // MVE_VIWDUPu16
1981 159877786784919941ULL, // MVE_VIWDUPu32
1982 159877786785444229ULL, // MVE_VIWDUPu8
1983 21717869ULL, // MVE_VLD20_16
1984 22242157ULL, // MVE_VLD20_16_wb
1985 21716999ULL, // MVE_VLD20_32
1986 22241287ULL, // MVE_VLD20_32_wb
1987 21718505ULL, // MVE_VLD20_8
1988 22242793ULL, // MVE_VLD20_8_wb
1989 21717909ULL, // MVE_VLD21_16
1990 22242197ULL, // MVE_VLD21_16_wb
1991 21717065ULL, // MVE_VLD21_32
1992 22241353ULL, // MVE_VLD21_32_wb
1993 21718541ULL, // MVE_VLD21_8
1994 22242829ULL, // MVE_VLD21_8_wb
1995 21726081ULL, // MVE_VLD40_16
1996 22250369ULL, // MVE_VLD40_16_wb
1997 21725211ULL, // MVE_VLD40_32
1998 22249499ULL, // MVE_VLD40_32_wb
1999 21726715ULL, // MVE_VLD40_8
2000 22251003ULL, // MVE_VLD40_8_wb
2001 21726121ULL, // MVE_VLD41_16
2002 22250409ULL, // MVE_VLD41_16_wb
2003 21725277ULL, // MVE_VLD41_32
2004 22249565ULL, // MVE_VLD41_32_wb
2005 21726751ULL, // MVE_VLD41_8
2006 22251039ULL, // MVE_VLD41_8_wb
2007 21726141ULL, // MVE_VLD42_16
2008 22250429ULL, // MVE_VLD42_16_wb
2009 21725323ULL, // MVE_VLD42_32
2010 22249611ULL, // MVE_VLD42_32_wb
2011 21726769ULL, // MVE_VLD42_8
2012 22251057ULL, // MVE_VLD42_8_wb
2013 21726161ULL, // MVE_VLD43_16
2014 22250449ULL, // MVE_VLD43_16_wb
2015 21725356ULL, // MVE_VLD43_32
2016 22249644ULL, // MVE_VLD43_32_wb
2017 21726787ULL, // MVE_VLD43_8
2018 22251075ULL, // MVE_VLD43_8_wb
2019 17592197205122ULL, // MVE_VLDRBS16
2020 574495776189570ULL, // MVE_VLDRBS16_post
2021 18142892534914ULL, // MVE_VLDRBS16_pre
2022 18691708832898ULL, // MVE_VLDRBS16_rq
2023 17592197729410ULL, // MVE_VLDRBS32
2024 574495776713858ULL, // MVE_VLDRBS32_post
2025 18142893059202ULL, // MVE_VLDRBS32_pre
2026 18691709357186ULL, // MVE_VLDRBS32_rq
2027 17592198777986ULL, // MVE_VLDRBU16
2028 574495777762434ULL, // MVE_VLDRBU16_post
2029 18142894107778ULL, // MVE_VLDRBU16_pre
2030 18691710405762ULL, // MVE_VLDRBU16_rq
2031 17592199302274ULL, // MVE_VLDRBU32
2032 574495778286722ULL, // MVE_VLDRBU32_post
2033 18142894632066ULL, // MVE_VLDRBU32_pre
2034 18691710930050ULL, // MVE_VLDRBU32_rq
2035 17592199826562ULL, // MVE_VLDRBU8
2036 574495778811010ULL, // MVE_VLDRBU8_post
2037 19242406784130ULL, // MVE_VLDRBU8_pre
2038 18691711454338ULL, // MVE_VLDRBU8_rq
2039 17592208739740ULL, // MVE_VLDRDU64_qi
2040 18142904069532ULL, // MVE_VLDRDU64_qi_pre
2041 19791231995292ULL, // MVE_VLDRDU64_rq
2042 18691720367516ULL, // MVE_VLDRDU64_rq_u
2043 17592197729928ULL, // MVE_VLDRHS32
2044 574495776714376ULL, // MVE_VLDRHS32_post
2045 18142893059720ULL, // MVE_VLDRHS32_pre
2046 20340976799368ULL, // MVE_VLDRHS32_rq
2047 18691709357704ULL, // MVE_VLDRHS32_rq_u
2048 17592198778504ULL, // MVE_VLDRHU16
2049 574495777762952ULL, // MVE_VLDRHU16_post
2050 19242405736072ULL, // MVE_VLDRHU16_pre
2051 20340977847944ULL, // MVE_VLDRHU16_rq
2052 18691710406280ULL, // MVE_VLDRHU16_rq_u
2053 17592199302792ULL, // MVE_VLDRHU32
2054 574495778287240ULL, // MVE_VLDRHU32_post
2055 18142894632584ULL, // MVE_VLDRHU32_pre
2056 20340978372232ULL, // MVE_VLDRHU32_rq
2057 18691710930568ULL, // MVE_VLDRHU32_rq_u
2058 17592199304303ULL, // MVE_VLDRWU32
2059 574495778288751ULL, // MVE_VLDRWU32_post
2060 19242406261871ULL, // MVE_VLDRWU32_pre
2061 17592199304303ULL, // MVE_VLDRWU32_qi
2062 18142894634095ULL, // MVE_VLDRWU32_qi_pre
2063 20890734187631ULL, // MVE_VLDRWU32_rq
2064 18691710932079ULL, // MVE_VLDRWU32_rq_u
2065 76966764631062ULL, // MVE_VMAXAVs16
2066 76966765155350ULL, // MVE_VMAXAVs32
2067 76966765679638ULL, // MVE_VMAXAVs8
2068 76965825104820ULL, // MVE_VMAXAs16
2069 76965825629108ULL, // MVE_VMAXAs32
2070 76965826153396ULL, // MVE_VMAXAs8
2071 76966761485318ULL, // MVE_VMAXNMAVf16
2072 76966762009606ULL, // MVE_VMAXNMAVf32
2073 76965821958997ULL, // MVE_VMAXNMAf16
2074 76965822483285ULL, // MVE_VMAXNMAf32
2075 76966761485381ULL, // MVE_VMAXNMVf16
2076 76966762009669ULL, // MVE_VMAXNMVf32
2077 8015967ULL, // MVE_VMAXNMf16
2078 8540255ULL, // MVE_VMAXNMf32
2079 76966764631128ULL, // MVE_VMAXVs16
2080 76966765155416ULL, // MVE_VMAXVs32
2081 76966765679704ULL, // MVE_VMAXVs8
2082 76966766203992ULL, // MVE_VMAXVu16
2083 76966766728280ULL, // MVE_VMAXVu32
2084 76966767252568ULL, // MVE_VMAXVu8
2085 11162800ULL, // MVE_VMAXs16
2086 11687088ULL, // MVE_VMAXs32
2087 12211376ULL, // MVE_VMAXs8
2088 12735664ULL, // MVE_VMAXu16
2089 13259952ULL, // MVE_VMAXu32
2090 13784240ULL, // MVE_VMAXu8
2091 76966764631055ULL, // MVE_VMINAVs16
2092 76966765155343ULL, // MVE_VMINAVs32
2093 76966765679631ULL, // MVE_VMINAVs8
2094 76965825104733ULL, // MVE_VMINAs16
2095 76965825629021ULL, // MVE_VMINAs32
2096 76965826153309ULL, // MVE_VMINAs8
2097 76966761485309ULL, // MVE_VMINNMAVf16
2098 76966762009597ULL, // MVE_VMINNMAVf32
2099 76965821958989ULL, // MVE_VMINNMAf16
2100 76965822483277ULL, // MVE_VMINNMAf32
2101 76966761485373ULL, // MVE_VMINNMVf16
2102 76966762009661ULL, // MVE_VMINNMVf32
2103 8015960ULL, // MVE_VMINNMf16
2104 8540248ULL, // MVE_VMINNMf32
2105 76966764631117ULL, // MVE_VMINVs16
2106 76966765155405ULL, // MVE_VMINVs32
2107 76966765679693ULL, // MVE_VMINVs8
2108 76966766203981ULL, // MVE_VMINVu16
2109 76966766728269ULL, // MVE_VMINVu32
2110 76966767252557ULL, // MVE_VMINVu8
2111 11161765ULL, // MVE_VMINs16
2112 11686053ULL, // MVE_VMINs32
2113 12210341ULL, // MVE_VMINs8
2114 12734629ULL, // MVE_VMINu16
2115 13258917ULL, // MVE_VMINu32
2116 13783205ULL, // MVE_VMINu8
2117 15769195776715647ULL, // MVE_VMLADAVas16
2118 15769195777239935ULL, // MVE_VMLADAVas32
2119 15769195777764223ULL, // MVE_VMLADAVas8
2120 15769195778288511ULL, // MVE_VMLADAVau16
2121 15769195778812799ULL, // MVE_VMLADAVau32
2122 15769195779337087ULL, // MVE_VMLADAVau8
2123 15769195776718033ULL, // MVE_VMLADAVaxs16
2124 15769195777242321ULL, // MVE_VMLADAVaxs32
2125 15769195777766609ULL, // MVE_VMLADAVaxs8
2126 11162587ULL, // MVE_VMLADAVs16
2127 11686875ULL, // MVE_VMLADAVs32
2128 12211163ULL, // MVE_VMLADAVs8
2129 12735451ULL, // MVE_VMLADAVu16
2130 13259739ULL, // MVE_VMLADAVu32
2131 13784027ULL, // MVE_VMLADAVu8
2132 11163094ULL, // MVE_VMLADAVxs16
2133 11687382ULL, // MVE_VMLADAVxs32
2134 12211670ULL, // MVE_VMLADAVxs8
2135 146366987900717960ULL, // MVE_VMLALDAVas16
2136 146366987901242248ULL, // MVE_VMLALDAVas32
2137 146366987902290824ULL, // MVE_VMLALDAVau16
2138 146366987902815112ULL, // MVE_VMLALDAVau32
2139 146366987900720347ULL, // MVE_VMLALDAVaxs16
2140 146366987901244635ULL, // MVE_VMLALDAVaxs32
2141 144115188087010275ULL, // MVE_VMLALDAVs16
2142 144115188087534563ULL, // MVE_VMLALDAVs32
2143 144115188088583139ULL, // MVE_VMLALDAVu16
2144 144115188089107427ULL, // MVE_VMLALDAVu32
2145 144115188087010783ULL, // MVE_VMLALDAVxs16
2146 144115188087535071ULL, // MVE_VMLALDAVxs32
2147 15769195780387347ULL, // MVE_VMLAS_qr_i16
2148 15769195779863059ULL, // MVE_VMLAS_qr_i32
2149 15769195780911635ULL, // MVE_VMLAS_qr_i8
2150 15769195780385597ULL, // MVE_VMLA_qr_i16
2151 15769195779861309ULL, // MVE_VMLA_qr_i32
2152 15769195780909885ULL, // MVE_VMLA_qr_i8
2153 15769195776715676ULL, // MVE_VMLSDAVas16
2154 15769195777239964ULL, // MVE_VMLSDAVas32
2155 15769195777764252ULL, // MVE_VMLSDAVas8
2156 15769195776718065ULL, // MVE_VMLSDAVaxs16
2157 15769195777242353ULL, // MVE_VMLSDAVaxs32
2158 15769195777766641ULL, // MVE_VMLSDAVaxs8
2159 11162613ULL, // MVE_VMLSDAVs16
2160 11686901ULL, // MVE_VMLSDAVs32
2161 12211189ULL, // MVE_VMLSDAVs8
2162 11163123ULL, // MVE_VMLSDAVxs16
2163 11687411ULL, // MVE_VMLSDAVxs32
2164 12211699ULL, // MVE_VMLSDAVxs8
2165 146366987900717970ULL, // MVE_VMLSLDAVas16
2166 146366987901242258ULL, // MVE_VMLSLDAVas32
2167 146366987900720358ULL, // MVE_VMLSLDAVaxs16
2168 146366987901244646ULL, // MVE_VMLSLDAVaxs32
2169 144115188087010284ULL, // MVE_VMLSLDAVs16
2170 144115188087534572ULL, // MVE_VMLSLDAVs32
2171 144115188087010793ULL, // MVE_VMLSLDAVxs16
2172 144115188087535081ULL, // MVE_VMLSLDAVxs32
2173 70368755403815ULL, // MVE_VMOVLs16bh
2174 70368755405573ULL, // MVE_VMOVLs16th
2175 70368756452391ULL, // MVE_VMOVLs8bh
2176 70368756454149ULL, // MVE_VMOVLs8th
2177 70368756976679ULL, // MVE_VMOVLu16bh
2178 70368756978437ULL, // MVE_VMOVLu16th
2179 70368758025255ULL, // MVE_VMOVLu8bh
2180 70368758027013ULL, // MVE_VMOVLu8th
2181 76965828775030ULL, // MVE_VMOVNi16bh
2182 76965828776794ULL, // MVE_VMOVNi16th
2183 76965828250742ULL, // MVE_VMOVNi32bh
2184 76965828252506ULL, // MVE_VMOVNi32th
2185 633318698710099ULL, // MVE_VMOV_from_lane_32
2186 633318708671571ULL, // MVE_VMOV_from_lane_s16
2187 633318709720147ULL, // MVE_VMOV_from_lane_s8
2188 633318710244435ULL, // MVE_VMOV_from_lane_u16
2189 633318711293011ULL, // MVE_VMOV_from_lane_u8
2190 45743016612861011ULL, // MVE_VMOV_q_rr
2191 720575940381955155ULL, // MVE_VMOV_rr_q
2192 137439523923ULL, // MVE_VMOV_to_lane_16
2193 137440048211ULL, // MVE_VMOV_to_lane_32
2194 137440572499ULL, // MVE_VMOV_to_lane_8
2195 8796101629011ULL, // MVE_VMOVimmf32
2196 21440491639891ULL, // MVE_VMOVimmi16
2197 21440491115603ULL, // MVE_VMOVimmi32
2198 2103661651ULL, // MVE_VMOVimmi64
2199 21440492164179ULL, // MVE_VMOVimmi8
2200 11161218ULL, // MVE_VMULHs16
2201 11685506ULL, // MVE_VMULHs32
2202 12209794ULL, // MVE_VMULHs8
2203 12734082ULL, // MVE_VMULHu16
2204 13258370ULL, // MVE_VMULHu32
2205 13782658ULL, // MVE_VMULHu8
2206 23743515ULL, // MVE_VMULLBp16
2207 24267803ULL, // MVE_VMULLBp8
2208 11160603ULL, // MVE_VMULLBs16
2209 11684891ULL, // MVE_VMULLBs32
2210 12209179ULL, // MVE_VMULLBs8
2211 12733467ULL, // MVE_VMULLBu16
2212 13257755ULL, // MVE_VMULLBu32
2213 13782043ULL, // MVE_VMULLBu8
2214 23745278ULL, // MVE_VMULLTp16
2215 24269566ULL, // MVE_VMULLTp8
2216 11162366ULL, // MVE_VMULLTs16
2217 11686654ULL, // MVE_VMULLTs32
2218 12210942ULL, // MVE_VMULLTs8
2219 12735230ULL, // MVE_VMULLTu16
2220 13259518ULL, // MVE_VMULLTu32
2221 13783806ULL, // MVE_VMULLTu8
2222 8015943ULL, // MVE_VMUL_qr_f16
2223 8540231ULL, // MVE_VMUL_qr_f32
2224 14831687ULL, // MVE_VMUL_qr_i16
2225 14307399ULL, // MVE_VMUL_qr_i32
2226 15355975ULL, // MVE_VMUL_qr_i8
2227 8015943ULL, // MVE_VMULf16
2228 8540231ULL, // MVE_VMULf32
2229 14831687ULL, // MVE_VMULi16
2230 14307399ULL, // MVE_VMULi32
2231 15355975ULL, // MVE_VMULi8
2232 70368747016442ULL, // MVE_VMVN
2233 21440491639034ULL, // MVE_VMVNimmi16
2234 21440491114746ULL, // MVE_VMVNimmi32
2235 70368752258572ULL, // MVE_VNEGf16
2236 70368752782860ULL, // MVE_VNEGf32
2237 70368755404300ULL, // MVE_VNEGs16
2238 70368755928588ULL, // MVE_VNEGs32
2239 70368756452876ULL, // MVE_VNEGs8
2240 2773194ULL, // MVE_VORN
2241 2773478ULL, // MVE_VORR
2242 17042445062630ULL, // MVE_VORRimmi16
2243 17042444538342ULL, // MVE_VORRimmi32
2244 1210798945ULL, // MVE_VPNOT
2245 2772864ULL, // MVE_VPSEL
2246 1210823547ULL, // MVE_VPST
2247 2028712807ULL, // MVE_VPTv16i8
2248 2028712807ULL, // MVE_VPTv16i8r
2249 2025567079ULL, // MVE_VPTv16s8
2250 2025567079ULL, // MVE_VPTv16s8r
2251 2027139943ULL, // MVE_VPTv16u8
2252 2027139943ULL, // MVE_VPTv16u8r
2253 2021897063ULL, // MVE_VPTv4f32
2254 2021897063ULL, // MVE_VPTv4f32r
2255 2027664231ULL, // MVE_VPTv4i32
2256 2027664231ULL, // MVE_VPTv4i32r
2257 2025042791ULL, // MVE_VPTv4s32
2258 2025042791ULL, // MVE_VPTv4s32r
2259 2026615655ULL, // MVE_VPTv4u32
2260 2026615655ULL, // MVE_VPTv4u32r
2261 2021372775ULL, // MVE_VPTv8f16
2262 2021372775ULL, // MVE_VPTv8f16r
2263 2028188519ULL, // MVE_VPTv8i16
2264 2028188519ULL, // MVE_VPTv8i16r
2265 2024518503ULL, // MVE_VPTv8s16
2266 2024518503ULL, // MVE_VPTv8s16r
2267 2026091367ULL, // MVE_VPTv8u16
2268 2026091367ULL, // MVE_VPTv8u16r
2269 70368755405343ULL, // MVE_VQABSs16
2270 70368755929631ULL, // MVE_VQABSs32
2271 70368756453919ULL, // MVE_VQABSs8
2272 11160954ULL, // MVE_VQADD_qr_s16
2273 11685242ULL, // MVE_VQADD_qr_s32
2274 12209530ULL, // MVE_VQADD_qr_s8
2275 12733818ULL, // MVE_VQADD_qr_u16
2276 13258106ULL, // MVE_VQADD_qr_u32
2277 13782394ULL, // MVE_VQADD_qr_u8
2278 11160954ULL, // MVE_VQADDs16
2279 11685242ULL, // MVE_VQADDs32
2280 12209530ULL, // MVE_VQADDs8
2281 12733818ULL, // MVE_VQADDu16
2282 13258106ULL, // MVE_VQADDu32
2283 13782394ULL, // MVE_VQADDu8
2284 15769195776718180ULL, // MVE_VQDMLADHXs16
2285 15769195777242468ULL, // MVE_VQDMLADHXs32
2286 15769195777766756ULL, // MVE_VQDMLADHXs8
2287 15769195776716351ULL, // MVE_VQDMLADHs16
2288 15769195777240639ULL, // MVE_VQDMLADHs32
2289 15769195777764927ULL, // MVE_VQDMLADHs8
2290 15769195776716318ULL, // MVE_VQDMLAH_qrs16
2291 15769195777240606ULL, // MVE_VQDMLAH_qrs32
2292 15769195777764894ULL, // MVE_VQDMLAH_qrs8
2293 15769195776716436ULL, // MVE_VQDMLASH_qrs16
2294 15769195777240724ULL, // MVE_VQDMLASH_qrs32
2295 15769195777765012ULL, // MVE_VQDMLASH_qrs8
2296 15769195776718201ULL, // MVE_VQDMLSDHXs16
2297 15769195777242489ULL, // MVE_VQDMLSDHXs32
2298 15769195777766777ULL, // MVE_VQDMLSDHXs8
2299 15769195776716370ULL, // MVE_VQDMLSDHs16
2300 15769195777240658ULL, // MVE_VQDMLSDHs32
2301 15769195777764946ULL, // MVE_VQDMLSDHs8
2302 11161194ULL, // MVE_VQDMULH_qr_s16
2303 11685482ULL, // MVE_VQDMULH_qr_s32
2304 12209770ULL, // MVE_VQDMULH_qr_s8
2305 11161194ULL, // MVE_VQDMULHi16
2306 11685482ULL, // MVE_VQDMULHi32
2307 12209770ULL, // MVE_VQDMULHi8
2308 11160594ULL, // MVE_VQDMULL_qr_s16bh
2309 11162357ULL, // MVE_VQDMULL_qr_s16th
2310 11684882ULL, // MVE_VQDMULL_qr_s32bh
2311 11686645ULL, // MVE_VQDMULL_qr_s32th
2312 11160594ULL, // MVE_VQDMULLs16bh
2313 11162357ULL, // MVE_VQDMULLs16th
2314 11684882ULL, // MVE_VQDMULLs32bh
2315 11686645ULL, // MVE_VQDMULLs32th
2316 76965825105006ULL, // MVE_VQMOVNs16bh
2317 76965825106770ULL, // MVE_VQMOVNs16th
2318 76965825629294ULL, // MVE_VQMOVNs32bh
2319 76965825631058ULL, // MVE_VQMOVNs32th
2320 76965826677870ULL, // MVE_VQMOVNu16bh
2321 76965826679634ULL, // MVE_VQMOVNu16th
2322 76965827202158ULL, // MVE_VQMOVNu32bh
2323 76965827203922ULL, // MVE_VQMOVNu32th
2324 76965825104997ULL, // MVE_VQMOVUNs16bh
2325 76965825106761ULL, // MVE_VQMOVUNs16th
2326 76965825629285ULL, // MVE_VQMOVUNs32bh
2327 76965825631049ULL, // MVE_VQMOVUNs32th
2328 70368755404294ULL, // MVE_VQNEGs16
2329 70368755928582ULL, // MVE_VQNEGs32
2330 70368756452870ULL, // MVE_VQNEGs8
2331 15769195776718190ULL, // MVE_VQRDMLADHXs16
2332 15769195777242478ULL, // MVE_VQRDMLADHXs32
2333 15769195777766766ULL, // MVE_VQRDMLADHXs8
2334 15769195776716360ULL, // MVE_VQRDMLADHs16
2335 15769195777240648ULL, // MVE_VQRDMLADHs32
2336 15769195777764936ULL, // MVE_VQRDMLADHs8
2337 15769195776716326ULL, // MVE_VQRDMLAH_qrs16
2338 15769195777240614ULL, // MVE_VQRDMLAH_qrs32
2339 15769195777764902ULL, // MVE_VQRDMLAH_qrs8
2340 15769195776716445ULL, // MVE_VQRDMLASH_qrs16
2341 15769195777240733ULL, // MVE_VQRDMLASH_qrs32
2342 15769195777765021ULL, // MVE_VQRDMLASH_qrs8
2343 15769195776718211ULL, // MVE_VQRDMLSDHXs16
2344 15769195777242499ULL, // MVE_VQRDMLSDHXs32
2345 15769195777766787ULL, // MVE_VQRDMLSDHXs8
2346 15769195776716379ULL, // MVE_VQRDMLSDHs16
2347 15769195777240667ULL, // MVE_VQRDMLSDHs32
2348 15769195777764955ULL, // MVE_VQRDMLSDHs8
2349 11161202ULL, // MVE_VQRDMULH_qr_s16
2350 11685490ULL, // MVE_VQRDMULH_qr_s32
2351 12209778ULL, // MVE_VQRDMULH_qr_s8
2352 11161202ULL, // MVE_VQRDMULHi16
2353 11685490ULL, // MVE_VQRDMULHi32
2354 12209778ULL, // MVE_VQRDMULHi8
2355 11161507ULL, // MVE_VQRSHL_by_vecs16
2356 11685795ULL, // MVE_VQRSHL_by_vecs32
2357 12210083ULL, // MVE_VQRSHL_by_vecs8
2358 12734371ULL, // MVE_VQRSHL_by_vecu16
2359 13258659ULL, // MVE_VQRSHL_by_vecu32
2360 13782947ULL, // MVE_VQRSHL_by_vecu8
2361 76965825105827ULL, // MVE_VQRSHL_qrs16
2362 76965825630115ULL, // MVE_VQRSHL_qrs32
2363 76965826154403ULL, // MVE_VQRSHL_qrs8
2364 76965826678691ULL, // MVE_VQRSHL_qru16
2365 76965827202979ULL, // MVE_VQRSHL_qru32
2366 76965827727267ULL, // MVE_VQRSHL_qru8
2367 15769195776715834ULL, // MVE_VQRSHRNbhs16
2368 15769195777240122ULL, // MVE_VQRSHRNbhs32
2369 15769195778288698ULL, // MVE_VQRSHRNbhu16
2370 15769195778812986ULL, // MVE_VQRSHRNbhu32
2371 15769195776717598ULL, // MVE_VQRSHRNths16
2372 15769195777241886ULL, // MVE_VQRSHRNths32
2373 15769195778290462ULL, // MVE_VQRSHRNthu16
2374 15769195778814750ULL, // MVE_VQRSHRNthu32
2375 15769195776715867ULL, // MVE_VQRSHRUNs16bh
2376 15769195776717631ULL, // MVE_VQRSHRUNs16th
2377 15769195777240155ULL, // MVE_VQRSHRUNs32bh
2378 15769195777241919ULL, // MVE_VQRSHRUNs32th
2379 11162574ULL, // MVE_VQSHLU_imms16
2380 11686862ULL, // MVE_VQSHLU_imms32
2381 12211150ULL, // MVE_VQSHLU_imms8
2382 11161494ULL, // MVE_VQSHL_by_vecs16
2383 11685782ULL, // MVE_VQSHL_by_vecs32
2384 12210070ULL, // MVE_VQSHL_by_vecs8
2385 12734358ULL, // MVE_VQSHL_by_vecu16
2386 13258646ULL, // MVE_VQSHL_by_vecu32
2387 13782934ULL, // MVE_VQSHL_by_vecu8
2388 76965825105814ULL, // MVE_VQSHL_qrs16
2389 76965825630102ULL, // MVE_VQSHL_qrs32
2390 76965826154390ULL, // MVE_VQSHL_qrs8
2391 76965826678678ULL, // MVE_VQSHL_qru16
2392 76965827202966ULL, // MVE_VQSHL_qru32
2393 76965827727254ULL, // MVE_VQSHL_qru8
2394 11161494ULL, // MVE_VQSHLimms16
2395 11685782ULL, // MVE_VQSHLimms32
2396 12210070ULL, // MVE_VQSHLimms8
2397 12734358ULL, // MVE_VQSHLimmu16
2398 13258646ULL, // MVE_VQSHLimmu32
2399 13782934ULL, // MVE_VQSHLimmu8
2400 15769195776715826ULL, // MVE_VQSHRNbhs16
2401 15769195777240114ULL, // MVE_VQSHRNbhs32
2402 15769195778288690ULL, // MVE_VQSHRNbhu16
2403 15769195778812978ULL, // MVE_VQSHRNbhu32
2404 15769195776717590ULL, // MVE_VQSHRNths16
2405 15769195777241878ULL, // MVE_VQSHRNths32
2406 15769195778290454ULL, // MVE_VQSHRNthu16
2407 15769195778814742ULL, // MVE_VQSHRNthu32
2408 15769195776715858ULL, // MVE_VQSHRUNs16bh
2409 15769195776717622ULL, // MVE_VQSHRUNs16th
2410 15769195777240146ULL, // MVE_VQSHRUNs32bh
2411 15769195777241910ULL, // MVE_VQSHRUNs32th
2412 11160792ULL, // MVE_VQSUB_qr_s16
2413 11685080ULL, // MVE_VQSUB_qr_s32
2414 12209368ULL, // MVE_VQSUB_qr_s8
2415 12733656ULL, // MVE_VQSUB_qr_u16
2416 13257944ULL, // MVE_VQSUB_qr_u32
2417 13782232ULL, // MVE_VQSUB_qr_u8
2418 11160792ULL, // MVE_VQSUBs16
2419 11685080ULL, // MVE_VQSUBs32
2420 12209368ULL, // MVE_VQSUBs8
2421 12733656ULL, // MVE_VQSUBu16
2422 13257944ULL, // MVE_VQSUBu32
2423 13782232ULL, // MVE_VQSUBu8
2424 70368745966072ULL, // MVE_VREV16_8
2425 70368744917273ULL, // MVE_VREV32_16
2426 70368745965849ULL, // MVE_VREV32_8
2427 70368744917359ULL, // MVE_VREV64_16
2428 70368745441647ULL, // MVE_VREV64_32
2429 70368745965935ULL, // MVE_VREV64_8
2430 11160935ULL, // MVE_VRHADDs16
2431 11685223ULL, // MVE_VRHADDs32
2432 12209511ULL, // MVE_VRHADDs8
2433 12733799ULL, // MVE_VRHADDu16
2434 13258087ULL, // MVE_VRHADDu32
2435 13782375ULL, // MVE_VRHADDu8
2436 70368752257902ULL, // MVE_VRINTf16A
2437 70368752259182ULL, // MVE_VRINTf16M
2438 70368752259284ULL, // MVE_VRINTf16N
2439 70368752259424ULL, // MVE_VRINTf16P
2440 70368752260559ULL, // MVE_VRINTf16X
2441 70368752260609ULL, // MVE_VRINTf16Z
2442 70368752782190ULL, // MVE_VRINTf32A
2443 70368752783470ULL, // MVE_VRINTf32M
2444 70368752783572ULL, // MVE_VRINTf32N
2445 70368752783712ULL, // MVE_VRINTf32P
2446 70368752784847ULL, // MVE_VRINTf32X
2447 70368752784897ULL, // MVE_VRINTf32Z
2448 146366987901242105ULL, // MVE_VRMLALDAVHas32
2449 146366987902814969ULL, // MVE_VRMLALDAVHau32
2450 146366987901244544ULL, // MVE_VRMLALDAVHaxs32
2451 144115188087533259ULL, // MVE_VRMLALDAVHs32
2452 144115188089106123ULL, // MVE_VRMLALDAVHu32
2453 144115188087534990ULL, // MVE_VRMLALDAVHxs32
2454 146366987901242117ULL, // MVE_VRMLSLDAVHas32
2455 146366987901244557ULL, // MVE_VRMLSLDAVHaxs32
2456 144115188087533270ULL, // MVE_VRMLSLDAVHs32
2457 144115188087535002ULL, // MVE_VRMLSLDAVHxs32
2458 11161211ULL, // MVE_VRMULHs16
2459 11685499ULL, // MVE_VRMULHs32
2460 12209787ULL, // MVE_VRMULHs8
2461 12734075ULL, // MVE_VRMULHu16
2462 13258363ULL, // MVE_VRMULHu32
2463 13782651ULL, // MVE_VRMULHu8
2464 11161514ULL, // MVE_VRSHL_by_vecs16
2465 11685802ULL, // MVE_VRSHL_by_vecs32
2466 12210090ULL, // MVE_VRSHL_by_vecs8
2467 12734378ULL, // MVE_VRSHL_by_vecu16
2468 13258666ULL, // MVE_VRSHL_by_vecu32
2469 13782954ULL, // MVE_VRSHL_by_vecu8
2470 76965825105834ULL, // MVE_VRSHL_qrs16
2471 76965825630122ULL, // MVE_VRSHL_qrs32
2472 76965826154410ULL, // MVE_VRSHL_qrs8
2473 76965826678698ULL, // MVE_VRSHL_qru16
2474 76965827202986ULL, // MVE_VRSHL_qru32
2475 76965827727274ULL, // MVE_VRSHL_qru8
2476 15769195780385859ULL, // MVE_VRSHRNi16bh
2477 15769195780387623ULL, // MVE_VRSHRNi16th
2478 15769195779861571ULL, // MVE_VRSHRNi32bh
2479 15769195779863335ULL, // MVE_VRSHRNi32th
2480 11162054ULL, // MVE_VRSHR_imms16
2481 11686342ULL, // MVE_VRSHR_imms32
2482 12210630ULL, // MVE_VRSHR_imms8
2483 12734918ULL, // MVE_VRSHR_immu16
2484 13259206ULL, // MVE_VRSHR_immu32
2485 13783494ULL, // MVE_VRSHR_immu8
2486 15769195779878157ULL, // MVE_VSBC
2487 15769195779862269ULL, // MVE_VSBCI
2488 2253449956322596ULL, // MVE_VSHLC
2489 11160587ULL, // MVE_VSHLL_imms16bh
2490 11162350ULL, // MVE_VSHLL_imms16th
2491 12209163ULL, // MVE_VSHLL_imms8bh
2492 12210926ULL, // MVE_VSHLL_imms8th
2493 12733451ULL, // MVE_VSHLL_immu16bh
2494 12735214ULL, // MVE_VSHLL_immu16th
2495 13782027ULL, // MVE_VSHLL_immu8bh
2496 13783790ULL, // MVE_VSHLL_immu8th
2497 774056197180427ULL, // MVE_VSHLL_lws16bh
2498 774056197182190ULL, // MVE_VSHLL_lws16th
2499 844424942406667ULL, // MVE_VSHLL_lws8bh
2500 844424942408430ULL, // MVE_VSHLL_lws8th
2501 774056198753291ULL, // MVE_VSHLL_lwu16bh
2502 774056198755054ULL, // MVE_VSHLL_lwu16th
2503 844424943979531ULL, // MVE_VSHLL_lwu8bh
2504 844424943981294ULL, // MVE_VSHLL_lwu8th
2505 11161520ULL, // MVE_VSHL_by_vecs16
2506 11685808ULL, // MVE_VSHL_by_vecs32
2507 12210096ULL, // MVE_VSHL_by_vecs8
2508 12734384ULL, // MVE_VSHL_by_vecu16
2509 13258672ULL, // MVE_VSHL_by_vecu32
2510 13782960ULL, // MVE_VSHL_by_vecu8
2511 14831536ULL, // MVE_VSHL_immi16
2512 14307248ULL, // MVE_VSHL_immi32
2513 15355824ULL, // MVE_VSHL_immi8
2514 76965825105840ULL, // MVE_VSHL_qrs16
2515 76965825630128ULL, // MVE_VSHL_qrs32
2516 76965826154416ULL, // MVE_VSHL_qrs8
2517 76965826678704ULL, // MVE_VSHL_qru16
2518 76965827202992ULL, // MVE_VSHL_qru32
2519 76965827727280ULL, // MVE_VSHL_qru8
2520 15769195780385867ULL, // MVE_VSHRNi16bh
2521 15769195780387631ULL, // MVE_VSHRNi16th
2522 15769195779861579ULL, // MVE_VSHRNi32bh
2523 15769195779863343ULL, // MVE_VSHRNi32th
2524 11162060ULL, // MVE_VSHR_imms16
2525 11686348ULL, // MVE_VSHR_imms32
2526 12210636ULL, // MVE_VSHR_imms8
2527 12734924ULL, // MVE_VSHR_immu16
2528 13259212ULL, // MVE_VSHR_immu32
2529 13783500ULL, // MVE_VSHR_immu8
2530 15769195766230801ULL, // MVE_VSLIimm16
2531 15769195766755089ULL, // MVE_VSLIimm32
2532 15769195767279377ULL, // MVE_VSLIimm8
2533 15769195766230806ULL, // MVE_VSRIimm16
2534 15769195766755094ULL, // MVE_VSRIimm32
2535 15769195767279382ULL, // MVE_VSRIimm8
2536 24863607ULL, // MVE_VST20_16
2537 246647ULL, // MVE_VST20_16_wb
2538 24862737ULL, // MVE_VST20_32
2539 245777ULL, // MVE_VST20_32_wb
2540 24864242ULL, // MVE_VST20_8
2541 247282ULL, // MVE_VST20_8_wb
2542 24863647ULL, // MVE_VST21_16
2543 246687ULL, // MVE_VST21_16_wb
2544 24862803ULL, // MVE_VST21_32
2545 245843ULL, // MVE_VST21_32_wb
2546 24864278ULL, // MVE_VST21_8
2547 247318ULL, // MVE_VST21_8_wb
2548 24871819ULL, // MVE_VST40_16
2549 254859ULL, // MVE_VST40_16_wb
2550 24870949ULL, // MVE_VST40_32
2551 253989ULL, // MVE_VST40_32_wb
2552 24872452ULL, // MVE_VST40_8
2553 255492ULL, // MVE_VST40_8_wb
2554 24871859ULL, // MVE_VST41_16
2555 254899ULL, // MVE_VST41_16_wb
2556 24871015ULL, // MVE_VST41_32
2557 254055ULL, // MVE_VST41_32_wb
2558 24872488ULL, // MVE_VST41_8
2559 255528ULL, // MVE_VST41_8_wb
2560 24871879ULL, // MVE_VST42_16
2561 254919ULL, // MVE_VST42_16_wb
2562 24871061ULL, // MVE_VST42_32
2563 254101ULL, // MVE_VST42_32_wb
2564 24872506ULL, // MVE_VST42_8
2565 255546ULL, // MVE_VST42_8_wb
2566 24871899ULL, // MVE_VST43_16
2567 254939ULL, // MVE_VST43_16_wb
2568 24871094ULL, // MVE_VST43_32
2569 254134ULL, // MVE_VST43_32_wb
2570 24872524ULL, // MVE_VST43_8
2571 255564ULL, // MVE_VST43_8_wb
2572 17592186719368ULL, // MVE_VSTRB16
2573 574495765703816ULL, // MVE_VSTRB16_post
2574 18142882049160ULL, // MVE_VSTRB16_pre
2575 18691698347144ULL, // MVE_VSTRB16_rq
2576 17592187243656ULL, // MVE_VSTRB32
2577 574495766228104ULL, // MVE_VSTRB32_post
2578 18142882573448ULL, // MVE_VSTRB32_pre
2579 18691698871432ULL, // MVE_VSTRB32_rq
2580 18691699395720ULL, // MVE_VSTRB8_rq
2581 17592187767944ULL, // MVE_VSTRBU8
2582 574495766752392ULL, // MVE_VSTRBU8_post
2583 19242394725512ULL, // MVE_VSTRBU8_pre
2584 17592201924002ULL, // MVE_VSTRD64_qi
2585 18142897253794ULL, // MVE_VSTRD64_qi_pre
2586 19791225179554ULL, // MVE_VSTRD64_rq
2587 18691713551778ULL, // MVE_VSTRD64_rq_u
2588 20340965789326ULL, // MVE_VSTRH16_rq
2589 18691698347662ULL, // MVE_VSTRH16_rq_u
2590 17592187244174ULL, // MVE_VSTRH32
2591 574495766228622ULL, // MVE_VSTRH32_post
2592 18142882573966ULL, // MVE_VSTRH32_pre
2593 20340966313614ULL, // MVE_VSTRH32_rq
2594 18691698871950ULL, // MVE_VSTRH32_rq_u
2595 17592186719886ULL, // MVE_VSTRHU16
2596 574495765704334ULL, // MVE_VSTRHU16_post
2597 19242393677454ULL, // MVE_VSTRHU16_pre
2598 17592187245685ULL, // MVE_VSTRW32_qi
2599 18142882575477ULL, // MVE_VSTRW32_qi_pre
2600 20890722129013ULL, // MVE_VSTRW32_rq
2601 18691698873461ULL, // MVE_VSTRW32_rq_u
2602 17592187245685ULL, // MVE_VSTRWU32
2603 574495766230133ULL, // MVE_VSTRWU32_post
2604 19242394203253ULL, // MVE_VSTRWU32_pre
2605 8015070ULL, // MVE_VSUB_qr_f16
2606 8539358ULL, // MVE_VSUB_qr_f32
2607 14830814ULL, // MVE_VSUB_qr_i16
2608 14306526ULL, // MVE_VSUB_qr_i32
2609 15355102ULL, // MVE_VSUB_qr_i8
2610 8015070ULL, // MVE_VSUBf16
2611 8539358ULL, // MVE_VSUBf32
2612 14830814ULL, // MVE_VSUBi16
2613 14306526ULL, // MVE_VSUBi32
2614 15355102ULL, // MVE_VSUBi8
2615 92359919485935ULL, // MVE_WLSTP_16
2616 92359919485182ULL, // MVE_WLSTP_32
2617 92359919485544ULL, // MVE_WLSTP_64
2618 92359919486593ULL, // MVE_WLSTP_8
2619 7696584052987ULL, // MVNi
2620 70368746836219ULL, // MVNr
2621 8246339842299ULL, // MVNsi
2622 4947805016315ULL, // MVNsr
2623 76966756696506ULL, // NEON_VMAXNMNDf
2624 76966756697401ULL, // NEON_VMAXNMNDh
2625 76966756696506ULL, // NEON_VMAXNMNQf
2626 76966756697401ULL, // NEON_VMAXNMNQh
2627 76966756696494ULL, // NEON_VMINNMNDf
2628 76966756697389ULL, // NEON_VMINNMNDh
2629 76966756696494ULL, // NEON_VMINNMNQf
2630 76966756697389ULL, // NEON_VMINNMNQh
2631 4503599630004711ULL, // ORRri
2632 2634215ULL, // ORRrr
2633 6755399443747303ULL, // ORRrsi
2634 78311ULL, // ORRrsr
2635 864691128457802388ULL, // PKHBT
2636 1008806316533656743ULL, // PKHTB
2637 264176ULL, // PLDWi12
2638 272368ULL, // PLDWrs
2639 264010ULL, // PLDi12
2640 272202ULL, // PLDrs
2641 264056ULL, // PLIi12
2642 272248ULL, // PLIrs
2643 2682235ULL, // QADD
2644 2681301ULL, // QADD16
2645 2681404ULL, // QADD8
2646 2684352ULL, // QASX
2647 2682209ULL, // QDADD
2648 2682060ULL, // QDSUB
2649 2684098ULL, // QSAX
2650 2682073ULL, // QSUB
2651 2681263ULL, // QSUB16
2652 2681365ULL, // QSUB8
2653 70368746828511ULL, // RBIT
2654 70368746828835ULL, // REV
2655 70368746826233ULL, // REV16
2656 70368746827451ULL, // REVSH
2657 4802283ULL, // RFEDA
2658 25249515ULL, // RFEDA_UPD
2659 4802314ULL, // RFEDB
2660 25249546ULL, // RFEDB_UPD
2661 4802290ULL, // RFEIA
2662 25249522ULL, // RFEIA_UPD
2663 4802321ULL, // RFEIB
2664 25249553ULL, // RFEIB_UPD
2665 4503599630003352ULL, // RSBri
2666 2632856ULL, // RSBrr
2667 6755399443745944ULL, // RSBrsi
2668 76952ULL, // RSBrsr
2669 4503599630003511ULL, // RSCri
2670 2633015ULL, // RSCrr
2671 6755399443746103ULL, // RSCrsi
2672 77111ULL, // RSCrsr
2673 2681308ULL, // SADD16
2674 2681410ULL, // SADD8
2675 2684357ULL, // SASX
2676 3215ULL, // SB
2677 4503599630003470ULL, // SBCri
2678 2632974ULL, // SBCrr
2679 6755399443746062ULL, // SBCrsi
2680 77070ULL, // SBCrsr
2681 144115188078523738ULL, // SBFX
2682 2683943ULL, // SDIV
2683 2682754ULL, // SEL
2684 280399ULL, // SETEND
2685 4802460ULL, // SETPAN
2686 72018887262400ULL, // SHA1C
2687 9532686538ULL, // SHA1H
2688 72018887262432ULL, // SHA1M
2689 72018887262442ULL, // SHA1P
2690 72018887262255ULL, // SHA1SU0
2691 9465577585ULL, // SHA1SU1
2692 72018887262420ULL, // SHA256H
2693 72018887262367ULL, // SHA256H2
2694 9465577531ULL, // SHA256SU0
2695 72018887262333ULL, // SHA256SU1
2696 2681284ULL, // SHADD16
2697 2681389ULL, // SHADD8
2698 2684339ULL, // SHASX
2699 2684085ULL, // SHSAX
2700 2681246ULL, // SHSUB16
2701 2681350ULL, // SHSUB8
2702 8592665898ULL, // SMC
2703 144115188078521291ULL, // SMLABB
2704 144115188078523021ULL, // SMLABT
2705 144115188078521667ULL, // SMLAD
2706 144115188078523664ULL, // SMLADX
2707 290630ULL, // SMLAL
2708 144115188078611410ULL, // SMLALBB
2709 144115188078613146ULL, // SMLALBT
2710 144115188078611845ULL, // SMLALD
2711 144115188078613790ULL, // SMLALDX
2712 144115188078611629ULL, // SMLALTB
2713 144115188078613388ULL, // SMLALTT
2714 144115188078521504ULL, // SMLATB
2715 144115188078523269ULL, // SMLATT
2716 144115188078521571ULL, // SMLAWB
2717 144115188078523323ULL, // SMLAWT
2718 144115188078521768ULL, // SMLSD
2719 144115188078523694ULL, // SMLSDX
2720 144115188078611856ULL, // SMLSLD
2721 144115188078613798ULL, // SMLSLDX
2722 144115188078521137ULL, // SMMLA
2723 144115188078522783ULL, // SMMLAR
2724 144115188078522932ULL, // SMMLS
2725 144115188078522863ULL, // SMMLSR
2726 2682939ULL, // SMMUL
2727 2683345ULL, // SMMULR
2728 2682185ULL, // SMUAD
2729 2684183ULL, // SMUADX
2730 2681818ULL, // SMULBB
2731 2683554ULL, // SMULBT
2732 144115188078546924ULL, // SMULL
2733 2682037ULL, // SMULTB
2734 2683796ULL, // SMULTT
2735 2682090ULL, // SMULWB
2736 2683842ULL, // SMULWT
2737 2682286ULL, // SMUSD
2738 2684213ULL, // SMUSDX
2739 4802618ULL, // SRSDA
2740 4802570ULL, // SRSDA_UPD
2741 4802640ULL, // SRSDB
2742 4802594ULL, // SRSDB_UPD
2743 4802629ULL, // SRSIA
2744 4802582ULL, // SRSIA_UPD
2745 4802651ULL, // SRSIB
2746 4802606ULL, // SRSIB_UPD
2747 937333665346174ULL, // SSAT
2748 92908735228394ULL, // SSAT16
2749 2684103ULL, // SSAX
2750 2681270ULL, // SSUB16
2751 2681371ULL, // SSUB8
2752 1620223881ULL, // STC2L_OFFSET
2753 9897291982729ULL, // STC2L_OPTION
2754 10447047796617ULL, // STC2L_POST
2755 1754441609ULL, // STC2L_PRE
2756 1620222521ULL, // STC2_OFFSET
2757 9897291981369ULL, // STC2_OPTION
2758 10447047795257ULL, // STC2_POST
2759 1754440249ULL, // STC2_PRE
2760 11090950401896ULL, // STCL_OFFSET
2761 20277839029383016ULL, // STCL_OPTION
2762 22529638843068264ULL, // STCL_POST
2763 12190462029672ULL, // STCL_PRE
2764 11090950401339ULL, // STC_OFFSET
2765 20277839029382459ULL, // STC_OPTION
2766 22529638843067707ULL, // STC_POST
2767 12190462029115ULL, // STC_PRE
2768 549758464049ULL, // STL
2769 549758463010ULL, // STLB
2770 47287796090074434ULL, // STLEX
2771 47287796090072312ULL, // STLEXB
2772 23089746865595ULL, // STLEXD
2773 47287796090072808ULL, // STLEXH
2774 549758463589ULL, // STLH
2775 79714595744499ULL, // STMDA
2776 2285864774387ULL, // STMDA_UPD
2777 79714595744755ULL, // STMDB
2778 2285864774643ULL, // STMDB_UPD
2779 79714595745911ULL, // STMIA
2780 2285864775799ULL, // STMIA_UPD
2781 79714595744773ULL, // STMIB
2782 2285864774661ULL, // STMIB_UPD
2783 24781343764828847ULL, // STRBT_POST_IMM
2784 24781343764828847ULL, // STRBT_POST_REG
2785 24781343764827273ULL, // STRB_POST_IMM
2786 24781343764827273ULL, // STRB_POST_REG
2787 12645325909129ULL, // STRB_PRE_IMM
2788 13195081731209ULL, // STRB_PRE_REG
2789 13743898029193ULL, // STRBi12
2790 14293653826697ULL, // STRBrs
2791 27021597766897059ULL, // STRD
2792 173395183665810851ULL, // STRD_POST
2793 31531795403640227ULL, // STRD_PRE
2794 47287796090074452ULL, // STREX
2795 47287796090072326ULL, // STREXB
2796 23089746865609ULL, // STREXD
2797 47287796090072822ULL, // STREXH
2798 14843409641103ULL, // STRH
2799 33788543019561682ULL, // STRHTi
2800 36040342833255122ULL, // STRHTr
2801 38292142646939279ULL, // STRH_POST
2802 15394104987279ULL, // STRH_PRE
2803 24781343764829046ULL, // STRT_POST_IMM
2804 24781343764829046ULL, // STRT_POST_REG
2805 24781343764828681ULL, // STR_POST_IMM
2806 24781343764828681ULL, // STR_POST_REG
2807 12645325910537ULL, // STR_PRE_IMM
2808 13195081732617ULL, // STR_PRE_REG
2809 13743898030601ULL, // STRi12
2810 14293653828105ULL, // STRrs
2811 4503599630003406ULL, // SUBri
2812 2632910ULL, // SUBrr
2813 6755399443745998ULL, // SUBrsi
2814 77006ULL, // SUBrsr
2815 8592665919ULL, // SVC
2816 47287796090073485ULL, // SWP
2817 47287796090072189ULL, // SWPB
2818 1152921504609512383ULL, // SXTAB
2819 1152921504609511808ULL, // SXTAB16
2820 1152921504609513007ULL, // SXTAH
2821 985162421169346ULL, // SXTB
2822 985162421168528ULL, // SXTB16
2823 985162421169857ULL, // SXTH
2824 7696584044955ULL, // TEQri
2825 70368746828187ULL, // TEQrr
2826 8246339891611ULL, // TEQrsi
2827 4947804991899ULL, // TEQrsr
2828 4364ULL, // TRAP
2829 296743ULL, // TSB
2830 7696584045441ULL, // TSTri
2831 70368746828673ULL, // TSTrr
2832 8246339892097ULL, // TSTrsi
2833 4947804992385ULL, // TSTrsr
2834 2681315ULL, // UADD16
2835 2681416ULL, // UADD8
2836 2684362ULL, // UASX
2837 144115188078523743ULL, // UBFX
2838 4802395ULL, // UDF
2839 2683948ULL, // UDIV
2840 2681292ULL, // UHADD16
2841 2681396ULL, // UHADD8
2842 2684345ULL, // UHASX
2843 2684091ULL, // UHSAX
2844 2681254ULL, // UHSUB16
2845 2681357ULL, // UHSUB8
2846 144115188078612267ULL, // UMAAL
2847 290636ULL, // UMLAL
2848 144115188078546930ULL, // UMULL
2849 2681300ULL, // UQADD16
2850 2681403ULL, // UQADD8
2851 2684351ULL, // UQASX
2852 2684097ULL, // UQSAX
2853 2681262ULL, // UQSUB16
2854 2681364ULL, // UQSUB8
2855 2681383ULL, // USAD8
2856 144115188078520831ULL, // USADA8
2857 1297036692685369987ULL, // USAT
2858 2681329ULL, // USAT16
2859 2684108ULL, // USAX
2860 2681277ULL, // USUB16
2861 2681377ULL, // USUB8
2862 1152921504609512389ULL, // UXTAB
2863 1152921504609511816ULL, // UXTAB16
2864 1152921504609513013ULL, // UXTAH
2865 985162421169351ULL, // UXTB
2866 985162421168535ULL, // UXTB16
2867 985162421169862ULL, // UXTH
2868 15769195777142577ULL, // VABALsv2i64
2869 15769195776618289ULL, // VABALsv4i32
2870 15769195777666865ULL, // VABALsv8i16
2871 15769195778715441ULL, // VABALuv2i64
2872 15769195778191153ULL, // VABALuv4i32
2873 15769195779239729ULL, // VABALuv8i16
2874 15769195777665746ULL, // VABAsv16i8
2875 15769195777141458ULL, // VABAsv2i32
2876 15769195776617170ULL, // VABAsv4i16
2877 15769195777141458ULL, // VABAsv4i32
2878 15769195776617170ULL, // VABAsv8i16
2879 15769195777665746ULL, // VABAsv8i8
2880 15769195779238610ULL, // VABAuv16i8
2881 15769195778714322ULL, // VABAuv2i32
2882 15769195778190034ULL, // VABAuv4i16
2883 15769195778714322ULL, // VABAuv4i32
2884 15769195778190034ULL, // VABAuv8i16
2885 15769195779238610ULL, // VABAuv8i8
2886 11595629ULL, // VABDLsv2i64
2887 11071341ULL, // VABDLsv4i32
2888 12119917ULL, // VABDLsv8i16
2889 13168493ULL, // VABDLuv2i64
2890 12644205ULL, // VABDLuv4i32
2891 13692781ULL, // VABDLuv8i16
2892 8449359ULL, // VABDfd
2893 8449359ULL, // VABDfq
2894 7925071ULL, // VABDhd
2895 7925071ULL, // VABDhq
2896 12119375ULL, // VABDsv16i8
2897 11595087ULL, // VABDsv2i32
2898 11070799ULL, // VABDsv4i16
2899 11595087ULL, // VABDsv4i32
2900 11070799ULL, // VABDsv8i16
2901 12119375ULL, // VABDsv8i8
2902 13692239ULL, // VABDuv16i8
2903 13167951ULL, // VABDuv2i32
2904 12643663ULL, // VABDuv4i16
2905 13167951ULL, // VABDuv4i32
2906 12643663ULL, // VABDuv8i16
2907 13692239ULL, // VABDuv8i8
2908 2269025169957ULL, // VABSD
2909 70368752071205ULL, // VABSH
2910 70368752595493ULL, // VABSS
2911 70368752595493ULL, // VABSfd
2912 70368752595493ULL, // VABSfq
2913 70368752071205ULL, // VABShd
2914 70368752071205ULL, // VABShq
2915 70368756265509ULL, // VABSv16i8
2916 70368755741221ULL, // VABSv2i32
2917 70368755216933ULL, // VABSv4i16
2918 70368755741221ULL, // VABSv4i32
2919 70368755216933ULL, // VABSv8i16
2920 70368756265509ULL, // VABSv8i8
2921 8449488ULL, // VACGEfd
2922 8449488ULL, // VACGEfq
2923 7925200ULL, // VACGEhd
2924 7925200ULL, // VACGEhq
2925 8450753ULL, // VACGTfd
2926 8450753ULL, // VACGTfq
2927 7926465ULL, // VACGThd
2928 7926465ULL, // VACGThq
2929 11684580070321536ULL, // VADDD
2930 7925120ULL, // VADDH
2931 76966776598680ULL, // VADDHNv2i32
2932 14217368ULL, // VADDHNv4i16
2933 14741656ULL, // VADDHNv8i8
2934 11595642ULL, // VADDLsv2i64
2935 11071354ULL, // VADDLsv4i32
2936 12119930ULL, // VADDLsv8i16
2937 13168506ULL, // VADDLuv2i64
2938 12644218ULL, // VADDLuv4i32
2939 13692794ULL, // VADDLuv8i16
2940 8449408ULL, // VADDS
2941 11596900ULL, // VADDWsv2i64
2942 11072612ULL, // VADDWsv4i32
2943 12121188ULL, // VADDWsv8i16
2944 13169764ULL, // VADDWuv2i64
2945 12645476ULL, // VADDWuv4i32
2946 13694052ULL, // VADDWuv8i16
2947 8449408ULL, // VADDfd
2948 8449408ULL, // VADDfq
2949 7925120ULL, // VADDhd
2950 7925120ULL, // VADDhq
2951 15265152ULL, // VADDv16i8
2952 76966776597888ULL, // VADDv1i64
2953 14216576ULL, // VADDv2i32
2954 76966776597888ULL, // VADDv2i64
2955 14740864ULL, // VADDv4i16
2956 14216576ULL, // VADDv4i32
2957 14740864ULL, // VADDv8i16
2958 15265152ULL, // VADDv8i8
2959 2682263ULL, // VANDd
2960 2682263ULL, // VANDq
2961 9600329158ULL, // VBF16MALBQ
2962 2234393388486ULL, // VBF16MALBQI
2963 9600329170ULL, // VBF16MALTQ
2964 2234393388498ULL, // VBF16MALTQI
2965 2682143ULL, // VBICd
2966 21440490958111ULL, // VBICiv2i32
2967 21440491482399ULL, // VBICiv4i16
2968 21440490958111ULL, // VBICiv4i32
2969 21440491482399ULL, // VBICiv8i16
2970 2682143ULL, // VBICq
2971 15769195768229368ULL, // VBIFd
2972 15769195768229368ULL, // VBIFq
2973 15769195768230628ULL, // VBITd
2974 15769195768230628ULL, // VBITq
2975 15769195768229918ULL, // VBSLd
2976 15769195768229918ULL, // VBSLq
2977 0ULL, // VBSPd
2978 0ULL, // VBSPq
2979 49546193913594263ULL, // VCADDv2f32
2980 49546193913595136ULL, // VCADDv4f16
2981 49546193913594263ULL, // VCADDv4f32
2982 49546193913595136ULL, // VCADDv8f16
2983 8450454ULL, // VCEQfd
2984 8450454ULL, // VCEQfq
2985 7926166ULL, // VCEQhd
2986 7926166ULL, // VCEQhq
2987 15266198ULL, // VCEQv16i8
2988 14217622ULL, // VCEQv2i32
2989 14741910ULL, // VCEQv4i16
2990 14217622ULL, // VCEQv4i32
2991 14741910ULL, // VCEQv8i16
2992 15266198ULL, // VCEQv8i8
2993 1055531177898390ULL, // VCEQzv16i8
2994 1055531171082646ULL, // VCEQzv2f32
2995 1055531176849814ULL, // VCEQzv2i32
2996 1055531170558358ULL, // VCEQzv4f16
2997 1055531171082646ULL, // VCEQzv4f32
2998 1055531177374102ULL, // VCEQzv4i16
2999 1055531176849814ULL, // VCEQzv4i32
3000 1055531170558358ULL, // VCEQzv8f16
3001 1055531177374102ULL, // VCEQzv8i16
3002 1055531177898390ULL, // VCEQzv8i8
3003 8449494ULL, // VCGEfd
3004 8449494ULL, // VCGEfq
3005 7925206ULL, // VCGEhd
3006 7925206ULL, // VCGEhq
3007 12119510ULL, // VCGEsv16i8
3008 11595222ULL, // VCGEsv2i32
3009 11070934ULL, // VCGEsv4i16
3010 11595222ULL, // VCGEsv4i32
3011 11070934ULL, // VCGEsv8i16
3012 12119510ULL, // VCGEsv8i8
3013 13692374ULL, // VCGEuv16i8
3014 13168086ULL, // VCGEuv2i32
3015 12643798ULL, // VCGEuv4i16
3016 13168086ULL, // VCGEuv4i32
3017 12643798ULL, // VCGEuv8i16
3018 13692374ULL, // VCGEuv8i8
3019 1055531174751702ULL, // VCGEzv16i8
3020 1055531171081686ULL, // VCGEzv2f32
3021 1055531174227414ULL, // VCGEzv2i32
3022 1055531170557398ULL, // VCGEzv4f16
3023 1055531171081686ULL, // VCGEzv4f32
3024 1055531173703126ULL, // VCGEzv4i16
3025 1055531174227414ULL, // VCGEzv4i32
3026 1055531170557398ULL, // VCGEzv8f16
3027 1055531173703126ULL, // VCGEzv8i16
3028 1055531174751702ULL, // VCGEzv8i8
3029 8450759ULL, // VCGTfd
3030 8450759ULL, // VCGTfq
3031 7926471ULL, // VCGThd
3032 7926471ULL, // VCGThq
3033 12120775ULL, // VCGTsv16i8
3034 11596487ULL, // VCGTsv2i32
3035 11072199ULL, // VCGTsv4i16
3036 11596487ULL, // VCGTsv4i32
3037 11072199ULL, // VCGTsv8i16
3038 12120775ULL, // VCGTsv8i8
3039 13693639ULL, // VCGTuv16i8
3040 13169351ULL, // VCGTuv2i32
3041 12645063ULL, // VCGTuv4i16
3042 13169351ULL, // VCGTuv4i32
3043 12645063ULL, // VCGTuv8i16
3044 13693639ULL, // VCGTuv8i8
3045 1055531174752967ULL, // VCGTzv16i8
3046 1055531171082951ULL, // VCGTzv2f32
3047 1055531174228679ULL, // VCGTzv2i32
3048 1055531170558663ULL, // VCGTzv4f16
3049 1055531171082951ULL, // VCGTzv4f32
3050 1055531173704391ULL, // VCGTzv4i16
3051 1055531174228679ULL, // VCGTzv4i32
3052 1055531170558663ULL, // VCGTzv8f16
3053 1055531173704391ULL, // VCGTzv8i16
3054 1055531174752967ULL, // VCGTzv8i8
3055 1055531174751707ULL, // VCLEzv16i8
3056 1055531171081691ULL, // VCLEzv2f32
3057 1055531174227419ULL, // VCLEzv2i32
3058 1055531170557403ULL, // VCLEzv4f16
3059 1055531171081691ULL, // VCLEzv4f32
3060 1055531173703131ULL, // VCLEzv4i16
3061 1055531174227419ULL, // VCLEzv4i32
3062 1055531170557403ULL, // VCLEzv8f16
3063 1055531173703131ULL, // VCLEzv8i16
3064 1055531174751707ULL, // VCLEzv8i8
3065 70368756265519ULL, // VCLSv16i8
3066 70368755741231ULL, // VCLSv2i32
3067 70368755216943ULL, // VCLSv4i16
3068 70368755741231ULL, // VCLSv4i32
3069 70368755216943ULL, // VCLSv8i16
3070 70368756265519ULL, // VCLSv8i8
3071 1055531174753001ULL, // VCLTzv16i8
3072 1055531171082985ULL, // VCLTzv2f32
3073 1055531174228713ULL, // VCLTzv2i32
3074 1055531170558697ULL, // VCLTzv4f16
3075 1055531171082985ULL, // VCLTzv4f32
3076 1055531173704425ULL, // VCLTzv4i16
3077 1055531174228713ULL, // VCLTzv4i32
3078 1055531170558697ULL, // VCLTzv8f16
3079 1055531173704425ULL, // VCLTzv8i16
3080 1055531174753001ULL, // VCLTzv8i8
3081 70368759412220ULL, // VCLZv16i8
3082 70368758363644ULL, // VCLZv2i32
3083 70368758887932ULL, // VCLZv4i16
3084 70368758363644ULL, // VCLZv4i32
3085 70368758887932ULL, // VCLZv8i16
3086 70368759412220ULL, // VCLZv8i8
3087 51793045857845632ULL, // VCMLAv2f32
3088 1127550049927552ULL, // VCMLAv2f32_indexed
3089 51793045857846505ULL, // VCMLAv4f16
3090 1127550049928425ULL, // VCMLAv4f16_indexed
3091 51793045857845632ULL, // VCMLAv4f32
3092 1127550049927552ULL, // VCMLAv4f32_indexed
3093 51793045857846505ULL, // VCMLAv8f16
3094 1127550049928425ULL, // VCMLAv8f16_indexed
3095 2269025169690ULL, // VCMPD
3096 2269025168871ULL, // VCMPED
3097 70368752070119ULL, // VCMPEH
3098 70368752594407ULL, // VCMPES
3099 2154933735ULL, // VCMPEZD
3100 146036862439ULL, // VCMPEZH
3101 146037386727ULL, // VCMPEZS
3102 70368752070938ULL, // VCMPH
3103 70368752595226ULL, // VCMPS
3104 2154934554ULL, // VCMPZD
3105 146036863258ULL, // VCMPZH
3106 146037387546ULL, // VCMPZS
3107 70368745779980ULL, // VCNTd
3108 70368745779980ULL, // VCNTq
3109 9532686600ULL, // VCVTANSDf
3110 9532687473ULL, // VCVTANSDh
3111 9532686600ULL, // VCVTANSQf
3112 9532687473ULL, // VCVTANSQh
3113 9532686660ULL, // VCVTANUDf
3114 9532687533ULL, // VCVTANUDh
3115 9532686660ULL, // VCVTANUQf
3116 9532687533ULL, // VCVTANUQh
3117 9532686962ULL, // VCVTASD
3118 9532687353ULL, // VCVTASH
3119 9532686600ULL, // VCVTASS
3120 9532687022ULL, // VCVTAUD
3121 9532687413ULL, // VCVTAUH
3122 9532686660ULL, // VCVTAUS
3123 25750716ULL, // VCVTBDH
3124 26242236ULL, // VCVTBHD
3125 17853628ULL, // VCVTBHS
3126 9478663356ULL, // VCVTBSH
3127 26768305ULL, // VCVTDS
3128 9532686615ULL, // VCVTMNSDf
3129 9532687488ULL, // VCVTMNSDh
3130 9532686615ULL, // VCVTMNSQf
3131 9532687488ULL, // VCVTMNSQh
3132 9532686675ULL, // VCVTMNUDf
3133 9532687548ULL, // VCVTMNUDh
3134 9532686675ULL, // VCVTMNUQf
3135 9532687548ULL, // VCVTMNUQh
3136 9532686977ULL, // VCVTMSD
3137 9532687368ULL, // VCVTMSH
3138 9532686615ULL, // VCVTMSS
3139 9532687037ULL, // VCVTMUD
3140 9532687428ULL, // VCVTMUH
3141 9532686675ULL, // VCVTMUS
3142 9532686630ULL, // VCVTNNSDf
3143 9532687503ULL, // VCVTNNSDh
3144 9532686630ULL, // VCVTNNSQf
3145 9532687503ULL, // VCVTNNSQh
3146 9532686690ULL, // VCVTNNUDf
3147 9532687563ULL, // VCVTNNUDh
3148 9532686690ULL, // VCVTNNUQf
3149 9532687563ULL, // VCVTNNUQh
3150 9532686992ULL, // VCVTNSD
3151 9532687383ULL, // VCVTNSH
3152 9532686630ULL, // VCVTNSS
3153 9532687052ULL, // VCVTNUD
3154 9532687443ULL, // VCVTNUH
3155 9532686690ULL, // VCVTNUS
3156 9532686645ULL, // VCVTPNSDf
3157 9532687518ULL, // VCVTPNSDh
3158 9532686645ULL, // VCVTPNSQf
3159 9532687518ULL, // VCVTPNSQh
3160 9532686705ULL, // VCVTPNUDf
3161 9532687578ULL, // VCVTPNUDh
3162 9532686705ULL, // VCVTPNUQf
3163 9532687578ULL, // VCVTPNUQh
3164 9532687007ULL, // VCVTPSD
3165 9532687398ULL, // VCVTPSH
3166 9532686645ULL, // VCVTPSS
3167 9532687067ULL, // VCVTPUD
3168 9532687458ULL, // VCVTPUH
3169 9532686705ULL, // VCVTPUS
3170 27292593ULL, // VCVTSD
3171 25752479ULL, // VCVTTDH
3172 26243999ULL, // VCVTTHD
3173 17855391ULL, // VCVTTHS
3174 9478665119ULL, // VCVTTSH
3175 9545741233ULL, // VCVTf2h
3176 1227912113ULL, // VCVTf2sd
3177 1227912113ULL, // VCVTf2sq
3178 1228960689ULL, // VCVTf2ud
3179 1228960689ULL, // VCVTf2uq
3180 2303397524401ULL, // VCVTf2xsd
3181 2303397524401ULL, // VCVTf2xsq
3182 2303398572977ULL, // VCVTf2xud
3183 2303398572977ULL, // VCVTf2xuq
3184 17855409ULL, // VCVTh2f
3185 1227387825ULL, // VCVTh2sd
3186 1227387825ULL, // VCVTh2sq
3187 1228436401ULL, // VCVTh2ud
3188 1228436401ULL, // VCVTh2uq
3189 2303397000113ULL, // VCVTh2xsd
3190 2303397000113ULL, // VCVTh2xsq
3191 2303398048689ULL, // VCVTh2xud
3192 2303398048689ULL, // VCVTh2xuq
3193 1226339249ULL, // VCVTs2fd
3194 1226339249ULL, // VCVTs2fq
3195 1224766385ULL, // VCVTs2hd
3196 1224766385ULL, // VCVTs2hq
3197 1226863537ULL, // VCVTu2fd
3198 1226863537ULL, // VCVTu2fq
3199 1225290673ULL, // VCVTu2hd
3200 1225290673ULL, // VCVTu2hq
3201 2303395951537ULL, // VCVTxs2fd
3202 2303395951537ULL, // VCVTxs2fq
3203 2303394378673ULL, // VCVTxs2hd
3204 2303394378673ULL, // VCVTxs2hq
3205 2303396475825ULL, // VCVTxu2fd
3206 2303396475825ULL, // VCVTxu2fq
3207 2303394902961ULL, // VCVTxu2hd
3208 2303394902961ULL, // VCVTxu2hq
3209 11684580070323249ULL, // VDIVD
3210 7926833ULL, // VDIVH
3211 8451121ULL, // VDIVS
3212 70368744731001ULL, // VDUP16d
3213 70368744731001ULL, // VDUP16q
3214 70368745255289ULL, // VDUP32d
3215 70368745255289ULL, // VDUP32q
3216 70368745779577ULL, // VDUP8d
3217 70368745779577ULL, // VDUP8q
3218 633318698185081ULL, // VDUPLN16d
3219 633318698185081ULL, // VDUPLN16q
3220 633318698709369ULL, // VDUPLN32d
3221 633318698709369ULL, // VDUPLN32q
3222 633318699233657ULL, // VDUPLN8d
3223 633318699233657ULL, // VDUPLN8q
3224 2683352ULL, // VEORd
3225 2683352ULL, // VEORq
3226 144115188076426185ULL, // VEXTd16
3227 144115188076950473ULL, // VEXTd32
3228 144115188077474761ULL, // VEXTd8
3229 144115188076426185ULL, // VEXTq16
3230 144115188076950473ULL, // VEXTq32
3231 144115188091630537ULL, // VEXTq64
3232 144115188077474761ULL, // VEXTq8
3233 214509129083714ULL, // VFMAD
3234 15769195773471554ULL, // VFMAH
3235 76966756697367ULL, // VFMALD
3236 1202866663539991ULL, // VFMALDI
3237 76966756697367ULL, // VFMALQ
3238 1202866663539991ULL, // VFMALQI
3239 15769195773995842ULL, // VFMAS
3240 15769195773995842ULL, // VFMAfd
3241 15769195773995842ULL, // VFMAfq
3242 15769195773471554ULL, // VFMAhd
3243 15769195773471554ULL, // VFMAhq
3244 214509129085509ULL, // VFMSD
3245 15769195773473349ULL, // VFMSH
3246 76966756697378ULL, // VFMSLD
3247 1202866663540002ULL, // VFMSLDI
3248 76966756697378ULL, // VFMSLQ
3249 1202866663540002ULL, // VFMSLQI
3250 15769195773997637ULL, // VFMSS
3251 15769195773997637ULL, // VFMSfd
3252 15769195773997637ULL, // VFMSfq
3253 15769195773473349ULL, // VFMShd
3254 15769195773473349ULL, // VFMShq
3255 214509129083719ULL, // VFNMAD
3256 15769195773471559ULL, // VFNMAH
3257 15769195773995847ULL, // VFNMAS
3258 214509129085514ULL, // VFNMSD
3259 15769195773473354ULL, // VFNMSH
3260 15769195773997642ULL, // VFNMSS
3261 76966756696846ULL, // VFP_VMAXNMD
3262 76966756697401ULL, // VFP_VMAXNMH
3263 76966756696506ULL, // VFP_VMAXNMS
3264 76966756696834ULL, // VFP_VMINNMD
3265 76966756697389ULL, // VFP_VMINNMH
3266 76966756696494ULL, // VFP_VMINNMS
3267 633318698710099ULL, // VGETLNi32
3268 633318708671571ULL, // VGETLNs16
3269 633318709720147ULL, // VGETLNs8
3270 633318710244435ULL, // VGETLNu16
3271 633318711293011ULL, // VGETLNu8
3272 12119406ULL, // VHADDsv16i8
3273 11595118ULL, // VHADDsv2i32
3274 11070830ULL, // VHADDsv4i16
3275 11595118ULL, // VHADDsv4i32
3276 11070830ULL, // VHADDsv8i16
3277 12119406ULL, // VHADDsv8i8
3278 13692270ULL, // VHADDuv16i8
3279 13167982ULL, // VHADDuv2i32
3280 12643694ULL, // VHADDuv4i16
3281 13167982ULL, // VHADDuv4i32
3282 12643694ULL, // VHADDuv8i16
3283 13692270ULL, // VHADDuv8i8
3284 12119250ULL, // VHSUBsv16i8
3285 11594962ULL, // VHSUBsv2i32
3286 11070674ULL, // VHSUBsv4i16
3287 11594962ULL, // VHSUBsv4i32
3288 11070674ULL, // VHSUBsv8i16
3289 12119250ULL, // VHSUBsv8i8
3290 13692114ULL, // VHSUBuv16i8
3291 13167826ULL, // VHSUBuv2i32
3292 12643538ULL, // VHSUBuv4i16
3293 13167826ULL, // VHSUBuv4i32
3294 12643538ULL, // VHSUBuv8i16
3295 13692114ULL, // VHSUBuv8i8
3296 9465578869ULL, // VINSH
3297 1235776427ULL, // VJCVT
3298 2227008235780ULL, // VLD1DUPd16
3299 2905613052164ULL, // VLD1DUPd16wb_fixed
3300 11543929414011140ULL, // VLD1DUPd16wb_register
3301 2227008760068ULL, // VLD1DUPd32
3302 2905613576452ULL, // VLD1DUPd32wb_fixed
3303 11543929414535428ULL, // VLD1DUPd32wb_register
3304 2227009284356ULL, // VLD1DUPd8
3305 2905614100740ULL, // VLD1DUPd8wb_fixed
3306 11543929415059716ULL, // VLD1DUPd8wb_register
3307 2227075344644ULL, // VLD1DUPq16
3308 2905680161028ULL, // VLD1DUPq16wb_fixed
3309 11543929481120004ULL, // VLD1DUPq16wb_register
3310 2227075868932ULL, // VLD1DUPq32
3311 2905680685316ULL, // VLD1DUPq32wb_fixed
3312 11543929481644292ULL, // VLD1DUPq32wb_register
3313 2227076393220ULL, // VLD1DUPq8
3314 2905681209604ULL, // VLD1DUPq8wb_fixed
3315 11543929482168580ULL, // VLD1DUPq8wb_register
3316 55333635660761348ULL, // VLD1LNd16
3317 57585985230514436ULL, // VLD1LNd16_UPD
3318 55333635661285636ULL, // VLD1LNd32
3319 57585985231038724ULL, // VLD1LNd32_UPD
3320 55333635661809924ULL, // VLD1LNd8
3321 57585985231563012ULL, // VLD1LNd8_UPD
3322 0ULL, // VLD1LNq16Pseudo
3323 0ULL, // VLD1LNq16Pseudo_UPD
3324 0ULL, // VLD1LNq32Pseudo
3325 0ULL, // VLD1LNq32Pseudo_UPD
3326 0ULL, // VLD1LNq8Pseudo
3327 0ULL, // VLD1LNq8Pseudo_UPD
3328 2227142453508ULL, // VLD1d16
3329 2225330514180ULL, // VLD1d16Q
3330 0ULL, // VLD1d16QPseudo
3331 0ULL, // VLD1d16QPseudoWB_fixed
3332 0ULL, // VLD1d16QPseudoWB_register
3333 2903935330564ULL, // VLD1d16Qwb_fixed
3334 11543927736289540ULL, // VLD1d16Qwb_register
3335 2225062078724ULL, // VLD1d16T
3336 0ULL, // VLD1d16TPseudo
3337 0ULL, // VLD1d16TPseudoWB_fixed
3338 0ULL, // VLD1d16TPseudoWB_register
3339 2903666895108ULL, // VLD1d16Twb_fixed
3340 11543927467854084ULL, // VLD1d16Twb_register
3341 2905747269892ULL, // VLD1d16wb_fixed
3342 11543929548228868ULL, // VLD1d16wb_register
3343 2227142977796ULL, // VLD1d32
3344 2225331038468ULL, // VLD1d32Q
3345 0ULL, // VLD1d32QPseudo
3346 0ULL, // VLD1d32QPseudoWB_fixed
3347 0ULL, // VLD1d32QPseudoWB_register
3348 2903935854852ULL, // VLD1d32Qwb_fixed
3349 11543927736813828ULL, // VLD1d32Qwb_register
3350 2225062603012ULL, // VLD1d32T
3351 0ULL, // VLD1d32TPseudo
3352 0ULL, // VLD1d32TPseudoWB_fixed
3353 0ULL, // VLD1d32TPseudoWB_register
3354 2903667419396ULL, // VLD1d32Twb_fixed
3355 11543927468378372ULL, // VLD1d32Twb_register
3356 2905747794180ULL, // VLD1d32wb_fixed
3357 11543929548753156ULL, // VLD1d32wb_register
3358 2227157657860ULL, // VLD1d64
3359 2225345718532ULL, // VLD1d64Q
3360 0ULL, // VLD1d64QPseudo
3361 0ULL, // VLD1d64QPseudoWB_fixed
3362 0ULL, // VLD1d64QPseudoWB_register
3363 2903950534916ULL, // VLD1d64Qwb_fixed
3364 11543927751493892ULL, // VLD1d64Qwb_register
3365 2225077283076ULL, // VLD1d64T
3366 0ULL, // VLD1d64TPseudo
3367 0ULL, // VLD1d64TPseudoWB_fixed
3368 0ULL, // VLD1d64TPseudoWB_register
3369 2903682099460ULL, // VLD1d64Twb_fixed
3370 11543927483058436ULL, // VLD1d64Twb_register
3371 2905762474244ULL, // VLD1d64wb_fixed
3372 11543929563433220ULL, // VLD1d64wb_register
3373 2227143502084ULL, // VLD1d8
3374 2225331562756ULL, // VLD1d8Q
3375 0ULL, // VLD1d8QPseudo
3376 0ULL, // VLD1d8QPseudoWB_fixed
3377 0ULL, // VLD1d8QPseudoWB_register
3378 2903936379140ULL, // VLD1d8Qwb_fixed
3379 11543927737338116ULL, // VLD1d8Qwb_register
3380 2225063127300ULL, // VLD1d8T
3381 0ULL, // VLD1d8TPseudo
3382 0ULL, // VLD1d8TPseudoWB_fixed
3383 0ULL, // VLD1d8TPseudoWB_register
3384 2903667943684ULL, // VLD1d8Twb_fixed
3385 11543927468902660ULL, // VLD1d8Twb_register
3386 2905748318468ULL, // VLD1d8wb_fixed
3387 11543929549277444ULL, // VLD1d8wb_register
3388 2227209562372ULL, // VLD1q16
3389 0ULL, // VLD1q16HighQPseudo
3390 0ULL, // VLD1q16HighQPseudo_UPD
3391 0ULL, // VLD1q16HighTPseudo
3392 0ULL, // VLD1q16HighTPseudo_UPD
3393 0ULL, // VLD1q16LowQPseudo_UPD
3394 0ULL, // VLD1q16LowTPseudo_UPD
3395 2905814378756ULL, // VLD1q16wb_fixed
3396 11543929615337732ULL, // VLD1q16wb_register
3397 2227210086660ULL, // VLD1q32
3398 0ULL, // VLD1q32HighQPseudo
3399 0ULL, // VLD1q32HighQPseudo_UPD
3400 0ULL, // VLD1q32HighTPseudo
3401 0ULL, // VLD1q32HighTPseudo_UPD
3402 0ULL, // VLD1q32LowQPseudo_UPD
3403 0ULL, // VLD1q32LowTPseudo_UPD
3404 2905814903044ULL, // VLD1q32wb_fixed
3405 11543929615862020ULL, // VLD1q32wb_register
3406 2227224766724ULL, // VLD1q64
3407 0ULL, // VLD1q64HighQPseudo
3408 0ULL, // VLD1q64HighQPseudo_UPD
3409 0ULL, // VLD1q64HighTPseudo
3410 0ULL, // VLD1q64HighTPseudo_UPD
3411 0ULL, // VLD1q64LowQPseudo_UPD
3412 0ULL, // VLD1q64LowTPseudo_UPD
3413 2905829583108ULL, // VLD1q64wb_fixed
3414 11543929630542084ULL, // VLD1q64wb_register
3415 2227210610948ULL, // VLD1q8
3416 0ULL, // VLD1q8HighQPseudo
3417 0ULL, // VLD1q8HighQPseudo_UPD
3418 0ULL, // VLD1q8HighTPseudo
3419 0ULL, // VLD1q8HighTPseudo_UPD
3420 0ULL, // VLD1q8LowQPseudo_UPD
3421 0ULL, // VLD1q8LowTPseudo_UPD
3422 2905815427332ULL, // VLD1q8wb_fixed
3423 11543929616386308ULL, // VLD1q8wb_register
3424 2227075344693ULL, // VLD2DUPd16
3425 2905680161077ULL, // VLD2DUPd16wb_fixed
3426 11543929481120053ULL, // VLD2DUPd16wb_register
3427 2227276671285ULL, // VLD2DUPd16x2
3428 2905881487669ULL, // VLD2DUPd16x2wb_fixed
3429 11543929682446645ULL, // VLD2DUPd16x2wb_register
3430 2227075868981ULL, // VLD2DUPd32
3431 2905680685365ULL, // VLD2DUPd32wb_fixed
3432 11543929481644341ULL, // VLD2DUPd32wb_register
3433 2227277195573ULL, // VLD2DUPd32x2
3434 2905882011957ULL, // VLD2DUPd32x2wb_fixed
3435 11543929682970933ULL, // VLD2DUPd32x2wb_register
3436 2227076393269ULL, // VLD2DUPd8
3437 2905681209653ULL, // VLD2DUPd8wb_fixed
3438 11543929482168629ULL, // VLD2DUPd8wb_register
3439 2227277719861ULL, // VLD2DUPd8x2
3440 2905882536245ULL, // VLD2DUPd8x2wb_fixed
3441 11543929683495221ULL, // VLD2DUPd8x2wb_register
3442 0ULL, // VLD2DUPq16EvenPseudo
3443 0ULL, // VLD2DUPq16OddPseudo
3444 0ULL, // VLD2DUPq16OddPseudoWB_fixed
3445 0ULL, // VLD2DUPq16OddPseudoWB_register
3446 0ULL, // VLD2DUPq32EvenPseudo
3447 0ULL, // VLD2DUPq32OddPseudo
3448 0ULL, // VLD2DUPq32OddPseudoWB_fixed
3449 0ULL, // VLD2DUPq32OddPseudoWB_register
3450 0ULL, // VLD2DUPq8EvenPseudo
3451 0ULL, // VLD2DUPq8OddPseudo
3452 0ULL, // VLD2DUPq8OddPseudoWB_fixed
3453 0ULL, // VLD2DUPq8OddPseudoWB_register
3454 59908153788377397ULL, // VLD2LNd16
3455 0ULL, // VLD2LNd16Pseudo
3456 0ULL, // VLD2LNd16Pseudo_UPD
3457 1502679065418844469ULL, // VLD2LNd16_UPD
3458 59908153788901685ULL, // VLD2LNd32
3459 0ULL, // VLD2LNd32Pseudo
3460 0ULL, // VLD2LNd32Pseudo_UPD
3461 1502679065419368757ULL, // VLD2LNd32_UPD
3462 59908153789425973ULL, // VLD2LNd8
3463 0ULL, // VLD2LNd8Pseudo
3464 0ULL, // VLD2LNd8Pseudo_UPD
3465 1502679065419893045ULL, // VLD2LNd8_UPD
3466 59908153788377397ULL, // VLD2LNq16
3467 0ULL, // VLD2LNq16Pseudo
3468 0ULL, // VLD2LNq16Pseudo_UPD
3469 1502679065418844469ULL, // VLD2LNq16_UPD
3470 59908153788901685ULL, // VLD2LNq32
3471 0ULL, // VLD2LNq32Pseudo
3472 0ULL, // VLD2LNq32Pseudo_UPD
3473 1502679065419368757ULL, // VLD2LNq32_UPD
3474 2227343780149ULL, // VLD2b16
3475 2905948596533ULL, // VLD2b16wb_fixed
3476 11543929749555509ULL, // VLD2b16wb_register
3477 2227344304437ULL, // VLD2b32
3478 2905949120821ULL, // VLD2b32wb_fixed
3479 11543929750079797ULL, // VLD2b32wb_register
3480 2227344828725ULL, // VLD2b8
3481 2905949645109ULL, // VLD2b8wb_fixed
3482 11543929750604085ULL, // VLD2b8wb_register
3483 2227209562421ULL, // VLD2d16
3484 2905814378805ULL, // VLD2d16wb_fixed
3485 11543929615337781ULL, // VLD2d16wb_register
3486 2227210086709ULL, // VLD2d32
3487 2905814903093ULL, // VLD2d32wb_fixed
3488 11543929615862069ULL, // VLD2d32wb_register
3489 2227210610997ULL, // VLD2d8
3490 2905815427381ULL, // VLD2d8wb_fixed
3491 11543929616386357ULL, // VLD2d8wb_register
3492 2225330514229ULL, // VLD2q16
3493 0ULL, // VLD2q16Pseudo
3494 0ULL, // VLD2q16PseudoWB_fixed
3495 0ULL, // VLD2q16PseudoWB_register
3496 2903935330613ULL, // VLD2q16wb_fixed
3497 11543927736289589ULL, // VLD2q16wb_register
3498 2225331038517ULL, // VLD2q32
3499 0ULL, // VLD2q32Pseudo
3500 0ULL, // VLD2q32PseudoWB_fixed
3501 0ULL, // VLD2q32PseudoWB_register
3502 2903935854901ULL, // VLD2q32wb_fixed
3503 11543927736813877ULL, // VLD2q32wb_register
3504 2225331562805ULL, // VLD2q8
3505 0ULL, // VLD2q8Pseudo
3506 0ULL, // VLD2q8PseudoWB_fixed
3507 0ULL, // VLD2q8PseudoWB_register
3508 2903936379189ULL, // VLD2q8wb_fixed
3509 11543927737338165ULL, // VLD2q8wb_register
3510 1432835478047066ULL, // VLD3DUPd16
3511 0ULL, // VLD3DUPd16Pseudo
3512 0ULL, // VLD3DUPd16Pseudo_UPD
3513 64553599005665626ULL, // VLD3DUPd16_UPD
3514 1432835478571354ULL, // VLD3DUPd32
3515 0ULL, // VLD3DUPd32Pseudo
3516 0ULL, // VLD3DUPd32Pseudo_UPD
3517 64553599006189914ULL, // VLD3DUPd32_UPD
3518 1432835479095642ULL, // VLD3DUPd8
3519 0ULL, // VLD3DUPd8Pseudo
3520 0ULL, // VLD3DUPd8Pseudo_UPD
3521 64553599006714202ULL, // VLD3DUPd8_UPD
3522 1432835478047066ULL, // VLD3DUPq16
3523 0ULL, // VLD3DUPq16EvenPseudo
3524 0ULL, // VLD3DUPq16OddPseudo
3525 0ULL, // VLD3DUPq16OddPseudo_UPD
3526 64553599005665626ULL, // VLD3DUPq16_UPD
3527 1432835478571354ULL, // VLD3DUPq32
3528 0ULL, // VLD3DUPq32EvenPseudo
3529 0ULL, // VLD3DUPq32OddPseudo
3530 0ULL, // VLD3DUPq32OddPseudo_UPD
3531 64553599006189914ULL, // VLD3DUPq32_UPD
3532 1432835479095642ULL, // VLD3DUPq8
3533 0ULL, // VLD3DUPq8EvenPseudo
3534 0ULL, // VLD3DUPq8OddPseudo
3535 0ULL, // VLD3DUPq8OddPseudo_UPD
3536 64553599006714202ULL, // VLD3DUPq8_UPD
3537 1646794253494700378ULL, // VLD3LNd16
3538 0ULL, // VLD3LNd16Pseudo
3539 0ULL, // VLD3LNd16Pseudo_UPD
3540 66594833752713562ULL, // VLD3LNd16_UPD
3541 1646794253495224666ULL, // VLD3LNd32
3542 0ULL, // VLD3LNd32Pseudo
3543 0ULL, // VLD3LNd32Pseudo_UPD
3544 66594833753237850ULL, // VLD3LNd32_UPD
3545 1646794253495748954ULL, // VLD3LNd8
3546 0ULL, // VLD3LNd8Pseudo
3547 0ULL, // VLD3LNd8Pseudo_UPD
3548 66594833753762138ULL, // VLD3LNd8_UPD
3549 1646794253494700378ULL, // VLD3LNq16
3550 0ULL, // VLD3LNq16Pseudo
3551 0ULL, // VLD3LNq16Pseudo_UPD
3552 66594833752713562ULL, // VLD3LNq16_UPD
3553 1646794253495224666ULL, // VLD3LNq32
3554 0ULL, // VLD3LNq32Pseudo
3555 0ULL, // VLD3LNq32Pseudo_UPD
3556 66594833753237850ULL, // VLD3LNq32_UPD
3557 1729382256938633562ULL, // VLD3d16
3558 0ULL, // VLD3d16Pseudo
3559 0ULL, // VLD3d16Pseudo_UPD
3560 1729382256938887514ULL, // VLD3d16_UPD
3561 1729382256939157850ULL, // VLD3d32
3562 0ULL, // VLD3d32Pseudo
3563 0ULL, // VLD3d32Pseudo_UPD
3564 1729382256939411802ULL, // VLD3d32_UPD
3565 1729382256939682138ULL, // VLD3d8
3566 0ULL, // VLD3d8Pseudo
3567 0ULL, // VLD3d8Pseudo_UPD
3568 1729382256939936090ULL, // VLD3d8_UPD
3569 1729382256938633562ULL, // VLD3q16
3570 0ULL, // VLD3q16Pseudo_UPD
3571 1729382256938887514ULL, // VLD3q16_UPD
3572 0ULL, // VLD3q16oddPseudo
3573 0ULL, // VLD3q16oddPseudo_UPD
3574 1729382256939157850ULL, // VLD3q32
3575 0ULL, // VLD3q32Pseudo_UPD
3576 1729382256939411802ULL, // VLD3q32_UPD
3577 0ULL, // VLD3q32oddPseudo
3578 0ULL, // VLD3q32oddPseudo_UPD
3579 1729382256939682138ULL, // VLD3q8
3580 0ULL, // VLD3q8Pseudo_UPD
3581 1729382256939936090ULL, // VLD3q8_UPD
3582 0ULL, // VLD3q8oddPseudo
3583 0ULL, // VLD3q8oddPseudo_UPD
3584 12763302802360694ULL, // VLD4DUPd16
3585 0ULL, // VLD4DUPd16Pseudo
3586 0ULL, // VLD4DUPd16Pseudo_UPD
3587 1574672478308726ULL, // VLD4DUPd16_UPD
3588 12763302802884982ULL, // VLD4DUPd32
3589 0ULL, // VLD4DUPd32Pseudo
3590 0ULL, // VLD4DUPd32Pseudo_UPD
3591 1574672478833014ULL, // VLD4DUPd32_UPD
3592 12763302803409270ULL, // VLD4DUPd8
3593 0ULL, // VLD4DUPd8Pseudo
3594 0ULL, // VLD4DUPd8Pseudo_UPD
3595 1574672479357302ULL, // VLD4DUPd8_UPD
3596 12763302802360694ULL, // VLD4DUPq16
3597 0ULL, // VLD4DUPq16EvenPseudo
3598 0ULL, // VLD4DUPq16OddPseudo
3599 0ULL, // VLD4DUPq16OddPseudo_UPD
3600 1574672478308726ULL, // VLD4DUPq16_UPD
3601 12763302802884982ULL, // VLD4DUPq32
3602 0ULL, // VLD4DUPq32EvenPseudo
3603 0ULL, // VLD4DUPq32OddPseudo
3604 0ULL, // VLD4DUPq32OddPseudo_UPD
3605 1574672478833014ULL, // VLD4DUPq32_UPD
3606 12763302803409270ULL, // VLD4DUPq8
3607 0ULL, // VLD4DUPq8EvenPseudo
3608 0ULL, // VLD4DUPq8OddPseudo
3609 0ULL, // VLD4DUPq8OddPseudo_UPD
3610 1574672479357302ULL, // VLD4DUPq8_UPD
3611 1890623051581942134ULL, // VLD4LNd16
3612 0ULL, // VLD4LNd16Pseudo
3613 0ULL, // VLD4LNd16Pseudo_UPD
3614 27101272287606ULL, // VLD4LNd16_UPD
3615 1890623051582466422ULL, // VLD4LNd32
3616 0ULL, // VLD4LNd32Pseudo
3617 0ULL, // VLD4LNd32Pseudo_UPD
3618 27101272811894ULL, // VLD4LNd32_UPD
3619 1890623051582990710ULL, // VLD4LNd8
3620 0ULL, // VLD4LNd8Pseudo
3621 0ULL, // VLD4LNd8Pseudo_UPD
3622 27101273336182ULL, // VLD4LNd8_UPD
3623 1890623051581942134ULL, // VLD4LNq16
3624 0ULL, // VLD4LNq16Pseudo
3625 0ULL, // VLD4LNq16Pseudo_UPD
3626 27101272287606ULL, // VLD4LNq16_UPD
3627 1890623051582466422ULL, // VLD4LNq32
3628 0ULL, // VLD4LNq32Pseudo
3629 0ULL, // VLD4LNq32Pseudo_UPD
3630 27101272811894ULL, // VLD4LNq32_UPD
3631 144115188104300918ULL, // VLD4d16
3632 0ULL, // VLD4d16Pseudo
3633 0ULL, // VLD4d16Pseudo_UPD
3634 144115188104497526ULL, // VLD4d16_UPD
3635 144115188104825206ULL, // VLD4d32
3636 0ULL, // VLD4d32Pseudo
3637 0ULL, // VLD4d32Pseudo_UPD
3638 144115188105021814ULL, // VLD4d32_UPD
3639 144115188105349494ULL, // VLD4d8
3640 0ULL, // VLD4d8Pseudo
3641 0ULL, // VLD4d8Pseudo_UPD
3642 144115188105546102ULL, // VLD4d8_UPD
3643 144115188104300918ULL, // VLD4q16
3644 0ULL, // VLD4q16Pseudo_UPD
3645 144115188104497526ULL, // VLD4q16_UPD
3646 0ULL, // VLD4q16oddPseudo
3647 0ULL, // VLD4q16oddPseudo_UPD
3648 144115188104825206ULL, // VLD4q32
3649 0ULL, // VLD4q32Pseudo_UPD
3650 144115188105021814ULL, // VLD4q32_UPD
3651 0ULL, // VLD4q32oddPseudo
3652 0ULL, // VLD4q32oddPseudo_UPD
3653 144115188105349494ULL, // VLD4q8
3654 0ULL, // VLD4q8Pseudo_UPD
3655 144115188105546102ULL, // VLD4q8_UPD
3656 0ULL, // VLD4q8oddPseudo
3657 0ULL, // VLD4q8oddPseudo_UPD
3658 2285864774635ULL, // VLDMDDB_UPD
3659 79714595744535ULL, // VLDMDIA
3660 2285864774423ULL, // VLDMDIA_UPD
3661 0ULL, // VLDMQIA
3662 2285864774635ULL, // VLDMSDB_UPD
3663 79714595744535ULL, // VLDMSIA
3664 2285864774423ULL, // VLDMSIA_UPD
3665 27487793377710ULL, // VLDRD
3666 28037547094446ULL, // VLDRH
3667 27487793377710ULL, // VLDRS
3668 2647159214ULL, // VLDR_FPCXTNS_off
3669 181156770222ULL, // VLDR_FPCXTNS_post
3670 2714300846ULL, // VLDR_FPCXTNS_pre
3671 2647683502ULL, // VLDR_FPCXTS_off
3672 181157294510ULL, // VLDR_FPCXTS_post
3673 2714825134ULL, // VLDR_FPCXTS_pre
3674 2782458286ULL, // VLDR_FPSCR_NZCVQC_off
3675 190687261102ULL, // VLDR_FPSCR_NZCVQC_post
3676 2849550766ULL, // VLDR_FPSCR_NZCVQC_pre
3677 2648732078ULL, // VLDR_FPSCR_off
3678 181158343086ULL, // VLDR_FPSCR_post
3679 2715873710ULL, // VLDR_FPSCR_pre
3680 2783506862ULL, // VLDR_P0_off
3681 190688309678ULL, // VLDR_P0_post
3682 2850599342ULL, // VLDR_P0_pre
3683 2649780654ULL, // VLDR_VPR_off
3684 181159391662ULL, // VLDR_VPR_post
3685 2716922286ULL, // VLDR_VPR_pre
3686 79714595745874ULL, // VLLDM
3687 79714595745874ULL, // VLLDM_T2
3688 79714595745909ULL, // VLSTM
3689 79714595745909ULL, // VLSTM_T2
3690 8451248ULL, // VMAXfd
3691 8451248ULL, // VMAXfq
3692 7926960ULL, // VMAXhd
3693 7926960ULL, // VMAXhq
3694 12121264ULL, // VMAXsv16i8
3695 11596976ULL, // VMAXsv2i32
3696 11072688ULL, // VMAXsv4i16
3697 11596976ULL, // VMAXsv4i32
3698 11072688ULL, // VMAXsv8i16
3699 12121264ULL, // VMAXsv8i8
3700 13694128ULL, // VMAXuv16i8
3701 13169840ULL, // VMAXuv2i32
3702 12645552ULL, // VMAXuv4i16
3703 13169840ULL, // VMAXuv4i32
3704 12645552ULL, // VMAXuv8i16
3705 13694128ULL, // VMAXuv8i8
3706 8450213ULL, // VMINfd
3707 8450213ULL, // VMINfq
3708 7925925ULL, // VMINhd
3709 7925925ULL, // VMINhq
3710 12120229ULL, // VMINsv16i8
3711 11595941ULL, // VMINsv2i32
3712 11071653ULL, // VMINsv4i16
3713 11595941ULL, // VMINsv4i32
3714 11071653ULL, // VMINsv8i16
3715 12120229ULL, // VMINsv8i8
3716 13693093ULL, // VMINuv16i8
3717 13168805ULL, // VMINuv2i32
3718 12644517ULL, // VMINuv4i16
3719 13168805ULL, // VMINuv4i32
3720 12644517ULL, // VMINuv8i16
3721 13693093ULL, // VMINuv8i8
3722 214509129083709ULL, // VMLAD
3723 15769195773471549ULL, // VMLAH
3724 2033381828839133010ULL, // VMLALslsv2i32
3725 2033381828838608722ULL, // VMLALslsv4i16
3726 2033381828840705874ULL, // VMLALsluv2i32
3727 2033381828840181586ULL, // VMLALsluv4i16
3728 15769195777142610ULL, // VMLALsv2i64
3729 15769195776618322ULL, // VMLALsv4i32
3730 15769195777666898ULL, // VMLALsv8i16
3731 15769195778715474ULL, // VMLALuv2i64
3732 15769195778191186ULL, // VMLALuv4i32
3733 15769195779239762ULL, // VMLALuv8i16
3734 15769195773995837ULL, // VMLAS
3735 15769195773995837ULL, // VMLAfd
3736 15769195773995837ULL, // VMLAfq
3737 15769195773471549ULL, // VMLAhd
3738 15769195773471549ULL, // VMLAhq
3739 2033381828835986237ULL, // VMLAslfd
3740 2033381828835986237ULL, // VMLAslfq
3741 2033381828835461949ULL, // VMLAslhd
3742 2033381828835461949ULL, // VMLAslhq
3743 2033381828841753405ULL, // VMLAslv2i32
3744 2033381828842277693ULL, // VMLAslv4i16
3745 2033381828841753405ULL, // VMLAslv4i32
3746 2033381828842277693ULL, // VMLAslv8i16
3747 15769195780811581ULL, // VMLAv16i8
3748 15769195779763005ULL, // VMLAv2i32
3749 15769195780287293ULL, // VMLAv4i16
3750 15769195779763005ULL, // VMLAv4i32
3751 15769195780287293ULL, // VMLAv8i16
3752 15769195780811581ULL, // VMLAv8i8
3753 214509129085504ULL, // VMLSD
3754 15769195773473344ULL, // VMLSH
3755 2033381828839133227ULL, // VMLSLslsv2i32
3756 2033381828838608939ULL, // VMLSLslsv4i16
3757 2033381828840706091ULL, // VMLSLsluv2i32
3758 2033381828840181803ULL, // VMLSLsluv4i16
3759 15769195777142827ULL, // VMLSLsv2i64
3760 15769195776618539ULL, // VMLSLsv4i32
3761 15769195777667115ULL, // VMLSLsv8i16
3762 15769195778715691ULL, // VMLSLuv2i64
3763 15769195778191403ULL, // VMLSLuv4i32
3764 15769195779239979ULL, // VMLSLuv8i16
3765 15769195773997632ULL, // VMLSS
3766 15769195773997632ULL, // VMLSfd
3767 15769195773997632ULL, // VMLSfq
3768 15769195773473344ULL, // VMLShd
3769 15769195773473344ULL, // VMLShq
3770 2033381828835988032ULL, // VMLSslfd
3771 2033381828835988032ULL, // VMLSslfq
3772 2033381828835463744ULL, // VMLSslhd
3773 2033381828835463744ULL, // VMLSslhq
3774 2033381828841755200ULL, // VMLSslv2i32
3775 2033381828842279488ULL, // VMLSslv4i16
3776 2033381828841755200ULL, // VMLSslv4i32
3777 2033381828842279488ULL, // VMLSslv8i16
3778 15769195780813376ULL, // VMLSv16i8
3779 15769195779764800ULL, // VMLSv2i32
3780 15769195780289088ULL, // VMLSv4i16
3781 15769195779764800ULL, // VMLSv4i32
3782 15769195780289088ULL, // VMLSv8i16
3783 15769195780813376ULL, // VMLSv8i8
3784 9600329146ULL, // VMMLA
3785 2269025170515ULL, // VMOVD
3786 2683987ULL, // VMOVDRR
3787 9532687779ULL, // VMOVH
3788 70368752071763ULL, // VMOVHR
3789 70368755740748ULL, // VMOVLsv2i64
3790 70368755216460ULL, // VMOVLsv4i32
3791 70368756265036ULL, // VMOVLsv8i16
3792 70368757313612ULL, // VMOVLuv2i64
3793 70368756789324ULL, // VMOVLuv4i32
3794 70368757837900ULL, // VMOVLuv8i16
3795 9552556294ULL, // VMOVNv2i32
3796 70368758362374ULL, // VMOVNv4i16
3797 70368758886662ULL, // VMOVNv8i8
3798 70368752071763ULL, // VMOVRH
3799 2683987ULL, // VMOVRRD
3800 144115188078523475ULL, // VMOVRRS
3801 70368746828883ULL, // VMOVRS
3802 70368752596051ULL, // VMOVS
3803 70368746828883ULL, // VMOVSR
3804 144115188078523475ULL, // VMOVSRR
3805 21440491975763ULL, // VMOVv16i8
3806 2103473235ULL, // VMOVv1i64
3807 8796101440595ULL, // VMOVv2f32
3808 21440490927187ULL, // VMOVv2i32
3809 2103473235ULL, // VMOVv2i64
3810 8796101440595ULL, // VMOVv4f32
3811 21440491451475ULL, // VMOVv4i16
3812 21440490927187ULL, // VMOVv4i32
3813 21440491451475ULL, // VMOVv8i16
3814 21440491975763ULL, // VMOVv8i8
3815 197571228258ULL, // VMRS
3816 206161162850ULL, // VMRS_FPCXTNS
3817 214751097442ULL, // VMRS_FPCXTS
3818 223341032034ULL, // VMRS_FPEXC
3819 231930966626ULL, // VMRS_FPINST
3820 240520901218ULL, // VMRS_FPINST2
3821 249110753890ULL, // VMRS_FPSCR_NZCVQC
3822 257700770402ULL, // VMRS_FPSID
3823 266290704994ULL, // VMRS_MVFR0
3824 274880639586ULL, // VMRS_MVFR1
3825 283470574178ULL, // VMRS_MVFR2
3826 292060426850ULL, // VMRS_P0
3827 300650443362ULL, // VMRS_VPR
3828 8621502966ULL, // VMSR
3829 8619930102ULL, // VMSR_FPCXTNS
3830 8620454390ULL, // VMSR_FPCXTS
3831 33141238ULL, // VMSR_FPEXC
3832 33665526ULL, // VMSR_FPINST
3833 34189814ULL, // VMSR_FPINST2
3834 9560420854ULL, // VMSR_FPSCR_NZCVQC
3835 34714102ULL, // VMSR_FPSID
3836 9561469430ULL, // VMSR_P0
3837 8622551542ULL, // VMSR_VPR
3838 11684580070322247ULL, // VMULD
3839 7925831ULL, // VMULH
3840 76966756696930ULL, // VMULLp64
3841 24178680ULL, // VMULLp8
3842 720575940390858744ULL, // VMULLslsv2i32
3843 720575940390334456ULL, // VMULLslsv4i16
3844 720575940392431608ULL, // VMULLsluv2i32
3845 720575940391907320ULL, // VMULLsluv4i16
3846 11595768ULL, // VMULLsv2i64
3847 11071480ULL, // VMULLsv4i32
3848 12120056ULL, // VMULLsv8i16
3849 13168632ULL, // VMULLuv2i64
3850 12644344ULL, // VMULLuv4i32
3851 13692920ULL, // VMULLuv8i16
3852 8450119ULL, // VMULS
3853 8450119ULL, // VMULfd
3854 8450119ULL, // VMULfq
3855 7925831ULL, // VMULhd
3856 7925831ULL, // VMULhq
3857 24178759ULL, // VMULpd
3858 24178759ULL, // VMULpq
3859 720575940387713095ULL, // VMULslfd
3860 720575940387713095ULL, // VMULslfq
3861 720575940387188807ULL, // VMULslhd
3862 720575940387188807ULL, // VMULslhq
3863 720575940393480263ULL, // VMULslv2i32
3864 720575940394004551ULL, // VMULslv4i16
3865 720575940393480263ULL, // VMULslv4i32
3866 720575940394004551ULL, // VMULslv8i16
3867 15265863ULL, // VMULv16i8
3868 14217287ULL, // VMULv2i32
3869 14741575ULL, // VMULv4i16
3870 14217287ULL, // VMULv4i32
3871 14741575ULL, // VMULv8i16
3872 15265863ULL, // VMULv8i8
3873 70368746828026ULL, // VMVNd
3874 70368746828026ULL, // VMVNq
3875 21440490926330ULL, // VMVNv2i32
3876 21440491450618ULL, // VMVNv4i16
3877 21440490926330ULL, // VMVNv4i32
3878 21440491450618ULL, // VMVNv8i16
3879 2269025168908ULL, // VNEGD
3880 70368752070156ULL, // VNEGH
3881 70368752594444ULL, // VNEGS
3882 70368752594444ULL, // VNEGf32q
3883 70368752594444ULL, // VNEGfd
3884 70368752070156ULL, // VNEGhd
3885 70368752070156ULL, // VNEGhq
3886 70368755215884ULL, // VNEGs16d
3887 70368755215884ULL, // VNEGs16q
3888 70368755740172ULL, // VNEGs32d
3889 70368755740172ULL, // VNEGs32q
3890 70368756264460ULL, // VNEGs8d
3891 70368756264460ULL, // VNEGs8q
3892 214509129083703ULL, // VNMLAD
3893 15769195773471543ULL, // VNMLAH
3894 15769195773995831ULL, // VNMLAS
3895 214509129085498ULL, // VNMLSD
3896 15769195773473338ULL, // VNMLSH
3897 15769195773997626ULL, // VNMLSS
3898 11684580070322241ULL, // VNMULD
3899 7925825ULL, // VNMULH
3900 8450113ULL, // VNMULS
3901 2683082ULL, // VORNd
3902 2683082ULL, // VORNq
3903 2683366ULL, // VORRd
3904 21440490959334ULL, // VORRiv2i32
3905 21440491483622ULL, // VORRiv4i16
3906 21440490959334ULL, // VORRiv4i32
3907 21440491483622ULL, // VORRiv8i16
3908 2683366ULL, // VORRq
3909 76965826064183ULL, // VPADALsv16i8
3910 76965825539895ULL, // VPADALsv2i32
3911 76965825015607ULL, // VPADALsv4i16
3912 76965825539895ULL, // VPADALsv4i32
3913 76965825015607ULL, // VPADALsv8i16
3914 76965826064183ULL, // VPADALsv8i8
3915 76965827637047ULL, // VPADALuv16i8
3916 76965827112759ULL, // VPADALuv2i32
3917 76965826588471ULL, // VPADALuv4i16
3918 76965827112759ULL, // VPADALuv4i32
3919 76965826588471ULL, // VPADALuv8i16
3920 76965827637047ULL, // VPADALuv8i8
3921 70368756264819ULL, // VPADDLsv16i8
3922 70368755740531ULL, // VPADDLsv2i32
3923 70368755216243ULL, // VPADDLsv4i16
3924 70368755740531ULL, // VPADDLsv4i32
3925 70368755216243ULL, // VPADDLsv8i16
3926 70368756264819ULL, // VPADDLsv8i8
3927 70368757837683ULL, // VPADDLuv16i8
3928 70368757313395ULL, // VPADDLuv2i32
3929 70368756789107ULL, // VPADDLuv4i16
3930 70368757313395ULL, // VPADDLuv4i32
3931 70368756789107ULL, // VPADDLuv8i16
3932 70368757837683ULL, // VPADDLuv8i8
3933 8449396ULL, // VPADDf
3934 7925108ULL, // VPADDh
3935 14740852ULL, // VPADDi16
3936 14216564ULL, // VPADDi32
3937 15265140ULL, // VPADDi8
3938 8451242ULL, // VPMAXf
3939 7926954ULL, // VPMAXh
3940 11072682ULL, // VPMAXs16
3941 11596970ULL, // VPMAXs32
3942 12121258ULL, // VPMAXs8
3943 12645546ULL, // VPMAXu16
3944 13169834ULL, // VPMAXu32
3945 13694122ULL, // VPMAXu8
3946 8450207ULL, // VPMINf
3947 7925919ULL, // VPMINh
3948 11071647ULL, // VPMINs16
3949 11595935ULL, // VPMINs32
3950 12120223ULL, // VPMINs8
3951 12644511ULL, // VPMINu16
3952 13168799ULL, // VPMINu32
3953 13693087ULL, // VPMINu8
3954 70368756265503ULL, // VQABSv16i8
3955 70368755741215ULL, // VQABSv2i32
3956 70368755216927ULL, // VQABSv4i16
3957 70368755741215ULL, // VQABSv4i32
3958 70368755216927ULL, // VQABSv8i16
3959 70368756265503ULL, // VQABSv8i8
3960 12119418ULL, // VQADDsv16i8
3961 76966788656506ULL, // VQADDsv1i64
3962 11595130ULL, // VQADDsv2i32
3963 76966788656506ULL, // VQADDsv2i64
3964 11070842ULL, // VQADDsv4i16
3965 11595130ULL, // VQADDsv4i32
3966 11070842ULL, // VQADDsv8i16
3967 12119418ULL, // VQADDsv8i8
3968 13692282ULL, // VQADDuv16i8
3969 22605178ULL, // VQADDuv1i64
3970 13167994ULL, // VQADDuv2i32
3971 22605178ULL, // VQADDuv2i64
3972 12643706ULL, // VQADDuv4i16
3973 13167994ULL, // VQADDuv4i32
3974 12643706ULL, // VQADDuv8i16
3975 13692282ULL, // VQADDuv8i8
3976 2033381828839132990ULL, // VQDMLALslv2i32
3977 2033381828838608702ULL, // VQDMLALslv4i16
3978 15769195777142590ULL, // VQDMLALv2i64
3979 15769195776618302ULL, // VQDMLALv4i32
3980 2033381828839133219ULL, // VQDMLSLslv2i32
3981 2033381828838608931ULL, // VQDMLSLslv4i16
3982 15769195777142819ULL, // VQDMLSLv2i64
3983 15769195776618531ULL, // VQDMLSLv4i32
3984 720575940390858346ULL, // VQDMULHslv2i32
3985 720575940390334058ULL, // VQDMULHslv4i16
3986 720575940390858346ULL, // VQDMULHslv4i32
3987 720575940390334058ULL, // VQDMULHslv8i16
3988 11595370ULL, // VQDMULHv2i32
3989 11071082ULL, // VQDMULHv4i16
3990 11595370ULL, // VQDMULHv4i32
3991 11071082ULL, // VQDMULHv8i16
3992 720575940390858724ULL, // VQDMULLslv2i32
3993 720575940390334436ULL, // VQDMULLslv4i16
3994 11595748ULL, // VQDMULLv2i64
3995 11071460ULL, // VQDMULLv4i32
3996 9564614898ULL, // VQMOVNsuv2i32
3997 70368755740914ULL, // VQMOVNsuv4i16
3998 70368755216626ULL, // VQMOVNsuv8i8
3999 9564614911ULL, // VQMOVNsv2i32
4000 70368755740927ULL, // VQMOVNsv4i16
4001 70368755216639ULL, // VQMOVNsv8i8
4002 70368766750975ULL, // VQMOVNuv2i32
4003 70368757313791ULL, // VQMOVNuv4i16
4004 70368756789503ULL, // VQMOVNuv8i8
4005 70368756264454ULL, // VQNEGv16i8
4006 70368755740166ULL, // VQNEGv2i32
4007 70368755215878ULL, // VQNEGv4i16
4008 70368755740166ULL, // VQNEGv4i32
4009 70368755215878ULL, // VQNEGv8i16
4010 70368756264454ULL, // VQNEGv8i8
4011 2033381828839132710ULL, // VQRDMLAHslv2i32
4012 2033381828838608422ULL, // VQRDMLAHslv4i16
4013 2033381828839132710ULL, // VQRDMLAHslv4i32
4014 2033381828838608422ULL, // VQRDMLAHslv8i16
4015 15769195777142310ULL, // VQRDMLAHv2i32
4016 15769195776618022ULL, // VQRDMLAHv4i16
4017 15769195777142310ULL, // VQRDMLAHv4i32
4018 15769195776618022ULL, // VQRDMLAHv8i16
4019 2033381828839132839ULL, // VQRDMLSHslv2i32
4020 2033381828838608551ULL, // VQRDMLSHslv4i16
4021 2033381828839132839ULL, // VQRDMLSHslv4i32
4022 2033381828838608551ULL, // VQRDMLSHslv8i16
4023 15769195777142439ULL, // VQRDMLSHv2i32
4024 15769195776618151ULL, // VQRDMLSHv4i16
4025 15769195777142439ULL, // VQRDMLSHv4i32
4026 15769195776618151ULL, // VQRDMLSHv8i16
4027 720575940390858354ULL, // VQRDMULHslv2i32
4028 720575940390334066ULL, // VQRDMULHslv4i16
4029 720575940390858354ULL, // VQRDMULHslv4i32
4030 720575940390334066ULL, // VQRDMULHslv8i16
4031 11595378ULL, // VQRDMULHv2i32
4032 11071090ULL, // VQRDMULHv4i16
4033 11595378ULL, // VQRDMULHv4i32
4034 11071090ULL, // VQRDMULHv8i16
4035 12119971ULL, // VQRSHLsv16i8
4036 76966788657059ULL, // VQRSHLsv1i64
4037 11595683ULL, // VQRSHLsv2i32
4038 76966788657059ULL, // VQRSHLsv2i64
4039 11071395ULL, // VQRSHLsv4i16
4040 11595683ULL, // VQRSHLsv4i32
4041 11071395ULL, // VQRSHLsv8i16
4042 12119971ULL, // VQRSHLsv8i8
4043 13692835ULL, // VQRSHLuv16i8
4044 22605731ULL, // VQRSHLuv1i64
4045 13168547ULL, // VQRSHLuv2i32
4046 22605731ULL, // VQRSHLuv2i64
4047 12644259ULL, // VQRSHLuv4i16
4048 13168547ULL, // VQRSHLuv4i32
4049 12644259ULL, // VQRSHLuv8i16
4050 13692835ULL, // VQRSHLuv8i8
4051 76966788657333ULL, // VQRSHRNsv2i32
4052 11595957ULL, // VQRSHRNsv4i16
4053 11071669ULL, // VQRSHRNsv8i8
4054 22606005ULL, // VQRSHRNuv2i32
4055 13168821ULL, // VQRSHRNuv4i16
4056 12644533ULL, // VQRSHRNuv8i8
4057 76966788657385ULL, // VQRSHRUNv2i32
4058 11596009ULL, // VQRSHRUNv4i16
4059 11071721ULL, // VQRSHRUNv8i8
4060 12119958ULL, // VQSHLsiv16i8
4061 76966788657046ULL, // VQSHLsiv1i64
4062 11595670ULL, // VQSHLsiv2i32
4063 76966788657046ULL, // VQSHLsiv2i64
4064 11071382ULL, // VQSHLsiv4i16
4065 11595670ULL, // VQSHLsiv4i32
4066 11071382ULL, // VQSHLsiv8i16
4067 12119958ULL, // VQSHLsiv8i8
4068 12121038ULL, // VQSHLsuv16i8
4069 76966788658126ULL, // VQSHLsuv1i64
4070 11596750ULL, // VQSHLsuv2i32
4071 76966788658126ULL, // VQSHLsuv2i64
4072 11072462ULL, // VQSHLsuv4i16
4073 11596750ULL, // VQSHLsuv4i32
4074 11072462ULL, // VQSHLsuv8i16
4075 12121038ULL, // VQSHLsuv8i8
4076 12119958ULL, // VQSHLsv16i8
4077 76966788657046ULL, // VQSHLsv1i64
4078 11595670ULL, // VQSHLsv2i32
4079 76966788657046ULL, // VQSHLsv2i64
4080 11071382ULL, // VQSHLsv4i16
4081 11595670ULL, // VQSHLsv4i32
4082 11071382ULL, // VQSHLsv8i16
4083 12119958ULL, // VQSHLsv8i8
4084 13692822ULL, // VQSHLuiv16i8
4085 22605718ULL, // VQSHLuiv1i64
4086 13168534ULL, // VQSHLuiv2i32
4087 22605718ULL, // VQSHLuiv2i64
4088 12644246ULL, // VQSHLuiv4i16
4089 13168534ULL, // VQSHLuiv4i32
4090 12644246ULL, // VQSHLuiv8i16
4091 13692822ULL, // VQSHLuiv8i8
4092 13692822ULL, // VQSHLuv16i8
4093 22605718ULL, // VQSHLuv1i64
4094 13168534ULL, // VQSHLuv2i32
4095 22605718ULL, // VQSHLuv2i64
4096 12644246ULL, // VQSHLuv4i16
4097 13168534ULL, // VQSHLuv4i32
4098 12644246ULL, // VQSHLuv8i16
4099 13692822ULL, // VQSHLuv8i8
4100 76966788657326ULL, // VQSHRNsv2i32
4101 11595950ULL, // VQSHRNsv4i16
4102 11071662ULL, // VQSHRNsv8i8
4103 22605998ULL, // VQSHRNuv2i32
4104 13168814ULL, // VQSHRNuv4i16
4105 12644526ULL, // VQSHRNuv8i8
4106 76966788657377ULL, // VQSHRUNv2i32
4107 11596001ULL, // VQSHRUNv4i16
4108 11071713ULL, // VQSHRUNv8i8
4109 12119256ULL, // VQSUBsv16i8
4110 76966788656344ULL, // VQSUBsv1i64
4111 11594968ULL, // VQSUBsv2i32
4112 76966788656344ULL, // VQSUBsv2i64
4113 11070680ULL, // VQSUBsv4i16
4114 11594968ULL, // VQSUBsv4i32
4115 11070680ULL, // VQSUBsv8i16
4116 12119256ULL, // VQSUBsv8i8
4117 13692120ULL, // VQSUBuv16i8
4118 22605016ULL, // VQSUBuv1i64
4119 13167832ULL, // VQSUBuv2i32
4120 22605016ULL, // VQSUBuv2i64
4121 12643544ULL, // VQSUBuv4i16
4122 13167832ULL, // VQSUBuv4i32
4123 12643544ULL, // VQSUBuv8i16
4124 13692120ULL, // VQSUBuv8i8
4125 76966776598672ULL, // VRADDHNv2i32
4126 14217360ULL, // VRADDHNv4i16
4127 14741648ULL, // VRADDHNv8i8
4128 70368757312992ULL, // VRECPEd
4129 70368752594400ULL, // VRECPEfd
4130 70368752594400ULL, // VRECPEfq
4131 70368752070112ULL, // VRECPEhd
4132 70368752070112ULL, // VRECPEhq
4133 70368757312992ULL, // VRECPEq
4134 8450651ULL, // VRECPSfd
4135 8450651ULL, // VRECPSfq
4136 7926363ULL, // VRECPShd
4137 7926363ULL, // VRECPShq
4138 70368745777656ULL, // VREV16d8
4139 70368745777656ULL, // VREV16q8
4140 70368744728857ULL, // VREV32d16
4141 70368745777433ULL, // VREV32d8
4142 70368744728857ULL, // VREV32q16
4143 70368745777433ULL, // VREV32q8
4144 70368744728943ULL, // VREV64d16
4145 70368745253231ULL, // VREV64d32
4146 70368745777519ULL, // VREV64d8
4147 70368744728943ULL, // VREV64q16
4148 70368745253231ULL, // VREV64q32
4149 70368745777519ULL, // VREV64q8
4150 12119399ULL, // VRHADDsv16i8
4151 11595111ULL, // VRHADDsv2i32
4152 11070823ULL, // VRHADDsv4i16
4153 11595111ULL, // VRHADDsv4i32
4154 11070823ULL, // VRHADDsv8i16
4155 12119399ULL, // VRHADDsv8i8
4156 13692263ULL, // VRHADDuv16i8
4157 13167975ULL, // VRHADDuv2i32
4158 12643687ULL, // VRHADDuv4i16
4159 13167975ULL, // VRHADDuv4i32
4160 12643687ULL, // VRHADDuv8i16
4161 13692263ULL, // VRHADDuv8i8
4162 9532687082ULL, // VRINTAD
4163 9532687604ULL, // VRINTAH
4164 9532686731ULL, // VRINTANDf
4165 9532687604ULL, // VRINTANDh
4166 9532686731ULL, // VRINTANQf
4167 9532687604ULL, // VRINTANQh
4168 9532686731ULL, // VRINTAS
4169 9532687130ULL, // VRINTMD
4170 9532687685ULL, // VRINTMH
4171 9532686790ULL, // VRINTMNDf
4172 9532687685ULL, // VRINTMNDh
4173 9532686790ULL, // VRINTMNQf
4174 9532687685ULL, // VRINTMNQh
4175 9532686790ULL, // VRINTMS
4176 9532687142ULL, // VRINTND
4177 9532687697ULL, // VRINTNH
4178 9532686802ULL, // VRINTNNDf
4179 9532687697ULL, // VRINTNNDh
4180 9532686802ULL, // VRINTNNQf
4181 9532687697ULL, // VRINTNNQh
4182 9532686802ULL, // VRINTNS
4183 9532687154ULL, // VRINTPD
4184 9532687709ULL, // VRINTPH
4185 9532686814ULL, // VRINTPNDf
4186 9532687709ULL, // VRINTPNDh
4187 9532686814ULL, // VRINTPNQf
4188 9532687709ULL, // VRINTPNQh
4189 9532686814ULL, // VRINTPS
4190 2269025169921ULL, // VRINTRD
4191 70368752071169ULL, // VRINTRH
4192 70368752595457ULL, // VRINTRS
4193 2269025170895ULL, // VRINTXD
4194 70368752072143ULL, // VRINTXH
4195 9532686862ULL, // VRINTXNDf
4196 9532687767ULL, // VRINTXNDh
4197 9532686862ULL, // VRINTXNQf
4198 9532687767ULL, // VRINTXNQh
4199 70368752596431ULL, // VRINTXS
4200 2269025170945ULL, // VRINTZD
4201 70368752072193ULL, // VRINTZH
4202 9532686874ULL, // VRINTZNDf
4203 9532687790ULL, // VRINTZNDh
4204 9532686874ULL, // VRINTZNQf
4205 9532687790ULL, // VRINTZNQh
4206 70368752596481ULL, // VRINTZS
4207 12119978ULL, // VRSHLsv16i8
4208 76966788657066ULL, // VRSHLsv1i64
4209 11595690ULL, // VRSHLsv2i32
4210 76966788657066ULL, // VRSHLsv2i64
4211 11071402ULL, // VRSHLsv4i16
4212 11595690ULL, // VRSHLsv4i32
4213 11071402ULL, // VRSHLsv8i16
4214 12119978ULL, // VRSHLsv8i8
4215 13692842ULL, // VRSHLuv16i8
4216 22605738ULL, // VRSHLuv1i64
4217 13168554ULL, // VRSHLuv2i32
4218 22605738ULL, // VRSHLuv2i64
4219 12644266ULL, // VRSHLuv4i16
4220 13168554ULL, // VRSHLuv4i32
4221 12644266ULL, // VRSHLuv8i16
4222 13692842ULL, // VRSHLuv8i8
4223 76966776598717ULL, // VRSHRNv2i32
4224 14217405ULL, // VRSHRNv4i16
4225 14741693ULL, // VRSHRNv8i8
4226 12120518ULL, // VRSHRsv16i8
4227 76966788657606ULL, // VRSHRsv1i64
4228 11596230ULL, // VRSHRsv2i32
4229 76966788657606ULL, // VRSHRsv2i64
4230 11071942ULL, // VRSHRsv4i16
4231 11596230ULL, // VRSHRsv4i32
4232 11071942ULL, // VRSHRsv8i16
4233 12120518ULL, // VRSHRsv8i8
4234 13693382ULL, // VRSHRuv16i8
4235 22606278ULL, // VRSHRuv1i64
4236 13169094ULL, // VRSHRuv2i32
4237 22606278ULL, // VRSHRuv2i64
4238 12644806ULL, // VRSHRuv4i16
4239 13169094ULL, // VRSHRuv4i32
4240 12644806ULL, // VRSHRuv8i16
4241 13693382ULL, // VRSHRuv8i8
4242 70368757313005ULL, // VRSQRTEd
4243 70368752594413ULL, // VRSQRTEfd
4244 70368752594413ULL, // VRSQRTEfq
4245 70368752070125ULL, // VRSQRTEhd
4246 70368752070125ULL, // VRSQRTEhq
4247 70368757313005ULL, // VRSQRTEq
4248 8450673ULL, // VRSQRTSfd
4249 8450673ULL, // VRSQRTSfq
4250 7926385ULL, // VRSQRTShd
4251 7926385ULL, // VRSQRTShq
4252 15769195777665891ULL, // VRSRAsv16i8
4253 72018919205731ULL, // VRSRAsv1i64
4254 15769195777141603ULL, // VRSRAsv2i32
4255 72018919205731ULL, // VRSRAsv2i64
4256 15769195776617315ULL, // VRSRAsv4i16
4257 15769195777141603ULL, // VRSRAsv4i32
4258 15769195776617315ULL, // VRSRAsv8i16
4259 15769195777665891ULL, // VRSRAsv8i8
4260 15769195779238755ULL, // VRSRAuv16i8
4261 15769195788151651ULL, // VRSRAuv1i64
4262 15769195778714467ULL, // VRSRAuv2i32
4263 15769195788151651ULL, // VRSRAuv2i64
4264 15769195778190179ULL, // VRSRAuv4i16
4265 15769195778714467ULL, // VRSRAuv4i32
4266 15769195778190179ULL, // VRSRAuv8i16
4267 15769195779238755ULL, // VRSRAuv8i8
4268 76966776598657ULL, // VRSUBHNv2i32
4269 14217345ULL, // VRSUBHNv4i16
4270 14741633ULL, // VRSUBHNv8i8
4271 2888421478ULL, // VSCCLRMD
4272 2888421478ULL, // VSCCLRMS
4273 9600329388ULL, // VSDOTD
4274 2234393388716ULL, // VSDOTDI
4275 9600329388ULL, // VSDOTQ
4276 2234393388716ULL, // VSDOTQI
4277 76966756696894ULL, // VSELEQD
4278 76966756697449ULL, // VSELEQH
4279 76966756696554ULL, // VSELEQS
4280 76966756696822ULL, // VSELGED
4281 76966756697355ULL, // VSELGEH
4282 76966756696482ULL, // VSELGES
4283 76966756696918ULL, // VSELGTD
4284 76966756697483ULL, // VSELGTH
4285 76966756696578ULL, // VSELGTS
4286 76966756696906ULL, // VSELVSD
4287 76966756697471ULL, // VSELVSH
4288 76966756696566ULL, // VSELVSS
4289 137439523923ULL, // VSETLNi16
4290 137440048211ULL, // VSETLNi32
4291 137440572499ULL, // VSETLNi8
4292 14741465ULL, // VSHLLi16
4293 14217177ULL, // VSHLLi32
4294 15265753ULL, // VSHLLi8
4295 11595737ULL, // VSHLLsv2i64
4296 11071449ULL, // VSHLLsv4i32
4297 12120025ULL, // VSHLLsv8i16
4298 13168601ULL, // VSHLLuv2i64
4299 12644313ULL, // VSHLLuv4i32
4300 13692889ULL, // VSHLLuv8i16
4301 15265712ULL, // VSHLiv16i8
4302 76966776598448ULL, // VSHLiv1i64
4303 14217136ULL, // VSHLiv2i32
4304 76966776598448ULL, // VSHLiv2i64
4305 14741424ULL, // VSHLiv4i16
4306 14217136ULL, // VSHLiv4i32
4307 14741424ULL, // VSHLiv8i16
4308 15265712ULL, // VSHLiv8i8
4309 12119984ULL, // VSHLsv16i8
4310 76966788657072ULL, // VSHLsv1i64
4311 11595696ULL, // VSHLsv2i32
4312 76966788657072ULL, // VSHLsv2i64
4313 11071408ULL, // VSHLsv4i16
4314 11595696ULL, // VSHLsv4i32
4315 11071408ULL, // VSHLsv8i16
4316 12119984ULL, // VSHLsv8i8
4317 13692848ULL, // VSHLuv16i8
4318 22605744ULL, // VSHLuv1i64
4319 13168560ULL, // VSHLuv2i32
4320 22605744ULL, // VSHLuv2i64
4321 12644272ULL, // VSHLuv4i16
4322 13168560ULL, // VSHLuv4i32
4323 12644272ULL, // VSHLuv8i16
4324 13692848ULL, // VSHLuv8i8
4325 76966776598724ULL, // VSHRNv2i32
4326 14217412ULL, // VSHRNv4i16
4327 14741700ULL, // VSHRNv8i8
4328 12120524ULL, // VSHRsv16i8
4329 76966788657612ULL, // VSHRsv1i64
4330 11596236ULL, // VSHRsv2i32
4331 76966788657612ULL, // VSHRsv2i64
4332 11071948ULL, // VSHRsv4i16
4333 11596236ULL, // VSHRsv4i32
4334 11071948ULL, // VSHRsv8i16
4335 12120524ULL, // VSHRsv8i8
4336 13693388ULL, // VSHRuv16i8
4337 22606284ULL, // VSHRuv1i64
4338 13169100ULL, // VSHRuv2i32
4339 22606284ULL, // VSHRuv2i64
4340 12644812ULL, // VSHRuv4i16
4341 13169100ULL, // VSHRuv4i32
4342 12644812ULL, // VSHRuv8i16
4343 13693388ULL, // VSHRuv8i8
4344 35713969ULL, // VSHTOD
4345 310529553329ULL, // VSHTOH
4346 36238257ULL, // VSHTOS
4347 1244689329ULL, // VSITOD
4348 1245213617ULL, // VSITOH
4349 1226339249ULL, // VSITOS
4350 15769195767181073ULL, // VSLIv16i8
4351 15769195781336849ULL, // VSLIv1i64
4352 15769195766656785ULL, // VSLIv2i32
4353 15769195781336849ULL, // VSLIv2i64
4354 15769195766132497ULL, // VSLIv4i16
4355 15769195766656785ULL, // VSLIv4i32
4356 15769195766132497ULL, // VSLIv8i16
4357 15769195767181073ULL, // VSLIv8i8
4358 319139410865ULL, // VSLTOD
4359 319139935153ULL, // VSLTOH
4360 319121060785ULL, // VSLTOS
4361 9600329366ULL, // VSMMLA
4362 2269025170288ULL, // VSQRTD
4363 70368752071536ULL, // VSQRTH
4364 70368752595824ULL, // VSQRTS
4365 15769195777665897ULL, // VSRAsv16i8
4366 72018919205737ULL, // VSRAsv1i64
4367 15769195777141609ULL, // VSRAsv2i32
4368 72018919205737ULL, // VSRAsv2i64
4369 15769195776617321ULL, // VSRAsv4i16
4370 15769195777141609ULL, // VSRAsv4i32
4371 15769195776617321ULL, // VSRAsv8i16
4372 15769195777665897ULL, // VSRAsv8i8
4373 15769195779238761ULL, // VSRAuv16i8
4374 15769195788151657ULL, // VSRAuv1i64
4375 15769195778714473ULL, // VSRAuv2i32
4376 15769195788151657ULL, // VSRAuv2i64
4377 15769195778190185ULL, // VSRAuv4i16
4378 15769195778714473ULL, // VSRAuv4i32
4379 15769195778190185ULL, // VSRAuv8i16
4380 15769195779238761ULL, // VSRAuv8i8
4381 15769195767181078ULL, // VSRIv16i8
4382 15769195781336854ULL, // VSRIv1i64
4383 15769195766656790ULL, // VSRIv2i32
4384 15769195781336854ULL, // VSRIv2i64
4385 15769195766132502ULL, // VSRIv4i16
4386 15769195766656790ULL, // VSRIv4i32
4387 15769195766132502ULL, // VSRIv8i16
4388 15769195767181078ULL, // VSRIv8i8
4389 28751411849487ULL, // VST1LNd16
4390 2217066957309610255ULL, // VST1LNd16_UPD
4391 28751412373775ULL, // VST1LNd32
4392 2217066957310134543ULL, // VST1LNd32_UPD
4393 28751412898063ULL, // VST1LNd8
4394 2217066957310658831ULL, // VST1LNd8_UPD
4395 0ULL, // VST1LNq16Pseudo
4396 0ULL, // VST1LNq16Pseudo_UPD
4397 0ULL, // VST1LNq32Pseudo
4398 0ULL, // VST1LNq32Pseudo_UPD
4399 0ULL, // VST1LNq8Pseudo
4400 0ULL, // VST1LNq8Pseudo_UPD
4401 3020482831ULL, // VST1d16
4402 3087591695ULL, // VST1d16Q
4403 0ULL, // VST1d16QPseudo
4404 0ULL, // VST1d16QPseudoWB_fixed
4405 0ULL, // VST1d16QPseudoWB_register
4406 3154684175ULL, // VST1d16Qwb_fixed
4407 3221801231ULL, // VST1d16Qwb_register
4408 3288918287ULL, // VST1d16T
4409 0ULL, // VST1d16TPseudo
4410 0ULL, // VST1d16TPseudoWB_fixed
4411 0ULL, // VST1d16TPseudoWB_register
4412 3356010767ULL, // VST1d16Twb_fixed
4413 3423127823ULL, // VST1d16Twb_register
4414 3490228495ULL, // VST1d16wb_fixed
4415 3557345551ULL, // VST1d16wb_register
4416 3021007119ULL, // VST1d32
4417 3088115983ULL, // VST1d32Q
4418 0ULL, // VST1d32QPseudo
4419 0ULL, // VST1d32QPseudoWB_fixed
4420 0ULL, // VST1d32QPseudoWB_register
4421 3155208463ULL, // VST1d32Qwb_fixed
4422 3222325519ULL, // VST1d32Qwb_register
4423 3289442575ULL, // VST1d32T
4424 0ULL, // VST1d32TPseudo
4425 0ULL, // VST1d32TPseudoWB_fixed
4426 0ULL, // VST1d32TPseudoWB_register
4427 3356535055ULL, // VST1d32Twb_fixed
4428 3423652111ULL, // VST1d32Twb_register
4429 3490752783ULL, // VST1d32wb_fixed
4430 3557869839ULL, // VST1d32wb_register
4431 3035687183ULL, // VST1d64
4432 3102796047ULL, // VST1d64Q
4433 0ULL, // VST1d64QPseudo
4434 0ULL, // VST1d64QPseudoWB_fixed
4435 0ULL, // VST1d64QPseudoWB_register
4436 3169888527ULL, // VST1d64Qwb_fixed
4437 3237005583ULL, // VST1d64Qwb_register
4438 3304122639ULL, // VST1d64T
4439 0ULL, // VST1d64TPseudo
4440 0ULL, // VST1d64TPseudoWB_fixed
4441 0ULL, // VST1d64TPseudoWB_register
4442 3371215119ULL, // VST1d64Twb_fixed
4443 3438332175ULL, // VST1d64Twb_register
4444 3505432847ULL, // VST1d64wb_fixed
4445 3572549903ULL, // VST1d64wb_register
4446 3021531407ULL, // VST1d8
4447 3088640271ULL, // VST1d8Q
4448 0ULL, // VST1d8QPseudo
4449 0ULL, // VST1d8QPseudoWB_fixed
4450 0ULL, // VST1d8QPseudoWB_register
4451 3155732751ULL, // VST1d8Qwb_fixed
4452 3222849807ULL, // VST1d8Qwb_register
4453 3289966863ULL, // VST1d8T
4454 0ULL, // VST1d8TPseudo
4455 0ULL, // VST1d8TPseudoWB_fixed
4456 0ULL, // VST1d8TPseudoWB_register
4457 3357059343ULL, // VST1d8Twb_fixed
4458 3424176399ULL, // VST1d8Twb_register
4459 3491277071ULL, // VST1d8wb_fixed
4460 3558394127ULL, // VST1d8wb_register
4461 3624462607ULL, // VST1q16
4462 0ULL, // VST1q16HighQPseudo
4463 0ULL, // VST1q16HighQPseudo_UPD
4464 0ULL, // VST1q16HighTPseudo
4465 0ULL, // VST1q16HighTPseudo_UPD
4466 0ULL, // VST1q16LowQPseudo_UPD
4467 0ULL, // VST1q16LowTPseudo_UPD
4468 3691555087ULL, // VST1q16wb_fixed
4469 3758672143ULL, // VST1q16wb_register
4470 3624986895ULL, // VST1q32
4471 0ULL, // VST1q32HighQPseudo
4472 0ULL, // VST1q32HighQPseudo_UPD
4473 0ULL, // VST1q32HighTPseudo
4474 0ULL, // VST1q32HighTPseudo_UPD
4475 0ULL, // VST1q32LowQPseudo_UPD
4476 0ULL, // VST1q32LowTPseudo_UPD
4477 3692079375ULL, // VST1q32wb_fixed
4478 3759196431ULL, // VST1q32wb_register
4479 3639666959ULL, // VST1q64
4480 0ULL, // VST1q64HighQPseudo
4481 0ULL, // VST1q64HighQPseudo_UPD
4482 0ULL, // VST1q64HighTPseudo
4483 0ULL, // VST1q64HighTPseudo_UPD
4484 0ULL, // VST1q64LowQPseudo_UPD
4485 0ULL, // VST1q64LowTPseudo_UPD
4486 3706759439ULL, // VST1q64wb_fixed
4487 3773876495ULL, // VST1q64wb_register
4488 3625511183ULL, // VST1q8
4489 0ULL, // VST1q8HighQPseudo
4490 0ULL, // VST1q8HighQPseudo_UPD
4491 0ULL, // VST1q8HighTPseudo
4492 0ULL, // VST1q8HighTPseudo_UPD
4493 0ULL, // VST1q8LowQPseudo_UPD
4494 0ULL, // VST1q8LowTPseudo_UPD
4495 3692603663ULL, // VST1q8wb_fixed
4496 3759720719ULL, // VST1q8wb_register
4497 1890620853430831440ULL, // VST2LNd16
4498 0ULL, // VST2LNd16Pseudo
4499 0ULL, // VST2LNd16Pseudo_UPD
4500 1892873205080959312ULL, // VST2LNd16_UPD
4501 1890620853431355728ULL, // VST2LNd32
4502 0ULL, // VST2LNd32Pseudo
4503 0ULL, // VST2LNd32Pseudo_UPD
4504 1892873205081483600ULL, // VST2LNd32_UPD
4505 1890620853431880016ULL, // VST2LNd8
4506 0ULL, // VST2LNd8Pseudo
4507 0ULL, // VST2LNd8Pseudo_UPD
4508 1892873205082007888ULL, // VST2LNd8_UPD
4509 1890620853430831440ULL, // VST2LNq16
4510 0ULL, // VST2LNq16Pseudo
4511 0ULL, // VST2LNq16Pseudo_UPD
4512 1892873205080959312ULL, // VST2LNq16_UPD
4513 1890620853431355728ULL, // VST2LNq32
4514 0ULL, // VST2LNq32Pseudo
4515 0ULL, // VST2LNq32Pseudo_UPD
4516 1892873205081483600ULL, // VST2LNq32_UPD
4517 3825789264ULL, // VST2b16
4518 3892881744ULL, // VST2b16wb_fixed
4519 3959998800ULL, // VST2b16wb_register
4520 3826313552ULL, // VST2b32
4521 3893406032ULL, // VST2b32wb_fixed
4522 3960523088ULL, // VST2b32wb_register
4523 3826837840ULL, // VST2b8
4524 3893930320ULL, // VST2b8wb_fixed
4525 3961047376ULL, // VST2b8wb_register
4526 3624462672ULL, // VST2d16
4527 3691555152ULL, // VST2d16wb_fixed
4528 3758672208ULL, // VST2d16wb_register
4529 3624986960ULL, // VST2d32
4530 3692079440ULL, // VST2d32wb_fixed
4531 3759196496ULL, // VST2d32wb_register
4532 3625511248ULL, // VST2d8
4533 3692603728ULL, // VST2d8wb_fixed
4534 3759720784ULL, // VST2d8wb_register
4535 3087591760ULL, // VST2q16
4536 0ULL, // VST2q16Pseudo
4537 0ULL, // VST2q16PseudoWB_fixed
4538 0ULL, // VST2q16PseudoWB_register
4539 3154684240ULL, // VST2q16wb_fixed
4540 3221801296ULL, // VST2q16wb_register
4541 3088116048ULL, // VST2q32
4542 0ULL, // VST2q32Pseudo
4543 0ULL, // VST2q32PseudoWB_fixed
4544 0ULL, // VST2q32PseudoWB_register
4545 3155208528ULL, // VST2q32wb_fixed
4546 3222325584ULL, // VST2q32wb_register
4547 3088640336ULL, // VST2q8
4548 0ULL, // VST2q8Pseudo
4549 0ULL, // VST2q8PseudoWB_fixed
4550 0ULL, // VST2q8PseudoWB_register
4551 3155732816ULL, // VST2q8wb_fixed
4552 3222849872ULL, // VST2q8wb_register
4553 1890626350989052261ULL, // VST3LNd16
4554 0ULL, // VST3LNd16Pseudo
4555 0ULL, // VST3LNd16Pseudo_UPD
4556 29853004138853ULL, // VST3LNd16_UPD
4557 1890626350989576549ULL, // VST3LNd32
4558 0ULL, // VST3LNd32Pseudo
4559 0ULL, // VST3LNd32Pseudo_UPD
4560 29853004663141ULL, // VST3LNd32_UPD
4561 1890626350990100837ULL, // VST3LNd8
4562 0ULL, // VST3LNd8Pseudo
4563 0ULL, // VST3LNd8Pseudo_UPD
4564 29853005187429ULL, // VST3LNd8_UPD
4565 1890626350989052261ULL, // VST3LNq16
4566 0ULL, // VST3LNq16Pseudo
4567 0ULL, // VST3LNq16Pseudo_UPD
4568 29853004138853ULL, // VST3LNq16_UPD
4569 1890626350989576549ULL, // VST3LNq32
4570 0ULL, // VST3LNq32Pseudo
4571 0ULL, // VST3LNq32Pseudo_UPD
4572 29853004663141ULL, // VST3LNq32_UPD
4573 1731635706892175717ULL, // VST3d16
4574 0ULL, // VST3d16Pseudo
4575 0ULL, // VST3d16Pseudo_UPD
4576 1648720667257189ULL, // VST3d16_UPD
4577 1731635706892700005ULL, // VST3d32
4578 0ULL, // VST3d32Pseudo
4579 0ULL, // VST3d32Pseudo_UPD
4580 1648720667781477ULL, // VST3d32_UPD
4581 1731635706893224293ULL, // VST3d8
4582 0ULL, // VST3d8Pseudo
4583 0ULL, // VST3d8Pseudo_UPD
4584 1648720668305765ULL, // VST3d8_UPD
4585 1731635706892175717ULL, // VST3q16
4586 0ULL, // VST3q16Pseudo_UPD
4587 1648720667257189ULL, // VST3q16_UPD
4588 0ULL, // VST3q16oddPseudo
4589 0ULL, // VST3q16oddPseudo_UPD
4590 1731635706892700005ULL, // VST3q32
4591 0ULL, // VST3q32Pseudo_UPD
4592 1648720667781477ULL, // VST3q32_UPD
4593 0ULL, // VST3q32oddPseudo
4594 0ULL, // VST3q32oddPseudo_UPD
4595 1731635706893224293ULL, // VST3q8
4596 0ULL, // VST3q8Pseudo_UPD
4597 1648720668305765ULL, // VST3q8_UPD
4598 0ULL, // VST3q8oddPseudo
4599 0ULL, // VST3q8oddPseudo_UPD
4600 1890621403186899323ULL, // VST4LNd16
4601 0ULL, // VST4LNd16Pseudo
4602 0ULL, // VST4LNd16Pseudo_UPD
4603 1713755062061435ULL, // VST4LNd16_UPD
4604 1890621403187423611ULL, // VST4LNd32
4605 0ULL, // VST4LNd32Pseudo
4606 0ULL, // VST4LNd32Pseudo_UPD
4607 1713755062585723ULL, // VST4LNd32_UPD
4608 1890621403187947899ULL, // VST4LNd8
4609 0ULL, // VST4LNd8Pseudo
4610 0ULL, // VST4LNd8Pseudo_UPD
4611 1713755063110011ULL, // VST4LNd8_UPD
4612 1890621403186899323ULL, // VST4LNq16
4613 0ULL, // VST4LNq16Pseudo
4614 0ULL, // VST4LNq16Pseudo_UPD
4615 1713755062061435ULL, // VST4LNq16_UPD
4616 1890621403187423611ULL, // VST4LNq32
4617 0ULL, // VST4LNq32Pseudo
4618 0ULL, // VST4LNq32Pseudo_UPD
4619 1713755062585723ULL, // VST4LNq32_UPD
4620 146368638057843067ULL, // VST4d16
4621 0ULL, // VST4d16Pseudo
4622 0ULL, // VST4d16Pseudo_UPD
4623 67584233961752955ULL, // VST4d16_UPD
4624 146368638058367355ULL, // VST4d32
4625 0ULL, // VST4d32Pseudo
4626 0ULL, // VST4d32Pseudo_UPD
4627 67584233962277243ULL, // VST4d32_UPD
4628 146368638058891643ULL, // VST4d8
4629 0ULL, // VST4d8Pseudo
4630 0ULL, // VST4d8Pseudo_UPD
4631 67584233962801531ULL, // VST4d8_UPD
4632 146368638057843067ULL, // VST4q16
4633 0ULL, // VST4q16Pseudo_UPD
4634 67584233961752955ULL, // VST4q16_UPD
4635 0ULL, // VST4q16oddPseudo
4636 0ULL, // VST4q16oddPseudo_UPD
4637 146368638058367355ULL, // VST4q32
4638 0ULL, // VST4q32Pseudo_UPD
4639 67584233962277243ULL, // VST4q32_UPD
4640 0ULL, // VST4q32oddPseudo
4641 0ULL, // VST4q32oddPseudo_UPD
4642 146368638058891643ULL, // VST4q8
4643 0ULL, // VST4q8Pseudo_UPD
4644 67584233962801531ULL, // VST4q8_UPD
4645 0ULL, // VST4q8oddPseudo
4646 0ULL, // VST4q8oddPseudo_UPD
4647 2285864774642ULL, // VSTMDDB_UPD
4648 79714595744542ULL, // VSTMDIA
4649 2285864774430ULL, // VSTMDIA_UPD
4650 0ULL, // VSTMQIA
4651 2285864774642ULL, // VSTMSDB_UPD
4652 79714595744542ULL, // VSTMSIA
4653 2285864774430ULL, // VSTMSIA_UPD
4654 27487793377800ULL, // VSTRD
4655 28037547094536ULL, // VSTRH
4656 27487793377800ULL, // VSTRS
4657 2647159304ULL, // VSTR_FPCXTNS_off
4658 181156770312ULL, // VSTR_FPCXTNS_post
4659 2714300936ULL, // VSTR_FPCXTNS_pre
4660 2647683592ULL, // VSTR_FPCXTS_off
4661 181157294600ULL, // VSTR_FPCXTS_post
4662 2714825224ULL, // VSTR_FPCXTS_pre
4663 2782458376ULL, // VSTR_FPSCR_NZCVQC_off
4664 190687261192ULL, // VSTR_FPSCR_NZCVQC_post
4665 2849550856ULL, // VSTR_FPSCR_NZCVQC_pre
4666 2648732168ULL, // VSTR_FPSCR_off
4667 181158343176ULL, // VSTR_FPSCR_post
4668 2715873800ULL, // VSTR_FPSCR_pre
4669 2783506952ULL, // VSTR_P0_off
4670 190688309768ULL, // VSTR_P0_post
4671 2850599432ULL, // VSTR_P0_pre
4672 2649780744ULL, // VSTR_VPR_off
4673 181159391752ULL, // VSTR_VPR_post
4674 2716922376ULL, // VSTR_VPR_pre
4675 11684580070321374ULL, // VSUBD
4676 7924958ULL, // VSUBH
4677 76966776598665ULL, // VSUBHNv2i32
4678 14217353ULL, // VSUBHNv4i16
4679 14741641ULL, // VSUBHNv8i8
4680 11595613ULL, // VSUBLsv2i64
4681 11071325ULL, // VSUBLsv4i32
4682 12119901ULL, // VSUBLsv8i16
4683 13168477ULL, // VSUBLuv2i64
4684 12644189ULL, // VSUBLuv4i32
4685 13692765ULL, // VSUBLuv8i16
4686 8449246ULL, // VSUBS
4687 11596894ULL, // VSUBWsv2i64
4688 11072606ULL, // VSUBWsv4i32
4689 12121182ULL, // VSUBWsv8i16
4690 13169758ULL, // VSUBWuv2i64
4691 12645470ULL, // VSUBWuv4i32
4692 13694046ULL, // VSUBWuv8i16
4693 8449246ULL, // VSUBfd
4694 8449246ULL, // VSUBfq
4695 7924958ULL, // VSUBhd
4696 7924958ULL, // VSUBhq
4697 15264990ULL, // VSUBv16i8
4698 76966776597726ULL, // VSUBv1i64
4699 14216414ULL, // VSUBv2i32
4700 76966776597726ULL, // VSUBv2i64
4701 14740702ULL, // VSUBv4i16
4702 14216414ULL, // VSUBv4i32
4703 14740702ULL, // VSUBv8i16
4704 15264990ULL, // VSUBv8i8
4705 2234393388737ULL, // VSUDOTDI
4706 2234393388737ULL, // VSUDOTQI
4707 70368746844556ULL, // VSWPd
4708 70368746844556ULL, // VSWPq
4709 30786327211864ULL, // VTBL1
4710 31336083025752ULL, // VTBL2
4711 31885838839640ULL, // VTBL3
4712 0ULL, // VTBL3Pseudo
4713 32435594653528ULL, // VTBL4
4714 0ULL, // VTBL4Pseudo
4715 32985350452491ULL, // VTBX1
4716 33535106266379ULL, // VTBX2
4717 34084862080267ULL, // VTBX3
4718 0ULL, // VTBX3Pseudo
4719 34634617894155ULL, // VTBX4
4720 0ULL, // VTBX4Pseudo
4721 37811121ULL, // VTOSHD
4722 310532174769ULL, // VTOSHH
4723 38335409ULL, // VTOSHS
4724 1235776013ULL, // VTOSIRD
4725 1246786061ULL, // VTOSIRH
4726 1227911693ULL, // VTOSIRS
4727 1235776433ULL, // VTOSIZD
4728 1246786481ULL, // VTOSIZH
4729 1227912113ULL, // VTOSIZS
4730 319130497969ULL, // VTOSLD
4731 319141508017ULL, // VTOSLH
4732 319122633649ULL, // VTOSLS
4733 39383985ULL, // VTOUHD
4734 310533223345ULL, // VTOUHH
4735 39908273ULL, // VTOUHS
4736 1248358925ULL, // VTOUIRD
4737 1248883213ULL, // VTOUIRH
4738 1228960269ULL, // VTOUIRS
4739 1248359345ULL, // VTOUIZD
4740 1248883633ULL, // VTOUIZH
4741 1228960689ULL, // VTOUIZS
4742 319143080881ULL, // VTOULD
4743 319143605169ULL, // VTOULH
4744 319123682225ULL, // VTOULS
4745 70368744747215ULL, // VTRNd16
4746 70368745271503ULL, // VTRNd32
4747 70368745795791ULL, // VTRNd8
4748 70368744747215ULL, // VTRNq16
4749 70368745271503ULL, // VTRNq32
4750 70368745795791ULL, // VTRNq8
4751 1635200ULL, // VTSTv16i8
4752 1110912ULL, // VTSTv2i32
4753 586624ULL, // VTSTv4i16
4754 1110912ULL, // VTSTv4i32
4755 586624ULL, // VTSTv8i16
4756 1635200ULL, // VTSTv8i8
4757 9600329420ULL, // VUDOTD
4758 2234393388748ULL, // VUDOTDI
4759 9600329420ULL, // VUDOTQ
4760 2234393388748ULL, // VUDOTQI
4761 41481137ULL, // VUHTOD
4762 310530077617ULL, // VUHTOH
4763 42005425ULL, // VUHTOS
4764 1250456497ULL, // VUITOD
4765 1250980785ULL, // VUITOH
4766 1226863537ULL, // VUITOS
4767 319145178033ULL, // VULTOD
4768 319145702321ULL, // VULTOH
4769 319121585073ULL, // VULTOS
4770 9600329398ULL, // VUMMLA
4771 9600329377ULL, // VUSDOTD
4772 2234393388705ULL, // VUSDOTDI
4773 9600329377ULL, // VUSDOTQ
4774 2234393388705ULL, // VUSDOTQI
4775 9600329354ULL, // VUSMMLA
4776 70368744747409ULL, // VUZPd16
4777 70368745795985ULL, // VUZPd8
4778 70368744747409ULL, // VUZPq16
4779 70368745271697ULL, // VUZPq32
4780 70368745795985ULL, // VUZPq8
4781 70368744747285ULL, // VZIPd16
4782 70368745795861ULL, // VZIPd8
4783 70368744747285ULL, // VZIPq16
4784 70368745271573ULL, // VZIPq32
4785 70368745795861ULL, // VZIPq8
4786 1768564456008429ULL, // sysLDMDA
4787 35271213607661ULL, // sysLDMDA_UPD
4788 1768564456008684ULL, // sysLDMDB
4789 35271213607916ULL, // sysLDMDB_UPD
4790 1768564456009812ULL, // sysLDMIA
4791 35271213609044ULL, // sysLDMIA_UPD
4792 1768564456008703ULL, // sysLDMIB
4793 35271213607935ULL, // sysLDMIB_UPD
4794 1768564456008435ULL, // sysSTMDA
4795 35271213607667ULL, // sysSTMDA_UPD
4796 1768564456008691ULL, // sysSTMDB
4797 35271213607923ULL, // sysSTMDB_UPD
4798 1768564456009847ULL, // sysSTMIA
4799 35271213609079ULL, // sysSTMIA_UPD
4800 1768564456008709ULL, // sysSTMIB
4801 35271213607941ULL, // sysSTMIB_UPD
4802 2632979ULL, // t2ADCri
4803 43527443ULL, // t2ADCrr
4804 69805794267827475ULL, // t2ADCrs
4805 43527511ULL, // t2ADDri
4806 2684005ULL, // t2ADDri12
4807 43527511ULL, // t2ADDrr
4808 69805794267827543ULL, // t2ADDrs
4809 43527511ULL, // t2ADDspImm
4810 2684005ULL, // t2ADDspImm12
4811 5497601683882ULL, // t2ADR
4812 2633112ULL, // t2ANDri
4813 43527576ULL, // t2ANDrr
4814 69805794267827608ULL, // t2ANDrs
4815 72057594081456619ULL, // t2ASRri
4816 43528683ULL, // t2ASRrr
4817 1829587392164455ULL, // t2ASRs1
4818 4422ULL, // t2AUT
4819 2253449956281876ULL, // t2AUTG
4820 9707301821ULL, // t2B
4821 6047316634907ULL, // t2BFC
4822 9013796327173897ULL, // t2BFI
4823 35735204294534ULL, // t2BFLi
4824 70369820571050ULL, // t2BFLr
4825 35735204294133ULL, // t2BFi
4826 74331388113946516ULL, // t2BFic
4827 70369820570971ULL, // t2BFr
4828 2632992ULL, // t2BICri
4829 43527456ULL, // t2BICrr
4830 69805794267827488ULL, // t2BICrs
4831 1917ULL, // t2BTI
4832 2253449956283301ULL, // t2BXAUT
4833 8592666395ULL, // t2BXJ
4834 9707301821ULL, // t2Bcc
4835 355212320182545ULL, // t2CDP
4836 355212320180538ULL, // t2CDP2
4837 4838734ULL, // t2CLREX
4838 2888421481ULL, // t2CLRM
4839 70368746829309ULL, // t2CLZ
4840 70368787722410ULL, // t2CMNri
4841 70368787722410ULL, // t2CMNrr
4842 4398090088618ULL, // t2CMNrs
4843 70368787722523ULL, // t2CMPri
4844 70368787722523ULL, // t2CMPrr
4845 4398090088731ULL, // t2CMPrs
4846 4802484ULL, // t2CPS1p
4847 10110030430ULL, // t2CPS2p
4848 76967293145694ULL, // t2CPS3p
4849 76966756697849ULL, // t2CRC32B
4850 76966756697857ULL, // t2CRC32CB
4851 76966756697967ULL, // t2CRC32CH
4852 76966756698087ULL, // t2CRC32CW
4853 76966756697959ULL, // t2CRC32H
4854 76966756698079ULL, // t2CRC32W
4855 74315991864133526ULL, // t2CSEL
4856 74315991864133420ULL, // t2CSINC
4857 74315991864133578ULL, // t2CSINV
4858 74315991864133472ULL, // t2CSNEG
4859 8592666109ULL, // t2DBG
4860 4835593ULL, // t2DCPS1
4861 4835658ULL, // t2DCPS2
4862 4835679ULL, // t2DCPS3
4863 9532688298ULL, // t2DLS
4864 4096371758ULL, // t2DMB
4865 4096371854ULL, // t2DSB
4866 2634201ULL, // t2EORri
4867 43528665ULL, // t2EORrr
4868 69805794267828697ULL, // t2EORrs
4869 8633561873ULL, // t2HINT
4870 4802513ULL, // t2HVC
4871 4163480722ULL, // t2ISB
4872 69751521ULL, // t2IT
4873 0ULL, // t2Int_eh_sjlj_setjmp
4874 0ULL, // t2Int_eh_sjlj_setjmp_nofp
4875 549758462697ULL, // t2LDA
4876 549758462906ULL, // t2LDAB
4877 549758465340ULL, // t2LDAEX
4878 549758463217ULL, // t2LDAEXB
4879 47287796090072500ULL, // t2LDAEXD
4880 549758463713ULL, // t2LDAEXH
4881 549758463513ULL, // t2LDAH
4882 11090950401823ULL, // t2LDC2L_OFFSET
4883 20277839029382943ULL, // t2LDC2L_OPTION
4884 22529638843068191ULL, // t2LDC2L_POST
4885 12190462029599ULL, // t2LDC2L_PRE
4886 11090950400288ULL, // t2LDC2_OFFSET
4887 20277839029381408ULL, // t2LDC2_OPTION
4888 22529638843066656ULL, // t2LDC2_POST
4889 12190462028064ULL, // t2LDC2_PRE
4890 11090950401891ULL, // t2LDCL_OFFSET
4891 20277839029383011ULL, // t2LDCL_OPTION
4892 22529638843068259ULL, // t2LDCL_POST
4893 12190462029667ULL, // t2LDCL_PRE
4894 11090950401303ULL, // t2LDC_OFFSET
4895 20277839029382423ULL, // t2LDC_OPTION
4896 22529638843067671ULL, // t2LDC_POST
4897 12190462029079ULL, // t2LDC_PRE
4898 79714595744748ULL, // t2LDMDB
4899 2285864774636ULL, // t2LDMDB_UPD
4900 79714636640340ULL, // t2LDMIA
4901 2285905670228ULL, // t2LDMIA_UPD
4902 17592188727977ULL, // t2LDRBT
4903 574494828178563ULL, // t2LDRB_POST
4904 19241456151683ULL, // t2LDRB_PRE
4905 13743938923651ULL, // t2LDRBi12
4906 17592188726403ULL, // t2LDRBi8
4907 36283927260291ULL, // t2LDRBpci
4908 36833683090563ULL, // t2LDRBs
4909 2335116406794276253ULL, // t2LDRD_POST
4910 76561193667972509ULL, // t2LDRD_PRE
4911 78812993481649565ULL, // t2LDRDi8
4912 37383398028616ULL, // t2LDREX
4913 549758463231ULL, // t2LDREXB
4914 47287796090072514ULL, // t2LDREXD
4915 549758463727ULL, // t2LDREXH
4916 17592188728012ULL, // t2LDRHT
4917 574494828179081ULL, // t2LDRH_POST
4918 19241456152201ULL, // t2LDRH_PRE
4919 13743938924169ULL, // t2LDRHi12
4920 17592188726921ULL, // t2LDRHi8
4921 36283927260809ULL, // t2LDRHpci
4922 36833683091081ULL, // t2LDRHs
4923 17592188727989ULL, // t2LDRSBT
4924 574494828178582ULL, // t2LDRSB_POST
4925 19241456151702ULL, // t2LDRSB_PRE
4926 13743938923670ULL, // t2LDRSBi12
4927 17592188726422ULL, // t2LDRSBi8
4928 36283927260310ULL, // t2LDRSBpci
4929 36833683090582ULL, // t2LDRSBs
4930 17592188728024ULL, // t2LDRSHT
4931 574494828179120ULL, // t2LDRSH_POST
4932 19241456152240ULL, // t2LDRSH_PRE
4933 13743938924208ULL, // t2LDRSHi12
4934 17592188726960ULL, // t2LDRSHi8
4935 36283927260848ULL, // t2LDRSHpci
4936 36833683091120ULL, // t2LDRSHs
4937 17592188728171ULL, // t2LDRT
4938 574494828179887ULL, // t2LDR_POST
4939 19241456153007ULL, // t2LDR_PRE
4940 13743938924975ULL, // t2LDRi12
4941 17592188727727ULL, // t2LDRi8
4942 36283927261615ULL, // t2LDRpci
4943 36833683091887ULL, // t2LDRs
4944 4818775ULL, // t2LE
4945 10577751ULL, // t2LEUpdate
4946 43528231ULL, // t2LSLri
4947 43528231ULL, // t2LSLrr
4948 72057594081456626ULL, // t2LSRri
4949 43528690ULL, // t2LSRrr
4950 1829587392164460ULL, // t2LSRs1
4951 446281944174039462ULL, // t2MCR
4952 446281944174037311ULL, // t2MCR2
4953 590397132249813473ULL, // t2MCRR
4954 590397132249811268ULL, // t2MCRR2
4955 144115188078521133ULL, // t2MLA
4956 144115188078522934ULL, // t2MLS
4957 76965816628150ULL, // t2MOVTi16
4958 70368787731540ULL, // t2MOVi
4959 70368746828923ULL, // t2MOVi16
4960 70368787731540ULL, // t2MOVr
4961 495983966948654ULL, // t2MRC
4962 495983966947621ULL, // t2MRC2
4963 1814613298ULL, // t2MRRC
4964 1814612266ULL, // t2MRRC2
4965 111671882339ULL, // t2MRS_AR
4966 37933153808995ULL, // t2MRS_M
4967 16492677067363ULL, // t2MRSbanked
4968 120261816931ULL, // t2MRSsys_AR
4969 2269624431095ULL, // t2MSR_AR
4970 2269624431095ULL, // t2MSR_M
4971 1948807671ULL, // t2MSRbanked
4972 2682935ULL, // t2MUL
4973 70368746836219ULL, // t2MVNi
4974 70368787730683ULL, // t2MVNr
4975 4398090039547ULL, // t2MVNs
4976 2633931ULL, // t2ORNri
4977 2633931ULL, // t2ORNrr
4978 69805794226933963ULL, // t2ORNrs
4979 2634215ULL, // t2ORRri
4980 43528679ULL, // t2ORRrr
4981 69805794267828711ULL, // t2ORRrs
4982 4387ULL, // t2PAC
4983 4403ULL, // t2PACBTI
4984 2253449083858433ULL, // t2PACG
4985 864691128457802388ULL, // t2PKHBT
4986 1008806316533656743ULL, // t2PKHTB
4987 4230509674ULL, // t2PLDWi12
4988 4297618538ULL, // t2PLDWi8
4989 4364760170ULL, // t2PLDWs
4990 4230507916ULL, // t2PLDi12
4991 4297616780ULL, // t2PLDi8
4992 4431916428ULL, // t2PLDpci
4993 4364758412ULL, // t2PLDs
4994 4230508301ULL, // t2PLIi12
4995 4297617165ULL, // t2PLIi8
4996 4431916813ULL, // t2PLIpci
4997 4364758797ULL, // t2PLIs
4998 2682235ULL, // t2QADD
4999 2681301ULL, // t2QADD16
5000 2681404ULL, // t2QADD8
5001 2684352ULL, // t2QASX
5002 2682209ULL, // t2QDADD
5003 2682060ULL, // t2QDSUB
5004 2684098ULL, // t2QSAX
5005 2682073ULL, // t2QSUB
5006 2681263ULL, // t2QSUB16
5007 2681365ULL, // t2QSUB8
5008 70368746828511ULL, // t2RBIT
5009 70368787723299ULL, // t2REV
5010 70368787720697ULL, // t2REV16
5011 70368787721915ULL, // t2REVSH
5012 8592665573ULL, // t2RFEDB
5013 17182600165ULL, // t2RFEDBW
5014 8592665361ULL, // t2RFEIA
5015 17182599953ULL, // t2RFEIAW
5016 43528669ULL, // t2RORri
5017 43528669ULL, // t2RORrr
5018 70368746837423ULL, // t2RRX
5019 43527320ULL, // t2RSBri
5020 2632856ULL, // t2RSBrr
5021 69805794226932888ULL, // t2RSBrs
5022 2681308ULL, // t2SADD16
5023 2681410ULL, // t2SADD8
5024 2684357ULL, // t2SASX
5025 3215ULL, // t2SB
5026 2632974ULL, // t2SBCri
5027 43527438ULL, // t2SBCrr
5028 69805794267827470ULL, // t2SBCrs
5029 144115188078523738ULL, // t2SBFX
5030 2683943ULL, // t2SDIV
5031 2682754ULL, // t2SEL
5032 4802460ULL, // t2SETPAN
5033 4836881ULL, // t2SG
5034 2681284ULL, // t2SHADD16
5035 2681389ULL, // t2SHADD8
5036 2684339ULL, // t2SHASX
5037 2684085ULL, // t2SHSAX
5038 2681246ULL, // t2SHSUB16
5039 2681350ULL, // t2SHSUB8
5040 8592665898ULL, // t2SMC
5041 144115188078521291ULL, // t2SMLABB
5042 144115188078523021ULL, // t2SMLABT
5043 144115188078521667ULL, // t2SMLAD
5044 144115188078523664ULL, // t2SMLADX
5045 144115188078612294ULL, // t2SMLAL
5046 144115188078611410ULL, // t2SMLALBB
5047 144115188078613146ULL, // t2SMLALBT
5048 144115188078611845ULL, // t2SMLALD
5049 144115188078613790ULL, // t2SMLALDX
5050 144115188078611629ULL, // t2SMLALTB
5051 144115188078613388ULL, // t2SMLALTT
5052 144115188078521504ULL, // t2SMLATB
5053 144115188078523269ULL, // t2SMLATT
5054 144115188078521571ULL, // t2SMLAWB
5055 144115188078523323ULL, // t2SMLAWT
5056 144115188078521768ULL, // t2SMLSD
5057 144115188078523694ULL, // t2SMLSDX
5058 144115188078611856ULL, // t2SMLSLD
5059 144115188078613798ULL, // t2SMLSLDX
5060 144115188078521137ULL, // t2SMMLA
5061 144115188078522783ULL, // t2SMMLAR
5062 144115188078522932ULL, // t2SMMLS
5063 144115188078522863ULL, // t2SMMLSR
5064 2682939ULL, // t2SMMUL
5065 2683345ULL, // t2SMMULR
5066 2682185ULL, // t2SMUAD
5067 2684183ULL, // t2SMUADX
5068 2681818ULL, // t2SMULBB
5069 2683554ULL, // t2SMULBT
5070 144115188078522348ULL, // t2SMULL
5071 2682037ULL, // t2SMULTB
5072 2683796ULL, // t2SMULTT
5073 2682090ULL, // t2SMULWB
5074 2683842ULL, // t2SMULWT
5075 2682286ULL, // t2SMUSD
5076 2684213ULL, // t2SMUSDX
5077 44149753ULL, // t2SRSDB
5078 44674041ULL, // t2SRSDB_UPD
5079 44149541ULL, // t2SRSIA
5080 44673829ULL, // t2SRSIA_UPD
5081 937333665346174ULL, // t2SSAT
5082 92908735228394ULL, // t2SSAT16
5083 2684103ULL, // t2SSAX
5084 2681270ULL, // t2SSUB16
5085 2681371ULL, // t2SSUB8
5086 11090950401829ULL, // t2STC2L_OFFSET
5087 20277839029382949ULL, // t2STC2L_OPTION
5088 22529638843068197ULL, // t2STC2L_POST
5089 12190462029605ULL, // t2STC2L_PRE
5090 11090950400304ULL, // t2STC2_OFFSET
5091 20277839029381424ULL, // t2STC2_OPTION
5092 22529638843066672ULL, // t2STC2_POST
5093 12190462028080ULL, // t2STC2_PRE
5094 11090950401896ULL, // t2STCL_OFFSET
5095 20277839029383016ULL, // t2STCL_OPTION
5096 22529638843068264ULL, // t2STCL_POST
5097 12190462029672ULL, // t2STCL_PRE
5098 11090950401339ULL, // t2STC_OFFSET
5099 20277839029382459ULL, // t2STC_OPTION
5100 22529638843067707ULL, // t2STC_POST
5101 12190462029115ULL, // t2STC_PRE
5102 549758464049ULL, // t2STL
5103 549758463010ULL, // t2STLB
5104 47287796090074434ULL, // t2STLEX
5105 47287796090072312ULL, // t2STLEXB
5106 144115188078521787ULL, // t2STLEXD
5107 47287796090072808ULL, // t2STLEXH
5108 549758463589ULL, // t2STLH
5109 79714595744755ULL, // t2STMDB
5110 2285864774643ULL, // t2STMDB_UPD
5111 79714636640375ULL, // t2STMIA
5112 2285905670263ULL, // t2STMIA_UPD
5113 17592188727983ULL, // t2STRBT
5114 574495767702665ULL, // t2STRB_POST
5115 19242395675785ULL, // t2STRB_PRE
5116 13743938923657ULL, // t2STRBi12
5117 17592188726409ULL, // t2STRBi8
5118 36833683090569ULL, // t2STRBs
5119 2335123004803567011ULL, // t2STRD_POST
5120 76567791677263267ULL, // t2STRD_PRE
5121 78812993481649571ULL, // t2STRDi8
5122 81064793295336788ULL, // t2STREX
5123 47287796090072326ULL, // t2STREXB
5124 144115188078521801ULL, // t2STREXD
5125 47287796090072822ULL, // t2STREXH
5126 17592188728018ULL, // t2STRHT
5127 574495767703183ULL, // t2STRH_POST
5128 19242395676303ULL, // t2STRH_PRE
5129 13743938924175ULL, // t2STRHi12
5130 17592188726927ULL, // t2STRHi8
5131 36833683091087ULL, // t2STRHs
5132 17592188728182ULL, // t2STRT
5133 574495767704073ULL, // t2STR_POST
5134 19242395677193ULL, // t2STR_PRE
5135 13743938925065ULL, // t2STRi12
5136 17592188727817ULL, // t2STRi8
5137 36833683091977ULL, // t2STRs
5138 45199914ULL, // t2SUBS_PC_LR
5139 43527374ULL, // t2SUBri
5140 2683999ULL, // t2SUBri12
5141 43527374ULL, // t2SUBrr
5142 69805794267827406ULL, // t2SUBrs
5143 43527374ULL, // t2SUBspImm
5144 2683999ULL, // t2SUBspImm12
5145 1152921504609512383ULL, // t2SXTAB
5146 1152921504609511808ULL, // t2SXTAB16
5147 1152921504609513007ULL, // t2SXTAH
5148 985162462063810ULL, // t2SXTB
5149 985162421168528ULL, // t2SXTB16
5150 985162462064321ULL, // t2SXTH
5151 4498942945ULL, // t2TBB
5152 4566052411ULL, // t2TBH
5153 70368787722651ULL, // t2TEQri
5154 70368787722651ULL, // t2TEQrr
5155 4398090088859ULL, // t2TEQrs
5156 4633242780ULL, // t2TSB
5157 70368787723137ULL, // t2TSTri
5158 70368787723137ULL, // t2TSTrr
5159 4398090089345ULL, // t2TSTrs
5160 70368746828681ULL, // t2TT
5161 70368746826613ULL, // t2TTA
5162 70368746828424ULL, // t2TTAT
5163 70368746828699ULL, // t2TTT
5164 2681315ULL, // t2UADD16
5165 2681416ULL, // t2UADD8
5166 2684362ULL, // t2UASX
5167 144115188078523743ULL, // t2UBFX
5168 4802520ULL, // t2UDF
5169 2683948ULL, // t2UDIV
5170 2681292ULL, // t2UHADD16
5171 2681396ULL, // t2UHADD8
5172 2684345ULL, // t2UHASX
5173 2684091ULL, // t2UHSAX
5174 2681254ULL, // t2UHSUB16
5175 2681357ULL, // t2UHSUB8
5176 144115188078612267ULL, // t2UMAAL
5177 144115188078612300ULL, // t2UMLAL
5178 144115188078522354ULL, // t2UMULL
5179 2681300ULL, // t2UQADD16
5180 2681403ULL, // t2UQADD8
5181 2684351ULL, // t2UQASX
5182 2684097ULL, // t2UQSAX
5183 2681262ULL, // t2UQSUB16
5184 2681364ULL, // t2UQSUB8
5185 2681383ULL, // t2USAD8
5186 144115188078520831ULL, // t2USADA8
5187 1297036692685369987ULL, // t2USAT
5188 2681329ULL, // t2USAT16
5189 2684108ULL, // t2USAX
5190 2681277ULL, // t2USUB16
5191 2681377ULL, // t2USUB8
5192 1152921504609512389ULL, // t2UXTAB
5193 1152921504609511816ULL, // t2UXTAB16
5194 1152921504609513013ULL, // t2UXTAH
5195 985162462063815ULL, // t2UXTB
5196 985162421168535ULL, // t2UXTB16
5197 985162462064326ULL, // t2UXTH
5198 92359919486895ULL, // t2WLS
5199 9642528019ULL, // tADC
5200 76965816626519ULL, // tADDhirr
5201 72018929995095ULL, // tADDi3
5202 9642528087ULL, // tADDi8
5203 2682199ULL, // tADDrSP
5204 83316593109036375ULL, // tADDrSPi
5205 72018929995095ULL, // tADDrr
5206 38482909654359ULL, // tADDspi
5207 76965816626519ULL, // tADDspr
5208 39032665436586ULL, // tADR
5209 9642528152ULL, // tAND
5210 39583336976875ULL, // tASRri
5211 9642529259ULL, // tASRrr
5212 9666407357ULL, // tB
5213 9642528032ULL, // tBIC
5214 4802500ULL, // tBKPT
5215 4700360538ULL, // tBL
5216 9465090645ULL, // tBLXNSr
5217 4700362150ULL, // tBLXi
5218 9465091494ULL, // tBLXr
5219 8592667904ULL, // tBX
5220 8592667216ULL, // tBXNS
5221 9666407357ULL, // tBcc
5222 12619696132ULL, // tCBNZ
5223 12619696127ULL, // tCBZ
5224 70368746827946ULL, // tCMN
5225 70368746828059ULL, // tCMPhir
5226 70368746828059ULL, // tCMPi8
5227 70368746828059ULL, // tCMPr
5228 10066514526ULL, // tCPS
5229 9642529241ULL, // tEOR
5230 8592667409ULL, // tHINT
5231 4802495ULL, // tHLT
5232 0ULL, // tInt_WIN_eh_sjlj_longjmp
5233 0ULL, // tInt_eh_sjlj_longjmp
5234 0ULL, // tInt_eh_sjlj_setjmp
5235 79714595745876ULL, // tLDMIA
5236 40132177095811ULL, // tLDRBi
5237 40681932909699ULL, // tLDRBr
5238 41231688724105ULL, // tLDRHi
5239 40681932910217ULL, // tLDRHr
5240 40681932909718ULL, // tLDRSB
5241 40681932910256ULL, // tLDRSH
5242 41781444538799ULL, // tLDRi
5243 36283886367151ULL, // tLDRpci
5244 40681932911023ULL, // tLDRr
5245 42331200352687ULL, // tLDRspi
5246 72018929995815ULL, // tLSLri
5247 9642528807ULL, // tLSLrr
5248 39583336976882ULL, // tLSRri
5249 9642529266ULL, // tLSRrr
5250 9532688313ULL, // tMOVSr
5251 1254446164ULL, // tMOVi8
5252 70368746828884ULL, // tMOVr
5253 72018929995831ULL, // tMUL
5254 1254445307ULL, // tMVN
5255 9642529255ULL, // tORR
5256 0ULL, // tPICADD
5257 2888421663ULL, // tPOP
5258 2888421046ULL, // tPUSH
5259 70368746828835ULL, // tREV
5260 70368746826233ULL, // tREV16
5261 70368746827451ULL, // tREVSH
5262 9642529245ULL, // tROR
5263 2193968280ULL, // tRSB
5264 9642528014ULL, // tSBC
5265 280399ULL, // tSETEND
5266 2285864775799ULL, // tSTMIA_UPD
5267 40132177095817ULL, // tSTRBi
5268 40681932909705ULL, // tSTRBr
5269 41231688724111ULL, // tSTRHi
5270 40681932910223ULL, // tSTRHr
5271 41781444538889ULL, // tSTRi
5272 40681932911113ULL, // tSTRr
5273 42331200352777ULL, // tSTRspi
5274 72018929994958ULL, // tSUBi3
5275 9642527950ULL, // tSUBi8
5276 72018929994958ULL, // tSUBrr
5277 38482909654222ULL, // tSUBspi
5278 8592665919ULL, // tSVC
5279 70368746826946ULL, // tSXTB
5280 70368746827457ULL, // tSXTH
5281 4364ULL, // tTRAP
5282 70368746828673ULL, // tTST
5283 4802395ULL, // tUDF
5284 70368746826951ULL, // tUXTB
5285 70368746827462ULL, // tUXTH
5286 2298ULL, // t__brkdiv0
5287 };
5288
5289 // Emit the opcode for the instruction.
5290 uint64_t Bits = 0;
5291 Bits |= (uint64_t)OpInfo0[MI.getOpcode()] << 0;
5292 if (Bits == 0)
5293 return {nullptr, Bits};
5294 return {AsmStrs+(Bits & 8191)-1, Bits};
5295
5296}
5297/// printInstruction - This method is automatically generated by tablegen
5298/// from the instruction set description.
5299LLVM_NO_PROFILE_INSTRUMENT_FUNCTION
5300void ARMInstPrinter::printInstruction(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &O) {
5301 O << "\t";
5302
5303 auto MnemonicInfo = getMnemonic(MI: *MI);
5304
5305 O << MnemonicInfo.first;
5306
5307 uint64_t Bits = MnemonicInfo.second;
5308 assert(Bits != 0 && "Cannot print this instruction.");
5309
5310 // Fragment 0 encoded into 6 bits for 43 unique commands.
5311 switch ((Bits >> 13) & 63) {
5312 default: llvm_unreachable("Invalid command number.");
5313 case 0:
5314 // DBG_VALUE, DBG_VALUE_LIST, DBG_INSTR_REF, DBG_PHI, DBG_LABEL, BUNDLE, ...
5315 return;
5316 break;
5317 case 1:
5318 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCri, ADCrr, ADDri, A...
5319 printSBitModifierOperand(MI, OpNum: 5, STI, O);
5320 printPredicateOperand(MI, OpNum: 3, STI, O);
5321 break;
5322 case 2:
5323 // ITasm, t2IT
5324 printThumbITMask(MI, OpNum: 1, STI, O);
5325 break;
5326 case 3:
5327 // LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRB...
5328 printPredicateOperand(MI, OpNum: 2, STI, O);
5329 break;
5330 case 4:
5331 // RRXi, MOVi, MOVr, MOVr_TC, MVNi, MVNr, t2MOVi, t2MOVr, t2MVNi, t2MVNr,...
5332 printSBitModifierOperand(MI, OpNum: 4, STI, O);
5333 printPredicateOperand(MI, OpNum: 2, STI, O);
5334 break;
5335 case 5:
5336 // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
5337 printPredicateOperand(MI, OpNum: 4, STI, O);
5338 break;
5339 case 6:
5340 // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
5341 printPredicateOperand(MI, OpNum: 5, STI, O);
5342 break;
5343 case 7:
5344 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
5345 printPredicateOperand(MI, OpNum: 3, STI, O);
5346 break;
5347 case 8:
5348 // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, MLA, MOVsr, MVNsr, ORRrsi, RSB...
5349 printSBitModifierOperand(MI, OpNum: 6, STI, O);
5350 printPredicateOperand(MI, OpNum: 4, STI, O);
5351 break;
5352 case 9:
5353 // ADCrsr, ADDrsr, ANDrsr, BICrsr, EORrsr, ORRrsr, RSBrsr, RSCrsr, SBCrsr...
5354 printSBitModifierOperand(MI, OpNum: 7, STI, O);
5355 printPredicateOperand(MI, OpNum: 5, STI, O);
5356 O << "\t";
5357 printOperand(MI, OpNo: 0, STI, O);
5358 O << ", ";
5359 printOperand(MI, OpNo: 1, STI, O);
5360 O << ", ";
5361 printSORegRegOperand(MI, OpNum: 2, STI, O);
5362 return;
5363 break;
5364 case 10:
5365 // AESD, AESE, AESIMC, AESMC, BKPT, BLX, BX, CPS1p, CRC32B, CRC32CB, CRC3...
5366 printOperand(MI, OpNo: 0, STI, O);
5367 break;
5368 case 11:
5369 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MV...
5370 printOperand(MI, OpNo: 1, STI, O);
5371 O << ", ";
5372 break;
5373 case 12:
5374 // BL, BLXi, t2BFic, t2LE
5375 printOperand(MI, Address, OpNum: 0, STI, O);
5376 break;
5377 case 13:
5378 // BLX_pred, BL_pred, BXJ, BX_pred, Bcc, DBG, FLDMXIA, FSTMXIA, HINT, LDM...
5379 printPredicateOperand(MI, OpNum: 1, STI, O);
5380 break;
5381 case 14:
5382 // BX_RET, ERET, FMSTAT, MOVPCLR, MVE_LCTP, VSCCLRMD, VSCCLRMS, t2AUTG, t...
5383 printPredicateOperand(MI, OpNum: 0, STI, O);
5384 break;
5385 case 15:
5386 // CDE_CX1, CDE_CX1D, CDE_CX2, CDE_CX2D, CDE_CX3, CDE_CX3D, CDE_VCX1A_fpd...
5387 printPImmediate(MI, OpNum: 1, STI, O);
5388 O << ", ";
5389 break;
5390 case 16:
5391 // CDE_CX3A, CDE_CX3DA, CDP, LDRD_POST, LDRD_PRE, MCR, MRC, MVE_SQRSHRL, ...
5392 printPredicateOperand(MI, OpNum: 6, STI, O);
5393 break;
5394 case 17:
5395 // CDE_VCX1A_vec, CDE_VCX2_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, ...
5396 printVPTPredicateOperand(MI, OpNum: 4, STI, O);
5397 break;
5398 case 18:
5399 // CDE_VCX1_vec, MVE_VABDf16, MVE_VABDf32, MVE_VABDs16, MVE_VABDs32, MVE_...
5400 printVPTPredicateOperand(MI, OpNum: 3, STI, O);
5401 break;
5402 case 19:
5403 // CDE_VCX2A_vec, CDE_VCX3_vec, MVE_VADC, MVE_VADDLVs32acc, MVE_VADDLVu32...
5404 printVPTPredicateOperand(MI, OpNum: 5, STI, O);
5405 break;
5406 case 20:
5407 // CDE_VCX3A_vec, MVE_VMLALDAVas16, MVE_VMLALDAVas32, MVE_VMLALDAVau16, M...
5408 printVPTPredicateOperand(MI, OpNum: 6, STI, O);
5409 break;
5410 case 21:
5411 // CDP2, LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, ...
5412 printPImmediate(MI, OpNum: 0, STI, O);
5413 O << ", ";
5414 break;
5415 case 22:
5416 // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
5417 printCPSIMod(MI, OpNum: 0, STI, O);
5418 break;
5419 case 23:
5420 // DMB, DSB
5421 printMemBOption(MI, OpNum: 0, STI, O);
5422 return;
5423 break;
5424 case 24:
5425 // ISB
5426 printInstSyncBOption(MI, OpNum: 0, STI, O);
5427 return;
5428 break;
5429 case 25:
5430 // MRRC2
5431 printPImmediate(MI, OpNum: 2, STI, O);
5432 O << ", ";
5433 printOperand(MI, OpNo: 3, STI, O);
5434 O << ", ";
5435 printOperand(MI, OpNo: 0, STI, O);
5436 O << ", ";
5437 printOperand(MI, OpNo: 1, STI, O);
5438 O << ", ";
5439 printCImmediate(MI, OpNum: 4, STI, O);
5440 return;
5441 break;
5442 case 26:
5443 // MVE_VABSf16, MVE_VABSf32, MVE_VABSs16, MVE_VABSs32, MVE_VABSs8, MVE_VA...
5444 printVPTPredicateOperand(MI, OpNum: 2, STI, O);
5445 break;
5446 case 27:
5447 // MVE_VLD20_16, MVE_VLD20_16_wb, MVE_VLD20_32, MVE_VLD20_32_wb, MVE_VLD2...
5448 printMVEVectorList<2>(MI, OpNum: 0, STI, O);
5449 O << ", ";
5450 break;
5451 case 28:
5452 // MVE_VLD40_16, MVE_VLD40_16_wb, MVE_VLD40_32, MVE_VLD40_32_wb, MVE_VLD4...
5453 printMVEVectorList<4>(MI, OpNum: 0, STI, O);
5454 O << ", ";
5455 break;
5456 case 29:
5457 // MVE_VPST, MVE_VPTv16i8, MVE_VPTv16i8r, MVE_VPTv16s8, MVE_VPTv16s8r, MV...
5458 printVPTMask(MI, OpNum: 0, STI, O);
5459 break;
5460 case 30:
5461 // MVE_VST20_16_wb, MVE_VST20_32_wb, MVE_VST20_8_wb, MVE_VST21_16_wb, MVE...
5462 printMVEVectorList<2>(MI, OpNum: 1, STI, O);
5463 O << ", ";
5464 printAddrMode7Operand(MI, OpNum: 2, STI, O);
5465 O << '!';
5466 return;
5467 break;
5468 case 31:
5469 // MVE_VST40_16_wb, MVE_VST40_32_wb, MVE_VST40_8_wb, MVE_VST41_16_wb, MVE...
5470 printMVEVectorList<4>(MI, OpNum: 1, STI, O);
5471 O << ", ";
5472 printAddrMode7Operand(MI, OpNum: 2, STI, O);
5473 O << '!';
5474 return;
5475 break;
5476 case 32:
5477 // PLDWi12, PLDi12, PLIi12
5478 printAddrModeImm12Operand<false>(MI, OpNum: 0, STI, O);
5479 return;
5480 break;
5481 case 33:
5482 // PLDWrs, PLDrs, PLIrs
5483 printAddrMode2Operand(MI, OpNum: 0, STI, O);
5484 return;
5485 break;
5486 case 34:
5487 // SETEND, tSETEND
5488 printSetendOperand(MI, OpNum: 0, STI, O);
5489 return;
5490 break;
5491 case 35:
5492 // SMLAL, UMLAL
5493 printSBitModifierOperand(MI, OpNum: 8, STI, O);
5494 printPredicateOperand(MI, OpNum: 6, STI, O);
5495 O << "\t";
5496 printOperand(MI, OpNo: 0, STI, O);
5497 O << ", ";
5498 printOperand(MI, OpNo: 1, STI, O);
5499 O << ", ";
5500 printOperand(MI, OpNo: 2, STI, O);
5501 O << ", ";
5502 printOperand(MI, OpNo: 3, STI, O);
5503 return;
5504 break;
5505 case 36:
5506 // TSB
5507 printTraceSyncBOption(MI, OpNum: 0, STI, O);
5508 return;
5509 break;
5510 case 37:
5511 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
5512 printPredicateOperand(MI, OpNum: 7, STI, O);
5513 break;
5514 case 38:
5515 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
5516 printPredicateOperand(MI, OpNum: 9, STI, O);
5517 break;
5518 case 39:
5519 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
5520 printPredicateOperand(MI, OpNum: 11, STI, O);
5521 break;
5522 case 40:
5523 // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
5524 printPredicateOperand(MI, OpNum: 8, STI, O);
5525 break;
5526 case 41:
5527 // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
5528 printPredicateOperand(MI, OpNum: 13, STI, O);
5529 break;
5530 case 42:
5531 // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
5532 printSBitModifierOperand(MI, OpNum: 1, STI, O);
5533 break;
5534 }
5535
5536
5537 // Fragment 1 encoded into 7 bits for 89 unique commands.
5538 switch ((Bits >> 19) & 127) {
5539 default: llvm_unreachable("Invalid command number.");
5540 case 0:
5541 // ASRi, ASRr, ITasm, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHT...
5542 O << ' ';
5543 break;
5544 case 1:
5545 // VLD1LNdAsm_16, VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_register_Asm_16, VLD2...
5546 O << ".16\t";
5547 break;
5548 case 2:
5549 // VLD1LNdAsm_32, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_register_Asm_32, VLD2...
5550 O << ".32\t";
5551 break;
5552 case 3:
5553 // VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_8, VLD1LNdWB_register_Asm_8, VLD2LNd...
5554 O << ".8\t";
5555 break;
5556 case 4:
5557 // t2LDRB_OFFSET_imm, t2LDRB_POST_imm, t2LDRB_PRE_imm, t2LDRH_OFFSET_imm,...
5558 O << ".w ";
5559 printOperand(MI, OpNo: 0, STI, O);
5560 O << ", ";
5561 break;
5562 case 5:
5563 // ADCri, ADCrr, ADCrsi, ADDri, ADDrr, ADDrsi, ADR, ANDri, ANDrr, ANDrsi,...
5564 O << "\t";
5565 break;
5566 case 6:
5567 // AESD, AESE, AESIMC, AESMC, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, ...
5568 O << ", ";
5569 break;
5570 case 7:
5571 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MR...
5572 printOperand(MI, OpNo: 2, STI, O);
5573 O << ", ";
5574 break;
5575 case 8:
5576 // BF16_VCVT, BF16_VCVTB, BF16_VCVTT
5577 O << ".bf16.f32\t";
5578 printOperand(MI, OpNo: 0, STI, O);
5579 O << ", ";
5580 break;
5581 case 9:
5582 // BKPT, BL, BLX, BLXi, BX, CPS1p, ERET, HLT, HVC, RFEDA, RFEDB, RFEIA, R...
5583 return;
5584 break;
5585 case 10:
5586 // BX_RET
5587 O << "\tlr";
5588 return;
5589 break;
5590 case 11:
5591 // CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX1A_fpdp, CDE_VCX1A_fpsp, CDE_VCX1_fp...
5592 printOperand(MI, OpNo: 0, STI, O);
5593 O << ", ";
5594 break;
5595 case 12:
5596 // CDE_CX1D, CDE_CX2D, CDE_CX3D
5597 printGPRPairOperand(MI, OpNum: 0, STI, O);
5598 O << ", ";
5599 printOperand(MI, OpNo: 2, STI, O);
5600 break;
5601 case 13:
5602 // CDP2, MCR2, MCRR2
5603 printOperand(MI, OpNo: 1, STI, O);
5604 O << ", ";
5605 break;
5606 case 14:
5607 // FCONSTD, VABSD, VADDD, VCMPD, VCMPED, VCMPEZD, VCMPZD, VDIVD, VFMAD, V...
5608 O << ".f64\t";
5609 printOperand(MI, OpNo: 0, STI, O);
5610 break;
5611 case 15:
5612 // FCONSTH, MVE_VABDf16, MVE_VABSf16, MVE_VADD_qr_f16, MVE_VADDf16, MVE_V...
5613 O << ".f16\t";
5614 break;
5615 case 16:
5616 // FCONSTS, MVE_VABDf32, MVE_VABSf32, MVE_VADD_qr_f32, MVE_VADDf32, MVE_V...
5617 O << ".f32\t";
5618 break;
5619 case 17:
5620 // FMSTAT
5621 O << "\tAPSR_nzcv, fpscr";
5622 return;
5623 break;
5624 case 18:
5625 // LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, LDC2_O...
5626 printCImmediate(MI, OpNum: 1, STI, O);
5627 O << ", ";
5628 break;
5629 case 19:
5630 // MOVPCLR
5631 O << "\tpc, lr";
5632 return;
5633 break;
5634 case 20:
5635 // MVE_LETP, t2LEUpdate
5636 printOperand(MI, Address, OpNum: 2, STI, O);
5637 return;
5638 break;
5639 case 21:
5640 // MVE_VABAVs16, MVE_VABDs16, MVE_VABSs16, MVE_VADDVs16acc, MVE_VADDVs16n...
5641 O << ".s16\t";
5642 break;
5643 case 22:
5644 // MVE_VABAVs32, MVE_VABDs32, MVE_VABSs32, MVE_VADDLVs32acc, MVE_VADDLVs3...
5645 O << ".s32\t";
5646 break;
5647 case 23:
5648 // MVE_VABAVs8, MVE_VABDs8, MVE_VABSs8, MVE_VADDVs8acc, MVE_VADDVs8no_acc...
5649 O << ".s8\t";
5650 break;
5651 case 24:
5652 // MVE_VABAVu16, MVE_VABDu16, MVE_VADDVu16acc, MVE_VADDVu16no_acc, MVE_VC...
5653 O << ".u16\t";
5654 break;
5655 case 25:
5656 // MVE_VABAVu32, MVE_VABDu32, MVE_VADDLVu32acc, MVE_VADDLVu32no_acc, MVE_...
5657 O << ".u32\t";
5658 break;
5659 case 26:
5660 // MVE_VABAVu8, MVE_VABDu8, MVE_VADDVu8acc, MVE_VADDVu8no_acc, MVE_VCMPu8...
5661 O << ".u8\t";
5662 break;
5663 case 27:
5664 // MVE_VADC, MVE_VADCI, MVE_VADD_qr_i32, MVE_VADDi32, MVE_VBICimmi32, MVE...
5665 O << ".i32\t";
5666 break;
5667 case 28:
5668 // MVE_VADD_qr_i16, MVE_VADDi16, MVE_VBICimmi16, MVE_VCADDi16, MVE_VCLZs1...
5669 O << ".i16\t";
5670 break;
5671 case 29:
5672 // MVE_VADD_qr_i8, MVE_VADDi8, MVE_VCADDi8, MVE_VCLZs8, MVE_VCMPi8, MVE_V...
5673 O << ".i8\t";
5674 break;
5675 case 30:
5676 // MVE_VCTP64, MVE_VSTRD64_qi, MVE_VSTRD64_qi_pre, MVE_VSTRD64_rq, MVE_VS...
5677 O << ".64\t";
5678 break;
5679 case 31:
5680 // MVE_VCVTf16f32bh, MVE_VCVTf16f32th, VCVTBSH, VCVTTSH, VCVTf2h
5681 O << ".f16.f32\t";
5682 printOperand(MI, OpNo: 0, STI, O);
5683 O << ", ";
5684 break;
5685 case 32:
5686 // MVE_VCVTf16s16_fix, MVE_VCVTf16s16n, VCVTs2hd, VCVTs2hq, VCVTxs2hd, VC...
5687 O << ".f16.s16\t";
5688 printOperand(MI, OpNo: 0, STI, O);
5689 O << ", ";
5690 printOperand(MI, OpNo: 1, STI, O);
5691 break;
5692 case 33:
5693 // MVE_VCVTf16u16_fix, MVE_VCVTf16u16n, VCVTu2hd, VCVTu2hq, VCVTxu2hd, VC...
5694 O << ".f16.u16\t";
5695 printOperand(MI, OpNo: 0, STI, O);
5696 O << ", ";
5697 printOperand(MI, OpNo: 1, STI, O);
5698 break;
5699 case 34:
5700 // MVE_VCVTf32f16bh, MVE_VCVTf32f16th, VCVTBHS, VCVTTHS, VCVTh2f
5701 O << ".f32.f16\t";
5702 printOperand(MI, OpNo: 0, STI, O);
5703 O << ", ";
5704 printOperand(MI, OpNo: 1, STI, O);
5705 return;
5706 break;
5707 case 35:
5708 // MVE_VCVTf32s32_fix, MVE_VCVTf32s32n, VCVTs2fd, VCVTs2fq, VCVTxs2fd, VC...
5709 O << ".f32.s32\t";
5710 printOperand(MI, OpNo: 0, STI, O);
5711 O << ", ";
5712 printOperand(MI, OpNo: 1, STI, O);
5713 break;
5714 case 36:
5715 // MVE_VCVTf32u32_fix, MVE_VCVTf32u32n, VCVTu2fd, VCVTu2fq, VCVTxu2fd, VC...
5716 O << ".f32.u32\t";
5717 printOperand(MI, OpNo: 0, STI, O);
5718 O << ", ";
5719 printOperand(MI, OpNo: 1, STI, O);
5720 break;
5721 case 37:
5722 // MVE_VCVTs16f16_fix, MVE_VCVTs16f16a, MVE_VCVTs16f16m, MVE_VCVTs16f16n,...
5723 O << ".s16.f16\t";
5724 printOperand(MI, OpNo: 0, STI, O);
5725 O << ", ";
5726 printOperand(MI, OpNo: 1, STI, O);
5727 break;
5728 case 38:
5729 // MVE_VCVTs32f32_fix, MVE_VCVTs32f32a, MVE_VCVTs32f32m, MVE_VCVTs32f32n,...
5730 O << ".s32.f32\t";
5731 printOperand(MI, OpNo: 0, STI, O);
5732 O << ", ";
5733 printOperand(MI, OpNo: 1, STI, O);
5734 break;
5735 case 39:
5736 // MVE_VCVTu16f16_fix, MVE_VCVTu16f16a, MVE_VCVTu16f16m, MVE_VCVTu16f16n,...
5737 O << ".u16.f16\t";
5738 printOperand(MI, OpNo: 0, STI, O);
5739 O << ", ";
5740 printOperand(MI, OpNo: 1, STI, O);
5741 break;
5742 case 40:
5743 // MVE_VCVTu32f32_fix, MVE_VCVTu32f32a, MVE_VCVTu32f32m, MVE_VCVTu32f32n,...
5744 O << ".u32.f32\t";
5745 printOperand(MI, OpNo: 0, STI, O);
5746 O << ", ";
5747 printOperand(MI, OpNo: 1, STI, O);
5748 break;
5749 case 41:
5750 // MVE_VLD20_16, MVE_VLD20_32, MVE_VLD20_8, MVE_VLD21_16, MVE_VLD21_32, M...
5751 printAddrMode7Operand(MI, OpNum: 2, STI, O);
5752 return;
5753 break;
5754 case 42:
5755 // MVE_VLD20_16_wb, MVE_VLD20_32_wb, MVE_VLD20_8_wb, MVE_VLD21_16_wb, MVE...
5756 printAddrMode7Operand(MI, OpNum: 3, STI, O);
5757 O << '!';
5758 return;
5759 break;
5760 case 43:
5761 // MVE_VLDRDU64_qi, MVE_VLDRDU64_qi_pre, MVE_VLDRDU64_rq, MVE_VLDRDU64_rq...
5762 O << ".u64\t";
5763 break;
5764 case 44:
5765 // MVE_VMOVimmi64, VADDHNv2i32, VADDv1i64, VADDv2i64, VMOVNv2i32, VMOVv1i...
5766 O << ".i64\t";
5767 printOperand(MI, OpNo: 0, STI, O);
5768 O << ", ";
5769 break;
5770 case 45:
5771 // MVE_VMULLBp16, MVE_VMULLTp16
5772 O << ".p16\t";
5773 printOperand(MI, OpNo: 0, STI, O);
5774 O << ", ";
5775 printOperand(MI, OpNo: 1, STI, O);
5776 O << ", ";
5777 printOperand(MI, OpNo: 2, STI, O);
5778 return;
5779 break;
5780 case 46:
5781 // MVE_VMULLBp8, MVE_VMULLTp8, VMULLp8, VMULpd, VMULpq
5782 O << ".p8\t";
5783 printOperand(MI, OpNo: 0, STI, O);
5784 O << ", ";
5785 printOperand(MI, OpNo: 1, STI, O);
5786 O << ", ";
5787 printOperand(MI, OpNo: 2, STI, O);
5788 return;
5789 break;
5790 case 47:
5791 // MVE_VST20_16, MVE_VST20_32, MVE_VST20_8, MVE_VST21_16, MVE_VST21_32, M...
5792 printAddrMode7Operand(MI, OpNum: 1, STI, O);
5793 return;
5794 break;
5795 case 48:
5796 // RFEDA_UPD, RFEDB_UPD, RFEIA_UPD, RFEIB_UPD
5797 O << '!';
5798 return;
5799 break;
5800 case 49:
5801 // VCVTBDH, VCVTTDH
5802 O << ".f16.f64\t";
5803 printOperand(MI, OpNo: 0, STI, O);
5804 O << ", ";
5805 printOperand(MI, OpNo: 2, STI, O);
5806 return;
5807 break;
5808 case 50:
5809 // VCVTBHD, VCVTTHD
5810 O << ".f64.f16\t";
5811 printOperand(MI, OpNo: 0, STI, O);
5812 O << ", ";
5813 printOperand(MI, OpNo: 1, STI, O);
5814 return;
5815 break;
5816 case 51:
5817 // VCVTDS
5818 O << ".f64.f32\t";
5819 printOperand(MI, OpNo: 0, STI, O);
5820 O << ", ";
5821 printOperand(MI, OpNo: 1, STI, O);
5822 return;
5823 break;
5824 case 52:
5825 // VCVTSD
5826 O << ".f32.f64\t";
5827 printOperand(MI, OpNo: 0, STI, O);
5828 O << ", ";
5829 printOperand(MI, OpNo: 1, STI, O);
5830 return;
5831 break;
5832 case 53:
5833 // VJCVT, VTOSIRD, VTOSIZD, VTOSLD
5834 O << ".s32.f64\t";
5835 printOperand(MI, OpNo: 0, STI, O);
5836 O << ", ";
5837 printOperand(MI, OpNo: 1, STI, O);
5838 break;
5839 case 54:
5840 // VLD1LNd16, VLD1LNd16_UPD, VLD2LNd16, VLD2LNd16_UPD, VLD2LNq16, VLD2LNq...
5841 O << ".16\t{";
5842 break;
5843 case 55:
5844 // VLD1LNd32, VLD1LNd32_UPD, VLD2LNd32, VLD2LNd32_UPD, VLD2LNq32, VLD2LNq...
5845 O << ".32\t{";
5846 break;
5847 case 56:
5848 // VLD1LNd8, VLD1LNd8_UPD, VLD2LNd8, VLD2LNd8_UPD, VLD3DUPd8, VLD3DUPd8_U...
5849 O << ".8\t{";
5850 break;
5851 case 57:
5852 // VLDR_FPCXTNS_off, VLDR_FPCXTNS_post, VLDR_FPCXTNS_pre, VMSR_FPCXTNS, V...
5853 O << "\tfpcxtns, ";
5854 break;
5855 case 58:
5856 // VLDR_FPCXTS_off, VLDR_FPCXTS_post, VLDR_FPCXTS_pre, VMSR_FPCXTS, VSTR_...
5857 O << "\tfpcxts, ";
5858 break;
5859 case 59:
5860 // VLDR_FPSCR_NZCVQC_off, VLDR_FPSCR_NZCVQC_post, VLDR_FPSCR_NZCVQC_pre, ...
5861 O << "\tfpscr_nzcvqc, ";
5862 break;
5863 case 60:
5864 // VLDR_FPSCR_off, VLDR_FPSCR_post, VLDR_FPSCR_pre, VMSR, VSTR_FPSCR_off,...
5865 O << "\tfpscr, ";
5866 break;
5867 case 61:
5868 // VLDR_P0_off, VLDR_P0_post, VLDR_P0_pre, VMSR_P0, VSTR_P0_off, VSTR_P0_...
5869 O << "\tp0, ";
5870 break;
5871 case 62:
5872 // VLDR_VPR_off, VLDR_VPR_post, VLDR_VPR_pre, VMSR_VPR, VSTR_VPR_off, VST...
5873 O << "\tvpr, ";
5874 break;
5875 case 63:
5876 // VMSR_FPEXC
5877 O << "\tfpexc, ";
5878 printOperand(MI, OpNo: 0, STI, O);
5879 return;
5880 break;
5881 case 64:
5882 // VMSR_FPINST
5883 O << "\tfpinst, ";
5884 printOperand(MI, OpNo: 0, STI, O);
5885 return;
5886 break;
5887 case 65:
5888 // VMSR_FPINST2
5889 O << "\tfpinst2, ";
5890 printOperand(MI, OpNo: 0, STI, O);
5891 return;
5892 break;
5893 case 66:
5894 // VMSR_FPSID
5895 O << "\tfpsid, ";
5896 printOperand(MI, OpNo: 0, STI, O);
5897 return;
5898 break;
5899 case 67:
5900 // VQADDsv1i64, VQADDsv2i64, VQMOVNsuv2i32, VQMOVNsv2i32, VQRSHLsv1i64, V...
5901 O << ".s64\t";
5902 printOperand(MI, OpNo: 0, STI, O);
5903 O << ", ";
5904 break;
5905 case 68:
5906 // VSHTOD
5907 O << ".f64.s16\t";
5908 printOperand(MI, OpNo: 0, STI, O);
5909 O << ", ";
5910 printOperand(MI, OpNo: 1, STI, O);
5911 O << ", ";
5912 printFBits16(MI, OpNum: 2, STI, O);
5913 return;
5914 break;
5915 case 69:
5916 // VSHTOS
5917 O << ".f32.s16\t";
5918 printOperand(MI, OpNo: 0, STI, O);
5919 O << ", ";
5920 printOperand(MI, OpNo: 1, STI, O);
5921 O << ", ";
5922 printFBits16(MI, OpNum: 2, STI, O);
5923 return;
5924 break;
5925 case 70:
5926 // VSITOD, VSLTOD
5927 O << ".f64.s32\t";
5928 printOperand(MI, OpNo: 0, STI, O);
5929 O << ", ";
5930 printOperand(MI, OpNo: 1, STI, O);
5931 break;
5932 case 71:
5933 // VSITOH, VSLTOH
5934 O << ".f16.s32\t";
5935 printOperand(MI, OpNo: 0, STI, O);
5936 O << ", ";
5937 printOperand(MI, OpNo: 1, STI, O);
5938 break;
5939 case 72:
5940 // VTOSHD
5941 O << ".s16.f64\t";
5942 printOperand(MI, OpNo: 0, STI, O);
5943 O << ", ";
5944 printOperand(MI, OpNo: 1, STI, O);
5945 O << ", ";
5946 printFBits16(MI, OpNum: 2, STI, O);
5947 return;
5948 break;
5949 case 73:
5950 // VTOSHS
5951 O << ".s16.f32\t";
5952 printOperand(MI, OpNo: 0, STI, O);
5953 O << ", ";
5954 printOperand(MI, OpNo: 1, STI, O);
5955 O << ", ";
5956 printFBits16(MI, OpNum: 2, STI, O);
5957 return;
5958 break;
5959 case 74:
5960 // VTOSIRH, VTOSIZH, VTOSLH
5961 O << ".s32.f16\t";
5962 printOperand(MI, OpNo: 0, STI, O);
5963 O << ", ";
5964 printOperand(MI, OpNo: 1, STI, O);
5965 break;
5966 case 75:
5967 // VTOUHD
5968 O << ".u16.f64\t";
5969 printOperand(MI, OpNo: 0, STI, O);
5970 O << ", ";
5971 printOperand(MI, OpNo: 1, STI, O);
5972 O << ", ";
5973 printFBits16(MI, OpNum: 2, STI, O);
5974 return;
5975 break;
5976 case 76:
5977 // VTOUHS
5978 O << ".u16.f32\t";
5979 printOperand(MI, OpNo: 0, STI, O);
5980 O << ", ";
5981 printOperand(MI, OpNo: 1, STI, O);
5982 O << ", ";
5983 printFBits16(MI, OpNum: 2, STI, O);
5984 return;
5985 break;
5986 case 77:
5987 // VTOUIRD, VTOUIZD, VTOULD
5988 O << ".u32.f64\t";
5989 printOperand(MI, OpNo: 0, STI, O);
5990 O << ", ";
5991 printOperand(MI, OpNo: 1, STI, O);
5992 break;
5993 case 78:
5994 // VTOUIRH, VTOUIZH, VTOULH
5995 O << ".u32.f16\t";
5996 printOperand(MI, OpNo: 0, STI, O);
5997 O << ", ";
5998 printOperand(MI, OpNo: 1, STI, O);
5999 break;
6000 case 79:
6001 // VUHTOD
6002 O << ".f64.u16\t";
6003 printOperand(MI, OpNo: 0, STI, O);
6004 O << ", ";
6005 printOperand(MI, OpNo: 1, STI, O);
6006 O << ", ";
6007 printFBits16(MI, OpNum: 2, STI, O);
6008 return;
6009 break;
6010 case 80:
6011 // VUHTOS
6012 O << ".f32.u16\t";
6013 printOperand(MI, OpNo: 0, STI, O);
6014 O << ", ";
6015 printOperand(MI, OpNo: 1, STI, O);
6016 O << ", ";
6017 printFBits16(MI, OpNum: 2, STI, O);
6018 return;
6019 break;
6020 case 81:
6021 // VUITOD, VULTOD
6022 O << ".f64.u32\t";
6023 printOperand(MI, OpNo: 0, STI, O);
6024 O << ", ";
6025 printOperand(MI, OpNo: 1, STI, O);
6026 break;
6027 case 82:
6028 // VUITOH, VULTOH
6029 O << ".f16.u32\t";
6030 printOperand(MI, OpNo: 0, STI, O);
6031 O << ", ";
6032 printOperand(MI, OpNo: 1, STI, O);
6033 break;
6034 case 83:
6035 // t2ADCrr, t2ADCrs, t2ADDri, t2ADDrr, t2ADDrs, t2ADDspImm, t2ADR, t2ANDr...
6036 O << ".w\t";
6037 break;
6038 case 84:
6039 // t2SRSDB, t2SRSIA
6040 O << "\tsp, ";
6041 printOperand(MI, OpNo: 0, STI, O);
6042 return;
6043 break;
6044 case 85:
6045 // t2SRSDB_UPD, t2SRSIA_UPD
6046 O << "\tsp!, ";
6047 printOperand(MI, OpNo: 0, STI, O);
6048 return;
6049 break;
6050 case 86:
6051 // t2SUBS_PC_LR
6052 O << "\tpc, lr, ";
6053 printOperand(MI, OpNo: 0, STI, O);
6054 return;
6055 break;
6056 case 87:
6057 // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
6058 printPredicateOperand(MI, OpNum: 4, STI, O);
6059 O << "\t";
6060 printOperand(MI, OpNo: 0, STI, O);
6061 O << ", ";
6062 break;
6063 case 88:
6064 // tMOVi8, tMVN, tRSB
6065 printPredicateOperand(MI, OpNum: 3, STI, O);
6066 O << "\t";
6067 printOperand(MI, OpNo: 0, STI, O);
6068 O << ", ";
6069 printOperand(MI, OpNo: 2, STI, O);
6070 break;
6071 }
6072
6073
6074 // Fragment 2 encoded into 7 bits for 71 unique commands.
6075 switch ((Bits >> 26) & 127) {
6076 default: llvm_unreachable("Invalid command number.");
6077 case 0:
6078 // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
6079 printOperand(MI, OpNo: 0, STI, O);
6080 break;
6081 case 1:
6082 // ITasm, t2IT
6083 printMandatoryPredicateOperand(MI, OpNum: 0, STI, O);
6084 return;
6085 break;
6086 case 2:
6087 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
6088 printVectorListThreeAllLanes(MI, OpNum: 0, STI, O);
6089 O << ", ";
6090 printAddrMode6Operand(MI, OpNum: 1, STI, O);
6091 break;
6092 case 3:
6093 // VLD3DUPqAsm_16, VLD3DUPqAsm_32, VLD3DUPqAsm_8, VLD3DUPqWB_fixed_Asm_16...
6094 printVectorListThreeSpacedAllLanes(MI, OpNum: 0, STI, O);
6095 O << ", ";
6096 printAddrMode6Operand(MI, OpNum: 1, STI, O);
6097 break;
6098 case 4:
6099 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
6100 printVectorListThree(MI, OpNum: 0, STI, O);
6101 O << ", ";
6102 break;
6103 case 5:
6104 // VLD3qAsm_16, VLD3qAsm_32, VLD3qAsm_8, VLD3qWB_fixed_Asm_16, VLD3qWB_fi...
6105 printVectorListThreeSpaced(MI, OpNum: 0, STI, O);
6106 O << ", ";
6107 printAddrMode6Operand(MI, OpNum: 1, STI, O);
6108 break;
6109 case 6:
6110 // VLD4DUPdAsm_16, VLD4DUPdAsm_32, VLD4DUPdAsm_8, VLD4DUPdWB_fixed_Asm_16...
6111 printVectorListFourAllLanes(MI, OpNum: 0, STI, O);
6112 O << ", ";
6113 printAddrMode6Operand(MI, OpNum: 1, STI, O);
6114 break;
6115 case 7:
6116 // VLD4DUPqAsm_16, VLD4DUPqAsm_32, VLD4DUPqAsm_8, VLD4DUPqWB_fixed_Asm_16...
6117 printVectorListFourSpacedAllLanes(MI, OpNum: 0, STI, O);
6118 O << ", ";
6119 printAddrMode6Operand(MI, OpNum: 1, STI, O);
6120 break;
6121 case 8:
6122 // VLD4dAsm_16, VLD4dAsm_32, VLD4dAsm_8, VLD4dWB_fixed_Asm_16, VLD4dWB_fi...
6123 printVectorListFour(MI, OpNum: 0, STI, O);
6124 O << ", ";
6125 break;
6126 case 9:
6127 // VLD4qAsm_16, VLD4qAsm_32, VLD4qAsm_8, VLD4qWB_fixed_Asm_16, VLD4qWB_fi...
6128 printVectorListFourSpaced(MI, OpNum: 0, STI, O);
6129 O << ", ";
6130 printAddrMode6Operand(MI, OpNum: 1, STI, O);
6131 break;
6132 case 10:
6133 // t2LDRB_OFFSET_imm, t2LDRH_OFFSET_imm, t2LDRSB_OFFSET_imm, t2LDRSH_OFFS...
6134 printT2AddrModeImm8Operand<false>(MI, OpNum: 1, STI, O);
6135 return;
6136 break;
6137 case 11:
6138 // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
6139 printAddrMode7Operand(MI, OpNum: 1, STI, O);
6140 break;
6141 case 12:
6142 // t2LDRB_PRE_imm, t2LDRH_PRE_imm, t2LDRSB_PRE_imm, t2LDRSH_PRE_imm, t2LD...
6143 printT2AddrModeImm8Operand<true>(MI, OpNum: 1, STI, O);
6144 O << '!';
6145 return;
6146 break;
6147 case 13:
6148 // AESD, AESE, BF16_VCVTB, BF16_VCVTT, CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX...
6149 printOperand(MI, OpNo: 2, STI, O);
6150 break;
6151 case 14:
6152 // AESIMC, AESMC, BF16_VCVT, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, C...
6153 printOperand(MI, OpNo: 1, STI, O);
6154 break;
6155 case 15:
6156 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, CD...
6157 printOperand(MI, OpNo: 3, STI, O);
6158 break;
6159 case 16:
6160 // BL_pred, Bcc, t2B, t2BFLi, t2BFLr, t2BFi, t2BFr, t2Bcc, tB, tBcc
6161 printOperand(MI, Address, OpNum: 0, STI, O);
6162 break;
6163 case 17:
6164 // CDE_CX1A, CDE_CX1DA, CDE_CX2A, CDE_CX2DA, CDE_CX3A, CDE_CX3DA, CDE_VCX...
6165 printPImmediate(MI, OpNum: 1, STI, O);
6166 O << ", ";
6167 break;
6168 case 18:
6169 // CDE_CX1D, MVE_LCTP, MVE_VCVTf16s16n, MVE_VCVTf16u16n, MVE_VCVTf32s32n,...
6170 return;
6171 break;
6172 case 19:
6173 // CDE_CX2D, CDE_CX3D, FCONSTD, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, M...
6174 O << ", ";
6175 break;
6176 case 20:
6177 // CDP, LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OP...
6178 printPImmediate(MI, OpNum: 0, STI, O);
6179 O << ", ";
6180 break;
6181 case 21:
6182 // CDP2
6183 printCImmediate(MI, OpNum: 2, STI, O);
6184 O << ", ";
6185 printCImmediate(MI, OpNum: 3, STI, O);
6186 O << ", ";
6187 printCImmediate(MI, OpNum: 4, STI, O);
6188 O << ", ";
6189 printOperand(MI, OpNo: 5, STI, O);
6190 return;
6191 break;
6192 case 22:
6193 // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
6194 printCPSIFlag(MI, OpNum: 1, STI, O);
6195 break;
6196 case 23:
6197 // LDAEXD, LDREXD
6198 printGPRPairOperand(MI, OpNum: 0, STI, O);
6199 O << ", ";
6200 printAddrMode7Operand(MI, OpNum: 1, STI, O);
6201 return;
6202 break;
6203 case 24:
6204 // LDC2L_OFFSET, LDC2_OFFSET, STC2L_OFFSET, STC2_OFFSET
6205 printAddrMode5Operand<false>(MI, OpNum: 2, STI, O);
6206 return;
6207 break;
6208 case 25:
6209 // LDC2L_OPTION, LDC2L_POST, LDC2_OPTION, LDC2_POST, STC2L_OPTION, STC2L_...
6210 printAddrMode7Operand(MI, OpNum: 2, STI, O);
6211 break;
6212 case 26:
6213 // LDC2L_PRE, LDC2_PRE, STC2L_PRE, STC2_PRE
6214 printAddrMode5Operand<true>(MI, OpNum: 2, STI, O);
6215 O << '!';
6216 return;
6217 break;
6218 case 27:
6219 // MRRC, t2MRRC, t2MRRC2
6220 printPImmediate(MI, OpNum: 2, STI, O);
6221 O << ", ";
6222 printOperand(MI, OpNo: 3, STI, O);
6223 O << ", ";
6224 printOperand(MI, OpNo: 0, STI, O);
6225 O << ", ";
6226 printOperand(MI, OpNo: 1, STI, O);
6227 O << ", ";
6228 printCImmediate(MI, OpNum: 4, STI, O);
6229 return;
6230 break;
6231 case 28:
6232 // MSR, MSRi, t2MSR_AR, t2MSR_M
6233 printMSRMaskOperand(MI, OpNum: 0, STI, O);
6234 O << ", ";
6235 break;
6236 case 29:
6237 // MSRbanked, t2MSRbanked
6238 printBankedRegOperand(MI, OpNum: 0, STI, O);
6239 O << ", ";
6240 printOperand(MI, OpNo: 1, STI, O);
6241 return;
6242 break;
6243 case 30:
6244 // MVE_VCMPf16, MVE_VCMPf16r, MVE_VCMPf32, MVE_VCMPf32r, MVE_VCMPi16, MVE...
6245 printMandatoryRestrictedPredicateOperand(MI, OpNum: 3, STI, O);
6246 O << ", ";
6247 printOperand(MI, OpNo: 1, STI, O);
6248 O << ", ";
6249 printOperand(MI, OpNo: 2, STI, O);
6250 return;
6251 break;
6252 case 31:
6253 // MVE_VMOVimmi64, VMOVv1i64, VMOVv2i64
6254 printVMOVModImmOperand(MI, OpNum: 1, STI, O);
6255 return;
6256 break;
6257 case 32:
6258 // VCMPEZD, VCMPZD, tRSB
6259 O << ", #0";
6260 return;
6261 break;
6262 case 33:
6263 // VLD1DUPd16, VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32, VLD...
6264 printVectorListOneAllLanes(MI, OpNum: 0, STI, O);
6265 O << ", ";
6266 break;
6267 case 34:
6268 // VLD1DUPq16, VLD1DUPq16wb_fixed, VLD1DUPq16wb_register, VLD1DUPq32, VLD...
6269 printVectorListTwoAllLanes(MI, OpNum: 0, STI, O);
6270 O << ", ";
6271 break;
6272 case 35:
6273 // VLD1d16, VLD1d16wb_fixed, VLD1d16wb_register, VLD1d32, VLD1d32wb_fixed...
6274 printVectorListOne(MI, OpNum: 0, STI, O);
6275 O << ", ";
6276 break;
6277 case 36:
6278 // VLD1q16, VLD1q16wb_fixed, VLD1q16wb_register, VLD1q32, VLD1q32wb_fixed...
6279 printVectorListTwo(MI, OpNum: 0, STI, O);
6280 O << ", ";
6281 break;
6282 case 37:
6283 // VLD2DUPd16x2, VLD2DUPd16x2wb_fixed, VLD2DUPd16x2wb_register, VLD2DUPd3...
6284 printVectorListTwoSpacedAllLanes(MI, OpNum: 0, STI, O);
6285 O << ", ";
6286 break;
6287 case 38:
6288 // VLD2b16, VLD2b16wb_fixed, VLD2b16wb_register, VLD2b32, VLD2b32wb_fixed...
6289 printVectorListTwoSpaced(MI, OpNum: 0, STI, O);
6290 O << ", ";
6291 break;
6292 case 39:
6293 // VLDR_FPCXTNS_off, VLDR_FPCXTS_off, VLDR_FPSCR_off, VLDR_VPR_off, VSTR_...
6294 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 0, STI, O);
6295 return;
6296 break;
6297 case 40:
6298 // VLDR_FPCXTNS_pre, VLDR_FPCXTS_pre, VLDR_FPSCR_pre, VLDR_VPR_pre, VSTR_...
6299 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 1, STI, O);
6300 O << '!';
6301 return;
6302 break;
6303 case 41:
6304 // VLDR_FPSCR_NZCVQC_off, VLDR_P0_off, VSTR_FPSCR_NZCVQC_off, VSTR_P0_off
6305 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 1, STI, O);
6306 return;
6307 break;
6308 case 42:
6309 // VLDR_FPSCR_NZCVQC_pre, VLDR_P0_pre, VSTR_FPSCR_NZCVQC_pre, VSTR_P0_pre
6310 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 2, STI, O);
6311 O << '!';
6312 return;
6313 break;
6314 case 43:
6315 // VSCCLRMD, VSCCLRMS, t2CLRM, tPOP, tPUSH
6316 printRegisterList(MI, OpNum: 2, STI, O);
6317 return;
6318 break;
6319 case 44:
6320 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST2LNd16_UPD, VST2LNd32_U...
6321 printOperand(MI, OpNo: 4, STI, O);
6322 break;
6323 case 45:
6324 // VST1d16, VST1d32, VST1d64, VST1d8
6325 printVectorListOne(MI, OpNum: 2, STI, O);
6326 O << ", ";
6327 printAddrMode6Operand(MI, OpNum: 0, STI, O);
6328 return;
6329 break;
6330 case 46:
6331 // VST1d16Q, VST1d32Q, VST1d64Q, VST1d8Q, VST2q16, VST2q32, VST2q8
6332 printVectorListFour(MI, OpNum: 2, STI, O);
6333 O << ", ";
6334 printAddrMode6Operand(MI, OpNum: 0, STI, O);
6335 return;
6336 break;
6337 case 47:
6338 // VST1d16Qwb_fixed, VST1d32Qwb_fixed, VST1d64Qwb_fixed, VST1d8Qwb_fixed,...
6339 printVectorListFour(MI, OpNum: 3, STI, O);
6340 O << ", ";
6341 printAddrMode6Operand(MI, OpNum: 1, STI, O);
6342 O << '!';
6343 return;
6344 break;
6345 case 48:
6346 // VST1d16Qwb_register, VST1d32Qwb_register, VST1d64Qwb_register, VST1d8Q...
6347 printVectorListFour(MI, OpNum: 4, STI, O);
6348 O << ", ";
6349 printAddrMode6Operand(MI, OpNum: 1, STI, O);
6350 O << ", ";
6351 printOperand(MI, OpNo: 3, STI, O);
6352 return;
6353 break;
6354 case 49:
6355 // VST1d16T, VST1d32T, VST1d64T, VST1d8T
6356 printVectorListThree(MI, OpNum: 2, STI, O);
6357 O << ", ";
6358 printAddrMode6Operand(MI, OpNum: 0, STI, O);
6359 return;
6360 break;
6361 case 50:
6362 // VST1d16Twb_fixed, VST1d32Twb_fixed, VST1d64Twb_fixed, VST1d8Twb_fixed
6363 printVectorListThree(MI, OpNum: 3, STI, O);
6364 O << ", ";
6365 printAddrMode6Operand(MI, OpNum: 1, STI, O);
6366 O << '!';
6367 return;
6368 break;
6369 case 51:
6370 // VST1d16Twb_register, VST1d32Twb_register, VST1d64Twb_register, VST1d8T...
6371 printVectorListThree(MI, OpNum: 4, STI, O);
6372 O << ", ";
6373 printAddrMode6Operand(MI, OpNum: 1, STI, O);
6374 O << ", ";
6375 printOperand(MI, OpNo: 3, STI, O);
6376 return;
6377 break;
6378 case 52:
6379 // VST1d16wb_fixed, VST1d32wb_fixed, VST1d64wb_fixed, VST1d8wb_fixed
6380 printVectorListOne(MI, OpNum: 3, STI, O);
6381 O << ", ";
6382 printAddrMode6Operand(MI, OpNum: 1, STI, O);
6383 O << '!';
6384 return;
6385 break;
6386 case 53:
6387 // VST1d16wb_register, VST1d32wb_register, VST1d64wb_register, VST1d8wb_r...
6388 printVectorListOne(MI, OpNum: 4, STI, O);
6389 O << ", ";
6390 printAddrMode6Operand(MI, OpNum: 1, STI, O);
6391 O << ", ";
6392 printOperand(MI, OpNo: 3, STI, O);
6393 return;
6394 break;
6395 case 54:
6396 // VST1q16, VST1q32, VST1q64, VST1q8, VST2d16, VST2d32, VST2d8
6397 printVectorListTwo(MI, OpNum: 2, STI, O);
6398 O << ", ";
6399 printAddrMode6Operand(MI, OpNum: 0, STI, O);
6400 return;
6401 break;
6402 case 55:
6403 // VST1q16wb_fixed, VST1q32wb_fixed, VST1q64wb_fixed, VST1q8wb_fixed, VST...
6404 printVectorListTwo(MI, OpNum: 3, STI, O);
6405 O << ", ";
6406 printAddrMode6Operand(MI, OpNum: 1, STI, O);
6407 O << '!';
6408 return;
6409 break;
6410 case 56:
6411 // VST1q16wb_register, VST1q32wb_register, VST1q64wb_register, VST1q8wb_r...
6412 printVectorListTwo(MI, OpNum: 4, STI, O);
6413 O << ", ";
6414 printAddrMode6Operand(MI, OpNum: 1, STI, O);
6415 O << ", ";
6416 printOperand(MI, OpNo: 3, STI, O);
6417 return;
6418 break;
6419 case 57:
6420 // VST2b16, VST2b32, VST2b8
6421 printVectorListTwoSpaced(MI, OpNum: 2, STI, O);
6422 O << ", ";
6423 printAddrMode6Operand(MI, OpNum: 0, STI, O);
6424 return;
6425 break;
6426 case 58:
6427 // VST2b16wb_fixed, VST2b32wb_fixed, VST2b8wb_fixed
6428 printVectorListTwoSpaced(MI, OpNum: 3, STI, O);
6429 O << ", ";
6430 printAddrMode6Operand(MI, OpNum: 1, STI, O);
6431 O << '!';
6432 return;
6433 break;
6434 case 59:
6435 // VST2b16wb_register, VST2b32wb_register, VST2b8wb_register
6436 printVectorListTwoSpaced(MI, OpNum: 4, STI, O);
6437 O << ", ";
6438 printAddrMode6Operand(MI, OpNum: 1, STI, O);
6439 O << ", ";
6440 printOperand(MI, OpNo: 3, STI, O);
6441 return;
6442 break;
6443 case 60:
6444 // t2BFic, tCBNZ, tCBZ
6445 printOperand(MI, Address, OpNum: 1, STI, O);
6446 break;
6447 case 61:
6448 // t2DMB, t2DSB
6449 printMemBOption(MI, OpNum: 0, STI, O);
6450 return;
6451 break;
6452 case 62:
6453 // t2ISB
6454 printInstSyncBOption(MI, OpNum: 0, STI, O);
6455 return;
6456 break;
6457 case 63:
6458 // t2PLDWi12, t2PLDi12, t2PLIi12
6459 printAddrModeImm12Operand<false>(MI, OpNum: 0, STI, O);
6460 return;
6461 break;
6462 case 64:
6463 // t2PLDWi8, t2PLDi8, t2PLIi8
6464 printT2AddrModeImm8Operand<false>(MI, OpNum: 0, STI, O);
6465 return;
6466 break;
6467 case 65:
6468 // t2PLDWs, t2PLDs, t2PLIs
6469 printT2AddrModeSoRegOperand(MI, OpNum: 0, STI, O);
6470 return;
6471 break;
6472 case 66:
6473 // t2PLDpci, t2PLIpci
6474 printThumbLdrLabelOperand(MI, OpNum: 0, STI, O);
6475 return;
6476 break;
6477 case 67:
6478 // t2TBB
6479 printAddrModeTBB(MI, OpNum: 0, STI, O);
6480 return;
6481 break;
6482 case 68:
6483 // t2TBH
6484 printAddrModeTBH(MI, OpNum: 0, STI, O);
6485 return;
6486 break;
6487 case 69:
6488 // t2TSB
6489 printTraceSyncBOption(MI, OpNum: 0, STI, O);
6490 return;
6491 break;
6492 case 70:
6493 // tBL, tBLXi
6494 printOperand(MI, Address, OpNum: 2, STI, O);
6495 return;
6496 break;
6497 }
6498
6499
6500 // Fragment 3 encoded into 6 bits for 38 unique commands.
6501 switch ((Bits >> 33) & 63) {
6502 default: llvm_unreachable("Invalid command number.");
6503 case 0:
6504 // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
6505 O << ", ";
6506 break;
6507 case 1:
6508 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPqAsm_16, VLD3DUP...
6509 return;
6510 break;
6511 case 2:
6512 // VLD3DUPdWB_fixed_Asm_16, VLD3DUPdWB_fixed_Asm_32, VLD3DUPdWB_fixed_Asm...
6513 O << '!';
6514 return;
6515 break;
6516 case 3:
6517 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
6518 printAddrMode6Operand(MI, OpNum: 1, STI, O);
6519 break;
6520 case 4:
6521 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, MVE_VMOV_q_rr, VBF16MALBQI, VBF16MAL...
6522 printVectorIndex(MI, OpNum: 4, STI, O);
6523 break;
6524 case 5:
6525 // CDE_CX1A, CDE_CX2A, CDE_CX3A, CDE_VCX1A_vec, CDE_VCX1_vec, CDE_VCX2A_v...
6526 printOperand(MI, OpNo: 0, STI, O);
6527 O << ", ";
6528 break;
6529 case 6:
6530 // CDE_CX1DA, CDE_CX2DA, CDE_CX3DA
6531 printGPRPairOperand(MI, OpNum: 0, STI, O);
6532 O << ", ";
6533 printOperand(MI, OpNo: 3, STI, O);
6534 break;
6535 case 7:
6536 // CDE_CX2D, CDE_CX3D
6537 printOperand(MI, OpNo: 3, STI, O);
6538 break;
6539 case 8:
6540 // CDP, MCR, MCRR, MSR, VABSD, VADDD, VCMPD, VCMPED, VDIVD, VMOVD, VMULD,...
6541 printOperand(MI, OpNo: 1, STI, O);
6542 break;
6543 case 9:
6544 // FCONSTD
6545 printFPImmOperand(MI, OpNum: 1, STI, O);
6546 return;
6547 break;
6548 case 10:
6549 // FLDMXDB_UPD, FLDMXIA_UPD, FSTMXDB_UPD, FSTMXIA_UPD, LDMDA_UPD, LDMDB_U...
6550 O << "!, ";
6551 printRegisterList(MI, OpNum: 4, STI, O);
6552 break;
6553 case 11:
6554 // LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OPTION,...
6555 printCImmediate(MI, OpNum: 1, STI, O);
6556 O << ", ";
6557 break;
6558 case 12:
6559 // MRC, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, MVE_VCVTf32s32_fix, MVE_V...
6560 printOperand(MI, OpNo: 2, STI, O);
6561 break;
6562 case 13:
6563 // MRS, t2MRS_AR
6564 O << ", apsr";
6565 return;
6566 break;
6567 case 14:
6568 // MRSsys, t2MRSsys_AR
6569 O << ", spsr";
6570 return;
6571 break;
6572 case 15:
6573 // MSRi
6574 printModImmOperand(MI, OpNum: 1, STI, O);
6575 return;
6576 break;
6577 case 16:
6578 // MVE_VMOV_to_lane_16, MVE_VMOV_to_lane_32, MVE_VMOV_to_lane_8, VSETLNi1...
6579 printVectorIndex(MI, OpNum: 3, STI, O);
6580 O << ", ";
6581 printOperand(MI, OpNo: 2, STI, O);
6582 return;
6583 break;
6584 case 17:
6585 // VCMPEZH, VCMPEZS, VCMPZH, VCMPZS
6586 O << ", #0";
6587 return;
6588 break;
6589 case 18:
6590 // VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32wb_fixed, VLD1DUP...
6591 printAddrMode6Operand(MI, OpNum: 2, STI, O);
6592 break;
6593 case 19:
6594 // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
6595 O << '[';
6596 break;
6597 case 20:
6598 // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
6599 O << "[], ";
6600 printOperand(MI, OpNo: 1, STI, O);
6601 O << "[], ";
6602 printOperand(MI, OpNo: 2, STI, O);
6603 break;
6604 case 21:
6605 // VLDR_FPCXTNS_post, VLDR_FPCXTS_post, VLDR_FPSCR_post, VLDR_VPR_post, V...
6606 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 2, STI, O);
6607 return;
6608 break;
6609 case 22:
6610 // VLDR_FPSCR_NZCVQC_post, VLDR_P0_post, VSTR_FPSCR_NZCVQC_post, VSTR_P0_...
6611 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 3, STI, O);
6612 return;
6613 break;
6614 case 23:
6615 // VMRS
6616 O << ", fpscr";
6617 return;
6618 break;
6619 case 24:
6620 // VMRS_FPCXTNS
6621 O << ", fpcxtns";
6622 return;
6623 break;
6624 case 25:
6625 // VMRS_FPCXTS
6626 O << ", fpcxts";
6627 return;
6628 break;
6629 case 26:
6630 // VMRS_FPEXC
6631 O << ", fpexc";
6632 return;
6633 break;
6634 case 27:
6635 // VMRS_FPINST
6636 O << ", fpinst";
6637 return;
6638 break;
6639 case 28:
6640 // VMRS_FPINST2
6641 O << ", fpinst2";
6642 return;
6643 break;
6644 case 29:
6645 // VMRS_FPSCR_NZCVQC
6646 O << ", fpscr_nzcvqc";
6647 return;
6648 break;
6649 case 30:
6650 // VMRS_FPSID
6651 O << ", fpsid";
6652 return;
6653 break;
6654 case 31:
6655 // VMRS_MVFR0
6656 O << ", mvfr0";
6657 return;
6658 break;
6659 case 32:
6660 // VMRS_MVFR1
6661 O << ", mvfr1";
6662 return;
6663 break;
6664 case 33:
6665 // VMRS_MVFR2
6666 O << ", mvfr2";
6667 return;
6668 break;
6669 case 34:
6670 // VMRS_P0
6671 O << ", p0";
6672 return;
6673 break;
6674 case 35:
6675 // VMRS_VPR
6676 O << ", vpr";
6677 return;
6678 break;
6679 case 36:
6680 // VSHTOH, VTOSHH, VTOUHH, VUHTOH
6681 printFBits16(MI, OpNum: 2, STI, O);
6682 return;
6683 break;
6684 case 37:
6685 // VSLTOD, VSLTOH, VSLTOS, VTOSLD, VTOSLH, VTOSLS, VTOULD, VTOULH, VTOULS...
6686 printFBits32(MI, OpNum: 2, STI, O);
6687 return;
6688 break;
6689 }
6690
6691
6692 // Fragment 4 encoded into 7 bits for 78 unique commands.
6693 switch ((Bits >> 39) & 127) {
6694 default: llvm_unreachable("Invalid command number.");
6695 case 0:
6696 // ASRi, ASRr, LDRConstPool, LSLi, LSLr, LSRi, LSRr, RORi, RORr, RRXi, t2...
6697 printOperand(MI, OpNo: 1, STI, O);
6698 break;
6699 case 1:
6700 // LDRBT_POST, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRBT_POST, STRT_P...
6701 printAddrMode7Operand(MI, OpNum: 1, STI, O);
6702 return;
6703 break;
6704 case 2:
6705 // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
6706 printAddrMode6Operand(MI, OpNum: 2, STI, O);
6707 break;
6708 case 3:
6709 // VLD3DUPdWB_register_Asm_16, VLD3DUPdWB_register_Asm_32, VLD3DUPdWB_reg...
6710 printOperand(MI, OpNo: 3, STI, O);
6711 break;
6712 case 4:
6713 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD4dAsm_16, VLD4dAsm_32, VLD4dA...
6714 return;
6715 break;
6716 case 5:
6717 // VLD3dWB_fixed_Asm_16, VLD3dWB_fixed_Asm_32, VLD3dWB_fixed_Asm_8, VLD4d...
6718 O << '!';
6719 return;
6720 break;
6721 case 6:
6722 // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
6723 O << ", ";
6724 break;
6725 case 7:
6726 // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
6727 printT2AddrModeImm8OffsetOperand(MI, OpNum: 2, STI, O);
6728 return;
6729 break;
6730 case 8:
6731 // t2MOVSsi, t2MOVsi, t2CMNrs, t2CMPrs, t2MVNs, t2TEQrs, t2TSTrs
6732 printT2SOOperand(MI, OpNum: 1, STI, O);
6733 return;
6734 break;
6735 case 9:
6736 // t2MOVSsr, t2MOVsr, CMNrsr, CMPrsr, MOVsr, MVNsr, TEQrsr, TSTrsr
6737 printSORegRegOperand(MI, OpNum: 1, STI, O);
6738 return;
6739 break;
6740 case 10:
6741 // ADR, t2ADR
6742 printAdrLabelOperand<0>(MI, OpNum: 1, STI, O);
6743 return;
6744 break;
6745 case 11:
6746 // BFC, t2BFC
6747 printBitfieldInvMaskImmOperand(MI, OpNum: 2, STI, O);
6748 return;
6749 break;
6750 case 12:
6751 // BFI, CDE_VCX1_vec, CDE_VCX2_vec, CDE_VCX3_vec, CPS3p, CRC32B, CRC32CB,...
6752 printOperand(MI, OpNo: 2, STI, O);
6753 break;
6754 case 13:
6755 // CDE_VCX2A_fpdp, CDE_VCX2A_fpsp, CDE_VCX3A_fpdp, CDE_VCX3A_fpsp
6756 printOperand(MI, OpNo: 4, STI, O);
6757 break;
6758 case 14:
6759 // CMNri, CMPri, MOVi, MVNi, TEQri, TSTri
6760 printModImmOperand(MI, OpNum: 1, STI, O);
6761 return;
6762 break;
6763 case 15:
6764 // CMNrsi, CMPrsi, MOVsi, MVNsi, TEQrsi, TSTrsi
6765 printSORegImmOperand(MI, OpNum: 1, STI, O);
6766 return;
6767 break;
6768 case 16:
6769 // FCONSTH, FCONSTS, MVE_VMOVimmf32, VMOVv2f32, VMOVv4f32
6770 printFPImmOperand(MI, OpNum: 1, STI, O);
6771 return;
6772 break;
6773 case 17:
6774 // FLDMXIA, FSTMXIA, LDMDA, LDMDB, LDMIA, LDMIB, STMDA, STMDB, STMIA, STM...
6775 printRegisterList(MI, OpNum: 3, STI, O);
6776 break;
6777 case 18:
6778 // LDC2L_OPTION, LDC2_OPTION, STC2L_OPTION, STC2_OPTION
6779 printCoprocOptionImm(MI, OpNum: 3, STI, O);
6780 return;
6781 break;
6782 case 19:
6783 // LDC2L_POST, LDC2_POST, STC2L_POST, STC2_POST
6784 printPostIdxImm8s4Operand(MI, OpNum: 3, STI, O);
6785 return;
6786 break;
6787 case 20:
6788 // LDCL_OFFSET, LDC_OFFSET, STCL_OFFSET, STC_OFFSET, t2LDC2L_OFFSET, t2LD...
6789 printAddrMode5Operand<false>(MI, OpNum: 2, STI, O);
6790 return;
6791 break;
6792 case 21:
6793 // LDCL_OPTION, LDCL_POST, LDC_OPTION, LDC_POST, LDRBT_POST_IMM, LDRBT_PO...
6794 printAddrMode7Operand(MI, OpNum: 2, STI, O);
6795 break;
6796 case 22:
6797 // LDCL_PRE, LDC_PRE, STCL_PRE, STC_PRE, t2LDC2L_PRE, t2LDC2_PRE, t2LDCL_...
6798 printAddrMode5Operand<true>(MI, OpNum: 2, STI, O);
6799 O << '!';
6800 return;
6801 break;
6802 case 23:
6803 // LDRB_PRE_IMM, LDR_PRE_IMM, STRB_PRE_IMM, STR_PRE_IMM
6804 printAddrModeImm12Operand<true>(MI, OpNum: 2, STI, O);
6805 O << '!';
6806 return;
6807 break;
6808 case 24:
6809 // LDRB_PRE_REG, LDR_PRE_REG, STRB_PRE_REG, STR_PRE_REG
6810 printAddrMode2Operand(MI, OpNum: 2, STI, O);
6811 O << '!';
6812 return;
6813 break;
6814 case 25:
6815 // LDRBi12, LDRcp, LDRi12, STRBi12, STRi12, t2LDRBi12, t2LDRHi12, t2LDRSB...
6816 printAddrModeImm12Operand<false>(MI, OpNum: 1, STI, O);
6817 return;
6818 break;
6819 case 26:
6820 // LDRBrs, LDRrs, STRBrs, STRrs
6821 printAddrMode2Operand(MI, OpNum: 1, STI, O);
6822 return;
6823 break;
6824 case 27:
6825 // LDRH, LDRSB, LDRSH, STRH
6826 printAddrMode3Operand<false>(MI, Op: 1, STI, O);
6827 return;
6828 break;
6829 case 28:
6830 // LDRH_PRE, LDRSB_PRE, LDRSH_PRE, STRH_PRE
6831 printAddrMode3Operand<true>(MI, Op: 2, STI, O);
6832 O << '!';
6833 return;
6834 break;
6835 case 29:
6836 // MCR2, MRC2
6837 printCImmediate(MI, OpNum: 3, STI, O);
6838 O << ", ";
6839 printCImmediate(MI, OpNum: 4, STI, O);
6840 O << ", ";
6841 printOperand(MI, OpNo: 5, STI, O);
6842 return;
6843 break;
6844 case 30:
6845 // MRSbanked, t2MRSbanked
6846 printBankedRegOperand(MI, OpNum: 1, STI, O);
6847 return;
6848 break;
6849 case 31:
6850 // MVE_VBICimmi16, MVE_VBICimmi32, MVE_VORRimmi16, MVE_VORRimmi32
6851 printVMOVModImmOperand(MI, OpNum: 2, STI, O);
6852 return;
6853 break;
6854 case 32:
6855 // MVE_VLDRBS16, MVE_VLDRBS32, MVE_VLDRBU16, MVE_VLDRBU32, MVE_VLDRBU8, M...
6856 printT2AddrModeImm8Operand<false>(MI, OpNum: 1, STI, O);
6857 return;
6858 break;
6859 case 33:
6860 // MVE_VLDRBS16_pre, MVE_VLDRBS32_pre, MVE_VLDRBU16_pre, MVE_VLDRBU32_pre...
6861 printT2AddrModeImm8Operand<false>(MI, OpNum: 2, STI, O);
6862 O << '!';
6863 return;
6864 break;
6865 case 34:
6866 // MVE_VLDRBS16_rq, MVE_VLDRBS32_rq, MVE_VLDRBU16_rq, MVE_VLDRBU32_rq, MV...
6867 printMveAddrModeRQOperand<0>(MI, OpNum: 1, STI, O);
6868 return;
6869 break;
6870 case 35:
6871 // MVE_VLDRBU8_pre, MVE_VLDRHU16_pre, MVE_VLDRWU32_pre, MVE_VSTRBU8_pre, ...
6872 printT2AddrModeImm8Operand<true>(MI, OpNum: 2, STI, O);
6873 O << '!';
6874 return;
6875 break;
6876 case 36:
6877 // MVE_VLDRDU64_rq, MVE_VSTRD64_rq
6878 printMveAddrModeRQOperand<3>(MI, OpNum: 1, STI, O);
6879 return;
6880 break;
6881 case 37:
6882 // MVE_VLDRHS32_rq, MVE_VLDRHU16_rq, MVE_VLDRHU32_rq, MVE_VSTRH16_rq, MVE...
6883 printMveAddrModeRQOperand<1>(MI, OpNum: 1, STI, O);
6884 return;
6885 break;
6886 case 38:
6887 // MVE_VLDRWU32_rq, MVE_VSTRW32_rq
6888 printMveAddrModeRQOperand<2>(MI, OpNum: 1, STI, O);
6889 return;
6890 break;
6891 case 39:
6892 // MVE_VMOVimmi16, MVE_VMOVimmi32, MVE_VMOVimmi8, MVE_VMVNimmi16, MVE_VMV...
6893 printVMOVModImmOperand(MI, OpNum: 1, STI, O);
6894 return;
6895 break;
6896 case 40:
6897 // MVE_WLSTP_16, MVE_WLSTP_32, MVE_WLSTP_64, MVE_WLSTP_8, t2BFic, t2WLS
6898 printOperand(MI, Address, OpNum: 2, STI, O);
6899 break;
6900 case 41:
6901 // SSAT, SSAT16, t2SSAT, t2SSAT16
6902 printImmPlusOneOperand(MI, OpNum: 1, STI, O);
6903 O << ", ";
6904 printOperand(MI, OpNo: 2, STI, O);
6905 break;
6906 case 42:
6907 // STLEXD, STREXD
6908 printGPRPairOperand(MI, OpNum: 1, STI, O);
6909 O << ", ";
6910 printAddrMode7Operand(MI, OpNum: 2, STI, O);
6911 return;
6912 break;
6913 case 43:
6914 // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST2LNd16, VST2LNd32, VST2LNd8, VST2LN...
6915 printNoHashImmediate(MI, OpNum: 4, STI, O);
6916 break;
6917 case 44:
6918 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
6919 printNoHashImmediate(MI, OpNum: 6, STI, O);
6920 break;
6921 case 45:
6922 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
6923 printNoHashImmediate(MI, OpNum: 8, STI, O);
6924 O << "], ";
6925 break;
6926 case 46:
6927 // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
6928 O << "[]}, ";
6929 break;
6930 case 47:
6931 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
6932 printNoHashImmediate(MI, OpNum: 10, STI, O);
6933 O << "], ";
6934 printOperand(MI, OpNo: 1, STI, O);
6935 O << '[';
6936 printNoHashImmediate(MI, OpNum: 10, STI, O);
6937 O << "], ";
6938 printOperand(MI, OpNo: 2, STI, O);
6939 O << '[';
6940 printNoHashImmediate(MI, OpNum: 10, STI, O);
6941 break;
6942 case 48:
6943 // VLD4DUPd16, VLD4DUPd16_UPD, VLD4DUPd32, VLD4DUPd32_UPD, VLD4DUPd8, VLD...
6944 O << "[], ";
6945 printOperand(MI, OpNo: 3, STI, O);
6946 O << "[]}, ";
6947 break;
6948 case 49:
6949 // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
6950 printNoHashImmediate(MI, OpNum: 12, STI, O);
6951 O << "], ";
6952 printOperand(MI, OpNo: 1, STI, O);
6953 O << '[';
6954 printNoHashImmediate(MI, OpNum: 12, STI, O);
6955 O << "], ";
6956 printOperand(MI, OpNo: 2, STI, O);
6957 O << '[';
6958 printNoHashImmediate(MI, OpNum: 12, STI, O);
6959 O << "], ";
6960 printOperand(MI, OpNo: 3, STI, O);
6961 O << '[';
6962 printNoHashImmediate(MI, OpNum: 12, STI, O);
6963 O << "]}, ";
6964 printAddrMode6Operand(MI, OpNum: 5, STI, O);
6965 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
6966 return;
6967 break;
6968 case 50:
6969 // VLDRD, VLDRS, VSTRD, VSTRS
6970 printAddrMode5Operand<false>(MI, OpNum: 1, STI, O);
6971 return;
6972 break;
6973 case 51:
6974 // VLDRH, VSTRH
6975 printAddrMode5FP16Operand<false>(MI, OpNum: 1, STI, O);
6976 return;
6977 break;
6978 case 52:
6979 // VST1LNd16, VST1LNd32, VST1LNd8
6980 printNoHashImmediate(MI, OpNum: 3, STI, O);
6981 O << "]}, ";
6982 printAddrMode6Operand(MI, OpNum: 0, STI, O);
6983 return;
6984 break;
6985 case 53:
6986 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST3LNd16, VST3LNd32, VST3...
6987 printNoHashImmediate(MI, OpNum: 5, STI, O);
6988 break;
6989 case 54:
6990 // VST3LNd16_UPD, VST3LNd32_UPD, VST3LNd8_UPD, VST3LNq16_UPD, VST3LNq32_U...
6991 printNoHashImmediate(MI, OpNum: 7, STI, O);
6992 O << "], ";
6993 printOperand(MI, OpNo: 5, STI, O);
6994 O << '[';
6995 printNoHashImmediate(MI, OpNum: 7, STI, O);
6996 O << "], ";
6997 printOperand(MI, OpNo: 6, STI, O);
6998 O << '[';
6999 printNoHashImmediate(MI, OpNum: 7, STI, O);
7000 O << "]}, ";
7001 printAddrMode6Operand(MI, OpNum: 1, STI, O);
7002 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
7003 return;
7004 break;
7005 case 55:
7006 // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
7007 printOperand(MI, OpNo: 5, STI, O);
7008 O << ", ";
7009 printOperand(MI, OpNo: 6, STI, O);
7010 break;
7011 case 56:
7012 // VTBL1
7013 printVectorListOne(MI, OpNum: 1, STI, O);
7014 O << ", ";
7015 printOperand(MI, OpNo: 2, STI, O);
7016 return;
7017 break;
7018 case 57:
7019 // VTBL2
7020 printVectorListTwo(MI, OpNum: 1, STI, O);
7021 O << ", ";
7022 printOperand(MI, OpNo: 2, STI, O);
7023 return;
7024 break;
7025 case 58:
7026 // VTBL3
7027 printVectorListThree(MI, OpNum: 1, STI, O);
7028 O << ", ";
7029 printOperand(MI, OpNo: 2, STI, O);
7030 return;
7031 break;
7032 case 59:
7033 // VTBL4
7034 printVectorListFour(MI, OpNum: 1, STI, O);
7035 O << ", ";
7036 printOperand(MI, OpNo: 2, STI, O);
7037 return;
7038 break;
7039 case 60:
7040 // VTBX1
7041 printVectorListOne(MI, OpNum: 2, STI, O);
7042 O << ", ";
7043 printOperand(MI, OpNo: 3, STI, O);
7044 return;
7045 break;
7046 case 61:
7047 // VTBX2
7048 printVectorListTwo(MI, OpNum: 2, STI, O);
7049 O << ", ";
7050 printOperand(MI, OpNo: 3, STI, O);
7051 return;
7052 break;
7053 case 62:
7054 // VTBX3
7055 printVectorListThree(MI, OpNum: 2, STI, O);
7056 O << ", ";
7057 printOperand(MI, OpNo: 3, STI, O);
7058 return;
7059 break;
7060 case 63:
7061 // VTBX4
7062 printVectorListFour(MI, OpNum: 2, STI, O);
7063 O << ", ";
7064 printOperand(MI, OpNo: 3, STI, O);
7065 return;
7066 break;
7067 case 64:
7068 // sysLDMDA_UPD, sysLDMDB_UPD, sysLDMIA_UPD, sysLDMIB_UPD, sysSTMDA_UPD, ...
7069 O << " ^";
7070 return;
7071 break;
7072 case 65:
7073 // t2BFLi, t2BFi
7074 printOperand(MI, Address, OpNum: 1, STI, O);
7075 return;
7076 break;
7077 case 66:
7078 // t2LDRBpci, t2LDRHpci, t2LDRSBpci, t2LDRSHpci, t2LDRpci, tLDRpci
7079 printThumbLdrLabelOperand(MI, OpNum: 1, STI, O);
7080 return;
7081 break;
7082 case 67:
7083 // t2LDRBs, t2LDRHs, t2LDRSBs, t2LDRSHs, t2LDRs, t2STRBs, t2STRHs, t2STRs
7084 printT2AddrModeSoRegOperand(MI, OpNum: 1, STI, O);
7085 return;
7086 break;
7087 case 68:
7088 // t2LDREX
7089 printT2AddrModeImm0_1020s4Operand(MI, OpNum: 1, STI, O);
7090 return;
7091 break;
7092 case 69:
7093 // t2MRS_M
7094 printMSRMaskOperand(MI, OpNum: 1, STI, O);
7095 return;
7096 break;
7097 case 70:
7098 // tADDspi, tSUBspi
7099 printThumbS4ImmOperand(MI, OpNum: 2, STI, O);
7100 return;
7101 break;
7102 case 71:
7103 // tADR
7104 printAdrLabelOperand<2>(MI, Address, OpNum: 1, STI, O);
7105 return;
7106 break;
7107 case 72:
7108 // tASRri, tLSRri
7109 printThumbSRImm(MI, OpNum: 3, STI, O);
7110 return;
7111 break;
7112 case 73:
7113 // tLDRBi, tSTRBi
7114 printThumbAddrModeImm5S1Operand(MI, OpNum: 1, STI, O);
7115 return;
7116 break;
7117 case 74:
7118 // tLDRBr, tLDRHr, tLDRSB, tLDRSH, tLDRr, tSTRBr, tSTRHr, tSTRr
7119 printThumbAddrModeRROperand(MI, OpNum: 1, STI, O);
7120 return;
7121 break;
7122 case 75:
7123 // tLDRHi, tSTRHi
7124 printThumbAddrModeImm5S2Operand(MI, OpNum: 1, STI, O);
7125 return;
7126 break;
7127 case 76:
7128 // tLDRi, tSTRi
7129 printThumbAddrModeImm5S4Operand(MI, OpNum: 1, STI, O);
7130 return;
7131 break;
7132 case 77:
7133 // tLDRspi, tSTRspi
7134 printThumbAddrModeSPOperand(MI, OpNum: 1, STI, O);
7135 return;
7136 break;
7137 }
7138
7139
7140 // Fragment 5 encoded into 5 bits for 27 unique commands.
7141 switch ((Bits >> 46) & 31) {
7142 default: llvm_unreachable("Invalid command number.");
7143 case 0:
7144 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
7145 O << ", ";
7146 break;
7147 case 1:
7148 // LDRConstPool, RRXi, VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD2LN...
7149 return;
7150 break;
7151 case 2:
7152 // VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_fixed_Asm_8,...
7153 O << '!';
7154 return;
7155 break;
7156 case 3:
7157 // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
7158 printOperand(MI, OpNo: 3, STI, O);
7159 return;
7160 break;
7161 case 4:
7162 // CDE_CX2DA, CDE_CX3D, CDE_CX3DA, VLD1DUPd16wb_register, VLD1DUPd32wb_re...
7163 printOperand(MI, OpNo: 4, STI, O);
7164 break;
7165 case 5:
7166 // CDP, t2CDP, t2CDP2
7167 printCImmediate(MI, OpNum: 2, STI, O);
7168 O << ", ";
7169 printCImmediate(MI, OpNum: 3, STI, O);
7170 O << ", ";
7171 printCImmediate(MI, OpNum: 4, STI, O);
7172 O << ", ";
7173 printOperand(MI, OpNo: 5, STI, O);
7174 return;
7175 break;
7176 case 6:
7177 // MCR, MCRR, VADDD, VDIVD, VMULD, VNMULD, VSUBD, t2MCR, t2MCR2, t2MCRR, ...
7178 printOperand(MI, OpNo: 2, STI, O);
7179 break;
7180 case 7:
7181 // MRC, t2MRC, t2MRC2
7182 printOperand(MI, OpNo: 0, STI, O);
7183 O << ", ";
7184 printCImmediate(MI, OpNum: 3, STI, O);
7185 O << ", ";
7186 printCImmediate(MI, OpNum: 4, STI, O);
7187 O << ", ";
7188 printOperand(MI, OpNo: 5, STI, O);
7189 return;
7190 break;
7191 case 8:
7192 // MVE_VLDRBS16_post, MVE_VLDRBS32_post, MVE_VLDRBU16_post, MVE_VLDRBU32_...
7193 printT2AddrModeImm8OffsetOperand(MI, OpNum: 3, STI, O);
7194 return;
7195 break;
7196 case 9:
7197 // MVE_VMOV_from_lane_32, MVE_VMOV_from_lane_s16, MVE_VMOV_from_lane_s8, ...
7198 printVectorIndex(MI, OpNum: 2, STI, O);
7199 return;
7200 break;
7201 case 10:
7202 // MVE_VMOV_q_rr, VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_U...
7203 printOperand(MI, OpNo: 1, STI, O);
7204 break;
7205 case 11:
7206 // MVE_VSHLL_lws16bh, MVE_VSHLL_lws16th, MVE_VSHLL_lwu16bh, MVE_VSHLL_lwu...
7207 O << ", #16";
7208 return;
7209 break;
7210 case 12:
7211 // MVE_VSHLL_lws8bh, MVE_VSHLL_lws8th, MVE_VSHLL_lwu8bh, MVE_VSHLL_lwu8th
7212 O << ", #8";
7213 return;
7214 break;
7215 case 13:
7216 // SSAT, t2SSAT
7217 printShiftImmOperand(MI, OpNum: 3, STI, O);
7218 return;
7219 break;
7220 case 14:
7221 // SXTB, SXTB16, SXTH, UXTB, UXTB16, UXTH, t2SXTB, t2SXTB16, t2SXTH, t2UX...
7222 printRotImmOperand(MI, OpNum: 2, STI, O);
7223 return;
7224 break;
7225 case 15:
7226 // VCEQzv16i8, VCEQzv2f32, VCEQzv2i32, VCEQzv4f16, VCEQzv4f32, VCEQzv4i16...
7227 O << ", #0";
7228 return;
7229 break;
7230 case 16:
7231 // VCMLAv2f32_indexed, VCMLAv4f16_indexed, VCMLAv4f32_indexed, VCMLAv8f16...
7232 printVectorIndex(MI, OpNum: 4, STI, O);
7233 O << ", ";
7234 printComplexRotationOp<90, 0>(MI, OpNo: 5, STI, O);
7235 return;
7236 break;
7237 case 17:
7238 // VFMALDI, VFMALQI, VFMSLDI, VFMSLQI
7239 printVectorIndex(MI, OpNum: 3, STI, O);
7240 return;
7241 break;
7242 case 18:
7243 // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
7244 O << "]}, ";
7245 break;
7246 case 19:
7247 // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32, VLD4LNd16, VLD4L...
7248 O << "], ";
7249 break;
7250 case 20:
7251 // VLD3DUPd16, VLD3DUPd32, VLD3DUPd8, VLD3DUPq16, VLD3DUPq32, VLD3DUPq8
7252 printAddrMode6Operand(MI, OpNum: 3, STI, O);
7253 return;
7254 break;
7255 case 21:
7256 // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
7257 printAddrMode6Operand(MI, OpNum: 4, STI, O);
7258 break;
7259 case 22:
7260 // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
7261 printAddrMode6Operand(MI, OpNum: 5, STI, O);
7262 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
7263 return;
7264 break;
7265 case 23:
7266 // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
7267 O << "}, ";
7268 printAddrMode6Operand(MI, OpNum: 1, STI, O);
7269 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
7270 return;
7271 break;
7272 case 24:
7273 // VST4LNd16_UPD, VST4LNd32_UPD, VST4LNd8_UPD, VST4LNq16_UPD, VST4LNq32_U...
7274 printOperand(MI, OpNo: 5, STI, O);
7275 O << '[';
7276 printNoHashImmediate(MI, OpNum: 8, STI, O);
7277 O << "], ";
7278 printOperand(MI, OpNo: 6, STI, O);
7279 O << '[';
7280 printNoHashImmediate(MI, OpNum: 8, STI, O);
7281 O << "], ";
7282 printOperand(MI, OpNo: 7, STI, O);
7283 O << '[';
7284 printNoHashImmediate(MI, OpNum: 8, STI, O);
7285 O << "]}, ";
7286 printAddrMode6Operand(MI, OpNum: 1, STI, O);
7287 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
7288 return;
7289 break;
7290 case 25:
7291 // sysLDMDA, sysLDMDB, sysLDMIA, sysLDMIB, sysSTMDA, sysSTMDB, sysSTMIA, ...
7292 O << " ^";
7293 return;
7294 break;
7295 case 26:
7296 // t2ASRs1, t2LSRs1
7297 O << ", #1";
7298 return;
7299 break;
7300 }
7301
7302
7303 // Fragment 6 encoded into 6 bits for 38 unique commands.
7304 switch ((Bits >> 51) & 63) {
7305 default: llvm_unreachable("Invalid command number.");
7306 case 0:
7307 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCrr, ADDrr, ANDrr, B...
7308 printOperand(MI, OpNo: 2, STI, O);
7309 break;
7310 case 1:
7311 // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
7312 printOperand(MI, OpNo: 4, STI, O);
7313 break;
7314 case 2:
7315 // ADCri, ADDri, ANDri, BICri, EORri, ORRri, RSBri, RSCri, SBCri, SUBri
7316 printModImmOperand(MI, OpNum: 2, STI, O);
7317 return;
7318 break;
7319 case 3:
7320 // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, ORRrsi, RSBrsi, RSCrsi, SBCrsi...
7321 printSORegImmOperand(MI, OpNum: 2, STI, O);
7322 return;
7323 break;
7324 case 4:
7325 // BFI, t2BFI
7326 printBitfieldInvMaskImmOperand(MI, OpNum: 3, STI, O);
7327 return;
7328 break;
7329 case 5:
7330 // CDE_CX2DA, CDE_CX3D, VADDD, VDIVD, VLD1DUPd16wb_register, VLD1DUPd32wb...
7331 return;
7332 break;
7333 case 6:
7334 // CDE_CX3DA, MCR, MCRR, t2MCR, t2MCR2, t2MCRR, t2MCRR2
7335 O << ", ";
7336 break;
7337 case 7:
7338 // CDE_VCX2_vec, CDE_VCX3_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, M...
7339 printOperand(MI, OpNo: 3, STI, O);
7340 break;
7341 case 8:
7342 // CDE_VCX3A_fpdp, CDE_VCX3A_fpsp, VST2LNd16_UPD, VST2LNd32_UPD, VST2LNd8...
7343 printOperand(MI, OpNo: 5, STI, O);
7344 break;
7345 case 9:
7346 // LDCL_OPTION, LDC_OPTION, STCL_OPTION, STC_OPTION, t2LDC2L_OPTION, t2LD...
7347 printCoprocOptionImm(MI, OpNum: 3, STI, O);
7348 return;
7349 break;
7350 case 10:
7351 // LDCL_POST, LDC_POST, STCL_POST, STC_POST, t2LDC2L_POST, t2LDC2_POST, t...
7352 printPostIdxImm8s4Operand(MI, OpNum: 3, STI, O);
7353 return;
7354 break;
7355 case 11:
7356 // LDRBT_POST_IMM, LDRBT_POST_REG, LDRB_POST_IMM, LDRB_POST_REG, LDRT_POS...
7357 printAddrMode2OffsetOperand(MI, OpNum: 3, STI, O);
7358 return;
7359 break;
7360 case 12:
7361 // LDRD, STRD
7362 printAddrMode3Operand<false>(MI, Op: 2, STI, O);
7363 return;
7364 break;
7365 case 13:
7366 // LDRD_POST, STRD_POST, t2LDRD_POST, t2STRD_POST
7367 printAddrMode7Operand(MI, OpNum: 3, STI, O);
7368 break;
7369 case 14:
7370 // LDRD_PRE, STRD_PRE
7371 printAddrMode3Operand<true>(MI, Op: 3, STI, O);
7372 O << '!';
7373 return;
7374 break;
7375 case 15:
7376 // LDRHTi, LDRSBTi, LDRSHTi, STRHTi
7377 printPostIdxImm8Operand(MI, OpNum: 3, STI, O);
7378 return;
7379 break;
7380 case 16:
7381 // LDRHTr, LDRSBTr, LDRSHTr, STRHTr
7382 printPostIdxRegOperand(MI, OpNum: 3, STI, O);
7383 return;
7384 break;
7385 case 17:
7386 // LDRH_POST, LDRSB_POST, LDRSH_POST, STRH_POST
7387 printAddrMode3OffsetOperand(MI, OpNum: 3, STI, O);
7388 return;
7389 break;
7390 case 18:
7391 // MCRR2
7392 printCImmediate(MI, OpNum: 4, STI, O);
7393 return;
7394 break;
7395 case 19:
7396 // MVE_SQRSHRL, MVE_UQRSHLL
7397 printMveSaturateOp(MI, OpNum: 5, STI, O);
7398 O << ", ";
7399 printOperand(MI, OpNo: 4, STI, O);
7400 return;
7401 break;
7402 case 20:
7403 // MVE_VMOV_q_rr
7404 printVectorIndex(MI, OpNum: 5, STI, O);
7405 O << ", ";
7406 printOperand(MI, OpNo: 2, STI, O);
7407 O << ", ";
7408 printOperand(MI, OpNo: 3, STI, O);
7409 return;
7410 break;
7411 case 21:
7412 // STLEX, STLEXB, STLEXH, STREX, STREXB, STREXH, SWP, SWPB, t2LDAEXD, t2L...
7413 printAddrMode7Operand(MI, OpNum: 2, STI, O);
7414 return;
7415 break;
7416 case 22:
7417 // VCADDv2f32, VCADDv4f16, VCADDv4f32, VCADDv8f16
7418 printComplexRotationOp<180, 90>(MI, OpNo: 3, STI, O);
7419 return;
7420 break;
7421 case 23:
7422 // VCMLAv2f32, VCMLAv4f16, VCMLAv4f32, VCMLAv8f16
7423 printComplexRotationOp<90, 0>(MI, OpNo: 4, STI, O);
7424 return;
7425 break;
7426 case 24:
7427 // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8...
7428 printAddrMode6Operand(MI, OpNum: 1, STI, O);
7429 break;
7430 case 25:
7431 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD
7432 printAddrMode6Operand(MI, OpNum: 2, STI, O);
7433 printAddrMode6OffsetOperand(MI, OpNum: 4, STI, O);
7434 return;
7435 break;
7436 case 26:
7437 // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32
7438 printOperand(MI, OpNo: 1, STI, O);
7439 O << '[';
7440 printNoHashImmediate(MI, OpNum: 6, STI, O);
7441 O << "]}, ";
7442 printAddrMode6Operand(MI, OpNum: 2, STI, O);
7443 return;
7444 break;
7445 case 27:
7446 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
7447 O << '[';
7448 printNoHashImmediate(MI, OpNum: 8, STI, O);
7449 break;
7450 case 28:
7451 // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
7452 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
7453 return;
7454 break;
7455 case 29:
7456 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
7457 printAddrMode6Operand(MI, OpNum: 4, STI, O);
7458 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
7459 return;
7460 break;
7461 case 30:
7462 // VST4d16_UPD, VST4d32_UPD, VST4d8_UPD, VST4q16_UPD, VST4q32_UPD, VST4q8...
7463 printOperand(MI, OpNo: 7, STI, O);
7464 O << "}, ";
7465 printAddrMode6Operand(MI, OpNum: 1, STI, O);
7466 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
7467 return;
7468 break;
7469 case 31:
7470 // t2ADCrs, t2ADDrs, t2ANDrs, t2BICrs, t2EORrs, t2ORNrs, t2ORRrs, t2RSBrs...
7471 printT2SOOperand(MI, OpNum: 2, STI, O);
7472 return;
7473 break;
7474 case 32:
7475 // t2ASRri, t2LSRri
7476 printThumbSRImm(MI, OpNum: 2, STI, O);
7477 return;
7478 break;
7479 case 33:
7480 // t2BFic, t2CSEL, t2CSINC, t2CSINV, t2CSNEG
7481 printMandatoryPredicateOperand(MI, OpNum: 3, STI, O);
7482 return;
7483 break;
7484 case 34:
7485 // t2LDRD_PRE, t2STRD_PRE
7486 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 3, STI, O);
7487 O << '!';
7488 return;
7489 break;
7490 case 35:
7491 // t2LDRDi8, t2STRDi8
7492 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 2, STI, O);
7493 return;
7494 break;
7495 case 36:
7496 // t2STREX
7497 printT2AddrModeImm0_1020s4Operand(MI, OpNum: 2, STI, O);
7498 return;
7499 break;
7500 case 37:
7501 // tADDrSPi
7502 printThumbS4ImmOperand(MI, OpNum: 2, STI, O);
7503 return;
7504 break;
7505 }
7506
7507
7508 // Fragment 7 encoded into 5 bits for 17 unique commands.
7509 switch ((Bits >> 57) & 31) {
7510 default: llvm_unreachable("Invalid command number.");
7511 case 0:
7512 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
7513 return;
7514 break;
7515 case 1:
7516 // CDE_CX3A, CDE_VCX3A_vec, CDE_VCX3_vec, LDRD_POST, MLA, MLS, MVE_VCADDf...
7517 O << ", ";
7518 break;
7519 case 2:
7520 // CDE_CX3DA
7521 printOperand(MI, OpNo: 5, STI, O);
7522 return;
7523 break;
7524 case 3:
7525 // MCR, t2MCR, t2MCR2
7526 printCImmediate(MI, OpNum: 3, STI, O);
7527 O << ", ";
7528 printCImmediate(MI, OpNum: 4, STI, O);
7529 O << ", ";
7530 printOperand(MI, OpNo: 5, STI, O);
7531 return;
7532 break;
7533 case 4:
7534 // MCRR, t2MCRR, t2MCRR2
7535 printOperand(MI, OpNo: 3, STI, O);
7536 O << ", ";
7537 printCImmediate(MI, OpNum: 4, STI, O);
7538 return;
7539 break;
7540 case 5:
7541 // MVE_VMOV_rr_q, VMULLslsv2i32, VMULLslsv4i16, VMULLsluv2i32, VMULLsluv4...
7542 printVectorIndex(MI, OpNum: 3, STI, O);
7543 break;
7544 case 6:
7545 // PKHBT, t2PKHBT
7546 printPKHLSLShiftImm(MI, OpNum: 3, STI, O);
7547 return;
7548 break;
7549 case 7:
7550 // PKHTB, t2PKHTB
7551 printPKHASRShiftImm(MI, OpNum: 3, STI, O);
7552 return;
7553 break;
7554 case 8:
7555 // SXTAB, SXTAB16, SXTAH, UXTAB, UXTAB16, UXTAH, t2SXTAB, t2SXTAB16, t2SX...
7556 printRotImmOperand(MI, OpNum: 3, STI, O);
7557 return;
7558 break;
7559 case 9:
7560 // USAT, t2USAT
7561 printShiftImmOperand(MI, OpNum: 3, STI, O);
7562 return;
7563 break;
7564 case 10:
7565 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
7566 O << "]}, ";
7567 printAddrMode6Operand(MI, OpNum: 3, STI, O);
7568 printAddrMode6OffsetOperand(MI, OpNum: 5, STI, O);
7569 return;
7570 break;
7571 case 11:
7572 // VLD3LNd16, VLD3LNd32, VLD3LNd8, VLD3LNq16, VLD3LNq32
7573 O << "], ";
7574 printOperand(MI, OpNo: 2, STI, O);
7575 O << '[';
7576 printNoHashImmediate(MI, OpNum: 8, STI, O);
7577 O << "]}, ";
7578 printAddrMode6Operand(MI, OpNum: 3, STI, O);
7579 return;
7580 break;
7581 case 12:
7582 // VLD3d16, VLD3d16_UPD, VLD3d32, VLD3d32_UPD, VLD3d8, VLD3d8_UPD, VLD3q1...
7583 O << "}, ";
7584 break;
7585 case 13:
7586 // VLD4LNd16, VLD4LNd32, VLD4LNd8, VLD4LNq16, VLD4LNq32, VST2LNd16, VST2L...
7587 O << '[';
7588 break;
7589 case 14:
7590 // VMLALslsv2i32, VMLALslsv4i16, VMLALsluv2i32, VMLALsluv4i16, VMLAslfd, ...
7591 printVectorIndex(MI, OpNum: 4, STI, O);
7592 return;
7593 break;
7594 case 15:
7595 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD
7596 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
7597 return;
7598 break;
7599 case 16:
7600 // t2LDRD_POST, t2STRD_POST
7601 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 4, STI, O);
7602 return;
7603 break;
7604 }
7605
7606 switch (MI->getOpcode()) {
7607 default: llvm_unreachable("Unexpected opcode.");
7608 case ARM::CDE_CX3A:
7609 case ARM::CDE_VCX3A_vec:
7610 case ARM::CDE_VCX3_vec:
7611 case ARM::LDRD_POST:
7612 case ARM::MLA:
7613 case ARM::MLS:
7614 case ARM::MVE_VCADDf16:
7615 case ARM::MVE_VCADDf32:
7616 case ARM::MVE_VCADDi16:
7617 case ARM::MVE_VCADDi32:
7618 case ARM::MVE_VCADDi8:
7619 case ARM::MVE_VCMLAf16:
7620 case ARM::MVE_VCMLAf32:
7621 case ARM::MVE_VCMULf16:
7622 case ARM::MVE_VCMULf32:
7623 case ARM::MVE_VDWDUPu16:
7624 case ARM::MVE_VDWDUPu32:
7625 case ARM::MVE_VDWDUPu8:
7626 case ARM::MVE_VHCADDs16:
7627 case ARM::MVE_VHCADDs32:
7628 case ARM::MVE_VHCADDs8:
7629 case ARM::MVE_VIWDUPu16:
7630 case ARM::MVE_VIWDUPu32:
7631 case ARM::MVE_VIWDUPu8:
7632 case ARM::MVE_VMLALDAVas16:
7633 case ARM::MVE_VMLALDAVas32:
7634 case ARM::MVE_VMLALDAVau16:
7635 case ARM::MVE_VMLALDAVau32:
7636 case ARM::MVE_VMLALDAVaxs16:
7637 case ARM::MVE_VMLALDAVaxs32:
7638 case ARM::MVE_VMLALDAVs16:
7639 case ARM::MVE_VMLALDAVs32:
7640 case ARM::MVE_VMLALDAVu16:
7641 case ARM::MVE_VMLALDAVu32:
7642 case ARM::MVE_VMLALDAVxs16:
7643 case ARM::MVE_VMLALDAVxs32:
7644 case ARM::MVE_VMLSLDAVas16:
7645 case ARM::MVE_VMLSLDAVas32:
7646 case ARM::MVE_VMLSLDAVaxs16:
7647 case ARM::MVE_VMLSLDAVaxs32:
7648 case ARM::MVE_VMLSLDAVs16:
7649 case ARM::MVE_VMLSLDAVs32:
7650 case ARM::MVE_VMLSLDAVxs16:
7651 case ARM::MVE_VMLSLDAVxs32:
7652 case ARM::MVE_VRMLALDAVHas32:
7653 case ARM::MVE_VRMLALDAVHau32:
7654 case ARM::MVE_VRMLALDAVHaxs32:
7655 case ARM::MVE_VRMLALDAVHs32:
7656 case ARM::MVE_VRMLALDAVHu32:
7657 case ARM::MVE_VRMLALDAVHxs32:
7658 case ARM::MVE_VRMLSLDAVHas32:
7659 case ARM::MVE_VRMLSLDAVHaxs32:
7660 case ARM::MVE_VRMLSLDAVHs32:
7661 case ARM::MVE_VRMLSLDAVHxs32:
7662 case ARM::SBFX:
7663 case ARM::SMLABB:
7664 case ARM::SMLABT:
7665 case ARM::SMLAD:
7666 case ARM::SMLADX:
7667 case ARM::SMLALBB:
7668 case ARM::SMLALBT:
7669 case ARM::SMLALD:
7670 case ARM::SMLALDX:
7671 case ARM::SMLALTB:
7672 case ARM::SMLALTT:
7673 case ARM::SMLATB:
7674 case ARM::SMLATT:
7675 case ARM::SMLAWB:
7676 case ARM::SMLAWT:
7677 case ARM::SMLSD:
7678 case ARM::SMLSDX:
7679 case ARM::SMLSLD:
7680 case ARM::SMLSLDX:
7681 case ARM::SMMLA:
7682 case ARM::SMMLAR:
7683 case ARM::SMMLS:
7684 case ARM::SMMLSR:
7685 case ARM::SMULL:
7686 case ARM::STRD_POST:
7687 case ARM::UBFX:
7688 case ARM::UMAAL:
7689 case ARM::UMULL:
7690 case ARM::USADA8:
7691 case ARM::VEXTd16:
7692 case ARM::VEXTd32:
7693 case ARM::VEXTd8:
7694 case ARM::VEXTq16:
7695 case ARM::VEXTq32:
7696 case ARM::VEXTq64:
7697 case ARM::VEXTq8:
7698 case ARM::VLD3d16:
7699 case ARM::VLD3d32:
7700 case ARM::VLD3d8:
7701 case ARM::VLD3q16:
7702 case ARM::VLD3q32:
7703 case ARM::VLD3q8:
7704 case ARM::VMOVRRS:
7705 case ARM::VMOVSRR:
7706 case ARM::VST3d16:
7707 case ARM::VST3d32:
7708 case ARM::VST3d8:
7709 case ARM::VST3q16:
7710 case ARM::VST3q32:
7711 case ARM::VST3q8:
7712 case ARM::t2MLA:
7713 case ARM::t2MLS:
7714 case ARM::t2SBFX:
7715 case ARM::t2SMLABB:
7716 case ARM::t2SMLABT:
7717 case ARM::t2SMLAD:
7718 case ARM::t2SMLADX:
7719 case ARM::t2SMLAL:
7720 case ARM::t2SMLALBB:
7721 case ARM::t2SMLALBT:
7722 case ARM::t2SMLALD:
7723 case ARM::t2SMLALDX:
7724 case ARM::t2SMLALTB:
7725 case ARM::t2SMLALTT:
7726 case ARM::t2SMLATB:
7727 case ARM::t2SMLATT:
7728 case ARM::t2SMLAWB:
7729 case ARM::t2SMLAWT:
7730 case ARM::t2SMLSD:
7731 case ARM::t2SMLSDX:
7732 case ARM::t2SMLSLD:
7733 case ARM::t2SMLSLDX:
7734 case ARM::t2SMMLA:
7735 case ARM::t2SMMLAR:
7736 case ARM::t2SMMLS:
7737 case ARM::t2SMMLSR:
7738 case ARM::t2SMULL:
7739 case ARM::t2STLEXD:
7740 case ARM::t2STREXD:
7741 case ARM::t2UBFX:
7742 case ARM::t2UMAAL:
7743 case ARM::t2UMLAL:
7744 case ARM::t2UMULL:
7745 case ARM::t2USADA8:
7746 switch (MI->getOpcode()) {
7747 default: llvm_unreachable("Unexpected opcode.");
7748 case ARM::CDE_CX3A:
7749 case ARM::CDE_VCX3A_vec:
7750 case ARM::MVE_VMLALDAVas16:
7751 case ARM::MVE_VMLALDAVas32:
7752 case ARM::MVE_VMLALDAVau16:
7753 case ARM::MVE_VMLALDAVau32:
7754 case ARM::MVE_VMLALDAVaxs16:
7755 case ARM::MVE_VMLALDAVaxs32:
7756 case ARM::MVE_VMLSLDAVas16:
7757 case ARM::MVE_VMLSLDAVas32:
7758 case ARM::MVE_VMLSLDAVaxs16:
7759 case ARM::MVE_VMLSLDAVaxs32:
7760 case ARM::MVE_VRMLALDAVHas32:
7761 case ARM::MVE_VRMLALDAVHau32:
7762 case ARM::MVE_VRMLALDAVHaxs32:
7763 case ARM::MVE_VRMLSLDAVHas32:
7764 case ARM::MVE_VRMLSLDAVHaxs32:
7765 printOperand(MI, OpNo: 5, STI, O);
7766 break;
7767 case ARM::CDE_VCX3_vec:
7768 case ARM::MVE_VDWDUPu16:
7769 case ARM::MVE_VDWDUPu32:
7770 case ARM::MVE_VDWDUPu8:
7771 case ARM::MVE_VIWDUPu16:
7772 case ARM::MVE_VIWDUPu32:
7773 case ARM::MVE_VIWDUPu8:
7774 printOperand(MI, OpNo: 4, STI, O);
7775 break;
7776 case ARM::LDRD_POST:
7777 case ARM::STRD_POST:
7778 printAddrMode3OffsetOperand(MI, OpNum: 4, STI, O);
7779 break;
7780 case ARM::MLA:
7781 case ARM::MLS:
7782 case ARM::MVE_VMLALDAVs16:
7783 case ARM::MVE_VMLALDAVs32:
7784 case ARM::MVE_VMLALDAVu16:
7785 case ARM::MVE_VMLALDAVu32:
7786 case ARM::MVE_VMLALDAVxs16:
7787 case ARM::MVE_VMLALDAVxs32:
7788 case ARM::MVE_VMLSLDAVs16:
7789 case ARM::MVE_VMLSLDAVs32:
7790 case ARM::MVE_VMLSLDAVxs16:
7791 case ARM::MVE_VMLSLDAVxs32:
7792 case ARM::MVE_VRMLALDAVHs32:
7793 case ARM::MVE_VRMLALDAVHu32:
7794 case ARM::MVE_VRMLALDAVHxs32:
7795 case ARM::MVE_VRMLSLDAVHs32:
7796 case ARM::MVE_VRMLSLDAVHxs32:
7797 case ARM::SMLABB:
7798 case ARM::SMLABT:
7799 case ARM::SMLAD:
7800 case ARM::SMLADX:
7801 case ARM::SMLALBB:
7802 case ARM::SMLALBT:
7803 case ARM::SMLALD:
7804 case ARM::SMLALDX:
7805 case ARM::SMLALTB:
7806 case ARM::SMLALTT:
7807 case ARM::SMLATB:
7808 case ARM::SMLATT:
7809 case ARM::SMLAWB:
7810 case ARM::SMLAWT:
7811 case ARM::SMLSD:
7812 case ARM::SMLSDX:
7813 case ARM::SMLSLD:
7814 case ARM::SMLSLDX:
7815 case ARM::SMMLA:
7816 case ARM::SMMLAR:
7817 case ARM::SMMLS:
7818 case ARM::SMMLSR:
7819 case ARM::SMULL:
7820 case ARM::UMAAL:
7821 case ARM::UMULL:
7822 case ARM::USADA8:
7823 case ARM::VEXTd16:
7824 case ARM::VEXTd32:
7825 case ARM::VEXTd8:
7826 case ARM::VEXTq16:
7827 case ARM::VEXTq32:
7828 case ARM::VEXTq64:
7829 case ARM::VEXTq8:
7830 case ARM::VMOVRRS:
7831 case ARM::VMOVSRR:
7832 case ARM::t2MLA:
7833 case ARM::t2MLS:
7834 case ARM::t2SMLABB:
7835 case ARM::t2SMLABT:
7836 case ARM::t2SMLAD:
7837 case ARM::t2SMLADX:
7838 case ARM::t2SMLAL:
7839 case ARM::t2SMLALBB:
7840 case ARM::t2SMLALBT:
7841 case ARM::t2SMLALD:
7842 case ARM::t2SMLALDX:
7843 case ARM::t2SMLALTB:
7844 case ARM::t2SMLALTT:
7845 case ARM::t2SMLATB:
7846 case ARM::t2SMLATT:
7847 case ARM::t2SMLAWB:
7848 case ARM::t2SMLAWT:
7849 case ARM::t2SMLSD:
7850 case ARM::t2SMLSDX:
7851 case ARM::t2SMLSLD:
7852 case ARM::t2SMLSLDX:
7853 case ARM::t2SMMLA:
7854 case ARM::t2SMMLAR:
7855 case ARM::t2SMMLS:
7856 case ARM::t2SMMLSR:
7857 case ARM::t2SMULL:
7858 case ARM::t2UMAAL:
7859 case ARM::t2UMLAL:
7860 case ARM::t2UMULL:
7861 case ARM::t2USADA8:
7862 printOperand(MI, OpNo: 3, STI, O);
7863 break;
7864 case ARM::MVE_VCADDf16:
7865 case ARM::MVE_VCADDf32:
7866 case ARM::MVE_VCADDi16:
7867 case ARM::MVE_VCADDi32:
7868 case ARM::MVE_VCADDi8:
7869 case ARM::MVE_VHCADDs16:
7870 case ARM::MVE_VHCADDs32:
7871 case ARM::MVE_VHCADDs8:
7872 printComplexRotationOp<180, 90>(MI, OpNo: 3, STI, O);
7873 break;
7874 case ARM::MVE_VCMLAf16:
7875 case ARM::MVE_VCMLAf32:
7876 printComplexRotationOp<90, 0>(MI, OpNo: 4, STI, O);
7877 break;
7878 case ARM::MVE_VCMULf16:
7879 case ARM::MVE_VCMULf32:
7880 printComplexRotationOp<90, 0>(MI, OpNo: 3, STI, O);
7881 break;
7882 case ARM::SBFX:
7883 case ARM::UBFX:
7884 case ARM::t2SBFX:
7885 case ARM::t2UBFX:
7886 printImmPlusOneOperand(MI, OpNum: 3, STI, O);
7887 break;
7888 case ARM::VLD3d16:
7889 case ARM::VLD3d32:
7890 case ARM::VLD3d8:
7891 case ARM::VLD3q16:
7892 case ARM::VLD3q32:
7893 case ARM::VLD3q8:
7894 printAddrMode6Operand(MI, OpNum: 3, STI, O);
7895 break;
7896 case ARM::VST3d16:
7897 case ARM::VST3d32:
7898 case ARM::VST3d8:
7899 case ARM::VST3q16:
7900 case ARM::VST3q32:
7901 case ARM::VST3q8:
7902 printAddrMode6Operand(MI, OpNum: 0, STI, O);
7903 break;
7904 case ARM::t2STLEXD:
7905 case ARM::t2STREXD:
7906 printAddrMode7Operand(MI, OpNum: 3, STI, O);
7907 break;
7908 }
7909 return;
7910 break;
7911 case ARM::MVE_VMOV_rr_q:
7912 O << ", ";
7913 printOperand(MI, OpNo: 2, STI, O);
7914 printVectorIndex(MI, OpNum: 4, STI, O);
7915 return;
7916 break;
7917 case ARM::VLD3d16_UPD:
7918 case ARM::VLD3d32_UPD:
7919 case ARM::VLD3d8_UPD:
7920 case ARM::VLD3q16_UPD:
7921 case ARM::VLD3q32_UPD:
7922 case ARM::VLD3q8_UPD:
7923 printAddrMode6Operand(MI, OpNum: 4, STI, O);
7924 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
7925 return;
7926 break;
7927 case ARM::VLD4LNd16:
7928 case ARM::VLD4LNd32:
7929 case ARM::VLD4LNd8:
7930 case ARM::VLD4LNq16:
7931 case ARM::VLD4LNq32:
7932 printNoHashImmediate(MI, OpNum: 10, STI, O);
7933 O << "]}, ";
7934 printAddrMode6Operand(MI, OpNum: 4, STI, O);
7935 return;
7936 break;
7937 case ARM::VLD4d16:
7938 case ARM::VLD4d32:
7939 case ARM::VLD4d8:
7940 case ARM::VLD4q16:
7941 case ARM::VLD4q32:
7942 case ARM::VLD4q8:
7943 printOperand(MI, OpNo: 3, STI, O);
7944 O << "}, ";
7945 printAddrMode6Operand(MI, OpNum: 4, STI, O);
7946 return;
7947 break;
7948 case ARM::VLD4d16_UPD:
7949 case ARM::VLD4d32_UPD:
7950 case ARM::VLD4d8_UPD:
7951 case ARM::VLD4q16_UPD:
7952 case ARM::VLD4q32_UPD:
7953 case ARM::VLD4q8_UPD:
7954 printOperand(MI, OpNo: 3, STI, O);
7955 O << "}, ";
7956 printAddrMode6Operand(MI, OpNum: 5, STI, O);
7957 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
7958 return;
7959 break;
7960 case ARM::VMULLslsv2i32:
7961 case ARM::VMULLslsv4i16:
7962 case ARM::VMULLsluv2i32:
7963 case ARM::VMULLsluv4i16:
7964 case ARM::VMULslfd:
7965 case ARM::VMULslfq:
7966 case ARM::VMULslhd:
7967 case ARM::VMULslhq:
7968 case ARM::VMULslv2i32:
7969 case ARM::VMULslv4i16:
7970 case ARM::VMULslv4i32:
7971 case ARM::VMULslv8i16:
7972 case ARM::VQDMULHslv2i32:
7973 case ARM::VQDMULHslv4i16:
7974 case ARM::VQDMULHslv4i32:
7975 case ARM::VQDMULHslv8i16:
7976 case ARM::VQDMULLslv2i32:
7977 case ARM::VQDMULLslv4i16:
7978 case ARM::VQRDMULHslv2i32:
7979 case ARM::VQRDMULHslv4i16:
7980 case ARM::VQRDMULHslv4i32:
7981 case ARM::VQRDMULHslv8i16:
7982 return;
7983 break;
7984 case ARM::VST2LNd16:
7985 case ARM::VST2LNd32:
7986 case ARM::VST2LNd8:
7987 case ARM::VST2LNq16:
7988 case ARM::VST2LNq32:
7989 printNoHashImmediate(MI, OpNum: 4, STI, O);
7990 O << "]}, ";
7991 printAddrMode6Operand(MI, OpNum: 0, STI, O);
7992 return;
7993 break;
7994 case ARM::VST2LNd16_UPD:
7995 case ARM::VST2LNd32_UPD:
7996 case ARM::VST2LNd8_UPD:
7997 case ARM::VST2LNq16_UPD:
7998 case ARM::VST2LNq32_UPD:
7999 printNoHashImmediate(MI, OpNum: 6, STI, O);
8000 O << "]}, ";
8001 printAddrMode6Operand(MI, OpNum: 1, STI, O);
8002 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
8003 return;
8004 break;
8005 case ARM::VST3LNd16:
8006 case ARM::VST3LNd32:
8007 case ARM::VST3LNd8:
8008 case ARM::VST3LNq16:
8009 case ARM::VST3LNq32:
8010 printNoHashImmediate(MI, OpNum: 5, STI, O);
8011 O << "], ";
8012 printOperand(MI, OpNo: 4, STI, O);
8013 O << '[';
8014 printNoHashImmediate(MI, OpNum: 5, STI, O);
8015 O << "]}, ";
8016 printAddrMode6Operand(MI, OpNum: 0, STI, O);
8017 return;
8018 break;
8019 case ARM::VST4LNd16:
8020 case ARM::VST4LNd32:
8021 case ARM::VST4LNd8:
8022 case ARM::VST4LNq16:
8023 case ARM::VST4LNq32:
8024 printNoHashImmediate(MI, OpNum: 6, STI, O);
8025 O << "], ";
8026 printOperand(MI, OpNo: 4, STI, O);
8027 O << '[';
8028 printNoHashImmediate(MI, OpNum: 6, STI, O);
8029 O << "], ";
8030 printOperand(MI, OpNo: 5, STI, O);
8031 O << '[';
8032 printNoHashImmediate(MI, OpNum: 6, STI, O);
8033 O << "]}, ";
8034 printAddrMode6Operand(MI, OpNum: 0, STI, O);
8035 return;
8036 break;
8037 case ARM::VST4d16:
8038 case ARM::VST4d32:
8039 case ARM::VST4d8:
8040 case ARM::VST4q16:
8041 case ARM::VST4q32:
8042 case ARM::VST4q8:
8043 printOperand(MI, OpNo: 5, STI, O);
8044 O << "}, ";
8045 printAddrMode6Operand(MI, OpNum: 0, STI, O);
8046 return;
8047 break;
8048 }
8049}
8050
8051
8052/// getRegisterName - This method is automatically generated by tblgen
8053/// from the register set description. This returns the assembler name
8054/// for the specified register.
8055const char *ARMInstPrinter::
8056getRegisterName(MCRegister Reg, unsigned AltIdx) {
8057 unsigned RegNo = Reg.id();
8058 assert(RegNo && RegNo < 297 && "Invalid register number!");
8059
8060
8061#ifdef __GNUC__
8062#pragma GCC diagnostic push
8063#pragma GCC diagnostic ignored "-Woverlength-strings"
8064#endif
8065 static const char AsmStrsNoRegAltName[] = {
8066 /* 0 */ "D4_D6_D8_D10\000"
8067 /* 13 */ "D7_D8_D9_D10\000"
8068 /* 26 */ "Q7_Q8_Q9_Q10\000"
8069 /* 39 */ "d10\000"
8070 /* 43 */ "q10\000"
8071 /* 47 */ "r10\000"
8072 /* 51 */ "s10\000"
8073 /* 55 */ "D14_D16_D18_D20\000"
8074 /* 71 */ "D17_D18_D19_D20\000"
8075 /* 87 */ "d20\000"
8076 /* 91 */ "s20\000"
8077 /* 95 */ "D24_D26_D28_D30\000"
8078 /* 111 */ "D27_D28_D29_D30\000"
8079 /* 127 */ "d30\000"
8080 /* 131 */ "s30\000"
8081 /* 135 */ "d0\000"
8082 /* 138 */ "p0\000"
8083 /* 141 */ "q0\000"
8084 /* 144 */ "mvfr0\000"
8085 /* 150 */ "s0\000"
8086 /* 153 */ "D9_D10_D11\000"
8087 /* 164 */ "D5_D7_D9_D11\000"
8088 /* 177 */ "Q8_Q9_Q10_Q11\000"
8089 /* 191 */ "R10_R11\000"
8090 /* 199 */ "d11\000"
8091 /* 203 */ "q11\000"
8092 /* 207 */ "r11\000"
8093 /* 211 */ "s11\000"
8094 /* 215 */ "D19_D20_D21\000"
8095 /* 227 */ "D15_D17_D19_D21\000"
8096 /* 243 */ "d21\000"
8097 /* 247 */ "s21\000"
8098 /* 251 */ "D29_D30_D31\000"
8099 /* 263 */ "D25_D27_D29_D31\000"
8100 /* 279 */ "d31\000"
8101 /* 283 */ "s31\000"
8102 /* 287 */ "Q0_Q1\000"
8103 /* 293 */ "R0_R1\000"
8104 /* 299 */ "d1\000"
8105 /* 302 */ "q1\000"
8106 /* 305 */ "mvfr1\000"
8107 /* 311 */ "s1\000"
8108 /* 314 */ "D6_D8_D10_D12\000"
8109 /* 328 */ "D9_D10_D11_D12\000"
8110 /* 343 */ "Q9_Q10_Q11_Q12\000"
8111 /* 358 */ "d12\000"
8112 /* 362 */ "q12\000"
8113 /* 366 */ "r12\000"
8114 /* 370 */ "s12\000"
8115 /* 374 */ "D16_D18_D20_D22\000"
8116 /* 390 */ "D19_D20_D21_D22\000"
8117 /* 406 */ "d22\000"
8118 /* 410 */ "s22\000"
8119 /* 414 */ "D0_D2\000"
8120 /* 420 */ "D0_D1_D2\000"
8121 /* 429 */ "Q1_Q2\000"
8122 /* 435 */ "d2\000"
8123 /* 438 */ "q2\000"
8124 /* 441 */ "mvfr2\000"
8125 /* 447 */ "s2\000"
8126 /* 450 */ "fpinst2\000"
8127 /* 458 */ "D7_D9_D11_D13\000"
8128 /* 472 */ "D11_D12_D13\000"
8129 /* 484 */ "Q10_Q11_Q12_Q13\000"
8130 /* 500 */ "d13\000"
8131 /* 504 */ "q13\000"
8132 /* 508 */ "s13\000"
8133 /* 512 */ "D17_D19_D21_D23\000"
8134 /* 528 */ "D21_D22_D23\000"
8135 /* 540 */ "d23\000"
8136 /* 544 */ "s23\000"
8137 /* 548 */ "D1_D3\000"
8138 /* 554 */ "D1_D2_D3\000"
8139 /* 563 */ "Q0_Q1_Q2_Q3\000"
8140 /* 575 */ "R2_R3\000"
8141 /* 581 */ "d3\000"
8142 /* 584 */ "q3\000"
8143 /* 587 */ "r3\000"
8144 /* 590 */ "s3\000"
8145 /* 593 */ "D8_D10_D12_D14\000"
8146 /* 608 */ "D11_D12_D13_D14\000"
8147 /* 624 */ "Q11_Q12_Q13_Q14\000"
8148 /* 640 */ "d14\000"
8149 /* 644 */ "q14\000"
8150 /* 648 */ "s14\000"
8151 /* 652 */ "D18_D20_D22_D24\000"
8152 /* 668 */ "D21_D22_D23_D24\000"
8153 /* 684 */ "d24\000"
8154 /* 688 */ "s24\000"
8155 /* 692 */ "D0_D2_D4\000"
8156 /* 701 */ "D1_D2_D3_D4\000"
8157 /* 713 */ "Q1_Q2_Q3_Q4\000"
8158 /* 725 */ "d4\000"
8159 /* 728 */ "q4\000"
8160 /* 731 */ "r4\000"
8161 /* 734 */ "s4\000"
8162 /* 737 */ "D9_D11_D13_D15\000"
8163 /* 752 */ "D13_D14_D15\000"
8164 /* 764 */ "Q12_Q13_Q14_Q15\000"
8165 /* 780 */ "d15\000"
8166 /* 784 */ "q15\000"
8167 /* 788 */ "s15\000"
8168 /* 792 */ "D19_D21_D23_D25\000"
8169 /* 808 */ "D23_D24_D25\000"
8170 /* 820 */ "d25\000"
8171 /* 824 */ "s25\000"
8172 /* 828 */ "D1_D3_D5\000"
8173 /* 837 */ "D3_D4_D5\000"
8174 /* 846 */ "Q2_Q3_Q4_Q5\000"
8175 /* 858 */ "R4_R5\000"
8176 /* 864 */ "d5\000"
8177 /* 867 */ "q5\000"
8178 /* 870 */ "r5\000"
8179 /* 873 */ "s5\000"
8180 /* 876 */ "D10_D12_D14_D16\000"
8181 /* 892 */ "D13_D14_D15_D16\000"
8182 /* 908 */ "d16\000"
8183 /* 912 */ "s16\000"
8184 /* 916 */ "D20_D22_D24_D26\000"
8185 /* 932 */ "D23_D24_D25_D26\000"
8186 /* 948 */ "d26\000"
8187 /* 952 */ "s26\000"
8188 /* 956 */ "D0_D2_D4_D6\000"
8189 /* 968 */ "D3_D4_D5_D6\000"
8190 /* 980 */ "Q3_Q4_Q5_Q6\000"
8191 /* 992 */ "d6\000"
8192 /* 995 */ "q6\000"
8193 /* 998 */ "r6\000"
8194 /* 1001 */ "s6\000"
8195 /* 1004 */ "D11_D13_D15_D17\000"
8196 /* 1020 */ "D15_D16_D17\000"
8197 /* 1032 */ "d17\000"
8198 /* 1036 */ "s17\000"
8199 /* 1040 */ "D21_D23_D25_D27\000"
8200 /* 1056 */ "D25_D26_D27\000"
8201 /* 1068 */ "d27\000"
8202 /* 1072 */ "s27\000"
8203 /* 1076 */ "D1_D3_D5_D7\000"
8204 /* 1088 */ "D5_D6_D7\000"
8205 /* 1097 */ "Q4_Q5_Q6_Q7\000"
8206 /* 1109 */ "R6_R7\000"
8207 /* 1115 */ "d7\000"
8208 /* 1118 */ "q7\000"
8209 /* 1121 */ "r7\000"
8210 /* 1124 */ "s7\000"
8211 /* 1127 */ "D12_D14_D16_D18\000"
8212 /* 1143 */ "D15_D16_D17_D18\000"
8213 /* 1159 */ "d18\000"
8214 /* 1163 */ "s18\000"
8215 /* 1167 */ "D22_D24_D26_D28\000"
8216 /* 1183 */ "D25_D26_D27_D28\000"
8217 /* 1199 */ "d28\000"
8218 /* 1203 */ "s28\000"
8219 /* 1207 */ "D2_D4_D6_D8\000"
8220 /* 1219 */ "D5_D6_D7_D8\000"
8221 /* 1231 */ "Q5_Q6_Q7_Q8\000"
8222 /* 1243 */ "d8\000"
8223 /* 1246 */ "q8\000"
8224 /* 1249 */ "r8\000"
8225 /* 1252 */ "s8\000"
8226 /* 1255 */ "D13_D15_D17_D19\000"
8227 /* 1271 */ "D17_D18_D19\000"
8228 /* 1283 */ "d19\000"
8229 /* 1287 */ "s19\000"
8230 /* 1291 */ "D23_D25_D27_D29\000"
8231 /* 1307 */ "D27_D28_D29\000"
8232 /* 1319 */ "d29\000"
8233 /* 1323 */ "s29\000"
8234 /* 1327 */ "D3_D5_D7_D9\000"
8235 /* 1339 */ "D7_D8_D9\000"
8236 /* 1348 */ "Q6_Q7_Q8_Q9\000"
8237 /* 1360 */ "R8_R9\000"
8238 /* 1366 */ "d9\000"
8239 /* 1369 */ "q9\000"
8240 /* 1372 */ "r9\000"
8241 /* 1375 */ "s9\000"
8242 /* 1378 */ "R12_SP\000"
8243 /* 1385 */ "pc\000"
8244 /* 1388 */ "fpscr_nzcvqc\000"
8245 /* 1401 */ "fpexc\000"
8246 /* 1407 */ "fpsid\000"
8247 /* 1413 */ "ra_auth_code\000"
8248 /* 1426 */ "itstate\000"
8249 /* 1434 */ "fpscr_rm\000"
8250 /* 1443 */ "sp\000"
8251 /* 1446 */ "fpscr\000"
8252 /* 1452 */ "lr\000"
8253 /* 1455 */ "vpr\000"
8254 /* 1459 */ "apsr\000"
8255 /* 1464 */ "cpsr\000"
8256 /* 1469 */ "spsr\000"
8257 /* 1474 */ "zr\000"
8258 /* 1477 */ "fpcxtns\000"
8259 /* 1485 */ "fpcxts\000"
8260 /* 1492 */ "fpinst\000"
8261 /* 1499 */ "fpscr_nzcv\000"
8262 /* 1510 */ "apsr_nzcv\000"
8263};
8264#ifdef __GNUC__
8265#pragma GCC diagnostic pop
8266#endif
8267
8268 static const uint16_t RegAsmOffsetNoRegAltName[] = {
8269 1459, 1510, 1464, 1477, 1485, 1401, 1492, 1446, 1499, 1388, 1434, 1407, 1426, 1452,
8270 1385, 1413, 1443, 1469, 1455, 1474, 135, 299, 435, 581, 725, 864, 992, 1115,
8271 1243, 1366, 39, 199, 358, 500, 640, 780, 908, 1032, 1159, 1283, 87, 243,
8272 406, 540, 684, 820, 948, 1068, 1199, 1319, 127, 279, 450, 144, 305, 441,
8273 138, 141, 302, 438, 584, 728, 867, 995, 1118, 1246, 1369, 43, 203, 362,
8274 504, 644, 784, 147, 308, 444, 587, 731, 870, 998, 1121, 1249, 1372, 47,
8275 207, 366, 150, 311, 447, 590, 734, 873, 1001, 1124, 1252, 1375, 51, 211,
8276 370, 508, 648, 788, 912, 1036, 1163, 1287, 91, 247, 410, 544, 688, 824,
8277 952, 1072, 1203, 1323, 131, 283, 414, 548, 695, 831, 962, 1082, 1213, 1333,
8278 6, 170, 320, 464, 600, 744, 884, 1012, 1135, 1263, 63, 235, 382, 520,
8279 660, 800, 924, 1048, 1175, 1299, 103, 271, 287, 429, 569, 719, 852, 986,
8280 1103, 1237, 1354, 32, 183, 350, 492, 632, 772, 563, 713, 846, 980, 1097,
8281 1231, 1348, 26, 177, 343, 484, 624, 764, 293, 575, 858, 1109, 1360, 191,
8282 1378, 420, 554, 704, 837, 971, 1088, 1222, 1339, 16, 153, 331, 472, 612,
8283 752, 896, 1020, 1147, 1271, 75, 215, 394, 528, 672, 808, 936, 1056, 1187,
8284 1307, 115, 251, 692, 828, 959, 1079, 1210, 1330, 3, 167, 317, 461, 596,
8285 740, 880, 1008, 1131, 1259, 59, 231, 378, 516, 656, 796, 920, 1044, 1171,
8286 1295, 99, 267, 956, 1076, 1207, 1327, 0, 164, 314, 458, 593, 737, 876,
8287 1004, 1127, 1255, 55, 227, 374, 512, 652, 792, 916, 1040, 1167, 1291, 95,
8288 263, 423, 707, 974, 1225, 19, 335, 616, 900, 1151, 79, 398, 676, 940,
8289 1191, 119, 701, 968, 1219, 13, 328, 608, 892, 1143, 71, 390, 668, 932,
8290 1183, 111,
8291 };
8292
8293
8294#ifdef __GNUC__
8295#pragma GCC diagnostic push
8296#pragma GCC diagnostic ignored "-Woverlength-strings"
8297#endif
8298 static const char AsmStrsRegNamesRaw[] = {
8299 /* 0 */ "r13\000"
8300 /* 4 */ "r14\000"
8301 /* 8 */ "r15\000"
8302};
8303#ifdef __GNUC__
8304#pragma GCC diagnostic pop
8305#endif
8306
8307 static const uint8_t RegAsmOffsetRegNamesRaw[] = {
8308 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 4,
8309 8, 3, 0, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
8310 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
8311 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
8312 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
8313 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
8314 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
8315 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
8316 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
8317 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
8318 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
8319 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
8320 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
8321 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
8322 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
8323 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
8324 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
8325 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
8326 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
8327 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
8328 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
8329 3, 3,
8330 };
8331
8332 switch(AltIdx) {
8333 default: llvm_unreachable("Invalid register alt name index!");
8334 case ARM::NoRegAltName:
8335 assert(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) &&
8336 "Invalid alt name index for register!");
8337 return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
8338 case ARM::RegNamesRaw:
8339 if (!*(AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1]))
8340 return getRegisterName(Reg: RegNo, AltIdx: ARM::NoRegAltName);
8341 return AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1];
8342 }
8343}
8344
8345#ifdef PRINT_ALIAS_INSTR
8346#undef PRINT_ALIAS_INSTR
8347
8348bool ARMInstPrinter::printAliasInstr(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &OS) {
8349 static const PatternsForOpcode OpToPatterns[] = {
8350 {.Opcode: ARM::DSB, .PatternStart: 0, .NumPatterns: 3 },
8351 {.Opcode: ARM::HINT, .PatternStart: 3, .NumPatterns: 9 },
8352 {.Opcode: ARM::MVE_VMLADAVas16, .PatternStart: 12, .NumPatterns: 1 },
8353 {.Opcode: ARM::MVE_VMLADAVas32, .PatternStart: 13, .NumPatterns: 1 },
8354 {.Opcode: ARM::MVE_VMLADAVas8, .PatternStart: 14, .NumPatterns: 1 },
8355 {.Opcode: ARM::MVE_VMLADAVau16, .PatternStart: 15, .NumPatterns: 1 },
8356 {.Opcode: ARM::MVE_VMLADAVau32, .PatternStart: 16, .NumPatterns: 1 },
8357 {.Opcode: ARM::MVE_VMLADAVau8, .PatternStart: 17, .NumPatterns: 1 },
8358 {.Opcode: ARM::MVE_VMLADAVs16, .PatternStart: 18, .NumPatterns: 1 },
8359 {.Opcode: ARM::MVE_VMLADAVs32, .PatternStart: 19, .NumPatterns: 1 },
8360 {.Opcode: ARM::MVE_VMLADAVs8, .PatternStart: 20, .NumPatterns: 1 },
8361 {.Opcode: ARM::MVE_VMLADAVu16, .PatternStart: 21, .NumPatterns: 1 },
8362 {.Opcode: ARM::MVE_VMLADAVu32, .PatternStart: 22, .NumPatterns: 1 },
8363 {.Opcode: ARM::MVE_VMLADAVu8, .PatternStart: 23, .NumPatterns: 1 },
8364 {.Opcode: ARM::MVE_VMLALDAVas16, .PatternStart: 24, .NumPatterns: 1 },
8365 {.Opcode: ARM::MVE_VMLALDAVas32, .PatternStart: 25, .NumPatterns: 1 },
8366 {.Opcode: ARM::MVE_VMLALDAVau16, .PatternStart: 26, .NumPatterns: 1 },
8367 {.Opcode: ARM::MVE_VMLALDAVau32, .PatternStart: 27, .NumPatterns: 1 },
8368 {.Opcode: ARM::MVE_VMLALDAVs16, .PatternStart: 28, .NumPatterns: 1 },
8369 {.Opcode: ARM::MVE_VMLALDAVs32, .PatternStart: 29, .NumPatterns: 1 },
8370 {.Opcode: ARM::MVE_VMLALDAVu16, .PatternStart: 30, .NumPatterns: 1 },
8371 {.Opcode: ARM::MVE_VMLALDAVu32, .PatternStart: 31, .NumPatterns: 1 },
8372 {.Opcode: ARM::MVE_VORR, .PatternStart: 32, .NumPatterns: 1 },
8373 {.Opcode: ARM::MVE_VRMLALDAVHas32, .PatternStart: 33, .NumPatterns: 1 },
8374 {.Opcode: ARM::MVE_VRMLALDAVHau32, .PatternStart: 34, .NumPatterns: 1 },
8375 {.Opcode: ARM::MVE_VRMLALDAVHs32, .PatternStart: 35, .NumPatterns: 1 },
8376 {.Opcode: ARM::MVE_VRMLALDAVHu32, .PatternStart: 36, .NumPatterns: 1 },
8377 {.Opcode: ARM::VLLDM, .PatternStart: 37, .NumPatterns: 1 },
8378 {.Opcode: ARM::VLSTM, .PatternStart: 38, .NumPatterns: 1 },
8379 {.Opcode: ARM::t2CSINC, .PatternStart: 39, .NumPatterns: 2 },
8380 {.Opcode: ARM::t2CSINV, .PatternStart: 41, .NumPatterns: 2 },
8381 {.Opcode: ARM::t2CSNEG, .PatternStart: 43, .NumPatterns: 1 },
8382 {.Opcode: ARM::t2DSB, .PatternStart: 44, .NumPatterns: 3 },
8383 {.Opcode: ARM::t2HINT, .PatternStart: 47, .NumPatterns: 13 },
8384 {.Opcode: ARM::t2SUBS_PC_LR, .PatternStart: 60, .NumPatterns: 1 },
8385 {.Opcode: ARM::tHINT, .PatternStart: 61, .NumPatterns: 6 },
8386 };
8387
8388 static const AliasPattern Patterns[] = {
8389 // ARM::DSB - 0
8390 {.AsmStrOffset: 0, .AliasCondStart: 0, .NumOperands: 1, .NumConds: 3 },
8391 {.AsmStrOffset: 5, .AliasCondStart: 3, .NumOperands: 1, .NumConds: 3 },
8392 {.AsmStrOffset: 11, .AliasCondStart: 6, .NumOperands: 1, .NumConds: 3 },
8393 // ARM::HINT - 3
8394 {.AsmStrOffset: 15, .AliasCondStart: 9, .NumOperands: 3, .NumConds: 3 },
8395 {.AsmStrOffset: 23, .AliasCondStart: 12, .NumOperands: 3, .NumConds: 3 },
8396 {.AsmStrOffset: 33, .AliasCondStart: 15, .NumOperands: 3, .NumConds: 3 },
8397 {.AsmStrOffset: 41, .AliasCondStart: 18, .NumOperands: 3, .NumConds: 3 },
8398 {.AsmStrOffset: 49, .AliasCondStart: 21, .NumOperands: 3, .NumConds: 3 },
8399 {.AsmStrOffset: 57, .AliasCondStart: 24, .NumOperands: 3, .NumConds: 3 },
8400 {.AsmStrOffset: 66, .AliasCondStart: 27, .NumOperands: 3, .NumConds: 3 },
8401 {.AsmStrOffset: 74, .AliasCondStart: 30, .NumOperands: 3, .NumConds: 3 },
8402 {.AsmStrOffset: 83, .AliasCondStart: 33, .NumOperands: 3, .NumConds: 4 },
8403 // ARM::MVE_VMLADAVas16 - 12
8404 {.AsmStrOffset: 94, .AliasCondStart: 37, .NumOperands: 7, .NumConds: 6 },
8405 // ARM::MVE_VMLADAVas32 - 13
8406 {.AsmStrOffset: 120, .AliasCondStart: 43, .NumOperands: 7, .NumConds: 6 },
8407 // ARM::MVE_VMLADAVas8 - 14
8408 {.AsmStrOffset: 146, .AliasCondStart: 49, .NumOperands: 7, .NumConds: 6 },
8409 // ARM::MVE_VMLADAVau16 - 15
8410 {.AsmStrOffset: 171, .AliasCondStart: 55, .NumOperands: 7, .NumConds: 6 },
8411 // ARM::MVE_VMLADAVau32 - 16
8412 {.AsmStrOffset: 197, .AliasCondStart: 61, .NumOperands: 7, .NumConds: 6 },
8413 // ARM::MVE_VMLADAVau8 - 17
8414 {.AsmStrOffset: 223, .AliasCondStart: 67, .NumOperands: 7, .NumConds: 6 },
8415 // ARM::MVE_VMLADAVs16 - 18
8416 {.AsmStrOffset: 248, .AliasCondStart: 73, .NumOperands: 6, .NumConds: 5 },
8417 // ARM::MVE_VMLADAVs32 - 19
8418 {.AsmStrOffset: 273, .AliasCondStart: 78, .NumOperands: 6, .NumConds: 5 },
8419 // ARM::MVE_VMLADAVs8 - 20
8420 {.AsmStrOffset: 298, .AliasCondStart: 83, .NumOperands: 6, .NumConds: 5 },
8421 // ARM::MVE_VMLADAVu16 - 21
8422 {.AsmStrOffset: 322, .AliasCondStart: 88, .NumOperands: 6, .NumConds: 5 },
8423 // ARM::MVE_VMLADAVu32 - 22
8424 {.AsmStrOffset: 347, .AliasCondStart: 93, .NumOperands: 6, .NumConds: 5 },
8425 // ARM::MVE_VMLADAVu8 - 23
8426 {.AsmStrOffset: 372, .AliasCondStart: 98, .NumOperands: 6, .NumConds: 5 },
8427 // ARM::MVE_VMLALDAVas16 - 24
8428 {.AsmStrOffset: 396, .AliasCondStart: 103, .NumOperands: 9, .NumConds: 8 },
8429 // ARM::MVE_VMLALDAVas32 - 25
8430 {.AsmStrOffset: 427, .AliasCondStart: 111, .NumOperands: 9, .NumConds: 8 },
8431 // ARM::MVE_VMLALDAVau16 - 26
8432 {.AsmStrOffset: 458, .AliasCondStart: 119, .NumOperands: 9, .NumConds: 8 },
8433 // ARM::MVE_VMLALDAVau32 - 27
8434 {.AsmStrOffset: 489, .AliasCondStart: 127, .NumOperands: 9, .NumConds: 8 },
8435 // ARM::MVE_VMLALDAVs16 - 28
8436 {.AsmStrOffset: 520, .AliasCondStart: 135, .NumOperands: 7, .NumConds: 6 },
8437 // ARM::MVE_VMLALDAVs32 - 29
8438 {.AsmStrOffset: 550, .AliasCondStart: 141, .NumOperands: 7, .NumConds: 6 },
8439 // ARM::MVE_VMLALDAVu16 - 30
8440 {.AsmStrOffset: 580, .AliasCondStart: 147, .NumOperands: 7, .NumConds: 6 },
8441 // ARM::MVE_VMLALDAVu32 - 31
8442 {.AsmStrOffset: 610, .AliasCondStart: 153, .NumOperands: 7, .NumConds: 6 },
8443 // ARM::MVE_VORR - 32
8444 {.AsmStrOffset: 640, .AliasCondStart: 159, .NumOperands: 7, .NumConds: 5 },
8445 // ARM::MVE_VRMLALDAVHas32 - 33
8446 {.AsmStrOffset: 656, .AliasCondStart: 164, .NumOperands: 9, .NumConds: 8 },
8447 // ARM::MVE_VRMLALDAVHau32 - 34
8448 {.AsmStrOffset: 689, .AliasCondStart: 172, .NumOperands: 9, .NumConds: 8 },
8449 // ARM::MVE_VRMLALDAVHs32 - 35
8450 {.AsmStrOffset: 722, .AliasCondStart: 180, .NumOperands: 7, .NumConds: 6 },
8451 // ARM::MVE_VRMLALDAVHu32 - 36
8452 {.AsmStrOffset: 754, .AliasCondStart: 186, .NumOperands: 7, .NumConds: 6 },
8453 // ARM::VLLDM - 37
8454 {.AsmStrOffset: 786, .AliasCondStart: 192, .NumOperands: 4, .NumConds: 6 },
8455 // ARM::VLSTM - 38
8456 {.AsmStrOffset: 799, .AliasCondStart: 198, .NumOperands: 4, .NumConds: 6 },
8457 // ARM::t2CSINC - 39
8458 {.AsmStrOffset: 812, .AliasCondStart: 204, .NumOperands: 4, .NumConds: 4 },
8459 {.AsmStrOffset: 826, .AliasCondStart: 208, .NumOperands: 4, .NumConds: 4 },
8460 // ARM::t2CSINV - 41
8461 {.AsmStrOffset: 844, .AliasCondStart: 212, .NumOperands: 4, .NumConds: 4 },
8462 {.AsmStrOffset: 859, .AliasCondStart: 216, .NumOperands: 4, .NumConds: 4 },
8463 // ARM::t2CSNEG - 43
8464 {.AsmStrOffset: 877, .AliasCondStart: 220, .NumOperands: 4, .NumConds: 4 },
8465 // ARM::t2DSB - 44
8466 {.AsmStrOffset: 0, .AliasCondStart: 224, .NumOperands: 3, .NumConds: 6 },
8467 {.AsmStrOffset: 5, .AliasCondStart: 230, .NumOperands: 3, .NumConds: 6 },
8468 {.AsmStrOffset: 895, .AliasCondStart: 236, .NumOperands: 3, .NumConds: 2 },
8469 // ARM::t2HINT - 47
8470 {.AsmStrOffset: 903, .AliasCondStart: 238, .NumOperands: 3, .NumConds: 3 },
8471 {.AsmStrOffset: 913, .AliasCondStart: 241, .NumOperands: 3, .NumConds: 3 },
8472 {.AsmStrOffset: 925, .AliasCondStart: 244, .NumOperands: 3, .NumConds: 3 },
8473 {.AsmStrOffset: 935, .AliasCondStart: 247, .NumOperands: 3, .NumConds: 3 },
8474 {.AsmStrOffset: 945, .AliasCondStart: 250, .NumOperands: 3, .NumConds: 3 },
8475 {.AsmStrOffset: 955, .AliasCondStart: 253, .NumOperands: 3, .NumConds: 4 },
8476 {.AsmStrOffset: 966, .AliasCondStart: 257, .NumOperands: 3, .NumConds: 4 },
8477 {.AsmStrOffset: 74, .AliasCondStart: 261, .NumOperands: 3, .NumConds: 3 },
8478 {.AsmStrOffset: 976, .AliasCondStart: 264, .NumOperands: 3, .NumConds: 3 },
8479 {.AsmStrOffset: 997, .AliasCondStart: 267, .NumOperands: 3, .NumConds: 3 },
8480 {.AsmStrOffset: 1005, .AliasCondStart: 270, .NumOperands: 3, .NumConds: 3 },
8481 {.AsmStrOffset: 1023, .AliasCondStart: 273, .NumOperands: 3, .NumConds: 3 },
8482 {.AsmStrOffset: 83, .AliasCondStart: 276, .NumOperands: 3, .NumConds: 5 },
8483 // ARM::t2SUBS_PC_LR - 60
8484 {.AsmStrOffset: 1041, .AliasCondStart: 281, .NumOperands: 3, .NumConds: 4 },
8485 // ARM::tHINT - 61
8486 {.AsmStrOffset: 15, .AliasCondStart: 285, .NumOperands: 3, .NumConds: 3 },
8487 {.AsmStrOffset: 23, .AliasCondStart: 288, .NumOperands: 3, .NumConds: 3 },
8488 {.AsmStrOffset: 33, .AliasCondStart: 291, .NumOperands: 3, .NumConds: 3 },
8489 {.AsmStrOffset: 41, .AliasCondStart: 294, .NumOperands: 3, .NumConds: 3 },
8490 {.AsmStrOffset: 49, .AliasCondStart: 297, .NumOperands: 3, .NumConds: 3 },
8491 {.AsmStrOffset: 57, .AliasCondStart: 300, .NumOperands: 3, .NumConds: 4 },
8492 };
8493
8494 static const AliasPatternCond Conds[] = {
8495 // (DSB 0) - 0
8496 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
8497 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
8498 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
8499 // (DSB 4) - 3
8500 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
8501 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
8502 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
8503 // (DSB 12) - 6
8504 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(12)},
8505 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
8506 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDFB},
8507 // (HINT 0, pred:$p) - 9
8508 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
8509 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
8510 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
8511 // (HINT 1, pred:$p) - 12
8512 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
8513 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
8514 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
8515 // (HINT 2, pred:$p) - 15
8516 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
8517 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
8518 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
8519 // (HINT 3, pred:$p) - 18
8520 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
8521 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
8522 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
8523 // (HINT 4, pred:$p) - 21
8524 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
8525 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
8526 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
8527 // (HINT 5, pred:$p) - 24
8528 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
8529 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
8530 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
8531 // (HINT 16, pred:$p) - 27
8532 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(16)},
8533 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
8534 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureRAS},
8535 // (HINT 20, pred:$p) - 30
8536 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(20)},
8537 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
8538 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
8539 // (HINT 22, pred:$p) - 33
8540 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(22)},
8541 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
8542 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
8543 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureCLRBHB},
8544 // (MVE_VMLADAVas16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 37
8545 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8546 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
8547 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8548 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8549 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8550 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8551 // (MVE_VMLADAVas32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 43
8552 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8553 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
8554 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8555 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8556 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8557 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8558 // (MVE_VMLADAVas8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 49
8559 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8560 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
8561 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8562 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8563 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8564 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8565 // (MVE_VMLADAVau16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 55
8566 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8567 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
8568 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8569 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8570 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8571 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8572 // (MVE_VMLADAVau32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 61
8573 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8574 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
8575 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8576 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8577 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8578 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8579 // (MVE_VMLADAVau8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 67
8580 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8581 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
8582 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8583 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8584 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8585 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8586 // (MVE_VMLADAVs16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 73
8587 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8588 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8589 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8590 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8591 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8592 // (MVE_VMLADAVs32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 78
8593 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8594 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8595 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8596 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8597 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8598 // (MVE_VMLADAVs8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 83
8599 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8600 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8601 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8602 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8603 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8604 // (MVE_VMLADAVu16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 88
8605 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8606 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8607 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8608 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8609 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8610 // (MVE_VMLADAVu32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 93
8611 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8612 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8613 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8614 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8615 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8616 // (MVE_VMLADAVu8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 98
8617 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8618 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8619 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8620 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8621 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8622 // (MVE_VMLALDAVas16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 103
8623 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8624 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
8625 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
8626 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
8627 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8628 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8629 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8630 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8631 // (MVE_VMLALDAVas32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 111
8632 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8633 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
8634 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
8635 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
8636 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8637 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8638 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8639 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8640 // (MVE_VMLALDAVau16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 119
8641 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8642 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
8643 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
8644 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
8645 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8646 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8647 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8648 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8649 // (MVE_VMLALDAVau32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 127
8650 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8651 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
8652 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
8653 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
8654 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8655 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8656 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8657 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8658 // (MVE_VMLALDAVs16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 135
8659 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8660 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
8661 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8662 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8663 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8664 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8665 // (MVE_VMLALDAVs32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 141
8666 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8667 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
8668 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8669 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8670 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8671 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8672 // (MVE_VMLALDAVu16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 147
8673 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8674 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
8675 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8676 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8677 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8678 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8679 // (MVE_VMLALDAVu32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 153
8680 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8681 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
8682 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8683 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8684 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8685 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8686 // (MVE_VORR MQPR:$Qd, MQPR:$Qm, MQPR:$Qm, vpred_r:$vp) - 159
8687 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8688 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8689 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
8690 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8691 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8692 // (MVE_VRMLALDAVHas32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 164
8693 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8694 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
8695 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
8696 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
8697 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8698 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8699 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8700 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8701 // (MVE_VRMLALDAVHau32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 172
8702 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8703 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
8704 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
8705 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
8706 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8707 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8708 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8709 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8710 // (MVE_VRMLALDAVHs32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 180
8711 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8712 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
8713 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8714 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8715 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8716 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8717 // (MVE_VRMLALDAVHu32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 186
8718 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
8719 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
8720 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8721 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
8722 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
8723 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8724 // (VLLDM GPRnopc:$Rn, pred:$p, 0) - 192
8725 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRnopcRegClassID},
8726 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
8727 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
8728 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
8729 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8MMainlineOps},
8730 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::Feature8MSecExt},
8731 // (VLSTM GPRnopc:$Rn, pred:$p, 0) - 198
8732 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRnopcRegClassID},
8733 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
8734 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
8735 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
8736 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8MMainlineOps},
8737 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::Feature8MSecExt},
8738 // (t2CSINC rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 204
8739 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
8740 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
8741 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
8742 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
8743 // (t2CSINC rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 208
8744 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
8745 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
8746 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
8747 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
8748 // (t2CSINV rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 212
8749 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
8750 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
8751 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
8752 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
8753 // (t2CSINV rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 216
8754 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
8755 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
8756 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
8757 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
8758 // (t2CSNEG rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 220
8759 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
8760 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
8761 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
8762 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
8763 // (t2DSB 0, (pred 14, zero_reg)) - 224
8764 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
8765 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(14)},
8766 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::NoRegister},
8767 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
8768 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8769 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
8770 // (t2DSB 4, (pred 14, zero_reg)) - 230
8771 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
8772 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(14)},
8773 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::NoRegister},
8774 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
8775 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8776 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
8777 // (t2DSB 12, pred:$p) - 236
8778 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(12)},
8779 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDFB},
8780 // (t2HINT 0, pred:$p) - 238
8781 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
8782 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8783 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
8784 // (t2HINT 1, pred:$p) - 241
8785 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
8786 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8787 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
8788 // (t2HINT 2, pred:$p) - 244
8789 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
8790 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8791 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
8792 // (t2HINT 3, pred:$p) - 247
8793 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
8794 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8795 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
8796 // (t2HINT 4, pred:$p) - 250
8797 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
8798 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8799 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
8800 // (t2HINT 5, pred:$p) - 253
8801 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
8802 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8803 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
8804 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
8805 // (t2HINT 16, pred:$p) - 257
8806 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(16)},
8807 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8808 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
8809 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureRAS},
8810 // (t2HINT 20, pred:$p) - 261
8811 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(20)},
8812 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8813 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
8814 // (t2HINT 13, pred:$p) - 264
8815 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(13)},
8816 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8817 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
8818 // (t2HINT 15, pred:$p) - 267
8819 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(15)},
8820 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8821 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
8822 // (t2HINT 29, pred:$p) - 270
8823 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(29)},
8824 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8825 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
8826 // (t2HINT 45, pred:$p) - 273
8827 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(45)},
8828 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8829 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
8830 // (t2HINT 22, pred:$p) - 276
8831 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(22)},
8832 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8833 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
8834 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
8835 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureCLRBHB},
8836 // (t2SUBS_PC_LR 0, pred:$p) - 281
8837 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
8838 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8839 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
8840 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureVirtualization},
8841 // (tHINT 0, pred:$p) - 285
8842 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
8843 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8844 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
8845 // (tHINT 1, pred:$p) - 288
8846 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
8847 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8848 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
8849 // (tHINT 2, pred:$p) - 291
8850 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
8851 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8852 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
8853 // (tHINT 3, pred:$p) - 294
8854 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
8855 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8856 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
8857 // (tHINT 4, pred:$p) - 297
8858 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
8859 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8860 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
8861 // (tHINT 5, pred:$p) - 300
8862 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
8863 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
8864 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
8865 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
8866 };
8867
8868 static const char AsmStrings[] =
8869 /* 0 */ "ssbb\0"
8870 /* 5 */ "pssbb\0"
8871 /* 11 */ "dfb\0"
8872 /* 15 */ "nop$\xFF\x02\x01\0"
8873 /* 23 */ "yield$\xFF\x02\x01\0"
8874 /* 33 */ "wfe$\xFF\x02\x01\0"
8875 /* 41 */ "wfi$\xFF\x02\x01\0"
8876 /* 49 */ "sev$\xFF\x02\x01\0"
8877 /* 57 */ "sevl$\xFF\x02\x01\0"
8878 /* 66 */ "esb$\xFF\x02\x01\0"
8879 /* 74 */ "csdb$\xFF\x02\x01\0"
8880 /* 83 */ "clrbhb$\xFF\x02\x01\0"
8881 /* 94 */ "vmlava$\xFF\x05\x02.s16 $\x01, $\x03, $\x04\0"
8882 /* 120 */ "vmlava$\xFF\x05\x02.s32 $\x01, $\x03, $\x04\0"
8883 /* 146 */ "vmlava$\xFF\x05\x02.s8 $\x01, $\x03, $\x04\0"
8884 /* 171 */ "vmlava$\xFF\x05\x02.u16 $\x01, $\x03, $\x04\0"
8885 /* 197 */ "vmlava$\xFF\x05\x02.u32 $\x01, $\x03, $\x04\0"
8886 /* 223 */ "vmlava$\xFF\x05\x02.u8 $\x01, $\x03, $\x04\0"
8887 /* 248 */ "vmlav$\xFF\x04\x02.s16 $\x01, $\x02, $\x03\0"
8888 /* 273 */ "vmlav$\xFF\x04\x02.s32 $\x01, $\x02, $\x03\0"
8889 /* 298 */ "vmlav$\xFF\x04\x02.s8 $\x01, $\x02, $\x03\0"
8890 /* 322 */ "vmlav$\xFF\x04\x02.u16 $\x01, $\x02, $\x03\0"
8891 /* 347 */ "vmlav$\xFF\x04\x02.u32 $\x01, $\x02, $\x03\0"
8892 /* 372 */ "vmlav$\xFF\x04\x02.u8 $\x01, $\x02, $\x03\0"
8893 /* 396 */ "vmlalva$\xFF\x07\x02.s16 $\x01, $\x02, $\x05, $\x06\0"
8894 /* 427 */ "vmlalva$\xFF\x07\x02.s32 $\x01, $\x02, $\x05, $\x06\0"
8895 /* 458 */ "vmlalva$\xFF\x07\x02.u16 $\x01, $\x02, $\x05, $\x06\0"
8896 /* 489 */ "vmlalva$\xFF\x07\x02.u32 $\x01, $\x02, $\x05, $\x06\0"
8897 /* 520 */ "vmlalv$\xFF\x05\x02.s16 $\x01, $\x02, $\x03, $\x04\0"
8898 /* 550 */ "vmlalv$\xFF\x05\x02.s32 $\x01, $\x02, $\x03, $\x04\0"
8899 /* 580 */ "vmlalv$\xFF\x05\x02.u16 $\x01, $\x02, $\x03, $\x04\0"
8900 /* 610 */ "vmlalv$\xFF\x05\x02.u32 $\x01, $\x02, $\x03, $\x04\0"
8901 /* 640 */ "vmov$\xFF\x04\x02 $\x01, $\x02\0"
8902 /* 656 */ "vrmlalvha$\xFF\x07\x02.s32 $\x01, $\x02, $\x05, $\x06\0"
8903 /* 689 */ "vrmlalvha$\xFF\x07\x02.u32 $\x01, $\x02, $\x05, $\x06\0"
8904 /* 722 */ "vrmlalvh$\xFF\x05\x02.s32 $\x01, $\x02, $\x03, $\x04\0"
8905 /* 754 */ "vrmlalvh$\xFF\x05\x02.u32 $\x01, $\x02, $\x03, $\x04\0"
8906 /* 786 */ "vlldm$\xFF\x02\x01 $\x01\0"
8907 /* 799 */ "vlstm$\xFF\x02\x01 $\x01\0"
8908 /* 812 */ "cset $\x01, $\xFF\x04\x03\0"
8909 /* 826 */ "cinc $\x01, $\x02, $\xFF\x04\x03\0"
8910 /* 844 */ "csetm $\x01, $\xFF\x04\x03\0"
8911 /* 859 */ "cinv $\x01, $\x02, $\xFF\x04\x03\0"
8912 /* 877 */ "cneg $\x01, $\x02, $\xFF\x04\x03\0"
8913 /* 895 */ "dfb$\xFF\x02\x01\0"
8914 /* 903 */ "nop$\xFF\x02\x01.w\0"
8915 /* 913 */ "yield$\xFF\x02\x01.w\0"
8916 /* 925 */ "wfe$\xFF\x02\x01.w\0"
8917 /* 935 */ "wfi$\xFF\x02\x01.w\0"
8918 /* 945 */ "sev$\xFF\x02\x01.w\0"
8919 /* 955 */ "sevl$\xFF\x02\x01.w\0"
8920 /* 966 */ "esb$\xFF\x02\x01.w\0"
8921 /* 976 */ "pacbti$\xFF\x02\x01 r12,lr,sp\0"
8922 /* 997 */ "bti$\xFF\x02\x01\0"
8923 /* 1005 */ "pac$\xFF\x02\x01 r12,lr,sp\0"
8924 /* 1023 */ "aut$\xFF\x02\x01 r12,lr,sp\0"
8925 /* 1041 */ "eret$\xFF\x02\x01\0"
8926 ;
8927
8928#ifndef NDEBUG
8929 static struct SortCheck {
8930 SortCheck(ArrayRef<PatternsForOpcode> OpToPatterns) {
8931 assert(std::is_sorted(
8932 OpToPatterns.begin(), OpToPatterns.end(),
8933 [](const PatternsForOpcode &L, const PatternsForOpcode &R) {
8934 return L.Opcode < R.Opcode;
8935 }) &&
8936 "tablegen failed to sort opcode patterns");
8937 }
8938 } sortCheckVar(OpToPatterns);
8939#endif
8940
8941 AliasMatchingData M {
8942 .OpToPatterns: ArrayRef(OpToPatterns),
8943 .Patterns: ArrayRef(Patterns),
8944 .PatternConds: ArrayRef(Conds),
8945 .AsmStrings: StringRef(AsmStrings, std::size(AsmStrings)),
8946 .ValidateMCOperand: nullptr,
8947 };
8948 const char *AsmString = matchAliasPatterns(MI, STI: &STI, M);
8949 if (!AsmString) return false;
8950
8951 unsigned I = 0;
8952 while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
8953 AsmString[I] != '$' && AsmString[I] != '\0')
8954 ++I;
8955 OS << '\t' << StringRef(AsmString, I);
8956 if (AsmString[I] != '\0') {
8957 if (AsmString[I] == ' ' || AsmString[I] == '\t') {
8958 OS << '\t';
8959 ++I;
8960 }
8961 do {
8962 if (AsmString[I] == '$') {
8963 ++I;
8964 if (AsmString[I] == (char)0xff) {
8965 ++I;
8966 int OpIdx = AsmString[I++] - 1;
8967 int PrintMethodIdx = AsmString[I++] - 1;
8968 printCustomAliasOperand(MI, Address, OpIdx, PrintMethodIdx, STI, O&: OS);
8969 } else
8970 printOperand(MI, OpNo: unsigned(AsmString[I++]) - 1, STI, O&: OS);
8971 } else {
8972 OS << AsmString[I++];
8973 }
8974 } while (AsmString[I] != '\0');
8975 }
8976
8977 return true;
8978}
8979
8980void ARMInstPrinter::printCustomAliasOperand(
8981 const MCInst *MI, uint64_t Address, unsigned OpIdx,
8982 unsigned PrintMethodIdx,
8983 const MCSubtargetInfo &STI,
8984 raw_ostream &OS) {
8985 switch (PrintMethodIdx) {
8986 default:
8987 llvm_unreachable("Unknown PrintMethod kind");
8988 break;
8989 case 0:
8990 printPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
8991 break;
8992 case 1:
8993 printVPTPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
8994 break;
8995 case 2:
8996 printMandatoryInvertedPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
8997 break;
8998 }
8999}
9000
9001#endif // PRINT_ALIAS_INSTR
9002