1/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2|* *|
3|* Assembly Writer Source Fragment *|
4|* *|
5|* Automatically generated file, do not edit! *|
6|* From: ARM.td *|
7|* *|
8\*===----------------------------------------------------------------------===*/
9
10/// getMnemonic - This method is automatically generated by tablegen
11/// from the instruction set description.
12std::pair<const char *, uint64_t>
13ARMInstPrinter::getMnemonic(const MCInst &MI) const {
14
15#ifdef __GNUC__
16#pragma GCC diagnostic push
17#pragma GCC diagnostic ignored "-Woverlength-strings"
18#endif
19 static const char AsmStrs[] = {
20 /* 0 */ "vcx1\t\000"
21 /* 6 */ "vld20.32\t\000"
22 /* 16 */ "vst20.32\t\000"
23 /* 26 */ "vld40.32\t\000"
24 /* 36 */ "vst40.32\t\000"
25 /* 46 */ "sha1su0.32\t\000"
26 /* 58 */ "sha256su0.32\t\000"
27 /* 72 */ "vld21.32\t\000"
28 /* 82 */ "vst21.32\t\000"
29 /* 92 */ "vld41.32\t\000"
30 /* 102 */ "vst41.32\t\000"
31 /* 112 */ "sha1su1.32\t\000"
32 /* 124 */ "sha256su1.32\t\000"
33 /* 138 */ "vld42.32\t\000"
34 /* 148 */ "vst42.32\t\000"
35 /* 158 */ "sha256h2.32\t\000"
36 /* 171 */ "vld43.32\t\000"
37 /* 181 */ "vst43.32\t\000"
38 /* 191 */ "sha1c.32\t\000"
39 /* 201 */ "sha1h.32\t\000"
40 /* 211 */ "sha256h.32\t\000"
41 /* 223 */ "sha1m.32\t\000"
42 /* 233 */ "sha1p.32\t\000"
43 /* 243 */ "dlstp.32\t\000"
44 /* 253 */ "wlstp.32\t\000"
45 /* 263 */ "vcvta.s32.f32\t\000"
46 /* 278 */ "vcvtm.s32.f32\t\000"
47 /* 293 */ "vcvtn.s32.f32\t\000"
48 /* 308 */ "vcvtp.s32.f32\t\000"
49 /* 323 */ "vcvta.u32.f32\t\000"
50 /* 338 */ "vcvtm.u32.f32\t\000"
51 /* 353 */ "vcvtn.u32.f32\t\000"
52 /* 368 */ "vcvtp.u32.f32\t\000"
53 /* 383 */ "vcmla.f32\t\000"
54 /* 394 */ "vrinta.f32\t\000"
55 /* 406 */ "vcadd.f32\t\000"
56 /* 417 */ "vselge.f32\t\000"
57 /* 429 */ "vminnm.f32\t\000"
58 /* 441 */ "vmaxnm.f32\t\000"
59 /* 453 */ "vrintm.f32\t\000"
60 /* 465 */ "vrintn.f32\t\000"
61 /* 477 */ "vrintp.f32\t\000"
62 /* 489 */ "vseleq.f32\t\000"
63 /* 501 */ "vselvs.f32\t\000"
64 /* 513 */ "vselgt.f32\t\000"
65 /* 525 */ "vrintx.f32\t\000"
66 /* 537 */ "vrintz.f32\t\000"
67 /* 549 */ "ldc2\t\000"
68 /* 555 */ "mrc2\t\000"
69 /* 561 */ "mrrc2\t\000"
70 /* 568 */ "stc2\t\000"
71 /* 574 */ "cdp2\t\000"
72 /* 580 */ "mcr2\t\000"
73 /* 586 */ "mcrr2\t\000"
74 /* 593 */ "vcx2\t\000"
75 /* 599 */ "vcx3\t\000"
76 /* 605 */ "dlstp.64\t\000"
77 /* 615 */ "wlstp.64\t\000"
78 /* 625 */ "vcvta.s32.f64\t\000"
79 /* 640 */ "vcvtm.s32.f64\t\000"
80 /* 655 */ "vcvtn.s32.f64\t\000"
81 /* 670 */ "vcvtp.s32.f64\t\000"
82 /* 685 */ "vcvta.u32.f64\t\000"
83 /* 700 */ "vcvtm.u32.f64\t\000"
84 /* 715 */ "vcvtn.u32.f64\t\000"
85 /* 730 */ "vcvtp.u32.f64\t\000"
86 /* 745 */ "vrinta.f64\t\000"
87 /* 757 */ "vselge.f64\t\000"
88 /* 769 */ "vminnm.f64\t\000"
89 /* 781 */ "vmaxnm.f64\t\000"
90 /* 793 */ "vrintm.f64\t\000"
91 /* 805 */ "vrintn.f64\t\000"
92 /* 817 */ "vrintp.f64\t\000"
93 /* 829 */ "vseleq.f64\t\000"
94 /* 841 */ "vselvs.f64\t\000"
95 /* 853 */ "vselgt.f64\t\000"
96 /* 865 */ "vmull.p64\t\000"
97 /* 876 */ "vld20.16\t\000"
98 /* 886 */ "vst20.16\t\000"
99 /* 896 */ "vld40.16\t\000"
100 /* 906 */ "vst40.16\t\000"
101 /* 916 */ "vld21.16\t\000"
102 /* 926 */ "vst21.16\t\000"
103 /* 936 */ "vld41.16\t\000"
104 /* 946 */ "vst41.16\t\000"
105 /* 956 */ "vld42.16\t\000"
106 /* 966 */ "vst42.16\t\000"
107 /* 976 */ "vld43.16\t\000"
108 /* 986 */ "vst43.16\t\000"
109 /* 996 */ "dlstp.16\t\000"
110 /* 1006 */ "wlstp.16\t\000"
111 /* 1016 */ "vcvta.s32.f16\t\000"
112 /* 1031 */ "vcvtm.s32.f16\t\000"
113 /* 1046 */ "vcvtn.s32.f16\t\000"
114 /* 1061 */ "vcvtp.s32.f16\t\000"
115 /* 1076 */ "vcvta.u32.f16\t\000"
116 /* 1091 */ "vcvtm.u32.f16\t\000"
117 /* 1106 */ "vcvtn.u32.f16\t\000"
118 /* 1121 */ "vcvtp.u32.f16\t\000"
119 /* 1136 */ "vcvta.s16.f16\t\000"
120 /* 1151 */ "vcvtm.s16.f16\t\000"
121 /* 1166 */ "vcvtn.s16.f16\t\000"
122 /* 1181 */ "vcvtp.s16.f16\t\000"
123 /* 1196 */ "vcvta.u16.f16\t\000"
124 /* 1211 */ "vcvtm.u16.f16\t\000"
125 /* 1226 */ "vcvtn.u16.f16\t\000"
126 /* 1241 */ "vcvtp.u16.f16\t\000"
127 /* 1256 */ "vcmla.f16\t\000"
128 /* 1267 */ "vrinta.f16\t\000"
129 /* 1279 */ "vcadd.f16\t\000"
130 /* 1290 */ "vselge.f16\t\000"
131 /* 1302 */ "vfmal.f16\t\000"
132 /* 1313 */ "vfmsl.f16\t\000"
133 /* 1324 */ "vminnm.f16\t\000"
134 /* 1336 */ "vmaxnm.f16\t\000"
135 /* 1348 */ "vrintm.f16\t\000"
136 /* 1360 */ "vrintn.f16\t\000"
137 /* 1372 */ "vrintp.f16\t\000"
138 /* 1384 */ "vseleq.f16\t\000"
139 /* 1396 */ "vins.f16\t\000"
140 /* 1406 */ "vselvs.f16\t\000"
141 /* 1418 */ "vselgt.f16\t\000"
142 /* 1430 */ "vrintx.f16\t\000"
143 /* 1442 */ "vmovx.f16\t\000"
144 /* 1453 */ "vrintz.f16\t\000"
145 /* 1465 */ "vmmla.bf16\t\000"
146 /* 1477 */ "vfmab.bf16\t\000"
147 /* 1489 */ "vfmat.bf16\t\000"
148 /* 1501 */ "vdot.bf16\t\000"
149 /* 1512 */ "vld20.8\t\000"
150 /* 1521 */ "vst20.8\t\000"
151 /* 1530 */ "vld40.8\t\000"
152 /* 1539 */ "vst40.8\t\000"
153 /* 1548 */ "vld21.8\t\000"
154 /* 1557 */ "vst21.8\t\000"
155 /* 1566 */ "vld41.8\t\000"
156 /* 1575 */ "vst41.8\t\000"
157 /* 1584 */ "vld42.8\t\000"
158 /* 1593 */ "vst42.8\t\000"
159 /* 1602 */ "vld43.8\t\000"
160 /* 1611 */ "vst43.8\t\000"
161 /* 1620 */ "aesimc.8\t\000"
162 /* 1630 */ "aesmc.8\t\000"
163 /* 1639 */ "aesd.8\t\000"
164 /* 1647 */ "aese.8\t\000"
165 /* 1655 */ "dlstp.8\t\000"
166 /* 1664 */ "wlstp.8\t\000"
167 /* 1673 */ "vusmmla.s8\t\000"
168 /* 1685 */ "vsmmla.s8\t\000"
169 /* 1696 */ "vusdot.s8\t\000"
170 /* 1707 */ "vsdot.s8\t\000"
171 /* 1717 */ "vummla.u8\t\000"
172 /* 1728 */ "vsudot.u8\t\000"
173 /* 1739 */ "vudot.u8\t\000"
174 /* 1749 */ "vcx1a\t\000"
175 /* 1756 */ "vcx2a\t\000"
176 /* 1763 */ "vcx3a\t\000"
177 /* 1770 */ "rfeda\t\000"
178 /* 1777 */ "rfeia\t\000"
179 /* 1784 */ "crc32b\t\000"
180 /* 1792 */ "crc32cb\t\000"
181 /* 1801 */ "rfedb\t\000"
182 /* 1808 */ "rfeib\t\000"
183 /* 1815 */ "dmb\t\000"
184 /* 1820 */ "dsb\t\000"
185 /* 1825 */ "isb\t\000"
186 /* 1830 */ "tsb\t\000"
187 /* 1835 */ "csinc\t\000"
188 /* 1842 */ "hvc\t\000"
189 /* 1847 */ "cx1d\t\000"
190 /* 1853 */ "cx2d\t\000"
191 /* 1859 */ "cx3d\t\000"
192 /* 1865 */ "pld\t\000"
193 /* 1870 */ "setend\t\000"
194 /* 1878 */ "le\t\000"
195 /* 1882 */ "udf\t\000"
196 /* 1887 */ "csneg\t\000"
197 /* 1894 */ "crc32h\t\000"
198 /* 1902 */ "crc32ch\t\000"
199 /* 1911 */ "pli\t\000"
200 /* 1916 */ "bti\t\000"
201 /* 1921 */ "ldc2l\t\000"
202 /* 1928 */ "stc2l\t\000"
203 /* 1935 */ "bl\t\000"
204 /* 1939 */ "bfcsel\t\000"
205 /* 1947 */ "setpan\t\000"
206 /* 1955 */ "letp\t\000"
207 /* 1961 */ "dls\t\000"
208 /* 1966 */ "wls\t\000"
209 /* 1971 */ "cps\t\000"
210 /* 1976 */ "movs\t\000"
211 /* 1982 */ "hlt\t\000"
212 /* 1987 */ "bkpt\t\000"
213 /* 1993 */ "csinv\t\000"
214 /* 2000 */ "hvc.w\t\000"
215 /* 2007 */ "udf.w\t\000"
216 /* 2014 */ "crc32w\t\000"
217 /* 2022 */ "crc32cw\t\000"
218 /* 2031 */ "pldw\t\000"
219 /* 2037 */ "bx\t\000"
220 /* 2041 */ "blx\t\000"
221 /* 2046 */ "cbz\t\000"
222 /* 2051 */ "cbnz\t\000"
223 /* 2057 */ "srsda\tsp!, \000"
224 /* 2069 */ "srsia\tsp!, \000"
225 /* 2081 */ "srsdb\tsp!, \000"
226 /* 2093 */ "srsib\tsp!, \000"
227 /* 2105 */ "srsda\tsp, \000"
228 /* 2116 */ "srsia\tsp, \000"
229 /* 2127 */ "srsdb\tsp, \000"
230 /* 2138 */ "srsib\tsp, \000"
231 /* 2149 */ "# XRay Function Patchable RET.\000"
232 /* 2180 */ "# XRay Typed Event Log.\000"
233 /* 2204 */ "# XRay Custom Event Log.\000"
234 /* 2229 */ "# XRay Function Enter.\000"
235 /* 2252 */ "# XRay Tail Call Exit.\000"
236 /* 2275 */ "# XRay Function Exit.\000"
237 /* 2297 */ "__brkdiv0\000"
238 /* 2307 */ "vld1\000"
239 /* 2312 */ "dcps1\000"
240 /* 2318 */ "vst1\000"
241 /* 2323 */ "vcx1\000"
242 /* 2328 */ "vrev32\000"
243 /* 2335 */ "ldc2\000"
244 /* 2340 */ "mrc2\000"
245 /* 2345 */ "mrrc2\000"
246 /* 2351 */ "stc2\000"
247 /* 2356 */ "vld2\000"
248 /* 2361 */ "cdp2\000"
249 /* 2366 */ "mcr2\000"
250 /* 2371 */ "mcrr2\000"
251 /* 2377 */ "dcps2\000"
252 /* 2383 */ "vst2\000"
253 /* 2388 */ "vcx2\000"
254 /* 2393 */ "vld3\000"
255 /* 2398 */ "dcps3\000"
256 /* 2404 */ "vst3\000"
257 /* 2409 */ "vcx3\000"
258 /* 2414 */ "vrev64\000"
259 /* 2421 */ "vld4\000"
260 /* 2426 */ "vst4\000"
261 /* 2431 */ "sxtab16\000"
262 /* 2439 */ "uxtab16\000"
263 /* 2447 */ "sxtb16\000"
264 /* 2454 */ "uxtb16\000"
265 /* 2461 */ "shsub16\000"
266 /* 2469 */ "uhsub16\000"
267 /* 2477 */ "uqsub16\000"
268 /* 2485 */ "ssub16\000"
269 /* 2492 */ "usub16\000"
270 /* 2499 */ "shadd16\000"
271 /* 2507 */ "uhadd16\000"
272 /* 2515 */ "uqadd16\000"
273 /* 2523 */ "sadd16\000"
274 /* 2530 */ "uadd16\000"
275 /* 2537 */ "ssat16\000"
276 /* 2544 */ "usat16\000"
277 /* 2551 */ "vrev16\000"
278 /* 2558 */ "usada8\000"
279 /* 2565 */ "shsub8\000"
280 /* 2572 */ "uhsub8\000"
281 /* 2579 */ "uqsub8\000"
282 /* 2586 */ "ssub8\000"
283 /* 2592 */ "usub8\000"
284 /* 2598 */ "usad8\000"
285 /* 2604 */ "shadd8\000"
286 /* 2611 */ "uhadd8\000"
287 /* 2618 */ "uqadd8\000"
288 /* 2625 */ "sadd8\000"
289 /* 2631 */ "uadd8\000"
290 /* 2637 */ "LIFETIME_END\000"
291 /* 2650 */ "PSEUDO_PROBE\000"
292 /* 2663 */ "BUNDLE\000"
293 /* 2670 */ "FAKE_USE\000"
294 /* 2679 */ "DBG_VALUE\000"
295 /* 2689 */ "DBG_INSTR_REF\000"
296 /* 2703 */ "DBG_PHI\000"
297 /* 2711 */ "DBG_LABEL\000"
298 /* 2721 */ "LIFETIME_START\000"
299 /* 2736 */ "DBG_VALUE_LIST\000"
300 /* 2751 */ "vcx1a\000"
301 /* 2757 */ "vcx2a\000"
302 /* 2763 */ "vcx3a\000"
303 /* 2769 */ "vaba\000"
304 /* 2774 */ "cx1da\000"
305 /* 2780 */ "cx2da\000"
306 /* 2786 */ "cx3da\000"
307 /* 2792 */ "lda\000"
308 /* 2796 */ "ldmda\000"
309 /* 2802 */ "stmda\000"
310 /* 2808 */ "vrmlaldavha\000"
311 /* 2820 */ "vrmlsldavha\000"
312 /* 2832 */ "rfeia\000"
313 /* 2838 */ "vldmia\000"
314 /* 2845 */ "vstmia\000"
315 /* 2852 */ "srsia\000"
316 /* 2858 */ "vcmla\000"
317 /* 2864 */ "smmla\000"
318 /* 2870 */ "vnmla\000"
319 /* 2876 */ "vmla\000"
320 /* 2881 */ "vfma\000"
321 /* 2886 */ "vfnma\000"
322 /* 2892 */ "vminnma\000"
323 /* 2900 */ "vmaxnma\000"
324 /* 2908 */ "vmina\000"
325 /* 2914 */ "vrsra\000"
326 /* 2920 */ "vsra\000"
327 /* 2925 */ "vrinta\000"
328 /* 2932 */ "tta\000"
329 /* 2936 */ "vcvta\000"
330 /* 2942 */ "vmladava\000"
331 /* 2951 */ "vmlaldava\000"
332 /* 2961 */ "vmlsldava\000"
333 /* 2971 */ "vmlsdava\000"
334 /* 2980 */ "vaddva\000"
335 /* 2987 */ "vaddlva\000"
336 /* 2995 */ "vmaxa\000"
337 /* 3001 */ "ldab\000"
338 /* 3006 */ "sxtab\000"
339 /* 3012 */ "uxtab\000"
340 /* 3018 */ "smlabb\000"
341 /* 3025 */ "smlalbb\000"
342 /* 3033 */ "smulbb\000"
343 /* 3040 */ "tbb\000"
344 /* 3044 */ "rfedb\000"
345 /* 3050 */ "vldmdb\000"
346 /* 3057 */ "vstmdb\000"
347 /* 3064 */ "srsdb\000"
348 /* 3070 */ "ldmib\000"
349 /* 3076 */ "stmib\000"
350 /* 3082 */ "vshllb\000"
351 /* 3089 */ "vqdmullb\000"
352 /* 3098 */ "vmullb\000"
353 /* 3105 */ "stlb\000"
354 /* 3110 */ "vmovlb\000"
355 /* 3117 */ "dmb\000"
356 /* 3121 */ "vqshrnb\000"
357 /* 3129 */ "vqrshrnb\000"
358 /* 3138 */ "vrshrnb\000"
359 /* 3146 */ "vshrnb\000"
360 /* 3153 */ "vqshrunb\000"
361 /* 3162 */ "vqrshrunb\000"
362 /* 3172 */ "vqmovunb\000"
363 /* 3181 */ "vqmovnb\000"
364 /* 3189 */ "vmovnb\000"
365 /* 3196 */ "swpb\000"
366 /* 3201 */ "vldrb\000"
367 /* 3207 */ "vstrb\000"
368 /* 3213 */ "dsb\000"
369 /* 3217 */ "isb\000"
370 /* 3221 */ "ldrsb\000"
371 /* 3227 */ "tsb\000"
372 /* 3231 */ "smlatb\000"
373 /* 3238 */ "pkhtb\000"
374 /* 3244 */ "smlaltb\000"
375 /* 3252 */ "smultb\000"
376 /* 3259 */ "vcvtb\000"
377 /* 3265 */ "sxtb\000"
378 /* 3270 */ "uxtb\000"
379 /* 3275 */ "qdsub\000"
380 /* 3281 */ "vhsub\000"
381 /* 3287 */ "vqsub\000"
382 /* 3293 */ "vsub\000"
383 /* 3298 */ "smlawb\000"
384 /* 3305 */ "smulwb\000"
385 /* 3312 */ "ldaexb\000"
386 /* 3319 */ "stlexb\000"
387 /* 3326 */ "ldrexb\000"
388 /* 3333 */ "strexb\000"
389 /* 3340 */ "vsbc\000"
390 /* 3345 */ "vadc\000"
391 /* 3350 */ "ldc\000"
392 /* 3354 */ "bfc\000"
393 /* 3358 */ "vbic\000"
394 /* 3363 */ "vshlc\000"
395 /* 3369 */ "smc\000"
396 /* 3373 */ "mrc\000"
397 /* 3377 */ "mrrc\000"
398 /* 3382 */ "rsc\000"
399 /* 3386 */ "stc\000"
400 /* 3390 */ "svc\000"
401 /* 3394 */ "smlad\000"
402 /* 3400 */ "smuad\000"
403 /* 3406 */ "vabd\000"
404 /* 3411 */ "vhcadd\000"
405 /* 3418 */ "vcadd\000"
406 /* 3424 */ "qdadd\000"
407 /* 3430 */ "vrhadd\000"
408 /* 3437 */ "vhadd\000"
409 /* 3443 */ "vpadd\000"
410 /* 3449 */ "vqadd\000"
411 /* 3455 */ "vadd\000"
412 /* 3460 */ "smlald\000"
413 /* 3467 */ "pld\000"
414 /* 3471 */ "smlsld\000"
415 /* 3478 */ "vand\000"
416 /* 3483 */ "vldrd\000"
417 /* 3489 */ "vstrd\000"
418 /* 3495 */ "smlsd\000"
419 /* 3501 */ "smusd\000"
420 /* 3507 */ "ldaexd\000"
421 /* 3514 */ "stlexd\000"
422 /* 3521 */ "ldrexd\000"
423 /* 3528 */ "strexd\000"
424 /* 3535 */ "vacge\000"
425 /* 3541 */ "vcge\000"
426 /* 3546 */ "vcle\000"
427 /* 3551 */ "vrecpe\000"
428 /* 3558 */ "vcmpe\000"
429 /* 3564 */ "vrsqrte\000"
430 /* 3572 */ "bf\000"
431 /* 3575 */ "vbif\000"
432 /* 3580 */ "dbg\000"
433 /* 3584 */ "pacg\000"
434 /* 3589 */ "vqneg\000"
435 /* 3595 */ "vneg\000"
436 /* 3600 */ "sg\000"
437 /* 3603 */ "autg\000"
438 /* 3608 */ "ldah\000"
439 /* 3613 */ "vqdmlah\000"
440 /* 3621 */ "vqrdmlah\000"
441 /* 3630 */ "sxtah\000"
442 /* 3636 */ "uxtah\000"
443 /* 3642 */ "tbh\000"
444 /* 3646 */ "vqdmladh\000"
445 /* 3655 */ "vqrdmladh\000"
446 /* 3665 */ "vqdmlsdh\000"
447 /* 3674 */ "vqrdmlsdh\000"
448 /* 3684 */ "stlh\000"
449 /* 3689 */ "vqdmulh\000"
450 /* 3697 */ "vqrdmulh\000"
451 /* 3706 */ "vrmulh\000"
452 /* 3713 */ "vmulh\000"
453 /* 3719 */ "vldrh\000"
454 /* 3725 */ "vstrh\000"
455 /* 3731 */ "vqdmlash\000"
456 /* 3740 */ "vqrdmlash\000"
457 /* 3750 */ "vqrdmlsh\000"
458 /* 3759 */ "ldrsh\000"
459 /* 3765 */ "push\000"
460 /* 3770 */ "revsh\000"
461 /* 3776 */ "sxth\000"
462 /* 3781 */ "uxth\000"
463 /* 3786 */ "vrmlaldavh\000"
464 /* 3797 */ "vrmlsldavh\000"
465 /* 3808 */ "ldaexh\000"
466 /* 3815 */ "stlexh\000"
467 /* 3822 */ "ldrexh\000"
468 /* 3829 */ "strexh\000"
469 /* 3836 */ "vsbci\000"
470 /* 3842 */ "vadci\000"
471 /* 3848 */ "bfi\000"
472 /* 3852 */ "pli\000"
473 /* 3856 */ "vsli\000"
474 /* 3861 */ "vsri\000"
475 /* 3866 */ "bxj\000"
476 /* 3870 */ "ldc2l\000"
477 /* 3876 */ "stc2l\000"
478 /* 3882 */ "umaal\000"
479 /* 3888 */ "vabal\000"
480 /* 3894 */ "vpadal\000"
481 /* 3901 */ "vqdmlal\000"
482 /* 3909 */ "smlal\000"
483 /* 3915 */ "umlal\000"
484 /* 3921 */ "vmlal\000"
485 /* 3927 */ "vtbl\000"
486 /* 3932 */ "vsubl\000"
487 /* 3938 */ "ldcl\000"
488 /* 3943 */ "stcl\000"
489 /* 3948 */ "vabdl\000"
490 /* 3954 */ "vpaddl\000"
491 /* 3961 */ "vaddl\000"
492 /* 3967 */ "vpsel\000"
493 /* 3973 */ "bfl\000"
494 /* 3977 */ "sqshl\000"
495 /* 3983 */ "uqshl\000"
496 /* 3989 */ "vqshl\000"
497 /* 3995 */ "uqrshl\000"
498 /* 4002 */ "vqrshl\000"
499 /* 4009 */ "vrshl\000"
500 /* 4015 */ "vshl\000"
501 /* 4020 */ "# FEntry call\000"
502 /* 4034 */ "sqshll\000"
503 /* 4041 */ "uqshll\000"
504 /* 4048 */ "uqrshll\000"
505 /* 4056 */ "vshll\000"
506 /* 4062 */ "lsll\000"
507 /* 4067 */ "vqdmull\000"
508 /* 4075 */ "smull\000"
509 /* 4081 */ "umull\000"
510 /* 4087 */ "vmull\000"
511 /* 4093 */ "sqrshrl\000"
512 /* 4101 */ "srshrl\000"
513 /* 4108 */ "urshrl\000"
514 /* 4115 */ "asrl\000"
515 /* 4120 */ "lsrl\000"
516 /* 4125 */ "vbsl\000"
517 /* 4130 */ "vqdmlsl\000"
518 /* 4138 */ "vmlsl\000"
519 /* 4144 */ "stl\000"
520 /* 4148 */ "vcmul\000"
521 /* 4154 */ "smmul\000"
522 /* 4160 */ "vnmul\000"
523 /* 4166 */ "vmul\000"
524 /* 4171 */ "vmovl\000"
525 /* 4177 */ "vlldm\000"
526 /* 4183 */ "vminnm\000"
527 /* 4190 */ "vmaxnm\000"
528 /* 4197 */ "vscclrm\000"
529 /* 4205 */ "vrintm\000"
530 /* 4212 */ "vlstm\000"
531 /* 4218 */ "vcvtm\000"
532 /* 4224 */ "vrsubhn\000"
533 /* 4232 */ "vsubhn\000"
534 /* 4239 */ "vraddhn\000"
535 /* 4247 */ "vaddhn\000"
536 /* 4254 */ "vpmin\000"
537 /* 4260 */ "vmin\000"
538 /* 4265 */ "cmn\000"
539 /* 4269 */ "vqshrn\000"
540 /* 4276 */ "vqrshrn\000"
541 /* 4284 */ "vrshrn\000"
542 /* 4291 */ "vshrn\000"
543 /* 4297 */ "vorn\000"
544 /* 4302 */ "vtrn\000"
545 /* 4307 */ "vrintn\000"
546 /* 4314 */ "vcvtn\000"
547 /* 4320 */ "vqshrun\000"
548 /* 4328 */ "vqrshrun\000"
549 /* 4337 */ "vqmovun\000"
550 /* 4345 */ "vmvn\000"
551 /* 4350 */ "vqmovn\000"
552 /* 4357 */ "vmovn\000"
553 /* 4363 */ "trap\000"
554 /* 4368 */ "cdp\000"
555 /* 4372 */ "vzip\000"
556 /* 4377 */ "vcmp\000"
557 /* 4382 */ "pop\000"
558 /* 4386 */ "pac\tr12, lr, sp\000"
559 /* 4402 */ "pacbti\tr12, lr, sp\000"
560 /* 4421 */ "aut\tr12, lr, sp\000"
561 /* 4437 */ "lctp\000"
562 /* 4442 */ "vctp\000"
563 /* 4447 */ "vrintp\000"
564 /* 4454 */ "vcvtp\000"
565 /* 4460 */ "vddup\000"
566 /* 4466 */ "vidup\000"
567 /* 4472 */ "vdup\000"
568 /* 4477 */ "vdwdup\000"
569 /* 4484 */ "viwdup\000"
570 /* 4491 */ "vswp\000"
571 /* 4496 */ "vuzp\000"
572 /* 4501 */ "vceq\000"
573 /* 4506 */ "teq\000"
574 /* 4510 */ "smmlar\000"
575 /* 4517 */ "mcr\000"
576 /* 4521 */ "adr\000"
577 /* 4525 */ "vldr\000"
578 /* 4530 */ "sqrshr\000"
579 /* 4537 */ "srshr\000"
580 /* 4543 */ "urshr\000"
581 /* 4549 */ "vrshr\000"
582 /* 4555 */ "vshr\000"
583 /* 4560 */ "smmulr\000"
584 /* 4567 */ "veor\000"
585 /* 4572 */ "ror\000"
586 /* 4576 */ "mcrr\000"
587 /* 4581 */ "vorr\000"
588 /* 4586 */ "asr\000"
589 /* 4590 */ "smmlsr\000"
590 /* 4597 */ "vmsr\000"
591 /* 4602 */ "vbrsr\000"
592 /* 4608 */ "vrintr\000"
593 /* 4615 */ "vstr\000"
594 /* 4620 */ "vcvtr\000"
595 /* 4626 */ "vmlas\000"
596 /* 4632 */ "vfmas\000"
597 /* 4638 */ "vqabs\000"
598 /* 4644 */ "vabs\000"
599 /* 4649 */ "subs\000"
600 /* 4654 */ "vcls\000"
601 /* 4659 */ "smmls\000"
602 /* 4665 */ "vnmls\000"
603 /* 4671 */ "vmls\000"
604 /* 4676 */ "vfms\000"
605 /* 4681 */ "vfnms\000"
606 /* 4687 */ "bxns\000"
607 /* 4692 */ "blxns\000"
608 /* 4698 */ "vrecps\000"
609 /* 4705 */ "vmrs\000"
610 /* 4710 */ "asrs\000"
611 /* 4715 */ "lsrs\000"
612 /* 4720 */ "vrsqrts\000"
613 /* 4728 */ "movs\000"
614 /* 4733 */ "ssat\000"
615 /* 4738 */ "usat\000"
616 /* 4743 */ "ttat\000"
617 /* 4748 */ "smlabt\000"
618 /* 4755 */ "pkhbt\000"
619 /* 4761 */ "smlalbt\000"
620 /* 4769 */ "smulbt\000"
621 /* 4776 */ "ldrbt\000"
622 /* 4782 */ "strbt\000"
623 /* 4788 */ "ldrsbt\000"
624 /* 4795 */ "eret\000"
625 /* 4800 */ "vacgt\000"
626 /* 4806 */ "vcgt\000"
627 /* 4811 */ "ldrht\000"
628 /* 4817 */ "strht\000"
629 /* 4823 */ "ldrsht\000"
630 /* 4830 */ "rbit\000"
631 /* 4835 */ "vbit\000"
632 /* 4840 */ "vclt\000"
633 /* 4845 */ "vshllt\000"
634 /* 4852 */ "vqdmullt\000"
635 /* 4861 */ "vmullt\000"
636 /* 4868 */ "vmovlt\000"
637 /* 4875 */ "vcnt\000"
638 /* 4880 */ "hint\000"
639 /* 4885 */ "vqshrnt\000"
640 /* 4893 */ "vqrshrnt\000"
641 /* 4902 */ "vrshrnt\000"
642 /* 4910 */ "vshrnt\000"
643 /* 4917 */ "vqshrunt\000"
644 /* 4926 */ "vqrshrunt\000"
645 /* 4936 */ "vqmovunt\000"
646 /* 4945 */ "vqmovnt\000"
647 /* 4953 */ "vmovnt\000"
648 /* 4960 */ "vpnot\000"
649 /* 4966 */ "vpt\000"
650 /* 4970 */ "ldrt\000"
651 /* 4975 */ "vsqrt\000"
652 /* 4981 */ "strt\000"
653 /* 4986 */ "vpst\000"
654 /* 4991 */ "vtst\000"
655 /* 4996 */ "smlatt\000"
656 /* 5003 */ "smlaltt\000"
657 /* 5011 */ "smultt\000"
658 /* 5018 */ "ttt\000"
659 /* 5022 */ "vcvtt\000"
660 /* 5028 */ "bxaut\000"
661 /* 5034 */ "vjcvt\000"
662 /* 5040 */ "vcvt\000"
663 /* 5045 */ "movt\000"
664 /* 5050 */ "smlawt\000"
665 /* 5057 */ "smulwt\000"
666 /* 5064 */ "vext\000"
667 /* 5069 */ "vqshlu\000"
668 /* 5076 */ "vabav\000"
669 /* 5082 */ "vmladav\000"
670 /* 5090 */ "vmlaldav\000"
671 /* 5099 */ "vmlsldav\000"
672 /* 5108 */ "vmlsdav\000"
673 /* 5116 */ "vminnmav\000"
674 /* 5125 */ "vmaxnmav\000"
675 /* 5134 */ "vminav\000"
676 /* 5141 */ "vmaxav\000"
677 /* 5148 */ "vaddv\000"
678 /* 5154 */ "rev\000"
679 /* 5158 */ "sdiv\000"
680 /* 5163 */ "udiv\000"
681 /* 5168 */ "vdiv\000"
682 /* 5173 */ "vaddlv\000"
683 /* 5180 */ "vminnmv\000"
684 /* 5188 */ "vmaxnmv\000"
685 /* 5196 */ "vminv\000"
686 /* 5202 */ "vmov\000"
687 /* 5207 */ "vmaxv\000"
688 /* 5213 */ "vsubw\000"
689 /* 5219 */ "vaddw\000"
690 /* 5225 */ "pldw\000"
691 /* 5230 */ "vldrw\000"
692 /* 5236 */ "vstrw\000"
693 /* 5242 */ "movw\000"
694 /* 5247 */ "vrmlaldavhax\000"
695 /* 5260 */ "vrmlsldavhax\000"
696 /* 5273 */ "fldmiax\000"
697 /* 5281 */ "fstmiax\000"
698 /* 5289 */ "vpmax\000"
699 /* 5295 */ "vmax\000"
700 /* 5300 */ "shsax\000"
701 /* 5306 */ "uhsax\000"
702 /* 5312 */ "uqsax\000"
703 /* 5318 */ "ssax\000"
704 /* 5323 */ "usax\000"
705 /* 5328 */ "vmladavax\000"
706 /* 5338 */ "vmlaldavax\000"
707 /* 5349 */ "vmlsldavax\000"
708 /* 5360 */ "vmlsdavax\000"
709 /* 5370 */ "fldmdbx\000"
710 /* 5378 */ "fstmdbx\000"
711 /* 5386 */ "vtbx\000"
712 /* 5391 */ "smladx\000"
713 /* 5398 */ "smuadx\000"
714 /* 5405 */ "smlaldx\000"
715 /* 5413 */ "smlsldx\000"
716 /* 5421 */ "smlsdx\000"
717 /* 5428 */ "smusdx\000"
718 /* 5435 */ "ldaex\000"
719 /* 5441 */ "stlex\000"
720 /* 5447 */ "ldrex\000"
721 /* 5453 */ "clrex\000"
722 /* 5459 */ "strex\000"
723 /* 5465 */ "sbfx\000"
724 /* 5470 */ "ubfx\000"
725 /* 5475 */ "vqdmladhx\000"
726 /* 5485 */ "vqrdmladhx\000"
727 /* 5496 */ "vqdmlsdhx\000"
728 /* 5506 */ "vqrdmlsdhx\000"
729 /* 5517 */ "vrmlaldavhx\000"
730 /* 5529 */ "vrmlsldavhx\000"
731 /* 5541 */ "blx\000"
732 /* 5545 */ "bflx\000"
733 /* 5550 */ "rrx\000"
734 /* 5554 */ "shasx\000"
735 /* 5560 */ "uhasx\000"
736 /* 5566 */ "uqasx\000"
737 /* 5572 */ "sasx\000"
738 /* 5577 */ "uasx\000"
739 /* 5582 */ "vrintx\000"
740 /* 5589 */ "vmladavx\000"
741 /* 5598 */ "vmlaldavx\000"
742 /* 5608 */ "vmlsldavx\000"
743 /* 5618 */ "vmlsdavx\000"
744 /* 5627 */ "vclz\000"
745 /* 5632 */ "vrintz\000"
746};
747#ifdef __GNUC__
748#pragma GCC diagnostic pop
749#endif
750
751 static const uint32_t OpInfo0[] = {
752 0U, // PHI
753 0U, // INLINEASM
754 0U, // INLINEASM_BR
755 0U, // CFI_INSTRUCTION
756 0U, // EH_LABEL
757 0U, // GC_LABEL
758 0U, // ANNOTATION_LABEL
759 0U, // KILL
760 0U, // EXTRACT_SUBREG
761 0U, // INSERT_SUBREG
762 0U, // IMPLICIT_DEF
763 0U, // INIT_UNDEF
764 0U, // SUBREG_TO_REG
765 0U, // COPY_TO_REGCLASS
766 2680U, // DBG_VALUE
767 2737U, // DBG_VALUE_LIST
768 2690U, // DBG_INSTR_REF
769 2704U, // DBG_PHI
770 2712U, // DBG_LABEL
771 0U, // REG_SEQUENCE
772 0U, // COPY
773 0U, // COPY_LANEMASK
774 2664U, // BUNDLE
775 2722U, // LIFETIME_START
776 2638U, // LIFETIME_END
777 2651U, // PSEUDO_PROBE
778 0U, // ARITH_FENCE
779 0U, // STACKMAP
780 4021U, // FENTRY_CALL
781 0U, // PATCHPOINT
782 0U, // LOAD_STACK_GUARD
783 0U, // PREALLOCATED_SETUP
784 0U, // PREALLOCATED_ARG
785 0U, // STATEPOINT
786 0U, // LOCAL_ESCAPE
787 0U, // FAULTING_OP
788 0U, // PATCHABLE_OP
789 2230U, // PATCHABLE_FUNCTION_ENTER
790 2150U, // PATCHABLE_RET
791 2276U, // PATCHABLE_FUNCTION_EXIT
792 2253U, // PATCHABLE_TAIL_CALL
793 2205U, // PATCHABLE_EVENT_CALL
794 2181U, // PATCHABLE_TYPED_EVENT_CALL
795 0U, // ICALL_BRANCH_FUNNEL
796 2671U, // FAKE_USE
797 0U, // MEMBARRIER
798 0U, // JUMP_TABLE_DEBUG_INFO
799 0U, // RELOC_NONE
800 0U, // CONVERGENCECTRL_ENTRY
801 0U, // CONVERGENCECTRL_ANCHOR
802 0U, // CONVERGENCECTRL_LOOP
803 0U, // CONVERGENCECTRL_GLUE
804 0U, // G_ASSERT_SEXT
805 0U, // G_ASSERT_ZEXT
806 0U, // G_ASSERT_ALIGN
807 0U, // G_ADD
808 0U, // G_SUB
809 0U, // G_MUL
810 0U, // G_SDIV
811 0U, // G_UDIV
812 0U, // G_SREM
813 0U, // G_UREM
814 0U, // G_SDIVREM
815 0U, // G_UDIVREM
816 0U, // G_AND
817 0U, // G_OR
818 0U, // G_XOR
819 0U, // G_ABDS
820 0U, // G_ABDU
821 0U, // G_UAVGFLOOR
822 0U, // G_UAVGCEIL
823 0U, // G_SAVGFLOOR
824 0U, // G_SAVGCEIL
825 0U, // G_IMPLICIT_DEF
826 0U, // G_PHI
827 0U, // G_FRAME_INDEX
828 0U, // G_GLOBAL_VALUE
829 0U, // G_PTRAUTH_GLOBAL_VALUE
830 0U, // G_CONSTANT_POOL
831 0U, // G_EXTRACT
832 0U, // G_UNMERGE_VALUES
833 0U, // G_INSERT
834 0U, // G_MERGE_VALUES
835 0U, // G_BUILD_VECTOR
836 0U, // G_BUILD_VECTOR_TRUNC
837 0U, // G_CONCAT_VECTORS
838 0U, // G_PTRTOINT
839 0U, // G_INTTOPTR
840 0U, // G_BITCAST
841 0U, // G_FREEZE
842 0U, // G_CONSTANT_FOLD_BARRIER
843 0U, // G_INTRINSIC_FPTRUNC_ROUND
844 0U, // G_INTRINSIC_TRUNC
845 0U, // G_INTRINSIC_ROUND
846 0U, // G_INTRINSIC_LRINT
847 0U, // G_INTRINSIC_LLRINT
848 0U, // G_INTRINSIC_ROUNDEVEN
849 0U, // G_READCYCLECOUNTER
850 0U, // G_READSTEADYCOUNTER
851 0U, // G_LOAD
852 0U, // G_SEXTLOAD
853 0U, // G_ZEXTLOAD
854 0U, // G_INDEXED_LOAD
855 0U, // G_INDEXED_SEXTLOAD
856 0U, // G_INDEXED_ZEXTLOAD
857 0U, // G_STORE
858 0U, // G_INDEXED_STORE
859 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
860 0U, // G_ATOMIC_CMPXCHG
861 0U, // G_ATOMICRMW_XCHG
862 0U, // G_ATOMICRMW_ADD
863 0U, // G_ATOMICRMW_SUB
864 0U, // G_ATOMICRMW_AND
865 0U, // G_ATOMICRMW_NAND
866 0U, // G_ATOMICRMW_OR
867 0U, // G_ATOMICRMW_XOR
868 0U, // G_ATOMICRMW_MAX
869 0U, // G_ATOMICRMW_MIN
870 0U, // G_ATOMICRMW_UMAX
871 0U, // G_ATOMICRMW_UMIN
872 0U, // G_ATOMICRMW_FADD
873 0U, // G_ATOMICRMW_FSUB
874 0U, // G_ATOMICRMW_FMAX
875 0U, // G_ATOMICRMW_FMIN
876 0U, // G_ATOMICRMW_FMAXIMUM
877 0U, // G_ATOMICRMW_FMINIMUM
878 0U, // G_ATOMICRMW_FMAXIMUMNUM
879 0U, // G_ATOMICRMW_FMINIMUMNUM
880 0U, // G_ATOMICRMW_UINC_WRAP
881 0U, // G_ATOMICRMW_UDEC_WRAP
882 0U, // G_ATOMICRMW_USUB_COND
883 0U, // G_ATOMICRMW_USUB_SAT
884 0U, // G_FENCE
885 0U, // G_PREFETCH
886 0U, // G_BRCOND
887 0U, // G_BRINDIRECT
888 0U, // G_INVOKE_REGION_START
889 0U, // G_INTRINSIC
890 0U, // G_INTRINSIC_W_SIDE_EFFECTS
891 0U, // G_INTRINSIC_CONVERGENT
892 0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
893 0U, // G_ANYEXT
894 0U, // G_TRUNC
895 0U, // G_TRUNC_SSAT_S
896 0U, // G_TRUNC_SSAT_U
897 0U, // G_TRUNC_USAT_U
898 0U, // G_CONSTANT
899 0U, // G_FCONSTANT
900 0U, // G_VASTART
901 0U, // G_VAARG
902 0U, // G_SEXT
903 0U, // G_SEXT_INREG
904 0U, // G_ZEXT
905 0U, // G_SHL
906 0U, // G_LSHR
907 0U, // G_ASHR
908 0U, // G_FSHL
909 0U, // G_FSHR
910 0U, // G_ROTR
911 0U, // G_ROTL
912 0U, // G_ICMP
913 0U, // G_FCMP
914 0U, // G_SCMP
915 0U, // G_UCMP
916 0U, // G_SELECT
917 0U, // G_UADDO
918 0U, // G_UADDE
919 0U, // G_USUBO
920 0U, // G_USUBE
921 0U, // G_SADDO
922 0U, // G_SADDE
923 0U, // G_SSUBO
924 0U, // G_SSUBE
925 0U, // G_UMULO
926 0U, // G_SMULO
927 0U, // G_UMULH
928 0U, // G_SMULH
929 0U, // G_UADDSAT
930 0U, // G_SADDSAT
931 0U, // G_USUBSAT
932 0U, // G_SSUBSAT
933 0U, // G_USHLSAT
934 0U, // G_SSHLSAT
935 0U, // G_SMULFIX
936 0U, // G_UMULFIX
937 0U, // G_SMULFIXSAT
938 0U, // G_UMULFIXSAT
939 0U, // G_SDIVFIX
940 0U, // G_UDIVFIX
941 0U, // G_SDIVFIXSAT
942 0U, // G_UDIVFIXSAT
943 0U, // G_FADD
944 0U, // G_FSUB
945 0U, // G_FMUL
946 0U, // G_FMA
947 0U, // G_FMAD
948 0U, // G_FDIV
949 0U, // G_FREM
950 0U, // G_FMODF
951 0U, // G_FPOW
952 0U, // G_FPOWI
953 0U, // G_FEXP
954 0U, // G_FEXP2
955 0U, // G_FEXP10
956 0U, // G_FLOG
957 0U, // G_FLOG2
958 0U, // G_FLOG10
959 0U, // G_FLDEXP
960 0U, // G_FFREXP
961 0U, // G_FNEG
962 0U, // G_FPEXT
963 0U, // G_FPTRUNC
964 0U, // G_FPTOSI
965 0U, // G_FPTOUI
966 0U, // G_SITOFP
967 0U, // G_UITOFP
968 0U, // G_FPTOSI_SAT
969 0U, // G_FPTOUI_SAT
970 0U, // G_FABS
971 0U, // G_FCOPYSIGN
972 0U, // G_IS_FPCLASS
973 0U, // G_FCANONICALIZE
974 0U, // G_FMINNUM
975 0U, // G_FMAXNUM
976 0U, // G_FMINNUM_IEEE
977 0U, // G_FMAXNUM_IEEE
978 0U, // G_FMINIMUM
979 0U, // G_FMAXIMUM
980 0U, // G_FMINIMUMNUM
981 0U, // G_FMAXIMUMNUM
982 0U, // G_GET_FPENV
983 0U, // G_SET_FPENV
984 0U, // G_RESET_FPENV
985 0U, // G_GET_FPMODE
986 0U, // G_SET_FPMODE
987 0U, // G_RESET_FPMODE
988 0U, // G_GET_ROUNDING
989 0U, // G_SET_ROUNDING
990 0U, // G_PTR_ADD
991 0U, // G_PTRMASK
992 0U, // G_SMIN
993 0U, // G_SMAX
994 0U, // G_UMIN
995 0U, // G_UMAX
996 0U, // G_ABS
997 0U, // G_LROUND
998 0U, // G_LLROUND
999 0U, // G_BR
1000 0U, // G_BRJT
1001 0U, // G_VSCALE
1002 0U, // G_INSERT_SUBVECTOR
1003 0U, // G_EXTRACT_SUBVECTOR
1004 0U, // G_INSERT_VECTOR_ELT
1005 0U, // G_EXTRACT_VECTOR_ELT
1006 0U, // G_SHUFFLE_VECTOR
1007 0U, // G_SPLAT_VECTOR
1008 0U, // G_STEP_VECTOR
1009 0U, // G_VECTOR_COMPRESS
1010 0U, // G_CTTZ
1011 0U, // G_CTTZ_ZERO_UNDEF
1012 0U, // G_CTLZ
1013 0U, // G_CTLZ_ZERO_UNDEF
1014 0U, // G_CTLS
1015 0U, // G_CTPOP
1016 0U, // G_BSWAP
1017 0U, // G_BITREVERSE
1018 0U, // G_FCEIL
1019 0U, // G_FCOS
1020 0U, // G_FSIN
1021 0U, // G_FSINCOS
1022 0U, // G_FTAN
1023 0U, // G_FACOS
1024 0U, // G_FASIN
1025 0U, // G_FATAN
1026 0U, // G_FATAN2
1027 0U, // G_FCOSH
1028 0U, // G_FSINH
1029 0U, // G_FTANH
1030 0U, // G_FSQRT
1031 0U, // G_FFLOOR
1032 0U, // G_FRINT
1033 0U, // G_FNEARBYINT
1034 0U, // G_ADDRSPACE_CAST
1035 0U, // G_BLOCK_ADDR
1036 0U, // G_JUMP_TABLE
1037 0U, // G_DYN_STACKALLOC
1038 0U, // G_STACKSAVE
1039 0U, // G_STACKRESTORE
1040 0U, // G_STRICT_FADD
1041 0U, // G_STRICT_FSUB
1042 0U, // G_STRICT_FMUL
1043 0U, // G_STRICT_FDIV
1044 0U, // G_STRICT_FREM
1045 0U, // G_STRICT_FMA
1046 0U, // G_STRICT_FSQRT
1047 0U, // G_STRICT_FLDEXP
1048 0U, // G_READ_REGISTER
1049 0U, // G_WRITE_REGISTER
1050 0U, // G_MEMCPY
1051 0U, // G_MEMCPY_INLINE
1052 0U, // G_MEMMOVE
1053 0U, // G_MEMSET
1054 0U, // G_BZERO
1055 0U, // G_TRAP
1056 0U, // G_DEBUGTRAP
1057 0U, // G_UBSANTRAP
1058 0U, // G_VECREDUCE_SEQ_FADD
1059 0U, // G_VECREDUCE_SEQ_FMUL
1060 0U, // G_VECREDUCE_FADD
1061 0U, // G_VECREDUCE_FMUL
1062 0U, // G_VECREDUCE_FMAX
1063 0U, // G_VECREDUCE_FMIN
1064 0U, // G_VECREDUCE_FMAXIMUM
1065 0U, // G_VECREDUCE_FMINIMUM
1066 0U, // G_VECREDUCE_ADD
1067 0U, // G_VECREDUCE_MUL
1068 0U, // G_VECREDUCE_AND
1069 0U, // G_VECREDUCE_OR
1070 0U, // G_VECREDUCE_XOR
1071 0U, // G_VECREDUCE_SMAX
1072 0U, // G_VECREDUCE_SMIN
1073 0U, // G_VECREDUCE_UMAX
1074 0U, // G_VECREDUCE_UMIN
1075 0U, // G_SBFX
1076 0U, // G_UBFX
1077 0U, // ADDSri
1078 0U, // ADDSrr
1079 0U, // ADDSrsi
1080 0U, // ADDSrsr
1081 0U, // ADJCALLSTACKDOWN
1082 0U, // ADJCALLSTACKUP
1083 12779U, // ASRi
1084 12779U, // ASRr
1085 0U, // ASRs1
1086 0U, // B
1087 0U, // BCCZi64
1088 0U, // BCCi64
1089 0U, // BLX_noip
1090 0U, // BLX_pred_noip
1091 0U, // BL_PUSHLR
1092 0U, // BMOVPCB_CALL
1093 0U, // BMOVPCRX_CALL
1094 0U, // BR_JTadd
1095 0U, // BR_JTm_i12
1096 0U, // BR_JTm_rs
1097 0U, // BR_JTr
1098 0U, // BX_CALL
1099 0U, // CMP_SWAP_16
1100 0U, // CMP_SWAP_32
1101 0U, // CMP_SWAP_64
1102 0U, // CMP_SWAP_8
1103 0U, // CONSTPOOL_ENTRY
1104 0U, // COPY_STRUCT_BYVAL_I32
1105 67130081U, // ITasm
1106 0U, // Int_eh_sjlj_dispatchsetup
1107 0U, // Int_eh_sjlj_longjmp
1108 0U, // Int_eh_sjlj_setjmp
1109 0U, // Int_eh_sjlj_setjmp_nofp
1110 0U, // Int_eh_sjlj_setup_dispatch
1111 0U, // JUMPTABLE_ADDRS
1112 0U, // JUMPTABLE_INSTS
1113 0U, // JUMPTABLE_TBB
1114 0U, // JUMPTABLE_TBH
1115 0U, // KCFI_CHECK_ARM
1116 0U, // KCFI_CHECK_Thumb1
1117 0U, // KCFI_CHECK_Thumb2
1118 0U, // LDMIA_RET
1119 29353U, // LDRBT_POST
1120 29103U, // LDRConstPool
1121 29388U, // LDRHTii
1122 0U, // LDRLIT_ga_abs
1123 0U, // LDRLIT_ga_pcrel
1124 0U, // LDRLIT_ga_pcrel_ldr
1125 29365U, // LDRSBTii
1126 29400U, // LDRSHTii
1127 29547U, // LDRT_POST
1128 0U, // LEApcrel
1129 0U, // LEApcrelJT
1130 0U, // LOADDUAL
1131 12327U, // LSLi
1132 12327U, // LSLr
1133 12786U, // LSRi
1134 12786U, // LSRr
1135 0U, // LSRs1
1136 0U, // MEMCPY
1137 0U, // MLAv5
1138 0U, // MOVCCi
1139 0U, // MOVCCi16
1140 0U, // MOVCCi32imm
1141 0U, // MOVCCr
1142 0U, // MOVCCsi
1143 0U, // MOVCCsr
1144 0U, // MOVPCRX
1145 0U, // MOVTi16_ga_pcrel
1146 0U, // MOV_ga_pcrel
1147 0U, // MOV_ga_pcrel_ldr
1148 0U, // MOVi16_ga_pcrel
1149 0U, // MOVi32imm
1150 0U, // MQPRCopy
1151 0U, // MQQPRLoad
1152 0U, // MQQPRStore
1153 0U, // MQQQQPRLoad
1154 0U, // MQQQQPRStore
1155 0U, // MULv5
1156 0U, // MVE_MEMCPYLOOPINST
1157 0U, // MVE_MEMSETLOOPINST
1158 0U, // MVNCCi
1159 0U, // PICADD
1160 0U, // PICLDR
1161 0U, // PICLDRB
1162 0U, // PICLDRH
1163 0U, // PICLDRSB
1164 0U, // PICLDRSH
1165 0U, // PICSTR
1166 0U, // PICSTRB
1167 0U, // PICSTRH
1168 12765U, // RORi
1169 12765U, // RORr
1170 0U, // RRX
1171 38319U, // RRXi
1172 0U, // RSBSri
1173 0U, // RSBSrsi
1174 0U, // RSBSrsr
1175 0U, // SEH_EpilogEnd
1176 0U, // SEH_EpilogStart
1177 0U, // SEH_Nop
1178 0U, // SEH_Nop_Ret
1179 0U, // SEH_PrologEnd
1180 0U, // SEH_SaveFRegs
1181 0U, // SEH_SaveLR
1182 0U, // SEH_SaveRegs
1183 0U, // SEH_SaveRegs_Ret
1184 0U, // SEH_SaveSP
1185 0U, // SEH_StackAlloc
1186 0U, // SMLALv5
1187 0U, // SMULLv5
1188 0U, // SPACE
1189 0U, // STOREDUAL
1190 29359U, // STRBT_POST
1191 0U, // STRBi_preidx
1192 0U, // STRBr_preidx
1193 0U, // STRH_preidx
1194 29558U, // STRT_POST
1195 0U, // STRi_preidx
1196 0U, // STRr_preidx
1197 0U, // SUBS_PC_LR
1198 0U, // SUBSri
1199 0U, // SUBSrr
1200 0U, // SUBSrsi
1201 0U, // SUBSrsr
1202 0U, // SpeculationBarrierISBDSBEndBB
1203 0U, // SpeculationBarrierSBEndBB
1204 0U, // TAILJMPd
1205 0U, // TAILJMPr
1206 0U, // TAILJMPr4
1207 0U, // TCRETURNdi
1208 0U, // TCRETURNri
1209 0U, // TCRETURNrinotr12
1210 0U, // TPsoft
1211 0U, // UMLALv5
1212 0U, // UMULLv5
1213 567556U, // VLD1LNdAsm_16
1214 1091844U, // VLD1LNdAsm_32
1215 1616132U, // VLD1LNdAsm_8
1216 567556U, // VLD1LNdWB_fixed_Asm_16
1217 1091844U, // VLD1LNdWB_fixed_Asm_32
1218 1616132U, // VLD1LNdWB_fixed_Asm_8
1219 575748U, // VLD1LNdWB_register_Asm_16
1220 1100036U, // VLD1LNdWB_register_Asm_32
1221 1624324U, // VLD1LNdWB_register_Asm_8
1222 567605U, // VLD2LNdAsm_16
1223 1091893U, // VLD2LNdAsm_32
1224 1616181U, // VLD2LNdAsm_8
1225 567605U, // VLD2LNdWB_fixed_Asm_16
1226 1091893U, // VLD2LNdWB_fixed_Asm_32
1227 1616181U, // VLD2LNdWB_fixed_Asm_8
1228 575797U, // VLD2LNdWB_register_Asm_16
1229 1100085U, // VLD2LNdWB_register_Asm_32
1230 1624373U, // VLD2LNdWB_register_Asm_8
1231 567605U, // VLD2LNqAsm_16
1232 1091893U, // VLD2LNqAsm_32
1233 567605U, // VLD2LNqWB_fixed_Asm_16
1234 1091893U, // VLD2LNqWB_fixed_Asm_32
1235 575797U, // VLD2LNqWB_register_Asm_16
1236 1100085U, // VLD2LNqWB_register_Asm_32
1237 134801754U, // VLD3DUPdAsm_16
1238 135326042U, // VLD3DUPdAsm_32
1239 135850330U, // VLD3DUPdAsm_8
1240 134801754U, // VLD3DUPdWB_fixed_Asm_16
1241 135326042U, // VLD3DUPdWB_fixed_Asm_32
1242 135850330U, // VLD3DUPdWB_fixed_Asm_8
1243 134785370U, // VLD3DUPdWB_register_Asm_16
1244 135309658U, // VLD3DUPdWB_register_Asm_32
1245 135833946U, // VLD3DUPdWB_register_Asm_8
1246 201910618U, // VLD3DUPqAsm_16
1247 202434906U, // VLD3DUPqAsm_32
1248 202959194U, // VLD3DUPqAsm_8
1249 201910618U, // VLD3DUPqWB_fixed_Asm_16
1250 202434906U, // VLD3DUPqWB_fixed_Asm_32
1251 202959194U, // VLD3DUPqWB_fixed_Asm_8
1252 201894234U, // VLD3DUPqWB_register_Asm_16
1253 202418522U, // VLD3DUPqWB_register_Asm_32
1254 202942810U, // VLD3DUPqWB_register_Asm_8
1255 567642U, // VLD3LNdAsm_16
1256 1091930U, // VLD3LNdAsm_32
1257 1616218U, // VLD3LNdAsm_8
1258 567642U, // VLD3LNdWB_fixed_Asm_16
1259 1091930U, // VLD3LNdWB_fixed_Asm_32
1260 1616218U, // VLD3LNdWB_fixed_Asm_8
1261 575834U, // VLD3LNdWB_register_Asm_16
1262 1100122U, // VLD3LNdWB_register_Asm_32
1263 1624410U, // VLD3LNdWB_register_Asm_8
1264 567642U, // VLD3LNqAsm_16
1265 1091930U, // VLD3LNqAsm_32
1266 567642U, // VLD3LNqWB_fixed_Asm_16
1267 1091930U, // VLD3LNqWB_fixed_Asm_32
1268 575834U, // VLD3LNqWB_register_Asm_16
1269 1100122U, // VLD3LNqWB_register_Asm_32
1270 269019482U, // VLD3dAsm_16
1271 269543770U, // VLD3dAsm_32
1272 270068058U, // VLD3dAsm_8
1273 269019482U, // VLD3dWB_fixed_Asm_16
1274 269543770U, // VLD3dWB_fixed_Asm_32
1275 270068058U, // VLD3dWB_fixed_Asm_8
1276 269003098U, // VLD3dWB_register_Asm_16
1277 269527386U, // VLD3dWB_register_Asm_32
1278 270051674U, // VLD3dWB_register_Asm_8
1279 336128346U, // VLD3qAsm_16
1280 336652634U, // VLD3qAsm_32
1281 337176922U, // VLD3qAsm_8
1282 336128346U, // VLD3qWB_fixed_Asm_16
1283 336652634U, // VLD3qWB_fixed_Asm_32
1284 337176922U, // VLD3qWB_fixed_Asm_8
1285 336111962U, // VLD3qWB_register_Asm_16
1286 336636250U, // VLD3qWB_register_Asm_32
1287 337160538U, // VLD3qWB_register_Asm_8
1288 403237238U, // VLD4DUPdAsm_16
1289 403761526U, // VLD4DUPdAsm_32
1290 404285814U, // VLD4DUPdAsm_8
1291 403237238U, // VLD4DUPdWB_fixed_Asm_16
1292 403761526U, // VLD4DUPdWB_fixed_Asm_32
1293 404285814U, // VLD4DUPdWB_fixed_Asm_8
1294 403220854U, // VLD4DUPdWB_register_Asm_16
1295 403745142U, // VLD4DUPdWB_register_Asm_32
1296 404269430U, // VLD4DUPdWB_register_Asm_8
1297 470346102U, // VLD4DUPqAsm_16
1298 470870390U, // VLD4DUPqAsm_32
1299 471394678U, // VLD4DUPqAsm_8
1300 470346102U, // VLD4DUPqWB_fixed_Asm_16
1301 470870390U, // VLD4DUPqWB_fixed_Asm_32
1302 471394678U, // VLD4DUPqWB_fixed_Asm_8
1303 470329718U, // VLD4DUPqWB_register_Asm_16
1304 470854006U, // VLD4DUPqWB_register_Asm_32
1305 471378294U, // VLD4DUPqWB_register_Asm_8
1306 567670U, // VLD4LNdAsm_16
1307 1091958U, // VLD4LNdAsm_32
1308 1616246U, // VLD4LNdAsm_8
1309 567670U, // VLD4LNdWB_fixed_Asm_16
1310 1091958U, // VLD4LNdWB_fixed_Asm_32
1311 1616246U, // VLD4LNdWB_fixed_Asm_8
1312 575862U, // VLD4LNdWB_register_Asm_16
1313 1100150U, // VLD4LNdWB_register_Asm_32
1314 1624438U, // VLD4LNdWB_register_Asm_8
1315 567670U, // VLD4LNqAsm_16
1316 1091958U, // VLD4LNqAsm_32
1317 567670U, // VLD4LNqWB_fixed_Asm_16
1318 1091958U, // VLD4LNqWB_fixed_Asm_32
1319 575862U, // VLD4LNqWB_register_Asm_16
1320 1100150U, // VLD4LNqWB_register_Asm_32
1321 537454966U, // VLD4dAsm_16
1322 537979254U, // VLD4dAsm_32
1323 538503542U, // VLD4dAsm_8
1324 537454966U, // VLD4dWB_fixed_Asm_16
1325 537979254U, // VLD4dWB_fixed_Asm_32
1326 538503542U, // VLD4dWB_fixed_Asm_8
1327 537438582U, // VLD4dWB_register_Asm_16
1328 537962870U, // VLD4dWB_register_Asm_32
1329 538487158U, // VLD4dWB_register_Asm_8
1330 604563830U, // VLD4qAsm_16
1331 605088118U, // VLD4qAsm_32
1332 605612406U, // VLD4qAsm_8
1333 604563830U, // VLD4qWB_fixed_Asm_16
1334 605088118U, // VLD4qWB_fixed_Asm_32
1335 605612406U, // VLD4qWB_fixed_Asm_8
1336 604547446U, // VLD4qWB_register_Asm_16
1337 605071734U, // VLD4qWB_register_Asm_32
1338 605596022U, // VLD4qWB_register_Asm_8
1339 0U, // VMOVD0
1340 0U, // VMOVDcc
1341 0U, // VMOVHcc
1342 0U, // VMOVQ0
1343 0U, // VMOVScc
1344 567567U, // VST1LNdAsm_16
1345 1091855U, // VST1LNdAsm_32
1346 1616143U, // VST1LNdAsm_8
1347 567567U, // VST1LNdWB_fixed_Asm_16
1348 1091855U, // VST1LNdWB_fixed_Asm_32
1349 1616143U, // VST1LNdWB_fixed_Asm_8
1350 575759U, // VST1LNdWB_register_Asm_16
1351 1100047U, // VST1LNdWB_register_Asm_32
1352 1624335U, // VST1LNdWB_register_Asm_8
1353 567632U, // VST2LNdAsm_16
1354 1091920U, // VST2LNdAsm_32
1355 1616208U, // VST2LNdAsm_8
1356 567632U, // VST2LNdWB_fixed_Asm_16
1357 1091920U, // VST2LNdWB_fixed_Asm_32
1358 1616208U, // VST2LNdWB_fixed_Asm_8
1359 575824U, // VST2LNdWB_register_Asm_16
1360 1100112U, // VST2LNdWB_register_Asm_32
1361 1624400U, // VST2LNdWB_register_Asm_8
1362 567632U, // VST2LNqAsm_16
1363 1091920U, // VST2LNqAsm_32
1364 567632U, // VST2LNqWB_fixed_Asm_16
1365 1091920U, // VST2LNqWB_fixed_Asm_32
1366 575824U, // VST2LNqWB_register_Asm_16
1367 1100112U, // VST2LNqWB_register_Asm_32
1368 567653U, // VST3LNdAsm_16
1369 1091941U, // VST3LNdAsm_32
1370 1616229U, // VST3LNdAsm_8
1371 567653U, // VST3LNdWB_fixed_Asm_16
1372 1091941U, // VST3LNdWB_fixed_Asm_32
1373 1616229U, // VST3LNdWB_fixed_Asm_8
1374 575845U, // VST3LNdWB_register_Asm_16
1375 1100133U, // VST3LNdWB_register_Asm_32
1376 1624421U, // VST3LNdWB_register_Asm_8
1377 567653U, // VST3LNqAsm_16
1378 1091941U, // VST3LNqAsm_32
1379 567653U, // VST3LNqWB_fixed_Asm_16
1380 1091941U, // VST3LNqWB_fixed_Asm_32
1381 575845U, // VST3LNqWB_register_Asm_16
1382 1100133U, // VST3LNqWB_register_Asm_32
1383 269019493U, // VST3dAsm_16
1384 269543781U, // VST3dAsm_32
1385 270068069U, // VST3dAsm_8
1386 269019493U, // VST3dWB_fixed_Asm_16
1387 269543781U, // VST3dWB_fixed_Asm_32
1388 270068069U, // VST3dWB_fixed_Asm_8
1389 269003109U, // VST3dWB_register_Asm_16
1390 269527397U, // VST3dWB_register_Asm_32
1391 270051685U, // VST3dWB_register_Asm_8
1392 336128357U, // VST3qAsm_16
1393 336652645U, // VST3qAsm_32
1394 337176933U, // VST3qAsm_8
1395 336128357U, // VST3qWB_fixed_Asm_16
1396 336652645U, // VST3qWB_fixed_Asm_32
1397 337176933U, // VST3qWB_fixed_Asm_8
1398 336111973U, // VST3qWB_register_Asm_16
1399 336636261U, // VST3qWB_register_Asm_32
1400 337160549U, // VST3qWB_register_Asm_8
1401 567675U, // VST4LNdAsm_16
1402 1091963U, // VST4LNdAsm_32
1403 1616251U, // VST4LNdAsm_8
1404 567675U, // VST4LNdWB_fixed_Asm_16
1405 1091963U, // VST4LNdWB_fixed_Asm_32
1406 1616251U, // VST4LNdWB_fixed_Asm_8
1407 575867U, // VST4LNdWB_register_Asm_16
1408 1100155U, // VST4LNdWB_register_Asm_32
1409 1624443U, // VST4LNdWB_register_Asm_8
1410 567675U, // VST4LNqAsm_16
1411 1091963U, // VST4LNqAsm_32
1412 567675U, // VST4LNqWB_fixed_Asm_16
1413 1091963U, // VST4LNqWB_fixed_Asm_32
1414 575867U, // VST4LNqWB_register_Asm_16
1415 1100155U, // VST4LNqWB_register_Asm_32
1416 537454971U, // VST4dAsm_16
1417 537979259U, // VST4dAsm_32
1418 538503547U, // VST4dAsm_8
1419 537454971U, // VST4dWB_fixed_Asm_16
1420 537979259U, // VST4dWB_fixed_Asm_32
1421 538503547U, // VST4dWB_fixed_Asm_8
1422 537438587U, // VST4dWB_register_Asm_16
1423 537962875U, // VST4dWB_register_Asm_32
1424 538487163U, // VST4dWB_register_Asm_8
1425 604563835U, // VST4qAsm_16
1426 605088123U, // VST4qAsm_32
1427 605612411U, // VST4qAsm_8
1428 604563835U, // VST4qWB_fixed_Asm_16
1429 605088123U, // VST4qWB_fixed_Asm_32
1430 605612411U, // VST4qWB_fixed_Asm_8
1431 604547451U, // VST4qWB_register_Asm_16
1432 605071739U, // VST4qWB_register_Asm_32
1433 605596027U, // VST4qWB_register_Asm_8
1434 0U, // WIN__CHKSTK
1435 0U, // WIN__DBZCHK
1436 0U, // t2ADDSri
1437 0U, // t2ADDSrr
1438 0U, // t2ADDSrs
1439 0U, // t2BF_LabelPseudo
1440 0U, // t2BR_JT
1441 0U, // t2BXAUT_RET
1442 0U, // t2CALL_BTI
1443 0U, // t2DoLoopStart
1444 0U, // t2DoLoopStartTP
1445 0U, // t2LDMIA_RET
1446 673246339U, // t2LDRB_OFFSET_imm
1447 740355203U, // t2LDRB_POST_imm
1448 807464067U, // t2LDRB_PRE_imm
1449 27779U, // t2LDRBpcrel
1450 29103U, // t2LDRConstPool
1451 673246857U, // t2LDRH_OFFSET_imm
1452 740355721U, // t2LDRH_POST_imm
1453 807464585U, // t2LDRH_PRE_imm
1454 28297U, // t2LDRHpcrel
1455 0U, // t2LDRLIT_ga_pcrel
1456 673246358U, // t2LDRSB_OFFSET_imm
1457 740355222U, // t2LDRSB_POST_imm
1458 807464086U, // t2LDRSB_PRE_imm
1459 27798U, // t2LDRSBpcrel
1460 673246896U, // t2LDRSH_OFFSET_imm
1461 740355760U, // t2LDRSH_POST_imm
1462 807464624U, // t2LDRSH_PRE_imm
1463 28336U, // t2LDRSHpcrel
1464 740356527U, // t2LDR_POST_imm
1465 807465391U, // t2LDR_PRE_imm
1466 0U, // t2LDRpci_pic
1467 29103U, // t2LDRpcrel
1468 0U, // t2LEApcrel
1469 0U, // t2LEApcrelJT
1470 0U, // t2LoopDec
1471 0U, // t2LoopEnd
1472 0U, // t2LoopEndDec
1473 0U, // t2MOVCCasr
1474 0U, // t2MOVCCi
1475 0U, // t2MOVCCi16
1476 0U, // t2MOVCCi32imm
1477 0U, // t2MOVCClsl
1478 0U, // t2MOVCClsr
1479 0U, // t2MOVCCr
1480 0U, // t2MOVCCror
1481 62073U, // t2MOVSsi
1482 45689U, // t2MOVSsr
1483 0U, // t2MOVTi16_ga_pcrel
1484 0U, // t2MOV_ga_pcrel
1485 0U, // t2MOVi16_ga_pcrel
1486 0U, // t2MOVi32imm
1487 62548U, // t2MOVsi
1488 46164U, // t2MOVsr
1489 0U, // t2MVNCCi
1490 0U, // t2RSBSri
1491 0U, // t2RSBSrs
1492 673246345U, // t2STRB_OFFSET_imm
1493 740355209U, // t2STRB_POST_imm
1494 807464073U, // t2STRB_PRE_imm
1495 0U, // t2STRB_preidx
1496 673246863U, // t2STRH_OFFSET_imm
1497 740355727U, // t2STRH_POST_imm
1498 807464591U, // t2STRH_PRE_imm
1499 0U, // t2STRH_preidx
1500 740356617U, // t2STR_POST_imm
1501 807465481U, // t2STR_PRE_imm
1502 0U, // t2STR_preidx
1503 0U, // t2SUBSri
1504 0U, // t2SUBSrr
1505 0U, // t2SUBSrs
1506 0U, // t2SpeculationBarrierISBDSBEndBB
1507 0U, // t2SpeculationBarrierSBEndBB
1508 0U, // t2TBB_JT
1509 0U, // t2TBH_JT
1510 0U, // t2WhileLoopSetup
1511 0U, // t2WhileLoopStart
1512 0U, // t2WhileLoopStartLR
1513 0U, // t2WhileLoopStartTP
1514 0U, // tADCS
1515 0U, // tADDSi3
1516 0U, // tADDSi8
1517 0U, // tADDSrr
1518 0U, // tADDframe
1519 0U, // tADJCALLSTACKDOWN
1520 0U, // tADJCALLSTACKUP
1521 0U, // tBLXNS_CALL
1522 0U, // tBLXr_noip
1523 0U, // tBL_PUSHLR
1524 0U, // tBRIND
1525 0U, // tBR_JTr
1526 0U, // tBXNS_RET
1527 0U, // tBX_CALL
1528 0U, // tBX_RET
1529 0U, // tBX_RET_vararg
1530 0U, // tBfar
1531 0U, // tCMP_SWAP_16
1532 0U, // tCMP_SWAP_32
1533 0U, // tCMP_SWAP_8
1534 0U, // tLDMIA_UPD
1535 29103U, // tLDRConstPool
1536 0U, // tLDRLIT_ga_abs
1537 0U, // tLDRLIT_ga_pcrel
1538 0U, // tLDR_postidx
1539 0U, // tLDRpci_pic
1540 0U, // tLEApcrel
1541 0U, // tLEApcrelJT
1542 0U, // tLSLSri
1543 0U, // tMOVCCr_pseudo
1544 0U, // tMOVi32imm
1545 0U, // tPOP_RET
1546 0U, // tRSBS
1547 0U, // tSBCS
1548 0U, // tSUBSi3
1549 0U, // tSUBSi8
1550 0U, // tSUBSrr
1551 0U, // tTAILJMPd
1552 0U, // tTAILJMPdND
1553 0U, // tTAILJMPr
1554 0U, // tTBB_JT
1555 0U, // tTBH_JT
1556 0U, // tTPsoft
1557 2632979U, // ADCri
1558 2632979U, // ADCrr
1559 2690323U, // ADCrsi
1560 77075U, // ADCrsr
1561 2633047U, // ADDri
1562 2633047U, // ADDrr
1563 2690391U, // ADDrsi
1564 77143U, // ADDrsr
1565 2650538U, // ADR
1566 875644520U, // AESD
1567 875644528U, // AESE
1568 942753365U, // AESIMC
1569 942753375U, // AESMC
1570 2633112U, // ANDri
1571 2633112U, // ANDrr
1572 2690456U, // ANDrsi
1573 77208U, // ANDrsr
1574 1010394590U, // BF16VDOTI_VDOTD
1575 1010394590U, // BF16VDOTI_VDOTQ
1576 1010394590U, // BF16VDOTS_VDOTD
1577 1010394590U, // BF16VDOTS_VDOTQ
1578 943748017U, // BF16_VCVT
1579 876670140U, // BF16_VCVTB
1580 876671903U, // BF16_VCVTT
1581 2682139U, // BFC
1582 2666249U, // BFI
1583 2632992U, // BICri
1584 2632992U, // BICrr
1585 2690336U, // BICrsi
1586 77088U, // BICrsr
1587 4802500U, // BKPT
1588 4818832U, // BL
1589 4802554U, // BLX
1590 2733478U, // BLX_pred
1591 4818938U, // BLXi
1592 1076473690U, // BL_pred
1593 4802550U, // BX
1594 2731803U, // BXJ
1595 5362944U, // BX_RET
1596 2733312U, // BX_pred
1597 1076472765U, // Bcc
1598 878305282U, // CDE_CX1
1599 1143515841U, // CDE_CX1A
1600 1214375736U, // CDE_CX1D
1601 1143515863U, // CDE_CX1DA
1602 878305875U, // CDE_CX2
1603 1143524039U, // CDE_CX2A
1604 1281484606U, // CDE_CX2D
1605 1143524061U, // CDE_CX2DA
1606 878305881U, // CDE_CX3
1607 1143605965U, // CDE_CX3A
1608 1281484612U, // CDE_CX3D
1609 1143605987U, // CDE_CX3DA
1610 1012524758U, // CDE_VCX1A_fpdp
1611 1012524758U, // CDE_VCX1A_fpsp
1612 1143614144U, // CDE_VCX1A_vec
1613 878305281U, // CDE_VCX1_fpdp
1614 878305281U, // CDE_VCX1_fpsp
1615 1143621908U, // CDE_VCX1_vec
1616 1012524765U, // CDE_VCX2A_fpdp
1617 1012524765U, // CDE_VCX2A_fpsp
1618 1143630534U, // CDE_VCX2A_vec
1619 878305874U, // CDE_VCX2_fpdp
1620 878305874U, // CDE_VCX2_fpsp
1621 1143613781U, // CDE_VCX2_vec
1622 1012524772U, // CDE_VCX3A_fpdp
1623 1012524772U, // CDE_VCX3A_fpsp
1624 1143638732U, // CDE_VCX3A_vec
1625 878305880U, // CDE_VCX3_fpdp
1626 878305880U, // CDE_VCX3_fpsp
1627 1143630186U, // CDE_VCX3_vec
1628 1344934161U, // CDP
1629 1416274495U, // CDP2
1630 5454U, // CLREX
1631 2651645U, // CLZ
1632 2650282U, // CMNri
1633 2650282U, // CMNzrr
1634 2683050U, // CMNzrsi
1635 2666666U, // CMNzrsr
1636 2650395U, // CMPri
1637 2650395U, // CMPrr
1638 2683163U, // CMPrsi
1639 2666779U, // CMPrsr
1640 4802484U, // CPS1p
1641 1479201374U, // CPS2p
1642 1479201374U, // CPS3p
1643 942753529U, // CRC32B
1644 942753537U, // CRC32CB
1645 942753647U, // CRC32CH
1646 942753767U, // CRC32CW
1647 942753639U, // CRC32H
1648 942753759U, // CRC32W
1649 2731517U, // DBG
1650 190232U, // DMB
1651 190237U, // DSB
1652 2634201U, // EORri
1653 2634201U, // EORrr
1654 2691545U, // EORrsi
1655 78297U, // EORrsr
1656 4838076U, // ERET
1657 1282438227U, // FCONSTD
1658 7894099U, // FCONSTH
1659 8418387U, // FCONSTS
1660 942175483U, // FLDMXDB_UPD
1661 2733210U, // FLDMXIA
1662 942175386U, // FLDMXIA_UPD
1663 9032290U, // FMSTAT
1664 942175491U, // FSTMXDB_UPD
1665 2733218U, // FSTMXIA
1666 942175394U, // FSTMXIA_UPD
1667 2732817U, // HINT
1668 4802495U, // HLT
1669 4802355U, // HVC
1670 198434U, // ISB
1671 2648809U, // LDA
1672 2649018U, // LDAB
1673 2651452U, // LDAEX
1674 2649329U, // LDAEXB
1675 1546153396U, // LDAEXD
1676 2649825U, // LDAEXH
1677 2649625U, // LDAH
1678 1620223874U, // LDC2L_OFFSET
1679 1687332738U, // LDC2L_OPTION
1680 1687332738U, // LDC2L_POST
1681 1754441602U, // LDC2L_PRE
1682 1620222502U, // LDC2_OFFSET
1683 1687331366U, // LDC2_OPTION
1684 1687331366U, // LDC2_POST
1685 1754440230U, // LDC2_PRE
1686 1344843619U, // LDCL_OFFSET
1687 1344843619U, // LDCL_OPTION
1688 1344843619U, // LDCL_POST
1689 1344843619U, // LDCL_PRE
1690 1344843031U, // LDC_OFFSET
1691 1344843031U, // LDC_OPTION
1692 1344843031U, // LDC_POST
1693 1344843031U, // LDC_PRE
1694 2730733U, // LDMDA
1695 942172909U, // LDMDA_UPD
1696 2730988U, // LDMDB
1697 942173164U, // LDMDB_UPD
1698 2732116U, // LDMIA
1699 942174292U, // LDMIA_UPD
1700 2731007U, // LDMIB
1701 942173183U, // LDMIB_UPD
1702 2675369U, // LDRBT_POST_IMM
1703 2675369U, // LDRBT_POST_REG
1704 2673795U, // LDRB_POST_IMM
1705 2673795U, // LDRB_POST_REG
1706 2665603U, // LDRB_PRE_IMM
1707 2673795U, // LDRB_PRE_REG
1708 2681987U, // LDRBi12
1709 2665603U, // LDRBrs
1710 2674077U, // LDRD
1711 2755997U, // LDRD_POST
1712 2755997U, // LDRD_PRE
1713 2651464U, // LDREX
1714 2649343U, // LDREXB
1715 1546153410U, // LDREXD
1716 2649839U, // LDREXH
1717 2666121U, // LDRH
1718 2667212U, // LDRHTi
1719 2675404U, // LDRHTr
1720 2674313U, // LDRH_POST
1721 2674313U, // LDRH_PRE
1722 2665622U, // LDRSB
1723 2667189U, // LDRSBTi
1724 2675381U, // LDRSBTr
1725 2673814U, // LDRSB_POST
1726 2673814U, // LDRSB_PRE
1727 2666160U, // LDRSH
1728 2667224U, // LDRSHTi
1729 2675416U, // LDRSHTr
1730 2674352U, // LDRSH_POST
1731 2674352U, // LDRSH_PRE
1732 2675563U, // LDRT_POST_IMM
1733 2675563U, // LDRT_POST_REG
1734 2675119U, // LDR_POST_IMM
1735 2675119U, // LDR_POST_REG
1736 2666927U, // LDR_PRE_IMM
1737 2675119U, // LDR_PRE_REG
1738 2683311U, // LDRcp
1739 2683311U, // LDRi12
1740 2666927U, // LDRrs
1741 1344934310U, // MCR
1742 879403589U, // MCR2
1743 1344852449U, // MCRR
1744 879403595U, // MCRR2
1745 2689837U, // MLA
1746 2667062U, // MLS
1747 10081364U, // MOVPCLR
1748 2683830U, // MOVTi16
1749 2659412U, // MOVi
1750 2651259U, // MOVi16
1751 2659412U, // MOVr
1752 2659412U, // MOVr_TC
1753 2634836U, // MOVsi
1754 2692180U, // MOVsr
1755 1143606574U, // MRC
1756 3793452U, // MRC2
1757 1814613298U, // MRRC
1758 205362U, // MRRC2
1759 2732643U, // MRS
1760 2650723U, // MRSbanked
1761 2732643U, // MRSsys
1762 1881698807U, // MSR
1763 1948807671U, // MSRbanked
1764 1881698807U, // MSRi
1765 2633783U, // MUL
1766 2674708U, // MVE_ASRLi
1767 2674708U, // MVE_ASRLr
1768 942752741U, // MVE_DLSTP_16
1769 942751988U, // MVE_DLSTP_32
1770 942752350U, // MVE_DLSTP_64
1771 942753400U, // MVE_DLSTP_8
1772 1210700118U, // MVE_LCTP
1773 10577828U, // MVE_LETP
1774 2674655U, // MVE_LSLLi
1775 2674655U, // MVE_LSLLr
1776 2674713U, // MVE_LSRL
1777 942207411U, // MVE_SQRSHR
1778 2756606U, // MVE_SQRSHRL
1779 942206858U, // MVE_SQSHL
1780 2674627U, // MVE_SQSHLL
1781 942207418U, // MVE_SRSHR
1782 2674694U, // MVE_SRSHRL
1783 942206876U, // MVE_UQRSHL
1784 2756561U, // MVE_UQRSHLL
1785 942206864U, // MVE_UQSHL
1786 2674634U, // MVE_UQSHLL
1787 942207424U, // MVE_URSHR
1788 2674701U, // MVE_URSHRL
1789 11154389U, // MVE_VABAVs16
1790 11678677U, // MVE_VABAVs32
1791 12202965U, // MVE_VABAVs8
1792 12727253U, // MVE_VABAVu16
1793 13251541U, // MVE_VABAVu32
1794 13775829U, // MVE_VABAVu8
1795 8015183U, // MVE_VABDf16
1796 8539471U, // MVE_VABDf32
1797 11160911U, // MVE_VABDs16
1798 11685199U, // MVE_VABDs32
1799 12209487U, // MVE_VABDs8
1800 12733775U, // MVE_VABDu16
1801 13258063U, // MVE_VABDu32
1802 13782351U, // MVE_VABDu8
1803 8081957U, // MVE_VABSf16
1804 8606245U, // MVE_VABSf32
1805 11227685U, // MVE_VABSs16
1806 11751973U, // MVE_VABSs32
1807 12276261U, // MVE_VABSs8
1808 14314770U, // MVE_VADC
1809 14298883U, // MVE_VADCI
1810 11692972U, // MVE_VADDLVs32acc
1811 11686966U, // MVE_VADDLVs32no_acc
1812 13265836U, // MVE_VADDLVu32acc
1813 13259830U, // MVE_VADDLVu32no_acc
1814 11160485U, // MVE_VADDVs16acc
1815 11228189U, // MVE_VADDVs16no_acc
1816 11684773U, // MVE_VADDVs32acc
1817 11752477U, // MVE_VADDVs32no_acc
1818 12209061U, // MVE_VADDVs8acc
1819 12276765U, // MVE_VADDVs8no_acc
1820 12733349U, // MVE_VADDVu16acc
1821 12801053U, // MVE_VADDVu16no_acc
1822 13257637U, // MVE_VADDVu32acc
1823 13325341U, // MVE_VADDVu32no_acc
1824 13781925U, // MVE_VADDVu8acc
1825 13849629U, // MVE_VADDVu8no_acc
1826 8015232U, // MVE_VADD_qr_f16
1827 8539520U, // MVE_VADD_qr_f32
1828 14830976U, // MVE_VADD_qr_i16
1829 14306688U, // MVE_VADD_qr_i32
1830 15355264U, // MVE_VADD_qr_i8
1831 8015232U, // MVE_VADDf16
1832 8539520U, // MVE_VADDf32
1833 14830976U, // MVE_VADDi16
1834 14306688U, // MVE_VADDi32
1835 15355264U, // MVE_VADDi8
1836 2772375U, // MVE_VAND
1837 2772255U, // MVE_VBIC
1838 14830879U, // MVE_VBICimmi16
1839 14306591U, // MVE_VBICimmi32
1840 676347U, // MVE_VBRSR16
1841 1200635U, // MVE_VBRSR32
1842 1724923U, // MVE_VBRSR8
1843 8007003U, // MVE_VCADDf16
1844 8531291U, // MVE_VCADDf32
1845 14822747U, // MVE_VCADDi16
1846 14298459U, // MVE_VCADDi32
1847 15347035U, // MVE_VCADDi8
1848 11227695U, // MVE_VCLSs16
1849 11751983U, // MVE_VCLSs32
1850 12276271U, // MVE_VCLSs8
1851 14898684U, // MVE_VCLZs16
1852 14374396U, // MVE_VCLZs32
1853 15422972U, // MVE_VCLZs8
1854 8022827U, // MVE_VCMLAf16
1855 8547115U, // MVE_VCMLAf32
1856 2021273882U, // MVE_VCMPf16
1857 2021273882U, // MVE_VCMPf16r
1858 2021798170U, // MVE_VCMPf32
1859 2021798170U, // MVE_VCMPf32r
1860 2028089626U, // MVE_VCMPi16
1861 2028089626U, // MVE_VCMPi16r
1862 2027565338U, // MVE_VCMPi32
1863 2027565338U, // MVE_VCMPi32r
1864 2028613914U, // MVE_VCMPi8
1865 2028613914U, // MVE_VCMPi8r
1866 2024419610U, // MVE_VCMPs16
1867 2024419610U, // MVE_VCMPs16r
1868 2024943898U, // MVE_VCMPs32
1869 2024943898U, // MVE_VCMPs32r
1870 2025468186U, // MVE_VCMPs8
1871 2025468186U, // MVE_VCMPs8r
1872 2025992474U, // MVE_VCMPu16
1873 2025992474U, // MVE_VCMPu16r
1874 2026516762U, // MVE_VCMPu32
1875 2026516762U, // MVE_VCMPu32r
1876 2027041050U, // MVE_VCMPu8
1877 2027041050U, // MVE_VCMPu8r
1878 8007733U, // MVE_VCMULf16
1879 8532021U, // MVE_VCMULf32
1880 940265819U, // MVE_VCTP16
1881 940790107U, // MVE_VCTP32
1882 955470171U, // MVE_VCTP64
1883 941314395U, // MVE_VCTP8
1884 888818876U, // MVE_VCVTf16f32bh
1885 888820639U, // MVE_VCVTf16f32th
1886 1291998129U, // MVE_VCVTf16s16_fix
1887 1224954801U, // MVE_VCVTf16s16n
1888 1292522417U, // MVE_VCVTf16u16_fix
1889 1225479089U, // MVE_VCVTf16u16n
1890 18042044U, // MVE_VCVTf32f16bh
1891 18043807U, // MVE_VCVTf32f16th
1892 1293570993U, // MVE_VCVTf32s32_fix
1893 1226527665U, // MVE_VCVTf32s32n
1894 1294095281U, // MVE_VCVTf32u32_fix
1895 1227051953U, // MVE_VCVTf32u32n
1896 1294619569U, // MVE_VCVTs16f16_fix
1897 1227574137U, // MVE_VCVTs16f16a
1898 1227575419U, // MVE_VCVTs16f16m
1899 1227575515U, // MVE_VCVTs16f16n
1900 1227575655U, // MVE_VCVTs16f16p
1901 1227576241U, // MVE_VCVTs16f16z
1902 1295143857U, // MVE_VCVTs32f32_fix
1903 1228098425U, // MVE_VCVTs32f32a
1904 1228099707U, // MVE_VCVTs32f32m
1905 1228099803U, // MVE_VCVTs32f32n
1906 1228099943U, // MVE_VCVTs32f32p
1907 1228100529U, // MVE_VCVTs32f32z
1908 1295668145U, // MVE_VCVTu16f16_fix
1909 1228622713U, // MVE_VCVTu16f16a
1910 1228623995U, // MVE_VCVTu16f16m
1911 1228624091U, // MVE_VCVTu16f16n
1912 1228624231U, // MVE_VCVTu16f16p
1913 1228624817U, // MVE_VCVTu16f16z
1914 1296192433U, // MVE_VCVTu32f32_fix
1915 1229147001U, // MVE_VCVTu32f32a
1916 1229148283U, // MVE_VCVTu32f32m
1917 1229148379U, // MVE_VCVTu32f32n
1918 1229148519U, // MVE_VCVTu32f32p
1919 1229149105U, // MVE_VCVTu32f32z
1920 12726637U, // MVE_VDDUPu16
1921 13250925U, // MVE_VDDUPu32
1922 13775213U, // MVE_VDDUPu8
1923 741753U, // MVE_VDUP16
1924 1266041U, // MVE_VDUP32
1925 1790329U, // MVE_VDUP8
1926 12743038U, // MVE_VDWDUPu16
1927 13267326U, // MVE_VDWDUPu32
1928 13791614U, // MVE_VDWDUPu8
1929 2773464U, // MVE_VEOR
1930 8008217U, // MVE_VFMA_qr_Sf16
1931 8532505U, // MVE_VFMA_qr_Sf32
1932 8006466U, // MVE_VFMA_qr_f16
1933 8530754U, // MVE_VFMA_qr_f32
1934 8006466U, // MVE_VFMAf16
1935 8530754U, // MVE_VFMAf32
1936 8008261U, // MVE_VFMSf16
1937 8532549U, // MVE_VFMSf32
1938 11160942U, // MVE_VHADD_qr_s16
1939 11685230U, // MVE_VHADD_qr_s32
1940 12209518U, // MVE_VHADD_qr_s8
1941 12733806U, // MVE_VHADD_qr_u16
1942 13258094U, // MVE_VHADD_qr_u32
1943 13782382U, // MVE_VHADD_qr_u8
1944 11160942U, // MVE_VHADDs16
1945 11685230U, // MVE_VHADDs32
1946 12209518U, // MVE_VHADDs8
1947 12733806U, // MVE_VHADDu16
1948 13258094U, // MVE_VHADDu32
1949 13782382U, // MVE_VHADDu8
1950 11152724U, // MVE_VHCADDs16
1951 11677012U, // MVE_VHCADDs32
1952 12201300U, // MVE_VHCADDs8
1953 11160786U, // MVE_VHSUB_qr_s16
1954 11685074U, // MVE_VHSUB_qr_s32
1955 12209362U, // MVE_VHSUB_qr_s8
1956 12733650U, // MVE_VHSUB_qr_u16
1957 13257938U, // MVE_VHSUB_qr_u32
1958 13782226U, // MVE_VHSUB_qr_u8
1959 11160786U, // MVE_VHSUBs16
1960 11685074U, // MVE_VHSUBs32
1961 12209362U, // MVE_VHSUBs8
1962 12733650U, // MVE_VHSUBu16
1963 13257938U, // MVE_VHSUBu32
1964 13782226U, // MVE_VHSUBu8
1965 12726643U, // MVE_VIDUPu16
1966 13250931U, // MVE_VIDUPu32
1967 13775219U, // MVE_VIDUPu8
1968 12743045U, // MVE_VIWDUPu16
1969 13267333U, // MVE_VIWDUPu32
1970 13791621U, // MVE_VIWDUPu8
1971 21717869U, // MVE_VLD20_16
1972 22242157U, // MVE_VLD20_16_wb
1973 21716999U, // MVE_VLD20_32
1974 22241287U, // MVE_VLD20_32_wb
1975 21718505U, // MVE_VLD20_8
1976 22242793U, // MVE_VLD20_8_wb
1977 21717909U, // MVE_VLD21_16
1978 22242197U, // MVE_VLD21_16_wb
1979 21717065U, // MVE_VLD21_32
1980 22241353U, // MVE_VLD21_32_wb
1981 21718541U, // MVE_VLD21_8
1982 22242829U, // MVE_VLD21_8_wb
1983 21726081U, // MVE_VLD40_16
1984 22250369U, // MVE_VLD40_16_wb
1985 21725211U, // MVE_VLD40_32
1986 22249499U, // MVE_VLD40_32_wb
1987 21726715U, // MVE_VLD40_8
1988 22251003U, // MVE_VLD40_8_wb
1989 21726121U, // MVE_VLD41_16
1990 22250409U, // MVE_VLD41_16_wb
1991 21725277U, // MVE_VLD41_32
1992 22249565U, // MVE_VLD41_32_wb
1993 21726751U, // MVE_VLD41_8
1994 22251039U, // MVE_VLD41_8_wb
1995 21726141U, // MVE_VLD42_16
1996 22250429U, // MVE_VLD42_16_wb
1997 21725323U, // MVE_VLD42_32
1998 22249611U, // MVE_VLD42_32_wb
1999 21726769U, // MVE_VLD42_8
2000 22251057U, // MVE_VLD42_8_wb
2001 21726161U, // MVE_VLD43_16
2002 22250449U, // MVE_VLD43_16_wb
2003 21725356U, // MVE_VLD43_32
2004 22249644U, // MVE_VLD43_32_wb
2005 21726787U, // MVE_VLD43_8
2006 22251075U, // MVE_VLD43_8_wb
2007 11160706U, // MVE_VLDRBS16
2008 950676610U, // MVE_VLDRBS16_post
2009 950676610U, // MVE_VLDRBS16_pre
2010 11160706U, // MVE_VLDRBS16_rq
2011 11684994U, // MVE_VLDRBS32
2012 951200898U, // MVE_VLDRBS32_post
2013 951200898U, // MVE_VLDRBS32_pre
2014 11684994U, // MVE_VLDRBS32_rq
2015 12733570U, // MVE_VLDRBU16
2016 952249474U, // MVE_VLDRBU16_post
2017 952249474U, // MVE_VLDRBU16_pre
2018 12733570U, // MVE_VLDRBU16_rq
2019 13257858U, // MVE_VLDRBU32
2020 952773762U, // MVE_VLDRBU32_post
2021 952773762U, // MVE_VLDRBU32_pre
2022 13257858U, // MVE_VLDRBU32_rq
2023 13782146U, // MVE_VLDRBU8
2024 953298050U, // MVE_VLDRBU8_post
2025 953298050U, // MVE_VLDRBU8_pre
2026 13782146U, // MVE_VLDRBU8_rq
2027 22695324U, // MVE_VLDRDU64_qi
2028 962211228U, // MVE_VLDRDU64_qi_pre
2029 22695324U, // MVE_VLDRDU64_rq
2030 22695324U, // MVE_VLDRDU64_rq_u
2031 11685512U, // MVE_VLDRHS32
2032 951201416U, // MVE_VLDRHS32_post
2033 951201416U, // MVE_VLDRHS32_pre
2034 11685512U, // MVE_VLDRHS32_rq
2035 11685512U, // MVE_VLDRHS32_rq_u
2036 12734088U, // MVE_VLDRHU16
2037 952249992U, // MVE_VLDRHU16_post
2038 952249992U, // MVE_VLDRHU16_pre
2039 12734088U, // MVE_VLDRHU16_rq
2040 12734088U, // MVE_VLDRHU16_rq_u
2041 13258376U, // MVE_VLDRHU32
2042 952774280U, // MVE_VLDRHU32_post
2043 952774280U, // MVE_VLDRHU32_pre
2044 13258376U, // MVE_VLDRHU32_rq
2045 13258376U, // MVE_VLDRHU32_rq_u
2046 13259887U, // MVE_VLDRWU32
2047 952775791U, // MVE_VLDRWU32_post
2048 952775791U, // MVE_VLDRWU32_pre
2049 13259887U, // MVE_VLDRWU32_qi
2050 952775791U, // MVE_VLDRWU32_qi_pre
2051 13259887U, // MVE_VLDRWU32_rq
2052 13259887U, // MVE_VLDRWU32_rq_u
2053 950686742U, // MVE_VMAXAVs16
2054 951211030U, // MVE_VMAXAVs32
2055 951735318U, // MVE_VMAXAVs8
2056 11160500U, // MVE_VMAXAs16
2057 11684788U, // MVE_VMAXAs32
2058 12209076U, // MVE_VMAXAs8
2059 947540998U, // MVE_VMAXNMAVf16
2060 948065286U, // MVE_VMAXNMAVf32
2061 8014677U, // MVE_VMAXNMAf16
2062 8538965U, // MVE_VMAXNMAf32
2063 947541061U, // MVE_VMAXNMVf16
2064 948065349U, // MVE_VMAXNMVf32
2065 8015967U, // MVE_VMAXNMf16
2066 8540255U, // MVE_VMAXNMf32
2067 950686808U, // MVE_VMAXVs16
2068 951211096U, // MVE_VMAXVs32
2069 951735384U, // MVE_VMAXVs8
2070 952259672U, // MVE_VMAXVu16
2071 952783960U, // MVE_VMAXVu32
2072 953308248U, // MVE_VMAXVu8
2073 11162800U, // MVE_VMAXs16
2074 11687088U, // MVE_VMAXs32
2075 12211376U, // MVE_VMAXs8
2076 12735664U, // MVE_VMAXu16
2077 13259952U, // MVE_VMAXu32
2078 13784240U, // MVE_VMAXu8
2079 950686735U, // MVE_VMINAVs16
2080 951211023U, // MVE_VMINAVs32
2081 951735311U, // MVE_VMINAVs8
2082 11160413U, // MVE_VMINAs16
2083 11684701U, // MVE_VMINAs32
2084 12208989U, // MVE_VMINAs8
2085 947540989U, // MVE_VMINNMAVf16
2086 948065277U, // MVE_VMINNMAVf32
2087 8014669U, // MVE_VMINNMAf16
2088 8538957U, // MVE_VMINNMAf32
2089 947541053U, // MVE_VMINNMVf16
2090 948065341U, // MVE_VMINNMVf32
2091 8015960U, // MVE_VMINNMf16
2092 8540248U, // MVE_VMINNMf32
2093 950686797U, // MVE_VMINVs16
2094 951211085U, // MVE_VMINVs32
2095 951735373U, // MVE_VMINVs8
2096 952259661U, // MVE_VMINVu16
2097 952783949U, // MVE_VMINVu32
2098 953308237U, // MVE_VMINVu8
2099 11161765U, // MVE_VMINs16
2100 11686053U, // MVE_VMINs32
2101 12210341U, // MVE_VMINs8
2102 12734629U, // MVE_VMINu16
2103 13258917U, // MVE_VMINu32
2104 13783205U, // MVE_VMINu8
2105 11152255U, // MVE_VMLADAVas16
2106 11676543U, // MVE_VMLADAVas32
2107 12200831U, // MVE_VMLADAVas8
2108 12725119U, // MVE_VMLADAVau16
2109 13249407U, // MVE_VMLADAVau32
2110 13773695U, // MVE_VMLADAVau8
2111 11154641U, // MVE_VMLADAVaxs16
2112 11678929U, // MVE_VMLADAVaxs32
2113 12203217U, // MVE_VMLADAVaxs8
2114 11162587U, // MVE_VMLADAVs16
2115 11686875U, // MVE_VMLADAVs32
2116 12211163U, // MVE_VMLADAVs8
2117 12735451U, // MVE_VMLADAVu16
2118 13259739U, // MVE_VMLADAVu32
2119 13784027U, // MVE_VMLADAVu8
2120 11163094U, // MVE_VMLADAVxs16
2121 11687382U, // MVE_VMLADAVxs32
2122 12211670U, // MVE_VMLADAVxs8
2123 11176840U, // MVE_VMLALDAVas16
2124 11701128U, // MVE_VMLALDAVas32
2125 12749704U, // MVE_VMLALDAVau16
2126 13273992U, // MVE_VMLALDAVau32
2127 11179227U, // MVE_VMLALDAVaxs16
2128 11703515U, // MVE_VMLALDAVaxs32
2129 11154403U, // MVE_VMLALDAVs16
2130 11678691U, // MVE_VMLALDAVs32
2131 12727267U, // MVE_VMLALDAVu16
2132 13251555U, // MVE_VMLALDAVu32
2133 11154911U, // MVE_VMLALDAVxs16
2134 11679199U, // MVE_VMLALDAVxs32
2135 14823955U, // MVE_VMLAS_qr_i16
2136 14299667U, // MVE_VMLAS_qr_i32
2137 15348243U, // MVE_VMLAS_qr_i8
2138 14822205U, // MVE_VMLA_qr_i16
2139 14297917U, // MVE_VMLA_qr_i32
2140 15346493U, // MVE_VMLA_qr_i8
2141 11152284U, // MVE_VMLSDAVas16
2142 11676572U, // MVE_VMLSDAVas32
2143 12200860U, // MVE_VMLSDAVas8
2144 11154673U, // MVE_VMLSDAVaxs16
2145 11678961U, // MVE_VMLSDAVaxs32
2146 12203249U, // MVE_VMLSDAVaxs8
2147 11162613U, // MVE_VMLSDAVs16
2148 11686901U, // MVE_VMLSDAVs32
2149 12211189U, // MVE_VMLSDAVs8
2150 11163123U, // MVE_VMLSDAVxs16
2151 11687411U, // MVE_VMLSDAVxs32
2152 12211699U, // MVE_VMLSDAVxs8
2153 11176850U, // MVE_VMLSLDAVas16
2154 11701138U, // MVE_VMLSLDAVas32
2155 11179238U, // MVE_VMLSLDAVaxs16
2156 11703526U, // MVE_VMLSLDAVaxs32
2157 11154412U, // MVE_VMLSLDAVs16
2158 11678700U, // MVE_VMLSLDAVs32
2159 11154921U, // MVE_VMLSLDAVxs16
2160 11679209U, // MVE_VMLSLDAVxs32
2161 11226151U, // MVE_VMOVLs16bh
2162 11227909U, // MVE_VMOVLs16th
2163 12274727U, // MVE_VMOVLs8bh
2164 12276485U, // MVE_VMOVLs8th
2165 12799015U, // MVE_VMOVLu16bh
2166 12800773U, // MVE_VMOVLu16th
2167 13847591U, // MVE_VMOVLu8bh
2168 13849349U, // MVE_VMOVLu8th
2169 14830710U, // MVE_VMOVNi16bh
2170 14832474U, // MVE_VMOVNi16th
2171 14306422U, // MVE_VMOVNi32bh
2172 14308186U, // MVE_VMOVNi32th
2173 1111123U, // MVE_VMOV_from_lane_32
2174 11072595U, // MVE_VMOV_from_lane_s16
2175 12121171U, // MVE_VMOV_from_lane_s8
2176 12645459U, // MVE_VMOV_from_lane_u16
2177 13694035U, // MVE_VMOV_from_lane_u8
2178 2757715U, // MVE_VMOV_q_rr
2179 2675795U, // MVE_VMOV_rr_q
2180 570451U, // MVE_VMOV_to_lane_16
2181 1094739U, // MVE_VMOV_to_lane_32
2182 1619027U, // MVE_VMOV_to_lane_8
2183 8606803U, // MVE_VMOVimmf32
2184 14898259U, // MVE_VMOVimmi16
2185 14373971U, // MVE_VMOVimmi32
2186 2103661651U, // MVE_VMOVimmi64
2187 15422547U, // MVE_VMOVimmi8
2188 11161218U, // MVE_VMULHs16
2189 11685506U, // MVE_VMULHs32
2190 12209794U, // MVE_VMULHs8
2191 12734082U, // MVE_VMULHu16
2192 13258370U, // MVE_VMULHu32
2193 13782658U, // MVE_VMULHu8
2194 23743515U, // MVE_VMULLBp16
2195 24267803U, // MVE_VMULLBp8
2196 11160603U, // MVE_VMULLBs16
2197 11684891U, // MVE_VMULLBs32
2198 12209179U, // MVE_VMULLBs8
2199 12733467U, // MVE_VMULLBu16
2200 13257755U, // MVE_VMULLBu32
2201 13782043U, // MVE_VMULLBu8
2202 23745278U, // MVE_VMULLTp16
2203 24269566U, // MVE_VMULLTp8
2204 11162366U, // MVE_VMULLTs16
2205 11686654U, // MVE_VMULLTs32
2206 12210942U, // MVE_VMULLTs8
2207 12735230U, // MVE_VMULLTu16
2208 13259518U, // MVE_VMULLTu32
2209 13783806U, // MVE_VMULLTu8
2210 8015943U, // MVE_VMUL_qr_f16
2211 8540231U, // MVE_VMUL_qr_f32
2212 14831687U, // MVE_VMUL_qr_i16
2213 14307399U, // MVE_VMUL_qr_i32
2214 15355975U, // MVE_VMUL_qr_i8
2215 8015943U, // MVE_VMULf16
2216 8540231U, // MVE_VMULf32
2217 14831687U, // MVE_VMULi16
2218 14307399U, // MVE_VMULi32
2219 15355975U, // MVE_VMULi8
2220 2838778U, // MVE_VMVN
2221 14897402U, // MVE_VMVNimmi16
2222 14373114U, // MVE_VMVNimmi32
2223 8080908U, // MVE_VNEGf16
2224 8605196U, // MVE_VNEGf32
2225 11226636U, // MVE_VNEGs16
2226 11750924U, // MVE_VNEGs32
2227 12275212U, // MVE_VNEGs8
2228 2773194U, // MVE_VORN
2229 2773478U, // MVE_VORR
2230 14832102U, // MVE_VORRimmi16
2231 14307814U, // MVE_VORRimmi32
2232 1210798945U, // MVE_VPNOT
2233 2772864U, // MVE_VPSEL
2234 1210823547U, // MVE_VPST
2235 2028712807U, // MVE_VPTv16i8
2236 2028712807U, // MVE_VPTv16i8r
2237 2025567079U, // MVE_VPTv16s8
2238 2025567079U, // MVE_VPTv16s8r
2239 2027139943U, // MVE_VPTv16u8
2240 2027139943U, // MVE_VPTv16u8r
2241 2021897063U, // MVE_VPTv4f32
2242 2021897063U, // MVE_VPTv4f32r
2243 2027664231U, // MVE_VPTv4i32
2244 2027664231U, // MVE_VPTv4i32r
2245 2025042791U, // MVE_VPTv4s32
2246 2025042791U, // MVE_VPTv4s32r
2247 2026615655U, // MVE_VPTv4u32
2248 2026615655U, // MVE_VPTv4u32r
2249 2021372775U, // MVE_VPTv8f16
2250 2021372775U, // MVE_VPTv8f16r
2251 2028188519U, // MVE_VPTv8i16
2252 2028188519U, // MVE_VPTv8i16r
2253 2024518503U, // MVE_VPTv8s16
2254 2024518503U, // MVE_VPTv8s16r
2255 2026091367U, // MVE_VPTv8u16
2256 2026091367U, // MVE_VPTv8u16r
2257 11227679U, // MVE_VQABSs16
2258 11751967U, // MVE_VQABSs32
2259 12276255U, // MVE_VQABSs8
2260 11160954U, // MVE_VQADD_qr_s16
2261 11685242U, // MVE_VQADD_qr_s32
2262 12209530U, // MVE_VQADD_qr_s8
2263 12733818U, // MVE_VQADD_qr_u16
2264 13258106U, // MVE_VQADD_qr_u32
2265 13782394U, // MVE_VQADD_qr_u8
2266 11160954U, // MVE_VQADDs16
2267 11685242U, // MVE_VQADDs32
2268 12209530U, // MVE_VQADDs8
2269 12733818U, // MVE_VQADDu16
2270 13258106U, // MVE_VQADDu32
2271 13782394U, // MVE_VQADDu8
2272 11154788U, // MVE_VQDMLADHXs16
2273 11679076U, // MVE_VQDMLADHXs32
2274 12203364U, // MVE_VQDMLADHXs8
2275 11152959U, // MVE_VQDMLADHs16
2276 11677247U, // MVE_VQDMLADHs32
2277 12201535U, // MVE_VQDMLADHs8
2278 11152926U, // MVE_VQDMLAH_qrs16
2279 11677214U, // MVE_VQDMLAH_qrs32
2280 12201502U, // MVE_VQDMLAH_qrs8
2281 11153044U, // MVE_VQDMLASH_qrs16
2282 11677332U, // MVE_VQDMLASH_qrs32
2283 12201620U, // MVE_VQDMLASH_qrs8
2284 11154809U, // MVE_VQDMLSDHXs16
2285 11679097U, // MVE_VQDMLSDHXs32
2286 12203385U, // MVE_VQDMLSDHXs8
2287 11152978U, // MVE_VQDMLSDHs16
2288 11677266U, // MVE_VQDMLSDHs32
2289 12201554U, // MVE_VQDMLSDHs8
2290 11161194U, // MVE_VQDMULH_qr_s16
2291 11685482U, // MVE_VQDMULH_qr_s32
2292 12209770U, // MVE_VQDMULH_qr_s8
2293 11161194U, // MVE_VQDMULHi16
2294 11685482U, // MVE_VQDMULHi32
2295 12209770U, // MVE_VQDMULHi8
2296 11160594U, // MVE_VQDMULL_qr_s16bh
2297 11162357U, // MVE_VQDMULL_qr_s16th
2298 11684882U, // MVE_VQDMULL_qr_s32bh
2299 11686645U, // MVE_VQDMULL_qr_s32th
2300 11160594U, // MVE_VQDMULLs16bh
2301 11162357U, // MVE_VQDMULLs16th
2302 11684882U, // MVE_VQDMULLs32bh
2303 11686645U, // MVE_VQDMULLs32th
2304 11160686U, // MVE_VQMOVNs16bh
2305 11162450U, // MVE_VQMOVNs16th
2306 11684974U, // MVE_VQMOVNs32bh
2307 11686738U, // MVE_VQMOVNs32th
2308 12733550U, // MVE_VQMOVNu16bh
2309 12735314U, // MVE_VQMOVNu16th
2310 13257838U, // MVE_VQMOVNu32bh
2311 13259602U, // MVE_VQMOVNu32th
2312 11160677U, // MVE_VQMOVUNs16bh
2313 11162441U, // MVE_VQMOVUNs16th
2314 11684965U, // MVE_VQMOVUNs32bh
2315 11686729U, // MVE_VQMOVUNs32th
2316 11226630U, // MVE_VQNEGs16
2317 11750918U, // MVE_VQNEGs32
2318 12275206U, // MVE_VQNEGs8
2319 11154798U, // MVE_VQRDMLADHXs16
2320 11679086U, // MVE_VQRDMLADHXs32
2321 12203374U, // MVE_VQRDMLADHXs8
2322 11152968U, // MVE_VQRDMLADHs16
2323 11677256U, // MVE_VQRDMLADHs32
2324 12201544U, // MVE_VQRDMLADHs8
2325 11152934U, // MVE_VQRDMLAH_qrs16
2326 11677222U, // MVE_VQRDMLAH_qrs32
2327 12201510U, // MVE_VQRDMLAH_qrs8
2328 11153053U, // MVE_VQRDMLASH_qrs16
2329 11677341U, // MVE_VQRDMLASH_qrs32
2330 12201629U, // MVE_VQRDMLASH_qrs8
2331 11154819U, // MVE_VQRDMLSDHXs16
2332 11679107U, // MVE_VQRDMLSDHXs32
2333 12203395U, // MVE_VQRDMLSDHXs8
2334 11152987U, // MVE_VQRDMLSDHs16
2335 11677275U, // MVE_VQRDMLSDHs32
2336 12201563U, // MVE_VQRDMLSDHs8
2337 11161202U, // MVE_VQRDMULH_qr_s16
2338 11685490U, // MVE_VQRDMULH_qr_s32
2339 12209778U, // MVE_VQRDMULH_qr_s8
2340 11161202U, // MVE_VQRDMULHi16
2341 11685490U, // MVE_VQRDMULHi32
2342 12209778U, // MVE_VQRDMULHi8
2343 11161507U, // MVE_VQRSHL_by_vecs16
2344 11685795U, // MVE_VQRSHL_by_vecs32
2345 12210083U, // MVE_VQRSHL_by_vecs8
2346 12734371U, // MVE_VQRSHL_by_vecu16
2347 13258659U, // MVE_VQRSHL_by_vecu32
2348 13782947U, // MVE_VQRSHL_by_vecu8
2349 11161507U, // MVE_VQRSHL_qrs16
2350 11685795U, // MVE_VQRSHL_qrs32
2351 12210083U, // MVE_VQRSHL_qrs8
2352 12734371U, // MVE_VQRSHL_qru16
2353 13258659U, // MVE_VQRSHL_qru32
2354 13782947U, // MVE_VQRSHL_qru8
2355 11152442U, // MVE_VQRSHRNbhs16
2356 11676730U, // MVE_VQRSHRNbhs32
2357 12725306U, // MVE_VQRSHRNbhu16
2358 13249594U, // MVE_VQRSHRNbhu32
2359 11154206U, // MVE_VQRSHRNths16
2360 11678494U, // MVE_VQRSHRNths32
2361 12727070U, // MVE_VQRSHRNthu16
2362 13251358U, // MVE_VQRSHRNthu32
2363 11152475U, // MVE_VQRSHRUNs16bh
2364 11154239U, // MVE_VQRSHRUNs16th
2365 11676763U, // MVE_VQRSHRUNs32bh
2366 11678527U, // MVE_VQRSHRUNs32th
2367 11162574U, // MVE_VQSHLU_imms16
2368 11686862U, // MVE_VQSHLU_imms32
2369 12211150U, // MVE_VQSHLU_imms8
2370 11161494U, // MVE_VQSHL_by_vecs16
2371 11685782U, // MVE_VQSHL_by_vecs32
2372 12210070U, // MVE_VQSHL_by_vecs8
2373 12734358U, // MVE_VQSHL_by_vecu16
2374 13258646U, // MVE_VQSHL_by_vecu32
2375 13782934U, // MVE_VQSHL_by_vecu8
2376 11161494U, // MVE_VQSHL_qrs16
2377 11685782U, // MVE_VQSHL_qrs32
2378 12210070U, // MVE_VQSHL_qrs8
2379 12734358U, // MVE_VQSHL_qru16
2380 13258646U, // MVE_VQSHL_qru32
2381 13782934U, // MVE_VQSHL_qru8
2382 11161494U, // MVE_VQSHLimms16
2383 11685782U, // MVE_VQSHLimms32
2384 12210070U, // MVE_VQSHLimms8
2385 12734358U, // MVE_VQSHLimmu16
2386 13258646U, // MVE_VQSHLimmu32
2387 13782934U, // MVE_VQSHLimmu8
2388 11152434U, // MVE_VQSHRNbhs16
2389 11676722U, // MVE_VQSHRNbhs32
2390 12725298U, // MVE_VQSHRNbhu16
2391 13249586U, // MVE_VQSHRNbhu32
2392 11154198U, // MVE_VQSHRNths16
2393 11678486U, // MVE_VQSHRNths32
2394 12727062U, // MVE_VQSHRNthu16
2395 13251350U, // MVE_VQSHRNthu32
2396 11152466U, // MVE_VQSHRUNs16bh
2397 11154230U, // MVE_VQSHRUNs16th
2398 11676754U, // MVE_VQSHRUNs32bh
2399 11678518U, // MVE_VQSHRUNs32th
2400 11160792U, // MVE_VQSUB_qr_s16
2401 11685080U, // MVE_VQSUB_qr_s32
2402 12209368U, // MVE_VQSUB_qr_s8
2403 12733656U, // MVE_VQSUB_qr_u16
2404 13257944U, // MVE_VQSUB_qr_u32
2405 13782232U, // MVE_VQSUB_qr_u8
2406 11160792U, // MVE_VQSUBs16
2407 11685080U, // MVE_VQSUBs32
2408 12209368U, // MVE_VQSUBs8
2409 12733656U, // MVE_VQSUBu16
2410 13257944U, // MVE_VQSUBu32
2411 13782232U, // MVE_VQSUBu8
2412 1788408U, // MVE_VREV16_8
2413 739609U, // MVE_VREV32_16
2414 1788185U, // MVE_VREV32_8
2415 739695U, // MVE_VREV64_16
2416 1263983U, // MVE_VREV64_32
2417 1788271U, // MVE_VREV64_8
2418 11160935U, // MVE_VRHADDs16
2419 11685223U, // MVE_VRHADDs32
2420 12209511U, // MVE_VRHADDs8
2421 12733799U, // MVE_VRHADDu16
2422 13258087U, // MVE_VRHADDu32
2423 13782375U, // MVE_VRHADDu8
2424 8080238U, // MVE_VRINTf16A
2425 8081518U, // MVE_VRINTf16M
2426 8081620U, // MVE_VRINTf16N
2427 8081760U, // MVE_VRINTf16P
2428 8082895U, // MVE_VRINTf16X
2429 8082945U, // MVE_VRINTf16Z
2430 8604526U, // MVE_VRINTf32A
2431 8605806U, // MVE_VRINTf32M
2432 8605908U, // MVE_VRINTf32N
2433 8606048U, // MVE_VRINTf32P
2434 8607183U, // MVE_VRINTf32X
2435 8607233U, // MVE_VRINTf32Z
2436 11700985U, // MVE_VRMLALDAVHas32
2437 13273849U, // MVE_VRMLALDAVHau32
2438 11703424U, // MVE_VRMLALDAVHaxs32
2439 11677387U, // MVE_VRMLALDAVHs32
2440 13250251U, // MVE_VRMLALDAVHu32
2441 11679118U, // MVE_VRMLALDAVHxs32
2442 11700997U, // MVE_VRMLSLDAVHas32
2443 11703437U, // MVE_VRMLSLDAVHaxs32
2444 11677398U, // MVE_VRMLSLDAVHs32
2445 11679130U, // MVE_VRMLSLDAVHxs32
2446 11161211U, // MVE_VRMULHs16
2447 11685499U, // MVE_VRMULHs32
2448 12209787U, // MVE_VRMULHs8
2449 12734075U, // MVE_VRMULHu16
2450 13258363U, // MVE_VRMULHu32
2451 13782651U, // MVE_VRMULHu8
2452 11161514U, // MVE_VRSHL_by_vecs16
2453 11685802U, // MVE_VRSHL_by_vecs32
2454 12210090U, // MVE_VRSHL_by_vecs8
2455 12734378U, // MVE_VRSHL_by_vecu16
2456 13258666U, // MVE_VRSHL_by_vecu32
2457 13782954U, // MVE_VRSHL_by_vecu8
2458 11161514U, // MVE_VRSHL_qrs16
2459 11685802U, // MVE_VRSHL_qrs32
2460 12210090U, // MVE_VRSHL_qrs8
2461 12734378U, // MVE_VRSHL_qru16
2462 13258666U, // MVE_VRSHL_qru32
2463 13782954U, // MVE_VRSHL_qru8
2464 14822467U, // MVE_VRSHRNi16bh
2465 14824231U, // MVE_VRSHRNi16th
2466 14298179U, // MVE_VRSHRNi32bh
2467 14299943U, // MVE_VRSHRNi32th
2468 11162054U, // MVE_VRSHR_imms16
2469 11686342U, // MVE_VRSHR_imms32
2470 12210630U, // MVE_VRSHR_imms8
2471 12734918U, // MVE_VRSHR_immu16
2472 13259206U, // MVE_VRSHR_immu32
2473 13783494U, // MVE_VRSHR_immu8
2474 14314765U, // MVE_VSBC
2475 14298877U, // MVE_VSBCI
2476 875195684U, // MVE_VSHLC
2477 11160587U, // MVE_VSHLL_imms16bh
2478 11162350U, // MVE_VSHLL_imms16th
2479 12209163U, // MVE_VSHLL_imms8bh
2480 12210926U, // MVE_VSHLL_imms8th
2481 12733451U, // MVE_VSHLL_immu16bh
2482 12735214U, // MVE_VSHLL_immu16th
2483 13782027U, // MVE_VSHLL_immu8bh
2484 13783790U, // MVE_VSHLL_immu8th
2485 11226123U, // MVE_VSHLL_lws16bh
2486 11227886U, // MVE_VSHLL_lws16th
2487 12274699U, // MVE_VSHLL_lws8bh
2488 12276462U, // MVE_VSHLL_lws8th
2489 12798987U, // MVE_VSHLL_lwu16bh
2490 12800750U, // MVE_VSHLL_lwu16th
2491 13847563U, // MVE_VSHLL_lwu8bh
2492 13849326U, // MVE_VSHLL_lwu8th
2493 11161520U, // MVE_VSHL_by_vecs16
2494 11685808U, // MVE_VSHL_by_vecs32
2495 12210096U, // MVE_VSHL_by_vecs8
2496 12734384U, // MVE_VSHL_by_vecu16
2497 13258672U, // MVE_VSHL_by_vecu32
2498 13782960U, // MVE_VSHL_by_vecu8
2499 14831536U, // MVE_VSHL_immi16
2500 14307248U, // MVE_VSHL_immi32
2501 15355824U, // MVE_VSHL_immi8
2502 11161520U, // MVE_VSHL_qrs16
2503 11685808U, // MVE_VSHL_qrs32
2504 12210096U, // MVE_VSHL_qrs8
2505 12734384U, // MVE_VSHL_qru16
2506 13258672U, // MVE_VSHL_qru32
2507 13782960U, // MVE_VSHL_qru8
2508 14822475U, // MVE_VSHRNi16bh
2509 14824239U, // MVE_VSHRNi16th
2510 14298187U, // MVE_VSHRNi32bh
2511 14299951U, // MVE_VSHRNi32th
2512 11162060U, // MVE_VSHR_imms16
2513 11686348U, // MVE_VSHR_imms32
2514 12210636U, // MVE_VSHR_imms8
2515 12734924U, // MVE_VSHR_immu16
2516 13259212U, // MVE_VSHR_immu32
2517 13783500U, // MVE_VSHR_immu8
2518 667409U, // MVE_VSLIimm16
2519 1191697U, // MVE_VSLIimm32
2520 1715985U, // MVE_VSLIimm8
2521 667414U, // MVE_VSRIimm16
2522 1191702U, // MVE_VSRIimm32
2523 1715990U, // MVE_VSRIimm8
2524 24863607U, // MVE_VST20_16
2525 246647U, // MVE_VST20_16_wb
2526 24862737U, // MVE_VST20_32
2527 245777U, // MVE_VST20_32_wb
2528 24864242U, // MVE_VST20_8
2529 247282U, // MVE_VST20_8_wb
2530 24863647U, // MVE_VST21_16
2531 246687U, // MVE_VST21_16_wb
2532 24862803U, // MVE_VST21_32
2533 245843U, // MVE_VST21_32_wb
2534 24864278U, // MVE_VST21_8
2535 247318U, // MVE_VST21_8_wb
2536 24871819U, // MVE_VST40_16
2537 254859U, // MVE_VST40_16_wb
2538 24870949U, // MVE_VST40_32
2539 253989U, // MVE_VST40_32_wb
2540 24872452U, // MVE_VST40_8
2541 255492U, // MVE_VST40_8_wb
2542 24871859U, // MVE_VST41_16
2543 254899U, // MVE_VST41_16_wb
2544 24871015U, // MVE_VST41_32
2545 254055U, // MVE_VST41_32_wb
2546 24872488U, // MVE_VST41_8
2547 255528U, // MVE_VST41_8_wb
2548 24871879U, // MVE_VST42_16
2549 254919U, // MVE_VST42_16_wb
2550 24871061U, // MVE_VST42_32
2551 254101U, // MVE_VST42_32_wb
2552 24872506U, // MVE_VST42_8
2553 255546U, // MVE_VST42_8_wb
2554 24871899U, // MVE_VST43_16
2555 254939U, // MVE_VST43_16_wb
2556 24871094U, // MVE_VST43_32
2557 254134U, // MVE_VST43_32_wb
2558 24872524U, // MVE_VST43_8
2559 255564U, // MVE_VST43_8_wb
2560 674952U, // MVE_VSTRB16
2561 940190856U, // MVE_VSTRB16_post
2562 940190856U, // MVE_VSTRB16_pre
2563 674952U, // MVE_VSTRB16_rq
2564 1199240U, // MVE_VSTRB32
2565 940715144U, // MVE_VSTRB32_post
2566 940715144U, // MVE_VSTRB32_pre
2567 1199240U, // MVE_VSTRB32_rq
2568 1723528U, // MVE_VSTRB8_rq
2569 1723528U, // MVE_VSTRBU8
2570 941239432U, // MVE_VSTRBU8_post
2571 941239432U, // MVE_VSTRBU8_pre
2572 15879586U, // MVE_VSTRD64_qi
2573 955395490U, // MVE_VSTRD64_qi_pre
2574 15879586U, // MVE_VSTRD64_rq
2575 15879586U, // MVE_VSTRD64_rq_u
2576 675470U, // MVE_VSTRH16_rq
2577 675470U, // MVE_VSTRH16_rq_u
2578 1199758U, // MVE_VSTRH32
2579 940715662U, // MVE_VSTRH32_post
2580 940715662U, // MVE_VSTRH32_pre
2581 1199758U, // MVE_VSTRH32_rq
2582 1199758U, // MVE_VSTRH32_rq_u
2583 675470U, // MVE_VSTRHU16
2584 940191374U, // MVE_VSTRHU16_post
2585 940191374U, // MVE_VSTRHU16_pre
2586 1201269U, // MVE_VSTRW32_qi
2587 940717173U, // MVE_VSTRW32_qi_pre
2588 1201269U, // MVE_VSTRW32_rq
2589 1201269U, // MVE_VSTRW32_rq_u
2590 1201269U, // MVE_VSTRWU32
2591 940717173U, // MVE_VSTRWU32_post
2592 940717173U, // MVE_VSTRWU32_pre
2593 8015070U, // MVE_VSUB_qr_f16
2594 8539358U, // MVE_VSUB_qr_f32
2595 14830814U, // MVE_VSUB_qr_i16
2596 14306526U, // MVE_VSUB_qr_i32
2597 15355102U, // MVE_VSUB_qr_i8
2598 8015070U, // MVE_VSUBf16
2599 8539358U, // MVE_VSUBf32
2600 14830814U, // MVE_VSUBi16
2601 14306526U, // MVE_VSUBi32
2602 15355102U, // MVE_VSUBi8
2603 942752751U, // MVE_WLSTP_16
2604 942751998U, // MVE_WLSTP_32
2605 942752360U, // MVE_WLSTP_64
2606 942753409U, // MVE_WLSTP_8
2607 2658555U, // MVNi
2608 2658555U, // MVNr
2609 2633979U, // MVNsi
2610 2691323U, // MVNsr
2611 942752186U, // NEON_VMAXNMNDf
2612 942753081U, // NEON_VMAXNMNDh
2613 942752186U, // NEON_VMAXNMNQf
2614 942753081U, // NEON_VMAXNMNQh
2615 942752174U, // NEON_VMINNMNDf
2616 942753069U, // NEON_VMINNMNDh
2617 942752174U, // NEON_VMINNMNQf
2618 942753069U, // NEON_VMINNMNQh
2619 2634215U, // ORRri
2620 2634215U, // ORRrr
2621 2691559U, // ORRrsi
2622 78311U, // ORRrsr
2623 2667156U, // PKHBT
2624 2665639U, // PKHTB
2625 264176U, // PLDWi12
2626 272368U, // PLDWrs
2627 264010U, // PLDi12
2628 272202U, // PLDrs
2629 264056U, // PLIi12
2630 272248U, // PLIrs
2631 2682235U, // QADD
2632 2681301U, // QADD16
2633 2681404U, // QADD8
2634 2684352U, // QASX
2635 2682209U, // QDADD
2636 2682060U, // QDSUB
2637 2684098U, // QSAX
2638 2682073U, // QSUB
2639 2681263U, // QSUB16
2640 2681365U, // QSUB8
2641 2650847U, // RBIT
2642 2651171U, // REV
2643 2648569U, // REV16
2644 2649787U, // REVSH
2645 4802283U, // RFEDA
2646 25249515U, // RFEDA_UPD
2647 4802314U, // RFEDB
2648 25249546U, // RFEDB_UPD
2649 4802290U, // RFEIA
2650 25249522U, // RFEIA_UPD
2651 4802321U, // RFEIB
2652 25249553U, // RFEIB_UPD
2653 2632856U, // RSBri
2654 2632856U, // RSBrr
2655 2690200U, // RSBrsi
2656 76952U, // RSBrsr
2657 2633015U, // RSCri
2658 2633015U, // RSCrr
2659 2690359U, // RSCrsi
2660 77111U, // RSCrsr
2661 2681308U, // SADD16
2662 2681410U, // SADD8
2663 2684357U, // SASX
2664 3215U, // SB
2665 2632974U, // SBCri
2666 2632974U, // SBCrr
2667 2690318U, // SBCrsi
2668 77070U, // SBCrsr
2669 2667866U, // SBFX
2670 2683943U, // SDIV
2671 2682754U, // SEL
2672 280399U, // SETEND
2673 4802460U, // SETPAN
2674 875643072U, // SHA1C
2675 942751946U, // SHA1H
2676 875643104U, // SHA1M
2677 875643114U, // SHA1P
2678 875642927U, // SHA1SU0
2679 875642993U, // SHA1SU1
2680 875643092U, // SHA256H
2681 875643039U, // SHA256H2
2682 875642939U, // SHA256SU0
2683 875643005U, // SHA256SU1
2684 2681284U, // SHADD16
2685 2681389U, // SHADD8
2686 2684339U, // SHASX
2687 2684085U, // SHSAX
2688 2681246U, // SHSUB16
2689 2681350U, // SHSUB8
2690 2731306U, // SMC
2691 2665419U, // SMLABB
2692 2667149U, // SMLABT
2693 2665795U, // SMLAD
2694 2667792U, // SMLADX
2695 290630U, // SMLAL
2696 2755538U, // SMLALBB
2697 2757274U, // SMLALBT
2698 2755973U, // SMLALD
2699 2757918U, // SMLALDX
2700 2755757U, // SMLALTB
2701 2757516U, // SMLALTT
2702 2665632U, // SMLATB
2703 2667397U, // SMLATT
2704 2665699U, // SMLAWB
2705 2667451U, // SMLAWT
2706 2665896U, // SMLSD
2707 2667822U, // SMLSDX
2708 2755984U, // SMLSLD
2709 2757926U, // SMLSLDX
2710 2665265U, // SMMLA
2711 2666911U, // SMMLAR
2712 2667060U, // SMMLS
2713 2666991U, // SMMLSR
2714 2682939U, // SMMUL
2715 2683345U, // SMMULR
2716 2682185U, // SMUAD
2717 2684183U, // SMUADX
2718 2681818U, // SMULBB
2719 2683554U, // SMULBT
2720 2691052U, // SMULL
2721 2682037U, // SMULTB
2722 2683796U, // SMULTT
2723 2682090U, // SMULWB
2724 2683842U, // SMULWT
2725 2682286U, // SMUSD
2726 2684213U, // SMUSDX
2727 4802618U, // SRSDA
2728 4802570U, // SRSDA_UPD
2729 4802640U, // SRSDB
2730 4802594U, // SRSDB_UPD
2731 4802629U, // SRSIA
2732 4802582U, // SRSIA_UPD
2733 4802651U, // SRSIB
2734 4802606U, // SRSIB_UPD
2735 2667134U, // SSAT
2736 2681322U, // SSAT16
2737 2684103U, // SSAX
2738 2681270U, // SSUB16
2739 2681371U, // SSUB8
2740 1620223881U, // STC2L_OFFSET
2741 1687332745U, // STC2L_OPTION
2742 1687332745U, // STC2L_POST
2743 1754441609U, // STC2L_PRE
2744 1620222521U, // STC2_OFFSET
2745 1687331385U, // STC2_OPTION
2746 1687331385U, // STC2_POST
2747 1754440249U, // STC2_PRE
2748 1344843624U, // STCL_OFFSET
2749 1344843624U, // STCL_OPTION
2750 1344843624U, // STCL_POST
2751 1344843624U, // STCL_PRE
2752 1344843067U, // STC_OFFSET
2753 1344843067U, // STC_OPTION
2754 1344843067U, // STC_POST
2755 1344843067U, // STC_PRE
2756 2650161U, // STL
2757 2649122U, // STLB
2758 2684226U, // STLEX
2759 2682104U, // STLEXB
2760 2682299U, // STLEXD
2761 2682600U, // STLEXH
2762 2649701U, // STLH
2763 2730739U, // STMDA
2764 942172915U, // STMDA_UPD
2765 2730995U, // STMDB
2766 942173171U, // STMDB_UPD
2767 2732151U, // STMIA
2768 942174327U, // STMIA_UPD
2769 2731013U, // STMIB
2770 942173189U, // STMIB_UPD
2771 942199471U, // STRBT_POST_IMM
2772 942199471U, // STRBT_POST_REG
2773 942197897U, // STRB_POST_IMM
2774 942197897U, // STRB_POST_REG
2775 942189705U, // STRB_PRE_IMM
2776 942197897U, // STRB_PRE_REG
2777 2681993U, // STRBi12
2778 2665609U, // STRBrs
2779 2674083U, // STRD
2780 942280099U, // STRD_POST
2781 942280099U, // STRD_PRE
2782 2684244U, // STREX
2783 2682118U, // STREXB
2784 2682313U, // STREXD
2785 2682614U, // STREXH
2786 2666127U, // STRH
2787 942191314U, // STRHTi
2788 942199506U, // STRHTr
2789 942198415U, // STRH_POST
2790 942198415U, // STRH_PRE
2791 942199670U, // STRT_POST_IMM
2792 942199670U, // STRT_POST_REG
2793 942199305U, // STR_POST_IMM
2794 942199305U, // STR_POST_REG
2795 942191113U, // STR_PRE_IMM
2796 942199305U, // STR_PRE_REG
2797 2683401U, // STRi12
2798 2667017U, // STRrs
2799 2632910U, // SUBri
2800 2632910U, // SUBrr
2801 2690254U, // SUBrsi
2802 77006U, // SUBrsr
2803 2731327U, // SVC
2804 2683277U, // SWP
2805 2681981U, // SWPB
2806 2665407U, // SXTAB
2807 2664832U, // SXTAB16
2808 2666031U, // SXTAH
2809 2682050U, // SXTB
2810 2681232U, // SXTB16
2811 2682561U, // SXTH
2812 2650523U, // TEQri
2813 2650523U, // TEQrr
2814 2683291U, // TEQrsi
2815 2666907U, // TEQrsr
2816 4364U, // TRAP
2817 296743U, // TSB
2818 2651009U, // TSTri
2819 2651009U, // TSTrr
2820 2683777U, // TSTrsi
2821 2667393U, // TSTrsr
2822 2681315U, // UADD16
2823 2681416U, // UADD8
2824 2684362U, // UASX
2825 2667871U, // UBFX
2826 4802395U, // UDF
2827 2683948U, // UDIV
2828 2681292U, // UHADD16
2829 2681396U, // UHADD8
2830 2684345U, // UHASX
2831 2684091U, // UHSAX
2832 2681254U, // UHSUB16
2833 2681357U, // UHSUB8
2834 2756395U, // UMAAL
2835 290636U, // UMLAL
2836 2691058U, // UMULL
2837 2681300U, // UQADD16
2838 2681403U, // UQADD8
2839 2684351U, // UQASX
2840 2684097U, // UQSAX
2841 2681262U, // UQSUB16
2842 2681364U, // UQSUB8
2843 2681383U, // USAD8
2844 2664959U, // USADA8
2845 2667139U, // USAT
2846 2681329U, // USAT16
2847 2684108U, // USAX
2848 2681277U, // USUB16
2849 2681377U, // USUB8
2850 2665413U, // UXTAB
2851 2664840U, // UXTAB16
2852 2666037U, // UXTAH
2853 2682055U, // UXTB
2854 2681239U, // UXTB16
2855 2682566U, // UXTH
2856 11579185U, // VABALsv2i64
2857 11054897U, // VABALsv4i32
2858 12103473U, // VABALsv8i16
2859 13152049U, // VABALuv2i64
2860 12627761U, // VABALuv4i32
2861 13676337U, // VABALuv8i16
2862 12102354U, // VABAsv16i8
2863 11578066U, // VABAsv2i32
2864 11053778U, // VABAsv4i16
2865 11578066U, // VABAsv4i32
2866 11053778U, // VABAsv8i16
2867 12102354U, // VABAsv8i8
2868 13675218U, // VABAuv16i8
2869 13150930U, // VABAuv2i32
2870 12626642U, // VABAuv4i16
2871 13150930U, // VABAuv4i32
2872 12626642U, // VABAuv8i16
2873 13675218U, // VABAuv8i8
2874 11595629U, // VABDLsv2i64
2875 11071341U, // VABDLsv4i32
2876 12119917U, // VABDLsv8i16
2877 13168493U, // VABDLuv2i64
2878 12644205U, // VABDLuv4i32
2879 13692781U, // VABDLuv8i16
2880 8449359U, // VABDfd
2881 8449359U, // VABDfq
2882 7925071U, // VABDhd
2883 7925071U, // VABDhq
2884 12119375U, // VABDsv16i8
2885 11595087U, // VABDsv2i32
2886 11070799U, // VABDsv4i16
2887 11595087U, // VABDsv4i32
2888 11070799U, // VABDsv8i16
2889 12119375U, // VABDsv8i8
2890 13692239U, // VABDuv16i8
2891 13167951U, // VABDuv2i32
2892 12643663U, // VABDuv4i16
2893 13167951U, // VABDuv4i32
2894 12643663U, // VABDuv8i16
2895 13692239U, // VABDuv8i8
2896 1282437669U, // VABSD
2897 7893541U, // VABSH
2898 8417829U, // VABSS
2899 8417829U, // VABSfd
2900 8417829U, // VABSfq
2901 7893541U, // VABShd
2902 7893541U, // VABShq
2903 12087845U, // VABSv16i8
2904 11563557U, // VABSv2i32
2905 11039269U, // VABSv4i16
2906 11563557U, // VABSv4i32
2907 11039269U, // VABSv8i16
2908 12087845U, // VABSv8i8
2909 8449488U, // VACGEfd
2910 8449488U, // VACGEfq
2911 7925200U, // VACGEhd
2912 7925200U, // VACGEhq
2913 8450753U, // VACGTfd
2914 8450753U, // VACGTfq
2915 7926465U, // VACGThd
2916 7926465U, // VACGThq
2917 1282469248U, // VADDD
2918 7925120U, // VADDH
2919 962654360U, // VADDHNv2i32
2920 14217368U, // VADDHNv4i16
2921 14741656U, // VADDHNv8i8
2922 11595642U, // VADDLsv2i64
2923 11071354U, // VADDLsv4i32
2924 12119930U, // VADDLsv8i16
2925 13168506U, // VADDLuv2i64
2926 12644218U, // VADDLuv4i32
2927 13692794U, // VADDLuv8i16
2928 8449408U, // VADDS
2929 11596900U, // VADDWsv2i64
2930 11072612U, // VADDWsv4i32
2931 12121188U, // VADDWsv8i16
2932 13169764U, // VADDWuv2i64
2933 12645476U, // VADDWuv4i32
2934 13694052U, // VADDWuv8i16
2935 8449408U, // VADDfd
2936 8449408U, // VADDfq
2937 7925120U, // VADDhd
2938 7925120U, // VADDhq
2939 15265152U, // VADDv16i8
2940 962653568U, // VADDv1i64
2941 14216576U, // VADDv2i32
2942 962653568U, // VADDv2i64
2943 14740864U, // VADDv4i16
2944 14216576U, // VADDv4i32
2945 14740864U, // VADDv8i16
2946 15265152U, // VADDv8i8
2947 2682263U, // VANDd
2948 2682263U, // VANDq
2949 1010394566U, // VBF16MALBQ
2950 1010394566U, // VBF16MALBQI
2951 1010394578U, // VBF16MALTQ
2952 1010394578U, // VBF16MALTQI
2953 2682143U, // VBICd
2954 14216479U, // VBICiv2i32
2955 14740767U, // VBICiv4i16
2956 14216479U, // VBICiv4i32
2957 14740767U, // VBICiv8i16
2958 2682143U, // VBICq
2959 2665976U, // VBIFd
2960 2665976U, // VBIFq
2961 2667236U, // VBITd
2962 2667236U, // VBITq
2963 2666526U, // VBSLd
2964 2666526U, // VBSLq
2965 0U, // VBSPd
2966 0U, // VBSPq
2967 942752151U, // VCADDv2f32
2968 942753024U, // VCADDv4f16
2969 942752151U, // VCADDv4f32
2970 942753024U, // VCADDv8f16
2971 8450454U, // VCEQfd
2972 8450454U, // VCEQfq
2973 7926166U, // VCEQhd
2974 7926166U, // VCEQhq
2975 15266198U, // VCEQv16i8
2976 14217622U, // VCEQv2i32
2977 14741910U, // VCEQv4i16
2978 14217622U, // VCEQv4i32
2979 14741910U, // VCEQv8i16
2980 15266198U, // VCEQv8i8
2981 15233430U, // VCEQzv16i8
2982 8417686U, // VCEQzv2f32
2983 14184854U, // VCEQzv2i32
2984 7893398U, // VCEQzv4f16
2985 8417686U, // VCEQzv4f32
2986 14709142U, // VCEQzv4i16
2987 14184854U, // VCEQzv4i32
2988 7893398U, // VCEQzv8f16
2989 14709142U, // VCEQzv8i16
2990 15233430U, // VCEQzv8i8
2991 8449494U, // VCGEfd
2992 8449494U, // VCGEfq
2993 7925206U, // VCGEhd
2994 7925206U, // VCGEhq
2995 12119510U, // VCGEsv16i8
2996 11595222U, // VCGEsv2i32
2997 11070934U, // VCGEsv4i16
2998 11595222U, // VCGEsv4i32
2999 11070934U, // VCGEsv8i16
3000 12119510U, // VCGEsv8i8
3001 13692374U, // VCGEuv16i8
3002 13168086U, // VCGEuv2i32
3003 12643798U, // VCGEuv4i16
3004 13168086U, // VCGEuv4i32
3005 12643798U, // VCGEuv8i16
3006 13692374U, // VCGEuv8i8
3007 12086742U, // VCGEzv16i8
3008 8416726U, // VCGEzv2f32
3009 11562454U, // VCGEzv2i32
3010 7892438U, // VCGEzv4f16
3011 8416726U, // VCGEzv4f32
3012 11038166U, // VCGEzv4i16
3013 11562454U, // VCGEzv4i32
3014 7892438U, // VCGEzv8f16
3015 11038166U, // VCGEzv8i16
3016 12086742U, // VCGEzv8i8
3017 8450759U, // VCGTfd
3018 8450759U, // VCGTfq
3019 7926471U, // VCGThd
3020 7926471U, // VCGThq
3021 12120775U, // VCGTsv16i8
3022 11596487U, // VCGTsv2i32
3023 11072199U, // VCGTsv4i16
3024 11596487U, // VCGTsv4i32
3025 11072199U, // VCGTsv8i16
3026 12120775U, // VCGTsv8i8
3027 13693639U, // VCGTuv16i8
3028 13169351U, // VCGTuv2i32
3029 12645063U, // VCGTuv4i16
3030 13169351U, // VCGTuv4i32
3031 12645063U, // VCGTuv8i16
3032 13693639U, // VCGTuv8i8
3033 12088007U, // VCGTzv16i8
3034 8417991U, // VCGTzv2f32
3035 11563719U, // VCGTzv2i32
3036 7893703U, // VCGTzv4f16
3037 8417991U, // VCGTzv4f32
3038 11039431U, // VCGTzv4i16
3039 11563719U, // VCGTzv4i32
3040 7893703U, // VCGTzv8f16
3041 11039431U, // VCGTzv8i16
3042 12088007U, // VCGTzv8i8
3043 12086747U, // VCLEzv16i8
3044 8416731U, // VCLEzv2f32
3045 11562459U, // VCLEzv2i32
3046 7892443U, // VCLEzv4f16
3047 8416731U, // VCLEzv4f32
3048 11038171U, // VCLEzv4i16
3049 11562459U, // VCLEzv4i32
3050 7892443U, // VCLEzv8f16
3051 11038171U, // VCLEzv8i16
3052 12086747U, // VCLEzv8i8
3053 12087855U, // VCLSv16i8
3054 11563567U, // VCLSv2i32
3055 11039279U, // VCLSv4i16
3056 11563567U, // VCLSv4i32
3057 11039279U, // VCLSv8i16
3058 12087855U, // VCLSv8i8
3059 12088041U, // VCLTzv16i8
3060 8418025U, // VCLTzv2f32
3061 11563753U, // VCLTzv2i32
3062 7893737U, // VCLTzv4f16
3063 8418025U, // VCLTzv4f32
3064 11039465U, // VCLTzv4i16
3065 11563753U, // VCLTzv4i32
3066 7893737U, // VCLTzv8f16
3067 11039465U, // VCLTzv8i16
3068 12088041U, // VCLTzv8i8
3069 15234556U, // VCLZv16i8
3070 14185980U, // VCLZv2i32
3071 14710268U, // VCLZv4i16
3072 14185980U, // VCLZv4i32
3073 14710268U, // VCLZv8i16
3074 15234556U, // VCLZv8i8
3075 875643264U, // VCMLAv2f32
3076 875643264U, // VCMLAv2f32_indexed
3077 875644137U, // VCMLAv4f16
3078 875644137U, // VCMLAv4f16_indexed
3079 875643264U, // VCMLAv4f32
3080 875643264U, // VCMLAv4f32_indexed
3081 875644137U, // VCMLAv8f16
3082 875644137U, // VCMLAv8f16_indexed
3083 1282437402U, // VCMPD
3084 1282436583U, // VCMPED
3085 7892455U, // VCMPEH
3086 8416743U, // VCMPES
3087 2154933735U, // VCMPEZD
3088 7974375U, // VCMPEZH
3089 8498663U, // VCMPEZS
3090 7893274U, // VCMPH
3091 8417562U, // VCMPS
3092 2154934554U, // VCMPZD
3093 7975194U, // VCMPZH
3094 8499482U, // VCMPZS
3095 1602316U, // VCNTd
3096 1602316U, // VCNTq
3097 942752008U, // VCVTANSDf
3098 942752881U, // VCVTANSDh
3099 942752008U, // VCVTANSQf
3100 942752881U, // VCVTANSQh
3101 942752068U, // VCVTANUDf
3102 942752941U, // VCVTANUDh
3103 942752068U, // VCVTANUQf
3104 942752941U, // VCVTANUQh
3105 942752370U, // VCVTASD
3106 942752761U, // VCVTASH
3107 942752008U, // VCVTASS
3108 942752430U, // VCVTAUD
3109 942752821U, // VCVTAUH
3110 942752068U, // VCVTAUS
3111 25750716U, // VCVTBDH
3112 26242236U, // VCVTBHD
3113 17853628U, // VCVTBHS
3114 888728764U, // VCVTBSH
3115 26768305U, // VCVTDS
3116 942752023U, // VCVTMNSDf
3117 942752896U, // VCVTMNSDh
3118 942752023U, // VCVTMNSQf
3119 942752896U, // VCVTMNSQh
3120 942752083U, // VCVTMNUDf
3121 942752956U, // VCVTMNUDh
3122 942752083U, // VCVTMNUQf
3123 942752956U, // VCVTMNUQh
3124 942752385U, // VCVTMSD
3125 942752776U, // VCVTMSH
3126 942752023U, // VCVTMSS
3127 942752445U, // VCVTMUD
3128 942752836U, // VCVTMUH
3129 942752083U, // VCVTMUS
3130 942752038U, // VCVTNNSDf
3131 942752911U, // VCVTNNSDh
3132 942752038U, // VCVTNNSQf
3133 942752911U, // VCVTNNSQh
3134 942752098U, // VCVTNNUDf
3135 942752971U, // VCVTNNUDh
3136 942752098U, // VCVTNNUQf
3137 942752971U, // VCVTNNUQh
3138 942752400U, // VCVTNSD
3139 942752791U, // VCVTNSH
3140 942752038U, // VCVTNSS
3141 942752460U, // VCVTNUD
3142 942752851U, // VCVTNUH
3143 942752098U, // VCVTNUS
3144 942752053U, // VCVTPNSDf
3145 942752926U, // VCVTPNSDh
3146 942752053U, // VCVTPNSQf
3147 942752926U, // VCVTPNSQh
3148 942752113U, // VCVTPNUDf
3149 942752986U, // VCVTPNUDh
3150 942752113U, // VCVTPNUQf
3151 942752986U, // VCVTPNUQh
3152 942752415U, // VCVTPSD
3153 942752806U, // VCVTPSH
3154 942752053U, // VCVTPSS
3155 942752475U, // VCVTPUD
3156 942752866U, // VCVTPUH
3157 942752113U, // VCVTPUS
3158 27292593U, // VCVTSD
3159 25752479U, // VCVTTDH
3160 26243999U, // VCVTTHD
3161 17855391U, // VCVTTHS
3162 888730527U, // VCVTTSH
3163 955806641U, // VCVTf2h
3164 1227912113U, // VCVTf2sd
3165 1227912113U, // VCVTf2sq
3166 1228960689U, // VCVTf2ud
3167 1228960689U, // VCVTf2uq
3168 1295053745U, // VCVTf2xsd
3169 1295053745U, // VCVTf2xsq
3170 1296102321U, // VCVTf2xud
3171 1296102321U, // VCVTf2xuq
3172 17855409U, // VCVTh2f
3173 1227387825U, // VCVTh2sd
3174 1227387825U, // VCVTh2sq
3175 1228436401U, // VCVTh2ud
3176 1228436401U, // VCVTh2uq
3177 1294529457U, // VCVTh2xsd
3178 1294529457U, // VCVTh2xsq
3179 1295578033U, // VCVTh2xud
3180 1295578033U, // VCVTh2xuq
3181 1226339249U, // VCVTs2fd
3182 1226339249U, // VCVTs2fq
3183 1224766385U, // VCVTs2hd
3184 1224766385U, // VCVTs2hq
3185 1226863537U, // VCVTu2fd
3186 1226863537U, // VCVTu2fq
3187 1225290673U, // VCVTu2hd
3188 1225290673U, // VCVTu2hq
3189 1293480881U, // VCVTxs2fd
3190 1293480881U, // VCVTxs2fq
3191 1291908017U, // VCVTxs2hd
3192 1291908017U, // VCVTxs2hq
3193 1294005169U, // VCVTxu2fd
3194 1294005169U, // VCVTxu2fq
3195 1292432305U, // VCVTxu2hd
3196 1292432305U, // VCVTxu2hq
3197 1282470961U, // VDIVD
3198 7926833U, // VDIVH
3199 8451121U, // VDIVS
3200 553337U, // VDUP16d
3201 553337U, // VDUP16q
3202 1077625U, // VDUP32d
3203 1077625U, // VDUP32q
3204 1601913U, // VDUP8d
3205 1601913U, // VDUP8q
3206 586105U, // VDUPLN16d
3207 586105U, // VDUPLN16q
3208 1110393U, // VDUPLN32d
3209 1110393U, // VDUPLN32q
3210 1634681U, // VDUPLN8d
3211 1634681U, // VDUPLN8q
3212 2683352U, // VEORd
3213 2683352U, // VEORq
3214 570313U, // VEXTd16
3215 1094601U, // VEXTd32
3216 1618889U, // VEXTd8
3217 570313U, // VEXTq16
3218 1094601U, // VEXTq32
3219 15774665U, // VEXTq64
3220 1618889U, // VEXTq8
3221 1282452290U, // VFMAD
3222 7908162U, // VFMAH
3223 942753047U, // VFMALD
3224 942753047U, // VFMALDI
3225 942753047U, // VFMALQ
3226 942753047U, // VFMALQI
3227 8432450U, // VFMAS
3228 8432450U, // VFMAfd
3229 8432450U, // VFMAfq
3230 7908162U, // VFMAhd
3231 7908162U, // VFMAhq
3232 1282454085U, // VFMSD
3233 7909957U, // VFMSH
3234 942753058U, // VFMSLD
3235 942753058U, // VFMSLDI
3236 942753058U, // VFMSLQ
3237 942753058U, // VFMSLQI
3238 8434245U, // VFMSS
3239 8434245U, // VFMSfd
3240 8434245U, // VFMSfq
3241 7909957U, // VFMShd
3242 7909957U, // VFMShq
3243 1282452295U, // VFNMAD
3244 7908167U, // VFNMAH
3245 8432455U, // VFNMAS
3246 1282454090U, // VFNMSD
3247 7909962U, // VFNMSH
3248 8434250U, // VFNMSS
3249 942752526U, // VFP_VMAXNMD
3250 942753081U, // VFP_VMAXNMH
3251 942752186U, // VFP_VMAXNMS
3252 942752514U, // VFP_VMINNMD
3253 942753069U, // VFP_VMINNMH
3254 942752174U, // VFP_VMINNMS
3255 1111123U, // VGETLNi32
3256 11072595U, // VGETLNs16
3257 12121171U, // VGETLNs8
3258 12645459U, // VGETLNu16
3259 13694035U, // VGETLNu8
3260 12119406U, // VHADDsv16i8
3261 11595118U, // VHADDsv2i32
3262 11070830U, // VHADDsv4i16
3263 11595118U, // VHADDsv4i32
3264 11070830U, // VHADDsv8i16
3265 12119406U, // VHADDsv8i8
3266 13692270U, // VHADDuv16i8
3267 13167982U, // VHADDuv2i32
3268 12643694U, // VHADDuv4i16
3269 13167982U, // VHADDuv4i32
3270 12643694U, // VHADDuv8i16
3271 13692270U, // VHADDuv8i8
3272 12119250U, // VHSUBsv16i8
3273 11594962U, // VHSUBsv2i32
3274 11070674U, // VHSUBsv4i16
3275 11594962U, // VHSUBsv4i32
3276 11070674U, // VHSUBsv8i16
3277 12119250U, // VHSUBsv8i8
3278 13692114U, // VHSUBuv16i8
3279 13167826U, // VHSUBuv2i32
3280 12643538U, // VHSUBuv4i16
3281 13167826U, // VHSUBuv4i32
3282 12643538U, // VHSUBuv8i16
3283 13692114U, // VHSUBuv8i8
3284 875644277U, // VINSH
3285 1235776427U, // VJCVT
3286 2215176452U, // VLD1DUPd16
3287 2215160068U, // VLD1DUPd16wb_fixed
3288 2215168260U, // VLD1DUPd16wb_register
3289 2215700740U, // VLD1DUPd32
3290 2215684356U, // VLD1DUPd32wb_fixed
3291 2215692548U, // VLD1DUPd32wb_register
3292 2216225028U, // VLD1DUPd8
3293 2216208644U, // VLD1DUPd8wb_fixed
3294 2216216836U, // VLD1DUPd8wb_register
3295 2282285316U, // VLD1DUPq16
3296 2282268932U, // VLD1DUPq16wb_fixed
3297 2282277124U, // VLD1DUPq16wb_register
3298 2282809604U, // VLD1DUPq32
3299 2282793220U, // VLD1DUPq32wb_fixed
3300 2282801412U, // VLD1DUPq32wb_register
3301 2283333892U, // VLD1DUPq8
3302 2283317508U, // VLD1DUPq8wb_fixed
3303 2283325700U, // VLD1DUPq8wb_register
3304 28363012U, // VLD1LNd16
3305 28616964U, // VLD1LNd16_UPD
3306 28887300U, // VLD1LNd32
3307 29141252U, // VLD1LNd32_UPD
3308 29411588U, // VLD1LNd8
3309 29665540U, // VLD1LNd8_UPD
3310 0U, // VLD1LNq16Pseudo
3311 0U, // VLD1LNq16Pseudo_UPD
3312 0U, // VLD1LNq32Pseudo
3313 0U, // VLD1LNq32Pseudo_UPD
3314 0U, // VLD1LNq8Pseudo
3315 0U, // VLD1LNq8Pseudo_UPD
3316 2349394180U, // VLD1d16
3317 537454852U, // VLD1d16Q
3318 0U, // VLD1d16QPseudo
3319 0U, // VLD1d16QPseudoWB_fixed
3320 0U, // VLD1d16QPseudoWB_register
3321 537438468U, // VLD1d16Qwb_fixed
3322 537446660U, // VLD1d16Qwb_register
3323 269019396U, // VLD1d16T
3324 0U, // VLD1d16TPseudo
3325 0U, // VLD1d16TPseudoWB_fixed
3326 0U, // VLD1d16TPseudoWB_register
3327 269003012U, // VLD1d16Twb_fixed
3328 269011204U, // VLD1d16Twb_register
3329 2349377796U, // VLD1d16wb_fixed
3330 2349385988U, // VLD1d16wb_register
3331 2349918468U, // VLD1d32
3332 537979140U, // VLD1d32Q
3333 0U, // VLD1d32QPseudo
3334 0U, // VLD1d32QPseudoWB_fixed
3335 0U, // VLD1d32QPseudoWB_register
3336 537962756U, // VLD1d32Qwb_fixed
3337 537970948U, // VLD1d32Qwb_register
3338 269543684U, // VLD1d32T
3339 0U, // VLD1d32TPseudo
3340 0U, // VLD1d32TPseudoWB_fixed
3341 0U, // VLD1d32TPseudoWB_register
3342 269527300U, // VLD1d32Twb_fixed
3343 269535492U, // VLD1d32Twb_register
3344 2349902084U, // VLD1d32wb_fixed
3345 2349910276U, // VLD1d32wb_register
3346 2364598532U, // VLD1d64
3347 552659204U, // VLD1d64Q
3348 0U, // VLD1d64QPseudo
3349 0U, // VLD1d64QPseudoWB_fixed
3350 0U, // VLD1d64QPseudoWB_register
3351 552642820U, // VLD1d64Qwb_fixed
3352 552651012U, // VLD1d64Qwb_register
3353 284223748U, // VLD1d64T
3354 0U, // VLD1d64TPseudo
3355 0U, // VLD1d64TPseudoWB_fixed
3356 0U, // VLD1d64TPseudoWB_register
3357 284207364U, // VLD1d64Twb_fixed
3358 284215556U, // VLD1d64Twb_register
3359 2364582148U, // VLD1d64wb_fixed
3360 2364590340U, // VLD1d64wb_register
3361 2350442756U, // VLD1d8
3362 538503428U, // VLD1d8Q
3363 0U, // VLD1d8QPseudo
3364 0U, // VLD1d8QPseudoWB_fixed
3365 0U, // VLD1d8QPseudoWB_register
3366 538487044U, // VLD1d8Qwb_fixed
3367 538495236U, // VLD1d8Qwb_register
3368 270067972U, // VLD1d8T
3369 0U, // VLD1d8TPseudo
3370 0U, // VLD1d8TPseudoWB_fixed
3371 0U, // VLD1d8TPseudoWB_register
3372 270051588U, // VLD1d8Twb_fixed
3373 270059780U, // VLD1d8Twb_register
3374 2350426372U, // VLD1d8wb_fixed
3375 2350434564U, // VLD1d8wb_register
3376 2416503044U, // VLD1q16
3377 0U, // VLD1q16HighQPseudo
3378 0U, // VLD1q16HighQPseudo_UPD
3379 0U, // VLD1q16HighTPseudo
3380 0U, // VLD1q16HighTPseudo_UPD
3381 0U, // VLD1q16LowQPseudo_UPD
3382 0U, // VLD1q16LowTPseudo_UPD
3383 2416486660U, // VLD1q16wb_fixed
3384 2416494852U, // VLD1q16wb_register
3385 2417027332U, // VLD1q32
3386 0U, // VLD1q32HighQPseudo
3387 0U, // VLD1q32HighQPseudo_UPD
3388 0U, // VLD1q32HighTPseudo
3389 0U, // VLD1q32HighTPseudo_UPD
3390 0U, // VLD1q32LowQPseudo_UPD
3391 0U, // VLD1q32LowTPseudo_UPD
3392 2417010948U, // VLD1q32wb_fixed
3393 2417019140U, // VLD1q32wb_register
3394 2431707396U, // VLD1q64
3395 0U, // VLD1q64HighQPseudo
3396 0U, // VLD1q64HighQPseudo_UPD
3397 0U, // VLD1q64HighTPseudo
3398 0U, // VLD1q64HighTPseudo_UPD
3399 0U, // VLD1q64LowQPseudo_UPD
3400 0U, // VLD1q64LowTPseudo_UPD
3401 2431691012U, // VLD1q64wb_fixed
3402 2431699204U, // VLD1q64wb_register
3403 2417551620U, // VLD1q8
3404 0U, // VLD1q8HighQPseudo
3405 0U, // VLD1q8HighQPseudo_UPD
3406 0U, // VLD1q8HighTPseudo
3407 0U, // VLD1q8HighTPseudo_UPD
3408 0U, // VLD1q8LowQPseudo_UPD
3409 0U, // VLD1q8LowTPseudo_UPD
3410 2417535236U, // VLD1q8wb_fixed
3411 2417543428U, // VLD1q8wb_register
3412 2282285365U, // VLD2DUPd16
3413 2282268981U, // VLD2DUPd16wb_fixed
3414 2282277173U, // VLD2DUPd16wb_register
3415 2483611957U, // VLD2DUPd16x2
3416 2483595573U, // VLD2DUPd16x2wb_fixed
3417 2483603765U, // VLD2DUPd16x2wb_register
3418 2282809653U, // VLD2DUPd32
3419 2282793269U, // VLD2DUPd32wb_fixed
3420 2282801461U, // VLD2DUPd32wb_register
3421 2484136245U, // VLD2DUPd32x2
3422 2484119861U, // VLD2DUPd32x2wb_fixed
3423 2484128053U, // VLD2DUPd32x2wb_register
3424 2283333941U, // VLD2DUPd8
3425 2283317557U, // VLD2DUPd8wb_fixed
3426 2283325749U, // VLD2DUPd8wb_register
3427 2484660533U, // VLD2DUPd8x2
3428 2484644149U, // VLD2DUPd8x2wb_fixed
3429 2484652341U, // VLD2DUPd8x2wb_register
3430 0U, // VLD2DUPq16EvenPseudo
3431 0U, // VLD2DUPq16OddPseudo
3432 0U, // VLD2DUPq16OddPseudoWB_fixed
3433 0U, // VLD2DUPq16OddPseudoWB_register
3434 0U, // VLD2DUPq32EvenPseudo
3435 0U, // VLD2DUPq32OddPseudo
3436 0U, // VLD2DUPq32OddPseudoWB_fixed
3437 0U, // VLD2DUPq32OddPseudoWB_register
3438 0U, // VLD2DUPq8EvenPseudo
3439 0U, // VLD2DUPq8OddPseudo
3440 0U, // VLD2DUPq8OddPseudoWB_fixed
3441 0U, // VLD2DUPq8OddPseudoWB_register
3442 28617013U, // VLD2LNd16
3443 0U, // VLD2LNd16Pseudo
3444 0U, // VLD2LNd16Pseudo_UPD
3445 28625205U, // VLD2LNd16_UPD
3446 29141301U, // VLD2LNd32
3447 0U, // VLD2LNd32Pseudo
3448 0U, // VLD2LNd32Pseudo_UPD
3449 29149493U, // VLD2LNd32_UPD
3450 29665589U, // VLD2LNd8
3451 0U, // VLD2LNd8Pseudo
3452 0U, // VLD2LNd8Pseudo_UPD
3453 29673781U, // VLD2LNd8_UPD
3454 28617013U, // VLD2LNq16
3455 0U, // VLD2LNq16Pseudo
3456 0U, // VLD2LNq16Pseudo_UPD
3457 28625205U, // VLD2LNq16_UPD
3458 29141301U, // VLD2LNq32
3459 0U, // VLD2LNq32Pseudo
3460 0U, // VLD2LNq32Pseudo_UPD
3461 29149493U, // VLD2LNq32_UPD
3462 2550720821U, // VLD2b16
3463 2550704437U, // VLD2b16wb_fixed
3464 2550712629U, // VLD2b16wb_register
3465 2551245109U, // VLD2b32
3466 2551228725U, // VLD2b32wb_fixed
3467 2551236917U, // VLD2b32wb_register
3468 2551769397U, // VLD2b8
3469 2551753013U, // VLD2b8wb_fixed
3470 2551761205U, // VLD2b8wb_register
3471 2416503093U, // VLD2d16
3472 2416486709U, // VLD2d16wb_fixed
3473 2416494901U, // VLD2d16wb_register
3474 2417027381U, // VLD2d32
3475 2417010997U, // VLD2d32wb_fixed
3476 2417019189U, // VLD2d32wb_register
3477 2417551669U, // VLD2d8
3478 2417535285U, // VLD2d8wb_fixed
3479 2417543477U, // VLD2d8wb_register
3480 537454901U, // VLD2q16
3481 0U, // VLD2q16Pseudo
3482 0U, // VLD2q16PseudoWB_fixed
3483 0U, // VLD2q16PseudoWB_register
3484 537438517U, // VLD2q16wb_fixed
3485 537446709U, // VLD2q16wb_register
3486 537979189U, // VLD2q32
3487 0U, // VLD2q32Pseudo
3488 0U, // VLD2q32PseudoWB_fixed
3489 0U, // VLD2q32PseudoWB_register
3490 537962805U, // VLD2q32wb_fixed
3491 537970997U, // VLD2q32wb_register
3492 538503477U, // VLD2q8
3493 0U, // VLD2q8Pseudo
3494 0U, // VLD2q8PseudoWB_fixed
3495 0U, // VLD2q8PseudoWB_register
3496 538487093U, // VLD2q8wb_fixed
3497 538495285U, // VLD2q8wb_register
3498 28363098U, // VLD3DUPd16
3499 0U, // VLD3DUPd16Pseudo
3500 0U, // VLD3DUPd16Pseudo_UPD
3501 28617050U, // VLD3DUPd16_UPD
3502 28887386U, // VLD3DUPd32
3503 0U, // VLD3DUPd32Pseudo
3504 0U, // VLD3DUPd32Pseudo_UPD
3505 29141338U, // VLD3DUPd32_UPD
3506 29411674U, // VLD3DUPd8
3507 0U, // VLD3DUPd8Pseudo
3508 0U, // VLD3DUPd8Pseudo_UPD
3509 29665626U, // VLD3DUPd8_UPD
3510 28363098U, // VLD3DUPq16
3511 0U, // VLD3DUPq16EvenPseudo
3512 0U, // VLD3DUPq16OddPseudo
3513 0U, // VLD3DUPq16OddPseudo_UPD
3514 28617050U, // VLD3DUPq16_UPD
3515 28887386U, // VLD3DUPq32
3516 0U, // VLD3DUPq32EvenPseudo
3517 0U, // VLD3DUPq32OddPseudo
3518 0U, // VLD3DUPq32OddPseudo_UPD
3519 29141338U, // VLD3DUPq32_UPD
3520 29411674U, // VLD3DUPq8
3521 0U, // VLD3DUPq8EvenPseudo
3522 0U, // VLD3DUPq8OddPseudo
3523 0U, // VLD3DUPq8OddPseudo_UPD
3524 29665626U, // VLD3DUPq8_UPD
3525 28625242U, // VLD3LNd16
3526 0U, // VLD3LNd16Pseudo
3527 0U, // VLD3LNd16Pseudo_UPD
3528 28633434U, // VLD3LNd16_UPD
3529 29149530U, // VLD3LNd32
3530 0U, // VLD3LNd32Pseudo
3531 0U, // VLD3LNd32Pseudo_UPD
3532 29157722U, // VLD3LNd32_UPD
3533 29673818U, // VLD3LNd8
3534 0U, // VLD3LNd8Pseudo
3535 0U, // VLD3LNd8Pseudo_UPD
3536 29682010U, // VLD3LNd8_UPD
3537 28625242U, // VLD3LNq16
3538 0U, // VLD3LNq16Pseudo
3539 0U, // VLD3LNq16Pseudo_UPD
3540 28633434U, // VLD3LNq16_UPD
3541 29149530U, // VLD3LNq32
3542 0U, // VLD3LNq32Pseudo
3543 0U, // VLD3LNq32Pseudo_UPD
3544 29157722U, // VLD3LNq32_UPD
3545 28363098U, // VLD3d16
3546 0U, // VLD3d16Pseudo
3547 0U, // VLD3d16Pseudo_UPD
3548 28617050U, // VLD3d16_UPD
3549 28887386U, // VLD3d32
3550 0U, // VLD3d32Pseudo
3551 0U, // VLD3d32Pseudo_UPD
3552 29141338U, // VLD3d32_UPD
3553 29411674U, // VLD3d8
3554 0U, // VLD3d8Pseudo
3555 0U, // VLD3d8Pseudo_UPD
3556 29665626U, // VLD3d8_UPD
3557 28363098U, // VLD3q16
3558 0U, // VLD3q16Pseudo_UPD
3559 28617050U, // VLD3q16_UPD
3560 0U, // VLD3q16oddPseudo
3561 0U, // VLD3q16oddPseudo_UPD
3562 28887386U, // VLD3q32
3563 0U, // VLD3q32Pseudo_UPD
3564 29141338U, // VLD3q32_UPD
3565 0U, // VLD3q32oddPseudo
3566 0U, // VLD3q32oddPseudo_UPD
3567 29411674U, // VLD3q8
3568 0U, // VLD3q8Pseudo_UPD
3569 29665626U, // VLD3q8_UPD
3570 0U, // VLD3q8oddPseudo
3571 0U, // VLD3q8oddPseudo_UPD
3572 28445046U, // VLD4DUPd16
3573 0U, // VLD4DUPd16Pseudo
3574 0U, // VLD4DUPd16Pseudo_UPD
3575 28641654U, // VLD4DUPd16_UPD
3576 28969334U, // VLD4DUPd32
3577 0U, // VLD4DUPd32Pseudo
3578 0U, // VLD4DUPd32Pseudo_UPD
3579 29165942U, // VLD4DUPd32_UPD
3580 29493622U, // VLD4DUPd8
3581 0U, // VLD4DUPd8Pseudo
3582 0U, // VLD4DUPd8Pseudo_UPD
3583 29690230U, // VLD4DUPd8_UPD
3584 28445046U, // VLD4DUPq16
3585 0U, // VLD4DUPq16EvenPseudo
3586 0U, // VLD4DUPq16OddPseudo
3587 0U, // VLD4DUPq16OddPseudo_UPD
3588 28641654U, // VLD4DUPq16_UPD
3589 28969334U, // VLD4DUPq32
3590 0U, // VLD4DUPq32EvenPseudo
3591 0U, // VLD4DUPq32OddPseudo
3592 0U, // VLD4DUPq32OddPseudo_UPD
3593 29165942U, // VLD4DUPq32_UPD
3594 29493622U, // VLD4DUPq8
3595 0U, // VLD4DUPq8EvenPseudo
3596 0U, // VLD4DUPq8OddPseudo
3597 0U, // VLD4DUPq8OddPseudo_UPD
3598 29690230U, // VLD4DUPq8_UPD
3599 28633462U, // VLD4LNd16
3600 0U, // VLD4LNd16Pseudo
3601 0U, // VLD4LNd16Pseudo_UPD
3602 28649846U, // VLD4LNd16_UPD
3603 29157750U, // VLD4LNd32
3604 0U, // VLD4LNd32Pseudo
3605 0U, // VLD4LNd32Pseudo_UPD
3606 29174134U, // VLD4LNd32_UPD
3607 29682038U, // VLD4LNd8
3608 0U, // VLD4LNd8Pseudo
3609 0U, // VLD4LNd8Pseudo_UPD
3610 29698422U, // VLD4LNd8_UPD
3611 28633462U, // VLD4LNq16
3612 0U, // VLD4LNq16Pseudo
3613 0U, // VLD4LNq16Pseudo_UPD
3614 28649846U, // VLD4LNq16_UPD
3615 29157750U, // VLD4LNq32
3616 0U, // VLD4LNq32Pseudo
3617 0U, // VLD4LNq32Pseudo_UPD
3618 29174134U, // VLD4LNq32_UPD
3619 28445046U, // VLD4d16
3620 0U, // VLD4d16Pseudo
3621 0U, // VLD4d16Pseudo_UPD
3622 28641654U, // VLD4d16_UPD
3623 28969334U, // VLD4d32
3624 0U, // VLD4d32Pseudo
3625 0U, // VLD4d32Pseudo_UPD
3626 29165942U, // VLD4d32_UPD
3627 29493622U, // VLD4d8
3628 0U, // VLD4d8Pseudo
3629 0U, // VLD4d8Pseudo_UPD
3630 29690230U, // VLD4d8_UPD
3631 28445046U, // VLD4q16
3632 0U, // VLD4q16Pseudo_UPD
3633 28641654U, // VLD4q16_UPD
3634 0U, // VLD4q16oddPseudo
3635 0U, // VLD4q16oddPseudo_UPD
3636 28969334U, // VLD4q32
3637 0U, // VLD4q32Pseudo_UPD
3638 29165942U, // VLD4q32_UPD
3639 0U, // VLD4q32oddPseudo
3640 0U, // VLD4q32oddPseudo_UPD
3641 29493622U, // VLD4q8
3642 0U, // VLD4q8Pseudo_UPD
3643 29690230U, // VLD4q8_UPD
3644 0U, // VLD4q8oddPseudo
3645 0U, // VLD4q8oddPseudo_UPD
3646 942173163U, // VLDMDDB_UPD
3647 2730775U, // VLDMDIA
3648 942172951U, // VLDMDIA_UPD
3649 0U, // VLDMQIA
3650 942173163U, // VLDMSDB_UPD
3651 2730775U, // VLDMSIA
3652 942172951U, // VLDMSIA_UPD
3653 2683310U, // VLDRD
3654 586158U, // VLDRH
3655 2683310U, // VLDRS
3656 2647159214U, // VLDR_FPCXTNS_off
3657 768143790U, // VLDR_FPCXTNS_post
3658 2714300846U, // VLDR_FPCXTNS_pre
3659 2647683502U, // VLDR_FPCXTS_off
3660 768668078U, // VLDR_FPCXTS_post
3661 2714825134U, // VLDR_FPCXTS_pre
3662 2782458286U, // VLDR_FPSCR_NZCVQC_off
3663 1708700078U, // VLDR_FPSCR_NZCVQC_post
3664 2849550766U, // VLDR_FPSCR_NZCVQC_pre
3665 2648732078U, // VLDR_FPSCR_off
3666 769716654U, // VLDR_FPSCR_post
3667 2715873710U, // VLDR_FPSCR_pre
3668 2783506862U, // VLDR_P0_off
3669 1709748654U, // VLDR_P0_post
3670 2850599342U, // VLDR_P0_pre
3671 2649780654U, // VLDR_VPR_off
3672 770765230U, // VLDR_VPR_post
3673 2716922286U, // VLDR_VPR_pre
3674 2732114U, // VLLDM
3675 2732114U, // VLLDM_T2
3676 2732149U, // VLSTM
3677 2732149U, // VLSTM_T2
3678 8451248U, // VMAXfd
3679 8451248U, // VMAXfq
3680 7926960U, // VMAXhd
3681 7926960U, // VMAXhq
3682 12121264U, // VMAXsv16i8
3683 11596976U, // VMAXsv2i32
3684 11072688U, // VMAXsv4i16
3685 11596976U, // VMAXsv4i32
3686 11072688U, // VMAXsv8i16
3687 12121264U, // VMAXsv8i8
3688 13694128U, // VMAXuv16i8
3689 13169840U, // VMAXuv2i32
3690 12645552U, // VMAXuv4i16
3691 13169840U, // VMAXuv4i32
3692 12645552U, // VMAXuv8i16
3693 13694128U, // VMAXuv8i8
3694 8450213U, // VMINfd
3695 8450213U, // VMINfq
3696 7925925U, // VMINhd
3697 7925925U, // VMINhq
3698 12120229U, // VMINsv16i8
3699 11595941U, // VMINsv2i32
3700 11071653U, // VMINsv4i16
3701 11595941U, // VMINsv4i32
3702 11071653U, // VMINsv8i16
3703 12120229U, // VMINsv8i8
3704 13693093U, // VMINuv16i8
3705 13168805U, // VMINuv2i32
3706 12644517U, // VMINuv4i16
3707 13168805U, // VMINuv4i32
3708 12644517U, // VMINuv8i16
3709 13693093U, // VMINuv8i8
3710 1282452285U, // VMLAD
3711 7908157U, // VMLAH
3712 11587410U, // VMLALslsv2i32
3713 11063122U, // VMLALslsv4i16
3714 13160274U, // VMLALsluv2i32
3715 12635986U, // VMLALsluv4i16
3716 11579218U, // VMLALsv2i64
3717 11054930U, // VMLALsv4i32
3718 12103506U, // VMLALsv8i16
3719 13152082U, // VMLALuv2i64
3720 12627794U, // VMLALuv4i32
3721 13676370U, // VMLALuv8i16
3722 8432445U, // VMLAS
3723 8432445U, // VMLAfd
3724 8432445U, // VMLAfq
3725 7908157U, // VMLAhd
3726 7908157U, // VMLAhq
3727 8440637U, // VMLAslfd
3728 8440637U, // VMLAslfq
3729 7916349U, // VMLAslhd
3730 7916349U, // VMLAslhq
3731 14207805U, // VMLAslv2i32
3732 14732093U, // VMLAslv4i16
3733 14207805U, // VMLAslv4i32
3734 14732093U, // VMLAslv8i16
3735 15248189U, // VMLAv16i8
3736 14199613U, // VMLAv2i32
3737 14723901U, // VMLAv4i16
3738 14199613U, // VMLAv4i32
3739 14723901U, // VMLAv8i16
3740 15248189U, // VMLAv8i8
3741 1282454080U, // VMLSD
3742 7909952U, // VMLSH
3743 11587627U, // VMLSLslsv2i32
3744 11063339U, // VMLSLslsv4i16
3745 13160491U, // VMLSLsluv2i32
3746 12636203U, // VMLSLsluv4i16
3747 11579435U, // VMLSLsv2i64
3748 11055147U, // VMLSLsv4i32
3749 12103723U, // VMLSLsv8i16
3750 13152299U, // VMLSLuv2i64
3751 12628011U, // VMLSLuv4i32
3752 13676587U, // VMLSLuv8i16
3753 8434240U, // VMLSS
3754 8434240U, // VMLSfd
3755 8434240U, // VMLSfq
3756 7909952U, // VMLShd
3757 7909952U, // VMLShq
3758 8442432U, // VMLSslfd
3759 8442432U, // VMLSslfq
3760 7918144U, // VMLSslhd
3761 7918144U, // VMLSslhq
3762 14209600U, // VMLSslv2i32
3763 14733888U, // VMLSslv4i16
3764 14209600U, // VMLSslv4i32
3765 14733888U, // VMLSslv8i16
3766 15249984U, // VMLSv16i8
3767 14201408U, // VMLSv2i32
3768 14725696U, // VMLSv4i16
3769 14201408U, // VMLSv4i32
3770 14725696U, // VMLSv8i16
3771 15249984U, // VMLSv8i8
3772 1010394554U, // VMMLA
3773 1282438227U, // VMOVD
3774 2683987U, // VMOVDRR
3775 942753187U, // VMOVH
3776 7894099U, // VMOVHR
3777 11563084U, // VMOVLsv2i64
3778 11038796U, // VMOVLsv4i32
3779 12087372U, // VMOVLsv8i16
3780 13135948U, // VMOVLuv2i64
3781 12611660U, // VMOVLuv4i32
3782 13660236U, // VMOVLuv8i16
3783 962621702U, // VMOVNv2i32
3784 14184710U, // VMOVNv4i16
3785 14708998U, // VMOVNv8i8
3786 7894099U, // VMOVRH
3787 2683987U, // VMOVRRD
3788 2667603U, // VMOVRRS
3789 2651219U, // VMOVRS
3790 8418387U, // VMOVS
3791 2651219U, // VMOVSR
3792 2667603U, // VMOVSRR
3793 15234131U, // VMOVv16i8
3794 2103473235U, // VMOVv1i64
3795 8418387U, // VMOVv2f32
3796 14185555U, // VMOVv2i32
3797 2103473235U, // VMOVv2i64
3798 8418387U, // VMOVv4f32
3799 14709843U, // VMOVv4i16
3800 14185555U, // VMOVv4i32
3801 14709843U, // VMOVv8i16
3802 15234131U, // VMOVv8i8
3803 2732642U, // VMRS
3804 2732642U, // VMRS_FPCXTNS
3805 2732642U, // VMRS_FPCXTS
3806 2732642U, // VMRS_FPEXC
3807 2732642U, // VMRS_FPINST
3808 2732642U, // VMRS_FPINST2
3809 2650722U, // VMRS_FPSCR_NZCVQC
3810 2732642U, // VMRS_FPSID
3811 2732642U, // VMRS_MVFR0
3812 2732642U, // VMRS_MVFR1
3813 2732642U, // VMRS_MVFR2
3814 2650722U, // VMRS_P0
3815 2732642U, // VMRS_VPR
3816 31568374U, // VMSR
3817 29995510U, // VMSR_FPCXTNS
3818 30519798U, // VMSR_FPCXTS
3819 33141238U, // VMSR_FPEXC
3820 33665526U, // VMSR_FPINST
3821 34189814U, // VMSR_FPINST2
3822 970486262U, // VMSR_FPSCR_NZCVQC
3823 34714102U, // VMSR_FPSID
3824 971534838U, // VMSR_P0
3825 32616950U, // VMSR_VPR
3826 1282469959U, // VMULD
3827 7925831U, // VMULH
3828 942752610U, // VMULLp64
3829 24178680U, // VMULLp8
3830 11579384U, // VMULLslsv2i32
3831 11055096U, // VMULLslsv4i16
3832 13152248U, // VMULLsluv2i32
3833 12627960U, // VMULLsluv4i16
3834 11595768U, // VMULLsv2i64
3835 11071480U, // VMULLsv4i32
3836 12120056U, // VMULLsv8i16
3837 13168632U, // VMULLuv2i64
3838 12644344U, // VMULLuv4i32
3839 13692920U, // VMULLuv8i16
3840 8450119U, // VMULS
3841 8450119U, // VMULfd
3842 8450119U, // VMULfq
3843 7925831U, // VMULhd
3844 7925831U, // VMULhq
3845 24178759U, // VMULpd
3846 24178759U, // VMULpq
3847 8433735U, // VMULslfd
3848 8433735U, // VMULslfq
3849 7909447U, // VMULslhd
3850 7909447U, // VMULslhq
3851 14200903U, // VMULslv2i32
3852 14725191U, // VMULslv4i16
3853 14200903U, // VMULslv4i32
3854 14725191U, // VMULslv8i16
3855 15265863U, // VMULv16i8
3856 14217287U, // VMULv2i32
3857 14741575U, // VMULv4i16
3858 14217287U, // VMULv4i32
3859 14741575U, // VMULv8i16
3860 15265863U, // VMULv8i8
3861 2650362U, // VMVNd
3862 2650362U, // VMVNq
3863 14184698U, // VMVNv2i32
3864 14708986U, // VMVNv4i16
3865 14184698U, // VMVNv4i32
3866 14708986U, // VMVNv8i16
3867 1282436620U, // VNEGD
3868 7892492U, // VNEGH
3869 8416780U, // VNEGS
3870 8416780U, // VNEGf32q
3871 8416780U, // VNEGfd
3872 7892492U, // VNEGhd
3873 7892492U, // VNEGhq
3874 11038220U, // VNEGs16d
3875 11038220U, // VNEGs16q
3876 11562508U, // VNEGs32d
3877 11562508U, // VNEGs32q
3878 12086796U, // VNEGs8d
3879 12086796U, // VNEGs8q
3880 1282452279U, // VNMLAD
3881 7908151U, // VNMLAH
3882 8432439U, // VNMLAS
3883 1282454074U, // VNMLSD
3884 7909946U, // VNMLSH
3885 8434234U, // VNMLSS
3886 1282469953U, // VNMULD
3887 7925825U, // VNMULH
3888 8450113U, // VNMULS
3889 2683082U, // VORNd
3890 2683082U, // VORNq
3891 2683366U, // VORRd
3892 14217702U, // VORRiv2i32
3893 14741990U, // VORRiv4i16
3894 14217702U, // VORRiv4i32
3895 14741990U, // VORRiv8i16
3896 2683366U, // VORRq
3897 12119863U, // VPADALsv16i8
3898 11595575U, // VPADALsv2i32
3899 11071287U, // VPADALsv4i16
3900 11595575U, // VPADALsv4i32
3901 11071287U, // VPADALsv8i16
3902 12119863U, // VPADALsv8i8
3903 13692727U, // VPADALuv16i8
3904 13168439U, // VPADALuv2i32
3905 12644151U, // VPADALuv4i16
3906 13168439U, // VPADALuv4i32
3907 12644151U, // VPADALuv8i16
3908 13692727U, // VPADALuv8i8
3909 12087155U, // VPADDLsv16i8
3910 11562867U, // VPADDLsv2i32
3911 11038579U, // VPADDLsv4i16
3912 11562867U, // VPADDLsv4i32
3913 11038579U, // VPADDLsv8i16
3914 12087155U, // VPADDLsv8i8
3915 13660019U, // VPADDLuv16i8
3916 13135731U, // VPADDLuv2i32
3917 12611443U, // VPADDLuv4i16
3918 13135731U, // VPADDLuv4i32
3919 12611443U, // VPADDLuv8i16
3920 13660019U, // VPADDLuv8i8
3921 8449396U, // VPADDf
3922 7925108U, // VPADDh
3923 14740852U, // VPADDi16
3924 14216564U, // VPADDi32
3925 15265140U, // VPADDi8
3926 8451242U, // VPMAXf
3927 7926954U, // VPMAXh
3928 11072682U, // VPMAXs16
3929 11596970U, // VPMAXs32
3930 12121258U, // VPMAXs8
3931 12645546U, // VPMAXu16
3932 13169834U, // VPMAXu32
3933 13694122U, // VPMAXu8
3934 8450207U, // VPMINf
3935 7925919U, // VPMINh
3936 11071647U, // VPMINs16
3937 11595935U, // VPMINs32
3938 12120223U, // VPMINs8
3939 12644511U, // VPMINu16
3940 13168799U, // VPMINu32
3941 13693087U, // VPMINu8
3942 12087839U, // VQABSv16i8
3943 11563551U, // VQABSv2i32
3944 11039263U, // VQABSv4i16
3945 11563551U, // VQABSv4i32
3946 11039263U, // VQABSv8i16
3947 12087839U, // VQABSv8i8
3948 12119418U, // VQADDsv16i8
3949 974712186U, // VQADDsv1i64
3950 11595130U, // VQADDsv2i32
3951 974712186U, // VQADDsv2i64
3952 11070842U, // VQADDsv4i16
3953 11595130U, // VQADDsv4i32
3954 11070842U, // VQADDsv8i16
3955 12119418U, // VQADDsv8i8
3956 13692282U, // VQADDuv16i8
3957 22605178U, // VQADDuv1i64
3958 13167994U, // VQADDuv2i32
3959 22605178U, // VQADDuv2i64
3960 12643706U, // VQADDuv4i16
3961 13167994U, // VQADDuv4i32
3962 12643706U, // VQADDuv8i16
3963 13692282U, // VQADDuv8i8
3964 11587390U, // VQDMLALslv2i32
3965 11063102U, // VQDMLALslv4i16
3966 11579198U, // VQDMLALv2i64
3967 11054910U, // VQDMLALv4i32
3968 11587619U, // VQDMLSLslv2i32
3969 11063331U, // VQDMLSLslv4i16
3970 11579427U, // VQDMLSLv2i64
3971 11055139U, // VQDMLSLv4i32
3972 11578986U, // VQDMULHslv2i32
3973 11054698U, // VQDMULHslv4i16
3974 11578986U, // VQDMULHslv4i32
3975 11054698U, // VQDMULHslv8i16
3976 11595370U, // VQDMULHv2i32
3977 11071082U, // VQDMULHv4i16
3978 11595370U, // VQDMULHv4i32
3979 11071082U, // VQDMULHv8i16
3980 11579364U, // VQDMULLslv2i32
3981 11055076U, // VQDMULLslv4i16
3982 11595748U, // VQDMULLv2i64
3983 11071460U, // VQDMULLv4i32
3984 974680306U, // VQMOVNsuv2i32
3985 11563250U, // VQMOVNsuv4i16
3986 11038962U, // VQMOVNsuv8i8
3987 974680319U, // VQMOVNsv2i32
3988 11563263U, // VQMOVNsv4i16
3989 11038975U, // VQMOVNsv8i8
3990 22573311U, // VQMOVNuv2i32
3991 13136127U, // VQMOVNuv4i16
3992 12611839U, // VQMOVNuv8i8
3993 12086790U, // VQNEGv16i8
3994 11562502U, // VQNEGv2i32
3995 11038214U, // VQNEGv4i16
3996 11562502U, // VQNEGv4i32
3997 11038214U, // VQNEGv8i16
3998 12086790U, // VQNEGv8i8
3999 11587110U, // VQRDMLAHslv2i32
4000 11062822U, // VQRDMLAHslv4i16
4001 11587110U, // VQRDMLAHslv4i32
4002 11062822U, // VQRDMLAHslv8i16
4003 11578918U, // VQRDMLAHv2i32
4004 11054630U, // VQRDMLAHv4i16
4005 11578918U, // VQRDMLAHv4i32
4006 11054630U, // VQRDMLAHv8i16
4007 11587239U, // VQRDMLSHslv2i32
4008 11062951U, // VQRDMLSHslv4i16
4009 11587239U, // VQRDMLSHslv4i32
4010 11062951U, // VQRDMLSHslv8i16
4011 11579047U, // VQRDMLSHv2i32
4012 11054759U, // VQRDMLSHv4i16
4013 11579047U, // VQRDMLSHv4i32
4014 11054759U, // VQRDMLSHv8i16
4015 11578994U, // VQRDMULHslv2i32
4016 11054706U, // VQRDMULHslv4i16
4017 11578994U, // VQRDMULHslv4i32
4018 11054706U, // VQRDMULHslv8i16
4019 11595378U, // VQRDMULHv2i32
4020 11071090U, // VQRDMULHv4i16
4021 11595378U, // VQRDMULHv4i32
4022 11071090U, // VQRDMULHv8i16
4023 12119971U, // VQRSHLsv16i8
4024 974712739U, // VQRSHLsv1i64
4025 11595683U, // VQRSHLsv2i32
4026 974712739U, // VQRSHLsv2i64
4027 11071395U, // VQRSHLsv4i16
4028 11595683U, // VQRSHLsv4i32
4029 11071395U, // VQRSHLsv8i16
4030 12119971U, // VQRSHLsv8i8
4031 13692835U, // VQRSHLuv16i8
4032 22605731U, // VQRSHLuv1i64
4033 13168547U, // VQRSHLuv2i32
4034 22605731U, // VQRSHLuv2i64
4035 12644259U, // VQRSHLuv4i16
4036 13168547U, // VQRSHLuv4i32
4037 12644259U, // VQRSHLuv8i16
4038 13692835U, // VQRSHLuv8i8
4039 974713013U, // VQRSHRNsv2i32
4040 11595957U, // VQRSHRNsv4i16
4041 11071669U, // VQRSHRNsv8i8
4042 22606005U, // VQRSHRNuv2i32
4043 13168821U, // VQRSHRNuv4i16
4044 12644533U, // VQRSHRNuv8i8
4045 974713065U, // VQRSHRUNv2i32
4046 11596009U, // VQRSHRUNv4i16
4047 11071721U, // VQRSHRUNv8i8
4048 12119958U, // VQSHLsiv16i8
4049 974712726U, // VQSHLsiv1i64
4050 11595670U, // VQSHLsiv2i32
4051 974712726U, // VQSHLsiv2i64
4052 11071382U, // VQSHLsiv4i16
4053 11595670U, // VQSHLsiv4i32
4054 11071382U, // VQSHLsiv8i16
4055 12119958U, // VQSHLsiv8i8
4056 12121038U, // VQSHLsuv16i8
4057 974713806U, // VQSHLsuv1i64
4058 11596750U, // VQSHLsuv2i32
4059 974713806U, // VQSHLsuv2i64
4060 11072462U, // VQSHLsuv4i16
4061 11596750U, // VQSHLsuv4i32
4062 11072462U, // VQSHLsuv8i16
4063 12121038U, // VQSHLsuv8i8
4064 12119958U, // VQSHLsv16i8
4065 974712726U, // VQSHLsv1i64
4066 11595670U, // VQSHLsv2i32
4067 974712726U, // VQSHLsv2i64
4068 11071382U, // VQSHLsv4i16
4069 11595670U, // VQSHLsv4i32
4070 11071382U, // VQSHLsv8i16
4071 12119958U, // VQSHLsv8i8
4072 13692822U, // VQSHLuiv16i8
4073 22605718U, // VQSHLuiv1i64
4074 13168534U, // VQSHLuiv2i32
4075 22605718U, // VQSHLuiv2i64
4076 12644246U, // VQSHLuiv4i16
4077 13168534U, // VQSHLuiv4i32
4078 12644246U, // VQSHLuiv8i16
4079 13692822U, // VQSHLuiv8i8
4080 13692822U, // VQSHLuv16i8
4081 22605718U, // VQSHLuv1i64
4082 13168534U, // VQSHLuv2i32
4083 22605718U, // VQSHLuv2i64
4084 12644246U, // VQSHLuv4i16
4085 13168534U, // VQSHLuv4i32
4086 12644246U, // VQSHLuv8i16
4087 13692822U, // VQSHLuv8i8
4088 974713006U, // VQSHRNsv2i32
4089 11595950U, // VQSHRNsv4i16
4090 11071662U, // VQSHRNsv8i8
4091 22605998U, // VQSHRNuv2i32
4092 13168814U, // VQSHRNuv4i16
4093 12644526U, // VQSHRNuv8i8
4094 974713057U, // VQSHRUNv2i32
4095 11596001U, // VQSHRUNv4i16
4096 11071713U, // VQSHRUNv8i8
4097 12119256U, // VQSUBsv16i8
4098 974712024U, // VQSUBsv1i64
4099 11594968U, // VQSUBsv2i32
4100 974712024U, // VQSUBsv2i64
4101 11070680U, // VQSUBsv4i16
4102 11594968U, // VQSUBsv4i32
4103 11070680U, // VQSUBsv8i16
4104 12119256U, // VQSUBsv8i8
4105 13692120U, // VQSUBuv16i8
4106 22605016U, // VQSUBuv1i64
4107 13167832U, // VQSUBuv2i32
4108 22605016U, // VQSUBuv2i64
4109 12643544U, // VQSUBuv4i16
4110 13167832U, // VQSUBuv4i32
4111 12643544U, // VQSUBuv8i16
4112 13692120U, // VQSUBuv8i8
4113 962654352U, // VRADDHNv2i32
4114 14217360U, // VRADDHNv4i16
4115 14741648U, // VRADDHNv8i8
4116 13135328U, // VRECPEd
4117 8416736U, // VRECPEfd
4118 8416736U, // VRECPEfq
4119 7892448U, // VRECPEhd
4120 7892448U, // VRECPEhq
4121 13135328U, // VRECPEq
4122 8450651U, // VRECPSfd
4123 8450651U, // VRECPSfq
4124 7926363U, // VRECPShd
4125 7926363U, // VRECPShq
4126 1599992U, // VREV16d8
4127 1599992U, // VREV16q8
4128 551193U, // VREV32d16
4129 1599769U, // VREV32d8
4130 551193U, // VREV32q16
4131 1599769U, // VREV32q8
4132 551279U, // VREV64d16
4133 1075567U, // VREV64d32
4134 1599855U, // VREV64d8
4135 551279U, // VREV64q16
4136 1075567U, // VREV64q32
4137 1599855U, // VREV64q8
4138 12119399U, // VRHADDsv16i8
4139 11595111U, // VRHADDsv2i32
4140 11070823U, // VRHADDsv4i16
4141 11595111U, // VRHADDsv4i32
4142 11070823U, // VRHADDsv8i16
4143 12119399U, // VRHADDsv8i8
4144 13692263U, // VRHADDuv16i8
4145 13167975U, // VRHADDuv2i32
4146 12643687U, // VRHADDuv4i16
4147 13167975U, // VRHADDuv4i32
4148 12643687U, // VRHADDuv8i16
4149 13692263U, // VRHADDuv8i8
4150 942752490U, // VRINTAD
4151 942753012U, // VRINTAH
4152 942752139U, // VRINTANDf
4153 942753012U, // VRINTANDh
4154 942752139U, // VRINTANQf
4155 942753012U, // VRINTANQh
4156 942752139U, // VRINTAS
4157 942752538U, // VRINTMD
4158 942753093U, // VRINTMH
4159 942752198U, // VRINTMNDf
4160 942753093U, // VRINTMNDh
4161 942752198U, // VRINTMNQf
4162 942753093U, // VRINTMNQh
4163 942752198U, // VRINTMS
4164 942752550U, // VRINTND
4165 942753105U, // VRINTNH
4166 942752210U, // VRINTNNDf
4167 942753105U, // VRINTNNDh
4168 942752210U, // VRINTNNQf
4169 942753105U, // VRINTNNQh
4170 942752210U, // VRINTNS
4171 942752562U, // VRINTPD
4172 942753117U, // VRINTPH
4173 942752222U, // VRINTPNDf
4174 942753117U, // VRINTPNDh
4175 942752222U, // VRINTPNQf
4176 942753117U, // VRINTPNQh
4177 942752222U, // VRINTPS
4178 1282437633U, // VRINTRD
4179 7893505U, // VRINTRH
4180 8417793U, // VRINTRS
4181 1282438607U, // VRINTXD
4182 7894479U, // VRINTXH
4183 942752270U, // VRINTXNDf
4184 942753175U, // VRINTXNDh
4185 942752270U, // VRINTXNQf
4186 942753175U, // VRINTXNQh
4187 8418767U, // VRINTXS
4188 1282438657U, // VRINTZD
4189 7894529U, // VRINTZH
4190 942752282U, // VRINTZNDf
4191 942753198U, // VRINTZNDh
4192 942752282U, // VRINTZNQf
4193 942753198U, // VRINTZNQh
4194 8418817U, // VRINTZS
4195 12119978U, // VRSHLsv16i8
4196 974712746U, // VRSHLsv1i64
4197 11595690U, // VRSHLsv2i32
4198 974712746U, // VRSHLsv2i64
4199 11071402U, // VRSHLsv4i16
4200 11595690U, // VRSHLsv4i32
4201 11071402U, // VRSHLsv8i16
4202 12119978U, // VRSHLsv8i8
4203 13692842U, // VRSHLuv16i8
4204 22605738U, // VRSHLuv1i64
4205 13168554U, // VRSHLuv2i32
4206 22605738U, // VRSHLuv2i64
4207 12644266U, // VRSHLuv4i16
4208 13168554U, // VRSHLuv4i32
4209 12644266U, // VRSHLuv8i16
4210 13692842U, // VRSHLuv8i8
4211 962654397U, // VRSHRNv2i32
4212 14217405U, // VRSHRNv4i16
4213 14741693U, // VRSHRNv8i8
4214 12120518U, // VRSHRsv16i8
4215 974713286U, // VRSHRsv1i64
4216 11596230U, // VRSHRsv2i32
4217 974713286U, // VRSHRsv2i64
4218 11071942U, // VRSHRsv4i16
4219 11596230U, // VRSHRsv4i32
4220 11071942U, // VRSHRsv8i16
4221 12120518U, // VRSHRsv8i8
4222 13693382U, // VRSHRuv16i8
4223 22606278U, // VRSHRuv1i64
4224 13169094U, // VRSHRuv2i32
4225 22606278U, // VRSHRuv2i64
4226 12644806U, // VRSHRuv4i16
4227 13169094U, // VRSHRuv4i32
4228 12644806U, // VRSHRuv8i16
4229 13693382U, // VRSHRuv8i8
4230 13135341U, // VRSQRTEd
4231 8416749U, // VRSQRTEfd
4232 8416749U, // VRSQRTEfq
4233 7892461U, // VRSQRTEhd
4234 7892461U, // VRSQRTEhq
4235 13135341U, // VRSQRTEq
4236 8450673U, // VRSQRTSfd
4237 8450673U, // VRSQRTSfq
4238 7926385U, // VRSQRTShd
4239 7926385U, // VRSQRTShq
4240 12102499U, // VRSRAsv16i8
4241 907586403U, // VRSRAsv1i64
4242 11578211U, // VRSRAsv2i32
4243 907586403U, // VRSRAsv2i64
4244 11053923U, // VRSRAsv4i16
4245 11578211U, // VRSRAsv4i32
4246 11053923U, // VRSRAsv8i16
4247 12102499U, // VRSRAsv8i8
4248 13675363U, // VRSRAuv16i8
4249 22588259U, // VRSRAuv1i64
4250 13151075U, // VRSRAuv2i32
4251 22588259U, // VRSRAuv2i64
4252 12626787U, // VRSRAuv4i16
4253 13151075U, // VRSRAuv4i32
4254 12626787U, // VRSRAuv8i16
4255 13675363U, // VRSRAuv8i8
4256 962654337U, // VRSUBHNv2i32
4257 14217345U, // VRSUBHNv4i16
4258 14741633U, // VRSUBHNv8i8
4259 2888421478U, // VSCCLRMD
4260 2888421478U, // VSCCLRMS
4261 1010394796U, // VSDOTD
4262 1010394796U, // VSDOTDI
4263 1010394796U, // VSDOTQ
4264 1010394796U, // VSDOTQI
4265 942752574U, // VSELEQD
4266 942753129U, // VSELEQH
4267 942752234U, // VSELEQS
4268 942752502U, // VSELGED
4269 942753035U, // VSELGEH
4270 942752162U, // VSELGES
4271 942752598U, // VSELGTD
4272 942753163U, // VSELGTH
4273 942752258U, // VSELGTS
4274 942752586U, // VSELVSD
4275 942753151U, // VSELVSH
4276 942752246U, // VSELVSS
4277 570451U, // VSETLNi16
4278 1094739U, // VSETLNi32
4279 1619027U, // VSETLNi8
4280 14741465U, // VSHLLi16
4281 14217177U, // VSHLLi32
4282 15265753U, // VSHLLi8
4283 11595737U, // VSHLLsv2i64
4284 11071449U, // VSHLLsv4i32
4285 12120025U, // VSHLLsv8i16
4286 13168601U, // VSHLLuv2i64
4287 12644313U, // VSHLLuv4i32
4288 13692889U, // VSHLLuv8i16
4289 15265712U, // VSHLiv16i8
4290 962654128U, // VSHLiv1i64
4291 14217136U, // VSHLiv2i32
4292 962654128U, // VSHLiv2i64
4293 14741424U, // VSHLiv4i16
4294 14217136U, // VSHLiv4i32
4295 14741424U, // VSHLiv8i16
4296 15265712U, // VSHLiv8i8
4297 12119984U, // VSHLsv16i8
4298 974712752U, // VSHLsv1i64
4299 11595696U, // VSHLsv2i32
4300 974712752U, // VSHLsv2i64
4301 11071408U, // VSHLsv4i16
4302 11595696U, // VSHLsv4i32
4303 11071408U, // VSHLsv8i16
4304 12119984U, // VSHLsv8i8
4305 13692848U, // VSHLuv16i8
4306 22605744U, // VSHLuv1i64
4307 13168560U, // VSHLuv2i32
4308 22605744U, // VSHLuv2i64
4309 12644272U, // VSHLuv4i16
4310 13168560U, // VSHLuv4i32
4311 12644272U, // VSHLuv8i16
4312 13692848U, // VSHLuv8i8
4313 962654404U, // VSHRNv2i32
4314 14217412U, // VSHRNv4i16
4315 14741700U, // VSHRNv8i8
4316 12120524U, // VSHRsv16i8
4317 974713292U, // VSHRsv1i64
4318 11596236U, // VSHRsv2i32
4319 974713292U, // VSHRsv2i64
4320 11071948U, // VSHRsv4i16
4321 11596236U, // VSHRsv4i32
4322 11071948U, // VSHRsv8i16
4323 12120524U, // VSHRsv8i8
4324 13693388U, // VSHRuv16i8
4325 22606284U, // VSHRuv1i64
4326 13169100U, // VSHRuv2i32
4327 22606284U, // VSHRuv2i64
4328 12644812U, // VSHRuv4i16
4329 13169100U, // VSHRuv4i32
4330 12644812U, // VSHRuv8i16
4331 13693388U, // VSHRuv8i8
4332 35713969U, // VSHTOD
4333 1291908017U, // VSHTOH
4334 36238257U, // VSHTOS
4335 1244689329U, // VSITOD
4336 1245213617U, // VSITOH
4337 1226339249U, // VSITOS
4338 1617681U, // VSLIv16i8
4339 15773457U, // VSLIv1i64
4340 1093393U, // VSLIv2i32
4341 15773457U, // VSLIv2i64
4342 569105U, // VSLIv4i16
4343 1093393U, // VSLIv4i32
4344 569105U, // VSLIv8i16
4345 1617681U, // VSLIv8i8
4346 1311830961U, // VSLTOD
4347 1312355249U, // VSLTOH
4348 1293480881U, // VSLTOS
4349 1010394774U, // VSMMLA
4350 1282438000U, // VSQRTD
4351 7893872U, // VSQRTH
4352 8418160U, // VSQRTS
4353 12102505U, // VSRAsv16i8
4354 907586409U, // VSRAsv1i64
4355 11578217U, // VSRAsv2i32
4356 907586409U, // VSRAsv2i64
4357 11053929U, // VSRAsv4i16
4358 11578217U, // VSRAsv4i32
4359 11053929U, // VSRAsv8i16
4360 12102505U, // VSRAsv8i8
4361 13675369U, // VSRAuv16i8
4362 22588265U, // VSRAuv1i64
4363 13151081U, // VSRAuv2i32
4364 22588265U, // VSRAuv2i64
4365 12626793U, // VSRAuv4i16
4366 13151081U, // VSRAuv4i32
4367 12626793U, // VSRAuv8i16
4368 13675369U, // VSRAuv8i8
4369 1617686U, // VSRIv16i8
4370 15773462U, // VSRIv1i64
4371 1093398U, // VSRIv2i32
4372 15773462U, // VSRIv2i64
4373 569110U, // VSRIv4i16
4374 1093398U, // VSRIv4i32
4375 569110U, // VSRIv8i16
4376 1617686U, // VSRIv8i8
4377 900770063U, // VST1LNd16
4378 2981234959U, // VST1LNd16_UPD
4379 901294351U, // VST1LNd32
4380 2981759247U, // VST1LNd32_UPD
4381 901818639U, // VST1LNd8
4382 2982283535U, // VST1LNd8_UPD
4383 0U, // VST1LNq16Pseudo
4384 0U, // VST1LNq16Pseudo_UPD
4385 0U, // VST1LNq32Pseudo
4386 0U, // VST1LNq32Pseudo_UPD
4387 0U, // VST1LNq8Pseudo
4388 0U, // VST1LNq8Pseudo_UPD
4389 3020482831U, // VST1d16
4390 3087591695U, // VST1d16Q
4391 0U, // VST1d16QPseudo
4392 0U, // VST1d16QPseudoWB_fixed
4393 0U, // VST1d16QPseudoWB_register
4394 3154684175U, // VST1d16Qwb_fixed
4395 3221801231U, // VST1d16Qwb_register
4396 3288918287U, // VST1d16T
4397 0U, // VST1d16TPseudo
4398 0U, // VST1d16TPseudoWB_fixed
4399 0U, // VST1d16TPseudoWB_register
4400 3356010767U, // VST1d16Twb_fixed
4401 3423127823U, // VST1d16Twb_register
4402 3490228495U, // VST1d16wb_fixed
4403 3557345551U, // VST1d16wb_register
4404 3021007119U, // VST1d32
4405 3088115983U, // VST1d32Q
4406 0U, // VST1d32QPseudo
4407 0U, // VST1d32QPseudoWB_fixed
4408 0U, // VST1d32QPseudoWB_register
4409 3155208463U, // VST1d32Qwb_fixed
4410 3222325519U, // VST1d32Qwb_register
4411 3289442575U, // VST1d32T
4412 0U, // VST1d32TPseudo
4413 0U, // VST1d32TPseudoWB_fixed
4414 0U, // VST1d32TPseudoWB_register
4415 3356535055U, // VST1d32Twb_fixed
4416 3423652111U, // VST1d32Twb_register
4417 3490752783U, // VST1d32wb_fixed
4418 3557869839U, // VST1d32wb_register
4419 3035687183U, // VST1d64
4420 3102796047U, // VST1d64Q
4421 0U, // VST1d64QPseudo
4422 0U, // VST1d64QPseudoWB_fixed
4423 0U, // VST1d64QPseudoWB_register
4424 3169888527U, // VST1d64Qwb_fixed
4425 3237005583U, // VST1d64Qwb_register
4426 3304122639U, // VST1d64T
4427 0U, // VST1d64TPseudo
4428 0U, // VST1d64TPseudoWB_fixed
4429 0U, // VST1d64TPseudoWB_register
4430 3371215119U, // VST1d64Twb_fixed
4431 3438332175U, // VST1d64Twb_register
4432 3505432847U, // VST1d64wb_fixed
4433 3572549903U, // VST1d64wb_register
4434 3021531407U, // VST1d8
4435 3088640271U, // VST1d8Q
4436 0U, // VST1d8QPseudo
4437 0U, // VST1d8QPseudoWB_fixed
4438 0U, // VST1d8QPseudoWB_register
4439 3155732751U, // VST1d8Qwb_fixed
4440 3222849807U, // VST1d8Qwb_register
4441 3289966863U, // VST1d8T
4442 0U, // VST1d8TPseudo
4443 0U, // VST1d8TPseudoWB_fixed
4444 0U, // VST1d8TPseudoWB_register
4445 3357059343U, // VST1d8Twb_fixed
4446 3424176399U, // VST1d8Twb_register
4447 3491277071U, // VST1d8wb_fixed
4448 3558394127U, // VST1d8wb_register
4449 3624462607U, // VST1q16
4450 0U, // VST1q16HighQPseudo
4451 0U, // VST1q16HighQPseudo_UPD
4452 0U, // VST1q16HighTPseudo
4453 0U, // VST1q16HighTPseudo_UPD
4454 0U, // VST1q16LowQPseudo_UPD
4455 0U, // VST1q16LowTPseudo_UPD
4456 3691555087U, // VST1q16wb_fixed
4457 3758672143U, // VST1q16wb_register
4458 3624986895U, // VST1q32
4459 0U, // VST1q32HighQPseudo
4460 0U, // VST1q32HighQPseudo_UPD
4461 0U, // VST1q32HighTPseudo
4462 0U, // VST1q32HighTPseudo_UPD
4463 0U, // VST1q32LowQPseudo_UPD
4464 0U, // VST1q32LowTPseudo_UPD
4465 3692079375U, // VST1q32wb_fixed
4466 3759196431U, // VST1q32wb_register
4467 3639666959U, // VST1q64
4468 0U, // VST1q64HighQPseudo
4469 0U, // VST1q64HighQPseudo_UPD
4470 0U, // VST1q64HighTPseudo
4471 0U, // VST1q64HighTPseudo_UPD
4472 0U, // VST1q64LowQPseudo_UPD
4473 0U, // VST1q64LowTPseudo_UPD
4474 3706759439U, // VST1q64wb_fixed
4475 3773876495U, // VST1q64wb_register
4476 3625511183U, // VST1q8
4477 0U, // VST1q8HighQPseudo
4478 0U, // VST1q8HighQPseudo_UPD
4479 0U, // VST1q8HighTPseudo
4480 0U, // VST1q8HighTPseudo_UPD
4481 0U, // VST1q8LowQPseudo_UPD
4482 0U, // VST1q8LowTPseudo_UPD
4483 3692603663U, // VST1q8wb_fixed
4484 3759720719U, // VST1q8wb_register
4485 900778320U, // VST2LNd16
4486 0U, // VST2LNd16Pseudo
4487 0U, // VST2LNd16Pseudo_UPD
4488 2981407056U, // VST2LNd16_UPD
4489 901302608U, // VST2LNd32
4490 0U, // VST2LNd32Pseudo
4491 0U, // VST2LNd32Pseudo_UPD
4492 2981931344U, // VST2LNd32_UPD
4493 901826896U, // VST2LNd8
4494 0U, // VST2LNd8Pseudo
4495 0U, // VST2LNd8Pseudo_UPD
4496 2982455632U, // VST2LNd8_UPD
4497 900778320U, // VST2LNq16
4498 0U, // VST2LNq16Pseudo
4499 0U, // VST2LNq16Pseudo_UPD
4500 2981407056U, // VST2LNq16_UPD
4501 901302608U, // VST2LNq32
4502 0U, // VST2LNq32Pseudo
4503 0U, // VST2LNq32Pseudo_UPD
4504 2981931344U, // VST2LNq32_UPD
4505 3825789264U, // VST2b16
4506 3892881744U, // VST2b16wb_fixed
4507 3959998800U, // VST2b16wb_register
4508 3826313552U, // VST2b32
4509 3893406032U, // VST2b32wb_fixed
4510 3960523088U, // VST2b32wb_register
4511 3826837840U, // VST2b8
4512 3893930320U, // VST2b8wb_fixed
4513 3961047376U, // VST2b8wb_register
4514 3624462672U, // VST2d16
4515 3691555152U, // VST2d16wb_fixed
4516 3758672208U, // VST2d16wb_register
4517 3624986960U, // VST2d32
4518 3692079440U, // VST2d32wb_fixed
4519 3759196496U, // VST2d32wb_register
4520 3625511248U, // VST2d8
4521 3692603728U, // VST2d8wb_fixed
4522 3759720784U, // VST2d8wb_register
4523 3087591760U, // VST2q16
4524 0U, // VST2q16Pseudo
4525 0U, // VST2q16PseudoWB_fixed
4526 0U, // VST2q16PseudoWB_register
4527 3154684240U, // VST2q16wb_fixed
4528 3221801296U, // VST2q16wb_register
4529 3088116048U, // VST2q32
4530 0U, // VST2q32Pseudo
4531 0U, // VST2q32PseudoWB_fixed
4532 0U, // VST2q32PseudoWB_register
4533 3155208528U, // VST2q32wb_fixed
4534 3222325584U, // VST2q32wb_register
4535 3088640336U, // VST2q8
4536 0U, // VST2q8Pseudo
4537 0U, // VST2q8PseudoWB_fixed
4538 0U, // VST2q8PseudoWB_register
4539 3155732816U, // VST2q8wb_fixed
4540 3222849872U, // VST2q8wb_register
4541 900860261U, // VST3LNd16
4542 0U, // VST3LNd16Pseudo
4543 0U, // VST3LNd16Pseudo_UPD
4544 2981431653U, // VST3LNd16_UPD
4545 901384549U, // VST3LNd32
4546 0U, // VST3LNd32Pseudo
4547 0U, // VST3LNd32Pseudo_UPD
4548 2981955941U, // VST3LNd32_UPD
4549 901908837U, // VST3LNd8
4550 0U, // VST3LNd8Pseudo
4551 0U, // VST3LNd8Pseudo_UPD
4552 2982480229U, // VST3LNd8_UPD
4553 900860261U, // VST3LNq16
4554 0U, // VST3LNq16Pseudo
4555 0U, // VST3LNq16Pseudo_UPD
4556 2981431653U, // VST3LNq16_UPD
4557 901384549U, // VST3LNq32
4558 0U, // VST3LNq32Pseudo
4559 0U, // VST3LNq32Pseudo_UPD
4560 2981955941U, // VST3LNq32_UPD
4561 900778341U, // VST3d16
4562 0U, // VST3d16Pseudo
4563 0U, // VST3d16Pseudo_UPD
4564 2981407077U, // VST3d16_UPD
4565 901302629U, // VST3d32
4566 0U, // VST3d32Pseudo
4567 0U, // VST3d32Pseudo_UPD
4568 2981931365U, // VST3d32_UPD
4569 901826917U, // VST3d8
4570 0U, // VST3d8Pseudo
4571 0U, // VST3d8Pseudo_UPD
4572 2982455653U, // VST3d8_UPD
4573 900778341U, // VST3q16
4574 0U, // VST3q16Pseudo_UPD
4575 2981407077U, // VST3q16_UPD
4576 0U, // VST3q16oddPseudo
4577 0U, // VST3q16oddPseudo_UPD
4578 901302629U, // VST3q32
4579 0U, // VST3q32Pseudo_UPD
4580 2981931365U, // VST3q32_UPD
4581 0U, // VST3q32oddPseudo
4582 0U, // VST3q32oddPseudo_UPD
4583 901826917U, // VST3q8
4584 0U, // VST3q8Pseudo_UPD
4585 2982455653U, // VST3q8_UPD
4586 0U, // VST3q8oddPseudo
4587 0U, // VST3q8oddPseudo_UPD
4588 901032315U, // VST4LNd16
4589 0U, // VST4LNd16Pseudo
4590 0U, // VST4LNd16Pseudo_UPD
4591 2981415291U, // VST4LNd16_UPD
4592 901556603U, // VST4LNd32
4593 0U, // VST4LNd32Pseudo
4594 0U, // VST4LNd32Pseudo_UPD
4595 2981939579U, // VST4LNd32_UPD
4596 902080891U, // VST4LNd8
4597 0U, // VST4LNd8Pseudo
4598 0U, // VST4LNd8Pseudo_UPD
4599 2982463867U, // VST4LNd8_UPD
4600 901032315U, // VST4LNq16
4601 0U, // VST4LNq16Pseudo
4602 0U, // VST4LNq16Pseudo_UPD
4603 2981415291U, // VST4LNq16_UPD
4604 901556603U, // VST4LNq32
4605 0U, // VST4LNq32Pseudo
4606 0U, // VST4LNq32Pseudo_UPD
4607 2981939579U, // VST4LNq32_UPD
4608 900860283U, // VST4d16
4609 0U, // VST4d16Pseudo
4610 0U, // VST4d16Pseudo_UPD
4611 2981431675U, // VST4d16_UPD
4612 901384571U, // VST4d32
4613 0U, // VST4d32Pseudo
4614 0U, // VST4d32Pseudo_UPD
4615 2981955963U, // VST4d32_UPD
4616 901908859U, // VST4d8
4617 0U, // VST4d8Pseudo
4618 0U, // VST4d8Pseudo_UPD
4619 2982480251U, // VST4d8_UPD
4620 900860283U, // VST4q16
4621 0U, // VST4q16Pseudo_UPD
4622 2981431675U, // VST4q16_UPD
4623 0U, // VST4q16oddPseudo
4624 0U, // VST4q16oddPseudo_UPD
4625 901384571U, // VST4q32
4626 0U, // VST4q32Pseudo_UPD
4627 2981955963U, // VST4q32_UPD
4628 0U, // VST4q32oddPseudo
4629 0U, // VST4q32oddPseudo_UPD
4630 901908859U, // VST4q8
4631 0U, // VST4q8Pseudo_UPD
4632 2982480251U, // VST4q8_UPD
4633 0U, // VST4q8oddPseudo
4634 0U, // VST4q8oddPseudo_UPD
4635 942173170U, // VSTMDDB_UPD
4636 2730782U, // VSTMDIA
4637 942172958U, // VSTMDIA_UPD
4638 0U, // VSTMQIA
4639 942173170U, // VSTMSDB_UPD
4640 2730782U, // VSTMSIA
4641 942172958U, // VSTMSIA_UPD
4642 2683400U, // VSTRD
4643 586248U, // VSTRH
4644 2683400U, // VSTRS
4645 2647159304U, // VSTR_FPCXTNS_off
4646 768143880U, // VSTR_FPCXTNS_post
4647 2714300936U, // VSTR_FPCXTNS_pre
4648 2647683592U, // VSTR_FPCXTS_off
4649 768668168U, // VSTR_FPCXTS_post
4650 2714825224U, // VSTR_FPCXTS_pre
4651 2782458376U, // VSTR_FPSCR_NZCVQC_off
4652 1708700168U, // VSTR_FPSCR_NZCVQC_post
4653 2849550856U, // VSTR_FPSCR_NZCVQC_pre
4654 2648732168U, // VSTR_FPSCR_off
4655 769716744U, // VSTR_FPSCR_post
4656 2715873800U, // VSTR_FPSCR_pre
4657 2783506952U, // VSTR_P0_off
4658 1709748744U, // VSTR_P0_post
4659 2850599432U, // VSTR_P0_pre
4660 2649780744U, // VSTR_VPR_off
4661 770765320U, // VSTR_VPR_post
4662 2716922376U, // VSTR_VPR_pre
4663 1282469086U, // VSUBD
4664 7924958U, // VSUBH
4665 962654345U, // VSUBHNv2i32
4666 14217353U, // VSUBHNv4i16
4667 14741641U, // VSUBHNv8i8
4668 11595613U, // VSUBLsv2i64
4669 11071325U, // VSUBLsv4i32
4670 12119901U, // VSUBLsv8i16
4671 13168477U, // VSUBLuv2i64
4672 12644189U, // VSUBLuv4i32
4673 13692765U, // VSUBLuv8i16
4674 8449246U, // VSUBS
4675 11596894U, // VSUBWsv2i64
4676 11072606U, // VSUBWsv4i32
4677 12121182U, // VSUBWsv8i16
4678 13169758U, // VSUBWuv2i64
4679 12645470U, // VSUBWuv4i32
4680 13694046U, // VSUBWuv8i16
4681 8449246U, // VSUBfd
4682 8449246U, // VSUBfq
4683 7924958U, // VSUBhd
4684 7924958U, // VSUBhq
4685 15264990U, // VSUBv16i8
4686 962653406U, // VSUBv1i64
4687 14216414U, // VSUBv2i32
4688 962653406U, // VSUBv2i64
4689 14740702U, // VSUBv4i16
4690 14216414U, // VSUBv4i32
4691 14740702U, // VSUBv8i16
4692 15264990U, // VSUBv8i8
4693 1010394817U, // VSUDOTDI
4694 1010394817U, // VSUDOTQI
4695 2666892U, // VSWPd
4696 2666892U, // VSWPq
4697 1634136U, // VTBL1
4698 1634136U, // VTBL2
4699 1634136U, // VTBL3
4700 0U, // VTBL3Pseudo
4701 1634136U, // VTBL4
4702 0U, // VTBL4Pseudo
4703 1619211U, // VTBX1
4704 1619211U, // VTBX2
4705 1619211U, // VTBX3
4706 0U, // VTBX3Pseudo
4707 1619211U, // VTBX4
4708 0U, // VTBX4Pseudo
4709 37811121U, // VTOSHD
4710 1294529457U, // VTOSHH
4711 38335409U, // VTOSHS
4712 1235776013U, // VTOSIRD
4713 1246786061U, // VTOSIRH
4714 1227911693U, // VTOSIRS
4715 1235776433U, // VTOSIZD
4716 1246786481U, // VTOSIZH
4717 1227912113U, // VTOSIZS
4718 1302918065U, // VTOSLD
4719 1313928113U, // VTOSLH
4720 1295053745U, // VTOSLS
4721 39383985U, // VTOUHD
4722 1295578033U, // VTOUHH
4723 39908273U, // VTOUHS
4724 1248358925U, // VTOUIRD
4725 1248883213U, // VTOUIRH
4726 1228960269U, // VTOUIRS
4727 1248359345U, // VTOUIZD
4728 1248883633U, // VTOUIZH
4729 1228960689U, // VTOUIZS
4730 1315500977U, // VTOULD
4731 1316025265U, // VTOULH
4732 1296102321U, // VTOULS
4733 569551U, // VTRNd16
4734 1093839U, // VTRNd32
4735 1618127U, // VTRNd8
4736 569551U, // VTRNq16
4737 1093839U, // VTRNq32
4738 1618127U, // VTRNq8
4739 1635200U, // VTSTv16i8
4740 1110912U, // VTSTv2i32
4741 586624U, // VTSTv4i16
4742 1110912U, // VTSTv4i32
4743 586624U, // VTSTv8i16
4744 1635200U, // VTSTv8i8
4745 1010394828U, // VUDOTD
4746 1010394828U, // VUDOTDI
4747 1010394828U, // VUDOTQ
4748 1010394828U, // VUDOTQI
4749 41481137U, // VUHTOD
4750 1292432305U, // VUHTOH
4751 42005425U, // VUHTOS
4752 1250456497U, // VUITOD
4753 1250980785U, // VUITOH
4754 1226863537U, // VUITOS
4755 1317598129U, // VULTOD
4756 1318122417U, // VULTOH
4757 1294005169U, // VULTOS
4758 1010394806U, // VUMMLA
4759 1010394785U, // VUSDOTD
4760 1010394785U, // VUSDOTDI
4761 1010394785U, // VUSDOTQ
4762 1010394785U, // VUSDOTQI
4763 1010394762U, // VUSMMLA
4764 569745U, // VUZPd16
4765 1618321U, // VUZPd8
4766 569745U, // VUZPq16
4767 1094033U, // VUZPq32
4768 1618321U, // VUZPq8
4769 569621U, // VZIPd16
4770 1618197U, // VZIPd8
4771 569621U, // VZIPq16
4772 1093909U, // VZIPq32
4773 1618197U, // VZIPq8
4774 2730733U, // sysLDMDA
4775 942172909U, // sysLDMDA_UPD
4776 2730988U, // sysLDMDB
4777 942173164U, // sysLDMDB_UPD
4778 2732116U, // sysLDMIA
4779 942174292U, // sysLDMIA_UPD
4780 2731007U, // sysLDMIB
4781 942173183U, // sysLDMIB_UPD
4782 2730739U, // sysSTMDA
4783 942172915U, // sysSTMDA_UPD
4784 2730995U, // sysSTMDB
4785 942173171U, // sysSTMDB_UPD
4786 2732151U, // sysSTMIA
4787 942174327U, // sysSTMIA_UPD
4788 2731013U, // sysSTMIB
4789 942173189U, // sysSTMIB_UPD
4790 2632979U, // t2ADCri
4791 43527443U, // t2ADCrr
4792 43584787U, // t2ADCrs
4793 43527511U, // t2ADDri
4794 2684005U, // t2ADDri12
4795 43527511U, // t2ADDrr
4796 43584855U, // t2ADDrs
4797 43527511U, // t2ADDspImm
4798 2684005U, // t2ADDspImm12
4799 43545002U, // t2ADR
4800 2633112U, // t2ANDri
4801 43527576U, // t2ANDrr
4802 43584920U, // t2ANDrs
4803 43528683U, // t2ASRri
4804 43528683U, // t2ASRrr
4805 43545191U, // t2ASRs1
4806 4422U, // t2AUT
4807 875154964U, // t2AUTG
4808 1117367229U, // t2B
4809 2682139U, // t2BFC
4810 2666249U, // t2BFI
4811 1076391814U, // t2BFLi
4812 1076393386U, // t2BFLr
4813 1076391413U, // t2BFi
4814 4029777812U, // t2BFic
4815 1076393307U, // t2BFr
4816 2632992U, // t2BICri
4817 43527456U, // t2BICrr
4818 43584800U, // t2BICrs
4819 1917U, // t2BTI
4820 875156389U, // t2BXAUT
4821 2731803U, // t2BXJ
4822 1117367229U, // t2Bcc
4823 1344934161U, // t2CDP
4824 1344932154U, // t2CDP2
4825 4838734U, // t2CLREX
4826 2888421481U, // t2CLRM
4827 2651645U, // t2CLZ
4828 43544746U, // t2CMNri
4829 43544746U, // t2CMNzrr
4830 43577514U, // t2CMNzrs
4831 43544859U, // t2CMPri
4832 43544859U, // t2CMPrr
4833 43577627U, // t2CMPrs
4834 4802484U, // t2CPS1p
4835 1520095838U, // t2CPS2p
4836 1479201374U, // t2CPS3p
4837 942753529U, // t2CRC32B
4838 942753537U, // t2CRC32CB
4839 942753647U, // t2CRC32CH
4840 942753767U, // t2CRC32CW
4841 942753639U, // t2CRC32H
4842 942753759U, // t2CRC32W
4843 942753686U, // t2CSEL
4844 942753580U, // t2CSINC
4845 942753738U, // t2CSINV
4846 942753632U, // t2CSNEG
4847 2731517U, // t2DBG
4848 4835593U, // t2DCPS1
4849 4835658U, // t2DCPS2
4850 4835679U, // t2DCPS3
4851 942753706U, // t2DLS
4852 4096371758U, // t2DMB
4853 4096371854U, // t2DSB
4854 2634201U, // t2EORri
4855 43528665U, // t2EORrr
4856 43586009U, // t2EORrs
4857 43627281U, // t2HINT
4858 4802513U, // t2HVC
4859 4163480722U, // t2ISB
4860 69751521U, // t2IT
4861 0U, // t2Int_eh_sjlj_setjmp
4862 0U, // t2Int_eh_sjlj_setjmp_nofp
4863 2648809U, // t2LDA
4864 2649018U, // t2LDAB
4865 2651452U, // t2LDAEX
4866 2649329U, // t2LDAEXB
4867 2682292U, // t2LDAEXD
4868 2649825U, // t2LDAEXH
4869 2649625U, // t2LDAH
4870 1344843551U, // t2LDC2L_OFFSET
4871 1344843551U, // t2LDC2L_OPTION
4872 1344843551U, // t2LDC2L_POST
4873 1344843551U, // t2LDC2L_PRE
4874 1344842016U, // t2LDC2_OFFSET
4875 1344842016U, // t2LDC2_OPTION
4876 1344842016U, // t2LDC2_POST
4877 1344842016U, // t2LDC2_PRE
4878 1344843619U, // t2LDCL_OFFSET
4879 1344843619U, // t2LDCL_OPTION
4880 1344843619U, // t2LDCL_POST
4881 1344843619U, // t2LDCL_PRE
4882 1344843031U, // t2LDC_OFFSET
4883 1344843031U, // t2LDC_OPTION
4884 1344843031U, // t2LDC_POST
4885 1344843031U, // t2LDC_PRE
4886 2730988U, // t2LDMDB
4887 942173164U, // t2LDMDB_UPD
4888 43626580U, // t2LDMIA
4889 983068756U, // t2LDMIA_UPD
4890 2683561U, // t2LDRBT
4891 2665603U, // t2LDRB_POST
4892 2665603U, // t2LDRB_PRE
4893 43576451U, // t2LDRBi12
4894 2681987U, // t2LDRBi8
4895 43543683U, // t2LDRBpci
4896 43560067U, // t2LDRBs
4897 2674077U, // t2LDRD_POST
4898 2674077U, // t2LDRD_PRE
4899 2665885U, // t2LDRDi8
4900 2684232U, // t2LDREX
4901 2649343U, // t2LDREXB
4902 2682306U, // t2LDREXD
4903 2649839U, // t2LDREXH
4904 2683596U, // t2LDRHT
4905 2666121U, // t2LDRH_POST
4906 2666121U, // t2LDRH_PRE
4907 43576969U, // t2LDRHi12
4908 2682505U, // t2LDRHi8
4909 43544201U, // t2LDRHpci
4910 43560585U, // t2LDRHs
4911 2683573U, // t2LDRSBT
4912 2665622U, // t2LDRSB_POST
4913 2665622U, // t2LDRSB_PRE
4914 43576470U, // t2LDRSBi12
4915 2682006U, // t2LDRSBi8
4916 43543702U, // t2LDRSBpci
4917 43560086U, // t2LDRSBs
4918 2683608U, // t2LDRSHT
4919 2666160U, // t2LDRSH_POST
4920 2666160U, // t2LDRSH_PRE
4921 43577008U, // t2LDRSHi12
4922 2682544U, // t2LDRSHi8
4923 43544240U, // t2LDRSHpci
4924 43560624U, // t2LDRSHs
4925 2683755U, // t2LDRT
4926 2666927U, // t2LDR_POST
4927 2666927U, // t2LDR_PRE
4928 43577775U, // t2LDRi12
4929 2683311U, // t2LDRi8
4930 43545007U, // t2LDRpci
4931 43561391U, // t2LDRs
4932 4818775U, // t2LE
4933 10577751U, // t2LEUpdate
4934 43528231U, // t2LSLri
4935 43528231U, // t2LSLrr
4936 43528690U, // t2LSRri
4937 43528690U, // t2LSRrr
4938 43545196U, // t2LSRs1
4939 1344934310U, // t2MCR
4940 1344932159U, // t2MCR2
4941 1344852449U, // t2MCRR
4942 1344850244U, // t2MCRR2
4943 2665261U, // t2MLA
4944 2667062U, // t2MLS
4945 2683830U, // t2MOVTi16
4946 43553876U, // t2MOVi
4947 2651259U, // t2MOVi16
4948 43553876U, // t2MOVr
4949 1143606574U, // t2MRC
4950 1143605541U, // t2MRC2
4951 1814613298U, // t2MRRC
4952 1814612266U, // t2MRRC2
4953 2732643U, // t2MRS_AR
4954 2650723U, // t2MRS_M
4955 2650723U, // t2MRSbanked
4956 2732643U, // t2MRSsys_AR
4957 1881698807U, // t2MSR_AR
4958 1881698807U, // t2MSR_M
4959 1948807671U, // t2MSRbanked
4960 2682935U, // t2MUL
4961 2658555U, // t2MVNi
4962 43553019U, // t2MVNr
4963 43528443U, // t2MVNs
4964 2633931U, // t2ORNri
4965 2633931U, // t2ORNrr
4966 2691275U, // t2ORNrs
4967 2634215U, // t2ORRri
4968 43528679U, // t2ORRrr
4969 43586023U, // t2ORRrs
4970 4387U, // t2PAC
4971 4403U, // t2PACBTI
4972 2731521U, // t2PACG
4973 2667156U, // t2PKHBT
4974 2665639U, // t2PKHTB
4975 4230509674U, // t2PLDWi12
4976 2651242U, // t2PLDWi8
4977 69792874U, // t2PLDWs
4978 4230507916U, // t2PLDi12
4979 2649484U, // t2PLDi8
4980 136949132U, // t2PLDpci
4981 69791116U, // t2PLDs
4982 4230508301U, // t2PLIi12
4983 2649869U, // t2PLIi8
4984 136949517U, // t2PLIpci
4985 69791501U, // t2PLIs
4986 2682235U, // t2QADD
4987 2681301U, // t2QADD16
4988 2681404U, // t2QADD8
4989 2684352U, // t2QASX
4990 2682209U, // t2QDADD
4991 2682060U, // t2QDSUB
4992 2684098U, // t2QSAX
4993 2682073U, // t2QSUB
4994 2681263U, // t2QSUB16
4995 2681365U, // t2QSUB8
4996 2650847U, // t2RBIT
4997 43545635U, // t2REV
4998 43543033U, // t2REV16
4999 43544251U, // t2REVSH
5000 2730981U, // t2RFEDB
5001 2730981U, // t2RFEDBW
5002 2730769U, // t2RFEIA
5003 2730769U, // t2RFEIAW
5004 43528669U, // t2RORri
5005 43528669U, // t2RORrr
5006 2659759U, // t2RRX
5007 43527320U, // t2RSBri
5008 2632856U, // t2RSBrr
5009 2690200U, // t2RSBrs
5010 2681308U, // t2SADD16
5011 2681410U, // t2SADD8
5012 2684357U, // t2SASX
5013 3215U, // t2SB
5014 2632974U, // t2SBCri
5015 43527438U, // t2SBCrr
5016 43584782U, // t2SBCrs
5017 2667866U, // t2SBFX
5018 2683943U, // t2SDIV
5019 2682754U, // t2SEL
5020 4802460U, // t2SETPAN
5021 4836881U, // t2SG
5022 2681284U, // t2SHADD16
5023 2681389U, // t2SHADD8
5024 2684339U, // t2SHASX
5025 2684085U, // t2SHSAX
5026 2681246U, // t2SHSUB16
5027 2681350U, // t2SHSUB8
5028 2731306U, // t2SMC
5029 2665419U, // t2SMLABB
5030 2667149U, // t2SMLABT
5031 2665795U, // t2SMLAD
5032 2667792U, // t2SMLADX
5033 2756422U, // t2SMLAL
5034 2755538U, // t2SMLALBB
5035 2757274U, // t2SMLALBT
5036 2755973U, // t2SMLALD
5037 2757918U, // t2SMLALDX
5038 2755757U, // t2SMLALTB
5039 2757516U, // t2SMLALTT
5040 2665632U, // t2SMLATB
5041 2667397U, // t2SMLATT
5042 2665699U, // t2SMLAWB
5043 2667451U, // t2SMLAWT
5044 2665896U, // t2SMLSD
5045 2667822U, // t2SMLSDX
5046 2755984U, // t2SMLSLD
5047 2757926U, // t2SMLSLDX
5048 2665265U, // t2SMMLA
5049 2666911U, // t2SMMLAR
5050 2667060U, // t2SMMLS
5051 2666991U, // t2SMMLSR
5052 2682939U, // t2SMMUL
5053 2683345U, // t2SMMULR
5054 2682185U, // t2SMUAD
5055 2684183U, // t2SMUADX
5056 2681818U, // t2SMULBB
5057 2683554U, // t2SMULBT
5058 2666476U, // t2SMULL
5059 2682037U, // t2SMULTB
5060 2683796U, // t2SMULTT
5061 2682090U, // t2SMULWB
5062 2683842U, // t2SMULWT
5063 2682286U, // t2SMUSD
5064 2684213U, // t2SMUSDX
5065 44149753U, // t2SRSDB
5066 44674041U, // t2SRSDB_UPD
5067 44149541U, // t2SRSIA
5068 44673829U, // t2SRSIA_UPD
5069 2667134U, // t2SSAT
5070 2681322U, // t2SSAT16
5071 2684103U, // t2SSAX
5072 2681270U, // t2SSUB16
5073 2681371U, // t2SSUB8
5074 1344843557U, // t2STC2L_OFFSET
5075 1344843557U, // t2STC2L_OPTION
5076 1344843557U, // t2STC2L_POST
5077 1344843557U, // t2STC2L_PRE
5078 1344842032U, // t2STC2_OFFSET
5079 1344842032U, // t2STC2_OPTION
5080 1344842032U, // t2STC2_POST
5081 1344842032U, // t2STC2_PRE
5082 1344843624U, // t2STCL_OFFSET
5083 1344843624U, // t2STCL_OPTION
5084 1344843624U, // t2STCL_POST
5085 1344843624U, // t2STCL_PRE
5086 1344843067U, // t2STC_OFFSET
5087 1344843067U, // t2STC_OPTION
5088 1344843067U, // t2STC_POST
5089 1344843067U, // t2STC_PRE
5090 2650161U, // t2STL
5091 2649122U, // t2STLB
5092 2684226U, // t2STLEX
5093 2682104U, // t2STLEXB
5094 2665915U, // t2STLEXD
5095 2682600U, // t2STLEXH
5096 2649701U, // t2STLH
5097 2730995U, // t2STMDB
5098 942173171U, // t2STMDB_UPD
5099 43626615U, // t2STMIA
5100 983068791U, // t2STMIA_UPD
5101 2683567U, // t2STRBT
5102 942189705U, // t2STRB_POST
5103 942189705U, // t2STRB_PRE
5104 43576457U, // t2STRBi12
5105 2681993U, // t2STRBi8
5106 43560073U, // t2STRBs
5107 942198179U, // t2STRD_POST
5108 942198179U, // t2STRD_PRE
5109 2665891U, // t2STRDi8
5110 2667860U, // t2STREX
5111 2682118U, // t2STREXB
5112 2665929U, // t2STREXD
5113 2682614U, // t2STREXH
5114 2683602U, // t2STRHT
5115 942190223U, // t2STRH_POST
5116 942190223U, // t2STRH_PRE
5117 43576975U, // t2STRHi12
5118 2682511U, // t2STRHi8
5119 43560591U, // t2STRHs
5120 2683766U, // t2STRT
5121 942191113U, // t2STR_POST
5122 942191113U, // t2STR_PRE
5123 43577865U, // t2STRi12
5124 2683401U, // t2STRi8
5125 43561481U, // t2STRs
5126 45199914U, // t2SUBS_PC_LR
5127 43527374U, // t2SUBri
5128 2683999U, // t2SUBri12
5129 43527374U, // t2SUBrr
5130 43584718U, // t2SUBrs
5131 43527374U, // t2SUBspImm
5132 2683999U, // t2SUBspImm12
5133 2665407U, // t2SXTAB
5134 2664832U, // t2SXTAB16
5135 2666031U, // t2SXTAH
5136 43576514U, // t2SXTB
5137 2681232U, // t2SXTB16
5138 43577025U, // t2SXTH
5139 203975649U, // t2TBB
5140 271085115U, // t2TBH
5141 43544987U, // t2TEQri
5142 43544987U, // t2TEQrr
5143 43577755U, // t2TEQrs
5144 338275484U, // t2TSB
5145 43545473U, // t2TSTri
5146 43545473U, // t2TSTrr
5147 43578241U, // t2TSTrs
5148 2651017U, // t2TT
5149 2648949U, // t2TTA
5150 2650760U, // t2TTAT
5151 2651035U, // t2TTT
5152 2681315U, // t2UADD16
5153 2681416U, // t2UADD8
5154 2684362U, // t2UASX
5155 2667871U, // t2UBFX
5156 4802520U, // t2UDF
5157 2683948U, // t2UDIV
5158 2681292U, // t2UHADD16
5159 2681396U, // t2UHADD8
5160 2684345U, // t2UHASX
5161 2684091U, // t2UHSAX
5162 2681254U, // t2UHSUB16
5163 2681357U, // t2UHSUB8
5164 2756395U, // t2UMAAL
5165 2756428U, // t2UMLAL
5166 2666482U, // t2UMULL
5167 2681300U, // t2UQADD16
5168 2681403U, // t2UQADD8
5169 2684351U, // t2UQASX
5170 2684097U, // t2UQSAX
5171 2681262U, // t2UQSUB16
5172 2681364U, // t2UQSUB8
5173 2681383U, // t2USAD8
5174 2664959U, // t2USADA8
5175 2667139U, // t2USAT
5176 2681329U, // t2USAT16
5177 2684108U, // t2USAX
5178 2681277U, // t2USUB16
5179 2681377U, // t2USUB8
5180 2665413U, // t2UXTAB
5181 2664840U, // t2UXTAB16
5182 2666037U, // t2UXTAH
5183 43576519U, // t2UXTB
5184 2681239U, // t2UXTB16
5185 43577030U, // t2UXTH
5186 942753711U, // t2WLS
5187 1052593427U, // tADC
5188 2682199U, // tADDhirr
5189 918375767U, // tADDi3
5190 1052593495U, // tADDi8
5191 2682199U, // tADDrSP
5192 2682199U, // tADDrSPi
5193 918375767U, // tADDrr
5194 2682199U, // tADDspi
5195 2682199U, // tADDspr
5196 2650538U, // tADR
5197 1052593560U, // tAND
5198 918376939U, // tASRri
5199 1052594667U, // tASRrr
5200 1076472765U, // tB
5201 1052593440U, // tBIC
5202 4802500U, // tBKPT
5203 405393242U, // tBL
5204 875156053U, // tBLXNSr
5205 405394854U, // tBLXi
5206 875156902U, // tBLXr
5207 2733312U, // tBX
5208 2732624U, // tBXNS
5209 1076472765U, // tBcc
5210 4029761540U, // tCBNZ
5211 4029761535U, // tCBZ
5212 2650282U, // tCMNz
5213 2650395U, // tCMPhir
5214 2650395U, // tCMPi8
5215 2650395U, // tCMPr
5216 1476579934U, // tCPS
5217 1052594649U, // tEOR
5218 2732817U, // tHINT
5219 4802495U, // tHLT
5220 0U, // tInt_WIN_eh_sjlj_longjmp
5221 0U, // tInt_eh_sjlj_longjmp
5222 0U, // tInt_eh_sjlj_setjmp
5223 2732116U, // tLDMIA
5224 2681987U, // tLDRBi
5225 2681987U, // tLDRBr
5226 2682505U, // tLDRHi
5227 2682505U, // tLDRHr
5228 2682006U, // tLDRSB
5229 2682544U, // tLDRSH
5230 2683311U, // tLDRi
5231 2650543U, // tLDRpci
5232 2683311U, // tLDRr
5233 2683311U, // tLDRspi
5234 918376487U, // tLSLri
5235 1052594215U, // tLSLrr
5236 918376946U, // tLSRri
5237 1052594674U, // tLSRrr
5238 942753721U, // tMOVSr
5239 1254446164U, // tMOVi8
5240 2651220U, // tMOVr
5241 918376503U, // tMUL
5242 1254445307U, // tMVN
5243 1052594663U, // tORR
5244 0U, // tPICADD
5245 2888421663U, // tPOP
5246 2888421046U, // tPUSH
5247 2651171U, // tREV
5248 2648569U, // tREV16
5249 2649787U, // tREVSH
5250 1052594653U, // tROR
5251 2193968280U, // tRSB
5252 1052593422U, // tSBC
5253 280399U, // tSETEND
5254 942174327U, // tSTMIA_UPD
5255 2681993U, // tSTRBi
5256 2681993U, // tSTRBr
5257 2682511U, // tSTRHi
5258 2682511U, // tSTRHr
5259 2683401U, // tSTRi
5260 2683401U, // tSTRr
5261 2683401U, // tSTRspi
5262 918375630U, // tSUBi3
5263 1052593358U, // tSUBi8
5264 918375630U, // tSUBrr
5265 2682062U, // tSUBspi
5266 2731327U, // tSVC
5267 2649282U, // tSXTB
5268 2649793U, // tSXTH
5269 4364U, // tTRAP
5270 2651009U, // tTST
5271 4802395U, // tUDF
5272 2649287U, // tUXTB
5273 2649798U, // tUXTH
5274 2298U, // t__brkdiv0
5275 };
5276
5277 static const uint32_t OpInfo1[] = {
5278 0U, // PHI
5279 0U, // INLINEASM
5280 0U, // INLINEASM_BR
5281 0U, // CFI_INSTRUCTION
5282 0U, // EH_LABEL
5283 0U, // GC_LABEL
5284 0U, // ANNOTATION_LABEL
5285 0U, // KILL
5286 0U, // EXTRACT_SUBREG
5287 0U, // INSERT_SUBREG
5288 0U, // IMPLICIT_DEF
5289 0U, // INIT_UNDEF
5290 0U, // SUBREG_TO_REG
5291 0U, // COPY_TO_REGCLASS
5292 0U, // DBG_VALUE
5293 0U, // DBG_VALUE_LIST
5294 0U, // DBG_INSTR_REF
5295 0U, // DBG_PHI
5296 0U, // DBG_LABEL
5297 0U, // REG_SEQUENCE
5298 0U, // COPY
5299 0U, // COPY_LANEMASK
5300 0U, // BUNDLE
5301 0U, // LIFETIME_START
5302 0U, // LIFETIME_END
5303 0U, // PSEUDO_PROBE
5304 0U, // ARITH_FENCE
5305 0U, // STACKMAP
5306 0U, // FENTRY_CALL
5307 0U, // PATCHPOINT
5308 0U, // LOAD_STACK_GUARD
5309 0U, // PREALLOCATED_SETUP
5310 0U, // PREALLOCATED_ARG
5311 0U, // STATEPOINT
5312 0U, // LOCAL_ESCAPE
5313 0U, // FAULTING_OP
5314 0U, // PATCHABLE_OP
5315 0U, // PATCHABLE_FUNCTION_ENTER
5316 0U, // PATCHABLE_RET
5317 0U, // PATCHABLE_FUNCTION_EXIT
5318 0U, // PATCHABLE_TAIL_CALL
5319 0U, // PATCHABLE_EVENT_CALL
5320 0U, // PATCHABLE_TYPED_EVENT_CALL
5321 0U, // ICALL_BRANCH_FUNNEL
5322 0U, // FAKE_USE
5323 0U, // MEMBARRIER
5324 0U, // JUMP_TABLE_DEBUG_INFO
5325 0U, // RELOC_NONE
5326 0U, // CONVERGENCECTRL_ENTRY
5327 0U, // CONVERGENCECTRL_ANCHOR
5328 0U, // CONVERGENCECTRL_LOOP
5329 0U, // CONVERGENCECTRL_GLUE
5330 0U, // G_ASSERT_SEXT
5331 0U, // G_ASSERT_ZEXT
5332 0U, // G_ASSERT_ALIGN
5333 0U, // G_ADD
5334 0U, // G_SUB
5335 0U, // G_MUL
5336 0U, // G_SDIV
5337 0U, // G_UDIV
5338 0U, // G_SREM
5339 0U, // G_UREM
5340 0U, // G_SDIVREM
5341 0U, // G_UDIVREM
5342 0U, // G_AND
5343 0U, // G_OR
5344 0U, // G_XOR
5345 0U, // G_ABDS
5346 0U, // G_ABDU
5347 0U, // G_UAVGFLOOR
5348 0U, // G_UAVGCEIL
5349 0U, // G_SAVGFLOOR
5350 0U, // G_SAVGCEIL
5351 0U, // G_IMPLICIT_DEF
5352 0U, // G_PHI
5353 0U, // G_FRAME_INDEX
5354 0U, // G_GLOBAL_VALUE
5355 0U, // G_PTRAUTH_GLOBAL_VALUE
5356 0U, // G_CONSTANT_POOL
5357 0U, // G_EXTRACT
5358 0U, // G_UNMERGE_VALUES
5359 0U, // G_INSERT
5360 0U, // G_MERGE_VALUES
5361 0U, // G_BUILD_VECTOR
5362 0U, // G_BUILD_VECTOR_TRUNC
5363 0U, // G_CONCAT_VECTORS
5364 0U, // G_PTRTOINT
5365 0U, // G_INTTOPTR
5366 0U, // G_BITCAST
5367 0U, // G_FREEZE
5368 0U, // G_CONSTANT_FOLD_BARRIER
5369 0U, // G_INTRINSIC_FPTRUNC_ROUND
5370 0U, // G_INTRINSIC_TRUNC
5371 0U, // G_INTRINSIC_ROUND
5372 0U, // G_INTRINSIC_LRINT
5373 0U, // G_INTRINSIC_LLRINT
5374 0U, // G_INTRINSIC_ROUNDEVEN
5375 0U, // G_READCYCLECOUNTER
5376 0U, // G_READSTEADYCOUNTER
5377 0U, // G_LOAD
5378 0U, // G_SEXTLOAD
5379 0U, // G_ZEXTLOAD
5380 0U, // G_INDEXED_LOAD
5381 0U, // G_INDEXED_SEXTLOAD
5382 0U, // G_INDEXED_ZEXTLOAD
5383 0U, // G_STORE
5384 0U, // G_INDEXED_STORE
5385 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
5386 0U, // G_ATOMIC_CMPXCHG
5387 0U, // G_ATOMICRMW_XCHG
5388 0U, // G_ATOMICRMW_ADD
5389 0U, // G_ATOMICRMW_SUB
5390 0U, // G_ATOMICRMW_AND
5391 0U, // G_ATOMICRMW_NAND
5392 0U, // G_ATOMICRMW_OR
5393 0U, // G_ATOMICRMW_XOR
5394 0U, // G_ATOMICRMW_MAX
5395 0U, // G_ATOMICRMW_MIN
5396 0U, // G_ATOMICRMW_UMAX
5397 0U, // G_ATOMICRMW_UMIN
5398 0U, // G_ATOMICRMW_FADD
5399 0U, // G_ATOMICRMW_FSUB
5400 0U, // G_ATOMICRMW_FMAX
5401 0U, // G_ATOMICRMW_FMIN
5402 0U, // G_ATOMICRMW_FMAXIMUM
5403 0U, // G_ATOMICRMW_FMINIMUM
5404 0U, // G_ATOMICRMW_FMAXIMUMNUM
5405 0U, // G_ATOMICRMW_FMINIMUMNUM
5406 0U, // G_ATOMICRMW_UINC_WRAP
5407 0U, // G_ATOMICRMW_UDEC_WRAP
5408 0U, // G_ATOMICRMW_USUB_COND
5409 0U, // G_ATOMICRMW_USUB_SAT
5410 0U, // G_FENCE
5411 0U, // G_PREFETCH
5412 0U, // G_BRCOND
5413 0U, // G_BRINDIRECT
5414 0U, // G_INVOKE_REGION_START
5415 0U, // G_INTRINSIC
5416 0U, // G_INTRINSIC_W_SIDE_EFFECTS
5417 0U, // G_INTRINSIC_CONVERGENT
5418 0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
5419 0U, // G_ANYEXT
5420 0U, // G_TRUNC
5421 0U, // G_TRUNC_SSAT_S
5422 0U, // G_TRUNC_SSAT_U
5423 0U, // G_TRUNC_USAT_U
5424 0U, // G_CONSTANT
5425 0U, // G_FCONSTANT
5426 0U, // G_VASTART
5427 0U, // G_VAARG
5428 0U, // G_SEXT
5429 0U, // G_SEXT_INREG
5430 0U, // G_ZEXT
5431 0U, // G_SHL
5432 0U, // G_LSHR
5433 0U, // G_ASHR
5434 0U, // G_FSHL
5435 0U, // G_FSHR
5436 0U, // G_ROTR
5437 0U, // G_ROTL
5438 0U, // G_ICMP
5439 0U, // G_FCMP
5440 0U, // G_SCMP
5441 0U, // G_UCMP
5442 0U, // G_SELECT
5443 0U, // G_UADDO
5444 0U, // G_UADDE
5445 0U, // G_USUBO
5446 0U, // G_USUBE
5447 0U, // G_SADDO
5448 0U, // G_SADDE
5449 0U, // G_SSUBO
5450 0U, // G_SSUBE
5451 0U, // G_UMULO
5452 0U, // G_SMULO
5453 0U, // G_UMULH
5454 0U, // G_SMULH
5455 0U, // G_UADDSAT
5456 0U, // G_SADDSAT
5457 0U, // G_USUBSAT
5458 0U, // G_SSUBSAT
5459 0U, // G_USHLSAT
5460 0U, // G_SSHLSAT
5461 0U, // G_SMULFIX
5462 0U, // G_UMULFIX
5463 0U, // G_SMULFIXSAT
5464 0U, // G_UMULFIXSAT
5465 0U, // G_SDIVFIX
5466 0U, // G_UDIVFIX
5467 0U, // G_SDIVFIXSAT
5468 0U, // G_UDIVFIXSAT
5469 0U, // G_FADD
5470 0U, // G_FSUB
5471 0U, // G_FMUL
5472 0U, // G_FMA
5473 0U, // G_FMAD
5474 0U, // G_FDIV
5475 0U, // G_FREM
5476 0U, // G_FMODF
5477 0U, // G_FPOW
5478 0U, // G_FPOWI
5479 0U, // G_FEXP
5480 0U, // G_FEXP2
5481 0U, // G_FEXP10
5482 0U, // G_FLOG
5483 0U, // G_FLOG2
5484 0U, // G_FLOG10
5485 0U, // G_FLDEXP
5486 0U, // G_FFREXP
5487 0U, // G_FNEG
5488 0U, // G_FPEXT
5489 0U, // G_FPTRUNC
5490 0U, // G_FPTOSI
5491 0U, // G_FPTOUI
5492 0U, // G_SITOFP
5493 0U, // G_UITOFP
5494 0U, // G_FPTOSI_SAT
5495 0U, // G_FPTOUI_SAT
5496 0U, // G_FABS
5497 0U, // G_FCOPYSIGN
5498 0U, // G_IS_FPCLASS
5499 0U, // G_FCANONICALIZE
5500 0U, // G_FMINNUM
5501 0U, // G_FMAXNUM
5502 0U, // G_FMINNUM_IEEE
5503 0U, // G_FMAXNUM_IEEE
5504 0U, // G_FMINIMUM
5505 0U, // G_FMAXIMUM
5506 0U, // G_FMINIMUMNUM
5507 0U, // G_FMAXIMUMNUM
5508 0U, // G_GET_FPENV
5509 0U, // G_SET_FPENV
5510 0U, // G_RESET_FPENV
5511 0U, // G_GET_FPMODE
5512 0U, // G_SET_FPMODE
5513 0U, // G_RESET_FPMODE
5514 0U, // G_GET_ROUNDING
5515 0U, // G_SET_ROUNDING
5516 0U, // G_PTR_ADD
5517 0U, // G_PTRMASK
5518 0U, // G_SMIN
5519 0U, // G_SMAX
5520 0U, // G_UMIN
5521 0U, // G_UMAX
5522 0U, // G_ABS
5523 0U, // G_LROUND
5524 0U, // G_LLROUND
5525 0U, // G_BR
5526 0U, // G_BRJT
5527 0U, // G_VSCALE
5528 0U, // G_INSERT_SUBVECTOR
5529 0U, // G_EXTRACT_SUBVECTOR
5530 0U, // G_INSERT_VECTOR_ELT
5531 0U, // G_EXTRACT_VECTOR_ELT
5532 0U, // G_SHUFFLE_VECTOR
5533 0U, // G_SPLAT_VECTOR
5534 0U, // G_STEP_VECTOR
5535 0U, // G_VECTOR_COMPRESS
5536 0U, // G_CTTZ
5537 0U, // G_CTTZ_ZERO_UNDEF
5538 0U, // G_CTLZ
5539 0U, // G_CTLZ_ZERO_UNDEF
5540 0U, // G_CTLS
5541 0U, // G_CTPOP
5542 0U, // G_BSWAP
5543 0U, // G_BITREVERSE
5544 0U, // G_FCEIL
5545 0U, // G_FCOS
5546 0U, // G_FSIN
5547 0U, // G_FSINCOS
5548 0U, // G_FTAN
5549 0U, // G_FACOS
5550 0U, // G_FASIN
5551 0U, // G_FATAN
5552 0U, // G_FATAN2
5553 0U, // G_FCOSH
5554 0U, // G_FSINH
5555 0U, // G_FTANH
5556 0U, // G_FSQRT
5557 0U, // G_FFLOOR
5558 0U, // G_FRINT
5559 0U, // G_FNEARBYINT
5560 0U, // G_ADDRSPACE_CAST
5561 0U, // G_BLOCK_ADDR
5562 0U, // G_JUMP_TABLE
5563 0U, // G_DYN_STACKALLOC
5564 0U, // G_STACKSAVE
5565 0U, // G_STACKRESTORE
5566 0U, // G_STRICT_FADD
5567 0U, // G_STRICT_FSUB
5568 0U, // G_STRICT_FMUL
5569 0U, // G_STRICT_FDIV
5570 0U, // G_STRICT_FREM
5571 0U, // G_STRICT_FMA
5572 0U, // G_STRICT_FSQRT
5573 0U, // G_STRICT_FLDEXP
5574 0U, // G_READ_REGISTER
5575 0U, // G_WRITE_REGISTER
5576 0U, // G_MEMCPY
5577 0U, // G_MEMCPY_INLINE
5578 0U, // G_MEMMOVE
5579 0U, // G_MEMSET
5580 0U, // G_BZERO
5581 0U, // G_TRAP
5582 0U, // G_DEBUGTRAP
5583 0U, // G_UBSANTRAP
5584 0U, // G_VECREDUCE_SEQ_FADD
5585 0U, // G_VECREDUCE_SEQ_FMUL
5586 0U, // G_VECREDUCE_FADD
5587 0U, // G_VECREDUCE_FMUL
5588 0U, // G_VECREDUCE_FMAX
5589 0U, // G_VECREDUCE_FMIN
5590 0U, // G_VECREDUCE_FMAXIMUM
5591 0U, // G_VECREDUCE_FMINIMUM
5592 0U, // G_VECREDUCE_ADD
5593 0U, // G_VECREDUCE_MUL
5594 0U, // G_VECREDUCE_AND
5595 0U, // G_VECREDUCE_OR
5596 0U, // G_VECREDUCE_XOR
5597 0U, // G_VECREDUCE_SMAX
5598 0U, // G_VECREDUCE_SMIN
5599 0U, // G_VECREDUCE_UMAX
5600 0U, // G_VECREDUCE_UMIN
5601 0U, // G_SBFX
5602 0U, // G_UBFX
5603 0U, // ADDSri
5604 0U, // ADDSrr
5605 0U, // ADDSrsi
5606 0U, // ADDSrsr
5607 0U, // ADJCALLSTACKDOWN
5608 0U, // ADJCALLSTACKUP
5609 0U, // ASRi
5610 0U, // ASRr
5611 0U, // ASRs1
5612 0U, // B
5613 0U, // BCCZi64
5614 0U, // BCCi64
5615 0U, // BLX_noip
5616 0U, // BLX_pred_noip
5617 0U, // BL_PUSHLR
5618 0U, // BMOVPCB_CALL
5619 0U, // BMOVPCRX_CALL
5620 0U, // BR_JTadd
5621 0U, // BR_JTm_i12
5622 0U, // BR_JTm_rs
5623 0U, // BR_JTr
5624 0U, // BX_CALL
5625 0U, // CMP_SWAP_16
5626 0U, // CMP_SWAP_32
5627 0U, // CMP_SWAP_64
5628 0U, // CMP_SWAP_8
5629 0U, // CONSTPOOL_ENTRY
5630 0U, // COPY_STRUCT_BYVAL_I32
5631 0U, // ITasm
5632 0U, // Int_eh_sjlj_dispatchsetup
5633 0U, // Int_eh_sjlj_longjmp
5634 0U, // Int_eh_sjlj_setjmp
5635 0U, // Int_eh_sjlj_setjmp_nofp
5636 0U, // Int_eh_sjlj_setup_dispatch
5637 0U, // JUMPTABLE_ADDRS
5638 0U, // JUMPTABLE_INSTS
5639 0U, // JUMPTABLE_TBB
5640 0U, // JUMPTABLE_TBH
5641 0U, // KCFI_CHECK_ARM
5642 0U, // KCFI_CHECK_Thumb1
5643 0U, // KCFI_CHECK_Thumb2
5644 0U, // LDMIA_RET
5645 128U, // LDRBT_POST
5646 16384U, // LDRConstPool
5647 128U, // LDRHTii
5648 0U, // LDRLIT_ga_abs
5649 0U, // LDRLIT_ga_pcrel
5650 0U, // LDRLIT_ga_pcrel_ldr
5651 128U, // LDRSBTii
5652 128U, // LDRSHTii
5653 128U, // LDRT_POST
5654 0U, // LEApcrel
5655 0U, // LEApcrelJT
5656 0U, // LOADDUAL
5657 0U, // LSLi
5658 0U, // LSLr
5659 0U, // LSRi
5660 0U, // LSRr
5661 0U, // LSRs1
5662 0U, // MEMCPY
5663 0U, // MLAv5
5664 0U, // MOVCCi
5665 0U, // MOVCCi16
5666 0U, // MOVCCi32imm
5667 0U, // MOVCCr
5668 0U, // MOVCCsi
5669 0U, // MOVCCsr
5670 0U, // MOVPCRX
5671 0U, // MOVTi16_ga_pcrel
5672 0U, // MOV_ga_pcrel
5673 0U, // MOV_ga_pcrel_ldr
5674 0U, // MOVi16_ga_pcrel
5675 0U, // MOVi32imm
5676 0U, // MQPRCopy
5677 0U, // MQQPRLoad
5678 0U, // MQQPRStore
5679 0U, // MQQQQPRLoad
5680 0U, // MQQQQPRStore
5681 0U, // MULv5
5682 0U, // MVE_MEMCPYLOOPINST
5683 0U, // MVE_MEMSETLOOPINST
5684 0U, // MVNCCi
5685 0U, // PICADD
5686 0U, // PICLDR
5687 0U, // PICLDRB
5688 0U, // PICLDRH
5689 0U, // PICLDRSB
5690 0U, // PICLDRSH
5691 0U, // PICSTR
5692 0U, // PICSTRB
5693 0U, // PICSTRH
5694 0U, // RORi
5695 0U, // RORr
5696 0U, // RRX
5697 16384U, // RRXi
5698 0U, // RSBSri
5699 0U, // RSBSrsi
5700 0U, // RSBSrsr
5701 0U, // SEH_EpilogEnd
5702 0U, // SEH_EpilogStart
5703 0U, // SEH_Nop
5704 0U, // SEH_Nop_Ret
5705 0U, // SEH_PrologEnd
5706 0U, // SEH_SaveFRegs
5707 0U, // SEH_SaveLR
5708 0U, // SEH_SaveRegs
5709 0U, // SEH_SaveRegs_Ret
5710 0U, // SEH_SaveSP
5711 0U, // SEH_StackAlloc
5712 0U, // SMLALv5
5713 0U, // SMULLv5
5714 0U, // SPACE
5715 0U, // STOREDUAL
5716 128U, // STRBT_POST
5717 0U, // STRBi_preidx
5718 0U, // STRBr_preidx
5719 0U, // STRH_preidx
5720 128U, // STRT_POST
5721 0U, // STRi_preidx
5722 0U, // STRr_preidx
5723 0U, // SUBS_PC_LR
5724 0U, // SUBSri
5725 0U, // SUBSrr
5726 0U, // SUBSrsi
5727 0U, // SUBSrsr
5728 0U, // SpeculationBarrierISBDSBEndBB
5729 0U, // SpeculationBarrierSBEndBB
5730 0U, // TAILJMPd
5731 0U, // TAILJMPr
5732 0U, // TAILJMPr4
5733 0U, // TCRETURNdi
5734 0U, // TCRETURNri
5735 0U, // TCRETURNrinotr12
5736 0U, // TPsoft
5737 0U, // UMLALv5
5738 0U, // UMULLv5
5739 16640U, // VLD1LNdAsm_16
5740 16640U, // VLD1LNdAsm_32
5741 16640U, // VLD1LNdAsm_8
5742 33024U, // VLD1LNdWB_fixed_Asm_16
5743 33024U, // VLD1LNdWB_fixed_Asm_32
5744 33024U, // VLD1LNdWB_fixed_Asm_8
5745 524544U, // VLD1LNdWB_register_Asm_16
5746 524544U, // VLD1LNdWB_register_Asm_32
5747 524544U, // VLD1LNdWB_register_Asm_8
5748 16640U, // VLD2LNdAsm_16
5749 16640U, // VLD2LNdAsm_32
5750 16640U, // VLD2LNdAsm_8
5751 33024U, // VLD2LNdWB_fixed_Asm_16
5752 33024U, // VLD2LNdWB_fixed_Asm_32
5753 33024U, // VLD2LNdWB_fixed_Asm_8
5754 524544U, // VLD2LNdWB_register_Asm_16
5755 524544U, // VLD2LNdWB_register_Asm_32
5756 524544U, // VLD2LNdWB_register_Asm_8
5757 16640U, // VLD2LNqAsm_16
5758 16640U, // VLD2LNqAsm_32
5759 33024U, // VLD2LNqWB_fixed_Asm_16
5760 33024U, // VLD2LNqWB_fixed_Asm_32
5761 524544U, // VLD2LNqWB_register_Asm_16
5762 524544U, // VLD2LNqWB_register_Asm_32
5763 2U, // VLD3DUPdAsm_16
5764 2U, // VLD3DUPdAsm_32
5765 2U, // VLD3DUPdAsm_8
5766 4U, // VLD3DUPdWB_fixed_Asm_16
5767 4U, // VLD3DUPdWB_fixed_Asm_32
5768 4U, // VLD3DUPdWB_fixed_Asm_8
5769 16768U, // VLD3DUPdWB_register_Asm_16
5770 16768U, // VLD3DUPdWB_register_Asm_32
5771 16768U, // VLD3DUPdWB_register_Asm_8
5772 2U, // VLD3DUPqAsm_16
5773 2U, // VLD3DUPqAsm_32
5774 2U, // VLD3DUPqAsm_8
5775 4U, // VLD3DUPqWB_fixed_Asm_16
5776 4U, // VLD3DUPqWB_fixed_Asm_32
5777 4U, // VLD3DUPqWB_fixed_Asm_8
5778 16768U, // VLD3DUPqWB_register_Asm_16
5779 16768U, // VLD3DUPqWB_register_Asm_32
5780 16768U, // VLD3DUPqWB_register_Asm_8
5781 16640U, // VLD3LNdAsm_16
5782 16640U, // VLD3LNdAsm_32
5783 16640U, // VLD3LNdAsm_8
5784 33024U, // VLD3LNdWB_fixed_Asm_16
5785 33024U, // VLD3LNdWB_fixed_Asm_32
5786 33024U, // VLD3LNdWB_fixed_Asm_8
5787 524544U, // VLD3LNdWB_register_Asm_16
5788 524544U, // VLD3LNdWB_register_Asm_32
5789 524544U, // VLD3LNdWB_register_Asm_8
5790 16640U, // VLD3LNqAsm_16
5791 16640U, // VLD3LNqAsm_32
5792 33024U, // VLD3LNqWB_fixed_Asm_16
5793 33024U, // VLD3LNqWB_fixed_Asm_32
5794 524544U, // VLD3LNqWB_register_Asm_16
5795 524544U, // VLD3LNqWB_register_Asm_32
5796 518U, // VLD3dAsm_16
5797 518U, // VLD3dAsm_32
5798 518U, // VLD3dAsm_8
5799 646U, // VLD3dWB_fixed_Asm_16
5800 646U, // VLD3dWB_fixed_Asm_32
5801 646U, // VLD3dWB_fixed_Asm_8
5802 49926U, // VLD3dWB_register_Asm_16
5803 49926U, // VLD3dWB_register_Asm_32
5804 49926U, // VLD3dWB_register_Asm_8
5805 2U, // VLD3qAsm_16
5806 2U, // VLD3qAsm_32
5807 2U, // VLD3qAsm_8
5808 4U, // VLD3qWB_fixed_Asm_16
5809 4U, // VLD3qWB_fixed_Asm_32
5810 4U, // VLD3qWB_fixed_Asm_8
5811 16768U, // VLD3qWB_register_Asm_16
5812 16768U, // VLD3qWB_register_Asm_32
5813 16768U, // VLD3qWB_register_Asm_8
5814 2U, // VLD4DUPdAsm_16
5815 2U, // VLD4DUPdAsm_32
5816 2U, // VLD4DUPdAsm_8
5817 4U, // VLD4DUPdWB_fixed_Asm_16
5818 4U, // VLD4DUPdWB_fixed_Asm_32
5819 4U, // VLD4DUPdWB_fixed_Asm_8
5820 16768U, // VLD4DUPdWB_register_Asm_16
5821 16768U, // VLD4DUPdWB_register_Asm_32
5822 16768U, // VLD4DUPdWB_register_Asm_8
5823 2U, // VLD4DUPqAsm_16
5824 2U, // VLD4DUPqAsm_32
5825 2U, // VLD4DUPqAsm_8
5826 4U, // VLD4DUPqWB_fixed_Asm_16
5827 4U, // VLD4DUPqWB_fixed_Asm_32
5828 4U, // VLD4DUPqWB_fixed_Asm_8
5829 16768U, // VLD4DUPqWB_register_Asm_16
5830 16768U, // VLD4DUPqWB_register_Asm_32
5831 16768U, // VLD4DUPqWB_register_Asm_8
5832 16640U, // VLD4LNdAsm_16
5833 16640U, // VLD4LNdAsm_32
5834 16640U, // VLD4LNdAsm_8
5835 33024U, // VLD4LNdWB_fixed_Asm_16
5836 33024U, // VLD4LNdWB_fixed_Asm_32
5837 33024U, // VLD4LNdWB_fixed_Asm_8
5838 524544U, // VLD4LNdWB_register_Asm_16
5839 524544U, // VLD4LNdWB_register_Asm_32
5840 524544U, // VLD4LNdWB_register_Asm_8
5841 16640U, // VLD4LNqAsm_16
5842 16640U, // VLD4LNqAsm_32
5843 33024U, // VLD4LNqWB_fixed_Asm_16
5844 33024U, // VLD4LNqWB_fixed_Asm_32
5845 524544U, // VLD4LNqWB_register_Asm_16
5846 524544U, // VLD4LNqWB_register_Asm_32
5847 518U, // VLD4dAsm_16
5848 518U, // VLD4dAsm_32
5849 518U, // VLD4dAsm_8
5850 646U, // VLD4dWB_fixed_Asm_16
5851 646U, // VLD4dWB_fixed_Asm_32
5852 646U, // VLD4dWB_fixed_Asm_8
5853 49926U, // VLD4dWB_register_Asm_16
5854 49926U, // VLD4dWB_register_Asm_32
5855 49926U, // VLD4dWB_register_Asm_8
5856 2U, // VLD4qAsm_16
5857 2U, // VLD4qAsm_32
5858 2U, // VLD4qAsm_8
5859 4U, // VLD4qWB_fixed_Asm_16
5860 4U, // VLD4qWB_fixed_Asm_32
5861 4U, // VLD4qWB_fixed_Asm_8
5862 16768U, // VLD4qWB_register_Asm_16
5863 16768U, // VLD4qWB_register_Asm_32
5864 16768U, // VLD4qWB_register_Asm_8
5865 0U, // VMOVD0
5866 0U, // VMOVDcc
5867 0U, // VMOVHcc
5868 0U, // VMOVQ0
5869 0U, // VMOVScc
5870 16640U, // VST1LNdAsm_16
5871 16640U, // VST1LNdAsm_32
5872 16640U, // VST1LNdAsm_8
5873 33024U, // VST1LNdWB_fixed_Asm_16
5874 33024U, // VST1LNdWB_fixed_Asm_32
5875 33024U, // VST1LNdWB_fixed_Asm_8
5876 524544U, // VST1LNdWB_register_Asm_16
5877 524544U, // VST1LNdWB_register_Asm_32
5878 524544U, // VST1LNdWB_register_Asm_8
5879 16640U, // VST2LNdAsm_16
5880 16640U, // VST2LNdAsm_32
5881 16640U, // VST2LNdAsm_8
5882 33024U, // VST2LNdWB_fixed_Asm_16
5883 33024U, // VST2LNdWB_fixed_Asm_32
5884 33024U, // VST2LNdWB_fixed_Asm_8
5885 524544U, // VST2LNdWB_register_Asm_16
5886 524544U, // VST2LNdWB_register_Asm_32
5887 524544U, // VST2LNdWB_register_Asm_8
5888 16640U, // VST2LNqAsm_16
5889 16640U, // VST2LNqAsm_32
5890 33024U, // VST2LNqWB_fixed_Asm_16
5891 33024U, // VST2LNqWB_fixed_Asm_32
5892 524544U, // VST2LNqWB_register_Asm_16
5893 524544U, // VST2LNqWB_register_Asm_32
5894 16640U, // VST3LNdAsm_16
5895 16640U, // VST3LNdAsm_32
5896 16640U, // VST3LNdAsm_8
5897 33024U, // VST3LNdWB_fixed_Asm_16
5898 33024U, // VST3LNdWB_fixed_Asm_32
5899 33024U, // VST3LNdWB_fixed_Asm_8
5900 524544U, // VST3LNdWB_register_Asm_16
5901 524544U, // VST3LNdWB_register_Asm_32
5902 524544U, // VST3LNdWB_register_Asm_8
5903 16640U, // VST3LNqAsm_16
5904 16640U, // VST3LNqAsm_32
5905 33024U, // VST3LNqWB_fixed_Asm_16
5906 33024U, // VST3LNqWB_fixed_Asm_32
5907 524544U, // VST3LNqWB_register_Asm_16
5908 524544U, // VST3LNqWB_register_Asm_32
5909 518U, // VST3dAsm_16
5910 518U, // VST3dAsm_32
5911 518U, // VST3dAsm_8
5912 646U, // VST3dWB_fixed_Asm_16
5913 646U, // VST3dWB_fixed_Asm_32
5914 646U, // VST3dWB_fixed_Asm_8
5915 49926U, // VST3dWB_register_Asm_16
5916 49926U, // VST3dWB_register_Asm_32
5917 49926U, // VST3dWB_register_Asm_8
5918 2U, // VST3qAsm_16
5919 2U, // VST3qAsm_32
5920 2U, // VST3qAsm_8
5921 4U, // VST3qWB_fixed_Asm_16
5922 4U, // VST3qWB_fixed_Asm_32
5923 4U, // VST3qWB_fixed_Asm_8
5924 16768U, // VST3qWB_register_Asm_16
5925 16768U, // VST3qWB_register_Asm_32
5926 16768U, // VST3qWB_register_Asm_8
5927 16640U, // VST4LNdAsm_16
5928 16640U, // VST4LNdAsm_32
5929 16640U, // VST4LNdAsm_8
5930 33024U, // VST4LNdWB_fixed_Asm_16
5931 33024U, // VST4LNdWB_fixed_Asm_32
5932 33024U, // VST4LNdWB_fixed_Asm_8
5933 524544U, // VST4LNdWB_register_Asm_16
5934 524544U, // VST4LNdWB_register_Asm_32
5935 524544U, // VST4LNdWB_register_Asm_8
5936 16640U, // VST4LNqAsm_16
5937 16640U, // VST4LNqAsm_32
5938 33024U, // VST4LNqWB_fixed_Asm_16
5939 33024U, // VST4LNqWB_fixed_Asm_32
5940 524544U, // VST4LNqWB_register_Asm_16
5941 524544U, // VST4LNqWB_register_Asm_32
5942 518U, // VST4dAsm_16
5943 518U, // VST4dAsm_32
5944 518U, // VST4dAsm_8
5945 646U, // VST4dWB_fixed_Asm_16
5946 646U, // VST4dWB_fixed_Asm_32
5947 646U, // VST4dWB_fixed_Asm_8
5948 49926U, // VST4dWB_register_Asm_16
5949 49926U, // VST4dWB_register_Asm_32
5950 49926U, // VST4dWB_register_Asm_8
5951 2U, // VST4qAsm_16
5952 2U, // VST4qAsm_32
5953 2U, // VST4qAsm_8
5954 4U, // VST4qWB_fixed_Asm_16
5955 4U, // VST4qWB_fixed_Asm_32
5956 4U, // VST4qWB_fixed_Asm_8
5957 16768U, // VST4qWB_register_Asm_16
5958 16768U, // VST4qWB_register_Asm_32
5959 16768U, // VST4qWB_register_Asm_8
5960 0U, // WIN__CHKSTK
5961 0U, // WIN__DBZCHK
5962 0U, // t2ADDSri
5963 0U, // t2ADDSrr
5964 0U, // t2ADDSrs
5965 0U, // t2BF_LabelPseudo
5966 0U, // t2BR_JT
5967 0U, // t2BXAUT_RET
5968 0U, // t2CALL_BTI
5969 0U, // t2DoLoopStart
5970 0U, // t2DoLoopStartTP
5971 0U, // t2LDMIA_RET
5972 0U, // t2LDRB_OFFSET_imm
5973 896U, // t2LDRB_POST_imm
5974 0U, // t2LDRB_PRE_imm
5975 16384U, // t2LDRBpcrel
5976 16384U, // t2LDRConstPool
5977 0U, // t2LDRH_OFFSET_imm
5978 896U, // t2LDRH_POST_imm
5979 0U, // t2LDRH_PRE_imm
5980 16384U, // t2LDRHpcrel
5981 0U, // t2LDRLIT_ga_pcrel
5982 0U, // t2LDRSB_OFFSET_imm
5983 896U, // t2LDRSB_POST_imm
5984 0U, // t2LDRSB_PRE_imm
5985 16384U, // t2LDRSBpcrel
5986 0U, // t2LDRSH_OFFSET_imm
5987 896U, // t2LDRSH_POST_imm
5988 0U, // t2LDRSH_PRE_imm
5989 16384U, // t2LDRSHpcrel
5990 896U, // t2LDR_POST_imm
5991 0U, // t2LDR_PRE_imm
5992 0U, // t2LDRpci_pic
5993 16384U, // t2LDRpcrel
5994 0U, // t2LEApcrel
5995 0U, // t2LEApcrelJT
5996 0U, // t2LoopDec
5997 0U, // t2LoopEnd
5998 0U, // t2LoopEndDec
5999 0U, // t2MOVCCasr
6000 0U, // t2MOVCCi
6001 0U, // t2MOVCCi16
6002 0U, // t2MOVCCi32imm
6003 0U, // t2MOVCClsl
6004 0U, // t2MOVCClsr
6005 0U, // t2MOVCCr
6006 0U, // t2MOVCCror
6007 1024U, // t2MOVSsi
6008 1152U, // t2MOVSsr
6009 0U, // t2MOVTi16_ga_pcrel
6010 0U, // t2MOV_ga_pcrel
6011 0U, // t2MOVi16_ga_pcrel
6012 0U, // t2MOVi32imm
6013 1024U, // t2MOVsi
6014 1152U, // t2MOVsr
6015 0U, // t2MVNCCi
6016 0U, // t2RSBSri
6017 0U, // t2RSBSrs
6018 0U, // t2STRB_OFFSET_imm
6019 896U, // t2STRB_POST_imm
6020 0U, // t2STRB_PRE_imm
6021 0U, // t2STRB_preidx
6022 0U, // t2STRH_OFFSET_imm
6023 896U, // t2STRH_POST_imm
6024 0U, // t2STRH_PRE_imm
6025 0U, // t2STRH_preidx
6026 896U, // t2STR_POST_imm
6027 0U, // t2STR_PRE_imm
6028 0U, // t2STR_preidx
6029 0U, // t2SUBSri
6030 0U, // t2SUBSrr
6031 0U, // t2SUBSrs
6032 0U, // t2SpeculationBarrierISBDSBEndBB
6033 0U, // t2SpeculationBarrierSBEndBB
6034 0U, // t2TBB_JT
6035 0U, // t2TBH_JT
6036 0U, // t2WhileLoopSetup
6037 0U, // t2WhileLoopStart
6038 0U, // t2WhileLoopStartLR
6039 0U, // t2WhileLoopStartTP
6040 0U, // tADCS
6041 0U, // tADDSi3
6042 0U, // tADDSi8
6043 0U, // tADDSrr
6044 0U, // tADDframe
6045 0U, // tADJCALLSTACKDOWN
6046 0U, // tADJCALLSTACKUP
6047 0U, // tBLXNS_CALL
6048 0U, // tBLXr_noip
6049 0U, // tBL_PUSHLR
6050 0U, // tBRIND
6051 0U, // tBR_JTr
6052 0U, // tBXNS_RET
6053 0U, // tBX_CALL
6054 0U, // tBX_RET
6055 0U, // tBX_RET_vararg
6056 0U, // tBfar
6057 0U, // tCMP_SWAP_16
6058 0U, // tCMP_SWAP_32
6059 0U, // tCMP_SWAP_8
6060 0U, // tLDMIA_UPD
6061 16384U, // tLDRConstPool
6062 0U, // tLDRLIT_ga_abs
6063 0U, // tLDRLIT_ga_pcrel
6064 0U, // tLDR_postidx
6065 0U, // tLDRpci_pic
6066 0U, // tLEApcrel
6067 0U, // tLEApcrelJT
6068 0U, // tLSLSri
6069 0U, // tMOVCCr_pseudo
6070 0U, // tMOVi32imm
6071 0U, // tPOP_RET
6072 0U, // tRSBS
6073 0U, // tSBCS
6074 0U, // tSUBSi3
6075 0U, // tSUBSi8
6076 0U, // tSUBSrr
6077 0U, // tTAILJMPd
6078 0U, // tTAILJMPdND
6079 0U, // tTAILJMPr
6080 0U, // tTBB_JT
6081 0U, // tTBH_JT
6082 0U, // tTPsoft
6083 1048576U, // ADCri
6084 0U, // ADCrr
6085 1572864U, // ADCrsi
6086 0U, // ADCrsr
6087 1048576U, // ADDri
6088 0U, // ADDrr
6089 1572864U, // ADDrsi
6090 0U, // ADDrsr
6091 1280U, // ADR
6092 2U, // AESD
6093 2U, // AESE
6094 2U, // AESIMC
6095 2U, // AESMC
6096 1048576U, // ANDri
6097 0U, // ANDrr
6098 1572864U, // ANDrsi
6099 0U, // ANDrsr
6100 520U, // BF16VDOTI_VDOTD
6101 520U, // BF16VDOTI_VDOTQ
6102 2U, // BF16VDOTS_VDOTD
6103 2U, // BF16VDOTS_VDOTQ
6104 2U, // BF16_VCVT
6105 2U, // BF16_VCVTB
6106 2U, // BF16_VCVTT
6107 1408U, // BFC
6108 2098688U, // BFI
6109 1048576U, // BICri
6110 0U, // BICrr
6111 1572864U, // BICrsi
6112 0U, // BICrsr
6113 0U, // BKPT
6114 0U, // BL
6115 0U, // BLX
6116 2U, // BLX_pred
6117 0U, // BLXi
6118 2U, // BL_pred
6119 0U, // BX
6120 2U, // BXJ
6121 0U, // BX_RET
6122 2U, // BX_pred
6123 2U, // Bcc
6124 2U, // CDE_CX1
6125 16778U, // CDE_CX1A
6126 0U, // CDE_CX1D
6127 524U, // CDE_CX1DA
6128 16768U, // CDE_CX2
6129 524682U, // CDE_CX2A
6130 526U, // CDE_CX2D
6131 2687756U, // CDE_CX2DA
6132 524672U, // CDE_CX3
6133 34079114U, // CDE_CX3A
6134 2687758U, // CDE_CX3D
6135 70320908U, // CDE_CX3DA
6136 2U, // CDE_VCX1A_fpdp
6137 2U, // CDE_VCX1A_fpsp
6138 16778U, // CDE_VCX1A_vec
6139 2U, // CDE_VCX1_fpdp
6140 2U, // CDE_VCX1_fpsp
6141 17930U, // CDE_VCX1_vec
6142 18048U, // CDE_VCX2A_fpdp
6143 18048U, // CDE_VCX2A_fpsp
6144 524682U, // CDE_VCX2A_vec
6145 16768U, // CDE_VCX2_fpdp
6146 16768U, // CDE_VCX2_fpsp
6147 3671562U, // CDE_VCX2_vec
6148 4195968U, // CDE_VCX3A_fpdp
6149 4195968U, // CDE_VCX3A_fpsp
6150 34079114U, // CDE_VCX3A_vec
6151 524672U, // CDE_VCX3_fpdp
6152 524672U, // CDE_VCX3_fpsp
6153 37225994U, // CDE_VCX3_vec
6154 82704U, // CDP
6155 0U, // CDP2
6156 0U, // CLREX
6157 16384U, // CLZ
6158 1792U, // CMNri
6159 16384U, // CMNzrr
6160 1920U, // CMNzrsi
6161 1152U, // CMNzrsr
6162 1792U, // CMPri
6163 16384U, // CMPrr
6164 1920U, // CMPrsi
6165 1152U, // CMPrsr
6166 0U, // CPS1p
6167 2U, // CPS2p
6168 17920U, // CPS3p
6169 17920U, // CRC32B
6170 17920U, // CRC32CB
6171 17920U, // CRC32CH
6172 17920U, // CRC32CW
6173 17920U, // CRC32H
6174 17920U, // CRC32W
6175 2U, // DBG
6176 0U, // DMB
6177 0U, // DSB
6178 1048576U, // EORri
6179 0U, // EORrr
6180 1572864U, // EORrsi
6181 0U, // EORrsr
6182 0U, // ERET
6183 18U, // FCONSTD
6184 2048U, // FCONSTH
6185 2048U, // FCONSTS
6186 532U, // FLDMXDB_UPD
6187 18560U, // FLDMXIA
6188 532U, // FLDMXIA_UPD
6189 0U, // FMSTAT
6190 532U, // FSTMXDB_UPD
6191 18560U, // FSTMXIA
6192 532U, // FSTMXIA_UPD
6193 2U, // HINT
6194 0U, // HLT
6195 0U, // HVC
6196 0U, // ISB
6197 128U, // LDA
6198 128U, // LDAB
6199 128U, // LDAEX
6200 128U, // LDAEXB
6201 0U, // LDAEXD
6202 128U, // LDAEXH
6203 128U, // LDAH
6204 0U, // LDC2L_OFFSET
6205 2304U, // LDC2L_OPTION
6206 2432U, // LDC2L_POST
6207 0U, // LDC2L_PRE
6208 0U, // LDC2_OFFSET
6209 2304U, // LDC2_OPTION
6210 2432U, // LDC2_POST
6211 0U, // LDC2_PRE
6212 2582U, // LDCL_OFFSET
6213 4721302U, // LDCL_OPTION
6214 5245590U, // LDCL_POST
6215 2838U, // LDCL_PRE
6216 2582U, // LDC_OFFSET
6217 4721302U, // LDC_OPTION
6218 5245590U, // LDC_POST
6219 2838U, // LDC_PRE
6220 18560U, // LDMDA
6221 532U, // LDMDA_UPD
6222 18560U, // LDMDB
6223 532U, // LDMDB_UPD
6224 18560U, // LDMIA
6225 532U, // LDMIA_UPD
6226 18560U, // LDMIB
6227 532U, // LDMIB_UPD
6228 5769856U, // LDRBT_POST_IMM
6229 5769856U, // LDRBT_POST_REG
6230 5769856U, // LDRB_POST_IMM
6231 5769856U, // LDRB_POST_REG
6232 2944U, // LDRB_PRE_IMM
6233 3072U, // LDRB_PRE_REG
6234 3200U, // LDRBi12
6235 3328U, // LDRBrs
6236 6291456U, // LDRD
6237 40370176U, // LDRD_POST
6238 7340032U, // LDRD_PRE
6239 128U, // LDREX
6240 128U, // LDREXB
6241 0U, // LDREXD
6242 128U, // LDREXH
6243 3456U, // LDRH
6244 7867008U, // LDRHTi
6245 8391296U, // LDRHTr
6246 8915584U, // LDRH_POST
6247 3584U, // LDRH_PRE
6248 3456U, // LDRSB
6249 7867008U, // LDRSBTi
6250 8391296U, // LDRSBTr
6251 8915584U, // LDRSB_POST
6252 3584U, // LDRSB_PRE
6253 3456U, // LDRSH
6254 7867008U, // LDRSHTi
6255 8391296U, // LDRSHTr
6256 8915584U, // LDRSH_POST
6257 3584U, // LDRSH_PRE
6258 5769856U, // LDRT_POST_IMM
6259 5769856U, // LDRT_POST_REG
6260 5769856U, // LDR_POST_IMM
6261 5769856U, // LDR_POST_REG
6262 2944U, // LDR_PRE_IMM
6263 3072U, // LDR_PRE_REG
6264 3200U, // LDRcp
6265 3200U, // LDRi12
6266 3328U, // LDRrs
6267 103908112U, // MCR
6268 3712U, // MCR2
6269 137462544U, // MCRR
6270 9437568U, // MCRR2
6271 33554432U, // MLA
6272 33554432U, // MLS
6273 0U, // MOVPCLR
6274 17920U, // MOVTi16
6275 1792U, // MOVi
6276 16384U, // MOVi16
6277 16384U, // MOVr
6278 16384U, // MOVr_TC
6279 1920U, // MOVsi
6280 1152U, // MOVsr
6281 115480U, // MRC
6282 3712U, // MRC2
6283 0U, // MRRC
6284 0U, // MRRC2
6285 26U, // MRS
6286 3840U, // MRSbanked
6287 28U, // MRSsys
6288 528U, // MSR
6289 0U, // MSRbanked
6290 30U, // MSRi
6291 0U, // MUL
6292 524288U, // MVE_ASRLi
6293 524288U, // MVE_ASRLr
6294 2U, // MVE_DLSTP_16
6295 2U, // MVE_DLSTP_32
6296 2U, // MVE_DLSTP_64
6297 2U, // MVE_DLSTP_8
6298 0U, // MVE_LCTP
6299 0U, // MVE_LETP
6300 524288U, // MVE_LSLLi
6301 524288U, // MVE_LSLLr
6302 524288U, // MVE_LSRL
6303 17920U, // MVE_SQRSHR
6304 9961472U, // MVE_SQRSHRL
6305 17920U, // MVE_SQSHL
6306 524288U, // MVE_SQSHLL
6307 17920U, // MVE_SRSHR
6308 524288U, // MVE_SRSHRL
6309 17920U, // MVE_UQRSHL
6310 9961472U, // MVE_UQRSHLL
6311 17920U, // MVE_UQSHL
6312 524288U, // MVE_UQSHLL
6313 17920U, // MVE_URSHR
6314 524288U, // MVE_URSHRL
6315 3671552U, // MVE_VABAVs16
6316 3671552U, // MVE_VABAVs32
6317 3671552U, // MVE_VABAVs8
6318 3671552U, // MVE_VABAVu16
6319 3671552U, // MVE_VABAVu32
6320 3671552U, // MVE_VABAVu8
6321 0U, // MVE_VABDf16
6322 0U, // MVE_VABDf32
6323 0U, // MVE_VABDs16
6324 0U, // MVE_VABDs32
6325 0U, // MVE_VABDs8
6326 0U, // MVE_VABDu16
6327 0U, // MVE_VABDu32
6328 0U, // MVE_VABDu8
6329 16384U, // MVE_VABSf16
6330 16384U, // MVE_VABSf32
6331 16384U, // MVE_VABSs16
6332 16384U, // MVE_VABSs32
6333 16384U, // MVE_VABSs8
6334 3671552U, // MVE_VADC
6335 3671552U, // MVE_VADCI
6336 524288U, // MVE_VADDLVs32acc
6337 0U, // MVE_VADDLVs32no_acc
6338 524288U, // MVE_VADDLVu32acc
6339 0U, // MVE_VADDLVu32no_acc
6340 17920U, // MVE_VADDVs16acc
6341 16384U, // MVE_VADDVs16no_acc
6342 17920U, // MVE_VADDVs32acc
6343 16384U, // MVE_VADDVs32no_acc
6344 17920U, // MVE_VADDVs8acc
6345 16384U, // MVE_VADDVs8no_acc
6346 17920U, // MVE_VADDVu16acc
6347 16384U, // MVE_VADDVu16no_acc
6348 17920U, // MVE_VADDVu32acc
6349 16384U, // MVE_VADDVu32no_acc
6350 17920U, // MVE_VADDVu8acc
6351 16384U, // MVE_VADDVu8no_acc
6352 0U, // MVE_VADD_qr_f16
6353 0U, // MVE_VADD_qr_f32
6354 0U, // MVE_VADD_qr_i16
6355 0U, // MVE_VADD_qr_i32
6356 0U, // MVE_VADD_qr_i8
6357 0U, // MVE_VADDf16
6358 0U, // MVE_VADDf32
6359 0U, // MVE_VADDi16
6360 0U, // MVE_VADDi32
6361 0U, // MVE_VADDi8
6362 0U, // MVE_VAND
6363 0U, // MVE_VBIC
6364 3968U, // MVE_VBICimmi16
6365 3968U, // MVE_VBICimmi32
6366 0U, // MVE_VBRSR16
6367 0U, // MVE_VBRSR32
6368 0U, // MVE_VBRSR8
6369 33554432U, // MVE_VCADDf16
6370 33554432U, // MVE_VCADDf32
6371 33554432U, // MVE_VCADDi16
6372 33554432U, // MVE_VCADDi32
6373 33554432U, // MVE_VCADDi8
6374 16384U, // MVE_VCLSs16
6375 16384U, // MVE_VCLSs32
6376 16384U, // MVE_VCLSs8
6377 16384U, // MVE_VCLZs16
6378 16384U, // MVE_VCLZs32
6379 16384U, // MVE_VCLZs8
6380 37225984U, // MVE_VCMLAf16
6381 37225984U, // MVE_VCMLAf32
6382 0U, // MVE_VCMPf16
6383 0U, // MVE_VCMPf16r
6384 0U, // MVE_VCMPf32
6385 0U, // MVE_VCMPf32r
6386 0U, // MVE_VCMPi16
6387 0U, // MVE_VCMPi16r
6388 0U, // MVE_VCMPi32
6389 0U, // MVE_VCMPi32r
6390 0U, // MVE_VCMPi8
6391 0U, // MVE_VCMPi8r
6392 0U, // MVE_VCMPs16
6393 0U, // MVE_VCMPs16r
6394 0U, // MVE_VCMPs32
6395 0U, // MVE_VCMPs32r
6396 0U, // MVE_VCMPs8
6397 0U, // MVE_VCMPs8r
6398 0U, // MVE_VCMPu16
6399 0U, // MVE_VCMPu16r
6400 0U, // MVE_VCMPu32
6401 0U, // MVE_VCMPu32r
6402 0U, // MVE_VCMPu8
6403 0U, // MVE_VCMPu8r
6404 33554432U, // MVE_VCMULf16
6405 33554432U, // MVE_VCMULf32
6406 2U, // MVE_VCTP16
6407 2U, // MVE_VCTP32
6408 2U, // MVE_VCTP64
6409 2U, // MVE_VCTP8
6410 2U, // MVE_VCVTf16f32bh
6411 2U, // MVE_VCVTf16f32th
6412 536U, // MVE_VCVTf16s16_fix
6413 0U, // MVE_VCVTf16s16n
6414 536U, // MVE_VCVTf16u16_fix
6415 0U, // MVE_VCVTf16u16n
6416 0U, // MVE_VCVTf32f16bh
6417 0U, // MVE_VCVTf32f16th
6418 536U, // MVE_VCVTf32s32_fix
6419 0U, // MVE_VCVTf32s32n
6420 536U, // MVE_VCVTf32u32_fix
6421 0U, // MVE_VCVTf32u32n
6422 536U, // MVE_VCVTs16f16_fix
6423 0U, // MVE_VCVTs16f16a
6424 0U, // MVE_VCVTs16f16m
6425 0U, // MVE_VCVTs16f16n
6426 0U, // MVE_VCVTs16f16p
6427 0U, // MVE_VCVTs16f16z
6428 536U, // MVE_VCVTs32f32_fix
6429 0U, // MVE_VCVTs32f32a
6430 0U, // MVE_VCVTs32f32m
6431 0U, // MVE_VCVTs32f32n
6432 0U, // MVE_VCVTs32f32p
6433 0U, // MVE_VCVTs32f32z
6434 536U, // MVE_VCVTu16f16_fix
6435 0U, // MVE_VCVTu16f16a
6436 0U, // MVE_VCVTu16f16m
6437 0U, // MVE_VCVTu16f16n
6438 0U, // MVE_VCVTu16f16p
6439 0U, // MVE_VCVTu16f16z
6440 536U, // MVE_VCVTu32f32_fix
6441 0U, // MVE_VCVTu32f32a
6442 0U, // MVE_VCVTu32f32m
6443 0U, // MVE_VCVTu32f32n
6444 0U, // MVE_VCVTu32f32p
6445 0U, // MVE_VCVTu32f32z
6446 3670016U, // MVE_VDDUPu16
6447 3670016U, // MVE_VDDUPu32
6448 3670016U, // MVE_VDDUPu8
6449 16384U, // MVE_VDUP16
6450 16384U, // MVE_VDUP32
6451 16384U, // MVE_VDUP8
6452 37224448U, // MVE_VDWDUPu16
6453 37224448U, // MVE_VDWDUPu32
6454 37224448U, // MVE_VDWDUPu8
6455 0U, // MVE_VEOR
6456 3671552U, // MVE_VFMA_qr_Sf16
6457 3671552U, // MVE_VFMA_qr_Sf32
6458 3671552U, // MVE_VFMA_qr_f16
6459 3671552U, // MVE_VFMA_qr_f32
6460 3671552U, // MVE_VFMAf16
6461 3671552U, // MVE_VFMAf32
6462 3671552U, // MVE_VFMSf16
6463 3671552U, // MVE_VFMSf32
6464 0U, // MVE_VHADD_qr_s16
6465 0U, // MVE_VHADD_qr_s32
6466 0U, // MVE_VHADD_qr_s8
6467 0U, // MVE_VHADD_qr_u16
6468 0U, // MVE_VHADD_qr_u32
6469 0U, // MVE_VHADD_qr_u8
6470 0U, // MVE_VHADDs16
6471 0U, // MVE_VHADDs32
6472 0U, // MVE_VHADDs8
6473 0U, // MVE_VHADDu16
6474 0U, // MVE_VHADDu32
6475 0U, // MVE_VHADDu8
6476 33554432U, // MVE_VHCADDs16
6477 33554432U, // MVE_VHCADDs32
6478 33554432U, // MVE_VHCADDs8
6479 0U, // MVE_VHSUB_qr_s16
6480 0U, // MVE_VHSUB_qr_s32
6481 0U, // MVE_VHSUB_qr_s8
6482 0U, // MVE_VHSUB_qr_u16
6483 0U, // MVE_VHSUB_qr_u32
6484 0U, // MVE_VHSUB_qr_u8
6485 0U, // MVE_VHSUBs16
6486 0U, // MVE_VHSUBs32
6487 0U, // MVE_VHSUBs8
6488 0U, // MVE_VHSUBu16
6489 0U, // MVE_VHSUBu32
6490 0U, // MVE_VHSUBu8
6491 3670016U, // MVE_VIDUPu16
6492 3670016U, // MVE_VIDUPu32
6493 3670016U, // MVE_VIDUPu8
6494 37224448U, // MVE_VIWDUPu16
6495 37224448U, // MVE_VIWDUPu32
6496 37224448U, // MVE_VIWDUPu8
6497 0U, // MVE_VLD20_16
6498 0U, // MVE_VLD20_16_wb
6499 0U, // MVE_VLD20_32
6500 0U, // MVE_VLD20_32_wb
6501 0U, // MVE_VLD20_8
6502 0U, // MVE_VLD20_8_wb
6503 0U, // MVE_VLD21_16
6504 0U, // MVE_VLD21_16_wb
6505 0U, // MVE_VLD21_32
6506 0U, // MVE_VLD21_32_wb
6507 0U, // MVE_VLD21_8
6508 0U, // MVE_VLD21_8_wb
6509 0U, // MVE_VLD40_16
6510 0U, // MVE_VLD40_16_wb
6511 0U, // MVE_VLD40_32
6512 0U, // MVE_VLD40_32_wb
6513 0U, // MVE_VLD40_8
6514 0U, // MVE_VLD40_8_wb
6515 0U, // MVE_VLD41_16
6516 0U, // MVE_VLD41_16_wb
6517 0U, // MVE_VLD41_32
6518 0U, // MVE_VLD41_32_wb
6519 0U, // MVE_VLD41_8
6520 0U, // MVE_VLD41_8_wb
6521 0U, // MVE_VLD42_16
6522 0U, // MVE_VLD42_16_wb
6523 0U, // MVE_VLD42_32
6524 0U, // MVE_VLD42_32_wb
6525 0U, // MVE_VLD42_8
6526 0U, // MVE_VLD42_8_wb
6527 0U, // MVE_VLD43_16
6528 0U, // MVE_VLD43_16_wb
6529 0U, // MVE_VLD43_32
6530 0U, // MVE_VLD43_32_wb
6531 0U, // MVE_VLD43_8
6532 0U, // MVE_VLD43_8_wb
6533 4096U, // MVE_VLDRBS16
6534 133760U, // MVE_VLDRBS16_post
6535 4224U, // MVE_VLDRBS16_pre
6536 4352U, // MVE_VLDRBS16_rq
6537 4096U, // MVE_VLDRBS32
6538 133760U, // MVE_VLDRBS32_post
6539 4224U, // MVE_VLDRBS32_pre
6540 4352U, // MVE_VLDRBS32_rq
6541 4096U, // MVE_VLDRBU16
6542 133760U, // MVE_VLDRBU16_post
6543 4224U, // MVE_VLDRBU16_pre
6544 4352U, // MVE_VLDRBU16_rq
6545 4096U, // MVE_VLDRBU32
6546 133760U, // MVE_VLDRBU32_post
6547 4224U, // MVE_VLDRBU32_pre
6548 4352U, // MVE_VLDRBU32_rq
6549 4096U, // MVE_VLDRBU8
6550 133760U, // MVE_VLDRBU8_post
6551 4480U, // MVE_VLDRBU8_pre
6552 4352U, // MVE_VLDRBU8_rq
6553 4096U, // MVE_VLDRDU64_qi
6554 4224U, // MVE_VLDRDU64_qi_pre
6555 4608U, // MVE_VLDRDU64_rq
6556 4352U, // MVE_VLDRDU64_rq_u
6557 4096U, // MVE_VLDRHS32
6558 133760U, // MVE_VLDRHS32_post
6559 4224U, // MVE_VLDRHS32_pre
6560 4736U, // MVE_VLDRHS32_rq
6561 4352U, // MVE_VLDRHS32_rq_u
6562 4096U, // MVE_VLDRHU16
6563 133760U, // MVE_VLDRHU16_post
6564 4480U, // MVE_VLDRHU16_pre
6565 4736U, // MVE_VLDRHU16_rq
6566 4352U, // MVE_VLDRHU16_rq_u
6567 4096U, // MVE_VLDRHU32
6568 133760U, // MVE_VLDRHU32_post
6569 4224U, // MVE_VLDRHU32_pre
6570 4736U, // MVE_VLDRHU32_rq
6571 4352U, // MVE_VLDRHU32_rq_u
6572 4096U, // MVE_VLDRWU32
6573 133760U, // MVE_VLDRWU32_post
6574 4480U, // MVE_VLDRWU32_pre
6575 4096U, // MVE_VLDRWU32_qi
6576 4224U, // MVE_VLDRWU32_qi_pre
6577 4864U, // MVE_VLDRWU32_rq
6578 4352U, // MVE_VLDRWU32_rq_u
6579 17920U, // MVE_VMAXAVs16
6580 17920U, // MVE_VMAXAVs32
6581 17920U, // MVE_VMAXAVs8
6582 17920U, // MVE_VMAXAs16
6583 17920U, // MVE_VMAXAs32
6584 17920U, // MVE_VMAXAs8
6585 17920U, // MVE_VMAXNMAVf16
6586 17920U, // MVE_VMAXNMAVf32
6587 17920U, // MVE_VMAXNMAf16
6588 17920U, // MVE_VMAXNMAf32
6589 17920U, // MVE_VMAXNMVf16
6590 17920U, // MVE_VMAXNMVf32
6591 0U, // MVE_VMAXNMf16
6592 0U, // MVE_VMAXNMf32
6593 17920U, // MVE_VMAXVs16
6594 17920U, // MVE_VMAXVs32
6595 17920U, // MVE_VMAXVs8
6596 17920U, // MVE_VMAXVu16
6597 17920U, // MVE_VMAXVu32
6598 17920U, // MVE_VMAXVu8
6599 0U, // MVE_VMAXs16
6600 0U, // MVE_VMAXs32
6601 0U, // MVE_VMAXs8
6602 0U, // MVE_VMAXu16
6603 0U, // MVE_VMAXu32
6604 0U, // MVE_VMAXu8
6605 17920U, // MVE_VMINAVs16
6606 17920U, // MVE_VMINAVs32
6607 17920U, // MVE_VMINAVs8
6608 17920U, // MVE_VMINAs16
6609 17920U, // MVE_VMINAs32
6610 17920U, // MVE_VMINAs8
6611 17920U, // MVE_VMINNMAVf16
6612 17920U, // MVE_VMINNMAVf32
6613 17920U, // MVE_VMINNMAf16
6614 17920U, // MVE_VMINNMAf32
6615 17920U, // MVE_VMINNMVf16
6616 17920U, // MVE_VMINNMVf32
6617 0U, // MVE_VMINNMf16
6618 0U, // MVE_VMINNMf32
6619 17920U, // MVE_VMINVs16
6620 17920U, // MVE_VMINVs32
6621 17920U, // MVE_VMINVs8
6622 17920U, // MVE_VMINVu16
6623 17920U, // MVE_VMINVu32
6624 17920U, // MVE_VMINVu8
6625 0U, // MVE_VMINs16
6626 0U, // MVE_VMINs32
6627 0U, // MVE_VMINs8
6628 0U, // MVE_VMINu16
6629 0U, // MVE_VMINu32
6630 0U, // MVE_VMINu8
6631 3671552U, // MVE_VMLADAVas16
6632 3671552U, // MVE_VMLADAVas32
6633 3671552U, // MVE_VMLADAVas8
6634 3671552U, // MVE_VMLADAVau16
6635 3671552U, // MVE_VMLADAVau32
6636 3671552U, // MVE_VMLADAVau8
6637 3671552U, // MVE_VMLADAVaxs16
6638 3671552U, // MVE_VMLADAVaxs32
6639 3671552U, // MVE_VMLADAVaxs8
6640 0U, // MVE_VMLADAVs16
6641 0U, // MVE_VMLADAVs32
6642 0U, // MVE_VMLADAVs8
6643 0U, // MVE_VMLADAVu16
6644 0U, // MVE_VMLADAVu32
6645 0U, // MVE_VMLADAVu8
6646 0U, // MVE_VMLADAVxs16
6647 0U, // MVE_VMLADAVxs32
6648 0U, // MVE_VMLADAVxs8
6649 34078720U, // MVE_VMLALDAVas16
6650 34078720U, // MVE_VMLALDAVas32
6651 34078720U, // MVE_VMLALDAVau16
6652 34078720U, // MVE_VMLALDAVau32
6653 34078720U, // MVE_VMLALDAVaxs16
6654 34078720U, // MVE_VMLALDAVaxs32
6655 33554432U, // MVE_VMLALDAVs16
6656 33554432U, // MVE_VMLALDAVs32
6657 33554432U, // MVE_VMLALDAVu16
6658 33554432U, // MVE_VMLALDAVu32
6659 33554432U, // MVE_VMLALDAVxs16
6660 33554432U, // MVE_VMLALDAVxs32
6661 3671552U, // MVE_VMLAS_qr_i16
6662 3671552U, // MVE_VMLAS_qr_i32
6663 3671552U, // MVE_VMLAS_qr_i8
6664 3671552U, // MVE_VMLA_qr_i16
6665 3671552U, // MVE_VMLA_qr_i32
6666 3671552U, // MVE_VMLA_qr_i8
6667 3671552U, // MVE_VMLSDAVas16
6668 3671552U, // MVE_VMLSDAVas32
6669 3671552U, // MVE_VMLSDAVas8
6670 3671552U, // MVE_VMLSDAVaxs16
6671 3671552U, // MVE_VMLSDAVaxs32
6672 3671552U, // MVE_VMLSDAVaxs8
6673 0U, // MVE_VMLSDAVs16
6674 0U, // MVE_VMLSDAVs32
6675 0U, // MVE_VMLSDAVs8
6676 0U, // MVE_VMLSDAVxs16
6677 0U, // MVE_VMLSDAVxs32
6678 0U, // MVE_VMLSDAVxs8
6679 34078720U, // MVE_VMLSLDAVas16
6680 34078720U, // MVE_VMLSLDAVas32
6681 34078720U, // MVE_VMLSLDAVaxs16
6682 34078720U, // MVE_VMLSLDAVaxs32
6683 33554432U, // MVE_VMLSLDAVs16
6684 33554432U, // MVE_VMLSLDAVs32
6685 33554432U, // MVE_VMLSLDAVxs16
6686 33554432U, // MVE_VMLSLDAVxs32
6687 16384U, // MVE_VMOVLs16bh
6688 16384U, // MVE_VMOVLs16th
6689 16384U, // MVE_VMOVLs8bh
6690 16384U, // MVE_VMOVLs8th
6691 16384U, // MVE_VMOVLu16bh
6692 16384U, // MVE_VMOVLu16th
6693 16384U, // MVE_VMOVLu8bh
6694 16384U, // MVE_VMOVLu8th
6695 17920U, // MVE_VMOVNi16bh
6696 17920U, // MVE_VMOVNi16th
6697 17920U, // MVE_VMOVNi32bh
6698 17920U, // MVE_VMOVNi32th
6699 147456U, // MVE_VMOV_from_lane_32
6700 147456U, // MVE_VMOV_from_lane_s16
6701 147456U, // MVE_VMOV_from_lane_s8
6702 147456U, // MVE_VMOV_from_lane_u16
6703 147456U, // MVE_VMOV_from_lane_u8
6704 10650376U, // MVE_VMOV_q_rr
6705 167772160U, // MVE_VMOV_rr_q
6706 32U, // MVE_VMOV_to_lane_16
6707 32U, // MVE_VMOV_to_lane_32
6708 32U, // MVE_VMOV_to_lane_8
6709 2048U, // MVE_VMOVimmf32
6710 4992U, // MVE_VMOVimmi16
6711 4992U, // MVE_VMOVimmi32
6712 0U, // MVE_VMOVimmi64
6713 4992U, // MVE_VMOVimmi8
6714 0U, // MVE_VMULHs16
6715 0U, // MVE_VMULHs32
6716 0U, // MVE_VMULHs8
6717 0U, // MVE_VMULHu16
6718 0U, // MVE_VMULHu32
6719 0U, // MVE_VMULHu8
6720 0U, // MVE_VMULLBp16
6721 0U, // MVE_VMULLBp8
6722 0U, // MVE_VMULLBs16
6723 0U, // MVE_VMULLBs32
6724 0U, // MVE_VMULLBs8
6725 0U, // MVE_VMULLBu16
6726 0U, // MVE_VMULLBu32
6727 0U, // MVE_VMULLBu8
6728 0U, // MVE_VMULLTp16
6729 0U, // MVE_VMULLTp8
6730 0U, // MVE_VMULLTs16
6731 0U, // MVE_VMULLTs32
6732 0U, // MVE_VMULLTs8
6733 0U, // MVE_VMULLTu16
6734 0U, // MVE_VMULLTu32
6735 0U, // MVE_VMULLTu8
6736 0U, // MVE_VMUL_qr_f16
6737 0U, // MVE_VMUL_qr_f32
6738 0U, // MVE_VMUL_qr_i16
6739 0U, // MVE_VMUL_qr_i32
6740 0U, // MVE_VMUL_qr_i8
6741 0U, // MVE_VMULf16
6742 0U, // MVE_VMULf32
6743 0U, // MVE_VMULi16
6744 0U, // MVE_VMULi32
6745 0U, // MVE_VMULi8
6746 16384U, // MVE_VMVN
6747 4992U, // MVE_VMVNimmi16
6748 4992U, // MVE_VMVNimmi32
6749 16384U, // MVE_VNEGf16
6750 16384U, // MVE_VNEGf32
6751 16384U, // MVE_VNEGs16
6752 16384U, // MVE_VNEGs32
6753 16384U, // MVE_VNEGs8
6754 0U, // MVE_VORN
6755 0U, // MVE_VORR
6756 3968U, // MVE_VORRimmi16
6757 3968U, // MVE_VORRimmi32
6758 0U, // MVE_VPNOT
6759 0U, // MVE_VPSEL
6760 0U, // MVE_VPST
6761 0U, // MVE_VPTv16i8
6762 0U, // MVE_VPTv16i8r
6763 0U, // MVE_VPTv16s8
6764 0U, // MVE_VPTv16s8r
6765 0U, // MVE_VPTv16u8
6766 0U, // MVE_VPTv16u8r
6767 0U, // MVE_VPTv4f32
6768 0U, // MVE_VPTv4f32r
6769 0U, // MVE_VPTv4i32
6770 0U, // MVE_VPTv4i32r
6771 0U, // MVE_VPTv4s32
6772 0U, // MVE_VPTv4s32r
6773 0U, // MVE_VPTv4u32
6774 0U, // MVE_VPTv4u32r
6775 0U, // MVE_VPTv8f16
6776 0U, // MVE_VPTv8f16r
6777 0U, // MVE_VPTv8i16
6778 0U, // MVE_VPTv8i16r
6779 0U, // MVE_VPTv8s16
6780 0U, // MVE_VPTv8s16r
6781 0U, // MVE_VPTv8u16
6782 0U, // MVE_VPTv8u16r
6783 16384U, // MVE_VQABSs16
6784 16384U, // MVE_VQABSs32
6785 16384U, // MVE_VQABSs8
6786 0U, // MVE_VQADD_qr_s16
6787 0U, // MVE_VQADD_qr_s32
6788 0U, // MVE_VQADD_qr_s8
6789 0U, // MVE_VQADD_qr_u16
6790 0U, // MVE_VQADD_qr_u32
6791 0U, // MVE_VQADD_qr_u8
6792 0U, // MVE_VQADDs16
6793 0U, // MVE_VQADDs32
6794 0U, // MVE_VQADDs8
6795 0U, // MVE_VQADDu16
6796 0U, // MVE_VQADDu32
6797 0U, // MVE_VQADDu8
6798 3671552U, // MVE_VQDMLADHXs16
6799 3671552U, // MVE_VQDMLADHXs32
6800 3671552U, // MVE_VQDMLADHXs8
6801 3671552U, // MVE_VQDMLADHs16
6802 3671552U, // MVE_VQDMLADHs32
6803 3671552U, // MVE_VQDMLADHs8
6804 3671552U, // MVE_VQDMLAH_qrs16
6805 3671552U, // MVE_VQDMLAH_qrs32
6806 3671552U, // MVE_VQDMLAH_qrs8
6807 3671552U, // MVE_VQDMLASH_qrs16
6808 3671552U, // MVE_VQDMLASH_qrs32
6809 3671552U, // MVE_VQDMLASH_qrs8
6810 3671552U, // MVE_VQDMLSDHXs16
6811 3671552U, // MVE_VQDMLSDHXs32
6812 3671552U, // MVE_VQDMLSDHXs8
6813 3671552U, // MVE_VQDMLSDHs16
6814 3671552U, // MVE_VQDMLSDHs32
6815 3671552U, // MVE_VQDMLSDHs8
6816 0U, // MVE_VQDMULH_qr_s16
6817 0U, // MVE_VQDMULH_qr_s32
6818 0U, // MVE_VQDMULH_qr_s8
6819 0U, // MVE_VQDMULHi16
6820 0U, // MVE_VQDMULHi32
6821 0U, // MVE_VQDMULHi8
6822 0U, // MVE_VQDMULL_qr_s16bh
6823 0U, // MVE_VQDMULL_qr_s16th
6824 0U, // MVE_VQDMULL_qr_s32bh
6825 0U, // MVE_VQDMULL_qr_s32th
6826 0U, // MVE_VQDMULLs16bh
6827 0U, // MVE_VQDMULLs16th
6828 0U, // MVE_VQDMULLs32bh
6829 0U, // MVE_VQDMULLs32th
6830 17920U, // MVE_VQMOVNs16bh
6831 17920U, // MVE_VQMOVNs16th
6832 17920U, // MVE_VQMOVNs32bh
6833 17920U, // MVE_VQMOVNs32th
6834 17920U, // MVE_VQMOVNu16bh
6835 17920U, // MVE_VQMOVNu16th
6836 17920U, // MVE_VQMOVNu32bh
6837 17920U, // MVE_VQMOVNu32th
6838 17920U, // MVE_VQMOVUNs16bh
6839 17920U, // MVE_VQMOVUNs16th
6840 17920U, // MVE_VQMOVUNs32bh
6841 17920U, // MVE_VQMOVUNs32th
6842 16384U, // MVE_VQNEGs16
6843 16384U, // MVE_VQNEGs32
6844 16384U, // MVE_VQNEGs8
6845 3671552U, // MVE_VQRDMLADHXs16
6846 3671552U, // MVE_VQRDMLADHXs32
6847 3671552U, // MVE_VQRDMLADHXs8
6848 3671552U, // MVE_VQRDMLADHs16
6849 3671552U, // MVE_VQRDMLADHs32
6850 3671552U, // MVE_VQRDMLADHs8
6851 3671552U, // MVE_VQRDMLAH_qrs16
6852 3671552U, // MVE_VQRDMLAH_qrs32
6853 3671552U, // MVE_VQRDMLAH_qrs8
6854 3671552U, // MVE_VQRDMLASH_qrs16
6855 3671552U, // MVE_VQRDMLASH_qrs32
6856 3671552U, // MVE_VQRDMLASH_qrs8
6857 3671552U, // MVE_VQRDMLSDHXs16
6858 3671552U, // MVE_VQRDMLSDHXs32
6859 3671552U, // MVE_VQRDMLSDHXs8
6860 3671552U, // MVE_VQRDMLSDHs16
6861 3671552U, // MVE_VQRDMLSDHs32
6862 3671552U, // MVE_VQRDMLSDHs8
6863 0U, // MVE_VQRDMULH_qr_s16
6864 0U, // MVE_VQRDMULH_qr_s32
6865 0U, // MVE_VQRDMULH_qr_s8
6866 0U, // MVE_VQRDMULHi16
6867 0U, // MVE_VQRDMULHi32
6868 0U, // MVE_VQRDMULHi8
6869 0U, // MVE_VQRSHL_by_vecs16
6870 0U, // MVE_VQRSHL_by_vecs32
6871 0U, // MVE_VQRSHL_by_vecs8
6872 0U, // MVE_VQRSHL_by_vecu16
6873 0U, // MVE_VQRSHL_by_vecu32
6874 0U, // MVE_VQRSHL_by_vecu8
6875 17920U, // MVE_VQRSHL_qrs16
6876 17920U, // MVE_VQRSHL_qrs32
6877 17920U, // MVE_VQRSHL_qrs8
6878 17920U, // MVE_VQRSHL_qru16
6879 17920U, // MVE_VQRSHL_qru32
6880 17920U, // MVE_VQRSHL_qru8
6881 3671552U, // MVE_VQRSHRNbhs16
6882 3671552U, // MVE_VQRSHRNbhs32
6883 3671552U, // MVE_VQRSHRNbhu16
6884 3671552U, // MVE_VQRSHRNbhu32
6885 3671552U, // MVE_VQRSHRNths16
6886 3671552U, // MVE_VQRSHRNths32
6887 3671552U, // MVE_VQRSHRNthu16
6888 3671552U, // MVE_VQRSHRNthu32
6889 3671552U, // MVE_VQRSHRUNs16bh
6890 3671552U, // MVE_VQRSHRUNs16th
6891 3671552U, // MVE_VQRSHRUNs32bh
6892 3671552U, // MVE_VQRSHRUNs32th
6893 0U, // MVE_VQSHLU_imms16
6894 0U, // MVE_VQSHLU_imms32
6895 0U, // MVE_VQSHLU_imms8
6896 0U, // MVE_VQSHL_by_vecs16
6897 0U, // MVE_VQSHL_by_vecs32
6898 0U, // MVE_VQSHL_by_vecs8
6899 0U, // MVE_VQSHL_by_vecu16
6900 0U, // MVE_VQSHL_by_vecu32
6901 0U, // MVE_VQSHL_by_vecu8
6902 17920U, // MVE_VQSHL_qrs16
6903 17920U, // MVE_VQSHL_qrs32
6904 17920U, // MVE_VQSHL_qrs8
6905 17920U, // MVE_VQSHL_qru16
6906 17920U, // MVE_VQSHL_qru32
6907 17920U, // MVE_VQSHL_qru8
6908 0U, // MVE_VQSHLimms16
6909 0U, // MVE_VQSHLimms32
6910 0U, // MVE_VQSHLimms8
6911 0U, // MVE_VQSHLimmu16
6912 0U, // MVE_VQSHLimmu32
6913 0U, // MVE_VQSHLimmu8
6914 3671552U, // MVE_VQSHRNbhs16
6915 3671552U, // MVE_VQSHRNbhs32
6916 3671552U, // MVE_VQSHRNbhu16
6917 3671552U, // MVE_VQSHRNbhu32
6918 3671552U, // MVE_VQSHRNths16
6919 3671552U, // MVE_VQSHRNths32
6920 3671552U, // MVE_VQSHRNthu16
6921 3671552U, // MVE_VQSHRNthu32
6922 3671552U, // MVE_VQSHRUNs16bh
6923 3671552U, // MVE_VQSHRUNs16th
6924 3671552U, // MVE_VQSHRUNs32bh
6925 3671552U, // MVE_VQSHRUNs32th
6926 0U, // MVE_VQSUB_qr_s16
6927 0U, // MVE_VQSUB_qr_s32
6928 0U, // MVE_VQSUB_qr_s8
6929 0U, // MVE_VQSUB_qr_u16
6930 0U, // MVE_VQSUB_qr_u32
6931 0U, // MVE_VQSUB_qr_u8
6932 0U, // MVE_VQSUBs16
6933 0U, // MVE_VQSUBs32
6934 0U, // MVE_VQSUBs8
6935 0U, // MVE_VQSUBu16
6936 0U, // MVE_VQSUBu32
6937 0U, // MVE_VQSUBu8
6938 16384U, // MVE_VREV16_8
6939 16384U, // MVE_VREV32_16
6940 16384U, // MVE_VREV32_8
6941 16384U, // MVE_VREV64_16
6942 16384U, // MVE_VREV64_32
6943 16384U, // MVE_VREV64_8
6944 0U, // MVE_VRHADDs16
6945 0U, // MVE_VRHADDs32
6946 0U, // MVE_VRHADDs8
6947 0U, // MVE_VRHADDu16
6948 0U, // MVE_VRHADDu32
6949 0U, // MVE_VRHADDu8
6950 16384U, // MVE_VRINTf16A
6951 16384U, // MVE_VRINTf16M
6952 16384U, // MVE_VRINTf16N
6953 16384U, // MVE_VRINTf16P
6954 16384U, // MVE_VRINTf16X
6955 16384U, // MVE_VRINTf16Z
6956 16384U, // MVE_VRINTf32A
6957 16384U, // MVE_VRINTf32M
6958 16384U, // MVE_VRINTf32N
6959 16384U, // MVE_VRINTf32P
6960 16384U, // MVE_VRINTf32X
6961 16384U, // MVE_VRINTf32Z
6962 34078720U, // MVE_VRMLALDAVHas32
6963 34078720U, // MVE_VRMLALDAVHau32
6964 34078720U, // MVE_VRMLALDAVHaxs32
6965 33554432U, // MVE_VRMLALDAVHs32
6966 33554432U, // MVE_VRMLALDAVHu32
6967 33554432U, // MVE_VRMLALDAVHxs32
6968 34078720U, // MVE_VRMLSLDAVHas32
6969 34078720U, // MVE_VRMLSLDAVHaxs32
6970 33554432U, // MVE_VRMLSLDAVHs32
6971 33554432U, // MVE_VRMLSLDAVHxs32
6972 0U, // MVE_VRMULHs16
6973 0U, // MVE_VRMULHs32
6974 0U, // MVE_VRMULHs8
6975 0U, // MVE_VRMULHu16
6976 0U, // MVE_VRMULHu32
6977 0U, // MVE_VRMULHu8
6978 0U, // MVE_VRSHL_by_vecs16
6979 0U, // MVE_VRSHL_by_vecs32
6980 0U, // MVE_VRSHL_by_vecs8
6981 0U, // MVE_VRSHL_by_vecu16
6982 0U, // MVE_VRSHL_by_vecu32
6983 0U, // MVE_VRSHL_by_vecu8
6984 17920U, // MVE_VRSHL_qrs16
6985 17920U, // MVE_VRSHL_qrs32
6986 17920U, // MVE_VRSHL_qrs8
6987 17920U, // MVE_VRSHL_qru16
6988 17920U, // MVE_VRSHL_qru32
6989 17920U, // MVE_VRSHL_qru8
6990 3671552U, // MVE_VRSHRNi16bh
6991 3671552U, // MVE_VRSHRNi16th
6992 3671552U, // MVE_VRSHRNi32bh
6993 3671552U, // MVE_VRSHRNi32th
6994 0U, // MVE_VRSHR_imms16
6995 0U, // MVE_VRSHR_imms32
6996 0U, // MVE_VRSHR_imms8
6997 0U, // MVE_VRSHR_immu16
6998 0U, // MVE_VRSHR_immu32
6999 0U, // MVE_VRSHR_immu8
7000 3671552U, // MVE_VSBC
7001 3671552U, // MVE_VSBCI
7002 524672U, // MVE_VSHLC
7003 0U, // MVE_VSHLL_imms16bh
7004 0U, // MVE_VSHLL_imms16th
7005 0U, // MVE_VSHLL_imms8bh
7006 0U, // MVE_VSHLL_imms8th
7007 0U, // MVE_VSHLL_immu16bh
7008 0U, // MVE_VSHLL_immu16th
7009 0U, // MVE_VSHLL_immu8bh
7010 0U, // MVE_VSHLL_immu8th
7011 180224U, // MVE_VSHLL_lws16bh
7012 180224U, // MVE_VSHLL_lws16th
7013 196608U, // MVE_VSHLL_lws8bh
7014 196608U, // MVE_VSHLL_lws8th
7015 180224U, // MVE_VSHLL_lwu16bh
7016 180224U, // MVE_VSHLL_lwu16th
7017 196608U, // MVE_VSHLL_lwu8bh
7018 196608U, // MVE_VSHLL_lwu8th
7019 0U, // MVE_VSHL_by_vecs16
7020 0U, // MVE_VSHL_by_vecs32
7021 0U, // MVE_VSHL_by_vecs8
7022 0U, // MVE_VSHL_by_vecu16
7023 0U, // MVE_VSHL_by_vecu32
7024 0U, // MVE_VSHL_by_vecu8
7025 0U, // MVE_VSHL_immi16
7026 0U, // MVE_VSHL_immi32
7027 0U, // MVE_VSHL_immi8
7028 17920U, // MVE_VSHL_qrs16
7029 17920U, // MVE_VSHL_qrs32
7030 17920U, // MVE_VSHL_qrs8
7031 17920U, // MVE_VSHL_qru16
7032 17920U, // MVE_VSHL_qru32
7033 17920U, // MVE_VSHL_qru8
7034 3671552U, // MVE_VSHRNi16bh
7035 3671552U, // MVE_VSHRNi16th
7036 3671552U, // MVE_VSHRNi32bh
7037 3671552U, // MVE_VSHRNi32th
7038 0U, // MVE_VSHR_imms16
7039 0U, // MVE_VSHR_imms32
7040 0U, // MVE_VSHR_imms8
7041 0U, // MVE_VSHR_immu16
7042 0U, // MVE_VSHR_immu32
7043 0U, // MVE_VSHR_immu8
7044 3671552U, // MVE_VSLIimm16
7045 3671552U, // MVE_VSLIimm32
7046 3671552U, // MVE_VSLIimm8
7047 3671552U, // MVE_VSRIimm16
7048 3671552U, // MVE_VSRIimm32
7049 3671552U, // MVE_VSRIimm8
7050 0U, // MVE_VST20_16
7051 0U, // MVE_VST20_16_wb
7052 0U, // MVE_VST20_32
7053 0U, // MVE_VST20_32_wb
7054 0U, // MVE_VST20_8
7055 0U, // MVE_VST20_8_wb
7056 0U, // MVE_VST21_16
7057 0U, // MVE_VST21_16_wb
7058 0U, // MVE_VST21_32
7059 0U, // MVE_VST21_32_wb
7060 0U, // MVE_VST21_8
7061 0U, // MVE_VST21_8_wb
7062 0U, // MVE_VST40_16
7063 0U, // MVE_VST40_16_wb
7064 0U, // MVE_VST40_32
7065 0U, // MVE_VST40_32_wb
7066 0U, // MVE_VST40_8
7067 0U, // MVE_VST40_8_wb
7068 0U, // MVE_VST41_16
7069 0U, // MVE_VST41_16_wb
7070 0U, // MVE_VST41_32
7071 0U, // MVE_VST41_32_wb
7072 0U, // MVE_VST41_8
7073 0U, // MVE_VST41_8_wb
7074 0U, // MVE_VST42_16
7075 0U, // MVE_VST42_16_wb
7076 0U, // MVE_VST42_32
7077 0U, // MVE_VST42_32_wb
7078 0U, // MVE_VST42_8
7079 0U, // MVE_VST42_8_wb
7080 0U, // MVE_VST43_16
7081 0U, // MVE_VST43_16_wb
7082 0U, // MVE_VST43_32
7083 0U, // MVE_VST43_32_wb
7084 0U, // MVE_VST43_8
7085 0U, // MVE_VST43_8_wb
7086 4096U, // MVE_VSTRB16
7087 133760U, // MVE_VSTRB16_post
7088 4224U, // MVE_VSTRB16_pre
7089 4352U, // MVE_VSTRB16_rq
7090 4096U, // MVE_VSTRB32
7091 133760U, // MVE_VSTRB32_post
7092 4224U, // MVE_VSTRB32_pre
7093 4352U, // MVE_VSTRB32_rq
7094 4352U, // MVE_VSTRB8_rq
7095 4096U, // MVE_VSTRBU8
7096 133760U, // MVE_VSTRBU8_post
7097 4480U, // MVE_VSTRBU8_pre
7098 4096U, // MVE_VSTRD64_qi
7099 4224U, // MVE_VSTRD64_qi_pre
7100 4608U, // MVE_VSTRD64_rq
7101 4352U, // MVE_VSTRD64_rq_u
7102 4736U, // MVE_VSTRH16_rq
7103 4352U, // MVE_VSTRH16_rq_u
7104 4096U, // MVE_VSTRH32
7105 133760U, // MVE_VSTRH32_post
7106 4224U, // MVE_VSTRH32_pre
7107 4736U, // MVE_VSTRH32_rq
7108 4352U, // MVE_VSTRH32_rq_u
7109 4096U, // MVE_VSTRHU16
7110 133760U, // MVE_VSTRHU16_post
7111 4480U, // MVE_VSTRHU16_pre
7112 4096U, // MVE_VSTRW32_qi
7113 4224U, // MVE_VSTRW32_qi_pre
7114 4864U, // MVE_VSTRW32_rq
7115 4352U, // MVE_VSTRW32_rq_u
7116 4096U, // MVE_VSTRWU32
7117 133760U, // MVE_VSTRWU32_post
7118 4480U, // MVE_VSTRWU32_pre
7119 0U, // MVE_VSUB_qr_f16
7120 0U, // MVE_VSUB_qr_f32
7121 0U, // MVE_VSUB_qr_i16
7122 0U, // MVE_VSUB_qr_i32
7123 0U, // MVE_VSUB_qr_i8
7124 0U, // MVE_VSUBf16
7125 0U, // MVE_VSUBf32
7126 0U, // MVE_VSUBi16
7127 0U, // MVE_VSUBi32
7128 0U, // MVE_VSUBi8
7129 21504U, // MVE_WLSTP_16
7130 21504U, // MVE_WLSTP_32
7131 21504U, // MVE_WLSTP_64
7132 21504U, // MVE_WLSTP_8
7133 1792U, // MVNi
7134 16384U, // MVNr
7135 1920U, // MVNsi
7136 1152U, // MVNsr
7137 17920U, // NEON_VMAXNMNDf
7138 17920U, // NEON_VMAXNMNDh
7139 17920U, // NEON_VMAXNMNQf
7140 17920U, // NEON_VMAXNMNQh
7141 17920U, // NEON_VMINNMNDf
7142 17920U, // NEON_VMINNMNDh
7143 17920U, // NEON_VMINNMNQf
7144 17920U, // NEON_VMINNMNQh
7145 1048576U, // ORRri
7146 0U, // ORRrr
7147 1572864U, // ORRrsi
7148 0U, // ORRrsr
7149 201326592U, // PKHBT
7150 234881024U, // PKHTB
7151 0U, // PLDWi12
7152 0U, // PLDWrs
7153 0U, // PLDi12
7154 0U, // PLDrs
7155 0U, // PLIi12
7156 0U, // PLIrs
7157 0U, // QADD
7158 0U, // QADD16
7159 0U, // QADD8
7160 0U, // QASX
7161 0U, // QDADD
7162 0U, // QDSUB
7163 0U, // QSAX
7164 0U, // QSUB
7165 0U, // QSUB16
7166 0U, // QSUB8
7167 16384U, // RBIT
7168 16384U, // REV
7169 16384U, // REV16
7170 16384U, // REVSH
7171 0U, // RFEDA
7172 0U, // RFEDA_UPD
7173 0U, // RFEDB
7174 0U, // RFEDB_UPD
7175 0U, // RFEIA
7176 0U, // RFEIA_UPD
7177 0U, // RFEIB
7178 0U, // RFEIB_UPD
7179 1048576U, // RSBri
7180 0U, // RSBrr
7181 1572864U, // RSBrsi
7182 0U, // RSBrsr
7183 1048576U, // RSCri
7184 0U, // RSCrr
7185 1572864U, // RSCrsi
7186 0U, // RSCrsr
7187 0U, // SADD16
7188 0U, // SADD8
7189 0U, // SASX
7190 0U, // SB
7191 1048576U, // SBCri
7192 0U, // SBCrr
7193 1572864U, // SBCrsi
7194 0U, // SBCrsr
7195 33554432U, // SBFX
7196 0U, // SDIV
7197 0U, // SEL
7198 0U, // SETEND
7199 0U, // SETPAN
7200 16768U, // SHA1C
7201 2U, // SHA1H
7202 16768U, // SHA1M
7203 16768U, // SHA1P
7204 16768U, // SHA1SU0
7205 2U, // SHA1SU1
7206 16768U, // SHA256H
7207 16768U, // SHA256H2
7208 2U, // SHA256SU0
7209 16768U, // SHA256SU1
7210 0U, // SHADD16
7211 0U, // SHADD8
7212 0U, // SHASX
7213 0U, // SHSAX
7214 0U, // SHSUB16
7215 0U, // SHSUB8
7216 2U, // SMC
7217 33554432U, // SMLABB
7218 33554432U, // SMLABT
7219 33554432U, // SMLAD
7220 33554432U, // SMLADX
7221 0U, // SMLAL
7222 33554432U, // SMLALBB
7223 33554432U, // SMLALBT
7224 33554432U, // SMLALD
7225 33554432U, // SMLALDX
7226 33554432U, // SMLALTB
7227 33554432U, // SMLALTT
7228 33554432U, // SMLATB
7229 33554432U, // SMLATT
7230 33554432U, // SMLAWB
7231 33554432U, // SMLAWT
7232 33554432U, // SMLSD
7233 33554432U, // SMLSDX
7234 33554432U, // SMLSLD
7235 33554432U, // SMLSLDX
7236 33554432U, // SMMLA
7237 33554432U, // SMMLAR
7238 33554432U, // SMMLS
7239 33554432U, // SMMLSR
7240 0U, // SMMUL
7241 0U, // SMMULR
7242 0U, // SMUAD
7243 0U, // SMUADX
7244 0U, // SMULBB
7245 0U, // SMULBT
7246 33554432U, // SMULL
7247 0U, // SMULTB
7248 0U, // SMULTT
7249 0U, // SMULWB
7250 0U, // SMULWT
7251 0U, // SMUSD
7252 0U, // SMUSDX
7253 0U, // SRSDA
7254 0U, // SRSDA_UPD
7255 0U, // SRSDB
7256 0U, // SRSDB_UPD
7257 0U, // SRSIA
7258 0U, // SRSIA_UPD
7259 0U, // SRSIB
7260 0U, // SRSIB_UPD
7261 218240U, // SSAT
7262 21632U, // SSAT16
7263 0U, // SSAX
7264 0U, // SSUB16
7265 0U, // SSUB8
7266 0U, // STC2L_OFFSET
7267 2304U, // STC2L_OPTION
7268 2432U, // STC2L_POST
7269 0U, // STC2L_PRE
7270 0U, // STC2_OFFSET
7271 2304U, // STC2_OPTION
7272 2432U, // STC2_POST
7273 0U, // STC2_PRE
7274 2582U, // STCL_OFFSET
7275 4721302U, // STCL_OPTION
7276 5245590U, // STCL_POST
7277 2838U, // STCL_PRE
7278 2582U, // STC_OFFSET
7279 4721302U, // STC_OPTION
7280 5245590U, // STC_POST
7281 2838U, // STC_PRE
7282 128U, // STL
7283 128U, // STLB
7284 11010048U, // STLEX
7285 11010048U, // STLEXB
7286 5376U, // STLEXD
7287 11010048U, // STLEXH
7288 128U, // STLH
7289 18560U, // STMDA
7290 532U, // STMDA_UPD
7291 18560U, // STMDB
7292 532U, // STMDB_UPD
7293 18560U, // STMIA
7294 532U, // STMIA_UPD
7295 18560U, // STMIB
7296 532U, // STMIB_UPD
7297 5769856U, // STRBT_POST_IMM
7298 5769856U, // STRBT_POST_REG
7299 5769856U, // STRB_POST_IMM
7300 5769856U, // STRB_POST_REG
7301 2944U, // STRB_PRE_IMM
7302 3072U, // STRB_PRE_REG
7303 3200U, // STRBi12
7304 3328U, // STRBrs
7305 6291456U, // STRD
7306 40371712U, // STRD_POST
7307 7341568U, // STRD_PRE
7308 11010048U, // STREX
7309 11010048U, // STREXB
7310 5376U, // STREXD
7311 11010048U, // STREXH
7312 3456U, // STRH
7313 7867008U, // STRHTi
7314 8391296U, // STRHTr
7315 8915584U, // STRH_POST
7316 3584U, // STRH_PRE
7317 5769856U, // STRT_POST_IMM
7318 5769856U, // STRT_POST_REG
7319 5769856U, // STR_POST_IMM
7320 5769856U, // STR_POST_REG
7321 2944U, // STR_PRE_IMM
7322 3072U, // STR_PRE_REG
7323 3200U, // STRi12
7324 3328U, // STRrs
7325 1048576U, // SUBri
7326 0U, // SUBrr
7327 1572864U, // SUBrsi
7328 0U, // SUBrsr
7329 2U, // SVC
7330 11010048U, // SWP
7331 11010048U, // SWPB
7332 268435456U, // SXTAB
7333 268435456U, // SXTAB16
7334 268435456U, // SXTAH
7335 229376U, // SXTB
7336 229376U, // SXTB16
7337 229376U, // SXTH
7338 1792U, // TEQri
7339 16384U, // TEQrr
7340 1920U, // TEQrsi
7341 1152U, // TEQrsr
7342 0U, // TRAP
7343 0U, // TSB
7344 1792U, // TSTri
7345 16384U, // TSTrr
7346 1920U, // TSTrsi
7347 1152U, // TSTrsr
7348 0U, // UADD16
7349 0U, // UADD8
7350 0U, // UASX
7351 33554432U, // UBFX
7352 0U, // UDF
7353 0U, // UDIV
7354 0U, // UHADD16
7355 0U, // UHADD8
7356 0U, // UHASX
7357 0U, // UHSAX
7358 0U, // UHSUB16
7359 0U, // UHSUB8
7360 33554432U, // UMAAL
7361 0U, // UMLAL
7362 33554432U, // UMULL
7363 0U, // UQADD16
7364 0U, // UQADD8
7365 0U, // UQASX
7366 0U, // UQSAX
7367 0U, // UQSUB16
7368 0U, // UQSUB8
7369 0U, // USAD8
7370 33554432U, // USADA8
7371 301989888U, // USAT
7372 0U, // USAT16
7373 0U, // USAX
7374 0U, // USUB16
7375 0U, // USUB8
7376 268435456U, // UXTAB
7377 268435456U, // UXTAB16
7378 268435456U, // UXTAH
7379 229376U, // UXTB
7380 229376U, // UXTB16
7381 229376U, // UXTH
7382 3671552U, // VABALsv2i64
7383 3671552U, // VABALsv4i32
7384 3671552U, // VABALsv8i16
7385 3671552U, // VABALuv2i64
7386 3671552U, // VABALuv4i32
7387 3671552U, // VABALuv8i16
7388 3671552U, // VABAsv16i8
7389 3671552U, // VABAsv2i32
7390 3671552U, // VABAsv4i16
7391 3671552U, // VABAsv4i32
7392 3671552U, // VABAsv8i16
7393 3671552U, // VABAsv8i8
7394 3671552U, // VABAuv16i8
7395 3671552U, // VABAuv2i32
7396 3671552U, // VABAuv4i16
7397 3671552U, // VABAuv4i32
7398 3671552U, // VABAuv8i16
7399 3671552U, // VABAuv8i8
7400 0U, // VABDLsv2i64
7401 0U, // VABDLsv4i32
7402 0U, // VABDLsv8i16
7403 0U, // VABDLuv2i64
7404 0U, // VABDLuv4i32
7405 0U, // VABDLuv8i16
7406 0U, // VABDfd
7407 0U, // VABDfq
7408 0U, // VABDhd
7409 0U, // VABDhq
7410 0U, // VABDsv16i8
7411 0U, // VABDsv2i32
7412 0U, // VABDsv4i16
7413 0U, // VABDsv4i32
7414 0U, // VABDsv8i16
7415 0U, // VABDsv8i8
7416 0U, // VABDuv16i8
7417 0U, // VABDuv2i32
7418 0U, // VABDuv4i16
7419 0U, // VABDuv4i32
7420 0U, // VABDuv8i16
7421 0U, // VABDuv8i8
7422 528U, // VABSD
7423 16384U, // VABSH
7424 16384U, // VABSS
7425 16384U, // VABSfd
7426 16384U, // VABSfq
7427 16384U, // VABShd
7428 16384U, // VABShq
7429 16384U, // VABSv16i8
7430 16384U, // VABSv2i32
7431 16384U, // VABSv4i16
7432 16384U, // VABSv4i32
7433 16384U, // VABSv8i16
7434 16384U, // VABSv8i8
7435 0U, // VACGEfd
7436 0U, // VACGEfq
7437 0U, // VACGEhd
7438 0U, // VACGEhq
7439 0U, // VACGTfd
7440 0U, // VACGTfq
7441 0U, // VACGThd
7442 0U, // VACGThq
7443 2720528U, // VADDD
7444 0U, // VADDH
7445 17920U, // VADDHNv2i32
7446 0U, // VADDHNv4i16
7447 0U, // VADDHNv8i8
7448 0U, // VADDLsv2i64
7449 0U, // VADDLsv4i32
7450 0U, // VADDLsv8i16
7451 0U, // VADDLuv2i64
7452 0U, // VADDLuv4i32
7453 0U, // VADDLuv8i16
7454 0U, // VADDS
7455 0U, // VADDWsv2i64
7456 0U, // VADDWsv4i32
7457 0U, // VADDWsv8i16
7458 0U, // VADDWuv2i64
7459 0U, // VADDWuv4i32
7460 0U, // VADDWuv8i16
7461 0U, // VADDfd
7462 0U, // VADDfq
7463 0U, // VADDhd
7464 0U, // VADDhq
7465 0U, // VADDv16i8
7466 17920U, // VADDv1i64
7467 0U, // VADDv2i32
7468 17920U, // VADDv2i64
7469 0U, // VADDv4i16
7470 0U, // VADDv4i32
7471 0U, // VADDv8i16
7472 0U, // VADDv8i8
7473 0U, // VANDd
7474 0U, // VANDq
7475 2U, // VBF16MALBQ
7476 520U, // VBF16MALBQI
7477 2U, // VBF16MALTQ
7478 520U, // VBF16MALTQI
7479 0U, // VBICd
7480 4992U, // VBICiv2i32
7481 4992U, // VBICiv4i16
7482 4992U, // VBICiv4i32
7483 4992U, // VBICiv8i16
7484 0U, // VBICq
7485 3671552U, // VBIFd
7486 3671552U, // VBIFq
7487 3671552U, // VBITd
7488 3671552U, // VBITq
7489 3671552U, // VBSLd
7490 3671552U, // VBSLq
7491 0U, // VBSPd
7492 0U, // VBSPq
7493 11535872U, // VCADDv2f32
7494 11535872U, // VCADDv4f16
7495 11535872U, // VCADDv4f32
7496 11535872U, // VCADDv8f16
7497 0U, // VCEQfd
7498 0U, // VCEQfq
7499 0U, // VCEQhd
7500 0U, // VCEQhq
7501 0U, // VCEQv16i8
7502 0U, // VCEQv2i32
7503 0U, // VCEQv4i16
7504 0U, // VCEQv4i32
7505 0U, // VCEQv8i16
7506 0U, // VCEQv8i8
7507 245760U, // VCEQzv16i8
7508 245760U, // VCEQzv2f32
7509 245760U, // VCEQzv2i32
7510 245760U, // VCEQzv4f16
7511 245760U, // VCEQzv4f32
7512 245760U, // VCEQzv4i16
7513 245760U, // VCEQzv4i32
7514 245760U, // VCEQzv8f16
7515 245760U, // VCEQzv8i16
7516 245760U, // VCEQzv8i8
7517 0U, // VCGEfd
7518 0U, // VCGEfq
7519 0U, // VCGEhd
7520 0U, // VCGEhq
7521 0U, // VCGEsv16i8
7522 0U, // VCGEsv2i32
7523 0U, // VCGEsv4i16
7524 0U, // VCGEsv4i32
7525 0U, // VCGEsv8i16
7526 0U, // VCGEsv8i8
7527 0U, // VCGEuv16i8
7528 0U, // VCGEuv2i32
7529 0U, // VCGEuv4i16
7530 0U, // VCGEuv4i32
7531 0U, // VCGEuv8i16
7532 0U, // VCGEuv8i8
7533 245760U, // VCGEzv16i8
7534 245760U, // VCGEzv2f32
7535 245760U, // VCGEzv2i32
7536 245760U, // VCGEzv4f16
7537 245760U, // VCGEzv4f32
7538 245760U, // VCGEzv4i16
7539 245760U, // VCGEzv4i32
7540 245760U, // VCGEzv8f16
7541 245760U, // VCGEzv8i16
7542 245760U, // VCGEzv8i8
7543 0U, // VCGTfd
7544 0U, // VCGTfq
7545 0U, // VCGThd
7546 0U, // VCGThq
7547 0U, // VCGTsv16i8
7548 0U, // VCGTsv2i32
7549 0U, // VCGTsv4i16
7550 0U, // VCGTsv4i32
7551 0U, // VCGTsv8i16
7552 0U, // VCGTsv8i8
7553 0U, // VCGTuv16i8
7554 0U, // VCGTuv2i32
7555 0U, // VCGTuv4i16
7556 0U, // VCGTuv4i32
7557 0U, // VCGTuv8i16
7558 0U, // VCGTuv8i8
7559 245760U, // VCGTzv16i8
7560 245760U, // VCGTzv2f32
7561 245760U, // VCGTzv2i32
7562 245760U, // VCGTzv4f16
7563 245760U, // VCGTzv4f32
7564 245760U, // VCGTzv4i16
7565 245760U, // VCGTzv4i32
7566 245760U, // VCGTzv8f16
7567 245760U, // VCGTzv8i16
7568 245760U, // VCGTzv8i8
7569 245760U, // VCLEzv16i8
7570 245760U, // VCLEzv2f32
7571 245760U, // VCLEzv2i32
7572 245760U, // VCLEzv4f16
7573 245760U, // VCLEzv4f32
7574 245760U, // VCLEzv4i16
7575 245760U, // VCLEzv4i32
7576 245760U, // VCLEzv8f16
7577 245760U, // VCLEzv8i16
7578 245760U, // VCLEzv8i8
7579 16384U, // VCLSv16i8
7580 16384U, // VCLSv2i32
7581 16384U, // VCLSv4i16
7582 16384U, // VCLSv4i32
7583 16384U, // VCLSv8i16
7584 16384U, // VCLSv8i8
7585 245760U, // VCLTzv16i8
7586 245760U, // VCLTzv2f32
7587 245760U, // VCLTzv2i32
7588 245760U, // VCLTzv4f16
7589 245760U, // VCLTzv4f32
7590 245760U, // VCLTzv4i16
7591 245760U, // VCLTzv4i32
7592 245760U, // VCLTzv8f16
7593 245760U, // VCLTzv8i16
7594 245760U, // VCLTzv8i8
7595 16384U, // VCLZv16i8
7596 16384U, // VCLZv2i32
7597 16384U, // VCLZv4i16
7598 16384U, // VCLZv4i32
7599 16384U, // VCLZv8i16
7600 16384U, // VCLZv8i8
7601 12059008U, // VCMLAv2f32
7602 262528U, // VCMLAv2f32_indexed
7603 12059008U, // VCMLAv4f16
7604 262528U, // VCMLAv4f16_indexed
7605 12059008U, // VCMLAv4f32
7606 262528U, // VCMLAv4f32_indexed
7607 12059008U, // VCMLAv8f16
7608 262528U, // VCMLAv8f16_indexed
7609 528U, // VCMPD
7610 528U, // VCMPED
7611 16384U, // VCMPEH
7612 16384U, // VCMPES
7613 0U, // VCMPEZD
7614 34U, // VCMPEZH
7615 34U, // VCMPEZS
7616 16384U, // VCMPH
7617 16384U, // VCMPS
7618 0U, // VCMPZD
7619 34U, // VCMPZH
7620 34U, // VCMPZS
7621 16384U, // VCNTd
7622 16384U, // VCNTq
7623 2U, // VCVTANSDf
7624 2U, // VCVTANSDh
7625 2U, // VCVTANSQf
7626 2U, // VCVTANSQh
7627 2U, // VCVTANUDf
7628 2U, // VCVTANUDh
7629 2U, // VCVTANUQf
7630 2U, // VCVTANUQh
7631 2U, // VCVTASD
7632 2U, // VCVTASH
7633 2U, // VCVTASS
7634 2U, // VCVTAUD
7635 2U, // VCVTAUH
7636 2U, // VCVTAUS
7637 0U, // VCVTBDH
7638 0U, // VCVTBHD
7639 0U, // VCVTBHS
7640 2U, // VCVTBSH
7641 0U, // VCVTDS
7642 2U, // VCVTMNSDf
7643 2U, // VCVTMNSDh
7644 2U, // VCVTMNSQf
7645 2U, // VCVTMNSQh
7646 2U, // VCVTMNUDf
7647 2U, // VCVTMNUDh
7648 2U, // VCVTMNUQf
7649 2U, // VCVTMNUQh
7650 2U, // VCVTMSD
7651 2U, // VCVTMSH
7652 2U, // VCVTMSS
7653 2U, // VCVTMUD
7654 2U, // VCVTMUH
7655 2U, // VCVTMUS
7656 2U, // VCVTNNSDf
7657 2U, // VCVTNNSDh
7658 2U, // VCVTNNSQf
7659 2U, // VCVTNNSQh
7660 2U, // VCVTNNUDf
7661 2U, // VCVTNNUDh
7662 2U, // VCVTNNUQf
7663 2U, // VCVTNNUQh
7664 2U, // VCVTNSD
7665 2U, // VCVTNSH
7666 2U, // VCVTNSS
7667 2U, // VCVTNUD
7668 2U, // VCVTNUH
7669 2U, // VCVTNUS
7670 2U, // VCVTPNSDf
7671 2U, // VCVTPNSDh
7672 2U, // VCVTPNSQf
7673 2U, // VCVTPNSQh
7674 2U, // VCVTPNUDf
7675 2U, // VCVTPNUDh
7676 2U, // VCVTPNUQf
7677 2U, // VCVTPNUQh
7678 2U, // VCVTPSD
7679 2U, // VCVTPSH
7680 2U, // VCVTPSS
7681 2U, // VCVTPUD
7682 2U, // VCVTPUH
7683 2U, // VCVTPUS
7684 0U, // VCVTSD
7685 0U, // VCVTTDH
7686 0U, // VCVTTHD
7687 0U, // VCVTTHS
7688 2U, // VCVTTSH
7689 2U, // VCVTf2h
7690 0U, // VCVTf2sd
7691 0U, // VCVTf2sq
7692 0U, // VCVTf2ud
7693 0U, // VCVTf2uq
7694 536U, // VCVTf2xsd
7695 536U, // VCVTf2xsq
7696 536U, // VCVTf2xud
7697 536U, // VCVTf2xuq
7698 0U, // VCVTh2f
7699 0U, // VCVTh2sd
7700 0U, // VCVTh2sq
7701 0U, // VCVTh2ud
7702 0U, // VCVTh2uq
7703 536U, // VCVTh2xsd
7704 536U, // VCVTh2xsq
7705 536U, // VCVTh2xud
7706 536U, // VCVTh2xuq
7707 0U, // VCVTs2fd
7708 0U, // VCVTs2fq
7709 0U, // VCVTs2hd
7710 0U, // VCVTs2hq
7711 0U, // VCVTu2fd
7712 0U, // VCVTu2fq
7713 0U, // VCVTu2hd
7714 0U, // VCVTu2hq
7715 536U, // VCVTxs2fd
7716 536U, // VCVTxs2fq
7717 536U, // VCVTxs2hd
7718 536U, // VCVTxs2hq
7719 536U, // VCVTxu2fd
7720 536U, // VCVTxu2fq
7721 536U, // VCVTxu2hd
7722 536U, // VCVTxu2hq
7723 2720528U, // VDIVD
7724 0U, // VDIVH
7725 0U, // VDIVS
7726 16384U, // VDUP16d
7727 16384U, // VDUP16q
7728 16384U, // VDUP32d
7729 16384U, // VDUP32q
7730 16384U, // VDUP8d
7731 16384U, // VDUP8q
7732 147456U, // VDUPLN16d
7733 147456U, // VDUPLN16q
7734 147456U, // VDUPLN32d
7735 147456U, // VDUPLN32q
7736 147456U, // VDUPLN8d
7737 147456U, // VDUPLN8q
7738 0U, // VEORd
7739 0U, // VEORq
7740 33554432U, // VEXTd16
7741 33554432U, // VEXTd32
7742 33554432U, // VEXTd8
7743 33554432U, // VEXTq16
7744 33554432U, // VEXTq32
7745 33554432U, // VEXTq64
7746 33554432U, // VEXTq8
7747 49944U, // VFMAD
7748 3671552U, // VFMAH
7749 17920U, // VFMALD
7750 280064U, // VFMALDI
7751 17920U, // VFMALQ
7752 280064U, // VFMALQI
7753 3671552U, // VFMAS
7754 3671552U, // VFMAfd
7755 3671552U, // VFMAfq
7756 3671552U, // VFMAhd
7757 3671552U, // VFMAhq
7758 49944U, // VFMSD
7759 3671552U, // VFMSH
7760 17920U, // VFMSLD
7761 280064U, // VFMSLDI
7762 17920U, // VFMSLQ
7763 280064U, // VFMSLQI
7764 3671552U, // VFMSS
7765 3671552U, // VFMSfd
7766 3671552U, // VFMSfq
7767 3671552U, // VFMShd
7768 3671552U, // VFMShq
7769 49944U, // VFNMAD
7770 3671552U, // VFNMAH
7771 3671552U, // VFNMAS
7772 49944U, // VFNMSD
7773 3671552U, // VFNMSH
7774 3671552U, // VFNMSS
7775 17920U, // VFP_VMAXNMD
7776 17920U, // VFP_VMAXNMH
7777 17920U, // VFP_VMAXNMS
7778 17920U, // VFP_VMINNMD
7779 17920U, // VFP_VMINNMH
7780 17920U, // VFP_VMINNMS
7781 147456U, // VGETLNi32
7782 147456U, // VGETLNs16
7783 147456U, // VGETLNs8
7784 147456U, // VGETLNu16
7785 147456U, // VGETLNu8
7786 0U, // VHADDsv16i8
7787 0U, // VHADDsv2i32
7788 0U, // VHADDsv4i16
7789 0U, // VHADDsv4i32
7790 0U, // VHADDsv8i16
7791 0U, // VHADDsv8i8
7792 0U, // VHADDuv16i8
7793 0U, // VHADDuv2i32
7794 0U, // VHADDuv4i16
7795 0U, // VHADDuv4i32
7796 0U, // VHADDuv8i16
7797 0U, // VHADDuv8i8
7798 0U, // VHSUBsv16i8
7799 0U, // VHSUBsv2i32
7800 0U, // VHSUBsv4i16
7801 0U, // VHSUBsv4i32
7802 0U, // VHSUBsv8i16
7803 0U, // VHSUBsv8i8
7804 0U, // VHSUBuv16i8
7805 0U, // VHSUBuv2i32
7806 0U, // VHSUBuv4i16
7807 0U, // VHSUBuv4i32
7808 0U, // VHSUBuv8i16
7809 0U, // VHSUBuv8i8
7810 2U, // VINSH
7811 0U, // VJCVT
7812 518U, // VLD1DUPd16
7813 676U, // VLD1DUPd16wb_fixed
7814 2687780U, // VLD1DUPd16wb_register
7815 518U, // VLD1DUPd32
7816 676U, // VLD1DUPd32wb_fixed
7817 2687780U, // VLD1DUPd32wb_register
7818 518U, // VLD1DUPd8
7819 676U, // VLD1DUPd8wb_fixed
7820 2687780U, // VLD1DUPd8wb_register
7821 518U, // VLD1DUPq16
7822 676U, // VLD1DUPq16wb_fixed
7823 2687780U, // VLD1DUPq16wb_register
7824 518U, // VLD1DUPq32
7825 676U, // VLD1DUPq32wb_fixed
7826 2687780U, // VLD1DUPq32wb_register
7827 518U, // VLD1DUPq8
7828 676U, // VLD1DUPq8wb_fixed
7829 2687780U, // VLD1DUPq8wb_register
7830 12883366U, // VLD1LNd16
7831 13407782U, // VLD1LNd16_UPD
7832 12883366U, // VLD1LNd32
7833 13407782U, // VLD1LNd32_UPD
7834 12883366U, // VLD1LNd8
7835 13407782U, // VLD1LNd8_UPD
7836 0U, // VLD1LNq16Pseudo
7837 0U, // VLD1LNq16Pseudo_UPD
7838 0U, // VLD1LNq32Pseudo
7839 0U, // VLD1LNq32Pseudo_UPD
7840 0U, // VLD1LNq8Pseudo
7841 0U, // VLD1LNq8Pseudo_UPD
7842 518U, // VLD1d16
7843 518U, // VLD1d16Q
7844 0U, // VLD1d16QPseudo
7845 0U, // VLD1d16QPseudoWB_fixed
7846 0U, // VLD1d16QPseudoWB_register
7847 676U, // VLD1d16Qwb_fixed
7848 2687780U, // VLD1d16Qwb_register
7849 518U, // VLD1d16T
7850 0U, // VLD1d16TPseudo
7851 0U, // VLD1d16TPseudoWB_fixed
7852 0U, // VLD1d16TPseudoWB_register
7853 676U, // VLD1d16Twb_fixed
7854 2687780U, // VLD1d16Twb_register
7855 676U, // VLD1d16wb_fixed
7856 2687780U, // VLD1d16wb_register
7857 518U, // VLD1d32
7858 518U, // VLD1d32Q
7859 0U, // VLD1d32QPseudo
7860 0U, // VLD1d32QPseudoWB_fixed
7861 0U, // VLD1d32QPseudoWB_register
7862 676U, // VLD1d32Qwb_fixed
7863 2687780U, // VLD1d32Qwb_register
7864 518U, // VLD1d32T
7865 0U, // VLD1d32TPseudo
7866 0U, // VLD1d32TPseudoWB_fixed
7867 0U, // VLD1d32TPseudoWB_register
7868 676U, // VLD1d32Twb_fixed
7869 2687780U, // VLD1d32Twb_register
7870 676U, // VLD1d32wb_fixed
7871 2687780U, // VLD1d32wb_register
7872 518U, // VLD1d64
7873 518U, // VLD1d64Q
7874 0U, // VLD1d64QPseudo
7875 0U, // VLD1d64QPseudoWB_fixed
7876 0U, // VLD1d64QPseudoWB_register
7877 676U, // VLD1d64Qwb_fixed
7878 2687780U, // VLD1d64Qwb_register
7879 518U, // VLD1d64T
7880 0U, // VLD1d64TPseudo
7881 0U, // VLD1d64TPseudoWB_fixed
7882 0U, // VLD1d64TPseudoWB_register
7883 676U, // VLD1d64Twb_fixed
7884 2687780U, // VLD1d64Twb_register
7885 676U, // VLD1d64wb_fixed
7886 2687780U, // VLD1d64wb_register
7887 518U, // VLD1d8
7888 518U, // VLD1d8Q
7889 0U, // VLD1d8QPseudo
7890 0U, // VLD1d8QPseudoWB_fixed
7891 0U, // VLD1d8QPseudoWB_register
7892 676U, // VLD1d8Qwb_fixed
7893 2687780U, // VLD1d8Qwb_register
7894 518U, // VLD1d8T
7895 0U, // VLD1d8TPseudo
7896 0U, // VLD1d8TPseudoWB_fixed
7897 0U, // VLD1d8TPseudoWB_register
7898 676U, // VLD1d8Twb_fixed
7899 2687780U, // VLD1d8Twb_register
7900 676U, // VLD1d8wb_fixed
7901 2687780U, // VLD1d8wb_register
7902 518U, // VLD1q16
7903 0U, // VLD1q16HighQPseudo
7904 0U, // VLD1q16HighQPseudo_UPD
7905 0U, // VLD1q16HighTPseudo
7906 0U, // VLD1q16HighTPseudo_UPD
7907 0U, // VLD1q16LowQPseudo_UPD
7908 0U, // VLD1q16LowTPseudo_UPD
7909 676U, // VLD1q16wb_fixed
7910 2687780U, // VLD1q16wb_register
7911 518U, // VLD1q32
7912 0U, // VLD1q32HighQPseudo
7913 0U, // VLD1q32HighQPseudo_UPD
7914 0U, // VLD1q32HighTPseudo
7915 0U, // VLD1q32HighTPseudo_UPD
7916 0U, // VLD1q32LowQPseudo_UPD
7917 0U, // VLD1q32LowTPseudo_UPD
7918 676U, // VLD1q32wb_fixed
7919 2687780U, // VLD1q32wb_register
7920 518U, // VLD1q64
7921 0U, // VLD1q64HighQPseudo
7922 0U, // VLD1q64HighQPseudo_UPD
7923 0U, // VLD1q64HighTPseudo
7924 0U, // VLD1q64HighTPseudo_UPD
7925 0U, // VLD1q64LowQPseudo_UPD
7926 0U, // VLD1q64LowTPseudo_UPD
7927 676U, // VLD1q64wb_fixed
7928 2687780U, // VLD1q64wb_register
7929 518U, // VLD1q8
7930 0U, // VLD1q8HighQPseudo
7931 0U, // VLD1q8HighQPseudo_UPD
7932 0U, // VLD1q8HighTPseudo
7933 0U, // VLD1q8HighTPseudo_UPD
7934 0U, // VLD1q8LowQPseudo_UPD
7935 0U, // VLD1q8LowTPseudo_UPD
7936 676U, // VLD1q8wb_fixed
7937 2687780U, // VLD1q8wb_register
7938 518U, // VLD2DUPd16
7939 676U, // VLD2DUPd16wb_fixed
7940 2687780U, // VLD2DUPd16wb_register
7941 518U, // VLD2DUPd16x2
7942 676U, // VLD2DUPd16x2wb_fixed
7943 2687780U, // VLD2DUPd16x2wb_register
7944 518U, // VLD2DUPd32
7945 676U, // VLD2DUPd32wb_fixed
7946 2687780U, // VLD2DUPd32wb_register
7947 518U, // VLD2DUPd32x2
7948 676U, // VLD2DUPd32x2wb_fixed
7949 2687780U, // VLD2DUPd32x2wb_register
7950 518U, // VLD2DUPd8
7951 676U, // VLD2DUPd8wb_fixed
7952 2687780U, // VLD2DUPd8wb_register
7953 518U, // VLD2DUPd8x2
7954 676U, // VLD2DUPd8x2wb_fixed
7955 2687780U, // VLD2DUPd8x2wb_register
7956 0U, // VLD2DUPq16EvenPseudo
7957 0U, // VLD2DUPq16OddPseudo
7958 0U, // VLD2DUPq16OddPseudoWB_fixed
7959 0U, // VLD2DUPq16OddPseudoWB_register
7960 0U, // VLD2DUPq32EvenPseudo
7961 0U, // VLD2DUPq32OddPseudo
7962 0U, // VLD2DUPq32OddPseudoWB_fixed
7963 0U, // VLD2DUPq32OddPseudoWB_register
7964 0U, // VLD2DUPq8EvenPseudo
7965 0U, // VLD2DUPq8OddPseudo
7966 0U, // VLD2DUPq8OddPseudoWB_fixed
7967 0U, // VLD2DUPq8OddPseudoWB_register
7968 13948454U, // VLD2LNd16
7969 0U, // VLD2LNd16Pseudo
7970 0U, // VLD2LNd16Pseudo_UPD
7971 349869734U, // VLD2LNd16_UPD
7972 13948454U, // VLD2LNd32
7973 0U, // VLD2LNd32Pseudo
7974 0U, // VLD2LNd32Pseudo_UPD
7975 349869734U, // VLD2LNd32_UPD
7976 13948454U, // VLD2LNd8
7977 0U, // VLD2LNd8Pseudo
7978 0U, // VLD2LNd8Pseudo_UPD
7979 349869734U, // VLD2LNd8_UPD
7980 13948454U, // VLD2LNq16
7981 0U, // VLD2LNq16Pseudo
7982 0U, // VLD2LNq16Pseudo_UPD
7983 349869734U, // VLD2LNq16_UPD
7984 13948454U, // VLD2LNq32
7985 0U, // VLD2LNq32Pseudo
7986 0U, // VLD2LNq32Pseudo_UPD
7987 349869734U, // VLD2LNq32_UPD
7988 518U, // VLD2b16
7989 676U, // VLD2b16wb_fixed
7990 2687780U, // VLD2b16wb_register
7991 518U, // VLD2b32
7992 676U, // VLD2b32wb_fixed
7993 2687780U, // VLD2b32wb_register
7994 518U, // VLD2b8
7995 676U, // VLD2b8wb_fixed
7996 2687780U, // VLD2b8wb_register
7997 518U, // VLD2d16
7998 676U, // VLD2d16wb_fixed
7999 2687780U, // VLD2d16wb_register
8000 518U, // VLD2d32
8001 676U, // VLD2d32wb_fixed
8002 2687780U, // VLD2d32wb_register
8003 518U, // VLD2d8
8004 676U, // VLD2d8wb_fixed
8005 2687780U, // VLD2d8wb_register
8006 518U, // VLD2q16
8007 0U, // VLD2q16Pseudo
8008 0U, // VLD2q16PseudoWB_fixed
8009 0U, // VLD2q16PseudoWB_register
8010 676U, // VLD2q16wb_fixed
8011 2687780U, // VLD2q16wb_register
8012 518U, // VLD2q32
8013 0U, // VLD2q32Pseudo
8014 0U, // VLD2q32PseudoWB_fixed
8015 0U, // VLD2q32PseudoWB_register
8016 676U, // VLD2q32wb_fixed
8017 2687780U, // VLD2q32wb_register
8018 518U, // VLD2q8
8019 0U, // VLD2q8Pseudo
8020 0U, // VLD2q8PseudoWB_fixed
8021 0U, // VLD2q8PseudoWB_register
8022 676U, // VLD2q8wb_fixed
8023 2687780U, // VLD2q8wb_register
8024 333608U, // VLD3DUPd16
8025 0U, // VLD3DUPd16Pseudo
8026 0U, // VLD3DUPd16Pseudo_UPD
8027 15030056U, // VLD3DUPd16_UPD
8028 333608U, // VLD3DUPd32
8029 0U, // VLD3DUPd32Pseudo
8030 0U, // VLD3DUPd32Pseudo_UPD
8031 15030056U, // VLD3DUPd32_UPD
8032 333608U, // VLD3DUPd8
8033 0U, // VLD3DUPd8Pseudo
8034 0U, // VLD3DUPd8Pseudo_UPD
8035 15030056U, // VLD3DUPd8_UPD
8036 333608U, // VLD3DUPq16
8037 0U, // VLD3DUPq16EvenPseudo
8038 0U, // VLD3DUPq16OddPseudo
8039 0U, // VLD3DUPq16OddPseudo_UPD
8040 15030056U, // VLD3DUPq16_UPD
8041 333608U, // VLD3DUPq32
8042 0U, // VLD3DUPq32EvenPseudo
8043 0U, // VLD3DUPq32OddPseudo
8044 0U, // VLD3DUPq32OddPseudo_UPD
8045 15030056U, // VLD3DUPq32_UPD
8046 333608U, // VLD3DUPq8
8047 0U, // VLD3DUPq8EvenPseudo
8048 0U, // VLD3DUPq8OddPseudo
8049 0U, // VLD3DUPq8OddPseudo_UPD
8050 15030056U, // VLD3DUPq8_UPD
8051 383424166U, // VLD3LNd16
8052 0U, // VLD3LNd16Pseudo
8053 0U, // VLD3LNd16Pseudo_UPD
8054 15505318U, // VLD3LNd16_UPD
8055 383424166U, // VLD3LNd32
8056 0U, // VLD3LNd32Pseudo
8057 0U, // VLD3LNd32Pseudo_UPD
8058 15505318U, // VLD3LNd32_UPD
8059 383424166U, // VLD3LNd8
8060 0U, // VLD3LNd8Pseudo
8061 0U, // VLD3LNd8Pseudo_UPD
8062 15505318U, // VLD3LNd8_UPD
8063 383424166U, // VLD3LNq16
8064 0U, // VLD3LNq16Pseudo
8065 0U, // VLD3LNq16Pseudo_UPD
8066 15505318U, // VLD3LNq16_UPD
8067 383424166U, // VLD3LNq32
8068 0U, // VLD3LNq32Pseudo
8069 0U, // VLD3LNq32Pseudo_UPD
8070 15505318U, // VLD3LNq32_UPD
8071 402653184U, // VLD3d16
8072 0U, // VLD3d16Pseudo
8073 0U, // VLD3d16Pseudo_UPD
8074 402653184U, // VLD3d16_UPD
8075 402653184U, // VLD3d32
8076 0U, // VLD3d32Pseudo
8077 0U, // VLD3d32Pseudo_UPD
8078 402653184U, // VLD3d32_UPD
8079 402653184U, // VLD3d8
8080 0U, // VLD3d8Pseudo
8081 0U, // VLD3d8Pseudo_UPD
8082 402653184U, // VLD3d8_UPD
8083 402653184U, // VLD3q16
8084 0U, // VLD3q16Pseudo_UPD
8085 402653184U, // VLD3q16_UPD
8086 0U, // VLD3q16oddPseudo
8087 0U, // VLD3q16oddPseudo_UPD
8088 402653184U, // VLD3q32
8089 0U, // VLD3q32Pseudo_UPD
8090 402653184U, // VLD3q32_UPD
8091 0U, // VLD3q32oddPseudo
8092 0U, // VLD3q32oddPseudo_UPD
8093 402653184U, // VLD3q8
8094 0U, // VLD3q8Pseudo_UPD
8095 402653184U, // VLD3q8_UPD
8096 0U, // VLD3q8oddPseudo
8097 0U, // VLD3q8oddPseudo_UPD
8098 2971688U, // VLD4DUPd16
8099 0U, // VLD4DUPd16Pseudo
8100 0U, // VLD4DUPd16Pseudo_UPD
8101 366632U, // VLD4DUPd16_UPD
8102 2971688U, // VLD4DUPd32
8103 0U, // VLD4DUPd32Pseudo
8104 0U, // VLD4DUPd32Pseudo_UPD
8105 366632U, // VLD4DUPd32_UPD
8106 2971688U, // VLD4DUPd8
8107 0U, // VLD4DUPd8Pseudo
8108 0U, // VLD4DUPd8Pseudo_UPD
8109 366632U, // VLD4DUPd8_UPD
8110 2971688U, // VLD4DUPq16
8111 0U, // VLD4DUPq16EvenPseudo
8112 0U, // VLD4DUPq16OddPseudo
8113 0U, // VLD4DUPq16OddPseudo_UPD
8114 366632U, // VLD4DUPq16_UPD
8115 2971688U, // VLD4DUPq32
8116 0U, // VLD4DUPq32EvenPseudo
8117 0U, // VLD4DUPq32OddPseudo
8118 0U, // VLD4DUPq32OddPseudo_UPD
8119 366632U, // VLD4DUPq32_UPD
8120 2971688U, // VLD4DUPq8
8121 0U, // VLD4DUPq8EvenPseudo
8122 0U, // VLD4DUPq8OddPseudo
8123 0U, // VLD4DUPq8OddPseudo_UPD
8124 366632U, // VLD4DUPq8_UPD
8125 440194982U, // VLD4LNd16
8126 0U, // VLD4LNd16Pseudo
8127 0U, // VLD4LNd16Pseudo_UPD
8128 6310U, // VLD4LNd16_UPD
8129 440194982U, // VLD4LNd32
8130 0U, // VLD4LNd32Pseudo
8131 0U, // VLD4LNd32Pseudo_UPD
8132 6310U, // VLD4LNd32_UPD
8133 440194982U, // VLD4LNd8
8134 0U, // VLD4LNd8Pseudo
8135 0U, // VLD4LNd8Pseudo_UPD
8136 6310U, // VLD4LNd8_UPD
8137 440194982U, // VLD4LNq16
8138 0U, // VLD4LNq16Pseudo
8139 0U, // VLD4LNq16Pseudo_UPD
8140 6310U, // VLD4LNq16_UPD
8141 440194982U, // VLD4LNq32
8142 0U, // VLD4LNq32Pseudo
8143 0U, // VLD4LNq32Pseudo_UPD
8144 6310U, // VLD4LNq32_UPD
8145 33554432U, // VLD4d16
8146 0U, // VLD4d16Pseudo
8147 0U, // VLD4d16Pseudo_UPD
8148 33554432U, // VLD4d16_UPD
8149 33554432U, // VLD4d32
8150 0U, // VLD4d32Pseudo
8151 0U, // VLD4d32Pseudo_UPD
8152 33554432U, // VLD4d32_UPD
8153 33554432U, // VLD4d8
8154 0U, // VLD4d8Pseudo
8155 0U, // VLD4d8Pseudo_UPD
8156 33554432U, // VLD4d8_UPD
8157 33554432U, // VLD4q16
8158 0U, // VLD4q16Pseudo_UPD
8159 33554432U, // VLD4q16_UPD
8160 0U, // VLD4q16oddPseudo
8161 0U, // VLD4q16oddPseudo_UPD
8162 33554432U, // VLD4q32
8163 0U, // VLD4q32Pseudo_UPD
8164 33554432U, // VLD4q32_UPD
8165 0U, // VLD4q32oddPseudo
8166 0U, // VLD4q32oddPseudo_UPD
8167 33554432U, // VLD4q8
8168 0U, // VLD4q8Pseudo_UPD
8169 33554432U, // VLD4q8_UPD
8170 0U, // VLD4q8oddPseudo
8171 0U, // VLD4q8oddPseudo_UPD
8172 532U, // VLDMDDB_UPD
8173 18560U, // VLDMDIA
8174 532U, // VLDMDIA_UPD
8175 0U, // VLDMQIA
8176 532U, // VLDMSDB_UPD
8177 18560U, // VLDMSIA
8178 532U, // VLDMSIA_UPD
8179 6400U, // VLDRD
8180 6528U, // VLDRH
8181 6400U, // VLDRS
8182 0U, // VLDR_FPCXTNS_off
8183 42U, // VLDR_FPCXTNS_post
8184 0U, // VLDR_FPCXTNS_pre
8185 0U, // VLDR_FPCXTS_off
8186 42U, // VLDR_FPCXTS_post
8187 0U, // VLDR_FPCXTS_pre
8188 0U, // VLDR_FPSCR_NZCVQC_off
8189 44U, // VLDR_FPSCR_NZCVQC_post
8190 0U, // VLDR_FPSCR_NZCVQC_pre
8191 0U, // VLDR_FPSCR_off
8192 42U, // VLDR_FPSCR_post
8193 0U, // VLDR_FPSCR_pre
8194 0U, // VLDR_P0_off
8195 44U, // VLDR_P0_post
8196 0U, // VLDR_P0_pre
8197 0U, // VLDR_VPR_off
8198 42U, // VLDR_VPR_post
8199 0U, // VLDR_VPR_pre
8200 18560U, // VLLDM
8201 18560U, // VLLDM_T2
8202 18560U, // VLSTM
8203 18560U, // VLSTM_T2
8204 0U, // VMAXfd
8205 0U, // VMAXfq
8206 0U, // VMAXhd
8207 0U, // VMAXhq
8208 0U, // VMAXsv16i8
8209 0U, // VMAXsv2i32
8210 0U, // VMAXsv4i16
8211 0U, // VMAXsv4i32
8212 0U, // VMAXsv8i16
8213 0U, // VMAXsv8i8
8214 0U, // VMAXuv16i8
8215 0U, // VMAXuv2i32
8216 0U, // VMAXuv4i16
8217 0U, // VMAXuv4i32
8218 0U, // VMAXuv8i16
8219 0U, // VMAXuv8i8
8220 0U, // VMINfd
8221 0U, // VMINfq
8222 0U, // VMINhd
8223 0U, // VMINhq
8224 0U, // VMINsv16i8
8225 0U, // VMINsv2i32
8226 0U, // VMINsv4i16
8227 0U, // VMINsv4i32
8228 0U, // VMINsv8i16
8229 0U, // VMINsv8i8
8230 0U, // VMINuv16i8
8231 0U, // VMINuv2i32
8232 0U, // VMINuv4i16
8233 0U, // VMINuv4i32
8234 0U, // VMINuv8i16
8235 0U, // VMINuv8i8
8236 49944U, // VMLAD
8237 3671552U, // VMLAH
8238 473433600U, // VMLALslsv2i32
8239 473433600U, // VMLALslsv4i16
8240 473433600U, // VMLALsluv2i32
8241 473433600U, // VMLALsluv4i16
8242 3671552U, // VMLALsv2i64
8243 3671552U, // VMLALsv4i32
8244 3671552U, // VMLALsv8i16
8245 3671552U, // VMLALuv2i64
8246 3671552U, // VMLALuv4i32
8247 3671552U, // VMLALuv8i16
8248 3671552U, // VMLAS
8249 3671552U, // VMLAfd
8250 3671552U, // VMLAfq
8251 3671552U, // VMLAhd
8252 3671552U, // VMLAhq
8253 473433600U, // VMLAslfd
8254 473433600U, // VMLAslfq
8255 473433600U, // VMLAslhd
8256 473433600U, // VMLAslhq
8257 473433600U, // VMLAslv2i32
8258 473433600U, // VMLAslv4i16
8259 473433600U, // VMLAslv4i32
8260 473433600U, // VMLAslv8i16
8261 3671552U, // VMLAv16i8
8262 3671552U, // VMLAv2i32
8263 3671552U, // VMLAv4i16
8264 3671552U, // VMLAv4i32
8265 3671552U, // VMLAv8i16
8266 3671552U, // VMLAv8i8
8267 49944U, // VMLSD
8268 3671552U, // VMLSH
8269 473433600U, // VMLSLslsv2i32
8270 473433600U, // VMLSLslsv4i16
8271 473433600U, // VMLSLsluv2i32
8272 473433600U, // VMLSLsluv4i16
8273 3671552U, // VMLSLsv2i64
8274 3671552U, // VMLSLsv4i32
8275 3671552U, // VMLSLsv8i16
8276 3671552U, // VMLSLuv2i64
8277 3671552U, // VMLSLuv4i32
8278 3671552U, // VMLSLuv8i16
8279 3671552U, // VMLSS
8280 3671552U, // VMLSfd
8281 3671552U, // VMLSfq
8282 3671552U, // VMLShd
8283 3671552U, // VMLShq
8284 473433600U, // VMLSslfd
8285 473433600U, // VMLSslfq
8286 473433600U, // VMLSslhd
8287 473433600U, // VMLSslhq
8288 473433600U, // VMLSslv2i32
8289 473433600U, // VMLSslv4i16
8290 473433600U, // VMLSslv4i32
8291 473433600U, // VMLSslv8i16
8292 3671552U, // VMLSv16i8
8293 3671552U, // VMLSv2i32
8294 3671552U, // VMLSv4i16
8295 3671552U, // VMLSv4i32
8296 3671552U, // VMLSv8i16
8297 3671552U, // VMLSv8i8
8298 2U, // VMMLA
8299 528U, // VMOVD
8300 0U, // VMOVDRR
8301 2U, // VMOVH
8302 16384U, // VMOVHR
8303 16384U, // VMOVLsv2i64
8304 16384U, // VMOVLsv4i32
8305 16384U, // VMOVLsv8i16
8306 16384U, // VMOVLuv2i64
8307 16384U, // VMOVLuv4i32
8308 16384U, // VMOVLuv8i16
8309 2U, // VMOVNv2i32
8310 16384U, // VMOVNv4i16
8311 16384U, // VMOVNv8i8
8312 16384U, // VMOVRH
8313 0U, // VMOVRRD
8314 33554432U, // VMOVRRS
8315 16384U, // VMOVRS
8316 16384U, // VMOVS
8317 16384U, // VMOVSR
8318 33554432U, // VMOVSRR
8319 4992U, // VMOVv16i8
8320 0U, // VMOVv1i64
8321 2048U, // VMOVv2f32
8322 4992U, // VMOVv2i32
8323 0U, // VMOVv2i64
8324 2048U, // VMOVv4f32
8325 4992U, // VMOVv4i16
8326 4992U, // VMOVv4i32
8327 4992U, // VMOVv8i16
8328 4992U, // VMOVv8i8
8329 46U, // VMRS
8330 48U, // VMRS_FPCXTNS
8331 50U, // VMRS_FPCXTS
8332 52U, // VMRS_FPEXC
8333 54U, // VMRS_FPINST
8334 56U, // VMRS_FPINST2
8335 58U, // VMRS_FPSCR_NZCVQC
8336 60U, // VMRS_FPSID
8337 62U, // VMRS_MVFR0
8338 64U, // VMRS_MVFR1
8339 66U, // VMRS_MVFR2
8340 68U, // VMRS_P0
8341 70U, // VMRS_VPR
8342 2U, // VMSR
8343 2U, // VMSR_FPCXTNS
8344 2U, // VMSR_FPCXTS
8345 0U, // VMSR_FPEXC
8346 0U, // VMSR_FPINST
8347 0U, // VMSR_FPINST2
8348 2U, // VMSR_FPSCR_NZCVQC
8349 0U, // VMSR_FPSID
8350 2U, // VMSR_P0
8351 2U, // VMSR_VPR
8352 2720528U, // VMULD
8353 0U, // VMULH
8354 17920U, // VMULLp64
8355 0U, // VMULLp8
8356 167772160U, // VMULLslsv2i32
8357 167772160U, // VMULLslsv4i16
8358 167772160U, // VMULLsluv2i32
8359 167772160U, // VMULLsluv4i16
8360 0U, // VMULLsv2i64
8361 0U, // VMULLsv4i32
8362 0U, // VMULLsv8i16
8363 0U, // VMULLuv2i64
8364 0U, // VMULLuv4i32
8365 0U, // VMULLuv8i16
8366 0U, // VMULS
8367 0U, // VMULfd
8368 0U, // VMULfq
8369 0U, // VMULhd
8370 0U, // VMULhq
8371 0U, // VMULpd
8372 0U, // VMULpq
8373 167772160U, // VMULslfd
8374 167772160U, // VMULslfq
8375 167772160U, // VMULslhd
8376 167772160U, // VMULslhq
8377 167772160U, // VMULslv2i32
8378 167772160U, // VMULslv4i16
8379 167772160U, // VMULslv4i32
8380 167772160U, // VMULslv8i16
8381 0U, // VMULv16i8
8382 0U, // VMULv2i32
8383 0U, // VMULv4i16
8384 0U, // VMULv4i32
8385 0U, // VMULv8i16
8386 0U, // VMULv8i8
8387 16384U, // VMVNd
8388 16384U, // VMVNq
8389 4992U, // VMVNv2i32
8390 4992U, // VMVNv4i16
8391 4992U, // VMVNv4i32
8392 4992U, // VMVNv8i16
8393 528U, // VNEGD
8394 16384U, // VNEGH
8395 16384U, // VNEGS
8396 16384U, // VNEGf32q
8397 16384U, // VNEGfd
8398 16384U, // VNEGhd
8399 16384U, // VNEGhq
8400 16384U, // VNEGs16d
8401 16384U, // VNEGs16q
8402 16384U, // VNEGs32d
8403 16384U, // VNEGs32q
8404 16384U, // VNEGs8d
8405 16384U, // VNEGs8q
8406 49944U, // VNMLAD
8407 3671552U, // VNMLAH
8408 3671552U, // VNMLAS
8409 49944U, // VNMLSD
8410 3671552U, // VNMLSH
8411 3671552U, // VNMLSS
8412 2720528U, // VNMULD
8413 0U, // VNMULH
8414 0U, // VNMULS
8415 0U, // VORNd
8416 0U, // VORNq
8417 0U, // VORRd
8418 4992U, // VORRiv2i32
8419 4992U, // VORRiv4i16
8420 4992U, // VORRiv4i32
8421 4992U, // VORRiv8i16
8422 0U, // VORRq
8423 17920U, // VPADALsv16i8
8424 17920U, // VPADALsv2i32
8425 17920U, // VPADALsv4i16
8426 17920U, // VPADALsv4i32
8427 17920U, // VPADALsv8i16
8428 17920U, // VPADALsv8i8
8429 17920U, // VPADALuv16i8
8430 17920U, // VPADALuv2i32
8431 17920U, // VPADALuv4i16
8432 17920U, // VPADALuv4i32
8433 17920U, // VPADALuv8i16
8434 17920U, // VPADALuv8i8
8435 16384U, // VPADDLsv16i8
8436 16384U, // VPADDLsv2i32
8437 16384U, // VPADDLsv4i16
8438 16384U, // VPADDLsv4i32
8439 16384U, // VPADDLsv8i16
8440 16384U, // VPADDLsv8i8
8441 16384U, // VPADDLuv16i8
8442 16384U, // VPADDLuv2i32
8443 16384U, // VPADDLuv4i16
8444 16384U, // VPADDLuv4i32
8445 16384U, // VPADDLuv8i16
8446 16384U, // VPADDLuv8i8
8447 0U, // VPADDf
8448 0U, // VPADDh
8449 0U, // VPADDi16
8450 0U, // VPADDi32
8451 0U, // VPADDi8
8452 0U, // VPMAXf
8453 0U, // VPMAXh
8454 0U, // VPMAXs16
8455 0U, // VPMAXs32
8456 0U, // VPMAXs8
8457 0U, // VPMAXu16
8458 0U, // VPMAXu32
8459 0U, // VPMAXu8
8460 0U, // VPMINf
8461 0U, // VPMINh
8462 0U, // VPMINs16
8463 0U, // VPMINs32
8464 0U, // VPMINs8
8465 0U, // VPMINu16
8466 0U, // VPMINu32
8467 0U, // VPMINu8
8468 16384U, // VQABSv16i8
8469 16384U, // VQABSv2i32
8470 16384U, // VQABSv4i16
8471 16384U, // VQABSv4i32
8472 16384U, // VQABSv8i16
8473 16384U, // VQABSv8i8
8474 0U, // VQADDsv16i8
8475 17920U, // VQADDsv1i64
8476 0U, // VQADDsv2i32
8477 17920U, // VQADDsv2i64
8478 0U, // VQADDsv4i16
8479 0U, // VQADDsv4i32
8480 0U, // VQADDsv8i16
8481 0U, // VQADDsv8i8
8482 0U, // VQADDuv16i8
8483 0U, // VQADDuv1i64
8484 0U, // VQADDuv2i32
8485 0U, // VQADDuv2i64
8486 0U, // VQADDuv4i16
8487 0U, // VQADDuv4i32
8488 0U, // VQADDuv8i16
8489 0U, // VQADDuv8i8
8490 473433600U, // VQDMLALslv2i32
8491 473433600U, // VQDMLALslv4i16
8492 3671552U, // VQDMLALv2i64
8493 3671552U, // VQDMLALv4i32
8494 473433600U, // VQDMLSLslv2i32
8495 473433600U, // VQDMLSLslv4i16
8496 3671552U, // VQDMLSLv2i64
8497 3671552U, // VQDMLSLv4i32
8498 167772160U, // VQDMULHslv2i32
8499 167772160U, // VQDMULHslv4i16
8500 167772160U, // VQDMULHslv4i32
8501 167772160U, // VQDMULHslv8i16
8502 0U, // VQDMULHv2i32
8503 0U, // VQDMULHv4i16
8504 0U, // VQDMULHv4i32
8505 0U, // VQDMULHv8i16
8506 167772160U, // VQDMULLslv2i32
8507 167772160U, // VQDMULLslv4i16
8508 0U, // VQDMULLv2i64
8509 0U, // VQDMULLv4i32
8510 2U, // VQMOVNsuv2i32
8511 16384U, // VQMOVNsuv4i16
8512 16384U, // VQMOVNsuv8i8
8513 2U, // VQMOVNsv2i32
8514 16384U, // VQMOVNsv4i16
8515 16384U, // VQMOVNsv8i8
8516 16384U, // VQMOVNuv2i32
8517 16384U, // VQMOVNuv4i16
8518 16384U, // VQMOVNuv8i8
8519 16384U, // VQNEGv16i8
8520 16384U, // VQNEGv2i32
8521 16384U, // VQNEGv4i16
8522 16384U, // VQNEGv4i32
8523 16384U, // VQNEGv8i16
8524 16384U, // VQNEGv8i8
8525 473433600U, // VQRDMLAHslv2i32
8526 473433600U, // VQRDMLAHslv4i16
8527 473433600U, // VQRDMLAHslv4i32
8528 473433600U, // VQRDMLAHslv8i16
8529 3671552U, // VQRDMLAHv2i32
8530 3671552U, // VQRDMLAHv4i16
8531 3671552U, // VQRDMLAHv4i32
8532 3671552U, // VQRDMLAHv8i16
8533 473433600U, // VQRDMLSHslv2i32
8534 473433600U, // VQRDMLSHslv4i16
8535 473433600U, // VQRDMLSHslv4i32
8536 473433600U, // VQRDMLSHslv8i16
8537 3671552U, // VQRDMLSHv2i32
8538 3671552U, // VQRDMLSHv4i16
8539 3671552U, // VQRDMLSHv4i32
8540 3671552U, // VQRDMLSHv8i16
8541 167772160U, // VQRDMULHslv2i32
8542 167772160U, // VQRDMULHslv4i16
8543 167772160U, // VQRDMULHslv4i32
8544 167772160U, // VQRDMULHslv8i16
8545 0U, // VQRDMULHv2i32
8546 0U, // VQRDMULHv4i16
8547 0U, // VQRDMULHv4i32
8548 0U, // VQRDMULHv8i16
8549 0U, // VQRSHLsv16i8
8550 17920U, // VQRSHLsv1i64
8551 0U, // VQRSHLsv2i32
8552 17920U, // VQRSHLsv2i64
8553 0U, // VQRSHLsv4i16
8554 0U, // VQRSHLsv4i32
8555 0U, // VQRSHLsv8i16
8556 0U, // VQRSHLsv8i8
8557 0U, // VQRSHLuv16i8
8558 0U, // VQRSHLuv1i64
8559 0U, // VQRSHLuv2i32
8560 0U, // VQRSHLuv2i64
8561 0U, // VQRSHLuv4i16
8562 0U, // VQRSHLuv4i32
8563 0U, // VQRSHLuv8i16
8564 0U, // VQRSHLuv8i8
8565 17920U, // VQRSHRNsv2i32
8566 0U, // VQRSHRNsv4i16
8567 0U, // VQRSHRNsv8i8
8568 0U, // VQRSHRNuv2i32
8569 0U, // VQRSHRNuv4i16
8570 0U, // VQRSHRNuv8i8
8571 17920U, // VQRSHRUNv2i32
8572 0U, // VQRSHRUNv4i16
8573 0U, // VQRSHRUNv8i8
8574 0U, // VQSHLsiv16i8
8575 17920U, // VQSHLsiv1i64
8576 0U, // VQSHLsiv2i32
8577 17920U, // VQSHLsiv2i64
8578 0U, // VQSHLsiv4i16
8579 0U, // VQSHLsiv4i32
8580 0U, // VQSHLsiv8i16
8581 0U, // VQSHLsiv8i8
8582 0U, // VQSHLsuv16i8
8583 17920U, // VQSHLsuv1i64
8584 0U, // VQSHLsuv2i32
8585 17920U, // VQSHLsuv2i64
8586 0U, // VQSHLsuv4i16
8587 0U, // VQSHLsuv4i32
8588 0U, // VQSHLsuv8i16
8589 0U, // VQSHLsuv8i8
8590 0U, // VQSHLsv16i8
8591 17920U, // VQSHLsv1i64
8592 0U, // VQSHLsv2i32
8593 17920U, // VQSHLsv2i64
8594 0U, // VQSHLsv4i16
8595 0U, // VQSHLsv4i32
8596 0U, // VQSHLsv8i16
8597 0U, // VQSHLsv8i8
8598 0U, // VQSHLuiv16i8
8599 0U, // VQSHLuiv1i64
8600 0U, // VQSHLuiv2i32
8601 0U, // VQSHLuiv2i64
8602 0U, // VQSHLuiv4i16
8603 0U, // VQSHLuiv4i32
8604 0U, // VQSHLuiv8i16
8605 0U, // VQSHLuiv8i8
8606 0U, // VQSHLuv16i8
8607 0U, // VQSHLuv1i64
8608 0U, // VQSHLuv2i32
8609 0U, // VQSHLuv2i64
8610 0U, // VQSHLuv4i16
8611 0U, // VQSHLuv4i32
8612 0U, // VQSHLuv8i16
8613 0U, // VQSHLuv8i8
8614 17920U, // VQSHRNsv2i32
8615 0U, // VQSHRNsv4i16
8616 0U, // VQSHRNsv8i8
8617 0U, // VQSHRNuv2i32
8618 0U, // VQSHRNuv4i16
8619 0U, // VQSHRNuv8i8
8620 17920U, // VQSHRUNv2i32
8621 0U, // VQSHRUNv4i16
8622 0U, // VQSHRUNv8i8
8623 0U, // VQSUBsv16i8
8624 17920U, // VQSUBsv1i64
8625 0U, // VQSUBsv2i32
8626 17920U, // VQSUBsv2i64
8627 0U, // VQSUBsv4i16
8628 0U, // VQSUBsv4i32
8629 0U, // VQSUBsv8i16
8630 0U, // VQSUBsv8i8
8631 0U, // VQSUBuv16i8
8632 0U, // VQSUBuv1i64
8633 0U, // VQSUBuv2i32
8634 0U, // VQSUBuv2i64
8635 0U, // VQSUBuv4i16
8636 0U, // VQSUBuv4i32
8637 0U, // VQSUBuv8i16
8638 0U, // VQSUBuv8i8
8639 17920U, // VRADDHNv2i32
8640 0U, // VRADDHNv4i16
8641 0U, // VRADDHNv8i8
8642 16384U, // VRECPEd
8643 16384U, // VRECPEfd
8644 16384U, // VRECPEfq
8645 16384U, // VRECPEhd
8646 16384U, // VRECPEhq
8647 16384U, // VRECPEq
8648 0U, // VRECPSfd
8649 0U, // VRECPSfq
8650 0U, // VRECPShd
8651 0U, // VRECPShq
8652 16384U, // VREV16d8
8653 16384U, // VREV16q8
8654 16384U, // VREV32d16
8655 16384U, // VREV32d8
8656 16384U, // VREV32q16
8657 16384U, // VREV32q8
8658 16384U, // VREV64d16
8659 16384U, // VREV64d32
8660 16384U, // VREV64d8
8661 16384U, // VREV64q16
8662 16384U, // VREV64q32
8663 16384U, // VREV64q8
8664 0U, // VRHADDsv16i8
8665 0U, // VRHADDsv2i32
8666 0U, // VRHADDsv4i16
8667 0U, // VRHADDsv4i32
8668 0U, // VRHADDsv8i16
8669 0U, // VRHADDsv8i8
8670 0U, // VRHADDuv16i8
8671 0U, // VRHADDuv2i32
8672 0U, // VRHADDuv4i16
8673 0U, // VRHADDuv4i32
8674 0U, // VRHADDuv8i16
8675 0U, // VRHADDuv8i8
8676 2U, // VRINTAD
8677 2U, // VRINTAH
8678 2U, // VRINTANDf
8679 2U, // VRINTANDh
8680 2U, // VRINTANQf
8681 2U, // VRINTANQh
8682 2U, // VRINTAS
8683 2U, // VRINTMD
8684 2U, // VRINTMH
8685 2U, // VRINTMNDf
8686 2U, // VRINTMNDh
8687 2U, // VRINTMNQf
8688 2U, // VRINTMNQh
8689 2U, // VRINTMS
8690 2U, // VRINTND
8691 2U, // VRINTNH
8692 2U, // VRINTNNDf
8693 2U, // VRINTNNDh
8694 2U, // VRINTNNQf
8695 2U, // VRINTNNQh
8696 2U, // VRINTNS
8697 2U, // VRINTPD
8698 2U, // VRINTPH
8699 2U, // VRINTPNDf
8700 2U, // VRINTPNDh
8701 2U, // VRINTPNQf
8702 2U, // VRINTPNQh
8703 2U, // VRINTPS
8704 528U, // VRINTRD
8705 16384U, // VRINTRH
8706 16384U, // VRINTRS
8707 528U, // VRINTXD
8708 16384U, // VRINTXH
8709 2U, // VRINTXNDf
8710 2U, // VRINTXNDh
8711 2U, // VRINTXNQf
8712 2U, // VRINTXNQh
8713 16384U, // VRINTXS
8714 528U, // VRINTZD
8715 16384U, // VRINTZH
8716 2U, // VRINTZNDf
8717 2U, // VRINTZNDh
8718 2U, // VRINTZNQf
8719 2U, // VRINTZNQh
8720 16384U, // VRINTZS
8721 0U, // VRSHLsv16i8
8722 17920U, // VRSHLsv1i64
8723 0U, // VRSHLsv2i32
8724 17920U, // VRSHLsv2i64
8725 0U, // VRSHLsv4i16
8726 0U, // VRSHLsv4i32
8727 0U, // VRSHLsv8i16
8728 0U, // VRSHLsv8i8
8729 0U, // VRSHLuv16i8
8730 0U, // VRSHLuv1i64
8731 0U, // VRSHLuv2i32
8732 0U, // VRSHLuv2i64
8733 0U, // VRSHLuv4i16
8734 0U, // VRSHLuv4i32
8735 0U, // VRSHLuv8i16
8736 0U, // VRSHLuv8i8
8737 17920U, // VRSHRNv2i32
8738 0U, // VRSHRNv4i16
8739 0U, // VRSHRNv8i8
8740 0U, // VRSHRsv16i8
8741 17920U, // VRSHRsv1i64
8742 0U, // VRSHRsv2i32
8743 17920U, // VRSHRsv2i64
8744 0U, // VRSHRsv4i16
8745 0U, // VRSHRsv4i32
8746 0U, // VRSHRsv8i16
8747 0U, // VRSHRsv8i8
8748 0U, // VRSHRuv16i8
8749 0U, // VRSHRuv1i64
8750 0U, // VRSHRuv2i32
8751 0U, // VRSHRuv2i64
8752 0U, // VRSHRuv4i16
8753 0U, // VRSHRuv4i32
8754 0U, // VRSHRuv8i16
8755 0U, // VRSHRuv8i8
8756 16384U, // VRSQRTEd
8757 16384U, // VRSQRTEfd
8758 16384U, // VRSQRTEfq
8759 16384U, // VRSQRTEhd
8760 16384U, // VRSQRTEhq
8761 16384U, // VRSQRTEq
8762 0U, // VRSQRTSfd
8763 0U, // VRSQRTSfq
8764 0U, // VRSQRTShd
8765 0U, // VRSQRTShq
8766 3671552U, // VRSRAsv16i8
8767 16768U, // VRSRAsv1i64
8768 3671552U, // VRSRAsv2i32
8769 16768U, // VRSRAsv2i64
8770 3671552U, // VRSRAsv4i16
8771 3671552U, // VRSRAsv4i32
8772 3671552U, // VRSRAsv8i16
8773 3671552U, // VRSRAsv8i8
8774 3671552U, // VRSRAuv16i8
8775 3671552U, // VRSRAuv1i64
8776 3671552U, // VRSRAuv2i32
8777 3671552U, // VRSRAuv2i64
8778 3671552U, // VRSRAuv4i16
8779 3671552U, // VRSRAuv4i32
8780 3671552U, // VRSRAuv8i16
8781 3671552U, // VRSRAuv8i8
8782 17920U, // VRSUBHNv2i32
8783 0U, // VRSUBHNv4i16
8784 0U, // VRSUBHNv8i8
8785 0U, // VSCCLRMD
8786 0U, // VSCCLRMS
8787 2U, // VSDOTD
8788 520U, // VSDOTDI
8789 2U, // VSDOTQ
8790 520U, // VSDOTQI
8791 17920U, // VSELEQD
8792 17920U, // VSELEQH
8793 17920U, // VSELEQS
8794 17920U, // VSELGED
8795 17920U, // VSELGEH
8796 17920U, // VSELGES
8797 17920U, // VSELGTD
8798 17920U, // VSELGTH
8799 17920U, // VSELGTS
8800 17920U, // VSELVSD
8801 17920U, // VSELVSH
8802 17920U, // VSELVSS
8803 32U, // VSETLNi16
8804 32U, // VSETLNi32
8805 32U, // VSETLNi8
8806 0U, // VSHLLi16
8807 0U, // VSHLLi32
8808 0U, // VSHLLi8
8809 0U, // VSHLLsv2i64
8810 0U, // VSHLLsv4i32
8811 0U, // VSHLLsv8i16
8812 0U, // VSHLLuv2i64
8813 0U, // VSHLLuv4i32
8814 0U, // VSHLLuv8i16
8815 0U, // VSHLiv16i8
8816 17920U, // VSHLiv1i64
8817 0U, // VSHLiv2i32
8818 17920U, // VSHLiv2i64
8819 0U, // VSHLiv4i16
8820 0U, // VSHLiv4i32
8821 0U, // VSHLiv8i16
8822 0U, // VSHLiv8i8
8823 0U, // VSHLsv16i8
8824 17920U, // VSHLsv1i64
8825 0U, // VSHLsv2i32
8826 17920U, // VSHLsv2i64
8827 0U, // VSHLsv4i16
8828 0U, // VSHLsv4i32
8829 0U, // VSHLsv8i16
8830 0U, // VSHLsv8i8
8831 0U, // VSHLuv16i8
8832 0U, // VSHLuv1i64
8833 0U, // VSHLuv2i32
8834 0U, // VSHLuv2i64
8835 0U, // VSHLuv4i16
8836 0U, // VSHLuv4i32
8837 0U, // VSHLuv8i16
8838 0U, // VSHLuv8i8
8839 17920U, // VSHRNv2i32
8840 0U, // VSHRNv4i16
8841 0U, // VSHRNv8i8
8842 0U, // VSHRsv16i8
8843 17920U, // VSHRsv1i64
8844 0U, // VSHRsv2i32
8845 17920U, // VSHRsv2i64
8846 0U, // VSHRsv4i16
8847 0U, // VSHRsv4i32
8848 0U, // VSHRsv8i16
8849 0U, // VSHRsv8i8
8850 0U, // VSHRuv16i8
8851 0U, // VSHRuv1i64
8852 0U, // VSHRuv2i32
8853 0U, // VSHRuv2i64
8854 0U, // VSHRuv4i16
8855 0U, // VSHRuv4i32
8856 0U, // VSHRuv8i16
8857 0U, // VSHRuv8i8
8858 0U, // VSHTOD
8859 72U, // VSHTOH
8860 0U, // VSHTOS
8861 0U, // VSITOD
8862 0U, // VSITOH
8863 0U, // VSITOS
8864 3671552U, // VSLIv16i8
8865 3671552U, // VSLIv1i64
8866 3671552U, // VSLIv2i32
8867 3671552U, // VSLIv2i64
8868 3671552U, // VSLIv4i16
8869 3671552U, // VSLIv4i32
8870 3671552U, // VSLIv8i16
8871 3671552U, // VSLIv8i8
8872 74U, // VSLTOD
8873 74U, // VSLTOH
8874 74U, // VSLTOS
8875 2U, // VSMMLA
8876 528U, // VSQRTD
8877 16384U, // VSQRTH
8878 16384U, // VSQRTS
8879 3671552U, // VSRAsv16i8
8880 16768U, // VSRAsv1i64
8881 3671552U, // VSRAsv2i32
8882 16768U, // VSRAsv2i64
8883 3671552U, // VSRAsv4i16
8884 3671552U, // VSRAsv4i32
8885 3671552U, // VSRAsv8i16
8886 3671552U, // VSRAsv8i8
8887 3671552U, // VSRAuv16i8
8888 3671552U, // VSRAuv1i64
8889 3671552U, // VSRAuv2i32
8890 3671552U, // VSRAuv2i64
8891 3671552U, // VSRAuv4i16
8892 3671552U, // VSRAuv4i32
8893 3671552U, // VSRAuv8i16
8894 3671552U, // VSRAuv8i8
8895 3671552U, // VSRIv16i8
8896 3671552U, // VSRIv1i64
8897 3671552U, // VSRIv2i32
8898 3671552U, // VSRIv2i64
8899 3671552U, // VSRIv4i16
8900 3671552U, // VSRIv4i32
8901 3671552U, // VSRIv8i16
8902 3671552U, // VSRIv8i8
8903 6694U, // VST1LNd16
8904 516201126U, // VST1LNd16_UPD
8905 6694U, // VST1LNd32
8906 516201126U, // VST1LNd32_UPD
8907 6694U, // VST1LNd8
8908 516201126U, // VST1LNd8_UPD
8909 0U, // VST1LNq16Pseudo
8910 0U, // VST1LNq16Pseudo_UPD
8911 0U, // VST1LNq32Pseudo
8912 0U, // VST1LNq32Pseudo_UPD
8913 0U, // VST1LNq8Pseudo
8914 0U, // VST1LNq8Pseudo_UPD
8915 0U, // VST1d16
8916 0U, // VST1d16Q
8917 0U, // VST1d16QPseudo
8918 0U, // VST1d16QPseudoWB_fixed
8919 0U, // VST1d16QPseudoWB_register
8920 0U, // VST1d16Qwb_fixed
8921 0U, // VST1d16Qwb_register
8922 0U, // VST1d16T
8923 0U, // VST1d16TPseudo
8924 0U, // VST1d16TPseudoWB_fixed
8925 0U, // VST1d16TPseudoWB_register
8926 0U, // VST1d16Twb_fixed
8927 0U, // VST1d16Twb_register
8928 0U, // VST1d16wb_fixed
8929 0U, // VST1d16wb_register
8930 0U, // VST1d32
8931 0U, // VST1d32Q
8932 0U, // VST1d32QPseudo
8933 0U, // VST1d32QPseudoWB_fixed
8934 0U, // VST1d32QPseudoWB_register
8935 0U, // VST1d32Qwb_fixed
8936 0U, // VST1d32Qwb_register
8937 0U, // VST1d32T
8938 0U, // VST1d32TPseudo
8939 0U, // VST1d32TPseudoWB_fixed
8940 0U, // VST1d32TPseudoWB_register
8941 0U, // VST1d32Twb_fixed
8942 0U, // VST1d32Twb_register
8943 0U, // VST1d32wb_fixed
8944 0U, // VST1d32wb_register
8945 0U, // VST1d64
8946 0U, // VST1d64Q
8947 0U, // VST1d64QPseudo
8948 0U, // VST1d64QPseudoWB_fixed
8949 0U, // VST1d64QPseudoWB_register
8950 0U, // VST1d64Qwb_fixed
8951 0U, // VST1d64Qwb_register
8952 0U, // VST1d64T
8953 0U, // VST1d64TPseudo
8954 0U, // VST1d64TPseudoWB_fixed
8955 0U, // VST1d64TPseudoWB_register
8956 0U, // VST1d64Twb_fixed
8957 0U, // VST1d64Twb_register
8958 0U, // VST1d64wb_fixed
8959 0U, // VST1d64wb_register
8960 0U, // VST1d8
8961 0U, // VST1d8Q
8962 0U, // VST1d8QPseudo
8963 0U, // VST1d8QPseudoWB_fixed
8964 0U, // VST1d8QPseudoWB_register
8965 0U, // VST1d8Qwb_fixed
8966 0U, // VST1d8Qwb_register
8967 0U, // VST1d8T
8968 0U, // VST1d8TPseudo
8969 0U, // VST1d8TPseudoWB_fixed
8970 0U, // VST1d8TPseudoWB_register
8971 0U, // VST1d8Twb_fixed
8972 0U, // VST1d8Twb_register
8973 0U, // VST1d8wb_fixed
8974 0U, // VST1d8wb_register
8975 0U, // VST1q16
8976 0U, // VST1q16HighQPseudo
8977 0U, // VST1q16HighQPseudo_UPD
8978 0U, // VST1q16HighTPseudo
8979 0U, // VST1q16HighTPseudo_UPD
8980 0U, // VST1q16LowQPseudo_UPD
8981 0U, // VST1q16LowTPseudo_UPD
8982 0U, // VST1q16wb_fixed
8983 0U, // VST1q16wb_register
8984 0U, // VST1q32
8985 0U, // VST1q32HighQPseudo
8986 0U, // VST1q32HighQPseudo_UPD
8987 0U, // VST1q32HighTPseudo
8988 0U, // VST1q32HighTPseudo_UPD
8989 0U, // VST1q32LowQPseudo_UPD
8990 0U, // VST1q32LowTPseudo_UPD
8991 0U, // VST1q32wb_fixed
8992 0U, // VST1q32wb_register
8993 0U, // VST1q64
8994 0U, // VST1q64HighQPseudo
8995 0U, // VST1q64HighQPseudo_UPD
8996 0U, // VST1q64HighTPseudo
8997 0U, // VST1q64HighTPseudo_UPD
8998 0U, // VST1q64LowQPseudo_UPD
8999 0U, // VST1q64LowTPseudo_UPD
9000 0U, // VST1q64wb_fixed
9001 0U, // VST1q64wb_register
9002 0U, // VST1q8
9003 0U, // VST1q8HighQPseudo
9004 0U, // VST1q8HighQPseudo_UPD
9005 0U, // VST1q8HighTPseudo
9006 0U, // VST1q8HighTPseudo_UPD
9007 0U, // VST1q8LowQPseudo_UPD
9008 0U, // VST1q8LowTPseudo_UPD
9009 0U, // VST1q8wb_fixed
9010 0U, // VST1q8wb_register
9011 440194470U, // VST2LNd16
9012 0U, // VST2LNd16Pseudo
9013 0U, // VST2LNd16Pseudo_UPD
9014 440718886U, // VST2LNd16_UPD
9015 440194470U, // VST2LNd32
9016 0U, // VST2LNd32Pseudo
9017 0U, // VST2LNd32Pseudo_UPD
9018 440718886U, // VST2LNd32_UPD
9019 440194470U, // VST2LNd8
9020 0U, // VST2LNd8Pseudo
9021 0U, // VST2LNd8Pseudo_UPD
9022 440718886U, // VST2LNd8_UPD
9023 440194470U, // VST2LNq16
9024 0U, // VST2LNq16Pseudo
9025 0U, // VST2LNq16Pseudo_UPD
9026 440718886U, // VST2LNq16_UPD
9027 440194470U, // VST2LNq32
9028 0U, // VST2LNq32Pseudo
9029 0U, // VST2LNq32Pseudo_UPD
9030 440718886U, // VST2LNq32_UPD
9031 0U, // VST2b16
9032 0U, // VST2b16wb_fixed
9033 0U, // VST2b16wb_register
9034 0U, // VST2b32
9035 0U, // VST2b32wb_fixed
9036 0U, // VST2b32wb_register
9037 0U, // VST2b8
9038 0U, // VST2b8wb_fixed
9039 0U, // VST2b8wb_register
9040 0U, // VST2d16
9041 0U, // VST2d16wb_fixed
9042 0U, // VST2d16wb_register
9043 0U, // VST2d32
9044 0U, // VST2d32wb_fixed
9045 0U, // VST2d32wb_register
9046 0U, // VST2d8
9047 0U, // VST2d8wb_fixed
9048 0U, // VST2d8wb_register
9049 0U, // VST2q16
9050 0U, // VST2q16Pseudo
9051 0U, // VST2q16PseudoWB_fixed
9052 0U, // VST2q16PseudoWB_register
9053 0U, // VST2q16wb_fixed
9054 0U, // VST2q16wb_register
9055 0U, // VST2q32
9056 0U, // VST2q32Pseudo
9057 0U, // VST2q32PseudoWB_fixed
9058 0U, // VST2q32PseudoWB_register
9059 0U, // VST2q32wb_fixed
9060 0U, // VST2q32wb_register
9061 0U, // VST2q8
9062 0U, // VST2q8Pseudo
9063 0U, // VST2q8PseudoWB_fixed
9064 0U, // VST2q8PseudoWB_register
9065 0U, // VST2q8wb_fixed
9066 0U, // VST2q8wb_register
9067 440195750U, // VST3LNd16
9068 0U, // VST3LNd16Pseudo
9069 0U, // VST3LNd16Pseudo_UPD
9070 6950U, // VST3LNd16_UPD
9071 440195750U, // VST3LNd32
9072 0U, // VST3LNd32Pseudo
9073 0U, // VST3LNd32Pseudo_UPD
9074 6950U, // VST3LNd32_UPD
9075 440195750U, // VST3LNd8
9076 0U, // VST3LNd8Pseudo
9077 0U, // VST3LNd8Pseudo_UPD
9078 6950U, // VST3LNd8_UPD
9079 440195750U, // VST3LNq16
9080 0U, // VST3LNq16Pseudo
9081 0U, // VST3LNq16Pseudo_UPD
9082 6950U, // VST3LNq16_UPD
9083 440195750U, // VST3LNq32
9084 0U, // VST3LNq32Pseudo
9085 0U, // VST3LNq32Pseudo_UPD
9086 6950U, // VST3LNq32_UPD
9087 403177856U, // VST3d16
9088 0U, // VST3d16Pseudo
9089 0U, // VST3d16Pseudo_UPD
9090 383872U, // VST3d16_UPD
9091 403177856U, // VST3d32
9092 0U, // VST3d32Pseudo
9093 0U, // VST3d32Pseudo_UPD
9094 383872U, // VST3d32_UPD
9095 403177856U, // VST3d8
9096 0U, // VST3d8Pseudo
9097 0U, // VST3d8Pseudo_UPD
9098 383872U, // VST3d8_UPD
9099 403177856U, // VST3q16
9100 0U, // VST3q16Pseudo_UPD
9101 383872U, // VST3q16_UPD
9102 0U, // VST3q16oddPseudo
9103 0U, // VST3q16oddPseudo_UPD
9104 403177856U, // VST3q32
9105 0U, // VST3q32Pseudo_UPD
9106 383872U, // VST3q32_UPD
9107 0U, // VST3q32oddPseudo
9108 0U, // VST3q32oddPseudo_UPD
9109 403177856U, // VST3q8
9110 0U, // VST3q8Pseudo_UPD
9111 383872U, // VST3q8_UPD
9112 0U, // VST3q8oddPseudo
9113 0U, // VST3q8oddPseudo_UPD
9114 440194598U, // VST4LNd16
9115 0U, // VST4LNd16Pseudo
9116 0U, // VST4LNd16Pseudo_UPD
9117 399014U, // VST4LNd16_UPD
9118 440194598U, // VST4LNd32
9119 0U, // VST4LNd32Pseudo
9120 0U, // VST4LNd32Pseudo_UPD
9121 399014U, // VST4LNd32_UPD
9122 440194598U, // VST4LNd8
9123 0U, // VST4LNd8Pseudo
9124 0U, // VST4LNd8Pseudo_UPD
9125 399014U, // VST4LNd8_UPD
9126 440194598U, // VST4LNq16
9127 0U, // VST4LNq16Pseudo
9128 0U, // VST4LNq16Pseudo_UPD
9129 399014U, // VST4LNq16_UPD
9130 440194598U, // VST4LNq32
9131 0U, // VST4LNq32Pseudo
9132 0U, // VST4LNq32Pseudo_UPD
9133 399014U, // VST4LNq32_UPD
9134 34079104U, // VST4d16
9135 0U, // VST4d16Pseudo
9136 0U, // VST4d16Pseudo_UPD
9137 15735680U, // VST4d16_UPD
9138 34079104U, // VST4d32
9139 0U, // VST4d32Pseudo
9140 0U, // VST4d32Pseudo_UPD
9141 15735680U, // VST4d32_UPD
9142 34079104U, // VST4d8
9143 0U, // VST4d8Pseudo
9144 0U, // VST4d8Pseudo_UPD
9145 15735680U, // VST4d8_UPD
9146 34079104U, // VST4q16
9147 0U, // VST4q16Pseudo_UPD
9148 15735680U, // VST4q16_UPD
9149 0U, // VST4q16oddPseudo
9150 0U, // VST4q16oddPseudo_UPD
9151 34079104U, // VST4q32
9152 0U, // VST4q32Pseudo_UPD
9153 15735680U, // VST4q32_UPD
9154 0U, // VST4q32oddPseudo
9155 0U, // VST4q32oddPseudo_UPD
9156 34079104U, // VST4q8
9157 0U, // VST4q8Pseudo_UPD
9158 15735680U, // VST4q8_UPD
9159 0U, // VST4q8oddPseudo
9160 0U, // VST4q8oddPseudo_UPD
9161 532U, // VSTMDDB_UPD
9162 18560U, // VSTMDIA
9163 532U, // VSTMDIA_UPD
9164 0U, // VSTMQIA
9165 532U, // VSTMSDB_UPD
9166 18560U, // VSTMSIA
9167 532U, // VSTMSIA_UPD
9168 6400U, // VSTRD
9169 6528U, // VSTRH
9170 6400U, // VSTRS
9171 0U, // VSTR_FPCXTNS_off
9172 42U, // VSTR_FPCXTNS_post
9173 0U, // VSTR_FPCXTNS_pre
9174 0U, // VSTR_FPCXTS_off
9175 42U, // VSTR_FPCXTS_post
9176 0U, // VSTR_FPCXTS_pre
9177 0U, // VSTR_FPSCR_NZCVQC_off
9178 44U, // VSTR_FPSCR_NZCVQC_post
9179 0U, // VSTR_FPSCR_NZCVQC_pre
9180 0U, // VSTR_FPSCR_off
9181 42U, // VSTR_FPSCR_post
9182 0U, // VSTR_FPSCR_pre
9183 0U, // VSTR_P0_off
9184 44U, // VSTR_P0_post
9185 0U, // VSTR_P0_pre
9186 0U, // VSTR_VPR_off
9187 42U, // VSTR_VPR_post
9188 0U, // VSTR_VPR_pre
9189 2720528U, // VSUBD
9190 0U, // VSUBH
9191 17920U, // VSUBHNv2i32
9192 0U, // VSUBHNv4i16
9193 0U, // VSUBHNv8i8
9194 0U, // VSUBLsv2i64
9195 0U, // VSUBLsv4i32
9196 0U, // VSUBLsv8i16
9197 0U, // VSUBLuv2i64
9198 0U, // VSUBLuv4i32
9199 0U, // VSUBLuv8i16
9200 0U, // VSUBS
9201 0U, // VSUBWsv2i64
9202 0U, // VSUBWsv4i32
9203 0U, // VSUBWsv8i16
9204 0U, // VSUBWuv2i64
9205 0U, // VSUBWuv4i32
9206 0U, // VSUBWuv8i16
9207 0U, // VSUBfd
9208 0U, // VSUBfq
9209 0U, // VSUBhd
9210 0U, // VSUBhq
9211 0U, // VSUBv16i8
9212 17920U, // VSUBv1i64
9213 0U, // VSUBv2i32
9214 17920U, // VSUBv2i64
9215 0U, // VSUBv4i16
9216 0U, // VSUBv4i32
9217 0U, // VSUBv8i16
9218 0U, // VSUBv8i8
9219 520U, // VSUDOTDI
9220 520U, // VSUDOTQI
9221 16384U, // VSWPd
9222 16384U, // VSWPq
9223 7168U, // VTBL1
9224 7296U, // VTBL2
9225 7424U, // VTBL3
9226 0U, // VTBL3Pseudo
9227 7552U, // VTBL4
9228 0U, // VTBL4Pseudo
9229 7680U, // VTBX1
9230 7808U, // VTBX2
9231 7936U, // VTBX3
9232 0U, // VTBX3Pseudo
9233 8064U, // VTBX4
9234 0U, // VTBX4Pseudo
9235 0U, // VTOSHD
9236 72U, // VTOSHH
9237 0U, // VTOSHS
9238 0U, // VTOSIRD
9239 0U, // VTOSIRH
9240 0U, // VTOSIRS
9241 0U, // VTOSIZD
9242 0U, // VTOSIZH
9243 0U, // VTOSIZS
9244 74U, // VTOSLD
9245 74U, // VTOSLH
9246 74U, // VTOSLS
9247 0U, // VTOUHD
9248 72U, // VTOUHH
9249 0U, // VTOUHS
9250 0U, // VTOUIRD
9251 0U, // VTOUIRH
9252 0U, // VTOUIRS
9253 0U, // VTOUIZD
9254 0U, // VTOUIZH
9255 0U, // VTOUIZS
9256 74U, // VTOULD
9257 74U, // VTOULH
9258 74U, // VTOULS
9259 16384U, // VTRNd16
9260 16384U, // VTRNd32
9261 16384U, // VTRNd8
9262 16384U, // VTRNq16
9263 16384U, // VTRNq32
9264 16384U, // VTRNq8
9265 0U, // VTSTv16i8
9266 0U, // VTSTv2i32
9267 0U, // VTSTv4i16
9268 0U, // VTSTv4i32
9269 0U, // VTSTv8i16
9270 0U, // VTSTv8i8
9271 2U, // VUDOTD
9272 520U, // VUDOTDI
9273 2U, // VUDOTQ
9274 520U, // VUDOTQI
9275 0U, // VUHTOD
9276 72U, // VUHTOH
9277 0U, // VUHTOS
9278 0U, // VUITOD
9279 0U, // VUITOH
9280 0U, // VUITOS
9281 74U, // VULTOD
9282 74U, // VULTOH
9283 74U, // VULTOS
9284 2U, // VUMMLA
9285 2U, // VUSDOTD
9286 520U, // VUSDOTDI
9287 2U, // VUSDOTQ
9288 520U, // VUSDOTQI
9289 2U, // VUSMMLA
9290 16384U, // VUZPd16
9291 16384U, // VUZPd8
9292 16384U, // VUZPq16
9293 16384U, // VUZPq32
9294 16384U, // VUZPq8
9295 16384U, // VZIPd16
9296 16384U, // VZIPd8
9297 16384U, // VZIPq16
9298 16384U, // VZIPq32
9299 16384U, // VZIPq8
9300 411776U, // sysLDMDA
9301 8212U, // sysLDMDA_UPD
9302 411776U, // sysLDMDB
9303 8212U, // sysLDMDB_UPD
9304 411776U, // sysLDMIA
9305 8212U, // sysLDMIA_UPD
9306 411776U, // sysLDMIB
9307 8212U, // sysLDMIB_UPD
9308 411776U, // sysSTMDA
9309 8212U, // sysSTMDA_UPD
9310 411776U, // sysSTMDB
9311 8212U, // sysSTMDB_UPD
9312 411776U, // sysSTMIA
9313 8212U, // sysSTMIA_UPD
9314 411776U, // sysSTMIB
9315 8212U, // sysSTMIB_UPD
9316 0U, // t2ADCri
9317 0U, // t2ADCrr
9318 16252928U, // t2ADCrs
9319 0U, // t2ADDri
9320 0U, // t2ADDri12
9321 0U, // t2ADDrr
9322 16252928U, // t2ADDrs
9323 0U, // t2ADDspImm
9324 0U, // t2ADDspImm12
9325 1280U, // t2ADR
9326 0U, // t2ANDri
9327 0U, // t2ANDrr
9328 16252928U, // t2ANDrs
9329 16777216U, // t2ASRri
9330 0U, // t2ASRrr
9331 425984U, // t2ASRs1
9332 0U, // t2AUT
9333 524672U, // t2AUTG
9334 2U, // t2B
9335 1408U, // t2BFC
9336 2098688U, // t2BFI
9337 8320U, // t2BFLi
9338 16384U, // t2BFLr
9339 8320U, // t2BFi
9340 17306624U, // t2BFic
9341 16384U, // t2BFr
9342 0U, // t2BICri
9343 0U, // t2BICrr
9344 16252928U, // t2BICrs
9345 0U, // t2BTI
9346 524672U, // t2BXAUT
9347 2U, // t2BXJ
9348 2U, // t2Bcc
9349 82704U, // t2CDP
9350 82704U, // t2CDP2
9351 0U, // t2CLREX
9352 0U, // t2CLRM
9353 16384U, // t2CLZ
9354 16384U, // t2CMNri
9355 16384U, // t2CMNzrr
9356 1024U, // t2CMNzrs
9357 16384U, // t2CMPri
9358 16384U, // t2CMPrr
9359 1024U, // t2CMPrs
9360 0U, // t2CPS1p
9361 2U, // t2CPS2p
9362 17920U, // t2CPS3p
9363 17920U, // t2CRC32B
9364 17920U, // t2CRC32CB
9365 17920U, // t2CRC32CH
9366 17920U, // t2CRC32CW
9367 17920U, // t2CRC32H
9368 17920U, // t2CRC32W
9369 17303040U, // t2CSEL
9370 17303040U, // t2CSINC
9371 17303040U, // t2CSINV
9372 17303040U, // t2CSNEG
9373 2U, // t2DBG
9374 0U, // t2DCPS1
9375 0U, // t2DCPS2
9376 0U, // t2DCPS3
9377 2U, // t2DLS
9378 0U, // t2DMB
9379 0U, // t2DSB
9380 0U, // t2EORri
9381 0U, // t2EORrr
9382 16252928U, // t2EORrs
9383 2U, // t2HINT
9384 0U, // t2HVC
9385 0U, // t2ISB
9386 0U, // t2IT
9387 0U, // t2Int_eh_sjlj_setjmp
9388 0U, // t2Int_eh_sjlj_setjmp_nofp
9389 128U, // t2LDA
9390 128U, // t2LDAB
9391 128U, // t2LDAEX
9392 128U, // t2LDAEXB
9393 11010048U, // t2LDAEXD
9394 128U, // t2LDAEXH
9395 128U, // t2LDAH
9396 2582U, // t2LDC2L_OFFSET
9397 4721302U, // t2LDC2L_OPTION
9398 5245590U, // t2LDC2L_POST
9399 2838U, // t2LDC2L_PRE
9400 2582U, // t2LDC2_OFFSET
9401 4721302U, // t2LDC2_OPTION
9402 5245590U, // t2LDC2_POST
9403 2838U, // t2LDC2_PRE
9404 2582U, // t2LDCL_OFFSET
9405 4721302U, // t2LDCL_OPTION
9406 5245590U, // t2LDCL_POST
9407 2838U, // t2LDCL_PRE
9408 2582U, // t2LDC_OFFSET
9409 4721302U, // t2LDC_OPTION
9410 5245590U, // t2LDC_POST
9411 2838U, // t2LDC_PRE
9412 18560U, // t2LDMDB
9413 532U, // t2LDMDB_UPD
9414 18560U, // t2LDMIA
9415 532U, // t2LDMIA_UPD
9416 4096U, // t2LDRBT
9417 133760U, // t2LDRB_POST
9418 4480U, // t2LDRB_PRE
9419 3200U, // t2LDRBi12
9420 4096U, // t2LDRBi8
9421 8448U, // t2LDRBpci
9422 8576U, // t2LDRBs
9423 543686656U, // t2LDRD_POST
9424 17825792U, // t2LDRD_PRE
9425 18350080U, // t2LDRDi8
9426 8704U, // t2LDREX
9427 128U, // t2LDREXB
9428 11010048U, // t2LDREXD
9429 128U, // t2LDREXH
9430 4096U, // t2LDRHT
9431 133760U, // t2LDRH_POST
9432 4480U, // t2LDRH_PRE
9433 3200U, // t2LDRHi12
9434 4096U, // t2LDRHi8
9435 8448U, // t2LDRHpci
9436 8576U, // t2LDRHs
9437 4096U, // t2LDRSBT
9438 133760U, // t2LDRSB_POST
9439 4480U, // t2LDRSB_PRE
9440 3200U, // t2LDRSBi12
9441 4096U, // t2LDRSBi8
9442 8448U, // t2LDRSBpci
9443 8576U, // t2LDRSBs
9444 4096U, // t2LDRSHT
9445 133760U, // t2LDRSH_POST
9446 4480U, // t2LDRSH_PRE
9447 3200U, // t2LDRSHi12
9448 4096U, // t2LDRSHi8
9449 8448U, // t2LDRSHpci
9450 8576U, // t2LDRSHs
9451 4096U, // t2LDRT
9452 133760U, // t2LDR_POST
9453 4480U, // t2LDR_PRE
9454 3200U, // t2LDRi12
9455 4096U, // t2LDRi8
9456 8448U, // t2LDRpci
9457 8576U, // t2LDRs
9458 0U, // t2LE
9459 0U, // t2LEUpdate
9460 0U, // t2LSLri
9461 0U, // t2LSLrr
9462 16777216U, // t2LSRri
9463 0U, // t2LSRrr
9464 425984U, // t2LSRs1
9465 103908112U, // t2MCR
9466 103908112U, // t2MCR2
9467 137462544U, // t2MCRR
9468 137462544U, // t2MCRR2
9469 33554432U, // t2MLA
9470 33554432U, // t2MLS
9471 17920U, // t2MOVTi16
9472 16384U, // t2MOVi
9473 16384U, // t2MOVi16
9474 16384U, // t2MOVr
9475 115480U, // t2MRC
9476 115480U, // t2MRC2
9477 0U, // t2MRRC
9478 0U, // t2MRRC2
9479 26U, // t2MRS_AR
9480 8832U, // t2MRS_M
9481 3840U, // t2MRSbanked
9482 28U, // t2MRSsys_AR
9483 528U, // t2MSR_AR
9484 528U, // t2MSR_M
9485 0U, // t2MSRbanked
9486 0U, // t2MUL
9487 16384U, // t2MVNi
9488 16384U, // t2MVNr
9489 1024U, // t2MVNs
9490 0U, // t2ORNri
9491 0U, // t2ORNrr
9492 16252928U, // t2ORNrs
9493 0U, // t2ORRri
9494 0U, // t2ORRrr
9495 16252928U, // t2ORRrs
9496 0U, // t2PAC
9497 0U, // t2PACBTI
9498 524672U, // t2PACG
9499 201326592U, // t2PKHBT
9500 234881024U, // t2PKHTB
9501 0U, // t2PLDWi12
9502 1U, // t2PLDWi8
9503 1U, // t2PLDWs
9504 0U, // t2PLDi12
9505 1U, // t2PLDi8
9506 1U, // t2PLDpci
9507 1U, // t2PLDs
9508 0U, // t2PLIi12
9509 1U, // t2PLIi8
9510 1U, // t2PLIpci
9511 1U, // t2PLIs
9512 0U, // t2QADD
9513 0U, // t2QADD16
9514 0U, // t2QADD8
9515 0U, // t2QASX
9516 0U, // t2QDADD
9517 0U, // t2QDSUB
9518 0U, // t2QSAX
9519 0U, // t2QSUB
9520 0U, // t2QSUB16
9521 0U, // t2QSUB8
9522 16384U, // t2RBIT
9523 16384U, // t2REV
9524 16384U, // t2REV16
9525 16384U, // t2REVSH
9526 2U, // t2RFEDB
9527 4U, // t2RFEDBW
9528 2U, // t2RFEIA
9529 4U, // t2RFEIAW
9530 0U, // t2RORri
9531 0U, // t2RORrr
9532 16384U, // t2RRX
9533 0U, // t2RSBri
9534 0U, // t2RSBrr
9535 16252928U, // t2RSBrs
9536 0U, // t2SADD16
9537 0U, // t2SADD8
9538 0U, // t2SASX
9539 0U, // t2SB
9540 0U, // t2SBCri
9541 0U, // t2SBCrr
9542 16252928U, // t2SBCrs
9543 33554432U, // t2SBFX
9544 0U, // t2SDIV
9545 0U, // t2SEL
9546 0U, // t2SETPAN
9547 0U, // t2SG
9548 0U, // t2SHADD16
9549 0U, // t2SHADD8
9550 0U, // t2SHASX
9551 0U, // t2SHSAX
9552 0U, // t2SHSUB16
9553 0U, // t2SHSUB8
9554 2U, // t2SMC
9555 33554432U, // t2SMLABB
9556 33554432U, // t2SMLABT
9557 33554432U, // t2SMLAD
9558 33554432U, // t2SMLADX
9559 33554432U, // t2SMLAL
9560 33554432U, // t2SMLALBB
9561 33554432U, // t2SMLALBT
9562 33554432U, // t2SMLALD
9563 33554432U, // t2SMLALDX
9564 33554432U, // t2SMLALTB
9565 33554432U, // t2SMLALTT
9566 33554432U, // t2SMLATB
9567 33554432U, // t2SMLATT
9568 33554432U, // t2SMLAWB
9569 33554432U, // t2SMLAWT
9570 33554432U, // t2SMLSD
9571 33554432U, // t2SMLSDX
9572 33554432U, // t2SMLSLD
9573 33554432U, // t2SMLSLDX
9574 33554432U, // t2SMMLA
9575 33554432U, // t2SMMLAR
9576 33554432U, // t2SMMLS
9577 33554432U, // t2SMMLSR
9578 0U, // t2SMMUL
9579 0U, // t2SMMULR
9580 0U, // t2SMUAD
9581 0U, // t2SMUADX
9582 0U, // t2SMULBB
9583 0U, // t2SMULBT
9584 33554432U, // t2SMULL
9585 0U, // t2SMULTB
9586 0U, // t2SMULTT
9587 0U, // t2SMULWB
9588 0U, // t2SMULWT
9589 0U, // t2SMUSD
9590 0U, // t2SMUSDX
9591 0U, // t2SRSDB
9592 0U, // t2SRSDB_UPD
9593 0U, // t2SRSIA
9594 0U, // t2SRSIA_UPD
9595 218240U, // t2SSAT
9596 21632U, // t2SSAT16
9597 0U, // t2SSAX
9598 0U, // t2SSUB16
9599 0U, // t2SSUB8
9600 2582U, // t2STC2L_OFFSET
9601 4721302U, // t2STC2L_OPTION
9602 5245590U, // t2STC2L_POST
9603 2838U, // t2STC2L_PRE
9604 2582U, // t2STC2_OFFSET
9605 4721302U, // t2STC2_OPTION
9606 5245590U, // t2STC2_POST
9607 2838U, // t2STC2_PRE
9608 2582U, // t2STCL_OFFSET
9609 4721302U, // t2STCL_OPTION
9610 5245590U, // t2STCL_POST
9611 2838U, // t2STCL_PRE
9612 2582U, // t2STC_OFFSET
9613 4721302U, // t2STC_OPTION
9614 5245590U, // t2STC_POST
9615 2838U, // t2STC_PRE
9616 128U, // t2STL
9617 128U, // t2STLB
9618 11010048U, // t2STLEX
9619 11010048U, // t2STLEXB
9620 33554432U, // t2STLEXD
9621 11010048U, // t2STLEXH
9622 128U, // t2STLH
9623 18560U, // t2STMDB
9624 532U, // t2STMDB_UPD
9625 18560U, // t2STMIA
9626 532U, // t2STMIA_UPD
9627 4096U, // t2STRBT
9628 133760U, // t2STRB_POST
9629 4480U, // t2STRB_PRE
9630 3200U, // t2STRBi12
9631 4096U, // t2STRBi8
9632 8576U, // t2STRBs
9633 543688192U, // t2STRD_POST
9634 17827328U, // t2STRD_PRE
9635 18350080U, // t2STRDi8
9636 18874368U, // t2STREX
9637 11010048U, // t2STREXB
9638 33554432U, // t2STREXD
9639 11010048U, // t2STREXH
9640 4096U, // t2STRHT
9641 133760U, // t2STRH_POST
9642 4480U, // t2STRH_PRE
9643 3200U, // t2STRHi12
9644 4096U, // t2STRHi8
9645 8576U, // t2STRHs
9646 4096U, // t2STRT
9647 133760U, // t2STR_POST
9648 4480U, // t2STR_PRE
9649 3200U, // t2STRi12
9650 4096U, // t2STRi8
9651 8576U, // t2STRs
9652 0U, // t2SUBS_PC_LR
9653 0U, // t2SUBri
9654 0U, // t2SUBri12
9655 0U, // t2SUBrr
9656 16252928U, // t2SUBrs
9657 0U, // t2SUBspImm
9658 0U, // t2SUBspImm12
9659 268435456U, // t2SXTAB
9660 268435456U, // t2SXTAB16
9661 268435456U, // t2SXTAH
9662 229376U, // t2SXTB
9663 229376U, // t2SXTB16
9664 229376U, // t2SXTH
9665 1U, // t2TBB
9666 1U, // t2TBH
9667 16384U, // t2TEQri
9668 16384U, // t2TEQrr
9669 1024U, // t2TEQrs
9670 1U, // t2TSB
9671 16384U, // t2TSTri
9672 16384U, // t2TSTrr
9673 1024U, // t2TSTrs
9674 16384U, // t2TT
9675 16384U, // t2TTA
9676 16384U, // t2TTAT
9677 16384U, // t2TTT
9678 0U, // t2UADD16
9679 0U, // t2UADD8
9680 0U, // t2UASX
9681 33554432U, // t2UBFX
9682 0U, // t2UDF
9683 0U, // t2UDIV
9684 0U, // t2UHADD16
9685 0U, // t2UHADD8
9686 0U, // t2UHASX
9687 0U, // t2UHSAX
9688 0U, // t2UHSUB16
9689 0U, // t2UHSUB8
9690 33554432U, // t2UMAAL
9691 33554432U, // t2UMLAL
9692 33554432U, // t2UMULL
9693 0U, // t2UQADD16
9694 0U, // t2UQADD8
9695 0U, // t2UQASX
9696 0U, // t2UQSAX
9697 0U, // t2UQSUB16
9698 0U, // t2UQSUB8
9699 0U, // t2USAD8
9700 33554432U, // t2USADA8
9701 301989888U, // t2USAT
9702 0U, // t2USAT16
9703 0U, // t2USAX
9704 0U, // t2USUB16
9705 0U, // t2USUB8
9706 268435456U, // t2UXTAB
9707 268435456U, // t2UXTAB16
9708 268435456U, // t2UXTAH
9709 229376U, // t2UXTB
9710 229376U, // t2UXTB16
9711 229376U, // t2UXTH
9712 21504U, // t2WLS
9713 2U, // tADC
9714 17920U, // tADDhirr
9715 16768U, // tADDi3
9716 2U, // tADDi8
9717 0U, // tADDrSP
9718 19398656U, // tADDrSPi
9719 16768U, // tADDrr
9720 8960U, // tADDspi
9721 17920U, // tADDspr
9722 9088U, // tADR
9723 2U, // tAND
9724 9216U, // tASRri
9725 2U, // tASRrr
9726 2U, // tB
9727 2U, // tBIC
9728 0U, // tBKPT
9729 1U, // tBL
9730 2U, // tBLXNSr
9731 1U, // tBLXi
9732 2U, // tBLXr
9733 2U, // tBX
9734 2U, // tBXNS
9735 2U, // tBcc
9736 2U, // tCBNZ
9737 2U, // tCBZ
9738 16384U, // tCMNz
9739 16384U, // tCMPhir
9740 16384U, // tCMPi8
9741 16384U, // tCMPr
9742 2U, // tCPS
9743 2U, // tEOR
9744 2U, // tHINT
9745 0U, // tHLT
9746 0U, // tInt_WIN_eh_sjlj_longjmp
9747 0U, // tInt_eh_sjlj_longjmp
9748 0U, // tInt_eh_sjlj_setjmp
9749 18560U, // tLDMIA
9750 9344U, // tLDRBi
9751 9472U, // tLDRBr
9752 9600U, // tLDRHi
9753 9472U, // tLDRHr
9754 9472U, // tLDRSB
9755 9472U, // tLDRSH
9756 9728U, // tLDRi
9757 8448U, // tLDRpci
9758 9472U, // tLDRr
9759 9856U, // tLDRspi
9760 16768U, // tLSLri
9761 2U, // tLSLrr
9762 9216U, // tLSRri
9763 2U, // tLSRrr
9764 2U, // tMOVSr
9765 0U, // tMOVi8
9766 16384U, // tMOVr
9767 16768U, // tMUL
9768 0U, // tMVN
9769 2U, // tORR
9770 0U, // tPICADD
9771 0U, // tPOP
9772 0U, // tPUSH
9773 16384U, // tREV
9774 16384U, // tREV16
9775 16384U, // tREVSH
9776 2U, // tROR
9777 0U, // tRSB
9778 2U, // tSBC
9779 0U, // tSETEND
9780 532U, // tSTMIA_UPD
9781 9344U, // tSTRBi
9782 9472U, // tSTRBr
9783 9600U, // tSTRHi
9784 9472U, // tSTRHr
9785 9728U, // tSTRi
9786 9472U, // tSTRr
9787 9856U, // tSTRspi
9788 16768U, // tSUBi3
9789 2U, // tSUBi8
9790 16768U, // tSUBrr
9791 8960U, // tSUBspi
9792 2U, // tSVC
9793 16384U, // tSXTB
9794 16384U, // tSXTH
9795 0U, // tTRAP
9796 16384U, // tTST
9797 0U, // tUDF
9798 16384U, // tUXTB
9799 16384U, // tUXTH
9800 0U, // t__brkdiv0
9801 };
9802
9803 // Emit the opcode for the instruction.
9804 uint64_t Bits = 0;
9805 Bits |= (uint64_t)OpInfo0[MI.getOpcode()] << 0;
9806 Bits |= (uint64_t)OpInfo1[MI.getOpcode()] << 32;
9807 if (Bits == 0)
9808 return {nullptr, Bits};
9809 return {AsmStrs+(Bits & 8191)-1, Bits};
9810
9811}
9812/// printInstruction - This method is automatically generated by tablegen
9813/// from the instruction set description.
9814LLVM_NO_PROFILE_INSTRUMENT_FUNCTION
9815void ARMInstPrinter::printInstruction(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &O) {
9816 O << "\t";
9817
9818 auto MnemonicInfo = getMnemonic(MI: *MI);
9819
9820 O << MnemonicInfo.first;
9821
9822 uint64_t Bits = MnemonicInfo.second;
9823 assert(Bits != 0 && "Cannot print this instruction.");
9824
9825 // Fragment 0 encoded into 6 bits for 43 unique commands.
9826 switch ((Bits >> 13) & 63) {
9827 default: llvm_unreachable("Invalid command number.");
9828 case 0:
9829 // DBG_VALUE, DBG_VALUE_LIST, DBG_INSTR_REF, DBG_PHI, DBG_LABEL, BUNDLE, ...
9830 return;
9831 break;
9832 case 1:
9833 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCri, ADCrr, ADDri, A...
9834 printSBitModifierOperand(MI, OpNum: 5, STI, O);
9835 printPredicateOperand(MI, OpNum: 3, STI, O);
9836 break;
9837 case 2:
9838 // ITasm, t2IT
9839 printThumbITMask(MI, OpNum: 1, STI, O);
9840 break;
9841 case 3:
9842 // LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRB...
9843 printPredicateOperand(MI, OpNum: 2, STI, O);
9844 break;
9845 case 4:
9846 // RRXi, MOVi, MOVr, MOVr_TC, MVNi, MVNr, t2MOVi, t2MOVr, t2MVNi, t2MVNr,...
9847 printSBitModifierOperand(MI, OpNum: 4, STI, O);
9848 printPredicateOperand(MI, OpNum: 2, STI, O);
9849 break;
9850 case 5:
9851 // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
9852 printPredicateOperand(MI, OpNum: 4, STI, O);
9853 break;
9854 case 6:
9855 // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
9856 printPredicateOperand(MI, OpNum: 5, STI, O);
9857 break;
9858 case 7:
9859 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
9860 printPredicateOperand(MI, OpNum: 3, STI, O);
9861 break;
9862 case 8:
9863 // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, MLA, MOVsr, MVNsr, ORRrsi, RSB...
9864 printSBitModifierOperand(MI, OpNum: 6, STI, O);
9865 printPredicateOperand(MI, OpNum: 4, STI, O);
9866 break;
9867 case 9:
9868 // ADCrsr, ADDrsr, ANDrsr, BICrsr, EORrsr, ORRrsr, RSBrsr, RSCrsr, SBCrsr...
9869 printSBitModifierOperand(MI, OpNum: 7, STI, O);
9870 printPredicateOperand(MI, OpNum: 5, STI, O);
9871 O << "\t";
9872 printOperand(MI, OpNo: 0, STI, O);
9873 O << ", ";
9874 printOperand(MI, OpNo: 1, STI, O);
9875 O << ", ";
9876 printSORegRegOperand(MI, OpNum: 2, STI, O);
9877 return;
9878 break;
9879 case 10:
9880 // AESD, AESE, AESIMC, AESMC, BKPT, BLX, BX, CPS1p, CRC32B, CRC32CB, CRC3...
9881 printOperand(MI, OpNo: 0, STI, O);
9882 break;
9883 case 11:
9884 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MV...
9885 printOperand(MI, OpNo: 1, STI, O);
9886 O << ", ";
9887 break;
9888 case 12:
9889 // BL, BLXi, t2BFic, t2LE
9890 printOperand(MI, Address, OpNum: 0, STI, O);
9891 break;
9892 case 13:
9893 // BLX_pred, BL_pred, BXJ, BX_pred, Bcc, DBG, FLDMXIA, FSTMXIA, HINT, LDM...
9894 printPredicateOperand(MI, OpNum: 1, STI, O);
9895 break;
9896 case 14:
9897 // BX_RET, ERET, FMSTAT, MOVPCLR, MVE_LCTP, VSCCLRMD, VSCCLRMS, t2AUTG, t...
9898 printPredicateOperand(MI, OpNum: 0, STI, O);
9899 break;
9900 case 15:
9901 // CDE_CX1, CDE_CX1D, CDE_CX2, CDE_CX2D, CDE_CX3, CDE_CX3D, CDE_VCX1A_fpd...
9902 printPImmediate(MI, OpNum: 1, STI, O);
9903 O << ", ";
9904 break;
9905 case 16:
9906 // CDE_CX3A, CDE_CX3DA, CDP, LDRD_POST, LDRD_PRE, MCR, MRC, MVE_SQRSHRL, ...
9907 printPredicateOperand(MI, OpNum: 6, STI, O);
9908 break;
9909 case 17:
9910 // CDE_VCX1A_vec, CDE_VCX2_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, ...
9911 printVPTPredicateOperand(MI, OpNum: 4, STI, O);
9912 break;
9913 case 18:
9914 // CDE_VCX1_vec, MVE_VABDf16, MVE_VABDf32, MVE_VABDs16, MVE_VABDs32, MVE_...
9915 printVPTPredicateOperand(MI, OpNum: 3, STI, O);
9916 break;
9917 case 19:
9918 // CDE_VCX2A_vec, CDE_VCX3_vec, MVE_VADC, MVE_VADDLVs32acc, MVE_VADDLVu32...
9919 printVPTPredicateOperand(MI, OpNum: 5, STI, O);
9920 break;
9921 case 20:
9922 // CDE_VCX3A_vec, MVE_VMLALDAVas16, MVE_VMLALDAVas32, MVE_VMLALDAVau16, M...
9923 printVPTPredicateOperand(MI, OpNum: 6, STI, O);
9924 break;
9925 case 21:
9926 // CDP2, LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, ...
9927 printPImmediate(MI, OpNum: 0, STI, O);
9928 O << ", ";
9929 break;
9930 case 22:
9931 // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
9932 printCPSIMod(MI, OpNum: 0, STI, O);
9933 break;
9934 case 23:
9935 // DMB, DSB
9936 printMemBOption(MI, OpNum: 0, STI, O);
9937 return;
9938 break;
9939 case 24:
9940 // ISB
9941 printInstSyncBOption(MI, OpNum: 0, STI, O);
9942 return;
9943 break;
9944 case 25:
9945 // MRRC2
9946 printPImmediate(MI, OpNum: 2, STI, O);
9947 O << ", ";
9948 printOperand(MI, OpNo: 3, STI, O);
9949 O << ", ";
9950 printOperand(MI, OpNo: 0, STI, O);
9951 O << ", ";
9952 printOperand(MI, OpNo: 1, STI, O);
9953 O << ", ";
9954 printCImmediate(MI, OpNum: 4, STI, O);
9955 return;
9956 break;
9957 case 26:
9958 // MVE_VABSf16, MVE_VABSf32, MVE_VABSs16, MVE_VABSs32, MVE_VABSs8, MVE_VA...
9959 printVPTPredicateOperand(MI, OpNum: 2, STI, O);
9960 break;
9961 case 27:
9962 // MVE_VLD20_16, MVE_VLD20_16_wb, MVE_VLD20_32, MVE_VLD20_32_wb, MVE_VLD2...
9963 printMVEVectorList<2>(MI, OpNum: 0, STI, O);
9964 O << ", ";
9965 break;
9966 case 28:
9967 // MVE_VLD40_16, MVE_VLD40_16_wb, MVE_VLD40_32, MVE_VLD40_32_wb, MVE_VLD4...
9968 printMVEVectorList<4>(MI, OpNum: 0, STI, O);
9969 O << ", ";
9970 break;
9971 case 29:
9972 // MVE_VPST, MVE_VPTv16i8, MVE_VPTv16i8r, MVE_VPTv16s8, MVE_VPTv16s8r, MV...
9973 printVPTMask(MI, OpNum: 0, STI, O);
9974 break;
9975 case 30:
9976 // MVE_VST20_16_wb, MVE_VST20_32_wb, MVE_VST20_8_wb, MVE_VST21_16_wb, MVE...
9977 printMVEVectorList<2>(MI, OpNum: 1, STI, O);
9978 O << ", ";
9979 printAddrMode7Operand(MI, OpNum: 2, STI, O);
9980 O << '!';
9981 return;
9982 break;
9983 case 31:
9984 // MVE_VST40_16_wb, MVE_VST40_32_wb, MVE_VST40_8_wb, MVE_VST41_16_wb, MVE...
9985 printMVEVectorList<4>(MI, OpNum: 1, STI, O);
9986 O << ", ";
9987 printAddrMode7Operand(MI, OpNum: 2, STI, O);
9988 O << '!';
9989 return;
9990 break;
9991 case 32:
9992 // PLDWi12, PLDi12, PLIi12
9993 printAddrModeImm12Operand<false>(MI, OpNum: 0, STI, O);
9994 return;
9995 break;
9996 case 33:
9997 // PLDWrs, PLDrs, PLIrs
9998 printAddrMode2Operand(MI, OpNum: 0, STI, O);
9999 return;
10000 break;
10001 case 34:
10002 // SETEND, tSETEND
10003 printSetendOperand(MI, OpNum: 0, STI, O);
10004 return;
10005 break;
10006 case 35:
10007 // SMLAL, UMLAL
10008 printSBitModifierOperand(MI, OpNum: 8, STI, O);
10009 printPredicateOperand(MI, OpNum: 6, STI, O);
10010 O << "\t";
10011 printOperand(MI, OpNo: 0, STI, O);
10012 O << ", ";
10013 printOperand(MI, OpNo: 1, STI, O);
10014 O << ", ";
10015 printOperand(MI, OpNo: 2, STI, O);
10016 O << ", ";
10017 printOperand(MI, OpNo: 3, STI, O);
10018 return;
10019 break;
10020 case 36:
10021 // TSB
10022 printTraceSyncBOption(MI, OpNum: 0, STI, O);
10023 return;
10024 break;
10025 case 37:
10026 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
10027 printPredicateOperand(MI, OpNum: 7, STI, O);
10028 break;
10029 case 38:
10030 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
10031 printPredicateOperand(MI, OpNum: 9, STI, O);
10032 break;
10033 case 39:
10034 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
10035 printPredicateOperand(MI, OpNum: 11, STI, O);
10036 break;
10037 case 40:
10038 // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
10039 printPredicateOperand(MI, OpNum: 8, STI, O);
10040 break;
10041 case 41:
10042 // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
10043 printPredicateOperand(MI, OpNum: 13, STI, O);
10044 break;
10045 case 42:
10046 // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
10047 printSBitModifierOperand(MI, OpNum: 1, STI, O);
10048 break;
10049 }
10050
10051
10052 // Fragment 1 encoded into 7 bits for 89 unique commands.
10053 switch ((Bits >> 19) & 127) {
10054 default: llvm_unreachable("Invalid command number.");
10055 case 0:
10056 // ASRi, ASRr, ITasm, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHT...
10057 O << ' ';
10058 break;
10059 case 1:
10060 // VLD1LNdAsm_16, VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_register_Asm_16, VLD2...
10061 O << ".16\t";
10062 break;
10063 case 2:
10064 // VLD1LNdAsm_32, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_register_Asm_32, VLD2...
10065 O << ".32\t";
10066 break;
10067 case 3:
10068 // VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_8, VLD1LNdWB_register_Asm_8, VLD2LNd...
10069 O << ".8\t";
10070 break;
10071 case 4:
10072 // t2LDRB_OFFSET_imm, t2LDRB_POST_imm, t2LDRB_PRE_imm, t2LDRH_OFFSET_imm,...
10073 O << ".w ";
10074 printOperand(MI, OpNo: 0, STI, O);
10075 O << ", ";
10076 break;
10077 case 5:
10078 // ADCri, ADCrr, ADCrsi, ADDri, ADDrr, ADDrsi, ADR, ANDri, ANDrr, ANDrsi,...
10079 O << "\t";
10080 break;
10081 case 6:
10082 // AESD, AESE, AESIMC, AESMC, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, ...
10083 O << ", ";
10084 break;
10085 case 7:
10086 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MR...
10087 printOperand(MI, OpNo: 2, STI, O);
10088 O << ", ";
10089 break;
10090 case 8:
10091 // BF16_VCVT, BF16_VCVTB, BF16_VCVTT
10092 O << ".bf16.f32\t";
10093 printOperand(MI, OpNo: 0, STI, O);
10094 O << ", ";
10095 break;
10096 case 9:
10097 // BKPT, BL, BLX, BLXi, BX, CPS1p, ERET, HLT, HVC, RFEDA, RFEDB, RFEIA, R...
10098 return;
10099 break;
10100 case 10:
10101 // BX_RET
10102 O << "\tlr";
10103 return;
10104 break;
10105 case 11:
10106 // CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX1A_fpdp, CDE_VCX1A_fpsp, CDE_VCX1_fp...
10107 printOperand(MI, OpNo: 0, STI, O);
10108 O << ", ";
10109 break;
10110 case 12:
10111 // CDE_CX1D, CDE_CX2D, CDE_CX3D
10112 printGPRPairOperand(MI, OpNum: 0, STI, O);
10113 O << ", ";
10114 printOperand(MI, OpNo: 2, STI, O);
10115 break;
10116 case 13:
10117 // CDP2, MCR2, MCRR2
10118 printOperand(MI, OpNo: 1, STI, O);
10119 O << ", ";
10120 break;
10121 case 14:
10122 // FCONSTD, VABSD, VADDD, VCMPD, VCMPED, VCMPEZD, VCMPZD, VDIVD, VFMAD, V...
10123 O << ".f64\t";
10124 printOperand(MI, OpNo: 0, STI, O);
10125 break;
10126 case 15:
10127 // FCONSTH, MVE_VABDf16, MVE_VABSf16, MVE_VADD_qr_f16, MVE_VADDf16, MVE_V...
10128 O << ".f16\t";
10129 break;
10130 case 16:
10131 // FCONSTS, MVE_VABDf32, MVE_VABSf32, MVE_VADD_qr_f32, MVE_VADDf32, MVE_V...
10132 O << ".f32\t";
10133 break;
10134 case 17:
10135 // FMSTAT
10136 O << "\tAPSR_nzcv, fpscr";
10137 return;
10138 break;
10139 case 18:
10140 // LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, LDC2_O...
10141 printCImmediate(MI, OpNum: 1, STI, O);
10142 O << ", ";
10143 break;
10144 case 19:
10145 // MOVPCLR
10146 O << "\tpc, lr";
10147 return;
10148 break;
10149 case 20:
10150 // MVE_LETP, t2LEUpdate
10151 printOperand(MI, Address, OpNum: 2, STI, O);
10152 return;
10153 break;
10154 case 21:
10155 // MVE_VABAVs16, MVE_VABDs16, MVE_VABSs16, MVE_VADDVs16acc, MVE_VADDVs16n...
10156 O << ".s16\t";
10157 break;
10158 case 22:
10159 // MVE_VABAVs32, MVE_VABDs32, MVE_VABSs32, MVE_VADDLVs32acc, MVE_VADDLVs3...
10160 O << ".s32\t";
10161 break;
10162 case 23:
10163 // MVE_VABAVs8, MVE_VABDs8, MVE_VABSs8, MVE_VADDVs8acc, MVE_VADDVs8no_acc...
10164 O << ".s8\t";
10165 break;
10166 case 24:
10167 // MVE_VABAVu16, MVE_VABDu16, MVE_VADDVu16acc, MVE_VADDVu16no_acc, MVE_VC...
10168 O << ".u16\t";
10169 break;
10170 case 25:
10171 // MVE_VABAVu32, MVE_VABDu32, MVE_VADDLVu32acc, MVE_VADDLVu32no_acc, MVE_...
10172 O << ".u32\t";
10173 break;
10174 case 26:
10175 // MVE_VABAVu8, MVE_VABDu8, MVE_VADDVu8acc, MVE_VADDVu8no_acc, MVE_VCMPu8...
10176 O << ".u8\t";
10177 break;
10178 case 27:
10179 // MVE_VADC, MVE_VADCI, MVE_VADD_qr_i32, MVE_VADDi32, MVE_VBICimmi32, MVE...
10180 O << ".i32\t";
10181 break;
10182 case 28:
10183 // MVE_VADD_qr_i16, MVE_VADDi16, MVE_VBICimmi16, MVE_VCADDi16, MVE_VCLZs1...
10184 O << ".i16\t";
10185 break;
10186 case 29:
10187 // MVE_VADD_qr_i8, MVE_VADDi8, MVE_VCADDi8, MVE_VCLZs8, MVE_VCMPi8, MVE_V...
10188 O << ".i8\t";
10189 break;
10190 case 30:
10191 // MVE_VCTP64, MVE_VSTRD64_qi, MVE_VSTRD64_qi_pre, MVE_VSTRD64_rq, MVE_VS...
10192 O << ".64\t";
10193 break;
10194 case 31:
10195 // MVE_VCVTf16f32bh, MVE_VCVTf16f32th, VCVTBSH, VCVTTSH, VCVTf2h
10196 O << ".f16.f32\t";
10197 printOperand(MI, OpNo: 0, STI, O);
10198 O << ", ";
10199 break;
10200 case 32:
10201 // MVE_VCVTf16s16_fix, MVE_VCVTf16s16n, VCVTs2hd, VCVTs2hq, VCVTxs2hd, VC...
10202 O << ".f16.s16\t";
10203 printOperand(MI, OpNo: 0, STI, O);
10204 O << ", ";
10205 printOperand(MI, OpNo: 1, STI, O);
10206 break;
10207 case 33:
10208 // MVE_VCVTf16u16_fix, MVE_VCVTf16u16n, VCVTu2hd, VCVTu2hq, VCVTxu2hd, VC...
10209 O << ".f16.u16\t";
10210 printOperand(MI, OpNo: 0, STI, O);
10211 O << ", ";
10212 printOperand(MI, OpNo: 1, STI, O);
10213 break;
10214 case 34:
10215 // MVE_VCVTf32f16bh, MVE_VCVTf32f16th, VCVTBHS, VCVTTHS, VCVTh2f
10216 O << ".f32.f16\t";
10217 printOperand(MI, OpNo: 0, STI, O);
10218 O << ", ";
10219 printOperand(MI, OpNo: 1, STI, O);
10220 return;
10221 break;
10222 case 35:
10223 // MVE_VCVTf32s32_fix, MVE_VCVTf32s32n, VCVTs2fd, VCVTs2fq, VCVTxs2fd, VC...
10224 O << ".f32.s32\t";
10225 printOperand(MI, OpNo: 0, STI, O);
10226 O << ", ";
10227 printOperand(MI, OpNo: 1, STI, O);
10228 break;
10229 case 36:
10230 // MVE_VCVTf32u32_fix, MVE_VCVTf32u32n, VCVTu2fd, VCVTu2fq, VCVTxu2fd, VC...
10231 O << ".f32.u32\t";
10232 printOperand(MI, OpNo: 0, STI, O);
10233 O << ", ";
10234 printOperand(MI, OpNo: 1, STI, O);
10235 break;
10236 case 37:
10237 // MVE_VCVTs16f16_fix, MVE_VCVTs16f16a, MVE_VCVTs16f16m, MVE_VCVTs16f16n,...
10238 O << ".s16.f16\t";
10239 printOperand(MI, OpNo: 0, STI, O);
10240 O << ", ";
10241 printOperand(MI, OpNo: 1, STI, O);
10242 break;
10243 case 38:
10244 // MVE_VCVTs32f32_fix, MVE_VCVTs32f32a, MVE_VCVTs32f32m, MVE_VCVTs32f32n,...
10245 O << ".s32.f32\t";
10246 printOperand(MI, OpNo: 0, STI, O);
10247 O << ", ";
10248 printOperand(MI, OpNo: 1, STI, O);
10249 break;
10250 case 39:
10251 // MVE_VCVTu16f16_fix, MVE_VCVTu16f16a, MVE_VCVTu16f16m, MVE_VCVTu16f16n,...
10252 O << ".u16.f16\t";
10253 printOperand(MI, OpNo: 0, STI, O);
10254 O << ", ";
10255 printOperand(MI, OpNo: 1, STI, O);
10256 break;
10257 case 40:
10258 // MVE_VCVTu32f32_fix, MVE_VCVTu32f32a, MVE_VCVTu32f32m, MVE_VCVTu32f32n,...
10259 O << ".u32.f32\t";
10260 printOperand(MI, OpNo: 0, STI, O);
10261 O << ", ";
10262 printOperand(MI, OpNo: 1, STI, O);
10263 break;
10264 case 41:
10265 // MVE_VLD20_16, MVE_VLD20_32, MVE_VLD20_8, MVE_VLD21_16, MVE_VLD21_32, M...
10266 printAddrMode7Operand(MI, OpNum: 2, STI, O);
10267 return;
10268 break;
10269 case 42:
10270 // MVE_VLD20_16_wb, MVE_VLD20_32_wb, MVE_VLD20_8_wb, MVE_VLD21_16_wb, MVE...
10271 printAddrMode7Operand(MI, OpNum: 3, STI, O);
10272 O << '!';
10273 return;
10274 break;
10275 case 43:
10276 // MVE_VLDRDU64_qi, MVE_VLDRDU64_qi_pre, MVE_VLDRDU64_rq, MVE_VLDRDU64_rq...
10277 O << ".u64\t";
10278 break;
10279 case 44:
10280 // MVE_VMOVimmi64, VADDHNv2i32, VADDv1i64, VADDv2i64, VMOVNv2i32, VMOVv1i...
10281 O << ".i64\t";
10282 printOperand(MI, OpNo: 0, STI, O);
10283 O << ", ";
10284 break;
10285 case 45:
10286 // MVE_VMULLBp16, MVE_VMULLTp16
10287 O << ".p16\t";
10288 printOperand(MI, OpNo: 0, STI, O);
10289 O << ", ";
10290 printOperand(MI, OpNo: 1, STI, O);
10291 O << ", ";
10292 printOperand(MI, OpNo: 2, STI, O);
10293 return;
10294 break;
10295 case 46:
10296 // MVE_VMULLBp8, MVE_VMULLTp8, VMULLp8, VMULpd, VMULpq
10297 O << ".p8\t";
10298 printOperand(MI, OpNo: 0, STI, O);
10299 O << ", ";
10300 printOperand(MI, OpNo: 1, STI, O);
10301 O << ", ";
10302 printOperand(MI, OpNo: 2, STI, O);
10303 return;
10304 break;
10305 case 47:
10306 // MVE_VST20_16, MVE_VST20_32, MVE_VST20_8, MVE_VST21_16, MVE_VST21_32, M...
10307 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10308 return;
10309 break;
10310 case 48:
10311 // RFEDA_UPD, RFEDB_UPD, RFEIA_UPD, RFEIB_UPD
10312 O << '!';
10313 return;
10314 break;
10315 case 49:
10316 // VCVTBDH, VCVTTDH
10317 O << ".f16.f64\t";
10318 printOperand(MI, OpNo: 0, STI, O);
10319 O << ", ";
10320 printOperand(MI, OpNo: 2, STI, O);
10321 return;
10322 break;
10323 case 50:
10324 // VCVTBHD, VCVTTHD
10325 O << ".f64.f16\t";
10326 printOperand(MI, OpNo: 0, STI, O);
10327 O << ", ";
10328 printOperand(MI, OpNo: 1, STI, O);
10329 return;
10330 break;
10331 case 51:
10332 // VCVTDS
10333 O << ".f64.f32\t";
10334 printOperand(MI, OpNo: 0, STI, O);
10335 O << ", ";
10336 printOperand(MI, OpNo: 1, STI, O);
10337 return;
10338 break;
10339 case 52:
10340 // VCVTSD
10341 O << ".f32.f64\t";
10342 printOperand(MI, OpNo: 0, STI, O);
10343 O << ", ";
10344 printOperand(MI, OpNo: 1, STI, O);
10345 return;
10346 break;
10347 case 53:
10348 // VJCVT, VTOSIRD, VTOSIZD, VTOSLD
10349 O << ".s32.f64\t";
10350 printOperand(MI, OpNo: 0, STI, O);
10351 O << ", ";
10352 printOperand(MI, OpNo: 1, STI, O);
10353 break;
10354 case 54:
10355 // VLD1LNd16, VLD1LNd16_UPD, VLD2LNd16, VLD2LNd16_UPD, VLD2LNq16, VLD2LNq...
10356 O << ".16\t{";
10357 break;
10358 case 55:
10359 // VLD1LNd32, VLD1LNd32_UPD, VLD2LNd32, VLD2LNd32_UPD, VLD2LNq32, VLD2LNq...
10360 O << ".32\t{";
10361 break;
10362 case 56:
10363 // VLD1LNd8, VLD1LNd8_UPD, VLD2LNd8, VLD2LNd8_UPD, VLD3DUPd8, VLD3DUPd8_U...
10364 O << ".8\t{";
10365 break;
10366 case 57:
10367 // VLDR_FPCXTNS_off, VLDR_FPCXTNS_post, VLDR_FPCXTNS_pre, VMSR_FPCXTNS, V...
10368 O << "\tfpcxtns, ";
10369 break;
10370 case 58:
10371 // VLDR_FPCXTS_off, VLDR_FPCXTS_post, VLDR_FPCXTS_pre, VMSR_FPCXTS, VSTR_...
10372 O << "\tfpcxts, ";
10373 break;
10374 case 59:
10375 // VLDR_FPSCR_NZCVQC_off, VLDR_FPSCR_NZCVQC_post, VLDR_FPSCR_NZCVQC_pre, ...
10376 O << "\tfpscr_nzcvqc, ";
10377 break;
10378 case 60:
10379 // VLDR_FPSCR_off, VLDR_FPSCR_post, VLDR_FPSCR_pre, VMSR, VSTR_FPSCR_off,...
10380 O << "\tfpscr, ";
10381 break;
10382 case 61:
10383 // VLDR_P0_off, VLDR_P0_post, VLDR_P0_pre, VMSR_P0, VSTR_P0_off, VSTR_P0_...
10384 O << "\tp0, ";
10385 break;
10386 case 62:
10387 // VLDR_VPR_off, VLDR_VPR_post, VLDR_VPR_pre, VMSR_VPR, VSTR_VPR_off, VST...
10388 O << "\tvpr, ";
10389 break;
10390 case 63:
10391 // VMSR_FPEXC
10392 O << "\tfpexc, ";
10393 printOperand(MI, OpNo: 0, STI, O);
10394 return;
10395 break;
10396 case 64:
10397 // VMSR_FPINST
10398 O << "\tfpinst, ";
10399 printOperand(MI, OpNo: 0, STI, O);
10400 return;
10401 break;
10402 case 65:
10403 // VMSR_FPINST2
10404 O << "\tfpinst2, ";
10405 printOperand(MI, OpNo: 0, STI, O);
10406 return;
10407 break;
10408 case 66:
10409 // VMSR_FPSID
10410 O << "\tfpsid, ";
10411 printOperand(MI, OpNo: 0, STI, O);
10412 return;
10413 break;
10414 case 67:
10415 // VQADDsv1i64, VQADDsv2i64, VQMOVNsuv2i32, VQMOVNsv2i32, VQRSHLsv1i64, V...
10416 O << ".s64\t";
10417 printOperand(MI, OpNo: 0, STI, O);
10418 O << ", ";
10419 break;
10420 case 68:
10421 // VSHTOD
10422 O << ".f64.s16\t";
10423 printOperand(MI, OpNo: 0, STI, O);
10424 O << ", ";
10425 printOperand(MI, OpNo: 1, STI, O);
10426 O << ", ";
10427 printFBits16(MI, OpNum: 2, STI, O);
10428 return;
10429 break;
10430 case 69:
10431 // VSHTOS
10432 O << ".f32.s16\t";
10433 printOperand(MI, OpNo: 0, STI, O);
10434 O << ", ";
10435 printOperand(MI, OpNo: 1, STI, O);
10436 O << ", ";
10437 printFBits16(MI, OpNum: 2, STI, O);
10438 return;
10439 break;
10440 case 70:
10441 // VSITOD, VSLTOD
10442 O << ".f64.s32\t";
10443 printOperand(MI, OpNo: 0, STI, O);
10444 O << ", ";
10445 printOperand(MI, OpNo: 1, STI, O);
10446 break;
10447 case 71:
10448 // VSITOH, VSLTOH
10449 O << ".f16.s32\t";
10450 printOperand(MI, OpNo: 0, STI, O);
10451 O << ", ";
10452 printOperand(MI, OpNo: 1, STI, O);
10453 break;
10454 case 72:
10455 // VTOSHD
10456 O << ".s16.f64\t";
10457 printOperand(MI, OpNo: 0, STI, O);
10458 O << ", ";
10459 printOperand(MI, OpNo: 1, STI, O);
10460 O << ", ";
10461 printFBits16(MI, OpNum: 2, STI, O);
10462 return;
10463 break;
10464 case 73:
10465 // VTOSHS
10466 O << ".s16.f32\t";
10467 printOperand(MI, OpNo: 0, STI, O);
10468 O << ", ";
10469 printOperand(MI, OpNo: 1, STI, O);
10470 O << ", ";
10471 printFBits16(MI, OpNum: 2, STI, O);
10472 return;
10473 break;
10474 case 74:
10475 // VTOSIRH, VTOSIZH, VTOSLH
10476 O << ".s32.f16\t";
10477 printOperand(MI, OpNo: 0, STI, O);
10478 O << ", ";
10479 printOperand(MI, OpNo: 1, STI, O);
10480 break;
10481 case 75:
10482 // VTOUHD
10483 O << ".u16.f64\t";
10484 printOperand(MI, OpNo: 0, STI, O);
10485 O << ", ";
10486 printOperand(MI, OpNo: 1, STI, O);
10487 O << ", ";
10488 printFBits16(MI, OpNum: 2, STI, O);
10489 return;
10490 break;
10491 case 76:
10492 // VTOUHS
10493 O << ".u16.f32\t";
10494 printOperand(MI, OpNo: 0, STI, O);
10495 O << ", ";
10496 printOperand(MI, OpNo: 1, STI, O);
10497 O << ", ";
10498 printFBits16(MI, OpNum: 2, STI, O);
10499 return;
10500 break;
10501 case 77:
10502 // VTOUIRD, VTOUIZD, VTOULD
10503 O << ".u32.f64\t";
10504 printOperand(MI, OpNo: 0, STI, O);
10505 O << ", ";
10506 printOperand(MI, OpNo: 1, STI, O);
10507 break;
10508 case 78:
10509 // VTOUIRH, VTOUIZH, VTOULH
10510 O << ".u32.f16\t";
10511 printOperand(MI, OpNo: 0, STI, O);
10512 O << ", ";
10513 printOperand(MI, OpNo: 1, STI, O);
10514 break;
10515 case 79:
10516 // VUHTOD
10517 O << ".f64.u16\t";
10518 printOperand(MI, OpNo: 0, STI, O);
10519 O << ", ";
10520 printOperand(MI, OpNo: 1, STI, O);
10521 O << ", ";
10522 printFBits16(MI, OpNum: 2, STI, O);
10523 return;
10524 break;
10525 case 80:
10526 // VUHTOS
10527 O << ".f32.u16\t";
10528 printOperand(MI, OpNo: 0, STI, O);
10529 O << ", ";
10530 printOperand(MI, OpNo: 1, STI, O);
10531 O << ", ";
10532 printFBits16(MI, OpNum: 2, STI, O);
10533 return;
10534 break;
10535 case 81:
10536 // VUITOD, VULTOD
10537 O << ".f64.u32\t";
10538 printOperand(MI, OpNo: 0, STI, O);
10539 O << ", ";
10540 printOperand(MI, OpNo: 1, STI, O);
10541 break;
10542 case 82:
10543 // VUITOH, VULTOH
10544 O << ".f16.u32\t";
10545 printOperand(MI, OpNo: 0, STI, O);
10546 O << ", ";
10547 printOperand(MI, OpNo: 1, STI, O);
10548 break;
10549 case 83:
10550 // t2ADCrr, t2ADCrs, t2ADDri, t2ADDrr, t2ADDrs, t2ADDspImm, t2ADR, t2ANDr...
10551 O << ".w\t";
10552 break;
10553 case 84:
10554 // t2SRSDB, t2SRSIA
10555 O << "\tsp, ";
10556 printOperand(MI, OpNo: 0, STI, O);
10557 return;
10558 break;
10559 case 85:
10560 // t2SRSDB_UPD, t2SRSIA_UPD
10561 O << "\tsp!, ";
10562 printOperand(MI, OpNo: 0, STI, O);
10563 return;
10564 break;
10565 case 86:
10566 // t2SUBS_PC_LR
10567 O << "\tpc, lr, ";
10568 printOperand(MI, OpNo: 0, STI, O);
10569 return;
10570 break;
10571 case 87:
10572 // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
10573 printPredicateOperand(MI, OpNum: 4, STI, O);
10574 O << "\t";
10575 printOperand(MI, OpNo: 0, STI, O);
10576 O << ", ";
10577 break;
10578 case 88:
10579 // tMOVi8, tMVN, tRSB
10580 printPredicateOperand(MI, OpNum: 3, STI, O);
10581 O << "\t";
10582 printOperand(MI, OpNo: 0, STI, O);
10583 O << ", ";
10584 printOperand(MI, OpNo: 2, STI, O);
10585 break;
10586 }
10587
10588
10589 // Fragment 2 encoded into 7 bits for 71 unique commands.
10590 switch ((Bits >> 26) & 127) {
10591 default: llvm_unreachable("Invalid command number.");
10592 case 0:
10593 // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
10594 printOperand(MI, OpNo: 0, STI, O);
10595 break;
10596 case 1:
10597 // ITasm, t2IT
10598 printMandatoryPredicateOperand(MI, OpNum: 0, STI, O);
10599 return;
10600 break;
10601 case 2:
10602 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
10603 printVectorListThreeAllLanes(MI, OpNum: 0, STI, O);
10604 O << ", ";
10605 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10606 break;
10607 case 3:
10608 // VLD3DUPqAsm_16, VLD3DUPqAsm_32, VLD3DUPqAsm_8, VLD3DUPqWB_fixed_Asm_16...
10609 printVectorListThreeSpacedAllLanes(MI, OpNum: 0, STI, O);
10610 O << ", ";
10611 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10612 break;
10613 case 4:
10614 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
10615 printVectorListThree(MI, OpNum: 0, STI, O);
10616 O << ", ";
10617 break;
10618 case 5:
10619 // VLD3qAsm_16, VLD3qAsm_32, VLD3qAsm_8, VLD3qWB_fixed_Asm_16, VLD3qWB_fi...
10620 printVectorListThreeSpaced(MI, OpNum: 0, STI, O);
10621 O << ", ";
10622 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10623 break;
10624 case 6:
10625 // VLD4DUPdAsm_16, VLD4DUPdAsm_32, VLD4DUPdAsm_8, VLD4DUPdWB_fixed_Asm_16...
10626 printVectorListFourAllLanes(MI, OpNum: 0, STI, O);
10627 O << ", ";
10628 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10629 break;
10630 case 7:
10631 // VLD4DUPqAsm_16, VLD4DUPqAsm_32, VLD4DUPqAsm_8, VLD4DUPqWB_fixed_Asm_16...
10632 printVectorListFourSpacedAllLanes(MI, OpNum: 0, STI, O);
10633 O << ", ";
10634 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10635 break;
10636 case 8:
10637 // VLD4dAsm_16, VLD4dAsm_32, VLD4dAsm_8, VLD4dWB_fixed_Asm_16, VLD4dWB_fi...
10638 printVectorListFour(MI, OpNum: 0, STI, O);
10639 O << ", ";
10640 break;
10641 case 9:
10642 // VLD4qAsm_16, VLD4qAsm_32, VLD4qAsm_8, VLD4qWB_fixed_Asm_16, VLD4qWB_fi...
10643 printVectorListFourSpaced(MI, OpNum: 0, STI, O);
10644 O << ", ";
10645 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10646 break;
10647 case 10:
10648 // t2LDRB_OFFSET_imm, t2LDRH_OFFSET_imm, t2LDRSB_OFFSET_imm, t2LDRSH_OFFS...
10649 printT2AddrModeImm8Operand<false>(MI, OpNum: 1, STI, O);
10650 return;
10651 break;
10652 case 11:
10653 // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
10654 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10655 break;
10656 case 12:
10657 // t2LDRB_PRE_imm, t2LDRH_PRE_imm, t2LDRSB_PRE_imm, t2LDRSH_PRE_imm, t2LD...
10658 printT2AddrModeImm8Operand<true>(MI, OpNum: 1, STI, O);
10659 O << '!';
10660 return;
10661 break;
10662 case 13:
10663 // AESD, AESE, BF16_VCVTB, BF16_VCVTT, CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX...
10664 printOperand(MI, OpNo: 2, STI, O);
10665 break;
10666 case 14:
10667 // AESIMC, AESMC, BF16_VCVT, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, C...
10668 printOperand(MI, OpNo: 1, STI, O);
10669 break;
10670 case 15:
10671 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, CD...
10672 printOperand(MI, OpNo: 3, STI, O);
10673 break;
10674 case 16:
10675 // BL_pred, Bcc, t2B, t2BFLi, t2BFLr, t2BFi, t2BFr, t2Bcc, tB, tBcc
10676 printOperand(MI, Address, OpNum: 0, STI, O);
10677 break;
10678 case 17:
10679 // CDE_CX1A, CDE_CX1DA, CDE_CX2A, CDE_CX2DA, CDE_CX3A, CDE_CX3DA, CDE_VCX...
10680 printPImmediate(MI, OpNum: 1, STI, O);
10681 O << ", ";
10682 break;
10683 case 18:
10684 // CDE_CX1D, MVE_LCTP, MVE_VCVTf16s16n, MVE_VCVTf16u16n, MVE_VCVTf32s32n,...
10685 return;
10686 break;
10687 case 19:
10688 // CDE_CX2D, CDE_CX3D, FCONSTD, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, M...
10689 O << ", ";
10690 break;
10691 case 20:
10692 // CDP, LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OP...
10693 printPImmediate(MI, OpNum: 0, STI, O);
10694 O << ", ";
10695 break;
10696 case 21:
10697 // CDP2
10698 printCImmediate(MI, OpNum: 2, STI, O);
10699 O << ", ";
10700 printCImmediate(MI, OpNum: 3, STI, O);
10701 O << ", ";
10702 printCImmediate(MI, OpNum: 4, STI, O);
10703 O << ", ";
10704 printOperand(MI, OpNo: 5, STI, O);
10705 return;
10706 break;
10707 case 22:
10708 // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
10709 printCPSIFlag(MI, OpNum: 1, STI, O);
10710 break;
10711 case 23:
10712 // LDAEXD, LDREXD
10713 printGPRPairOperand(MI, OpNum: 0, STI, O);
10714 O << ", ";
10715 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10716 return;
10717 break;
10718 case 24:
10719 // LDC2L_OFFSET, LDC2_OFFSET, STC2L_OFFSET, STC2_OFFSET
10720 printAddrMode5Operand<false>(MI, OpNum: 2, STI, O);
10721 return;
10722 break;
10723 case 25:
10724 // LDC2L_OPTION, LDC2L_POST, LDC2_OPTION, LDC2_POST, STC2L_OPTION, STC2L_...
10725 printAddrMode7Operand(MI, OpNum: 2, STI, O);
10726 break;
10727 case 26:
10728 // LDC2L_PRE, LDC2_PRE, STC2L_PRE, STC2_PRE
10729 printAddrMode5Operand<true>(MI, OpNum: 2, STI, O);
10730 O << '!';
10731 return;
10732 break;
10733 case 27:
10734 // MRRC, t2MRRC, t2MRRC2
10735 printPImmediate(MI, OpNum: 2, STI, O);
10736 O << ", ";
10737 printOperand(MI, OpNo: 3, STI, O);
10738 O << ", ";
10739 printOperand(MI, OpNo: 0, STI, O);
10740 O << ", ";
10741 printOperand(MI, OpNo: 1, STI, O);
10742 O << ", ";
10743 printCImmediate(MI, OpNum: 4, STI, O);
10744 return;
10745 break;
10746 case 28:
10747 // MSR, MSRi, t2MSR_AR, t2MSR_M
10748 printMSRMaskOperand(MI, OpNum: 0, STI, O);
10749 O << ", ";
10750 break;
10751 case 29:
10752 // MSRbanked, t2MSRbanked
10753 printBankedRegOperand(MI, OpNum: 0, STI, O);
10754 O << ", ";
10755 printOperand(MI, OpNo: 1, STI, O);
10756 return;
10757 break;
10758 case 30:
10759 // MVE_VCMPf16, MVE_VCMPf16r, MVE_VCMPf32, MVE_VCMPf32r, MVE_VCMPi16, MVE...
10760 printMandatoryRestrictedPredicateOperand(MI, OpNum: 3, STI, O);
10761 O << ", ";
10762 printOperand(MI, OpNo: 1, STI, O);
10763 O << ", ";
10764 printOperand(MI, OpNo: 2, STI, O);
10765 return;
10766 break;
10767 case 31:
10768 // MVE_VMOVimmi64, VMOVv1i64, VMOVv2i64
10769 printVMOVModImmOperand(MI, OpNum: 1, STI, O);
10770 return;
10771 break;
10772 case 32:
10773 // VCMPEZD, VCMPZD, tRSB
10774 O << ", #0";
10775 return;
10776 break;
10777 case 33:
10778 // VLD1DUPd16, VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32, VLD...
10779 printVectorListOneAllLanes(MI, OpNum: 0, STI, O);
10780 O << ", ";
10781 break;
10782 case 34:
10783 // VLD1DUPq16, VLD1DUPq16wb_fixed, VLD1DUPq16wb_register, VLD1DUPq32, VLD...
10784 printVectorListTwoAllLanes(MI, OpNum: 0, STI, O);
10785 O << ", ";
10786 break;
10787 case 35:
10788 // VLD1d16, VLD1d16wb_fixed, VLD1d16wb_register, VLD1d32, VLD1d32wb_fixed...
10789 printVectorListOne(MI, OpNum: 0, STI, O);
10790 O << ", ";
10791 break;
10792 case 36:
10793 // VLD1q16, VLD1q16wb_fixed, VLD1q16wb_register, VLD1q32, VLD1q32wb_fixed...
10794 printVectorListTwo(MI, OpNum: 0, STI, O);
10795 O << ", ";
10796 break;
10797 case 37:
10798 // VLD2DUPd16x2, VLD2DUPd16x2wb_fixed, VLD2DUPd16x2wb_register, VLD2DUPd3...
10799 printVectorListTwoSpacedAllLanes(MI, OpNum: 0, STI, O);
10800 O << ", ";
10801 break;
10802 case 38:
10803 // VLD2b16, VLD2b16wb_fixed, VLD2b16wb_register, VLD2b32, VLD2b32wb_fixed...
10804 printVectorListTwoSpaced(MI, OpNum: 0, STI, O);
10805 O << ", ";
10806 break;
10807 case 39:
10808 // VLDR_FPCXTNS_off, VLDR_FPCXTS_off, VLDR_FPSCR_off, VLDR_VPR_off, VSTR_...
10809 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 0, STI, O);
10810 return;
10811 break;
10812 case 40:
10813 // VLDR_FPCXTNS_pre, VLDR_FPCXTS_pre, VLDR_FPSCR_pre, VLDR_VPR_pre, VSTR_...
10814 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 1, STI, O);
10815 O << '!';
10816 return;
10817 break;
10818 case 41:
10819 // VLDR_FPSCR_NZCVQC_off, VLDR_P0_off, VSTR_FPSCR_NZCVQC_off, VSTR_P0_off
10820 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 1, STI, O);
10821 return;
10822 break;
10823 case 42:
10824 // VLDR_FPSCR_NZCVQC_pre, VLDR_P0_pre, VSTR_FPSCR_NZCVQC_pre, VSTR_P0_pre
10825 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 2, STI, O);
10826 O << '!';
10827 return;
10828 break;
10829 case 43:
10830 // VSCCLRMD, VSCCLRMS, t2CLRM, tPOP, tPUSH
10831 printRegisterList(MI, OpNum: 2, STI, O);
10832 return;
10833 break;
10834 case 44:
10835 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST2LNd16_UPD, VST2LNd32_U...
10836 printOperand(MI, OpNo: 4, STI, O);
10837 break;
10838 case 45:
10839 // VST1d16, VST1d32, VST1d64, VST1d8
10840 printVectorListOne(MI, OpNum: 2, STI, O);
10841 O << ", ";
10842 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10843 return;
10844 break;
10845 case 46:
10846 // VST1d16Q, VST1d32Q, VST1d64Q, VST1d8Q, VST2q16, VST2q32, VST2q8
10847 printVectorListFour(MI, OpNum: 2, STI, O);
10848 O << ", ";
10849 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10850 return;
10851 break;
10852 case 47:
10853 // VST1d16Qwb_fixed, VST1d32Qwb_fixed, VST1d64Qwb_fixed, VST1d8Qwb_fixed,...
10854 printVectorListFour(MI, OpNum: 3, STI, O);
10855 O << ", ";
10856 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10857 O << '!';
10858 return;
10859 break;
10860 case 48:
10861 // VST1d16Qwb_register, VST1d32Qwb_register, VST1d64Qwb_register, VST1d8Q...
10862 printVectorListFour(MI, OpNum: 4, STI, O);
10863 O << ", ";
10864 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10865 O << ", ";
10866 printOperand(MI, OpNo: 3, STI, O);
10867 return;
10868 break;
10869 case 49:
10870 // VST1d16T, VST1d32T, VST1d64T, VST1d8T
10871 printVectorListThree(MI, OpNum: 2, STI, O);
10872 O << ", ";
10873 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10874 return;
10875 break;
10876 case 50:
10877 // VST1d16Twb_fixed, VST1d32Twb_fixed, VST1d64Twb_fixed, VST1d8Twb_fixed
10878 printVectorListThree(MI, OpNum: 3, STI, O);
10879 O << ", ";
10880 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10881 O << '!';
10882 return;
10883 break;
10884 case 51:
10885 // VST1d16Twb_register, VST1d32Twb_register, VST1d64Twb_register, VST1d8T...
10886 printVectorListThree(MI, OpNum: 4, STI, O);
10887 O << ", ";
10888 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10889 O << ", ";
10890 printOperand(MI, OpNo: 3, STI, O);
10891 return;
10892 break;
10893 case 52:
10894 // VST1d16wb_fixed, VST1d32wb_fixed, VST1d64wb_fixed, VST1d8wb_fixed
10895 printVectorListOne(MI, OpNum: 3, STI, O);
10896 O << ", ";
10897 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10898 O << '!';
10899 return;
10900 break;
10901 case 53:
10902 // VST1d16wb_register, VST1d32wb_register, VST1d64wb_register, VST1d8wb_r...
10903 printVectorListOne(MI, OpNum: 4, STI, O);
10904 O << ", ";
10905 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10906 O << ", ";
10907 printOperand(MI, OpNo: 3, STI, O);
10908 return;
10909 break;
10910 case 54:
10911 // VST1q16, VST1q32, VST1q64, VST1q8, VST2d16, VST2d32, VST2d8
10912 printVectorListTwo(MI, OpNum: 2, STI, O);
10913 O << ", ";
10914 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10915 return;
10916 break;
10917 case 55:
10918 // VST1q16wb_fixed, VST1q32wb_fixed, VST1q64wb_fixed, VST1q8wb_fixed, VST...
10919 printVectorListTwo(MI, OpNum: 3, STI, O);
10920 O << ", ";
10921 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10922 O << '!';
10923 return;
10924 break;
10925 case 56:
10926 // VST1q16wb_register, VST1q32wb_register, VST1q64wb_register, VST1q8wb_r...
10927 printVectorListTwo(MI, OpNum: 4, STI, O);
10928 O << ", ";
10929 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10930 O << ", ";
10931 printOperand(MI, OpNo: 3, STI, O);
10932 return;
10933 break;
10934 case 57:
10935 // VST2b16, VST2b32, VST2b8
10936 printVectorListTwoSpaced(MI, OpNum: 2, STI, O);
10937 O << ", ";
10938 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10939 return;
10940 break;
10941 case 58:
10942 // VST2b16wb_fixed, VST2b32wb_fixed, VST2b8wb_fixed
10943 printVectorListTwoSpaced(MI, OpNum: 3, STI, O);
10944 O << ", ";
10945 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10946 O << '!';
10947 return;
10948 break;
10949 case 59:
10950 // VST2b16wb_register, VST2b32wb_register, VST2b8wb_register
10951 printVectorListTwoSpaced(MI, OpNum: 4, STI, O);
10952 O << ", ";
10953 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10954 O << ", ";
10955 printOperand(MI, OpNo: 3, STI, O);
10956 return;
10957 break;
10958 case 60:
10959 // t2BFic, tCBNZ, tCBZ
10960 printOperand(MI, Address, OpNum: 1, STI, O);
10961 break;
10962 case 61:
10963 // t2DMB, t2DSB
10964 printMemBOption(MI, OpNum: 0, STI, O);
10965 return;
10966 break;
10967 case 62:
10968 // t2ISB
10969 printInstSyncBOption(MI, OpNum: 0, STI, O);
10970 return;
10971 break;
10972 case 63:
10973 // t2PLDWi12, t2PLDi12, t2PLIi12
10974 printAddrModeImm12Operand<false>(MI, OpNum: 0, STI, O);
10975 return;
10976 break;
10977 case 64:
10978 // t2PLDWi8, t2PLDi8, t2PLIi8
10979 printT2AddrModeImm8Operand<false>(MI, OpNum: 0, STI, O);
10980 return;
10981 break;
10982 case 65:
10983 // t2PLDWs, t2PLDs, t2PLIs
10984 printT2AddrModeSoRegOperand(MI, OpNum: 0, STI, O);
10985 return;
10986 break;
10987 case 66:
10988 // t2PLDpci, t2PLIpci
10989 printThumbLdrLabelOperand(MI, OpNum: 0, STI, O);
10990 return;
10991 break;
10992 case 67:
10993 // t2TBB
10994 printAddrModeTBB(MI, OpNum: 0, STI, O);
10995 return;
10996 break;
10997 case 68:
10998 // t2TBH
10999 printAddrModeTBH(MI, OpNum: 0, STI, O);
11000 return;
11001 break;
11002 case 69:
11003 // t2TSB
11004 printTraceSyncBOption(MI, OpNum: 0, STI, O);
11005 return;
11006 break;
11007 case 70:
11008 // tBL, tBLXi
11009 printOperand(MI, Address, OpNum: 2, STI, O);
11010 return;
11011 break;
11012 }
11013
11014
11015 // Fragment 3 encoded into 6 bits for 38 unique commands.
11016 switch ((Bits >> 33) & 63) {
11017 default: llvm_unreachable("Invalid command number.");
11018 case 0:
11019 // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
11020 O << ", ";
11021 break;
11022 case 1:
11023 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPqAsm_16, VLD3DUP...
11024 return;
11025 break;
11026 case 2:
11027 // VLD3DUPdWB_fixed_Asm_16, VLD3DUPdWB_fixed_Asm_32, VLD3DUPdWB_fixed_Asm...
11028 O << '!';
11029 return;
11030 break;
11031 case 3:
11032 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
11033 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11034 break;
11035 case 4:
11036 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, MVE_VMOV_q_rr, VBF16MALBQI, VBF16MAL...
11037 printVectorIndex(MI, OpNum: 4, STI, O);
11038 break;
11039 case 5:
11040 // CDE_CX1A, CDE_CX2A, CDE_CX3A, CDE_VCX1A_vec, CDE_VCX1_vec, CDE_VCX2A_v...
11041 printOperand(MI, OpNo: 0, STI, O);
11042 O << ", ";
11043 break;
11044 case 6:
11045 // CDE_CX1DA, CDE_CX2DA, CDE_CX3DA
11046 printGPRPairOperand(MI, OpNum: 0, STI, O);
11047 O << ", ";
11048 printOperand(MI, OpNo: 3, STI, O);
11049 break;
11050 case 7:
11051 // CDE_CX2D, CDE_CX3D
11052 printOperand(MI, OpNo: 3, STI, O);
11053 break;
11054 case 8:
11055 // CDP, MCR, MCRR, MSR, VABSD, VADDD, VCMPD, VCMPED, VDIVD, VMOVD, VMULD,...
11056 printOperand(MI, OpNo: 1, STI, O);
11057 break;
11058 case 9:
11059 // FCONSTD
11060 printFPImmOperand(MI, OpNum: 1, STI, O);
11061 return;
11062 break;
11063 case 10:
11064 // FLDMXDB_UPD, FLDMXIA_UPD, FSTMXDB_UPD, FSTMXIA_UPD, LDMDA_UPD, LDMDB_U...
11065 O << "!, ";
11066 printRegisterList(MI, OpNum: 4, STI, O);
11067 break;
11068 case 11:
11069 // LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OPTION,...
11070 printCImmediate(MI, OpNum: 1, STI, O);
11071 O << ", ";
11072 break;
11073 case 12:
11074 // MRC, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, MVE_VCVTf32s32_fix, MVE_V...
11075 printOperand(MI, OpNo: 2, STI, O);
11076 break;
11077 case 13:
11078 // MRS, t2MRS_AR
11079 O << ", apsr";
11080 return;
11081 break;
11082 case 14:
11083 // MRSsys, t2MRSsys_AR
11084 O << ", spsr";
11085 return;
11086 break;
11087 case 15:
11088 // MSRi
11089 printModImmOperand(MI, OpNum: 1, STI, O);
11090 return;
11091 break;
11092 case 16:
11093 // MVE_VMOV_to_lane_16, MVE_VMOV_to_lane_32, MVE_VMOV_to_lane_8, VSETLNi1...
11094 printVectorIndex(MI, OpNum: 3, STI, O);
11095 O << ", ";
11096 printOperand(MI, OpNo: 2, STI, O);
11097 return;
11098 break;
11099 case 17:
11100 // VCMPEZH, VCMPEZS, VCMPZH, VCMPZS
11101 O << ", #0";
11102 return;
11103 break;
11104 case 18:
11105 // VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32wb_fixed, VLD1DUP...
11106 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11107 break;
11108 case 19:
11109 // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
11110 O << '[';
11111 break;
11112 case 20:
11113 // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
11114 O << "[], ";
11115 printOperand(MI, OpNo: 1, STI, O);
11116 O << "[], ";
11117 printOperand(MI, OpNo: 2, STI, O);
11118 break;
11119 case 21:
11120 // VLDR_FPCXTNS_post, VLDR_FPCXTS_post, VLDR_FPSCR_post, VLDR_VPR_post, V...
11121 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 2, STI, O);
11122 return;
11123 break;
11124 case 22:
11125 // VLDR_FPSCR_NZCVQC_post, VLDR_P0_post, VSTR_FPSCR_NZCVQC_post, VSTR_P0_...
11126 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 3, STI, O);
11127 return;
11128 break;
11129 case 23:
11130 // VMRS
11131 O << ", fpscr";
11132 return;
11133 break;
11134 case 24:
11135 // VMRS_FPCXTNS
11136 O << ", fpcxtns";
11137 return;
11138 break;
11139 case 25:
11140 // VMRS_FPCXTS
11141 O << ", fpcxts";
11142 return;
11143 break;
11144 case 26:
11145 // VMRS_FPEXC
11146 O << ", fpexc";
11147 return;
11148 break;
11149 case 27:
11150 // VMRS_FPINST
11151 O << ", fpinst";
11152 return;
11153 break;
11154 case 28:
11155 // VMRS_FPINST2
11156 O << ", fpinst2";
11157 return;
11158 break;
11159 case 29:
11160 // VMRS_FPSCR_NZCVQC
11161 O << ", fpscr_nzcvqc";
11162 return;
11163 break;
11164 case 30:
11165 // VMRS_FPSID
11166 O << ", fpsid";
11167 return;
11168 break;
11169 case 31:
11170 // VMRS_MVFR0
11171 O << ", mvfr0";
11172 return;
11173 break;
11174 case 32:
11175 // VMRS_MVFR1
11176 O << ", mvfr1";
11177 return;
11178 break;
11179 case 33:
11180 // VMRS_MVFR2
11181 O << ", mvfr2";
11182 return;
11183 break;
11184 case 34:
11185 // VMRS_P0
11186 O << ", p0";
11187 return;
11188 break;
11189 case 35:
11190 // VMRS_VPR
11191 O << ", vpr";
11192 return;
11193 break;
11194 case 36:
11195 // VSHTOH, VTOSHH, VTOUHH, VUHTOH
11196 printFBits16(MI, OpNum: 2, STI, O);
11197 return;
11198 break;
11199 case 37:
11200 // VSLTOD, VSLTOH, VSLTOS, VTOSLD, VTOSLH, VTOSLS, VTOULD, VTOULH, VTOULS...
11201 printFBits32(MI, OpNum: 2, STI, O);
11202 return;
11203 break;
11204 }
11205
11206
11207 // Fragment 4 encoded into 7 bits for 78 unique commands.
11208 switch ((Bits >> 39) & 127) {
11209 default: llvm_unreachable("Invalid command number.");
11210 case 0:
11211 // ASRi, ASRr, LDRConstPool, LSLi, LSLr, LSRi, LSRr, RORi, RORr, RRXi, t2...
11212 printOperand(MI, OpNo: 1, STI, O);
11213 break;
11214 case 1:
11215 // LDRBT_POST, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRBT_POST, STRT_P...
11216 printAddrMode7Operand(MI, OpNum: 1, STI, O);
11217 return;
11218 break;
11219 case 2:
11220 // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
11221 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11222 break;
11223 case 3:
11224 // VLD3DUPdWB_register_Asm_16, VLD3DUPdWB_register_Asm_32, VLD3DUPdWB_reg...
11225 printOperand(MI, OpNo: 3, STI, O);
11226 break;
11227 case 4:
11228 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD4dAsm_16, VLD4dAsm_32, VLD4dA...
11229 return;
11230 break;
11231 case 5:
11232 // VLD3dWB_fixed_Asm_16, VLD3dWB_fixed_Asm_32, VLD3dWB_fixed_Asm_8, VLD4d...
11233 O << '!';
11234 return;
11235 break;
11236 case 6:
11237 // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
11238 O << ", ";
11239 break;
11240 case 7:
11241 // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
11242 printT2AddrModeImm8OffsetOperand(MI, OpNum: 2, STI, O);
11243 return;
11244 break;
11245 case 8:
11246 // t2MOVSsi, t2MOVsi, t2CMNzrs, t2CMPrs, t2MVNs, t2TEQrs, t2TSTrs
11247 printT2SOOperand(MI, OpNum: 1, STI, O);
11248 return;
11249 break;
11250 case 9:
11251 // t2MOVSsr, t2MOVsr, CMNzrsr, CMPrsr, MOVsr, MVNsr, TEQrsr, TSTrsr
11252 printSORegRegOperand(MI, OpNum: 1, STI, O);
11253 return;
11254 break;
11255 case 10:
11256 // ADR, t2ADR
11257 printAdrLabelOperand<0>(MI, OpNum: 1, STI, O);
11258 return;
11259 break;
11260 case 11:
11261 // BFC, t2BFC
11262 printBitfieldInvMaskImmOperand(MI, OpNum: 2, STI, O);
11263 return;
11264 break;
11265 case 12:
11266 // BFI, CDE_VCX1_vec, CDE_VCX2_vec, CDE_VCX3_vec, CPS3p, CRC32B, CRC32CB,...
11267 printOperand(MI, OpNo: 2, STI, O);
11268 break;
11269 case 13:
11270 // CDE_VCX2A_fpdp, CDE_VCX2A_fpsp, CDE_VCX3A_fpdp, CDE_VCX3A_fpsp
11271 printOperand(MI, OpNo: 4, STI, O);
11272 break;
11273 case 14:
11274 // CMNri, CMPri, MOVi, MVNi, TEQri, TSTri
11275 printModImmOperand(MI, OpNum: 1, STI, O);
11276 return;
11277 break;
11278 case 15:
11279 // CMNzrsi, CMPrsi, MOVsi, MVNsi, TEQrsi, TSTrsi
11280 printSORegImmOperand(MI, OpNum: 1, STI, O);
11281 return;
11282 break;
11283 case 16:
11284 // FCONSTH, FCONSTS, MVE_VMOVimmf32, VMOVv2f32, VMOVv4f32
11285 printFPImmOperand(MI, OpNum: 1, STI, O);
11286 return;
11287 break;
11288 case 17:
11289 // FLDMXIA, FSTMXIA, LDMDA, LDMDB, LDMIA, LDMIB, STMDA, STMDB, STMIA, STM...
11290 printRegisterList(MI, OpNum: 3, STI, O);
11291 break;
11292 case 18:
11293 // LDC2L_OPTION, LDC2_OPTION, STC2L_OPTION, STC2_OPTION
11294 printCoprocOptionImm(MI, OpNum: 3, STI, O);
11295 return;
11296 break;
11297 case 19:
11298 // LDC2L_POST, LDC2_POST, STC2L_POST, STC2_POST
11299 printPostIdxImm8s4Operand(MI, OpNum: 3, STI, O);
11300 return;
11301 break;
11302 case 20:
11303 // LDCL_OFFSET, LDC_OFFSET, STCL_OFFSET, STC_OFFSET, t2LDC2L_OFFSET, t2LD...
11304 printAddrMode5Operand<false>(MI, OpNum: 2, STI, O);
11305 return;
11306 break;
11307 case 21:
11308 // LDCL_OPTION, LDCL_POST, LDC_OPTION, LDC_POST, LDRBT_POST_IMM, LDRBT_PO...
11309 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11310 break;
11311 case 22:
11312 // LDCL_PRE, LDC_PRE, STCL_PRE, STC_PRE, t2LDC2L_PRE, t2LDC2_PRE, t2LDCL_...
11313 printAddrMode5Operand<true>(MI, OpNum: 2, STI, O);
11314 O << '!';
11315 return;
11316 break;
11317 case 23:
11318 // LDRB_PRE_IMM, LDR_PRE_IMM, STRB_PRE_IMM, STR_PRE_IMM
11319 printAddrModeImm12Operand<true>(MI, OpNum: 2, STI, O);
11320 O << '!';
11321 return;
11322 break;
11323 case 24:
11324 // LDRB_PRE_REG, LDR_PRE_REG, STRB_PRE_REG, STR_PRE_REG
11325 printAddrMode2Operand(MI, OpNum: 2, STI, O);
11326 O << '!';
11327 return;
11328 break;
11329 case 25:
11330 // LDRBi12, LDRcp, LDRi12, STRBi12, STRi12, t2LDRBi12, t2LDRHi12, t2LDRSB...
11331 printAddrModeImm12Operand<false>(MI, OpNum: 1, STI, O);
11332 return;
11333 break;
11334 case 26:
11335 // LDRBrs, LDRrs, STRBrs, STRrs
11336 printAddrMode2Operand(MI, OpNum: 1, STI, O);
11337 return;
11338 break;
11339 case 27:
11340 // LDRH, LDRSB, LDRSH, STRH
11341 printAddrMode3Operand<false>(MI, Op: 1, STI, O);
11342 return;
11343 break;
11344 case 28:
11345 // LDRH_PRE, LDRSB_PRE, LDRSH_PRE, STRH_PRE
11346 printAddrMode3Operand<true>(MI, Op: 2, STI, O);
11347 O << '!';
11348 return;
11349 break;
11350 case 29:
11351 // MCR2, MRC2
11352 printCImmediate(MI, OpNum: 3, STI, O);
11353 O << ", ";
11354 printCImmediate(MI, OpNum: 4, STI, O);
11355 O << ", ";
11356 printOperand(MI, OpNo: 5, STI, O);
11357 return;
11358 break;
11359 case 30:
11360 // MRSbanked, t2MRSbanked
11361 printBankedRegOperand(MI, OpNum: 1, STI, O);
11362 return;
11363 break;
11364 case 31:
11365 // MVE_VBICimmi16, MVE_VBICimmi32, MVE_VORRimmi16, MVE_VORRimmi32
11366 printVMOVModImmOperand(MI, OpNum: 2, STI, O);
11367 return;
11368 break;
11369 case 32:
11370 // MVE_VLDRBS16, MVE_VLDRBS32, MVE_VLDRBU16, MVE_VLDRBU32, MVE_VLDRBU8, M...
11371 printT2AddrModeImm8Operand<false>(MI, OpNum: 1, STI, O);
11372 return;
11373 break;
11374 case 33:
11375 // MVE_VLDRBS16_pre, MVE_VLDRBS32_pre, MVE_VLDRBU16_pre, MVE_VLDRBU32_pre...
11376 printT2AddrModeImm8Operand<false>(MI, OpNum: 2, STI, O);
11377 O << '!';
11378 return;
11379 break;
11380 case 34:
11381 // MVE_VLDRBS16_rq, MVE_VLDRBS32_rq, MVE_VLDRBU16_rq, MVE_VLDRBU32_rq, MV...
11382 printMveAddrModeRQOperand<0>(MI, OpNum: 1, STI, O);
11383 return;
11384 break;
11385 case 35:
11386 // MVE_VLDRBU8_pre, MVE_VLDRHU16_pre, MVE_VLDRWU32_pre, MVE_VSTRBU8_pre, ...
11387 printT2AddrModeImm8Operand<true>(MI, OpNum: 2, STI, O);
11388 O << '!';
11389 return;
11390 break;
11391 case 36:
11392 // MVE_VLDRDU64_rq, MVE_VSTRD64_rq
11393 printMveAddrModeRQOperand<3>(MI, OpNum: 1, STI, O);
11394 return;
11395 break;
11396 case 37:
11397 // MVE_VLDRHS32_rq, MVE_VLDRHU16_rq, MVE_VLDRHU32_rq, MVE_VSTRH16_rq, MVE...
11398 printMveAddrModeRQOperand<1>(MI, OpNum: 1, STI, O);
11399 return;
11400 break;
11401 case 38:
11402 // MVE_VLDRWU32_rq, MVE_VSTRW32_rq
11403 printMveAddrModeRQOperand<2>(MI, OpNum: 1, STI, O);
11404 return;
11405 break;
11406 case 39:
11407 // MVE_VMOVimmi16, MVE_VMOVimmi32, MVE_VMOVimmi8, MVE_VMVNimmi16, MVE_VMV...
11408 printVMOVModImmOperand(MI, OpNum: 1, STI, O);
11409 return;
11410 break;
11411 case 40:
11412 // MVE_WLSTP_16, MVE_WLSTP_32, MVE_WLSTP_64, MVE_WLSTP_8, t2BFic, t2WLS
11413 printOperand(MI, Address, OpNum: 2, STI, O);
11414 break;
11415 case 41:
11416 // SSAT, SSAT16, t2SSAT, t2SSAT16
11417 printImmPlusOneOperand(MI, OpNum: 1, STI, O);
11418 O << ", ";
11419 printOperand(MI, OpNo: 2, STI, O);
11420 break;
11421 case 42:
11422 // STLEXD, STREXD
11423 printGPRPairOperand(MI, OpNum: 1, STI, O);
11424 O << ", ";
11425 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11426 return;
11427 break;
11428 case 43:
11429 // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST2LNd16, VST2LNd32, VST2LNd8, VST2LN...
11430 printNoHashImmediate(MI, OpNum: 4, STI, O);
11431 break;
11432 case 44:
11433 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
11434 printNoHashImmediate(MI, OpNum: 6, STI, O);
11435 break;
11436 case 45:
11437 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
11438 printNoHashImmediate(MI, OpNum: 8, STI, O);
11439 O << "], ";
11440 break;
11441 case 46:
11442 // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
11443 O << "[]}, ";
11444 break;
11445 case 47:
11446 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
11447 printNoHashImmediate(MI, OpNum: 10, STI, O);
11448 O << "], ";
11449 printOperand(MI, OpNo: 1, STI, O);
11450 O << '[';
11451 printNoHashImmediate(MI, OpNum: 10, STI, O);
11452 O << "], ";
11453 printOperand(MI, OpNo: 2, STI, O);
11454 O << '[';
11455 printNoHashImmediate(MI, OpNum: 10, STI, O);
11456 break;
11457 case 48:
11458 // VLD4DUPd16, VLD4DUPd16_UPD, VLD4DUPd32, VLD4DUPd32_UPD, VLD4DUPd8, VLD...
11459 O << "[], ";
11460 printOperand(MI, OpNo: 3, STI, O);
11461 O << "[]}, ";
11462 break;
11463 case 49:
11464 // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
11465 printNoHashImmediate(MI, OpNum: 12, STI, O);
11466 O << "], ";
11467 printOperand(MI, OpNo: 1, STI, O);
11468 O << '[';
11469 printNoHashImmediate(MI, OpNum: 12, STI, O);
11470 O << "], ";
11471 printOperand(MI, OpNo: 2, STI, O);
11472 O << '[';
11473 printNoHashImmediate(MI, OpNum: 12, STI, O);
11474 O << "], ";
11475 printOperand(MI, OpNo: 3, STI, O);
11476 O << '[';
11477 printNoHashImmediate(MI, OpNum: 12, STI, O);
11478 O << "]}, ";
11479 printAddrMode6Operand(MI, OpNum: 5, STI, O);
11480 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
11481 return;
11482 break;
11483 case 50:
11484 // VLDRD, VLDRS, VSTRD, VSTRS
11485 printAddrMode5Operand<false>(MI, OpNum: 1, STI, O);
11486 return;
11487 break;
11488 case 51:
11489 // VLDRH, VSTRH
11490 printAddrMode5FP16Operand<false>(MI, OpNum: 1, STI, O);
11491 return;
11492 break;
11493 case 52:
11494 // VST1LNd16, VST1LNd32, VST1LNd8
11495 printNoHashImmediate(MI, OpNum: 3, STI, O);
11496 O << "]}, ";
11497 printAddrMode6Operand(MI, OpNum: 0, STI, O);
11498 return;
11499 break;
11500 case 53:
11501 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST3LNd16, VST3LNd32, VST3...
11502 printNoHashImmediate(MI, OpNum: 5, STI, O);
11503 break;
11504 case 54:
11505 // VST3LNd16_UPD, VST3LNd32_UPD, VST3LNd8_UPD, VST3LNq16_UPD, VST3LNq32_U...
11506 printNoHashImmediate(MI, OpNum: 7, STI, O);
11507 O << "], ";
11508 printOperand(MI, OpNo: 5, STI, O);
11509 O << '[';
11510 printNoHashImmediate(MI, OpNum: 7, STI, O);
11511 O << "], ";
11512 printOperand(MI, OpNo: 6, STI, O);
11513 O << '[';
11514 printNoHashImmediate(MI, OpNum: 7, STI, O);
11515 O << "]}, ";
11516 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11517 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11518 return;
11519 break;
11520 case 55:
11521 // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
11522 printOperand(MI, OpNo: 5, STI, O);
11523 O << ", ";
11524 printOperand(MI, OpNo: 6, STI, O);
11525 break;
11526 case 56:
11527 // VTBL1
11528 printVectorListOne(MI, OpNum: 1, STI, O);
11529 O << ", ";
11530 printOperand(MI, OpNo: 2, STI, O);
11531 return;
11532 break;
11533 case 57:
11534 // VTBL2
11535 printVectorListTwo(MI, OpNum: 1, STI, O);
11536 O << ", ";
11537 printOperand(MI, OpNo: 2, STI, O);
11538 return;
11539 break;
11540 case 58:
11541 // VTBL3
11542 printVectorListThree(MI, OpNum: 1, STI, O);
11543 O << ", ";
11544 printOperand(MI, OpNo: 2, STI, O);
11545 return;
11546 break;
11547 case 59:
11548 // VTBL4
11549 printVectorListFour(MI, OpNum: 1, STI, O);
11550 O << ", ";
11551 printOperand(MI, OpNo: 2, STI, O);
11552 return;
11553 break;
11554 case 60:
11555 // VTBX1
11556 printVectorListOne(MI, OpNum: 2, STI, O);
11557 O << ", ";
11558 printOperand(MI, OpNo: 3, STI, O);
11559 return;
11560 break;
11561 case 61:
11562 // VTBX2
11563 printVectorListTwo(MI, OpNum: 2, STI, O);
11564 O << ", ";
11565 printOperand(MI, OpNo: 3, STI, O);
11566 return;
11567 break;
11568 case 62:
11569 // VTBX3
11570 printVectorListThree(MI, OpNum: 2, STI, O);
11571 O << ", ";
11572 printOperand(MI, OpNo: 3, STI, O);
11573 return;
11574 break;
11575 case 63:
11576 // VTBX4
11577 printVectorListFour(MI, OpNum: 2, STI, O);
11578 O << ", ";
11579 printOperand(MI, OpNo: 3, STI, O);
11580 return;
11581 break;
11582 case 64:
11583 // sysLDMDA_UPD, sysLDMDB_UPD, sysLDMIA_UPD, sysLDMIB_UPD, sysSTMDA_UPD, ...
11584 O << " ^";
11585 return;
11586 break;
11587 case 65:
11588 // t2BFLi, t2BFi
11589 printOperand(MI, Address, OpNum: 1, STI, O);
11590 return;
11591 break;
11592 case 66:
11593 // t2LDRBpci, t2LDRHpci, t2LDRSBpci, t2LDRSHpci, t2LDRpci, tLDRpci
11594 printThumbLdrLabelOperand(MI, OpNum: 1, STI, O);
11595 return;
11596 break;
11597 case 67:
11598 // t2LDRBs, t2LDRHs, t2LDRSBs, t2LDRSHs, t2LDRs, t2STRBs, t2STRHs, t2STRs
11599 printT2AddrModeSoRegOperand(MI, OpNum: 1, STI, O);
11600 return;
11601 break;
11602 case 68:
11603 // t2LDREX
11604 printT2AddrModeImm0_1020s4Operand(MI, OpNum: 1, STI, O);
11605 return;
11606 break;
11607 case 69:
11608 // t2MRS_M
11609 printMSRMaskOperand(MI, OpNum: 1, STI, O);
11610 return;
11611 break;
11612 case 70:
11613 // tADDspi, tSUBspi
11614 printThumbS4ImmOperand(MI, OpNum: 2, STI, O);
11615 return;
11616 break;
11617 case 71:
11618 // tADR
11619 printAdrLabelOperand<2>(MI, Address, OpNum: 1, STI, O);
11620 return;
11621 break;
11622 case 72:
11623 // tASRri, tLSRri
11624 printThumbSRImm(MI, OpNum: 3, STI, O);
11625 return;
11626 break;
11627 case 73:
11628 // tLDRBi, tSTRBi
11629 printThumbAddrModeImm5S1Operand(MI, OpNum: 1, STI, O);
11630 return;
11631 break;
11632 case 74:
11633 // tLDRBr, tLDRHr, tLDRSB, tLDRSH, tLDRr, tSTRBr, tSTRHr, tSTRr
11634 printThumbAddrModeRROperand(MI, OpNum: 1, STI, O);
11635 return;
11636 break;
11637 case 75:
11638 // tLDRHi, tSTRHi
11639 printThumbAddrModeImm5S2Operand(MI, OpNum: 1, STI, O);
11640 return;
11641 break;
11642 case 76:
11643 // tLDRi, tSTRi
11644 printThumbAddrModeImm5S4Operand(MI, OpNum: 1, STI, O);
11645 return;
11646 break;
11647 case 77:
11648 // tLDRspi, tSTRspi
11649 printThumbAddrModeSPOperand(MI, OpNum: 1, STI, O);
11650 return;
11651 break;
11652 }
11653
11654
11655 // Fragment 5 encoded into 5 bits for 27 unique commands.
11656 switch ((Bits >> 46) & 31) {
11657 default: llvm_unreachable("Invalid command number.");
11658 case 0:
11659 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
11660 O << ", ";
11661 break;
11662 case 1:
11663 // LDRConstPool, RRXi, VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD2LN...
11664 return;
11665 break;
11666 case 2:
11667 // VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_fixed_Asm_8,...
11668 O << '!';
11669 return;
11670 break;
11671 case 3:
11672 // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
11673 printOperand(MI, OpNo: 3, STI, O);
11674 return;
11675 break;
11676 case 4:
11677 // CDE_CX2DA, CDE_CX3D, CDE_CX3DA, VLD1DUPd16wb_register, VLD1DUPd32wb_re...
11678 printOperand(MI, OpNo: 4, STI, O);
11679 break;
11680 case 5:
11681 // CDP, t2CDP, t2CDP2
11682 printCImmediate(MI, OpNum: 2, STI, O);
11683 O << ", ";
11684 printCImmediate(MI, OpNum: 3, STI, O);
11685 O << ", ";
11686 printCImmediate(MI, OpNum: 4, STI, O);
11687 O << ", ";
11688 printOperand(MI, OpNo: 5, STI, O);
11689 return;
11690 break;
11691 case 6:
11692 // MCR, MCRR, VADDD, VDIVD, VMULD, VNMULD, VSUBD, t2MCR, t2MCR2, t2MCRR, ...
11693 printOperand(MI, OpNo: 2, STI, O);
11694 break;
11695 case 7:
11696 // MRC, t2MRC, t2MRC2
11697 printOperand(MI, OpNo: 0, STI, O);
11698 O << ", ";
11699 printCImmediate(MI, OpNum: 3, STI, O);
11700 O << ", ";
11701 printCImmediate(MI, OpNum: 4, STI, O);
11702 O << ", ";
11703 printOperand(MI, OpNo: 5, STI, O);
11704 return;
11705 break;
11706 case 8:
11707 // MVE_VLDRBS16_post, MVE_VLDRBS32_post, MVE_VLDRBU16_post, MVE_VLDRBU32_...
11708 printT2AddrModeImm8OffsetOperand(MI, OpNum: 3, STI, O);
11709 return;
11710 break;
11711 case 9:
11712 // MVE_VMOV_from_lane_32, MVE_VMOV_from_lane_s16, MVE_VMOV_from_lane_s8, ...
11713 printVectorIndex(MI, OpNum: 2, STI, O);
11714 return;
11715 break;
11716 case 10:
11717 // MVE_VMOV_q_rr, VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_U...
11718 printOperand(MI, OpNo: 1, STI, O);
11719 break;
11720 case 11:
11721 // MVE_VSHLL_lws16bh, MVE_VSHLL_lws16th, MVE_VSHLL_lwu16bh, MVE_VSHLL_lwu...
11722 O << ", #16";
11723 return;
11724 break;
11725 case 12:
11726 // MVE_VSHLL_lws8bh, MVE_VSHLL_lws8th, MVE_VSHLL_lwu8bh, MVE_VSHLL_lwu8th
11727 O << ", #8";
11728 return;
11729 break;
11730 case 13:
11731 // SSAT, t2SSAT
11732 printShiftImmOperand(MI, OpNum: 3, STI, O);
11733 return;
11734 break;
11735 case 14:
11736 // SXTB, SXTB16, SXTH, UXTB, UXTB16, UXTH, t2SXTB, t2SXTB16, t2SXTH, t2UX...
11737 printRotImmOperand(MI, OpNum: 2, STI, O);
11738 return;
11739 break;
11740 case 15:
11741 // VCEQzv16i8, VCEQzv2f32, VCEQzv2i32, VCEQzv4f16, VCEQzv4f32, VCEQzv4i16...
11742 O << ", #0";
11743 return;
11744 break;
11745 case 16:
11746 // VCMLAv2f32_indexed, VCMLAv4f16_indexed, VCMLAv4f32_indexed, VCMLAv8f16...
11747 printVectorIndex(MI, OpNum: 4, STI, O);
11748 O << ", ";
11749 printComplexRotationOp<90, 0>(MI, OpNo: 5, STI, O);
11750 return;
11751 break;
11752 case 17:
11753 // VFMALDI, VFMALQI, VFMSLDI, VFMSLQI
11754 printVectorIndex(MI, OpNum: 3, STI, O);
11755 return;
11756 break;
11757 case 18:
11758 // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
11759 O << "]}, ";
11760 break;
11761 case 19:
11762 // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32, VLD4LNd16, VLD4L...
11763 O << "], ";
11764 break;
11765 case 20:
11766 // VLD3DUPd16, VLD3DUPd32, VLD3DUPd8, VLD3DUPq16, VLD3DUPq32, VLD3DUPq8
11767 printAddrMode6Operand(MI, OpNum: 3, STI, O);
11768 return;
11769 break;
11770 case 21:
11771 // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
11772 printAddrMode6Operand(MI, OpNum: 4, STI, O);
11773 break;
11774 case 22:
11775 // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
11776 printAddrMode6Operand(MI, OpNum: 5, STI, O);
11777 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
11778 return;
11779 break;
11780 case 23:
11781 // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
11782 O << "}, ";
11783 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11784 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11785 return;
11786 break;
11787 case 24:
11788 // VST4LNd16_UPD, VST4LNd32_UPD, VST4LNd8_UPD, VST4LNq16_UPD, VST4LNq32_U...
11789 printOperand(MI, OpNo: 5, STI, O);
11790 O << '[';
11791 printNoHashImmediate(MI, OpNum: 8, STI, O);
11792 O << "], ";
11793 printOperand(MI, OpNo: 6, STI, O);
11794 O << '[';
11795 printNoHashImmediate(MI, OpNum: 8, STI, O);
11796 O << "], ";
11797 printOperand(MI, OpNo: 7, STI, O);
11798 O << '[';
11799 printNoHashImmediate(MI, OpNum: 8, STI, O);
11800 O << "]}, ";
11801 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11802 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11803 return;
11804 break;
11805 case 25:
11806 // sysLDMDA, sysLDMDB, sysLDMIA, sysLDMIB, sysSTMDA, sysSTMDB, sysSTMIA, ...
11807 O << " ^";
11808 return;
11809 break;
11810 case 26:
11811 // t2ASRs1, t2LSRs1
11812 O << ", #1";
11813 return;
11814 break;
11815 }
11816
11817
11818 // Fragment 6 encoded into 6 bits for 38 unique commands.
11819 switch ((Bits >> 51) & 63) {
11820 default: llvm_unreachable("Invalid command number.");
11821 case 0:
11822 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCrr, ADDrr, ANDrr, B...
11823 printOperand(MI, OpNo: 2, STI, O);
11824 break;
11825 case 1:
11826 // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
11827 printOperand(MI, OpNo: 4, STI, O);
11828 break;
11829 case 2:
11830 // ADCri, ADDri, ANDri, BICri, EORri, ORRri, RSBri, RSCri, SBCri, SUBri
11831 printModImmOperand(MI, OpNum: 2, STI, O);
11832 return;
11833 break;
11834 case 3:
11835 // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, ORRrsi, RSBrsi, RSCrsi, SBCrsi...
11836 printSORegImmOperand(MI, OpNum: 2, STI, O);
11837 return;
11838 break;
11839 case 4:
11840 // BFI, t2BFI
11841 printBitfieldInvMaskImmOperand(MI, OpNum: 3, STI, O);
11842 return;
11843 break;
11844 case 5:
11845 // CDE_CX2DA, CDE_CX3D, VADDD, VDIVD, VLD1DUPd16wb_register, VLD1DUPd32wb...
11846 return;
11847 break;
11848 case 6:
11849 // CDE_CX3DA, MCR, MCRR, t2MCR, t2MCR2, t2MCRR, t2MCRR2
11850 O << ", ";
11851 break;
11852 case 7:
11853 // CDE_VCX2_vec, CDE_VCX3_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, M...
11854 printOperand(MI, OpNo: 3, STI, O);
11855 break;
11856 case 8:
11857 // CDE_VCX3A_fpdp, CDE_VCX3A_fpsp, VST2LNd16_UPD, VST2LNd32_UPD, VST2LNd8...
11858 printOperand(MI, OpNo: 5, STI, O);
11859 break;
11860 case 9:
11861 // LDCL_OPTION, LDC_OPTION, STCL_OPTION, STC_OPTION, t2LDC2L_OPTION, t2LD...
11862 printCoprocOptionImm(MI, OpNum: 3, STI, O);
11863 return;
11864 break;
11865 case 10:
11866 // LDCL_POST, LDC_POST, STCL_POST, STC_POST, t2LDC2L_POST, t2LDC2_POST, t...
11867 printPostIdxImm8s4Operand(MI, OpNum: 3, STI, O);
11868 return;
11869 break;
11870 case 11:
11871 // LDRBT_POST_IMM, LDRBT_POST_REG, LDRB_POST_IMM, LDRB_POST_REG, LDRT_POS...
11872 printAddrMode2OffsetOperand(MI, OpNum: 3, STI, O);
11873 return;
11874 break;
11875 case 12:
11876 // LDRD, STRD
11877 printAddrMode3Operand<false>(MI, Op: 2, STI, O);
11878 return;
11879 break;
11880 case 13:
11881 // LDRD_POST, STRD_POST, t2LDRD_POST, t2STRD_POST
11882 printAddrMode7Operand(MI, OpNum: 3, STI, O);
11883 break;
11884 case 14:
11885 // LDRD_PRE, STRD_PRE
11886 printAddrMode3Operand<true>(MI, Op: 3, STI, O);
11887 O << '!';
11888 return;
11889 break;
11890 case 15:
11891 // LDRHTi, LDRSBTi, LDRSHTi, STRHTi
11892 printPostIdxImm8Operand(MI, OpNum: 3, STI, O);
11893 return;
11894 break;
11895 case 16:
11896 // LDRHTr, LDRSBTr, LDRSHTr, STRHTr
11897 printPostIdxRegOperand(MI, OpNum: 3, STI, O);
11898 return;
11899 break;
11900 case 17:
11901 // LDRH_POST, LDRSB_POST, LDRSH_POST, STRH_POST
11902 printAddrMode3OffsetOperand(MI, OpNum: 3, STI, O);
11903 return;
11904 break;
11905 case 18:
11906 // MCRR2
11907 printCImmediate(MI, OpNum: 4, STI, O);
11908 return;
11909 break;
11910 case 19:
11911 // MVE_SQRSHRL, MVE_UQRSHLL
11912 printMveSaturateOp(MI, OpNum: 5, STI, O);
11913 O << ", ";
11914 printOperand(MI, OpNo: 4, STI, O);
11915 return;
11916 break;
11917 case 20:
11918 // MVE_VMOV_q_rr
11919 printVectorIndex(MI, OpNum: 5, STI, O);
11920 O << ", ";
11921 printOperand(MI, OpNo: 2, STI, O);
11922 O << ", ";
11923 printOperand(MI, OpNo: 3, STI, O);
11924 return;
11925 break;
11926 case 21:
11927 // STLEX, STLEXB, STLEXH, STREX, STREXB, STREXH, SWP, SWPB, t2LDAEXD, t2L...
11928 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11929 return;
11930 break;
11931 case 22:
11932 // VCADDv2f32, VCADDv4f16, VCADDv4f32, VCADDv8f16
11933 printComplexRotationOp<180, 90>(MI, OpNo: 3, STI, O);
11934 return;
11935 break;
11936 case 23:
11937 // VCMLAv2f32, VCMLAv4f16, VCMLAv4f32, VCMLAv8f16
11938 printComplexRotationOp<90, 0>(MI, OpNo: 4, STI, O);
11939 return;
11940 break;
11941 case 24:
11942 // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8...
11943 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11944 break;
11945 case 25:
11946 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD
11947 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11948 printAddrMode6OffsetOperand(MI, OpNum: 4, STI, O);
11949 return;
11950 break;
11951 case 26:
11952 // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32
11953 printOperand(MI, OpNo: 1, STI, O);
11954 O << '[';
11955 printNoHashImmediate(MI, OpNum: 6, STI, O);
11956 O << "]}, ";
11957 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11958 return;
11959 break;
11960 case 27:
11961 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
11962 O << '[';
11963 printNoHashImmediate(MI, OpNum: 8, STI, O);
11964 break;
11965 case 28:
11966 // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
11967 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
11968 return;
11969 break;
11970 case 29:
11971 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
11972 printAddrMode6Operand(MI, OpNum: 4, STI, O);
11973 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
11974 return;
11975 break;
11976 case 30:
11977 // VST4d16_UPD, VST4d32_UPD, VST4d8_UPD, VST4q16_UPD, VST4q32_UPD, VST4q8...
11978 printOperand(MI, OpNo: 7, STI, O);
11979 O << "}, ";
11980 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11981 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11982 return;
11983 break;
11984 case 31:
11985 // t2ADCrs, t2ADDrs, t2ANDrs, t2BICrs, t2EORrs, t2ORNrs, t2ORRrs, t2RSBrs...
11986 printT2SOOperand(MI, OpNum: 2, STI, O);
11987 return;
11988 break;
11989 case 32:
11990 // t2ASRri, t2LSRri
11991 printThumbSRImm(MI, OpNum: 2, STI, O);
11992 return;
11993 break;
11994 case 33:
11995 // t2BFic, t2CSEL, t2CSINC, t2CSINV, t2CSNEG
11996 printMandatoryPredicateOperand(MI, OpNum: 3, STI, O);
11997 return;
11998 break;
11999 case 34:
12000 // t2LDRD_PRE, t2STRD_PRE
12001 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 3, STI, O);
12002 O << '!';
12003 return;
12004 break;
12005 case 35:
12006 // t2LDRDi8, t2STRDi8
12007 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 2, STI, O);
12008 return;
12009 break;
12010 case 36:
12011 // t2STREX
12012 printT2AddrModeImm0_1020s4Operand(MI, OpNum: 2, STI, O);
12013 return;
12014 break;
12015 case 37:
12016 // tADDrSPi
12017 printThumbS4ImmOperand(MI, OpNum: 2, STI, O);
12018 return;
12019 break;
12020 }
12021
12022
12023 // Fragment 7 encoded into 5 bits for 17 unique commands.
12024 switch ((Bits >> 57) & 31) {
12025 default: llvm_unreachable("Invalid command number.");
12026 case 0:
12027 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
12028 return;
12029 break;
12030 case 1:
12031 // CDE_CX3A, CDE_VCX3A_vec, CDE_VCX3_vec, LDRD_POST, MLA, MLS, MVE_VCADDf...
12032 O << ", ";
12033 break;
12034 case 2:
12035 // CDE_CX3DA
12036 printOperand(MI, OpNo: 5, STI, O);
12037 return;
12038 break;
12039 case 3:
12040 // MCR, t2MCR, t2MCR2
12041 printCImmediate(MI, OpNum: 3, STI, O);
12042 O << ", ";
12043 printCImmediate(MI, OpNum: 4, STI, O);
12044 O << ", ";
12045 printOperand(MI, OpNo: 5, STI, O);
12046 return;
12047 break;
12048 case 4:
12049 // MCRR, t2MCRR, t2MCRR2
12050 printOperand(MI, OpNo: 3, STI, O);
12051 O << ", ";
12052 printCImmediate(MI, OpNum: 4, STI, O);
12053 return;
12054 break;
12055 case 5:
12056 // MVE_VMOV_rr_q, VMULLslsv2i32, VMULLslsv4i16, VMULLsluv2i32, VMULLsluv4...
12057 printVectorIndex(MI, OpNum: 3, STI, O);
12058 break;
12059 case 6:
12060 // PKHBT, t2PKHBT
12061 printPKHLSLShiftImm(MI, OpNum: 3, STI, O);
12062 return;
12063 break;
12064 case 7:
12065 // PKHTB, t2PKHTB
12066 printPKHASRShiftImm(MI, OpNum: 3, STI, O);
12067 return;
12068 break;
12069 case 8:
12070 // SXTAB, SXTAB16, SXTAH, UXTAB, UXTAB16, UXTAH, t2SXTAB, t2SXTAB16, t2SX...
12071 printRotImmOperand(MI, OpNum: 3, STI, O);
12072 return;
12073 break;
12074 case 9:
12075 // USAT, t2USAT
12076 printShiftImmOperand(MI, OpNum: 3, STI, O);
12077 return;
12078 break;
12079 case 10:
12080 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
12081 O << "]}, ";
12082 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12083 printAddrMode6OffsetOperand(MI, OpNum: 5, STI, O);
12084 return;
12085 break;
12086 case 11:
12087 // VLD3LNd16, VLD3LNd32, VLD3LNd8, VLD3LNq16, VLD3LNq32
12088 O << "], ";
12089 printOperand(MI, OpNo: 2, STI, O);
12090 O << '[';
12091 printNoHashImmediate(MI, OpNum: 8, STI, O);
12092 O << "]}, ";
12093 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12094 return;
12095 break;
12096 case 12:
12097 // VLD3d16, VLD3d16_UPD, VLD3d32, VLD3d32_UPD, VLD3d8, VLD3d8_UPD, VLD3q1...
12098 O << "}, ";
12099 break;
12100 case 13:
12101 // VLD4LNd16, VLD4LNd32, VLD4LNd8, VLD4LNq16, VLD4LNq32, VST2LNd16, VST2L...
12102 O << '[';
12103 break;
12104 case 14:
12105 // VMLALslsv2i32, VMLALslsv4i16, VMLALsluv2i32, VMLALsluv4i16, VMLAslfd, ...
12106 printVectorIndex(MI, OpNum: 4, STI, O);
12107 return;
12108 break;
12109 case 15:
12110 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD
12111 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
12112 return;
12113 break;
12114 case 16:
12115 // t2LDRD_POST, t2STRD_POST
12116 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 4, STI, O);
12117 return;
12118 break;
12119 }
12120
12121 switch (MI->getOpcode()) {
12122 default: llvm_unreachable("Unexpected opcode.");
12123 case ARM::CDE_CX3A:
12124 case ARM::CDE_VCX3A_vec:
12125 case ARM::CDE_VCX3_vec:
12126 case ARM::LDRD_POST:
12127 case ARM::MLA:
12128 case ARM::MLS:
12129 case ARM::MVE_VCADDf16:
12130 case ARM::MVE_VCADDf32:
12131 case ARM::MVE_VCADDi16:
12132 case ARM::MVE_VCADDi32:
12133 case ARM::MVE_VCADDi8:
12134 case ARM::MVE_VCMLAf16:
12135 case ARM::MVE_VCMLAf32:
12136 case ARM::MVE_VCMULf16:
12137 case ARM::MVE_VCMULf32:
12138 case ARM::MVE_VDWDUPu16:
12139 case ARM::MVE_VDWDUPu32:
12140 case ARM::MVE_VDWDUPu8:
12141 case ARM::MVE_VHCADDs16:
12142 case ARM::MVE_VHCADDs32:
12143 case ARM::MVE_VHCADDs8:
12144 case ARM::MVE_VIWDUPu16:
12145 case ARM::MVE_VIWDUPu32:
12146 case ARM::MVE_VIWDUPu8:
12147 case ARM::MVE_VMLALDAVas16:
12148 case ARM::MVE_VMLALDAVas32:
12149 case ARM::MVE_VMLALDAVau16:
12150 case ARM::MVE_VMLALDAVau32:
12151 case ARM::MVE_VMLALDAVaxs16:
12152 case ARM::MVE_VMLALDAVaxs32:
12153 case ARM::MVE_VMLALDAVs16:
12154 case ARM::MVE_VMLALDAVs32:
12155 case ARM::MVE_VMLALDAVu16:
12156 case ARM::MVE_VMLALDAVu32:
12157 case ARM::MVE_VMLALDAVxs16:
12158 case ARM::MVE_VMLALDAVxs32:
12159 case ARM::MVE_VMLSLDAVas16:
12160 case ARM::MVE_VMLSLDAVas32:
12161 case ARM::MVE_VMLSLDAVaxs16:
12162 case ARM::MVE_VMLSLDAVaxs32:
12163 case ARM::MVE_VMLSLDAVs16:
12164 case ARM::MVE_VMLSLDAVs32:
12165 case ARM::MVE_VMLSLDAVxs16:
12166 case ARM::MVE_VMLSLDAVxs32:
12167 case ARM::MVE_VRMLALDAVHas32:
12168 case ARM::MVE_VRMLALDAVHau32:
12169 case ARM::MVE_VRMLALDAVHaxs32:
12170 case ARM::MVE_VRMLALDAVHs32:
12171 case ARM::MVE_VRMLALDAVHu32:
12172 case ARM::MVE_VRMLALDAVHxs32:
12173 case ARM::MVE_VRMLSLDAVHas32:
12174 case ARM::MVE_VRMLSLDAVHaxs32:
12175 case ARM::MVE_VRMLSLDAVHs32:
12176 case ARM::MVE_VRMLSLDAVHxs32:
12177 case ARM::SBFX:
12178 case ARM::SMLABB:
12179 case ARM::SMLABT:
12180 case ARM::SMLAD:
12181 case ARM::SMLADX:
12182 case ARM::SMLALBB:
12183 case ARM::SMLALBT:
12184 case ARM::SMLALD:
12185 case ARM::SMLALDX:
12186 case ARM::SMLALTB:
12187 case ARM::SMLALTT:
12188 case ARM::SMLATB:
12189 case ARM::SMLATT:
12190 case ARM::SMLAWB:
12191 case ARM::SMLAWT:
12192 case ARM::SMLSD:
12193 case ARM::SMLSDX:
12194 case ARM::SMLSLD:
12195 case ARM::SMLSLDX:
12196 case ARM::SMMLA:
12197 case ARM::SMMLAR:
12198 case ARM::SMMLS:
12199 case ARM::SMMLSR:
12200 case ARM::SMULL:
12201 case ARM::STRD_POST:
12202 case ARM::UBFX:
12203 case ARM::UMAAL:
12204 case ARM::UMULL:
12205 case ARM::USADA8:
12206 case ARM::VEXTd16:
12207 case ARM::VEXTd32:
12208 case ARM::VEXTd8:
12209 case ARM::VEXTq16:
12210 case ARM::VEXTq32:
12211 case ARM::VEXTq64:
12212 case ARM::VEXTq8:
12213 case ARM::VLD3d16:
12214 case ARM::VLD3d32:
12215 case ARM::VLD3d8:
12216 case ARM::VLD3q16:
12217 case ARM::VLD3q32:
12218 case ARM::VLD3q8:
12219 case ARM::VMOVRRS:
12220 case ARM::VMOVSRR:
12221 case ARM::VST3d16:
12222 case ARM::VST3d32:
12223 case ARM::VST3d8:
12224 case ARM::VST3q16:
12225 case ARM::VST3q32:
12226 case ARM::VST3q8:
12227 case ARM::t2MLA:
12228 case ARM::t2MLS:
12229 case ARM::t2SBFX:
12230 case ARM::t2SMLABB:
12231 case ARM::t2SMLABT:
12232 case ARM::t2SMLAD:
12233 case ARM::t2SMLADX:
12234 case ARM::t2SMLAL:
12235 case ARM::t2SMLALBB:
12236 case ARM::t2SMLALBT:
12237 case ARM::t2SMLALD:
12238 case ARM::t2SMLALDX:
12239 case ARM::t2SMLALTB:
12240 case ARM::t2SMLALTT:
12241 case ARM::t2SMLATB:
12242 case ARM::t2SMLATT:
12243 case ARM::t2SMLAWB:
12244 case ARM::t2SMLAWT:
12245 case ARM::t2SMLSD:
12246 case ARM::t2SMLSDX:
12247 case ARM::t2SMLSLD:
12248 case ARM::t2SMLSLDX:
12249 case ARM::t2SMMLA:
12250 case ARM::t2SMMLAR:
12251 case ARM::t2SMMLS:
12252 case ARM::t2SMMLSR:
12253 case ARM::t2SMULL:
12254 case ARM::t2STLEXD:
12255 case ARM::t2STREXD:
12256 case ARM::t2UBFX:
12257 case ARM::t2UMAAL:
12258 case ARM::t2UMLAL:
12259 case ARM::t2UMULL:
12260 case ARM::t2USADA8:
12261 switch (MI->getOpcode()) {
12262 default: llvm_unreachable("Unexpected opcode.");
12263 case ARM::CDE_CX3A:
12264 case ARM::CDE_VCX3A_vec:
12265 case ARM::MVE_VMLALDAVas16:
12266 case ARM::MVE_VMLALDAVas32:
12267 case ARM::MVE_VMLALDAVau16:
12268 case ARM::MVE_VMLALDAVau32:
12269 case ARM::MVE_VMLALDAVaxs16:
12270 case ARM::MVE_VMLALDAVaxs32:
12271 case ARM::MVE_VMLSLDAVas16:
12272 case ARM::MVE_VMLSLDAVas32:
12273 case ARM::MVE_VMLSLDAVaxs16:
12274 case ARM::MVE_VMLSLDAVaxs32:
12275 case ARM::MVE_VRMLALDAVHas32:
12276 case ARM::MVE_VRMLALDAVHau32:
12277 case ARM::MVE_VRMLALDAVHaxs32:
12278 case ARM::MVE_VRMLSLDAVHas32:
12279 case ARM::MVE_VRMLSLDAVHaxs32:
12280 printOperand(MI, OpNo: 5, STI, O);
12281 break;
12282 case ARM::CDE_VCX3_vec:
12283 case ARM::MVE_VDWDUPu16:
12284 case ARM::MVE_VDWDUPu32:
12285 case ARM::MVE_VDWDUPu8:
12286 case ARM::MVE_VIWDUPu16:
12287 case ARM::MVE_VIWDUPu32:
12288 case ARM::MVE_VIWDUPu8:
12289 printOperand(MI, OpNo: 4, STI, O);
12290 break;
12291 case ARM::LDRD_POST:
12292 case ARM::STRD_POST:
12293 printAddrMode3OffsetOperand(MI, OpNum: 4, STI, O);
12294 break;
12295 case ARM::MLA:
12296 case ARM::MLS:
12297 case ARM::MVE_VMLALDAVs16:
12298 case ARM::MVE_VMLALDAVs32:
12299 case ARM::MVE_VMLALDAVu16:
12300 case ARM::MVE_VMLALDAVu32:
12301 case ARM::MVE_VMLALDAVxs16:
12302 case ARM::MVE_VMLALDAVxs32:
12303 case ARM::MVE_VMLSLDAVs16:
12304 case ARM::MVE_VMLSLDAVs32:
12305 case ARM::MVE_VMLSLDAVxs16:
12306 case ARM::MVE_VMLSLDAVxs32:
12307 case ARM::MVE_VRMLALDAVHs32:
12308 case ARM::MVE_VRMLALDAVHu32:
12309 case ARM::MVE_VRMLALDAVHxs32:
12310 case ARM::MVE_VRMLSLDAVHs32:
12311 case ARM::MVE_VRMLSLDAVHxs32:
12312 case ARM::SMLABB:
12313 case ARM::SMLABT:
12314 case ARM::SMLAD:
12315 case ARM::SMLADX:
12316 case ARM::SMLALBB:
12317 case ARM::SMLALBT:
12318 case ARM::SMLALD:
12319 case ARM::SMLALDX:
12320 case ARM::SMLALTB:
12321 case ARM::SMLALTT:
12322 case ARM::SMLATB:
12323 case ARM::SMLATT:
12324 case ARM::SMLAWB:
12325 case ARM::SMLAWT:
12326 case ARM::SMLSD:
12327 case ARM::SMLSDX:
12328 case ARM::SMLSLD:
12329 case ARM::SMLSLDX:
12330 case ARM::SMMLA:
12331 case ARM::SMMLAR:
12332 case ARM::SMMLS:
12333 case ARM::SMMLSR:
12334 case ARM::SMULL:
12335 case ARM::UMAAL:
12336 case ARM::UMULL:
12337 case ARM::USADA8:
12338 case ARM::VEXTd16:
12339 case ARM::VEXTd32:
12340 case ARM::VEXTd8:
12341 case ARM::VEXTq16:
12342 case ARM::VEXTq32:
12343 case ARM::VEXTq64:
12344 case ARM::VEXTq8:
12345 case ARM::VMOVRRS:
12346 case ARM::VMOVSRR:
12347 case ARM::t2MLA:
12348 case ARM::t2MLS:
12349 case ARM::t2SMLABB:
12350 case ARM::t2SMLABT:
12351 case ARM::t2SMLAD:
12352 case ARM::t2SMLADX:
12353 case ARM::t2SMLAL:
12354 case ARM::t2SMLALBB:
12355 case ARM::t2SMLALBT:
12356 case ARM::t2SMLALD:
12357 case ARM::t2SMLALDX:
12358 case ARM::t2SMLALTB:
12359 case ARM::t2SMLALTT:
12360 case ARM::t2SMLATB:
12361 case ARM::t2SMLATT:
12362 case ARM::t2SMLAWB:
12363 case ARM::t2SMLAWT:
12364 case ARM::t2SMLSD:
12365 case ARM::t2SMLSDX:
12366 case ARM::t2SMLSLD:
12367 case ARM::t2SMLSLDX:
12368 case ARM::t2SMMLA:
12369 case ARM::t2SMMLAR:
12370 case ARM::t2SMMLS:
12371 case ARM::t2SMMLSR:
12372 case ARM::t2SMULL:
12373 case ARM::t2UMAAL:
12374 case ARM::t2UMLAL:
12375 case ARM::t2UMULL:
12376 case ARM::t2USADA8:
12377 printOperand(MI, OpNo: 3, STI, O);
12378 break;
12379 case ARM::MVE_VCADDf16:
12380 case ARM::MVE_VCADDf32:
12381 case ARM::MVE_VCADDi16:
12382 case ARM::MVE_VCADDi32:
12383 case ARM::MVE_VCADDi8:
12384 case ARM::MVE_VHCADDs16:
12385 case ARM::MVE_VHCADDs32:
12386 case ARM::MVE_VHCADDs8:
12387 printComplexRotationOp<180, 90>(MI, OpNo: 3, STI, O);
12388 break;
12389 case ARM::MVE_VCMLAf16:
12390 case ARM::MVE_VCMLAf32:
12391 printComplexRotationOp<90, 0>(MI, OpNo: 4, STI, O);
12392 break;
12393 case ARM::MVE_VCMULf16:
12394 case ARM::MVE_VCMULf32:
12395 printComplexRotationOp<90, 0>(MI, OpNo: 3, STI, O);
12396 break;
12397 case ARM::SBFX:
12398 case ARM::UBFX:
12399 case ARM::t2SBFX:
12400 case ARM::t2UBFX:
12401 printImmPlusOneOperand(MI, OpNum: 3, STI, O);
12402 break;
12403 case ARM::VLD3d16:
12404 case ARM::VLD3d32:
12405 case ARM::VLD3d8:
12406 case ARM::VLD3q16:
12407 case ARM::VLD3q32:
12408 case ARM::VLD3q8:
12409 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12410 break;
12411 case ARM::VST3d16:
12412 case ARM::VST3d32:
12413 case ARM::VST3d8:
12414 case ARM::VST3q16:
12415 case ARM::VST3q32:
12416 case ARM::VST3q8:
12417 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12418 break;
12419 case ARM::t2STLEXD:
12420 case ARM::t2STREXD:
12421 printAddrMode7Operand(MI, OpNum: 3, STI, O);
12422 break;
12423 }
12424 return;
12425 break;
12426 case ARM::MVE_VMOV_rr_q:
12427 O << ", ";
12428 printOperand(MI, OpNo: 2, STI, O);
12429 printVectorIndex(MI, OpNum: 4, STI, O);
12430 return;
12431 break;
12432 case ARM::VLD3d16_UPD:
12433 case ARM::VLD3d32_UPD:
12434 case ARM::VLD3d8_UPD:
12435 case ARM::VLD3q16_UPD:
12436 case ARM::VLD3q32_UPD:
12437 case ARM::VLD3q8_UPD:
12438 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12439 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
12440 return;
12441 break;
12442 case ARM::VLD4LNd16:
12443 case ARM::VLD4LNd32:
12444 case ARM::VLD4LNd8:
12445 case ARM::VLD4LNq16:
12446 case ARM::VLD4LNq32:
12447 printNoHashImmediate(MI, OpNum: 10, STI, O);
12448 O << "]}, ";
12449 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12450 return;
12451 break;
12452 case ARM::VLD4d16:
12453 case ARM::VLD4d32:
12454 case ARM::VLD4d8:
12455 case ARM::VLD4q16:
12456 case ARM::VLD4q32:
12457 case ARM::VLD4q8:
12458 printOperand(MI, OpNo: 3, STI, O);
12459 O << "}, ";
12460 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12461 return;
12462 break;
12463 case ARM::VLD4d16_UPD:
12464 case ARM::VLD4d32_UPD:
12465 case ARM::VLD4d8_UPD:
12466 case ARM::VLD4q16_UPD:
12467 case ARM::VLD4q32_UPD:
12468 case ARM::VLD4q8_UPD:
12469 printOperand(MI, OpNo: 3, STI, O);
12470 O << "}, ";
12471 printAddrMode6Operand(MI, OpNum: 5, STI, O);
12472 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
12473 return;
12474 break;
12475 case ARM::VMULLslsv2i32:
12476 case ARM::VMULLslsv4i16:
12477 case ARM::VMULLsluv2i32:
12478 case ARM::VMULLsluv4i16:
12479 case ARM::VMULslfd:
12480 case ARM::VMULslfq:
12481 case ARM::VMULslhd:
12482 case ARM::VMULslhq:
12483 case ARM::VMULslv2i32:
12484 case ARM::VMULslv4i16:
12485 case ARM::VMULslv4i32:
12486 case ARM::VMULslv8i16:
12487 case ARM::VQDMULHslv2i32:
12488 case ARM::VQDMULHslv4i16:
12489 case ARM::VQDMULHslv4i32:
12490 case ARM::VQDMULHslv8i16:
12491 case ARM::VQDMULLslv2i32:
12492 case ARM::VQDMULLslv4i16:
12493 case ARM::VQRDMULHslv2i32:
12494 case ARM::VQRDMULHslv4i16:
12495 case ARM::VQRDMULHslv4i32:
12496 case ARM::VQRDMULHslv8i16:
12497 return;
12498 break;
12499 case ARM::VST2LNd16:
12500 case ARM::VST2LNd32:
12501 case ARM::VST2LNd8:
12502 case ARM::VST2LNq16:
12503 case ARM::VST2LNq32:
12504 printNoHashImmediate(MI, OpNum: 4, STI, O);
12505 O << "]}, ";
12506 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12507 return;
12508 break;
12509 case ARM::VST2LNd16_UPD:
12510 case ARM::VST2LNd32_UPD:
12511 case ARM::VST2LNd8_UPD:
12512 case ARM::VST2LNq16_UPD:
12513 case ARM::VST2LNq32_UPD:
12514 printNoHashImmediate(MI, OpNum: 6, STI, O);
12515 O << "]}, ";
12516 printAddrMode6Operand(MI, OpNum: 1, STI, O);
12517 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
12518 return;
12519 break;
12520 case ARM::VST3LNd16:
12521 case ARM::VST3LNd32:
12522 case ARM::VST3LNd8:
12523 case ARM::VST3LNq16:
12524 case ARM::VST3LNq32:
12525 printNoHashImmediate(MI, OpNum: 5, STI, O);
12526 O << "], ";
12527 printOperand(MI, OpNo: 4, STI, O);
12528 O << '[';
12529 printNoHashImmediate(MI, OpNum: 5, STI, O);
12530 O << "]}, ";
12531 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12532 return;
12533 break;
12534 case ARM::VST4LNd16:
12535 case ARM::VST4LNd32:
12536 case ARM::VST4LNd8:
12537 case ARM::VST4LNq16:
12538 case ARM::VST4LNq32:
12539 printNoHashImmediate(MI, OpNum: 6, STI, O);
12540 O << "], ";
12541 printOperand(MI, OpNo: 4, STI, O);
12542 O << '[';
12543 printNoHashImmediate(MI, OpNum: 6, STI, O);
12544 O << "], ";
12545 printOperand(MI, OpNo: 5, STI, O);
12546 O << '[';
12547 printNoHashImmediate(MI, OpNum: 6, STI, O);
12548 O << "]}, ";
12549 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12550 return;
12551 break;
12552 case ARM::VST4d16:
12553 case ARM::VST4d32:
12554 case ARM::VST4d8:
12555 case ARM::VST4q16:
12556 case ARM::VST4q32:
12557 case ARM::VST4q8:
12558 printOperand(MI, OpNo: 5, STI, O);
12559 O << "}, ";
12560 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12561 return;
12562 break;
12563 }
12564}
12565
12566
12567/// getRegisterName - This method is automatically generated by tblgen
12568/// from the register set description. This returns the assembler name
12569/// for the specified register.
12570const char *ARMInstPrinter::
12571getRegisterName(MCRegister Reg, unsigned AltIdx) {
12572 unsigned RegNo = Reg.id();
12573 assert(RegNo && RegNo < 297 && "Invalid register number!");
12574
12575
12576#ifdef __GNUC__
12577#pragma GCC diagnostic push
12578#pragma GCC diagnostic ignored "-Woverlength-strings"
12579#endif
12580 static const char AsmStrsNoRegAltName[] = {
12581 /* 0 */ "D4_D6_D8_D10\000"
12582 /* 13 */ "D7_D8_D9_D10\000"
12583 /* 26 */ "Q7_Q8_Q9_Q10\000"
12584 /* 39 */ "d10\000"
12585 /* 43 */ "q10\000"
12586 /* 47 */ "r10\000"
12587 /* 51 */ "s10\000"
12588 /* 55 */ "D14_D16_D18_D20\000"
12589 /* 71 */ "D17_D18_D19_D20\000"
12590 /* 87 */ "d20\000"
12591 /* 91 */ "s20\000"
12592 /* 95 */ "D24_D26_D28_D30\000"
12593 /* 111 */ "D27_D28_D29_D30\000"
12594 /* 127 */ "d30\000"
12595 /* 131 */ "s30\000"
12596 /* 135 */ "d0\000"
12597 /* 138 */ "p0\000"
12598 /* 141 */ "q0\000"
12599 /* 144 */ "mvfr0\000"
12600 /* 150 */ "s0\000"
12601 /* 153 */ "D9_D10_D11\000"
12602 /* 164 */ "D5_D7_D9_D11\000"
12603 /* 177 */ "Q8_Q9_Q10_Q11\000"
12604 /* 191 */ "R10_R11\000"
12605 /* 199 */ "d11\000"
12606 /* 203 */ "q11\000"
12607 /* 207 */ "r11\000"
12608 /* 211 */ "s11\000"
12609 /* 215 */ "D19_D20_D21\000"
12610 /* 227 */ "D15_D17_D19_D21\000"
12611 /* 243 */ "d21\000"
12612 /* 247 */ "s21\000"
12613 /* 251 */ "D29_D30_D31\000"
12614 /* 263 */ "D25_D27_D29_D31\000"
12615 /* 279 */ "d31\000"
12616 /* 283 */ "s31\000"
12617 /* 287 */ "Q0_Q1\000"
12618 /* 293 */ "R0_R1\000"
12619 /* 299 */ "d1\000"
12620 /* 302 */ "q1\000"
12621 /* 305 */ "mvfr1\000"
12622 /* 311 */ "s1\000"
12623 /* 314 */ "D6_D8_D10_D12\000"
12624 /* 328 */ "D9_D10_D11_D12\000"
12625 /* 343 */ "Q9_Q10_Q11_Q12\000"
12626 /* 358 */ "d12\000"
12627 /* 362 */ "q12\000"
12628 /* 366 */ "r12\000"
12629 /* 370 */ "s12\000"
12630 /* 374 */ "D16_D18_D20_D22\000"
12631 /* 390 */ "D19_D20_D21_D22\000"
12632 /* 406 */ "d22\000"
12633 /* 410 */ "s22\000"
12634 /* 414 */ "D0_D2\000"
12635 /* 420 */ "D0_D1_D2\000"
12636 /* 429 */ "Q1_Q2\000"
12637 /* 435 */ "d2\000"
12638 /* 438 */ "q2\000"
12639 /* 441 */ "mvfr2\000"
12640 /* 447 */ "s2\000"
12641 /* 450 */ "fpinst2\000"
12642 /* 458 */ "D7_D9_D11_D13\000"
12643 /* 472 */ "D11_D12_D13\000"
12644 /* 484 */ "Q10_Q11_Q12_Q13\000"
12645 /* 500 */ "d13\000"
12646 /* 504 */ "q13\000"
12647 /* 508 */ "s13\000"
12648 /* 512 */ "D17_D19_D21_D23\000"
12649 /* 528 */ "D21_D22_D23\000"
12650 /* 540 */ "d23\000"
12651 /* 544 */ "s23\000"
12652 /* 548 */ "D1_D3\000"
12653 /* 554 */ "D1_D2_D3\000"
12654 /* 563 */ "Q0_Q1_Q2_Q3\000"
12655 /* 575 */ "R2_R3\000"
12656 /* 581 */ "d3\000"
12657 /* 584 */ "q3\000"
12658 /* 587 */ "r3\000"
12659 /* 590 */ "s3\000"
12660 /* 593 */ "D8_D10_D12_D14\000"
12661 /* 608 */ "D11_D12_D13_D14\000"
12662 /* 624 */ "Q11_Q12_Q13_Q14\000"
12663 /* 640 */ "d14\000"
12664 /* 644 */ "q14\000"
12665 /* 648 */ "s14\000"
12666 /* 652 */ "D18_D20_D22_D24\000"
12667 /* 668 */ "D21_D22_D23_D24\000"
12668 /* 684 */ "d24\000"
12669 /* 688 */ "s24\000"
12670 /* 692 */ "D0_D2_D4\000"
12671 /* 701 */ "D1_D2_D3_D4\000"
12672 /* 713 */ "Q1_Q2_Q3_Q4\000"
12673 /* 725 */ "d4\000"
12674 /* 728 */ "q4\000"
12675 /* 731 */ "r4\000"
12676 /* 734 */ "s4\000"
12677 /* 737 */ "D9_D11_D13_D15\000"
12678 /* 752 */ "D13_D14_D15\000"
12679 /* 764 */ "Q12_Q13_Q14_Q15\000"
12680 /* 780 */ "d15\000"
12681 /* 784 */ "q15\000"
12682 /* 788 */ "s15\000"
12683 /* 792 */ "D19_D21_D23_D25\000"
12684 /* 808 */ "D23_D24_D25\000"
12685 /* 820 */ "d25\000"
12686 /* 824 */ "s25\000"
12687 /* 828 */ "D1_D3_D5\000"
12688 /* 837 */ "D3_D4_D5\000"
12689 /* 846 */ "Q2_Q3_Q4_Q5\000"
12690 /* 858 */ "R4_R5\000"
12691 /* 864 */ "d5\000"
12692 /* 867 */ "q5\000"
12693 /* 870 */ "r5\000"
12694 /* 873 */ "s5\000"
12695 /* 876 */ "D10_D12_D14_D16\000"
12696 /* 892 */ "D13_D14_D15_D16\000"
12697 /* 908 */ "d16\000"
12698 /* 912 */ "s16\000"
12699 /* 916 */ "D20_D22_D24_D26\000"
12700 /* 932 */ "D23_D24_D25_D26\000"
12701 /* 948 */ "d26\000"
12702 /* 952 */ "s26\000"
12703 /* 956 */ "D0_D2_D4_D6\000"
12704 /* 968 */ "D3_D4_D5_D6\000"
12705 /* 980 */ "Q3_Q4_Q5_Q6\000"
12706 /* 992 */ "d6\000"
12707 /* 995 */ "q6\000"
12708 /* 998 */ "r6\000"
12709 /* 1001 */ "s6\000"
12710 /* 1004 */ "D11_D13_D15_D17\000"
12711 /* 1020 */ "D15_D16_D17\000"
12712 /* 1032 */ "d17\000"
12713 /* 1036 */ "s17\000"
12714 /* 1040 */ "D21_D23_D25_D27\000"
12715 /* 1056 */ "D25_D26_D27\000"
12716 /* 1068 */ "d27\000"
12717 /* 1072 */ "s27\000"
12718 /* 1076 */ "D1_D3_D5_D7\000"
12719 /* 1088 */ "D5_D6_D7\000"
12720 /* 1097 */ "Q4_Q5_Q6_Q7\000"
12721 /* 1109 */ "R6_R7\000"
12722 /* 1115 */ "d7\000"
12723 /* 1118 */ "q7\000"
12724 /* 1121 */ "r7\000"
12725 /* 1124 */ "s7\000"
12726 /* 1127 */ "D12_D14_D16_D18\000"
12727 /* 1143 */ "D15_D16_D17_D18\000"
12728 /* 1159 */ "d18\000"
12729 /* 1163 */ "s18\000"
12730 /* 1167 */ "D22_D24_D26_D28\000"
12731 /* 1183 */ "D25_D26_D27_D28\000"
12732 /* 1199 */ "d28\000"
12733 /* 1203 */ "s28\000"
12734 /* 1207 */ "D2_D4_D6_D8\000"
12735 /* 1219 */ "D5_D6_D7_D8\000"
12736 /* 1231 */ "Q5_Q6_Q7_Q8\000"
12737 /* 1243 */ "d8\000"
12738 /* 1246 */ "q8\000"
12739 /* 1249 */ "r8\000"
12740 /* 1252 */ "s8\000"
12741 /* 1255 */ "D13_D15_D17_D19\000"
12742 /* 1271 */ "D17_D18_D19\000"
12743 /* 1283 */ "d19\000"
12744 /* 1287 */ "s19\000"
12745 /* 1291 */ "D23_D25_D27_D29\000"
12746 /* 1307 */ "D27_D28_D29\000"
12747 /* 1319 */ "d29\000"
12748 /* 1323 */ "s29\000"
12749 /* 1327 */ "D3_D5_D7_D9\000"
12750 /* 1339 */ "D7_D8_D9\000"
12751 /* 1348 */ "Q6_Q7_Q8_Q9\000"
12752 /* 1360 */ "R8_R9\000"
12753 /* 1366 */ "d9\000"
12754 /* 1369 */ "q9\000"
12755 /* 1372 */ "r9\000"
12756 /* 1375 */ "s9\000"
12757 /* 1378 */ "R12_SP\000"
12758 /* 1385 */ "pc\000"
12759 /* 1388 */ "fpscr_nzcvqc\000"
12760 /* 1401 */ "fpexc\000"
12761 /* 1407 */ "fpsid\000"
12762 /* 1413 */ "ra_auth_code\000"
12763 /* 1426 */ "itstate\000"
12764 /* 1434 */ "fpscr_rm\000"
12765 /* 1443 */ "sp\000"
12766 /* 1446 */ "fpscr\000"
12767 /* 1452 */ "lr\000"
12768 /* 1455 */ "vpr\000"
12769 /* 1459 */ "apsr\000"
12770 /* 1464 */ "cpsr\000"
12771 /* 1469 */ "spsr\000"
12772 /* 1474 */ "zr\000"
12773 /* 1477 */ "fpcxtns\000"
12774 /* 1485 */ "fpcxts\000"
12775 /* 1492 */ "fpinst\000"
12776 /* 1499 */ "fpscr_nzcv\000"
12777 /* 1510 */ "apsr_nzcv\000"
12778};
12779#ifdef __GNUC__
12780#pragma GCC diagnostic pop
12781#endif
12782
12783 static const uint16_t RegAsmOffsetNoRegAltName[] = {
12784 1459, 1510, 1464, 1477, 1485, 1401, 1492, 1446, 1499, 1388, 1434, 1407, 1426, 1452,
12785 1385, 1413, 1443, 1469, 1455, 1474, 135, 299, 435, 581, 725, 864, 992, 1115,
12786 1243, 1366, 39, 199, 358, 500, 640, 780, 908, 1032, 1159, 1283, 87, 243,
12787 406, 540, 684, 820, 948, 1068, 1199, 1319, 127, 279, 450, 144, 305, 441,
12788 138, 141, 302, 438, 584, 728, 867, 995, 1118, 1246, 1369, 43, 203, 362,
12789 504, 644, 784, 147, 308, 444, 587, 731, 870, 998, 1121, 1249, 1372, 47,
12790 207, 366, 150, 311, 447, 590, 734, 873, 1001, 1124, 1252, 1375, 51, 211,
12791 370, 508, 648, 788, 912, 1036, 1163, 1287, 91, 247, 410, 544, 688, 824,
12792 952, 1072, 1203, 1323, 131, 283, 414, 548, 695, 831, 962, 1082, 1213, 1333,
12793 6, 170, 320, 464, 600, 744, 884, 1012, 1135, 1263, 63, 235, 382, 520,
12794 660, 800, 924, 1048, 1175, 1299, 103, 271, 287, 429, 569, 719, 852, 986,
12795 1103, 1237, 1354, 32, 183, 350, 492, 632, 772, 563, 713, 846, 980, 1097,
12796 1231, 1348, 26, 177, 343, 484, 624, 764, 293, 575, 858, 1109, 1360, 191,
12797 1378, 420, 554, 704, 837, 971, 1088, 1222, 1339, 16, 153, 331, 472, 612,
12798 752, 896, 1020, 1147, 1271, 75, 215, 394, 528, 672, 808, 936, 1056, 1187,
12799 1307, 115, 251, 692, 828, 959, 1079, 1210, 1330, 3, 167, 317, 461, 596,
12800 740, 880, 1008, 1131, 1259, 59, 231, 378, 516, 656, 796, 920, 1044, 1171,
12801 1295, 99, 267, 956, 1076, 1207, 1327, 0, 164, 314, 458, 593, 737, 876,
12802 1004, 1127, 1255, 55, 227, 374, 512, 652, 792, 916, 1040, 1167, 1291, 95,
12803 263, 423, 707, 974, 1225, 19, 335, 616, 900, 1151, 79, 398, 676, 940,
12804 1191, 119, 701, 968, 1219, 13, 328, 608, 892, 1143, 71, 390, 668, 932,
12805 1183, 111,
12806 };
12807
12808
12809#ifdef __GNUC__
12810#pragma GCC diagnostic push
12811#pragma GCC diagnostic ignored "-Woverlength-strings"
12812#endif
12813 static const char AsmStrsRegNamesRaw[] = {
12814 /* 0 */ "r13\000"
12815 /* 4 */ "r14\000"
12816 /* 8 */ "r15\000"
12817};
12818#ifdef __GNUC__
12819#pragma GCC diagnostic pop
12820#endif
12821
12822 static const uint8_t RegAsmOffsetRegNamesRaw[] = {
12823 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 4,
12824 8, 3, 0, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12825 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12826 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12827 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12828 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12829 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12830 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12831 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12832 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12833 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12834 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12835 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12836 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12837 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12838 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12839 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12840 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12841 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12842 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12843 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12844 3, 3,
12845 };
12846
12847 switch(AltIdx) {
12848 default: llvm_unreachable("Invalid register alt name index!");
12849 case ARM::NoRegAltName:
12850 assert(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) &&
12851 "Invalid alt name index for register!");
12852 return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
12853 case ARM::RegNamesRaw:
12854 if (!*(AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1]))
12855 return getRegisterName(Reg: RegNo, AltIdx: ARM::NoRegAltName);
12856 return AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1];
12857 }
12858}
12859
12860#ifdef PRINT_ALIAS_INSTR
12861#undef PRINT_ALIAS_INSTR
12862
12863bool ARMInstPrinter::printAliasInstr(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &OS) {
12864 static const PatternsForOpcode OpToPatterns[] = {
12865 {.Opcode: ARM::DSB, .PatternStart: 0, .NumPatterns: 3 },
12866 {.Opcode: ARM::HINT, .PatternStart: 3, .NumPatterns: 9 },
12867 {.Opcode: ARM::MVE_VMLADAVas16, .PatternStart: 12, .NumPatterns: 1 },
12868 {.Opcode: ARM::MVE_VMLADAVas32, .PatternStart: 13, .NumPatterns: 1 },
12869 {.Opcode: ARM::MVE_VMLADAVas8, .PatternStart: 14, .NumPatterns: 1 },
12870 {.Opcode: ARM::MVE_VMLADAVau16, .PatternStart: 15, .NumPatterns: 1 },
12871 {.Opcode: ARM::MVE_VMLADAVau32, .PatternStart: 16, .NumPatterns: 1 },
12872 {.Opcode: ARM::MVE_VMLADAVau8, .PatternStart: 17, .NumPatterns: 1 },
12873 {.Opcode: ARM::MVE_VMLADAVs16, .PatternStart: 18, .NumPatterns: 1 },
12874 {.Opcode: ARM::MVE_VMLADAVs32, .PatternStart: 19, .NumPatterns: 1 },
12875 {.Opcode: ARM::MVE_VMLADAVs8, .PatternStart: 20, .NumPatterns: 1 },
12876 {.Opcode: ARM::MVE_VMLADAVu16, .PatternStart: 21, .NumPatterns: 1 },
12877 {.Opcode: ARM::MVE_VMLADAVu32, .PatternStart: 22, .NumPatterns: 1 },
12878 {.Opcode: ARM::MVE_VMLADAVu8, .PatternStart: 23, .NumPatterns: 1 },
12879 {.Opcode: ARM::MVE_VMLALDAVas16, .PatternStart: 24, .NumPatterns: 1 },
12880 {.Opcode: ARM::MVE_VMLALDAVas32, .PatternStart: 25, .NumPatterns: 1 },
12881 {.Opcode: ARM::MVE_VMLALDAVau16, .PatternStart: 26, .NumPatterns: 1 },
12882 {.Opcode: ARM::MVE_VMLALDAVau32, .PatternStart: 27, .NumPatterns: 1 },
12883 {.Opcode: ARM::MVE_VMLALDAVs16, .PatternStart: 28, .NumPatterns: 1 },
12884 {.Opcode: ARM::MVE_VMLALDAVs32, .PatternStart: 29, .NumPatterns: 1 },
12885 {.Opcode: ARM::MVE_VMLALDAVu16, .PatternStart: 30, .NumPatterns: 1 },
12886 {.Opcode: ARM::MVE_VMLALDAVu32, .PatternStart: 31, .NumPatterns: 1 },
12887 {.Opcode: ARM::MVE_VORR, .PatternStart: 32, .NumPatterns: 1 },
12888 {.Opcode: ARM::MVE_VRMLALDAVHas32, .PatternStart: 33, .NumPatterns: 1 },
12889 {.Opcode: ARM::MVE_VRMLALDAVHau32, .PatternStart: 34, .NumPatterns: 1 },
12890 {.Opcode: ARM::MVE_VRMLALDAVHs32, .PatternStart: 35, .NumPatterns: 1 },
12891 {.Opcode: ARM::MVE_VRMLALDAVHu32, .PatternStart: 36, .NumPatterns: 1 },
12892 {.Opcode: ARM::VLLDM, .PatternStart: 37, .NumPatterns: 1 },
12893 {.Opcode: ARM::VLSTM, .PatternStart: 38, .NumPatterns: 1 },
12894 {.Opcode: ARM::t2CSINC, .PatternStart: 39, .NumPatterns: 2 },
12895 {.Opcode: ARM::t2CSINV, .PatternStart: 41, .NumPatterns: 2 },
12896 {.Opcode: ARM::t2CSNEG, .PatternStart: 43, .NumPatterns: 1 },
12897 {.Opcode: ARM::t2DSB, .PatternStart: 44, .NumPatterns: 3 },
12898 {.Opcode: ARM::t2HINT, .PatternStart: 47, .NumPatterns: 13 },
12899 {.Opcode: ARM::t2SUBS_PC_LR, .PatternStart: 60, .NumPatterns: 1 },
12900 {.Opcode: ARM::tHINT, .PatternStart: 61, .NumPatterns: 6 },
12901 };
12902
12903 static const AliasPattern Patterns[] = {
12904 // ARM::DSB - 0
12905 {.AsmStrOffset: 0, .AliasCondStart: 0, .NumOperands: 1, .NumConds: 3 },
12906 {.AsmStrOffset: 5, .AliasCondStart: 3, .NumOperands: 1, .NumConds: 3 },
12907 {.AsmStrOffset: 11, .AliasCondStart: 6, .NumOperands: 1, .NumConds: 3 },
12908 // ARM::HINT - 3
12909 {.AsmStrOffset: 15, .AliasCondStart: 9, .NumOperands: 3, .NumConds: 3 },
12910 {.AsmStrOffset: 23, .AliasCondStart: 12, .NumOperands: 3, .NumConds: 3 },
12911 {.AsmStrOffset: 33, .AliasCondStart: 15, .NumOperands: 3, .NumConds: 3 },
12912 {.AsmStrOffset: 41, .AliasCondStart: 18, .NumOperands: 3, .NumConds: 3 },
12913 {.AsmStrOffset: 49, .AliasCondStart: 21, .NumOperands: 3, .NumConds: 3 },
12914 {.AsmStrOffset: 57, .AliasCondStart: 24, .NumOperands: 3, .NumConds: 3 },
12915 {.AsmStrOffset: 66, .AliasCondStart: 27, .NumOperands: 3, .NumConds: 3 },
12916 {.AsmStrOffset: 74, .AliasCondStart: 30, .NumOperands: 3, .NumConds: 3 },
12917 {.AsmStrOffset: 83, .AliasCondStart: 33, .NumOperands: 3, .NumConds: 4 },
12918 // ARM::MVE_VMLADAVas16 - 12
12919 {.AsmStrOffset: 94, .AliasCondStart: 37, .NumOperands: 7, .NumConds: 6 },
12920 // ARM::MVE_VMLADAVas32 - 13
12921 {.AsmStrOffset: 120, .AliasCondStart: 43, .NumOperands: 7, .NumConds: 6 },
12922 // ARM::MVE_VMLADAVas8 - 14
12923 {.AsmStrOffset: 146, .AliasCondStart: 49, .NumOperands: 7, .NumConds: 6 },
12924 // ARM::MVE_VMLADAVau16 - 15
12925 {.AsmStrOffset: 171, .AliasCondStart: 55, .NumOperands: 7, .NumConds: 6 },
12926 // ARM::MVE_VMLADAVau32 - 16
12927 {.AsmStrOffset: 197, .AliasCondStart: 61, .NumOperands: 7, .NumConds: 6 },
12928 // ARM::MVE_VMLADAVau8 - 17
12929 {.AsmStrOffset: 223, .AliasCondStart: 67, .NumOperands: 7, .NumConds: 6 },
12930 // ARM::MVE_VMLADAVs16 - 18
12931 {.AsmStrOffset: 248, .AliasCondStart: 73, .NumOperands: 6, .NumConds: 5 },
12932 // ARM::MVE_VMLADAVs32 - 19
12933 {.AsmStrOffset: 273, .AliasCondStart: 78, .NumOperands: 6, .NumConds: 5 },
12934 // ARM::MVE_VMLADAVs8 - 20
12935 {.AsmStrOffset: 298, .AliasCondStart: 83, .NumOperands: 6, .NumConds: 5 },
12936 // ARM::MVE_VMLADAVu16 - 21
12937 {.AsmStrOffset: 322, .AliasCondStart: 88, .NumOperands: 6, .NumConds: 5 },
12938 // ARM::MVE_VMLADAVu32 - 22
12939 {.AsmStrOffset: 347, .AliasCondStart: 93, .NumOperands: 6, .NumConds: 5 },
12940 // ARM::MVE_VMLADAVu8 - 23
12941 {.AsmStrOffset: 372, .AliasCondStart: 98, .NumOperands: 6, .NumConds: 5 },
12942 // ARM::MVE_VMLALDAVas16 - 24
12943 {.AsmStrOffset: 396, .AliasCondStart: 103, .NumOperands: 9, .NumConds: 8 },
12944 // ARM::MVE_VMLALDAVas32 - 25
12945 {.AsmStrOffset: 427, .AliasCondStart: 111, .NumOperands: 9, .NumConds: 8 },
12946 // ARM::MVE_VMLALDAVau16 - 26
12947 {.AsmStrOffset: 458, .AliasCondStart: 119, .NumOperands: 9, .NumConds: 8 },
12948 // ARM::MVE_VMLALDAVau32 - 27
12949 {.AsmStrOffset: 489, .AliasCondStart: 127, .NumOperands: 9, .NumConds: 8 },
12950 // ARM::MVE_VMLALDAVs16 - 28
12951 {.AsmStrOffset: 520, .AliasCondStart: 135, .NumOperands: 7, .NumConds: 6 },
12952 // ARM::MVE_VMLALDAVs32 - 29
12953 {.AsmStrOffset: 550, .AliasCondStart: 141, .NumOperands: 7, .NumConds: 6 },
12954 // ARM::MVE_VMLALDAVu16 - 30
12955 {.AsmStrOffset: 580, .AliasCondStart: 147, .NumOperands: 7, .NumConds: 6 },
12956 // ARM::MVE_VMLALDAVu32 - 31
12957 {.AsmStrOffset: 610, .AliasCondStart: 153, .NumOperands: 7, .NumConds: 6 },
12958 // ARM::MVE_VORR - 32
12959 {.AsmStrOffset: 640, .AliasCondStart: 159, .NumOperands: 7, .NumConds: 5 },
12960 // ARM::MVE_VRMLALDAVHas32 - 33
12961 {.AsmStrOffset: 656, .AliasCondStart: 164, .NumOperands: 9, .NumConds: 8 },
12962 // ARM::MVE_VRMLALDAVHau32 - 34
12963 {.AsmStrOffset: 689, .AliasCondStart: 172, .NumOperands: 9, .NumConds: 8 },
12964 // ARM::MVE_VRMLALDAVHs32 - 35
12965 {.AsmStrOffset: 722, .AliasCondStart: 180, .NumOperands: 7, .NumConds: 6 },
12966 // ARM::MVE_VRMLALDAVHu32 - 36
12967 {.AsmStrOffset: 754, .AliasCondStart: 186, .NumOperands: 7, .NumConds: 6 },
12968 // ARM::VLLDM - 37
12969 {.AsmStrOffset: 786, .AliasCondStart: 192, .NumOperands: 4, .NumConds: 6 },
12970 // ARM::VLSTM - 38
12971 {.AsmStrOffset: 799, .AliasCondStart: 198, .NumOperands: 4, .NumConds: 6 },
12972 // ARM::t2CSINC - 39
12973 {.AsmStrOffset: 812, .AliasCondStart: 204, .NumOperands: 4, .NumConds: 4 },
12974 {.AsmStrOffset: 826, .AliasCondStart: 208, .NumOperands: 4, .NumConds: 4 },
12975 // ARM::t2CSINV - 41
12976 {.AsmStrOffset: 844, .AliasCondStart: 212, .NumOperands: 4, .NumConds: 4 },
12977 {.AsmStrOffset: 859, .AliasCondStart: 216, .NumOperands: 4, .NumConds: 4 },
12978 // ARM::t2CSNEG - 43
12979 {.AsmStrOffset: 877, .AliasCondStart: 220, .NumOperands: 4, .NumConds: 4 },
12980 // ARM::t2DSB - 44
12981 {.AsmStrOffset: 0, .AliasCondStart: 224, .NumOperands: 3, .NumConds: 6 },
12982 {.AsmStrOffset: 5, .AliasCondStart: 230, .NumOperands: 3, .NumConds: 6 },
12983 {.AsmStrOffset: 895, .AliasCondStart: 236, .NumOperands: 3, .NumConds: 2 },
12984 // ARM::t2HINT - 47
12985 {.AsmStrOffset: 903, .AliasCondStart: 238, .NumOperands: 3, .NumConds: 3 },
12986 {.AsmStrOffset: 913, .AliasCondStart: 241, .NumOperands: 3, .NumConds: 3 },
12987 {.AsmStrOffset: 925, .AliasCondStart: 244, .NumOperands: 3, .NumConds: 3 },
12988 {.AsmStrOffset: 935, .AliasCondStart: 247, .NumOperands: 3, .NumConds: 3 },
12989 {.AsmStrOffset: 945, .AliasCondStart: 250, .NumOperands: 3, .NumConds: 3 },
12990 {.AsmStrOffset: 955, .AliasCondStart: 253, .NumOperands: 3, .NumConds: 4 },
12991 {.AsmStrOffset: 966, .AliasCondStart: 257, .NumOperands: 3, .NumConds: 4 },
12992 {.AsmStrOffset: 74, .AliasCondStart: 261, .NumOperands: 3, .NumConds: 3 },
12993 {.AsmStrOffset: 976, .AliasCondStart: 264, .NumOperands: 3, .NumConds: 3 },
12994 {.AsmStrOffset: 997, .AliasCondStart: 267, .NumOperands: 3, .NumConds: 3 },
12995 {.AsmStrOffset: 1005, .AliasCondStart: 270, .NumOperands: 3, .NumConds: 3 },
12996 {.AsmStrOffset: 1023, .AliasCondStart: 273, .NumOperands: 3, .NumConds: 3 },
12997 {.AsmStrOffset: 83, .AliasCondStart: 276, .NumOperands: 3, .NumConds: 5 },
12998 // ARM::t2SUBS_PC_LR - 60
12999 {.AsmStrOffset: 1041, .AliasCondStart: 281, .NumOperands: 3, .NumConds: 4 },
13000 // ARM::tHINT - 61
13001 {.AsmStrOffset: 15, .AliasCondStart: 285, .NumOperands: 3, .NumConds: 3 },
13002 {.AsmStrOffset: 23, .AliasCondStart: 288, .NumOperands: 3, .NumConds: 3 },
13003 {.AsmStrOffset: 33, .AliasCondStart: 291, .NumOperands: 3, .NumConds: 3 },
13004 {.AsmStrOffset: 41, .AliasCondStart: 294, .NumOperands: 3, .NumConds: 3 },
13005 {.AsmStrOffset: 49, .AliasCondStart: 297, .NumOperands: 3, .NumConds: 3 },
13006 {.AsmStrOffset: 57, .AliasCondStart: 300, .NumOperands: 3, .NumConds: 4 },
13007 };
13008
13009 static const AliasPatternCond Conds[] = {
13010 // (DSB 0) - 0
13011 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13012 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13013 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13014 // (DSB 4) - 3
13015 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13016 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13017 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13018 // (DSB 12) - 6
13019 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(12)},
13020 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13021 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDFB},
13022 // (HINT 0, pred:$p) - 9
13023 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13024 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13025 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13026 // (HINT 1, pred:$p) - 12
13027 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
13028 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13029 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13030 // (HINT 2, pred:$p) - 15
13031 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
13032 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13033 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13034 // (HINT 3, pred:$p) - 18
13035 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
13036 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13037 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13038 // (HINT 4, pred:$p) - 21
13039 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13040 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13041 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13042 // (HINT 5, pred:$p) - 24
13043 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
13044 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13045 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13046 // (HINT 16, pred:$p) - 27
13047 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(16)},
13048 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13049 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureRAS},
13050 // (HINT 20, pred:$p) - 30
13051 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(20)},
13052 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13053 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13054 // (HINT 22, pred:$p) - 33
13055 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(22)},
13056 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13057 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13058 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureCLRBHB},
13059 // (MVE_VMLADAVas16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 37
13060 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13061 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13062 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13063 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13064 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13065 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13066 // (MVE_VMLADAVas32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 43
13067 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13068 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13069 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13070 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13071 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13072 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13073 // (MVE_VMLADAVas8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 49
13074 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13075 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13076 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13077 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13078 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13079 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13080 // (MVE_VMLADAVau16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 55
13081 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13082 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13083 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13084 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13085 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13086 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13087 // (MVE_VMLADAVau32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 61
13088 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13089 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13090 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13091 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13092 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13093 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13094 // (MVE_VMLADAVau8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 67
13095 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13096 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13097 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13098 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13099 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13100 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13101 // (MVE_VMLADAVs16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 73
13102 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13103 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13104 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13105 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13106 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13107 // (MVE_VMLADAVs32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 78
13108 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13109 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13110 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13111 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13112 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13113 // (MVE_VMLADAVs8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 83
13114 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13115 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13116 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13117 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13118 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13119 // (MVE_VMLADAVu16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 88
13120 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13121 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13122 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13123 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13124 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13125 // (MVE_VMLADAVu32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 93
13126 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13127 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13128 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13129 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13130 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13131 // (MVE_VMLADAVu8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 98
13132 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13133 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13134 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13135 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13136 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13137 // (MVE_VMLALDAVas16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 103
13138 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13139 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13140 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13141 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13142 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13143 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13144 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13145 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13146 // (MVE_VMLALDAVas32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 111
13147 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13148 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13149 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13150 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13151 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13152 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13153 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13154 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13155 // (MVE_VMLALDAVau16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 119
13156 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13157 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13158 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13159 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13160 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13161 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13162 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13163 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13164 // (MVE_VMLALDAVau32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 127
13165 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13166 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13167 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13168 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13169 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13170 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13171 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13172 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13173 // (MVE_VMLALDAVs16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 135
13174 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13175 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13176 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13177 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13178 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13179 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13180 // (MVE_VMLALDAVs32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 141
13181 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13182 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13183 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13184 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13185 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13186 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13187 // (MVE_VMLALDAVu16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 147
13188 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13189 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13190 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13191 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13192 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13193 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13194 // (MVE_VMLALDAVu32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 153
13195 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13196 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13197 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13198 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13199 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13200 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13201 // (MVE_VORR MQPR:$Qd, MQPR:$Qm, MQPR:$Qm, vpred_r:$vp) - 159
13202 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13203 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13204 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13205 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13206 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13207 // (MVE_VRMLALDAVHas32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 164
13208 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13209 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13210 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13211 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13212 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13213 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13214 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13215 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13216 // (MVE_VRMLALDAVHau32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 172
13217 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13218 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13219 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13220 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13221 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13222 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13223 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13224 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13225 // (MVE_VRMLALDAVHs32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 180
13226 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13227 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13228 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13229 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13230 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13231 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13232 // (MVE_VRMLALDAVHu32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 186
13233 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13234 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13235 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13236 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13237 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13238 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13239 // (VLLDM GPRnopc:$Rn, pred:$p, 0) - 192
13240 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRnopcRegClassID},
13241 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13242 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13243 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13244 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8MMainlineOps},
13245 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::Feature8MSecExt},
13246 // (VLSTM GPRnopc:$Rn, pred:$p, 0) - 198
13247 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRnopcRegClassID},
13248 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13249 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13250 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13251 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8MMainlineOps},
13252 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::Feature8MSecExt},
13253 // (t2CSINC rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 204
13254 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13255 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13256 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13257 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13258 // (t2CSINC rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 208
13259 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13260 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13261 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13262 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13263 // (t2CSINV rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 212
13264 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13265 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13266 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13267 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13268 // (t2CSINV rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 216
13269 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13270 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13271 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13272 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13273 // (t2CSNEG rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 220
13274 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13275 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13276 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13277 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13278 // (t2DSB 0, (pred 14, zero_reg)) - 224
13279 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13280 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(14)},
13281 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::NoRegister},
13282 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13283 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13284 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13285 // (t2DSB 4, (pred 14, zero_reg)) - 230
13286 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13287 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(14)},
13288 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::NoRegister},
13289 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13290 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13291 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13292 // (t2DSB 12, pred:$p) - 236
13293 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(12)},
13294 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDFB},
13295 // (t2HINT 0, pred:$p) - 238
13296 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13297 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13298 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13299 // (t2HINT 1, pred:$p) - 241
13300 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
13301 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13302 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13303 // (t2HINT 2, pred:$p) - 244
13304 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
13305 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13306 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13307 // (t2HINT 3, pred:$p) - 247
13308 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
13309 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13310 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13311 // (t2HINT 4, pred:$p) - 250
13312 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13313 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13314 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13315 // (t2HINT 5, pred:$p) - 253
13316 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
13317 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13318 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13319 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13320 // (t2HINT 16, pred:$p) - 257
13321 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(16)},
13322 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13323 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13324 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureRAS},
13325 // (t2HINT 20, pred:$p) - 261
13326 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(20)},
13327 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13328 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13329 // (t2HINT 13, pred:$p) - 264
13330 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(13)},
13331 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13332 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13333 // (t2HINT 15, pred:$p) - 267
13334 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(15)},
13335 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13336 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13337 // (t2HINT 29, pred:$p) - 270
13338 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(29)},
13339 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13340 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13341 // (t2HINT 45, pred:$p) - 273
13342 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(45)},
13343 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13344 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13345 // (t2HINT 22, pred:$p) - 276
13346 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(22)},
13347 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13348 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13349 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13350 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureCLRBHB},
13351 // (t2SUBS_PC_LR 0, pred:$p) - 281
13352 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13353 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13354 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13355 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureVirtualization},
13356 // (tHINT 0, pred:$p) - 285
13357 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13358 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13359 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13360 // (tHINT 1, pred:$p) - 288
13361 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
13362 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13363 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13364 // (tHINT 2, pred:$p) - 291
13365 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
13366 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13367 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13368 // (tHINT 3, pred:$p) - 294
13369 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
13370 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13371 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13372 // (tHINT 4, pred:$p) - 297
13373 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13374 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13375 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13376 // (tHINT 5, pred:$p) - 300
13377 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
13378 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13379 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13380 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13381 };
13382
13383 static const char AsmStrings[] =
13384 /* 0 */ "ssbb\0"
13385 /* 5 */ "pssbb\0"
13386 /* 11 */ "dfb\0"
13387 /* 15 */ "nop$\xFF\x02\x01\0"
13388 /* 23 */ "yield$\xFF\x02\x01\0"
13389 /* 33 */ "wfe$\xFF\x02\x01\0"
13390 /* 41 */ "wfi$\xFF\x02\x01\0"
13391 /* 49 */ "sev$\xFF\x02\x01\0"
13392 /* 57 */ "sevl$\xFF\x02\x01\0"
13393 /* 66 */ "esb$\xFF\x02\x01\0"
13394 /* 74 */ "csdb$\xFF\x02\x01\0"
13395 /* 83 */ "clrbhb$\xFF\x02\x01\0"
13396 /* 94 */ "vmlava$\xFF\x05\x02.s16 $\x01, $\x03, $\x04\0"
13397 /* 120 */ "vmlava$\xFF\x05\x02.s32 $\x01, $\x03, $\x04\0"
13398 /* 146 */ "vmlava$\xFF\x05\x02.s8 $\x01, $\x03, $\x04\0"
13399 /* 171 */ "vmlava$\xFF\x05\x02.u16 $\x01, $\x03, $\x04\0"
13400 /* 197 */ "vmlava$\xFF\x05\x02.u32 $\x01, $\x03, $\x04\0"
13401 /* 223 */ "vmlava$\xFF\x05\x02.u8 $\x01, $\x03, $\x04\0"
13402 /* 248 */ "vmlav$\xFF\x04\x02.s16 $\x01, $\x02, $\x03\0"
13403 /* 273 */ "vmlav$\xFF\x04\x02.s32 $\x01, $\x02, $\x03\0"
13404 /* 298 */ "vmlav$\xFF\x04\x02.s8 $\x01, $\x02, $\x03\0"
13405 /* 322 */ "vmlav$\xFF\x04\x02.u16 $\x01, $\x02, $\x03\0"
13406 /* 347 */ "vmlav$\xFF\x04\x02.u32 $\x01, $\x02, $\x03\0"
13407 /* 372 */ "vmlav$\xFF\x04\x02.u8 $\x01, $\x02, $\x03\0"
13408 /* 396 */ "vmlalva$\xFF\x07\x02.s16 $\x01, $\x02, $\x05, $\x06\0"
13409 /* 427 */ "vmlalva$\xFF\x07\x02.s32 $\x01, $\x02, $\x05, $\x06\0"
13410 /* 458 */ "vmlalva$\xFF\x07\x02.u16 $\x01, $\x02, $\x05, $\x06\0"
13411 /* 489 */ "vmlalva$\xFF\x07\x02.u32 $\x01, $\x02, $\x05, $\x06\0"
13412 /* 520 */ "vmlalv$\xFF\x05\x02.s16 $\x01, $\x02, $\x03, $\x04\0"
13413 /* 550 */ "vmlalv$\xFF\x05\x02.s32 $\x01, $\x02, $\x03, $\x04\0"
13414 /* 580 */ "vmlalv$\xFF\x05\x02.u16 $\x01, $\x02, $\x03, $\x04\0"
13415 /* 610 */ "vmlalv$\xFF\x05\x02.u32 $\x01, $\x02, $\x03, $\x04\0"
13416 /* 640 */ "vmov$\xFF\x04\x02 $\x01, $\x02\0"
13417 /* 656 */ "vrmlalvha$\xFF\x07\x02.s32 $\x01, $\x02, $\x05, $\x06\0"
13418 /* 689 */ "vrmlalvha$\xFF\x07\x02.u32 $\x01, $\x02, $\x05, $\x06\0"
13419 /* 722 */ "vrmlalvh$\xFF\x05\x02.s32 $\x01, $\x02, $\x03, $\x04\0"
13420 /* 754 */ "vrmlalvh$\xFF\x05\x02.u32 $\x01, $\x02, $\x03, $\x04\0"
13421 /* 786 */ "vlldm$\xFF\x02\x01 $\x01\0"
13422 /* 799 */ "vlstm$\xFF\x02\x01 $\x01\0"
13423 /* 812 */ "cset $\x01, $\xFF\x04\x03\0"
13424 /* 826 */ "cinc $\x01, $\x02, $\xFF\x04\x03\0"
13425 /* 844 */ "csetm $\x01, $\xFF\x04\x03\0"
13426 /* 859 */ "cinv $\x01, $\x02, $\xFF\x04\x03\0"
13427 /* 877 */ "cneg $\x01, $\x02, $\xFF\x04\x03\0"
13428 /* 895 */ "dfb$\xFF\x02\x01\0"
13429 /* 903 */ "nop$\xFF\x02\x01.w\0"
13430 /* 913 */ "yield$\xFF\x02\x01.w\0"
13431 /* 925 */ "wfe$\xFF\x02\x01.w\0"
13432 /* 935 */ "wfi$\xFF\x02\x01.w\0"
13433 /* 945 */ "sev$\xFF\x02\x01.w\0"
13434 /* 955 */ "sevl$\xFF\x02\x01.w\0"
13435 /* 966 */ "esb$\xFF\x02\x01.w\0"
13436 /* 976 */ "pacbti$\xFF\x02\x01 r12,lr,sp\0"
13437 /* 997 */ "bti$\xFF\x02\x01\0"
13438 /* 1005 */ "pac$\xFF\x02\x01 r12,lr,sp\0"
13439 /* 1023 */ "aut$\xFF\x02\x01 r12,lr,sp\0"
13440 /* 1041 */ "eret$\xFF\x02\x01\0"
13441 ;
13442
13443#ifndef NDEBUG
13444 static struct SortCheck {
13445 SortCheck(ArrayRef<PatternsForOpcode> OpToPatterns) {
13446 assert(std::is_sorted(
13447 OpToPatterns.begin(), OpToPatterns.end(),
13448 [](const PatternsForOpcode &L, const PatternsForOpcode &R) {
13449 return L.Opcode < R.Opcode;
13450 }) &&
13451 "tablegen failed to sort opcode patterns");
13452 }
13453 } sortCheckVar(OpToPatterns);
13454#endif
13455
13456 AliasMatchingData M {
13457 .OpToPatterns: ArrayRef(OpToPatterns),
13458 .Patterns: ArrayRef(Patterns),
13459 .PatternConds: ArrayRef(Conds),
13460 .AsmStrings: StringRef(AsmStrings, std::size(AsmStrings)),
13461 .ValidateMCOperand: nullptr,
13462 };
13463 const char *AsmString = matchAliasPatterns(MI, STI: &STI, M);
13464 if (!AsmString) return false;
13465
13466 unsigned I = 0;
13467 while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
13468 AsmString[I] != '$' && AsmString[I] != '\0')
13469 ++I;
13470 OS << '\t' << StringRef(AsmString, I);
13471 if (AsmString[I] != '\0') {
13472 if (AsmString[I] == ' ' || AsmString[I] == '\t') {
13473 OS << '\t';
13474 ++I;
13475 }
13476 do {
13477 if (AsmString[I] == '$') {
13478 ++I;
13479 if (AsmString[I] == (char)0xff) {
13480 ++I;
13481 int OpIdx = AsmString[I++] - 1;
13482 int PrintMethodIdx = AsmString[I++] - 1;
13483 printCustomAliasOperand(MI, Address, OpIdx, PrintMethodIdx, STI, O&: OS);
13484 } else
13485 printOperand(MI, OpNo: unsigned(AsmString[I++]) - 1, STI, O&: OS);
13486 } else {
13487 OS << AsmString[I++];
13488 }
13489 } while (AsmString[I] != '\0');
13490 }
13491
13492 return true;
13493}
13494
13495void ARMInstPrinter::printCustomAliasOperand(
13496 const MCInst *MI, uint64_t Address, unsigned OpIdx,
13497 unsigned PrintMethodIdx,
13498 const MCSubtargetInfo &STI,
13499 raw_ostream &OS) {
13500 switch (PrintMethodIdx) {
13501 default:
13502 llvm_unreachable("Unknown PrintMethod kind");
13503 break;
13504 case 0:
13505 printPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13506 break;
13507 case 1:
13508 printVPTPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13509 break;
13510 case 2:
13511 printMandatoryInvertedPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13512 break;
13513 }
13514}
13515
13516#endif // PRINT_ALIAS_INSTR
13517