1/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2|* *|
3|* Assembly Writer Source Fragment *|
4|* *|
5|* Automatically generated file, do not edit! *|
6|* From: ARM.td *|
7|* *|
8\*===----------------------------------------------------------------------===*/
9
10/// getMnemonic - This method is automatically generated by tablegen
11/// from the instruction set description.
12std::pair<const char *, uint64_t>
13ARMInstPrinter::getMnemonic(const MCInst &MI) const {
14
15#ifdef __GNUC__
16#pragma GCC diagnostic push
17#pragma GCC diagnostic ignored "-Woverlength-strings"
18#endif
19 static const char AsmStrs[] = {
20 /* 0 */ "vcx1\t\000"
21 /* 6 */ "vld20.32\t\000"
22 /* 16 */ "vst20.32\t\000"
23 /* 26 */ "vld40.32\t\000"
24 /* 36 */ "vst40.32\t\000"
25 /* 46 */ "sha1su0.32\t\000"
26 /* 58 */ "sha256su0.32\t\000"
27 /* 72 */ "vld21.32\t\000"
28 /* 82 */ "vst21.32\t\000"
29 /* 92 */ "vld41.32\t\000"
30 /* 102 */ "vst41.32\t\000"
31 /* 112 */ "sha1su1.32\t\000"
32 /* 124 */ "sha256su1.32\t\000"
33 /* 138 */ "vld42.32\t\000"
34 /* 148 */ "vst42.32\t\000"
35 /* 158 */ "sha256h2.32\t\000"
36 /* 171 */ "vld43.32\t\000"
37 /* 181 */ "vst43.32\t\000"
38 /* 191 */ "sha1c.32\t\000"
39 /* 201 */ "sha1h.32\t\000"
40 /* 211 */ "sha256h.32\t\000"
41 /* 223 */ "sha1m.32\t\000"
42 /* 233 */ "sha1p.32\t\000"
43 /* 243 */ "dlstp.32\t\000"
44 /* 253 */ "wlstp.32\t\000"
45 /* 263 */ "vcvta.s32.f32\t\000"
46 /* 278 */ "vcvtm.s32.f32\t\000"
47 /* 293 */ "vcvtn.s32.f32\t\000"
48 /* 308 */ "vcvtp.s32.f32\t\000"
49 /* 323 */ "vcvta.u32.f32\t\000"
50 /* 338 */ "vcvtm.u32.f32\t\000"
51 /* 353 */ "vcvtn.u32.f32\t\000"
52 /* 368 */ "vcvtp.u32.f32\t\000"
53 /* 383 */ "vcmla.f32\t\000"
54 /* 394 */ "vrinta.f32\t\000"
55 /* 406 */ "vcadd.f32\t\000"
56 /* 417 */ "vselge.f32\t\000"
57 /* 429 */ "vminnm.f32\t\000"
58 /* 441 */ "vmaxnm.f32\t\000"
59 /* 453 */ "vrintm.f32\t\000"
60 /* 465 */ "vrintn.f32\t\000"
61 /* 477 */ "vrintp.f32\t\000"
62 /* 489 */ "vseleq.f32\t\000"
63 /* 501 */ "vselvs.f32\t\000"
64 /* 513 */ "vselgt.f32\t\000"
65 /* 525 */ "vrintx.f32\t\000"
66 /* 537 */ "vrintz.f32\t\000"
67 /* 549 */ "ldc2\t\000"
68 /* 555 */ "mrc2\t\000"
69 /* 561 */ "mrrc2\t\000"
70 /* 568 */ "stc2\t\000"
71 /* 574 */ "cdp2\t\000"
72 /* 580 */ "mcr2\t\000"
73 /* 586 */ "mcrr2\t\000"
74 /* 593 */ "vcx2\t\000"
75 /* 599 */ "vcx3\t\000"
76 /* 605 */ "dlstp.64\t\000"
77 /* 615 */ "wlstp.64\t\000"
78 /* 625 */ "vcvta.s32.f64\t\000"
79 /* 640 */ "vcvtm.s32.f64\t\000"
80 /* 655 */ "vcvtn.s32.f64\t\000"
81 /* 670 */ "vcvtp.s32.f64\t\000"
82 /* 685 */ "vcvta.u32.f64\t\000"
83 /* 700 */ "vcvtm.u32.f64\t\000"
84 /* 715 */ "vcvtn.u32.f64\t\000"
85 /* 730 */ "vcvtp.u32.f64\t\000"
86 /* 745 */ "vrinta.f64\t\000"
87 /* 757 */ "vselge.f64\t\000"
88 /* 769 */ "vminnm.f64\t\000"
89 /* 781 */ "vmaxnm.f64\t\000"
90 /* 793 */ "vrintm.f64\t\000"
91 /* 805 */ "vrintn.f64\t\000"
92 /* 817 */ "vrintp.f64\t\000"
93 /* 829 */ "vseleq.f64\t\000"
94 /* 841 */ "vselvs.f64\t\000"
95 /* 853 */ "vselgt.f64\t\000"
96 /* 865 */ "vmull.p64\t\000"
97 /* 876 */ "vld20.16\t\000"
98 /* 886 */ "vst20.16\t\000"
99 /* 896 */ "vld40.16\t\000"
100 /* 906 */ "vst40.16\t\000"
101 /* 916 */ "vld21.16\t\000"
102 /* 926 */ "vst21.16\t\000"
103 /* 936 */ "vld41.16\t\000"
104 /* 946 */ "vst41.16\t\000"
105 /* 956 */ "vld42.16\t\000"
106 /* 966 */ "vst42.16\t\000"
107 /* 976 */ "vld43.16\t\000"
108 /* 986 */ "vst43.16\t\000"
109 /* 996 */ "dlstp.16\t\000"
110 /* 1006 */ "wlstp.16\t\000"
111 /* 1016 */ "vcvta.s32.f16\t\000"
112 /* 1031 */ "vcvtm.s32.f16\t\000"
113 /* 1046 */ "vcvtn.s32.f16\t\000"
114 /* 1061 */ "vcvtp.s32.f16\t\000"
115 /* 1076 */ "vcvta.u32.f16\t\000"
116 /* 1091 */ "vcvtm.u32.f16\t\000"
117 /* 1106 */ "vcvtn.u32.f16\t\000"
118 /* 1121 */ "vcvtp.u32.f16\t\000"
119 /* 1136 */ "vcvta.s16.f16\t\000"
120 /* 1151 */ "vcvtm.s16.f16\t\000"
121 /* 1166 */ "vcvtn.s16.f16\t\000"
122 /* 1181 */ "vcvtp.s16.f16\t\000"
123 /* 1196 */ "vcvta.u16.f16\t\000"
124 /* 1211 */ "vcvtm.u16.f16\t\000"
125 /* 1226 */ "vcvtn.u16.f16\t\000"
126 /* 1241 */ "vcvtp.u16.f16\t\000"
127 /* 1256 */ "vcmla.f16\t\000"
128 /* 1267 */ "vrinta.f16\t\000"
129 /* 1279 */ "vcadd.f16\t\000"
130 /* 1290 */ "vselge.f16\t\000"
131 /* 1302 */ "vfmal.f16\t\000"
132 /* 1313 */ "vfmsl.f16\t\000"
133 /* 1324 */ "vminnm.f16\t\000"
134 /* 1336 */ "vmaxnm.f16\t\000"
135 /* 1348 */ "vrintm.f16\t\000"
136 /* 1360 */ "vrintn.f16\t\000"
137 /* 1372 */ "vrintp.f16\t\000"
138 /* 1384 */ "vseleq.f16\t\000"
139 /* 1396 */ "vins.f16\t\000"
140 /* 1406 */ "vselvs.f16\t\000"
141 /* 1418 */ "vselgt.f16\t\000"
142 /* 1430 */ "vrintx.f16\t\000"
143 /* 1442 */ "vmovx.f16\t\000"
144 /* 1453 */ "vrintz.f16\t\000"
145 /* 1465 */ "vmmla.bf16\t\000"
146 /* 1477 */ "vfmab.bf16\t\000"
147 /* 1489 */ "vfmat.bf16\t\000"
148 /* 1501 */ "vdot.bf16\t\000"
149 /* 1512 */ "vld20.8\t\000"
150 /* 1521 */ "vst20.8\t\000"
151 /* 1530 */ "vld40.8\t\000"
152 /* 1539 */ "vst40.8\t\000"
153 /* 1548 */ "vld21.8\t\000"
154 /* 1557 */ "vst21.8\t\000"
155 /* 1566 */ "vld41.8\t\000"
156 /* 1575 */ "vst41.8\t\000"
157 /* 1584 */ "vld42.8\t\000"
158 /* 1593 */ "vst42.8\t\000"
159 /* 1602 */ "vld43.8\t\000"
160 /* 1611 */ "vst43.8\t\000"
161 /* 1620 */ "aesimc.8\t\000"
162 /* 1630 */ "aesmc.8\t\000"
163 /* 1639 */ "aesd.8\t\000"
164 /* 1647 */ "aese.8\t\000"
165 /* 1655 */ "dlstp.8\t\000"
166 /* 1664 */ "wlstp.8\t\000"
167 /* 1673 */ "vusmmla.s8\t\000"
168 /* 1685 */ "vsmmla.s8\t\000"
169 /* 1696 */ "vusdot.s8\t\000"
170 /* 1707 */ "vsdot.s8\t\000"
171 /* 1717 */ "vummla.u8\t\000"
172 /* 1728 */ "vsudot.u8\t\000"
173 /* 1739 */ "vudot.u8\t\000"
174 /* 1749 */ "vcx1a\t\000"
175 /* 1756 */ "vcx2a\t\000"
176 /* 1763 */ "vcx3a\t\000"
177 /* 1770 */ "rfeda\t\000"
178 /* 1777 */ "rfeia\t\000"
179 /* 1784 */ "crc32b\t\000"
180 /* 1792 */ "crc32cb\t\000"
181 /* 1801 */ "rfedb\t\000"
182 /* 1808 */ "rfeib\t\000"
183 /* 1815 */ "dmb\t\000"
184 /* 1820 */ "dsb\t\000"
185 /* 1825 */ "isb\t\000"
186 /* 1830 */ "tsb\t\000"
187 /* 1835 */ "csinc\t\000"
188 /* 1842 */ "hvc\t\000"
189 /* 1847 */ "cx1d\t\000"
190 /* 1853 */ "cx2d\t\000"
191 /* 1859 */ "cx3d\t\000"
192 /* 1865 */ "pld\t\000"
193 /* 1870 */ "setend\t\000"
194 /* 1878 */ "le\t\000"
195 /* 1882 */ "udf\t\000"
196 /* 1887 */ "csneg\t\000"
197 /* 1894 */ "crc32h\t\000"
198 /* 1902 */ "crc32ch\t\000"
199 /* 1911 */ "pli\t\000"
200 /* 1916 */ "bti\t\000"
201 /* 1921 */ "ldc2l\t\000"
202 /* 1928 */ "stc2l\t\000"
203 /* 1935 */ "bl\t\000"
204 /* 1939 */ "bfcsel\t\000"
205 /* 1947 */ "setpan\t\000"
206 /* 1955 */ "letp\t\000"
207 /* 1961 */ "dls\t\000"
208 /* 1966 */ "wls\t\000"
209 /* 1971 */ "cps\t\000"
210 /* 1976 */ "movs\t\000"
211 /* 1982 */ "hlt\t\000"
212 /* 1987 */ "bkpt\t\000"
213 /* 1993 */ "csinv\t\000"
214 /* 2000 */ "hvc.w\t\000"
215 /* 2007 */ "udf.w\t\000"
216 /* 2014 */ "crc32w\t\000"
217 /* 2022 */ "crc32cw\t\000"
218 /* 2031 */ "pldw\t\000"
219 /* 2037 */ "bx\t\000"
220 /* 2041 */ "blx\t\000"
221 /* 2046 */ "cbz\t\000"
222 /* 2051 */ "cbnz\t\000"
223 /* 2057 */ "srsda\tsp!, \000"
224 /* 2069 */ "srsia\tsp!, \000"
225 /* 2081 */ "srsdb\tsp!, \000"
226 /* 2093 */ "srsib\tsp!, \000"
227 /* 2105 */ "srsda\tsp, \000"
228 /* 2116 */ "srsia\tsp, \000"
229 /* 2127 */ "srsdb\tsp, \000"
230 /* 2138 */ "srsib\tsp, \000"
231 /* 2149 */ "# XRay Function Patchable RET.\000"
232 /* 2180 */ "# XRay Typed Event Log.\000"
233 /* 2204 */ "# XRay Custom Event Log.\000"
234 /* 2229 */ "# XRay Function Enter.\000"
235 /* 2252 */ "# XRay Tail Call Exit.\000"
236 /* 2275 */ "# XRay Function Exit.\000"
237 /* 2297 */ "__brkdiv0\000"
238 /* 2307 */ "vld1\000"
239 /* 2312 */ "dcps1\000"
240 /* 2318 */ "vst1\000"
241 /* 2323 */ "vcx1\000"
242 /* 2328 */ "vrev32\000"
243 /* 2335 */ "ldc2\000"
244 /* 2340 */ "mrc2\000"
245 /* 2345 */ "mrrc2\000"
246 /* 2351 */ "stc2\000"
247 /* 2356 */ "vld2\000"
248 /* 2361 */ "cdp2\000"
249 /* 2366 */ "mcr2\000"
250 /* 2371 */ "mcrr2\000"
251 /* 2377 */ "dcps2\000"
252 /* 2383 */ "vst2\000"
253 /* 2388 */ "vcx2\000"
254 /* 2393 */ "vld3\000"
255 /* 2398 */ "dcps3\000"
256 /* 2404 */ "vst3\000"
257 /* 2409 */ "vcx3\000"
258 /* 2414 */ "vrev64\000"
259 /* 2421 */ "vld4\000"
260 /* 2426 */ "vst4\000"
261 /* 2431 */ "sxtab16\000"
262 /* 2439 */ "uxtab16\000"
263 /* 2447 */ "sxtb16\000"
264 /* 2454 */ "uxtb16\000"
265 /* 2461 */ "shsub16\000"
266 /* 2469 */ "uhsub16\000"
267 /* 2477 */ "uqsub16\000"
268 /* 2485 */ "ssub16\000"
269 /* 2492 */ "usub16\000"
270 /* 2499 */ "shadd16\000"
271 /* 2507 */ "uhadd16\000"
272 /* 2515 */ "uqadd16\000"
273 /* 2523 */ "sadd16\000"
274 /* 2530 */ "uadd16\000"
275 /* 2537 */ "ssat16\000"
276 /* 2544 */ "usat16\000"
277 /* 2551 */ "vrev16\000"
278 /* 2558 */ "usada8\000"
279 /* 2565 */ "shsub8\000"
280 /* 2572 */ "uhsub8\000"
281 /* 2579 */ "uqsub8\000"
282 /* 2586 */ "ssub8\000"
283 /* 2592 */ "usub8\000"
284 /* 2598 */ "usad8\000"
285 /* 2604 */ "shadd8\000"
286 /* 2611 */ "uhadd8\000"
287 /* 2618 */ "uqadd8\000"
288 /* 2625 */ "sadd8\000"
289 /* 2631 */ "uadd8\000"
290 /* 2637 */ "LIFETIME_END\000"
291 /* 2650 */ "PSEUDO_PROBE\000"
292 /* 2663 */ "BUNDLE\000"
293 /* 2670 */ "FAKE_USE\000"
294 /* 2679 */ "DBG_VALUE\000"
295 /* 2689 */ "DBG_INSTR_REF\000"
296 /* 2703 */ "DBG_PHI\000"
297 /* 2711 */ "DBG_LABEL\000"
298 /* 2721 */ "LIFETIME_START\000"
299 /* 2736 */ "DBG_VALUE_LIST\000"
300 /* 2751 */ "vcx1a\000"
301 /* 2757 */ "vcx2a\000"
302 /* 2763 */ "vcx3a\000"
303 /* 2769 */ "vaba\000"
304 /* 2774 */ "cx1da\000"
305 /* 2780 */ "cx2da\000"
306 /* 2786 */ "cx3da\000"
307 /* 2792 */ "lda\000"
308 /* 2796 */ "ldmda\000"
309 /* 2802 */ "stmda\000"
310 /* 2808 */ "vrmlaldavha\000"
311 /* 2820 */ "vrmlsldavha\000"
312 /* 2832 */ "rfeia\000"
313 /* 2838 */ "vldmia\000"
314 /* 2845 */ "vstmia\000"
315 /* 2852 */ "srsia\000"
316 /* 2858 */ "vcmla\000"
317 /* 2864 */ "smmla\000"
318 /* 2870 */ "vnmla\000"
319 /* 2876 */ "vmla\000"
320 /* 2881 */ "vfma\000"
321 /* 2886 */ "vfnma\000"
322 /* 2892 */ "vminnma\000"
323 /* 2900 */ "vmaxnma\000"
324 /* 2908 */ "vmina\000"
325 /* 2914 */ "vrsra\000"
326 /* 2920 */ "vsra\000"
327 /* 2925 */ "vrinta\000"
328 /* 2932 */ "tta\000"
329 /* 2936 */ "vcvta\000"
330 /* 2942 */ "vmladava\000"
331 /* 2951 */ "vmlaldava\000"
332 /* 2961 */ "vmlsldava\000"
333 /* 2971 */ "vmlsdava\000"
334 /* 2980 */ "vaddva\000"
335 /* 2987 */ "vaddlva\000"
336 /* 2995 */ "vmaxa\000"
337 /* 3001 */ "ldab\000"
338 /* 3006 */ "sxtab\000"
339 /* 3012 */ "uxtab\000"
340 /* 3018 */ "smlabb\000"
341 /* 3025 */ "smlalbb\000"
342 /* 3033 */ "smulbb\000"
343 /* 3040 */ "tbb\000"
344 /* 3044 */ "rfedb\000"
345 /* 3050 */ "vldmdb\000"
346 /* 3057 */ "vstmdb\000"
347 /* 3064 */ "srsdb\000"
348 /* 3070 */ "ldmib\000"
349 /* 3076 */ "stmib\000"
350 /* 3082 */ "vshllb\000"
351 /* 3089 */ "vqdmullb\000"
352 /* 3098 */ "vmullb\000"
353 /* 3105 */ "stlb\000"
354 /* 3110 */ "vmovlb\000"
355 /* 3117 */ "dmb\000"
356 /* 3121 */ "vqshrnb\000"
357 /* 3129 */ "vqrshrnb\000"
358 /* 3138 */ "vrshrnb\000"
359 /* 3146 */ "vshrnb\000"
360 /* 3153 */ "vqshrunb\000"
361 /* 3162 */ "vqrshrunb\000"
362 /* 3172 */ "vqmovunb\000"
363 /* 3181 */ "vqmovnb\000"
364 /* 3189 */ "vmovnb\000"
365 /* 3196 */ "swpb\000"
366 /* 3201 */ "vldrb\000"
367 /* 3207 */ "vstrb\000"
368 /* 3213 */ "dsb\000"
369 /* 3217 */ "isb\000"
370 /* 3221 */ "ldrsb\000"
371 /* 3227 */ "tsb\000"
372 /* 3231 */ "smlatb\000"
373 /* 3238 */ "pkhtb\000"
374 /* 3244 */ "smlaltb\000"
375 /* 3252 */ "smultb\000"
376 /* 3259 */ "vcvtb\000"
377 /* 3265 */ "sxtb\000"
378 /* 3270 */ "uxtb\000"
379 /* 3275 */ "qdsub\000"
380 /* 3281 */ "vhsub\000"
381 /* 3287 */ "vqsub\000"
382 /* 3293 */ "vsub\000"
383 /* 3298 */ "smlawb\000"
384 /* 3305 */ "smulwb\000"
385 /* 3312 */ "ldaexb\000"
386 /* 3319 */ "stlexb\000"
387 /* 3326 */ "ldrexb\000"
388 /* 3333 */ "strexb\000"
389 /* 3340 */ "vsbc\000"
390 /* 3345 */ "vadc\000"
391 /* 3350 */ "ldc\000"
392 /* 3354 */ "bfc\000"
393 /* 3358 */ "vbic\000"
394 /* 3363 */ "vshlc\000"
395 /* 3369 */ "smc\000"
396 /* 3373 */ "mrc\000"
397 /* 3377 */ "mrrc\000"
398 /* 3382 */ "rsc\000"
399 /* 3386 */ "stc\000"
400 /* 3390 */ "svc\000"
401 /* 3394 */ "smlad\000"
402 /* 3400 */ "smuad\000"
403 /* 3406 */ "vabd\000"
404 /* 3411 */ "vhcadd\000"
405 /* 3418 */ "vcadd\000"
406 /* 3424 */ "qdadd\000"
407 /* 3430 */ "vrhadd\000"
408 /* 3437 */ "vhadd\000"
409 /* 3443 */ "vpadd\000"
410 /* 3449 */ "vqadd\000"
411 /* 3455 */ "vadd\000"
412 /* 3460 */ "smlald\000"
413 /* 3467 */ "pld\000"
414 /* 3471 */ "smlsld\000"
415 /* 3478 */ "vand\000"
416 /* 3483 */ "vldrd\000"
417 /* 3489 */ "vstrd\000"
418 /* 3495 */ "smlsd\000"
419 /* 3501 */ "smusd\000"
420 /* 3507 */ "ldaexd\000"
421 /* 3514 */ "stlexd\000"
422 /* 3521 */ "ldrexd\000"
423 /* 3528 */ "strexd\000"
424 /* 3535 */ "vacge\000"
425 /* 3541 */ "vcge\000"
426 /* 3546 */ "vcle\000"
427 /* 3551 */ "vrecpe\000"
428 /* 3558 */ "vcmpe\000"
429 /* 3564 */ "vrsqrte\000"
430 /* 3572 */ "bf\000"
431 /* 3575 */ "vbif\000"
432 /* 3580 */ "dbg\000"
433 /* 3584 */ "pacg\000"
434 /* 3589 */ "vqneg\000"
435 /* 3595 */ "vneg\000"
436 /* 3600 */ "sg\000"
437 /* 3603 */ "autg\000"
438 /* 3608 */ "ldah\000"
439 /* 3613 */ "vqdmlah\000"
440 /* 3621 */ "vqrdmlah\000"
441 /* 3630 */ "sxtah\000"
442 /* 3636 */ "uxtah\000"
443 /* 3642 */ "tbh\000"
444 /* 3646 */ "vqdmladh\000"
445 /* 3655 */ "vqrdmladh\000"
446 /* 3665 */ "vqdmlsdh\000"
447 /* 3674 */ "vqrdmlsdh\000"
448 /* 3684 */ "stlh\000"
449 /* 3689 */ "vqdmulh\000"
450 /* 3697 */ "vqrdmulh\000"
451 /* 3706 */ "vrmulh\000"
452 /* 3713 */ "vmulh\000"
453 /* 3719 */ "vldrh\000"
454 /* 3725 */ "vstrh\000"
455 /* 3731 */ "vqdmlash\000"
456 /* 3740 */ "vqrdmlash\000"
457 /* 3750 */ "vqrdmlsh\000"
458 /* 3759 */ "ldrsh\000"
459 /* 3765 */ "push\000"
460 /* 3770 */ "revsh\000"
461 /* 3776 */ "sxth\000"
462 /* 3781 */ "uxth\000"
463 /* 3786 */ "vrmlaldavh\000"
464 /* 3797 */ "vrmlsldavh\000"
465 /* 3808 */ "ldaexh\000"
466 /* 3815 */ "stlexh\000"
467 /* 3822 */ "ldrexh\000"
468 /* 3829 */ "strexh\000"
469 /* 3836 */ "vsbci\000"
470 /* 3842 */ "vadci\000"
471 /* 3848 */ "bfi\000"
472 /* 3852 */ "pli\000"
473 /* 3856 */ "vsli\000"
474 /* 3861 */ "vsri\000"
475 /* 3866 */ "bxj\000"
476 /* 3870 */ "ldc2l\000"
477 /* 3876 */ "stc2l\000"
478 /* 3882 */ "umaal\000"
479 /* 3888 */ "vabal\000"
480 /* 3894 */ "vpadal\000"
481 /* 3901 */ "vqdmlal\000"
482 /* 3909 */ "smlal\000"
483 /* 3915 */ "umlal\000"
484 /* 3921 */ "vmlal\000"
485 /* 3927 */ "vtbl\000"
486 /* 3932 */ "vsubl\000"
487 /* 3938 */ "ldcl\000"
488 /* 3943 */ "stcl\000"
489 /* 3948 */ "vabdl\000"
490 /* 3954 */ "vpaddl\000"
491 /* 3961 */ "vaddl\000"
492 /* 3967 */ "vpsel\000"
493 /* 3973 */ "bfl\000"
494 /* 3977 */ "sqshl\000"
495 /* 3983 */ "uqshl\000"
496 /* 3989 */ "vqshl\000"
497 /* 3995 */ "uqrshl\000"
498 /* 4002 */ "vqrshl\000"
499 /* 4009 */ "vrshl\000"
500 /* 4015 */ "vshl\000"
501 /* 4020 */ "# FEntry call\000"
502 /* 4034 */ "sqshll\000"
503 /* 4041 */ "uqshll\000"
504 /* 4048 */ "uqrshll\000"
505 /* 4056 */ "vshll\000"
506 /* 4062 */ "lsll\000"
507 /* 4067 */ "vqdmull\000"
508 /* 4075 */ "smull\000"
509 /* 4081 */ "umull\000"
510 /* 4087 */ "vmull\000"
511 /* 4093 */ "sqrshrl\000"
512 /* 4101 */ "srshrl\000"
513 /* 4108 */ "urshrl\000"
514 /* 4115 */ "asrl\000"
515 /* 4120 */ "lsrl\000"
516 /* 4125 */ "vbsl\000"
517 /* 4130 */ "vqdmlsl\000"
518 /* 4138 */ "vmlsl\000"
519 /* 4144 */ "stl\000"
520 /* 4148 */ "vcmul\000"
521 /* 4154 */ "smmul\000"
522 /* 4160 */ "vnmul\000"
523 /* 4166 */ "vmul\000"
524 /* 4171 */ "vmovl\000"
525 /* 4177 */ "vlldm\000"
526 /* 4183 */ "vminnm\000"
527 /* 4190 */ "vmaxnm\000"
528 /* 4197 */ "vscclrm\000"
529 /* 4205 */ "vrintm\000"
530 /* 4212 */ "vlstm\000"
531 /* 4218 */ "vcvtm\000"
532 /* 4224 */ "vrsubhn\000"
533 /* 4232 */ "vsubhn\000"
534 /* 4239 */ "vraddhn\000"
535 /* 4247 */ "vaddhn\000"
536 /* 4254 */ "vpmin\000"
537 /* 4260 */ "vmin\000"
538 /* 4265 */ "cmn\000"
539 /* 4269 */ "vqshrn\000"
540 /* 4276 */ "vqrshrn\000"
541 /* 4284 */ "vrshrn\000"
542 /* 4291 */ "vshrn\000"
543 /* 4297 */ "vorn\000"
544 /* 4302 */ "vtrn\000"
545 /* 4307 */ "vrintn\000"
546 /* 4314 */ "vcvtn\000"
547 /* 4320 */ "vqshrun\000"
548 /* 4328 */ "vqrshrun\000"
549 /* 4337 */ "vqmovun\000"
550 /* 4345 */ "vmvn\000"
551 /* 4350 */ "vqmovn\000"
552 /* 4357 */ "vmovn\000"
553 /* 4363 */ "trap\000"
554 /* 4368 */ "cdp\000"
555 /* 4372 */ "vzip\000"
556 /* 4377 */ "vcmp\000"
557 /* 4382 */ "pop\000"
558 /* 4386 */ "pac\tr12, lr, sp\000"
559 /* 4402 */ "pacbti\tr12, lr, sp\000"
560 /* 4421 */ "aut\tr12, lr, sp\000"
561 /* 4437 */ "lctp\000"
562 /* 4442 */ "vctp\000"
563 /* 4447 */ "vrintp\000"
564 /* 4454 */ "vcvtp\000"
565 /* 4460 */ "vddup\000"
566 /* 4466 */ "vidup\000"
567 /* 4472 */ "vdup\000"
568 /* 4477 */ "vdwdup\000"
569 /* 4484 */ "viwdup\000"
570 /* 4491 */ "vswp\000"
571 /* 4496 */ "vuzp\000"
572 /* 4501 */ "vceq\000"
573 /* 4506 */ "teq\000"
574 /* 4510 */ "smmlar\000"
575 /* 4517 */ "mcr\000"
576 /* 4521 */ "adr\000"
577 /* 4525 */ "vldr\000"
578 /* 4530 */ "sqrshr\000"
579 /* 4537 */ "srshr\000"
580 /* 4543 */ "urshr\000"
581 /* 4549 */ "vrshr\000"
582 /* 4555 */ "vshr\000"
583 /* 4560 */ "smmulr\000"
584 /* 4567 */ "veor\000"
585 /* 4572 */ "ror\000"
586 /* 4576 */ "mcrr\000"
587 /* 4581 */ "vorr\000"
588 /* 4586 */ "asr\000"
589 /* 4590 */ "smmlsr\000"
590 /* 4597 */ "vmsr\000"
591 /* 4602 */ "vbrsr\000"
592 /* 4608 */ "vrintr\000"
593 /* 4615 */ "vstr\000"
594 /* 4620 */ "vcvtr\000"
595 /* 4626 */ "vmlas\000"
596 /* 4632 */ "vfmas\000"
597 /* 4638 */ "vqabs\000"
598 /* 4644 */ "vabs\000"
599 /* 4649 */ "subs\000"
600 /* 4654 */ "vcls\000"
601 /* 4659 */ "smmls\000"
602 /* 4665 */ "vnmls\000"
603 /* 4671 */ "vmls\000"
604 /* 4676 */ "vfms\000"
605 /* 4681 */ "vfnms\000"
606 /* 4687 */ "bxns\000"
607 /* 4692 */ "blxns\000"
608 /* 4698 */ "vrecps\000"
609 /* 4705 */ "vmrs\000"
610 /* 4710 */ "asrs\000"
611 /* 4715 */ "lsrs\000"
612 /* 4720 */ "vrsqrts\000"
613 /* 4728 */ "movs\000"
614 /* 4733 */ "ssat\000"
615 /* 4738 */ "usat\000"
616 /* 4743 */ "ttat\000"
617 /* 4748 */ "smlabt\000"
618 /* 4755 */ "pkhbt\000"
619 /* 4761 */ "smlalbt\000"
620 /* 4769 */ "smulbt\000"
621 /* 4776 */ "ldrbt\000"
622 /* 4782 */ "strbt\000"
623 /* 4788 */ "ldrsbt\000"
624 /* 4795 */ "eret\000"
625 /* 4800 */ "vacgt\000"
626 /* 4806 */ "vcgt\000"
627 /* 4811 */ "ldrht\000"
628 /* 4817 */ "strht\000"
629 /* 4823 */ "ldrsht\000"
630 /* 4830 */ "rbit\000"
631 /* 4835 */ "vbit\000"
632 /* 4840 */ "vclt\000"
633 /* 4845 */ "vshllt\000"
634 /* 4852 */ "vqdmullt\000"
635 /* 4861 */ "vmullt\000"
636 /* 4868 */ "vmovlt\000"
637 /* 4875 */ "vcnt\000"
638 /* 4880 */ "hint\000"
639 /* 4885 */ "vqshrnt\000"
640 /* 4893 */ "vqrshrnt\000"
641 /* 4902 */ "vrshrnt\000"
642 /* 4910 */ "vshrnt\000"
643 /* 4917 */ "vqshrunt\000"
644 /* 4926 */ "vqrshrunt\000"
645 /* 4936 */ "vqmovunt\000"
646 /* 4945 */ "vqmovnt\000"
647 /* 4953 */ "vmovnt\000"
648 /* 4960 */ "vpnot\000"
649 /* 4966 */ "vpt\000"
650 /* 4970 */ "ldrt\000"
651 /* 4975 */ "vsqrt\000"
652 /* 4981 */ "strt\000"
653 /* 4986 */ "vpst\000"
654 /* 4991 */ "vtst\000"
655 /* 4996 */ "smlatt\000"
656 /* 5003 */ "smlaltt\000"
657 /* 5011 */ "smultt\000"
658 /* 5018 */ "ttt\000"
659 /* 5022 */ "vcvtt\000"
660 /* 5028 */ "bxaut\000"
661 /* 5034 */ "vjcvt\000"
662 /* 5040 */ "vcvt\000"
663 /* 5045 */ "movt\000"
664 /* 5050 */ "smlawt\000"
665 /* 5057 */ "smulwt\000"
666 /* 5064 */ "vext\000"
667 /* 5069 */ "vqshlu\000"
668 /* 5076 */ "vabav\000"
669 /* 5082 */ "vmladav\000"
670 /* 5090 */ "vmlaldav\000"
671 /* 5099 */ "vmlsldav\000"
672 /* 5108 */ "vmlsdav\000"
673 /* 5116 */ "vminnmav\000"
674 /* 5125 */ "vmaxnmav\000"
675 /* 5134 */ "vminav\000"
676 /* 5141 */ "vmaxav\000"
677 /* 5148 */ "vaddv\000"
678 /* 5154 */ "rev\000"
679 /* 5158 */ "sdiv\000"
680 /* 5163 */ "udiv\000"
681 /* 5168 */ "vdiv\000"
682 /* 5173 */ "vaddlv\000"
683 /* 5180 */ "vminnmv\000"
684 /* 5188 */ "vmaxnmv\000"
685 /* 5196 */ "vminv\000"
686 /* 5202 */ "vmov\000"
687 /* 5207 */ "vmaxv\000"
688 /* 5213 */ "vsubw\000"
689 /* 5219 */ "vaddw\000"
690 /* 5225 */ "pldw\000"
691 /* 5230 */ "vldrw\000"
692 /* 5236 */ "vstrw\000"
693 /* 5242 */ "movw\000"
694 /* 5247 */ "vrmlaldavhax\000"
695 /* 5260 */ "vrmlsldavhax\000"
696 /* 5273 */ "fldmiax\000"
697 /* 5281 */ "fstmiax\000"
698 /* 5289 */ "vpmax\000"
699 /* 5295 */ "vmax\000"
700 /* 5300 */ "shsax\000"
701 /* 5306 */ "uhsax\000"
702 /* 5312 */ "uqsax\000"
703 /* 5318 */ "ssax\000"
704 /* 5323 */ "usax\000"
705 /* 5328 */ "vmladavax\000"
706 /* 5338 */ "vmlaldavax\000"
707 /* 5349 */ "vmlsldavax\000"
708 /* 5360 */ "vmlsdavax\000"
709 /* 5370 */ "fldmdbx\000"
710 /* 5378 */ "fstmdbx\000"
711 /* 5386 */ "vtbx\000"
712 /* 5391 */ "smladx\000"
713 /* 5398 */ "smuadx\000"
714 /* 5405 */ "smlaldx\000"
715 /* 5413 */ "smlsldx\000"
716 /* 5421 */ "smlsdx\000"
717 /* 5428 */ "smusdx\000"
718 /* 5435 */ "ldaex\000"
719 /* 5441 */ "stlex\000"
720 /* 5447 */ "ldrex\000"
721 /* 5453 */ "clrex\000"
722 /* 5459 */ "strex\000"
723 /* 5465 */ "sbfx\000"
724 /* 5470 */ "ubfx\000"
725 /* 5475 */ "vqdmladhx\000"
726 /* 5485 */ "vqrdmladhx\000"
727 /* 5496 */ "vqdmlsdhx\000"
728 /* 5506 */ "vqrdmlsdhx\000"
729 /* 5517 */ "vrmlaldavhx\000"
730 /* 5529 */ "vrmlsldavhx\000"
731 /* 5541 */ "blx\000"
732 /* 5545 */ "bflx\000"
733 /* 5550 */ "rrx\000"
734 /* 5554 */ "shasx\000"
735 /* 5560 */ "uhasx\000"
736 /* 5566 */ "uqasx\000"
737 /* 5572 */ "sasx\000"
738 /* 5577 */ "uasx\000"
739 /* 5582 */ "vrintx\000"
740 /* 5589 */ "vmladavx\000"
741 /* 5598 */ "vmlaldavx\000"
742 /* 5608 */ "vmlsldavx\000"
743 /* 5618 */ "vmlsdavx\000"
744 /* 5627 */ "vclz\000"
745 /* 5632 */ "vrintz\000"
746};
747#ifdef __GNUC__
748#pragma GCC diagnostic pop
749#endif
750
751 static const uint32_t OpInfo0[] = {
752 0U, // PHI
753 0U, // INLINEASM
754 0U, // INLINEASM_BR
755 0U, // CFI_INSTRUCTION
756 0U, // EH_LABEL
757 0U, // GC_LABEL
758 0U, // ANNOTATION_LABEL
759 0U, // KILL
760 0U, // EXTRACT_SUBREG
761 0U, // INSERT_SUBREG
762 0U, // IMPLICIT_DEF
763 0U, // INIT_UNDEF
764 0U, // SUBREG_TO_REG
765 0U, // COPY_TO_REGCLASS
766 2680U, // DBG_VALUE
767 2737U, // DBG_VALUE_LIST
768 2690U, // DBG_INSTR_REF
769 2704U, // DBG_PHI
770 2712U, // DBG_LABEL
771 0U, // REG_SEQUENCE
772 0U, // COPY
773 0U, // COPY_LANEMASK
774 2664U, // BUNDLE
775 2722U, // LIFETIME_START
776 2638U, // LIFETIME_END
777 2651U, // PSEUDO_PROBE
778 0U, // ARITH_FENCE
779 0U, // STACKMAP
780 4021U, // FENTRY_CALL
781 0U, // PATCHPOINT
782 0U, // LOAD_STACK_GUARD
783 0U, // PREALLOCATED_SETUP
784 0U, // PREALLOCATED_ARG
785 0U, // STATEPOINT
786 0U, // LOCAL_ESCAPE
787 0U, // FAULTING_OP
788 0U, // PATCHABLE_OP
789 2230U, // PATCHABLE_FUNCTION_ENTER
790 2150U, // PATCHABLE_RET
791 2276U, // PATCHABLE_FUNCTION_EXIT
792 2253U, // PATCHABLE_TAIL_CALL
793 2205U, // PATCHABLE_EVENT_CALL
794 2181U, // PATCHABLE_TYPED_EVENT_CALL
795 0U, // ICALL_BRANCH_FUNNEL
796 2671U, // FAKE_USE
797 0U, // MEMBARRIER
798 0U, // JUMP_TABLE_DEBUG_INFO
799 0U, // RELOC_NONE
800 0U, // CONVERGENCECTRL_ENTRY
801 0U, // CONVERGENCECTRL_ANCHOR
802 0U, // CONVERGENCECTRL_LOOP
803 0U, // CONVERGENCECTRL_GLUE
804 0U, // G_ASSERT_SEXT
805 0U, // G_ASSERT_ZEXT
806 0U, // G_ASSERT_ALIGN
807 0U, // G_ADD
808 0U, // G_SUB
809 0U, // G_MUL
810 0U, // G_SDIV
811 0U, // G_UDIV
812 0U, // G_SREM
813 0U, // G_UREM
814 0U, // G_SDIVREM
815 0U, // G_UDIVREM
816 0U, // G_AND
817 0U, // G_OR
818 0U, // G_XOR
819 0U, // G_ABDS
820 0U, // G_ABDU
821 0U, // G_UAVGFLOOR
822 0U, // G_UAVGCEIL
823 0U, // G_SAVGFLOOR
824 0U, // G_SAVGCEIL
825 0U, // G_IMPLICIT_DEF
826 0U, // G_PHI
827 0U, // G_FRAME_INDEX
828 0U, // G_GLOBAL_VALUE
829 0U, // G_PTRAUTH_GLOBAL_VALUE
830 0U, // G_CONSTANT_POOL
831 0U, // G_EXTRACT
832 0U, // G_UNMERGE_VALUES
833 0U, // G_INSERT
834 0U, // G_MERGE_VALUES
835 0U, // G_BUILD_VECTOR
836 0U, // G_BUILD_VECTOR_TRUNC
837 0U, // G_CONCAT_VECTORS
838 0U, // G_PTRTOINT
839 0U, // G_INTTOPTR
840 0U, // G_BITCAST
841 0U, // G_FREEZE
842 0U, // G_CONSTANT_FOLD_BARRIER
843 0U, // G_INTRINSIC_FPTRUNC_ROUND
844 0U, // G_INTRINSIC_TRUNC
845 0U, // G_INTRINSIC_ROUND
846 0U, // G_INTRINSIC_LRINT
847 0U, // G_INTRINSIC_LLRINT
848 0U, // G_INTRINSIC_ROUNDEVEN
849 0U, // G_READCYCLECOUNTER
850 0U, // G_READSTEADYCOUNTER
851 0U, // G_LOAD
852 0U, // G_SEXTLOAD
853 0U, // G_ZEXTLOAD
854 0U, // G_FPEXTLOAD
855 0U, // G_INDEXED_LOAD
856 0U, // G_INDEXED_SEXTLOAD
857 0U, // G_INDEXED_ZEXTLOAD
858 0U, // G_STORE
859 0U, // G_FPTRUNCSTORE
860 0U, // G_INDEXED_STORE
861 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
862 0U, // G_ATOMIC_CMPXCHG
863 0U, // G_ATOMICRMW_XCHG
864 0U, // G_ATOMICRMW_ADD
865 0U, // G_ATOMICRMW_SUB
866 0U, // G_ATOMICRMW_AND
867 0U, // G_ATOMICRMW_NAND
868 0U, // G_ATOMICRMW_OR
869 0U, // G_ATOMICRMW_XOR
870 0U, // G_ATOMICRMW_MAX
871 0U, // G_ATOMICRMW_MIN
872 0U, // G_ATOMICRMW_UMAX
873 0U, // G_ATOMICRMW_UMIN
874 0U, // G_ATOMICRMW_FADD
875 0U, // G_ATOMICRMW_FSUB
876 0U, // G_ATOMICRMW_FMAX
877 0U, // G_ATOMICRMW_FMIN
878 0U, // G_ATOMICRMW_FMAXIMUM
879 0U, // G_ATOMICRMW_FMINIMUM
880 0U, // G_ATOMICRMW_FMAXIMUMNUM
881 0U, // G_ATOMICRMW_FMINIMUMNUM
882 0U, // G_ATOMICRMW_UINC_WRAP
883 0U, // G_ATOMICRMW_UDEC_WRAP
884 0U, // G_ATOMICRMW_USUB_COND
885 0U, // G_ATOMICRMW_USUB_SAT
886 0U, // G_FENCE
887 0U, // G_PREFETCH
888 0U, // G_BRCOND
889 0U, // G_BRINDIRECT
890 0U, // G_INVOKE_REGION_START
891 0U, // G_INTRINSIC
892 0U, // G_INTRINSIC_W_SIDE_EFFECTS
893 0U, // G_INTRINSIC_CONVERGENT
894 0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
895 0U, // G_ANYEXT
896 0U, // G_TRUNC
897 0U, // G_TRUNC_SSAT_S
898 0U, // G_TRUNC_SSAT_U
899 0U, // G_TRUNC_USAT_U
900 0U, // G_CONSTANT
901 0U, // G_FCONSTANT
902 0U, // G_VASTART
903 0U, // G_VAARG
904 0U, // G_SEXT
905 0U, // G_SEXT_INREG
906 0U, // G_ZEXT
907 0U, // G_SHL
908 0U, // G_LSHR
909 0U, // G_ASHR
910 0U, // G_FSHL
911 0U, // G_FSHR
912 0U, // G_ROTR
913 0U, // G_ROTL
914 0U, // G_ICMP
915 0U, // G_FCMP
916 0U, // G_SCMP
917 0U, // G_UCMP
918 0U, // G_SELECT
919 0U, // G_UADDO
920 0U, // G_UADDE
921 0U, // G_USUBO
922 0U, // G_USUBE
923 0U, // G_SADDO
924 0U, // G_SADDE
925 0U, // G_SSUBO
926 0U, // G_SSUBE
927 0U, // G_UMULO
928 0U, // G_SMULO
929 0U, // G_UMULH
930 0U, // G_SMULH
931 0U, // G_UADDSAT
932 0U, // G_SADDSAT
933 0U, // G_USUBSAT
934 0U, // G_SSUBSAT
935 0U, // G_USHLSAT
936 0U, // G_SSHLSAT
937 0U, // G_SMULFIX
938 0U, // G_UMULFIX
939 0U, // G_SMULFIXSAT
940 0U, // G_UMULFIXSAT
941 0U, // G_SDIVFIX
942 0U, // G_UDIVFIX
943 0U, // G_SDIVFIXSAT
944 0U, // G_UDIVFIXSAT
945 0U, // G_FADD
946 0U, // G_FSUB
947 0U, // G_FMUL
948 0U, // G_FMA
949 0U, // G_FMAD
950 0U, // G_FDIV
951 0U, // G_FREM
952 0U, // G_FMODF
953 0U, // G_FPOW
954 0U, // G_FPOWI
955 0U, // G_FEXP
956 0U, // G_FEXP2
957 0U, // G_FEXP10
958 0U, // G_FLOG
959 0U, // G_FLOG2
960 0U, // G_FLOG10
961 0U, // G_FLDEXP
962 0U, // G_FFREXP
963 0U, // G_FNEG
964 0U, // G_FPEXT
965 0U, // G_FPTRUNC
966 0U, // G_FPTOSI
967 0U, // G_FPTOUI
968 0U, // G_SITOFP
969 0U, // G_UITOFP
970 0U, // G_FPTOSI_SAT
971 0U, // G_FPTOUI_SAT
972 0U, // G_FABS
973 0U, // G_FCOPYSIGN
974 0U, // G_IS_FPCLASS
975 0U, // G_FCANONICALIZE
976 0U, // G_FMINNUM
977 0U, // G_FMAXNUM
978 0U, // G_FMINNUM_IEEE
979 0U, // G_FMAXNUM_IEEE
980 0U, // G_FMINIMUM
981 0U, // G_FMAXIMUM
982 0U, // G_FMINIMUMNUM
983 0U, // G_FMAXIMUMNUM
984 0U, // G_GET_FPENV
985 0U, // G_SET_FPENV
986 0U, // G_RESET_FPENV
987 0U, // G_GET_FPMODE
988 0U, // G_SET_FPMODE
989 0U, // G_RESET_FPMODE
990 0U, // G_GET_ROUNDING
991 0U, // G_SET_ROUNDING
992 0U, // G_PTR_ADD
993 0U, // G_PTRMASK
994 0U, // G_SMIN
995 0U, // G_SMAX
996 0U, // G_UMIN
997 0U, // G_UMAX
998 0U, // G_ABS
999 0U, // G_LROUND
1000 0U, // G_LLROUND
1001 0U, // G_BR
1002 0U, // G_BRJT
1003 0U, // G_VSCALE
1004 0U, // G_INSERT_SUBVECTOR
1005 0U, // G_EXTRACT_SUBVECTOR
1006 0U, // G_INSERT_VECTOR_ELT
1007 0U, // G_EXTRACT_VECTOR_ELT
1008 0U, // G_SHUFFLE_VECTOR
1009 0U, // G_SPLAT_VECTOR
1010 0U, // G_STEP_VECTOR
1011 0U, // G_VECTOR_COMPRESS
1012 0U, // G_CTTZ
1013 0U, // G_CTTZ_ZERO_POISON
1014 0U, // G_CTLZ
1015 0U, // G_CTLZ_ZERO_POISON
1016 0U, // G_CTLS
1017 0U, // G_CTPOP
1018 0U, // G_BSWAP
1019 0U, // G_BITREVERSE
1020 0U, // G_CLMUL
1021 0U, // G_FCEIL
1022 0U, // G_FCOS
1023 0U, // G_FSIN
1024 0U, // G_FSINCOS
1025 0U, // G_FTAN
1026 0U, // G_FACOS
1027 0U, // G_FASIN
1028 0U, // G_FATAN
1029 0U, // G_FATAN2
1030 0U, // G_FCOSH
1031 0U, // G_FSINH
1032 0U, // G_FTANH
1033 0U, // G_FSQRT
1034 0U, // G_FFLOOR
1035 0U, // G_FRINT
1036 0U, // G_FNEARBYINT
1037 0U, // G_ADDRSPACE_CAST
1038 0U, // G_BLOCK_ADDR
1039 0U, // G_JUMP_TABLE
1040 0U, // G_DYN_STACKALLOC
1041 0U, // G_STACKSAVE
1042 0U, // G_STACKRESTORE
1043 0U, // G_STRICT_FADD
1044 0U, // G_STRICT_FSUB
1045 0U, // G_STRICT_FMUL
1046 0U, // G_STRICT_FDIV
1047 0U, // G_STRICT_FREM
1048 0U, // G_STRICT_FMA
1049 0U, // G_STRICT_FSQRT
1050 0U, // G_STRICT_FLDEXP
1051 0U, // G_STRICT_FCMP
1052 0U, // G_STRICT_FCMPS
1053 0U, // G_READ_REGISTER
1054 0U, // G_WRITE_REGISTER
1055 0U, // G_MEMCPY
1056 0U, // G_MEMCPY_INLINE
1057 0U, // G_MEMMOVE
1058 0U, // G_MEMSET
1059 0U, // G_BZERO
1060 0U, // G_MEMSET_INLINE
1061 0U, // G_TRAP
1062 0U, // G_DEBUGTRAP
1063 0U, // G_UBSANTRAP
1064 0U, // G_VECREDUCE_SEQ_FADD
1065 0U, // G_VECREDUCE_SEQ_FMUL
1066 0U, // G_VECREDUCE_FADD
1067 0U, // G_VECREDUCE_FMUL
1068 0U, // G_VECREDUCE_FMAX
1069 0U, // G_VECREDUCE_FMIN
1070 0U, // G_VECREDUCE_FMAXIMUM
1071 0U, // G_VECREDUCE_FMINIMUM
1072 0U, // G_VECREDUCE_ADD
1073 0U, // G_VECREDUCE_MUL
1074 0U, // G_VECREDUCE_AND
1075 0U, // G_VECREDUCE_OR
1076 0U, // G_VECREDUCE_XOR
1077 0U, // G_VECREDUCE_SMAX
1078 0U, // G_VECREDUCE_SMIN
1079 0U, // G_VECREDUCE_UMAX
1080 0U, // G_VECREDUCE_UMIN
1081 0U, // G_SBFX
1082 0U, // G_UBFX
1083 0U, // ADDSri
1084 0U, // ADDSrr
1085 0U, // ADDSrsi
1086 0U, // ADDSrsr
1087 0U, // ADJCALLSTACKDOWN
1088 0U, // ADJCALLSTACKUP
1089 12779U, // ASRi
1090 12779U, // ASRr
1091 0U, // ASRs1
1092 0U, // B
1093 0U, // BCCZi64
1094 0U, // BCCi64
1095 0U, // BLX_noip
1096 0U, // BLX_pred_noip
1097 0U, // BL_PUSHLR
1098 0U, // BMOVPCB_CALL
1099 0U, // BMOVPCRX_CALL
1100 0U, // BR_JTadd
1101 0U, // BR_JTm_i12
1102 0U, // BR_JTm_rs
1103 0U, // BR_JTr
1104 0U, // BX_CALL
1105 0U, // CATCHRET
1106 0U, // CLEANUPRET
1107 0U, // CMP_SWAP_16
1108 0U, // CMP_SWAP_32
1109 0U, // CMP_SWAP_64
1110 0U, // CMP_SWAP_8
1111 0U, // CONSTPOOL_ENTRY
1112 0U, // COPY_STRUCT_BYVAL_I32
1113 67130081U, // ITasm
1114 0U, // Int_eh_sjlj_dispatchsetup
1115 0U, // Int_eh_sjlj_longjmp
1116 0U, // Int_eh_sjlj_setjmp
1117 0U, // Int_eh_sjlj_setjmp_nofp
1118 0U, // Int_eh_sjlj_setup_dispatch
1119 0U, // JUMPTABLE_ADDRS
1120 0U, // JUMPTABLE_INSTS
1121 0U, // JUMPTABLE_TBB
1122 0U, // JUMPTABLE_TBH
1123 0U, // KCFI_CHECK_ARM
1124 0U, // KCFI_CHECK_Thumb1
1125 0U, // KCFI_CHECK_Thumb2
1126 0U, // LDMIA_RET
1127 29353U, // LDRBT_POST
1128 29103U, // LDRConstPool
1129 29388U, // LDRHTii
1130 0U, // LDRLIT_ga_abs
1131 0U, // LDRLIT_ga_pcrel
1132 0U, // LDRLIT_ga_pcrel_ldr
1133 29365U, // LDRSBTii
1134 29400U, // LDRSHTii
1135 29547U, // LDRT_POST
1136 0U, // LEApcrel
1137 0U, // LEApcrelJT
1138 0U, // LOADDUAL
1139 12327U, // LSLi
1140 12327U, // LSLr
1141 12786U, // LSRi
1142 12786U, // LSRr
1143 0U, // LSRs1
1144 0U, // MEMCPY
1145 0U, // MLAv5
1146 0U, // MOVCCi
1147 0U, // MOVCCi16
1148 0U, // MOVCCi32imm
1149 0U, // MOVCCr
1150 0U, // MOVCCsi
1151 0U, // MOVCCsr
1152 0U, // MOVPCRX
1153 0U, // MOVTi16_ga_pcrel
1154 0U, // MOV_ga_pcrel
1155 0U, // MOV_ga_pcrel_ldr
1156 0U, // MOVi16_ga_pcrel
1157 0U, // MOVi32imm
1158 0U, // MQPRCopy
1159 0U, // MQQPRLoad
1160 0U, // MQQPRStore
1161 0U, // MQQQQPRLoad
1162 0U, // MQQQQPRStore
1163 0U, // MULv5
1164 0U, // MVE_MEMCPYLOOPINST
1165 0U, // MVE_MEMSETLOOPINST
1166 0U, // MVNCCi
1167 0U, // PICADD
1168 0U, // PICLDR
1169 0U, // PICLDRB
1170 0U, // PICLDRH
1171 0U, // PICLDRSB
1172 0U, // PICLDRSH
1173 0U, // PICSTR
1174 0U, // PICSTRB
1175 0U, // PICSTRH
1176 12765U, // RORi
1177 12765U, // RORr
1178 0U, // RRX
1179 38319U, // RRXi
1180 0U, // RSBSri
1181 0U, // RSBSrsi
1182 0U, // RSBSrsr
1183 0U, // SEH_EpilogEnd
1184 0U, // SEH_EpilogStart
1185 0U, // SEH_Nop
1186 0U, // SEH_Nop_Ret
1187 0U, // SEH_PrologEnd
1188 0U, // SEH_SaveFRegs
1189 0U, // SEH_SaveLR
1190 0U, // SEH_SaveRegs
1191 0U, // SEH_SaveRegs_Ret
1192 0U, // SEH_SaveSP
1193 0U, // SEH_StackAlloc
1194 0U, // SMLALv5
1195 0U, // SMULLv5
1196 0U, // SPACE
1197 0U, // STOREDUAL
1198 29359U, // STRBT_POST
1199 0U, // STRBi_preidx
1200 0U, // STRBr_preidx
1201 0U, // STRH_preidx
1202 29558U, // STRT_POST
1203 0U, // STRi_preidx
1204 0U, // STRr_preidx
1205 0U, // SUBS_PC_LR
1206 0U, // SUBSri
1207 0U, // SUBSrr
1208 0U, // SUBSrsi
1209 0U, // SUBSrsr
1210 0U, // SpeculationBarrierISBDSBEndBB
1211 0U, // SpeculationBarrierSBEndBB
1212 0U, // TAILJMPd
1213 0U, // TAILJMPr
1214 0U, // TAILJMPr4
1215 0U, // TCRETURNdi
1216 0U, // TCRETURNri
1217 0U, // TCRETURNrinotr12
1218 0U, // TPsoft
1219 0U, // UMLALv5
1220 0U, // UMULLv5
1221 567556U, // VLD1LNdAsm_16
1222 1091844U, // VLD1LNdAsm_32
1223 1616132U, // VLD1LNdAsm_8
1224 567556U, // VLD1LNdWB_fixed_Asm_16
1225 1091844U, // VLD1LNdWB_fixed_Asm_32
1226 1616132U, // VLD1LNdWB_fixed_Asm_8
1227 575748U, // VLD1LNdWB_register_Asm_16
1228 1100036U, // VLD1LNdWB_register_Asm_32
1229 1624324U, // VLD1LNdWB_register_Asm_8
1230 567605U, // VLD2LNdAsm_16
1231 1091893U, // VLD2LNdAsm_32
1232 1616181U, // VLD2LNdAsm_8
1233 567605U, // VLD2LNdWB_fixed_Asm_16
1234 1091893U, // VLD2LNdWB_fixed_Asm_32
1235 1616181U, // VLD2LNdWB_fixed_Asm_8
1236 575797U, // VLD2LNdWB_register_Asm_16
1237 1100085U, // VLD2LNdWB_register_Asm_32
1238 1624373U, // VLD2LNdWB_register_Asm_8
1239 567605U, // VLD2LNqAsm_16
1240 1091893U, // VLD2LNqAsm_32
1241 567605U, // VLD2LNqWB_fixed_Asm_16
1242 1091893U, // VLD2LNqWB_fixed_Asm_32
1243 575797U, // VLD2LNqWB_register_Asm_16
1244 1100085U, // VLD2LNqWB_register_Asm_32
1245 134801754U, // VLD3DUPdAsm_16
1246 135326042U, // VLD3DUPdAsm_32
1247 135850330U, // VLD3DUPdAsm_8
1248 134801754U, // VLD3DUPdWB_fixed_Asm_16
1249 135326042U, // VLD3DUPdWB_fixed_Asm_32
1250 135850330U, // VLD3DUPdWB_fixed_Asm_8
1251 134785370U, // VLD3DUPdWB_register_Asm_16
1252 135309658U, // VLD3DUPdWB_register_Asm_32
1253 135833946U, // VLD3DUPdWB_register_Asm_8
1254 201910618U, // VLD3DUPqAsm_16
1255 202434906U, // VLD3DUPqAsm_32
1256 202959194U, // VLD3DUPqAsm_8
1257 201910618U, // VLD3DUPqWB_fixed_Asm_16
1258 202434906U, // VLD3DUPqWB_fixed_Asm_32
1259 202959194U, // VLD3DUPqWB_fixed_Asm_8
1260 201894234U, // VLD3DUPqWB_register_Asm_16
1261 202418522U, // VLD3DUPqWB_register_Asm_32
1262 202942810U, // VLD3DUPqWB_register_Asm_8
1263 567642U, // VLD3LNdAsm_16
1264 1091930U, // VLD3LNdAsm_32
1265 1616218U, // VLD3LNdAsm_8
1266 567642U, // VLD3LNdWB_fixed_Asm_16
1267 1091930U, // VLD3LNdWB_fixed_Asm_32
1268 1616218U, // VLD3LNdWB_fixed_Asm_8
1269 575834U, // VLD3LNdWB_register_Asm_16
1270 1100122U, // VLD3LNdWB_register_Asm_32
1271 1624410U, // VLD3LNdWB_register_Asm_8
1272 567642U, // VLD3LNqAsm_16
1273 1091930U, // VLD3LNqAsm_32
1274 567642U, // VLD3LNqWB_fixed_Asm_16
1275 1091930U, // VLD3LNqWB_fixed_Asm_32
1276 575834U, // VLD3LNqWB_register_Asm_16
1277 1100122U, // VLD3LNqWB_register_Asm_32
1278 269019482U, // VLD3dAsm_16
1279 269543770U, // VLD3dAsm_32
1280 270068058U, // VLD3dAsm_8
1281 269019482U, // VLD3dWB_fixed_Asm_16
1282 269543770U, // VLD3dWB_fixed_Asm_32
1283 270068058U, // VLD3dWB_fixed_Asm_8
1284 269003098U, // VLD3dWB_register_Asm_16
1285 269527386U, // VLD3dWB_register_Asm_32
1286 270051674U, // VLD3dWB_register_Asm_8
1287 336128346U, // VLD3qAsm_16
1288 336652634U, // VLD3qAsm_32
1289 337176922U, // VLD3qAsm_8
1290 336128346U, // VLD3qWB_fixed_Asm_16
1291 336652634U, // VLD3qWB_fixed_Asm_32
1292 337176922U, // VLD3qWB_fixed_Asm_8
1293 336111962U, // VLD3qWB_register_Asm_16
1294 336636250U, // VLD3qWB_register_Asm_32
1295 337160538U, // VLD3qWB_register_Asm_8
1296 403237238U, // VLD4DUPdAsm_16
1297 403761526U, // VLD4DUPdAsm_32
1298 404285814U, // VLD4DUPdAsm_8
1299 403237238U, // VLD4DUPdWB_fixed_Asm_16
1300 403761526U, // VLD4DUPdWB_fixed_Asm_32
1301 404285814U, // VLD4DUPdWB_fixed_Asm_8
1302 403220854U, // VLD4DUPdWB_register_Asm_16
1303 403745142U, // VLD4DUPdWB_register_Asm_32
1304 404269430U, // VLD4DUPdWB_register_Asm_8
1305 470346102U, // VLD4DUPqAsm_16
1306 470870390U, // VLD4DUPqAsm_32
1307 471394678U, // VLD4DUPqAsm_8
1308 470346102U, // VLD4DUPqWB_fixed_Asm_16
1309 470870390U, // VLD4DUPqWB_fixed_Asm_32
1310 471394678U, // VLD4DUPqWB_fixed_Asm_8
1311 470329718U, // VLD4DUPqWB_register_Asm_16
1312 470854006U, // VLD4DUPqWB_register_Asm_32
1313 471378294U, // VLD4DUPqWB_register_Asm_8
1314 567670U, // VLD4LNdAsm_16
1315 1091958U, // VLD4LNdAsm_32
1316 1616246U, // VLD4LNdAsm_8
1317 567670U, // VLD4LNdWB_fixed_Asm_16
1318 1091958U, // VLD4LNdWB_fixed_Asm_32
1319 1616246U, // VLD4LNdWB_fixed_Asm_8
1320 575862U, // VLD4LNdWB_register_Asm_16
1321 1100150U, // VLD4LNdWB_register_Asm_32
1322 1624438U, // VLD4LNdWB_register_Asm_8
1323 567670U, // VLD4LNqAsm_16
1324 1091958U, // VLD4LNqAsm_32
1325 567670U, // VLD4LNqWB_fixed_Asm_16
1326 1091958U, // VLD4LNqWB_fixed_Asm_32
1327 575862U, // VLD4LNqWB_register_Asm_16
1328 1100150U, // VLD4LNqWB_register_Asm_32
1329 537454966U, // VLD4dAsm_16
1330 537979254U, // VLD4dAsm_32
1331 538503542U, // VLD4dAsm_8
1332 537454966U, // VLD4dWB_fixed_Asm_16
1333 537979254U, // VLD4dWB_fixed_Asm_32
1334 538503542U, // VLD4dWB_fixed_Asm_8
1335 537438582U, // VLD4dWB_register_Asm_16
1336 537962870U, // VLD4dWB_register_Asm_32
1337 538487158U, // VLD4dWB_register_Asm_8
1338 604563830U, // VLD4qAsm_16
1339 605088118U, // VLD4qAsm_32
1340 605612406U, // VLD4qAsm_8
1341 604563830U, // VLD4qWB_fixed_Asm_16
1342 605088118U, // VLD4qWB_fixed_Asm_32
1343 605612406U, // VLD4qWB_fixed_Asm_8
1344 604547446U, // VLD4qWB_register_Asm_16
1345 605071734U, // VLD4qWB_register_Asm_32
1346 605596022U, // VLD4qWB_register_Asm_8
1347 0U, // VMOVD0
1348 0U, // VMOVDcc
1349 0U, // VMOVHcc
1350 0U, // VMOVQ0
1351 0U, // VMOVScc
1352 567567U, // VST1LNdAsm_16
1353 1091855U, // VST1LNdAsm_32
1354 1616143U, // VST1LNdAsm_8
1355 567567U, // VST1LNdWB_fixed_Asm_16
1356 1091855U, // VST1LNdWB_fixed_Asm_32
1357 1616143U, // VST1LNdWB_fixed_Asm_8
1358 575759U, // VST1LNdWB_register_Asm_16
1359 1100047U, // VST1LNdWB_register_Asm_32
1360 1624335U, // VST1LNdWB_register_Asm_8
1361 567632U, // VST2LNdAsm_16
1362 1091920U, // VST2LNdAsm_32
1363 1616208U, // VST2LNdAsm_8
1364 567632U, // VST2LNdWB_fixed_Asm_16
1365 1091920U, // VST2LNdWB_fixed_Asm_32
1366 1616208U, // VST2LNdWB_fixed_Asm_8
1367 575824U, // VST2LNdWB_register_Asm_16
1368 1100112U, // VST2LNdWB_register_Asm_32
1369 1624400U, // VST2LNdWB_register_Asm_8
1370 567632U, // VST2LNqAsm_16
1371 1091920U, // VST2LNqAsm_32
1372 567632U, // VST2LNqWB_fixed_Asm_16
1373 1091920U, // VST2LNqWB_fixed_Asm_32
1374 575824U, // VST2LNqWB_register_Asm_16
1375 1100112U, // VST2LNqWB_register_Asm_32
1376 567653U, // VST3LNdAsm_16
1377 1091941U, // VST3LNdAsm_32
1378 1616229U, // VST3LNdAsm_8
1379 567653U, // VST3LNdWB_fixed_Asm_16
1380 1091941U, // VST3LNdWB_fixed_Asm_32
1381 1616229U, // VST3LNdWB_fixed_Asm_8
1382 575845U, // VST3LNdWB_register_Asm_16
1383 1100133U, // VST3LNdWB_register_Asm_32
1384 1624421U, // VST3LNdWB_register_Asm_8
1385 567653U, // VST3LNqAsm_16
1386 1091941U, // VST3LNqAsm_32
1387 567653U, // VST3LNqWB_fixed_Asm_16
1388 1091941U, // VST3LNqWB_fixed_Asm_32
1389 575845U, // VST3LNqWB_register_Asm_16
1390 1100133U, // VST3LNqWB_register_Asm_32
1391 269019493U, // VST3dAsm_16
1392 269543781U, // VST3dAsm_32
1393 270068069U, // VST3dAsm_8
1394 269019493U, // VST3dWB_fixed_Asm_16
1395 269543781U, // VST3dWB_fixed_Asm_32
1396 270068069U, // VST3dWB_fixed_Asm_8
1397 269003109U, // VST3dWB_register_Asm_16
1398 269527397U, // VST3dWB_register_Asm_32
1399 270051685U, // VST3dWB_register_Asm_8
1400 336128357U, // VST3qAsm_16
1401 336652645U, // VST3qAsm_32
1402 337176933U, // VST3qAsm_8
1403 336128357U, // VST3qWB_fixed_Asm_16
1404 336652645U, // VST3qWB_fixed_Asm_32
1405 337176933U, // VST3qWB_fixed_Asm_8
1406 336111973U, // VST3qWB_register_Asm_16
1407 336636261U, // VST3qWB_register_Asm_32
1408 337160549U, // VST3qWB_register_Asm_8
1409 567675U, // VST4LNdAsm_16
1410 1091963U, // VST4LNdAsm_32
1411 1616251U, // VST4LNdAsm_8
1412 567675U, // VST4LNdWB_fixed_Asm_16
1413 1091963U, // VST4LNdWB_fixed_Asm_32
1414 1616251U, // VST4LNdWB_fixed_Asm_8
1415 575867U, // VST4LNdWB_register_Asm_16
1416 1100155U, // VST4LNdWB_register_Asm_32
1417 1624443U, // VST4LNdWB_register_Asm_8
1418 567675U, // VST4LNqAsm_16
1419 1091963U, // VST4LNqAsm_32
1420 567675U, // VST4LNqWB_fixed_Asm_16
1421 1091963U, // VST4LNqWB_fixed_Asm_32
1422 575867U, // VST4LNqWB_register_Asm_16
1423 1100155U, // VST4LNqWB_register_Asm_32
1424 537454971U, // VST4dAsm_16
1425 537979259U, // VST4dAsm_32
1426 538503547U, // VST4dAsm_8
1427 537454971U, // VST4dWB_fixed_Asm_16
1428 537979259U, // VST4dWB_fixed_Asm_32
1429 538503547U, // VST4dWB_fixed_Asm_8
1430 537438587U, // VST4dWB_register_Asm_16
1431 537962875U, // VST4dWB_register_Asm_32
1432 538487163U, // VST4dWB_register_Asm_8
1433 604563835U, // VST4qAsm_16
1434 605088123U, // VST4qAsm_32
1435 605612411U, // VST4qAsm_8
1436 604563835U, // VST4qWB_fixed_Asm_16
1437 605088123U, // VST4qWB_fixed_Asm_32
1438 605612411U, // VST4qWB_fixed_Asm_8
1439 604547451U, // VST4qWB_register_Asm_16
1440 605071739U, // VST4qWB_register_Asm_32
1441 605596027U, // VST4qWB_register_Asm_8
1442 0U, // WIN__CHKSTK
1443 0U, // WIN__DBZCHK
1444 0U, // t2ADDSri
1445 0U, // t2ADDSrr
1446 0U, // t2ADDSrs
1447 0U, // t2BF_LabelPseudo
1448 0U, // t2BR_JT
1449 0U, // t2BXAUT_RET
1450 0U, // t2CALL_BTI
1451 0U, // t2DoLoopStart
1452 0U, // t2DoLoopStartTP
1453 0U, // t2LDMIA_RET
1454 673246339U, // t2LDRB_OFFSET_imm
1455 740355203U, // t2LDRB_POST_imm
1456 807464067U, // t2LDRB_PRE_imm
1457 27779U, // t2LDRBpcrel
1458 29103U, // t2LDRConstPool
1459 673246857U, // t2LDRH_OFFSET_imm
1460 740355721U, // t2LDRH_POST_imm
1461 807464585U, // t2LDRH_PRE_imm
1462 28297U, // t2LDRHpcrel
1463 0U, // t2LDRLIT_ga_pcrel
1464 673246358U, // t2LDRSB_OFFSET_imm
1465 740355222U, // t2LDRSB_POST_imm
1466 807464086U, // t2LDRSB_PRE_imm
1467 27798U, // t2LDRSBpcrel
1468 673246896U, // t2LDRSH_OFFSET_imm
1469 740355760U, // t2LDRSH_POST_imm
1470 807464624U, // t2LDRSH_PRE_imm
1471 28336U, // t2LDRSHpcrel
1472 740356527U, // t2LDR_POST_imm
1473 807465391U, // t2LDR_PRE_imm
1474 0U, // t2LDRpci_pic
1475 29103U, // t2LDRpcrel
1476 0U, // t2LEApcrel
1477 0U, // t2LEApcrelJT
1478 0U, // t2LoopDec
1479 0U, // t2LoopEnd
1480 0U, // t2LoopEndDec
1481 0U, // t2MOVCCasr
1482 0U, // t2MOVCCi
1483 0U, // t2MOVCCi16
1484 0U, // t2MOVCCi32imm
1485 0U, // t2MOVCClsl
1486 0U, // t2MOVCClsr
1487 0U, // t2MOVCCr
1488 0U, // t2MOVCCror
1489 62073U, // t2MOVSsi
1490 45689U, // t2MOVSsr
1491 0U, // t2MOVTi16_ga_pcrel
1492 0U, // t2MOV_ga_pcrel
1493 0U, // t2MOVi16_ga_pcrel
1494 0U, // t2MOVi32imm
1495 62548U, // t2MOVsi
1496 46164U, // t2MOVsr
1497 0U, // t2MVNCCi
1498 0U, // t2RSBSri
1499 0U, // t2RSBSrs
1500 673246345U, // t2STRB_OFFSET_imm
1501 740355209U, // t2STRB_POST_imm
1502 807464073U, // t2STRB_PRE_imm
1503 0U, // t2STRB_preidx
1504 673246863U, // t2STRH_OFFSET_imm
1505 740355727U, // t2STRH_POST_imm
1506 807464591U, // t2STRH_PRE_imm
1507 0U, // t2STRH_preidx
1508 740356617U, // t2STR_POST_imm
1509 807465481U, // t2STR_PRE_imm
1510 0U, // t2STR_preidx
1511 0U, // t2SUBSri
1512 0U, // t2SUBSrr
1513 0U, // t2SUBSrs
1514 0U, // t2SpeculationBarrierISBDSBEndBB
1515 0U, // t2SpeculationBarrierSBEndBB
1516 0U, // t2TBB_JT
1517 0U, // t2TBH_JT
1518 0U, // t2WhileLoopSetup
1519 0U, // t2WhileLoopStart
1520 0U, // t2WhileLoopStartLR
1521 0U, // t2WhileLoopStartTP
1522 0U, // tADCS
1523 0U, // tADDSi3
1524 0U, // tADDSi8
1525 0U, // tADDSrr
1526 0U, // tADDframe
1527 0U, // tADJCALLSTACKDOWN
1528 0U, // tADJCALLSTACKUP
1529 0U, // tBLXNS_CALL
1530 0U, // tBLXr_noip
1531 0U, // tBL_PUSHLR
1532 0U, // tBRIND
1533 0U, // tBR_JTr
1534 0U, // tBXNS_RET
1535 0U, // tBX_CALL
1536 0U, // tBX_RET
1537 0U, // tBX_RET_vararg
1538 0U, // tBfar
1539 0U, // tCMP_SWAP_16
1540 0U, // tCMP_SWAP_32
1541 0U, // tCMP_SWAP_8
1542 0U, // tLDMIA_UPD
1543 29103U, // tLDRConstPool
1544 0U, // tLDRLIT_ga_abs
1545 0U, // tLDRLIT_ga_pcrel
1546 0U, // tLDR_postidx
1547 0U, // tLDRpci_pic
1548 0U, // tLEApcrel
1549 0U, // tLEApcrelJT
1550 0U, // tLSLSri
1551 0U, // tMOVCCr_pseudo
1552 0U, // tMOVi32imm
1553 0U, // tPOP_RET
1554 0U, // tRSBS
1555 0U, // tSBCS
1556 0U, // tSUBSi3
1557 0U, // tSUBSi8
1558 0U, // tSUBSrr
1559 0U, // tTAILJMPd
1560 0U, // tTAILJMPdND
1561 0U, // tTAILJMPr
1562 0U, // tTBB_JT
1563 0U, // tTBH_JT
1564 0U, // tTPsoft
1565 2632979U, // ADCri
1566 2632979U, // ADCrr
1567 2690323U, // ADCrsi
1568 77075U, // ADCrsr
1569 2633047U, // ADDri
1570 2633047U, // ADDrr
1571 2690391U, // ADDrsi
1572 77143U, // ADDrsr
1573 2650538U, // ADR
1574 875644520U, // AESD
1575 875644528U, // AESE
1576 942753365U, // AESIMC
1577 942753375U, // AESMC
1578 2633112U, // ANDri
1579 2633112U, // ANDrr
1580 2690456U, // ANDrsi
1581 77208U, // ANDrsr
1582 1010394590U, // BF16VDOTI_VDOTD
1583 1010394590U, // BF16VDOTI_VDOTQ
1584 1010394590U, // BF16VDOTS_VDOTD
1585 1010394590U, // BF16VDOTS_VDOTQ
1586 943748017U, // BF16_VCVT
1587 876670140U, // BF16_VCVTB
1588 876671903U, // BF16_VCVTT
1589 2682139U, // BFC
1590 2666249U, // BFI
1591 2632992U, // BICri
1592 2632992U, // BICrr
1593 2690336U, // BICrsi
1594 77088U, // BICrsr
1595 4802500U, // BKPT
1596 4818832U, // BL
1597 4802554U, // BLX
1598 2733478U, // BLX_pred
1599 4818938U, // BLXi
1600 1076473690U, // BL_pred
1601 4802550U, // BX
1602 2731803U, // BXJ
1603 5362944U, // BX_RET
1604 2733312U, // BX_pred
1605 1076472765U, // Bcc
1606 878305282U, // CDE_CX1
1607 1143515841U, // CDE_CX1A
1608 1214375736U, // CDE_CX1D
1609 1143515863U, // CDE_CX1DA
1610 878305875U, // CDE_CX2
1611 1143524039U, // CDE_CX2A
1612 1281484606U, // CDE_CX2D
1613 1143524061U, // CDE_CX2DA
1614 878305881U, // CDE_CX3
1615 1143605965U, // CDE_CX3A
1616 1281484612U, // CDE_CX3D
1617 1143605987U, // CDE_CX3DA
1618 1012524758U, // CDE_VCX1A_fpdp
1619 1012524758U, // CDE_VCX1A_fpsp
1620 1143614144U, // CDE_VCX1A_vec
1621 878305281U, // CDE_VCX1_fpdp
1622 878305281U, // CDE_VCX1_fpsp
1623 1143621908U, // CDE_VCX1_vec
1624 1012524765U, // CDE_VCX2A_fpdp
1625 1012524765U, // CDE_VCX2A_fpsp
1626 1143630534U, // CDE_VCX2A_vec
1627 878305874U, // CDE_VCX2_fpdp
1628 878305874U, // CDE_VCX2_fpsp
1629 1143613781U, // CDE_VCX2_vec
1630 1012524772U, // CDE_VCX3A_fpdp
1631 1012524772U, // CDE_VCX3A_fpsp
1632 1143638732U, // CDE_VCX3A_vec
1633 878305880U, // CDE_VCX3_fpdp
1634 878305880U, // CDE_VCX3_fpsp
1635 1143630186U, // CDE_VCX3_vec
1636 1344934161U, // CDP
1637 1416274495U, // CDP2
1638 5454U, // CLREX
1639 2651645U, // CLZ
1640 2650282U, // CMNri
1641 2650282U, // CMNrr
1642 2683050U, // CMNrsi
1643 2666666U, // CMNrsr
1644 2650395U, // CMPri
1645 2650395U, // CMPrr
1646 2683163U, // CMPrsi
1647 2666779U, // CMPrsr
1648 4802484U, // CPS1p
1649 1479201374U, // CPS2p
1650 1479201374U, // CPS3p
1651 942753529U, // CRC32B
1652 942753537U, // CRC32CB
1653 942753647U, // CRC32CH
1654 942753767U, // CRC32CW
1655 942753639U, // CRC32H
1656 942753759U, // CRC32W
1657 2731517U, // DBG
1658 190232U, // DMB
1659 190237U, // DSB
1660 2634201U, // EORri
1661 2634201U, // EORrr
1662 2691545U, // EORrsi
1663 78297U, // EORrsr
1664 4838076U, // ERET
1665 1282438227U, // FCONSTD
1666 7894099U, // FCONSTH
1667 8418387U, // FCONSTS
1668 942175483U, // FLDMXDB_UPD
1669 2733210U, // FLDMXIA
1670 942175386U, // FLDMXIA_UPD
1671 9032290U, // FMSTAT
1672 942175491U, // FSTMXDB_UPD
1673 2733218U, // FSTMXIA
1674 942175394U, // FSTMXIA_UPD
1675 2732817U, // HINT
1676 4802495U, // HLT
1677 4802355U, // HVC
1678 198434U, // ISB
1679 2648809U, // LDA
1680 2649018U, // LDAB
1681 2651452U, // LDAEX
1682 2649329U, // LDAEXB
1683 1546153396U, // LDAEXD
1684 2649825U, // LDAEXH
1685 2649625U, // LDAH
1686 1620223874U, // LDC2L_OFFSET
1687 1687332738U, // LDC2L_OPTION
1688 1687332738U, // LDC2L_POST
1689 1754441602U, // LDC2L_PRE
1690 1620222502U, // LDC2_OFFSET
1691 1687331366U, // LDC2_OPTION
1692 1687331366U, // LDC2_POST
1693 1754440230U, // LDC2_PRE
1694 1344843619U, // LDCL_OFFSET
1695 1344843619U, // LDCL_OPTION
1696 1344843619U, // LDCL_POST
1697 1344843619U, // LDCL_PRE
1698 1344843031U, // LDC_OFFSET
1699 1344843031U, // LDC_OPTION
1700 1344843031U, // LDC_POST
1701 1344843031U, // LDC_PRE
1702 2730733U, // LDMDA
1703 942172909U, // LDMDA_UPD
1704 2730988U, // LDMDB
1705 942173164U, // LDMDB_UPD
1706 2732116U, // LDMIA
1707 942174292U, // LDMIA_UPD
1708 2731007U, // LDMIB
1709 942173183U, // LDMIB_UPD
1710 2675369U, // LDRBT_POST_IMM
1711 2675369U, // LDRBT_POST_REG
1712 2673795U, // LDRB_POST_IMM
1713 2673795U, // LDRB_POST_REG
1714 2665603U, // LDRB_PRE_IMM
1715 2673795U, // LDRB_PRE_REG
1716 2681987U, // LDRBi12
1717 2665603U, // LDRBrs
1718 2674077U, // LDRD
1719 2755997U, // LDRD_POST
1720 2755997U, // LDRD_PRE
1721 2651464U, // LDREX
1722 2649343U, // LDREXB
1723 1546153410U, // LDREXD
1724 2649839U, // LDREXH
1725 2666121U, // LDRH
1726 2667212U, // LDRHTi
1727 2675404U, // LDRHTr
1728 2674313U, // LDRH_POST
1729 2674313U, // LDRH_PRE
1730 2665622U, // LDRSB
1731 2667189U, // LDRSBTi
1732 2675381U, // LDRSBTr
1733 2673814U, // LDRSB_POST
1734 2673814U, // LDRSB_PRE
1735 2666160U, // LDRSH
1736 2667224U, // LDRSHTi
1737 2675416U, // LDRSHTr
1738 2674352U, // LDRSH_POST
1739 2674352U, // LDRSH_PRE
1740 2675563U, // LDRT_POST_IMM
1741 2675563U, // LDRT_POST_REG
1742 2675119U, // LDR_POST_IMM
1743 2675119U, // LDR_POST_REG
1744 2666927U, // LDR_PRE_IMM
1745 2675119U, // LDR_PRE_REG
1746 2683311U, // LDRcp
1747 2683311U, // LDRi12
1748 2666927U, // LDRrs
1749 1344934310U, // MCR
1750 879403589U, // MCR2
1751 1344852449U, // MCRR
1752 879403595U, // MCRR2
1753 2689837U, // MLA
1754 2667062U, // MLS
1755 10081364U, // MOVPCLR
1756 2683830U, // MOVTi16
1757 2659412U, // MOVi
1758 2651259U, // MOVi16
1759 2659412U, // MOVr
1760 2659412U, // MOVr_TC
1761 2634836U, // MOVsi
1762 2692180U, // MOVsr
1763 1143606574U, // MRC
1764 3793452U, // MRC2
1765 1814613298U, // MRRC
1766 205362U, // MRRC2
1767 2732643U, // MRS
1768 2650723U, // MRSbanked
1769 2732643U, // MRSsys
1770 1881698807U, // MSR
1771 1948807671U, // MSRbanked
1772 1881698807U, // MSRi
1773 2633783U, // MUL
1774 2674708U, // MVE_ASRLi
1775 2674708U, // MVE_ASRLr
1776 942752741U, // MVE_DLSTP_16
1777 942751988U, // MVE_DLSTP_32
1778 942752350U, // MVE_DLSTP_64
1779 942753400U, // MVE_DLSTP_8
1780 1210700118U, // MVE_LCTP
1781 10577828U, // MVE_LETP
1782 2674655U, // MVE_LSLLi
1783 2674655U, // MVE_LSLLr
1784 2674713U, // MVE_LSRL
1785 942207411U, // MVE_SQRSHR
1786 2756606U, // MVE_SQRSHRL
1787 942206858U, // MVE_SQSHL
1788 2674627U, // MVE_SQSHLL
1789 942207418U, // MVE_SRSHR
1790 2674694U, // MVE_SRSHRL
1791 942206876U, // MVE_UQRSHL
1792 2756561U, // MVE_UQRSHLL
1793 942206864U, // MVE_UQSHL
1794 2674634U, // MVE_UQSHLL
1795 942207424U, // MVE_URSHR
1796 2674701U, // MVE_URSHRL
1797 11154389U, // MVE_VABAVs16
1798 11678677U, // MVE_VABAVs32
1799 12202965U, // MVE_VABAVs8
1800 12727253U, // MVE_VABAVu16
1801 13251541U, // MVE_VABAVu32
1802 13775829U, // MVE_VABAVu8
1803 8015183U, // MVE_VABDf16
1804 8539471U, // MVE_VABDf32
1805 11160911U, // MVE_VABDs16
1806 11685199U, // MVE_VABDs32
1807 12209487U, // MVE_VABDs8
1808 12733775U, // MVE_VABDu16
1809 13258063U, // MVE_VABDu32
1810 13782351U, // MVE_VABDu8
1811 8081957U, // MVE_VABSf16
1812 8606245U, // MVE_VABSf32
1813 11227685U, // MVE_VABSs16
1814 11751973U, // MVE_VABSs32
1815 12276261U, // MVE_VABSs8
1816 14314770U, // MVE_VADC
1817 14298883U, // MVE_VADCI
1818 11692972U, // MVE_VADDLVs32acc
1819 11686966U, // MVE_VADDLVs32no_acc
1820 13265836U, // MVE_VADDLVu32acc
1821 13259830U, // MVE_VADDLVu32no_acc
1822 11160485U, // MVE_VADDVs16acc
1823 11228189U, // MVE_VADDVs16no_acc
1824 11684773U, // MVE_VADDVs32acc
1825 11752477U, // MVE_VADDVs32no_acc
1826 12209061U, // MVE_VADDVs8acc
1827 12276765U, // MVE_VADDVs8no_acc
1828 12733349U, // MVE_VADDVu16acc
1829 12801053U, // MVE_VADDVu16no_acc
1830 13257637U, // MVE_VADDVu32acc
1831 13325341U, // MVE_VADDVu32no_acc
1832 13781925U, // MVE_VADDVu8acc
1833 13849629U, // MVE_VADDVu8no_acc
1834 8015232U, // MVE_VADD_qr_f16
1835 8539520U, // MVE_VADD_qr_f32
1836 14830976U, // MVE_VADD_qr_i16
1837 14306688U, // MVE_VADD_qr_i32
1838 15355264U, // MVE_VADD_qr_i8
1839 8015232U, // MVE_VADDf16
1840 8539520U, // MVE_VADDf32
1841 14830976U, // MVE_VADDi16
1842 14306688U, // MVE_VADDi32
1843 15355264U, // MVE_VADDi8
1844 2772375U, // MVE_VAND
1845 2772255U, // MVE_VBIC
1846 14830879U, // MVE_VBICimmi16
1847 14306591U, // MVE_VBICimmi32
1848 676347U, // MVE_VBRSR16
1849 1200635U, // MVE_VBRSR32
1850 1724923U, // MVE_VBRSR8
1851 8007003U, // MVE_VCADDf16
1852 8531291U, // MVE_VCADDf32
1853 14822747U, // MVE_VCADDi16
1854 14298459U, // MVE_VCADDi32
1855 15347035U, // MVE_VCADDi8
1856 11227695U, // MVE_VCLSs16
1857 11751983U, // MVE_VCLSs32
1858 12276271U, // MVE_VCLSs8
1859 14898684U, // MVE_VCLZs16
1860 14374396U, // MVE_VCLZs32
1861 15422972U, // MVE_VCLZs8
1862 8022827U, // MVE_VCMLAf16
1863 8547115U, // MVE_VCMLAf32
1864 2021273882U, // MVE_VCMPf16
1865 2021273882U, // MVE_VCMPf16r
1866 2021798170U, // MVE_VCMPf32
1867 2021798170U, // MVE_VCMPf32r
1868 2028089626U, // MVE_VCMPi16
1869 2028089626U, // MVE_VCMPi16r
1870 2027565338U, // MVE_VCMPi32
1871 2027565338U, // MVE_VCMPi32r
1872 2028613914U, // MVE_VCMPi8
1873 2028613914U, // MVE_VCMPi8r
1874 2024419610U, // MVE_VCMPs16
1875 2024419610U, // MVE_VCMPs16r
1876 2024943898U, // MVE_VCMPs32
1877 2024943898U, // MVE_VCMPs32r
1878 2025468186U, // MVE_VCMPs8
1879 2025468186U, // MVE_VCMPs8r
1880 2025992474U, // MVE_VCMPu16
1881 2025992474U, // MVE_VCMPu16r
1882 2026516762U, // MVE_VCMPu32
1883 2026516762U, // MVE_VCMPu32r
1884 2027041050U, // MVE_VCMPu8
1885 2027041050U, // MVE_VCMPu8r
1886 8007733U, // MVE_VCMULf16
1887 8532021U, // MVE_VCMULf32
1888 940265819U, // MVE_VCTP16
1889 940790107U, // MVE_VCTP32
1890 955470171U, // MVE_VCTP64
1891 941314395U, // MVE_VCTP8
1892 888818876U, // MVE_VCVTf16f32bh
1893 888820639U, // MVE_VCVTf16f32th
1894 1291998129U, // MVE_VCVTf16s16_fix
1895 1224954801U, // MVE_VCVTf16s16n
1896 1292522417U, // MVE_VCVTf16u16_fix
1897 1225479089U, // MVE_VCVTf16u16n
1898 18042044U, // MVE_VCVTf32f16bh
1899 18043807U, // MVE_VCVTf32f16th
1900 1293570993U, // MVE_VCVTf32s32_fix
1901 1226527665U, // MVE_VCVTf32s32n
1902 1294095281U, // MVE_VCVTf32u32_fix
1903 1227051953U, // MVE_VCVTf32u32n
1904 1294619569U, // MVE_VCVTs16f16_fix
1905 1227574137U, // MVE_VCVTs16f16a
1906 1227575419U, // MVE_VCVTs16f16m
1907 1227575515U, // MVE_VCVTs16f16n
1908 1227575655U, // MVE_VCVTs16f16p
1909 1227576241U, // MVE_VCVTs16f16z
1910 1295143857U, // MVE_VCVTs32f32_fix
1911 1228098425U, // MVE_VCVTs32f32a
1912 1228099707U, // MVE_VCVTs32f32m
1913 1228099803U, // MVE_VCVTs32f32n
1914 1228099943U, // MVE_VCVTs32f32p
1915 1228100529U, // MVE_VCVTs32f32z
1916 1295668145U, // MVE_VCVTu16f16_fix
1917 1228622713U, // MVE_VCVTu16f16a
1918 1228623995U, // MVE_VCVTu16f16m
1919 1228624091U, // MVE_VCVTu16f16n
1920 1228624231U, // MVE_VCVTu16f16p
1921 1228624817U, // MVE_VCVTu16f16z
1922 1296192433U, // MVE_VCVTu32f32_fix
1923 1229147001U, // MVE_VCVTu32f32a
1924 1229148283U, // MVE_VCVTu32f32m
1925 1229148379U, // MVE_VCVTu32f32n
1926 1229148519U, // MVE_VCVTu32f32p
1927 1229149105U, // MVE_VCVTu32f32z
1928 12726637U, // MVE_VDDUPu16
1929 13250925U, // MVE_VDDUPu32
1930 13775213U, // MVE_VDDUPu8
1931 741753U, // MVE_VDUP16
1932 1266041U, // MVE_VDUP32
1933 1790329U, // MVE_VDUP8
1934 12743038U, // MVE_VDWDUPu16
1935 13267326U, // MVE_VDWDUPu32
1936 13791614U, // MVE_VDWDUPu8
1937 2773464U, // MVE_VEOR
1938 8008217U, // MVE_VFMA_qr_Sf16
1939 8532505U, // MVE_VFMA_qr_Sf32
1940 8006466U, // MVE_VFMA_qr_f16
1941 8530754U, // MVE_VFMA_qr_f32
1942 8006466U, // MVE_VFMAf16
1943 8530754U, // MVE_VFMAf32
1944 8008261U, // MVE_VFMSf16
1945 8532549U, // MVE_VFMSf32
1946 11160942U, // MVE_VHADD_qr_s16
1947 11685230U, // MVE_VHADD_qr_s32
1948 12209518U, // MVE_VHADD_qr_s8
1949 12733806U, // MVE_VHADD_qr_u16
1950 13258094U, // MVE_VHADD_qr_u32
1951 13782382U, // MVE_VHADD_qr_u8
1952 11160942U, // MVE_VHADDs16
1953 11685230U, // MVE_VHADDs32
1954 12209518U, // MVE_VHADDs8
1955 12733806U, // MVE_VHADDu16
1956 13258094U, // MVE_VHADDu32
1957 13782382U, // MVE_VHADDu8
1958 11152724U, // MVE_VHCADDs16
1959 11677012U, // MVE_VHCADDs32
1960 12201300U, // MVE_VHCADDs8
1961 11160786U, // MVE_VHSUB_qr_s16
1962 11685074U, // MVE_VHSUB_qr_s32
1963 12209362U, // MVE_VHSUB_qr_s8
1964 12733650U, // MVE_VHSUB_qr_u16
1965 13257938U, // MVE_VHSUB_qr_u32
1966 13782226U, // MVE_VHSUB_qr_u8
1967 11160786U, // MVE_VHSUBs16
1968 11685074U, // MVE_VHSUBs32
1969 12209362U, // MVE_VHSUBs8
1970 12733650U, // MVE_VHSUBu16
1971 13257938U, // MVE_VHSUBu32
1972 13782226U, // MVE_VHSUBu8
1973 12726643U, // MVE_VIDUPu16
1974 13250931U, // MVE_VIDUPu32
1975 13775219U, // MVE_VIDUPu8
1976 12743045U, // MVE_VIWDUPu16
1977 13267333U, // MVE_VIWDUPu32
1978 13791621U, // MVE_VIWDUPu8
1979 21717869U, // MVE_VLD20_16
1980 22242157U, // MVE_VLD20_16_wb
1981 21716999U, // MVE_VLD20_32
1982 22241287U, // MVE_VLD20_32_wb
1983 21718505U, // MVE_VLD20_8
1984 22242793U, // MVE_VLD20_8_wb
1985 21717909U, // MVE_VLD21_16
1986 22242197U, // MVE_VLD21_16_wb
1987 21717065U, // MVE_VLD21_32
1988 22241353U, // MVE_VLD21_32_wb
1989 21718541U, // MVE_VLD21_8
1990 22242829U, // MVE_VLD21_8_wb
1991 21726081U, // MVE_VLD40_16
1992 22250369U, // MVE_VLD40_16_wb
1993 21725211U, // MVE_VLD40_32
1994 22249499U, // MVE_VLD40_32_wb
1995 21726715U, // MVE_VLD40_8
1996 22251003U, // MVE_VLD40_8_wb
1997 21726121U, // MVE_VLD41_16
1998 22250409U, // MVE_VLD41_16_wb
1999 21725277U, // MVE_VLD41_32
2000 22249565U, // MVE_VLD41_32_wb
2001 21726751U, // MVE_VLD41_8
2002 22251039U, // MVE_VLD41_8_wb
2003 21726141U, // MVE_VLD42_16
2004 22250429U, // MVE_VLD42_16_wb
2005 21725323U, // MVE_VLD42_32
2006 22249611U, // MVE_VLD42_32_wb
2007 21726769U, // MVE_VLD42_8
2008 22251057U, // MVE_VLD42_8_wb
2009 21726161U, // MVE_VLD43_16
2010 22250449U, // MVE_VLD43_16_wb
2011 21725356U, // MVE_VLD43_32
2012 22249644U, // MVE_VLD43_32_wb
2013 21726787U, // MVE_VLD43_8
2014 22251075U, // MVE_VLD43_8_wb
2015 11160706U, // MVE_VLDRBS16
2016 950676610U, // MVE_VLDRBS16_post
2017 950676610U, // MVE_VLDRBS16_pre
2018 11160706U, // MVE_VLDRBS16_rq
2019 11684994U, // MVE_VLDRBS32
2020 951200898U, // MVE_VLDRBS32_post
2021 951200898U, // MVE_VLDRBS32_pre
2022 11684994U, // MVE_VLDRBS32_rq
2023 12733570U, // MVE_VLDRBU16
2024 952249474U, // MVE_VLDRBU16_post
2025 952249474U, // MVE_VLDRBU16_pre
2026 12733570U, // MVE_VLDRBU16_rq
2027 13257858U, // MVE_VLDRBU32
2028 952773762U, // MVE_VLDRBU32_post
2029 952773762U, // MVE_VLDRBU32_pre
2030 13257858U, // MVE_VLDRBU32_rq
2031 13782146U, // MVE_VLDRBU8
2032 953298050U, // MVE_VLDRBU8_post
2033 953298050U, // MVE_VLDRBU8_pre
2034 13782146U, // MVE_VLDRBU8_rq
2035 22695324U, // MVE_VLDRDU64_qi
2036 962211228U, // MVE_VLDRDU64_qi_pre
2037 22695324U, // MVE_VLDRDU64_rq
2038 22695324U, // MVE_VLDRDU64_rq_u
2039 11685512U, // MVE_VLDRHS32
2040 951201416U, // MVE_VLDRHS32_post
2041 951201416U, // MVE_VLDRHS32_pre
2042 11685512U, // MVE_VLDRHS32_rq
2043 11685512U, // MVE_VLDRHS32_rq_u
2044 12734088U, // MVE_VLDRHU16
2045 952249992U, // MVE_VLDRHU16_post
2046 952249992U, // MVE_VLDRHU16_pre
2047 12734088U, // MVE_VLDRHU16_rq
2048 12734088U, // MVE_VLDRHU16_rq_u
2049 13258376U, // MVE_VLDRHU32
2050 952774280U, // MVE_VLDRHU32_post
2051 952774280U, // MVE_VLDRHU32_pre
2052 13258376U, // MVE_VLDRHU32_rq
2053 13258376U, // MVE_VLDRHU32_rq_u
2054 13259887U, // MVE_VLDRWU32
2055 952775791U, // MVE_VLDRWU32_post
2056 952775791U, // MVE_VLDRWU32_pre
2057 13259887U, // MVE_VLDRWU32_qi
2058 952775791U, // MVE_VLDRWU32_qi_pre
2059 13259887U, // MVE_VLDRWU32_rq
2060 13259887U, // MVE_VLDRWU32_rq_u
2061 950686742U, // MVE_VMAXAVs16
2062 951211030U, // MVE_VMAXAVs32
2063 951735318U, // MVE_VMAXAVs8
2064 11160500U, // MVE_VMAXAs16
2065 11684788U, // MVE_VMAXAs32
2066 12209076U, // MVE_VMAXAs8
2067 947540998U, // MVE_VMAXNMAVf16
2068 948065286U, // MVE_VMAXNMAVf32
2069 8014677U, // MVE_VMAXNMAf16
2070 8538965U, // MVE_VMAXNMAf32
2071 947541061U, // MVE_VMAXNMVf16
2072 948065349U, // MVE_VMAXNMVf32
2073 8015967U, // MVE_VMAXNMf16
2074 8540255U, // MVE_VMAXNMf32
2075 950686808U, // MVE_VMAXVs16
2076 951211096U, // MVE_VMAXVs32
2077 951735384U, // MVE_VMAXVs8
2078 952259672U, // MVE_VMAXVu16
2079 952783960U, // MVE_VMAXVu32
2080 953308248U, // MVE_VMAXVu8
2081 11162800U, // MVE_VMAXs16
2082 11687088U, // MVE_VMAXs32
2083 12211376U, // MVE_VMAXs8
2084 12735664U, // MVE_VMAXu16
2085 13259952U, // MVE_VMAXu32
2086 13784240U, // MVE_VMAXu8
2087 950686735U, // MVE_VMINAVs16
2088 951211023U, // MVE_VMINAVs32
2089 951735311U, // MVE_VMINAVs8
2090 11160413U, // MVE_VMINAs16
2091 11684701U, // MVE_VMINAs32
2092 12208989U, // MVE_VMINAs8
2093 947540989U, // MVE_VMINNMAVf16
2094 948065277U, // MVE_VMINNMAVf32
2095 8014669U, // MVE_VMINNMAf16
2096 8538957U, // MVE_VMINNMAf32
2097 947541053U, // MVE_VMINNMVf16
2098 948065341U, // MVE_VMINNMVf32
2099 8015960U, // MVE_VMINNMf16
2100 8540248U, // MVE_VMINNMf32
2101 950686797U, // MVE_VMINVs16
2102 951211085U, // MVE_VMINVs32
2103 951735373U, // MVE_VMINVs8
2104 952259661U, // MVE_VMINVu16
2105 952783949U, // MVE_VMINVu32
2106 953308237U, // MVE_VMINVu8
2107 11161765U, // MVE_VMINs16
2108 11686053U, // MVE_VMINs32
2109 12210341U, // MVE_VMINs8
2110 12734629U, // MVE_VMINu16
2111 13258917U, // MVE_VMINu32
2112 13783205U, // MVE_VMINu8
2113 11152255U, // MVE_VMLADAVas16
2114 11676543U, // MVE_VMLADAVas32
2115 12200831U, // MVE_VMLADAVas8
2116 12725119U, // MVE_VMLADAVau16
2117 13249407U, // MVE_VMLADAVau32
2118 13773695U, // MVE_VMLADAVau8
2119 11154641U, // MVE_VMLADAVaxs16
2120 11678929U, // MVE_VMLADAVaxs32
2121 12203217U, // MVE_VMLADAVaxs8
2122 11162587U, // MVE_VMLADAVs16
2123 11686875U, // MVE_VMLADAVs32
2124 12211163U, // MVE_VMLADAVs8
2125 12735451U, // MVE_VMLADAVu16
2126 13259739U, // MVE_VMLADAVu32
2127 13784027U, // MVE_VMLADAVu8
2128 11163094U, // MVE_VMLADAVxs16
2129 11687382U, // MVE_VMLADAVxs32
2130 12211670U, // MVE_VMLADAVxs8
2131 11176840U, // MVE_VMLALDAVas16
2132 11701128U, // MVE_VMLALDAVas32
2133 12749704U, // MVE_VMLALDAVau16
2134 13273992U, // MVE_VMLALDAVau32
2135 11179227U, // MVE_VMLALDAVaxs16
2136 11703515U, // MVE_VMLALDAVaxs32
2137 11154403U, // MVE_VMLALDAVs16
2138 11678691U, // MVE_VMLALDAVs32
2139 12727267U, // MVE_VMLALDAVu16
2140 13251555U, // MVE_VMLALDAVu32
2141 11154911U, // MVE_VMLALDAVxs16
2142 11679199U, // MVE_VMLALDAVxs32
2143 14823955U, // MVE_VMLAS_qr_i16
2144 14299667U, // MVE_VMLAS_qr_i32
2145 15348243U, // MVE_VMLAS_qr_i8
2146 14822205U, // MVE_VMLA_qr_i16
2147 14297917U, // MVE_VMLA_qr_i32
2148 15346493U, // MVE_VMLA_qr_i8
2149 11152284U, // MVE_VMLSDAVas16
2150 11676572U, // MVE_VMLSDAVas32
2151 12200860U, // MVE_VMLSDAVas8
2152 11154673U, // MVE_VMLSDAVaxs16
2153 11678961U, // MVE_VMLSDAVaxs32
2154 12203249U, // MVE_VMLSDAVaxs8
2155 11162613U, // MVE_VMLSDAVs16
2156 11686901U, // MVE_VMLSDAVs32
2157 12211189U, // MVE_VMLSDAVs8
2158 11163123U, // MVE_VMLSDAVxs16
2159 11687411U, // MVE_VMLSDAVxs32
2160 12211699U, // MVE_VMLSDAVxs8
2161 11176850U, // MVE_VMLSLDAVas16
2162 11701138U, // MVE_VMLSLDAVas32
2163 11179238U, // MVE_VMLSLDAVaxs16
2164 11703526U, // MVE_VMLSLDAVaxs32
2165 11154412U, // MVE_VMLSLDAVs16
2166 11678700U, // MVE_VMLSLDAVs32
2167 11154921U, // MVE_VMLSLDAVxs16
2168 11679209U, // MVE_VMLSLDAVxs32
2169 11226151U, // MVE_VMOVLs16bh
2170 11227909U, // MVE_VMOVLs16th
2171 12274727U, // MVE_VMOVLs8bh
2172 12276485U, // MVE_VMOVLs8th
2173 12799015U, // MVE_VMOVLu16bh
2174 12800773U, // MVE_VMOVLu16th
2175 13847591U, // MVE_VMOVLu8bh
2176 13849349U, // MVE_VMOVLu8th
2177 14830710U, // MVE_VMOVNi16bh
2178 14832474U, // MVE_VMOVNi16th
2179 14306422U, // MVE_VMOVNi32bh
2180 14308186U, // MVE_VMOVNi32th
2181 1111123U, // MVE_VMOV_from_lane_32
2182 11072595U, // MVE_VMOV_from_lane_s16
2183 12121171U, // MVE_VMOV_from_lane_s8
2184 12645459U, // MVE_VMOV_from_lane_u16
2185 13694035U, // MVE_VMOV_from_lane_u8
2186 2757715U, // MVE_VMOV_q_rr
2187 2675795U, // MVE_VMOV_rr_q
2188 570451U, // MVE_VMOV_to_lane_16
2189 1094739U, // MVE_VMOV_to_lane_32
2190 1619027U, // MVE_VMOV_to_lane_8
2191 8606803U, // MVE_VMOVimmf32
2192 14898259U, // MVE_VMOVimmi16
2193 14373971U, // MVE_VMOVimmi32
2194 2103661651U, // MVE_VMOVimmi64
2195 15422547U, // MVE_VMOVimmi8
2196 11161218U, // MVE_VMULHs16
2197 11685506U, // MVE_VMULHs32
2198 12209794U, // MVE_VMULHs8
2199 12734082U, // MVE_VMULHu16
2200 13258370U, // MVE_VMULHu32
2201 13782658U, // MVE_VMULHu8
2202 23743515U, // MVE_VMULLBp16
2203 24267803U, // MVE_VMULLBp8
2204 11160603U, // MVE_VMULLBs16
2205 11684891U, // MVE_VMULLBs32
2206 12209179U, // MVE_VMULLBs8
2207 12733467U, // MVE_VMULLBu16
2208 13257755U, // MVE_VMULLBu32
2209 13782043U, // MVE_VMULLBu8
2210 23745278U, // MVE_VMULLTp16
2211 24269566U, // MVE_VMULLTp8
2212 11162366U, // MVE_VMULLTs16
2213 11686654U, // MVE_VMULLTs32
2214 12210942U, // MVE_VMULLTs8
2215 12735230U, // MVE_VMULLTu16
2216 13259518U, // MVE_VMULLTu32
2217 13783806U, // MVE_VMULLTu8
2218 8015943U, // MVE_VMUL_qr_f16
2219 8540231U, // MVE_VMUL_qr_f32
2220 14831687U, // MVE_VMUL_qr_i16
2221 14307399U, // MVE_VMUL_qr_i32
2222 15355975U, // MVE_VMUL_qr_i8
2223 8015943U, // MVE_VMULf16
2224 8540231U, // MVE_VMULf32
2225 14831687U, // MVE_VMULi16
2226 14307399U, // MVE_VMULi32
2227 15355975U, // MVE_VMULi8
2228 2838778U, // MVE_VMVN
2229 14897402U, // MVE_VMVNimmi16
2230 14373114U, // MVE_VMVNimmi32
2231 8080908U, // MVE_VNEGf16
2232 8605196U, // MVE_VNEGf32
2233 11226636U, // MVE_VNEGs16
2234 11750924U, // MVE_VNEGs32
2235 12275212U, // MVE_VNEGs8
2236 2773194U, // MVE_VORN
2237 2773478U, // MVE_VORR
2238 14832102U, // MVE_VORRimmi16
2239 14307814U, // MVE_VORRimmi32
2240 1210798945U, // MVE_VPNOT
2241 2772864U, // MVE_VPSEL
2242 1210823547U, // MVE_VPST
2243 2028712807U, // MVE_VPTv16i8
2244 2028712807U, // MVE_VPTv16i8r
2245 2025567079U, // MVE_VPTv16s8
2246 2025567079U, // MVE_VPTv16s8r
2247 2027139943U, // MVE_VPTv16u8
2248 2027139943U, // MVE_VPTv16u8r
2249 2021897063U, // MVE_VPTv4f32
2250 2021897063U, // MVE_VPTv4f32r
2251 2027664231U, // MVE_VPTv4i32
2252 2027664231U, // MVE_VPTv4i32r
2253 2025042791U, // MVE_VPTv4s32
2254 2025042791U, // MVE_VPTv4s32r
2255 2026615655U, // MVE_VPTv4u32
2256 2026615655U, // MVE_VPTv4u32r
2257 2021372775U, // MVE_VPTv8f16
2258 2021372775U, // MVE_VPTv8f16r
2259 2028188519U, // MVE_VPTv8i16
2260 2028188519U, // MVE_VPTv8i16r
2261 2024518503U, // MVE_VPTv8s16
2262 2024518503U, // MVE_VPTv8s16r
2263 2026091367U, // MVE_VPTv8u16
2264 2026091367U, // MVE_VPTv8u16r
2265 11227679U, // MVE_VQABSs16
2266 11751967U, // MVE_VQABSs32
2267 12276255U, // MVE_VQABSs8
2268 11160954U, // MVE_VQADD_qr_s16
2269 11685242U, // MVE_VQADD_qr_s32
2270 12209530U, // MVE_VQADD_qr_s8
2271 12733818U, // MVE_VQADD_qr_u16
2272 13258106U, // MVE_VQADD_qr_u32
2273 13782394U, // MVE_VQADD_qr_u8
2274 11160954U, // MVE_VQADDs16
2275 11685242U, // MVE_VQADDs32
2276 12209530U, // MVE_VQADDs8
2277 12733818U, // MVE_VQADDu16
2278 13258106U, // MVE_VQADDu32
2279 13782394U, // MVE_VQADDu8
2280 11154788U, // MVE_VQDMLADHXs16
2281 11679076U, // MVE_VQDMLADHXs32
2282 12203364U, // MVE_VQDMLADHXs8
2283 11152959U, // MVE_VQDMLADHs16
2284 11677247U, // MVE_VQDMLADHs32
2285 12201535U, // MVE_VQDMLADHs8
2286 11152926U, // MVE_VQDMLAH_qrs16
2287 11677214U, // MVE_VQDMLAH_qrs32
2288 12201502U, // MVE_VQDMLAH_qrs8
2289 11153044U, // MVE_VQDMLASH_qrs16
2290 11677332U, // MVE_VQDMLASH_qrs32
2291 12201620U, // MVE_VQDMLASH_qrs8
2292 11154809U, // MVE_VQDMLSDHXs16
2293 11679097U, // MVE_VQDMLSDHXs32
2294 12203385U, // MVE_VQDMLSDHXs8
2295 11152978U, // MVE_VQDMLSDHs16
2296 11677266U, // MVE_VQDMLSDHs32
2297 12201554U, // MVE_VQDMLSDHs8
2298 11161194U, // MVE_VQDMULH_qr_s16
2299 11685482U, // MVE_VQDMULH_qr_s32
2300 12209770U, // MVE_VQDMULH_qr_s8
2301 11161194U, // MVE_VQDMULHi16
2302 11685482U, // MVE_VQDMULHi32
2303 12209770U, // MVE_VQDMULHi8
2304 11160594U, // MVE_VQDMULL_qr_s16bh
2305 11162357U, // MVE_VQDMULL_qr_s16th
2306 11684882U, // MVE_VQDMULL_qr_s32bh
2307 11686645U, // MVE_VQDMULL_qr_s32th
2308 11160594U, // MVE_VQDMULLs16bh
2309 11162357U, // MVE_VQDMULLs16th
2310 11684882U, // MVE_VQDMULLs32bh
2311 11686645U, // MVE_VQDMULLs32th
2312 11160686U, // MVE_VQMOVNs16bh
2313 11162450U, // MVE_VQMOVNs16th
2314 11684974U, // MVE_VQMOVNs32bh
2315 11686738U, // MVE_VQMOVNs32th
2316 12733550U, // MVE_VQMOVNu16bh
2317 12735314U, // MVE_VQMOVNu16th
2318 13257838U, // MVE_VQMOVNu32bh
2319 13259602U, // MVE_VQMOVNu32th
2320 11160677U, // MVE_VQMOVUNs16bh
2321 11162441U, // MVE_VQMOVUNs16th
2322 11684965U, // MVE_VQMOVUNs32bh
2323 11686729U, // MVE_VQMOVUNs32th
2324 11226630U, // MVE_VQNEGs16
2325 11750918U, // MVE_VQNEGs32
2326 12275206U, // MVE_VQNEGs8
2327 11154798U, // MVE_VQRDMLADHXs16
2328 11679086U, // MVE_VQRDMLADHXs32
2329 12203374U, // MVE_VQRDMLADHXs8
2330 11152968U, // MVE_VQRDMLADHs16
2331 11677256U, // MVE_VQRDMLADHs32
2332 12201544U, // MVE_VQRDMLADHs8
2333 11152934U, // MVE_VQRDMLAH_qrs16
2334 11677222U, // MVE_VQRDMLAH_qrs32
2335 12201510U, // MVE_VQRDMLAH_qrs8
2336 11153053U, // MVE_VQRDMLASH_qrs16
2337 11677341U, // MVE_VQRDMLASH_qrs32
2338 12201629U, // MVE_VQRDMLASH_qrs8
2339 11154819U, // MVE_VQRDMLSDHXs16
2340 11679107U, // MVE_VQRDMLSDHXs32
2341 12203395U, // MVE_VQRDMLSDHXs8
2342 11152987U, // MVE_VQRDMLSDHs16
2343 11677275U, // MVE_VQRDMLSDHs32
2344 12201563U, // MVE_VQRDMLSDHs8
2345 11161202U, // MVE_VQRDMULH_qr_s16
2346 11685490U, // MVE_VQRDMULH_qr_s32
2347 12209778U, // MVE_VQRDMULH_qr_s8
2348 11161202U, // MVE_VQRDMULHi16
2349 11685490U, // MVE_VQRDMULHi32
2350 12209778U, // MVE_VQRDMULHi8
2351 11161507U, // MVE_VQRSHL_by_vecs16
2352 11685795U, // MVE_VQRSHL_by_vecs32
2353 12210083U, // MVE_VQRSHL_by_vecs8
2354 12734371U, // MVE_VQRSHL_by_vecu16
2355 13258659U, // MVE_VQRSHL_by_vecu32
2356 13782947U, // MVE_VQRSHL_by_vecu8
2357 11161507U, // MVE_VQRSHL_qrs16
2358 11685795U, // MVE_VQRSHL_qrs32
2359 12210083U, // MVE_VQRSHL_qrs8
2360 12734371U, // MVE_VQRSHL_qru16
2361 13258659U, // MVE_VQRSHL_qru32
2362 13782947U, // MVE_VQRSHL_qru8
2363 11152442U, // MVE_VQRSHRNbhs16
2364 11676730U, // MVE_VQRSHRNbhs32
2365 12725306U, // MVE_VQRSHRNbhu16
2366 13249594U, // MVE_VQRSHRNbhu32
2367 11154206U, // MVE_VQRSHRNths16
2368 11678494U, // MVE_VQRSHRNths32
2369 12727070U, // MVE_VQRSHRNthu16
2370 13251358U, // MVE_VQRSHRNthu32
2371 11152475U, // MVE_VQRSHRUNs16bh
2372 11154239U, // MVE_VQRSHRUNs16th
2373 11676763U, // MVE_VQRSHRUNs32bh
2374 11678527U, // MVE_VQRSHRUNs32th
2375 11162574U, // MVE_VQSHLU_imms16
2376 11686862U, // MVE_VQSHLU_imms32
2377 12211150U, // MVE_VQSHLU_imms8
2378 11161494U, // MVE_VQSHL_by_vecs16
2379 11685782U, // MVE_VQSHL_by_vecs32
2380 12210070U, // MVE_VQSHL_by_vecs8
2381 12734358U, // MVE_VQSHL_by_vecu16
2382 13258646U, // MVE_VQSHL_by_vecu32
2383 13782934U, // MVE_VQSHL_by_vecu8
2384 11161494U, // MVE_VQSHL_qrs16
2385 11685782U, // MVE_VQSHL_qrs32
2386 12210070U, // MVE_VQSHL_qrs8
2387 12734358U, // MVE_VQSHL_qru16
2388 13258646U, // MVE_VQSHL_qru32
2389 13782934U, // MVE_VQSHL_qru8
2390 11161494U, // MVE_VQSHLimms16
2391 11685782U, // MVE_VQSHLimms32
2392 12210070U, // MVE_VQSHLimms8
2393 12734358U, // MVE_VQSHLimmu16
2394 13258646U, // MVE_VQSHLimmu32
2395 13782934U, // MVE_VQSHLimmu8
2396 11152434U, // MVE_VQSHRNbhs16
2397 11676722U, // MVE_VQSHRNbhs32
2398 12725298U, // MVE_VQSHRNbhu16
2399 13249586U, // MVE_VQSHRNbhu32
2400 11154198U, // MVE_VQSHRNths16
2401 11678486U, // MVE_VQSHRNths32
2402 12727062U, // MVE_VQSHRNthu16
2403 13251350U, // MVE_VQSHRNthu32
2404 11152466U, // MVE_VQSHRUNs16bh
2405 11154230U, // MVE_VQSHRUNs16th
2406 11676754U, // MVE_VQSHRUNs32bh
2407 11678518U, // MVE_VQSHRUNs32th
2408 11160792U, // MVE_VQSUB_qr_s16
2409 11685080U, // MVE_VQSUB_qr_s32
2410 12209368U, // MVE_VQSUB_qr_s8
2411 12733656U, // MVE_VQSUB_qr_u16
2412 13257944U, // MVE_VQSUB_qr_u32
2413 13782232U, // MVE_VQSUB_qr_u8
2414 11160792U, // MVE_VQSUBs16
2415 11685080U, // MVE_VQSUBs32
2416 12209368U, // MVE_VQSUBs8
2417 12733656U, // MVE_VQSUBu16
2418 13257944U, // MVE_VQSUBu32
2419 13782232U, // MVE_VQSUBu8
2420 1788408U, // MVE_VREV16_8
2421 739609U, // MVE_VREV32_16
2422 1788185U, // MVE_VREV32_8
2423 739695U, // MVE_VREV64_16
2424 1263983U, // MVE_VREV64_32
2425 1788271U, // MVE_VREV64_8
2426 11160935U, // MVE_VRHADDs16
2427 11685223U, // MVE_VRHADDs32
2428 12209511U, // MVE_VRHADDs8
2429 12733799U, // MVE_VRHADDu16
2430 13258087U, // MVE_VRHADDu32
2431 13782375U, // MVE_VRHADDu8
2432 8080238U, // MVE_VRINTf16A
2433 8081518U, // MVE_VRINTf16M
2434 8081620U, // MVE_VRINTf16N
2435 8081760U, // MVE_VRINTf16P
2436 8082895U, // MVE_VRINTf16X
2437 8082945U, // MVE_VRINTf16Z
2438 8604526U, // MVE_VRINTf32A
2439 8605806U, // MVE_VRINTf32M
2440 8605908U, // MVE_VRINTf32N
2441 8606048U, // MVE_VRINTf32P
2442 8607183U, // MVE_VRINTf32X
2443 8607233U, // MVE_VRINTf32Z
2444 11700985U, // MVE_VRMLALDAVHas32
2445 13273849U, // MVE_VRMLALDAVHau32
2446 11703424U, // MVE_VRMLALDAVHaxs32
2447 11677387U, // MVE_VRMLALDAVHs32
2448 13250251U, // MVE_VRMLALDAVHu32
2449 11679118U, // MVE_VRMLALDAVHxs32
2450 11700997U, // MVE_VRMLSLDAVHas32
2451 11703437U, // MVE_VRMLSLDAVHaxs32
2452 11677398U, // MVE_VRMLSLDAVHs32
2453 11679130U, // MVE_VRMLSLDAVHxs32
2454 11161211U, // MVE_VRMULHs16
2455 11685499U, // MVE_VRMULHs32
2456 12209787U, // MVE_VRMULHs8
2457 12734075U, // MVE_VRMULHu16
2458 13258363U, // MVE_VRMULHu32
2459 13782651U, // MVE_VRMULHu8
2460 11161514U, // MVE_VRSHL_by_vecs16
2461 11685802U, // MVE_VRSHL_by_vecs32
2462 12210090U, // MVE_VRSHL_by_vecs8
2463 12734378U, // MVE_VRSHL_by_vecu16
2464 13258666U, // MVE_VRSHL_by_vecu32
2465 13782954U, // MVE_VRSHL_by_vecu8
2466 11161514U, // MVE_VRSHL_qrs16
2467 11685802U, // MVE_VRSHL_qrs32
2468 12210090U, // MVE_VRSHL_qrs8
2469 12734378U, // MVE_VRSHL_qru16
2470 13258666U, // MVE_VRSHL_qru32
2471 13782954U, // MVE_VRSHL_qru8
2472 14822467U, // MVE_VRSHRNi16bh
2473 14824231U, // MVE_VRSHRNi16th
2474 14298179U, // MVE_VRSHRNi32bh
2475 14299943U, // MVE_VRSHRNi32th
2476 11162054U, // MVE_VRSHR_imms16
2477 11686342U, // MVE_VRSHR_imms32
2478 12210630U, // MVE_VRSHR_imms8
2479 12734918U, // MVE_VRSHR_immu16
2480 13259206U, // MVE_VRSHR_immu32
2481 13783494U, // MVE_VRSHR_immu8
2482 14314765U, // MVE_VSBC
2483 14298877U, // MVE_VSBCI
2484 875195684U, // MVE_VSHLC
2485 11160587U, // MVE_VSHLL_imms16bh
2486 11162350U, // MVE_VSHLL_imms16th
2487 12209163U, // MVE_VSHLL_imms8bh
2488 12210926U, // MVE_VSHLL_imms8th
2489 12733451U, // MVE_VSHLL_immu16bh
2490 12735214U, // MVE_VSHLL_immu16th
2491 13782027U, // MVE_VSHLL_immu8bh
2492 13783790U, // MVE_VSHLL_immu8th
2493 11226123U, // MVE_VSHLL_lws16bh
2494 11227886U, // MVE_VSHLL_lws16th
2495 12274699U, // MVE_VSHLL_lws8bh
2496 12276462U, // MVE_VSHLL_lws8th
2497 12798987U, // MVE_VSHLL_lwu16bh
2498 12800750U, // MVE_VSHLL_lwu16th
2499 13847563U, // MVE_VSHLL_lwu8bh
2500 13849326U, // MVE_VSHLL_lwu8th
2501 11161520U, // MVE_VSHL_by_vecs16
2502 11685808U, // MVE_VSHL_by_vecs32
2503 12210096U, // MVE_VSHL_by_vecs8
2504 12734384U, // MVE_VSHL_by_vecu16
2505 13258672U, // MVE_VSHL_by_vecu32
2506 13782960U, // MVE_VSHL_by_vecu8
2507 14831536U, // MVE_VSHL_immi16
2508 14307248U, // MVE_VSHL_immi32
2509 15355824U, // MVE_VSHL_immi8
2510 11161520U, // MVE_VSHL_qrs16
2511 11685808U, // MVE_VSHL_qrs32
2512 12210096U, // MVE_VSHL_qrs8
2513 12734384U, // MVE_VSHL_qru16
2514 13258672U, // MVE_VSHL_qru32
2515 13782960U, // MVE_VSHL_qru8
2516 14822475U, // MVE_VSHRNi16bh
2517 14824239U, // MVE_VSHRNi16th
2518 14298187U, // MVE_VSHRNi32bh
2519 14299951U, // MVE_VSHRNi32th
2520 11162060U, // MVE_VSHR_imms16
2521 11686348U, // MVE_VSHR_imms32
2522 12210636U, // MVE_VSHR_imms8
2523 12734924U, // MVE_VSHR_immu16
2524 13259212U, // MVE_VSHR_immu32
2525 13783500U, // MVE_VSHR_immu8
2526 667409U, // MVE_VSLIimm16
2527 1191697U, // MVE_VSLIimm32
2528 1715985U, // MVE_VSLIimm8
2529 667414U, // MVE_VSRIimm16
2530 1191702U, // MVE_VSRIimm32
2531 1715990U, // MVE_VSRIimm8
2532 24863607U, // MVE_VST20_16
2533 246647U, // MVE_VST20_16_wb
2534 24862737U, // MVE_VST20_32
2535 245777U, // MVE_VST20_32_wb
2536 24864242U, // MVE_VST20_8
2537 247282U, // MVE_VST20_8_wb
2538 24863647U, // MVE_VST21_16
2539 246687U, // MVE_VST21_16_wb
2540 24862803U, // MVE_VST21_32
2541 245843U, // MVE_VST21_32_wb
2542 24864278U, // MVE_VST21_8
2543 247318U, // MVE_VST21_8_wb
2544 24871819U, // MVE_VST40_16
2545 254859U, // MVE_VST40_16_wb
2546 24870949U, // MVE_VST40_32
2547 253989U, // MVE_VST40_32_wb
2548 24872452U, // MVE_VST40_8
2549 255492U, // MVE_VST40_8_wb
2550 24871859U, // MVE_VST41_16
2551 254899U, // MVE_VST41_16_wb
2552 24871015U, // MVE_VST41_32
2553 254055U, // MVE_VST41_32_wb
2554 24872488U, // MVE_VST41_8
2555 255528U, // MVE_VST41_8_wb
2556 24871879U, // MVE_VST42_16
2557 254919U, // MVE_VST42_16_wb
2558 24871061U, // MVE_VST42_32
2559 254101U, // MVE_VST42_32_wb
2560 24872506U, // MVE_VST42_8
2561 255546U, // MVE_VST42_8_wb
2562 24871899U, // MVE_VST43_16
2563 254939U, // MVE_VST43_16_wb
2564 24871094U, // MVE_VST43_32
2565 254134U, // MVE_VST43_32_wb
2566 24872524U, // MVE_VST43_8
2567 255564U, // MVE_VST43_8_wb
2568 674952U, // MVE_VSTRB16
2569 940190856U, // MVE_VSTRB16_post
2570 940190856U, // MVE_VSTRB16_pre
2571 674952U, // MVE_VSTRB16_rq
2572 1199240U, // MVE_VSTRB32
2573 940715144U, // MVE_VSTRB32_post
2574 940715144U, // MVE_VSTRB32_pre
2575 1199240U, // MVE_VSTRB32_rq
2576 1723528U, // MVE_VSTRB8_rq
2577 1723528U, // MVE_VSTRBU8
2578 941239432U, // MVE_VSTRBU8_post
2579 941239432U, // MVE_VSTRBU8_pre
2580 15879586U, // MVE_VSTRD64_qi
2581 955395490U, // MVE_VSTRD64_qi_pre
2582 15879586U, // MVE_VSTRD64_rq
2583 15879586U, // MVE_VSTRD64_rq_u
2584 675470U, // MVE_VSTRH16_rq
2585 675470U, // MVE_VSTRH16_rq_u
2586 1199758U, // MVE_VSTRH32
2587 940715662U, // MVE_VSTRH32_post
2588 940715662U, // MVE_VSTRH32_pre
2589 1199758U, // MVE_VSTRH32_rq
2590 1199758U, // MVE_VSTRH32_rq_u
2591 675470U, // MVE_VSTRHU16
2592 940191374U, // MVE_VSTRHU16_post
2593 940191374U, // MVE_VSTRHU16_pre
2594 1201269U, // MVE_VSTRW32_qi
2595 940717173U, // MVE_VSTRW32_qi_pre
2596 1201269U, // MVE_VSTRW32_rq
2597 1201269U, // MVE_VSTRW32_rq_u
2598 1201269U, // MVE_VSTRWU32
2599 940717173U, // MVE_VSTRWU32_post
2600 940717173U, // MVE_VSTRWU32_pre
2601 8015070U, // MVE_VSUB_qr_f16
2602 8539358U, // MVE_VSUB_qr_f32
2603 14830814U, // MVE_VSUB_qr_i16
2604 14306526U, // MVE_VSUB_qr_i32
2605 15355102U, // MVE_VSUB_qr_i8
2606 8015070U, // MVE_VSUBf16
2607 8539358U, // MVE_VSUBf32
2608 14830814U, // MVE_VSUBi16
2609 14306526U, // MVE_VSUBi32
2610 15355102U, // MVE_VSUBi8
2611 942752751U, // MVE_WLSTP_16
2612 942751998U, // MVE_WLSTP_32
2613 942752360U, // MVE_WLSTP_64
2614 942753409U, // MVE_WLSTP_8
2615 2658555U, // MVNi
2616 2658555U, // MVNr
2617 2633979U, // MVNsi
2618 2691323U, // MVNsr
2619 942752186U, // NEON_VMAXNMNDf
2620 942753081U, // NEON_VMAXNMNDh
2621 942752186U, // NEON_VMAXNMNQf
2622 942753081U, // NEON_VMAXNMNQh
2623 942752174U, // NEON_VMINNMNDf
2624 942753069U, // NEON_VMINNMNDh
2625 942752174U, // NEON_VMINNMNQf
2626 942753069U, // NEON_VMINNMNQh
2627 2634215U, // ORRri
2628 2634215U, // ORRrr
2629 2691559U, // ORRrsi
2630 78311U, // ORRrsr
2631 2667156U, // PKHBT
2632 2665639U, // PKHTB
2633 264176U, // PLDWi12
2634 272368U, // PLDWrs
2635 264010U, // PLDi12
2636 272202U, // PLDrs
2637 264056U, // PLIi12
2638 272248U, // PLIrs
2639 2682235U, // QADD
2640 2681301U, // QADD16
2641 2681404U, // QADD8
2642 2684352U, // QASX
2643 2682209U, // QDADD
2644 2682060U, // QDSUB
2645 2684098U, // QSAX
2646 2682073U, // QSUB
2647 2681263U, // QSUB16
2648 2681365U, // QSUB8
2649 2650847U, // RBIT
2650 2651171U, // REV
2651 2648569U, // REV16
2652 2649787U, // REVSH
2653 4802283U, // RFEDA
2654 25249515U, // RFEDA_UPD
2655 4802314U, // RFEDB
2656 25249546U, // RFEDB_UPD
2657 4802290U, // RFEIA
2658 25249522U, // RFEIA_UPD
2659 4802321U, // RFEIB
2660 25249553U, // RFEIB_UPD
2661 2632856U, // RSBri
2662 2632856U, // RSBrr
2663 2690200U, // RSBrsi
2664 76952U, // RSBrsr
2665 2633015U, // RSCri
2666 2633015U, // RSCrr
2667 2690359U, // RSCrsi
2668 77111U, // RSCrsr
2669 2681308U, // SADD16
2670 2681410U, // SADD8
2671 2684357U, // SASX
2672 3215U, // SB
2673 2632974U, // SBCri
2674 2632974U, // SBCrr
2675 2690318U, // SBCrsi
2676 77070U, // SBCrsr
2677 2667866U, // SBFX
2678 2683943U, // SDIV
2679 2682754U, // SEL
2680 280399U, // SETEND
2681 4802460U, // SETPAN
2682 875643072U, // SHA1C
2683 942751946U, // SHA1H
2684 875643104U, // SHA1M
2685 875643114U, // SHA1P
2686 875642927U, // SHA1SU0
2687 875642993U, // SHA1SU1
2688 875643092U, // SHA256H
2689 875643039U, // SHA256H2
2690 875642939U, // SHA256SU0
2691 875643005U, // SHA256SU1
2692 2681284U, // SHADD16
2693 2681389U, // SHADD8
2694 2684339U, // SHASX
2695 2684085U, // SHSAX
2696 2681246U, // SHSUB16
2697 2681350U, // SHSUB8
2698 2731306U, // SMC
2699 2665419U, // SMLABB
2700 2667149U, // SMLABT
2701 2665795U, // SMLAD
2702 2667792U, // SMLADX
2703 290630U, // SMLAL
2704 2755538U, // SMLALBB
2705 2757274U, // SMLALBT
2706 2755973U, // SMLALD
2707 2757918U, // SMLALDX
2708 2755757U, // SMLALTB
2709 2757516U, // SMLALTT
2710 2665632U, // SMLATB
2711 2667397U, // SMLATT
2712 2665699U, // SMLAWB
2713 2667451U, // SMLAWT
2714 2665896U, // SMLSD
2715 2667822U, // SMLSDX
2716 2755984U, // SMLSLD
2717 2757926U, // SMLSLDX
2718 2665265U, // SMMLA
2719 2666911U, // SMMLAR
2720 2667060U, // SMMLS
2721 2666991U, // SMMLSR
2722 2682939U, // SMMUL
2723 2683345U, // SMMULR
2724 2682185U, // SMUAD
2725 2684183U, // SMUADX
2726 2681818U, // SMULBB
2727 2683554U, // SMULBT
2728 2691052U, // SMULL
2729 2682037U, // SMULTB
2730 2683796U, // SMULTT
2731 2682090U, // SMULWB
2732 2683842U, // SMULWT
2733 2682286U, // SMUSD
2734 2684213U, // SMUSDX
2735 4802618U, // SRSDA
2736 4802570U, // SRSDA_UPD
2737 4802640U, // SRSDB
2738 4802594U, // SRSDB_UPD
2739 4802629U, // SRSIA
2740 4802582U, // SRSIA_UPD
2741 4802651U, // SRSIB
2742 4802606U, // SRSIB_UPD
2743 2667134U, // SSAT
2744 2681322U, // SSAT16
2745 2684103U, // SSAX
2746 2681270U, // SSUB16
2747 2681371U, // SSUB8
2748 1620223881U, // STC2L_OFFSET
2749 1687332745U, // STC2L_OPTION
2750 1687332745U, // STC2L_POST
2751 1754441609U, // STC2L_PRE
2752 1620222521U, // STC2_OFFSET
2753 1687331385U, // STC2_OPTION
2754 1687331385U, // STC2_POST
2755 1754440249U, // STC2_PRE
2756 1344843624U, // STCL_OFFSET
2757 1344843624U, // STCL_OPTION
2758 1344843624U, // STCL_POST
2759 1344843624U, // STCL_PRE
2760 1344843067U, // STC_OFFSET
2761 1344843067U, // STC_OPTION
2762 1344843067U, // STC_POST
2763 1344843067U, // STC_PRE
2764 2650161U, // STL
2765 2649122U, // STLB
2766 2684226U, // STLEX
2767 2682104U, // STLEXB
2768 2682299U, // STLEXD
2769 2682600U, // STLEXH
2770 2649701U, // STLH
2771 2730739U, // STMDA
2772 942172915U, // STMDA_UPD
2773 2730995U, // STMDB
2774 942173171U, // STMDB_UPD
2775 2732151U, // STMIA
2776 942174327U, // STMIA_UPD
2777 2731013U, // STMIB
2778 942173189U, // STMIB_UPD
2779 942199471U, // STRBT_POST_IMM
2780 942199471U, // STRBT_POST_REG
2781 942197897U, // STRB_POST_IMM
2782 942197897U, // STRB_POST_REG
2783 942189705U, // STRB_PRE_IMM
2784 942197897U, // STRB_PRE_REG
2785 2681993U, // STRBi12
2786 2665609U, // STRBrs
2787 2674083U, // STRD
2788 942280099U, // STRD_POST
2789 942280099U, // STRD_PRE
2790 2684244U, // STREX
2791 2682118U, // STREXB
2792 2682313U, // STREXD
2793 2682614U, // STREXH
2794 2666127U, // STRH
2795 942191314U, // STRHTi
2796 942199506U, // STRHTr
2797 942198415U, // STRH_POST
2798 942198415U, // STRH_PRE
2799 942199670U, // STRT_POST_IMM
2800 942199670U, // STRT_POST_REG
2801 942199305U, // STR_POST_IMM
2802 942199305U, // STR_POST_REG
2803 942191113U, // STR_PRE_IMM
2804 942199305U, // STR_PRE_REG
2805 2683401U, // STRi12
2806 2667017U, // STRrs
2807 2632910U, // SUBri
2808 2632910U, // SUBrr
2809 2690254U, // SUBrsi
2810 77006U, // SUBrsr
2811 2731327U, // SVC
2812 2683277U, // SWP
2813 2681981U, // SWPB
2814 2665407U, // SXTAB
2815 2664832U, // SXTAB16
2816 2666031U, // SXTAH
2817 2682050U, // SXTB
2818 2681232U, // SXTB16
2819 2682561U, // SXTH
2820 2650523U, // TEQri
2821 2650523U, // TEQrr
2822 2683291U, // TEQrsi
2823 2666907U, // TEQrsr
2824 4364U, // TRAP
2825 296743U, // TSB
2826 2651009U, // TSTri
2827 2651009U, // TSTrr
2828 2683777U, // TSTrsi
2829 2667393U, // TSTrsr
2830 2681315U, // UADD16
2831 2681416U, // UADD8
2832 2684362U, // UASX
2833 2667871U, // UBFX
2834 4802395U, // UDF
2835 2683948U, // UDIV
2836 2681292U, // UHADD16
2837 2681396U, // UHADD8
2838 2684345U, // UHASX
2839 2684091U, // UHSAX
2840 2681254U, // UHSUB16
2841 2681357U, // UHSUB8
2842 2756395U, // UMAAL
2843 290636U, // UMLAL
2844 2691058U, // UMULL
2845 2681300U, // UQADD16
2846 2681403U, // UQADD8
2847 2684351U, // UQASX
2848 2684097U, // UQSAX
2849 2681262U, // UQSUB16
2850 2681364U, // UQSUB8
2851 2681383U, // USAD8
2852 2664959U, // USADA8
2853 2667139U, // USAT
2854 2681329U, // USAT16
2855 2684108U, // USAX
2856 2681277U, // USUB16
2857 2681377U, // USUB8
2858 2665413U, // UXTAB
2859 2664840U, // UXTAB16
2860 2666037U, // UXTAH
2861 2682055U, // UXTB
2862 2681239U, // UXTB16
2863 2682566U, // UXTH
2864 11579185U, // VABALsv2i64
2865 11054897U, // VABALsv4i32
2866 12103473U, // VABALsv8i16
2867 13152049U, // VABALuv2i64
2868 12627761U, // VABALuv4i32
2869 13676337U, // VABALuv8i16
2870 12102354U, // VABAsv16i8
2871 11578066U, // VABAsv2i32
2872 11053778U, // VABAsv4i16
2873 11578066U, // VABAsv4i32
2874 11053778U, // VABAsv8i16
2875 12102354U, // VABAsv8i8
2876 13675218U, // VABAuv16i8
2877 13150930U, // VABAuv2i32
2878 12626642U, // VABAuv4i16
2879 13150930U, // VABAuv4i32
2880 12626642U, // VABAuv8i16
2881 13675218U, // VABAuv8i8
2882 11595629U, // VABDLsv2i64
2883 11071341U, // VABDLsv4i32
2884 12119917U, // VABDLsv8i16
2885 13168493U, // VABDLuv2i64
2886 12644205U, // VABDLuv4i32
2887 13692781U, // VABDLuv8i16
2888 8449359U, // VABDfd
2889 8449359U, // VABDfq
2890 7925071U, // VABDhd
2891 7925071U, // VABDhq
2892 12119375U, // VABDsv16i8
2893 11595087U, // VABDsv2i32
2894 11070799U, // VABDsv4i16
2895 11595087U, // VABDsv4i32
2896 11070799U, // VABDsv8i16
2897 12119375U, // VABDsv8i8
2898 13692239U, // VABDuv16i8
2899 13167951U, // VABDuv2i32
2900 12643663U, // VABDuv4i16
2901 13167951U, // VABDuv4i32
2902 12643663U, // VABDuv8i16
2903 13692239U, // VABDuv8i8
2904 1282437669U, // VABSD
2905 7893541U, // VABSH
2906 8417829U, // VABSS
2907 8417829U, // VABSfd
2908 8417829U, // VABSfq
2909 7893541U, // VABShd
2910 7893541U, // VABShq
2911 12087845U, // VABSv16i8
2912 11563557U, // VABSv2i32
2913 11039269U, // VABSv4i16
2914 11563557U, // VABSv4i32
2915 11039269U, // VABSv8i16
2916 12087845U, // VABSv8i8
2917 8449488U, // VACGEfd
2918 8449488U, // VACGEfq
2919 7925200U, // VACGEhd
2920 7925200U, // VACGEhq
2921 8450753U, // VACGTfd
2922 8450753U, // VACGTfq
2923 7926465U, // VACGThd
2924 7926465U, // VACGThq
2925 1282469248U, // VADDD
2926 7925120U, // VADDH
2927 962654360U, // VADDHNv2i32
2928 14217368U, // VADDHNv4i16
2929 14741656U, // VADDHNv8i8
2930 11595642U, // VADDLsv2i64
2931 11071354U, // VADDLsv4i32
2932 12119930U, // VADDLsv8i16
2933 13168506U, // VADDLuv2i64
2934 12644218U, // VADDLuv4i32
2935 13692794U, // VADDLuv8i16
2936 8449408U, // VADDS
2937 11596900U, // VADDWsv2i64
2938 11072612U, // VADDWsv4i32
2939 12121188U, // VADDWsv8i16
2940 13169764U, // VADDWuv2i64
2941 12645476U, // VADDWuv4i32
2942 13694052U, // VADDWuv8i16
2943 8449408U, // VADDfd
2944 8449408U, // VADDfq
2945 7925120U, // VADDhd
2946 7925120U, // VADDhq
2947 15265152U, // VADDv16i8
2948 962653568U, // VADDv1i64
2949 14216576U, // VADDv2i32
2950 962653568U, // VADDv2i64
2951 14740864U, // VADDv4i16
2952 14216576U, // VADDv4i32
2953 14740864U, // VADDv8i16
2954 15265152U, // VADDv8i8
2955 2682263U, // VANDd
2956 2682263U, // VANDq
2957 1010394566U, // VBF16MALBQ
2958 1010394566U, // VBF16MALBQI
2959 1010394578U, // VBF16MALTQ
2960 1010394578U, // VBF16MALTQI
2961 2682143U, // VBICd
2962 14216479U, // VBICiv2i32
2963 14740767U, // VBICiv4i16
2964 14216479U, // VBICiv4i32
2965 14740767U, // VBICiv8i16
2966 2682143U, // VBICq
2967 2665976U, // VBIFd
2968 2665976U, // VBIFq
2969 2667236U, // VBITd
2970 2667236U, // VBITq
2971 2666526U, // VBSLd
2972 2666526U, // VBSLq
2973 0U, // VBSPd
2974 0U, // VBSPq
2975 942752151U, // VCADDv2f32
2976 942753024U, // VCADDv4f16
2977 942752151U, // VCADDv4f32
2978 942753024U, // VCADDv8f16
2979 8450454U, // VCEQfd
2980 8450454U, // VCEQfq
2981 7926166U, // VCEQhd
2982 7926166U, // VCEQhq
2983 15266198U, // VCEQv16i8
2984 14217622U, // VCEQv2i32
2985 14741910U, // VCEQv4i16
2986 14217622U, // VCEQv4i32
2987 14741910U, // VCEQv8i16
2988 15266198U, // VCEQv8i8
2989 15233430U, // VCEQzv16i8
2990 8417686U, // VCEQzv2f32
2991 14184854U, // VCEQzv2i32
2992 7893398U, // VCEQzv4f16
2993 8417686U, // VCEQzv4f32
2994 14709142U, // VCEQzv4i16
2995 14184854U, // VCEQzv4i32
2996 7893398U, // VCEQzv8f16
2997 14709142U, // VCEQzv8i16
2998 15233430U, // VCEQzv8i8
2999 8449494U, // VCGEfd
3000 8449494U, // VCGEfq
3001 7925206U, // VCGEhd
3002 7925206U, // VCGEhq
3003 12119510U, // VCGEsv16i8
3004 11595222U, // VCGEsv2i32
3005 11070934U, // VCGEsv4i16
3006 11595222U, // VCGEsv4i32
3007 11070934U, // VCGEsv8i16
3008 12119510U, // VCGEsv8i8
3009 13692374U, // VCGEuv16i8
3010 13168086U, // VCGEuv2i32
3011 12643798U, // VCGEuv4i16
3012 13168086U, // VCGEuv4i32
3013 12643798U, // VCGEuv8i16
3014 13692374U, // VCGEuv8i8
3015 12086742U, // VCGEzv16i8
3016 8416726U, // VCGEzv2f32
3017 11562454U, // VCGEzv2i32
3018 7892438U, // VCGEzv4f16
3019 8416726U, // VCGEzv4f32
3020 11038166U, // VCGEzv4i16
3021 11562454U, // VCGEzv4i32
3022 7892438U, // VCGEzv8f16
3023 11038166U, // VCGEzv8i16
3024 12086742U, // VCGEzv8i8
3025 8450759U, // VCGTfd
3026 8450759U, // VCGTfq
3027 7926471U, // VCGThd
3028 7926471U, // VCGThq
3029 12120775U, // VCGTsv16i8
3030 11596487U, // VCGTsv2i32
3031 11072199U, // VCGTsv4i16
3032 11596487U, // VCGTsv4i32
3033 11072199U, // VCGTsv8i16
3034 12120775U, // VCGTsv8i8
3035 13693639U, // VCGTuv16i8
3036 13169351U, // VCGTuv2i32
3037 12645063U, // VCGTuv4i16
3038 13169351U, // VCGTuv4i32
3039 12645063U, // VCGTuv8i16
3040 13693639U, // VCGTuv8i8
3041 12088007U, // VCGTzv16i8
3042 8417991U, // VCGTzv2f32
3043 11563719U, // VCGTzv2i32
3044 7893703U, // VCGTzv4f16
3045 8417991U, // VCGTzv4f32
3046 11039431U, // VCGTzv4i16
3047 11563719U, // VCGTzv4i32
3048 7893703U, // VCGTzv8f16
3049 11039431U, // VCGTzv8i16
3050 12088007U, // VCGTzv8i8
3051 12086747U, // VCLEzv16i8
3052 8416731U, // VCLEzv2f32
3053 11562459U, // VCLEzv2i32
3054 7892443U, // VCLEzv4f16
3055 8416731U, // VCLEzv4f32
3056 11038171U, // VCLEzv4i16
3057 11562459U, // VCLEzv4i32
3058 7892443U, // VCLEzv8f16
3059 11038171U, // VCLEzv8i16
3060 12086747U, // VCLEzv8i8
3061 12087855U, // VCLSv16i8
3062 11563567U, // VCLSv2i32
3063 11039279U, // VCLSv4i16
3064 11563567U, // VCLSv4i32
3065 11039279U, // VCLSv8i16
3066 12087855U, // VCLSv8i8
3067 12088041U, // VCLTzv16i8
3068 8418025U, // VCLTzv2f32
3069 11563753U, // VCLTzv2i32
3070 7893737U, // VCLTzv4f16
3071 8418025U, // VCLTzv4f32
3072 11039465U, // VCLTzv4i16
3073 11563753U, // VCLTzv4i32
3074 7893737U, // VCLTzv8f16
3075 11039465U, // VCLTzv8i16
3076 12088041U, // VCLTzv8i8
3077 15234556U, // VCLZv16i8
3078 14185980U, // VCLZv2i32
3079 14710268U, // VCLZv4i16
3080 14185980U, // VCLZv4i32
3081 14710268U, // VCLZv8i16
3082 15234556U, // VCLZv8i8
3083 875643264U, // VCMLAv2f32
3084 875643264U, // VCMLAv2f32_indexed
3085 875644137U, // VCMLAv4f16
3086 875644137U, // VCMLAv4f16_indexed
3087 875643264U, // VCMLAv4f32
3088 875643264U, // VCMLAv4f32_indexed
3089 875644137U, // VCMLAv8f16
3090 875644137U, // VCMLAv8f16_indexed
3091 1282437402U, // VCMPD
3092 1282436583U, // VCMPED
3093 7892455U, // VCMPEH
3094 8416743U, // VCMPES
3095 2154933735U, // VCMPEZD
3096 7974375U, // VCMPEZH
3097 8498663U, // VCMPEZS
3098 7893274U, // VCMPH
3099 8417562U, // VCMPS
3100 2154934554U, // VCMPZD
3101 7975194U, // VCMPZH
3102 8499482U, // VCMPZS
3103 1602316U, // VCNTd
3104 1602316U, // VCNTq
3105 942752008U, // VCVTANSDf
3106 942752881U, // VCVTANSDh
3107 942752008U, // VCVTANSQf
3108 942752881U, // VCVTANSQh
3109 942752068U, // VCVTANUDf
3110 942752941U, // VCVTANUDh
3111 942752068U, // VCVTANUQf
3112 942752941U, // VCVTANUQh
3113 942752370U, // VCVTASD
3114 942752761U, // VCVTASH
3115 942752008U, // VCVTASS
3116 942752430U, // VCVTAUD
3117 942752821U, // VCVTAUH
3118 942752068U, // VCVTAUS
3119 25750716U, // VCVTBDH
3120 26242236U, // VCVTBHD
3121 17853628U, // VCVTBHS
3122 888728764U, // VCVTBSH
3123 26768305U, // VCVTDS
3124 942752023U, // VCVTMNSDf
3125 942752896U, // VCVTMNSDh
3126 942752023U, // VCVTMNSQf
3127 942752896U, // VCVTMNSQh
3128 942752083U, // VCVTMNUDf
3129 942752956U, // VCVTMNUDh
3130 942752083U, // VCVTMNUQf
3131 942752956U, // VCVTMNUQh
3132 942752385U, // VCVTMSD
3133 942752776U, // VCVTMSH
3134 942752023U, // VCVTMSS
3135 942752445U, // VCVTMUD
3136 942752836U, // VCVTMUH
3137 942752083U, // VCVTMUS
3138 942752038U, // VCVTNNSDf
3139 942752911U, // VCVTNNSDh
3140 942752038U, // VCVTNNSQf
3141 942752911U, // VCVTNNSQh
3142 942752098U, // VCVTNNUDf
3143 942752971U, // VCVTNNUDh
3144 942752098U, // VCVTNNUQf
3145 942752971U, // VCVTNNUQh
3146 942752400U, // VCVTNSD
3147 942752791U, // VCVTNSH
3148 942752038U, // VCVTNSS
3149 942752460U, // VCVTNUD
3150 942752851U, // VCVTNUH
3151 942752098U, // VCVTNUS
3152 942752053U, // VCVTPNSDf
3153 942752926U, // VCVTPNSDh
3154 942752053U, // VCVTPNSQf
3155 942752926U, // VCVTPNSQh
3156 942752113U, // VCVTPNUDf
3157 942752986U, // VCVTPNUDh
3158 942752113U, // VCVTPNUQf
3159 942752986U, // VCVTPNUQh
3160 942752415U, // VCVTPSD
3161 942752806U, // VCVTPSH
3162 942752053U, // VCVTPSS
3163 942752475U, // VCVTPUD
3164 942752866U, // VCVTPUH
3165 942752113U, // VCVTPUS
3166 27292593U, // VCVTSD
3167 25752479U, // VCVTTDH
3168 26243999U, // VCVTTHD
3169 17855391U, // VCVTTHS
3170 888730527U, // VCVTTSH
3171 955806641U, // VCVTf2h
3172 1227912113U, // VCVTf2sd
3173 1227912113U, // VCVTf2sq
3174 1228960689U, // VCVTf2ud
3175 1228960689U, // VCVTf2uq
3176 1295053745U, // VCVTf2xsd
3177 1295053745U, // VCVTf2xsq
3178 1296102321U, // VCVTf2xud
3179 1296102321U, // VCVTf2xuq
3180 17855409U, // VCVTh2f
3181 1227387825U, // VCVTh2sd
3182 1227387825U, // VCVTh2sq
3183 1228436401U, // VCVTh2ud
3184 1228436401U, // VCVTh2uq
3185 1294529457U, // VCVTh2xsd
3186 1294529457U, // VCVTh2xsq
3187 1295578033U, // VCVTh2xud
3188 1295578033U, // VCVTh2xuq
3189 1226339249U, // VCVTs2fd
3190 1226339249U, // VCVTs2fq
3191 1224766385U, // VCVTs2hd
3192 1224766385U, // VCVTs2hq
3193 1226863537U, // VCVTu2fd
3194 1226863537U, // VCVTu2fq
3195 1225290673U, // VCVTu2hd
3196 1225290673U, // VCVTu2hq
3197 1293480881U, // VCVTxs2fd
3198 1293480881U, // VCVTxs2fq
3199 1291908017U, // VCVTxs2hd
3200 1291908017U, // VCVTxs2hq
3201 1294005169U, // VCVTxu2fd
3202 1294005169U, // VCVTxu2fq
3203 1292432305U, // VCVTxu2hd
3204 1292432305U, // VCVTxu2hq
3205 1282470961U, // VDIVD
3206 7926833U, // VDIVH
3207 8451121U, // VDIVS
3208 553337U, // VDUP16d
3209 553337U, // VDUP16q
3210 1077625U, // VDUP32d
3211 1077625U, // VDUP32q
3212 1601913U, // VDUP8d
3213 1601913U, // VDUP8q
3214 586105U, // VDUPLN16d
3215 586105U, // VDUPLN16q
3216 1110393U, // VDUPLN32d
3217 1110393U, // VDUPLN32q
3218 1634681U, // VDUPLN8d
3219 1634681U, // VDUPLN8q
3220 2683352U, // VEORd
3221 2683352U, // VEORq
3222 570313U, // VEXTd16
3223 1094601U, // VEXTd32
3224 1618889U, // VEXTd8
3225 570313U, // VEXTq16
3226 1094601U, // VEXTq32
3227 15774665U, // VEXTq64
3228 1618889U, // VEXTq8
3229 1282452290U, // VFMAD
3230 7908162U, // VFMAH
3231 942753047U, // VFMALD
3232 942753047U, // VFMALDI
3233 942753047U, // VFMALQ
3234 942753047U, // VFMALQI
3235 8432450U, // VFMAS
3236 8432450U, // VFMAfd
3237 8432450U, // VFMAfq
3238 7908162U, // VFMAhd
3239 7908162U, // VFMAhq
3240 1282454085U, // VFMSD
3241 7909957U, // VFMSH
3242 942753058U, // VFMSLD
3243 942753058U, // VFMSLDI
3244 942753058U, // VFMSLQ
3245 942753058U, // VFMSLQI
3246 8434245U, // VFMSS
3247 8434245U, // VFMSfd
3248 8434245U, // VFMSfq
3249 7909957U, // VFMShd
3250 7909957U, // VFMShq
3251 1282452295U, // VFNMAD
3252 7908167U, // VFNMAH
3253 8432455U, // VFNMAS
3254 1282454090U, // VFNMSD
3255 7909962U, // VFNMSH
3256 8434250U, // VFNMSS
3257 942752526U, // VFP_VMAXNMD
3258 942753081U, // VFP_VMAXNMH
3259 942752186U, // VFP_VMAXNMS
3260 942752514U, // VFP_VMINNMD
3261 942753069U, // VFP_VMINNMH
3262 942752174U, // VFP_VMINNMS
3263 1111123U, // VGETLNi32
3264 11072595U, // VGETLNs16
3265 12121171U, // VGETLNs8
3266 12645459U, // VGETLNu16
3267 13694035U, // VGETLNu8
3268 12119406U, // VHADDsv16i8
3269 11595118U, // VHADDsv2i32
3270 11070830U, // VHADDsv4i16
3271 11595118U, // VHADDsv4i32
3272 11070830U, // VHADDsv8i16
3273 12119406U, // VHADDsv8i8
3274 13692270U, // VHADDuv16i8
3275 13167982U, // VHADDuv2i32
3276 12643694U, // VHADDuv4i16
3277 13167982U, // VHADDuv4i32
3278 12643694U, // VHADDuv8i16
3279 13692270U, // VHADDuv8i8
3280 12119250U, // VHSUBsv16i8
3281 11594962U, // VHSUBsv2i32
3282 11070674U, // VHSUBsv4i16
3283 11594962U, // VHSUBsv4i32
3284 11070674U, // VHSUBsv8i16
3285 12119250U, // VHSUBsv8i8
3286 13692114U, // VHSUBuv16i8
3287 13167826U, // VHSUBuv2i32
3288 12643538U, // VHSUBuv4i16
3289 13167826U, // VHSUBuv4i32
3290 12643538U, // VHSUBuv8i16
3291 13692114U, // VHSUBuv8i8
3292 875644277U, // VINSH
3293 1235776427U, // VJCVT
3294 2215176452U, // VLD1DUPd16
3295 2215160068U, // VLD1DUPd16wb_fixed
3296 2215168260U, // VLD1DUPd16wb_register
3297 2215700740U, // VLD1DUPd32
3298 2215684356U, // VLD1DUPd32wb_fixed
3299 2215692548U, // VLD1DUPd32wb_register
3300 2216225028U, // VLD1DUPd8
3301 2216208644U, // VLD1DUPd8wb_fixed
3302 2216216836U, // VLD1DUPd8wb_register
3303 2282285316U, // VLD1DUPq16
3304 2282268932U, // VLD1DUPq16wb_fixed
3305 2282277124U, // VLD1DUPq16wb_register
3306 2282809604U, // VLD1DUPq32
3307 2282793220U, // VLD1DUPq32wb_fixed
3308 2282801412U, // VLD1DUPq32wb_register
3309 2283333892U, // VLD1DUPq8
3310 2283317508U, // VLD1DUPq8wb_fixed
3311 2283325700U, // VLD1DUPq8wb_register
3312 28363012U, // VLD1LNd16
3313 28616964U, // VLD1LNd16_UPD
3314 28887300U, // VLD1LNd32
3315 29141252U, // VLD1LNd32_UPD
3316 29411588U, // VLD1LNd8
3317 29665540U, // VLD1LNd8_UPD
3318 0U, // VLD1LNq16Pseudo
3319 0U, // VLD1LNq16Pseudo_UPD
3320 0U, // VLD1LNq32Pseudo
3321 0U, // VLD1LNq32Pseudo_UPD
3322 0U, // VLD1LNq8Pseudo
3323 0U, // VLD1LNq8Pseudo_UPD
3324 2349394180U, // VLD1d16
3325 537454852U, // VLD1d16Q
3326 0U, // VLD1d16QPseudo
3327 0U, // VLD1d16QPseudoWB_fixed
3328 0U, // VLD1d16QPseudoWB_register
3329 537438468U, // VLD1d16Qwb_fixed
3330 537446660U, // VLD1d16Qwb_register
3331 269019396U, // VLD1d16T
3332 0U, // VLD1d16TPseudo
3333 0U, // VLD1d16TPseudoWB_fixed
3334 0U, // VLD1d16TPseudoWB_register
3335 269003012U, // VLD1d16Twb_fixed
3336 269011204U, // VLD1d16Twb_register
3337 2349377796U, // VLD1d16wb_fixed
3338 2349385988U, // VLD1d16wb_register
3339 2349918468U, // VLD1d32
3340 537979140U, // VLD1d32Q
3341 0U, // VLD1d32QPseudo
3342 0U, // VLD1d32QPseudoWB_fixed
3343 0U, // VLD1d32QPseudoWB_register
3344 537962756U, // VLD1d32Qwb_fixed
3345 537970948U, // VLD1d32Qwb_register
3346 269543684U, // VLD1d32T
3347 0U, // VLD1d32TPseudo
3348 0U, // VLD1d32TPseudoWB_fixed
3349 0U, // VLD1d32TPseudoWB_register
3350 269527300U, // VLD1d32Twb_fixed
3351 269535492U, // VLD1d32Twb_register
3352 2349902084U, // VLD1d32wb_fixed
3353 2349910276U, // VLD1d32wb_register
3354 2364598532U, // VLD1d64
3355 552659204U, // VLD1d64Q
3356 0U, // VLD1d64QPseudo
3357 0U, // VLD1d64QPseudoWB_fixed
3358 0U, // VLD1d64QPseudoWB_register
3359 552642820U, // VLD1d64Qwb_fixed
3360 552651012U, // VLD1d64Qwb_register
3361 284223748U, // VLD1d64T
3362 0U, // VLD1d64TPseudo
3363 0U, // VLD1d64TPseudoWB_fixed
3364 0U, // VLD1d64TPseudoWB_register
3365 284207364U, // VLD1d64Twb_fixed
3366 284215556U, // VLD1d64Twb_register
3367 2364582148U, // VLD1d64wb_fixed
3368 2364590340U, // VLD1d64wb_register
3369 2350442756U, // VLD1d8
3370 538503428U, // VLD1d8Q
3371 0U, // VLD1d8QPseudo
3372 0U, // VLD1d8QPseudoWB_fixed
3373 0U, // VLD1d8QPseudoWB_register
3374 538487044U, // VLD1d8Qwb_fixed
3375 538495236U, // VLD1d8Qwb_register
3376 270067972U, // VLD1d8T
3377 0U, // VLD1d8TPseudo
3378 0U, // VLD1d8TPseudoWB_fixed
3379 0U, // VLD1d8TPseudoWB_register
3380 270051588U, // VLD1d8Twb_fixed
3381 270059780U, // VLD1d8Twb_register
3382 2350426372U, // VLD1d8wb_fixed
3383 2350434564U, // VLD1d8wb_register
3384 2416503044U, // VLD1q16
3385 0U, // VLD1q16HighQPseudo
3386 0U, // VLD1q16HighQPseudo_UPD
3387 0U, // VLD1q16HighTPseudo
3388 0U, // VLD1q16HighTPseudo_UPD
3389 0U, // VLD1q16LowQPseudo_UPD
3390 0U, // VLD1q16LowTPseudo_UPD
3391 2416486660U, // VLD1q16wb_fixed
3392 2416494852U, // VLD1q16wb_register
3393 2417027332U, // VLD1q32
3394 0U, // VLD1q32HighQPseudo
3395 0U, // VLD1q32HighQPseudo_UPD
3396 0U, // VLD1q32HighTPseudo
3397 0U, // VLD1q32HighTPseudo_UPD
3398 0U, // VLD1q32LowQPseudo_UPD
3399 0U, // VLD1q32LowTPseudo_UPD
3400 2417010948U, // VLD1q32wb_fixed
3401 2417019140U, // VLD1q32wb_register
3402 2431707396U, // VLD1q64
3403 0U, // VLD1q64HighQPseudo
3404 0U, // VLD1q64HighQPseudo_UPD
3405 0U, // VLD1q64HighTPseudo
3406 0U, // VLD1q64HighTPseudo_UPD
3407 0U, // VLD1q64LowQPseudo_UPD
3408 0U, // VLD1q64LowTPseudo_UPD
3409 2431691012U, // VLD1q64wb_fixed
3410 2431699204U, // VLD1q64wb_register
3411 2417551620U, // VLD1q8
3412 0U, // VLD1q8HighQPseudo
3413 0U, // VLD1q8HighQPseudo_UPD
3414 0U, // VLD1q8HighTPseudo
3415 0U, // VLD1q8HighTPseudo_UPD
3416 0U, // VLD1q8LowQPseudo_UPD
3417 0U, // VLD1q8LowTPseudo_UPD
3418 2417535236U, // VLD1q8wb_fixed
3419 2417543428U, // VLD1q8wb_register
3420 2282285365U, // VLD2DUPd16
3421 2282268981U, // VLD2DUPd16wb_fixed
3422 2282277173U, // VLD2DUPd16wb_register
3423 2483611957U, // VLD2DUPd16x2
3424 2483595573U, // VLD2DUPd16x2wb_fixed
3425 2483603765U, // VLD2DUPd16x2wb_register
3426 2282809653U, // VLD2DUPd32
3427 2282793269U, // VLD2DUPd32wb_fixed
3428 2282801461U, // VLD2DUPd32wb_register
3429 2484136245U, // VLD2DUPd32x2
3430 2484119861U, // VLD2DUPd32x2wb_fixed
3431 2484128053U, // VLD2DUPd32x2wb_register
3432 2283333941U, // VLD2DUPd8
3433 2283317557U, // VLD2DUPd8wb_fixed
3434 2283325749U, // VLD2DUPd8wb_register
3435 2484660533U, // VLD2DUPd8x2
3436 2484644149U, // VLD2DUPd8x2wb_fixed
3437 2484652341U, // VLD2DUPd8x2wb_register
3438 0U, // VLD2DUPq16EvenPseudo
3439 0U, // VLD2DUPq16OddPseudo
3440 0U, // VLD2DUPq16OddPseudoWB_fixed
3441 0U, // VLD2DUPq16OddPseudoWB_register
3442 0U, // VLD2DUPq32EvenPseudo
3443 0U, // VLD2DUPq32OddPseudo
3444 0U, // VLD2DUPq32OddPseudoWB_fixed
3445 0U, // VLD2DUPq32OddPseudoWB_register
3446 0U, // VLD2DUPq8EvenPseudo
3447 0U, // VLD2DUPq8OddPseudo
3448 0U, // VLD2DUPq8OddPseudoWB_fixed
3449 0U, // VLD2DUPq8OddPseudoWB_register
3450 28617013U, // VLD2LNd16
3451 0U, // VLD2LNd16Pseudo
3452 0U, // VLD2LNd16Pseudo_UPD
3453 28625205U, // VLD2LNd16_UPD
3454 29141301U, // VLD2LNd32
3455 0U, // VLD2LNd32Pseudo
3456 0U, // VLD2LNd32Pseudo_UPD
3457 29149493U, // VLD2LNd32_UPD
3458 29665589U, // VLD2LNd8
3459 0U, // VLD2LNd8Pseudo
3460 0U, // VLD2LNd8Pseudo_UPD
3461 29673781U, // VLD2LNd8_UPD
3462 28617013U, // VLD2LNq16
3463 0U, // VLD2LNq16Pseudo
3464 0U, // VLD2LNq16Pseudo_UPD
3465 28625205U, // VLD2LNq16_UPD
3466 29141301U, // VLD2LNq32
3467 0U, // VLD2LNq32Pseudo
3468 0U, // VLD2LNq32Pseudo_UPD
3469 29149493U, // VLD2LNq32_UPD
3470 2550720821U, // VLD2b16
3471 2550704437U, // VLD2b16wb_fixed
3472 2550712629U, // VLD2b16wb_register
3473 2551245109U, // VLD2b32
3474 2551228725U, // VLD2b32wb_fixed
3475 2551236917U, // VLD2b32wb_register
3476 2551769397U, // VLD2b8
3477 2551753013U, // VLD2b8wb_fixed
3478 2551761205U, // VLD2b8wb_register
3479 2416503093U, // VLD2d16
3480 2416486709U, // VLD2d16wb_fixed
3481 2416494901U, // VLD2d16wb_register
3482 2417027381U, // VLD2d32
3483 2417010997U, // VLD2d32wb_fixed
3484 2417019189U, // VLD2d32wb_register
3485 2417551669U, // VLD2d8
3486 2417535285U, // VLD2d8wb_fixed
3487 2417543477U, // VLD2d8wb_register
3488 537454901U, // VLD2q16
3489 0U, // VLD2q16Pseudo
3490 0U, // VLD2q16PseudoWB_fixed
3491 0U, // VLD2q16PseudoWB_register
3492 537438517U, // VLD2q16wb_fixed
3493 537446709U, // VLD2q16wb_register
3494 537979189U, // VLD2q32
3495 0U, // VLD2q32Pseudo
3496 0U, // VLD2q32PseudoWB_fixed
3497 0U, // VLD2q32PseudoWB_register
3498 537962805U, // VLD2q32wb_fixed
3499 537970997U, // VLD2q32wb_register
3500 538503477U, // VLD2q8
3501 0U, // VLD2q8Pseudo
3502 0U, // VLD2q8PseudoWB_fixed
3503 0U, // VLD2q8PseudoWB_register
3504 538487093U, // VLD2q8wb_fixed
3505 538495285U, // VLD2q8wb_register
3506 28363098U, // VLD3DUPd16
3507 0U, // VLD3DUPd16Pseudo
3508 0U, // VLD3DUPd16Pseudo_UPD
3509 28617050U, // VLD3DUPd16_UPD
3510 28887386U, // VLD3DUPd32
3511 0U, // VLD3DUPd32Pseudo
3512 0U, // VLD3DUPd32Pseudo_UPD
3513 29141338U, // VLD3DUPd32_UPD
3514 29411674U, // VLD3DUPd8
3515 0U, // VLD3DUPd8Pseudo
3516 0U, // VLD3DUPd8Pseudo_UPD
3517 29665626U, // VLD3DUPd8_UPD
3518 28363098U, // VLD3DUPq16
3519 0U, // VLD3DUPq16EvenPseudo
3520 0U, // VLD3DUPq16OddPseudo
3521 0U, // VLD3DUPq16OddPseudo_UPD
3522 28617050U, // VLD3DUPq16_UPD
3523 28887386U, // VLD3DUPq32
3524 0U, // VLD3DUPq32EvenPseudo
3525 0U, // VLD3DUPq32OddPseudo
3526 0U, // VLD3DUPq32OddPseudo_UPD
3527 29141338U, // VLD3DUPq32_UPD
3528 29411674U, // VLD3DUPq8
3529 0U, // VLD3DUPq8EvenPseudo
3530 0U, // VLD3DUPq8OddPseudo
3531 0U, // VLD3DUPq8OddPseudo_UPD
3532 29665626U, // VLD3DUPq8_UPD
3533 28625242U, // VLD3LNd16
3534 0U, // VLD3LNd16Pseudo
3535 0U, // VLD3LNd16Pseudo_UPD
3536 28633434U, // VLD3LNd16_UPD
3537 29149530U, // VLD3LNd32
3538 0U, // VLD3LNd32Pseudo
3539 0U, // VLD3LNd32Pseudo_UPD
3540 29157722U, // VLD3LNd32_UPD
3541 29673818U, // VLD3LNd8
3542 0U, // VLD3LNd8Pseudo
3543 0U, // VLD3LNd8Pseudo_UPD
3544 29682010U, // VLD3LNd8_UPD
3545 28625242U, // VLD3LNq16
3546 0U, // VLD3LNq16Pseudo
3547 0U, // VLD3LNq16Pseudo_UPD
3548 28633434U, // VLD3LNq16_UPD
3549 29149530U, // VLD3LNq32
3550 0U, // VLD3LNq32Pseudo
3551 0U, // VLD3LNq32Pseudo_UPD
3552 29157722U, // VLD3LNq32_UPD
3553 28363098U, // VLD3d16
3554 0U, // VLD3d16Pseudo
3555 0U, // VLD3d16Pseudo_UPD
3556 28617050U, // VLD3d16_UPD
3557 28887386U, // VLD3d32
3558 0U, // VLD3d32Pseudo
3559 0U, // VLD3d32Pseudo_UPD
3560 29141338U, // VLD3d32_UPD
3561 29411674U, // VLD3d8
3562 0U, // VLD3d8Pseudo
3563 0U, // VLD3d8Pseudo_UPD
3564 29665626U, // VLD3d8_UPD
3565 28363098U, // VLD3q16
3566 0U, // VLD3q16Pseudo_UPD
3567 28617050U, // VLD3q16_UPD
3568 0U, // VLD3q16oddPseudo
3569 0U, // VLD3q16oddPseudo_UPD
3570 28887386U, // VLD3q32
3571 0U, // VLD3q32Pseudo_UPD
3572 29141338U, // VLD3q32_UPD
3573 0U, // VLD3q32oddPseudo
3574 0U, // VLD3q32oddPseudo_UPD
3575 29411674U, // VLD3q8
3576 0U, // VLD3q8Pseudo_UPD
3577 29665626U, // VLD3q8_UPD
3578 0U, // VLD3q8oddPseudo
3579 0U, // VLD3q8oddPseudo_UPD
3580 28445046U, // VLD4DUPd16
3581 0U, // VLD4DUPd16Pseudo
3582 0U, // VLD4DUPd16Pseudo_UPD
3583 28641654U, // VLD4DUPd16_UPD
3584 28969334U, // VLD4DUPd32
3585 0U, // VLD4DUPd32Pseudo
3586 0U, // VLD4DUPd32Pseudo_UPD
3587 29165942U, // VLD4DUPd32_UPD
3588 29493622U, // VLD4DUPd8
3589 0U, // VLD4DUPd8Pseudo
3590 0U, // VLD4DUPd8Pseudo_UPD
3591 29690230U, // VLD4DUPd8_UPD
3592 28445046U, // VLD4DUPq16
3593 0U, // VLD4DUPq16EvenPseudo
3594 0U, // VLD4DUPq16OddPseudo
3595 0U, // VLD4DUPq16OddPseudo_UPD
3596 28641654U, // VLD4DUPq16_UPD
3597 28969334U, // VLD4DUPq32
3598 0U, // VLD4DUPq32EvenPseudo
3599 0U, // VLD4DUPq32OddPseudo
3600 0U, // VLD4DUPq32OddPseudo_UPD
3601 29165942U, // VLD4DUPq32_UPD
3602 29493622U, // VLD4DUPq8
3603 0U, // VLD4DUPq8EvenPseudo
3604 0U, // VLD4DUPq8OddPseudo
3605 0U, // VLD4DUPq8OddPseudo_UPD
3606 29690230U, // VLD4DUPq8_UPD
3607 28633462U, // VLD4LNd16
3608 0U, // VLD4LNd16Pseudo
3609 0U, // VLD4LNd16Pseudo_UPD
3610 28649846U, // VLD4LNd16_UPD
3611 29157750U, // VLD4LNd32
3612 0U, // VLD4LNd32Pseudo
3613 0U, // VLD4LNd32Pseudo_UPD
3614 29174134U, // VLD4LNd32_UPD
3615 29682038U, // VLD4LNd8
3616 0U, // VLD4LNd8Pseudo
3617 0U, // VLD4LNd8Pseudo_UPD
3618 29698422U, // VLD4LNd8_UPD
3619 28633462U, // VLD4LNq16
3620 0U, // VLD4LNq16Pseudo
3621 0U, // VLD4LNq16Pseudo_UPD
3622 28649846U, // VLD4LNq16_UPD
3623 29157750U, // VLD4LNq32
3624 0U, // VLD4LNq32Pseudo
3625 0U, // VLD4LNq32Pseudo_UPD
3626 29174134U, // VLD4LNq32_UPD
3627 28445046U, // VLD4d16
3628 0U, // VLD4d16Pseudo
3629 0U, // VLD4d16Pseudo_UPD
3630 28641654U, // VLD4d16_UPD
3631 28969334U, // VLD4d32
3632 0U, // VLD4d32Pseudo
3633 0U, // VLD4d32Pseudo_UPD
3634 29165942U, // VLD4d32_UPD
3635 29493622U, // VLD4d8
3636 0U, // VLD4d8Pseudo
3637 0U, // VLD4d8Pseudo_UPD
3638 29690230U, // VLD4d8_UPD
3639 28445046U, // VLD4q16
3640 0U, // VLD4q16Pseudo_UPD
3641 28641654U, // VLD4q16_UPD
3642 0U, // VLD4q16oddPseudo
3643 0U, // VLD4q16oddPseudo_UPD
3644 28969334U, // VLD4q32
3645 0U, // VLD4q32Pseudo_UPD
3646 29165942U, // VLD4q32_UPD
3647 0U, // VLD4q32oddPseudo
3648 0U, // VLD4q32oddPseudo_UPD
3649 29493622U, // VLD4q8
3650 0U, // VLD4q8Pseudo_UPD
3651 29690230U, // VLD4q8_UPD
3652 0U, // VLD4q8oddPseudo
3653 0U, // VLD4q8oddPseudo_UPD
3654 942173163U, // VLDMDDB_UPD
3655 2730775U, // VLDMDIA
3656 942172951U, // VLDMDIA_UPD
3657 0U, // VLDMQIA
3658 942173163U, // VLDMSDB_UPD
3659 2730775U, // VLDMSIA
3660 942172951U, // VLDMSIA_UPD
3661 2683310U, // VLDRD
3662 586158U, // VLDRH
3663 2683310U, // VLDRS
3664 2647159214U, // VLDR_FPCXTNS_off
3665 768143790U, // VLDR_FPCXTNS_post
3666 2714300846U, // VLDR_FPCXTNS_pre
3667 2647683502U, // VLDR_FPCXTS_off
3668 768668078U, // VLDR_FPCXTS_post
3669 2714825134U, // VLDR_FPCXTS_pre
3670 2782458286U, // VLDR_FPSCR_NZCVQC_off
3671 1708700078U, // VLDR_FPSCR_NZCVQC_post
3672 2849550766U, // VLDR_FPSCR_NZCVQC_pre
3673 2648732078U, // VLDR_FPSCR_off
3674 769716654U, // VLDR_FPSCR_post
3675 2715873710U, // VLDR_FPSCR_pre
3676 2783506862U, // VLDR_P0_off
3677 1709748654U, // VLDR_P0_post
3678 2850599342U, // VLDR_P0_pre
3679 2649780654U, // VLDR_VPR_off
3680 770765230U, // VLDR_VPR_post
3681 2716922286U, // VLDR_VPR_pre
3682 2732114U, // VLLDM
3683 2732114U, // VLLDM_T2
3684 2732149U, // VLSTM
3685 2732149U, // VLSTM_T2
3686 8451248U, // VMAXfd
3687 8451248U, // VMAXfq
3688 7926960U, // VMAXhd
3689 7926960U, // VMAXhq
3690 12121264U, // VMAXsv16i8
3691 11596976U, // VMAXsv2i32
3692 11072688U, // VMAXsv4i16
3693 11596976U, // VMAXsv4i32
3694 11072688U, // VMAXsv8i16
3695 12121264U, // VMAXsv8i8
3696 13694128U, // VMAXuv16i8
3697 13169840U, // VMAXuv2i32
3698 12645552U, // VMAXuv4i16
3699 13169840U, // VMAXuv4i32
3700 12645552U, // VMAXuv8i16
3701 13694128U, // VMAXuv8i8
3702 8450213U, // VMINfd
3703 8450213U, // VMINfq
3704 7925925U, // VMINhd
3705 7925925U, // VMINhq
3706 12120229U, // VMINsv16i8
3707 11595941U, // VMINsv2i32
3708 11071653U, // VMINsv4i16
3709 11595941U, // VMINsv4i32
3710 11071653U, // VMINsv8i16
3711 12120229U, // VMINsv8i8
3712 13693093U, // VMINuv16i8
3713 13168805U, // VMINuv2i32
3714 12644517U, // VMINuv4i16
3715 13168805U, // VMINuv4i32
3716 12644517U, // VMINuv8i16
3717 13693093U, // VMINuv8i8
3718 1282452285U, // VMLAD
3719 7908157U, // VMLAH
3720 11587410U, // VMLALslsv2i32
3721 11063122U, // VMLALslsv4i16
3722 13160274U, // VMLALsluv2i32
3723 12635986U, // VMLALsluv4i16
3724 11579218U, // VMLALsv2i64
3725 11054930U, // VMLALsv4i32
3726 12103506U, // VMLALsv8i16
3727 13152082U, // VMLALuv2i64
3728 12627794U, // VMLALuv4i32
3729 13676370U, // VMLALuv8i16
3730 8432445U, // VMLAS
3731 8432445U, // VMLAfd
3732 8432445U, // VMLAfq
3733 7908157U, // VMLAhd
3734 7908157U, // VMLAhq
3735 8440637U, // VMLAslfd
3736 8440637U, // VMLAslfq
3737 7916349U, // VMLAslhd
3738 7916349U, // VMLAslhq
3739 14207805U, // VMLAslv2i32
3740 14732093U, // VMLAslv4i16
3741 14207805U, // VMLAslv4i32
3742 14732093U, // VMLAslv8i16
3743 15248189U, // VMLAv16i8
3744 14199613U, // VMLAv2i32
3745 14723901U, // VMLAv4i16
3746 14199613U, // VMLAv4i32
3747 14723901U, // VMLAv8i16
3748 15248189U, // VMLAv8i8
3749 1282454080U, // VMLSD
3750 7909952U, // VMLSH
3751 11587627U, // VMLSLslsv2i32
3752 11063339U, // VMLSLslsv4i16
3753 13160491U, // VMLSLsluv2i32
3754 12636203U, // VMLSLsluv4i16
3755 11579435U, // VMLSLsv2i64
3756 11055147U, // VMLSLsv4i32
3757 12103723U, // VMLSLsv8i16
3758 13152299U, // VMLSLuv2i64
3759 12628011U, // VMLSLuv4i32
3760 13676587U, // VMLSLuv8i16
3761 8434240U, // VMLSS
3762 8434240U, // VMLSfd
3763 8434240U, // VMLSfq
3764 7909952U, // VMLShd
3765 7909952U, // VMLShq
3766 8442432U, // VMLSslfd
3767 8442432U, // VMLSslfq
3768 7918144U, // VMLSslhd
3769 7918144U, // VMLSslhq
3770 14209600U, // VMLSslv2i32
3771 14733888U, // VMLSslv4i16
3772 14209600U, // VMLSslv4i32
3773 14733888U, // VMLSslv8i16
3774 15249984U, // VMLSv16i8
3775 14201408U, // VMLSv2i32
3776 14725696U, // VMLSv4i16
3777 14201408U, // VMLSv4i32
3778 14725696U, // VMLSv8i16
3779 15249984U, // VMLSv8i8
3780 1010394554U, // VMMLA
3781 1282438227U, // VMOVD
3782 2683987U, // VMOVDRR
3783 942753187U, // VMOVH
3784 7894099U, // VMOVHR
3785 11563084U, // VMOVLsv2i64
3786 11038796U, // VMOVLsv4i32
3787 12087372U, // VMOVLsv8i16
3788 13135948U, // VMOVLuv2i64
3789 12611660U, // VMOVLuv4i32
3790 13660236U, // VMOVLuv8i16
3791 962621702U, // VMOVNv2i32
3792 14184710U, // VMOVNv4i16
3793 14708998U, // VMOVNv8i8
3794 7894099U, // VMOVRH
3795 2683987U, // VMOVRRD
3796 2667603U, // VMOVRRS
3797 2651219U, // VMOVRS
3798 8418387U, // VMOVS
3799 2651219U, // VMOVSR
3800 2667603U, // VMOVSRR
3801 15234131U, // VMOVv16i8
3802 2103473235U, // VMOVv1i64
3803 8418387U, // VMOVv2f32
3804 14185555U, // VMOVv2i32
3805 2103473235U, // VMOVv2i64
3806 8418387U, // VMOVv4f32
3807 14709843U, // VMOVv4i16
3808 14185555U, // VMOVv4i32
3809 14709843U, // VMOVv8i16
3810 15234131U, // VMOVv8i8
3811 2732642U, // VMRS
3812 2732642U, // VMRS_FPCXTNS
3813 2732642U, // VMRS_FPCXTS
3814 2732642U, // VMRS_FPEXC
3815 2732642U, // VMRS_FPINST
3816 2732642U, // VMRS_FPINST2
3817 2650722U, // VMRS_FPSCR_NZCVQC
3818 2732642U, // VMRS_FPSID
3819 2732642U, // VMRS_MVFR0
3820 2732642U, // VMRS_MVFR1
3821 2732642U, // VMRS_MVFR2
3822 2650722U, // VMRS_P0
3823 2732642U, // VMRS_VPR
3824 31568374U, // VMSR
3825 29995510U, // VMSR_FPCXTNS
3826 30519798U, // VMSR_FPCXTS
3827 33141238U, // VMSR_FPEXC
3828 33665526U, // VMSR_FPINST
3829 34189814U, // VMSR_FPINST2
3830 970486262U, // VMSR_FPSCR_NZCVQC
3831 34714102U, // VMSR_FPSID
3832 971534838U, // VMSR_P0
3833 32616950U, // VMSR_VPR
3834 1282469959U, // VMULD
3835 7925831U, // VMULH
3836 942752610U, // VMULLp64
3837 24178680U, // VMULLp8
3838 11579384U, // VMULLslsv2i32
3839 11055096U, // VMULLslsv4i16
3840 13152248U, // VMULLsluv2i32
3841 12627960U, // VMULLsluv4i16
3842 11595768U, // VMULLsv2i64
3843 11071480U, // VMULLsv4i32
3844 12120056U, // VMULLsv8i16
3845 13168632U, // VMULLuv2i64
3846 12644344U, // VMULLuv4i32
3847 13692920U, // VMULLuv8i16
3848 8450119U, // VMULS
3849 8450119U, // VMULfd
3850 8450119U, // VMULfq
3851 7925831U, // VMULhd
3852 7925831U, // VMULhq
3853 24178759U, // VMULpd
3854 24178759U, // VMULpq
3855 8433735U, // VMULslfd
3856 8433735U, // VMULslfq
3857 7909447U, // VMULslhd
3858 7909447U, // VMULslhq
3859 14200903U, // VMULslv2i32
3860 14725191U, // VMULslv4i16
3861 14200903U, // VMULslv4i32
3862 14725191U, // VMULslv8i16
3863 15265863U, // VMULv16i8
3864 14217287U, // VMULv2i32
3865 14741575U, // VMULv4i16
3866 14217287U, // VMULv4i32
3867 14741575U, // VMULv8i16
3868 15265863U, // VMULv8i8
3869 2650362U, // VMVNd
3870 2650362U, // VMVNq
3871 14184698U, // VMVNv2i32
3872 14708986U, // VMVNv4i16
3873 14184698U, // VMVNv4i32
3874 14708986U, // VMVNv8i16
3875 1282436620U, // VNEGD
3876 7892492U, // VNEGH
3877 8416780U, // VNEGS
3878 8416780U, // VNEGf32q
3879 8416780U, // VNEGfd
3880 7892492U, // VNEGhd
3881 7892492U, // VNEGhq
3882 11038220U, // VNEGs16d
3883 11038220U, // VNEGs16q
3884 11562508U, // VNEGs32d
3885 11562508U, // VNEGs32q
3886 12086796U, // VNEGs8d
3887 12086796U, // VNEGs8q
3888 1282452279U, // VNMLAD
3889 7908151U, // VNMLAH
3890 8432439U, // VNMLAS
3891 1282454074U, // VNMLSD
3892 7909946U, // VNMLSH
3893 8434234U, // VNMLSS
3894 1282469953U, // VNMULD
3895 7925825U, // VNMULH
3896 8450113U, // VNMULS
3897 2683082U, // VORNd
3898 2683082U, // VORNq
3899 2683366U, // VORRd
3900 14217702U, // VORRiv2i32
3901 14741990U, // VORRiv4i16
3902 14217702U, // VORRiv4i32
3903 14741990U, // VORRiv8i16
3904 2683366U, // VORRq
3905 12119863U, // VPADALsv16i8
3906 11595575U, // VPADALsv2i32
3907 11071287U, // VPADALsv4i16
3908 11595575U, // VPADALsv4i32
3909 11071287U, // VPADALsv8i16
3910 12119863U, // VPADALsv8i8
3911 13692727U, // VPADALuv16i8
3912 13168439U, // VPADALuv2i32
3913 12644151U, // VPADALuv4i16
3914 13168439U, // VPADALuv4i32
3915 12644151U, // VPADALuv8i16
3916 13692727U, // VPADALuv8i8
3917 12087155U, // VPADDLsv16i8
3918 11562867U, // VPADDLsv2i32
3919 11038579U, // VPADDLsv4i16
3920 11562867U, // VPADDLsv4i32
3921 11038579U, // VPADDLsv8i16
3922 12087155U, // VPADDLsv8i8
3923 13660019U, // VPADDLuv16i8
3924 13135731U, // VPADDLuv2i32
3925 12611443U, // VPADDLuv4i16
3926 13135731U, // VPADDLuv4i32
3927 12611443U, // VPADDLuv8i16
3928 13660019U, // VPADDLuv8i8
3929 8449396U, // VPADDf
3930 7925108U, // VPADDh
3931 14740852U, // VPADDi16
3932 14216564U, // VPADDi32
3933 15265140U, // VPADDi8
3934 8451242U, // VPMAXf
3935 7926954U, // VPMAXh
3936 11072682U, // VPMAXs16
3937 11596970U, // VPMAXs32
3938 12121258U, // VPMAXs8
3939 12645546U, // VPMAXu16
3940 13169834U, // VPMAXu32
3941 13694122U, // VPMAXu8
3942 8450207U, // VPMINf
3943 7925919U, // VPMINh
3944 11071647U, // VPMINs16
3945 11595935U, // VPMINs32
3946 12120223U, // VPMINs8
3947 12644511U, // VPMINu16
3948 13168799U, // VPMINu32
3949 13693087U, // VPMINu8
3950 12087839U, // VQABSv16i8
3951 11563551U, // VQABSv2i32
3952 11039263U, // VQABSv4i16
3953 11563551U, // VQABSv4i32
3954 11039263U, // VQABSv8i16
3955 12087839U, // VQABSv8i8
3956 12119418U, // VQADDsv16i8
3957 974712186U, // VQADDsv1i64
3958 11595130U, // VQADDsv2i32
3959 974712186U, // VQADDsv2i64
3960 11070842U, // VQADDsv4i16
3961 11595130U, // VQADDsv4i32
3962 11070842U, // VQADDsv8i16
3963 12119418U, // VQADDsv8i8
3964 13692282U, // VQADDuv16i8
3965 22605178U, // VQADDuv1i64
3966 13167994U, // VQADDuv2i32
3967 22605178U, // VQADDuv2i64
3968 12643706U, // VQADDuv4i16
3969 13167994U, // VQADDuv4i32
3970 12643706U, // VQADDuv8i16
3971 13692282U, // VQADDuv8i8
3972 11587390U, // VQDMLALslv2i32
3973 11063102U, // VQDMLALslv4i16
3974 11579198U, // VQDMLALv2i64
3975 11054910U, // VQDMLALv4i32
3976 11587619U, // VQDMLSLslv2i32
3977 11063331U, // VQDMLSLslv4i16
3978 11579427U, // VQDMLSLv2i64
3979 11055139U, // VQDMLSLv4i32
3980 11578986U, // VQDMULHslv2i32
3981 11054698U, // VQDMULHslv4i16
3982 11578986U, // VQDMULHslv4i32
3983 11054698U, // VQDMULHslv8i16
3984 11595370U, // VQDMULHv2i32
3985 11071082U, // VQDMULHv4i16
3986 11595370U, // VQDMULHv4i32
3987 11071082U, // VQDMULHv8i16
3988 11579364U, // VQDMULLslv2i32
3989 11055076U, // VQDMULLslv4i16
3990 11595748U, // VQDMULLv2i64
3991 11071460U, // VQDMULLv4i32
3992 974680306U, // VQMOVNsuv2i32
3993 11563250U, // VQMOVNsuv4i16
3994 11038962U, // VQMOVNsuv8i8
3995 974680319U, // VQMOVNsv2i32
3996 11563263U, // VQMOVNsv4i16
3997 11038975U, // VQMOVNsv8i8
3998 22573311U, // VQMOVNuv2i32
3999 13136127U, // VQMOVNuv4i16
4000 12611839U, // VQMOVNuv8i8
4001 12086790U, // VQNEGv16i8
4002 11562502U, // VQNEGv2i32
4003 11038214U, // VQNEGv4i16
4004 11562502U, // VQNEGv4i32
4005 11038214U, // VQNEGv8i16
4006 12086790U, // VQNEGv8i8
4007 11587110U, // VQRDMLAHslv2i32
4008 11062822U, // VQRDMLAHslv4i16
4009 11587110U, // VQRDMLAHslv4i32
4010 11062822U, // VQRDMLAHslv8i16
4011 11578918U, // VQRDMLAHv2i32
4012 11054630U, // VQRDMLAHv4i16
4013 11578918U, // VQRDMLAHv4i32
4014 11054630U, // VQRDMLAHv8i16
4015 11587239U, // VQRDMLSHslv2i32
4016 11062951U, // VQRDMLSHslv4i16
4017 11587239U, // VQRDMLSHslv4i32
4018 11062951U, // VQRDMLSHslv8i16
4019 11579047U, // VQRDMLSHv2i32
4020 11054759U, // VQRDMLSHv4i16
4021 11579047U, // VQRDMLSHv4i32
4022 11054759U, // VQRDMLSHv8i16
4023 11578994U, // VQRDMULHslv2i32
4024 11054706U, // VQRDMULHslv4i16
4025 11578994U, // VQRDMULHslv4i32
4026 11054706U, // VQRDMULHslv8i16
4027 11595378U, // VQRDMULHv2i32
4028 11071090U, // VQRDMULHv4i16
4029 11595378U, // VQRDMULHv4i32
4030 11071090U, // VQRDMULHv8i16
4031 12119971U, // VQRSHLsv16i8
4032 974712739U, // VQRSHLsv1i64
4033 11595683U, // VQRSHLsv2i32
4034 974712739U, // VQRSHLsv2i64
4035 11071395U, // VQRSHLsv4i16
4036 11595683U, // VQRSHLsv4i32
4037 11071395U, // VQRSHLsv8i16
4038 12119971U, // VQRSHLsv8i8
4039 13692835U, // VQRSHLuv16i8
4040 22605731U, // VQRSHLuv1i64
4041 13168547U, // VQRSHLuv2i32
4042 22605731U, // VQRSHLuv2i64
4043 12644259U, // VQRSHLuv4i16
4044 13168547U, // VQRSHLuv4i32
4045 12644259U, // VQRSHLuv8i16
4046 13692835U, // VQRSHLuv8i8
4047 974713013U, // VQRSHRNsv2i32
4048 11595957U, // VQRSHRNsv4i16
4049 11071669U, // VQRSHRNsv8i8
4050 22606005U, // VQRSHRNuv2i32
4051 13168821U, // VQRSHRNuv4i16
4052 12644533U, // VQRSHRNuv8i8
4053 974713065U, // VQRSHRUNv2i32
4054 11596009U, // VQRSHRUNv4i16
4055 11071721U, // VQRSHRUNv8i8
4056 12119958U, // VQSHLsiv16i8
4057 974712726U, // VQSHLsiv1i64
4058 11595670U, // VQSHLsiv2i32
4059 974712726U, // VQSHLsiv2i64
4060 11071382U, // VQSHLsiv4i16
4061 11595670U, // VQSHLsiv4i32
4062 11071382U, // VQSHLsiv8i16
4063 12119958U, // VQSHLsiv8i8
4064 12121038U, // VQSHLsuv16i8
4065 974713806U, // VQSHLsuv1i64
4066 11596750U, // VQSHLsuv2i32
4067 974713806U, // VQSHLsuv2i64
4068 11072462U, // VQSHLsuv4i16
4069 11596750U, // VQSHLsuv4i32
4070 11072462U, // VQSHLsuv8i16
4071 12121038U, // VQSHLsuv8i8
4072 12119958U, // VQSHLsv16i8
4073 974712726U, // VQSHLsv1i64
4074 11595670U, // VQSHLsv2i32
4075 974712726U, // VQSHLsv2i64
4076 11071382U, // VQSHLsv4i16
4077 11595670U, // VQSHLsv4i32
4078 11071382U, // VQSHLsv8i16
4079 12119958U, // VQSHLsv8i8
4080 13692822U, // VQSHLuiv16i8
4081 22605718U, // VQSHLuiv1i64
4082 13168534U, // VQSHLuiv2i32
4083 22605718U, // VQSHLuiv2i64
4084 12644246U, // VQSHLuiv4i16
4085 13168534U, // VQSHLuiv4i32
4086 12644246U, // VQSHLuiv8i16
4087 13692822U, // VQSHLuiv8i8
4088 13692822U, // VQSHLuv16i8
4089 22605718U, // VQSHLuv1i64
4090 13168534U, // VQSHLuv2i32
4091 22605718U, // VQSHLuv2i64
4092 12644246U, // VQSHLuv4i16
4093 13168534U, // VQSHLuv4i32
4094 12644246U, // VQSHLuv8i16
4095 13692822U, // VQSHLuv8i8
4096 974713006U, // VQSHRNsv2i32
4097 11595950U, // VQSHRNsv4i16
4098 11071662U, // VQSHRNsv8i8
4099 22605998U, // VQSHRNuv2i32
4100 13168814U, // VQSHRNuv4i16
4101 12644526U, // VQSHRNuv8i8
4102 974713057U, // VQSHRUNv2i32
4103 11596001U, // VQSHRUNv4i16
4104 11071713U, // VQSHRUNv8i8
4105 12119256U, // VQSUBsv16i8
4106 974712024U, // VQSUBsv1i64
4107 11594968U, // VQSUBsv2i32
4108 974712024U, // VQSUBsv2i64
4109 11070680U, // VQSUBsv4i16
4110 11594968U, // VQSUBsv4i32
4111 11070680U, // VQSUBsv8i16
4112 12119256U, // VQSUBsv8i8
4113 13692120U, // VQSUBuv16i8
4114 22605016U, // VQSUBuv1i64
4115 13167832U, // VQSUBuv2i32
4116 22605016U, // VQSUBuv2i64
4117 12643544U, // VQSUBuv4i16
4118 13167832U, // VQSUBuv4i32
4119 12643544U, // VQSUBuv8i16
4120 13692120U, // VQSUBuv8i8
4121 962654352U, // VRADDHNv2i32
4122 14217360U, // VRADDHNv4i16
4123 14741648U, // VRADDHNv8i8
4124 13135328U, // VRECPEd
4125 8416736U, // VRECPEfd
4126 8416736U, // VRECPEfq
4127 7892448U, // VRECPEhd
4128 7892448U, // VRECPEhq
4129 13135328U, // VRECPEq
4130 8450651U, // VRECPSfd
4131 8450651U, // VRECPSfq
4132 7926363U, // VRECPShd
4133 7926363U, // VRECPShq
4134 1599992U, // VREV16d8
4135 1599992U, // VREV16q8
4136 551193U, // VREV32d16
4137 1599769U, // VREV32d8
4138 551193U, // VREV32q16
4139 1599769U, // VREV32q8
4140 551279U, // VREV64d16
4141 1075567U, // VREV64d32
4142 1599855U, // VREV64d8
4143 551279U, // VREV64q16
4144 1075567U, // VREV64q32
4145 1599855U, // VREV64q8
4146 12119399U, // VRHADDsv16i8
4147 11595111U, // VRHADDsv2i32
4148 11070823U, // VRHADDsv4i16
4149 11595111U, // VRHADDsv4i32
4150 11070823U, // VRHADDsv8i16
4151 12119399U, // VRHADDsv8i8
4152 13692263U, // VRHADDuv16i8
4153 13167975U, // VRHADDuv2i32
4154 12643687U, // VRHADDuv4i16
4155 13167975U, // VRHADDuv4i32
4156 12643687U, // VRHADDuv8i16
4157 13692263U, // VRHADDuv8i8
4158 942752490U, // VRINTAD
4159 942753012U, // VRINTAH
4160 942752139U, // VRINTANDf
4161 942753012U, // VRINTANDh
4162 942752139U, // VRINTANQf
4163 942753012U, // VRINTANQh
4164 942752139U, // VRINTAS
4165 942752538U, // VRINTMD
4166 942753093U, // VRINTMH
4167 942752198U, // VRINTMNDf
4168 942753093U, // VRINTMNDh
4169 942752198U, // VRINTMNQf
4170 942753093U, // VRINTMNQh
4171 942752198U, // VRINTMS
4172 942752550U, // VRINTND
4173 942753105U, // VRINTNH
4174 942752210U, // VRINTNNDf
4175 942753105U, // VRINTNNDh
4176 942752210U, // VRINTNNQf
4177 942753105U, // VRINTNNQh
4178 942752210U, // VRINTNS
4179 942752562U, // VRINTPD
4180 942753117U, // VRINTPH
4181 942752222U, // VRINTPNDf
4182 942753117U, // VRINTPNDh
4183 942752222U, // VRINTPNQf
4184 942753117U, // VRINTPNQh
4185 942752222U, // VRINTPS
4186 1282437633U, // VRINTRD
4187 7893505U, // VRINTRH
4188 8417793U, // VRINTRS
4189 1282438607U, // VRINTXD
4190 7894479U, // VRINTXH
4191 942752270U, // VRINTXNDf
4192 942753175U, // VRINTXNDh
4193 942752270U, // VRINTXNQf
4194 942753175U, // VRINTXNQh
4195 8418767U, // VRINTXS
4196 1282438657U, // VRINTZD
4197 7894529U, // VRINTZH
4198 942752282U, // VRINTZNDf
4199 942753198U, // VRINTZNDh
4200 942752282U, // VRINTZNQf
4201 942753198U, // VRINTZNQh
4202 8418817U, // VRINTZS
4203 12119978U, // VRSHLsv16i8
4204 974712746U, // VRSHLsv1i64
4205 11595690U, // VRSHLsv2i32
4206 974712746U, // VRSHLsv2i64
4207 11071402U, // VRSHLsv4i16
4208 11595690U, // VRSHLsv4i32
4209 11071402U, // VRSHLsv8i16
4210 12119978U, // VRSHLsv8i8
4211 13692842U, // VRSHLuv16i8
4212 22605738U, // VRSHLuv1i64
4213 13168554U, // VRSHLuv2i32
4214 22605738U, // VRSHLuv2i64
4215 12644266U, // VRSHLuv4i16
4216 13168554U, // VRSHLuv4i32
4217 12644266U, // VRSHLuv8i16
4218 13692842U, // VRSHLuv8i8
4219 962654397U, // VRSHRNv2i32
4220 14217405U, // VRSHRNv4i16
4221 14741693U, // VRSHRNv8i8
4222 12120518U, // VRSHRsv16i8
4223 974713286U, // VRSHRsv1i64
4224 11596230U, // VRSHRsv2i32
4225 974713286U, // VRSHRsv2i64
4226 11071942U, // VRSHRsv4i16
4227 11596230U, // VRSHRsv4i32
4228 11071942U, // VRSHRsv8i16
4229 12120518U, // VRSHRsv8i8
4230 13693382U, // VRSHRuv16i8
4231 22606278U, // VRSHRuv1i64
4232 13169094U, // VRSHRuv2i32
4233 22606278U, // VRSHRuv2i64
4234 12644806U, // VRSHRuv4i16
4235 13169094U, // VRSHRuv4i32
4236 12644806U, // VRSHRuv8i16
4237 13693382U, // VRSHRuv8i8
4238 13135341U, // VRSQRTEd
4239 8416749U, // VRSQRTEfd
4240 8416749U, // VRSQRTEfq
4241 7892461U, // VRSQRTEhd
4242 7892461U, // VRSQRTEhq
4243 13135341U, // VRSQRTEq
4244 8450673U, // VRSQRTSfd
4245 8450673U, // VRSQRTSfq
4246 7926385U, // VRSQRTShd
4247 7926385U, // VRSQRTShq
4248 12102499U, // VRSRAsv16i8
4249 907586403U, // VRSRAsv1i64
4250 11578211U, // VRSRAsv2i32
4251 907586403U, // VRSRAsv2i64
4252 11053923U, // VRSRAsv4i16
4253 11578211U, // VRSRAsv4i32
4254 11053923U, // VRSRAsv8i16
4255 12102499U, // VRSRAsv8i8
4256 13675363U, // VRSRAuv16i8
4257 22588259U, // VRSRAuv1i64
4258 13151075U, // VRSRAuv2i32
4259 22588259U, // VRSRAuv2i64
4260 12626787U, // VRSRAuv4i16
4261 13151075U, // VRSRAuv4i32
4262 12626787U, // VRSRAuv8i16
4263 13675363U, // VRSRAuv8i8
4264 962654337U, // VRSUBHNv2i32
4265 14217345U, // VRSUBHNv4i16
4266 14741633U, // VRSUBHNv8i8
4267 2888421478U, // VSCCLRMD
4268 2888421478U, // VSCCLRMS
4269 1010394796U, // VSDOTD
4270 1010394796U, // VSDOTDI
4271 1010394796U, // VSDOTQ
4272 1010394796U, // VSDOTQI
4273 942752574U, // VSELEQD
4274 942753129U, // VSELEQH
4275 942752234U, // VSELEQS
4276 942752502U, // VSELGED
4277 942753035U, // VSELGEH
4278 942752162U, // VSELGES
4279 942752598U, // VSELGTD
4280 942753163U, // VSELGTH
4281 942752258U, // VSELGTS
4282 942752586U, // VSELVSD
4283 942753151U, // VSELVSH
4284 942752246U, // VSELVSS
4285 570451U, // VSETLNi16
4286 1094739U, // VSETLNi32
4287 1619027U, // VSETLNi8
4288 14741465U, // VSHLLi16
4289 14217177U, // VSHLLi32
4290 15265753U, // VSHLLi8
4291 11595737U, // VSHLLsv2i64
4292 11071449U, // VSHLLsv4i32
4293 12120025U, // VSHLLsv8i16
4294 13168601U, // VSHLLuv2i64
4295 12644313U, // VSHLLuv4i32
4296 13692889U, // VSHLLuv8i16
4297 15265712U, // VSHLiv16i8
4298 962654128U, // VSHLiv1i64
4299 14217136U, // VSHLiv2i32
4300 962654128U, // VSHLiv2i64
4301 14741424U, // VSHLiv4i16
4302 14217136U, // VSHLiv4i32
4303 14741424U, // VSHLiv8i16
4304 15265712U, // VSHLiv8i8
4305 12119984U, // VSHLsv16i8
4306 974712752U, // VSHLsv1i64
4307 11595696U, // VSHLsv2i32
4308 974712752U, // VSHLsv2i64
4309 11071408U, // VSHLsv4i16
4310 11595696U, // VSHLsv4i32
4311 11071408U, // VSHLsv8i16
4312 12119984U, // VSHLsv8i8
4313 13692848U, // VSHLuv16i8
4314 22605744U, // VSHLuv1i64
4315 13168560U, // VSHLuv2i32
4316 22605744U, // VSHLuv2i64
4317 12644272U, // VSHLuv4i16
4318 13168560U, // VSHLuv4i32
4319 12644272U, // VSHLuv8i16
4320 13692848U, // VSHLuv8i8
4321 962654404U, // VSHRNv2i32
4322 14217412U, // VSHRNv4i16
4323 14741700U, // VSHRNv8i8
4324 12120524U, // VSHRsv16i8
4325 974713292U, // VSHRsv1i64
4326 11596236U, // VSHRsv2i32
4327 974713292U, // VSHRsv2i64
4328 11071948U, // VSHRsv4i16
4329 11596236U, // VSHRsv4i32
4330 11071948U, // VSHRsv8i16
4331 12120524U, // VSHRsv8i8
4332 13693388U, // VSHRuv16i8
4333 22606284U, // VSHRuv1i64
4334 13169100U, // VSHRuv2i32
4335 22606284U, // VSHRuv2i64
4336 12644812U, // VSHRuv4i16
4337 13169100U, // VSHRuv4i32
4338 12644812U, // VSHRuv8i16
4339 13693388U, // VSHRuv8i8
4340 35713969U, // VSHTOD
4341 1291908017U, // VSHTOH
4342 36238257U, // VSHTOS
4343 1244689329U, // VSITOD
4344 1245213617U, // VSITOH
4345 1226339249U, // VSITOS
4346 1617681U, // VSLIv16i8
4347 15773457U, // VSLIv1i64
4348 1093393U, // VSLIv2i32
4349 15773457U, // VSLIv2i64
4350 569105U, // VSLIv4i16
4351 1093393U, // VSLIv4i32
4352 569105U, // VSLIv8i16
4353 1617681U, // VSLIv8i8
4354 1311830961U, // VSLTOD
4355 1312355249U, // VSLTOH
4356 1293480881U, // VSLTOS
4357 1010394774U, // VSMMLA
4358 1282438000U, // VSQRTD
4359 7893872U, // VSQRTH
4360 8418160U, // VSQRTS
4361 12102505U, // VSRAsv16i8
4362 907586409U, // VSRAsv1i64
4363 11578217U, // VSRAsv2i32
4364 907586409U, // VSRAsv2i64
4365 11053929U, // VSRAsv4i16
4366 11578217U, // VSRAsv4i32
4367 11053929U, // VSRAsv8i16
4368 12102505U, // VSRAsv8i8
4369 13675369U, // VSRAuv16i8
4370 22588265U, // VSRAuv1i64
4371 13151081U, // VSRAuv2i32
4372 22588265U, // VSRAuv2i64
4373 12626793U, // VSRAuv4i16
4374 13151081U, // VSRAuv4i32
4375 12626793U, // VSRAuv8i16
4376 13675369U, // VSRAuv8i8
4377 1617686U, // VSRIv16i8
4378 15773462U, // VSRIv1i64
4379 1093398U, // VSRIv2i32
4380 15773462U, // VSRIv2i64
4381 569110U, // VSRIv4i16
4382 1093398U, // VSRIv4i32
4383 569110U, // VSRIv8i16
4384 1617686U, // VSRIv8i8
4385 900770063U, // VST1LNd16
4386 2981234959U, // VST1LNd16_UPD
4387 901294351U, // VST1LNd32
4388 2981759247U, // VST1LNd32_UPD
4389 901818639U, // VST1LNd8
4390 2982283535U, // VST1LNd8_UPD
4391 0U, // VST1LNq16Pseudo
4392 0U, // VST1LNq16Pseudo_UPD
4393 0U, // VST1LNq32Pseudo
4394 0U, // VST1LNq32Pseudo_UPD
4395 0U, // VST1LNq8Pseudo
4396 0U, // VST1LNq8Pseudo_UPD
4397 3020482831U, // VST1d16
4398 3087591695U, // VST1d16Q
4399 0U, // VST1d16QPseudo
4400 0U, // VST1d16QPseudoWB_fixed
4401 0U, // VST1d16QPseudoWB_register
4402 3154684175U, // VST1d16Qwb_fixed
4403 3221801231U, // VST1d16Qwb_register
4404 3288918287U, // VST1d16T
4405 0U, // VST1d16TPseudo
4406 0U, // VST1d16TPseudoWB_fixed
4407 0U, // VST1d16TPseudoWB_register
4408 3356010767U, // VST1d16Twb_fixed
4409 3423127823U, // VST1d16Twb_register
4410 3490228495U, // VST1d16wb_fixed
4411 3557345551U, // VST1d16wb_register
4412 3021007119U, // VST1d32
4413 3088115983U, // VST1d32Q
4414 0U, // VST1d32QPseudo
4415 0U, // VST1d32QPseudoWB_fixed
4416 0U, // VST1d32QPseudoWB_register
4417 3155208463U, // VST1d32Qwb_fixed
4418 3222325519U, // VST1d32Qwb_register
4419 3289442575U, // VST1d32T
4420 0U, // VST1d32TPseudo
4421 0U, // VST1d32TPseudoWB_fixed
4422 0U, // VST1d32TPseudoWB_register
4423 3356535055U, // VST1d32Twb_fixed
4424 3423652111U, // VST1d32Twb_register
4425 3490752783U, // VST1d32wb_fixed
4426 3557869839U, // VST1d32wb_register
4427 3035687183U, // VST1d64
4428 3102796047U, // VST1d64Q
4429 0U, // VST1d64QPseudo
4430 0U, // VST1d64QPseudoWB_fixed
4431 0U, // VST1d64QPseudoWB_register
4432 3169888527U, // VST1d64Qwb_fixed
4433 3237005583U, // VST1d64Qwb_register
4434 3304122639U, // VST1d64T
4435 0U, // VST1d64TPseudo
4436 0U, // VST1d64TPseudoWB_fixed
4437 0U, // VST1d64TPseudoWB_register
4438 3371215119U, // VST1d64Twb_fixed
4439 3438332175U, // VST1d64Twb_register
4440 3505432847U, // VST1d64wb_fixed
4441 3572549903U, // VST1d64wb_register
4442 3021531407U, // VST1d8
4443 3088640271U, // VST1d8Q
4444 0U, // VST1d8QPseudo
4445 0U, // VST1d8QPseudoWB_fixed
4446 0U, // VST1d8QPseudoWB_register
4447 3155732751U, // VST1d8Qwb_fixed
4448 3222849807U, // VST1d8Qwb_register
4449 3289966863U, // VST1d8T
4450 0U, // VST1d8TPseudo
4451 0U, // VST1d8TPseudoWB_fixed
4452 0U, // VST1d8TPseudoWB_register
4453 3357059343U, // VST1d8Twb_fixed
4454 3424176399U, // VST1d8Twb_register
4455 3491277071U, // VST1d8wb_fixed
4456 3558394127U, // VST1d8wb_register
4457 3624462607U, // VST1q16
4458 0U, // VST1q16HighQPseudo
4459 0U, // VST1q16HighQPseudo_UPD
4460 0U, // VST1q16HighTPseudo
4461 0U, // VST1q16HighTPseudo_UPD
4462 0U, // VST1q16LowQPseudo_UPD
4463 0U, // VST1q16LowTPseudo_UPD
4464 3691555087U, // VST1q16wb_fixed
4465 3758672143U, // VST1q16wb_register
4466 3624986895U, // VST1q32
4467 0U, // VST1q32HighQPseudo
4468 0U, // VST1q32HighQPseudo_UPD
4469 0U, // VST1q32HighTPseudo
4470 0U, // VST1q32HighTPseudo_UPD
4471 0U, // VST1q32LowQPseudo_UPD
4472 0U, // VST1q32LowTPseudo_UPD
4473 3692079375U, // VST1q32wb_fixed
4474 3759196431U, // VST1q32wb_register
4475 3639666959U, // VST1q64
4476 0U, // VST1q64HighQPseudo
4477 0U, // VST1q64HighQPseudo_UPD
4478 0U, // VST1q64HighTPseudo
4479 0U, // VST1q64HighTPseudo_UPD
4480 0U, // VST1q64LowQPseudo_UPD
4481 0U, // VST1q64LowTPseudo_UPD
4482 3706759439U, // VST1q64wb_fixed
4483 3773876495U, // VST1q64wb_register
4484 3625511183U, // VST1q8
4485 0U, // VST1q8HighQPseudo
4486 0U, // VST1q8HighQPseudo_UPD
4487 0U, // VST1q8HighTPseudo
4488 0U, // VST1q8HighTPseudo_UPD
4489 0U, // VST1q8LowQPseudo_UPD
4490 0U, // VST1q8LowTPseudo_UPD
4491 3692603663U, // VST1q8wb_fixed
4492 3759720719U, // VST1q8wb_register
4493 900778320U, // VST2LNd16
4494 0U, // VST2LNd16Pseudo
4495 0U, // VST2LNd16Pseudo_UPD
4496 2981407056U, // VST2LNd16_UPD
4497 901302608U, // VST2LNd32
4498 0U, // VST2LNd32Pseudo
4499 0U, // VST2LNd32Pseudo_UPD
4500 2981931344U, // VST2LNd32_UPD
4501 901826896U, // VST2LNd8
4502 0U, // VST2LNd8Pseudo
4503 0U, // VST2LNd8Pseudo_UPD
4504 2982455632U, // VST2LNd8_UPD
4505 900778320U, // VST2LNq16
4506 0U, // VST2LNq16Pseudo
4507 0U, // VST2LNq16Pseudo_UPD
4508 2981407056U, // VST2LNq16_UPD
4509 901302608U, // VST2LNq32
4510 0U, // VST2LNq32Pseudo
4511 0U, // VST2LNq32Pseudo_UPD
4512 2981931344U, // VST2LNq32_UPD
4513 3825789264U, // VST2b16
4514 3892881744U, // VST2b16wb_fixed
4515 3959998800U, // VST2b16wb_register
4516 3826313552U, // VST2b32
4517 3893406032U, // VST2b32wb_fixed
4518 3960523088U, // VST2b32wb_register
4519 3826837840U, // VST2b8
4520 3893930320U, // VST2b8wb_fixed
4521 3961047376U, // VST2b8wb_register
4522 3624462672U, // VST2d16
4523 3691555152U, // VST2d16wb_fixed
4524 3758672208U, // VST2d16wb_register
4525 3624986960U, // VST2d32
4526 3692079440U, // VST2d32wb_fixed
4527 3759196496U, // VST2d32wb_register
4528 3625511248U, // VST2d8
4529 3692603728U, // VST2d8wb_fixed
4530 3759720784U, // VST2d8wb_register
4531 3087591760U, // VST2q16
4532 0U, // VST2q16Pseudo
4533 0U, // VST2q16PseudoWB_fixed
4534 0U, // VST2q16PseudoWB_register
4535 3154684240U, // VST2q16wb_fixed
4536 3221801296U, // VST2q16wb_register
4537 3088116048U, // VST2q32
4538 0U, // VST2q32Pseudo
4539 0U, // VST2q32PseudoWB_fixed
4540 0U, // VST2q32PseudoWB_register
4541 3155208528U, // VST2q32wb_fixed
4542 3222325584U, // VST2q32wb_register
4543 3088640336U, // VST2q8
4544 0U, // VST2q8Pseudo
4545 0U, // VST2q8PseudoWB_fixed
4546 0U, // VST2q8PseudoWB_register
4547 3155732816U, // VST2q8wb_fixed
4548 3222849872U, // VST2q8wb_register
4549 900860261U, // VST3LNd16
4550 0U, // VST3LNd16Pseudo
4551 0U, // VST3LNd16Pseudo_UPD
4552 2981431653U, // VST3LNd16_UPD
4553 901384549U, // VST3LNd32
4554 0U, // VST3LNd32Pseudo
4555 0U, // VST3LNd32Pseudo_UPD
4556 2981955941U, // VST3LNd32_UPD
4557 901908837U, // VST3LNd8
4558 0U, // VST3LNd8Pseudo
4559 0U, // VST3LNd8Pseudo_UPD
4560 2982480229U, // VST3LNd8_UPD
4561 900860261U, // VST3LNq16
4562 0U, // VST3LNq16Pseudo
4563 0U, // VST3LNq16Pseudo_UPD
4564 2981431653U, // VST3LNq16_UPD
4565 901384549U, // VST3LNq32
4566 0U, // VST3LNq32Pseudo
4567 0U, // VST3LNq32Pseudo_UPD
4568 2981955941U, // VST3LNq32_UPD
4569 900778341U, // VST3d16
4570 0U, // VST3d16Pseudo
4571 0U, // VST3d16Pseudo_UPD
4572 2981407077U, // VST3d16_UPD
4573 901302629U, // VST3d32
4574 0U, // VST3d32Pseudo
4575 0U, // VST3d32Pseudo_UPD
4576 2981931365U, // VST3d32_UPD
4577 901826917U, // VST3d8
4578 0U, // VST3d8Pseudo
4579 0U, // VST3d8Pseudo_UPD
4580 2982455653U, // VST3d8_UPD
4581 900778341U, // VST3q16
4582 0U, // VST3q16Pseudo_UPD
4583 2981407077U, // VST3q16_UPD
4584 0U, // VST3q16oddPseudo
4585 0U, // VST3q16oddPseudo_UPD
4586 901302629U, // VST3q32
4587 0U, // VST3q32Pseudo_UPD
4588 2981931365U, // VST3q32_UPD
4589 0U, // VST3q32oddPseudo
4590 0U, // VST3q32oddPseudo_UPD
4591 901826917U, // VST3q8
4592 0U, // VST3q8Pseudo_UPD
4593 2982455653U, // VST3q8_UPD
4594 0U, // VST3q8oddPseudo
4595 0U, // VST3q8oddPseudo_UPD
4596 901032315U, // VST4LNd16
4597 0U, // VST4LNd16Pseudo
4598 0U, // VST4LNd16Pseudo_UPD
4599 2981415291U, // VST4LNd16_UPD
4600 901556603U, // VST4LNd32
4601 0U, // VST4LNd32Pseudo
4602 0U, // VST4LNd32Pseudo_UPD
4603 2981939579U, // VST4LNd32_UPD
4604 902080891U, // VST4LNd8
4605 0U, // VST4LNd8Pseudo
4606 0U, // VST4LNd8Pseudo_UPD
4607 2982463867U, // VST4LNd8_UPD
4608 901032315U, // VST4LNq16
4609 0U, // VST4LNq16Pseudo
4610 0U, // VST4LNq16Pseudo_UPD
4611 2981415291U, // VST4LNq16_UPD
4612 901556603U, // VST4LNq32
4613 0U, // VST4LNq32Pseudo
4614 0U, // VST4LNq32Pseudo_UPD
4615 2981939579U, // VST4LNq32_UPD
4616 900860283U, // VST4d16
4617 0U, // VST4d16Pseudo
4618 0U, // VST4d16Pseudo_UPD
4619 2981431675U, // VST4d16_UPD
4620 901384571U, // VST4d32
4621 0U, // VST4d32Pseudo
4622 0U, // VST4d32Pseudo_UPD
4623 2981955963U, // VST4d32_UPD
4624 901908859U, // VST4d8
4625 0U, // VST4d8Pseudo
4626 0U, // VST4d8Pseudo_UPD
4627 2982480251U, // VST4d8_UPD
4628 900860283U, // VST4q16
4629 0U, // VST4q16Pseudo_UPD
4630 2981431675U, // VST4q16_UPD
4631 0U, // VST4q16oddPseudo
4632 0U, // VST4q16oddPseudo_UPD
4633 901384571U, // VST4q32
4634 0U, // VST4q32Pseudo_UPD
4635 2981955963U, // VST4q32_UPD
4636 0U, // VST4q32oddPseudo
4637 0U, // VST4q32oddPseudo_UPD
4638 901908859U, // VST4q8
4639 0U, // VST4q8Pseudo_UPD
4640 2982480251U, // VST4q8_UPD
4641 0U, // VST4q8oddPseudo
4642 0U, // VST4q8oddPseudo_UPD
4643 942173170U, // VSTMDDB_UPD
4644 2730782U, // VSTMDIA
4645 942172958U, // VSTMDIA_UPD
4646 0U, // VSTMQIA
4647 942173170U, // VSTMSDB_UPD
4648 2730782U, // VSTMSIA
4649 942172958U, // VSTMSIA_UPD
4650 2683400U, // VSTRD
4651 586248U, // VSTRH
4652 2683400U, // VSTRS
4653 2647159304U, // VSTR_FPCXTNS_off
4654 768143880U, // VSTR_FPCXTNS_post
4655 2714300936U, // VSTR_FPCXTNS_pre
4656 2647683592U, // VSTR_FPCXTS_off
4657 768668168U, // VSTR_FPCXTS_post
4658 2714825224U, // VSTR_FPCXTS_pre
4659 2782458376U, // VSTR_FPSCR_NZCVQC_off
4660 1708700168U, // VSTR_FPSCR_NZCVQC_post
4661 2849550856U, // VSTR_FPSCR_NZCVQC_pre
4662 2648732168U, // VSTR_FPSCR_off
4663 769716744U, // VSTR_FPSCR_post
4664 2715873800U, // VSTR_FPSCR_pre
4665 2783506952U, // VSTR_P0_off
4666 1709748744U, // VSTR_P0_post
4667 2850599432U, // VSTR_P0_pre
4668 2649780744U, // VSTR_VPR_off
4669 770765320U, // VSTR_VPR_post
4670 2716922376U, // VSTR_VPR_pre
4671 1282469086U, // VSUBD
4672 7924958U, // VSUBH
4673 962654345U, // VSUBHNv2i32
4674 14217353U, // VSUBHNv4i16
4675 14741641U, // VSUBHNv8i8
4676 11595613U, // VSUBLsv2i64
4677 11071325U, // VSUBLsv4i32
4678 12119901U, // VSUBLsv8i16
4679 13168477U, // VSUBLuv2i64
4680 12644189U, // VSUBLuv4i32
4681 13692765U, // VSUBLuv8i16
4682 8449246U, // VSUBS
4683 11596894U, // VSUBWsv2i64
4684 11072606U, // VSUBWsv4i32
4685 12121182U, // VSUBWsv8i16
4686 13169758U, // VSUBWuv2i64
4687 12645470U, // VSUBWuv4i32
4688 13694046U, // VSUBWuv8i16
4689 8449246U, // VSUBfd
4690 8449246U, // VSUBfq
4691 7924958U, // VSUBhd
4692 7924958U, // VSUBhq
4693 15264990U, // VSUBv16i8
4694 962653406U, // VSUBv1i64
4695 14216414U, // VSUBv2i32
4696 962653406U, // VSUBv2i64
4697 14740702U, // VSUBv4i16
4698 14216414U, // VSUBv4i32
4699 14740702U, // VSUBv8i16
4700 15264990U, // VSUBv8i8
4701 1010394817U, // VSUDOTDI
4702 1010394817U, // VSUDOTQI
4703 2666892U, // VSWPd
4704 2666892U, // VSWPq
4705 1634136U, // VTBL1
4706 1634136U, // VTBL2
4707 1634136U, // VTBL3
4708 0U, // VTBL3Pseudo
4709 1634136U, // VTBL4
4710 0U, // VTBL4Pseudo
4711 1619211U, // VTBX1
4712 1619211U, // VTBX2
4713 1619211U, // VTBX3
4714 0U, // VTBX3Pseudo
4715 1619211U, // VTBX4
4716 0U, // VTBX4Pseudo
4717 37811121U, // VTOSHD
4718 1294529457U, // VTOSHH
4719 38335409U, // VTOSHS
4720 1235776013U, // VTOSIRD
4721 1246786061U, // VTOSIRH
4722 1227911693U, // VTOSIRS
4723 1235776433U, // VTOSIZD
4724 1246786481U, // VTOSIZH
4725 1227912113U, // VTOSIZS
4726 1302918065U, // VTOSLD
4727 1313928113U, // VTOSLH
4728 1295053745U, // VTOSLS
4729 39383985U, // VTOUHD
4730 1295578033U, // VTOUHH
4731 39908273U, // VTOUHS
4732 1248358925U, // VTOUIRD
4733 1248883213U, // VTOUIRH
4734 1228960269U, // VTOUIRS
4735 1248359345U, // VTOUIZD
4736 1248883633U, // VTOUIZH
4737 1228960689U, // VTOUIZS
4738 1315500977U, // VTOULD
4739 1316025265U, // VTOULH
4740 1296102321U, // VTOULS
4741 569551U, // VTRNd16
4742 1093839U, // VTRNd32
4743 1618127U, // VTRNd8
4744 569551U, // VTRNq16
4745 1093839U, // VTRNq32
4746 1618127U, // VTRNq8
4747 1635200U, // VTSTv16i8
4748 1110912U, // VTSTv2i32
4749 586624U, // VTSTv4i16
4750 1110912U, // VTSTv4i32
4751 586624U, // VTSTv8i16
4752 1635200U, // VTSTv8i8
4753 1010394828U, // VUDOTD
4754 1010394828U, // VUDOTDI
4755 1010394828U, // VUDOTQ
4756 1010394828U, // VUDOTQI
4757 41481137U, // VUHTOD
4758 1292432305U, // VUHTOH
4759 42005425U, // VUHTOS
4760 1250456497U, // VUITOD
4761 1250980785U, // VUITOH
4762 1226863537U, // VUITOS
4763 1317598129U, // VULTOD
4764 1318122417U, // VULTOH
4765 1294005169U, // VULTOS
4766 1010394806U, // VUMMLA
4767 1010394785U, // VUSDOTD
4768 1010394785U, // VUSDOTDI
4769 1010394785U, // VUSDOTQ
4770 1010394785U, // VUSDOTQI
4771 1010394762U, // VUSMMLA
4772 569745U, // VUZPd16
4773 1618321U, // VUZPd8
4774 569745U, // VUZPq16
4775 1094033U, // VUZPq32
4776 1618321U, // VUZPq8
4777 569621U, // VZIPd16
4778 1618197U, // VZIPd8
4779 569621U, // VZIPq16
4780 1093909U, // VZIPq32
4781 1618197U, // VZIPq8
4782 2730733U, // sysLDMDA
4783 942172909U, // sysLDMDA_UPD
4784 2730988U, // sysLDMDB
4785 942173164U, // sysLDMDB_UPD
4786 2732116U, // sysLDMIA
4787 942174292U, // sysLDMIA_UPD
4788 2731007U, // sysLDMIB
4789 942173183U, // sysLDMIB_UPD
4790 2730739U, // sysSTMDA
4791 942172915U, // sysSTMDA_UPD
4792 2730995U, // sysSTMDB
4793 942173171U, // sysSTMDB_UPD
4794 2732151U, // sysSTMIA
4795 942174327U, // sysSTMIA_UPD
4796 2731013U, // sysSTMIB
4797 942173189U, // sysSTMIB_UPD
4798 2632979U, // t2ADCri
4799 43527443U, // t2ADCrr
4800 43584787U, // t2ADCrs
4801 43527511U, // t2ADDri
4802 2684005U, // t2ADDri12
4803 43527511U, // t2ADDrr
4804 43584855U, // t2ADDrs
4805 43527511U, // t2ADDspImm
4806 2684005U, // t2ADDspImm12
4807 43545002U, // t2ADR
4808 2633112U, // t2ANDri
4809 43527576U, // t2ANDrr
4810 43584920U, // t2ANDrs
4811 43528683U, // t2ASRri
4812 43528683U, // t2ASRrr
4813 43545191U, // t2ASRs1
4814 4422U, // t2AUT
4815 875154964U, // t2AUTG
4816 1117367229U, // t2B
4817 2682139U, // t2BFC
4818 2666249U, // t2BFI
4819 1076391814U, // t2BFLi
4820 1076393386U, // t2BFLr
4821 1076391413U, // t2BFi
4822 4029777812U, // t2BFic
4823 1076393307U, // t2BFr
4824 2632992U, // t2BICri
4825 43527456U, // t2BICrr
4826 43584800U, // t2BICrs
4827 1917U, // t2BTI
4828 875156389U, // t2BXAUT
4829 2731803U, // t2BXJ
4830 1117367229U, // t2Bcc
4831 1344934161U, // t2CDP
4832 1344932154U, // t2CDP2
4833 4838734U, // t2CLREX
4834 2888421481U, // t2CLRM
4835 2651645U, // t2CLZ
4836 43544746U, // t2CMNri
4837 43544746U, // t2CMNrr
4838 43577514U, // t2CMNrs
4839 43544859U, // t2CMPri
4840 43544859U, // t2CMPrr
4841 43577627U, // t2CMPrs
4842 4802484U, // t2CPS1p
4843 1520095838U, // t2CPS2p
4844 1479201374U, // t2CPS3p
4845 942753529U, // t2CRC32B
4846 942753537U, // t2CRC32CB
4847 942753647U, // t2CRC32CH
4848 942753767U, // t2CRC32CW
4849 942753639U, // t2CRC32H
4850 942753759U, // t2CRC32W
4851 942753686U, // t2CSEL
4852 942753580U, // t2CSINC
4853 942753738U, // t2CSINV
4854 942753632U, // t2CSNEG
4855 2731517U, // t2DBG
4856 4835593U, // t2DCPS1
4857 4835658U, // t2DCPS2
4858 4835679U, // t2DCPS3
4859 942753706U, // t2DLS
4860 4096371758U, // t2DMB
4861 4096371854U, // t2DSB
4862 2634201U, // t2EORri
4863 43528665U, // t2EORrr
4864 43586009U, // t2EORrs
4865 43627281U, // t2HINT
4866 4802513U, // t2HVC
4867 4163480722U, // t2ISB
4868 69751521U, // t2IT
4869 0U, // t2Int_eh_sjlj_setjmp
4870 0U, // t2Int_eh_sjlj_setjmp_nofp
4871 2648809U, // t2LDA
4872 2649018U, // t2LDAB
4873 2651452U, // t2LDAEX
4874 2649329U, // t2LDAEXB
4875 2682292U, // t2LDAEXD
4876 2649825U, // t2LDAEXH
4877 2649625U, // t2LDAH
4878 1344843551U, // t2LDC2L_OFFSET
4879 1344843551U, // t2LDC2L_OPTION
4880 1344843551U, // t2LDC2L_POST
4881 1344843551U, // t2LDC2L_PRE
4882 1344842016U, // t2LDC2_OFFSET
4883 1344842016U, // t2LDC2_OPTION
4884 1344842016U, // t2LDC2_POST
4885 1344842016U, // t2LDC2_PRE
4886 1344843619U, // t2LDCL_OFFSET
4887 1344843619U, // t2LDCL_OPTION
4888 1344843619U, // t2LDCL_POST
4889 1344843619U, // t2LDCL_PRE
4890 1344843031U, // t2LDC_OFFSET
4891 1344843031U, // t2LDC_OPTION
4892 1344843031U, // t2LDC_POST
4893 1344843031U, // t2LDC_PRE
4894 2730988U, // t2LDMDB
4895 942173164U, // t2LDMDB_UPD
4896 43626580U, // t2LDMIA
4897 983068756U, // t2LDMIA_UPD
4898 2683561U, // t2LDRBT
4899 2665603U, // t2LDRB_POST
4900 2665603U, // t2LDRB_PRE
4901 43576451U, // t2LDRBi12
4902 2681987U, // t2LDRBi8
4903 43543683U, // t2LDRBpci
4904 43560067U, // t2LDRBs
4905 2674077U, // t2LDRD_POST
4906 2674077U, // t2LDRD_PRE
4907 2665885U, // t2LDRDi8
4908 2684232U, // t2LDREX
4909 2649343U, // t2LDREXB
4910 2682306U, // t2LDREXD
4911 2649839U, // t2LDREXH
4912 2683596U, // t2LDRHT
4913 2666121U, // t2LDRH_POST
4914 2666121U, // t2LDRH_PRE
4915 43576969U, // t2LDRHi12
4916 2682505U, // t2LDRHi8
4917 43544201U, // t2LDRHpci
4918 43560585U, // t2LDRHs
4919 2683573U, // t2LDRSBT
4920 2665622U, // t2LDRSB_POST
4921 2665622U, // t2LDRSB_PRE
4922 43576470U, // t2LDRSBi12
4923 2682006U, // t2LDRSBi8
4924 43543702U, // t2LDRSBpci
4925 43560086U, // t2LDRSBs
4926 2683608U, // t2LDRSHT
4927 2666160U, // t2LDRSH_POST
4928 2666160U, // t2LDRSH_PRE
4929 43577008U, // t2LDRSHi12
4930 2682544U, // t2LDRSHi8
4931 43544240U, // t2LDRSHpci
4932 43560624U, // t2LDRSHs
4933 2683755U, // t2LDRT
4934 2666927U, // t2LDR_POST
4935 2666927U, // t2LDR_PRE
4936 43577775U, // t2LDRi12
4937 2683311U, // t2LDRi8
4938 43545007U, // t2LDRpci
4939 43561391U, // t2LDRs
4940 4818775U, // t2LE
4941 10577751U, // t2LEUpdate
4942 43528231U, // t2LSLri
4943 43528231U, // t2LSLrr
4944 43528690U, // t2LSRri
4945 43528690U, // t2LSRrr
4946 43545196U, // t2LSRs1
4947 1344934310U, // t2MCR
4948 1344932159U, // t2MCR2
4949 1344852449U, // t2MCRR
4950 1344850244U, // t2MCRR2
4951 2665261U, // t2MLA
4952 2667062U, // t2MLS
4953 2683830U, // t2MOVTi16
4954 43553876U, // t2MOVi
4955 2651259U, // t2MOVi16
4956 43553876U, // t2MOVr
4957 1143606574U, // t2MRC
4958 1143605541U, // t2MRC2
4959 1814613298U, // t2MRRC
4960 1814612266U, // t2MRRC2
4961 2732643U, // t2MRS_AR
4962 2650723U, // t2MRS_M
4963 2650723U, // t2MRSbanked
4964 2732643U, // t2MRSsys_AR
4965 1881698807U, // t2MSR_AR
4966 1881698807U, // t2MSR_M
4967 1948807671U, // t2MSRbanked
4968 2682935U, // t2MUL
4969 2658555U, // t2MVNi
4970 43553019U, // t2MVNr
4971 43528443U, // t2MVNs
4972 2633931U, // t2ORNri
4973 2633931U, // t2ORNrr
4974 2691275U, // t2ORNrs
4975 2634215U, // t2ORRri
4976 43528679U, // t2ORRrr
4977 43586023U, // t2ORRrs
4978 4387U, // t2PAC
4979 4403U, // t2PACBTI
4980 2731521U, // t2PACG
4981 2667156U, // t2PKHBT
4982 2665639U, // t2PKHTB
4983 4230509674U, // t2PLDWi12
4984 2651242U, // t2PLDWi8
4985 69792874U, // t2PLDWs
4986 4230507916U, // t2PLDi12
4987 2649484U, // t2PLDi8
4988 136949132U, // t2PLDpci
4989 69791116U, // t2PLDs
4990 4230508301U, // t2PLIi12
4991 2649869U, // t2PLIi8
4992 136949517U, // t2PLIpci
4993 69791501U, // t2PLIs
4994 2682235U, // t2QADD
4995 2681301U, // t2QADD16
4996 2681404U, // t2QADD8
4997 2684352U, // t2QASX
4998 2682209U, // t2QDADD
4999 2682060U, // t2QDSUB
5000 2684098U, // t2QSAX
5001 2682073U, // t2QSUB
5002 2681263U, // t2QSUB16
5003 2681365U, // t2QSUB8
5004 2650847U, // t2RBIT
5005 43545635U, // t2REV
5006 43543033U, // t2REV16
5007 43544251U, // t2REVSH
5008 2730981U, // t2RFEDB
5009 2730981U, // t2RFEDBW
5010 2730769U, // t2RFEIA
5011 2730769U, // t2RFEIAW
5012 43528669U, // t2RORri
5013 43528669U, // t2RORrr
5014 2659759U, // t2RRX
5015 43527320U, // t2RSBri
5016 2632856U, // t2RSBrr
5017 2690200U, // t2RSBrs
5018 2681308U, // t2SADD16
5019 2681410U, // t2SADD8
5020 2684357U, // t2SASX
5021 3215U, // t2SB
5022 2632974U, // t2SBCri
5023 43527438U, // t2SBCrr
5024 43584782U, // t2SBCrs
5025 2667866U, // t2SBFX
5026 2683943U, // t2SDIV
5027 2682754U, // t2SEL
5028 4802460U, // t2SETPAN
5029 4836881U, // t2SG
5030 2681284U, // t2SHADD16
5031 2681389U, // t2SHADD8
5032 2684339U, // t2SHASX
5033 2684085U, // t2SHSAX
5034 2681246U, // t2SHSUB16
5035 2681350U, // t2SHSUB8
5036 2731306U, // t2SMC
5037 2665419U, // t2SMLABB
5038 2667149U, // t2SMLABT
5039 2665795U, // t2SMLAD
5040 2667792U, // t2SMLADX
5041 2756422U, // t2SMLAL
5042 2755538U, // t2SMLALBB
5043 2757274U, // t2SMLALBT
5044 2755973U, // t2SMLALD
5045 2757918U, // t2SMLALDX
5046 2755757U, // t2SMLALTB
5047 2757516U, // t2SMLALTT
5048 2665632U, // t2SMLATB
5049 2667397U, // t2SMLATT
5050 2665699U, // t2SMLAWB
5051 2667451U, // t2SMLAWT
5052 2665896U, // t2SMLSD
5053 2667822U, // t2SMLSDX
5054 2755984U, // t2SMLSLD
5055 2757926U, // t2SMLSLDX
5056 2665265U, // t2SMMLA
5057 2666911U, // t2SMMLAR
5058 2667060U, // t2SMMLS
5059 2666991U, // t2SMMLSR
5060 2682939U, // t2SMMUL
5061 2683345U, // t2SMMULR
5062 2682185U, // t2SMUAD
5063 2684183U, // t2SMUADX
5064 2681818U, // t2SMULBB
5065 2683554U, // t2SMULBT
5066 2666476U, // t2SMULL
5067 2682037U, // t2SMULTB
5068 2683796U, // t2SMULTT
5069 2682090U, // t2SMULWB
5070 2683842U, // t2SMULWT
5071 2682286U, // t2SMUSD
5072 2684213U, // t2SMUSDX
5073 44149753U, // t2SRSDB
5074 44674041U, // t2SRSDB_UPD
5075 44149541U, // t2SRSIA
5076 44673829U, // t2SRSIA_UPD
5077 2667134U, // t2SSAT
5078 2681322U, // t2SSAT16
5079 2684103U, // t2SSAX
5080 2681270U, // t2SSUB16
5081 2681371U, // t2SSUB8
5082 1344843557U, // t2STC2L_OFFSET
5083 1344843557U, // t2STC2L_OPTION
5084 1344843557U, // t2STC2L_POST
5085 1344843557U, // t2STC2L_PRE
5086 1344842032U, // t2STC2_OFFSET
5087 1344842032U, // t2STC2_OPTION
5088 1344842032U, // t2STC2_POST
5089 1344842032U, // t2STC2_PRE
5090 1344843624U, // t2STCL_OFFSET
5091 1344843624U, // t2STCL_OPTION
5092 1344843624U, // t2STCL_POST
5093 1344843624U, // t2STCL_PRE
5094 1344843067U, // t2STC_OFFSET
5095 1344843067U, // t2STC_OPTION
5096 1344843067U, // t2STC_POST
5097 1344843067U, // t2STC_PRE
5098 2650161U, // t2STL
5099 2649122U, // t2STLB
5100 2684226U, // t2STLEX
5101 2682104U, // t2STLEXB
5102 2665915U, // t2STLEXD
5103 2682600U, // t2STLEXH
5104 2649701U, // t2STLH
5105 2730995U, // t2STMDB
5106 942173171U, // t2STMDB_UPD
5107 43626615U, // t2STMIA
5108 983068791U, // t2STMIA_UPD
5109 2683567U, // t2STRBT
5110 942189705U, // t2STRB_POST
5111 942189705U, // t2STRB_PRE
5112 43576457U, // t2STRBi12
5113 2681993U, // t2STRBi8
5114 43560073U, // t2STRBs
5115 942198179U, // t2STRD_POST
5116 942198179U, // t2STRD_PRE
5117 2665891U, // t2STRDi8
5118 2667860U, // t2STREX
5119 2682118U, // t2STREXB
5120 2665929U, // t2STREXD
5121 2682614U, // t2STREXH
5122 2683602U, // t2STRHT
5123 942190223U, // t2STRH_POST
5124 942190223U, // t2STRH_PRE
5125 43576975U, // t2STRHi12
5126 2682511U, // t2STRHi8
5127 43560591U, // t2STRHs
5128 2683766U, // t2STRT
5129 942191113U, // t2STR_POST
5130 942191113U, // t2STR_PRE
5131 43577865U, // t2STRi12
5132 2683401U, // t2STRi8
5133 43561481U, // t2STRs
5134 45199914U, // t2SUBS_PC_LR
5135 43527374U, // t2SUBri
5136 2683999U, // t2SUBri12
5137 43527374U, // t2SUBrr
5138 43584718U, // t2SUBrs
5139 43527374U, // t2SUBspImm
5140 2683999U, // t2SUBspImm12
5141 2665407U, // t2SXTAB
5142 2664832U, // t2SXTAB16
5143 2666031U, // t2SXTAH
5144 43576514U, // t2SXTB
5145 2681232U, // t2SXTB16
5146 43577025U, // t2SXTH
5147 203975649U, // t2TBB
5148 271085115U, // t2TBH
5149 43544987U, // t2TEQri
5150 43544987U, // t2TEQrr
5151 43577755U, // t2TEQrs
5152 338275484U, // t2TSB
5153 43545473U, // t2TSTri
5154 43545473U, // t2TSTrr
5155 43578241U, // t2TSTrs
5156 2651017U, // t2TT
5157 2648949U, // t2TTA
5158 2650760U, // t2TTAT
5159 2651035U, // t2TTT
5160 2681315U, // t2UADD16
5161 2681416U, // t2UADD8
5162 2684362U, // t2UASX
5163 2667871U, // t2UBFX
5164 4802520U, // t2UDF
5165 2683948U, // t2UDIV
5166 2681292U, // t2UHADD16
5167 2681396U, // t2UHADD8
5168 2684345U, // t2UHASX
5169 2684091U, // t2UHSAX
5170 2681254U, // t2UHSUB16
5171 2681357U, // t2UHSUB8
5172 2756395U, // t2UMAAL
5173 2756428U, // t2UMLAL
5174 2666482U, // t2UMULL
5175 2681300U, // t2UQADD16
5176 2681403U, // t2UQADD8
5177 2684351U, // t2UQASX
5178 2684097U, // t2UQSAX
5179 2681262U, // t2UQSUB16
5180 2681364U, // t2UQSUB8
5181 2681383U, // t2USAD8
5182 2664959U, // t2USADA8
5183 2667139U, // t2USAT
5184 2681329U, // t2USAT16
5185 2684108U, // t2USAX
5186 2681277U, // t2USUB16
5187 2681377U, // t2USUB8
5188 2665413U, // t2UXTAB
5189 2664840U, // t2UXTAB16
5190 2666037U, // t2UXTAH
5191 43576519U, // t2UXTB
5192 2681239U, // t2UXTB16
5193 43577030U, // t2UXTH
5194 942753711U, // t2WLS
5195 1052593427U, // tADC
5196 2682199U, // tADDhirr
5197 918375767U, // tADDi3
5198 1052593495U, // tADDi8
5199 2682199U, // tADDrSP
5200 2682199U, // tADDrSPi
5201 918375767U, // tADDrr
5202 2682199U, // tADDspi
5203 2682199U, // tADDspr
5204 2650538U, // tADR
5205 1052593560U, // tAND
5206 918376939U, // tASRri
5207 1052594667U, // tASRrr
5208 1076472765U, // tB
5209 1052593440U, // tBIC
5210 4802500U, // tBKPT
5211 405393242U, // tBL
5212 875156053U, // tBLXNSr
5213 405394854U, // tBLXi
5214 875156902U, // tBLXr
5215 2733312U, // tBX
5216 2732624U, // tBXNS
5217 1076472765U, // tBcc
5218 4029761540U, // tCBNZ
5219 4029761535U, // tCBZ
5220 2650282U, // tCMN
5221 2650395U, // tCMPhir
5222 2650395U, // tCMPi8
5223 2650395U, // tCMPr
5224 1476579934U, // tCPS
5225 1052594649U, // tEOR
5226 2732817U, // tHINT
5227 4802495U, // tHLT
5228 0U, // tInt_WIN_eh_sjlj_longjmp
5229 0U, // tInt_eh_sjlj_longjmp
5230 0U, // tInt_eh_sjlj_setjmp
5231 2732116U, // tLDMIA
5232 2681987U, // tLDRBi
5233 2681987U, // tLDRBr
5234 2682505U, // tLDRHi
5235 2682505U, // tLDRHr
5236 2682006U, // tLDRSB
5237 2682544U, // tLDRSH
5238 2683311U, // tLDRi
5239 2650543U, // tLDRpci
5240 2683311U, // tLDRr
5241 2683311U, // tLDRspi
5242 918376487U, // tLSLri
5243 1052594215U, // tLSLrr
5244 918376946U, // tLSRri
5245 1052594674U, // tLSRrr
5246 942753721U, // tMOVSr
5247 1254446164U, // tMOVi8
5248 2651220U, // tMOVr
5249 918376503U, // tMUL
5250 1254445307U, // tMVN
5251 1052594663U, // tORR
5252 0U, // tPICADD
5253 2888421663U, // tPOP
5254 2888421046U, // tPUSH
5255 2651171U, // tREV
5256 2648569U, // tREV16
5257 2649787U, // tREVSH
5258 1052594653U, // tROR
5259 2193968280U, // tRSB
5260 1052593422U, // tSBC
5261 280399U, // tSETEND
5262 942174327U, // tSTMIA_UPD
5263 2681993U, // tSTRBi
5264 2681993U, // tSTRBr
5265 2682511U, // tSTRHi
5266 2682511U, // tSTRHr
5267 2683401U, // tSTRi
5268 2683401U, // tSTRr
5269 2683401U, // tSTRspi
5270 918375630U, // tSUBi3
5271 1052593358U, // tSUBi8
5272 918375630U, // tSUBrr
5273 2682062U, // tSUBspi
5274 2731327U, // tSVC
5275 2649282U, // tSXTB
5276 2649793U, // tSXTH
5277 4364U, // tTRAP
5278 2651009U, // tTST
5279 4802395U, // tUDF
5280 2649287U, // tUXTB
5281 2649798U, // tUXTH
5282 2298U, // t__brkdiv0
5283 };
5284
5285 static const uint32_t OpInfo1[] = {
5286 0U, // PHI
5287 0U, // INLINEASM
5288 0U, // INLINEASM_BR
5289 0U, // CFI_INSTRUCTION
5290 0U, // EH_LABEL
5291 0U, // GC_LABEL
5292 0U, // ANNOTATION_LABEL
5293 0U, // KILL
5294 0U, // EXTRACT_SUBREG
5295 0U, // INSERT_SUBREG
5296 0U, // IMPLICIT_DEF
5297 0U, // INIT_UNDEF
5298 0U, // SUBREG_TO_REG
5299 0U, // COPY_TO_REGCLASS
5300 0U, // DBG_VALUE
5301 0U, // DBG_VALUE_LIST
5302 0U, // DBG_INSTR_REF
5303 0U, // DBG_PHI
5304 0U, // DBG_LABEL
5305 0U, // REG_SEQUENCE
5306 0U, // COPY
5307 0U, // COPY_LANEMASK
5308 0U, // BUNDLE
5309 0U, // LIFETIME_START
5310 0U, // LIFETIME_END
5311 0U, // PSEUDO_PROBE
5312 0U, // ARITH_FENCE
5313 0U, // STACKMAP
5314 0U, // FENTRY_CALL
5315 0U, // PATCHPOINT
5316 0U, // LOAD_STACK_GUARD
5317 0U, // PREALLOCATED_SETUP
5318 0U, // PREALLOCATED_ARG
5319 0U, // STATEPOINT
5320 0U, // LOCAL_ESCAPE
5321 0U, // FAULTING_OP
5322 0U, // PATCHABLE_OP
5323 0U, // PATCHABLE_FUNCTION_ENTER
5324 0U, // PATCHABLE_RET
5325 0U, // PATCHABLE_FUNCTION_EXIT
5326 0U, // PATCHABLE_TAIL_CALL
5327 0U, // PATCHABLE_EVENT_CALL
5328 0U, // PATCHABLE_TYPED_EVENT_CALL
5329 0U, // ICALL_BRANCH_FUNNEL
5330 0U, // FAKE_USE
5331 0U, // MEMBARRIER
5332 0U, // JUMP_TABLE_DEBUG_INFO
5333 0U, // RELOC_NONE
5334 0U, // CONVERGENCECTRL_ENTRY
5335 0U, // CONVERGENCECTRL_ANCHOR
5336 0U, // CONVERGENCECTRL_LOOP
5337 0U, // CONVERGENCECTRL_GLUE
5338 0U, // G_ASSERT_SEXT
5339 0U, // G_ASSERT_ZEXT
5340 0U, // G_ASSERT_ALIGN
5341 0U, // G_ADD
5342 0U, // G_SUB
5343 0U, // G_MUL
5344 0U, // G_SDIV
5345 0U, // G_UDIV
5346 0U, // G_SREM
5347 0U, // G_UREM
5348 0U, // G_SDIVREM
5349 0U, // G_UDIVREM
5350 0U, // G_AND
5351 0U, // G_OR
5352 0U, // G_XOR
5353 0U, // G_ABDS
5354 0U, // G_ABDU
5355 0U, // G_UAVGFLOOR
5356 0U, // G_UAVGCEIL
5357 0U, // G_SAVGFLOOR
5358 0U, // G_SAVGCEIL
5359 0U, // G_IMPLICIT_DEF
5360 0U, // G_PHI
5361 0U, // G_FRAME_INDEX
5362 0U, // G_GLOBAL_VALUE
5363 0U, // G_PTRAUTH_GLOBAL_VALUE
5364 0U, // G_CONSTANT_POOL
5365 0U, // G_EXTRACT
5366 0U, // G_UNMERGE_VALUES
5367 0U, // G_INSERT
5368 0U, // G_MERGE_VALUES
5369 0U, // G_BUILD_VECTOR
5370 0U, // G_BUILD_VECTOR_TRUNC
5371 0U, // G_CONCAT_VECTORS
5372 0U, // G_PTRTOINT
5373 0U, // G_INTTOPTR
5374 0U, // G_BITCAST
5375 0U, // G_FREEZE
5376 0U, // G_CONSTANT_FOLD_BARRIER
5377 0U, // G_INTRINSIC_FPTRUNC_ROUND
5378 0U, // G_INTRINSIC_TRUNC
5379 0U, // G_INTRINSIC_ROUND
5380 0U, // G_INTRINSIC_LRINT
5381 0U, // G_INTRINSIC_LLRINT
5382 0U, // G_INTRINSIC_ROUNDEVEN
5383 0U, // G_READCYCLECOUNTER
5384 0U, // G_READSTEADYCOUNTER
5385 0U, // G_LOAD
5386 0U, // G_SEXTLOAD
5387 0U, // G_ZEXTLOAD
5388 0U, // G_FPEXTLOAD
5389 0U, // G_INDEXED_LOAD
5390 0U, // G_INDEXED_SEXTLOAD
5391 0U, // G_INDEXED_ZEXTLOAD
5392 0U, // G_STORE
5393 0U, // G_FPTRUNCSTORE
5394 0U, // G_INDEXED_STORE
5395 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
5396 0U, // G_ATOMIC_CMPXCHG
5397 0U, // G_ATOMICRMW_XCHG
5398 0U, // G_ATOMICRMW_ADD
5399 0U, // G_ATOMICRMW_SUB
5400 0U, // G_ATOMICRMW_AND
5401 0U, // G_ATOMICRMW_NAND
5402 0U, // G_ATOMICRMW_OR
5403 0U, // G_ATOMICRMW_XOR
5404 0U, // G_ATOMICRMW_MAX
5405 0U, // G_ATOMICRMW_MIN
5406 0U, // G_ATOMICRMW_UMAX
5407 0U, // G_ATOMICRMW_UMIN
5408 0U, // G_ATOMICRMW_FADD
5409 0U, // G_ATOMICRMW_FSUB
5410 0U, // G_ATOMICRMW_FMAX
5411 0U, // G_ATOMICRMW_FMIN
5412 0U, // G_ATOMICRMW_FMAXIMUM
5413 0U, // G_ATOMICRMW_FMINIMUM
5414 0U, // G_ATOMICRMW_FMAXIMUMNUM
5415 0U, // G_ATOMICRMW_FMINIMUMNUM
5416 0U, // G_ATOMICRMW_UINC_WRAP
5417 0U, // G_ATOMICRMW_UDEC_WRAP
5418 0U, // G_ATOMICRMW_USUB_COND
5419 0U, // G_ATOMICRMW_USUB_SAT
5420 0U, // G_FENCE
5421 0U, // G_PREFETCH
5422 0U, // G_BRCOND
5423 0U, // G_BRINDIRECT
5424 0U, // G_INVOKE_REGION_START
5425 0U, // G_INTRINSIC
5426 0U, // G_INTRINSIC_W_SIDE_EFFECTS
5427 0U, // G_INTRINSIC_CONVERGENT
5428 0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
5429 0U, // G_ANYEXT
5430 0U, // G_TRUNC
5431 0U, // G_TRUNC_SSAT_S
5432 0U, // G_TRUNC_SSAT_U
5433 0U, // G_TRUNC_USAT_U
5434 0U, // G_CONSTANT
5435 0U, // G_FCONSTANT
5436 0U, // G_VASTART
5437 0U, // G_VAARG
5438 0U, // G_SEXT
5439 0U, // G_SEXT_INREG
5440 0U, // G_ZEXT
5441 0U, // G_SHL
5442 0U, // G_LSHR
5443 0U, // G_ASHR
5444 0U, // G_FSHL
5445 0U, // G_FSHR
5446 0U, // G_ROTR
5447 0U, // G_ROTL
5448 0U, // G_ICMP
5449 0U, // G_FCMP
5450 0U, // G_SCMP
5451 0U, // G_UCMP
5452 0U, // G_SELECT
5453 0U, // G_UADDO
5454 0U, // G_UADDE
5455 0U, // G_USUBO
5456 0U, // G_USUBE
5457 0U, // G_SADDO
5458 0U, // G_SADDE
5459 0U, // G_SSUBO
5460 0U, // G_SSUBE
5461 0U, // G_UMULO
5462 0U, // G_SMULO
5463 0U, // G_UMULH
5464 0U, // G_SMULH
5465 0U, // G_UADDSAT
5466 0U, // G_SADDSAT
5467 0U, // G_USUBSAT
5468 0U, // G_SSUBSAT
5469 0U, // G_USHLSAT
5470 0U, // G_SSHLSAT
5471 0U, // G_SMULFIX
5472 0U, // G_UMULFIX
5473 0U, // G_SMULFIXSAT
5474 0U, // G_UMULFIXSAT
5475 0U, // G_SDIVFIX
5476 0U, // G_UDIVFIX
5477 0U, // G_SDIVFIXSAT
5478 0U, // G_UDIVFIXSAT
5479 0U, // G_FADD
5480 0U, // G_FSUB
5481 0U, // G_FMUL
5482 0U, // G_FMA
5483 0U, // G_FMAD
5484 0U, // G_FDIV
5485 0U, // G_FREM
5486 0U, // G_FMODF
5487 0U, // G_FPOW
5488 0U, // G_FPOWI
5489 0U, // G_FEXP
5490 0U, // G_FEXP2
5491 0U, // G_FEXP10
5492 0U, // G_FLOG
5493 0U, // G_FLOG2
5494 0U, // G_FLOG10
5495 0U, // G_FLDEXP
5496 0U, // G_FFREXP
5497 0U, // G_FNEG
5498 0U, // G_FPEXT
5499 0U, // G_FPTRUNC
5500 0U, // G_FPTOSI
5501 0U, // G_FPTOUI
5502 0U, // G_SITOFP
5503 0U, // G_UITOFP
5504 0U, // G_FPTOSI_SAT
5505 0U, // G_FPTOUI_SAT
5506 0U, // G_FABS
5507 0U, // G_FCOPYSIGN
5508 0U, // G_IS_FPCLASS
5509 0U, // G_FCANONICALIZE
5510 0U, // G_FMINNUM
5511 0U, // G_FMAXNUM
5512 0U, // G_FMINNUM_IEEE
5513 0U, // G_FMAXNUM_IEEE
5514 0U, // G_FMINIMUM
5515 0U, // G_FMAXIMUM
5516 0U, // G_FMINIMUMNUM
5517 0U, // G_FMAXIMUMNUM
5518 0U, // G_GET_FPENV
5519 0U, // G_SET_FPENV
5520 0U, // G_RESET_FPENV
5521 0U, // G_GET_FPMODE
5522 0U, // G_SET_FPMODE
5523 0U, // G_RESET_FPMODE
5524 0U, // G_GET_ROUNDING
5525 0U, // G_SET_ROUNDING
5526 0U, // G_PTR_ADD
5527 0U, // G_PTRMASK
5528 0U, // G_SMIN
5529 0U, // G_SMAX
5530 0U, // G_UMIN
5531 0U, // G_UMAX
5532 0U, // G_ABS
5533 0U, // G_LROUND
5534 0U, // G_LLROUND
5535 0U, // G_BR
5536 0U, // G_BRJT
5537 0U, // G_VSCALE
5538 0U, // G_INSERT_SUBVECTOR
5539 0U, // G_EXTRACT_SUBVECTOR
5540 0U, // G_INSERT_VECTOR_ELT
5541 0U, // G_EXTRACT_VECTOR_ELT
5542 0U, // G_SHUFFLE_VECTOR
5543 0U, // G_SPLAT_VECTOR
5544 0U, // G_STEP_VECTOR
5545 0U, // G_VECTOR_COMPRESS
5546 0U, // G_CTTZ
5547 0U, // G_CTTZ_ZERO_POISON
5548 0U, // G_CTLZ
5549 0U, // G_CTLZ_ZERO_POISON
5550 0U, // G_CTLS
5551 0U, // G_CTPOP
5552 0U, // G_BSWAP
5553 0U, // G_BITREVERSE
5554 0U, // G_CLMUL
5555 0U, // G_FCEIL
5556 0U, // G_FCOS
5557 0U, // G_FSIN
5558 0U, // G_FSINCOS
5559 0U, // G_FTAN
5560 0U, // G_FACOS
5561 0U, // G_FASIN
5562 0U, // G_FATAN
5563 0U, // G_FATAN2
5564 0U, // G_FCOSH
5565 0U, // G_FSINH
5566 0U, // G_FTANH
5567 0U, // G_FSQRT
5568 0U, // G_FFLOOR
5569 0U, // G_FRINT
5570 0U, // G_FNEARBYINT
5571 0U, // G_ADDRSPACE_CAST
5572 0U, // G_BLOCK_ADDR
5573 0U, // G_JUMP_TABLE
5574 0U, // G_DYN_STACKALLOC
5575 0U, // G_STACKSAVE
5576 0U, // G_STACKRESTORE
5577 0U, // G_STRICT_FADD
5578 0U, // G_STRICT_FSUB
5579 0U, // G_STRICT_FMUL
5580 0U, // G_STRICT_FDIV
5581 0U, // G_STRICT_FREM
5582 0U, // G_STRICT_FMA
5583 0U, // G_STRICT_FSQRT
5584 0U, // G_STRICT_FLDEXP
5585 0U, // G_STRICT_FCMP
5586 0U, // G_STRICT_FCMPS
5587 0U, // G_READ_REGISTER
5588 0U, // G_WRITE_REGISTER
5589 0U, // G_MEMCPY
5590 0U, // G_MEMCPY_INLINE
5591 0U, // G_MEMMOVE
5592 0U, // G_MEMSET
5593 0U, // G_BZERO
5594 0U, // G_MEMSET_INLINE
5595 0U, // G_TRAP
5596 0U, // G_DEBUGTRAP
5597 0U, // G_UBSANTRAP
5598 0U, // G_VECREDUCE_SEQ_FADD
5599 0U, // G_VECREDUCE_SEQ_FMUL
5600 0U, // G_VECREDUCE_FADD
5601 0U, // G_VECREDUCE_FMUL
5602 0U, // G_VECREDUCE_FMAX
5603 0U, // G_VECREDUCE_FMIN
5604 0U, // G_VECREDUCE_FMAXIMUM
5605 0U, // G_VECREDUCE_FMINIMUM
5606 0U, // G_VECREDUCE_ADD
5607 0U, // G_VECREDUCE_MUL
5608 0U, // G_VECREDUCE_AND
5609 0U, // G_VECREDUCE_OR
5610 0U, // G_VECREDUCE_XOR
5611 0U, // G_VECREDUCE_SMAX
5612 0U, // G_VECREDUCE_SMIN
5613 0U, // G_VECREDUCE_UMAX
5614 0U, // G_VECREDUCE_UMIN
5615 0U, // G_SBFX
5616 0U, // G_UBFX
5617 0U, // ADDSri
5618 0U, // ADDSrr
5619 0U, // ADDSrsi
5620 0U, // ADDSrsr
5621 0U, // ADJCALLSTACKDOWN
5622 0U, // ADJCALLSTACKUP
5623 0U, // ASRi
5624 0U, // ASRr
5625 0U, // ASRs1
5626 0U, // B
5627 0U, // BCCZi64
5628 0U, // BCCi64
5629 0U, // BLX_noip
5630 0U, // BLX_pred_noip
5631 0U, // BL_PUSHLR
5632 0U, // BMOVPCB_CALL
5633 0U, // BMOVPCRX_CALL
5634 0U, // BR_JTadd
5635 0U, // BR_JTm_i12
5636 0U, // BR_JTm_rs
5637 0U, // BR_JTr
5638 0U, // BX_CALL
5639 0U, // CATCHRET
5640 0U, // CLEANUPRET
5641 0U, // CMP_SWAP_16
5642 0U, // CMP_SWAP_32
5643 0U, // CMP_SWAP_64
5644 0U, // CMP_SWAP_8
5645 0U, // CONSTPOOL_ENTRY
5646 0U, // COPY_STRUCT_BYVAL_I32
5647 0U, // ITasm
5648 0U, // Int_eh_sjlj_dispatchsetup
5649 0U, // Int_eh_sjlj_longjmp
5650 0U, // Int_eh_sjlj_setjmp
5651 0U, // Int_eh_sjlj_setjmp_nofp
5652 0U, // Int_eh_sjlj_setup_dispatch
5653 0U, // JUMPTABLE_ADDRS
5654 0U, // JUMPTABLE_INSTS
5655 0U, // JUMPTABLE_TBB
5656 0U, // JUMPTABLE_TBH
5657 0U, // KCFI_CHECK_ARM
5658 0U, // KCFI_CHECK_Thumb1
5659 0U, // KCFI_CHECK_Thumb2
5660 0U, // LDMIA_RET
5661 128U, // LDRBT_POST
5662 16384U, // LDRConstPool
5663 128U, // LDRHTii
5664 0U, // LDRLIT_ga_abs
5665 0U, // LDRLIT_ga_pcrel
5666 0U, // LDRLIT_ga_pcrel_ldr
5667 128U, // LDRSBTii
5668 128U, // LDRSHTii
5669 128U, // LDRT_POST
5670 0U, // LEApcrel
5671 0U, // LEApcrelJT
5672 0U, // LOADDUAL
5673 0U, // LSLi
5674 0U, // LSLr
5675 0U, // LSRi
5676 0U, // LSRr
5677 0U, // LSRs1
5678 0U, // MEMCPY
5679 0U, // MLAv5
5680 0U, // MOVCCi
5681 0U, // MOVCCi16
5682 0U, // MOVCCi32imm
5683 0U, // MOVCCr
5684 0U, // MOVCCsi
5685 0U, // MOVCCsr
5686 0U, // MOVPCRX
5687 0U, // MOVTi16_ga_pcrel
5688 0U, // MOV_ga_pcrel
5689 0U, // MOV_ga_pcrel_ldr
5690 0U, // MOVi16_ga_pcrel
5691 0U, // MOVi32imm
5692 0U, // MQPRCopy
5693 0U, // MQQPRLoad
5694 0U, // MQQPRStore
5695 0U, // MQQQQPRLoad
5696 0U, // MQQQQPRStore
5697 0U, // MULv5
5698 0U, // MVE_MEMCPYLOOPINST
5699 0U, // MVE_MEMSETLOOPINST
5700 0U, // MVNCCi
5701 0U, // PICADD
5702 0U, // PICLDR
5703 0U, // PICLDRB
5704 0U, // PICLDRH
5705 0U, // PICLDRSB
5706 0U, // PICLDRSH
5707 0U, // PICSTR
5708 0U, // PICSTRB
5709 0U, // PICSTRH
5710 0U, // RORi
5711 0U, // RORr
5712 0U, // RRX
5713 16384U, // RRXi
5714 0U, // RSBSri
5715 0U, // RSBSrsi
5716 0U, // RSBSrsr
5717 0U, // SEH_EpilogEnd
5718 0U, // SEH_EpilogStart
5719 0U, // SEH_Nop
5720 0U, // SEH_Nop_Ret
5721 0U, // SEH_PrologEnd
5722 0U, // SEH_SaveFRegs
5723 0U, // SEH_SaveLR
5724 0U, // SEH_SaveRegs
5725 0U, // SEH_SaveRegs_Ret
5726 0U, // SEH_SaveSP
5727 0U, // SEH_StackAlloc
5728 0U, // SMLALv5
5729 0U, // SMULLv5
5730 0U, // SPACE
5731 0U, // STOREDUAL
5732 128U, // STRBT_POST
5733 0U, // STRBi_preidx
5734 0U, // STRBr_preidx
5735 0U, // STRH_preidx
5736 128U, // STRT_POST
5737 0U, // STRi_preidx
5738 0U, // STRr_preidx
5739 0U, // SUBS_PC_LR
5740 0U, // SUBSri
5741 0U, // SUBSrr
5742 0U, // SUBSrsi
5743 0U, // SUBSrsr
5744 0U, // SpeculationBarrierISBDSBEndBB
5745 0U, // SpeculationBarrierSBEndBB
5746 0U, // TAILJMPd
5747 0U, // TAILJMPr
5748 0U, // TAILJMPr4
5749 0U, // TCRETURNdi
5750 0U, // TCRETURNri
5751 0U, // TCRETURNrinotr12
5752 0U, // TPsoft
5753 0U, // UMLALv5
5754 0U, // UMULLv5
5755 16640U, // VLD1LNdAsm_16
5756 16640U, // VLD1LNdAsm_32
5757 16640U, // VLD1LNdAsm_8
5758 33024U, // VLD1LNdWB_fixed_Asm_16
5759 33024U, // VLD1LNdWB_fixed_Asm_32
5760 33024U, // VLD1LNdWB_fixed_Asm_8
5761 524544U, // VLD1LNdWB_register_Asm_16
5762 524544U, // VLD1LNdWB_register_Asm_32
5763 524544U, // VLD1LNdWB_register_Asm_8
5764 16640U, // VLD2LNdAsm_16
5765 16640U, // VLD2LNdAsm_32
5766 16640U, // VLD2LNdAsm_8
5767 33024U, // VLD2LNdWB_fixed_Asm_16
5768 33024U, // VLD2LNdWB_fixed_Asm_32
5769 33024U, // VLD2LNdWB_fixed_Asm_8
5770 524544U, // VLD2LNdWB_register_Asm_16
5771 524544U, // VLD2LNdWB_register_Asm_32
5772 524544U, // VLD2LNdWB_register_Asm_8
5773 16640U, // VLD2LNqAsm_16
5774 16640U, // VLD2LNqAsm_32
5775 33024U, // VLD2LNqWB_fixed_Asm_16
5776 33024U, // VLD2LNqWB_fixed_Asm_32
5777 524544U, // VLD2LNqWB_register_Asm_16
5778 524544U, // VLD2LNqWB_register_Asm_32
5779 2U, // VLD3DUPdAsm_16
5780 2U, // VLD3DUPdAsm_32
5781 2U, // VLD3DUPdAsm_8
5782 4U, // VLD3DUPdWB_fixed_Asm_16
5783 4U, // VLD3DUPdWB_fixed_Asm_32
5784 4U, // VLD3DUPdWB_fixed_Asm_8
5785 16768U, // VLD3DUPdWB_register_Asm_16
5786 16768U, // VLD3DUPdWB_register_Asm_32
5787 16768U, // VLD3DUPdWB_register_Asm_8
5788 2U, // VLD3DUPqAsm_16
5789 2U, // VLD3DUPqAsm_32
5790 2U, // VLD3DUPqAsm_8
5791 4U, // VLD3DUPqWB_fixed_Asm_16
5792 4U, // VLD3DUPqWB_fixed_Asm_32
5793 4U, // VLD3DUPqWB_fixed_Asm_8
5794 16768U, // VLD3DUPqWB_register_Asm_16
5795 16768U, // VLD3DUPqWB_register_Asm_32
5796 16768U, // VLD3DUPqWB_register_Asm_8
5797 16640U, // VLD3LNdAsm_16
5798 16640U, // VLD3LNdAsm_32
5799 16640U, // VLD3LNdAsm_8
5800 33024U, // VLD3LNdWB_fixed_Asm_16
5801 33024U, // VLD3LNdWB_fixed_Asm_32
5802 33024U, // VLD3LNdWB_fixed_Asm_8
5803 524544U, // VLD3LNdWB_register_Asm_16
5804 524544U, // VLD3LNdWB_register_Asm_32
5805 524544U, // VLD3LNdWB_register_Asm_8
5806 16640U, // VLD3LNqAsm_16
5807 16640U, // VLD3LNqAsm_32
5808 33024U, // VLD3LNqWB_fixed_Asm_16
5809 33024U, // VLD3LNqWB_fixed_Asm_32
5810 524544U, // VLD3LNqWB_register_Asm_16
5811 524544U, // VLD3LNqWB_register_Asm_32
5812 518U, // VLD3dAsm_16
5813 518U, // VLD3dAsm_32
5814 518U, // VLD3dAsm_8
5815 646U, // VLD3dWB_fixed_Asm_16
5816 646U, // VLD3dWB_fixed_Asm_32
5817 646U, // VLD3dWB_fixed_Asm_8
5818 49926U, // VLD3dWB_register_Asm_16
5819 49926U, // VLD3dWB_register_Asm_32
5820 49926U, // VLD3dWB_register_Asm_8
5821 2U, // VLD3qAsm_16
5822 2U, // VLD3qAsm_32
5823 2U, // VLD3qAsm_8
5824 4U, // VLD3qWB_fixed_Asm_16
5825 4U, // VLD3qWB_fixed_Asm_32
5826 4U, // VLD3qWB_fixed_Asm_8
5827 16768U, // VLD3qWB_register_Asm_16
5828 16768U, // VLD3qWB_register_Asm_32
5829 16768U, // VLD3qWB_register_Asm_8
5830 2U, // VLD4DUPdAsm_16
5831 2U, // VLD4DUPdAsm_32
5832 2U, // VLD4DUPdAsm_8
5833 4U, // VLD4DUPdWB_fixed_Asm_16
5834 4U, // VLD4DUPdWB_fixed_Asm_32
5835 4U, // VLD4DUPdWB_fixed_Asm_8
5836 16768U, // VLD4DUPdWB_register_Asm_16
5837 16768U, // VLD4DUPdWB_register_Asm_32
5838 16768U, // VLD4DUPdWB_register_Asm_8
5839 2U, // VLD4DUPqAsm_16
5840 2U, // VLD4DUPqAsm_32
5841 2U, // VLD4DUPqAsm_8
5842 4U, // VLD4DUPqWB_fixed_Asm_16
5843 4U, // VLD4DUPqWB_fixed_Asm_32
5844 4U, // VLD4DUPqWB_fixed_Asm_8
5845 16768U, // VLD4DUPqWB_register_Asm_16
5846 16768U, // VLD4DUPqWB_register_Asm_32
5847 16768U, // VLD4DUPqWB_register_Asm_8
5848 16640U, // VLD4LNdAsm_16
5849 16640U, // VLD4LNdAsm_32
5850 16640U, // VLD4LNdAsm_8
5851 33024U, // VLD4LNdWB_fixed_Asm_16
5852 33024U, // VLD4LNdWB_fixed_Asm_32
5853 33024U, // VLD4LNdWB_fixed_Asm_8
5854 524544U, // VLD4LNdWB_register_Asm_16
5855 524544U, // VLD4LNdWB_register_Asm_32
5856 524544U, // VLD4LNdWB_register_Asm_8
5857 16640U, // VLD4LNqAsm_16
5858 16640U, // VLD4LNqAsm_32
5859 33024U, // VLD4LNqWB_fixed_Asm_16
5860 33024U, // VLD4LNqWB_fixed_Asm_32
5861 524544U, // VLD4LNqWB_register_Asm_16
5862 524544U, // VLD4LNqWB_register_Asm_32
5863 518U, // VLD4dAsm_16
5864 518U, // VLD4dAsm_32
5865 518U, // VLD4dAsm_8
5866 646U, // VLD4dWB_fixed_Asm_16
5867 646U, // VLD4dWB_fixed_Asm_32
5868 646U, // VLD4dWB_fixed_Asm_8
5869 49926U, // VLD4dWB_register_Asm_16
5870 49926U, // VLD4dWB_register_Asm_32
5871 49926U, // VLD4dWB_register_Asm_8
5872 2U, // VLD4qAsm_16
5873 2U, // VLD4qAsm_32
5874 2U, // VLD4qAsm_8
5875 4U, // VLD4qWB_fixed_Asm_16
5876 4U, // VLD4qWB_fixed_Asm_32
5877 4U, // VLD4qWB_fixed_Asm_8
5878 16768U, // VLD4qWB_register_Asm_16
5879 16768U, // VLD4qWB_register_Asm_32
5880 16768U, // VLD4qWB_register_Asm_8
5881 0U, // VMOVD0
5882 0U, // VMOVDcc
5883 0U, // VMOVHcc
5884 0U, // VMOVQ0
5885 0U, // VMOVScc
5886 16640U, // VST1LNdAsm_16
5887 16640U, // VST1LNdAsm_32
5888 16640U, // VST1LNdAsm_8
5889 33024U, // VST1LNdWB_fixed_Asm_16
5890 33024U, // VST1LNdWB_fixed_Asm_32
5891 33024U, // VST1LNdWB_fixed_Asm_8
5892 524544U, // VST1LNdWB_register_Asm_16
5893 524544U, // VST1LNdWB_register_Asm_32
5894 524544U, // VST1LNdWB_register_Asm_8
5895 16640U, // VST2LNdAsm_16
5896 16640U, // VST2LNdAsm_32
5897 16640U, // VST2LNdAsm_8
5898 33024U, // VST2LNdWB_fixed_Asm_16
5899 33024U, // VST2LNdWB_fixed_Asm_32
5900 33024U, // VST2LNdWB_fixed_Asm_8
5901 524544U, // VST2LNdWB_register_Asm_16
5902 524544U, // VST2LNdWB_register_Asm_32
5903 524544U, // VST2LNdWB_register_Asm_8
5904 16640U, // VST2LNqAsm_16
5905 16640U, // VST2LNqAsm_32
5906 33024U, // VST2LNqWB_fixed_Asm_16
5907 33024U, // VST2LNqWB_fixed_Asm_32
5908 524544U, // VST2LNqWB_register_Asm_16
5909 524544U, // VST2LNqWB_register_Asm_32
5910 16640U, // VST3LNdAsm_16
5911 16640U, // VST3LNdAsm_32
5912 16640U, // VST3LNdAsm_8
5913 33024U, // VST3LNdWB_fixed_Asm_16
5914 33024U, // VST3LNdWB_fixed_Asm_32
5915 33024U, // VST3LNdWB_fixed_Asm_8
5916 524544U, // VST3LNdWB_register_Asm_16
5917 524544U, // VST3LNdWB_register_Asm_32
5918 524544U, // VST3LNdWB_register_Asm_8
5919 16640U, // VST3LNqAsm_16
5920 16640U, // VST3LNqAsm_32
5921 33024U, // VST3LNqWB_fixed_Asm_16
5922 33024U, // VST3LNqWB_fixed_Asm_32
5923 524544U, // VST3LNqWB_register_Asm_16
5924 524544U, // VST3LNqWB_register_Asm_32
5925 518U, // VST3dAsm_16
5926 518U, // VST3dAsm_32
5927 518U, // VST3dAsm_8
5928 646U, // VST3dWB_fixed_Asm_16
5929 646U, // VST3dWB_fixed_Asm_32
5930 646U, // VST3dWB_fixed_Asm_8
5931 49926U, // VST3dWB_register_Asm_16
5932 49926U, // VST3dWB_register_Asm_32
5933 49926U, // VST3dWB_register_Asm_8
5934 2U, // VST3qAsm_16
5935 2U, // VST3qAsm_32
5936 2U, // VST3qAsm_8
5937 4U, // VST3qWB_fixed_Asm_16
5938 4U, // VST3qWB_fixed_Asm_32
5939 4U, // VST3qWB_fixed_Asm_8
5940 16768U, // VST3qWB_register_Asm_16
5941 16768U, // VST3qWB_register_Asm_32
5942 16768U, // VST3qWB_register_Asm_8
5943 16640U, // VST4LNdAsm_16
5944 16640U, // VST4LNdAsm_32
5945 16640U, // VST4LNdAsm_8
5946 33024U, // VST4LNdWB_fixed_Asm_16
5947 33024U, // VST4LNdWB_fixed_Asm_32
5948 33024U, // VST4LNdWB_fixed_Asm_8
5949 524544U, // VST4LNdWB_register_Asm_16
5950 524544U, // VST4LNdWB_register_Asm_32
5951 524544U, // VST4LNdWB_register_Asm_8
5952 16640U, // VST4LNqAsm_16
5953 16640U, // VST4LNqAsm_32
5954 33024U, // VST4LNqWB_fixed_Asm_16
5955 33024U, // VST4LNqWB_fixed_Asm_32
5956 524544U, // VST4LNqWB_register_Asm_16
5957 524544U, // VST4LNqWB_register_Asm_32
5958 518U, // VST4dAsm_16
5959 518U, // VST4dAsm_32
5960 518U, // VST4dAsm_8
5961 646U, // VST4dWB_fixed_Asm_16
5962 646U, // VST4dWB_fixed_Asm_32
5963 646U, // VST4dWB_fixed_Asm_8
5964 49926U, // VST4dWB_register_Asm_16
5965 49926U, // VST4dWB_register_Asm_32
5966 49926U, // VST4dWB_register_Asm_8
5967 2U, // VST4qAsm_16
5968 2U, // VST4qAsm_32
5969 2U, // VST4qAsm_8
5970 4U, // VST4qWB_fixed_Asm_16
5971 4U, // VST4qWB_fixed_Asm_32
5972 4U, // VST4qWB_fixed_Asm_8
5973 16768U, // VST4qWB_register_Asm_16
5974 16768U, // VST4qWB_register_Asm_32
5975 16768U, // VST4qWB_register_Asm_8
5976 0U, // WIN__CHKSTK
5977 0U, // WIN__DBZCHK
5978 0U, // t2ADDSri
5979 0U, // t2ADDSrr
5980 0U, // t2ADDSrs
5981 0U, // t2BF_LabelPseudo
5982 0U, // t2BR_JT
5983 0U, // t2BXAUT_RET
5984 0U, // t2CALL_BTI
5985 0U, // t2DoLoopStart
5986 0U, // t2DoLoopStartTP
5987 0U, // t2LDMIA_RET
5988 0U, // t2LDRB_OFFSET_imm
5989 896U, // t2LDRB_POST_imm
5990 0U, // t2LDRB_PRE_imm
5991 16384U, // t2LDRBpcrel
5992 16384U, // t2LDRConstPool
5993 0U, // t2LDRH_OFFSET_imm
5994 896U, // t2LDRH_POST_imm
5995 0U, // t2LDRH_PRE_imm
5996 16384U, // t2LDRHpcrel
5997 0U, // t2LDRLIT_ga_pcrel
5998 0U, // t2LDRSB_OFFSET_imm
5999 896U, // t2LDRSB_POST_imm
6000 0U, // t2LDRSB_PRE_imm
6001 16384U, // t2LDRSBpcrel
6002 0U, // t2LDRSH_OFFSET_imm
6003 896U, // t2LDRSH_POST_imm
6004 0U, // t2LDRSH_PRE_imm
6005 16384U, // t2LDRSHpcrel
6006 896U, // t2LDR_POST_imm
6007 0U, // t2LDR_PRE_imm
6008 0U, // t2LDRpci_pic
6009 16384U, // t2LDRpcrel
6010 0U, // t2LEApcrel
6011 0U, // t2LEApcrelJT
6012 0U, // t2LoopDec
6013 0U, // t2LoopEnd
6014 0U, // t2LoopEndDec
6015 0U, // t2MOVCCasr
6016 0U, // t2MOVCCi
6017 0U, // t2MOVCCi16
6018 0U, // t2MOVCCi32imm
6019 0U, // t2MOVCClsl
6020 0U, // t2MOVCClsr
6021 0U, // t2MOVCCr
6022 0U, // t2MOVCCror
6023 1024U, // t2MOVSsi
6024 1152U, // t2MOVSsr
6025 0U, // t2MOVTi16_ga_pcrel
6026 0U, // t2MOV_ga_pcrel
6027 0U, // t2MOVi16_ga_pcrel
6028 0U, // t2MOVi32imm
6029 1024U, // t2MOVsi
6030 1152U, // t2MOVsr
6031 0U, // t2MVNCCi
6032 0U, // t2RSBSri
6033 0U, // t2RSBSrs
6034 0U, // t2STRB_OFFSET_imm
6035 896U, // t2STRB_POST_imm
6036 0U, // t2STRB_PRE_imm
6037 0U, // t2STRB_preidx
6038 0U, // t2STRH_OFFSET_imm
6039 896U, // t2STRH_POST_imm
6040 0U, // t2STRH_PRE_imm
6041 0U, // t2STRH_preidx
6042 896U, // t2STR_POST_imm
6043 0U, // t2STR_PRE_imm
6044 0U, // t2STR_preidx
6045 0U, // t2SUBSri
6046 0U, // t2SUBSrr
6047 0U, // t2SUBSrs
6048 0U, // t2SpeculationBarrierISBDSBEndBB
6049 0U, // t2SpeculationBarrierSBEndBB
6050 0U, // t2TBB_JT
6051 0U, // t2TBH_JT
6052 0U, // t2WhileLoopSetup
6053 0U, // t2WhileLoopStart
6054 0U, // t2WhileLoopStartLR
6055 0U, // t2WhileLoopStartTP
6056 0U, // tADCS
6057 0U, // tADDSi3
6058 0U, // tADDSi8
6059 0U, // tADDSrr
6060 0U, // tADDframe
6061 0U, // tADJCALLSTACKDOWN
6062 0U, // tADJCALLSTACKUP
6063 0U, // tBLXNS_CALL
6064 0U, // tBLXr_noip
6065 0U, // tBL_PUSHLR
6066 0U, // tBRIND
6067 0U, // tBR_JTr
6068 0U, // tBXNS_RET
6069 0U, // tBX_CALL
6070 0U, // tBX_RET
6071 0U, // tBX_RET_vararg
6072 0U, // tBfar
6073 0U, // tCMP_SWAP_16
6074 0U, // tCMP_SWAP_32
6075 0U, // tCMP_SWAP_8
6076 0U, // tLDMIA_UPD
6077 16384U, // tLDRConstPool
6078 0U, // tLDRLIT_ga_abs
6079 0U, // tLDRLIT_ga_pcrel
6080 0U, // tLDR_postidx
6081 0U, // tLDRpci_pic
6082 0U, // tLEApcrel
6083 0U, // tLEApcrelJT
6084 0U, // tLSLSri
6085 0U, // tMOVCCr_pseudo
6086 0U, // tMOVi32imm
6087 0U, // tPOP_RET
6088 0U, // tRSBS
6089 0U, // tSBCS
6090 0U, // tSUBSi3
6091 0U, // tSUBSi8
6092 0U, // tSUBSrr
6093 0U, // tTAILJMPd
6094 0U, // tTAILJMPdND
6095 0U, // tTAILJMPr
6096 0U, // tTBB_JT
6097 0U, // tTBH_JT
6098 0U, // tTPsoft
6099 1048576U, // ADCri
6100 0U, // ADCrr
6101 1572864U, // ADCrsi
6102 0U, // ADCrsr
6103 1048576U, // ADDri
6104 0U, // ADDrr
6105 1572864U, // ADDrsi
6106 0U, // ADDrsr
6107 1280U, // ADR
6108 2U, // AESD
6109 2U, // AESE
6110 2U, // AESIMC
6111 2U, // AESMC
6112 1048576U, // ANDri
6113 0U, // ANDrr
6114 1572864U, // ANDrsi
6115 0U, // ANDrsr
6116 520U, // BF16VDOTI_VDOTD
6117 520U, // BF16VDOTI_VDOTQ
6118 2U, // BF16VDOTS_VDOTD
6119 2U, // BF16VDOTS_VDOTQ
6120 2U, // BF16_VCVT
6121 2U, // BF16_VCVTB
6122 2U, // BF16_VCVTT
6123 1408U, // BFC
6124 2098688U, // BFI
6125 1048576U, // BICri
6126 0U, // BICrr
6127 1572864U, // BICrsi
6128 0U, // BICrsr
6129 0U, // BKPT
6130 0U, // BL
6131 0U, // BLX
6132 2U, // BLX_pred
6133 0U, // BLXi
6134 2U, // BL_pred
6135 0U, // BX
6136 2U, // BXJ
6137 0U, // BX_RET
6138 2U, // BX_pred
6139 2U, // Bcc
6140 2U, // CDE_CX1
6141 16778U, // CDE_CX1A
6142 0U, // CDE_CX1D
6143 524U, // CDE_CX1DA
6144 16768U, // CDE_CX2
6145 524682U, // CDE_CX2A
6146 526U, // CDE_CX2D
6147 2687756U, // CDE_CX2DA
6148 524672U, // CDE_CX3
6149 34079114U, // CDE_CX3A
6150 2687758U, // CDE_CX3D
6151 70320908U, // CDE_CX3DA
6152 2U, // CDE_VCX1A_fpdp
6153 2U, // CDE_VCX1A_fpsp
6154 16778U, // CDE_VCX1A_vec
6155 2U, // CDE_VCX1_fpdp
6156 2U, // CDE_VCX1_fpsp
6157 17930U, // CDE_VCX1_vec
6158 18048U, // CDE_VCX2A_fpdp
6159 18048U, // CDE_VCX2A_fpsp
6160 524682U, // CDE_VCX2A_vec
6161 16768U, // CDE_VCX2_fpdp
6162 16768U, // CDE_VCX2_fpsp
6163 3671562U, // CDE_VCX2_vec
6164 4195968U, // CDE_VCX3A_fpdp
6165 4195968U, // CDE_VCX3A_fpsp
6166 34079114U, // CDE_VCX3A_vec
6167 524672U, // CDE_VCX3_fpdp
6168 524672U, // CDE_VCX3_fpsp
6169 37225994U, // CDE_VCX3_vec
6170 82704U, // CDP
6171 0U, // CDP2
6172 0U, // CLREX
6173 16384U, // CLZ
6174 1792U, // CMNri
6175 16384U, // CMNrr
6176 1920U, // CMNrsi
6177 1152U, // CMNrsr
6178 1792U, // CMPri
6179 16384U, // CMPrr
6180 1920U, // CMPrsi
6181 1152U, // CMPrsr
6182 0U, // CPS1p
6183 2U, // CPS2p
6184 17920U, // CPS3p
6185 17920U, // CRC32B
6186 17920U, // CRC32CB
6187 17920U, // CRC32CH
6188 17920U, // CRC32CW
6189 17920U, // CRC32H
6190 17920U, // CRC32W
6191 2U, // DBG
6192 0U, // DMB
6193 0U, // DSB
6194 1048576U, // EORri
6195 0U, // EORrr
6196 1572864U, // EORrsi
6197 0U, // EORrsr
6198 0U, // ERET
6199 18U, // FCONSTD
6200 2048U, // FCONSTH
6201 2048U, // FCONSTS
6202 532U, // FLDMXDB_UPD
6203 18560U, // FLDMXIA
6204 532U, // FLDMXIA_UPD
6205 0U, // FMSTAT
6206 532U, // FSTMXDB_UPD
6207 18560U, // FSTMXIA
6208 532U, // FSTMXIA_UPD
6209 2U, // HINT
6210 0U, // HLT
6211 0U, // HVC
6212 0U, // ISB
6213 128U, // LDA
6214 128U, // LDAB
6215 128U, // LDAEX
6216 128U, // LDAEXB
6217 0U, // LDAEXD
6218 128U, // LDAEXH
6219 128U, // LDAH
6220 0U, // LDC2L_OFFSET
6221 2304U, // LDC2L_OPTION
6222 2432U, // LDC2L_POST
6223 0U, // LDC2L_PRE
6224 0U, // LDC2_OFFSET
6225 2304U, // LDC2_OPTION
6226 2432U, // LDC2_POST
6227 0U, // LDC2_PRE
6228 2582U, // LDCL_OFFSET
6229 4721302U, // LDCL_OPTION
6230 5245590U, // LDCL_POST
6231 2838U, // LDCL_PRE
6232 2582U, // LDC_OFFSET
6233 4721302U, // LDC_OPTION
6234 5245590U, // LDC_POST
6235 2838U, // LDC_PRE
6236 18560U, // LDMDA
6237 532U, // LDMDA_UPD
6238 18560U, // LDMDB
6239 532U, // LDMDB_UPD
6240 18560U, // LDMIA
6241 532U, // LDMIA_UPD
6242 18560U, // LDMIB
6243 532U, // LDMIB_UPD
6244 5769856U, // LDRBT_POST_IMM
6245 5769856U, // LDRBT_POST_REG
6246 5769856U, // LDRB_POST_IMM
6247 5769856U, // LDRB_POST_REG
6248 2944U, // LDRB_PRE_IMM
6249 3072U, // LDRB_PRE_REG
6250 3200U, // LDRBi12
6251 3328U, // LDRBrs
6252 6291456U, // LDRD
6253 40370176U, // LDRD_POST
6254 7340032U, // LDRD_PRE
6255 128U, // LDREX
6256 128U, // LDREXB
6257 0U, // LDREXD
6258 128U, // LDREXH
6259 3456U, // LDRH
6260 7867008U, // LDRHTi
6261 8391296U, // LDRHTr
6262 8915584U, // LDRH_POST
6263 3584U, // LDRH_PRE
6264 3456U, // LDRSB
6265 7867008U, // LDRSBTi
6266 8391296U, // LDRSBTr
6267 8915584U, // LDRSB_POST
6268 3584U, // LDRSB_PRE
6269 3456U, // LDRSH
6270 7867008U, // LDRSHTi
6271 8391296U, // LDRSHTr
6272 8915584U, // LDRSH_POST
6273 3584U, // LDRSH_PRE
6274 5769856U, // LDRT_POST_IMM
6275 5769856U, // LDRT_POST_REG
6276 5769856U, // LDR_POST_IMM
6277 5769856U, // LDR_POST_REG
6278 2944U, // LDR_PRE_IMM
6279 3072U, // LDR_PRE_REG
6280 3200U, // LDRcp
6281 3200U, // LDRi12
6282 3328U, // LDRrs
6283 103908112U, // MCR
6284 3712U, // MCR2
6285 137462544U, // MCRR
6286 9437568U, // MCRR2
6287 33554432U, // MLA
6288 33554432U, // MLS
6289 0U, // MOVPCLR
6290 17920U, // MOVTi16
6291 1792U, // MOVi
6292 16384U, // MOVi16
6293 16384U, // MOVr
6294 16384U, // MOVr_TC
6295 1920U, // MOVsi
6296 1152U, // MOVsr
6297 115480U, // MRC
6298 3712U, // MRC2
6299 0U, // MRRC
6300 0U, // MRRC2
6301 26U, // MRS
6302 3840U, // MRSbanked
6303 28U, // MRSsys
6304 528U, // MSR
6305 0U, // MSRbanked
6306 30U, // MSRi
6307 0U, // MUL
6308 524288U, // MVE_ASRLi
6309 524288U, // MVE_ASRLr
6310 2U, // MVE_DLSTP_16
6311 2U, // MVE_DLSTP_32
6312 2U, // MVE_DLSTP_64
6313 2U, // MVE_DLSTP_8
6314 0U, // MVE_LCTP
6315 0U, // MVE_LETP
6316 524288U, // MVE_LSLLi
6317 524288U, // MVE_LSLLr
6318 524288U, // MVE_LSRL
6319 17920U, // MVE_SQRSHR
6320 9961472U, // MVE_SQRSHRL
6321 17920U, // MVE_SQSHL
6322 524288U, // MVE_SQSHLL
6323 17920U, // MVE_SRSHR
6324 524288U, // MVE_SRSHRL
6325 17920U, // MVE_UQRSHL
6326 9961472U, // MVE_UQRSHLL
6327 17920U, // MVE_UQSHL
6328 524288U, // MVE_UQSHLL
6329 17920U, // MVE_URSHR
6330 524288U, // MVE_URSHRL
6331 3671552U, // MVE_VABAVs16
6332 3671552U, // MVE_VABAVs32
6333 3671552U, // MVE_VABAVs8
6334 3671552U, // MVE_VABAVu16
6335 3671552U, // MVE_VABAVu32
6336 3671552U, // MVE_VABAVu8
6337 0U, // MVE_VABDf16
6338 0U, // MVE_VABDf32
6339 0U, // MVE_VABDs16
6340 0U, // MVE_VABDs32
6341 0U, // MVE_VABDs8
6342 0U, // MVE_VABDu16
6343 0U, // MVE_VABDu32
6344 0U, // MVE_VABDu8
6345 16384U, // MVE_VABSf16
6346 16384U, // MVE_VABSf32
6347 16384U, // MVE_VABSs16
6348 16384U, // MVE_VABSs32
6349 16384U, // MVE_VABSs8
6350 3671552U, // MVE_VADC
6351 3671552U, // MVE_VADCI
6352 524288U, // MVE_VADDLVs32acc
6353 0U, // MVE_VADDLVs32no_acc
6354 524288U, // MVE_VADDLVu32acc
6355 0U, // MVE_VADDLVu32no_acc
6356 17920U, // MVE_VADDVs16acc
6357 16384U, // MVE_VADDVs16no_acc
6358 17920U, // MVE_VADDVs32acc
6359 16384U, // MVE_VADDVs32no_acc
6360 17920U, // MVE_VADDVs8acc
6361 16384U, // MVE_VADDVs8no_acc
6362 17920U, // MVE_VADDVu16acc
6363 16384U, // MVE_VADDVu16no_acc
6364 17920U, // MVE_VADDVu32acc
6365 16384U, // MVE_VADDVu32no_acc
6366 17920U, // MVE_VADDVu8acc
6367 16384U, // MVE_VADDVu8no_acc
6368 0U, // MVE_VADD_qr_f16
6369 0U, // MVE_VADD_qr_f32
6370 0U, // MVE_VADD_qr_i16
6371 0U, // MVE_VADD_qr_i32
6372 0U, // MVE_VADD_qr_i8
6373 0U, // MVE_VADDf16
6374 0U, // MVE_VADDf32
6375 0U, // MVE_VADDi16
6376 0U, // MVE_VADDi32
6377 0U, // MVE_VADDi8
6378 0U, // MVE_VAND
6379 0U, // MVE_VBIC
6380 3968U, // MVE_VBICimmi16
6381 3968U, // MVE_VBICimmi32
6382 0U, // MVE_VBRSR16
6383 0U, // MVE_VBRSR32
6384 0U, // MVE_VBRSR8
6385 33554432U, // MVE_VCADDf16
6386 33554432U, // MVE_VCADDf32
6387 33554432U, // MVE_VCADDi16
6388 33554432U, // MVE_VCADDi32
6389 33554432U, // MVE_VCADDi8
6390 16384U, // MVE_VCLSs16
6391 16384U, // MVE_VCLSs32
6392 16384U, // MVE_VCLSs8
6393 16384U, // MVE_VCLZs16
6394 16384U, // MVE_VCLZs32
6395 16384U, // MVE_VCLZs8
6396 37225984U, // MVE_VCMLAf16
6397 37225984U, // MVE_VCMLAf32
6398 0U, // MVE_VCMPf16
6399 0U, // MVE_VCMPf16r
6400 0U, // MVE_VCMPf32
6401 0U, // MVE_VCMPf32r
6402 0U, // MVE_VCMPi16
6403 0U, // MVE_VCMPi16r
6404 0U, // MVE_VCMPi32
6405 0U, // MVE_VCMPi32r
6406 0U, // MVE_VCMPi8
6407 0U, // MVE_VCMPi8r
6408 0U, // MVE_VCMPs16
6409 0U, // MVE_VCMPs16r
6410 0U, // MVE_VCMPs32
6411 0U, // MVE_VCMPs32r
6412 0U, // MVE_VCMPs8
6413 0U, // MVE_VCMPs8r
6414 0U, // MVE_VCMPu16
6415 0U, // MVE_VCMPu16r
6416 0U, // MVE_VCMPu32
6417 0U, // MVE_VCMPu32r
6418 0U, // MVE_VCMPu8
6419 0U, // MVE_VCMPu8r
6420 33554432U, // MVE_VCMULf16
6421 33554432U, // MVE_VCMULf32
6422 2U, // MVE_VCTP16
6423 2U, // MVE_VCTP32
6424 2U, // MVE_VCTP64
6425 2U, // MVE_VCTP8
6426 2U, // MVE_VCVTf16f32bh
6427 2U, // MVE_VCVTf16f32th
6428 536U, // MVE_VCVTf16s16_fix
6429 0U, // MVE_VCVTf16s16n
6430 536U, // MVE_VCVTf16u16_fix
6431 0U, // MVE_VCVTf16u16n
6432 0U, // MVE_VCVTf32f16bh
6433 0U, // MVE_VCVTf32f16th
6434 536U, // MVE_VCVTf32s32_fix
6435 0U, // MVE_VCVTf32s32n
6436 536U, // MVE_VCVTf32u32_fix
6437 0U, // MVE_VCVTf32u32n
6438 536U, // MVE_VCVTs16f16_fix
6439 0U, // MVE_VCVTs16f16a
6440 0U, // MVE_VCVTs16f16m
6441 0U, // MVE_VCVTs16f16n
6442 0U, // MVE_VCVTs16f16p
6443 0U, // MVE_VCVTs16f16z
6444 536U, // MVE_VCVTs32f32_fix
6445 0U, // MVE_VCVTs32f32a
6446 0U, // MVE_VCVTs32f32m
6447 0U, // MVE_VCVTs32f32n
6448 0U, // MVE_VCVTs32f32p
6449 0U, // MVE_VCVTs32f32z
6450 536U, // MVE_VCVTu16f16_fix
6451 0U, // MVE_VCVTu16f16a
6452 0U, // MVE_VCVTu16f16m
6453 0U, // MVE_VCVTu16f16n
6454 0U, // MVE_VCVTu16f16p
6455 0U, // MVE_VCVTu16f16z
6456 536U, // MVE_VCVTu32f32_fix
6457 0U, // MVE_VCVTu32f32a
6458 0U, // MVE_VCVTu32f32m
6459 0U, // MVE_VCVTu32f32n
6460 0U, // MVE_VCVTu32f32p
6461 0U, // MVE_VCVTu32f32z
6462 3670016U, // MVE_VDDUPu16
6463 3670016U, // MVE_VDDUPu32
6464 3670016U, // MVE_VDDUPu8
6465 16384U, // MVE_VDUP16
6466 16384U, // MVE_VDUP32
6467 16384U, // MVE_VDUP8
6468 37224448U, // MVE_VDWDUPu16
6469 37224448U, // MVE_VDWDUPu32
6470 37224448U, // MVE_VDWDUPu8
6471 0U, // MVE_VEOR
6472 3671552U, // MVE_VFMA_qr_Sf16
6473 3671552U, // MVE_VFMA_qr_Sf32
6474 3671552U, // MVE_VFMA_qr_f16
6475 3671552U, // MVE_VFMA_qr_f32
6476 3671552U, // MVE_VFMAf16
6477 3671552U, // MVE_VFMAf32
6478 3671552U, // MVE_VFMSf16
6479 3671552U, // MVE_VFMSf32
6480 0U, // MVE_VHADD_qr_s16
6481 0U, // MVE_VHADD_qr_s32
6482 0U, // MVE_VHADD_qr_s8
6483 0U, // MVE_VHADD_qr_u16
6484 0U, // MVE_VHADD_qr_u32
6485 0U, // MVE_VHADD_qr_u8
6486 0U, // MVE_VHADDs16
6487 0U, // MVE_VHADDs32
6488 0U, // MVE_VHADDs8
6489 0U, // MVE_VHADDu16
6490 0U, // MVE_VHADDu32
6491 0U, // MVE_VHADDu8
6492 33554432U, // MVE_VHCADDs16
6493 33554432U, // MVE_VHCADDs32
6494 33554432U, // MVE_VHCADDs8
6495 0U, // MVE_VHSUB_qr_s16
6496 0U, // MVE_VHSUB_qr_s32
6497 0U, // MVE_VHSUB_qr_s8
6498 0U, // MVE_VHSUB_qr_u16
6499 0U, // MVE_VHSUB_qr_u32
6500 0U, // MVE_VHSUB_qr_u8
6501 0U, // MVE_VHSUBs16
6502 0U, // MVE_VHSUBs32
6503 0U, // MVE_VHSUBs8
6504 0U, // MVE_VHSUBu16
6505 0U, // MVE_VHSUBu32
6506 0U, // MVE_VHSUBu8
6507 3670016U, // MVE_VIDUPu16
6508 3670016U, // MVE_VIDUPu32
6509 3670016U, // MVE_VIDUPu8
6510 37224448U, // MVE_VIWDUPu16
6511 37224448U, // MVE_VIWDUPu32
6512 37224448U, // MVE_VIWDUPu8
6513 0U, // MVE_VLD20_16
6514 0U, // MVE_VLD20_16_wb
6515 0U, // MVE_VLD20_32
6516 0U, // MVE_VLD20_32_wb
6517 0U, // MVE_VLD20_8
6518 0U, // MVE_VLD20_8_wb
6519 0U, // MVE_VLD21_16
6520 0U, // MVE_VLD21_16_wb
6521 0U, // MVE_VLD21_32
6522 0U, // MVE_VLD21_32_wb
6523 0U, // MVE_VLD21_8
6524 0U, // MVE_VLD21_8_wb
6525 0U, // MVE_VLD40_16
6526 0U, // MVE_VLD40_16_wb
6527 0U, // MVE_VLD40_32
6528 0U, // MVE_VLD40_32_wb
6529 0U, // MVE_VLD40_8
6530 0U, // MVE_VLD40_8_wb
6531 0U, // MVE_VLD41_16
6532 0U, // MVE_VLD41_16_wb
6533 0U, // MVE_VLD41_32
6534 0U, // MVE_VLD41_32_wb
6535 0U, // MVE_VLD41_8
6536 0U, // MVE_VLD41_8_wb
6537 0U, // MVE_VLD42_16
6538 0U, // MVE_VLD42_16_wb
6539 0U, // MVE_VLD42_32
6540 0U, // MVE_VLD42_32_wb
6541 0U, // MVE_VLD42_8
6542 0U, // MVE_VLD42_8_wb
6543 0U, // MVE_VLD43_16
6544 0U, // MVE_VLD43_16_wb
6545 0U, // MVE_VLD43_32
6546 0U, // MVE_VLD43_32_wb
6547 0U, // MVE_VLD43_8
6548 0U, // MVE_VLD43_8_wb
6549 4096U, // MVE_VLDRBS16
6550 133760U, // MVE_VLDRBS16_post
6551 4224U, // MVE_VLDRBS16_pre
6552 4352U, // MVE_VLDRBS16_rq
6553 4096U, // MVE_VLDRBS32
6554 133760U, // MVE_VLDRBS32_post
6555 4224U, // MVE_VLDRBS32_pre
6556 4352U, // MVE_VLDRBS32_rq
6557 4096U, // MVE_VLDRBU16
6558 133760U, // MVE_VLDRBU16_post
6559 4224U, // MVE_VLDRBU16_pre
6560 4352U, // MVE_VLDRBU16_rq
6561 4096U, // MVE_VLDRBU32
6562 133760U, // MVE_VLDRBU32_post
6563 4224U, // MVE_VLDRBU32_pre
6564 4352U, // MVE_VLDRBU32_rq
6565 4096U, // MVE_VLDRBU8
6566 133760U, // MVE_VLDRBU8_post
6567 4480U, // MVE_VLDRBU8_pre
6568 4352U, // MVE_VLDRBU8_rq
6569 4096U, // MVE_VLDRDU64_qi
6570 4224U, // MVE_VLDRDU64_qi_pre
6571 4608U, // MVE_VLDRDU64_rq
6572 4352U, // MVE_VLDRDU64_rq_u
6573 4096U, // MVE_VLDRHS32
6574 133760U, // MVE_VLDRHS32_post
6575 4224U, // MVE_VLDRHS32_pre
6576 4736U, // MVE_VLDRHS32_rq
6577 4352U, // MVE_VLDRHS32_rq_u
6578 4096U, // MVE_VLDRHU16
6579 133760U, // MVE_VLDRHU16_post
6580 4480U, // MVE_VLDRHU16_pre
6581 4736U, // MVE_VLDRHU16_rq
6582 4352U, // MVE_VLDRHU16_rq_u
6583 4096U, // MVE_VLDRHU32
6584 133760U, // MVE_VLDRHU32_post
6585 4224U, // MVE_VLDRHU32_pre
6586 4736U, // MVE_VLDRHU32_rq
6587 4352U, // MVE_VLDRHU32_rq_u
6588 4096U, // MVE_VLDRWU32
6589 133760U, // MVE_VLDRWU32_post
6590 4480U, // MVE_VLDRWU32_pre
6591 4096U, // MVE_VLDRWU32_qi
6592 4224U, // MVE_VLDRWU32_qi_pre
6593 4864U, // MVE_VLDRWU32_rq
6594 4352U, // MVE_VLDRWU32_rq_u
6595 17920U, // MVE_VMAXAVs16
6596 17920U, // MVE_VMAXAVs32
6597 17920U, // MVE_VMAXAVs8
6598 17920U, // MVE_VMAXAs16
6599 17920U, // MVE_VMAXAs32
6600 17920U, // MVE_VMAXAs8
6601 17920U, // MVE_VMAXNMAVf16
6602 17920U, // MVE_VMAXNMAVf32
6603 17920U, // MVE_VMAXNMAf16
6604 17920U, // MVE_VMAXNMAf32
6605 17920U, // MVE_VMAXNMVf16
6606 17920U, // MVE_VMAXNMVf32
6607 0U, // MVE_VMAXNMf16
6608 0U, // MVE_VMAXNMf32
6609 17920U, // MVE_VMAXVs16
6610 17920U, // MVE_VMAXVs32
6611 17920U, // MVE_VMAXVs8
6612 17920U, // MVE_VMAXVu16
6613 17920U, // MVE_VMAXVu32
6614 17920U, // MVE_VMAXVu8
6615 0U, // MVE_VMAXs16
6616 0U, // MVE_VMAXs32
6617 0U, // MVE_VMAXs8
6618 0U, // MVE_VMAXu16
6619 0U, // MVE_VMAXu32
6620 0U, // MVE_VMAXu8
6621 17920U, // MVE_VMINAVs16
6622 17920U, // MVE_VMINAVs32
6623 17920U, // MVE_VMINAVs8
6624 17920U, // MVE_VMINAs16
6625 17920U, // MVE_VMINAs32
6626 17920U, // MVE_VMINAs8
6627 17920U, // MVE_VMINNMAVf16
6628 17920U, // MVE_VMINNMAVf32
6629 17920U, // MVE_VMINNMAf16
6630 17920U, // MVE_VMINNMAf32
6631 17920U, // MVE_VMINNMVf16
6632 17920U, // MVE_VMINNMVf32
6633 0U, // MVE_VMINNMf16
6634 0U, // MVE_VMINNMf32
6635 17920U, // MVE_VMINVs16
6636 17920U, // MVE_VMINVs32
6637 17920U, // MVE_VMINVs8
6638 17920U, // MVE_VMINVu16
6639 17920U, // MVE_VMINVu32
6640 17920U, // MVE_VMINVu8
6641 0U, // MVE_VMINs16
6642 0U, // MVE_VMINs32
6643 0U, // MVE_VMINs8
6644 0U, // MVE_VMINu16
6645 0U, // MVE_VMINu32
6646 0U, // MVE_VMINu8
6647 3671552U, // MVE_VMLADAVas16
6648 3671552U, // MVE_VMLADAVas32
6649 3671552U, // MVE_VMLADAVas8
6650 3671552U, // MVE_VMLADAVau16
6651 3671552U, // MVE_VMLADAVau32
6652 3671552U, // MVE_VMLADAVau8
6653 3671552U, // MVE_VMLADAVaxs16
6654 3671552U, // MVE_VMLADAVaxs32
6655 3671552U, // MVE_VMLADAVaxs8
6656 0U, // MVE_VMLADAVs16
6657 0U, // MVE_VMLADAVs32
6658 0U, // MVE_VMLADAVs8
6659 0U, // MVE_VMLADAVu16
6660 0U, // MVE_VMLADAVu32
6661 0U, // MVE_VMLADAVu8
6662 0U, // MVE_VMLADAVxs16
6663 0U, // MVE_VMLADAVxs32
6664 0U, // MVE_VMLADAVxs8
6665 34078720U, // MVE_VMLALDAVas16
6666 34078720U, // MVE_VMLALDAVas32
6667 34078720U, // MVE_VMLALDAVau16
6668 34078720U, // MVE_VMLALDAVau32
6669 34078720U, // MVE_VMLALDAVaxs16
6670 34078720U, // MVE_VMLALDAVaxs32
6671 33554432U, // MVE_VMLALDAVs16
6672 33554432U, // MVE_VMLALDAVs32
6673 33554432U, // MVE_VMLALDAVu16
6674 33554432U, // MVE_VMLALDAVu32
6675 33554432U, // MVE_VMLALDAVxs16
6676 33554432U, // MVE_VMLALDAVxs32
6677 3671552U, // MVE_VMLAS_qr_i16
6678 3671552U, // MVE_VMLAS_qr_i32
6679 3671552U, // MVE_VMLAS_qr_i8
6680 3671552U, // MVE_VMLA_qr_i16
6681 3671552U, // MVE_VMLA_qr_i32
6682 3671552U, // MVE_VMLA_qr_i8
6683 3671552U, // MVE_VMLSDAVas16
6684 3671552U, // MVE_VMLSDAVas32
6685 3671552U, // MVE_VMLSDAVas8
6686 3671552U, // MVE_VMLSDAVaxs16
6687 3671552U, // MVE_VMLSDAVaxs32
6688 3671552U, // MVE_VMLSDAVaxs8
6689 0U, // MVE_VMLSDAVs16
6690 0U, // MVE_VMLSDAVs32
6691 0U, // MVE_VMLSDAVs8
6692 0U, // MVE_VMLSDAVxs16
6693 0U, // MVE_VMLSDAVxs32
6694 0U, // MVE_VMLSDAVxs8
6695 34078720U, // MVE_VMLSLDAVas16
6696 34078720U, // MVE_VMLSLDAVas32
6697 34078720U, // MVE_VMLSLDAVaxs16
6698 34078720U, // MVE_VMLSLDAVaxs32
6699 33554432U, // MVE_VMLSLDAVs16
6700 33554432U, // MVE_VMLSLDAVs32
6701 33554432U, // MVE_VMLSLDAVxs16
6702 33554432U, // MVE_VMLSLDAVxs32
6703 16384U, // MVE_VMOVLs16bh
6704 16384U, // MVE_VMOVLs16th
6705 16384U, // MVE_VMOVLs8bh
6706 16384U, // MVE_VMOVLs8th
6707 16384U, // MVE_VMOVLu16bh
6708 16384U, // MVE_VMOVLu16th
6709 16384U, // MVE_VMOVLu8bh
6710 16384U, // MVE_VMOVLu8th
6711 17920U, // MVE_VMOVNi16bh
6712 17920U, // MVE_VMOVNi16th
6713 17920U, // MVE_VMOVNi32bh
6714 17920U, // MVE_VMOVNi32th
6715 147456U, // MVE_VMOV_from_lane_32
6716 147456U, // MVE_VMOV_from_lane_s16
6717 147456U, // MVE_VMOV_from_lane_s8
6718 147456U, // MVE_VMOV_from_lane_u16
6719 147456U, // MVE_VMOV_from_lane_u8
6720 10650376U, // MVE_VMOV_q_rr
6721 167772160U, // MVE_VMOV_rr_q
6722 32U, // MVE_VMOV_to_lane_16
6723 32U, // MVE_VMOV_to_lane_32
6724 32U, // MVE_VMOV_to_lane_8
6725 2048U, // MVE_VMOVimmf32
6726 4992U, // MVE_VMOVimmi16
6727 4992U, // MVE_VMOVimmi32
6728 0U, // MVE_VMOVimmi64
6729 4992U, // MVE_VMOVimmi8
6730 0U, // MVE_VMULHs16
6731 0U, // MVE_VMULHs32
6732 0U, // MVE_VMULHs8
6733 0U, // MVE_VMULHu16
6734 0U, // MVE_VMULHu32
6735 0U, // MVE_VMULHu8
6736 0U, // MVE_VMULLBp16
6737 0U, // MVE_VMULLBp8
6738 0U, // MVE_VMULLBs16
6739 0U, // MVE_VMULLBs32
6740 0U, // MVE_VMULLBs8
6741 0U, // MVE_VMULLBu16
6742 0U, // MVE_VMULLBu32
6743 0U, // MVE_VMULLBu8
6744 0U, // MVE_VMULLTp16
6745 0U, // MVE_VMULLTp8
6746 0U, // MVE_VMULLTs16
6747 0U, // MVE_VMULLTs32
6748 0U, // MVE_VMULLTs8
6749 0U, // MVE_VMULLTu16
6750 0U, // MVE_VMULLTu32
6751 0U, // MVE_VMULLTu8
6752 0U, // MVE_VMUL_qr_f16
6753 0U, // MVE_VMUL_qr_f32
6754 0U, // MVE_VMUL_qr_i16
6755 0U, // MVE_VMUL_qr_i32
6756 0U, // MVE_VMUL_qr_i8
6757 0U, // MVE_VMULf16
6758 0U, // MVE_VMULf32
6759 0U, // MVE_VMULi16
6760 0U, // MVE_VMULi32
6761 0U, // MVE_VMULi8
6762 16384U, // MVE_VMVN
6763 4992U, // MVE_VMVNimmi16
6764 4992U, // MVE_VMVNimmi32
6765 16384U, // MVE_VNEGf16
6766 16384U, // MVE_VNEGf32
6767 16384U, // MVE_VNEGs16
6768 16384U, // MVE_VNEGs32
6769 16384U, // MVE_VNEGs8
6770 0U, // MVE_VORN
6771 0U, // MVE_VORR
6772 3968U, // MVE_VORRimmi16
6773 3968U, // MVE_VORRimmi32
6774 0U, // MVE_VPNOT
6775 0U, // MVE_VPSEL
6776 0U, // MVE_VPST
6777 0U, // MVE_VPTv16i8
6778 0U, // MVE_VPTv16i8r
6779 0U, // MVE_VPTv16s8
6780 0U, // MVE_VPTv16s8r
6781 0U, // MVE_VPTv16u8
6782 0U, // MVE_VPTv16u8r
6783 0U, // MVE_VPTv4f32
6784 0U, // MVE_VPTv4f32r
6785 0U, // MVE_VPTv4i32
6786 0U, // MVE_VPTv4i32r
6787 0U, // MVE_VPTv4s32
6788 0U, // MVE_VPTv4s32r
6789 0U, // MVE_VPTv4u32
6790 0U, // MVE_VPTv4u32r
6791 0U, // MVE_VPTv8f16
6792 0U, // MVE_VPTv8f16r
6793 0U, // MVE_VPTv8i16
6794 0U, // MVE_VPTv8i16r
6795 0U, // MVE_VPTv8s16
6796 0U, // MVE_VPTv8s16r
6797 0U, // MVE_VPTv8u16
6798 0U, // MVE_VPTv8u16r
6799 16384U, // MVE_VQABSs16
6800 16384U, // MVE_VQABSs32
6801 16384U, // MVE_VQABSs8
6802 0U, // MVE_VQADD_qr_s16
6803 0U, // MVE_VQADD_qr_s32
6804 0U, // MVE_VQADD_qr_s8
6805 0U, // MVE_VQADD_qr_u16
6806 0U, // MVE_VQADD_qr_u32
6807 0U, // MVE_VQADD_qr_u8
6808 0U, // MVE_VQADDs16
6809 0U, // MVE_VQADDs32
6810 0U, // MVE_VQADDs8
6811 0U, // MVE_VQADDu16
6812 0U, // MVE_VQADDu32
6813 0U, // MVE_VQADDu8
6814 3671552U, // MVE_VQDMLADHXs16
6815 3671552U, // MVE_VQDMLADHXs32
6816 3671552U, // MVE_VQDMLADHXs8
6817 3671552U, // MVE_VQDMLADHs16
6818 3671552U, // MVE_VQDMLADHs32
6819 3671552U, // MVE_VQDMLADHs8
6820 3671552U, // MVE_VQDMLAH_qrs16
6821 3671552U, // MVE_VQDMLAH_qrs32
6822 3671552U, // MVE_VQDMLAH_qrs8
6823 3671552U, // MVE_VQDMLASH_qrs16
6824 3671552U, // MVE_VQDMLASH_qrs32
6825 3671552U, // MVE_VQDMLASH_qrs8
6826 3671552U, // MVE_VQDMLSDHXs16
6827 3671552U, // MVE_VQDMLSDHXs32
6828 3671552U, // MVE_VQDMLSDHXs8
6829 3671552U, // MVE_VQDMLSDHs16
6830 3671552U, // MVE_VQDMLSDHs32
6831 3671552U, // MVE_VQDMLSDHs8
6832 0U, // MVE_VQDMULH_qr_s16
6833 0U, // MVE_VQDMULH_qr_s32
6834 0U, // MVE_VQDMULH_qr_s8
6835 0U, // MVE_VQDMULHi16
6836 0U, // MVE_VQDMULHi32
6837 0U, // MVE_VQDMULHi8
6838 0U, // MVE_VQDMULL_qr_s16bh
6839 0U, // MVE_VQDMULL_qr_s16th
6840 0U, // MVE_VQDMULL_qr_s32bh
6841 0U, // MVE_VQDMULL_qr_s32th
6842 0U, // MVE_VQDMULLs16bh
6843 0U, // MVE_VQDMULLs16th
6844 0U, // MVE_VQDMULLs32bh
6845 0U, // MVE_VQDMULLs32th
6846 17920U, // MVE_VQMOVNs16bh
6847 17920U, // MVE_VQMOVNs16th
6848 17920U, // MVE_VQMOVNs32bh
6849 17920U, // MVE_VQMOVNs32th
6850 17920U, // MVE_VQMOVNu16bh
6851 17920U, // MVE_VQMOVNu16th
6852 17920U, // MVE_VQMOVNu32bh
6853 17920U, // MVE_VQMOVNu32th
6854 17920U, // MVE_VQMOVUNs16bh
6855 17920U, // MVE_VQMOVUNs16th
6856 17920U, // MVE_VQMOVUNs32bh
6857 17920U, // MVE_VQMOVUNs32th
6858 16384U, // MVE_VQNEGs16
6859 16384U, // MVE_VQNEGs32
6860 16384U, // MVE_VQNEGs8
6861 3671552U, // MVE_VQRDMLADHXs16
6862 3671552U, // MVE_VQRDMLADHXs32
6863 3671552U, // MVE_VQRDMLADHXs8
6864 3671552U, // MVE_VQRDMLADHs16
6865 3671552U, // MVE_VQRDMLADHs32
6866 3671552U, // MVE_VQRDMLADHs8
6867 3671552U, // MVE_VQRDMLAH_qrs16
6868 3671552U, // MVE_VQRDMLAH_qrs32
6869 3671552U, // MVE_VQRDMLAH_qrs8
6870 3671552U, // MVE_VQRDMLASH_qrs16
6871 3671552U, // MVE_VQRDMLASH_qrs32
6872 3671552U, // MVE_VQRDMLASH_qrs8
6873 3671552U, // MVE_VQRDMLSDHXs16
6874 3671552U, // MVE_VQRDMLSDHXs32
6875 3671552U, // MVE_VQRDMLSDHXs8
6876 3671552U, // MVE_VQRDMLSDHs16
6877 3671552U, // MVE_VQRDMLSDHs32
6878 3671552U, // MVE_VQRDMLSDHs8
6879 0U, // MVE_VQRDMULH_qr_s16
6880 0U, // MVE_VQRDMULH_qr_s32
6881 0U, // MVE_VQRDMULH_qr_s8
6882 0U, // MVE_VQRDMULHi16
6883 0U, // MVE_VQRDMULHi32
6884 0U, // MVE_VQRDMULHi8
6885 0U, // MVE_VQRSHL_by_vecs16
6886 0U, // MVE_VQRSHL_by_vecs32
6887 0U, // MVE_VQRSHL_by_vecs8
6888 0U, // MVE_VQRSHL_by_vecu16
6889 0U, // MVE_VQRSHL_by_vecu32
6890 0U, // MVE_VQRSHL_by_vecu8
6891 17920U, // MVE_VQRSHL_qrs16
6892 17920U, // MVE_VQRSHL_qrs32
6893 17920U, // MVE_VQRSHL_qrs8
6894 17920U, // MVE_VQRSHL_qru16
6895 17920U, // MVE_VQRSHL_qru32
6896 17920U, // MVE_VQRSHL_qru8
6897 3671552U, // MVE_VQRSHRNbhs16
6898 3671552U, // MVE_VQRSHRNbhs32
6899 3671552U, // MVE_VQRSHRNbhu16
6900 3671552U, // MVE_VQRSHRNbhu32
6901 3671552U, // MVE_VQRSHRNths16
6902 3671552U, // MVE_VQRSHRNths32
6903 3671552U, // MVE_VQRSHRNthu16
6904 3671552U, // MVE_VQRSHRNthu32
6905 3671552U, // MVE_VQRSHRUNs16bh
6906 3671552U, // MVE_VQRSHRUNs16th
6907 3671552U, // MVE_VQRSHRUNs32bh
6908 3671552U, // MVE_VQRSHRUNs32th
6909 0U, // MVE_VQSHLU_imms16
6910 0U, // MVE_VQSHLU_imms32
6911 0U, // MVE_VQSHLU_imms8
6912 0U, // MVE_VQSHL_by_vecs16
6913 0U, // MVE_VQSHL_by_vecs32
6914 0U, // MVE_VQSHL_by_vecs8
6915 0U, // MVE_VQSHL_by_vecu16
6916 0U, // MVE_VQSHL_by_vecu32
6917 0U, // MVE_VQSHL_by_vecu8
6918 17920U, // MVE_VQSHL_qrs16
6919 17920U, // MVE_VQSHL_qrs32
6920 17920U, // MVE_VQSHL_qrs8
6921 17920U, // MVE_VQSHL_qru16
6922 17920U, // MVE_VQSHL_qru32
6923 17920U, // MVE_VQSHL_qru8
6924 0U, // MVE_VQSHLimms16
6925 0U, // MVE_VQSHLimms32
6926 0U, // MVE_VQSHLimms8
6927 0U, // MVE_VQSHLimmu16
6928 0U, // MVE_VQSHLimmu32
6929 0U, // MVE_VQSHLimmu8
6930 3671552U, // MVE_VQSHRNbhs16
6931 3671552U, // MVE_VQSHRNbhs32
6932 3671552U, // MVE_VQSHRNbhu16
6933 3671552U, // MVE_VQSHRNbhu32
6934 3671552U, // MVE_VQSHRNths16
6935 3671552U, // MVE_VQSHRNths32
6936 3671552U, // MVE_VQSHRNthu16
6937 3671552U, // MVE_VQSHRNthu32
6938 3671552U, // MVE_VQSHRUNs16bh
6939 3671552U, // MVE_VQSHRUNs16th
6940 3671552U, // MVE_VQSHRUNs32bh
6941 3671552U, // MVE_VQSHRUNs32th
6942 0U, // MVE_VQSUB_qr_s16
6943 0U, // MVE_VQSUB_qr_s32
6944 0U, // MVE_VQSUB_qr_s8
6945 0U, // MVE_VQSUB_qr_u16
6946 0U, // MVE_VQSUB_qr_u32
6947 0U, // MVE_VQSUB_qr_u8
6948 0U, // MVE_VQSUBs16
6949 0U, // MVE_VQSUBs32
6950 0U, // MVE_VQSUBs8
6951 0U, // MVE_VQSUBu16
6952 0U, // MVE_VQSUBu32
6953 0U, // MVE_VQSUBu8
6954 16384U, // MVE_VREV16_8
6955 16384U, // MVE_VREV32_16
6956 16384U, // MVE_VREV32_8
6957 16384U, // MVE_VREV64_16
6958 16384U, // MVE_VREV64_32
6959 16384U, // MVE_VREV64_8
6960 0U, // MVE_VRHADDs16
6961 0U, // MVE_VRHADDs32
6962 0U, // MVE_VRHADDs8
6963 0U, // MVE_VRHADDu16
6964 0U, // MVE_VRHADDu32
6965 0U, // MVE_VRHADDu8
6966 16384U, // MVE_VRINTf16A
6967 16384U, // MVE_VRINTf16M
6968 16384U, // MVE_VRINTf16N
6969 16384U, // MVE_VRINTf16P
6970 16384U, // MVE_VRINTf16X
6971 16384U, // MVE_VRINTf16Z
6972 16384U, // MVE_VRINTf32A
6973 16384U, // MVE_VRINTf32M
6974 16384U, // MVE_VRINTf32N
6975 16384U, // MVE_VRINTf32P
6976 16384U, // MVE_VRINTf32X
6977 16384U, // MVE_VRINTf32Z
6978 34078720U, // MVE_VRMLALDAVHas32
6979 34078720U, // MVE_VRMLALDAVHau32
6980 34078720U, // MVE_VRMLALDAVHaxs32
6981 33554432U, // MVE_VRMLALDAVHs32
6982 33554432U, // MVE_VRMLALDAVHu32
6983 33554432U, // MVE_VRMLALDAVHxs32
6984 34078720U, // MVE_VRMLSLDAVHas32
6985 34078720U, // MVE_VRMLSLDAVHaxs32
6986 33554432U, // MVE_VRMLSLDAVHs32
6987 33554432U, // MVE_VRMLSLDAVHxs32
6988 0U, // MVE_VRMULHs16
6989 0U, // MVE_VRMULHs32
6990 0U, // MVE_VRMULHs8
6991 0U, // MVE_VRMULHu16
6992 0U, // MVE_VRMULHu32
6993 0U, // MVE_VRMULHu8
6994 0U, // MVE_VRSHL_by_vecs16
6995 0U, // MVE_VRSHL_by_vecs32
6996 0U, // MVE_VRSHL_by_vecs8
6997 0U, // MVE_VRSHL_by_vecu16
6998 0U, // MVE_VRSHL_by_vecu32
6999 0U, // MVE_VRSHL_by_vecu8
7000 17920U, // MVE_VRSHL_qrs16
7001 17920U, // MVE_VRSHL_qrs32
7002 17920U, // MVE_VRSHL_qrs8
7003 17920U, // MVE_VRSHL_qru16
7004 17920U, // MVE_VRSHL_qru32
7005 17920U, // MVE_VRSHL_qru8
7006 3671552U, // MVE_VRSHRNi16bh
7007 3671552U, // MVE_VRSHRNi16th
7008 3671552U, // MVE_VRSHRNi32bh
7009 3671552U, // MVE_VRSHRNi32th
7010 0U, // MVE_VRSHR_imms16
7011 0U, // MVE_VRSHR_imms32
7012 0U, // MVE_VRSHR_imms8
7013 0U, // MVE_VRSHR_immu16
7014 0U, // MVE_VRSHR_immu32
7015 0U, // MVE_VRSHR_immu8
7016 3671552U, // MVE_VSBC
7017 3671552U, // MVE_VSBCI
7018 524672U, // MVE_VSHLC
7019 0U, // MVE_VSHLL_imms16bh
7020 0U, // MVE_VSHLL_imms16th
7021 0U, // MVE_VSHLL_imms8bh
7022 0U, // MVE_VSHLL_imms8th
7023 0U, // MVE_VSHLL_immu16bh
7024 0U, // MVE_VSHLL_immu16th
7025 0U, // MVE_VSHLL_immu8bh
7026 0U, // MVE_VSHLL_immu8th
7027 180224U, // MVE_VSHLL_lws16bh
7028 180224U, // MVE_VSHLL_lws16th
7029 196608U, // MVE_VSHLL_lws8bh
7030 196608U, // MVE_VSHLL_lws8th
7031 180224U, // MVE_VSHLL_lwu16bh
7032 180224U, // MVE_VSHLL_lwu16th
7033 196608U, // MVE_VSHLL_lwu8bh
7034 196608U, // MVE_VSHLL_lwu8th
7035 0U, // MVE_VSHL_by_vecs16
7036 0U, // MVE_VSHL_by_vecs32
7037 0U, // MVE_VSHL_by_vecs8
7038 0U, // MVE_VSHL_by_vecu16
7039 0U, // MVE_VSHL_by_vecu32
7040 0U, // MVE_VSHL_by_vecu8
7041 0U, // MVE_VSHL_immi16
7042 0U, // MVE_VSHL_immi32
7043 0U, // MVE_VSHL_immi8
7044 17920U, // MVE_VSHL_qrs16
7045 17920U, // MVE_VSHL_qrs32
7046 17920U, // MVE_VSHL_qrs8
7047 17920U, // MVE_VSHL_qru16
7048 17920U, // MVE_VSHL_qru32
7049 17920U, // MVE_VSHL_qru8
7050 3671552U, // MVE_VSHRNi16bh
7051 3671552U, // MVE_VSHRNi16th
7052 3671552U, // MVE_VSHRNi32bh
7053 3671552U, // MVE_VSHRNi32th
7054 0U, // MVE_VSHR_imms16
7055 0U, // MVE_VSHR_imms32
7056 0U, // MVE_VSHR_imms8
7057 0U, // MVE_VSHR_immu16
7058 0U, // MVE_VSHR_immu32
7059 0U, // MVE_VSHR_immu8
7060 3671552U, // MVE_VSLIimm16
7061 3671552U, // MVE_VSLIimm32
7062 3671552U, // MVE_VSLIimm8
7063 3671552U, // MVE_VSRIimm16
7064 3671552U, // MVE_VSRIimm32
7065 3671552U, // MVE_VSRIimm8
7066 0U, // MVE_VST20_16
7067 0U, // MVE_VST20_16_wb
7068 0U, // MVE_VST20_32
7069 0U, // MVE_VST20_32_wb
7070 0U, // MVE_VST20_8
7071 0U, // MVE_VST20_8_wb
7072 0U, // MVE_VST21_16
7073 0U, // MVE_VST21_16_wb
7074 0U, // MVE_VST21_32
7075 0U, // MVE_VST21_32_wb
7076 0U, // MVE_VST21_8
7077 0U, // MVE_VST21_8_wb
7078 0U, // MVE_VST40_16
7079 0U, // MVE_VST40_16_wb
7080 0U, // MVE_VST40_32
7081 0U, // MVE_VST40_32_wb
7082 0U, // MVE_VST40_8
7083 0U, // MVE_VST40_8_wb
7084 0U, // MVE_VST41_16
7085 0U, // MVE_VST41_16_wb
7086 0U, // MVE_VST41_32
7087 0U, // MVE_VST41_32_wb
7088 0U, // MVE_VST41_8
7089 0U, // MVE_VST41_8_wb
7090 0U, // MVE_VST42_16
7091 0U, // MVE_VST42_16_wb
7092 0U, // MVE_VST42_32
7093 0U, // MVE_VST42_32_wb
7094 0U, // MVE_VST42_8
7095 0U, // MVE_VST42_8_wb
7096 0U, // MVE_VST43_16
7097 0U, // MVE_VST43_16_wb
7098 0U, // MVE_VST43_32
7099 0U, // MVE_VST43_32_wb
7100 0U, // MVE_VST43_8
7101 0U, // MVE_VST43_8_wb
7102 4096U, // MVE_VSTRB16
7103 133760U, // MVE_VSTRB16_post
7104 4224U, // MVE_VSTRB16_pre
7105 4352U, // MVE_VSTRB16_rq
7106 4096U, // MVE_VSTRB32
7107 133760U, // MVE_VSTRB32_post
7108 4224U, // MVE_VSTRB32_pre
7109 4352U, // MVE_VSTRB32_rq
7110 4352U, // MVE_VSTRB8_rq
7111 4096U, // MVE_VSTRBU8
7112 133760U, // MVE_VSTRBU8_post
7113 4480U, // MVE_VSTRBU8_pre
7114 4096U, // MVE_VSTRD64_qi
7115 4224U, // MVE_VSTRD64_qi_pre
7116 4608U, // MVE_VSTRD64_rq
7117 4352U, // MVE_VSTRD64_rq_u
7118 4736U, // MVE_VSTRH16_rq
7119 4352U, // MVE_VSTRH16_rq_u
7120 4096U, // MVE_VSTRH32
7121 133760U, // MVE_VSTRH32_post
7122 4224U, // MVE_VSTRH32_pre
7123 4736U, // MVE_VSTRH32_rq
7124 4352U, // MVE_VSTRH32_rq_u
7125 4096U, // MVE_VSTRHU16
7126 133760U, // MVE_VSTRHU16_post
7127 4480U, // MVE_VSTRHU16_pre
7128 4096U, // MVE_VSTRW32_qi
7129 4224U, // MVE_VSTRW32_qi_pre
7130 4864U, // MVE_VSTRW32_rq
7131 4352U, // MVE_VSTRW32_rq_u
7132 4096U, // MVE_VSTRWU32
7133 133760U, // MVE_VSTRWU32_post
7134 4480U, // MVE_VSTRWU32_pre
7135 0U, // MVE_VSUB_qr_f16
7136 0U, // MVE_VSUB_qr_f32
7137 0U, // MVE_VSUB_qr_i16
7138 0U, // MVE_VSUB_qr_i32
7139 0U, // MVE_VSUB_qr_i8
7140 0U, // MVE_VSUBf16
7141 0U, // MVE_VSUBf32
7142 0U, // MVE_VSUBi16
7143 0U, // MVE_VSUBi32
7144 0U, // MVE_VSUBi8
7145 21504U, // MVE_WLSTP_16
7146 21504U, // MVE_WLSTP_32
7147 21504U, // MVE_WLSTP_64
7148 21504U, // MVE_WLSTP_8
7149 1792U, // MVNi
7150 16384U, // MVNr
7151 1920U, // MVNsi
7152 1152U, // MVNsr
7153 17920U, // NEON_VMAXNMNDf
7154 17920U, // NEON_VMAXNMNDh
7155 17920U, // NEON_VMAXNMNQf
7156 17920U, // NEON_VMAXNMNQh
7157 17920U, // NEON_VMINNMNDf
7158 17920U, // NEON_VMINNMNDh
7159 17920U, // NEON_VMINNMNQf
7160 17920U, // NEON_VMINNMNQh
7161 1048576U, // ORRri
7162 0U, // ORRrr
7163 1572864U, // ORRrsi
7164 0U, // ORRrsr
7165 201326592U, // PKHBT
7166 234881024U, // PKHTB
7167 0U, // PLDWi12
7168 0U, // PLDWrs
7169 0U, // PLDi12
7170 0U, // PLDrs
7171 0U, // PLIi12
7172 0U, // PLIrs
7173 0U, // QADD
7174 0U, // QADD16
7175 0U, // QADD8
7176 0U, // QASX
7177 0U, // QDADD
7178 0U, // QDSUB
7179 0U, // QSAX
7180 0U, // QSUB
7181 0U, // QSUB16
7182 0U, // QSUB8
7183 16384U, // RBIT
7184 16384U, // REV
7185 16384U, // REV16
7186 16384U, // REVSH
7187 0U, // RFEDA
7188 0U, // RFEDA_UPD
7189 0U, // RFEDB
7190 0U, // RFEDB_UPD
7191 0U, // RFEIA
7192 0U, // RFEIA_UPD
7193 0U, // RFEIB
7194 0U, // RFEIB_UPD
7195 1048576U, // RSBri
7196 0U, // RSBrr
7197 1572864U, // RSBrsi
7198 0U, // RSBrsr
7199 1048576U, // RSCri
7200 0U, // RSCrr
7201 1572864U, // RSCrsi
7202 0U, // RSCrsr
7203 0U, // SADD16
7204 0U, // SADD8
7205 0U, // SASX
7206 0U, // SB
7207 1048576U, // SBCri
7208 0U, // SBCrr
7209 1572864U, // SBCrsi
7210 0U, // SBCrsr
7211 33554432U, // SBFX
7212 0U, // SDIV
7213 0U, // SEL
7214 0U, // SETEND
7215 0U, // SETPAN
7216 16768U, // SHA1C
7217 2U, // SHA1H
7218 16768U, // SHA1M
7219 16768U, // SHA1P
7220 16768U, // SHA1SU0
7221 2U, // SHA1SU1
7222 16768U, // SHA256H
7223 16768U, // SHA256H2
7224 2U, // SHA256SU0
7225 16768U, // SHA256SU1
7226 0U, // SHADD16
7227 0U, // SHADD8
7228 0U, // SHASX
7229 0U, // SHSAX
7230 0U, // SHSUB16
7231 0U, // SHSUB8
7232 2U, // SMC
7233 33554432U, // SMLABB
7234 33554432U, // SMLABT
7235 33554432U, // SMLAD
7236 33554432U, // SMLADX
7237 0U, // SMLAL
7238 33554432U, // SMLALBB
7239 33554432U, // SMLALBT
7240 33554432U, // SMLALD
7241 33554432U, // SMLALDX
7242 33554432U, // SMLALTB
7243 33554432U, // SMLALTT
7244 33554432U, // SMLATB
7245 33554432U, // SMLATT
7246 33554432U, // SMLAWB
7247 33554432U, // SMLAWT
7248 33554432U, // SMLSD
7249 33554432U, // SMLSDX
7250 33554432U, // SMLSLD
7251 33554432U, // SMLSLDX
7252 33554432U, // SMMLA
7253 33554432U, // SMMLAR
7254 33554432U, // SMMLS
7255 33554432U, // SMMLSR
7256 0U, // SMMUL
7257 0U, // SMMULR
7258 0U, // SMUAD
7259 0U, // SMUADX
7260 0U, // SMULBB
7261 0U, // SMULBT
7262 33554432U, // SMULL
7263 0U, // SMULTB
7264 0U, // SMULTT
7265 0U, // SMULWB
7266 0U, // SMULWT
7267 0U, // SMUSD
7268 0U, // SMUSDX
7269 0U, // SRSDA
7270 0U, // SRSDA_UPD
7271 0U, // SRSDB
7272 0U, // SRSDB_UPD
7273 0U, // SRSIA
7274 0U, // SRSIA_UPD
7275 0U, // SRSIB
7276 0U, // SRSIB_UPD
7277 218240U, // SSAT
7278 21632U, // SSAT16
7279 0U, // SSAX
7280 0U, // SSUB16
7281 0U, // SSUB8
7282 0U, // STC2L_OFFSET
7283 2304U, // STC2L_OPTION
7284 2432U, // STC2L_POST
7285 0U, // STC2L_PRE
7286 0U, // STC2_OFFSET
7287 2304U, // STC2_OPTION
7288 2432U, // STC2_POST
7289 0U, // STC2_PRE
7290 2582U, // STCL_OFFSET
7291 4721302U, // STCL_OPTION
7292 5245590U, // STCL_POST
7293 2838U, // STCL_PRE
7294 2582U, // STC_OFFSET
7295 4721302U, // STC_OPTION
7296 5245590U, // STC_POST
7297 2838U, // STC_PRE
7298 128U, // STL
7299 128U, // STLB
7300 11010048U, // STLEX
7301 11010048U, // STLEXB
7302 5376U, // STLEXD
7303 11010048U, // STLEXH
7304 128U, // STLH
7305 18560U, // STMDA
7306 532U, // STMDA_UPD
7307 18560U, // STMDB
7308 532U, // STMDB_UPD
7309 18560U, // STMIA
7310 532U, // STMIA_UPD
7311 18560U, // STMIB
7312 532U, // STMIB_UPD
7313 5769856U, // STRBT_POST_IMM
7314 5769856U, // STRBT_POST_REG
7315 5769856U, // STRB_POST_IMM
7316 5769856U, // STRB_POST_REG
7317 2944U, // STRB_PRE_IMM
7318 3072U, // STRB_PRE_REG
7319 3200U, // STRBi12
7320 3328U, // STRBrs
7321 6291456U, // STRD
7322 40371712U, // STRD_POST
7323 7341568U, // STRD_PRE
7324 11010048U, // STREX
7325 11010048U, // STREXB
7326 5376U, // STREXD
7327 11010048U, // STREXH
7328 3456U, // STRH
7329 7867008U, // STRHTi
7330 8391296U, // STRHTr
7331 8915584U, // STRH_POST
7332 3584U, // STRH_PRE
7333 5769856U, // STRT_POST_IMM
7334 5769856U, // STRT_POST_REG
7335 5769856U, // STR_POST_IMM
7336 5769856U, // STR_POST_REG
7337 2944U, // STR_PRE_IMM
7338 3072U, // STR_PRE_REG
7339 3200U, // STRi12
7340 3328U, // STRrs
7341 1048576U, // SUBri
7342 0U, // SUBrr
7343 1572864U, // SUBrsi
7344 0U, // SUBrsr
7345 2U, // SVC
7346 11010048U, // SWP
7347 11010048U, // SWPB
7348 268435456U, // SXTAB
7349 268435456U, // SXTAB16
7350 268435456U, // SXTAH
7351 229376U, // SXTB
7352 229376U, // SXTB16
7353 229376U, // SXTH
7354 1792U, // TEQri
7355 16384U, // TEQrr
7356 1920U, // TEQrsi
7357 1152U, // TEQrsr
7358 0U, // TRAP
7359 0U, // TSB
7360 1792U, // TSTri
7361 16384U, // TSTrr
7362 1920U, // TSTrsi
7363 1152U, // TSTrsr
7364 0U, // UADD16
7365 0U, // UADD8
7366 0U, // UASX
7367 33554432U, // UBFX
7368 0U, // UDF
7369 0U, // UDIV
7370 0U, // UHADD16
7371 0U, // UHADD8
7372 0U, // UHASX
7373 0U, // UHSAX
7374 0U, // UHSUB16
7375 0U, // UHSUB8
7376 33554432U, // UMAAL
7377 0U, // UMLAL
7378 33554432U, // UMULL
7379 0U, // UQADD16
7380 0U, // UQADD8
7381 0U, // UQASX
7382 0U, // UQSAX
7383 0U, // UQSUB16
7384 0U, // UQSUB8
7385 0U, // USAD8
7386 33554432U, // USADA8
7387 301989888U, // USAT
7388 0U, // USAT16
7389 0U, // USAX
7390 0U, // USUB16
7391 0U, // USUB8
7392 268435456U, // UXTAB
7393 268435456U, // UXTAB16
7394 268435456U, // UXTAH
7395 229376U, // UXTB
7396 229376U, // UXTB16
7397 229376U, // UXTH
7398 3671552U, // VABALsv2i64
7399 3671552U, // VABALsv4i32
7400 3671552U, // VABALsv8i16
7401 3671552U, // VABALuv2i64
7402 3671552U, // VABALuv4i32
7403 3671552U, // VABALuv8i16
7404 3671552U, // VABAsv16i8
7405 3671552U, // VABAsv2i32
7406 3671552U, // VABAsv4i16
7407 3671552U, // VABAsv4i32
7408 3671552U, // VABAsv8i16
7409 3671552U, // VABAsv8i8
7410 3671552U, // VABAuv16i8
7411 3671552U, // VABAuv2i32
7412 3671552U, // VABAuv4i16
7413 3671552U, // VABAuv4i32
7414 3671552U, // VABAuv8i16
7415 3671552U, // VABAuv8i8
7416 0U, // VABDLsv2i64
7417 0U, // VABDLsv4i32
7418 0U, // VABDLsv8i16
7419 0U, // VABDLuv2i64
7420 0U, // VABDLuv4i32
7421 0U, // VABDLuv8i16
7422 0U, // VABDfd
7423 0U, // VABDfq
7424 0U, // VABDhd
7425 0U, // VABDhq
7426 0U, // VABDsv16i8
7427 0U, // VABDsv2i32
7428 0U, // VABDsv4i16
7429 0U, // VABDsv4i32
7430 0U, // VABDsv8i16
7431 0U, // VABDsv8i8
7432 0U, // VABDuv16i8
7433 0U, // VABDuv2i32
7434 0U, // VABDuv4i16
7435 0U, // VABDuv4i32
7436 0U, // VABDuv8i16
7437 0U, // VABDuv8i8
7438 528U, // VABSD
7439 16384U, // VABSH
7440 16384U, // VABSS
7441 16384U, // VABSfd
7442 16384U, // VABSfq
7443 16384U, // VABShd
7444 16384U, // VABShq
7445 16384U, // VABSv16i8
7446 16384U, // VABSv2i32
7447 16384U, // VABSv4i16
7448 16384U, // VABSv4i32
7449 16384U, // VABSv8i16
7450 16384U, // VABSv8i8
7451 0U, // VACGEfd
7452 0U, // VACGEfq
7453 0U, // VACGEhd
7454 0U, // VACGEhq
7455 0U, // VACGTfd
7456 0U, // VACGTfq
7457 0U, // VACGThd
7458 0U, // VACGThq
7459 2720528U, // VADDD
7460 0U, // VADDH
7461 17920U, // VADDHNv2i32
7462 0U, // VADDHNv4i16
7463 0U, // VADDHNv8i8
7464 0U, // VADDLsv2i64
7465 0U, // VADDLsv4i32
7466 0U, // VADDLsv8i16
7467 0U, // VADDLuv2i64
7468 0U, // VADDLuv4i32
7469 0U, // VADDLuv8i16
7470 0U, // VADDS
7471 0U, // VADDWsv2i64
7472 0U, // VADDWsv4i32
7473 0U, // VADDWsv8i16
7474 0U, // VADDWuv2i64
7475 0U, // VADDWuv4i32
7476 0U, // VADDWuv8i16
7477 0U, // VADDfd
7478 0U, // VADDfq
7479 0U, // VADDhd
7480 0U, // VADDhq
7481 0U, // VADDv16i8
7482 17920U, // VADDv1i64
7483 0U, // VADDv2i32
7484 17920U, // VADDv2i64
7485 0U, // VADDv4i16
7486 0U, // VADDv4i32
7487 0U, // VADDv8i16
7488 0U, // VADDv8i8
7489 0U, // VANDd
7490 0U, // VANDq
7491 2U, // VBF16MALBQ
7492 520U, // VBF16MALBQI
7493 2U, // VBF16MALTQ
7494 520U, // VBF16MALTQI
7495 0U, // VBICd
7496 4992U, // VBICiv2i32
7497 4992U, // VBICiv4i16
7498 4992U, // VBICiv4i32
7499 4992U, // VBICiv8i16
7500 0U, // VBICq
7501 3671552U, // VBIFd
7502 3671552U, // VBIFq
7503 3671552U, // VBITd
7504 3671552U, // VBITq
7505 3671552U, // VBSLd
7506 3671552U, // VBSLq
7507 0U, // VBSPd
7508 0U, // VBSPq
7509 11535872U, // VCADDv2f32
7510 11535872U, // VCADDv4f16
7511 11535872U, // VCADDv4f32
7512 11535872U, // VCADDv8f16
7513 0U, // VCEQfd
7514 0U, // VCEQfq
7515 0U, // VCEQhd
7516 0U, // VCEQhq
7517 0U, // VCEQv16i8
7518 0U, // VCEQv2i32
7519 0U, // VCEQv4i16
7520 0U, // VCEQv4i32
7521 0U, // VCEQv8i16
7522 0U, // VCEQv8i8
7523 245760U, // VCEQzv16i8
7524 245760U, // VCEQzv2f32
7525 245760U, // VCEQzv2i32
7526 245760U, // VCEQzv4f16
7527 245760U, // VCEQzv4f32
7528 245760U, // VCEQzv4i16
7529 245760U, // VCEQzv4i32
7530 245760U, // VCEQzv8f16
7531 245760U, // VCEQzv8i16
7532 245760U, // VCEQzv8i8
7533 0U, // VCGEfd
7534 0U, // VCGEfq
7535 0U, // VCGEhd
7536 0U, // VCGEhq
7537 0U, // VCGEsv16i8
7538 0U, // VCGEsv2i32
7539 0U, // VCGEsv4i16
7540 0U, // VCGEsv4i32
7541 0U, // VCGEsv8i16
7542 0U, // VCGEsv8i8
7543 0U, // VCGEuv16i8
7544 0U, // VCGEuv2i32
7545 0U, // VCGEuv4i16
7546 0U, // VCGEuv4i32
7547 0U, // VCGEuv8i16
7548 0U, // VCGEuv8i8
7549 245760U, // VCGEzv16i8
7550 245760U, // VCGEzv2f32
7551 245760U, // VCGEzv2i32
7552 245760U, // VCGEzv4f16
7553 245760U, // VCGEzv4f32
7554 245760U, // VCGEzv4i16
7555 245760U, // VCGEzv4i32
7556 245760U, // VCGEzv8f16
7557 245760U, // VCGEzv8i16
7558 245760U, // VCGEzv8i8
7559 0U, // VCGTfd
7560 0U, // VCGTfq
7561 0U, // VCGThd
7562 0U, // VCGThq
7563 0U, // VCGTsv16i8
7564 0U, // VCGTsv2i32
7565 0U, // VCGTsv4i16
7566 0U, // VCGTsv4i32
7567 0U, // VCGTsv8i16
7568 0U, // VCGTsv8i8
7569 0U, // VCGTuv16i8
7570 0U, // VCGTuv2i32
7571 0U, // VCGTuv4i16
7572 0U, // VCGTuv4i32
7573 0U, // VCGTuv8i16
7574 0U, // VCGTuv8i8
7575 245760U, // VCGTzv16i8
7576 245760U, // VCGTzv2f32
7577 245760U, // VCGTzv2i32
7578 245760U, // VCGTzv4f16
7579 245760U, // VCGTzv4f32
7580 245760U, // VCGTzv4i16
7581 245760U, // VCGTzv4i32
7582 245760U, // VCGTzv8f16
7583 245760U, // VCGTzv8i16
7584 245760U, // VCGTzv8i8
7585 245760U, // VCLEzv16i8
7586 245760U, // VCLEzv2f32
7587 245760U, // VCLEzv2i32
7588 245760U, // VCLEzv4f16
7589 245760U, // VCLEzv4f32
7590 245760U, // VCLEzv4i16
7591 245760U, // VCLEzv4i32
7592 245760U, // VCLEzv8f16
7593 245760U, // VCLEzv8i16
7594 245760U, // VCLEzv8i8
7595 16384U, // VCLSv16i8
7596 16384U, // VCLSv2i32
7597 16384U, // VCLSv4i16
7598 16384U, // VCLSv4i32
7599 16384U, // VCLSv8i16
7600 16384U, // VCLSv8i8
7601 245760U, // VCLTzv16i8
7602 245760U, // VCLTzv2f32
7603 245760U, // VCLTzv2i32
7604 245760U, // VCLTzv4f16
7605 245760U, // VCLTzv4f32
7606 245760U, // VCLTzv4i16
7607 245760U, // VCLTzv4i32
7608 245760U, // VCLTzv8f16
7609 245760U, // VCLTzv8i16
7610 245760U, // VCLTzv8i8
7611 16384U, // VCLZv16i8
7612 16384U, // VCLZv2i32
7613 16384U, // VCLZv4i16
7614 16384U, // VCLZv4i32
7615 16384U, // VCLZv8i16
7616 16384U, // VCLZv8i8
7617 12059008U, // VCMLAv2f32
7618 262528U, // VCMLAv2f32_indexed
7619 12059008U, // VCMLAv4f16
7620 262528U, // VCMLAv4f16_indexed
7621 12059008U, // VCMLAv4f32
7622 262528U, // VCMLAv4f32_indexed
7623 12059008U, // VCMLAv8f16
7624 262528U, // VCMLAv8f16_indexed
7625 528U, // VCMPD
7626 528U, // VCMPED
7627 16384U, // VCMPEH
7628 16384U, // VCMPES
7629 0U, // VCMPEZD
7630 34U, // VCMPEZH
7631 34U, // VCMPEZS
7632 16384U, // VCMPH
7633 16384U, // VCMPS
7634 0U, // VCMPZD
7635 34U, // VCMPZH
7636 34U, // VCMPZS
7637 16384U, // VCNTd
7638 16384U, // VCNTq
7639 2U, // VCVTANSDf
7640 2U, // VCVTANSDh
7641 2U, // VCVTANSQf
7642 2U, // VCVTANSQh
7643 2U, // VCVTANUDf
7644 2U, // VCVTANUDh
7645 2U, // VCVTANUQf
7646 2U, // VCVTANUQh
7647 2U, // VCVTASD
7648 2U, // VCVTASH
7649 2U, // VCVTASS
7650 2U, // VCVTAUD
7651 2U, // VCVTAUH
7652 2U, // VCVTAUS
7653 0U, // VCVTBDH
7654 0U, // VCVTBHD
7655 0U, // VCVTBHS
7656 2U, // VCVTBSH
7657 0U, // VCVTDS
7658 2U, // VCVTMNSDf
7659 2U, // VCVTMNSDh
7660 2U, // VCVTMNSQf
7661 2U, // VCVTMNSQh
7662 2U, // VCVTMNUDf
7663 2U, // VCVTMNUDh
7664 2U, // VCVTMNUQf
7665 2U, // VCVTMNUQh
7666 2U, // VCVTMSD
7667 2U, // VCVTMSH
7668 2U, // VCVTMSS
7669 2U, // VCVTMUD
7670 2U, // VCVTMUH
7671 2U, // VCVTMUS
7672 2U, // VCVTNNSDf
7673 2U, // VCVTNNSDh
7674 2U, // VCVTNNSQf
7675 2U, // VCVTNNSQh
7676 2U, // VCVTNNUDf
7677 2U, // VCVTNNUDh
7678 2U, // VCVTNNUQf
7679 2U, // VCVTNNUQh
7680 2U, // VCVTNSD
7681 2U, // VCVTNSH
7682 2U, // VCVTNSS
7683 2U, // VCVTNUD
7684 2U, // VCVTNUH
7685 2U, // VCVTNUS
7686 2U, // VCVTPNSDf
7687 2U, // VCVTPNSDh
7688 2U, // VCVTPNSQf
7689 2U, // VCVTPNSQh
7690 2U, // VCVTPNUDf
7691 2U, // VCVTPNUDh
7692 2U, // VCVTPNUQf
7693 2U, // VCVTPNUQh
7694 2U, // VCVTPSD
7695 2U, // VCVTPSH
7696 2U, // VCVTPSS
7697 2U, // VCVTPUD
7698 2U, // VCVTPUH
7699 2U, // VCVTPUS
7700 0U, // VCVTSD
7701 0U, // VCVTTDH
7702 0U, // VCVTTHD
7703 0U, // VCVTTHS
7704 2U, // VCVTTSH
7705 2U, // VCVTf2h
7706 0U, // VCVTf2sd
7707 0U, // VCVTf2sq
7708 0U, // VCVTf2ud
7709 0U, // VCVTf2uq
7710 536U, // VCVTf2xsd
7711 536U, // VCVTf2xsq
7712 536U, // VCVTf2xud
7713 536U, // VCVTf2xuq
7714 0U, // VCVTh2f
7715 0U, // VCVTh2sd
7716 0U, // VCVTh2sq
7717 0U, // VCVTh2ud
7718 0U, // VCVTh2uq
7719 536U, // VCVTh2xsd
7720 536U, // VCVTh2xsq
7721 536U, // VCVTh2xud
7722 536U, // VCVTh2xuq
7723 0U, // VCVTs2fd
7724 0U, // VCVTs2fq
7725 0U, // VCVTs2hd
7726 0U, // VCVTs2hq
7727 0U, // VCVTu2fd
7728 0U, // VCVTu2fq
7729 0U, // VCVTu2hd
7730 0U, // VCVTu2hq
7731 536U, // VCVTxs2fd
7732 536U, // VCVTxs2fq
7733 536U, // VCVTxs2hd
7734 536U, // VCVTxs2hq
7735 536U, // VCVTxu2fd
7736 536U, // VCVTxu2fq
7737 536U, // VCVTxu2hd
7738 536U, // VCVTxu2hq
7739 2720528U, // VDIVD
7740 0U, // VDIVH
7741 0U, // VDIVS
7742 16384U, // VDUP16d
7743 16384U, // VDUP16q
7744 16384U, // VDUP32d
7745 16384U, // VDUP32q
7746 16384U, // VDUP8d
7747 16384U, // VDUP8q
7748 147456U, // VDUPLN16d
7749 147456U, // VDUPLN16q
7750 147456U, // VDUPLN32d
7751 147456U, // VDUPLN32q
7752 147456U, // VDUPLN8d
7753 147456U, // VDUPLN8q
7754 0U, // VEORd
7755 0U, // VEORq
7756 33554432U, // VEXTd16
7757 33554432U, // VEXTd32
7758 33554432U, // VEXTd8
7759 33554432U, // VEXTq16
7760 33554432U, // VEXTq32
7761 33554432U, // VEXTq64
7762 33554432U, // VEXTq8
7763 49944U, // VFMAD
7764 3671552U, // VFMAH
7765 17920U, // VFMALD
7766 280064U, // VFMALDI
7767 17920U, // VFMALQ
7768 280064U, // VFMALQI
7769 3671552U, // VFMAS
7770 3671552U, // VFMAfd
7771 3671552U, // VFMAfq
7772 3671552U, // VFMAhd
7773 3671552U, // VFMAhq
7774 49944U, // VFMSD
7775 3671552U, // VFMSH
7776 17920U, // VFMSLD
7777 280064U, // VFMSLDI
7778 17920U, // VFMSLQ
7779 280064U, // VFMSLQI
7780 3671552U, // VFMSS
7781 3671552U, // VFMSfd
7782 3671552U, // VFMSfq
7783 3671552U, // VFMShd
7784 3671552U, // VFMShq
7785 49944U, // VFNMAD
7786 3671552U, // VFNMAH
7787 3671552U, // VFNMAS
7788 49944U, // VFNMSD
7789 3671552U, // VFNMSH
7790 3671552U, // VFNMSS
7791 17920U, // VFP_VMAXNMD
7792 17920U, // VFP_VMAXNMH
7793 17920U, // VFP_VMAXNMS
7794 17920U, // VFP_VMINNMD
7795 17920U, // VFP_VMINNMH
7796 17920U, // VFP_VMINNMS
7797 147456U, // VGETLNi32
7798 147456U, // VGETLNs16
7799 147456U, // VGETLNs8
7800 147456U, // VGETLNu16
7801 147456U, // VGETLNu8
7802 0U, // VHADDsv16i8
7803 0U, // VHADDsv2i32
7804 0U, // VHADDsv4i16
7805 0U, // VHADDsv4i32
7806 0U, // VHADDsv8i16
7807 0U, // VHADDsv8i8
7808 0U, // VHADDuv16i8
7809 0U, // VHADDuv2i32
7810 0U, // VHADDuv4i16
7811 0U, // VHADDuv4i32
7812 0U, // VHADDuv8i16
7813 0U, // VHADDuv8i8
7814 0U, // VHSUBsv16i8
7815 0U, // VHSUBsv2i32
7816 0U, // VHSUBsv4i16
7817 0U, // VHSUBsv4i32
7818 0U, // VHSUBsv8i16
7819 0U, // VHSUBsv8i8
7820 0U, // VHSUBuv16i8
7821 0U, // VHSUBuv2i32
7822 0U, // VHSUBuv4i16
7823 0U, // VHSUBuv4i32
7824 0U, // VHSUBuv8i16
7825 0U, // VHSUBuv8i8
7826 2U, // VINSH
7827 0U, // VJCVT
7828 518U, // VLD1DUPd16
7829 676U, // VLD1DUPd16wb_fixed
7830 2687780U, // VLD1DUPd16wb_register
7831 518U, // VLD1DUPd32
7832 676U, // VLD1DUPd32wb_fixed
7833 2687780U, // VLD1DUPd32wb_register
7834 518U, // VLD1DUPd8
7835 676U, // VLD1DUPd8wb_fixed
7836 2687780U, // VLD1DUPd8wb_register
7837 518U, // VLD1DUPq16
7838 676U, // VLD1DUPq16wb_fixed
7839 2687780U, // VLD1DUPq16wb_register
7840 518U, // VLD1DUPq32
7841 676U, // VLD1DUPq32wb_fixed
7842 2687780U, // VLD1DUPq32wb_register
7843 518U, // VLD1DUPq8
7844 676U, // VLD1DUPq8wb_fixed
7845 2687780U, // VLD1DUPq8wb_register
7846 12883366U, // VLD1LNd16
7847 13407782U, // VLD1LNd16_UPD
7848 12883366U, // VLD1LNd32
7849 13407782U, // VLD1LNd32_UPD
7850 12883366U, // VLD1LNd8
7851 13407782U, // VLD1LNd8_UPD
7852 0U, // VLD1LNq16Pseudo
7853 0U, // VLD1LNq16Pseudo_UPD
7854 0U, // VLD1LNq32Pseudo
7855 0U, // VLD1LNq32Pseudo_UPD
7856 0U, // VLD1LNq8Pseudo
7857 0U, // VLD1LNq8Pseudo_UPD
7858 518U, // VLD1d16
7859 518U, // VLD1d16Q
7860 0U, // VLD1d16QPseudo
7861 0U, // VLD1d16QPseudoWB_fixed
7862 0U, // VLD1d16QPseudoWB_register
7863 676U, // VLD1d16Qwb_fixed
7864 2687780U, // VLD1d16Qwb_register
7865 518U, // VLD1d16T
7866 0U, // VLD1d16TPseudo
7867 0U, // VLD1d16TPseudoWB_fixed
7868 0U, // VLD1d16TPseudoWB_register
7869 676U, // VLD1d16Twb_fixed
7870 2687780U, // VLD1d16Twb_register
7871 676U, // VLD1d16wb_fixed
7872 2687780U, // VLD1d16wb_register
7873 518U, // VLD1d32
7874 518U, // VLD1d32Q
7875 0U, // VLD1d32QPseudo
7876 0U, // VLD1d32QPseudoWB_fixed
7877 0U, // VLD1d32QPseudoWB_register
7878 676U, // VLD1d32Qwb_fixed
7879 2687780U, // VLD1d32Qwb_register
7880 518U, // VLD1d32T
7881 0U, // VLD1d32TPseudo
7882 0U, // VLD1d32TPseudoWB_fixed
7883 0U, // VLD1d32TPseudoWB_register
7884 676U, // VLD1d32Twb_fixed
7885 2687780U, // VLD1d32Twb_register
7886 676U, // VLD1d32wb_fixed
7887 2687780U, // VLD1d32wb_register
7888 518U, // VLD1d64
7889 518U, // VLD1d64Q
7890 0U, // VLD1d64QPseudo
7891 0U, // VLD1d64QPseudoWB_fixed
7892 0U, // VLD1d64QPseudoWB_register
7893 676U, // VLD1d64Qwb_fixed
7894 2687780U, // VLD1d64Qwb_register
7895 518U, // VLD1d64T
7896 0U, // VLD1d64TPseudo
7897 0U, // VLD1d64TPseudoWB_fixed
7898 0U, // VLD1d64TPseudoWB_register
7899 676U, // VLD1d64Twb_fixed
7900 2687780U, // VLD1d64Twb_register
7901 676U, // VLD1d64wb_fixed
7902 2687780U, // VLD1d64wb_register
7903 518U, // VLD1d8
7904 518U, // VLD1d8Q
7905 0U, // VLD1d8QPseudo
7906 0U, // VLD1d8QPseudoWB_fixed
7907 0U, // VLD1d8QPseudoWB_register
7908 676U, // VLD1d8Qwb_fixed
7909 2687780U, // VLD1d8Qwb_register
7910 518U, // VLD1d8T
7911 0U, // VLD1d8TPseudo
7912 0U, // VLD1d8TPseudoWB_fixed
7913 0U, // VLD1d8TPseudoWB_register
7914 676U, // VLD1d8Twb_fixed
7915 2687780U, // VLD1d8Twb_register
7916 676U, // VLD1d8wb_fixed
7917 2687780U, // VLD1d8wb_register
7918 518U, // VLD1q16
7919 0U, // VLD1q16HighQPseudo
7920 0U, // VLD1q16HighQPseudo_UPD
7921 0U, // VLD1q16HighTPseudo
7922 0U, // VLD1q16HighTPseudo_UPD
7923 0U, // VLD1q16LowQPseudo_UPD
7924 0U, // VLD1q16LowTPseudo_UPD
7925 676U, // VLD1q16wb_fixed
7926 2687780U, // VLD1q16wb_register
7927 518U, // VLD1q32
7928 0U, // VLD1q32HighQPseudo
7929 0U, // VLD1q32HighQPseudo_UPD
7930 0U, // VLD1q32HighTPseudo
7931 0U, // VLD1q32HighTPseudo_UPD
7932 0U, // VLD1q32LowQPseudo_UPD
7933 0U, // VLD1q32LowTPseudo_UPD
7934 676U, // VLD1q32wb_fixed
7935 2687780U, // VLD1q32wb_register
7936 518U, // VLD1q64
7937 0U, // VLD1q64HighQPseudo
7938 0U, // VLD1q64HighQPseudo_UPD
7939 0U, // VLD1q64HighTPseudo
7940 0U, // VLD1q64HighTPseudo_UPD
7941 0U, // VLD1q64LowQPseudo_UPD
7942 0U, // VLD1q64LowTPseudo_UPD
7943 676U, // VLD1q64wb_fixed
7944 2687780U, // VLD1q64wb_register
7945 518U, // VLD1q8
7946 0U, // VLD1q8HighQPseudo
7947 0U, // VLD1q8HighQPseudo_UPD
7948 0U, // VLD1q8HighTPseudo
7949 0U, // VLD1q8HighTPseudo_UPD
7950 0U, // VLD1q8LowQPseudo_UPD
7951 0U, // VLD1q8LowTPseudo_UPD
7952 676U, // VLD1q8wb_fixed
7953 2687780U, // VLD1q8wb_register
7954 518U, // VLD2DUPd16
7955 676U, // VLD2DUPd16wb_fixed
7956 2687780U, // VLD2DUPd16wb_register
7957 518U, // VLD2DUPd16x2
7958 676U, // VLD2DUPd16x2wb_fixed
7959 2687780U, // VLD2DUPd16x2wb_register
7960 518U, // VLD2DUPd32
7961 676U, // VLD2DUPd32wb_fixed
7962 2687780U, // VLD2DUPd32wb_register
7963 518U, // VLD2DUPd32x2
7964 676U, // VLD2DUPd32x2wb_fixed
7965 2687780U, // VLD2DUPd32x2wb_register
7966 518U, // VLD2DUPd8
7967 676U, // VLD2DUPd8wb_fixed
7968 2687780U, // VLD2DUPd8wb_register
7969 518U, // VLD2DUPd8x2
7970 676U, // VLD2DUPd8x2wb_fixed
7971 2687780U, // VLD2DUPd8x2wb_register
7972 0U, // VLD2DUPq16EvenPseudo
7973 0U, // VLD2DUPq16OddPseudo
7974 0U, // VLD2DUPq16OddPseudoWB_fixed
7975 0U, // VLD2DUPq16OddPseudoWB_register
7976 0U, // VLD2DUPq32EvenPseudo
7977 0U, // VLD2DUPq32OddPseudo
7978 0U, // VLD2DUPq32OddPseudoWB_fixed
7979 0U, // VLD2DUPq32OddPseudoWB_register
7980 0U, // VLD2DUPq8EvenPseudo
7981 0U, // VLD2DUPq8OddPseudo
7982 0U, // VLD2DUPq8OddPseudoWB_fixed
7983 0U, // VLD2DUPq8OddPseudoWB_register
7984 13948454U, // VLD2LNd16
7985 0U, // VLD2LNd16Pseudo
7986 0U, // VLD2LNd16Pseudo_UPD
7987 349869734U, // VLD2LNd16_UPD
7988 13948454U, // VLD2LNd32
7989 0U, // VLD2LNd32Pseudo
7990 0U, // VLD2LNd32Pseudo_UPD
7991 349869734U, // VLD2LNd32_UPD
7992 13948454U, // VLD2LNd8
7993 0U, // VLD2LNd8Pseudo
7994 0U, // VLD2LNd8Pseudo_UPD
7995 349869734U, // VLD2LNd8_UPD
7996 13948454U, // VLD2LNq16
7997 0U, // VLD2LNq16Pseudo
7998 0U, // VLD2LNq16Pseudo_UPD
7999 349869734U, // VLD2LNq16_UPD
8000 13948454U, // VLD2LNq32
8001 0U, // VLD2LNq32Pseudo
8002 0U, // VLD2LNq32Pseudo_UPD
8003 349869734U, // VLD2LNq32_UPD
8004 518U, // VLD2b16
8005 676U, // VLD2b16wb_fixed
8006 2687780U, // VLD2b16wb_register
8007 518U, // VLD2b32
8008 676U, // VLD2b32wb_fixed
8009 2687780U, // VLD2b32wb_register
8010 518U, // VLD2b8
8011 676U, // VLD2b8wb_fixed
8012 2687780U, // VLD2b8wb_register
8013 518U, // VLD2d16
8014 676U, // VLD2d16wb_fixed
8015 2687780U, // VLD2d16wb_register
8016 518U, // VLD2d32
8017 676U, // VLD2d32wb_fixed
8018 2687780U, // VLD2d32wb_register
8019 518U, // VLD2d8
8020 676U, // VLD2d8wb_fixed
8021 2687780U, // VLD2d8wb_register
8022 518U, // VLD2q16
8023 0U, // VLD2q16Pseudo
8024 0U, // VLD2q16PseudoWB_fixed
8025 0U, // VLD2q16PseudoWB_register
8026 676U, // VLD2q16wb_fixed
8027 2687780U, // VLD2q16wb_register
8028 518U, // VLD2q32
8029 0U, // VLD2q32Pseudo
8030 0U, // VLD2q32PseudoWB_fixed
8031 0U, // VLD2q32PseudoWB_register
8032 676U, // VLD2q32wb_fixed
8033 2687780U, // VLD2q32wb_register
8034 518U, // VLD2q8
8035 0U, // VLD2q8Pseudo
8036 0U, // VLD2q8PseudoWB_fixed
8037 0U, // VLD2q8PseudoWB_register
8038 676U, // VLD2q8wb_fixed
8039 2687780U, // VLD2q8wb_register
8040 333608U, // VLD3DUPd16
8041 0U, // VLD3DUPd16Pseudo
8042 0U, // VLD3DUPd16Pseudo_UPD
8043 15030056U, // VLD3DUPd16_UPD
8044 333608U, // VLD3DUPd32
8045 0U, // VLD3DUPd32Pseudo
8046 0U, // VLD3DUPd32Pseudo_UPD
8047 15030056U, // VLD3DUPd32_UPD
8048 333608U, // VLD3DUPd8
8049 0U, // VLD3DUPd8Pseudo
8050 0U, // VLD3DUPd8Pseudo_UPD
8051 15030056U, // VLD3DUPd8_UPD
8052 333608U, // VLD3DUPq16
8053 0U, // VLD3DUPq16EvenPseudo
8054 0U, // VLD3DUPq16OddPseudo
8055 0U, // VLD3DUPq16OddPseudo_UPD
8056 15030056U, // VLD3DUPq16_UPD
8057 333608U, // VLD3DUPq32
8058 0U, // VLD3DUPq32EvenPseudo
8059 0U, // VLD3DUPq32OddPseudo
8060 0U, // VLD3DUPq32OddPseudo_UPD
8061 15030056U, // VLD3DUPq32_UPD
8062 333608U, // VLD3DUPq8
8063 0U, // VLD3DUPq8EvenPseudo
8064 0U, // VLD3DUPq8OddPseudo
8065 0U, // VLD3DUPq8OddPseudo_UPD
8066 15030056U, // VLD3DUPq8_UPD
8067 383424166U, // VLD3LNd16
8068 0U, // VLD3LNd16Pseudo
8069 0U, // VLD3LNd16Pseudo_UPD
8070 15505318U, // VLD3LNd16_UPD
8071 383424166U, // VLD3LNd32
8072 0U, // VLD3LNd32Pseudo
8073 0U, // VLD3LNd32Pseudo_UPD
8074 15505318U, // VLD3LNd32_UPD
8075 383424166U, // VLD3LNd8
8076 0U, // VLD3LNd8Pseudo
8077 0U, // VLD3LNd8Pseudo_UPD
8078 15505318U, // VLD3LNd8_UPD
8079 383424166U, // VLD3LNq16
8080 0U, // VLD3LNq16Pseudo
8081 0U, // VLD3LNq16Pseudo_UPD
8082 15505318U, // VLD3LNq16_UPD
8083 383424166U, // VLD3LNq32
8084 0U, // VLD3LNq32Pseudo
8085 0U, // VLD3LNq32Pseudo_UPD
8086 15505318U, // VLD3LNq32_UPD
8087 402653184U, // VLD3d16
8088 0U, // VLD3d16Pseudo
8089 0U, // VLD3d16Pseudo_UPD
8090 402653184U, // VLD3d16_UPD
8091 402653184U, // VLD3d32
8092 0U, // VLD3d32Pseudo
8093 0U, // VLD3d32Pseudo_UPD
8094 402653184U, // VLD3d32_UPD
8095 402653184U, // VLD3d8
8096 0U, // VLD3d8Pseudo
8097 0U, // VLD3d8Pseudo_UPD
8098 402653184U, // VLD3d8_UPD
8099 402653184U, // VLD3q16
8100 0U, // VLD3q16Pseudo_UPD
8101 402653184U, // VLD3q16_UPD
8102 0U, // VLD3q16oddPseudo
8103 0U, // VLD3q16oddPseudo_UPD
8104 402653184U, // VLD3q32
8105 0U, // VLD3q32Pseudo_UPD
8106 402653184U, // VLD3q32_UPD
8107 0U, // VLD3q32oddPseudo
8108 0U, // VLD3q32oddPseudo_UPD
8109 402653184U, // VLD3q8
8110 0U, // VLD3q8Pseudo_UPD
8111 402653184U, // VLD3q8_UPD
8112 0U, // VLD3q8oddPseudo
8113 0U, // VLD3q8oddPseudo_UPD
8114 2971688U, // VLD4DUPd16
8115 0U, // VLD4DUPd16Pseudo
8116 0U, // VLD4DUPd16Pseudo_UPD
8117 366632U, // VLD4DUPd16_UPD
8118 2971688U, // VLD4DUPd32
8119 0U, // VLD4DUPd32Pseudo
8120 0U, // VLD4DUPd32Pseudo_UPD
8121 366632U, // VLD4DUPd32_UPD
8122 2971688U, // VLD4DUPd8
8123 0U, // VLD4DUPd8Pseudo
8124 0U, // VLD4DUPd8Pseudo_UPD
8125 366632U, // VLD4DUPd8_UPD
8126 2971688U, // VLD4DUPq16
8127 0U, // VLD4DUPq16EvenPseudo
8128 0U, // VLD4DUPq16OddPseudo
8129 0U, // VLD4DUPq16OddPseudo_UPD
8130 366632U, // VLD4DUPq16_UPD
8131 2971688U, // VLD4DUPq32
8132 0U, // VLD4DUPq32EvenPseudo
8133 0U, // VLD4DUPq32OddPseudo
8134 0U, // VLD4DUPq32OddPseudo_UPD
8135 366632U, // VLD4DUPq32_UPD
8136 2971688U, // VLD4DUPq8
8137 0U, // VLD4DUPq8EvenPseudo
8138 0U, // VLD4DUPq8OddPseudo
8139 0U, // VLD4DUPq8OddPseudo_UPD
8140 366632U, // VLD4DUPq8_UPD
8141 440194982U, // VLD4LNd16
8142 0U, // VLD4LNd16Pseudo
8143 0U, // VLD4LNd16Pseudo_UPD
8144 6310U, // VLD4LNd16_UPD
8145 440194982U, // VLD4LNd32
8146 0U, // VLD4LNd32Pseudo
8147 0U, // VLD4LNd32Pseudo_UPD
8148 6310U, // VLD4LNd32_UPD
8149 440194982U, // VLD4LNd8
8150 0U, // VLD4LNd8Pseudo
8151 0U, // VLD4LNd8Pseudo_UPD
8152 6310U, // VLD4LNd8_UPD
8153 440194982U, // VLD4LNq16
8154 0U, // VLD4LNq16Pseudo
8155 0U, // VLD4LNq16Pseudo_UPD
8156 6310U, // VLD4LNq16_UPD
8157 440194982U, // VLD4LNq32
8158 0U, // VLD4LNq32Pseudo
8159 0U, // VLD4LNq32Pseudo_UPD
8160 6310U, // VLD4LNq32_UPD
8161 33554432U, // VLD4d16
8162 0U, // VLD4d16Pseudo
8163 0U, // VLD4d16Pseudo_UPD
8164 33554432U, // VLD4d16_UPD
8165 33554432U, // VLD4d32
8166 0U, // VLD4d32Pseudo
8167 0U, // VLD4d32Pseudo_UPD
8168 33554432U, // VLD4d32_UPD
8169 33554432U, // VLD4d8
8170 0U, // VLD4d8Pseudo
8171 0U, // VLD4d8Pseudo_UPD
8172 33554432U, // VLD4d8_UPD
8173 33554432U, // VLD4q16
8174 0U, // VLD4q16Pseudo_UPD
8175 33554432U, // VLD4q16_UPD
8176 0U, // VLD4q16oddPseudo
8177 0U, // VLD4q16oddPseudo_UPD
8178 33554432U, // VLD4q32
8179 0U, // VLD4q32Pseudo_UPD
8180 33554432U, // VLD4q32_UPD
8181 0U, // VLD4q32oddPseudo
8182 0U, // VLD4q32oddPseudo_UPD
8183 33554432U, // VLD4q8
8184 0U, // VLD4q8Pseudo_UPD
8185 33554432U, // VLD4q8_UPD
8186 0U, // VLD4q8oddPseudo
8187 0U, // VLD4q8oddPseudo_UPD
8188 532U, // VLDMDDB_UPD
8189 18560U, // VLDMDIA
8190 532U, // VLDMDIA_UPD
8191 0U, // VLDMQIA
8192 532U, // VLDMSDB_UPD
8193 18560U, // VLDMSIA
8194 532U, // VLDMSIA_UPD
8195 6400U, // VLDRD
8196 6528U, // VLDRH
8197 6400U, // VLDRS
8198 0U, // VLDR_FPCXTNS_off
8199 42U, // VLDR_FPCXTNS_post
8200 0U, // VLDR_FPCXTNS_pre
8201 0U, // VLDR_FPCXTS_off
8202 42U, // VLDR_FPCXTS_post
8203 0U, // VLDR_FPCXTS_pre
8204 0U, // VLDR_FPSCR_NZCVQC_off
8205 44U, // VLDR_FPSCR_NZCVQC_post
8206 0U, // VLDR_FPSCR_NZCVQC_pre
8207 0U, // VLDR_FPSCR_off
8208 42U, // VLDR_FPSCR_post
8209 0U, // VLDR_FPSCR_pre
8210 0U, // VLDR_P0_off
8211 44U, // VLDR_P0_post
8212 0U, // VLDR_P0_pre
8213 0U, // VLDR_VPR_off
8214 42U, // VLDR_VPR_post
8215 0U, // VLDR_VPR_pre
8216 18560U, // VLLDM
8217 18560U, // VLLDM_T2
8218 18560U, // VLSTM
8219 18560U, // VLSTM_T2
8220 0U, // VMAXfd
8221 0U, // VMAXfq
8222 0U, // VMAXhd
8223 0U, // VMAXhq
8224 0U, // VMAXsv16i8
8225 0U, // VMAXsv2i32
8226 0U, // VMAXsv4i16
8227 0U, // VMAXsv4i32
8228 0U, // VMAXsv8i16
8229 0U, // VMAXsv8i8
8230 0U, // VMAXuv16i8
8231 0U, // VMAXuv2i32
8232 0U, // VMAXuv4i16
8233 0U, // VMAXuv4i32
8234 0U, // VMAXuv8i16
8235 0U, // VMAXuv8i8
8236 0U, // VMINfd
8237 0U, // VMINfq
8238 0U, // VMINhd
8239 0U, // VMINhq
8240 0U, // VMINsv16i8
8241 0U, // VMINsv2i32
8242 0U, // VMINsv4i16
8243 0U, // VMINsv4i32
8244 0U, // VMINsv8i16
8245 0U, // VMINsv8i8
8246 0U, // VMINuv16i8
8247 0U, // VMINuv2i32
8248 0U, // VMINuv4i16
8249 0U, // VMINuv4i32
8250 0U, // VMINuv8i16
8251 0U, // VMINuv8i8
8252 49944U, // VMLAD
8253 3671552U, // VMLAH
8254 473433600U, // VMLALslsv2i32
8255 473433600U, // VMLALslsv4i16
8256 473433600U, // VMLALsluv2i32
8257 473433600U, // VMLALsluv4i16
8258 3671552U, // VMLALsv2i64
8259 3671552U, // VMLALsv4i32
8260 3671552U, // VMLALsv8i16
8261 3671552U, // VMLALuv2i64
8262 3671552U, // VMLALuv4i32
8263 3671552U, // VMLALuv8i16
8264 3671552U, // VMLAS
8265 3671552U, // VMLAfd
8266 3671552U, // VMLAfq
8267 3671552U, // VMLAhd
8268 3671552U, // VMLAhq
8269 473433600U, // VMLAslfd
8270 473433600U, // VMLAslfq
8271 473433600U, // VMLAslhd
8272 473433600U, // VMLAslhq
8273 473433600U, // VMLAslv2i32
8274 473433600U, // VMLAslv4i16
8275 473433600U, // VMLAslv4i32
8276 473433600U, // VMLAslv8i16
8277 3671552U, // VMLAv16i8
8278 3671552U, // VMLAv2i32
8279 3671552U, // VMLAv4i16
8280 3671552U, // VMLAv4i32
8281 3671552U, // VMLAv8i16
8282 3671552U, // VMLAv8i8
8283 49944U, // VMLSD
8284 3671552U, // VMLSH
8285 473433600U, // VMLSLslsv2i32
8286 473433600U, // VMLSLslsv4i16
8287 473433600U, // VMLSLsluv2i32
8288 473433600U, // VMLSLsluv4i16
8289 3671552U, // VMLSLsv2i64
8290 3671552U, // VMLSLsv4i32
8291 3671552U, // VMLSLsv8i16
8292 3671552U, // VMLSLuv2i64
8293 3671552U, // VMLSLuv4i32
8294 3671552U, // VMLSLuv8i16
8295 3671552U, // VMLSS
8296 3671552U, // VMLSfd
8297 3671552U, // VMLSfq
8298 3671552U, // VMLShd
8299 3671552U, // VMLShq
8300 473433600U, // VMLSslfd
8301 473433600U, // VMLSslfq
8302 473433600U, // VMLSslhd
8303 473433600U, // VMLSslhq
8304 473433600U, // VMLSslv2i32
8305 473433600U, // VMLSslv4i16
8306 473433600U, // VMLSslv4i32
8307 473433600U, // VMLSslv8i16
8308 3671552U, // VMLSv16i8
8309 3671552U, // VMLSv2i32
8310 3671552U, // VMLSv4i16
8311 3671552U, // VMLSv4i32
8312 3671552U, // VMLSv8i16
8313 3671552U, // VMLSv8i8
8314 2U, // VMMLA
8315 528U, // VMOVD
8316 0U, // VMOVDRR
8317 2U, // VMOVH
8318 16384U, // VMOVHR
8319 16384U, // VMOVLsv2i64
8320 16384U, // VMOVLsv4i32
8321 16384U, // VMOVLsv8i16
8322 16384U, // VMOVLuv2i64
8323 16384U, // VMOVLuv4i32
8324 16384U, // VMOVLuv8i16
8325 2U, // VMOVNv2i32
8326 16384U, // VMOVNv4i16
8327 16384U, // VMOVNv8i8
8328 16384U, // VMOVRH
8329 0U, // VMOVRRD
8330 33554432U, // VMOVRRS
8331 16384U, // VMOVRS
8332 16384U, // VMOVS
8333 16384U, // VMOVSR
8334 33554432U, // VMOVSRR
8335 4992U, // VMOVv16i8
8336 0U, // VMOVv1i64
8337 2048U, // VMOVv2f32
8338 4992U, // VMOVv2i32
8339 0U, // VMOVv2i64
8340 2048U, // VMOVv4f32
8341 4992U, // VMOVv4i16
8342 4992U, // VMOVv4i32
8343 4992U, // VMOVv8i16
8344 4992U, // VMOVv8i8
8345 46U, // VMRS
8346 48U, // VMRS_FPCXTNS
8347 50U, // VMRS_FPCXTS
8348 52U, // VMRS_FPEXC
8349 54U, // VMRS_FPINST
8350 56U, // VMRS_FPINST2
8351 58U, // VMRS_FPSCR_NZCVQC
8352 60U, // VMRS_FPSID
8353 62U, // VMRS_MVFR0
8354 64U, // VMRS_MVFR1
8355 66U, // VMRS_MVFR2
8356 68U, // VMRS_P0
8357 70U, // VMRS_VPR
8358 2U, // VMSR
8359 2U, // VMSR_FPCXTNS
8360 2U, // VMSR_FPCXTS
8361 0U, // VMSR_FPEXC
8362 0U, // VMSR_FPINST
8363 0U, // VMSR_FPINST2
8364 2U, // VMSR_FPSCR_NZCVQC
8365 0U, // VMSR_FPSID
8366 2U, // VMSR_P0
8367 2U, // VMSR_VPR
8368 2720528U, // VMULD
8369 0U, // VMULH
8370 17920U, // VMULLp64
8371 0U, // VMULLp8
8372 167772160U, // VMULLslsv2i32
8373 167772160U, // VMULLslsv4i16
8374 167772160U, // VMULLsluv2i32
8375 167772160U, // VMULLsluv4i16
8376 0U, // VMULLsv2i64
8377 0U, // VMULLsv4i32
8378 0U, // VMULLsv8i16
8379 0U, // VMULLuv2i64
8380 0U, // VMULLuv4i32
8381 0U, // VMULLuv8i16
8382 0U, // VMULS
8383 0U, // VMULfd
8384 0U, // VMULfq
8385 0U, // VMULhd
8386 0U, // VMULhq
8387 0U, // VMULpd
8388 0U, // VMULpq
8389 167772160U, // VMULslfd
8390 167772160U, // VMULslfq
8391 167772160U, // VMULslhd
8392 167772160U, // VMULslhq
8393 167772160U, // VMULslv2i32
8394 167772160U, // VMULslv4i16
8395 167772160U, // VMULslv4i32
8396 167772160U, // VMULslv8i16
8397 0U, // VMULv16i8
8398 0U, // VMULv2i32
8399 0U, // VMULv4i16
8400 0U, // VMULv4i32
8401 0U, // VMULv8i16
8402 0U, // VMULv8i8
8403 16384U, // VMVNd
8404 16384U, // VMVNq
8405 4992U, // VMVNv2i32
8406 4992U, // VMVNv4i16
8407 4992U, // VMVNv4i32
8408 4992U, // VMVNv8i16
8409 528U, // VNEGD
8410 16384U, // VNEGH
8411 16384U, // VNEGS
8412 16384U, // VNEGf32q
8413 16384U, // VNEGfd
8414 16384U, // VNEGhd
8415 16384U, // VNEGhq
8416 16384U, // VNEGs16d
8417 16384U, // VNEGs16q
8418 16384U, // VNEGs32d
8419 16384U, // VNEGs32q
8420 16384U, // VNEGs8d
8421 16384U, // VNEGs8q
8422 49944U, // VNMLAD
8423 3671552U, // VNMLAH
8424 3671552U, // VNMLAS
8425 49944U, // VNMLSD
8426 3671552U, // VNMLSH
8427 3671552U, // VNMLSS
8428 2720528U, // VNMULD
8429 0U, // VNMULH
8430 0U, // VNMULS
8431 0U, // VORNd
8432 0U, // VORNq
8433 0U, // VORRd
8434 4992U, // VORRiv2i32
8435 4992U, // VORRiv4i16
8436 4992U, // VORRiv4i32
8437 4992U, // VORRiv8i16
8438 0U, // VORRq
8439 17920U, // VPADALsv16i8
8440 17920U, // VPADALsv2i32
8441 17920U, // VPADALsv4i16
8442 17920U, // VPADALsv4i32
8443 17920U, // VPADALsv8i16
8444 17920U, // VPADALsv8i8
8445 17920U, // VPADALuv16i8
8446 17920U, // VPADALuv2i32
8447 17920U, // VPADALuv4i16
8448 17920U, // VPADALuv4i32
8449 17920U, // VPADALuv8i16
8450 17920U, // VPADALuv8i8
8451 16384U, // VPADDLsv16i8
8452 16384U, // VPADDLsv2i32
8453 16384U, // VPADDLsv4i16
8454 16384U, // VPADDLsv4i32
8455 16384U, // VPADDLsv8i16
8456 16384U, // VPADDLsv8i8
8457 16384U, // VPADDLuv16i8
8458 16384U, // VPADDLuv2i32
8459 16384U, // VPADDLuv4i16
8460 16384U, // VPADDLuv4i32
8461 16384U, // VPADDLuv8i16
8462 16384U, // VPADDLuv8i8
8463 0U, // VPADDf
8464 0U, // VPADDh
8465 0U, // VPADDi16
8466 0U, // VPADDi32
8467 0U, // VPADDi8
8468 0U, // VPMAXf
8469 0U, // VPMAXh
8470 0U, // VPMAXs16
8471 0U, // VPMAXs32
8472 0U, // VPMAXs8
8473 0U, // VPMAXu16
8474 0U, // VPMAXu32
8475 0U, // VPMAXu8
8476 0U, // VPMINf
8477 0U, // VPMINh
8478 0U, // VPMINs16
8479 0U, // VPMINs32
8480 0U, // VPMINs8
8481 0U, // VPMINu16
8482 0U, // VPMINu32
8483 0U, // VPMINu8
8484 16384U, // VQABSv16i8
8485 16384U, // VQABSv2i32
8486 16384U, // VQABSv4i16
8487 16384U, // VQABSv4i32
8488 16384U, // VQABSv8i16
8489 16384U, // VQABSv8i8
8490 0U, // VQADDsv16i8
8491 17920U, // VQADDsv1i64
8492 0U, // VQADDsv2i32
8493 17920U, // VQADDsv2i64
8494 0U, // VQADDsv4i16
8495 0U, // VQADDsv4i32
8496 0U, // VQADDsv8i16
8497 0U, // VQADDsv8i8
8498 0U, // VQADDuv16i8
8499 0U, // VQADDuv1i64
8500 0U, // VQADDuv2i32
8501 0U, // VQADDuv2i64
8502 0U, // VQADDuv4i16
8503 0U, // VQADDuv4i32
8504 0U, // VQADDuv8i16
8505 0U, // VQADDuv8i8
8506 473433600U, // VQDMLALslv2i32
8507 473433600U, // VQDMLALslv4i16
8508 3671552U, // VQDMLALv2i64
8509 3671552U, // VQDMLALv4i32
8510 473433600U, // VQDMLSLslv2i32
8511 473433600U, // VQDMLSLslv4i16
8512 3671552U, // VQDMLSLv2i64
8513 3671552U, // VQDMLSLv4i32
8514 167772160U, // VQDMULHslv2i32
8515 167772160U, // VQDMULHslv4i16
8516 167772160U, // VQDMULHslv4i32
8517 167772160U, // VQDMULHslv8i16
8518 0U, // VQDMULHv2i32
8519 0U, // VQDMULHv4i16
8520 0U, // VQDMULHv4i32
8521 0U, // VQDMULHv8i16
8522 167772160U, // VQDMULLslv2i32
8523 167772160U, // VQDMULLslv4i16
8524 0U, // VQDMULLv2i64
8525 0U, // VQDMULLv4i32
8526 2U, // VQMOVNsuv2i32
8527 16384U, // VQMOVNsuv4i16
8528 16384U, // VQMOVNsuv8i8
8529 2U, // VQMOVNsv2i32
8530 16384U, // VQMOVNsv4i16
8531 16384U, // VQMOVNsv8i8
8532 16384U, // VQMOVNuv2i32
8533 16384U, // VQMOVNuv4i16
8534 16384U, // VQMOVNuv8i8
8535 16384U, // VQNEGv16i8
8536 16384U, // VQNEGv2i32
8537 16384U, // VQNEGv4i16
8538 16384U, // VQNEGv4i32
8539 16384U, // VQNEGv8i16
8540 16384U, // VQNEGv8i8
8541 473433600U, // VQRDMLAHslv2i32
8542 473433600U, // VQRDMLAHslv4i16
8543 473433600U, // VQRDMLAHslv4i32
8544 473433600U, // VQRDMLAHslv8i16
8545 3671552U, // VQRDMLAHv2i32
8546 3671552U, // VQRDMLAHv4i16
8547 3671552U, // VQRDMLAHv4i32
8548 3671552U, // VQRDMLAHv8i16
8549 473433600U, // VQRDMLSHslv2i32
8550 473433600U, // VQRDMLSHslv4i16
8551 473433600U, // VQRDMLSHslv4i32
8552 473433600U, // VQRDMLSHslv8i16
8553 3671552U, // VQRDMLSHv2i32
8554 3671552U, // VQRDMLSHv4i16
8555 3671552U, // VQRDMLSHv4i32
8556 3671552U, // VQRDMLSHv8i16
8557 167772160U, // VQRDMULHslv2i32
8558 167772160U, // VQRDMULHslv4i16
8559 167772160U, // VQRDMULHslv4i32
8560 167772160U, // VQRDMULHslv8i16
8561 0U, // VQRDMULHv2i32
8562 0U, // VQRDMULHv4i16
8563 0U, // VQRDMULHv4i32
8564 0U, // VQRDMULHv8i16
8565 0U, // VQRSHLsv16i8
8566 17920U, // VQRSHLsv1i64
8567 0U, // VQRSHLsv2i32
8568 17920U, // VQRSHLsv2i64
8569 0U, // VQRSHLsv4i16
8570 0U, // VQRSHLsv4i32
8571 0U, // VQRSHLsv8i16
8572 0U, // VQRSHLsv8i8
8573 0U, // VQRSHLuv16i8
8574 0U, // VQRSHLuv1i64
8575 0U, // VQRSHLuv2i32
8576 0U, // VQRSHLuv2i64
8577 0U, // VQRSHLuv4i16
8578 0U, // VQRSHLuv4i32
8579 0U, // VQRSHLuv8i16
8580 0U, // VQRSHLuv8i8
8581 17920U, // VQRSHRNsv2i32
8582 0U, // VQRSHRNsv4i16
8583 0U, // VQRSHRNsv8i8
8584 0U, // VQRSHRNuv2i32
8585 0U, // VQRSHRNuv4i16
8586 0U, // VQRSHRNuv8i8
8587 17920U, // VQRSHRUNv2i32
8588 0U, // VQRSHRUNv4i16
8589 0U, // VQRSHRUNv8i8
8590 0U, // VQSHLsiv16i8
8591 17920U, // VQSHLsiv1i64
8592 0U, // VQSHLsiv2i32
8593 17920U, // VQSHLsiv2i64
8594 0U, // VQSHLsiv4i16
8595 0U, // VQSHLsiv4i32
8596 0U, // VQSHLsiv8i16
8597 0U, // VQSHLsiv8i8
8598 0U, // VQSHLsuv16i8
8599 17920U, // VQSHLsuv1i64
8600 0U, // VQSHLsuv2i32
8601 17920U, // VQSHLsuv2i64
8602 0U, // VQSHLsuv4i16
8603 0U, // VQSHLsuv4i32
8604 0U, // VQSHLsuv8i16
8605 0U, // VQSHLsuv8i8
8606 0U, // VQSHLsv16i8
8607 17920U, // VQSHLsv1i64
8608 0U, // VQSHLsv2i32
8609 17920U, // VQSHLsv2i64
8610 0U, // VQSHLsv4i16
8611 0U, // VQSHLsv4i32
8612 0U, // VQSHLsv8i16
8613 0U, // VQSHLsv8i8
8614 0U, // VQSHLuiv16i8
8615 0U, // VQSHLuiv1i64
8616 0U, // VQSHLuiv2i32
8617 0U, // VQSHLuiv2i64
8618 0U, // VQSHLuiv4i16
8619 0U, // VQSHLuiv4i32
8620 0U, // VQSHLuiv8i16
8621 0U, // VQSHLuiv8i8
8622 0U, // VQSHLuv16i8
8623 0U, // VQSHLuv1i64
8624 0U, // VQSHLuv2i32
8625 0U, // VQSHLuv2i64
8626 0U, // VQSHLuv4i16
8627 0U, // VQSHLuv4i32
8628 0U, // VQSHLuv8i16
8629 0U, // VQSHLuv8i8
8630 17920U, // VQSHRNsv2i32
8631 0U, // VQSHRNsv4i16
8632 0U, // VQSHRNsv8i8
8633 0U, // VQSHRNuv2i32
8634 0U, // VQSHRNuv4i16
8635 0U, // VQSHRNuv8i8
8636 17920U, // VQSHRUNv2i32
8637 0U, // VQSHRUNv4i16
8638 0U, // VQSHRUNv8i8
8639 0U, // VQSUBsv16i8
8640 17920U, // VQSUBsv1i64
8641 0U, // VQSUBsv2i32
8642 17920U, // VQSUBsv2i64
8643 0U, // VQSUBsv4i16
8644 0U, // VQSUBsv4i32
8645 0U, // VQSUBsv8i16
8646 0U, // VQSUBsv8i8
8647 0U, // VQSUBuv16i8
8648 0U, // VQSUBuv1i64
8649 0U, // VQSUBuv2i32
8650 0U, // VQSUBuv2i64
8651 0U, // VQSUBuv4i16
8652 0U, // VQSUBuv4i32
8653 0U, // VQSUBuv8i16
8654 0U, // VQSUBuv8i8
8655 17920U, // VRADDHNv2i32
8656 0U, // VRADDHNv4i16
8657 0U, // VRADDHNv8i8
8658 16384U, // VRECPEd
8659 16384U, // VRECPEfd
8660 16384U, // VRECPEfq
8661 16384U, // VRECPEhd
8662 16384U, // VRECPEhq
8663 16384U, // VRECPEq
8664 0U, // VRECPSfd
8665 0U, // VRECPSfq
8666 0U, // VRECPShd
8667 0U, // VRECPShq
8668 16384U, // VREV16d8
8669 16384U, // VREV16q8
8670 16384U, // VREV32d16
8671 16384U, // VREV32d8
8672 16384U, // VREV32q16
8673 16384U, // VREV32q8
8674 16384U, // VREV64d16
8675 16384U, // VREV64d32
8676 16384U, // VREV64d8
8677 16384U, // VREV64q16
8678 16384U, // VREV64q32
8679 16384U, // VREV64q8
8680 0U, // VRHADDsv16i8
8681 0U, // VRHADDsv2i32
8682 0U, // VRHADDsv4i16
8683 0U, // VRHADDsv4i32
8684 0U, // VRHADDsv8i16
8685 0U, // VRHADDsv8i8
8686 0U, // VRHADDuv16i8
8687 0U, // VRHADDuv2i32
8688 0U, // VRHADDuv4i16
8689 0U, // VRHADDuv4i32
8690 0U, // VRHADDuv8i16
8691 0U, // VRHADDuv8i8
8692 2U, // VRINTAD
8693 2U, // VRINTAH
8694 2U, // VRINTANDf
8695 2U, // VRINTANDh
8696 2U, // VRINTANQf
8697 2U, // VRINTANQh
8698 2U, // VRINTAS
8699 2U, // VRINTMD
8700 2U, // VRINTMH
8701 2U, // VRINTMNDf
8702 2U, // VRINTMNDh
8703 2U, // VRINTMNQf
8704 2U, // VRINTMNQh
8705 2U, // VRINTMS
8706 2U, // VRINTND
8707 2U, // VRINTNH
8708 2U, // VRINTNNDf
8709 2U, // VRINTNNDh
8710 2U, // VRINTNNQf
8711 2U, // VRINTNNQh
8712 2U, // VRINTNS
8713 2U, // VRINTPD
8714 2U, // VRINTPH
8715 2U, // VRINTPNDf
8716 2U, // VRINTPNDh
8717 2U, // VRINTPNQf
8718 2U, // VRINTPNQh
8719 2U, // VRINTPS
8720 528U, // VRINTRD
8721 16384U, // VRINTRH
8722 16384U, // VRINTRS
8723 528U, // VRINTXD
8724 16384U, // VRINTXH
8725 2U, // VRINTXNDf
8726 2U, // VRINTXNDh
8727 2U, // VRINTXNQf
8728 2U, // VRINTXNQh
8729 16384U, // VRINTXS
8730 528U, // VRINTZD
8731 16384U, // VRINTZH
8732 2U, // VRINTZNDf
8733 2U, // VRINTZNDh
8734 2U, // VRINTZNQf
8735 2U, // VRINTZNQh
8736 16384U, // VRINTZS
8737 0U, // VRSHLsv16i8
8738 17920U, // VRSHLsv1i64
8739 0U, // VRSHLsv2i32
8740 17920U, // VRSHLsv2i64
8741 0U, // VRSHLsv4i16
8742 0U, // VRSHLsv4i32
8743 0U, // VRSHLsv8i16
8744 0U, // VRSHLsv8i8
8745 0U, // VRSHLuv16i8
8746 0U, // VRSHLuv1i64
8747 0U, // VRSHLuv2i32
8748 0U, // VRSHLuv2i64
8749 0U, // VRSHLuv4i16
8750 0U, // VRSHLuv4i32
8751 0U, // VRSHLuv8i16
8752 0U, // VRSHLuv8i8
8753 17920U, // VRSHRNv2i32
8754 0U, // VRSHRNv4i16
8755 0U, // VRSHRNv8i8
8756 0U, // VRSHRsv16i8
8757 17920U, // VRSHRsv1i64
8758 0U, // VRSHRsv2i32
8759 17920U, // VRSHRsv2i64
8760 0U, // VRSHRsv4i16
8761 0U, // VRSHRsv4i32
8762 0U, // VRSHRsv8i16
8763 0U, // VRSHRsv8i8
8764 0U, // VRSHRuv16i8
8765 0U, // VRSHRuv1i64
8766 0U, // VRSHRuv2i32
8767 0U, // VRSHRuv2i64
8768 0U, // VRSHRuv4i16
8769 0U, // VRSHRuv4i32
8770 0U, // VRSHRuv8i16
8771 0U, // VRSHRuv8i8
8772 16384U, // VRSQRTEd
8773 16384U, // VRSQRTEfd
8774 16384U, // VRSQRTEfq
8775 16384U, // VRSQRTEhd
8776 16384U, // VRSQRTEhq
8777 16384U, // VRSQRTEq
8778 0U, // VRSQRTSfd
8779 0U, // VRSQRTSfq
8780 0U, // VRSQRTShd
8781 0U, // VRSQRTShq
8782 3671552U, // VRSRAsv16i8
8783 16768U, // VRSRAsv1i64
8784 3671552U, // VRSRAsv2i32
8785 16768U, // VRSRAsv2i64
8786 3671552U, // VRSRAsv4i16
8787 3671552U, // VRSRAsv4i32
8788 3671552U, // VRSRAsv8i16
8789 3671552U, // VRSRAsv8i8
8790 3671552U, // VRSRAuv16i8
8791 3671552U, // VRSRAuv1i64
8792 3671552U, // VRSRAuv2i32
8793 3671552U, // VRSRAuv2i64
8794 3671552U, // VRSRAuv4i16
8795 3671552U, // VRSRAuv4i32
8796 3671552U, // VRSRAuv8i16
8797 3671552U, // VRSRAuv8i8
8798 17920U, // VRSUBHNv2i32
8799 0U, // VRSUBHNv4i16
8800 0U, // VRSUBHNv8i8
8801 0U, // VSCCLRMD
8802 0U, // VSCCLRMS
8803 2U, // VSDOTD
8804 520U, // VSDOTDI
8805 2U, // VSDOTQ
8806 520U, // VSDOTQI
8807 17920U, // VSELEQD
8808 17920U, // VSELEQH
8809 17920U, // VSELEQS
8810 17920U, // VSELGED
8811 17920U, // VSELGEH
8812 17920U, // VSELGES
8813 17920U, // VSELGTD
8814 17920U, // VSELGTH
8815 17920U, // VSELGTS
8816 17920U, // VSELVSD
8817 17920U, // VSELVSH
8818 17920U, // VSELVSS
8819 32U, // VSETLNi16
8820 32U, // VSETLNi32
8821 32U, // VSETLNi8
8822 0U, // VSHLLi16
8823 0U, // VSHLLi32
8824 0U, // VSHLLi8
8825 0U, // VSHLLsv2i64
8826 0U, // VSHLLsv4i32
8827 0U, // VSHLLsv8i16
8828 0U, // VSHLLuv2i64
8829 0U, // VSHLLuv4i32
8830 0U, // VSHLLuv8i16
8831 0U, // VSHLiv16i8
8832 17920U, // VSHLiv1i64
8833 0U, // VSHLiv2i32
8834 17920U, // VSHLiv2i64
8835 0U, // VSHLiv4i16
8836 0U, // VSHLiv4i32
8837 0U, // VSHLiv8i16
8838 0U, // VSHLiv8i8
8839 0U, // VSHLsv16i8
8840 17920U, // VSHLsv1i64
8841 0U, // VSHLsv2i32
8842 17920U, // VSHLsv2i64
8843 0U, // VSHLsv4i16
8844 0U, // VSHLsv4i32
8845 0U, // VSHLsv8i16
8846 0U, // VSHLsv8i8
8847 0U, // VSHLuv16i8
8848 0U, // VSHLuv1i64
8849 0U, // VSHLuv2i32
8850 0U, // VSHLuv2i64
8851 0U, // VSHLuv4i16
8852 0U, // VSHLuv4i32
8853 0U, // VSHLuv8i16
8854 0U, // VSHLuv8i8
8855 17920U, // VSHRNv2i32
8856 0U, // VSHRNv4i16
8857 0U, // VSHRNv8i8
8858 0U, // VSHRsv16i8
8859 17920U, // VSHRsv1i64
8860 0U, // VSHRsv2i32
8861 17920U, // VSHRsv2i64
8862 0U, // VSHRsv4i16
8863 0U, // VSHRsv4i32
8864 0U, // VSHRsv8i16
8865 0U, // VSHRsv8i8
8866 0U, // VSHRuv16i8
8867 0U, // VSHRuv1i64
8868 0U, // VSHRuv2i32
8869 0U, // VSHRuv2i64
8870 0U, // VSHRuv4i16
8871 0U, // VSHRuv4i32
8872 0U, // VSHRuv8i16
8873 0U, // VSHRuv8i8
8874 0U, // VSHTOD
8875 72U, // VSHTOH
8876 0U, // VSHTOS
8877 0U, // VSITOD
8878 0U, // VSITOH
8879 0U, // VSITOS
8880 3671552U, // VSLIv16i8
8881 3671552U, // VSLIv1i64
8882 3671552U, // VSLIv2i32
8883 3671552U, // VSLIv2i64
8884 3671552U, // VSLIv4i16
8885 3671552U, // VSLIv4i32
8886 3671552U, // VSLIv8i16
8887 3671552U, // VSLIv8i8
8888 74U, // VSLTOD
8889 74U, // VSLTOH
8890 74U, // VSLTOS
8891 2U, // VSMMLA
8892 528U, // VSQRTD
8893 16384U, // VSQRTH
8894 16384U, // VSQRTS
8895 3671552U, // VSRAsv16i8
8896 16768U, // VSRAsv1i64
8897 3671552U, // VSRAsv2i32
8898 16768U, // VSRAsv2i64
8899 3671552U, // VSRAsv4i16
8900 3671552U, // VSRAsv4i32
8901 3671552U, // VSRAsv8i16
8902 3671552U, // VSRAsv8i8
8903 3671552U, // VSRAuv16i8
8904 3671552U, // VSRAuv1i64
8905 3671552U, // VSRAuv2i32
8906 3671552U, // VSRAuv2i64
8907 3671552U, // VSRAuv4i16
8908 3671552U, // VSRAuv4i32
8909 3671552U, // VSRAuv8i16
8910 3671552U, // VSRAuv8i8
8911 3671552U, // VSRIv16i8
8912 3671552U, // VSRIv1i64
8913 3671552U, // VSRIv2i32
8914 3671552U, // VSRIv2i64
8915 3671552U, // VSRIv4i16
8916 3671552U, // VSRIv4i32
8917 3671552U, // VSRIv8i16
8918 3671552U, // VSRIv8i8
8919 6694U, // VST1LNd16
8920 516201126U, // VST1LNd16_UPD
8921 6694U, // VST1LNd32
8922 516201126U, // VST1LNd32_UPD
8923 6694U, // VST1LNd8
8924 516201126U, // VST1LNd8_UPD
8925 0U, // VST1LNq16Pseudo
8926 0U, // VST1LNq16Pseudo_UPD
8927 0U, // VST1LNq32Pseudo
8928 0U, // VST1LNq32Pseudo_UPD
8929 0U, // VST1LNq8Pseudo
8930 0U, // VST1LNq8Pseudo_UPD
8931 0U, // VST1d16
8932 0U, // VST1d16Q
8933 0U, // VST1d16QPseudo
8934 0U, // VST1d16QPseudoWB_fixed
8935 0U, // VST1d16QPseudoWB_register
8936 0U, // VST1d16Qwb_fixed
8937 0U, // VST1d16Qwb_register
8938 0U, // VST1d16T
8939 0U, // VST1d16TPseudo
8940 0U, // VST1d16TPseudoWB_fixed
8941 0U, // VST1d16TPseudoWB_register
8942 0U, // VST1d16Twb_fixed
8943 0U, // VST1d16Twb_register
8944 0U, // VST1d16wb_fixed
8945 0U, // VST1d16wb_register
8946 0U, // VST1d32
8947 0U, // VST1d32Q
8948 0U, // VST1d32QPseudo
8949 0U, // VST1d32QPseudoWB_fixed
8950 0U, // VST1d32QPseudoWB_register
8951 0U, // VST1d32Qwb_fixed
8952 0U, // VST1d32Qwb_register
8953 0U, // VST1d32T
8954 0U, // VST1d32TPseudo
8955 0U, // VST1d32TPseudoWB_fixed
8956 0U, // VST1d32TPseudoWB_register
8957 0U, // VST1d32Twb_fixed
8958 0U, // VST1d32Twb_register
8959 0U, // VST1d32wb_fixed
8960 0U, // VST1d32wb_register
8961 0U, // VST1d64
8962 0U, // VST1d64Q
8963 0U, // VST1d64QPseudo
8964 0U, // VST1d64QPseudoWB_fixed
8965 0U, // VST1d64QPseudoWB_register
8966 0U, // VST1d64Qwb_fixed
8967 0U, // VST1d64Qwb_register
8968 0U, // VST1d64T
8969 0U, // VST1d64TPseudo
8970 0U, // VST1d64TPseudoWB_fixed
8971 0U, // VST1d64TPseudoWB_register
8972 0U, // VST1d64Twb_fixed
8973 0U, // VST1d64Twb_register
8974 0U, // VST1d64wb_fixed
8975 0U, // VST1d64wb_register
8976 0U, // VST1d8
8977 0U, // VST1d8Q
8978 0U, // VST1d8QPseudo
8979 0U, // VST1d8QPseudoWB_fixed
8980 0U, // VST1d8QPseudoWB_register
8981 0U, // VST1d8Qwb_fixed
8982 0U, // VST1d8Qwb_register
8983 0U, // VST1d8T
8984 0U, // VST1d8TPseudo
8985 0U, // VST1d8TPseudoWB_fixed
8986 0U, // VST1d8TPseudoWB_register
8987 0U, // VST1d8Twb_fixed
8988 0U, // VST1d8Twb_register
8989 0U, // VST1d8wb_fixed
8990 0U, // VST1d8wb_register
8991 0U, // VST1q16
8992 0U, // VST1q16HighQPseudo
8993 0U, // VST1q16HighQPseudo_UPD
8994 0U, // VST1q16HighTPseudo
8995 0U, // VST1q16HighTPseudo_UPD
8996 0U, // VST1q16LowQPseudo_UPD
8997 0U, // VST1q16LowTPseudo_UPD
8998 0U, // VST1q16wb_fixed
8999 0U, // VST1q16wb_register
9000 0U, // VST1q32
9001 0U, // VST1q32HighQPseudo
9002 0U, // VST1q32HighQPseudo_UPD
9003 0U, // VST1q32HighTPseudo
9004 0U, // VST1q32HighTPseudo_UPD
9005 0U, // VST1q32LowQPseudo_UPD
9006 0U, // VST1q32LowTPseudo_UPD
9007 0U, // VST1q32wb_fixed
9008 0U, // VST1q32wb_register
9009 0U, // VST1q64
9010 0U, // VST1q64HighQPseudo
9011 0U, // VST1q64HighQPseudo_UPD
9012 0U, // VST1q64HighTPseudo
9013 0U, // VST1q64HighTPseudo_UPD
9014 0U, // VST1q64LowQPseudo_UPD
9015 0U, // VST1q64LowTPseudo_UPD
9016 0U, // VST1q64wb_fixed
9017 0U, // VST1q64wb_register
9018 0U, // VST1q8
9019 0U, // VST1q8HighQPseudo
9020 0U, // VST1q8HighQPseudo_UPD
9021 0U, // VST1q8HighTPseudo
9022 0U, // VST1q8HighTPseudo_UPD
9023 0U, // VST1q8LowQPseudo_UPD
9024 0U, // VST1q8LowTPseudo_UPD
9025 0U, // VST1q8wb_fixed
9026 0U, // VST1q8wb_register
9027 440194470U, // VST2LNd16
9028 0U, // VST2LNd16Pseudo
9029 0U, // VST2LNd16Pseudo_UPD
9030 440718886U, // VST2LNd16_UPD
9031 440194470U, // VST2LNd32
9032 0U, // VST2LNd32Pseudo
9033 0U, // VST2LNd32Pseudo_UPD
9034 440718886U, // VST2LNd32_UPD
9035 440194470U, // VST2LNd8
9036 0U, // VST2LNd8Pseudo
9037 0U, // VST2LNd8Pseudo_UPD
9038 440718886U, // VST2LNd8_UPD
9039 440194470U, // VST2LNq16
9040 0U, // VST2LNq16Pseudo
9041 0U, // VST2LNq16Pseudo_UPD
9042 440718886U, // VST2LNq16_UPD
9043 440194470U, // VST2LNq32
9044 0U, // VST2LNq32Pseudo
9045 0U, // VST2LNq32Pseudo_UPD
9046 440718886U, // VST2LNq32_UPD
9047 0U, // VST2b16
9048 0U, // VST2b16wb_fixed
9049 0U, // VST2b16wb_register
9050 0U, // VST2b32
9051 0U, // VST2b32wb_fixed
9052 0U, // VST2b32wb_register
9053 0U, // VST2b8
9054 0U, // VST2b8wb_fixed
9055 0U, // VST2b8wb_register
9056 0U, // VST2d16
9057 0U, // VST2d16wb_fixed
9058 0U, // VST2d16wb_register
9059 0U, // VST2d32
9060 0U, // VST2d32wb_fixed
9061 0U, // VST2d32wb_register
9062 0U, // VST2d8
9063 0U, // VST2d8wb_fixed
9064 0U, // VST2d8wb_register
9065 0U, // VST2q16
9066 0U, // VST2q16Pseudo
9067 0U, // VST2q16PseudoWB_fixed
9068 0U, // VST2q16PseudoWB_register
9069 0U, // VST2q16wb_fixed
9070 0U, // VST2q16wb_register
9071 0U, // VST2q32
9072 0U, // VST2q32Pseudo
9073 0U, // VST2q32PseudoWB_fixed
9074 0U, // VST2q32PseudoWB_register
9075 0U, // VST2q32wb_fixed
9076 0U, // VST2q32wb_register
9077 0U, // VST2q8
9078 0U, // VST2q8Pseudo
9079 0U, // VST2q8PseudoWB_fixed
9080 0U, // VST2q8PseudoWB_register
9081 0U, // VST2q8wb_fixed
9082 0U, // VST2q8wb_register
9083 440195750U, // VST3LNd16
9084 0U, // VST3LNd16Pseudo
9085 0U, // VST3LNd16Pseudo_UPD
9086 6950U, // VST3LNd16_UPD
9087 440195750U, // VST3LNd32
9088 0U, // VST3LNd32Pseudo
9089 0U, // VST3LNd32Pseudo_UPD
9090 6950U, // VST3LNd32_UPD
9091 440195750U, // VST3LNd8
9092 0U, // VST3LNd8Pseudo
9093 0U, // VST3LNd8Pseudo_UPD
9094 6950U, // VST3LNd8_UPD
9095 440195750U, // VST3LNq16
9096 0U, // VST3LNq16Pseudo
9097 0U, // VST3LNq16Pseudo_UPD
9098 6950U, // VST3LNq16_UPD
9099 440195750U, // VST3LNq32
9100 0U, // VST3LNq32Pseudo
9101 0U, // VST3LNq32Pseudo_UPD
9102 6950U, // VST3LNq32_UPD
9103 403177856U, // VST3d16
9104 0U, // VST3d16Pseudo
9105 0U, // VST3d16Pseudo_UPD
9106 383872U, // VST3d16_UPD
9107 403177856U, // VST3d32
9108 0U, // VST3d32Pseudo
9109 0U, // VST3d32Pseudo_UPD
9110 383872U, // VST3d32_UPD
9111 403177856U, // VST3d8
9112 0U, // VST3d8Pseudo
9113 0U, // VST3d8Pseudo_UPD
9114 383872U, // VST3d8_UPD
9115 403177856U, // VST3q16
9116 0U, // VST3q16Pseudo_UPD
9117 383872U, // VST3q16_UPD
9118 0U, // VST3q16oddPseudo
9119 0U, // VST3q16oddPseudo_UPD
9120 403177856U, // VST3q32
9121 0U, // VST3q32Pseudo_UPD
9122 383872U, // VST3q32_UPD
9123 0U, // VST3q32oddPseudo
9124 0U, // VST3q32oddPseudo_UPD
9125 403177856U, // VST3q8
9126 0U, // VST3q8Pseudo_UPD
9127 383872U, // VST3q8_UPD
9128 0U, // VST3q8oddPseudo
9129 0U, // VST3q8oddPseudo_UPD
9130 440194598U, // VST4LNd16
9131 0U, // VST4LNd16Pseudo
9132 0U, // VST4LNd16Pseudo_UPD
9133 399014U, // VST4LNd16_UPD
9134 440194598U, // VST4LNd32
9135 0U, // VST4LNd32Pseudo
9136 0U, // VST4LNd32Pseudo_UPD
9137 399014U, // VST4LNd32_UPD
9138 440194598U, // VST4LNd8
9139 0U, // VST4LNd8Pseudo
9140 0U, // VST4LNd8Pseudo_UPD
9141 399014U, // VST4LNd8_UPD
9142 440194598U, // VST4LNq16
9143 0U, // VST4LNq16Pseudo
9144 0U, // VST4LNq16Pseudo_UPD
9145 399014U, // VST4LNq16_UPD
9146 440194598U, // VST4LNq32
9147 0U, // VST4LNq32Pseudo
9148 0U, // VST4LNq32Pseudo_UPD
9149 399014U, // VST4LNq32_UPD
9150 34079104U, // VST4d16
9151 0U, // VST4d16Pseudo
9152 0U, // VST4d16Pseudo_UPD
9153 15735680U, // VST4d16_UPD
9154 34079104U, // VST4d32
9155 0U, // VST4d32Pseudo
9156 0U, // VST4d32Pseudo_UPD
9157 15735680U, // VST4d32_UPD
9158 34079104U, // VST4d8
9159 0U, // VST4d8Pseudo
9160 0U, // VST4d8Pseudo_UPD
9161 15735680U, // VST4d8_UPD
9162 34079104U, // VST4q16
9163 0U, // VST4q16Pseudo_UPD
9164 15735680U, // VST4q16_UPD
9165 0U, // VST4q16oddPseudo
9166 0U, // VST4q16oddPseudo_UPD
9167 34079104U, // VST4q32
9168 0U, // VST4q32Pseudo_UPD
9169 15735680U, // VST4q32_UPD
9170 0U, // VST4q32oddPseudo
9171 0U, // VST4q32oddPseudo_UPD
9172 34079104U, // VST4q8
9173 0U, // VST4q8Pseudo_UPD
9174 15735680U, // VST4q8_UPD
9175 0U, // VST4q8oddPseudo
9176 0U, // VST4q8oddPseudo_UPD
9177 532U, // VSTMDDB_UPD
9178 18560U, // VSTMDIA
9179 532U, // VSTMDIA_UPD
9180 0U, // VSTMQIA
9181 532U, // VSTMSDB_UPD
9182 18560U, // VSTMSIA
9183 532U, // VSTMSIA_UPD
9184 6400U, // VSTRD
9185 6528U, // VSTRH
9186 6400U, // VSTRS
9187 0U, // VSTR_FPCXTNS_off
9188 42U, // VSTR_FPCXTNS_post
9189 0U, // VSTR_FPCXTNS_pre
9190 0U, // VSTR_FPCXTS_off
9191 42U, // VSTR_FPCXTS_post
9192 0U, // VSTR_FPCXTS_pre
9193 0U, // VSTR_FPSCR_NZCVQC_off
9194 44U, // VSTR_FPSCR_NZCVQC_post
9195 0U, // VSTR_FPSCR_NZCVQC_pre
9196 0U, // VSTR_FPSCR_off
9197 42U, // VSTR_FPSCR_post
9198 0U, // VSTR_FPSCR_pre
9199 0U, // VSTR_P0_off
9200 44U, // VSTR_P0_post
9201 0U, // VSTR_P0_pre
9202 0U, // VSTR_VPR_off
9203 42U, // VSTR_VPR_post
9204 0U, // VSTR_VPR_pre
9205 2720528U, // VSUBD
9206 0U, // VSUBH
9207 17920U, // VSUBHNv2i32
9208 0U, // VSUBHNv4i16
9209 0U, // VSUBHNv8i8
9210 0U, // VSUBLsv2i64
9211 0U, // VSUBLsv4i32
9212 0U, // VSUBLsv8i16
9213 0U, // VSUBLuv2i64
9214 0U, // VSUBLuv4i32
9215 0U, // VSUBLuv8i16
9216 0U, // VSUBS
9217 0U, // VSUBWsv2i64
9218 0U, // VSUBWsv4i32
9219 0U, // VSUBWsv8i16
9220 0U, // VSUBWuv2i64
9221 0U, // VSUBWuv4i32
9222 0U, // VSUBWuv8i16
9223 0U, // VSUBfd
9224 0U, // VSUBfq
9225 0U, // VSUBhd
9226 0U, // VSUBhq
9227 0U, // VSUBv16i8
9228 17920U, // VSUBv1i64
9229 0U, // VSUBv2i32
9230 17920U, // VSUBv2i64
9231 0U, // VSUBv4i16
9232 0U, // VSUBv4i32
9233 0U, // VSUBv8i16
9234 0U, // VSUBv8i8
9235 520U, // VSUDOTDI
9236 520U, // VSUDOTQI
9237 16384U, // VSWPd
9238 16384U, // VSWPq
9239 7168U, // VTBL1
9240 7296U, // VTBL2
9241 7424U, // VTBL3
9242 0U, // VTBL3Pseudo
9243 7552U, // VTBL4
9244 0U, // VTBL4Pseudo
9245 7680U, // VTBX1
9246 7808U, // VTBX2
9247 7936U, // VTBX3
9248 0U, // VTBX3Pseudo
9249 8064U, // VTBX4
9250 0U, // VTBX4Pseudo
9251 0U, // VTOSHD
9252 72U, // VTOSHH
9253 0U, // VTOSHS
9254 0U, // VTOSIRD
9255 0U, // VTOSIRH
9256 0U, // VTOSIRS
9257 0U, // VTOSIZD
9258 0U, // VTOSIZH
9259 0U, // VTOSIZS
9260 74U, // VTOSLD
9261 74U, // VTOSLH
9262 74U, // VTOSLS
9263 0U, // VTOUHD
9264 72U, // VTOUHH
9265 0U, // VTOUHS
9266 0U, // VTOUIRD
9267 0U, // VTOUIRH
9268 0U, // VTOUIRS
9269 0U, // VTOUIZD
9270 0U, // VTOUIZH
9271 0U, // VTOUIZS
9272 74U, // VTOULD
9273 74U, // VTOULH
9274 74U, // VTOULS
9275 16384U, // VTRNd16
9276 16384U, // VTRNd32
9277 16384U, // VTRNd8
9278 16384U, // VTRNq16
9279 16384U, // VTRNq32
9280 16384U, // VTRNq8
9281 0U, // VTSTv16i8
9282 0U, // VTSTv2i32
9283 0U, // VTSTv4i16
9284 0U, // VTSTv4i32
9285 0U, // VTSTv8i16
9286 0U, // VTSTv8i8
9287 2U, // VUDOTD
9288 520U, // VUDOTDI
9289 2U, // VUDOTQ
9290 520U, // VUDOTQI
9291 0U, // VUHTOD
9292 72U, // VUHTOH
9293 0U, // VUHTOS
9294 0U, // VUITOD
9295 0U, // VUITOH
9296 0U, // VUITOS
9297 74U, // VULTOD
9298 74U, // VULTOH
9299 74U, // VULTOS
9300 2U, // VUMMLA
9301 2U, // VUSDOTD
9302 520U, // VUSDOTDI
9303 2U, // VUSDOTQ
9304 520U, // VUSDOTQI
9305 2U, // VUSMMLA
9306 16384U, // VUZPd16
9307 16384U, // VUZPd8
9308 16384U, // VUZPq16
9309 16384U, // VUZPq32
9310 16384U, // VUZPq8
9311 16384U, // VZIPd16
9312 16384U, // VZIPd8
9313 16384U, // VZIPq16
9314 16384U, // VZIPq32
9315 16384U, // VZIPq8
9316 411776U, // sysLDMDA
9317 8212U, // sysLDMDA_UPD
9318 411776U, // sysLDMDB
9319 8212U, // sysLDMDB_UPD
9320 411776U, // sysLDMIA
9321 8212U, // sysLDMIA_UPD
9322 411776U, // sysLDMIB
9323 8212U, // sysLDMIB_UPD
9324 411776U, // sysSTMDA
9325 8212U, // sysSTMDA_UPD
9326 411776U, // sysSTMDB
9327 8212U, // sysSTMDB_UPD
9328 411776U, // sysSTMIA
9329 8212U, // sysSTMIA_UPD
9330 411776U, // sysSTMIB
9331 8212U, // sysSTMIB_UPD
9332 0U, // t2ADCri
9333 0U, // t2ADCrr
9334 16252928U, // t2ADCrs
9335 0U, // t2ADDri
9336 0U, // t2ADDri12
9337 0U, // t2ADDrr
9338 16252928U, // t2ADDrs
9339 0U, // t2ADDspImm
9340 0U, // t2ADDspImm12
9341 1280U, // t2ADR
9342 0U, // t2ANDri
9343 0U, // t2ANDrr
9344 16252928U, // t2ANDrs
9345 16777216U, // t2ASRri
9346 0U, // t2ASRrr
9347 425984U, // t2ASRs1
9348 0U, // t2AUT
9349 524672U, // t2AUTG
9350 2U, // t2B
9351 1408U, // t2BFC
9352 2098688U, // t2BFI
9353 8320U, // t2BFLi
9354 16384U, // t2BFLr
9355 8320U, // t2BFi
9356 17306624U, // t2BFic
9357 16384U, // t2BFr
9358 0U, // t2BICri
9359 0U, // t2BICrr
9360 16252928U, // t2BICrs
9361 0U, // t2BTI
9362 524672U, // t2BXAUT
9363 2U, // t2BXJ
9364 2U, // t2Bcc
9365 82704U, // t2CDP
9366 82704U, // t2CDP2
9367 0U, // t2CLREX
9368 0U, // t2CLRM
9369 16384U, // t2CLZ
9370 16384U, // t2CMNri
9371 16384U, // t2CMNrr
9372 1024U, // t2CMNrs
9373 16384U, // t2CMPri
9374 16384U, // t2CMPrr
9375 1024U, // t2CMPrs
9376 0U, // t2CPS1p
9377 2U, // t2CPS2p
9378 17920U, // t2CPS3p
9379 17920U, // t2CRC32B
9380 17920U, // t2CRC32CB
9381 17920U, // t2CRC32CH
9382 17920U, // t2CRC32CW
9383 17920U, // t2CRC32H
9384 17920U, // t2CRC32W
9385 17303040U, // t2CSEL
9386 17303040U, // t2CSINC
9387 17303040U, // t2CSINV
9388 17303040U, // t2CSNEG
9389 2U, // t2DBG
9390 0U, // t2DCPS1
9391 0U, // t2DCPS2
9392 0U, // t2DCPS3
9393 2U, // t2DLS
9394 0U, // t2DMB
9395 0U, // t2DSB
9396 0U, // t2EORri
9397 0U, // t2EORrr
9398 16252928U, // t2EORrs
9399 2U, // t2HINT
9400 0U, // t2HVC
9401 0U, // t2ISB
9402 0U, // t2IT
9403 0U, // t2Int_eh_sjlj_setjmp
9404 0U, // t2Int_eh_sjlj_setjmp_nofp
9405 128U, // t2LDA
9406 128U, // t2LDAB
9407 128U, // t2LDAEX
9408 128U, // t2LDAEXB
9409 11010048U, // t2LDAEXD
9410 128U, // t2LDAEXH
9411 128U, // t2LDAH
9412 2582U, // t2LDC2L_OFFSET
9413 4721302U, // t2LDC2L_OPTION
9414 5245590U, // t2LDC2L_POST
9415 2838U, // t2LDC2L_PRE
9416 2582U, // t2LDC2_OFFSET
9417 4721302U, // t2LDC2_OPTION
9418 5245590U, // t2LDC2_POST
9419 2838U, // t2LDC2_PRE
9420 2582U, // t2LDCL_OFFSET
9421 4721302U, // t2LDCL_OPTION
9422 5245590U, // t2LDCL_POST
9423 2838U, // t2LDCL_PRE
9424 2582U, // t2LDC_OFFSET
9425 4721302U, // t2LDC_OPTION
9426 5245590U, // t2LDC_POST
9427 2838U, // t2LDC_PRE
9428 18560U, // t2LDMDB
9429 532U, // t2LDMDB_UPD
9430 18560U, // t2LDMIA
9431 532U, // t2LDMIA_UPD
9432 4096U, // t2LDRBT
9433 133760U, // t2LDRB_POST
9434 4480U, // t2LDRB_PRE
9435 3200U, // t2LDRBi12
9436 4096U, // t2LDRBi8
9437 8448U, // t2LDRBpci
9438 8576U, // t2LDRBs
9439 543686656U, // t2LDRD_POST
9440 17825792U, // t2LDRD_PRE
9441 18350080U, // t2LDRDi8
9442 8704U, // t2LDREX
9443 128U, // t2LDREXB
9444 11010048U, // t2LDREXD
9445 128U, // t2LDREXH
9446 4096U, // t2LDRHT
9447 133760U, // t2LDRH_POST
9448 4480U, // t2LDRH_PRE
9449 3200U, // t2LDRHi12
9450 4096U, // t2LDRHi8
9451 8448U, // t2LDRHpci
9452 8576U, // t2LDRHs
9453 4096U, // t2LDRSBT
9454 133760U, // t2LDRSB_POST
9455 4480U, // t2LDRSB_PRE
9456 3200U, // t2LDRSBi12
9457 4096U, // t2LDRSBi8
9458 8448U, // t2LDRSBpci
9459 8576U, // t2LDRSBs
9460 4096U, // t2LDRSHT
9461 133760U, // t2LDRSH_POST
9462 4480U, // t2LDRSH_PRE
9463 3200U, // t2LDRSHi12
9464 4096U, // t2LDRSHi8
9465 8448U, // t2LDRSHpci
9466 8576U, // t2LDRSHs
9467 4096U, // t2LDRT
9468 133760U, // t2LDR_POST
9469 4480U, // t2LDR_PRE
9470 3200U, // t2LDRi12
9471 4096U, // t2LDRi8
9472 8448U, // t2LDRpci
9473 8576U, // t2LDRs
9474 0U, // t2LE
9475 0U, // t2LEUpdate
9476 0U, // t2LSLri
9477 0U, // t2LSLrr
9478 16777216U, // t2LSRri
9479 0U, // t2LSRrr
9480 425984U, // t2LSRs1
9481 103908112U, // t2MCR
9482 103908112U, // t2MCR2
9483 137462544U, // t2MCRR
9484 137462544U, // t2MCRR2
9485 33554432U, // t2MLA
9486 33554432U, // t2MLS
9487 17920U, // t2MOVTi16
9488 16384U, // t2MOVi
9489 16384U, // t2MOVi16
9490 16384U, // t2MOVr
9491 115480U, // t2MRC
9492 115480U, // t2MRC2
9493 0U, // t2MRRC
9494 0U, // t2MRRC2
9495 26U, // t2MRS_AR
9496 8832U, // t2MRS_M
9497 3840U, // t2MRSbanked
9498 28U, // t2MRSsys_AR
9499 528U, // t2MSR_AR
9500 528U, // t2MSR_M
9501 0U, // t2MSRbanked
9502 0U, // t2MUL
9503 16384U, // t2MVNi
9504 16384U, // t2MVNr
9505 1024U, // t2MVNs
9506 0U, // t2ORNri
9507 0U, // t2ORNrr
9508 16252928U, // t2ORNrs
9509 0U, // t2ORRri
9510 0U, // t2ORRrr
9511 16252928U, // t2ORRrs
9512 0U, // t2PAC
9513 0U, // t2PACBTI
9514 524672U, // t2PACG
9515 201326592U, // t2PKHBT
9516 234881024U, // t2PKHTB
9517 0U, // t2PLDWi12
9518 1U, // t2PLDWi8
9519 1U, // t2PLDWs
9520 0U, // t2PLDi12
9521 1U, // t2PLDi8
9522 1U, // t2PLDpci
9523 1U, // t2PLDs
9524 0U, // t2PLIi12
9525 1U, // t2PLIi8
9526 1U, // t2PLIpci
9527 1U, // t2PLIs
9528 0U, // t2QADD
9529 0U, // t2QADD16
9530 0U, // t2QADD8
9531 0U, // t2QASX
9532 0U, // t2QDADD
9533 0U, // t2QDSUB
9534 0U, // t2QSAX
9535 0U, // t2QSUB
9536 0U, // t2QSUB16
9537 0U, // t2QSUB8
9538 16384U, // t2RBIT
9539 16384U, // t2REV
9540 16384U, // t2REV16
9541 16384U, // t2REVSH
9542 2U, // t2RFEDB
9543 4U, // t2RFEDBW
9544 2U, // t2RFEIA
9545 4U, // t2RFEIAW
9546 0U, // t2RORri
9547 0U, // t2RORrr
9548 16384U, // t2RRX
9549 0U, // t2RSBri
9550 0U, // t2RSBrr
9551 16252928U, // t2RSBrs
9552 0U, // t2SADD16
9553 0U, // t2SADD8
9554 0U, // t2SASX
9555 0U, // t2SB
9556 0U, // t2SBCri
9557 0U, // t2SBCrr
9558 16252928U, // t2SBCrs
9559 33554432U, // t2SBFX
9560 0U, // t2SDIV
9561 0U, // t2SEL
9562 0U, // t2SETPAN
9563 0U, // t2SG
9564 0U, // t2SHADD16
9565 0U, // t2SHADD8
9566 0U, // t2SHASX
9567 0U, // t2SHSAX
9568 0U, // t2SHSUB16
9569 0U, // t2SHSUB8
9570 2U, // t2SMC
9571 33554432U, // t2SMLABB
9572 33554432U, // t2SMLABT
9573 33554432U, // t2SMLAD
9574 33554432U, // t2SMLADX
9575 33554432U, // t2SMLAL
9576 33554432U, // t2SMLALBB
9577 33554432U, // t2SMLALBT
9578 33554432U, // t2SMLALD
9579 33554432U, // t2SMLALDX
9580 33554432U, // t2SMLALTB
9581 33554432U, // t2SMLALTT
9582 33554432U, // t2SMLATB
9583 33554432U, // t2SMLATT
9584 33554432U, // t2SMLAWB
9585 33554432U, // t2SMLAWT
9586 33554432U, // t2SMLSD
9587 33554432U, // t2SMLSDX
9588 33554432U, // t2SMLSLD
9589 33554432U, // t2SMLSLDX
9590 33554432U, // t2SMMLA
9591 33554432U, // t2SMMLAR
9592 33554432U, // t2SMMLS
9593 33554432U, // t2SMMLSR
9594 0U, // t2SMMUL
9595 0U, // t2SMMULR
9596 0U, // t2SMUAD
9597 0U, // t2SMUADX
9598 0U, // t2SMULBB
9599 0U, // t2SMULBT
9600 33554432U, // t2SMULL
9601 0U, // t2SMULTB
9602 0U, // t2SMULTT
9603 0U, // t2SMULWB
9604 0U, // t2SMULWT
9605 0U, // t2SMUSD
9606 0U, // t2SMUSDX
9607 0U, // t2SRSDB
9608 0U, // t2SRSDB_UPD
9609 0U, // t2SRSIA
9610 0U, // t2SRSIA_UPD
9611 218240U, // t2SSAT
9612 21632U, // t2SSAT16
9613 0U, // t2SSAX
9614 0U, // t2SSUB16
9615 0U, // t2SSUB8
9616 2582U, // t2STC2L_OFFSET
9617 4721302U, // t2STC2L_OPTION
9618 5245590U, // t2STC2L_POST
9619 2838U, // t2STC2L_PRE
9620 2582U, // t2STC2_OFFSET
9621 4721302U, // t2STC2_OPTION
9622 5245590U, // t2STC2_POST
9623 2838U, // t2STC2_PRE
9624 2582U, // t2STCL_OFFSET
9625 4721302U, // t2STCL_OPTION
9626 5245590U, // t2STCL_POST
9627 2838U, // t2STCL_PRE
9628 2582U, // t2STC_OFFSET
9629 4721302U, // t2STC_OPTION
9630 5245590U, // t2STC_POST
9631 2838U, // t2STC_PRE
9632 128U, // t2STL
9633 128U, // t2STLB
9634 11010048U, // t2STLEX
9635 11010048U, // t2STLEXB
9636 33554432U, // t2STLEXD
9637 11010048U, // t2STLEXH
9638 128U, // t2STLH
9639 18560U, // t2STMDB
9640 532U, // t2STMDB_UPD
9641 18560U, // t2STMIA
9642 532U, // t2STMIA_UPD
9643 4096U, // t2STRBT
9644 133760U, // t2STRB_POST
9645 4480U, // t2STRB_PRE
9646 3200U, // t2STRBi12
9647 4096U, // t2STRBi8
9648 8576U, // t2STRBs
9649 543688192U, // t2STRD_POST
9650 17827328U, // t2STRD_PRE
9651 18350080U, // t2STRDi8
9652 18874368U, // t2STREX
9653 11010048U, // t2STREXB
9654 33554432U, // t2STREXD
9655 11010048U, // t2STREXH
9656 4096U, // t2STRHT
9657 133760U, // t2STRH_POST
9658 4480U, // t2STRH_PRE
9659 3200U, // t2STRHi12
9660 4096U, // t2STRHi8
9661 8576U, // t2STRHs
9662 4096U, // t2STRT
9663 133760U, // t2STR_POST
9664 4480U, // t2STR_PRE
9665 3200U, // t2STRi12
9666 4096U, // t2STRi8
9667 8576U, // t2STRs
9668 0U, // t2SUBS_PC_LR
9669 0U, // t2SUBri
9670 0U, // t2SUBri12
9671 0U, // t2SUBrr
9672 16252928U, // t2SUBrs
9673 0U, // t2SUBspImm
9674 0U, // t2SUBspImm12
9675 268435456U, // t2SXTAB
9676 268435456U, // t2SXTAB16
9677 268435456U, // t2SXTAH
9678 229376U, // t2SXTB
9679 229376U, // t2SXTB16
9680 229376U, // t2SXTH
9681 1U, // t2TBB
9682 1U, // t2TBH
9683 16384U, // t2TEQri
9684 16384U, // t2TEQrr
9685 1024U, // t2TEQrs
9686 1U, // t2TSB
9687 16384U, // t2TSTri
9688 16384U, // t2TSTrr
9689 1024U, // t2TSTrs
9690 16384U, // t2TT
9691 16384U, // t2TTA
9692 16384U, // t2TTAT
9693 16384U, // t2TTT
9694 0U, // t2UADD16
9695 0U, // t2UADD8
9696 0U, // t2UASX
9697 33554432U, // t2UBFX
9698 0U, // t2UDF
9699 0U, // t2UDIV
9700 0U, // t2UHADD16
9701 0U, // t2UHADD8
9702 0U, // t2UHASX
9703 0U, // t2UHSAX
9704 0U, // t2UHSUB16
9705 0U, // t2UHSUB8
9706 33554432U, // t2UMAAL
9707 33554432U, // t2UMLAL
9708 33554432U, // t2UMULL
9709 0U, // t2UQADD16
9710 0U, // t2UQADD8
9711 0U, // t2UQASX
9712 0U, // t2UQSAX
9713 0U, // t2UQSUB16
9714 0U, // t2UQSUB8
9715 0U, // t2USAD8
9716 33554432U, // t2USADA8
9717 301989888U, // t2USAT
9718 0U, // t2USAT16
9719 0U, // t2USAX
9720 0U, // t2USUB16
9721 0U, // t2USUB8
9722 268435456U, // t2UXTAB
9723 268435456U, // t2UXTAB16
9724 268435456U, // t2UXTAH
9725 229376U, // t2UXTB
9726 229376U, // t2UXTB16
9727 229376U, // t2UXTH
9728 21504U, // t2WLS
9729 2U, // tADC
9730 17920U, // tADDhirr
9731 16768U, // tADDi3
9732 2U, // tADDi8
9733 0U, // tADDrSP
9734 19398656U, // tADDrSPi
9735 16768U, // tADDrr
9736 8960U, // tADDspi
9737 17920U, // tADDspr
9738 9088U, // tADR
9739 2U, // tAND
9740 9216U, // tASRri
9741 2U, // tASRrr
9742 2U, // tB
9743 2U, // tBIC
9744 0U, // tBKPT
9745 1U, // tBL
9746 2U, // tBLXNSr
9747 1U, // tBLXi
9748 2U, // tBLXr
9749 2U, // tBX
9750 2U, // tBXNS
9751 2U, // tBcc
9752 2U, // tCBNZ
9753 2U, // tCBZ
9754 16384U, // tCMN
9755 16384U, // tCMPhir
9756 16384U, // tCMPi8
9757 16384U, // tCMPr
9758 2U, // tCPS
9759 2U, // tEOR
9760 2U, // tHINT
9761 0U, // tHLT
9762 0U, // tInt_WIN_eh_sjlj_longjmp
9763 0U, // tInt_eh_sjlj_longjmp
9764 0U, // tInt_eh_sjlj_setjmp
9765 18560U, // tLDMIA
9766 9344U, // tLDRBi
9767 9472U, // tLDRBr
9768 9600U, // tLDRHi
9769 9472U, // tLDRHr
9770 9472U, // tLDRSB
9771 9472U, // tLDRSH
9772 9728U, // tLDRi
9773 8448U, // tLDRpci
9774 9472U, // tLDRr
9775 9856U, // tLDRspi
9776 16768U, // tLSLri
9777 2U, // tLSLrr
9778 9216U, // tLSRri
9779 2U, // tLSRrr
9780 2U, // tMOVSr
9781 0U, // tMOVi8
9782 16384U, // tMOVr
9783 16768U, // tMUL
9784 0U, // tMVN
9785 2U, // tORR
9786 0U, // tPICADD
9787 0U, // tPOP
9788 0U, // tPUSH
9789 16384U, // tREV
9790 16384U, // tREV16
9791 16384U, // tREVSH
9792 2U, // tROR
9793 0U, // tRSB
9794 2U, // tSBC
9795 0U, // tSETEND
9796 532U, // tSTMIA_UPD
9797 9344U, // tSTRBi
9798 9472U, // tSTRBr
9799 9600U, // tSTRHi
9800 9472U, // tSTRHr
9801 9728U, // tSTRi
9802 9472U, // tSTRr
9803 9856U, // tSTRspi
9804 16768U, // tSUBi3
9805 2U, // tSUBi8
9806 16768U, // tSUBrr
9807 8960U, // tSUBspi
9808 2U, // tSVC
9809 16384U, // tSXTB
9810 16384U, // tSXTH
9811 0U, // tTRAP
9812 16384U, // tTST
9813 0U, // tUDF
9814 16384U, // tUXTB
9815 16384U, // tUXTH
9816 0U, // t__brkdiv0
9817 };
9818
9819 // Emit the opcode for the instruction.
9820 uint64_t Bits = 0;
9821 Bits |= (uint64_t)OpInfo0[MI.getOpcode()] << 0;
9822 Bits |= (uint64_t)OpInfo1[MI.getOpcode()] << 32;
9823 if (Bits == 0)
9824 return {nullptr, Bits};
9825 return {AsmStrs+(Bits & 8191)-1, Bits};
9826
9827}
9828/// printInstruction - This method is automatically generated by tablegen
9829/// from the instruction set description.
9830LLVM_NO_PROFILE_INSTRUMENT_FUNCTION
9831void ARMInstPrinter::printInstruction(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &O) {
9832 O << "\t";
9833
9834 auto MnemonicInfo = getMnemonic(MI: *MI);
9835
9836 O << MnemonicInfo.first;
9837
9838 uint64_t Bits = MnemonicInfo.second;
9839 assert(Bits != 0 && "Cannot print this instruction.");
9840
9841 // Fragment 0 encoded into 6 bits for 43 unique commands.
9842 switch ((Bits >> 13) & 63) {
9843 default: llvm_unreachable("Invalid command number.");
9844 case 0:
9845 // DBG_VALUE, DBG_VALUE_LIST, DBG_INSTR_REF, DBG_PHI, DBG_LABEL, BUNDLE, ...
9846 return;
9847 break;
9848 case 1:
9849 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCri, ADCrr, ADDri, A...
9850 printSBitModifierOperand(MI, OpNum: 5, STI, O);
9851 printPredicateOperand(MI, OpNum: 3, STI, O);
9852 break;
9853 case 2:
9854 // ITasm, t2IT
9855 printThumbITMask(MI, OpNum: 1, STI, O);
9856 break;
9857 case 3:
9858 // LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRB...
9859 printPredicateOperand(MI, OpNum: 2, STI, O);
9860 break;
9861 case 4:
9862 // RRXi, MOVi, MOVr, MOVr_TC, MVNi, MVNr, t2MOVi, t2MOVr, t2MVNi, t2MVNr,...
9863 printSBitModifierOperand(MI, OpNum: 4, STI, O);
9864 printPredicateOperand(MI, OpNum: 2, STI, O);
9865 break;
9866 case 5:
9867 // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
9868 printPredicateOperand(MI, OpNum: 4, STI, O);
9869 break;
9870 case 6:
9871 // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
9872 printPredicateOperand(MI, OpNum: 5, STI, O);
9873 break;
9874 case 7:
9875 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
9876 printPredicateOperand(MI, OpNum: 3, STI, O);
9877 break;
9878 case 8:
9879 // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, MLA, MOVsr, MVNsr, ORRrsi, RSB...
9880 printSBitModifierOperand(MI, OpNum: 6, STI, O);
9881 printPredicateOperand(MI, OpNum: 4, STI, O);
9882 break;
9883 case 9:
9884 // ADCrsr, ADDrsr, ANDrsr, BICrsr, EORrsr, ORRrsr, RSBrsr, RSCrsr, SBCrsr...
9885 printSBitModifierOperand(MI, OpNum: 7, STI, O);
9886 printPredicateOperand(MI, OpNum: 5, STI, O);
9887 O << "\t";
9888 printOperand(MI, OpNo: 0, STI, O);
9889 O << ", ";
9890 printOperand(MI, OpNo: 1, STI, O);
9891 O << ", ";
9892 printSORegRegOperand(MI, OpNum: 2, STI, O);
9893 return;
9894 break;
9895 case 10:
9896 // AESD, AESE, AESIMC, AESMC, BKPT, BLX, BX, CPS1p, CRC32B, CRC32CB, CRC3...
9897 printOperand(MI, OpNo: 0, STI, O);
9898 break;
9899 case 11:
9900 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MV...
9901 printOperand(MI, OpNo: 1, STI, O);
9902 O << ", ";
9903 break;
9904 case 12:
9905 // BL, BLXi, t2BFic, t2LE
9906 printOperand(MI, Address, OpNum: 0, STI, O);
9907 break;
9908 case 13:
9909 // BLX_pred, BL_pred, BXJ, BX_pred, Bcc, DBG, FLDMXIA, FSTMXIA, HINT, LDM...
9910 printPredicateOperand(MI, OpNum: 1, STI, O);
9911 break;
9912 case 14:
9913 // BX_RET, ERET, FMSTAT, MOVPCLR, MVE_LCTP, VSCCLRMD, VSCCLRMS, t2AUTG, t...
9914 printPredicateOperand(MI, OpNum: 0, STI, O);
9915 break;
9916 case 15:
9917 // CDE_CX1, CDE_CX1D, CDE_CX2, CDE_CX2D, CDE_CX3, CDE_CX3D, CDE_VCX1A_fpd...
9918 printPImmediate(MI, OpNum: 1, STI, O);
9919 O << ", ";
9920 break;
9921 case 16:
9922 // CDE_CX3A, CDE_CX3DA, CDP, LDRD_POST, LDRD_PRE, MCR, MRC, MVE_SQRSHRL, ...
9923 printPredicateOperand(MI, OpNum: 6, STI, O);
9924 break;
9925 case 17:
9926 // CDE_VCX1A_vec, CDE_VCX2_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, ...
9927 printVPTPredicateOperand(MI, OpNum: 4, STI, O);
9928 break;
9929 case 18:
9930 // CDE_VCX1_vec, MVE_VABDf16, MVE_VABDf32, MVE_VABDs16, MVE_VABDs32, MVE_...
9931 printVPTPredicateOperand(MI, OpNum: 3, STI, O);
9932 break;
9933 case 19:
9934 // CDE_VCX2A_vec, CDE_VCX3_vec, MVE_VADC, MVE_VADDLVs32acc, MVE_VADDLVu32...
9935 printVPTPredicateOperand(MI, OpNum: 5, STI, O);
9936 break;
9937 case 20:
9938 // CDE_VCX3A_vec, MVE_VMLALDAVas16, MVE_VMLALDAVas32, MVE_VMLALDAVau16, M...
9939 printVPTPredicateOperand(MI, OpNum: 6, STI, O);
9940 break;
9941 case 21:
9942 // CDP2, LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, ...
9943 printPImmediate(MI, OpNum: 0, STI, O);
9944 O << ", ";
9945 break;
9946 case 22:
9947 // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
9948 printCPSIMod(MI, OpNum: 0, STI, O);
9949 break;
9950 case 23:
9951 // DMB, DSB
9952 printMemBOption(MI, OpNum: 0, STI, O);
9953 return;
9954 break;
9955 case 24:
9956 // ISB
9957 printInstSyncBOption(MI, OpNum: 0, STI, O);
9958 return;
9959 break;
9960 case 25:
9961 // MRRC2
9962 printPImmediate(MI, OpNum: 2, STI, O);
9963 O << ", ";
9964 printOperand(MI, OpNo: 3, STI, O);
9965 O << ", ";
9966 printOperand(MI, OpNo: 0, STI, O);
9967 O << ", ";
9968 printOperand(MI, OpNo: 1, STI, O);
9969 O << ", ";
9970 printCImmediate(MI, OpNum: 4, STI, O);
9971 return;
9972 break;
9973 case 26:
9974 // MVE_VABSf16, MVE_VABSf32, MVE_VABSs16, MVE_VABSs32, MVE_VABSs8, MVE_VA...
9975 printVPTPredicateOperand(MI, OpNum: 2, STI, O);
9976 break;
9977 case 27:
9978 // MVE_VLD20_16, MVE_VLD20_16_wb, MVE_VLD20_32, MVE_VLD20_32_wb, MVE_VLD2...
9979 printMVEVectorList<2>(MI, OpNum: 0, STI, O);
9980 O << ", ";
9981 break;
9982 case 28:
9983 // MVE_VLD40_16, MVE_VLD40_16_wb, MVE_VLD40_32, MVE_VLD40_32_wb, MVE_VLD4...
9984 printMVEVectorList<4>(MI, OpNum: 0, STI, O);
9985 O << ", ";
9986 break;
9987 case 29:
9988 // MVE_VPST, MVE_VPTv16i8, MVE_VPTv16i8r, MVE_VPTv16s8, MVE_VPTv16s8r, MV...
9989 printVPTMask(MI, OpNum: 0, STI, O);
9990 break;
9991 case 30:
9992 // MVE_VST20_16_wb, MVE_VST20_32_wb, MVE_VST20_8_wb, MVE_VST21_16_wb, MVE...
9993 printMVEVectorList<2>(MI, OpNum: 1, STI, O);
9994 O << ", ";
9995 printAddrMode7Operand(MI, OpNum: 2, STI, O);
9996 O << '!';
9997 return;
9998 break;
9999 case 31:
10000 // MVE_VST40_16_wb, MVE_VST40_32_wb, MVE_VST40_8_wb, MVE_VST41_16_wb, MVE...
10001 printMVEVectorList<4>(MI, OpNum: 1, STI, O);
10002 O << ", ";
10003 printAddrMode7Operand(MI, OpNum: 2, STI, O);
10004 O << '!';
10005 return;
10006 break;
10007 case 32:
10008 // PLDWi12, PLDi12, PLIi12
10009 printAddrModeImm12Operand<false>(MI, OpNum: 0, STI, O);
10010 return;
10011 break;
10012 case 33:
10013 // PLDWrs, PLDrs, PLIrs
10014 printAddrMode2Operand(MI, OpNum: 0, STI, O);
10015 return;
10016 break;
10017 case 34:
10018 // SETEND, tSETEND
10019 printSetendOperand(MI, OpNum: 0, STI, O);
10020 return;
10021 break;
10022 case 35:
10023 // SMLAL, UMLAL
10024 printSBitModifierOperand(MI, OpNum: 8, STI, O);
10025 printPredicateOperand(MI, OpNum: 6, STI, O);
10026 O << "\t";
10027 printOperand(MI, OpNo: 0, STI, O);
10028 O << ", ";
10029 printOperand(MI, OpNo: 1, STI, O);
10030 O << ", ";
10031 printOperand(MI, OpNo: 2, STI, O);
10032 O << ", ";
10033 printOperand(MI, OpNo: 3, STI, O);
10034 return;
10035 break;
10036 case 36:
10037 // TSB
10038 printTraceSyncBOption(MI, OpNum: 0, STI, O);
10039 return;
10040 break;
10041 case 37:
10042 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
10043 printPredicateOperand(MI, OpNum: 7, STI, O);
10044 break;
10045 case 38:
10046 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
10047 printPredicateOperand(MI, OpNum: 9, STI, O);
10048 break;
10049 case 39:
10050 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
10051 printPredicateOperand(MI, OpNum: 11, STI, O);
10052 break;
10053 case 40:
10054 // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
10055 printPredicateOperand(MI, OpNum: 8, STI, O);
10056 break;
10057 case 41:
10058 // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
10059 printPredicateOperand(MI, OpNum: 13, STI, O);
10060 break;
10061 case 42:
10062 // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
10063 printSBitModifierOperand(MI, OpNum: 1, STI, O);
10064 break;
10065 }
10066
10067
10068 // Fragment 1 encoded into 7 bits for 89 unique commands.
10069 switch ((Bits >> 19) & 127) {
10070 default: llvm_unreachable("Invalid command number.");
10071 case 0:
10072 // ASRi, ASRr, ITasm, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHT...
10073 O << ' ';
10074 break;
10075 case 1:
10076 // VLD1LNdAsm_16, VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_register_Asm_16, VLD2...
10077 O << ".16\t";
10078 break;
10079 case 2:
10080 // VLD1LNdAsm_32, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_register_Asm_32, VLD2...
10081 O << ".32\t";
10082 break;
10083 case 3:
10084 // VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_8, VLD1LNdWB_register_Asm_8, VLD2LNd...
10085 O << ".8\t";
10086 break;
10087 case 4:
10088 // t2LDRB_OFFSET_imm, t2LDRB_POST_imm, t2LDRB_PRE_imm, t2LDRH_OFFSET_imm,...
10089 O << ".w ";
10090 printOperand(MI, OpNo: 0, STI, O);
10091 O << ", ";
10092 break;
10093 case 5:
10094 // ADCri, ADCrr, ADCrsi, ADDri, ADDrr, ADDrsi, ADR, ANDri, ANDrr, ANDrsi,...
10095 O << "\t";
10096 break;
10097 case 6:
10098 // AESD, AESE, AESIMC, AESMC, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, ...
10099 O << ", ";
10100 break;
10101 case 7:
10102 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MR...
10103 printOperand(MI, OpNo: 2, STI, O);
10104 O << ", ";
10105 break;
10106 case 8:
10107 // BF16_VCVT, BF16_VCVTB, BF16_VCVTT
10108 O << ".bf16.f32\t";
10109 printOperand(MI, OpNo: 0, STI, O);
10110 O << ", ";
10111 break;
10112 case 9:
10113 // BKPT, BL, BLX, BLXi, BX, CPS1p, ERET, HLT, HVC, RFEDA, RFEDB, RFEIA, R...
10114 return;
10115 break;
10116 case 10:
10117 // BX_RET
10118 O << "\tlr";
10119 return;
10120 break;
10121 case 11:
10122 // CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX1A_fpdp, CDE_VCX1A_fpsp, CDE_VCX1_fp...
10123 printOperand(MI, OpNo: 0, STI, O);
10124 O << ", ";
10125 break;
10126 case 12:
10127 // CDE_CX1D, CDE_CX2D, CDE_CX3D
10128 printGPRPairOperand(MI, OpNum: 0, STI, O);
10129 O << ", ";
10130 printOperand(MI, OpNo: 2, STI, O);
10131 break;
10132 case 13:
10133 // CDP2, MCR2, MCRR2
10134 printOperand(MI, OpNo: 1, STI, O);
10135 O << ", ";
10136 break;
10137 case 14:
10138 // FCONSTD, VABSD, VADDD, VCMPD, VCMPED, VCMPEZD, VCMPZD, VDIVD, VFMAD, V...
10139 O << ".f64\t";
10140 printOperand(MI, OpNo: 0, STI, O);
10141 break;
10142 case 15:
10143 // FCONSTH, MVE_VABDf16, MVE_VABSf16, MVE_VADD_qr_f16, MVE_VADDf16, MVE_V...
10144 O << ".f16\t";
10145 break;
10146 case 16:
10147 // FCONSTS, MVE_VABDf32, MVE_VABSf32, MVE_VADD_qr_f32, MVE_VADDf32, MVE_V...
10148 O << ".f32\t";
10149 break;
10150 case 17:
10151 // FMSTAT
10152 O << "\tAPSR_nzcv, fpscr";
10153 return;
10154 break;
10155 case 18:
10156 // LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, LDC2_O...
10157 printCImmediate(MI, OpNum: 1, STI, O);
10158 O << ", ";
10159 break;
10160 case 19:
10161 // MOVPCLR
10162 O << "\tpc, lr";
10163 return;
10164 break;
10165 case 20:
10166 // MVE_LETP, t2LEUpdate
10167 printOperand(MI, Address, OpNum: 2, STI, O);
10168 return;
10169 break;
10170 case 21:
10171 // MVE_VABAVs16, MVE_VABDs16, MVE_VABSs16, MVE_VADDVs16acc, MVE_VADDVs16n...
10172 O << ".s16\t";
10173 break;
10174 case 22:
10175 // MVE_VABAVs32, MVE_VABDs32, MVE_VABSs32, MVE_VADDLVs32acc, MVE_VADDLVs3...
10176 O << ".s32\t";
10177 break;
10178 case 23:
10179 // MVE_VABAVs8, MVE_VABDs8, MVE_VABSs8, MVE_VADDVs8acc, MVE_VADDVs8no_acc...
10180 O << ".s8\t";
10181 break;
10182 case 24:
10183 // MVE_VABAVu16, MVE_VABDu16, MVE_VADDVu16acc, MVE_VADDVu16no_acc, MVE_VC...
10184 O << ".u16\t";
10185 break;
10186 case 25:
10187 // MVE_VABAVu32, MVE_VABDu32, MVE_VADDLVu32acc, MVE_VADDLVu32no_acc, MVE_...
10188 O << ".u32\t";
10189 break;
10190 case 26:
10191 // MVE_VABAVu8, MVE_VABDu8, MVE_VADDVu8acc, MVE_VADDVu8no_acc, MVE_VCMPu8...
10192 O << ".u8\t";
10193 break;
10194 case 27:
10195 // MVE_VADC, MVE_VADCI, MVE_VADD_qr_i32, MVE_VADDi32, MVE_VBICimmi32, MVE...
10196 O << ".i32\t";
10197 break;
10198 case 28:
10199 // MVE_VADD_qr_i16, MVE_VADDi16, MVE_VBICimmi16, MVE_VCADDi16, MVE_VCLZs1...
10200 O << ".i16\t";
10201 break;
10202 case 29:
10203 // MVE_VADD_qr_i8, MVE_VADDi8, MVE_VCADDi8, MVE_VCLZs8, MVE_VCMPi8, MVE_V...
10204 O << ".i8\t";
10205 break;
10206 case 30:
10207 // MVE_VCTP64, MVE_VSTRD64_qi, MVE_VSTRD64_qi_pre, MVE_VSTRD64_rq, MVE_VS...
10208 O << ".64\t";
10209 break;
10210 case 31:
10211 // MVE_VCVTf16f32bh, MVE_VCVTf16f32th, VCVTBSH, VCVTTSH, VCVTf2h
10212 O << ".f16.f32\t";
10213 printOperand(MI, OpNo: 0, STI, O);
10214 O << ", ";
10215 break;
10216 case 32:
10217 // MVE_VCVTf16s16_fix, MVE_VCVTf16s16n, VCVTs2hd, VCVTs2hq, VCVTxs2hd, VC...
10218 O << ".f16.s16\t";
10219 printOperand(MI, OpNo: 0, STI, O);
10220 O << ", ";
10221 printOperand(MI, OpNo: 1, STI, O);
10222 break;
10223 case 33:
10224 // MVE_VCVTf16u16_fix, MVE_VCVTf16u16n, VCVTu2hd, VCVTu2hq, VCVTxu2hd, VC...
10225 O << ".f16.u16\t";
10226 printOperand(MI, OpNo: 0, STI, O);
10227 O << ", ";
10228 printOperand(MI, OpNo: 1, STI, O);
10229 break;
10230 case 34:
10231 // MVE_VCVTf32f16bh, MVE_VCVTf32f16th, VCVTBHS, VCVTTHS, VCVTh2f
10232 O << ".f32.f16\t";
10233 printOperand(MI, OpNo: 0, STI, O);
10234 O << ", ";
10235 printOperand(MI, OpNo: 1, STI, O);
10236 return;
10237 break;
10238 case 35:
10239 // MVE_VCVTf32s32_fix, MVE_VCVTf32s32n, VCVTs2fd, VCVTs2fq, VCVTxs2fd, VC...
10240 O << ".f32.s32\t";
10241 printOperand(MI, OpNo: 0, STI, O);
10242 O << ", ";
10243 printOperand(MI, OpNo: 1, STI, O);
10244 break;
10245 case 36:
10246 // MVE_VCVTf32u32_fix, MVE_VCVTf32u32n, VCVTu2fd, VCVTu2fq, VCVTxu2fd, VC...
10247 O << ".f32.u32\t";
10248 printOperand(MI, OpNo: 0, STI, O);
10249 O << ", ";
10250 printOperand(MI, OpNo: 1, STI, O);
10251 break;
10252 case 37:
10253 // MVE_VCVTs16f16_fix, MVE_VCVTs16f16a, MVE_VCVTs16f16m, MVE_VCVTs16f16n,...
10254 O << ".s16.f16\t";
10255 printOperand(MI, OpNo: 0, STI, O);
10256 O << ", ";
10257 printOperand(MI, OpNo: 1, STI, O);
10258 break;
10259 case 38:
10260 // MVE_VCVTs32f32_fix, MVE_VCVTs32f32a, MVE_VCVTs32f32m, MVE_VCVTs32f32n,...
10261 O << ".s32.f32\t";
10262 printOperand(MI, OpNo: 0, STI, O);
10263 O << ", ";
10264 printOperand(MI, OpNo: 1, STI, O);
10265 break;
10266 case 39:
10267 // MVE_VCVTu16f16_fix, MVE_VCVTu16f16a, MVE_VCVTu16f16m, MVE_VCVTu16f16n,...
10268 O << ".u16.f16\t";
10269 printOperand(MI, OpNo: 0, STI, O);
10270 O << ", ";
10271 printOperand(MI, OpNo: 1, STI, O);
10272 break;
10273 case 40:
10274 // MVE_VCVTu32f32_fix, MVE_VCVTu32f32a, MVE_VCVTu32f32m, MVE_VCVTu32f32n,...
10275 O << ".u32.f32\t";
10276 printOperand(MI, OpNo: 0, STI, O);
10277 O << ", ";
10278 printOperand(MI, OpNo: 1, STI, O);
10279 break;
10280 case 41:
10281 // MVE_VLD20_16, MVE_VLD20_32, MVE_VLD20_8, MVE_VLD21_16, MVE_VLD21_32, M...
10282 printAddrMode7Operand(MI, OpNum: 2, STI, O);
10283 return;
10284 break;
10285 case 42:
10286 // MVE_VLD20_16_wb, MVE_VLD20_32_wb, MVE_VLD20_8_wb, MVE_VLD21_16_wb, MVE...
10287 printAddrMode7Operand(MI, OpNum: 3, STI, O);
10288 O << '!';
10289 return;
10290 break;
10291 case 43:
10292 // MVE_VLDRDU64_qi, MVE_VLDRDU64_qi_pre, MVE_VLDRDU64_rq, MVE_VLDRDU64_rq...
10293 O << ".u64\t";
10294 break;
10295 case 44:
10296 // MVE_VMOVimmi64, VADDHNv2i32, VADDv1i64, VADDv2i64, VMOVNv2i32, VMOVv1i...
10297 O << ".i64\t";
10298 printOperand(MI, OpNo: 0, STI, O);
10299 O << ", ";
10300 break;
10301 case 45:
10302 // MVE_VMULLBp16, MVE_VMULLTp16
10303 O << ".p16\t";
10304 printOperand(MI, OpNo: 0, STI, O);
10305 O << ", ";
10306 printOperand(MI, OpNo: 1, STI, O);
10307 O << ", ";
10308 printOperand(MI, OpNo: 2, STI, O);
10309 return;
10310 break;
10311 case 46:
10312 // MVE_VMULLBp8, MVE_VMULLTp8, VMULLp8, VMULpd, VMULpq
10313 O << ".p8\t";
10314 printOperand(MI, OpNo: 0, STI, O);
10315 O << ", ";
10316 printOperand(MI, OpNo: 1, STI, O);
10317 O << ", ";
10318 printOperand(MI, OpNo: 2, STI, O);
10319 return;
10320 break;
10321 case 47:
10322 // MVE_VST20_16, MVE_VST20_32, MVE_VST20_8, MVE_VST21_16, MVE_VST21_32, M...
10323 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10324 return;
10325 break;
10326 case 48:
10327 // RFEDA_UPD, RFEDB_UPD, RFEIA_UPD, RFEIB_UPD
10328 O << '!';
10329 return;
10330 break;
10331 case 49:
10332 // VCVTBDH, VCVTTDH
10333 O << ".f16.f64\t";
10334 printOperand(MI, OpNo: 0, STI, O);
10335 O << ", ";
10336 printOperand(MI, OpNo: 2, STI, O);
10337 return;
10338 break;
10339 case 50:
10340 // VCVTBHD, VCVTTHD
10341 O << ".f64.f16\t";
10342 printOperand(MI, OpNo: 0, STI, O);
10343 O << ", ";
10344 printOperand(MI, OpNo: 1, STI, O);
10345 return;
10346 break;
10347 case 51:
10348 // VCVTDS
10349 O << ".f64.f32\t";
10350 printOperand(MI, OpNo: 0, STI, O);
10351 O << ", ";
10352 printOperand(MI, OpNo: 1, STI, O);
10353 return;
10354 break;
10355 case 52:
10356 // VCVTSD
10357 O << ".f32.f64\t";
10358 printOperand(MI, OpNo: 0, STI, O);
10359 O << ", ";
10360 printOperand(MI, OpNo: 1, STI, O);
10361 return;
10362 break;
10363 case 53:
10364 // VJCVT, VTOSIRD, VTOSIZD, VTOSLD
10365 O << ".s32.f64\t";
10366 printOperand(MI, OpNo: 0, STI, O);
10367 O << ", ";
10368 printOperand(MI, OpNo: 1, STI, O);
10369 break;
10370 case 54:
10371 // VLD1LNd16, VLD1LNd16_UPD, VLD2LNd16, VLD2LNd16_UPD, VLD2LNq16, VLD2LNq...
10372 O << ".16\t{";
10373 break;
10374 case 55:
10375 // VLD1LNd32, VLD1LNd32_UPD, VLD2LNd32, VLD2LNd32_UPD, VLD2LNq32, VLD2LNq...
10376 O << ".32\t{";
10377 break;
10378 case 56:
10379 // VLD1LNd8, VLD1LNd8_UPD, VLD2LNd8, VLD2LNd8_UPD, VLD3DUPd8, VLD3DUPd8_U...
10380 O << ".8\t{";
10381 break;
10382 case 57:
10383 // VLDR_FPCXTNS_off, VLDR_FPCXTNS_post, VLDR_FPCXTNS_pre, VMSR_FPCXTNS, V...
10384 O << "\tfpcxtns, ";
10385 break;
10386 case 58:
10387 // VLDR_FPCXTS_off, VLDR_FPCXTS_post, VLDR_FPCXTS_pre, VMSR_FPCXTS, VSTR_...
10388 O << "\tfpcxts, ";
10389 break;
10390 case 59:
10391 // VLDR_FPSCR_NZCVQC_off, VLDR_FPSCR_NZCVQC_post, VLDR_FPSCR_NZCVQC_pre, ...
10392 O << "\tfpscr_nzcvqc, ";
10393 break;
10394 case 60:
10395 // VLDR_FPSCR_off, VLDR_FPSCR_post, VLDR_FPSCR_pre, VMSR, VSTR_FPSCR_off,...
10396 O << "\tfpscr, ";
10397 break;
10398 case 61:
10399 // VLDR_P0_off, VLDR_P0_post, VLDR_P0_pre, VMSR_P0, VSTR_P0_off, VSTR_P0_...
10400 O << "\tp0, ";
10401 break;
10402 case 62:
10403 // VLDR_VPR_off, VLDR_VPR_post, VLDR_VPR_pre, VMSR_VPR, VSTR_VPR_off, VST...
10404 O << "\tvpr, ";
10405 break;
10406 case 63:
10407 // VMSR_FPEXC
10408 O << "\tfpexc, ";
10409 printOperand(MI, OpNo: 0, STI, O);
10410 return;
10411 break;
10412 case 64:
10413 // VMSR_FPINST
10414 O << "\tfpinst, ";
10415 printOperand(MI, OpNo: 0, STI, O);
10416 return;
10417 break;
10418 case 65:
10419 // VMSR_FPINST2
10420 O << "\tfpinst2, ";
10421 printOperand(MI, OpNo: 0, STI, O);
10422 return;
10423 break;
10424 case 66:
10425 // VMSR_FPSID
10426 O << "\tfpsid, ";
10427 printOperand(MI, OpNo: 0, STI, O);
10428 return;
10429 break;
10430 case 67:
10431 // VQADDsv1i64, VQADDsv2i64, VQMOVNsuv2i32, VQMOVNsv2i32, VQRSHLsv1i64, V...
10432 O << ".s64\t";
10433 printOperand(MI, OpNo: 0, STI, O);
10434 O << ", ";
10435 break;
10436 case 68:
10437 // VSHTOD
10438 O << ".f64.s16\t";
10439 printOperand(MI, OpNo: 0, STI, O);
10440 O << ", ";
10441 printOperand(MI, OpNo: 1, STI, O);
10442 O << ", ";
10443 printFBits16(MI, OpNum: 2, STI, O);
10444 return;
10445 break;
10446 case 69:
10447 // VSHTOS
10448 O << ".f32.s16\t";
10449 printOperand(MI, OpNo: 0, STI, O);
10450 O << ", ";
10451 printOperand(MI, OpNo: 1, STI, O);
10452 O << ", ";
10453 printFBits16(MI, OpNum: 2, STI, O);
10454 return;
10455 break;
10456 case 70:
10457 // VSITOD, VSLTOD
10458 O << ".f64.s32\t";
10459 printOperand(MI, OpNo: 0, STI, O);
10460 O << ", ";
10461 printOperand(MI, OpNo: 1, STI, O);
10462 break;
10463 case 71:
10464 // VSITOH, VSLTOH
10465 O << ".f16.s32\t";
10466 printOperand(MI, OpNo: 0, STI, O);
10467 O << ", ";
10468 printOperand(MI, OpNo: 1, STI, O);
10469 break;
10470 case 72:
10471 // VTOSHD
10472 O << ".s16.f64\t";
10473 printOperand(MI, OpNo: 0, STI, O);
10474 O << ", ";
10475 printOperand(MI, OpNo: 1, STI, O);
10476 O << ", ";
10477 printFBits16(MI, OpNum: 2, STI, O);
10478 return;
10479 break;
10480 case 73:
10481 // VTOSHS
10482 O << ".s16.f32\t";
10483 printOperand(MI, OpNo: 0, STI, O);
10484 O << ", ";
10485 printOperand(MI, OpNo: 1, STI, O);
10486 O << ", ";
10487 printFBits16(MI, OpNum: 2, STI, O);
10488 return;
10489 break;
10490 case 74:
10491 // VTOSIRH, VTOSIZH, VTOSLH
10492 O << ".s32.f16\t";
10493 printOperand(MI, OpNo: 0, STI, O);
10494 O << ", ";
10495 printOperand(MI, OpNo: 1, STI, O);
10496 break;
10497 case 75:
10498 // VTOUHD
10499 O << ".u16.f64\t";
10500 printOperand(MI, OpNo: 0, STI, O);
10501 O << ", ";
10502 printOperand(MI, OpNo: 1, STI, O);
10503 O << ", ";
10504 printFBits16(MI, OpNum: 2, STI, O);
10505 return;
10506 break;
10507 case 76:
10508 // VTOUHS
10509 O << ".u16.f32\t";
10510 printOperand(MI, OpNo: 0, STI, O);
10511 O << ", ";
10512 printOperand(MI, OpNo: 1, STI, O);
10513 O << ", ";
10514 printFBits16(MI, OpNum: 2, STI, O);
10515 return;
10516 break;
10517 case 77:
10518 // VTOUIRD, VTOUIZD, VTOULD
10519 O << ".u32.f64\t";
10520 printOperand(MI, OpNo: 0, STI, O);
10521 O << ", ";
10522 printOperand(MI, OpNo: 1, STI, O);
10523 break;
10524 case 78:
10525 // VTOUIRH, VTOUIZH, VTOULH
10526 O << ".u32.f16\t";
10527 printOperand(MI, OpNo: 0, STI, O);
10528 O << ", ";
10529 printOperand(MI, OpNo: 1, STI, O);
10530 break;
10531 case 79:
10532 // VUHTOD
10533 O << ".f64.u16\t";
10534 printOperand(MI, OpNo: 0, STI, O);
10535 O << ", ";
10536 printOperand(MI, OpNo: 1, STI, O);
10537 O << ", ";
10538 printFBits16(MI, OpNum: 2, STI, O);
10539 return;
10540 break;
10541 case 80:
10542 // VUHTOS
10543 O << ".f32.u16\t";
10544 printOperand(MI, OpNo: 0, STI, O);
10545 O << ", ";
10546 printOperand(MI, OpNo: 1, STI, O);
10547 O << ", ";
10548 printFBits16(MI, OpNum: 2, STI, O);
10549 return;
10550 break;
10551 case 81:
10552 // VUITOD, VULTOD
10553 O << ".f64.u32\t";
10554 printOperand(MI, OpNo: 0, STI, O);
10555 O << ", ";
10556 printOperand(MI, OpNo: 1, STI, O);
10557 break;
10558 case 82:
10559 // VUITOH, VULTOH
10560 O << ".f16.u32\t";
10561 printOperand(MI, OpNo: 0, STI, O);
10562 O << ", ";
10563 printOperand(MI, OpNo: 1, STI, O);
10564 break;
10565 case 83:
10566 // t2ADCrr, t2ADCrs, t2ADDri, t2ADDrr, t2ADDrs, t2ADDspImm, t2ADR, t2ANDr...
10567 O << ".w\t";
10568 break;
10569 case 84:
10570 // t2SRSDB, t2SRSIA
10571 O << "\tsp, ";
10572 printOperand(MI, OpNo: 0, STI, O);
10573 return;
10574 break;
10575 case 85:
10576 // t2SRSDB_UPD, t2SRSIA_UPD
10577 O << "\tsp!, ";
10578 printOperand(MI, OpNo: 0, STI, O);
10579 return;
10580 break;
10581 case 86:
10582 // t2SUBS_PC_LR
10583 O << "\tpc, lr, ";
10584 printOperand(MI, OpNo: 0, STI, O);
10585 return;
10586 break;
10587 case 87:
10588 // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
10589 printPredicateOperand(MI, OpNum: 4, STI, O);
10590 O << "\t";
10591 printOperand(MI, OpNo: 0, STI, O);
10592 O << ", ";
10593 break;
10594 case 88:
10595 // tMOVi8, tMVN, tRSB
10596 printPredicateOperand(MI, OpNum: 3, STI, O);
10597 O << "\t";
10598 printOperand(MI, OpNo: 0, STI, O);
10599 O << ", ";
10600 printOperand(MI, OpNo: 2, STI, O);
10601 break;
10602 }
10603
10604
10605 // Fragment 2 encoded into 7 bits for 71 unique commands.
10606 switch ((Bits >> 26) & 127) {
10607 default: llvm_unreachable("Invalid command number.");
10608 case 0:
10609 // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
10610 printOperand(MI, OpNo: 0, STI, O);
10611 break;
10612 case 1:
10613 // ITasm, t2IT
10614 printMandatoryPredicateOperand(MI, OpNum: 0, STI, O);
10615 return;
10616 break;
10617 case 2:
10618 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
10619 printVectorListThreeAllLanes(MI, OpNum: 0, STI, O);
10620 O << ", ";
10621 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10622 break;
10623 case 3:
10624 // VLD3DUPqAsm_16, VLD3DUPqAsm_32, VLD3DUPqAsm_8, VLD3DUPqWB_fixed_Asm_16...
10625 printVectorListThreeSpacedAllLanes(MI, OpNum: 0, STI, O);
10626 O << ", ";
10627 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10628 break;
10629 case 4:
10630 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
10631 printVectorListThree(MI, OpNum: 0, STI, O);
10632 O << ", ";
10633 break;
10634 case 5:
10635 // VLD3qAsm_16, VLD3qAsm_32, VLD3qAsm_8, VLD3qWB_fixed_Asm_16, VLD3qWB_fi...
10636 printVectorListThreeSpaced(MI, OpNum: 0, STI, O);
10637 O << ", ";
10638 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10639 break;
10640 case 6:
10641 // VLD4DUPdAsm_16, VLD4DUPdAsm_32, VLD4DUPdAsm_8, VLD4DUPdWB_fixed_Asm_16...
10642 printVectorListFourAllLanes(MI, OpNum: 0, STI, O);
10643 O << ", ";
10644 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10645 break;
10646 case 7:
10647 // VLD4DUPqAsm_16, VLD4DUPqAsm_32, VLD4DUPqAsm_8, VLD4DUPqWB_fixed_Asm_16...
10648 printVectorListFourSpacedAllLanes(MI, OpNum: 0, STI, O);
10649 O << ", ";
10650 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10651 break;
10652 case 8:
10653 // VLD4dAsm_16, VLD4dAsm_32, VLD4dAsm_8, VLD4dWB_fixed_Asm_16, VLD4dWB_fi...
10654 printVectorListFour(MI, OpNum: 0, STI, O);
10655 O << ", ";
10656 break;
10657 case 9:
10658 // VLD4qAsm_16, VLD4qAsm_32, VLD4qAsm_8, VLD4qWB_fixed_Asm_16, VLD4qWB_fi...
10659 printVectorListFourSpaced(MI, OpNum: 0, STI, O);
10660 O << ", ";
10661 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10662 break;
10663 case 10:
10664 // t2LDRB_OFFSET_imm, t2LDRH_OFFSET_imm, t2LDRSB_OFFSET_imm, t2LDRSH_OFFS...
10665 printT2AddrModeImm8Operand<false>(MI, OpNum: 1, STI, O);
10666 return;
10667 break;
10668 case 11:
10669 // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
10670 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10671 break;
10672 case 12:
10673 // t2LDRB_PRE_imm, t2LDRH_PRE_imm, t2LDRSB_PRE_imm, t2LDRSH_PRE_imm, t2LD...
10674 printT2AddrModeImm8Operand<true>(MI, OpNum: 1, STI, O);
10675 O << '!';
10676 return;
10677 break;
10678 case 13:
10679 // AESD, AESE, BF16_VCVTB, BF16_VCVTT, CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX...
10680 printOperand(MI, OpNo: 2, STI, O);
10681 break;
10682 case 14:
10683 // AESIMC, AESMC, BF16_VCVT, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, C...
10684 printOperand(MI, OpNo: 1, STI, O);
10685 break;
10686 case 15:
10687 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, CD...
10688 printOperand(MI, OpNo: 3, STI, O);
10689 break;
10690 case 16:
10691 // BL_pred, Bcc, t2B, t2BFLi, t2BFLr, t2BFi, t2BFr, t2Bcc, tB, tBcc
10692 printOperand(MI, Address, OpNum: 0, STI, O);
10693 break;
10694 case 17:
10695 // CDE_CX1A, CDE_CX1DA, CDE_CX2A, CDE_CX2DA, CDE_CX3A, CDE_CX3DA, CDE_VCX...
10696 printPImmediate(MI, OpNum: 1, STI, O);
10697 O << ", ";
10698 break;
10699 case 18:
10700 // CDE_CX1D, MVE_LCTP, MVE_VCVTf16s16n, MVE_VCVTf16u16n, MVE_VCVTf32s32n,...
10701 return;
10702 break;
10703 case 19:
10704 // CDE_CX2D, CDE_CX3D, FCONSTD, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, M...
10705 O << ", ";
10706 break;
10707 case 20:
10708 // CDP, LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OP...
10709 printPImmediate(MI, OpNum: 0, STI, O);
10710 O << ", ";
10711 break;
10712 case 21:
10713 // CDP2
10714 printCImmediate(MI, OpNum: 2, STI, O);
10715 O << ", ";
10716 printCImmediate(MI, OpNum: 3, STI, O);
10717 O << ", ";
10718 printCImmediate(MI, OpNum: 4, STI, O);
10719 O << ", ";
10720 printOperand(MI, OpNo: 5, STI, O);
10721 return;
10722 break;
10723 case 22:
10724 // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
10725 printCPSIFlag(MI, OpNum: 1, STI, O);
10726 break;
10727 case 23:
10728 // LDAEXD, LDREXD
10729 printGPRPairOperand(MI, OpNum: 0, STI, O);
10730 O << ", ";
10731 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10732 return;
10733 break;
10734 case 24:
10735 // LDC2L_OFFSET, LDC2_OFFSET, STC2L_OFFSET, STC2_OFFSET
10736 printAddrMode5Operand<false>(MI, OpNum: 2, STI, O);
10737 return;
10738 break;
10739 case 25:
10740 // LDC2L_OPTION, LDC2L_POST, LDC2_OPTION, LDC2_POST, STC2L_OPTION, STC2L_...
10741 printAddrMode7Operand(MI, OpNum: 2, STI, O);
10742 break;
10743 case 26:
10744 // LDC2L_PRE, LDC2_PRE, STC2L_PRE, STC2_PRE
10745 printAddrMode5Operand<true>(MI, OpNum: 2, STI, O);
10746 O << '!';
10747 return;
10748 break;
10749 case 27:
10750 // MRRC, t2MRRC, t2MRRC2
10751 printPImmediate(MI, OpNum: 2, STI, O);
10752 O << ", ";
10753 printOperand(MI, OpNo: 3, STI, O);
10754 O << ", ";
10755 printOperand(MI, OpNo: 0, STI, O);
10756 O << ", ";
10757 printOperand(MI, OpNo: 1, STI, O);
10758 O << ", ";
10759 printCImmediate(MI, OpNum: 4, STI, O);
10760 return;
10761 break;
10762 case 28:
10763 // MSR, MSRi, t2MSR_AR, t2MSR_M
10764 printMSRMaskOperand(MI, OpNum: 0, STI, O);
10765 O << ", ";
10766 break;
10767 case 29:
10768 // MSRbanked, t2MSRbanked
10769 printBankedRegOperand(MI, OpNum: 0, STI, O);
10770 O << ", ";
10771 printOperand(MI, OpNo: 1, STI, O);
10772 return;
10773 break;
10774 case 30:
10775 // MVE_VCMPf16, MVE_VCMPf16r, MVE_VCMPf32, MVE_VCMPf32r, MVE_VCMPi16, MVE...
10776 printMandatoryRestrictedPredicateOperand(MI, OpNum: 3, STI, O);
10777 O << ", ";
10778 printOperand(MI, OpNo: 1, STI, O);
10779 O << ", ";
10780 printOperand(MI, OpNo: 2, STI, O);
10781 return;
10782 break;
10783 case 31:
10784 // MVE_VMOVimmi64, VMOVv1i64, VMOVv2i64
10785 printVMOVModImmOperand(MI, OpNum: 1, STI, O);
10786 return;
10787 break;
10788 case 32:
10789 // VCMPEZD, VCMPZD, tRSB
10790 O << ", #0";
10791 return;
10792 break;
10793 case 33:
10794 // VLD1DUPd16, VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32, VLD...
10795 printVectorListOneAllLanes(MI, OpNum: 0, STI, O);
10796 O << ", ";
10797 break;
10798 case 34:
10799 // VLD1DUPq16, VLD1DUPq16wb_fixed, VLD1DUPq16wb_register, VLD1DUPq32, VLD...
10800 printVectorListTwoAllLanes(MI, OpNum: 0, STI, O);
10801 O << ", ";
10802 break;
10803 case 35:
10804 // VLD1d16, VLD1d16wb_fixed, VLD1d16wb_register, VLD1d32, VLD1d32wb_fixed...
10805 printVectorListOne(MI, OpNum: 0, STI, O);
10806 O << ", ";
10807 break;
10808 case 36:
10809 // VLD1q16, VLD1q16wb_fixed, VLD1q16wb_register, VLD1q32, VLD1q32wb_fixed...
10810 printVectorListTwo(MI, OpNum: 0, STI, O);
10811 O << ", ";
10812 break;
10813 case 37:
10814 // VLD2DUPd16x2, VLD2DUPd16x2wb_fixed, VLD2DUPd16x2wb_register, VLD2DUPd3...
10815 printVectorListTwoSpacedAllLanes(MI, OpNum: 0, STI, O);
10816 O << ", ";
10817 break;
10818 case 38:
10819 // VLD2b16, VLD2b16wb_fixed, VLD2b16wb_register, VLD2b32, VLD2b32wb_fixed...
10820 printVectorListTwoSpaced(MI, OpNum: 0, STI, O);
10821 O << ", ";
10822 break;
10823 case 39:
10824 // VLDR_FPCXTNS_off, VLDR_FPCXTS_off, VLDR_FPSCR_off, VLDR_VPR_off, VSTR_...
10825 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 0, STI, O);
10826 return;
10827 break;
10828 case 40:
10829 // VLDR_FPCXTNS_pre, VLDR_FPCXTS_pre, VLDR_FPSCR_pre, VLDR_VPR_pre, VSTR_...
10830 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 1, STI, O);
10831 O << '!';
10832 return;
10833 break;
10834 case 41:
10835 // VLDR_FPSCR_NZCVQC_off, VLDR_P0_off, VSTR_FPSCR_NZCVQC_off, VSTR_P0_off
10836 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 1, STI, O);
10837 return;
10838 break;
10839 case 42:
10840 // VLDR_FPSCR_NZCVQC_pre, VLDR_P0_pre, VSTR_FPSCR_NZCVQC_pre, VSTR_P0_pre
10841 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 2, STI, O);
10842 O << '!';
10843 return;
10844 break;
10845 case 43:
10846 // VSCCLRMD, VSCCLRMS, t2CLRM, tPOP, tPUSH
10847 printRegisterList(MI, OpNum: 2, STI, O);
10848 return;
10849 break;
10850 case 44:
10851 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST2LNd16_UPD, VST2LNd32_U...
10852 printOperand(MI, OpNo: 4, STI, O);
10853 break;
10854 case 45:
10855 // VST1d16, VST1d32, VST1d64, VST1d8
10856 printVectorListOne(MI, OpNum: 2, STI, O);
10857 O << ", ";
10858 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10859 return;
10860 break;
10861 case 46:
10862 // VST1d16Q, VST1d32Q, VST1d64Q, VST1d8Q, VST2q16, VST2q32, VST2q8
10863 printVectorListFour(MI, OpNum: 2, STI, O);
10864 O << ", ";
10865 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10866 return;
10867 break;
10868 case 47:
10869 // VST1d16Qwb_fixed, VST1d32Qwb_fixed, VST1d64Qwb_fixed, VST1d8Qwb_fixed,...
10870 printVectorListFour(MI, OpNum: 3, STI, O);
10871 O << ", ";
10872 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10873 O << '!';
10874 return;
10875 break;
10876 case 48:
10877 // VST1d16Qwb_register, VST1d32Qwb_register, VST1d64Qwb_register, VST1d8Q...
10878 printVectorListFour(MI, OpNum: 4, STI, O);
10879 O << ", ";
10880 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10881 O << ", ";
10882 printOperand(MI, OpNo: 3, STI, O);
10883 return;
10884 break;
10885 case 49:
10886 // VST1d16T, VST1d32T, VST1d64T, VST1d8T
10887 printVectorListThree(MI, OpNum: 2, STI, O);
10888 O << ", ";
10889 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10890 return;
10891 break;
10892 case 50:
10893 // VST1d16Twb_fixed, VST1d32Twb_fixed, VST1d64Twb_fixed, VST1d8Twb_fixed
10894 printVectorListThree(MI, OpNum: 3, STI, O);
10895 O << ", ";
10896 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10897 O << '!';
10898 return;
10899 break;
10900 case 51:
10901 // VST1d16Twb_register, VST1d32Twb_register, VST1d64Twb_register, VST1d8T...
10902 printVectorListThree(MI, OpNum: 4, STI, O);
10903 O << ", ";
10904 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10905 O << ", ";
10906 printOperand(MI, OpNo: 3, STI, O);
10907 return;
10908 break;
10909 case 52:
10910 // VST1d16wb_fixed, VST1d32wb_fixed, VST1d64wb_fixed, VST1d8wb_fixed
10911 printVectorListOne(MI, OpNum: 3, STI, O);
10912 O << ", ";
10913 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10914 O << '!';
10915 return;
10916 break;
10917 case 53:
10918 // VST1d16wb_register, VST1d32wb_register, VST1d64wb_register, VST1d8wb_r...
10919 printVectorListOne(MI, OpNum: 4, STI, O);
10920 O << ", ";
10921 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10922 O << ", ";
10923 printOperand(MI, OpNo: 3, STI, O);
10924 return;
10925 break;
10926 case 54:
10927 // VST1q16, VST1q32, VST1q64, VST1q8, VST2d16, VST2d32, VST2d8
10928 printVectorListTwo(MI, OpNum: 2, STI, O);
10929 O << ", ";
10930 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10931 return;
10932 break;
10933 case 55:
10934 // VST1q16wb_fixed, VST1q32wb_fixed, VST1q64wb_fixed, VST1q8wb_fixed, VST...
10935 printVectorListTwo(MI, OpNum: 3, STI, O);
10936 O << ", ";
10937 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10938 O << '!';
10939 return;
10940 break;
10941 case 56:
10942 // VST1q16wb_register, VST1q32wb_register, VST1q64wb_register, VST1q8wb_r...
10943 printVectorListTwo(MI, OpNum: 4, STI, O);
10944 O << ", ";
10945 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10946 O << ", ";
10947 printOperand(MI, OpNo: 3, STI, O);
10948 return;
10949 break;
10950 case 57:
10951 // VST2b16, VST2b32, VST2b8
10952 printVectorListTwoSpaced(MI, OpNum: 2, STI, O);
10953 O << ", ";
10954 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10955 return;
10956 break;
10957 case 58:
10958 // VST2b16wb_fixed, VST2b32wb_fixed, VST2b8wb_fixed
10959 printVectorListTwoSpaced(MI, OpNum: 3, STI, O);
10960 O << ", ";
10961 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10962 O << '!';
10963 return;
10964 break;
10965 case 59:
10966 // VST2b16wb_register, VST2b32wb_register, VST2b8wb_register
10967 printVectorListTwoSpaced(MI, OpNum: 4, STI, O);
10968 O << ", ";
10969 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10970 O << ", ";
10971 printOperand(MI, OpNo: 3, STI, O);
10972 return;
10973 break;
10974 case 60:
10975 // t2BFic, tCBNZ, tCBZ
10976 printOperand(MI, Address, OpNum: 1, STI, O);
10977 break;
10978 case 61:
10979 // t2DMB, t2DSB
10980 printMemBOption(MI, OpNum: 0, STI, O);
10981 return;
10982 break;
10983 case 62:
10984 // t2ISB
10985 printInstSyncBOption(MI, OpNum: 0, STI, O);
10986 return;
10987 break;
10988 case 63:
10989 // t2PLDWi12, t2PLDi12, t2PLIi12
10990 printAddrModeImm12Operand<false>(MI, OpNum: 0, STI, O);
10991 return;
10992 break;
10993 case 64:
10994 // t2PLDWi8, t2PLDi8, t2PLIi8
10995 printT2AddrModeImm8Operand<false>(MI, OpNum: 0, STI, O);
10996 return;
10997 break;
10998 case 65:
10999 // t2PLDWs, t2PLDs, t2PLIs
11000 printT2AddrModeSoRegOperand(MI, OpNum: 0, STI, O);
11001 return;
11002 break;
11003 case 66:
11004 // t2PLDpci, t2PLIpci
11005 printThumbLdrLabelOperand(MI, OpNum: 0, STI, O);
11006 return;
11007 break;
11008 case 67:
11009 // t2TBB
11010 printAddrModeTBB(MI, OpNum: 0, STI, O);
11011 return;
11012 break;
11013 case 68:
11014 // t2TBH
11015 printAddrModeTBH(MI, OpNum: 0, STI, O);
11016 return;
11017 break;
11018 case 69:
11019 // t2TSB
11020 printTraceSyncBOption(MI, OpNum: 0, STI, O);
11021 return;
11022 break;
11023 case 70:
11024 // tBL, tBLXi
11025 printOperand(MI, Address, OpNum: 2, STI, O);
11026 return;
11027 break;
11028 }
11029
11030
11031 // Fragment 3 encoded into 6 bits for 38 unique commands.
11032 switch ((Bits >> 33) & 63) {
11033 default: llvm_unreachable("Invalid command number.");
11034 case 0:
11035 // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
11036 O << ", ";
11037 break;
11038 case 1:
11039 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPqAsm_16, VLD3DUP...
11040 return;
11041 break;
11042 case 2:
11043 // VLD3DUPdWB_fixed_Asm_16, VLD3DUPdWB_fixed_Asm_32, VLD3DUPdWB_fixed_Asm...
11044 O << '!';
11045 return;
11046 break;
11047 case 3:
11048 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
11049 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11050 break;
11051 case 4:
11052 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, MVE_VMOV_q_rr, VBF16MALBQI, VBF16MAL...
11053 printVectorIndex(MI, OpNum: 4, STI, O);
11054 break;
11055 case 5:
11056 // CDE_CX1A, CDE_CX2A, CDE_CX3A, CDE_VCX1A_vec, CDE_VCX1_vec, CDE_VCX2A_v...
11057 printOperand(MI, OpNo: 0, STI, O);
11058 O << ", ";
11059 break;
11060 case 6:
11061 // CDE_CX1DA, CDE_CX2DA, CDE_CX3DA
11062 printGPRPairOperand(MI, OpNum: 0, STI, O);
11063 O << ", ";
11064 printOperand(MI, OpNo: 3, STI, O);
11065 break;
11066 case 7:
11067 // CDE_CX2D, CDE_CX3D
11068 printOperand(MI, OpNo: 3, STI, O);
11069 break;
11070 case 8:
11071 // CDP, MCR, MCRR, MSR, VABSD, VADDD, VCMPD, VCMPED, VDIVD, VMOVD, VMULD,...
11072 printOperand(MI, OpNo: 1, STI, O);
11073 break;
11074 case 9:
11075 // FCONSTD
11076 printFPImmOperand(MI, OpNum: 1, STI, O);
11077 return;
11078 break;
11079 case 10:
11080 // FLDMXDB_UPD, FLDMXIA_UPD, FSTMXDB_UPD, FSTMXIA_UPD, LDMDA_UPD, LDMDB_U...
11081 O << "!, ";
11082 printRegisterList(MI, OpNum: 4, STI, O);
11083 break;
11084 case 11:
11085 // LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OPTION,...
11086 printCImmediate(MI, OpNum: 1, STI, O);
11087 O << ", ";
11088 break;
11089 case 12:
11090 // MRC, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, MVE_VCVTf32s32_fix, MVE_V...
11091 printOperand(MI, OpNo: 2, STI, O);
11092 break;
11093 case 13:
11094 // MRS, t2MRS_AR
11095 O << ", apsr";
11096 return;
11097 break;
11098 case 14:
11099 // MRSsys, t2MRSsys_AR
11100 O << ", spsr";
11101 return;
11102 break;
11103 case 15:
11104 // MSRi
11105 printModImmOperand(MI, OpNum: 1, STI, O);
11106 return;
11107 break;
11108 case 16:
11109 // MVE_VMOV_to_lane_16, MVE_VMOV_to_lane_32, MVE_VMOV_to_lane_8, VSETLNi1...
11110 printVectorIndex(MI, OpNum: 3, STI, O);
11111 O << ", ";
11112 printOperand(MI, OpNo: 2, STI, O);
11113 return;
11114 break;
11115 case 17:
11116 // VCMPEZH, VCMPEZS, VCMPZH, VCMPZS
11117 O << ", #0";
11118 return;
11119 break;
11120 case 18:
11121 // VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32wb_fixed, VLD1DUP...
11122 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11123 break;
11124 case 19:
11125 // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
11126 O << '[';
11127 break;
11128 case 20:
11129 // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
11130 O << "[], ";
11131 printOperand(MI, OpNo: 1, STI, O);
11132 O << "[], ";
11133 printOperand(MI, OpNo: 2, STI, O);
11134 break;
11135 case 21:
11136 // VLDR_FPCXTNS_post, VLDR_FPCXTS_post, VLDR_FPSCR_post, VLDR_VPR_post, V...
11137 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 2, STI, O);
11138 return;
11139 break;
11140 case 22:
11141 // VLDR_FPSCR_NZCVQC_post, VLDR_P0_post, VSTR_FPSCR_NZCVQC_post, VSTR_P0_...
11142 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 3, STI, O);
11143 return;
11144 break;
11145 case 23:
11146 // VMRS
11147 O << ", fpscr";
11148 return;
11149 break;
11150 case 24:
11151 // VMRS_FPCXTNS
11152 O << ", fpcxtns";
11153 return;
11154 break;
11155 case 25:
11156 // VMRS_FPCXTS
11157 O << ", fpcxts";
11158 return;
11159 break;
11160 case 26:
11161 // VMRS_FPEXC
11162 O << ", fpexc";
11163 return;
11164 break;
11165 case 27:
11166 // VMRS_FPINST
11167 O << ", fpinst";
11168 return;
11169 break;
11170 case 28:
11171 // VMRS_FPINST2
11172 O << ", fpinst2";
11173 return;
11174 break;
11175 case 29:
11176 // VMRS_FPSCR_NZCVQC
11177 O << ", fpscr_nzcvqc";
11178 return;
11179 break;
11180 case 30:
11181 // VMRS_FPSID
11182 O << ", fpsid";
11183 return;
11184 break;
11185 case 31:
11186 // VMRS_MVFR0
11187 O << ", mvfr0";
11188 return;
11189 break;
11190 case 32:
11191 // VMRS_MVFR1
11192 O << ", mvfr1";
11193 return;
11194 break;
11195 case 33:
11196 // VMRS_MVFR2
11197 O << ", mvfr2";
11198 return;
11199 break;
11200 case 34:
11201 // VMRS_P0
11202 O << ", p0";
11203 return;
11204 break;
11205 case 35:
11206 // VMRS_VPR
11207 O << ", vpr";
11208 return;
11209 break;
11210 case 36:
11211 // VSHTOH, VTOSHH, VTOUHH, VUHTOH
11212 printFBits16(MI, OpNum: 2, STI, O);
11213 return;
11214 break;
11215 case 37:
11216 // VSLTOD, VSLTOH, VSLTOS, VTOSLD, VTOSLH, VTOSLS, VTOULD, VTOULH, VTOULS...
11217 printFBits32(MI, OpNum: 2, STI, O);
11218 return;
11219 break;
11220 }
11221
11222
11223 // Fragment 4 encoded into 7 bits for 78 unique commands.
11224 switch ((Bits >> 39) & 127) {
11225 default: llvm_unreachable("Invalid command number.");
11226 case 0:
11227 // ASRi, ASRr, LDRConstPool, LSLi, LSLr, LSRi, LSRr, RORi, RORr, RRXi, t2...
11228 printOperand(MI, OpNo: 1, STI, O);
11229 break;
11230 case 1:
11231 // LDRBT_POST, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRBT_POST, STRT_P...
11232 printAddrMode7Operand(MI, OpNum: 1, STI, O);
11233 return;
11234 break;
11235 case 2:
11236 // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
11237 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11238 break;
11239 case 3:
11240 // VLD3DUPdWB_register_Asm_16, VLD3DUPdWB_register_Asm_32, VLD3DUPdWB_reg...
11241 printOperand(MI, OpNo: 3, STI, O);
11242 break;
11243 case 4:
11244 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD4dAsm_16, VLD4dAsm_32, VLD4dA...
11245 return;
11246 break;
11247 case 5:
11248 // VLD3dWB_fixed_Asm_16, VLD3dWB_fixed_Asm_32, VLD3dWB_fixed_Asm_8, VLD4d...
11249 O << '!';
11250 return;
11251 break;
11252 case 6:
11253 // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
11254 O << ", ";
11255 break;
11256 case 7:
11257 // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
11258 printT2AddrModeImm8OffsetOperand(MI, OpNum: 2, STI, O);
11259 return;
11260 break;
11261 case 8:
11262 // t2MOVSsi, t2MOVsi, t2CMNrs, t2CMPrs, t2MVNs, t2TEQrs, t2TSTrs
11263 printT2SOOperand(MI, OpNum: 1, STI, O);
11264 return;
11265 break;
11266 case 9:
11267 // t2MOVSsr, t2MOVsr, CMNrsr, CMPrsr, MOVsr, MVNsr, TEQrsr, TSTrsr
11268 printSORegRegOperand(MI, OpNum: 1, STI, O);
11269 return;
11270 break;
11271 case 10:
11272 // ADR, t2ADR
11273 printAdrLabelOperand<0>(MI, OpNum: 1, STI, O);
11274 return;
11275 break;
11276 case 11:
11277 // BFC, t2BFC
11278 printBitfieldInvMaskImmOperand(MI, OpNum: 2, STI, O);
11279 return;
11280 break;
11281 case 12:
11282 // BFI, CDE_VCX1_vec, CDE_VCX2_vec, CDE_VCX3_vec, CPS3p, CRC32B, CRC32CB,...
11283 printOperand(MI, OpNo: 2, STI, O);
11284 break;
11285 case 13:
11286 // CDE_VCX2A_fpdp, CDE_VCX2A_fpsp, CDE_VCX3A_fpdp, CDE_VCX3A_fpsp
11287 printOperand(MI, OpNo: 4, STI, O);
11288 break;
11289 case 14:
11290 // CMNri, CMPri, MOVi, MVNi, TEQri, TSTri
11291 printModImmOperand(MI, OpNum: 1, STI, O);
11292 return;
11293 break;
11294 case 15:
11295 // CMNrsi, CMPrsi, MOVsi, MVNsi, TEQrsi, TSTrsi
11296 printSORegImmOperand(MI, OpNum: 1, STI, O);
11297 return;
11298 break;
11299 case 16:
11300 // FCONSTH, FCONSTS, MVE_VMOVimmf32, VMOVv2f32, VMOVv4f32
11301 printFPImmOperand(MI, OpNum: 1, STI, O);
11302 return;
11303 break;
11304 case 17:
11305 // FLDMXIA, FSTMXIA, LDMDA, LDMDB, LDMIA, LDMIB, STMDA, STMDB, STMIA, STM...
11306 printRegisterList(MI, OpNum: 3, STI, O);
11307 break;
11308 case 18:
11309 // LDC2L_OPTION, LDC2_OPTION, STC2L_OPTION, STC2_OPTION
11310 printCoprocOptionImm(MI, OpNum: 3, STI, O);
11311 return;
11312 break;
11313 case 19:
11314 // LDC2L_POST, LDC2_POST, STC2L_POST, STC2_POST
11315 printPostIdxImm8s4Operand(MI, OpNum: 3, STI, O);
11316 return;
11317 break;
11318 case 20:
11319 // LDCL_OFFSET, LDC_OFFSET, STCL_OFFSET, STC_OFFSET, t2LDC2L_OFFSET, t2LD...
11320 printAddrMode5Operand<false>(MI, OpNum: 2, STI, O);
11321 return;
11322 break;
11323 case 21:
11324 // LDCL_OPTION, LDCL_POST, LDC_OPTION, LDC_POST, LDRBT_POST_IMM, LDRBT_PO...
11325 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11326 break;
11327 case 22:
11328 // LDCL_PRE, LDC_PRE, STCL_PRE, STC_PRE, t2LDC2L_PRE, t2LDC2_PRE, t2LDCL_...
11329 printAddrMode5Operand<true>(MI, OpNum: 2, STI, O);
11330 O << '!';
11331 return;
11332 break;
11333 case 23:
11334 // LDRB_PRE_IMM, LDR_PRE_IMM, STRB_PRE_IMM, STR_PRE_IMM
11335 printAddrModeImm12Operand<true>(MI, OpNum: 2, STI, O);
11336 O << '!';
11337 return;
11338 break;
11339 case 24:
11340 // LDRB_PRE_REG, LDR_PRE_REG, STRB_PRE_REG, STR_PRE_REG
11341 printAddrMode2Operand(MI, OpNum: 2, STI, O);
11342 O << '!';
11343 return;
11344 break;
11345 case 25:
11346 // LDRBi12, LDRcp, LDRi12, STRBi12, STRi12, t2LDRBi12, t2LDRHi12, t2LDRSB...
11347 printAddrModeImm12Operand<false>(MI, OpNum: 1, STI, O);
11348 return;
11349 break;
11350 case 26:
11351 // LDRBrs, LDRrs, STRBrs, STRrs
11352 printAddrMode2Operand(MI, OpNum: 1, STI, O);
11353 return;
11354 break;
11355 case 27:
11356 // LDRH, LDRSB, LDRSH, STRH
11357 printAddrMode3Operand<false>(MI, Op: 1, STI, O);
11358 return;
11359 break;
11360 case 28:
11361 // LDRH_PRE, LDRSB_PRE, LDRSH_PRE, STRH_PRE
11362 printAddrMode3Operand<true>(MI, Op: 2, STI, O);
11363 O << '!';
11364 return;
11365 break;
11366 case 29:
11367 // MCR2, MRC2
11368 printCImmediate(MI, OpNum: 3, STI, O);
11369 O << ", ";
11370 printCImmediate(MI, OpNum: 4, STI, O);
11371 O << ", ";
11372 printOperand(MI, OpNo: 5, STI, O);
11373 return;
11374 break;
11375 case 30:
11376 // MRSbanked, t2MRSbanked
11377 printBankedRegOperand(MI, OpNum: 1, STI, O);
11378 return;
11379 break;
11380 case 31:
11381 // MVE_VBICimmi16, MVE_VBICimmi32, MVE_VORRimmi16, MVE_VORRimmi32
11382 printVMOVModImmOperand(MI, OpNum: 2, STI, O);
11383 return;
11384 break;
11385 case 32:
11386 // MVE_VLDRBS16, MVE_VLDRBS32, MVE_VLDRBU16, MVE_VLDRBU32, MVE_VLDRBU8, M...
11387 printT2AddrModeImm8Operand<false>(MI, OpNum: 1, STI, O);
11388 return;
11389 break;
11390 case 33:
11391 // MVE_VLDRBS16_pre, MVE_VLDRBS32_pre, MVE_VLDRBU16_pre, MVE_VLDRBU32_pre...
11392 printT2AddrModeImm8Operand<false>(MI, OpNum: 2, STI, O);
11393 O << '!';
11394 return;
11395 break;
11396 case 34:
11397 // MVE_VLDRBS16_rq, MVE_VLDRBS32_rq, MVE_VLDRBU16_rq, MVE_VLDRBU32_rq, MV...
11398 printMveAddrModeRQOperand<0>(MI, OpNum: 1, STI, O);
11399 return;
11400 break;
11401 case 35:
11402 // MVE_VLDRBU8_pre, MVE_VLDRHU16_pre, MVE_VLDRWU32_pre, MVE_VSTRBU8_pre, ...
11403 printT2AddrModeImm8Operand<true>(MI, OpNum: 2, STI, O);
11404 O << '!';
11405 return;
11406 break;
11407 case 36:
11408 // MVE_VLDRDU64_rq, MVE_VSTRD64_rq
11409 printMveAddrModeRQOperand<3>(MI, OpNum: 1, STI, O);
11410 return;
11411 break;
11412 case 37:
11413 // MVE_VLDRHS32_rq, MVE_VLDRHU16_rq, MVE_VLDRHU32_rq, MVE_VSTRH16_rq, MVE...
11414 printMveAddrModeRQOperand<1>(MI, OpNum: 1, STI, O);
11415 return;
11416 break;
11417 case 38:
11418 // MVE_VLDRWU32_rq, MVE_VSTRW32_rq
11419 printMveAddrModeRQOperand<2>(MI, OpNum: 1, STI, O);
11420 return;
11421 break;
11422 case 39:
11423 // MVE_VMOVimmi16, MVE_VMOVimmi32, MVE_VMOVimmi8, MVE_VMVNimmi16, MVE_VMV...
11424 printVMOVModImmOperand(MI, OpNum: 1, STI, O);
11425 return;
11426 break;
11427 case 40:
11428 // MVE_WLSTP_16, MVE_WLSTP_32, MVE_WLSTP_64, MVE_WLSTP_8, t2BFic, t2WLS
11429 printOperand(MI, Address, OpNum: 2, STI, O);
11430 break;
11431 case 41:
11432 // SSAT, SSAT16, t2SSAT, t2SSAT16
11433 printImmPlusOneOperand(MI, OpNum: 1, STI, O);
11434 O << ", ";
11435 printOperand(MI, OpNo: 2, STI, O);
11436 break;
11437 case 42:
11438 // STLEXD, STREXD
11439 printGPRPairOperand(MI, OpNum: 1, STI, O);
11440 O << ", ";
11441 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11442 return;
11443 break;
11444 case 43:
11445 // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST2LNd16, VST2LNd32, VST2LNd8, VST2LN...
11446 printNoHashImmediate(MI, OpNum: 4, STI, O);
11447 break;
11448 case 44:
11449 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
11450 printNoHashImmediate(MI, OpNum: 6, STI, O);
11451 break;
11452 case 45:
11453 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
11454 printNoHashImmediate(MI, OpNum: 8, STI, O);
11455 O << "], ";
11456 break;
11457 case 46:
11458 // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
11459 O << "[]}, ";
11460 break;
11461 case 47:
11462 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
11463 printNoHashImmediate(MI, OpNum: 10, STI, O);
11464 O << "], ";
11465 printOperand(MI, OpNo: 1, STI, O);
11466 O << '[';
11467 printNoHashImmediate(MI, OpNum: 10, STI, O);
11468 O << "], ";
11469 printOperand(MI, OpNo: 2, STI, O);
11470 O << '[';
11471 printNoHashImmediate(MI, OpNum: 10, STI, O);
11472 break;
11473 case 48:
11474 // VLD4DUPd16, VLD4DUPd16_UPD, VLD4DUPd32, VLD4DUPd32_UPD, VLD4DUPd8, VLD...
11475 O << "[], ";
11476 printOperand(MI, OpNo: 3, STI, O);
11477 O << "[]}, ";
11478 break;
11479 case 49:
11480 // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
11481 printNoHashImmediate(MI, OpNum: 12, STI, O);
11482 O << "], ";
11483 printOperand(MI, OpNo: 1, STI, O);
11484 O << '[';
11485 printNoHashImmediate(MI, OpNum: 12, STI, O);
11486 O << "], ";
11487 printOperand(MI, OpNo: 2, STI, O);
11488 O << '[';
11489 printNoHashImmediate(MI, OpNum: 12, STI, O);
11490 O << "], ";
11491 printOperand(MI, OpNo: 3, STI, O);
11492 O << '[';
11493 printNoHashImmediate(MI, OpNum: 12, STI, O);
11494 O << "]}, ";
11495 printAddrMode6Operand(MI, OpNum: 5, STI, O);
11496 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
11497 return;
11498 break;
11499 case 50:
11500 // VLDRD, VLDRS, VSTRD, VSTRS
11501 printAddrMode5Operand<false>(MI, OpNum: 1, STI, O);
11502 return;
11503 break;
11504 case 51:
11505 // VLDRH, VSTRH
11506 printAddrMode5FP16Operand<false>(MI, OpNum: 1, STI, O);
11507 return;
11508 break;
11509 case 52:
11510 // VST1LNd16, VST1LNd32, VST1LNd8
11511 printNoHashImmediate(MI, OpNum: 3, STI, O);
11512 O << "]}, ";
11513 printAddrMode6Operand(MI, OpNum: 0, STI, O);
11514 return;
11515 break;
11516 case 53:
11517 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST3LNd16, VST3LNd32, VST3...
11518 printNoHashImmediate(MI, OpNum: 5, STI, O);
11519 break;
11520 case 54:
11521 // VST3LNd16_UPD, VST3LNd32_UPD, VST3LNd8_UPD, VST3LNq16_UPD, VST3LNq32_U...
11522 printNoHashImmediate(MI, OpNum: 7, STI, O);
11523 O << "], ";
11524 printOperand(MI, OpNo: 5, STI, O);
11525 O << '[';
11526 printNoHashImmediate(MI, OpNum: 7, STI, O);
11527 O << "], ";
11528 printOperand(MI, OpNo: 6, STI, O);
11529 O << '[';
11530 printNoHashImmediate(MI, OpNum: 7, STI, O);
11531 O << "]}, ";
11532 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11533 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11534 return;
11535 break;
11536 case 55:
11537 // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
11538 printOperand(MI, OpNo: 5, STI, O);
11539 O << ", ";
11540 printOperand(MI, OpNo: 6, STI, O);
11541 break;
11542 case 56:
11543 // VTBL1
11544 printVectorListOne(MI, OpNum: 1, STI, O);
11545 O << ", ";
11546 printOperand(MI, OpNo: 2, STI, O);
11547 return;
11548 break;
11549 case 57:
11550 // VTBL2
11551 printVectorListTwo(MI, OpNum: 1, STI, O);
11552 O << ", ";
11553 printOperand(MI, OpNo: 2, STI, O);
11554 return;
11555 break;
11556 case 58:
11557 // VTBL3
11558 printVectorListThree(MI, OpNum: 1, STI, O);
11559 O << ", ";
11560 printOperand(MI, OpNo: 2, STI, O);
11561 return;
11562 break;
11563 case 59:
11564 // VTBL4
11565 printVectorListFour(MI, OpNum: 1, STI, O);
11566 O << ", ";
11567 printOperand(MI, OpNo: 2, STI, O);
11568 return;
11569 break;
11570 case 60:
11571 // VTBX1
11572 printVectorListOne(MI, OpNum: 2, STI, O);
11573 O << ", ";
11574 printOperand(MI, OpNo: 3, STI, O);
11575 return;
11576 break;
11577 case 61:
11578 // VTBX2
11579 printVectorListTwo(MI, OpNum: 2, STI, O);
11580 O << ", ";
11581 printOperand(MI, OpNo: 3, STI, O);
11582 return;
11583 break;
11584 case 62:
11585 // VTBX3
11586 printVectorListThree(MI, OpNum: 2, STI, O);
11587 O << ", ";
11588 printOperand(MI, OpNo: 3, STI, O);
11589 return;
11590 break;
11591 case 63:
11592 // VTBX4
11593 printVectorListFour(MI, OpNum: 2, STI, O);
11594 O << ", ";
11595 printOperand(MI, OpNo: 3, STI, O);
11596 return;
11597 break;
11598 case 64:
11599 // sysLDMDA_UPD, sysLDMDB_UPD, sysLDMIA_UPD, sysLDMIB_UPD, sysSTMDA_UPD, ...
11600 O << " ^";
11601 return;
11602 break;
11603 case 65:
11604 // t2BFLi, t2BFi
11605 printOperand(MI, Address, OpNum: 1, STI, O);
11606 return;
11607 break;
11608 case 66:
11609 // t2LDRBpci, t2LDRHpci, t2LDRSBpci, t2LDRSHpci, t2LDRpci, tLDRpci
11610 printThumbLdrLabelOperand(MI, OpNum: 1, STI, O);
11611 return;
11612 break;
11613 case 67:
11614 // t2LDRBs, t2LDRHs, t2LDRSBs, t2LDRSHs, t2LDRs, t2STRBs, t2STRHs, t2STRs
11615 printT2AddrModeSoRegOperand(MI, OpNum: 1, STI, O);
11616 return;
11617 break;
11618 case 68:
11619 // t2LDREX
11620 printT2AddrModeImm0_1020s4Operand(MI, OpNum: 1, STI, O);
11621 return;
11622 break;
11623 case 69:
11624 // t2MRS_M
11625 printMSRMaskOperand(MI, OpNum: 1, STI, O);
11626 return;
11627 break;
11628 case 70:
11629 // tADDspi, tSUBspi
11630 printThumbS4ImmOperand(MI, OpNum: 2, STI, O);
11631 return;
11632 break;
11633 case 71:
11634 // tADR
11635 printAdrLabelOperand<2>(MI, Address, OpNum: 1, STI, O);
11636 return;
11637 break;
11638 case 72:
11639 // tASRri, tLSRri
11640 printThumbSRImm(MI, OpNum: 3, STI, O);
11641 return;
11642 break;
11643 case 73:
11644 // tLDRBi, tSTRBi
11645 printThumbAddrModeImm5S1Operand(MI, OpNum: 1, STI, O);
11646 return;
11647 break;
11648 case 74:
11649 // tLDRBr, tLDRHr, tLDRSB, tLDRSH, tLDRr, tSTRBr, tSTRHr, tSTRr
11650 printThumbAddrModeRROperand(MI, OpNum: 1, STI, O);
11651 return;
11652 break;
11653 case 75:
11654 // tLDRHi, tSTRHi
11655 printThumbAddrModeImm5S2Operand(MI, OpNum: 1, STI, O);
11656 return;
11657 break;
11658 case 76:
11659 // tLDRi, tSTRi
11660 printThumbAddrModeImm5S4Operand(MI, OpNum: 1, STI, O);
11661 return;
11662 break;
11663 case 77:
11664 // tLDRspi, tSTRspi
11665 printThumbAddrModeSPOperand(MI, OpNum: 1, STI, O);
11666 return;
11667 break;
11668 }
11669
11670
11671 // Fragment 5 encoded into 5 bits for 27 unique commands.
11672 switch ((Bits >> 46) & 31) {
11673 default: llvm_unreachable("Invalid command number.");
11674 case 0:
11675 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
11676 O << ", ";
11677 break;
11678 case 1:
11679 // LDRConstPool, RRXi, VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD2LN...
11680 return;
11681 break;
11682 case 2:
11683 // VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_fixed_Asm_8,...
11684 O << '!';
11685 return;
11686 break;
11687 case 3:
11688 // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
11689 printOperand(MI, OpNo: 3, STI, O);
11690 return;
11691 break;
11692 case 4:
11693 // CDE_CX2DA, CDE_CX3D, CDE_CX3DA, VLD1DUPd16wb_register, VLD1DUPd32wb_re...
11694 printOperand(MI, OpNo: 4, STI, O);
11695 break;
11696 case 5:
11697 // CDP, t2CDP, t2CDP2
11698 printCImmediate(MI, OpNum: 2, STI, O);
11699 O << ", ";
11700 printCImmediate(MI, OpNum: 3, STI, O);
11701 O << ", ";
11702 printCImmediate(MI, OpNum: 4, STI, O);
11703 O << ", ";
11704 printOperand(MI, OpNo: 5, STI, O);
11705 return;
11706 break;
11707 case 6:
11708 // MCR, MCRR, VADDD, VDIVD, VMULD, VNMULD, VSUBD, t2MCR, t2MCR2, t2MCRR, ...
11709 printOperand(MI, OpNo: 2, STI, O);
11710 break;
11711 case 7:
11712 // MRC, t2MRC, t2MRC2
11713 printOperand(MI, OpNo: 0, STI, O);
11714 O << ", ";
11715 printCImmediate(MI, OpNum: 3, STI, O);
11716 O << ", ";
11717 printCImmediate(MI, OpNum: 4, STI, O);
11718 O << ", ";
11719 printOperand(MI, OpNo: 5, STI, O);
11720 return;
11721 break;
11722 case 8:
11723 // MVE_VLDRBS16_post, MVE_VLDRBS32_post, MVE_VLDRBU16_post, MVE_VLDRBU32_...
11724 printT2AddrModeImm8OffsetOperand(MI, OpNum: 3, STI, O);
11725 return;
11726 break;
11727 case 9:
11728 // MVE_VMOV_from_lane_32, MVE_VMOV_from_lane_s16, MVE_VMOV_from_lane_s8, ...
11729 printVectorIndex(MI, OpNum: 2, STI, O);
11730 return;
11731 break;
11732 case 10:
11733 // MVE_VMOV_q_rr, VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_U...
11734 printOperand(MI, OpNo: 1, STI, O);
11735 break;
11736 case 11:
11737 // MVE_VSHLL_lws16bh, MVE_VSHLL_lws16th, MVE_VSHLL_lwu16bh, MVE_VSHLL_lwu...
11738 O << ", #16";
11739 return;
11740 break;
11741 case 12:
11742 // MVE_VSHLL_lws8bh, MVE_VSHLL_lws8th, MVE_VSHLL_lwu8bh, MVE_VSHLL_lwu8th
11743 O << ", #8";
11744 return;
11745 break;
11746 case 13:
11747 // SSAT, t2SSAT
11748 printShiftImmOperand(MI, OpNum: 3, STI, O);
11749 return;
11750 break;
11751 case 14:
11752 // SXTB, SXTB16, SXTH, UXTB, UXTB16, UXTH, t2SXTB, t2SXTB16, t2SXTH, t2UX...
11753 printRotImmOperand(MI, OpNum: 2, STI, O);
11754 return;
11755 break;
11756 case 15:
11757 // VCEQzv16i8, VCEQzv2f32, VCEQzv2i32, VCEQzv4f16, VCEQzv4f32, VCEQzv4i16...
11758 O << ", #0";
11759 return;
11760 break;
11761 case 16:
11762 // VCMLAv2f32_indexed, VCMLAv4f16_indexed, VCMLAv4f32_indexed, VCMLAv8f16...
11763 printVectorIndex(MI, OpNum: 4, STI, O);
11764 O << ", ";
11765 printComplexRotationOp<90, 0>(MI, OpNo: 5, STI, O);
11766 return;
11767 break;
11768 case 17:
11769 // VFMALDI, VFMALQI, VFMSLDI, VFMSLQI
11770 printVectorIndex(MI, OpNum: 3, STI, O);
11771 return;
11772 break;
11773 case 18:
11774 // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
11775 O << "]}, ";
11776 break;
11777 case 19:
11778 // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32, VLD4LNd16, VLD4L...
11779 O << "], ";
11780 break;
11781 case 20:
11782 // VLD3DUPd16, VLD3DUPd32, VLD3DUPd8, VLD3DUPq16, VLD3DUPq32, VLD3DUPq8
11783 printAddrMode6Operand(MI, OpNum: 3, STI, O);
11784 return;
11785 break;
11786 case 21:
11787 // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
11788 printAddrMode6Operand(MI, OpNum: 4, STI, O);
11789 break;
11790 case 22:
11791 // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
11792 printAddrMode6Operand(MI, OpNum: 5, STI, O);
11793 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
11794 return;
11795 break;
11796 case 23:
11797 // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
11798 O << "}, ";
11799 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11800 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11801 return;
11802 break;
11803 case 24:
11804 // VST4LNd16_UPD, VST4LNd32_UPD, VST4LNd8_UPD, VST4LNq16_UPD, VST4LNq32_U...
11805 printOperand(MI, OpNo: 5, STI, O);
11806 O << '[';
11807 printNoHashImmediate(MI, OpNum: 8, STI, O);
11808 O << "], ";
11809 printOperand(MI, OpNo: 6, STI, O);
11810 O << '[';
11811 printNoHashImmediate(MI, OpNum: 8, STI, O);
11812 O << "], ";
11813 printOperand(MI, OpNo: 7, STI, O);
11814 O << '[';
11815 printNoHashImmediate(MI, OpNum: 8, STI, O);
11816 O << "]}, ";
11817 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11818 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11819 return;
11820 break;
11821 case 25:
11822 // sysLDMDA, sysLDMDB, sysLDMIA, sysLDMIB, sysSTMDA, sysSTMDB, sysSTMIA, ...
11823 O << " ^";
11824 return;
11825 break;
11826 case 26:
11827 // t2ASRs1, t2LSRs1
11828 O << ", #1";
11829 return;
11830 break;
11831 }
11832
11833
11834 // Fragment 6 encoded into 6 bits for 38 unique commands.
11835 switch ((Bits >> 51) & 63) {
11836 default: llvm_unreachable("Invalid command number.");
11837 case 0:
11838 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCrr, ADDrr, ANDrr, B...
11839 printOperand(MI, OpNo: 2, STI, O);
11840 break;
11841 case 1:
11842 // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
11843 printOperand(MI, OpNo: 4, STI, O);
11844 break;
11845 case 2:
11846 // ADCri, ADDri, ANDri, BICri, EORri, ORRri, RSBri, RSCri, SBCri, SUBri
11847 printModImmOperand(MI, OpNum: 2, STI, O);
11848 return;
11849 break;
11850 case 3:
11851 // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, ORRrsi, RSBrsi, RSCrsi, SBCrsi...
11852 printSORegImmOperand(MI, OpNum: 2, STI, O);
11853 return;
11854 break;
11855 case 4:
11856 // BFI, t2BFI
11857 printBitfieldInvMaskImmOperand(MI, OpNum: 3, STI, O);
11858 return;
11859 break;
11860 case 5:
11861 // CDE_CX2DA, CDE_CX3D, VADDD, VDIVD, VLD1DUPd16wb_register, VLD1DUPd32wb...
11862 return;
11863 break;
11864 case 6:
11865 // CDE_CX3DA, MCR, MCRR, t2MCR, t2MCR2, t2MCRR, t2MCRR2
11866 O << ", ";
11867 break;
11868 case 7:
11869 // CDE_VCX2_vec, CDE_VCX3_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, M...
11870 printOperand(MI, OpNo: 3, STI, O);
11871 break;
11872 case 8:
11873 // CDE_VCX3A_fpdp, CDE_VCX3A_fpsp, VST2LNd16_UPD, VST2LNd32_UPD, VST2LNd8...
11874 printOperand(MI, OpNo: 5, STI, O);
11875 break;
11876 case 9:
11877 // LDCL_OPTION, LDC_OPTION, STCL_OPTION, STC_OPTION, t2LDC2L_OPTION, t2LD...
11878 printCoprocOptionImm(MI, OpNum: 3, STI, O);
11879 return;
11880 break;
11881 case 10:
11882 // LDCL_POST, LDC_POST, STCL_POST, STC_POST, t2LDC2L_POST, t2LDC2_POST, t...
11883 printPostIdxImm8s4Operand(MI, OpNum: 3, STI, O);
11884 return;
11885 break;
11886 case 11:
11887 // LDRBT_POST_IMM, LDRBT_POST_REG, LDRB_POST_IMM, LDRB_POST_REG, LDRT_POS...
11888 printAddrMode2OffsetOperand(MI, OpNum: 3, STI, O);
11889 return;
11890 break;
11891 case 12:
11892 // LDRD, STRD
11893 printAddrMode3Operand<false>(MI, Op: 2, STI, O);
11894 return;
11895 break;
11896 case 13:
11897 // LDRD_POST, STRD_POST, t2LDRD_POST, t2STRD_POST
11898 printAddrMode7Operand(MI, OpNum: 3, STI, O);
11899 break;
11900 case 14:
11901 // LDRD_PRE, STRD_PRE
11902 printAddrMode3Operand<true>(MI, Op: 3, STI, O);
11903 O << '!';
11904 return;
11905 break;
11906 case 15:
11907 // LDRHTi, LDRSBTi, LDRSHTi, STRHTi
11908 printPostIdxImm8Operand(MI, OpNum: 3, STI, O);
11909 return;
11910 break;
11911 case 16:
11912 // LDRHTr, LDRSBTr, LDRSHTr, STRHTr
11913 printPostIdxRegOperand(MI, OpNum: 3, STI, O);
11914 return;
11915 break;
11916 case 17:
11917 // LDRH_POST, LDRSB_POST, LDRSH_POST, STRH_POST
11918 printAddrMode3OffsetOperand(MI, OpNum: 3, STI, O);
11919 return;
11920 break;
11921 case 18:
11922 // MCRR2
11923 printCImmediate(MI, OpNum: 4, STI, O);
11924 return;
11925 break;
11926 case 19:
11927 // MVE_SQRSHRL, MVE_UQRSHLL
11928 printMveSaturateOp(MI, OpNum: 5, STI, O);
11929 O << ", ";
11930 printOperand(MI, OpNo: 4, STI, O);
11931 return;
11932 break;
11933 case 20:
11934 // MVE_VMOV_q_rr
11935 printVectorIndex(MI, OpNum: 5, STI, O);
11936 O << ", ";
11937 printOperand(MI, OpNo: 2, STI, O);
11938 O << ", ";
11939 printOperand(MI, OpNo: 3, STI, O);
11940 return;
11941 break;
11942 case 21:
11943 // STLEX, STLEXB, STLEXH, STREX, STREXB, STREXH, SWP, SWPB, t2LDAEXD, t2L...
11944 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11945 return;
11946 break;
11947 case 22:
11948 // VCADDv2f32, VCADDv4f16, VCADDv4f32, VCADDv8f16
11949 printComplexRotationOp<180, 90>(MI, OpNo: 3, STI, O);
11950 return;
11951 break;
11952 case 23:
11953 // VCMLAv2f32, VCMLAv4f16, VCMLAv4f32, VCMLAv8f16
11954 printComplexRotationOp<90, 0>(MI, OpNo: 4, STI, O);
11955 return;
11956 break;
11957 case 24:
11958 // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8...
11959 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11960 break;
11961 case 25:
11962 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD
11963 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11964 printAddrMode6OffsetOperand(MI, OpNum: 4, STI, O);
11965 return;
11966 break;
11967 case 26:
11968 // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32
11969 printOperand(MI, OpNo: 1, STI, O);
11970 O << '[';
11971 printNoHashImmediate(MI, OpNum: 6, STI, O);
11972 O << "]}, ";
11973 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11974 return;
11975 break;
11976 case 27:
11977 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
11978 O << '[';
11979 printNoHashImmediate(MI, OpNum: 8, STI, O);
11980 break;
11981 case 28:
11982 // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
11983 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
11984 return;
11985 break;
11986 case 29:
11987 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
11988 printAddrMode6Operand(MI, OpNum: 4, STI, O);
11989 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
11990 return;
11991 break;
11992 case 30:
11993 // VST4d16_UPD, VST4d32_UPD, VST4d8_UPD, VST4q16_UPD, VST4q32_UPD, VST4q8...
11994 printOperand(MI, OpNo: 7, STI, O);
11995 O << "}, ";
11996 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11997 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11998 return;
11999 break;
12000 case 31:
12001 // t2ADCrs, t2ADDrs, t2ANDrs, t2BICrs, t2EORrs, t2ORNrs, t2ORRrs, t2RSBrs...
12002 printT2SOOperand(MI, OpNum: 2, STI, O);
12003 return;
12004 break;
12005 case 32:
12006 // t2ASRri, t2LSRri
12007 printThumbSRImm(MI, OpNum: 2, STI, O);
12008 return;
12009 break;
12010 case 33:
12011 // t2BFic, t2CSEL, t2CSINC, t2CSINV, t2CSNEG
12012 printMandatoryPredicateOperand(MI, OpNum: 3, STI, O);
12013 return;
12014 break;
12015 case 34:
12016 // t2LDRD_PRE, t2STRD_PRE
12017 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 3, STI, O);
12018 O << '!';
12019 return;
12020 break;
12021 case 35:
12022 // t2LDRDi8, t2STRDi8
12023 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 2, STI, O);
12024 return;
12025 break;
12026 case 36:
12027 // t2STREX
12028 printT2AddrModeImm0_1020s4Operand(MI, OpNum: 2, STI, O);
12029 return;
12030 break;
12031 case 37:
12032 // tADDrSPi
12033 printThumbS4ImmOperand(MI, OpNum: 2, STI, O);
12034 return;
12035 break;
12036 }
12037
12038
12039 // Fragment 7 encoded into 5 bits for 17 unique commands.
12040 switch ((Bits >> 57) & 31) {
12041 default: llvm_unreachable("Invalid command number.");
12042 case 0:
12043 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
12044 return;
12045 break;
12046 case 1:
12047 // CDE_CX3A, CDE_VCX3A_vec, CDE_VCX3_vec, LDRD_POST, MLA, MLS, MVE_VCADDf...
12048 O << ", ";
12049 break;
12050 case 2:
12051 // CDE_CX3DA
12052 printOperand(MI, OpNo: 5, STI, O);
12053 return;
12054 break;
12055 case 3:
12056 // MCR, t2MCR, t2MCR2
12057 printCImmediate(MI, OpNum: 3, STI, O);
12058 O << ", ";
12059 printCImmediate(MI, OpNum: 4, STI, O);
12060 O << ", ";
12061 printOperand(MI, OpNo: 5, STI, O);
12062 return;
12063 break;
12064 case 4:
12065 // MCRR, t2MCRR, t2MCRR2
12066 printOperand(MI, OpNo: 3, STI, O);
12067 O << ", ";
12068 printCImmediate(MI, OpNum: 4, STI, O);
12069 return;
12070 break;
12071 case 5:
12072 // MVE_VMOV_rr_q, VMULLslsv2i32, VMULLslsv4i16, VMULLsluv2i32, VMULLsluv4...
12073 printVectorIndex(MI, OpNum: 3, STI, O);
12074 break;
12075 case 6:
12076 // PKHBT, t2PKHBT
12077 printPKHLSLShiftImm(MI, OpNum: 3, STI, O);
12078 return;
12079 break;
12080 case 7:
12081 // PKHTB, t2PKHTB
12082 printPKHASRShiftImm(MI, OpNum: 3, STI, O);
12083 return;
12084 break;
12085 case 8:
12086 // SXTAB, SXTAB16, SXTAH, UXTAB, UXTAB16, UXTAH, t2SXTAB, t2SXTAB16, t2SX...
12087 printRotImmOperand(MI, OpNum: 3, STI, O);
12088 return;
12089 break;
12090 case 9:
12091 // USAT, t2USAT
12092 printShiftImmOperand(MI, OpNum: 3, STI, O);
12093 return;
12094 break;
12095 case 10:
12096 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
12097 O << "]}, ";
12098 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12099 printAddrMode6OffsetOperand(MI, OpNum: 5, STI, O);
12100 return;
12101 break;
12102 case 11:
12103 // VLD3LNd16, VLD3LNd32, VLD3LNd8, VLD3LNq16, VLD3LNq32
12104 O << "], ";
12105 printOperand(MI, OpNo: 2, STI, O);
12106 O << '[';
12107 printNoHashImmediate(MI, OpNum: 8, STI, O);
12108 O << "]}, ";
12109 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12110 return;
12111 break;
12112 case 12:
12113 // VLD3d16, VLD3d16_UPD, VLD3d32, VLD3d32_UPD, VLD3d8, VLD3d8_UPD, VLD3q1...
12114 O << "}, ";
12115 break;
12116 case 13:
12117 // VLD4LNd16, VLD4LNd32, VLD4LNd8, VLD4LNq16, VLD4LNq32, VST2LNd16, VST2L...
12118 O << '[';
12119 break;
12120 case 14:
12121 // VMLALslsv2i32, VMLALslsv4i16, VMLALsluv2i32, VMLALsluv4i16, VMLAslfd, ...
12122 printVectorIndex(MI, OpNum: 4, STI, O);
12123 return;
12124 break;
12125 case 15:
12126 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD
12127 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
12128 return;
12129 break;
12130 case 16:
12131 // t2LDRD_POST, t2STRD_POST
12132 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 4, STI, O);
12133 return;
12134 break;
12135 }
12136
12137 switch (MI->getOpcode()) {
12138 default: llvm_unreachable("Unexpected opcode.");
12139 case ARM::CDE_CX3A:
12140 case ARM::CDE_VCX3A_vec:
12141 case ARM::CDE_VCX3_vec:
12142 case ARM::LDRD_POST:
12143 case ARM::MLA:
12144 case ARM::MLS:
12145 case ARM::MVE_VCADDf16:
12146 case ARM::MVE_VCADDf32:
12147 case ARM::MVE_VCADDi16:
12148 case ARM::MVE_VCADDi32:
12149 case ARM::MVE_VCADDi8:
12150 case ARM::MVE_VCMLAf16:
12151 case ARM::MVE_VCMLAf32:
12152 case ARM::MVE_VCMULf16:
12153 case ARM::MVE_VCMULf32:
12154 case ARM::MVE_VDWDUPu16:
12155 case ARM::MVE_VDWDUPu32:
12156 case ARM::MVE_VDWDUPu8:
12157 case ARM::MVE_VHCADDs16:
12158 case ARM::MVE_VHCADDs32:
12159 case ARM::MVE_VHCADDs8:
12160 case ARM::MVE_VIWDUPu16:
12161 case ARM::MVE_VIWDUPu32:
12162 case ARM::MVE_VIWDUPu8:
12163 case ARM::MVE_VMLALDAVas16:
12164 case ARM::MVE_VMLALDAVas32:
12165 case ARM::MVE_VMLALDAVau16:
12166 case ARM::MVE_VMLALDAVau32:
12167 case ARM::MVE_VMLALDAVaxs16:
12168 case ARM::MVE_VMLALDAVaxs32:
12169 case ARM::MVE_VMLALDAVs16:
12170 case ARM::MVE_VMLALDAVs32:
12171 case ARM::MVE_VMLALDAVu16:
12172 case ARM::MVE_VMLALDAVu32:
12173 case ARM::MVE_VMLALDAVxs16:
12174 case ARM::MVE_VMLALDAVxs32:
12175 case ARM::MVE_VMLSLDAVas16:
12176 case ARM::MVE_VMLSLDAVas32:
12177 case ARM::MVE_VMLSLDAVaxs16:
12178 case ARM::MVE_VMLSLDAVaxs32:
12179 case ARM::MVE_VMLSLDAVs16:
12180 case ARM::MVE_VMLSLDAVs32:
12181 case ARM::MVE_VMLSLDAVxs16:
12182 case ARM::MVE_VMLSLDAVxs32:
12183 case ARM::MVE_VRMLALDAVHas32:
12184 case ARM::MVE_VRMLALDAVHau32:
12185 case ARM::MVE_VRMLALDAVHaxs32:
12186 case ARM::MVE_VRMLALDAVHs32:
12187 case ARM::MVE_VRMLALDAVHu32:
12188 case ARM::MVE_VRMLALDAVHxs32:
12189 case ARM::MVE_VRMLSLDAVHas32:
12190 case ARM::MVE_VRMLSLDAVHaxs32:
12191 case ARM::MVE_VRMLSLDAVHs32:
12192 case ARM::MVE_VRMLSLDAVHxs32:
12193 case ARM::SBFX:
12194 case ARM::SMLABB:
12195 case ARM::SMLABT:
12196 case ARM::SMLAD:
12197 case ARM::SMLADX:
12198 case ARM::SMLALBB:
12199 case ARM::SMLALBT:
12200 case ARM::SMLALD:
12201 case ARM::SMLALDX:
12202 case ARM::SMLALTB:
12203 case ARM::SMLALTT:
12204 case ARM::SMLATB:
12205 case ARM::SMLATT:
12206 case ARM::SMLAWB:
12207 case ARM::SMLAWT:
12208 case ARM::SMLSD:
12209 case ARM::SMLSDX:
12210 case ARM::SMLSLD:
12211 case ARM::SMLSLDX:
12212 case ARM::SMMLA:
12213 case ARM::SMMLAR:
12214 case ARM::SMMLS:
12215 case ARM::SMMLSR:
12216 case ARM::SMULL:
12217 case ARM::STRD_POST:
12218 case ARM::UBFX:
12219 case ARM::UMAAL:
12220 case ARM::UMULL:
12221 case ARM::USADA8:
12222 case ARM::VEXTd16:
12223 case ARM::VEXTd32:
12224 case ARM::VEXTd8:
12225 case ARM::VEXTq16:
12226 case ARM::VEXTq32:
12227 case ARM::VEXTq64:
12228 case ARM::VEXTq8:
12229 case ARM::VLD3d16:
12230 case ARM::VLD3d32:
12231 case ARM::VLD3d8:
12232 case ARM::VLD3q16:
12233 case ARM::VLD3q32:
12234 case ARM::VLD3q8:
12235 case ARM::VMOVRRS:
12236 case ARM::VMOVSRR:
12237 case ARM::VST3d16:
12238 case ARM::VST3d32:
12239 case ARM::VST3d8:
12240 case ARM::VST3q16:
12241 case ARM::VST3q32:
12242 case ARM::VST3q8:
12243 case ARM::t2MLA:
12244 case ARM::t2MLS:
12245 case ARM::t2SBFX:
12246 case ARM::t2SMLABB:
12247 case ARM::t2SMLABT:
12248 case ARM::t2SMLAD:
12249 case ARM::t2SMLADX:
12250 case ARM::t2SMLAL:
12251 case ARM::t2SMLALBB:
12252 case ARM::t2SMLALBT:
12253 case ARM::t2SMLALD:
12254 case ARM::t2SMLALDX:
12255 case ARM::t2SMLALTB:
12256 case ARM::t2SMLALTT:
12257 case ARM::t2SMLATB:
12258 case ARM::t2SMLATT:
12259 case ARM::t2SMLAWB:
12260 case ARM::t2SMLAWT:
12261 case ARM::t2SMLSD:
12262 case ARM::t2SMLSDX:
12263 case ARM::t2SMLSLD:
12264 case ARM::t2SMLSLDX:
12265 case ARM::t2SMMLA:
12266 case ARM::t2SMMLAR:
12267 case ARM::t2SMMLS:
12268 case ARM::t2SMMLSR:
12269 case ARM::t2SMULL:
12270 case ARM::t2STLEXD:
12271 case ARM::t2STREXD:
12272 case ARM::t2UBFX:
12273 case ARM::t2UMAAL:
12274 case ARM::t2UMLAL:
12275 case ARM::t2UMULL:
12276 case ARM::t2USADA8:
12277 switch (MI->getOpcode()) {
12278 default: llvm_unreachable("Unexpected opcode.");
12279 case ARM::CDE_CX3A:
12280 case ARM::CDE_VCX3A_vec:
12281 case ARM::MVE_VMLALDAVas16:
12282 case ARM::MVE_VMLALDAVas32:
12283 case ARM::MVE_VMLALDAVau16:
12284 case ARM::MVE_VMLALDAVau32:
12285 case ARM::MVE_VMLALDAVaxs16:
12286 case ARM::MVE_VMLALDAVaxs32:
12287 case ARM::MVE_VMLSLDAVas16:
12288 case ARM::MVE_VMLSLDAVas32:
12289 case ARM::MVE_VMLSLDAVaxs16:
12290 case ARM::MVE_VMLSLDAVaxs32:
12291 case ARM::MVE_VRMLALDAVHas32:
12292 case ARM::MVE_VRMLALDAVHau32:
12293 case ARM::MVE_VRMLALDAVHaxs32:
12294 case ARM::MVE_VRMLSLDAVHas32:
12295 case ARM::MVE_VRMLSLDAVHaxs32:
12296 printOperand(MI, OpNo: 5, STI, O);
12297 break;
12298 case ARM::CDE_VCX3_vec:
12299 case ARM::MVE_VDWDUPu16:
12300 case ARM::MVE_VDWDUPu32:
12301 case ARM::MVE_VDWDUPu8:
12302 case ARM::MVE_VIWDUPu16:
12303 case ARM::MVE_VIWDUPu32:
12304 case ARM::MVE_VIWDUPu8:
12305 printOperand(MI, OpNo: 4, STI, O);
12306 break;
12307 case ARM::LDRD_POST:
12308 case ARM::STRD_POST:
12309 printAddrMode3OffsetOperand(MI, OpNum: 4, STI, O);
12310 break;
12311 case ARM::MLA:
12312 case ARM::MLS:
12313 case ARM::MVE_VMLALDAVs16:
12314 case ARM::MVE_VMLALDAVs32:
12315 case ARM::MVE_VMLALDAVu16:
12316 case ARM::MVE_VMLALDAVu32:
12317 case ARM::MVE_VMLALDAVxs16:
12318 case ARM::MVE_VMLALDAVxs32:
12319 case ARM::MVE_VMLSLDAVs16:
12320 case ARM::MVE_VMLSLDAVs32:
12321 case ARM::MVE_VMLSLDAVxs16:
12322 case ARM::MVE_VMLSLDAVxs32:
12323 case ARM::MVE_VRMLALDAVHs32:
12324 case ARM::MVE_VRMLALDAVHu32:
12325 case ARM::MVE_VRMLALDAVHxs32:
12326 case ARM::MVE_VRMLSLDAVHs32:
12327 case ARM::MVE_VRMLSLDAVHxs32:
12328 case ARM::SMLABB:
12329 case ARM::SMLABT:
12330 case ARM::SMLAD:
12331 case ARM::SMLADX:
12332 case ARM::SMLALBB:
12333 case ARM::SMLALBT:
12334 case ARM::SMLALD:
12335 case ARM::SMLALDX:
12336 case ARM::SMLALTB:
12337 case ARM::SMLALTT:
12338 case ARM::SMLATB:
12339 case ARM::SMLATT:
12340 case ARM::SMLAWB:
12341 case ARM::SMLAWT:
12342 case ARM::SMLSD:
12343 case ARM::SMLSDX:
12344 case ARM::SMLSLD:
12345 case ARM::SMLSLDX:
12346 case ARM::SMMLA:
12347 case ARM::SMMLAR:
12348 case ARM::SMMLS:
12349 case ARM::SMMLSR:
12350 case ARM::SMULL:
12351 case ARM::UMAAL:
12352 case ARM::UMULL:
12353 case ARM::USADA8:
12354 case ARM::VEXTd16:
12355 case ARM::VEXTd32:
12356 case ARM::VEXTd8:
12357 case ARM::VEXTq16:
12358 case ARM::VEXTq32:
12359 case ARM::VEXTq64:
12360 case ARM::VEXTq8:
12361 case ARM::VMOVRRS:
12362 case ARM::VMOVSRR:
12363 case ARM::t2MLA:
12364 case ARM::t2MLS:
12365 case ARM::t2SMLABB:
12366 case ARM::t2SMLABT:
12367 case ARM::t2SMLAD:
12368 case ARM::t2SMLADX:
12369 case ARM::t2SMLAL:
12370 case ARM::t2SMLALBB:
12371 case ARM::t2SMLALBT:
12372 case ARM::t2SMLALD:
12373 case ARM::t2SMLALDX:
12374 case ARM::t2SMLALTB:
12375 case ARM::t2SMLALTT:
12376 case ARM::t2SMLATB:
12377 case ARM::t2SMLATT:
12378 case ARM::t2SMLAWB:
12379 case ARM::t2SMLAWT:
12380 case ARM::t2SMLSD:
12381 case ARM::t2SMLSDX:
12382 case ARM::t2SMLSLD:
12383 case ARM::t2SMLSLDX:
12384 case ARM::t2SMMLA:
12385 case ARM::t2SMMLAR:
12386 case ARM::t2SMMLS:
12387 case ARM::t2SMMLSR:
12388 case ARM::t2SMULL:
12389 case ARM::t2UMAAL:
12390 case ARM::t2UMLAL:
12391 case ARM::t2UMULL:
12392 case ARM::t2USADA8:
12393 printOperand(MI, OpNo: 3, STI, O);
12394 break;
12395 case ARM::MVE_VCADDf16:
12396 case ARM::MVE_VCADDf32:
12397 case ARM::MVE_VCADDi16:
12398 case ARM::MVE_VCADDi32:
12399 case ARM::MVE_VCADDi8:
12400 case ARM::MVE_VHCADDs16:
12401 case ARM::MVE_VHCADDs32:
12402 case ARM::MVE_VHCADDs8:
12403 printComplexRotationOp<180, 90>(MI, OpNo: 3, STI, O);
12404 break;
12405 case ARM::MVE_VCMLAf16:
12406 case ARM::MVE_VCMLAf32:
12407 printComplexRotationOp<90, 0>(MI, OpNo: 4, STI, O);
12408 break;
12409 case ARM::MVE_VCMULf16:
12410 case ARM::MVE_VCMULf32:
12411 printComplexRotationOp<90, 0>(MI, OpNo: 3, STI, O);
12412 break;
12413 case ARM::SBFX:
12414 case ARM::UBFX:
12415 case ARM::t2SBFX:
12416 case ARM::t2UBFX:
12417 printImmPlusOneOperand(MI, OpNum: 3, STI, O);
12418 break;
12419 case ARM::VLD3d16:
12420 case ARM::VLD3d32:
12421 case ARM::VLD3d8:
12422 case ARM::VLD3q16:
12423 case ARM::VLD3q32:
12424 case ARM::VLD3q8:
12425 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12426 break;
12427 case ARM::VST3d16:
12428 case ARM::VST3d32:
12429 case ARM::VST3d8:
12430 case ARM::VST3q16:
12431 case ARM::VST3q32:
12432 case ARM::VST3q8:
12433 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12434 break;
12435 case ARM::t2STLEXD:
12436 case ARM::t2STREXD:
12437 printAddrMode7Operand(MI, OpNum: 3, STI, O);
12438 break;
12439 }
12440 return;
12441 break;
12442 case ARM::MVE_VMOV_rr_q:
12443 O << ", ";
12444 printOperand(MI, OpNo: 2, STI, O);
12445 printVectorIndex(MI, OpNum: 4, STI, O);
12446 return;
12447 break;
12448 case ARM::VLD3d16_UPD:
12449 case ARM::VLD3d32_UPD:
12450 case ARM::VLD3d8_UPD:
12451 case ARM::VLD3q16_UPD:
12452 case ARM::VLD3q32_UPD:
12453 case ARM::VLD3q8_UPD:
12454 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12455 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
12456 return;
12457 break;
12458 case ARM::VLD4LNd16:
12459 case ARM::VLD4LNd32:
12460 case ARM::VLD4LNd8:
12461 case ARM::VLD4LNq16:
12462 case ARM::VLD4LNq32:
12463 printNoHashImmediate(MI, OpNum: 10, STI, O);
12464 O << "]}, ";
12465 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12466 return;
12467 break;
12468 case ARM::VLD4d16:
12469 case ARM::VLD4d32:
12470 case ARM::VLD4d8:
12471 case ARM::VLD4q16:
12472 case ARM::VLD4q32:
12473 case ARM::VLD4q8:
12474 printOperand(MI, OpNo: 3, STI, O);
12475 O << "}, ";
12476 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12477 return;
12478 break;
12479 case ARM::VLD4d16_UPD:
12480 case ARM::VLD4d32_UPD:
12481 case ARM::VLD4d8_UPD:
12482 case ARM::VLD4q16_UPD:
12483 case ARM::VLD4q32_UPD:
12484 case ARM::VLD4q8_UPD:
12485 printOperand(MI, OpNo: 3, STI, O);
12486 O << "}, ";
12487 printAddrMode6Operand(MI, OpNum: 5, STI, O);
12488 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
12489 return;
12490 break;
12491 case ARM::VMULLslsv2i32:
12492 case ARM::VMULLslsv4i16:
12493 case ARM::VMULLsluv2i32:
12494 case ARM::VMULLsluv4i16:
12495 case ARM::VMULslfd:
12496 case ARM::VMULslfq:
12497 case ARM::VMULslhd:
12498 case ARM::VMULslhq:
12499 case ARM::VMULslv2i32:
12500 case ARM::VMULslv4i16:
12501 case ARM::VMULslv4i32:
12502 case ARM::VMULslv8i16:
12503 case ARM::VQDMULHslv2i32:
12504 case ARM::VQDMULHslv4i16:
12505 case ARM::VQDMULHslv4i32:
12506 case ARM::VQDMULHslv8i16:
12507 case ARM::VQDMULLslv2i32:
12508 case ARM::VQDMULLslv4i16:
12509 case ARM::VQRDMULHslv2i32:
12510 case ARM::VQRDMULHslv4i16:
12511 case ARM::VQRDMULHslv4i32:
12512 case ARM::VQRDMULHslv8i16:
12513 return;
12514 break;
12515 case ARM::VST2LNd16:
12516 case ARM::VST2LNd32:
12517 case ARM::VST2LNd8:
12518 case ARM::VST2LNq16:
12519 case ARM::VST2LNq32:
12520 printNoHashImmediate(MI, OpNum: 4, STI, O);
12521 O << "]}, ";
12522 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12523 return;
12524 break;
12525 case ARM::VST2LNd16_UPD:
12526 case ARM::VST2LNd32_UPD:
12527 case ARM::VST2LNd8_UPD:
12528 case ARM::VST2LNq16_UPD:
12529 case ARM::VST2LNq32_UPD:
12530 printNoHashImmediate(MI, OpNum: 6, STI, O);
12531 O << "]}, ";
12532 printAddrMode6Operand(MI, OpNum: 1, STI, O);
12533 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
12534 return;
12535 break;
12536 case ARM::VST3LNd16:
12537 case ARM::VST3LNd32:
12538 case ARM::VST3LNd8:
12539 case ARM::VST3LNq16:
12540 case ARM::VST3LNq32:
12541 printNoHashImmediate(MI, OpNum: 5, STI, O);
12542 O << "], ";
12543 printOperand(MI, OpNo: 4, STI, O);
12544 O << '[';
12545 printNoHashImmediate(MI, OpNum: 5, STI, O);
12546 O << "]}, ";
12547 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12548 return;
12549 break;
12550 case ARM::VST4LNd16:
12551 case ARM::VST4LNd32:
12552 case ARM::VST4LNd8:
12553 case ARM::VST4LNq16:
12554 case ARM::VST4LNq32:
12555 printNoHashImmediate(MI, OpNum: 6, STI, O);
12556 O << "], ";
12557 printOperand(MI, OpNo: 4, STI, O);
12558 O << '[';
12559 printNoHashImmediate(MI, OpNum: 6, STI, O);
12560 O << "], ";
12561 printOperand(MI, OpNo: 5, STI, O);
12562 O << '[';
12563 printNoHashImmediate(MI, OpNum: 6, STI, O);
12564 O << "]}, ";
12565 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12566 return;
12567 break;
12568 case ARM::VST4d16:
12569 case ARM::VST4d32:
12570 case ARM::VST4d8:
12571 case ARM::VST4q16:
12572 case ARM::VST4q32:
12573 case ARM::VST4q8:
12574 printOperand(MI, OpNo: 5, STI, O);
12575 O << "}, ";
12576 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12577 return;
12578 break;
12579 }
12580}
12581
12582
12583/// getRegisterName - This method is automatically generated by tblgen
12584/// from the register set description. This returns the assembler name
12585/// for the specified register.
12586const char *ARMInstPrinter::
12587getRegisterName(MCRegister Reg, unsigned AltIdx) {
12588 unsigned RegNo = Reg.id();
12589 assert(RegNo && RegNo < 297 && "Invalid register number!");
12590
12591
12592#ifdef __GNUC__
12593#pragma GCC diagnostic push
12594#pragma GCC diagnostic ignored "-Woverlength-strings"
12595#endif
12596 static const char AsmStrsNoRegAltName[] = {
12597 /* 0 */ "D4_D6_D8_D10\000"
12598 /* 13 */ "D7_D8_D9_D10\000"
12599 /* 26 */ "Q7_Q8_Q9_Q10\000"
12600 /* 39 */ "d10\000"
12601 /* 43 */ "q10\000"
12602 /* 47 */ "r10\000"
12603 /* 51 */ "s10\000"
12604 /* 55 */ "D14_D16_D18_D20\000"
12605 /* 71 */ "D17_D18_D19_D20\000"
12606 /* 87 */ "d20\000"
12607 /* 91 */ "s20\000"
12608 /* 95 */ "D24_D26_D28_D30\000"
12609 /* 111 */ "D27_D28_D29_D30\000"
12610 /* 127 */ "d30\000"
12611 /* 131 */ "s30\000"
12612 /* 135 */ "d0\000"
12613 /* 138 */ "p0\000"
12614 /* 141 */ "q0\000"
12615 /* 144 */ "mvfr0\000"
12616 /* 150 */ "s0\000"
12617 /* 153 */ "D9_D10_D11\000"
12618 /* 164 */ "D5_D7_D9_D11\000"
12619 /* 177 */ "Q8_Q9_Q10_Q11\000"
12620 /* 191 */ "R10_R11\000"
12621 /* 199 */ "d11\000"
12622 /* 203 */ "q11\000"
12623 /* 207 */ "r11\000"
12624 /* 211 */ "s11\000"
12625 /* 215 */ "D19_D20_D21\000"
12626 /* 227 */ "D15_D17_D19_D21\000"
12627 /* 243 */ "d21\000"
12628 /* 247 */ "s21\000"
12629 /* 251 */ "D29_D30_D31\000"
12630 /* 263 */ "D25_D27_D29_D31\000"
12631 /* 279 */ "d31\000"
12632 /* 283 */ "s31\000"
12633 /* 287 */ "Q0_Q1\000"
12634 /* 293 */ "R0_R1\000"
12635 /* 299 */ "d1\000"
12636 /* 302 */ "q1\000"
12637 /* 305 */ "mvfr1\000"
12638 /* 311 */ "s1\000"
12639 /* 314 */ "D6_D8_D10_D12\000"
12640 /* 328 */ "D9_D10_D11_D12\000"
12641 /* 343 */ "Q9_Q10_Q11_Q12\000"
12642 /* 358 */ "d12\000"
12643 /* 362 */ "q12\000"
12644 /* 366 */ "r12\000"
12645 /* 370 */ "s12\000"
12646 /* 374 */ "D16_D18_D20_D22\000"
12647 /* 390 */ "D19_D20_D21_D22\000"
12648 /* 406 */ "d22\000"
12649 /* 410 */ "s22\000"
12650 /* 414 */ "D0_D2\000"
12651 /* 420 */ "D0_D1_D2\000"
12652 /* 429 */ "Q1_Q2\000"
12653 /* 435 */ "d2\000"
12654 /* 438 */ "q2\000"
12655 /* 441 */ "mvfr2\000"
12656 /* 447 */ "s2\000"
12657 /* 450 */ "fpinst2\000"
12658 /* 458 */ "D7_D9_D11_D13\000"
12659 /* 472 */ "D11_D12_D13\000"
12660 /* 484 */ "Q10_Q11_Q12_Q13\000"
12661 /* 500 */ "d13\000"
12662 /* 504 */ "q13\000"
12663 /* 508 */ "s13\000"
12664 /* 512 */ "D17_D19_D21_D23\000"
12665 /* 528 */ "D21_D22_D23\000"
12666 /* 540 */ "d23\000"
12667 /* 544 */ "s23\000"
12668 /* 548 */ "D1_D3\000"
12669 /* 554 */ "D1_D2_D3\000"
12670 /* 563 */ "Q0_Q1_Q2_Q3\000"
12671 /* 575 */ "R2_R3\000"
12672 /* 581 */ "d3\000"
12673 /* 584 */ "q3\000"
12674 /* 587 */ "r3\000"
12675 /* 590 */ "s3\000"
12676 /* 593 */ "D8_D10_D12_D14\000"
12677 /* 608 */ "D11_D12_D13_D14\000"
12678 /* 624 */ "Q11_Q12_Q13_Q14\000"
12679 /* 640 */ "d14\000"
12680 /* 644 */ "q14\000"
12681 /* 648 */ "s14\000"
12682 /* 652 */ "D18_D20_D22_D24\000"
12683 /* 668 */ "D21_D22_D23_D24\000"
12684 /* 684 */ "d24\000"
12685 /* 688 */ "s24\000"
12686 /* 692 */ "D0_D2_D4\000"
12687 /* 701 */ "D1_D2_D3_D4\000"
12688 /* 713 */ "Q1_Q2_Q3_Q4\000"
12689 /* 725 */ "d4\000"
12690 /* 728 */ "q4\000"
12691 /* 731 */ "r4\000"
12692 /* 734 */ "s4\000"
12693 /* 737 */ "D9_D11_D13_D15\000"
12694 /* 752 */ "D13_D14_D15\000"
12695 /* 764 */ "Q12_Q13_Q14_Q15\000"
12696 /* 780 */ "d15\000"
12697 /* 784 */ "q15\000"
12698 /* 788 */ "s15\000"
12699 /* 792 */ "D19_D21_D23_D25\000"
12700 /* 808 */ "D23_D24_D25\000"
12701 /* 820 */ "d25\000"
12702 /* 824 */ "s25\000"
12703 /* 828 */ "D1_D3_D5\000"
12704 /* 837 */ "D3_D4_D5\000"
12705 /* 846 */ "Q2_Q3_Q4_Q5\000"
12706 /* 858 */ "R4_R5\000"
12707 /* 864 */ "d5\000"
12708 /* 867 */ "q5\000"
12709 /* 870 */ "r5\000"
12710 /* 873 */ "s5\000"
12711 /* 876 */ "D10_D12_D14_D16\000"
12712 /* 892 */ "D13_D14_D15_D16\000"
12713 /* 908 */ "d16\000"
12714 /* 912 */ "s16\000"
12715 /* 916 */ "D20_D22_D24_D26\000"
12716 /* 932 */ "D23_D24_D25_D26\000"
12717 /* 948 */ "d26\000"
12718 /* 952 */ "s26\000"
12719 /* 956 */ "D0_D2_D4_D6\000"
12720 /* 968 */ "D3_D4_D5_D6\000"
12721 /* 980 */ "Q3_Q4_Q5_Q6\000"
12722 /* 992 */ "d6\000"
12723 /* 995 */ "q6\000"
12724 /* 998 */ "r6\000"
12725 /* 1001 */ "s6\000"
12726 /* 1004 */ "D11_D13_D15_D17\000"
12727 /* 1020 */ "D15_D16_D17\000"
12728 /* 1032 */ "d17\000"
12729 /* 1036 */ "s17\000"
12730 /* 1040 */ "D21_D23_D25_D27\000"
12731 /* 1056 */ "D25_D26_D27\000"
12732 /* 1068 */ "d27\000"
12733 /* 1072 */ "s27\000"
12734 /* 1076 */ "D1_D3_D5_D7\000"
12735 /* 1088 */ "D5_D6_D7\000"
12736 /* 1097 */ "Q4_Q5_Q6_Q7\000"
12737 /* 1109 */ "R6_R7\000"
12738 /* 1115 */ "d7\000"
12739 /* 1118 */ "q7\000"
12740 /* 1121 */ "r7\000"
12741 /* 1124 */ "s7\000"
12742 /* 1127 */ "D12_D14_D16_D18\000"
12743 /* 1143 */ "D15_D16_D17_D18\000"
12744 /* 1159 */ "d18\000"
12745 /* 1163 */ "s18\000"
12746 /* 1167 */ "D22_D24_D26_D28\000"
12747 /* 1183 */ "D25_D26_D27_D28\000"
12748 /* 1199 */ "d28\000"
12749 /* 1203 */ "s28\000"
12750 /* 1207 */ "D2_D4_D6_D8\000"
12751 /* 1219 */ "D5_D6_D7_D8\000"
12752 /* 1231 */ "Q5_Q6_Q7_Q8\000"
12753 /* 1243 */ "d8\000"
12754 /* 1246 */ "q8\000"
12755 /* 1249 */ "r8\000"
12756 /* 1252 */ "s8\000"
12757 /* 1255 */ "D13_D15_D17_D19\000"
12758 /* 1271 */ "D17_D18_D19\000"
12759 /* 1283 */ "d19\000"
12760 /* 1287 */ "s19\000"
12761 /* 1291 */ "D23_D25_D27_D29\000"
12762 /* 1307 */ "D27_D28_D29\000"
12763 /* 1319 */ "d29\000"
12764 /* 1323 */ "s29\000"
12765 /* 1327 */ "D3_D5_D7_D9\000"
12766 /* 1339 */ "D7_D8_D9\000"
12767 /* 1348 */ "Q6_Q7_Q8_Q9\000"
12768 /* 1360 */ "R8_R9\000"
12769 /* 1366 */ "d9\000"
12770 /* 1369 */ "q9\000"
12771 /* 1372 */ "r9\000"
12772 /* 1375 */ "s9\000"
12773 /* 1378 */ "R12_SP\000"
12774 /* 1385 */ "pc\000"
12775 /* 1388 */ "fpscr_nzcvqc\000"
12776 /* 1401 */ "fpexc\000"
12777 /* 1407 */ "fpsid\000"
12778 /* 1413 */ "ra_auth_code\000"
12779 /* 1426 */ "itstate\000"
12780 /* 1434 */ "fpscr_rm\000"
12781 /* 1443 */ "sp\000"
12782 /* 1446 */ "fpscr\000"
12783 /* 1452 */ "lr\000"
12784 /* 1455 */ "vpr\000"
12785 /* 1459 */ "apsr\000"
12786 /* 1464 */ "cpsr\000"
12787 /* 1469 */ "spsr\000"
12788 /* 1474 */ "zr\000"
12789 /* 1477 */ "fpcxtns\000"
12790 /* 1485 */ "fpcxts\000"
12791 /* 1492 */ "fpinst\000"
12792 /* 1499 */ "fpscr_nzcv\000"
12793 /* 1510 */ "apsr_nzcv\000"
12794};
12795#ifdef __GNUC__
12796#pragma GCC diagnostic pop
12797#endif
12798
12799 static const uint16_t RegAsmOffsetNoRegAltName[] = {
12800 1459, 1510, 1464, 1477, 1485, 1401, 1492, 1446, 1499, 1388, 1434, 1407, 1426, 1452,
12801 1385, 1413, 1443, 1469, 1455, 1474, 135, 299, 435, 581, 725, 864, 992, 1115,
12802 1243, 1366, 39, 199, 358, 500, 640, 780, 908, 1032, 1159, 1283, 87, 243,
12803 406, 540, 684, 820, 948, 1068, 1199, 1319, 127, 279, 450, 144, 305, 441,
12804 138, 141, 302, 438, 584, 728, 867, 995, 1118, 1246, 1369, 43, 203, 362,
12805 504, 644, 784, 147, 308, 444, 587, 731, 870, 998, 1121, 1249, 1372, 47,
12806 207, 366, 150, 311, 447, 590, 734, 873, 1001, 1124, 1252, 1375, 51, 211,
12807 370, 508, 648, 788, 912, 1036, 1163, 1287, 91, 247, 410, 544, 688, 824,
12808 952, 1072, 1203, 1323, 131, 283, 414, 548, 695, 831, 962, 1082, 1213, 1333,
12809 6, 170, 320, 464, 600, 744, 884, 1012, 1135, 1263, 63, 235, 382, 520,
12810 660, 800, 924, 1048, 1175, 1299, 103, 271, 287, 429, 569, 719, 852, 986,
12811 1103, 1237, 1354, 32, 183, 350, 492, 632, 772, 563, 713, 846, 980, 1097,
12812 1231, 1348, 26, 177, 343, 484, 624, 764, 293, 575, 858, 1109, 1360, 191,
12813 1378, 420, 554, 704, 837, 971, 1088, 1222, 1339, 16, 153, 331, 472, 612,
12814 752, 896, 1020, 1147, 1271, 75, 215, 394, 528, 672, 808, 936, 1056, 1187,
12815 1307, 115, 251, 692, 828, 959, 1079, 1210, 1330, 3, 167, 317, 461, 596,
12816 740, 880, 1008, 1131, 1259, 59, 231, 378, 516, 656, 796, 920, 1044, 1171,
12817 1295, 99, 267, 956, 1076, 1207, 1327, 0, 164, 314, 458, 593, 737, 876,
12818 1004, 1127, 1255, 55, 227, 374, 512, 652, 792, 916, 1040, 1167, 1291, 95,
12819 263, 423, 707, 974, 1225, 19, 335, 616, 900, 1151, 79, 398, 676, 940,
12820 1191, 119, 701, 968, 1219, 13, 328, 608, 892, 1143, 71, 390, 668, 932,
12821 1183, 111,
12822 };
12823
12824
12825#ifdef __GNUC__
12826#pragma GCC diagnostic push
12827#pragma GCC diagnostic ignored "-Woverlength-strings"
12828#endif
12829 static const char AsmStrsRegNamesRaw[] = {
12830 /* 0 */ "r13\000"
12831 /* 4 */ "r14\000"
12832 /* 8 */ "r15\000"
12833};
12834#ifdef __GNUC__
12835#pragma GCC diagnostic pop
12836#endif
12837
12838 static const uint8_t RegAsmOffsetRegNamesRaw[] = {
12839 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 4,
12840 8, 3, 0, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12841 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12842 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12843 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12844 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12845 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12846 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12847 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12848 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12849 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12850 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12851 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12852 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12853 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12854 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12855 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12856 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12857 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12858 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12859 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12860 3, 3,
12861 };
12862
12863 switch(AltIdx) {
12864 default: llvm_unreachable("Invalid register alt name index!");
12865 case ARM::NoRegAltName:
12866 assert(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) &&
12867 "Invalid alt name index for register!");
12868 return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
12869 case ARM::RegNamesRaw:
12870 if (!*(AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1]))
12871 return getRegisterName(Reg: RegNo, AltIdx: ARM::NoRegAltName);
12872 return AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1];
12873 }
12874}
12875
12876#ifdef PRINT_ALIAS_INSTR
12877#undef PRINT_ALIAS_INSTR
12878
12879bool ARMInstPrinter::printAliasInstr(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &OS) {
12880 static const PatternsForOpcode OpToPatterns[] = {
12881 {.Opcode: ARM::DSB, .PatternStart: 0, .NumPatterns: 3 },
12882 {.Opcode: ARM::HINT, .PatternStart: 3, .NumPatterns: 9 },
12883 {.Opcode: ARM::MVE_VMLADAVas16, .PatternStart: 12, .NumPatterns: 1 },
12884 {.Opcode: ARM::MVE_VMLADAVas32, .PatternStart: 13, .NumPatterns: 1 },
12885 {.Opcode: ARM::MVE_VMLADAVas8, .PatternStart: 14, .NumPatterns: 1 },
12886 {.Opcode: ARM::MVE_VMLADAVau16, .PatternStart: 15, .NumPatterns: 1 },
12887 {.Opcode: ARM::MVE_VMLADAVau32, .PatternStart: 16, .NumPatterns: 1 },
12888 {.Opcode: ARM::MVE_VMLADAVau8, .PatternStart: 17, .NumPatterns: 1 },
12889 {.Opcode: ARM::MVE_VMLADAVs16, .PatternStart: 18, .NumPatterns: 1 },
12890 {.Opcode: ARM::MVE_VMLADAVs32, .PatternStart: 19, .NumPatterns: 1 },
12891 {.Opcode: ARM::MVE_VMLADAVs8, .PatternStart: 20, .NumPatterns: 1 },
12892 {.Opcode: ARM::MVE_VMLADAVu16, .PatternStart: 21, .NumPatterns: 1 },
12893 {.Opcode: ARM::MVE_VMLADAVu32, .PatternStart: 22, .NumPatterns: 1 },
12894 {.Opcode: ARM::MVE_VMLADAVu8, .PatternStart: 23, .NumPatterns: 1 },
12895 {.Opcode: ARM::MVE_VMLALDAVas16, .PatternStart: 24, .NumPatterns: 1 },
12896 {.Opcode: ARM::MVE_VMLALDAVas32, .PatternStart: 25, .NumPatterns: 1 },
12897 {.Opcode: ARM::MVE_VMLALDAVau16, .PatternStart: 26, .NumPatterns: 1 },
12898 {.Opcode: ARM::MVE_VMLALDAVau32, .PatternStart: 27, .NumPatterns: 1 },
12899 {.Opcode: ARM::MVE_VMLALDAVs16, .PatternStart: 28, .NumPatterns: 1 },
12900 {.Opcode: ARM::MVE_VMLALDAVs32, .PatternStart: 29, .NumPatterns: 1 },
12901 {.Opcode: ARM::MVE_VMLALDAVu16, .PatternStart: 30, .NumPatterns: 1 },
12902 {.Opcode: ARM::MVE_VMLALDAVu32, .PatternStart: 31, .NumPatterns: 1 },
12903 {.Opcode: ARM::MVE_VORR, .PatternStart: 32, .NumPatterns: 1 },
12904 {.Opcode: ARM::MVE_VRMLALDAVHas32, .PatternStart: 33, .NumPatterns: 1 },
12905 {.Opcode: ARM::MVE_VRMLALDAVHau32, .PatternStart: 34, .NumPatterns: 1 },
12906 {.Opcode: ARM::MVE_VRMLALDAVHs32, .PatternStart: 35, .NumPatterns: 1 },
12907 {.Opcode: ARM::MVE_VRMLALDAVHu32, .PatternStart: 36, .NumPatterns: 1 },
12908 {.Opcode: ARM::VLLDM, .PatternStart: 37, .NumPatterns: 1 },
12909 {.Opcode: ARM::VLSTM, .PatternStart: 38, .NumPatterns: 1 },
12910 {.Opcode: ARM::t2CSINC, .PatternStart: 39, .NumPatterns: 2 },
12911 {.Opcode: ARM::t2CSINV, .PatternStart: 41, .NumPatterns: 2 },
12912 {.Opcode: ARM::t2CSNEG, .PatternStart: 43, .NumPatterns: 1 },
12913 {.Opcode: ARM::t2DSB, .PatternStart: 44, .NumPatterns: 3 },
12914 {.Opcode: ARM::t2HINT, .PatternStart: 47, .NumPatterns: 13 },
12915 {.Opcode: ARM::t2SUBS_PC_LR, .PatternStart: 60, .NumPatterns: 1 },
12916 {.Opcode: ARM::tHINT, .PatternStart: 61, .NumPatterns: 6 },
12917 };
12918
12919 static const AliasPattern Patterns[] = {
12920 // ARM::DSB - 0
12921 {.AsmStrOffset: 0, .AliasCondStart: 0, .NumOperands: 1, .NumConds: 3 },
12922 {.AsmStrOffset: 5, .AliasCondStart: 3, .NumOperands: 1, .NumConds: 3 },
12923 {.AsmStrOffset: 11, .AliasCondStart: 6, .NumOperands: 1, .NumConds: 3 },
12924 // ARM::HINT - 3
12925 {.AsmStrOffset: 15, .AliasCondStart: 9, .NumOperands: 3, .NumConds: 3 },
12926 {.AsmStrOffset: 23, .AliasCondStart: 12, .NumOperands: 3, .NumConds: 3 },
12927 {.AsmStrOffset: 33, .AliasCondStart: 15, .NumOperands: 3, .NumConds: 3 },
12928 {.AsmStrOffset: 41, .AliasCondStart: 18, .NumOperands: 3, .NumConds: 3 },
12929 {.AsmStrOffset: 49, .AliasCondStart: 21, .NumOperands: 3, .NumConds: 3 },
12930 {.AsmStrOffset: 57, .AliasCondStart: 24, .NumOperands: 3, .NumConds: 3 },
12931 {.AsmStrOffset: 66, .AliasCondStart: 27, .NumOperands: 3, .NumConds: 3 },
12932 {.AsmStrOffset: 74, .AliasCondStart: 30, .NumOperands: 3, .NumConds: 3 },
12933 {.AsmStrOffset: 83, .AliasCondStart: 33, .NumOperands: 3, .NumConds: 4 },
12934 // ARM::MVE_VMLADAVas16 - 12
12935 {.AsmStrOffset: 94, .AliasCondStart: 37, .NumOperands: 7, .NumConds: 6 },
12936 // ARM::MVE_VMLADAVas32 - 13
12937 {.AsmStrOffset: 120, .AliasCondStart: 43, .NumOperands: 7, .NumConds: 6 },
12938 // ARM::MVE_VMLADAVas8 - 14
12939 {.AsmStrOffset: 146, .AliasCondStart: 49, .NumOperands: 7, .NumConds: 6 },
12940 // ARM::MVE_VMLADAVau16 - 15
12941 {.AsmStrOffset: 171, .AliasCondStart: 55, .NumOperands: 7, .NumConds: 6 },
12942 // ARM::MVE_VMLADAVau32 - 16
12943 {.AsmStrOffset: 197, .AliasCondStart: 61, .NumOperands: 7, .NumConds: 6 },
12944 // ARM::MVE_VMLADAVau8 - 17
12945 {.AsmStrOffset: 223, .AliasCondStart: 67, .NumOperands: 7, .NumConds: 6 },
12946 // ARM::MVE_VMLADAVs16 - 18
12947 {.AsmStrOffset: 248, .AliasCondStart: 73, .NumOperands: 6, .NumConds: 5 },
12948 // ARM::MVE_VMLADAVs32 - 19
12949 {.AsmStrOffset: 273, .AliasCondStart: 78, .NumOperands: 6, .NumConds: 5 },
12950 // ARM::MVE_VMLADAVs8 - 20
12951 {.AsmStrOffset: 298, .AliasCondStart: 83, .NumOperands: 6, .NumConds: 5 },
12952 // ARM::MVE_VMLADAVu16 - 21
12953 {.AsmStrOffset: 322, .AliasCondStart: 88, .NumOperands: 6, .NumConds: 5 },
12954 // ARM::MVE_VMLADAVu32 - 22
12955 {.AsmStrOffset: 347, .AliasCondStart: 93, .NumOperands: 6, .NumConds: 5 },
12956 // ARM::MVE_VMLADAVu8 - 23
12957 {.AsmStrOffset: 372, .AliasCondStart: 98, .NumOperands: 6, .NumConds: 5 },
12958 // ARM::MVE_VMLALDAVas16 - 24
12959 {.AsmStrOffset: 396, .AliasCondStart: 103, .NumOperands: 9, .NumConds: 8 },
12960 // ARM::MVE_VMLALDAVas32 - 25
12961 {.AsmStrOffset: 427, .AliasCondStart: 111, .NumOperands: 9, .NumConds: 8 },
12962 // ARM::MVE_VMLALDAVau16 - 26
12963 {.AsmStrOffset: 458, .AliasCondStart: 119, .NumOperands: 9, .NumConds: 8 },
12964 // ARM::MVE_VMLALDAVau32 - 27
12965 {.AsmStrOffset: 489, .AliasCondStart: 127, .NumOperands: 9, .NumConds: 8 },
12966 // ARM::MVE_VMLALDAVs16 - 28
12967 {.AsmStrOffset: 520, .AliasCondStart: 135, .NumOperands: 7, .NumConds: 6 },
12968 // ARM::MVE_VMLALDAVs32 - 29
12969 {.AsmStrOffset: 550, .AliasCondStart: 141, .NumOperands: 7, .NumConds: 6 },
12970 // ARM::MVE_VMLALDAVu16 - 30
12971 {.AsmStrOffset: 580, .AliasCondStart: 147, .NumOperands: 7, .NumConds: 6 },
12972 // ARM::MVE_VMLALDAVu32 - 31
12973 {.AsmStrOffset: 610, .AliasCondStart: 153, .NumOperands: 7, .NumConds: 6 },
12974 // ARM::MVE_VORR - 32
12975 {.AsmStrOffset: 640, .AliasCondStart: 159, .NumOperands: 7, .NumConds: 5 },
12976 // ARM::MVE_VRMLALDAVHas32 - 33
12977 {.AsmStrOffset: 656, .AliasCondStart: 164, .NumOperands: 9, .NumConds: 8 },
12978 // ARM::MVE_VRMLALDAVHau32 - 34
12979 {.AsmStrOffset: 689, .AliasCondStart: 172, .NumOperands: 9, .NumConds: 8 },
12980 // ARM::MVE_VRMLALDAVHs32 - 35
12981 {.AsmStrOffset: 722, .AliasCondStart: 180, .NumOperands: 7, .NumConds: 6 },
12982 // ARM::MVE_VRMLALDAVHu32 - 36
12983 {.AsmStrOffset: 754, .AliasCondStart: 186, .NumOperands: 7, .NumConds: 6 },
12984 // ARM::VLLDM - 37
12985 {.AsmStrOffset: 786, .AliasCondStart: 192, .NumOperands: 4, .NumConds: 6 },
12986 // ARM::VLSTM - 38
12987 {.AsmStrOffset: 799, .AliasCondStart: 198, .NumOperands: 4, .NumConds: 6 },
12988 // ARM::t2CSINC - 39
12989 {.AsmStrOffset: 812, .AliasCondStart: 204, .NumOperands: 4, .NumConds: 4 },
12990 {.AsmStrOffset: 826, .AliasCondStart: 208, .NumOperands: 4, .NumConds: 4 },
12991 // ARM::t2CSINV - 41
12992 {.AsmStrOffset: 844, .AliasCondStart: 212, .NumOperands: 4, .NumConds: 4 },
12993 {.AsmStrOffset: 859, .AliasCondStart: 216, .NumOperands: 4, .NumConds: 4 },
12994 // ARM::t2CSNEG - 43
12995 {.AsmStrOffset: 877, .AliasCondStart: 220, .NumOperands: 4, .NumConds: 4 },
12996 // ARM::t2DSB - 44
12997 {.AsmStrOffset: 0, .AliasCondStart: 224, .NumOperands: 3, .NumConds: 6 },
12998 {.AsmStrOffset: 5, .AliasCondStart: 230, .NumOperands: 3, .NumConds: 6 },
12999 {.AsmStrOffset: 895, .AliasCondStart: 236, .NumOperands: 3, .NumConds: 2 },
13000 // ARM::t2HINT - 47
13001 {.AsmStrOffset: 903, .AliasCondStart: 238, .NumOperands: 3, .NumConds: 3 },
13002 {.AsmStrOffset: 913, .AliasCondStart: 241, .NumOperands: 3, .NumConds: 3 },
13003 {.AsmStrOffset: 925, .AliasCondStart: 244, .NumOperands: 3, .NumConds: 3 },
13004 {.AsmStrOffset: 935, .AliasCondStart: 247, .NumOperands: 3, .NumConds: 3 },
13005 {.AsmStrOffset: 945, .AliasCondStart: 250, .NumOperands: 3, .NumConds: 3 },
13006 {.AsmStrOffset: 955, .AliasCondStart: 253, .NumOperands: 3, .NumConds: 4 },
13007 {.AsmStrOffset: 966, .AliasCondStart: 257, .NumOperands: 3, .NumConds: 4 },
13008 {.AsmStrOffset: 74, .AliasCondStart: 261, .NumOperands: 3, .NumConds: 3 },
13009 {.AsmStrOffset: 976, .AliasCondStart: 264, .NumOperands: 3, .NumConds: 3 },
13010 {.AsmStrOffset: 997, .AliasCondStart: 267, .NumOperands: 3, .NumConds: 3 },
13011 {.AsmStrOffset: 1005, .AliasCondStart: 270, .NumOperands: 3, .NumConds: 3 },
13012 {.AsmStrOffset: 1023, .AliasCondStart: 273, .NumOperands: 3, .NumConds: 3 },
13013 {.AsmStrOffset: 83, .AliasCondStart: 276, .NumOperands: 3, .NumConds: 5 },
13014 // ARM::t2SUBS_PC_LR - 60
13015 {.AsmStrOffset: 1041, .AliasCondStart: 281, .NumOperands: 3, .NumConds: 4 },
13016 // ARM::tHINT - 61
13017 {.AsmStrOffset: 15, .AliasCondStart: 285, .NumOperands: 3, .NumConds: 3 },
13018 {.AsmStrOffset: 23, .AliasCondStart: 288, .NumOperands: 3, .NumConds: 3 },
13019 {.AsmStrOffset: 33, .AliasCondStart: 291, .NumOperands: 3, .NumConds: 3 },
13020 {.AsmStrOffset: 41, .AliasCondStart: 294, .NumOperands: 3, .NumConds: 3 },
13021 {.AsmStrOffset: 49, .AliasCondStart: 297, .NumOperands: 3, .NumConds: 3 },
13022 {.AsmStrOffset: 57, .AliasCondStart: 300, .NumOperands: 3, .NumConds: 4 },
13023 };
13024
13025 static const AliasPatternCond Conds[] = {
13026 // (DSB 0) - 0
13027 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13028 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13029 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13030 // (DSB 4) - 3
13031 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13032 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13033 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13034 // (DSB 12) - 6
13035 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(12)},
13036 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13037 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDFB},
13038 // (HINT 0, pred:$p) - 9
13039 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13040 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13041 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13042 // (HINT 1, pred:$p) - 12
13043 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
13044 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13045 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13046 // (HINT 2, pred:$p) - 15
13047 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
13048 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13049 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13050 // (HINT 3, pred:$p) - 18
13051 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
13052 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13053 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13054 // (HINT 4, pred:$p) - 21
13055 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13056 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13057 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13058 // (HINT 5, pred:$p) - 24
13059 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
13060 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13061 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13062 // (HINT 16, pred:$p) - 27
13063 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(16)},
13064 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13065 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureRAS},
13066 // (HINT 20, pred:$p) - 30
13067 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(20)},
13068 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13069 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13070 // (HINT 22, pred:$p) - 33
13071 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(22)},
13072 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13073 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13074 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureCLRBHB},
13075 // (MVE_VMLADAVas16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 37
13076 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13077 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13078 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13079 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13080 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13081 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13082 // (MVE_VMLADAVas32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 43
13083 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13084 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13085 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13086 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13087 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13088 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13089 // (MVE_VMLADAVas8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 49
13090 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13091 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13092 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13093 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13094 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13095 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13096 // (MVE_VMLADAVau16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 55
13097 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13098 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13099 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13100 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13101 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13102 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13103 // (MVE_VMLADAVau32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 61
13104 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13105 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13106 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13107 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13108 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13109 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13110 // (MVE_VMLADAVau8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 67
13111 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13112 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13113 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13114 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13115 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13116 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13117 // (MVE_VMLADAVs16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 73
13118 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13119 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13120 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13121 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13122 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13123 // (MVE_VMLADAVs32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 78
13124 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13125 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13126 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13127 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13128 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13129 // (MVE_VMLADAVs8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 83
13130 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13131 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13132 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13133 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13134 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13135 // (MVE_VMLADAVu16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 88
13136 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13137 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13138 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13139 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13140 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13141 // (MVE_VMLADAVu32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 93
13142 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13143 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13144 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13145 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13146 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13147 // (MVE_VMLADAVu8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 98
13148 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13149 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13150 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13151 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13152 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13153 // (MVE_VMLALDAVas16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 103
13154 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13155 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13156 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13157 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13158 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13159 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13160 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13161 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13162 // (MVE_VMLALDAVas32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 111
13163 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13164 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13165 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13166 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13167 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13168 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13169 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13170 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13171 // (MVE_VMLALDAVau16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 119
13172 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13173 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13174 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13175 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13176 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13177 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13178 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13179 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13180 // (MVE_VMLALDAVau32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 127
13181 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13182 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13183 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13184 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13185 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13186 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13187 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13188 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13189 // (MVE_VMLALDAVs16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 135
13190 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13191 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13192 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13193 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13194 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13195 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13196 // (MVE_VMLALDAVs32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 141
13197 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13198 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13199 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13200 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13201 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13202 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13203 // (MVE_VMLALDAVu16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 147
13204 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13205 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13206 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13207 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13208 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13209 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13210 // (MVE_VMLALDAVu32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 153
13211 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13212 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13213 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13214 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13215 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13216 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13217 // (MVE_VORR MQPR:$Qd, MQPR:$Qm, MQPR:$Qm, vpred_r:$vp) - 159
13218 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13219 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13220 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13221 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13222 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13223 // (MVE_VRMLALDAVHas32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 164
13224 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13225 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13226 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13227 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13228 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13229 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13230 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13231 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13232 // (MVE_VRMLALDAVHau32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 172
13233 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13234 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13235 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13236 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13237 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13238 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13239 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13240 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13241 // (MVE_VRMLALDAVHs32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 180
13242 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13243 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13244 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13245 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13246 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13247 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13248 // (MVE_VRMLALDAVHu32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 186
13249 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13250 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13251 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13252 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13253 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13254 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13255 // (VLLDM GPRnopc:$Rn, pred:$p, 0) - 192
13256 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRnopcRegClassID},
13257 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13258 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13259 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13260 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8MMainlineOps},
13261 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::Feature8MSecExt},
13262 // (VLSTM GPRnopc:$Rn, pred:$p, 0) - 198
13263 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRnopcRegClassID},
13264 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13265 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13266 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13267 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8MMainlineOps},
13268 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::Feature8MSecExt},
13269 // (t2CSINC rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 204
13270 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13271 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13272 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13273 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13274 // (t2CSINC rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 208
13275 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13276 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13277 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13278 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13279 // (t2CSINV rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 212
13280 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13281 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13282 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13283 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13284 // (t2CSINV rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 216
13285 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13286 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13287 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13288 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13289 // (t2CSNEG rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 220
13290 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13291 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13292 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13293 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13294 // (t2DSB 0, (pred 14, zero_reg)) - 224
13295 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13296 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(14)},
13297 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::NoRegister},
13298 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13299 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13300 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13301 // (t2DSB 4, (pred 14, zero_reg)) - 230
13302 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13303 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(14)},
13304 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::NoRegister},
13305 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13306 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13307 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13308 // (t2DSB 12, pred:$p) - 236
13309 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(12)},
13310 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDFB},
13311 // (t2HINT 0, pred:$p) - 238
13312 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13313 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13314 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13315 // (t2HINT 1, pred:$p) - 241
13316 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
13317 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13318 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13319 // (t2HINT 2, pred:$p) - 244
13320 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
13321 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13322 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13323 // (t2HINT 3, pred:$p) - 247
13324 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
13325 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13326 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13327 // (t2HINT 4, pred:$p) - 250
13328 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13329 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13330 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13331 // (t2HINT 5, pred:$p) - 253
13332 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
13333 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13334 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13335 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13336 // (t2HINT 16, pred:$p) - 257
13337 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(16)},
13338 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13339 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13340 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureRAS},
13341 // (t2HINT 20, pred:$p) - 261
13342 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(20)},
13343 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13344 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13345 // (t2HINT 13, pred:$p) - 264
13346 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(13)},
13347 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13348 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13349 // (t2HINT 15, pred:$p) - 267
13350 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(15)},
13351 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13352 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13353 // (t2HINT 29, pred:$p) - 270
13354 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(29)},
13355 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13356 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13357 // (t2HINT 45, pred:$p) - 273
13358 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(45)},
13359 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13360 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13361 // (t2HINT 22, pred:$p) - 276
13362 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(22)},
13363 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13364 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13365 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13366 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureCLRBHB},
13367 // (t2SUBS_PC_LR 0, pred:$p) - 281
13368 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13369 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13370 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13371 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureVirtualization},
13372 // (tHINT 0, pred:$p) - 285
13373 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13374 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13375 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13376 // (tHINT 1, pred:$p) - 288
13377 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
13378 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13379 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13380 // (tHINT 2, pred:$p) - 291
13381 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
13382 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13383 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13384 // (tHINT 3, pred:$p) - 294
13385 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
13386 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13387 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13388 // (tHINT 4, pred:$p) - 297
13389 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13390 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13391 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13392 // (tHINT 5, pred:$p) - 300
13393 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
13394 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13395 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13396 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13397 };
13398
13399 static const char AsmStrings[] =
13400 /* 0 */ "ssbb\0"
13401 /* 5 */ "pssbb\0"
13402 /* 11 */ "dfb\0"
13403 /* 15 */ "nop$\xFF\x02\x01\0"
13404 /* 23 */ "yield$\xFF\x02\x01\0"
13405 /* 33 */ "wfe$\xFF\x02\x01\0"
13406 /* 41 */ "wfi$\xFF\x02\x01\0"
13407 /* 49 */ "sev$\xFF\x02\x01\0"
13408 /* 57 */ "sevl$\xFF\x02\x01\0"
13409 /* 66 */ "esb$\xFF\x02\x01\0"
13410 /* 74 */ "csdb$\xFF\x02\x01\0"
13411 /* 83 */ "clrbhb$\xFF\x02\x01\0"
13412 /* 94 */ "vmlava$\xFF\x05\x02.s16 $\x01, $\x03, $\x04\0"
13413 /* 120 */ "vmlava$\xFF\x05\x02.s32 $\x01, $\x03, $\x04\0"
13414 /* 146 */ "vmlava$\xFF\x05\x02.s8 $\x01, $\x03, $\x04\0"
13415 /* 171 */ "vmlava$\xFF\x05\x02.u16 $\x01, $\x03, $\x04\0"
13416 /* 197 */ "vmlava$\xFF\x05\x02.u32 $\x01, $\x03, $\x04\0"
13417 /* 223 */ "vmlava$\xFF\x05\x02.u8 $\x01, $\x03, $\x04\0"
13418 /* 248 */ "vmlav$\xFF\x04\x02.s16 $\x01, $\x02, $\x03\0"
13419 /* 273 */ "vmlav$\xFF\x04\x02.s32 $\x01, $\x02, $\x03\0"
13420 /* 298 */ "vmlav$\xFF\x04\x02.s8 $\x01, $\x02, $\x03\0"
13421 /* 322 */ "vmlav$\xFF\x04\x02.u16 $\x01, $\x02, $\x03\0"
13422 /* 347 */ "vmlav$\xFF\x04\x02.u32 $\x01, $\x02, $\x03\0"
13423 /* 372 */ "vmlav$\xFF\x04\x02.u8 $\x01, $\x02, $\x03\0"
13424 /* 396 */ "vmlalva$\xFF\x07\x02.s16 $\x01, $\x02, $\x05, $\x06\0"
13425 /* 427 */ "vmlalva$\xFF\x07\x02.s32 $\x01, $\x02, $\x05, $\x06\0"
13426 /* 458 */ "vmlalva$\xFF\x07\x02.u16 $\x01, $\x02, $\x05, $\x06\0"
13427 /* 489 */ "vmlalva$\xFF\x07\x02.u32 $\x01, $\x02, $\x05, $\x06\0"
13428 /* 520 */ "vmlalv$\xFF\x05\x02.s16 $\x01, $\x02, $\x03, $\x04\0"
13429 /* 550 */ "vmlalv$\xFF\x05\x02.s32 $\x01, $\x02, $\x03, $\x04\0"
13430 /* 580 */ "vmlalv$\xFF\x05\x02.u16 $\x01, $\x02, $\x03, $\x04\0"
13431 /* 610 */ "vmlalv$\xFF\x05\x02.u32 $\x01, $\x02, $\x03, $\x04\0"
13432 /* 640 */ "vmov$\xFF\x04\x02 $\x01, $\x02\0"
13433 /* 656 */ "vrmlalvha$\xFF\x07\x02.s32 $\x01, $\x02, $\x05, $\x06\0"
13434 /* 689 */ "vrmlalvha$\xFF\x07\x02.u32 $\x01, $\x02, $\x05, $\x06\0"
13435 /* 722 */ "vrmlalvh$\xFF\x05\x02.s32 $\x01, $\x02, $\x03, $\x04\0"
13436 /* 754 */ "vrmlalvh$\xFF\x05\x02.u32 $\x01, $\x02, $\x03, $\x04\0"
13437 /* 786 */ "vlldm$\xFF\x02\x01 $\x01\0"
13438 /* 799 */ "vlstm$\xFF\x02\x01 $\x01\0"
13439 /* 812 */ "cset $\x01, $\xFF\x04\x03\0"
13440 /* 826 */ "cinc $\x01, $\x02, $\xFF\x04\x03\0"
13441 /* 844 */ "csetm $\x01, $\xFF\x04\x03\0"
13442 /* 859 */ "cinv $\x01, $\x02, $\xFF\x04\x03\0"
13443 /* 877 */ "cneg $\x01, $\x02, $\xFF\x04\x03\0"
13444 /* 895 */ "dfb$\xFF\x02\x01\0"
13445 /* 903 */ "nop$\xFF\x02\x01.w\0"
13446 /* 913 */ "yield$\xFF\x02\x01.w\0"
13447 /* 925 */ "wfe$\xFF\x02\x01.w\0"
13448 /* 935 */ "wfi$\xFF\x02\x01.w\0"
13449 /* 945 */ "sev$\xFF\x02\x01.w\0"
13450 /* 955 */ "sevl$\xFF\x02\x01.w\0"
13451 /* 966 */ "esb$\xFF\x02\x01.w\0"
13452 /* 976 */ "pacbti$\xFF\x02\x01 r12,lr,sp\0"
13453 /* 997 */ "bti$\xFF\x02\x01\0"
13454 /* 1005 */ "pac$\xFF\x02\x01 r12,lr,sp\0"
13455 /* 1023 */ "aut$\xFF\x02\x01 r12,lr,sp\0"
13456 /* 1041 */ "eret$\xFF\x02\x01\0"
13457 ;
13458
13459#ifndef NDEBUG
13460 static struct SortCheck {
13461 SortCheck(ArrayRef<PatternsForOpcode> OpToPatterns) {
13462 assert(std::is_sorted(
13463 OpToPatterns.begin(), OpToPatterns.end(),
13464 [](const PatternsForOpcode &L, const PatternsForOpcode &R) {
13465 return L.Opcode < R.Opcode;
13466 }) &&
13467 "tablegen failed to sort opcode patterns");
13468 }
13469 } sortCheckVar(OpToPatterns);
13470#endif
13471
13472 AliasMatchingData M {
13473 .OpToPatterns: ArrayRef(OpToPatterns),
13474 .Patterns: ArrayRef(Patterns),
13475 .PatternConds: ArrayRef(Conds),
13476 .AsmStrings: StringRef(AsmStrings, std::size(AsmStrings)),
13477 .ValidateMCOperand: nullptr,
13478 };
13479 const char *AsmString = matchAliasPatterns(MI, STI: &STI, M);
13480 if (!AsmString) return false;
13481
13482 unsigned I = 0;
13483 while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
13484 AsmString[I] != '$' && AsmString[I] != '\0')
13485 ++I;
13486 OS << '\t' << StringRef(AsmString, I);
13487 if (AsmString[I] != '\0') {
13488 if (AsmString[I] == ' ' || AsmString[I] == '\t') {
13489 OS << '\t';
13490 ++I;
13491 }
13492 do {
13493 if (AsmString[I] == '$') {
13494 ++I;
13495 if (AsmString[I] == (char)0xff) {
13496 ++I;
13497 int OpIdx = AsmString[I++] - 1;
13498 int PrintMethodIdx = AsmString[I++] - 1;
13499 printCustomAliasOperand(MI, Address, OpIdx, PrintMethodIdx, STI, O&: OS);
13500 } else
13501 printOperand(MI, OpNo: unsigned(AsmString[I++]) - 1, STI, O&: OS);
13502 } else {
13503 OS << AsmString[I++];
13504 }
13505 } while (AsmString[I] != '\0');
13506 }
13507
13508 return true;
13509}
13510
13511void ARMInstPrinter::printCustomAliasOperand(
13512 const MCInst *MI, uint64_t Address, unsigned OpIdx,
13513 unsigned PrintMethodIdx,
13514 const MCSubtargetInfo &STI,
13515 raw_ostream &OS) {
13516 switch (PrintMethodIdx) {
13517 default:
13518 llvm_unreachable("Unknown PrintMethod kind");
13519 break;
13520 case 0:
13521 printPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13522 break;
13523 case 1:
13524 printVPTPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13525 break;
13526 case 2:
13527 printMandatoryInvertedPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13528 break;
13529 }
13530}
13531
13532#endif // PRINT_ALIAS_INSTR
13533