1/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2|* *|
3|* Assembly Writer Source Fragment *|
4|* *|
5|* Automatically generated file, do not edit! *|
6|* From: ARM.td *|
7|* *|
8\*===----------------------------------------------------------------------===*/
9
10/// getMnemonic - This method is automatically generated by tablegen
11/// from the instruction set description.
12std::pair<const char *, uint64_t>
13ARMInstPrinter::getMnemonic(const MCInst &MI) const {
14
15#ifdef __GNUC__
16#pragma GCC diagnostic push
17#pragma GCC diagnostic ignored "-Woverlength-strings"
18#endif
19 static const char AsmStrs[] = {
20 /* 0 */ "vcx1\t\000"
21 /* 6 */ "vld20.32\t\000"
22 /* 16 */ "vst20.32\t\000"
23 /* 26 */ "vld40.32\t\000"
24 /* 36 */ "vst40.32\t\000"
25 /* 46 */ "sha1su0.32\t\000"
26 /* 58 */ "sha256su0.32\t\000"
27 /* 72 */ "vld21.32\t\000"
28 /* 82 */ "vst21.32\t\000"
29 /* 92 */ "vld41.32\t\000"
30 /* 102 */ "vst41.32\t\000"
31 /* 112 */ "sha1su1.32\t\000"
32 /* 124 */ "sha256su1.32\t\000"
33 /* 138 */ "vld42.32\t\000"
34 /* 148 */ "vst42.32\t\000"
35 /* 158 */ "sha256h2.32\t\000"
36 /* 171 */ "vld43.32\t\000"
37 /* 181 */ "vst43.32\t\000"
38 /* 191 */ "sha1c.32\t\000"
39 /* 201 */ "sha1h.32\t\000"
40 /* 211 */ "sha256h.32\t\000"
41 /* 223 */ "sha1m.32\t\000"
42 /* 233 */ "sha1p.32\t\000"
43 /* 243 */ "dlstp.32\t\000"
44 /* 253 */ "wlstp.32\t\000"
45 /* 263 */ "vcvta.s32.f32\t\000"
46 /* 278 */ "vcvtm.s32.f32\t\000"
47 /* 293 */ "vcvtn.s32.f32\t\000"
48 /* 308 */ "vcvtp.s32.f32\t\000"
49 /* 323 */ "vcvta.u32.f32\t\000"
50 /* 338 */ "vcvtm.u32.f32\t\000"
51 /* 353 */ "vcvtn.u32.f32\t\000"
52 /* 368 */ "vcvtp.u32.f32\t\000"
53 /* 383 */ "vcmla.f32\t\000"
54 /* 394 */ "vrinta.f32\t\000"
55 /* 406 */ "vcadd.f32\t\000"
56 /* 417 */ "vselge.f32\t\000"
57 /* 429 */ "vminnm.f32\t\000"
58 /* 441 */ "vmaxnm.f32\t\000"
59 /* 453 */ "vrintm.f32\t\000"
60 /* 465 */ "vrintn.f32\t\000"
61 /* 477 */ "vrintp.f32\t\000"
62 /* 489 */ "vseleq.f32\t\000"
63 /* 501 */ "vselvs.f32\t\000"
64 /* 513 */ "vselgt.f32\t\000"
65 /* 525 */ "vrintx.f32\t\000"
66 /* 537 */ "vrintz.f32\t\000"
67 /* 549 */ "ldc2\t\000"
68 /* 555 */ "mrc2\t\000"
69 /* 561 */ "mrrc2\t\000"
70 /* 568 */ "stc2\t\000"
71 /* 574 */ "cdp2\t\000"
72 /* 580 */ "mcr2\t\000"
73 /* 586 */ "mcrr2\t\000"
74 /* 593 */ "vcx2\t\000"
75 /* 599 */ "vcx3\t\000"
76 /* 605 */ "dlstp.64\t\000"
77 /* 615 */ "wlstp.64\t\000"
78 /* 625 */ "vcvta.s32.f64\t\000"
79 /* 640 */ "vcvtm.s32.f64\t\000"
80 /* 655 */ "vcvtn.s32.f64\t\000"
81 /* 670 */ "vcvtp.s32.f64\t\000"
82 /* 685 */ "vcvta.u32.f64\t\000"
83 /* 700 */ "vcvtm.u32.f64\t\000"
84 /* 715 */ "vcvtn.u32.f64\t\000"
85 /* 730 */ "vcvtp.u32.f64\t\000"
86 /* 745 */ "vrinta.f64\t\000"
87 /* 757 */ "vselge.f64\t\000"
88 /* 769 */ "vminnm.f64\t\000"
89 /* 781 */ "vmaxnm.f64\t\000"
90 /* 793 */ "vrintm.f64\t\000"
91 /* 805 */ "vrintn.f64\t\000"
92 /* 817 */ "vrintp.f64\t\000"
93 /* 829 */ "vseleq.f64\t\000"
94 /* 841 */ "vselvs.f64\t\000"
95 /* 853 */ "vselgt.f64\t\000"
96 /* 865 */ "vmull.p64\t\000"
97 /* 876 */ "vld20.16\t\000"
98 /* 886 */ "vst20.16\t\000"
99 /* 896 */ "vld40.16\t\000"
100 /* 906 */ "vst40.16\t\000"
101 /* 916 */ "vld21.16\t\000"
102 /* 926 */ "vst21.16\t\000"
103 /* 936 */ "vld41.16\t\000"
104 /* 946 */ "vst41.16\t\000"
105 /* 956 */ "vld42.16\t\000"
106 /* 966 */ "vst42.16\t\000"
107 /* 976 */ "vld43.16\t\000"
108 /* 986 */ "vst43.16\t\000"
109 /* 996 */ "dlstp.16\t\000"
110 /* 1006 */ "wlstp.16\t\000"
111 /* 1016 */ "vcvta.s32.f16\t\000"
112 /* 1031 */ "vcvtm.s32.f16\t\000"
113 /* 1046 */ "vcvtn.s32.f16\t\000"
114 /* 1061 */ "vcvtp.s32.f16\t\000"
115 /* 1076 */ "vcvta.u32.f16\t\000"
116 /* 1091 */ "vcvtm.u32.f16\t\000"
117 /* 1106 */ "vcvtn.u32.f16\t\000"
118 /* 1121 */ "vcvtp.u32.f16\t\000"
119 /* 1136 */ "vcvta.s16.f16\t\000"
120 /* 1151 */ "vcvtm.s16.f16\t\000"
121 /* 1166 */ "vcvtn.s16.f16\t\000"
122 /* 1181 */ "vcvtp.s16.f16\t\000"
123 /* 1196 */ "vcvta.u16.f16\t\000"
124 /* 1211 */ "vcvtm.u16.f16\t\000"
125 /* 1226 */ "vcvtn.u16.f16\t\000"
126 /* 1241 */ "vcvtp.u16.f16\t\000"
127 /* 1256 */ "vcmla.f16\t\000"
128 /* 1267 */ "vrinta.f16\t\000"
129 /* 1279 */ "vcadd.f16\t\000"
130 /* 1290 */ "vselge.f16\t\000"
131 /* 1302 */ "vfmal.f16\t\000"
132 /* 1313 */ "vfmsl.f16\t\000"
133 /* 1324 */ "vminnm.f16\t\000"
134 /* 1336 */ "vmaxnm.f16\t\000"
135 /* 1348 */ "vrintm.f16\t\000"
136 /* 1360 */ "vrintn.f16\t\000"
137 /* 1372 */ "vrintp.f16\t\000"
138 /* 1384 */ "vseleq.f16\t\000"
139 /* 1396 */ "vins.f16\t\000"
140 /* 1406 */ "vselvs.f16\t\000"
141 /* 1418 */ "vselgt.f16\t\000"
142 /* 1430 */ "vrintx.f16\t\000"
143 /* 1442 */ "vmovx.f16\t\000"
144 /* 1453 */ "vrintz.f16\t\000"
145 /* 1465 */ "vmmla.bf16\t\000"
146 /* 1477 */ "vfmab.bf16\t\000"
147 /* 1489 */ "vfmat.bf16\t\000"
148 /* 1501 */ "vdot.bf16\t\000"
149 /* 1512 */ "vld20.8\t\000"
150 /* 1521 */ "vst20.8\t\000"
151 /* 1530 */ "vld40.8\t\000"
152 /* 1539 */ "vst40.8\t\000"
153 /* 1548 */ "vld21.8\t\000"
154 /* 1557 */ "vst21.8\t\000"
155 /* 1566 */ "vld41.8\t\000"
156 /* 1575 */ "vst41.8\t\000"
157 /* 1584 */ "vld42.8\t\000"
158 /* 1593 */ "vst42.8\t\000"
159 /* 1602 */ "vld43.8\t\000"
160 /* 1611 */ "vst43.8\t\000"
161 /* 1620 */ "aesimc.8\t\000"
162 /* 1630 */ "aesmc.8\t\000"
163 /* 1639 */ "aesd.8\t\000"
164 /* 1647 */ "aese.8\t\000"
165 /* 1655 */ "dlstp.8\t\000"
166 /* 1664 */ "wlstp.8\t\000"
167 /* 1673 */ "vusmmla.s8\t\000"
168 /* 1685 */ "vsmmla.s8\t\000"
169 /* 1696 */ "vusdot.s8\t\000"
170 /* 1707 */ "vsdot.s8\t\000"
171 /* 1717 */ "vummla.u8\t\000"
172 /* 1728 */ "vsudot.u8\t\000"
173 /* 1739 */ "vudot.u8\t\000"
174 /* 1749 */ "vcx1a\t\000"
175 /* 1756 */ "vcx2a\t\000"
176 /* 1763 */ "vcx3a\t\000"
177 /* 1770 */ "rfeda\t\000"
178 /* 1777 */ "rfeia\t\000"
179 /* 1784 */ "crc32b\t\000"
180 /* 1792 */ "crc32cb\t\000"
181 /* 1801 */ "rfedb\t\000"
182 /* 1808 */ "rfeib\t\000"
183 /* 1815 */ "dmb\t\000"
184 /* 1820 */ "dsb\t\000"
185 /* 1825 */ "isb\t\000"
186 /* 1830 */ "tsb\t\000"
187 /* 1835 */ "csinc\t\000"
188 /* 1842 */ "hvc\t\000"
189 /* 1847 */ "cx1d\t\000"
190 /* 1853 */ "cx2d\t\000"
191 /* 1859 */ "cx3d\t\000"
192 /* 1865 */ "pld\t\000"
193 /* 1870 */ "setend\t\000"
194 /* 1878 */ "le\t\000"
195 /* 1882 */ "udf\t\000"
196 /* 1887 */ "csneg\t\000"
197 /* 1894 */ "crc32h\t\000"
198 /* 1902 */ "crc32ch\t\000"
199 /* 1911 */ "pli\t\000"
200 /* 1916 */ "bti\t\000"
201 /* 1921 */ "ldc2l\t\000"
202 /* 1928 */ "stc2l\t\000"
203 /* 1935 */ "bl\t\000"
204 /* 1939 */ "bfcsel\t\000"
205 /* 1947 */ "setpan\t\000"
206 /* 1955 */ "letp\t\000"
207 /* 1961 */ "dls\t\000"
208 /* 1966 */ "wls\t\000"
209 /* 1971 */ "cps\t\000"
210 /* 1976 */ "movs\t\000"
211 /* 1982 */ "hlt\t\000"
212 /* 1987 */ "bkpt\t\000"
213 /* 1993 */ "csinv\t\000"
214 /* 2000 */ "hvc.w\t\000"
215 /* 2007 */ "udf.w\t\000"
216 /* 2014 */ "crc32w\t\000"
217 /* 2022 */ "crc32cw\t\000"
218 /* 2031 */ "pldw\t\000"
219 /* 2037 */ "bx\t\000"
220 /* 2041 */ "blx\t\000"
221 /* 2046 */ "cbz\t\000"
222 /* 2051 */ "cbnz\t\000"
223 /* 2057 */ "srsda\tsp!, \000"
224 /* 2069 */ "srsia\tsp!, \000"
225 /* 2081 */ "srsdb\tsp!, \000"
226 /* 2093 */ "srsib\tsp!, \000"
227 /* 2105 */ "srsda\tsp, \000"
228 /* 2116 */ "srsia\tsp, \000"
229 /* 2127 */ "srsdb\tsp, \000"
230 /* 2138 */ "srsib\tsp, \000"
231 /* 2149 */ "# XRay Function Patchable RET.\000"
232 /* 2180 */ "# XRay Typed Event Log.\000"
233 /* 2204 */ "# XRay Custom Event Log.\000"
234 /* 2229 */ "# XRay Function Enter.\000"
235 /* 2252 */ "# XRay Tail Call Exit.\000"
236 /* 2275 */ "# XRay Function Exit.\000"
237 /* 2297 */ "__brkdiv0\000"
238 /* 2307 */ "vld1\000"
239 /* 2312 */ "dcps1\000"
240 /* 2318 */ "vst1\000"
241 /* 2323 */ "vcx1\000"
242 /* 2328 */ "vrev32\000"
243 /* 2335 */ "ldc2\000"
244 /* 2340 */ "mrc2\000"
245 /* 2345 */ "mrrc2\000"
246 /* 2351 */ "stc2\000"
247 /* 2356 */ "vld2\000"
248 /* 2361 */ "cdp2\000"
249 /* 2366 */ "mcr2\000"
250 /* 2371 */ "mcrr2\000"
251 /* 2377 */ "dcps2\000"
252 /* 2383 */ "vst2\000"
253 /* 2388 */ "vcx2\000"
254 /* 2393 */ "vld3\000"
255 /* 2398 */ "dcps3\000"
256 /* 2404 */ "vst3\000"
257 /* 2409 */ "vcx3\000"
258 /* 2414 */ "vrev64\000"
259 /* 2421 */ "vld4\000"
260 /* 2426 */ "vst4\000"
261 /* 2431 */ "sxtab16\000"
262 /* 2439 */ "uxtab16\000"
263 /* 2447 */ "sxtb16\000"
264 /* 2454 */ "uxtb16\000"
265 /* 2461 */ "shsub16\000"
266 /* 2469 */ "uhsub16\000"
267 /* 2477 */ "uqsub16\000"
268 /* 2485 */ "ssub16\000"
269 /* 2492 */ "usub16\000"
270 /* 2499 */ "shadd16\000"
271 /* 2507 */ "uhadd16\000"
272 /* 2515 */ "uqadd16\000"
273 /* 2523 */ "sadd16\000"
274 /* 2530 */ "uadd16\000"
275 /* 2537 */ "ssat16\000"
276 /* 2544 */ "usat16\000"
277 /* 2551 */ "vrev16\000"
278 /* 2558 */ "usada8\000"
279 /* 2565 */ "shsub8\000"
280 /* 2572 */ "uhsub8\000"
281 /* 2579 */ "uqsub8\000"
282 /* 2586 */ "ssub8\000"
283 /* 2592 */ "usub8\000"
284 /* 2598 */ "usad8\000"
285 /* 2604 */ "shadd8\000"
286 /* 2611 */ "uhadd8\000"
287 /* 2618 */ "uqadd8\000"
288 /* 2625 */ "sadd8\000"
289 /* 2631 */ "uadd8\000"
290 /* 2637 */ "LIFETIME_END\000"
291 /* 2650 */ "PSEUDO_PROBE\000"
292 /* 2663 */ "BUNDLE\000"
293 /* 2670 */ "FAKE_USE\000"
294 /* 2679 */ "DBG_VALUE\000"
295 /* 2689 */ "DBG_INSTR_REF\000"
296 /* 2703 */ "DBG_PHI\000"
297 /* 2711 */ "DBG_LABEL\000"
298 /* 2721 */ "LIFETIME_START\000"
299 /* 2736 */ "DBG_VALUE_LIST\000"
300 /* 2751 */ "vcx1a\000"
301 /* 2757 */ "vcx2a\000"
302 /* 2763 */ "vcx3a\000"
303 /* 2769 */ "vaba\000"
304 /* 2774 */ "cx1da\000"
305 /* 2780 */ "cx2da\000"
306 /* 2786 */ "cx3da\000"
307 /* 2792 */ "lda\000"
308 /* 2796 */ "ldmda\000"
309 /* 2802 */ "stmda\000"
310 /* 2808 */ "vrmlaldavha\000"
311 /* 2820 */ "vrmlsldavha\000"
312 /* 2832 */ "rfeia\000"
313 /* 2838 */ "vldmia\000"
314 /* 2845 */ "vstmia\000"
315 /* 2852 */ "srsia\000"
316 /* 2858 */ "vcmla\000"
317 /* 2864 */ "smmla\000"
318 /* 2870 */ "vnmla\000"
319 /* 2876 */ "vmla\000"
320 /* 2881 */ "vfma\000"
321 /* 2886 */ "vfnma\000"
322 /* 2892 */ "vminnma\000"
323 /* 2900 */ "vmaxnma\000"
324 /* 2908 */ "vmina\000"
325 /* 2914 */ "vrsra\000"
326 /* 2920 */ "vsra\000"
327 /* 2925 */ "vrinta\000"
328 /* 2932 */ "tta\000"
329 /* 2936 */ "vcvta\000"
330 /* 2942 */ "vmladava\000"
331 /* 2951 */ "vmlaldava\000"
332 /* 2961 */ "vmlsldava\000"
333 /* 2971 */ "vmlsdava\000"
334 /* 2980 */ "vaddva\000"
335 /* 2987 */ "vaddlva\000"
336 /* 2995 */ "vmaxa\000"
337 /* 3001 */ "ldab\000"
338 /* 3006 */ "sxtab\000"
339 /* 3012 */ "uxtab\000"
340 /* 3018 */ "smlabb\000"
341 /* 3025 */ "smlalbb\000"
342 /* 3033 */ "smulbb\000"
343 /* 3040 */ "tbb\000"
344 /* 3044 */ "rfedb\000"
345 /* 3050 */ "vldmdb\000"
346 /* 3057 */ "vstmdb\000"
347 /* 3064 */ "srsdb\000"
348 /* 3070 */ "ldmib\000"
349 /* 3076 */ "stmib\000"
350 /* 3082 */ "vshllb\000"
351 /* 3089 */ "vqdmullb\000"
352 /* 3098 */ "vmullb\000"
353 /* 3105 */ "stlb\000"
354 /* 3110 */ "vmovlb\000"
355 /* 3117 */ "dmb\000"
356 /* 3121 */ "vqshrnb\000"
357 /* 3129 */ "vqrshrnb\000"
358 /* 3138 */ "vrshrnb\000"
359 /* 3146 */ "vshrnb\000"
360 /* 3153 */ "vqshrunb\000"
361 /* 3162 */ "vqrshrunb\000"
362 /* 3172 */ "vqmovunb\000"
363 /* 3181 */ "vqmovnb\000"
364 /* 3189 */ "vmovnb\000"
365 /* 3196 */ "swpb\000"
366 /* 3201 */ "vldrb\000"
367 /* 3207 */ "vstrb\000"
368 /* 3213 */ "dsb\000"
369 /* 3217 */ "isb\000"
370 /* 3221 */ "ldrsb\000"
371 /* 3227 */ "tsb\000"
372 /* 3231 */ "smlatb\000"
373 /* 3238 */ "pkhtb\000"
374 /* 3244 */ "smlaltb\000"
375 /* 3252 */ "smultb\000"
376 /* 3259 */ "vcvtb\000"
377 /* 3265 */ "sxtb\000"
378 /* 3270 */ "uxtb\000"
379 /* 3275 */ "qdsub\000"
380 /* 3281 */ "vhsub\000"
381 /* 3287 */ "vqsub\000"
382 /* 3293 */ "vsub\000"
383 /* 3298 */ "smlawb\000"
384 /* 3305 */ "smulwb\000"
385 /* 3312 */ "ldaexb\000"
386 /* 3319 */ "stlexb\000"
387 /* 3326 */ "ldrexb\000"
388 /* 3333 */ "strexb\000"
389 /* 3340 */ "vsbc\000"
390 /* 3345 */ "vadc\000"
391 /* 3350 */ "ldc\000"
392 /* 3354 */ "bfc\000"
393 /* 3358 */ "vbic\000"
394 /* 3363 */ "vshlc\000"
395 /* 3369 */ "smc\000"
396 /* 3373 */ "mrc\000"
397 /* 3377 */ "mrrc\000"
398 /* 3382 */ "rsc\000"
399 /* 3386 */ "stc\000"
400 /* 3390 */ "svc\000"
401 /* 3394 */ "smlad\000"
402 /* 3400 */ "smuad\000"
403 /* 3406 */ "vabd\000"
404 /* 3411 */ "vhcadd\000"
405 /* 3418 */ "vcadd\000"
406 /* 3424 */ "qdadd\000"
407 /* 3430 */ "vrhadd\000"
408 /* 3437 */ "vhadd\000"
409 /* 3443 */ "vpadd\000"
410 /* 3449 */ "vqadd\000"
411 /* 3455 */ "vadd\000"
412 /* 3460 */ "smlald\000"
413 /* 3467 */ "pld\000"
414 /* 3471 */ "smlsld\000"
415 /* 3478 */ "vand\000"
416 /* 3483 */ "vldrd\000"
417 /* 3489 */ "vstrd\000"
418 /* 3495 */ "smlsd\000"
419 /* 3501 */ "smusd\000"
420 /* 3507 */ "ldaexd\000"
421 /* 3514 */ "stlexd\000"
422 /* 3521 */ "ldrexd\000"
423 /* 3528 */ "strexd\000"
424 /* 3535 */ "vacge\000"
425 /* 3541 */ "vcge\000"
426 /* 3546 */ "vcle\000"
427 /* 3551 */ "vrecpe\000"
428 /* 3558 */ "vcmpe\000"
429 /* 3564 */ "vrsqrte\000"
430 /* 3572 */ "bf\000"
431 /* 3575 */ "vbif\000"
432 /* 3580 */ "dbg\000"
433 /* 3584 */ "pacg\000"
434 /* 3589 */ "vqneg\000"
435 /* 3595 */ "vneg\000"
436 /* 3600 */ "sg\000"
437 /* 3603 */ "autg\000"
438 /* 3608 */ "ldah\000"
439 /* 3613 */ "vqdmlah\000"
440 /* 3621 */ "vqrdmlah\000"
441 /* 3630 */ "sxtah\000"
442 /* 3636 */ "uxtah\000"
443 /* 3642 */ "tbh\000"
444 /* 3646 */ "vqdmladh\000"
445 /* 3655 */ "vqrdmladh\000"
446 /* 3665 */ "vqdmlsdh\000"
447 /* 3674 */ "vqrdmlsdh\000"
448 /* 3684 */ "stlh\000"
449 /* 3689 */ "vqdmulh\000"
450 /* 3697 */ "vqrdmulh\000"
451 /* 3706 */ "vrmulh\000"
452 /* 3713 */ "vmulh\000"
453 /* 3719 */ "vldrh\000"
454 /* 3725 */ "vstrh\000"
455 /* 3731 */ "vqdmlash\000"
456 /* 3740 */ "vqrdmlash\000"
457 /* 3750 */ "vqrdmlsh\000"
458 /* 3759 */ "ldrsh\000"
459 /* 3765 */ "push\000"
460 /* 3770 */ "revsh\000"
461 /* 3776 */ "sxth\000"
462 /* 3781 */ "uxth\000"
463 /* 3786 */ "vrmlaldavh\000"
464 /* 3797 */ "vrmlsldavh\000"
465 /* 3808 */ "ldaexh\000"
466 /* 3815 */ "stlexh\000"
467 /* 3822 */ "ldrexh\000"
468 /* 3829 */ "strexh\000"
469 /* 3836 */ "vsbci\000"
470 /* 3842 */ "vadci\000"
471 /* 3848 */ "bfi\000"
472 /* 3852 */ "pli\000"
473 /* 3856 */ "vsli\000"
474 /* 3861 */ "vsri\000"
475 /* 3866 */ "bxj\000"
476 /* 3870 */ "ldc2l\000"
477 /* 3876 */ "stc2l\000"
478 /* 3882 */ "umaal\000"
479 /* 3888 */ "vabal\000"
480 /* 3894 */ "vpadal\000"
481 /* 3901 */ "vqdmlal\000"
482 /* 3909 */ "smlal\000"
483 /* 3915 */ "umlal\000"
484 /* 3921 */ "vmlal\000"
485 /* 3927 */ "vtbl\000"
486 /* 3932 */ "vsubl\000"
487 /* 3938 */ "ldcl\000"
488 /* 3943 */ "stcl\000"
489 /* 3948 */ "vabdl\000"
490 /* 3954 */ "vpaddl\000"
491 /* 3961 */ "vaddl\000"
492 /* 3967 */ "vpsel\000"
493 /* 3973 */ "bfl\000"
494 /* 3977 */ "sqshl\000"
495 /* 3983 */ "uqshl\000"
496 /* 3989 */ "vqshl\000"
497 /* 3995 */ "uqrshl\000"
498 /* 4002 */ "vqrshl\000"
499 /* 4009 */ "vrshl\000"
500 /* 4015 */ "vshl\000"
501 /* 4020 */ "# FEntry call\000"
502 /* 4034 */ "sqshll\000"
503 /* 4041 */ "uqshll\000"
504 /* 4048 */ "uqrshll\000"
505 /* 4056 */ "vshll\000"
506 /* 4062 */ "lsll\000"
507 /* 4067 */ "vqdmull\000"
508 /* 4075 */ "smull\000"
509 /* 4081 */ "umull\000"
510 /* 4087 */ "vmull\000"
511 /* 4093 */ "sqrshrl\000"
512 /* 4101 */ "srshrl\000"
513 /* 4108 */ "urshrl\000"
514 /* 4115 */ "asrl\000"
515 /* 4120 */ "lsrl\000"
516 /* 4125 */ "vbsl\000"
517 /* 4130 */ "vqdmlsl\000"
518 /* 4138 */ "vmlsl\000"
519 /* 4144 */ "stl\000"
520 /* 4148 */ "vcmul\000"
521 /* 4154 */ "smmul\000"
522 /* 4160 */ "vnmul\000"
523 /* 4166 */ "vmul\000"
524 /* 4171 */ "vmovl\000"
525 /* 4177 */ "vlldm\000"
526 /* 4183 */ "vminnm\000"
527 /* 4190 */ "vmaxnm\000"
528 /* 4197 */ "vscclrm\000"
529 /* 4205 */ "vrintm\000"
530 /* 4212 */ "vlstm\000"
531 /* 4218 */ "vcvtm\000"
532 /* 4224 */ "vrsubhn\000"
533 /* 4232 */ "vsubhn\000"
534 /* 4239 */ "vraddhn\000"
535 /* 4247 */ "vaddhn\000"
536 /* 4254 */ "vpmin\000"
537 /* 4260 */ "vmin\000"
538 /* 4265 */ "cmn\000"
539 /* 4269 */ "vqshrn\000"
540 /* 4276 */ "vqrshrn\000"
541 /* 4284 */ "vrshrn\000"
542 /* 4291 */ "vshrn\000"
543 /* 4297 */ "vorn\000"
544 /* 4302 */ "vtrn\000"
545 /* 4307 */ "vrintn\000"
546 /* 4314 */ "vcvtn\000"
547 /* 4320 */ "vqshrun\000"
548 /* 4328 */ "vqrshrun\000"
549 /* 4337 */ "vqmovun\000"
550 /* 4345 */ "vmvn\000"
551 /* 4350 */ "vqmovn\000"
552 /* 4357 */ "vmovn\000"
553 /* 4363 */ "trap\000"
554 /* 4368 */ "cdp\000"
555 /* 4372 */ "vzip\000"
556 /* 4377 */ "vcmp\000"
557 /* 4382 */ "pop\000"
558 /* 4386 */ "pac\tr12, lr, sp\000"
559 /* 4402 */ "pacbti\tr12, lr, sp\000"
560 /* 4421 */ "aut\tr12, lr, sp\000"
561 /* 4437 */ "lctp\000"
562 /* 4442 */ "vctp\000"
563 /* 4447 */ "vrintp\000"
564 /* 4454 */ "vcvtp\000"
565 /* 4460 */ "vddup\000"
566 /* 4466 */ "vidup\000"
567 /* 4472 */ "vdup\000"
568 /* 4477 */ "vdwdup\000"
569 /* 4484 */ "viwdup\000"
570 /* 4491 */ "vswp\000"
571 /* 4496 */ "vuzp\000"
572 /* 4501 */ "vceq\000"
573 /* 4506 */ "teq\000"
574 /* 4510 */ "smmlar\000"
575 /* 4517 */ "mcr\000"
576 /* 4521 */ "adr\000"
577 /* 4525 */ "vldr\000"
578 /* 4530 */ "sqrshr\000"
579 /* 4537 */ "srshr\000"
580 /* 4543 */ "urshr\000"
581 /* 4549 */ "vrshr\000"
582 /* 4555 */ "vshr\000"
583 /* 4560 */ "smmulr\000"
584 /* 4567 */ "veor\000"
585 /* 4572 */ "ror\000"
586 /* 4576 */ "mcrr\000"
587 /* 4581 */ "vorr\000"
588 /* 4586 */ "asr\000"
589 /* 4590 */ "smmlsr\000"
590 /* 4597 */ "vmsr\000"
591 /* 4602 */ "vbrsr\000"
592 /* 4608 */ "vrintr\000"
593 /* 4615 */ "vstr\000"
594 /* 4620 */ "vcvtr\000"
595 /* 4626 */ "vmlas\000"
596 /* 4632 */ "vfmas\000"
597 /* 4638 */ "vqabs\000"
598 /* 4644 */ "vabs\000"
599 /* 4649 */ "subs\000"
600 /* 4654 */ "vcls\000"
601 /* 4659 */ "smmls\000"
602 /* 4665 */ "vnmls\000"
603 /* 4671 */ "vmls\000"
604 /* 4676 */ "vfms\000"
605 /* 4681 */ "vfnms\000"
606 /* 4687 */ "bxns\000"
607 /* 4692 */ "blxns\000"
608 /* 4698 */ "vrecps\000"
609 /* 4705 */ "vmrs\000"
610 /* 4710 */ "asrs\000"
611 /* 4715 */ "lsrs\000"
612 /* 4720 */ "vrsqrts\000"
613 /* 4728 */ "movs\000"
614 /* 4733 */ "ssat\000"
615 /* 4738 */ "usat\000"
616 /* 4743 */ "ttat\000"
617 /* 4748 */ "smlabt\000"
618 /* 4755 */ "pkhbt\000"
619 /* 4761 */ "smlalbt\000"
620 /* 4769 */ "smulbt\000"
621 /* 4776 */ "ldrbt\000"
622 /* 4782 */ "strbt\000"
623 /* 4788 */ "ldrsbt\000"
624 /* 4795 */ "eret\000"
625 /* 4800 */ "vacgt\000"
626 /* 4806 */ "vcgt\000"
627 /* 4811 */ "ldrht\000"
628 /* 4817 */ "strht\000"
629 /* 4823 */ "ldrsht\000"
630 /* 4830 */ "rbit\000"
631 /* 4835 */ "vbit\000"
632 /* 4840 */ "vclt\000"
633 /* 4845 */ "vshllt\000"
634 /* 4852 */ "vqdmullt\000"
635 /* 4861 */ "vmullt\000"
636 /* 4868 */ "vmovlt\000"
637 /* 4875 */ "vcnt\000"
638 /* 4880 */ "hint\000"
639 /* 4885 */ "vqshrnt\000"
640 /* 4893 */ "vqrshrnt\000"
641 /* 4902 */ "vrshrnt\000"
642 /* 4910 */ "vshrnt\000"
643 /* 4917 */ "vqshrunt\000"
644 /* 4926 */ "vqrshrunt\000"
645 /* 4936 */ "vqmovunt\000"
646 /* 4945 */ "vqmovnt\000"
647 /* 4953 */ "vmovnt\000"
648 /* 4960 */ "vpnot\000"
649 /* 4966 */ "vpt\000"
650 /* 4970 */ "ldrt\000"
651 /* 4975 */ "vsqrt\000"
652 /* 4981 */ "strt\000"
653 /* 4986 */ "vpst\000"
654 /* 4991 */ "vtst\000"
655 /* 4996 */ "smlatt\000"
656 /* 5003 */ "smlaltt\000"
657 /* 5011 */ "smultt\000"
658 /* 5018 */ "ttt\000"
659 /* 5022 */ "vcvtt\000"
660 /* 5028 */ "bxaut\000"
661 /* 5034 */ "vjcvt\000"
662 /* 5040 */ "vcvt\000"
663 /* 5045 */ "movt\000"
664 /* 5050 */ "smlawt\000"
665 /* 5057 */ "smulwt\000"
666 /* 5064 */ "vext\000"
667 /* 5069 */ "vqshlu\000"
668 /* 5076 */ "vabav\000"
669 /* 5082 */ "vmladav\000"
670 /* 5090 */ "vmlaldav\000"
671 /* 5099 */ "vmlsldav\000"
672 /* 5108 */ "vmlsdav\000"
673 /* 5116 */ "vminnmav\000"
674 /* 5125 */ "vmaxnmav\000"
675 /* 5134 */ "vminav\000"
676 /* 5141 */ "vmaxav\000"
677 /* 5148 */ "vaddv\000"
678 /* 5154 */ "rev\000"
679 /* 5158 */ "sdiv\000"
680 /* 5163 */ "udiv\000"
681 /* 5168 */ "vdiv\000"
682 /* 5173 */ "vaddlv\000"
683 /* 5180 */ "vminnmv\000"
684 /* 5188 */ "vmaxnmv\000"
685 /* 5196 */ "vminv\000"
686 /* 5202 */ "vmov\000"
687 /* 5207 */ "vmaxv\000"
688 /* 5213 */ "vsubw\000"
689 /* 5219 */ "vaddw\000"
690 /* 5225 */ "pldw\000"
691 /* 5230 */ "vldrw\000"
692 /* 5236 */ "vstrw\000"
693 /* 5242 */ "movw\000"
694 /* 5247 */ "vrmlaldavhax\000"
695 /* 5260 */ "vrmlsldavhax\000"
696 /* 5273 */ "fldmiax\000"
697 /* 5281 */ "fstmiax\000"
698 /* 5289 */ "vpmax\000"
699 /* 5295 */ "vmax\000"
700 /* 5300 */ "shsax\000"
701 /* 5306 */ "uhsax\000"
702 /* 5312 */ "uqsax\000"
703 /* 5318 */ "ssax\000"
704 /* 5323 */ "usax\000"
705 /* 5328 */ "vmladavax\000"
706 /* 5338 */ "vmlaldavax\000"
707 /* 5349 */ "vmlsldavax\000"
708 /* 5360 */ "vmlsdavax\000"
709 /* 5370 */ "fldmdbx\000"
710 /* 5378 */ "fstmdbx\000"
711 /* 5386 */ "vtbx\000"
712 /* 5391 */ "smladx\000"
713 /* 5398 */ "smuadx\000"
714 /* 5405 */ "smlaldx\000"
715 /* 5413 */ "smlsldx\000"
716 /* 5421 */ "smlsdx\000"
717 /* 5428 */ "smusdx\000"
718 /* 5435 */ "ldaex\000"
719 /* 5441 */ "stlex\000"
720 /* 5447 */ "ldrex\000"
721 /* 5453 */ "clrex\000"
722 /* 5459 */ "strex\000"
723 /* 5465 */ "sbfx\000"
724 /* 5470 */ "ubfx\000"
725 /* 5475 */ "vqdmladhx\000"
726 /* 5485 */ "vqrdmladhx\000"
727 /* 5496 */ "vqdmlsdhx\000"
728 /* 5506 */ "vqrdmlsdhx\000"
729 /* 5517 */ "vrmlaldavhx\000"
730 /* 5529 */ "vrmlsldavhx\000"
731 /* 5541 */ "blx\000"
732 /* 5545 */ "bflx\000"
733 /* 5550 */ "rrx\000"
734 /* 5554 */ "shasx\000"
735 /* 5560 */ "uhasx\000"
736 /* 5566 */ "uqasx\000"
737 /* 5572 */ "sasx\000"
738 /* 5577 */ "uasx\000"
739 /* 5582 */ "vrintx\000"
740 /* 5589 */ "vmladavx\000"
741 /* 5598 */ "vmlaldavx\000"
742 /* 5608 */ "vmlsldavx\000"
743 /* 5618 */ "vmlsdavx\000"
744 /* 5627 */ "vclz\000"
745 /* 5632 */ "vrintz\000"
746};
747#ifdef __GNUC__
748#pragma GCC diagnostic pop
749#endif
750
751 static const uint32_t OpInfo0[] = {
752 0U, // PHI
753 0U, // INLINEASM
754 0U, // INLINEASM_BR
755 0U, // CFI_INSTRUCTION
756 0U, // EH_LABEL
757 0U, // GC_LABEL
758 0U, // ANNOTATION_LABEL
759 0U, // KILL
760 0U, // EXTRACT_SUBREG
761 0U, // INSERT_SUBREG
762 0U, // IMPLICIT_DEF
763 0U, // INIT_UNDEF
764 0U, // SUBREG_TO_REG
765 0U, // COPY_TO_REGCLASS
766 2680U, // DBG_VALUE
767 2737U, // DBG_VALUE_LIST
768 2690U, // DBG_INSTR_REF
769 2704U, // DBG_PHI
770 2712U, // DBG_LABEL
771 0U, // REG_SEQUENCE
772 0U, // COPY
773 0U, // COPY_LANEMASK
774 2664U, // BUNDLE
775 2722U, // LIFETIME_START
776 2638U, // LIFETIME_END
777 2651U, // PSEUDO_PROBE
778 0U, // ARITH_FENCE
779 0U, // STACKMAP
780 4021U, // FENTRY_CALL
781 0U, // PATCHPOINT
782 0U, // LOAD_STACK_GUARD
783 0U, // PREALLOCATED_SETUP
784 0U, // PREALLOCATED_ARG
785 0U, // STATEPOINT
786 0U, // LOCAL_ESCAPE
787 0U, // FAULTING_OP
788 0U, // PATCHABLE_OP
789 2230U, // PATCHABLE_FUNCTION_ENTER
790 2150U, // PATCHABLE_RET
791 2276U, // PATCHABLE_FUNCTION_EXIT
792 2253U, // PATCHABLE_TAIL_CALL
793 2205U, // PATCHABLE_EVENT_CALL
794 2181U, // PATCHABLE_TYPED_EVENT_CALL
795 0U, // ICALL_BRANCH_FUNNEL
796 2671U, // FAKE_USE
797 0U, // MEMBARRIER
798 0U, // JUMP_TABLE_DEBUG_INFO
799 0U, // RELOC_NONE
800 0U, // CONVERGENCECTRL_ENTRY
801 0U, // CONVERGENCECTRL_ANCHOR
802 0U, // CONVERGENCECTRL_LOOP
803 0U, // CONVERGENCECTRL_GLUE
804 0U, // G_ASSERT_SEXT
805 0U, // G_ASSERT_ZEXT
806 0U, // G_ASSERT_ALIGN
807 0U, // G_ADD
808 0U, // G_SUB
809 0U, // G_MUL
810 0U, // G_SDIV
811 0U, // G_UDIV
812 0U, // G_SREM
813 0U, // G_UREM
814 0U, // G_SDIVREM
815 0U, // G_UDIVREM
816 0U, // G_AND
817 0U, // G_OR
818 0U, // G_XOR
819 0U, // G_ABDS
820 0U, // G_ABDU
821 0U, // G_UAVGFLOOR
822 0U, // G_UAVGCEIL
823 0U, // G_SAVGFLOOR
824 0U, // G_SAVGCEIL
825 0U, // G_IMPLICIT_DEF
826 0U, // G_PHI
827 0U, // G_FRAME_INDEX
828 0U, // G_GLOBAL_VALUE
829 0U, // G_PTRAUTH_GLOBAL_VALUE
830 0U, // G_CONSTANT_POOL
831 0U, // G_EXTRACT
832 0U, // G_UNMERGE_VALUES
833 0U, // G_INSERT
834 0U, // G_MERGE_VALUES
835 0U, // G_BUILD_VECTOR
836 0U, // G_BUILD_VECTOR_TRUNC
837 0U, // G_CONCAT_VECTORS
838 0U, // G_PTRTOINT
839 0U, // G_INTTOPTR
840 0U, // G_BITCAST
841 0U, // G_FREEZE
842 0U, // G_CONSTANT_FOLD_BARRIER
843 0U, // G_INTRINSIC_FPTRUNC_ROUND
844 0U, // G_INTRINSIC_TRUNC
845 0U, // G_INTRINSIC_ROUND
846 0U, // G_INTRINSIC_LRINT
847 0U, // G_INTRINSIC_LLRINT
848 0U, // G_INTRINSIC_ROUNDEVEN
849 0U, // G_READCYCLECOUNTER
850 0U, // G_READSTEADYCOUNTER
851 0U, // G_LOAD
852 0U, // G_SEXTLOAD
853 0U, // G_ZEXTLOAD
854 0U, // G_INDEXED_LOAD
855 0U, // G_INDEXED_SEXTLOAD
856 0U, // G_INDEXED_ZEXTLOAD
857 0U, // G_STORE
858 0U, // G_INDEXED_STORE
859 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
860 0U, // G_ATOMIC_CMPXCHG
861 0U, // G_ATOMICRMW_XCHG
862 0U, // G_ATOMICRMW_ADD
863 0U, // G_ATOMICRMW_SUB
864 0U, // G_ATOMICRMW_AND
865 0U, // G_ATOMICRMW_NAND
866 0U, // G_ATOMICRMW_OR
867 0U, // G_ATOMICRMW_XOR
868 0U, // G_ATOMICRMW_MAX
869 0U, // G_ATOMICRMW_MIN
870 0U, // G_ATOMICRMW_UMAX
871 0U, // G_ATOMICRMW_UMIN
872 0U, // G_ATOMICRMW_FADD
873 0U, // G_ATOMICRMW_FSUB
874 0U, // G_ATOMICRMW_FMAX
875 0U, // G_ATOMICRMW_FMIN
876 0U, // G_ATOMICRMW_FMAXIMUM
877 0U, // G_ATOMICRMW_FMINIMUM
878 0U, // G_ATOMICRMW_UINC_WRAP
879 0U, // G_ATOMICRMW_UDEC_WRAP
880 0U, // G_ATOMICRMW_USUB_COND
881 0U, // G_ATOMICRMW_USUB_SAT
882 0U, // G_FENCE
883 0U, // G_PREFETCH
884 0U, // G_BRCOND
885 0U, // G_BRINDIRECT
886 0U, // G_INVOKE_REGION_START
887 0U, // G_INTRINSIC
888 0U, // G_INTRINSIC_W_SIDE_EFFECTS
889 0U, // G_INTRINSIC_CONVERGENT
890 0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
891 0U, // G_ANYEXT
892 0U, // G_TRUNC
893 0U, // G_TRUNC_SSAT_S
894 0U, // G_TRUNC_SSAT_U
895 0U, // G_TRUNC_USAT_U
896 0U, // G_CONSTANT
897 0U, // G_FCONSTANT
898 0U, // G_VASTART
899 0U, // G_VAARG
900 0U, // G_SEXT
901 0U, // G_SEXT_INREG
902 0U, // G_ZEXT
903 0U, // G_SHL
904 0U, // G_LSHR
905 0U, // G_ASHR
906 0U, // G_FSHL
907 0U, // G_FSHR
908 0U, // G_ROTR
909 0U, // G_ROTL
910 0U, // G_ICMP
911 0U, // G_FCMP
912 0U, // G_SCMP
913 0U, // G_UCMP
914 0U, // G_SELECT
915 0U, // G_UADDO
916 0U, // G_UADDE
917 0U, // G_USUBO
918 0U, // G_USUBE
919 0U, // G_SADDO
920 0U, // G_SADDE
921 0U, // G_SSUBO
922 0U, // G_SSUBE
923 0U, // G_UMULO
924 0U, // G_SMULO
925 0U, // G_UMULH
926 0U, // G_SMULH
927 0U, // G_UADDSAT
928 0U, // G_SADDSAT
929 0U, // G_USUBSAT
930 0U, // G_SSUBSAT
931 0U, // G_USHLSAT
932 0U, // G_SSHLSAT
933 0U, // G_SMULFIX
934 0U, // G_UMULFIX
935 0U, // G_SMULFIXSAT
936 0U, // G_UMULFIXSAT
937 0U, // G_SDIVFIX
938 0U, // G_UDIVFIX
939 0U, // G_SDIVFIXSAT
940 0U, // G_UDIVFIXSAT
941 0U, // G_FADD
942 0U, // G_FSUB
943 0U, // G_FMUL
944 0U, // G_FMA
945 0U, // G_FMAD
946 0U, // G_FDIV
947 0U, // G_FREM
948 0U, // G_FMODF
949 0U, // G_FPOW
950 0U, // G_FPOWI
951 0U, // G_FEXP
952 0U, // G_FEXP2
953 0U, // G_FEXP10
954 0U, // G_FLOG
955 0U, // G_FLOG2
956 0U, // G_FLOG10
957 0U, // G_FLDEXP
958 0U, // G_FFREXP
959 0U, // G_FNEG
960 0U, // G_FPEXT
961 0U, // G_FPTRUNC
962 0U, // G_FPTOSI
963 0U, // G_FPTOUI
964 0U, // G_SITOFP
965 0U, // G_UITOFP
966 0U, // G_FPTOSI_SAT
967 0U, // G_FPTOUI_SAT
968 0U, // G_FABS
969 0U, // G_FCOPYSIGN
970 0U, // G_IS_FPCLASS
971 0U, // G_FCANONICALIZE
972 0U, // G_FMINNUM
973 0U, // G_FMAXNUM
974 0U, // G_FMINNUM_IEEE
975 0U, // G_FMAXNUM_IEEE
976 0U, // G_FMINIMUM
977 0U, // G_FMAXIMUM
978 0U, // G_FMINIMUMNUM
979 0U, // G_FMAXIMUMNUM
980 0U, // G_GET_FPENV
981 0U, // G_SET_FPENV
982 0U, // G_RESET_FPENV
983 0U, // G_GET_FPMODE
984 0U, // G_SET_FPMODE
985 0U, // G_RESET_FPMODE
986 0U, // G_GET_ROUNDING
987 0U, // G_SET_ROUNDING
988 0U, // G_PTR_ADD
989 0U, // G_PTRMASK
990 0U, // G_SMIN
991 0U, // G_SMAX
992 0U, // G_UMIN
993 0U, // G_UMAX
994 0U, // G_ABS
995 0U, // G_LROUND
996 0U, // G_LLROUND
997 0U, // G_BR
998 0U, // G_BRJT
999 0U, // G_VSCALE
1000 0U, // G_INSERT_SUBVECTOR
1001 0U, // G_EXTRACT_SUBVECTOR
1002 0U, // G_INSERT_VECTOR_ELT
1003 0U, // G_EXTRACT_VECTOR_ELT
1004 0U, // G_SHUFFLE_VECTOR
1005 0U, // G_SPLAT_VECTOR
1006 0U, // G_STEP_VECTOR
1007 0U, // G_VECTOR_COMPRESS
1008 0U, // G_CTTZ
1009 0U, // G_CTTZ_ZERO_UNDEF
1010 0U, // G_CTLZ
1011 0U, // G_CTLZ_ZERO_UNDEF
1012 0U, // G_CTLS
1013 0U, // G_CTPOP
1014 0U, // G_BSWAP
1015 0U, // G_BITREVERSE
1016 0U, // G_FCEIL
1017 0U, // G_FCOS
1018 0U, // G_FSIN
1019 0U, // G_FSINCOS
1020 0U, // G_FTAN
1021 0U, // G_FACOS
1022 0U, // G_FASIN
1023 0U, // G_FATAN
1024 0U, // G_FATAN2
1025 0U, // G_FCOSH
1026 0U, // G_FSINH
1027 0U, // G_FTANH
1028 0U, // G_FSQRT
1029 0U, // G_FFLOOR
1030 0U, // G_FRINT
1031 0U, // G_FNEARBYINT
1032 0U, // G_ADDRSPACE_CAST
1033 0U, // G_BLOCK_ADDR
1034 0U, // G_JUMP_TABLE
1035 0U, // G_DYN_STACKALLOC
1036 0U, // G_STACKSAVE
1037 0U, // G_STACKRESTORE
1038 0U, // G_STRICT_FADD
1039 0U, // G_STRICT_FSUB
1040 0U, // G_STRICT_FMUL
1041 0U, // G_STRICT_FDIV
1042 0U, // G_STRICT_FREM
1043 0U, // G_STRICT_FMA
1044 0U, // G_STRICT_FSQRT
1045 0U, // G_STRICT_FLDEXP
1046 0U, // G_READ_REGISTER
1047 0U, // G_WRITE_REGISTER
1048 0U, // G_MEMCPY
1049 0U, // G_MEMCPY_INLINE
1050 0U, // G_MEMMOVE
1051 0U, // G_MEMSET
1052 0U, // G_BZERO
1053 0U, // G_TRAP
1054 0U, // G_DEBUGTRAP
1055 0U, // G_UBSANTRAP
1056 0U, // G_VECREDUCE_SEQ_FADD
1057 0U, // G_VECREDUCE_SEQ_FMUL
1058 0U, // G_VECREDUCE_FADD
1059 0U, // G_VECREDUCE_FMUL
1060 0U, // G_VECREDUCE_FMAX
1061 0U, // G_VECREDUCE_FMIN
1062 0U, // G_VECREDUCE_FMAXIMUM
1063 0U, // G_VECREDUCE_FMINIMUM
1064 0U, // G_VECREDUCE_ADD
1065 0U, // G_VECREDUCE_MUL
1066 0U, // G_VECREDUCE_AND
1067 0U, // G_VECREDUCE_OR
1068 0U, // G_VECREDUCE_XOR
1069 0U, // G_VECREDUCE_SMAX
1070 0U, // G_VECREDUCE_SMIN
1071 0U, // G_VECREDUCE_UMAX
1072 0U, // G_VECREDUCE_UMIN
1073 0U, // G_SBFX
1074 0U, // G_UBFX
1075 0U, // ADDSri
1076 0U, // ADDSrr
1077 0U, // ADDSrsi
1078 0U, // ADDSrsr
1079 0U, // ADJCALLSTACKDOWN
1080 0U, // ADJCALLSTACKUP
1081 12779U, // ASRi
1082 12779U, // ASRr
1083 0U, // ASRs1
1084 0U, // B
1085 0U, // BCCZi64
1086 0U, // BCCi64
1087 0U, // BLX_noip
1088 0U, // BLX_pred_noip
1089 0U, // BL_PUSHLR
1090 0U, // BMOVPCB_CALL
1091 0U, // BMOVPCRX_CALL
1092 0U, // BR_JTadd
1093 0U, // BR_JTm_i12
1094 0U, // BR_JTm_rs
1095 0U, // BR_JTr
1096 0U, // BX_CALL
1097 0U, // CMP_SWAP_16
1098 0U, // CMP_SWAP_32
1099 0U, // CMP_SWAP_64
1100 0U, // CMP_SWAP_8
1101 0U, // CONSTPOOL_ENTRY
1102 0U, // COPY_STRUCT_BYVAL_I32
1103 67130081U, // ITasm
1104 0U, // Int_eh_sjlj_dispatchsetup
1105 0U, // Int_eh_sjlj_longjmp
1106 0U, // Int_eh_sjlj_setjmp
1107 0U, // Int_eh_sjlj_setjmp_nofp
1108 0U, // Int_eh_sjlj_setup_dispatch
1109 0U, // JUMPTABLE_ADDRS
1110 0U, // JUMPTABLE_INSTS
1111 0U, // JUMPTABLE_TBB
1112 0U, // JUMPTABLE_TBH
1113 0U, // KCFI_CHECK_ARM
1114 0U, // KCFI_CHECK_Thumb1
1115 0U, // KCFI_CHECK_Thumb2
1116 0U, // LDMIA_RET
1117 29353U, // LDRBT_POST
1118 29103U, // LDRConstPool
1119 29388U, // LDRHTii
1120 0U, // LDRLIT_ga_abs
1121 0U, // LDRLIT_ga_pcrel
1122 0U, // LDRLIT_ga_pcrel_ldr
1123 29365U, // LDRSBTii
1124 29400U, // LDRSHTii
1125 29547U, // LDRT_POST
1126 0U, // LEApcrel
1127 0U, // LEApcrelJT
1128 0U, // LOADDUAL
1129 12327U, // LSLi
1130 12327U, // LSLr
1131 12786U, // LSRi
1132 12786U, // LSRr
1133 0U, // LSRs1
1134 0U, // MEMCPY
1135 0U, // MLAv5
1136 0U, // MOVCCi
1137 0U, // MOVCCi16
1138 0U, // MOVCCi32imm
1139 0U, // MOVCCr
1140 0U, // MOVCCsi
1141 0U, // MOVCCsr
1142 0U, // MOVPCRX
1143 0U, // MOVTi16_ga_pcrel
1144 0U, // MOV_ga_pcrel
1145 0U, // MOV_ga_pcrel_ldr
1146 0U, // MOVi16_ga_pcrel
1147 0U, // MOVi32imm
1148 0U, // MQPRCopy
1149 0U, // MQQPRLoad
1150 0U, // MQQPRStore
1151 0U, // MQQQQPRLoad
1152 0U, // MQQQQPRStore
1153 0U, // MULv5
1154 0U, // MVE_MEMCPYLOOPINST
1155 0U, // MVE_MEMSETLOOPINST
1156 0U, // MVNCCi
1157 0U, // PICADD
1158 0U, // PICLDR
1159 0U, // PICLDRB
1160 0U, // PICLDRH
1161 0U, // PICLDRSB
1162 0U, // PICLDRSH
1163 0U, // PICSTR
1164 0U, // PICSTRB
1165 0U, // PICSTRH
1166 12765U, // RORi
1167 12765U, // RORr
1168 0U, // RRX
1169 38319U, // RRXi
1170 0U, // RSBSri
1171 0U, // RSBSrsi
1172 0U, // RSBSrsr
1173 0U, // SEH_EpilogEnd
1174 0U, // SEH_EpilogStart
1175 0U, // SEH_Nop
1176 0U, // SEH_Nop_Ret
1177 0U, // SEH_PrologEnd
1178 0U, // SEH_SaveFRegs
1179 0U, // SEH_SaveLR
1180 0U, // SEH_SaveRegs
1181 0U, // SEH_SaveRegs_Ret
1182 0U, // SEH_SaveSP
1183 0U, // SEH_StackAlloc
1184 0U, // SMLALv5
1185 0U, // SMULLv5
1186 0U, // SPACE
1187 0U, // STOREDUAL
1188 29359U, // STRBT_POST
1189 0U, // STRBi_preidx
1190 0U, // STRBr_preidx
1191 0U, // STRH_preidx
1192 29558U, // STRT_POST
1193 0U, // STRi_preidx
1194 0U, // STRr_preidx
1195 0U, // SUBS_PC_LR
1196 0U, // SUBSri
1197 0U, // SUBSrr
1198 0U, // SUBSrsi
1199 0U, // SUBSrsr
1200 0U, // SpeculationBarrierISBDSBEndBB
1201 0U, // SpeculationBarrierSBEndBB
1202 0U, // TAILJMPd
1203 0U, // TAILJMPr
1204 0U, // TAILJMPr4
1205 0U, // TCRETURNdi
1206 0U, // TCRETURNri
1207 0U, // TCRETURNrinotr12
1208 0U, // TPsoft
1209 0U, // UMLALv5
1210 0U, // UMULLv5
1211 567556U, // VLD1LNdAsm_16
1212 1091844U, // VLD1LNdAsm_32
1213 1616132U, // VLD1LNdAsm_8
1214 567556U, // VLD1LNdWB_fixed_Asm_16
1215 1091844U, // VLD1LNdWB_fixed_Asm_32
1216 1616132U, // VLD1LNdWB_fixed_Asm_8
1217 575748U, // VLD1LNdWB_register_Asm_16
1218 1100036U, // VLD1LNdWB_register_Asm_32
1219 1624324U, // VLD1LNdWB_register_Asm_8
1220 567605U, // VLD2LNdAsm_16
1221 1091893U, // VLD2LNdAsm_32
1222 1616181U, // VLD2LNdAsm_8
1223 567605U, // VLD2LNdWB_fixed_Asm_16
1224 1091893U, // VLD2LNdWB_fixed_Asm_32
1225 1616181U, // VLD2LNdWB_fixed_Asm_8
1226 575797U, // VLD2LNdWB_register_Asm_16
1227 1100085U, // VLD2LNdWB_register_Asm_32
1228 1624373U, // VLD2LNdWB_register_Asm_8
1229 567605U, // VLD2LNqAsm_16
1230 1091893U, // VLD2LNqAsm_32
1231 567605U, // VLD2LNqWB_fixed_Asm_16
1232 1091893U, // VLD2LNqWB_fixed_Asm_32
1233 575797U, // VLD2LNqWB_register_Asm_16
1234 1100085U, // VLD2LNqWB_register_Asm_32
1235 134801754U, // VLD3DUPdAsm_16
1236 135326042U, // VLD3DUPdAsm_32
1237 135850330U, // VLD3DUPdAsm_8
1238 134801754U, // VLD3DUPdWB_fixed_Asm_16
1239 135326042U, // VLD3DUPdWB_fixed_Asm_32
1240 135850330U, // VLD3DUPdWB_fixed_Asm_8
1241 134785370U, // VLD3DUPdWB_register_Asm_16
1242 135309658U, // VLD3DUPdWB_register_Asm_32
1243 135833946U, // VLD3DUPdWB_register_Asm_8
1244 201910618U, // VLD3DUPqAsm_16
1245 202434906U, // VLD3DUPqAsm_32
1246 202959194U, // VLD3DUPqAsm_8
1247 201910618U, // VLD3DUPqWB_fixed_Asm_16
1248 202434906U, // VLD3DUPqWB_fixed_Asm_32
1249 202959194U, // VLD3DUPqWB_fixed_Asm_8
1250 201894234U, // VLD3DUPqWB_register_Asm_16
1251 202418522U, // VLD3DUPqWB_register_Asm_32
1252 202942810U, // VLD3DUPqWB_register_Asm_8
1253 567642U, // VLD3LNdAsm_16
1254 1091930U, // VLD3LNdAsm_32
1255 1616218U, // VLD3LNdAsm_8
1256 567642U, // VLD3LNdWB_fixed_Asm_16
1257 1091930U, // VLD3LNdWB_fixed_Asm_32
1258 1616218U, // VLD3LNdWB_fixed_Asm_8
1259 575834U, // VLD3LNdWB_register_Asm_16
1260 1100122U, // VLD3LNdWB_register_Asm_32
1261 1624410U, // VLD3LNdWB_register_Asm_8
1262 567642U, // VLD3LNqAsm_16
1263 1091930U, // VLD3LNqAsm_32
1264 567642U, // VLD3LNqWB_fixed_Asm_16
1265 1091930U, // VLD3LNqWB_fixed_Asm_32
1266 575834U, // VLD3LNqWB_register_Asm_16
1267 1100122U, // VLD3LNqWB_register_Asm_32
1268 269019482U, // VLD3dAsm_16
1269 269543770U, // VLD3dAsm_32
1270 270068058U, // VLD3dAsm_8
1271 269019482U, // VLD3dWB_fixed_Asm_16
1272 269543770U, // VLD3dWB_fixed_Asm_32
1273 270068058U, // VLD3dWB_fixed_Asm_8
1274 269003098U, // VLD3dWB_register_Asm_16
1275 269527386U, // VLD3dWB_register_Asm_32
1276 270051674U, // VLD3dWB_register_Asm_8
1277 336128346U, // VLD3qAsm_16
1278 336652634U, // VLD3qAsm_32
1279 337176922U, // VLD3qAsm_8
1280 336128346U, // VLD3qWB_fixed_Asm_16
1281 336652634U, // VLD3qWB_fixed_Asm_32
1282 337176922U, // VLD3qWB_fixed_Asm_8
1283 336111962U, // VLD3qWB_register_Asm_16
1284 336636250U, // VLD3qWB_register_Asm_32
1285 337160538U, // VLD3qWB_register_Asm_8
1286 403237238U, // VLD4DUPdAsm_16
1287 403761526U, // VLD4DUPdAsm_32
1288 404285814U, // VLD4DUPdAsm_8
1289 403237238U, // VLD4DUPdWB_fixed_Asm_16
1290 403761526U, // VLD4DUPdWB_fixed_Asm_32
1291 404285814U, // VLD4DUPdWB_fixed_Asm_8
1292 403220854U, // VLD4DUPdWB_register_Asm_16
1293 403745142U, // VLD4DUPdWB_register_Asm_32
1294 404269430U, // VLD4DUPdWB_register_Asm_8
1295 470346102U, // VLD4DUPqAsm_16
1296 470870390U, // VLD4DUPqAsm_32
1297 471394678U, // VLD4DUPqAsm_8
1298 470346102U, // VLD4DUPqWB_fixed_Asm_16
1299 470870390U, // VLD4DUPqWB_fixed_Asm_32
1300 471394678U, // VLD4DUPqWB_fixed_Asm_8
1301 470329718U, // VLD4DUPqWB_register_Asm_16
1302 470854006U, // VLD4DUPqWB_register_Asm_32
1303 471378294U, // VLD4DUPqWB_register_Asm_8
1304 567670U, // VLD4LNdAsm_16
1305 1091958U, // VLD4LNdAsm_32
1306 1616246U, // VLD4LNdAsm_8
1307 567670U, // VLD4LNdWB_fixed_Asm_16
1308 1091958U, // VLD4LNdWB_fixed_Asm_32
1309 1616246U, // VLD4LNdWB_fixed_Asm_8
1310 575862U, // VLD4LNdWB_register_Asm_16
1311 1100150U, // VLD4LNdWB_register_Asm_32
1312 1624438U, // VLD4LNdWB_register_Asm_8
1313 567670U, // VLD4LNqAsm_16
1314 1091958U, // VLD4LNqAsm_32
1315 567670U, // VLD4LNqWB_fixed_Asm_16
1316 1091958U, // VLD4LNqWB_fixed_Asm_32
1317 575862U, // VLD4LNqWB_register_Asm_16
1318 1100150U, // VLD4LNqWB_register_Asm_32
1319 537454966U, // VLD4dAsm_16
1320 537979254U, // VLD4dAsm_32
1321 538503542U, // VLD4dAsm_8
1322 537454966U, // VLD4dWB_fixed_Asm_16
1323 537979254U, // VLD4dWB_fixed_Asm_32
1324 538503542U, // VLD4dWB_fixed_Asm_8
1325 537438582U, // VLD4dWB_register_Asm_16
1326 537962870U, // VLD4dWB_register_Asm_32
1327 538487158U, // VLD4dWB_register_Asm_8
1328 604563830U, // VLD4qAsm_16
1329 605088118U, // VLD4qAsm_32
1330 605612406U, // VLD4qAsm_8
1331 604563830U, // VLD4qWB_fixed_Asm_16
1332 605088118U, // VLD4qWB_fixed_Asm_32
1333 605612406U, // VLD4qWB_fixed_Asm_8
1334 604547446U, // VLD4qWB_register_Asm_16
1335 605071734U, // VLD4qWB_register_Asm_32
1336 605596022U, // VLD4qWB_register_Asm_8
1337 0U, // VMOVD0
1338 0U, // VMOVDcc
1339 0U, // VMOVHcc
1340 0U, // VMOVQ0
1341 0U, // VMOVScc
1342 567567U, // VST1LNdAsm_16
1343 1091855U, // VST1LNdAsm_32
1344 1616143U, // VST1LNdAsm_8
1345 567567U, // VST1LNdWB_fixed_Asm_16
1346 1091855U, // VST1LNdWB_fixed_Asm_32
1347 1616143U, // VST1LNdWB_fixed_Asm_8
1348 575759U, // VST1LNdWB_register_Asm_16
1349 1100047U, // VST1LNdWB_register_Asm_32
1350 1624335U, // VST1LNdWB_register_Asm_8
1351 567632U, // VST2LNdAsm_16
1352 1091920U, // VST2LNdAsm_32
1353 1616208U, // VST2LNdAsm_8
1354 567632U, // VST2LNdWB_fixed_Asm_16
1355 1091920U, // VST2LNdWB_fixed_Asm_32
1356 1616208U, // VST2LNdWB_fixed_Asm_8
1357 575824U, // VST2LNdWB_register_Asm_16
1358 1100112U, // VST2LNdWB_register_Asm_32
1359 1624400U, // VST2LNdWB_register_Asm_8
1360 567632U, // VST2LNqAsm_16
1361 1091920U, // VST2LNqAsm_32
1362 567632U, // VST2LNqWB_fixed_Asm_16
1363 1091920U, // VST2LNqWB_fixed_Asm_32
1364 575824U, // VST2LNqWB_register_Asm_16
1365 1100112U, // VST2LNqWB_register_Asm_32
1366 567653U, // VST3LNdAsm_16
1367 1091941U, // VST3LNdAsm_32
1368 1616229U, // VST3LNdAsm_8
1369 567653U, // VST3LNdWB_fixed_Asm_16
1370 1091941U, // VST3LNdWB_fixed_Asm_32
1371 1616229U, // VST3LNdWB_fixed_Asm_8
1372 575845U, // VST3LNdWB_register_Asm_16
1373 1100133U, // VST3LNdWB_register_Asm_32
1374 1624421U, // VST3LNdWB_register_Asm_8
1375 567653U, // VST3LNqAsm_16
1376 1091941U, // VST3LNqAsm_32
1377 567653U, // VST3LNqWB_fixed_Asm_16
1378 1091941U, // VST3LNqWB_fixed_Asm_32
1379 575845U, // VST3LNqWB_register_Asm_16
1380 1100133U, // VST3LNqWB_register_Asm_32
1381 269019493U, // VST3dAsm_16
1382 269543781U, // VST3dAsm_32
1383 270068069U, // VST3dAsm_8
1384 269019493U, // VST3dWB_fixed_Asm_16
1385 269543781U, // VST3dWB_fixed_Asm_32
1386 270068069U, // VST3dWB_fixed_Asm_8
1387 269003109U, // VST3dWB_register_Asm_16
1388 269527397U, // VST3dWB_register_Asm_32
1389 270051685U, // VST3dWB_register_Asm_8
1390 336128357U, // VST3qAsm_16
1391 336652645U, // VST3qAsm_32
1392 337176933U, // VST3qAsm_8
1393 336128357U, // VST3qWB_fixed_Asm_16
1394 336652645U, // VST3qWB_fixed_Asm_32
1395 337176933U, // VST3qWB_fixed_Asm_8
1396 336111973U, // VST3qWB_register_Asm_16
1397 336636261U, // VST3qWB_register_Asm_32
1398 337160549U, // VST3qWB_register_Asm_8
1399 567675U, // VST4LNdAsm_16
1400 1091963U, // VST4LNdAsm_32
1401 1616251U, // VST4LNdAsm_8
1402 567675U, // VST4LNdWB_fixed_Asm_16
1403 1091963U, // VST4LNdWB_fixed_Asm_32
1404 1616251U, // VST4LNdWB_fixed_Asm_8
1405 575867U, // VST4LNdWB_register_Asm_16
1406 1100155U, // VST4LNdWB_register_Asm_32
1407 1624443U, // VST4LNdWB_register_Asm_8
1408 567675U, // VST4LNqAsm_16
1409 1091963U, // VST4LNqAsm_32
1410 567675U, // VST4LNqWB_fixed_Asm_16
1411 1091963U, // VST4LNqWB_fixed_Asm_32
1412 575867U, // VST4LNqWB_register_Asm_16
1413 1100155U, // VST4LNqWB_register_Asm_32
1414 537454971U, // VST4dAsm_16
1415 537979259U, // VST4dAsm_32
1416 538503547U, // VST4dAsm_8
1417 537454971U, // VST4dWB_fixed_Asm_16
1418 537979259U, // VST4dWB_fixed_Asm_32
1419 538503547U, // VST4dWB_fixed_Asm_8
1420 537438587U, // VST4dWB_register_Asm_16
1421 537962875U, // VST4dWB_register_Asm_32
1422 538487163U, // VST4dWB_register_Asm_8
1423 604563835U, // VST4qAsm_16
1424 605088123U, // VST4qAsm_32
1425 605612411U, // VST4qAsm_8
1426 604563835U, // VST4qWB_fixed_Asm_16
1427 605088123U, // VST4qWB_fixed_Asm_32
1428 605612411U, // VST4qWB_fixed_Asm_8
1429 604547451U, // VST4qWB_register_Asm_16
1430 605071739U, // VST4qWB_register_Asm_32
1431 605596027U, // VST4qWB_register_Asm_8
1432 0U, // WIN__CHKSTK
1433 0U, // WIN__DBZCHK
1434 0U, // t2ADDSri
1435 0U, // t2ADDSrr
1436 0U, // t2ADDSrs
1437 0U, // t2BF_LabelPseudo
1438 0U, // t2BR_JT
1439 0U, // t2CALL_BTI
1440 0U, // t2DoLoopStart
1441 0U, // t2DoLoopStartTP
1442 0U, // t2LDMIA_RET
1443 673246339U, // t2LDRB_OFFSET_imm
1444 740355203U, // t2LDRB_POST_imm
1445 807464067U, // t2LDRB_PRE_imm
1446 27779U, // t2LDRBpcrel
1447 29103U, // t2LDRConstPool
1448 673246857U, // t2LDRH_OFFSET_imm
1449 740355721U, // t2LDRH_POST_imm
1450 807464585U, // t2LDRH_PRE_imm
1451 28297U, // t2LDRHpcrel
1452 0U, // t2LDRLIT_ga_pcrel
1453 673246358U, // t2LDRSB_OFFSET_imm
1454 740355222U, // t2LDRSB_POST_imm
1455 807464086U, // t2LDRSB_PRE_imm
1456 27798U, // t2LDRSBpcrel
1457 673246896U, // t2LDRSH_OFFSET_imm
1458 740355760U, // t2LDRSH_POST_imm
1459 807464624U, // t2LDRSH_PRE_imm
1460 28336U, // t2LDRSHpcrel
1461 740356527U, // t2LDR_POST_imm
1462 807465391U, // t2LDR_PRE_imm
1463 0U, // t2LDRpci_pic
1464 29103U, // t2LDRpcrel
1465 0U, // t2LEApcrel
1466 0U, // t2LEApcrelJT
1467 0U, // t2LoopDec
1468 0U, // t2LoopEnd
1469 0U, // t2LoopEndDec
1470 0U, // t2MOVCCasr
1471 0U, // t2MOVCCi
1472 0U, // t2MOVCCi16
1473 0U, // t2MOVCCi32imm
1474 0U, // t2MOVCClsl
1475 0U, // t2MOVCClsr
1476 0U, // t2MOVCCr
1477 0U, // t2MOVCCror
1478 62073U, // t2MOVSsi
1479 45689U, // t2MOVSsr
1480 0U, // t2MOVTi16_ga_pcrel
1481 0U, // t2MOV_ga_pcrel
1482 0U, // t2MOVi16_ga_pcrel
1483 0U, // t2MOVi32imm
1484 62548U, // t2MOVsi
1485 46164U, // t2MOVsr
1486 0U, // t2MVNCCi
1487 0U, // t2RSBSri
1488 0U, // t2RSBSrs
1489 673246345U, // t2STRB_OFFSET_imm
1490 740355209U, // t2STRB_POST_imm
1491 807464073U, // t2STRB_PRE_imm
1492 0U, // t2STRB_preidx
1493 673246863U, // t2STRH_OFFSET_imm
1494 740355727U, // t2STRH_POST_imm
1495 807464591U, // t2STRH_PRE_imm
1496 0U, // t2STRH_preidx
1497 740356617U, // t2STR_POST_imm
1498 807465481U, // t2STR_PRE_imm
1499 0U, // t2STR_preidx
1500 0U, // t2SUBSri
1501 0U, // t2SUBSrr
1502 0U, // t2SUBSrs
1503 0U, // t2SpeculationBarrierISBDSBEndBB
1504 0U, // t2SpeculationBarrierSBEndBB
1505 0U, // t2TBB_JT
1506 0U, // t2TBH_JT
1507 0U, // t2WhileLoopSetup
1508 0U, // t2WhileLoopStart
1509 0U, // t2WhileLoopStartLR
1510 0U, // t2WhileLoopStartTP
1511 0U, // tADCS
1512 0U, // tADDSi3
1513 0U, // tADDSi8
1514 0U, // tADDSrr
1515 0U, // tADDframe
1516 0U, // tADJCALLSTACKDOWN
1517 0U, // tADJCALLSTACKUP
1518 0U, // tBLXNS_CALL
1519 0U, // tBLXr_noip
1520 0U, // tBL_PUSHLR
1521 0U, // tBRIND
1522 0U, // tBR_JTr
1523 0U, // tBXNS_RET
1524 0U, // tBX_CALL
1525 0U, // tBX_RET
1526 0U, // tBX_RET_vararg
1527 0U, // tBfar
1528 0U, // tCMP_SWAP_16
1529 0U, // tCMP_SWAP_32
1530 0U, // tCMP_SWAP_8
1531 0U, // tLDMIA_UPD
1532 29103U, // tLDRConstPool
1533 0U, // tLDRLIT_ga_abs
1534 0U, // tLDRLIT_ga_pcrel
1535 0U, // tLDR_postidx
1536 0U, // tLDRpci_pic
1537 0U, // tLEApcrel
1538 0U, // tLEApcrelJT
1539 0U, // tLSLSri
1540 0U, // tMOVCCr_pseudo
1541 0U, // tMOVi32imm
1542 0U, // tPOP_RET
1543 0U, // tRSBS
1544 0U, // tSBCS
1545 0U, // tSUBSi3
1546 0U, // tSUBSi8
1547 0U, // tSUBSrr
1548 0U, // tTAILJMPd
1549 0U, // tTAILJMPdND
1550 0U, // tTAILJMPr
1551 0U, // tTBB_JT
1552 0U, // tTBH_JT
1553 0U, // tTPsoft
1554 2632979U, // ADCri
1555 2632979U, // ADCrr
1556 2690323U, // ADCrsi
1557 77075U, // ADCrsr
1558 2633047U, // ADDri
1559 2633047U, // ADDrr
1560 2690391U, // ADDrsi
1561 77143U, // ADDrsr
1562 2650538U, // ADR
1563 875644520U, // AESD
1564 875644528U, // AESE
1565 942753365U, // AESIMC
1566 942753375U, // AESMC
1567 2633112U, // ANDri
1568 2633112U, // ANDrr
1569 2690456U, // ANDrsi
1570 77208U, // ANDrsr
1571 1010394590U, // BF16VDOTI_VDOTD
1572 1010394590U, // BF16VDOTI_VDOTQ
1573 1010394590U, // BF16VDOTS_VDOTD
1574 1010394590U, // BF16VDOTS_VDOTQ
1575 943748017U, // BF16_VCVT
1576 876670140U, // BF16_VCVTB
1577 876671903U, // BF16_VCVTT
1578 2682139U, // BFC
1579 2666249U, // BFI
1580 2632992U, // BICri
1581 2632992U, // BICrr
1582 2690336U, // BICrsi
1583 77088U, // BICrsr
1584 4802500U, // BKPT
1585 4818832U, // BL
1586 4802554U, // BLX
1587 2733478U, // BLX_pred
1588 4818938U, // BLXi
1589 1076473690U, // BL_pred
1590 4802550U, // BX
1591 2731803U, // BXJ
1592 5362944U, // BX_RET
1593 2733312U, // BX_pred
1594 1076472765U, // Bcc
1595 878305282U, // CDE_CX1
1596 1143515841U, // CDE_CX1A
1597 1214375736U, // CDE_CX1D
1598 1143515863U, // CDE_CX1DA
1599 878305875U, // CDE_CX2
1600 1143524039U, // CDE_CX2A
1601 1281484606U, // CDE_CX2D
1602 1143524061U, // CDE_CX2DA
1603 878305881U, // CDE_CX3
1604 1143605965U, // CDE_CX3A
1605 1281484612U, // CDE_CX3D
1606 1143605987U, // CDE_CX3DA
1607 1012524758U, // CDE_VCX1A_fpdp
1608 1012524758U, // CDE_VCX1A_fpsp
1609 1143614144U, // CDE_VCX1A_vec
1610 878305281U, // CDE_VCX1_fpdp
1611 878305281U, // CDE_VCX1_fpsp
1612 1143621908U, // CDE_VCX1_vec
1613 1012524765U, // CDE_VCX2A_fpdp
1614 1012524765U, // CDE_VCX2A_fpsp
1615 1143630534U, // CDE_VCX2A_vec
1616 878305874U, // CDE_VCX2_fpdp
1617 878305874U, // CDE_VCX2_fpsp
1618 1143613781U, // CDE_VCX2_vec
1619 1012524772U, // CDE_VCX3A_fpdp
1620 1012524772U, // CDE_VCX3A_fpsp
1621 1143638732U, // CDE_VCX3A_vec
1622 878305880U, // CDE_VCX3_fpdp
1623 878305880U, // CDE_VCX3_fpsp
1624 1143630186U, // CDE_VCX3_vec
1625 1344934161U, // CDP
1626 1416274495U, // CDP2
1627 5454U, // CLREX
1628 2651645U, // CLZ
1629 2650282U, // CMNri
1630 2650282U, // CMNzrr
1631 2683050U, // CMNzrsi
1632 2666666U, // CMNzrsr
1633 2650395U, // CMPri
1634 2650395U, // CMPrr
1635 2683163U, // CMPrsi
1636 2666779U, // CMPrsr
1637 4802484U, // CPS1p
1638 1479201374U, // CPS2p
1639 1479201374U, // CPS3p
1640 942753529U, // CRC32B
1641 942753537U, // CRC32CB
1642 942753647U, // CRC32CH
1643 942753767U, // CRC32CW
1644 942753639U, // CRC32H
1645 942753759U, // CRC32W
1646 2731517U, // DBG
1647 190232U, // DMB
1648 190237U, // DSB
1649 2634201U, // EORri
1650 2634201U, // EORrr
1651 2691545U, // EORrsi
1652 78297U, // EORrsr
1653 4838076U, // ERET
1654 1282438227U, // FCONSTD
1655 7894099U, // FCONSTH
1656 8418387U, // FCONSTS
1657 942175483U, // FLDMXDB_UPD
1658 2733210U, // FLDMXIA
1659 942175386U, // FLDMXIA_UPD
1660 9032290U, // FMSTAT
1661 942175491U, // FSTMXDB_UPD
1662 2733218U, // FSTMXIA
1663 942175394U, // FSTMXIA_UPD
1664 2732817U, // HINT
1665 4802495U, // HLT
1666 4802355U, // HVC
1667 198434U, // ISB
1668 2648809U, // LDA
1669 2649018U, // LDAB
1670 2651452U, // LDAEX
1671 2649329U, // LDAEXB
1672 1546153396U, // LDAEXD
1673 2649825U, // LDAEXH
1674 2649625U, // LDAH
1675 1620223874U, // LDC2L_OFFSET
1676 1687332738U, // LDC2L_OPTION
1677 1687332738U, // LDC2L_POST
1678 1754441602U, // LDC2L_PRE
1679 1620222502U, // LDC2_OFFSET
1680 1687331366U, // LDC2_OPTION
1681 1687331366U, // LDC2_POST
1682 1754440230U, // LDC2_PRE
1683 1344843619U, // LDCL_OFFSET
1684 1344843619U, // LDCL_OPTION
1685 1344843619U, // LDCL_POST
1686 1344843619U, // LDCL_PRE
1687 1344843031U, // LDC_OFFSET
1688 1344843031U, // LDC_OPTION
1689 1344843031U, // LDC_POST
1690 1344843031U, // LDC_PRE
1691 2730733U, // LDMDA
1692 942172909U, // LDMDA_UPD
1693 2730988U, // LDMDB
1694 942173164U, // LDMDB_UPD
1695 2732116U, // LDMIA
1696 942174292U, // LDMIA_UPD
1697 2731007U, // LDMIB
1698 942173183U, // LDMIB_UPD
1699 2675369U, // LDRBT_POST_IMM
1700 2675369U, // LDRBT_POST_REG
1701 2673795U, // LDRB_POST_IMM
1702 2673795U, // LDRB_POST_REG
1703 2665603U, // LDRB_PRE_IMM
1704 2673795U, // LDRB_PRE_REG
1705 2681987U, // LDRBi12
1706 2665603U, // LDRBrs
1707 2674077U, // LDRD
1708 2755997U, // LDRD_POST
1709 2755997U, // LDRD_PRE
1710 2651464U, // LDREX
1711 2649343U, // LDREXB
1712 1546153410U, // LDREXD
1713 2649839U, // LDREXH
1714 2666121U, // LDRH
1715 2667212U, // LDRHTi
1716 2675404U, // LDRHTr
1717 2674313U, // LDRH_POST
1718 2674313U, // LDRH_PRE
1719 2665622U, // LDRSB
1720 2667189U, // LDRSBTi
1721 2675381U, // LDRSBTr
1722 2673814U, // LDRSB_POST
1723 2673814U, // LDRSB_PRE
1724 2666160U, // LDRSH
1725 2667224U, // LDRSHTi
1726 2675416U, // LDRSHTr
1727 2674352U, // LDRSH_POST
1728 2674352U, // LDRSH_PRE
1729 2675563U, // LDRT_POST_IMM
1730 2675563U, // LDRT_POST_REG
1731 2675119U, // LDR_POST_IMM
1732 2675119U, // LDR_POST_REG
1733 2666927U, // LDR_PRE_IMM
1734 2675119U, // LDR_PRE_REG
1735 2683311U, // LDRcp
1736 2683311U, // LDRi12
1737 2666927U, // LDRrs
1738 1344934310U, // MCR
1739 879403589U, // MCR2
1740 1344852449U, // MCRR
1741 879403595U, // MCRR2
1742 2689837U, // MLA
1743 2667062U, // MLS
1744 10081364U, // MOVPCLR
1745 2683830U, // MOVTi16
1746 2659412U, // MOVi
1747 2651259U, // MOVi16
1748 2659412U, // MOVr
1749 2659412U, // MOVr_TC
1750 2634836U, // MOVsi
1751 2692180U, // MOVsr
1752 1143606574U, // MRC
1753 3793452U, // MRC2
1754 1814613298U, // MRRC
1755 205362U, // MRRC2
1756 2732643U, // MRS
1757 2650723U, // MRSbanked
1758 2732643U, // MRSsys
1759 1881698807U, // MSR
1760 1948807671U, // MSRbanked
1761 1881698807U, // MSRi
1762 2633783U, // MUL
1763 2674708U, // MVE_ASRLi
1764 2674708U, // MVE_ASRLr
1765 942752741U, // MVE_DLSTP_16
1766 942751988U, // MVE_DLSTP_32
1767 942752350U, // MVE_DLSTP_64
1768 942753400U, // MVE_DLSTP_8
1769 1210700118U, // MVE_LCTP
1770 10577828U, // MVE_LETP
1771 2674655U, // MVE_LSLLi
1772 2674655U, // MVE_LSLLr
1773 2674713U, // MVE_LSRL
1774 942207411U, // MVE_SQRSHR
1775 2756606U, // MVE_SQRSHRL
1776 942206858U, // MVE_SQSHL
1777 2674627U, // MVE_SQSHLL
1778 942207418U, // MVE_SRSHR
1779 2674694U, // MVE_SRSHRL
1780 942206876U, // MVE_UQRSHL
1781 2756561U, // MVE_UQRSHLL
1782 942206864U, // MVE_UQSHL
1783 2674634U, // MVE_UQSHLL
1784 942207424U, // MVE_URSHR
1785 2674701U, // MVE_URSHRL
1786 11154389U, // MVE_VABAVs16
1787 11678677U, // MVE_VABAVs32
1788 12202965U, // MVE_VABAVs8
1789 12727253U, // MVE_VABAVu16
1790 13251541U, // MVE_VABAVu32
1791 13775829U, // MVE_VABAVu8
1792 8015183U, // MVE_VABDf16
1793 8539471U, // MVE_VABDf32
1794 11160911U, // MVE_VABDs16
1795 11685199U, // MVE_VABDs32
1796 12209487U, // MVE_VABDs8
1797 12733775U, // MVE_VABDu16
1798 13258063U, // MVE_VABDu32
1799 13782351U, // MVE_VABDu8
1800 8081957U, // MVE_VABSf16
1801 8606245U, // MVE_VABSf32
1802 11227685U, // MVE_VABSs16
1803 11751973U, // MVE_VABSs32
1804 12276261U, // MVE_VABSs8
1805 14314770U, // MVE_VADC
1806 14298883U, // MVE_VADCI
1807 11692972U, // MVE_VADDLVs32acc
1808 11686966U, // MVE_VADDLVs32no_acc
1809 13265836U, // MVE_VADDLVu32acc
1810 13259830U, // MVE_VADDLVu32no_acc
1811 11160485U, // MVE_VADDVs16acc
1812 11228189U, // MVE_VADDVs16no_acc
1813 11684773U, // MVE_VADDVs32acc
1814 11752477U, // MVE_VADDVs32no_acc
1815 12209061U, // MVE_VADDVs8acc
1816 12276765U, // MVE_VADDVs8no_acc
1817 12733349U, // MVE_VADDVu16acc
1818 12801053U, // MVE_VADDVu16no_acc
1819 13257637U, // MVE_VADDVu32acc
1820 13325341U, // MVE_VADDVu32no_acc
1821 13781925U, // MVE_VADDVu8acc
1822 13849629U, // MVE_VADDVu8no_acc
1823 8015232U, // MVE_VADD_qr_f16
1824 8539520U, // MVE_VADD_qr_f32
1825 14830976U, // MVE_VADD_qr_i16
1826 14306688U, // MVE_VADD_qr_i32
1827 15355264U, // MVE_VADD_qr_i8
1828 8015232U, // MVE_VADDf16
1829 8539520U, // MVE_VADDf32
1830 14830976U, // MVE_VADDi16
1831 14306688U, // MVE_VADDi32
1832 15355264U, // MVE_VADDi8
1833 2772375U, // MVE_VAND
1834 2772255U, // MVE_VBIC
1835 14830879U, // MVE_VBICimmi16
1836 14306591U, // MVE_VBICimmi32
1837 676347U, // MVE_VBRSR16
1838 1200635U, // MVE_VBRSR32
1839 1724923U, // MVE_VBRSR8
1840 8007003U, // MVE_VCADDf16
1841 8531291U, // MVE_VCADDf32
1842 14822747U, // MVE_VCADDi16
1843 14298459U, // MVE_VCADDi32
1844 15347035U, // MVE_VCADDi8
1845 11227695U, // MVE_VCLSs16
1846 11751983U, // MVE_VCLSs32
1847 12276271U, // MVE_VCLSs8
1848 14898684U, // MVE_VCLZs16
1849 14374396U, // MVE_VCLZs32
1850 15422972U, // MVE_VCLZs8
1851 8022827U, // MVE_VCMLAf16
1852 8547115U, // MVE_VCMLAf32
1853 2021273882U, // MVE_VCMPf16
1854 2021273882U, // MVE_VCMPf16r
1855 2021798170U, // MVE_VCMPf32
1856 2021798170U, // MVE_VCMPf32r
1857 2028089626U, // MVE_VCMPi16
1858 2028089626U, // MVE_VCMPi16r
1859 2027565338U, // MVE_VCMPi32
1860 2027565338U, // MVE_VCMPi32r
1861 2028613914U, // MVE_VCMPi8
1862 2028613914U, // MVE_VCMPi8r
1863 2024419610U, // MVE_VCMPs16
1864 2024419610U, // MVE_VCMPs16r
1865 2024943898U, // MVE_VCMPs32
1866 2024943898U, // MVE_VCMPs32r
1867 2025468186U, // MVE_VCMPs8
1868 2025468186U, // MVE_VCMPs8r
1869 2025992474U, // MVE_VCMPu16
1870 2025992474U, // MVE_VCMPu16r
1871 2026516762U, // MVE_VCMPu32
1872 2026516762U, // MVE_VCMPu32r
1873 2027041050U, // MVE_VCMPu8
1874 2027041050U, // MVE_VCMPu8r
1875 8007733U, // MVE_VCMULf16
1876 8532021U, // MVE_VCMULf32
1877 940265819U, // MVE_VCTP16
1878 940790107U, // MVE_VCTP32
1879 955470171U, // MVE_VCTP64
1880 941314395U, // MVE_VCTP8
1881 888818876U, // MVE_VCVTf16f32bh
1882 888820639U, // MVE_VCVTf16f32th
1883 1291998129U, // MVE_VCVTf16s16_fix
1884 1224954801U, // MVE_VCVTf16s16n
1885 1292522417U, // MVE_VCVTf16u16_fix
1886 1225479089U, // MVE_VCVTf16u16n
1887 18042044U, // MVE_VCVTf32f16bh
1888 18043807U, // MVE_VCVTf32f16th
1889 1293570993U, // MVE_VCVTf32s32_fix
1890 1226527665U, // MVE_VCVTf32s32n
1891 1294095281U, // MVE_VCVTf32u32_fix
1892 1227051953U, // MVE_VCVTf32u32n
1893 1294619569U, // MVE_VCVTs16f16_fix
1894 1227574137U, // MVE_VCVTs16f16a
1895 1227575419U, // MVE_VCVTs16f16m
1896 1227575515U, // MVE_VCVTs16f16n
1897 1227575655U, // MVE_VCVTs16f16p
1898 1227576241U, // MVE_VCVTs16f16z
1899 1295143857U, // MVE_VCVTs32f32_fix
1900 1228098425U, // MVE_VCVTs32f32a
1901 1228099707U, // MVE_VCVTs32f32m
1902 1228099803U, // MVE_VCVTs32f32n
1903 1228099943U, // MVE_VCVTs32f32p
1904 1228100529U, // MVE_VCVTs32f32z
1905 1295668145U, // MVE_VCVTu16f16_fix
1906 1228622713U, // MVE_VCVTu16f16a
1907 1228623995U, // MVE_VCVTu16f16m
1908 1228624091U, // MVE_VCVTu16f16n
1909 1228624231U, // MVE_VCVTu16f16p
1910 1228624817U, // MVE_VCVTu16f16z
1911 1296192433U, // MVE_VCVTu32f32_fix
1912 1229147001U, // MVE_VCVTu32f32a
1913 1229148283U, // MVE_VCVTu32f32m
1914 1229148379U, // MVE_VCVTu32f32n
1915 1229148519U, // MVE_VCVTu32f32p
1916 1229149105U, // MVE_VCVTu32f32z
1917 12726637U, // MVE_VDDUPu16
1918 13250925U, // MVE_VDDUPu32
1919 13775213U, // MVE_VDDUPu8
1920 741753U, // MVE_VDUP16
1921 1266041U, // MVE_VDUP32
1922 1790329U, // MVE_VDUP8
1923 12743038U, // MVE_VDWDUPu16
1924 13267326U, // MVE_VDWDUPu32
1925 13791614U, // MVE_VDWDUPu8
1926 2773464U, // MVE_VEOR
1927 8008217U, // MVE_VFMA_qr_Sf16
1928 8532505U, // MVE_VFMA_qr_Sf32
1929 8006466U, // MVE_VFMA_qr_f16
1930 8530754U, // MVE_VFMA_qr_f32
1931 8006466U, // MVE_VFMAf16
1932 8530754U, // MVE_VFMAf32
1933 8008261U, // MVE_VFMSf16
1934 8532549U, // MVE_VFMSf32
1935 11160942U, // MVE_VHADD_qr_s16
1936 11685230U, // MVE_VHADD_qr_s32
1937 12209518U, // MVE_VHADD_qr_s8
1938 12733806U, // MVE_VHADD_qr_u16
1939 13258094U, // MVE_VHADD_qr_u32
1940 13782382U, // MVE_VHADD_qr_u8
1941 11160942U, // MVE_VHADDs16
1942 11685230U, // MVE_VHADDs32
1943 12209518U, // MVE_VHADDs8
1944 12733806U, // MVE_VHADDu16
1945 13258094U, // MVE_VHADDu32
1946 13782382U, // MVE_VHADDu8
1947 11152724U, // MVE_VHCADDs16
1948 11677012U, // MVE_VHCADDs32
1949 12201300U, // MVE_VHCADDs8
1950 11160786U, // MVE_VHSUB_qr_s16
1951 11685074U, // MVE_VHSUB_qr_s32
1952 12209362U, // MVE_VHSUB_qr_s8
1953 12733650U, // MVE_VHSUB_qr_u16
1954 13257938U, // MVE_VHSUB_qr_u32
1955 13782226U, // MVE_VHSUB_qr_u8
1956 11160786U, // MVE_VHSUBs16
1957 11685074U, // MVE_VHSUBs32
1958 12209362U, // MVE_VHSUBs8
1959 12733650U, // MVE_VHSUBu16
1960 13257938U, // MVE_VHSUBu32
1961 13782226U, // MVE_VHSUBu8
1962 12726643U, // MVE_VIDUPu16
1963 13250931U, // MVE_VIDUPu32
1964 13775219U, // MVE_VIDUPu8
1965 12743045U, // MVE_VIWDUPu16
1966 13267333U, // MVE_VIWDUPu32
1967 13791621U, // MVE_VIWDUPu8
1968 21717869U, // MVE_VLD20_16
1969 22242157U, // MVE_VLD20_16_wb
1970 21716999U, // MVE_VLD20_32
1971 22241287U, // MVE_VLD20_32_wb
1972 21718505U, // MVE_VLD20_8
1973 22242793U, // MVE_VLD20_8_wb
1974 21717909U, // MVE_VLD21_16
1975 22242197U, // MVE_VLD21_16_wb
1976 21717065U, // MVE_VLD21_32
1977 22241353U, // MVE_VLD21_32_wb
1978 21718541U, // MVE_VLD21_8
1979 22242829U, // MVE_VLD21_8_wb
1980 21726081U, // MVE_VLD40_16
1981 22250369U, // MVE_VLD40_16_wb
1982 21725211U, // MVE_VLD40_32
1983 22249499U, // MVE_VLD40_32_wb
1984 21726715U, // MVE_VLD40_8
1985 22251003U, // MVE_VLD40_8_wb
1986 21726121U, // MVE_VLD41_16
1987 22250409U, // MVE_VLD41_16_wb
1988 21725277U, // MVE_VLD41_32
1989 22249565U, // MVE_VLD41_32_wb
1990 21726751U, // MVE_VLD41_8
1991 22251039U, // MVE_VLD41_8_wb
1992 21726141U, // MVE_VLD42_16
1993 22250429U, // MVE_VLD42_16_wb
1994 21725323U, // MVE_VLD42_32
1995 22249611U, // MVE_VLD42_32_wb
1996 21726769U, // MVE_VLD42_8
1997 22251057U, // MVE_VLD42_8_wb
1998 21726161U, // MVE_VLD43_16
1999 22250449U, // MVE_VLD43_16_wb
2000 21725356U, // MVE_VLD43_32
2001 22249644U, // MVE_VLD43_32_wb
2002 21726787U, // MVE_VLD43_8
2003 22251075U, // MVE_VLD43_8_wb
2004 11160706U, // MVE_VLDRBS16
2005 950676610U, // MVE_VLDRBS16_post
2006 950676610U, // MVE_VLDRBS16_pre
2007 11160706U, // MVE_VLDRBS16_rq
2008 11684994U, // MVE_VLDRBS32
2009 951200898U, // MVE_VLDRBS32_post
2010 951200898U, // MVE_VLDRBS32_pre
2011 11684994U, // MVE_VLDRBS32_rq
2012 12733570U, // MVE_VLDRBU16
2013 952249474U, // MVE_VLDRBU16_post
2014 952249474U, // MVE_VLDRBU16_pre
2015 12733570U, // MVE_VLDRBU16_rq
2016 13257858U, // MVE_VLDRBU32
2017 952773762U, // MVE_VLDRBU32_post
2018 952773762U, // MVE_VLDRBU32_pre
2019 13257858U, // MVE_VLDRBU32_rq
2020 13782146U, // MVE_VLDRBU8
2021 953298050U, // MVE_VLDRBU8_post
2022 953298050U, // MVE_VLDRBU8_pre
2023 13782146U, // MVE_VLDRBU8_rq
2024 22695324U, // MVE_VLDRDU64_qi
2025 962211228U, // MVE_VLDRDU64_qi_pre
2026 22695324U, // MVE_VLDRDU64_rq
2027 22695324U, // MVE_VLDRDU64_rq_u
2028 11685512U, // MVE_VLDRHS32
2029 951201416U, // MVE_VLDRHS32_post
2030 951201416U, // MVE_VLDRHS32_pre
2031 11685512U, // MVE_VLDRHS32_rq
2032 11685512U, // MVE_VLDRHS32_rq_u
2033 12734088U, // MVE_VLDRHU16
2034 952249992U, // MVE_VLDRHU16_post
2035 952249992U, // MVE_VLDRHU16_pre
2036 12734088U, // MVE_VLDRHU16_rq
2037 12734088U, // MVE_VLDRHU16_rq_u
2038 13258376U, // MVE_VLDRHU32
2039 952774280U, // MVE_VLDRHU32_post
2040 952774280U, // MVE_VLDRHU32_pre
2041 13258376U, // MVE_VLDRHU32_rq
2042 13258376U, // MVE_VLDRHU32_rq_u
2043 13259887U, // MVE_VLDRWU32
2044 952775791U, // MVE_VLDRWU32_post
2045 952775791U, // MVE_VLDRWU32_pre
2046 13259887U, // MVE_VLDRWU32_qi
2047 952775791U, // MVE_VLDRWU32_qi_pre
2048 13259887U, // MVE_VLDRWU32_rq
2049 13259887U, // MVE_VLDRWU32_rq_u
2050 950686742U, // MVE_VMAXAVs16
2051 951211030U, // MVE_VMAXAVs32
2052 951735318U, // MVE_VMAXAVs8
2053 11160500U, // MVE_VMAXAs16
2054 11684788U, // MVE_VMAXAs32
2055 12209076U, // MVE_VMAXAs8
2056 947540998U, // MVE_VMAXNMAVf16
2057 948065286U, // MVE_VMAXNMAVf32
2058 8014677U, // MVE_VMAXNMAf16
2059 8538965U, // MVE_VMAXNMAf32
2060 947541061U, // MVE_VMAXNMVf16
2061 948065349U, // MVE_VMAXNMVf32
2062 8015967U, // MVE_VMAXNMf16
2063 8540255U, // MVE_VMAXNMf32
2064 950686808U, // MVE_VMAXVs16
2065 951211096U, // MVE_VMAXVs32
2066 951735384U, // MVE_VMAXVs8
2067 952259672U, // MVE_VMAXVu16
2068 952783960U, // MVE_VMAXVu32
2069 953308248U, // MVE_VMAXVu8
2070 11162800U, // MVE_VMAXs16
2071 11687088U, // MVE_VMAXs32
2072 12211376U, // MVE_VMAXs8
2073 12735664U, // MVE_VMAXu16
2074 13259952U, // MVE_VMAXu32
2075 13784240U, // MVE_VMAXu8
2076 950686735U, // MVE_VMINAVs16
2077 951211023U, // MVE_VMINAVs32
2078 951735311U, // MVE_VMINAVs8
2079 11160413U, // MVE_VMINAs16
2080 11684701U, // MVE_VMINAs32
2081 12208989U, // MVE_VMINAs8
2082 947540989U, // MVE_VMINNMAVf16
2083 948065277U, // MVE_VMINNMAVf32
2084 8014669U, // MVE_VMINNMAf16
2085 8538957U, // MVE_VMINNMAf32
2086 947541053U, // MVE_VMINNMVf16
2087 948065341U, // MVE_VMINNMVf32
2088 8015960U, // MVE_VMINNMf16
2089 8540248U, // MVE_VMINNMf32
2090 950686797U, // MVE_VMINVs16
2091 951211085U, // MVE_VMINVs32
2092 951735373U, // MVE_VMINVs8
2093 952259661U, // MVE_VMINVu16
2094 952783949U, // MVE_VMINVu32
2095 953308237U, // MVE_VMINVu8
2096 11161765U, // MVE_VMINs16
2097 11686053U, // MVE_VMINs32
2098 12210341U, // MVE_VMINs8
2099 12734629U, // MVE_VMINu16
2100 13258917U, // MVE_VMINu32
2101 13783205U, // MVE_VMINu8
2102 11152255U, // MVE_VMLADAVas16
2103 11676543U, // MVE_VMLADAVas32
2104 12200831U, // MVE_VMLADAVas8
2105 12725119U, // MVE_VMLADAVau16
2106 13249407U, // MVE_VMLADAVau32
2107 13773695U, // MVE_VMLADAVau8
2108 11154641U, // MVE_VMLADAVaxs16
2109 11678929U, // MVE_VMLADAVaxs32
2110 12203217U, // MVE_VMLADAVaxs8
2111 11162587U, // MVE_VMLADAVs16
2112 11686875U, // MVE_VMLADAVs32
2113 12211163U, // MVE_VMLADAVs8
2114 12735451U, // MVE_VMLADAVu16
2115 13259739U, // MVE_VMLADAVu32
2116 13784027U, // MVE_VMLADAVu8
2117 11163094U, // MVE_VMLADAVxs16
2118 11687382U, // MVE_VMLADAVxs32
2119 12211670U, // MVE_VMLADAVxs8
2120 11176840U, // MVE_VMLALDAVas16
2121 11701128U, // MVE_VMLALDAVas32
2122 12749704U, // MVE_VMLALDAVau16
2123 13273992U, // MVE_VMLALDAVau32
2124 11179227U, // MVE_VMLALDAVaxs16
2125 11703515U, // MVE_VMLALDAVaxs32
2126 11154403U, // MVE_VMLALDAVs16
2127 11678691U, // MVE_VMLALDAVs32
2128 12727267U, // MVE_VMLALDAVu16
2129 13251555U, // MVE_VMLALDAVu32
2130 11154911U, // MVE_VMLALDAVxs16
2131 11679199U, // MVE_VMLALDAVxs32
2132 14823955U, // MVE_VMLAS_qr_i16
2133 14299667U, // MVE_VMLAS_qr_i32
2134 15348243U, // MVE_VMLAS_qr_i8
2135 14822205U, // MVE_VMLA_qr_i16
2136 14297917U, // MVE_VMLA_qr_i32
2137 15346493U, // MVE_VMLA_qr_i8
2138 11152284U, // MVE_VMLSDAVas16
2139 11676572U, // MVE_VMLSDAVas32
2140 12200860U, // MVE_VMLSDAVas8
2141 11154673U, // MVE_VMLSDAVaxs16
2142 11678961U, // MVE_VMLSDAVaxs32
2143 12203249U, // MVE_VMLSDAVaxs8
2144 11162613U, // MVE_VMLSDAVs16
2145 11686901U, // MVE_VMLSDAVs32
2146 12211189U, // MVE_VMLSDAVs8
2147 11163123U, // MVE_VMLSDAVxs16
2148 11687411U, // MVE_VMLSDAVxs32
2149 12211699U, // MVE_VMLSDAVxs8
2150 11176850U, // MVE_VMLSLDAVas16
2151 11701138U, // MVE_VMLSLDAVas32
2152 11179238U, // MVE_VMLSLDAVaxs16
2153 11703526U, // MVE_VMLSLDAVaxs32
2154 11154412U, // MVE_VMLSLDAVs16
2155 11678700U, // MVE_VMLSLDAVs32
2156 11154921U, // MVE_VMLSLDAVxs16
2157 11679209U, // MVE_VMLSLDAVxs32
2158 11226151U, // MVE_VMOVLs16bh
2159 11227909U, // MVE_VMOVLs16th
2160 12274727U, // MVE_VMOVLs8bh
2161 12276485U, // MVE_VMOVLs8th
2162 12799015U, // MVE_VMOVLu16bh
2163 12800773U, // MVE_VMOVLu16th
2164 13847591U, // MVE_VMOVLu8bh
2165 13849349U, // MVE_VMOVLu8th
2166 14830710U, // MVE_VMOVNi16bh
2167 14832474U, // MVE_VMOVNi16th
2168 14306422U, // MVE_VMOVNi32bh
2169 14308186U, // MVE_VMOVNi32th
2170 1111123U, // MVE_VMOV_from_lane_32
2171 11072595U, // MVE_VMOV_from_lane_s16
2172 12121171U, // MVE_VMOV_from_lane_s8
2173 12645459U, // MVE_VMOV_from_lane_u16
2174 13694035U, // MVE_VMOV_from_lane_u8
2175 2757715U, // MVE_VMOV_q_rr
2176 2675795U, // MVE_VMOV_rr_q
2177 570451U, // MVE_VMOV_to_lane_16
2178 1094739U, // MVE_VMOV_to_lane_32
2179 1619027U, // MVE_VMOV_to_lane_8
2180 8606803U, // MVE_VMOVimmf32
2181 14898259U, // MVE_VMOVimmi16
2182 14373971U, // MVE_VMOVimmi32
2183 2103661651U, // MVE_VMOVimmi64
2184 15422547U, // MVE_VMOVimmi8
2185 11161218U, // MVE_VMULHs16
2186 11685506U, // MVE_VMULHs32
2187 12209794U, // MVE_VMULHs8
2188 12734082U, // MVE_VMULHu16
2189 13258370U, // MVE_VMULHu32
2190 13782658U, // MVE_VMULHu8
2191 23743515U, // MVE_VMULLBp16
2192 24267803U, // MVE_VMULLBp8
2193 11160603U, // MVE_VMULLBs16
2194 11684891U, // MVE_VMULLBs32
2195 12209179U, // MVE_VMULLBs8
2196 12733467U, // MVE_VMULLBu16
2197 13257755U, // MVE_VMULLBu32
2198 13782043U, // MVE_VMULLBu8
2199 23745278U, // MVE_VMULLTp16
2200 24269566U, // MVE_VMULLTp8
2201 11162366U, // MVE_VMULLTs16
2202 11686654U, // MVE_VMULLTs32
2203 12210942U, // MVE_VMULLTs8
2204 12735230U, // MVE_VMULLTu16
2205 13259518U, // MVE_VMULLTu32
2206 13783806U, // MVE_VMULLTu8
2207 8015943U, // MVE_VMUL_qr_f16
2208 8540231U, // MVE_VMUL_qr_f32
2209 14831687U, // MVE_VMUL_qr_i16
2210 14307399U, // MVE_VMUL_qr_i32
2211 15355975U, // MVE_VMUL_qr_i8
2212 8015943U, // MVE_VMULf16
2213 8540231U, // MVE_VMULf32
2214 14831687U, // MVE_VMULi16
2215 14307399U, // MVE_VMULi32
2216 15355975U, // MVE_VMULi8
2217 2838778U, // MVE_VMVN
2218 14897402U, // MVE_VMVNimmi16
2219 14373114U, // MVE_VMVNimmi32
2220 8080908U, // MVE_VNEGf16
2221 8605196U, // MVE_VNEGf32
2222 11226636U, // MVE_VNEGs16
2223 11750924U, // MVE_VNEGs32
2224 12275212U, // MVE_VNEGs8
2225 2773194U, // MVE_VORN
2226 2773478U, // MVE_VORR
2227 14832102U, // MVE_VORRimmi16
2228 14307814U, // MVE_VORRimmi32
2229 1210798945U, // MVE_VPNOT
2230 2772864U, // MVE_VPSEL
2231 1210823547U, // MVE_VPST
2232 2028712807U, // MVE_VPTv16i8
2233 2028712807U, // MVE_VPTv16i8r
2234 2025567079U, // MVE_VPTv16s8
2235 2025567079U, // MVE_VPTv16s8r
2236 2027139943U, // MVE_VPTv16u8
2237 2027139943U, // MVE_VPTv16u8r
2238 2021897063U, // MVE_VPTv4f32
2239 2021897063U, // MVE_VPTv4f32r
2240 2027664231U, // MVE_VPTv4i32
2241 2027664231U, // MVE_VPTv4i32r
2242 2025042791U, // MVE_VPTv4s32
2243 2025042791U, // MVE_VPTv4s32r
2244 2026615655U, // MVE_VPTv4u32
2245 2026615655U, // MVE_VPTv4u32r
2246 2021372775U, // MVE_VPTv8f16
2247 2021372775U, // MVE_VPTv8f16r
2248 2028188519U, // MVE_VPTv8i16
2249 2028188519U, // MVE_VPTv8i16r
2250 2024518503U, // MVE_VPTv8s16
2251 2024518503U, // MVE_VPTv8s16r
2252 2026091367U, // MVE_VPTv8u16
2253 2026091367U, // MVE_VPTv8u16r
2254 11227679U, // MVE_VQABSs16
2255 11751967U, // MVE_VQABSs32
2256 12276255U, // MVE_VQABSs8
2257 11160954U, // MVE_VQADD_qr_s16
2258 11685242U, // MVE_VQADD_qr_s32
2259 12209530U, // MVE_VQADD_qr_s8
2260 12733818U, // MVE_VQADD_qr_u16
2261 13258106U, // MVE_VQADD_qr_u32
2262 13782394U, // MVE_VQADD_qr_u8
2263 11160954U, // MVE_VQADDs16
2264 11685242U, // MVE_VQADDs32
2265 12209530U, // MVE_VQADDs8
2266 12733818U, // MVE_VQADDu16
2267 13258106U, // MVE_VQADDu32
2268 13782394U, // MVE_VQADDu8
2269 11154788U, // MVE_VQDMLADHXs16
2270 11679076U, // MVE_VQDMLADHXs32
2271 12203364U, // MVE_VQDMLADHXs8
2272 11152959U, // MVE_VQDMLADHs16
2273 11677247U, // MVE_VQDMLADHs32
2274 12201535U, // MVE_VQDMLADHs8
2275 11152926U, // MVE_VQDMLAH_qrs16
2276 11677214U, // MVE_VQDMLAH_qrs32
2277 12201502U, // MVE_VQDMLAH_qrs8
2278 11153044U, // MVE_VQDMLASH_qrs16
2279 11677332U, // MVE_VQDMLASH_qrs32
2280 12201620U, // MVE_VQDMLASH_qrs8
2281 11154809U, // MVE_VQDMLSDHXs16
2282 11679097U, // MVE_VQDMLSDHXs32
2283 12203385U, // MVE_VQDMLSDHXs8
2284 11152978U, // MVE_VQDMLSDHs16
2285 11677266U, // MVE_VQDMLSDHs32
2286 12201554U, // MVE_VQDMLSDHs8
2287 11161194U, // MVE_VQDMULH_qr_s16
2288 11685482U, // MVE_VQDMULH_qr_s32
2289 12209770U, // MVE_VQDMULH_qr_s8
2290 11161194U, // MVE_VQDMULHi16
2291 11685482U, // MVE_VQDMULHi32
2292 12209770U, // MVE_VQDMULHi8
2293 11160594U, // MVE_VQDMULL_qr_s16bh
2294 11162357U, // MVE_VQDMULL_qr_s16th
2295 11684882U, // MVE_VQDMULL_qr_s32bh
2296 11686645U, // MVE_VQDMULL_qr_s32th
2297 11160594U, // MVE_VQDMULLs16bh
2298 11162357U, // MVE_VQDMULLs16th
2299 11684882U, // MVE_VQDMULLs32bh
2300 11686645U, // MVE_VQDMULLs32th
2301 11160686U, // MVE_VQMOVNs16bh
2302 11162450U, // MVE_VQMOVNs16th
2303 11684974U, // MVE_VQMOVNs32bh
2304 11686738U, // MVE_VQMOVNs32th
2305 12733550U, // MVE_VQMOVNu16bh
2306 12735314U, // MVE_VQMOVNu16th
2307 13257838U, // MVE_VQMOVNu32bh
2308 13259602U, // MVE_VQMOVNu32th
2309 11160677U, // MVE_VQMOVUNs16bh
2310 11162441U, // MVE_VQMOVUNs16th
2311 11684965U, // MVE_VQMOVUNs32bh
2312 11686729U, // MVE_VQMOVUNs32th
2313 11226630U, // MVE_VQNEGs16
2314 11750918U, // MVE_VQNEGs32
2315 12275206U, // MVE_VQNEGs8
2316 11154798U, // MVE_VQRDMLADHXs16
2317 11679086U, // MVE_VQRDMLADHXs32
2318 12203374U, // MVE_VQRDMLADHXs8
2319 11152968U, // MVE_VQRDMLADHs16
2320 11677256U, // MVE_VQRDMLADHs32
2321 12201544U, // MVE_VQRDMLADHs8
2322 11152934U, // MVE_VQRDMLAH_qrs16
2323 11677222U, // MVE_VQRDMLAH_qrs32
2324 12201510U, // MVE_VQRDMLAH_qrs8
2325 11153053U, // MVE_VQRDMLASH_qrs16
2326 11677341U, // MVE_VQRDMLASH_qrs32
2327 12201629U, // MVE_VQRDMLASH_qrs8
2328 11154819U, // MVE_VQRDMLSDHXs16
2329 11679107U, // MVE_VQRDMLSDHXs32
2330 12203395U, // MVE_VQRDMLSDHXs8
2331 11152987U, // MVE_VQRDMLSDHs16
2332 11677275U, // MVE_VQRDMLSDHs32
2333 12201563U, // MVE_VQRDMLSDHs8
2334 11161202U, // MVE_VQRDMULH_qr_s16
2335 11685490U, // MVE_VQRDMULH_qr_s32
2336 12209778U, // MVE_VQRDMULH_qr_s8
2337 11161202U, // MVE_VQRDMULHi16
2338 11685490U, // MVE_VQRDMULHi32
2339 12209778U, // MVE_VQRDMULHi8
2340 11161507U, // MVE_VQRSHL_by_vecs16
2341 11685795U, // MVE_VQRSHL_by_vecs32
2342 12210083U, // MVE_VQRSHL_by_vecs8
2343 12734371U, // MVE_VQRSHL_by_vecu16
2344 13258659U, // MVE_VQRSHL_by_vecu32
2345 13782947U, // MVE_VQRSHL_by_vecu8
2346 11161507U, // MVE_VQRSHL_qrs16
2347 11685795U, // MVE_VQRSHL_qrs32
2348 12210083U, // MVE_VQRSHL_qrs8
2349 12734371U, // MVE_VQRSHL_qru16
2350 13258659U, // MVE_VQRSHL_qru32
2351 13782947U, // MVE_VQRSHL_qru8
2352 11152442U, // MVE_VQRSHRNbhs16
2353 11676730U, // MVE_VQRSHRNbhs32
2354 12725306U, // MVE_VQRSHRNbhu16
2355 13249594U, // MVE_VQRSHRNbhu32
2356 11154206U, // MVE_VQRSHRNths16
2357 11678494U, // MVE_VQRSHRNths32
2358 12727070U, // MVE_VQRSHRNthu16
2359 13251358U, // MVE_VQRSHRNthu32
2360 11152475U, // MVE_VQRSHRUNs16bh
2361 11154239U, // MVE_VQRSHRUNs16th
2362 11676763U, // MVE_VQRSHRUNs32bh
2363 11678527U, // MVE_VQRSHRUNs32th
2364 11162574U, // MVE_VQSHLU_imms16
2365 11686862U, // MVE_VQSHLU_imms32
2366 12211150U, // MVE_VQSHLU_imms8
2367 11161494U, // MVE_VQSHL_by_vecs16
2368 11685782U, // MVE_VQSHL_by_vecs32
2369 12210070U, // MVE_VQSHL_by_vecs8
2370 12734358U, // MVE_VQSHL_by_vecu16
2371 13258646U, // MVE_VQSHL_by_vecu32
2372 13782934U, // MVE_VQSHL_by_vecu8
2373 11161494U, // MVE_VQSHL_qrs16
2374 11685782U, // MVE_VQSHL_qrs32
2375 12210070U, // MVE_VQSHL_qrs8
2376 12734358U, // MVE_VQSHL_qru16
2377 13258646U, // MVE_VQSHL_qru32
2378 13782934U, // MVE_VQSHL_qru8
2379 11161494U, // MVE_VQSHLimms16
2380 11685782U, // MVE_VQSHLimms32
2381 12210070U, // MVE_VQSHLimms8
2382 12734358U, // MVE_VQSHLimmu16
2383 13258646U, // MVE_VQSHLimmu32
2384 13782934U, // MVE_VQSHLimmu8
2385 11152434U, // MVE_VQSHRNbhs16
2386 11676722U, // MVE_VQSHRNbhs32
2387 12725298U, // MVE_VQSHRNbhu16
2388 13249586U, // MVE_VQSHRNbhu32
2389 11154198U, // MVE_VQSHRNths16
2390 11678486U, // MVE_VQSHRNths32
2391 12727062U, // MVE_VQSHRNthu16
2392 13251350U, // MVE_VQSHRNthu32
2393 11152466U, // MVE_VQSHRUNs16bh
2394 11154230U, // MVE_VQSHRUNs16th
2395 11676754U, // MVE_VQSHRUNs32bh
2396 11678518U, // MVE_VQSHRUNs32th
2397 11160792U, // MVE_VQSUB_qr_s16
2398 11685080U, // MVE_VQSUB_qr_s32
2399 12209368U, // MVE_VQSUB_qr_s8
2400 12733656U, // MVE_VQSUB_qr_u16
2401 13257944U, // MVE_VQSUB_qr_u32
2402 13782232U, // MVE_VQSUB_qr_u8
2403 11160792U, // MVE_VQSUBs16
2404 11685080U, // MVE_VQSUBs32
2405 12209368U, // MVE_VQSUBs8
2406 12733656U, // MVE_VQSUBu16
2407 13257944U, // MVE_VQSUBu32
2408 13782232U, // MVE_VQSUBu8
2409 1788408U, // MVE_VREV16_8
2410 739609U, // MVE_VREV32_16
2411 1788185U, // MVE_VREV32_8
2412 739695U, // MVE_VREV64_16
2413 1263983U, // MVE_VREV64_32
2414 1788271U, // MVE_VREV64_8
2415 11160935U, // MVE_VRHADDs16
2416 11685223U, // MVE_VRHADDs32
2417 12209511U, // MVE_VRHADDs8
2418 12733799U, // MVE_VRHADDu16
2419 13258087U, // MVE_VRHADDu32
2420 13782375U, // MVE_VRHADDu8
2421 8080238U, // MVE_VRINTf16A
2422 8081518U, // MVE_VRINTf16M
2423 8081620U, // MVE_VRINTf16N
2424 8081760U, // MVE_VRINTf16P
2425 8082895U, // MVE_VRINTf16X
2426 8082945U, // MVE_VRINTf16Z
2427 8604526U, // MVE_VRINTf32A
2428 8605806U, // MVE_VRINTf32M
2429 8605908U, // MVE_VRINTf32N
2430 8606048U, // MVE_VRINTf32P
2431 8607183U, // MVE_VRINTf32X
2432 8607233U, // MVE_VRINTf32Z
2433 11700985U, // MVE_VRMLALDAVHas32
2434 13273849U, // MVE_VRMLALDAVHau32
2435 11703424U, // MVE_VRMLALDAVHaxs32
2436 11677387U, // MVE_VRMLALDAVHs32
2437 13250251U, // MVE_VRMLALDAVHu32
2438 11679118U, // MVE_VRMLALDAVHxs32
2439 11700997U, // MVE_VRMLSLDAVHas32
2440 11703437U, // MVE_VRMLSLDAVHaxs32
2441 11677398U, // MVE_VRMLSLDAVHs32
2442 11679130U, // MVE_VRMLSLDAVHxs32
2443 11161211U, // MVE_VRMULHs16
2444 11685499U, // MVE_VRMULHs32
2445 12209787U, // MVE_VRMULHs8
2446 12734075U, // MVE_VRMULHu16
2447 13258363U, // MVE_VRMULHu32
2448 13782651U, // MVE_VRMULHu8
2449 11161514U, // MVE_VRSHL_by_vecs16
2450 11685802U, // MVE_VRSHL_by_vecs32
2451 12210090U, // MVE_VRSHL_by_vecs8
2452 12734378U, // MVE_VRSHL_by_vecu16
2453 13258666U, // MVE_VRSHL_by_vecu32
2454 13782954U, // MVE_VRSHL_by_vecu8
2455 11161514U, // MVE_VRSHL_qrs16
2456 11685802U, // MVE_VRSHL_qrs32
2457 12210090U, // MVE_VRSHL_qrs8
2458 12734378U, // MVE_VRSHL_qru16
2459 13258666U, // MVE_VRSHL_qru32
2460 13782954U, // MVE_VRSHL_qru8
2461 14822467U, // MVE_VRSHRNi16bh
2462 14824231U, // MVE_VRSHRNi16th
2463 14298179U, // MVE_VRSHRNi32bh
2464 14299943U, // MVE_VRSHRNi32th
2465 11162054U, // MVE_VRSHR_imms16
2466 11686342U, // MVE_VRSHR_imms32
2467 12210630U, // MVE_VRSHR_imms8
2468 12734918U, // MVE_VRSHR_immu16
2469 13259206U, // MVE_VRSHR_immu32
2470 13783494U, // MVE_VRSHR_immu8
2471 14314765U, // MVE_VSBC
2472 14298877U, // MVE_VSBCI
2473 875195684U, // MVE_VSHLC
2474 11160587U, // MVE_VSHLL_imms16bh
2475 11162350U, // MVE_VSHLL_imms16th
2476 12209163U, // MVE_VSHLL_imms8bh
2477 12210926U, // MVE_VSHLL_imms8th
2478 12733451U, // MVE_VSHLL_immu16bh
2479 12735214U, // MVE_VSHLL_immu16th
2480 13782027U, // MVE_VSHLL_immu8bh
2481 13783790U, // MVE_VSHLL_immu8th
2482 11226123U, // MVE_VSHLL_lws16bh
2483 11227886U, // MVE_VSHLL_lws16th
2484 12274699U, // MVE_VSHLL_lws8bh
2485 12276462U, // MVE_VSHLL_lws8th
2486 12798987U, // MVE_VSHLL_lwu16bh
2487 12800750U, // MVE_VSHLL_lwu16th
2488 13847563U, // MVE_VSHLL_lwu8bh
2489 13849326U, // MVE_VSHLL_lwu8th
2490 11161520U, // MVE_VSHL_by_vecs16
2491 11685808U, // MVE_VSHL_by_vecs32
2492 12210096U, // MVE_VSHL_by_vecs8
2493 12734384U, // MVE_VSHL_by_vecu16
2494 13258672U, // MVE_VSHL_by_vecu32
2495 13782960U, // MVE_VSHL_by_vecu8
2496 14831536U, // MVE_VSHL_immi16
2497 14307248U, // MVE_VSHL_immi32
2498 15355824U, // MVE_VSHL_immi8
2499 11161520U, // MVE_VSHL_qrs16
2500 11685808U, // MVE_VSHL_qrs32
2501 12210096U, // MVE_VSHL_qrs8
2502 12734384U, // MVE_VSHL_qru16
2503 13258672U, // MVE_VSHL_qru32
2504 13782960U, // MVE_VSHL_qru8
2505 14822475U, // MVE_VSHRNi16bh
2506 14824239U, // MVE_VSHRNi16th
2507 14298187U, // MVE_VSHRNi32bh
2508 14299951U, // MVE_VSHRNi32th
2509 11162060U, // MVE_VSHR_imms16
2510 11686348U, // MVE_VSHR_imms32
2511 12210636U, // MVE_VSHR_imms8
2512 12734924U, // MVE_VSHR_immu16
2513 13259212U, // MVE_VSHR_immu32
2514 13783500U, // MVE_VSHR_immu8
2515 667409U, // MVE_VSLIimm16
2516 1191697U, // MVE_VSLIimm32
2517 1715985U, // MVE_VSLIimm8
2518 667414U, // MVE_VSRIimm16
2519 1191702U, // MVE_VSRIimm32
2520 1715990U, // MVE_VSRIimm8
2521 24863607U, // MVE_VST20_16
2522 246647U, // MVE_VST20_16_wb
2523 24862737U, // MVE_VST20_32
2524 245777U, // MVE_VST20_32_wb
2525 24864242U, // MVE_VST20_8
2526 247282U, // MVE_VST20_8_wb
2527 24863647U, // MVE_VST21_16
2528 246687U, // MVE_VST21_16_wb
2529 24862803U, // MVE_VST21_32
2530 245843U, // MVE_VST21_32_wb
2531 24864278U, // MVE_VST21_8
2532 247318U, // MVE_VST21_8_wb
2533 24871819U, // MVE_VST40_16
2534 254859U, // MVE_VST40_16_wb
2535 24870949U, // MVE_VST40_32
2536 253989U, // MVE_VST40_32_wb
2537 24872452U, // MVE_VST40_8
2538 255492U, // MVE_VST40_8_wb
2539 24871859U, // MVE_VST41_16
2540 254899U, // MVE_VST41_16_wb
2541 24871015U, // MVE_VST41_32
2542 254055U, // MVE_VST41_32_wb
2543 24872488U, // MVE_VST41_8
2544 255528U, // MVE_VST41_8_wb
2545 24871879U, // MVE_VST42_16
2546 254919U, // MVE_VST42_16_wb
2547 24871061U, // MVE_VST42_32
2548 254101U, // MVE_VST42_32_wb
2549 24872506U, // MVE_VST42_8
2550 255546U, // MVE_VST42_8_wb
2551 24871899U, // MVE_VST43_16
2552 254939U, // MVE_VST43_16_wb
2553 24871094U, // MVE_VST43_32
2554 254134U, // MVE_VST43_32_wb
2555 24872524U, // MVE_VST43_8
2556 255564U, // MVE_VST43_8_wb
2557 674952U, // MVE_VSTRB16
2558 940190856U, // MVE_VSTRB16_post
2559 940190856U, // MVE_VSTRB16_pre
2560 674952U, // MVE_VSTRB16_rq
2561 1199240U, // MVE_VSTRB32
2562 940715144U, // MVE_VSTRB32_post
2563 940715144U, // MVE_VSTRB32_pre
2564 1199240U, // MVE_VSTRB32_rq
2565 1723528U, // MVE_VSTRB8_rq
2566 1723528U, // MVE_VSTRBU8
2567 941239432U, // MVE_VSTRBU8_post
2568 941239432U, // MVE_VSTRBU8_pre
2569 15879586U, // MVE_VSTRD64_qi
2570 955395490U, // MVE_VSTRD64_qi_pre
2571 15879586U, // MVE_VSTRD64_rq
2572 15879586U, // MVE_VSTRD64_rq_u
2573 675470U, // MVE_VSTRH16_rq
2574 675470U, // MVE_VSTRH16_rq_u
2575 1199758U, // MVE_VSTRH32
2576 940715662U, // MVE_VSTRH32_post
2577 940715662U, // MVE_VSTRH32_pre
2578 1199758U, // MVE_VSTRH32_rq
2579 1199758U, // MVE_VSTRH32_rq_u
2580 675470U, // MVE_VSTRHU16
2581 940191374U, // MVE_VSTRHU16_post
2582 940191374U, // MVE_VSTRHU16_pre
2583 1201269U, // MVE_VSTRW32_qi
2584 940717173U, // MVE_VSTRW32_qi_pre
2585 1201269U, // MVE_VSTRW32_rq
2586 1201269U, // MVE_VSTRW32_rq_u
2587 1201269U, // MVE_VSTRWU32
2588 940717173U, // MVE_VSTRWU32_post
2589 940717173U, // MVE_VSTRWU32_pre
2590 8015070U, // MVE_VSUB_qr_f16
2591 8539358U, // MVE_VSUB_qr_f32
2592 14830814U, // MVE_VSUB_qr_i16
2593 14306526U, // MVE_VSUB_qr_i32
2594 15355102U, // MVE_VSUB_qr_i8
2595 8015070U, // MVE_VSUBf16
2596 8539358U, // MVE_VSUBf32
2597 14830814U, // MVE_VSUBi16
2598 14306526U, // MVE_VSUBi32
2599 15355102U, // MVE_VSUBi8
2600 942752751U, // MVE_WLSTP_16
2601 942751998U, // MVE_WLSTP_32
2602 942752360U, // MVE_WLSTP_64
2603 942753409U, // MVE_WLSTP_8
2604 2658555U, // MVNi
2605 2658555U, // MVNr
2606 2633979U, // MVNsi
2607 2691323U, // MVNsr
2608 942752186U, // NEON_VMAXNMNDf
2609 942753081U, // NEON_VMAXNMNDh
2610 942752186U, // NEON_VMAXNMNQf
2611 942753081U, // NEON_VMAXNMNQh
2612 942752174U, // NEON_VMINNMNDf
2613 942753069U, // NEON_VMINNMNDh
2614 942752174U, // NEON_VMINNMNQf
2615 942753069U, // NEON_VMINNMNQh
2616 2634215U, // ORRri
2617 2634215U, // ORRrr
2618 2691559U, // ORRrsi
2619 78311U, // ORRrsr
2620 2667156U, // PKHBT
2621 2665639U, // PKHTB
2622 264176U, // PLDWi12
2623 272368U, // PLDWrs
2624 264010U, // PLDi12
2625 272202U, // PLDrs
2626 264056U, // PLIi12
2627 272248U, // PLIrs
2628 2682235U, // QADD
2629 2681301U, // QADD16
2630 2681404U, // QADD8
2631 2684352U, // QASX
2632 2682209U, // QDADD
2633 2682060U, // QDSUB
2634 2684098U, // QSAX
2635 2682073U, // QSUB
2636 2681263U, // QSUB16
2637 2681365U, // QSUB8
2638 2650847U, // RBIT
2639 2651171U, // REV
2640 2648569U, // REV16
2641 2649787U, // REVSH
2642 4802283U, // RFEDA
2643 25249515U, // RFEDA_UPD
2644 4802314U, // RFEDB
2645 25249546U, // RFEDB_UPD
2646 4802290U, // RFEIA
2647 25249522U, // RFEIA_UPD
2648 4802321U, // RFEIB
2649 25249553U, // RFEIB_UPD
2650 2632856U, // RSBri
2651 2632856U, // RSBrr
2652 2690200U, // RSBrsi
2653 76952U, // RSBrsr
2654 2633015U, // RSCri
2655 2633015U, // RSCrr
2656 2690359U, // RSCrsi
2657 77111U, // RSCrsr
2658 2681308U, // SADD16
2659 2681410U, // SADD8
2660 2684357U, // SASX
2661 3215U, // SB
2662 2632974U, // SBCri
2663 2632974U, // SBCrr
2664 2690318U, // SBCrsi
2665 77070U, // SBCrsr
2666 2667866U, // SBFX
2667 2683943U, // SDIV
2668 2682754U, // SEL
2669 280399U, // SETEND
2670 4802460U, // SETPAN
2671 875643072U, // SHA1C
2672 942751946U, // SHA1H
2673 875643104U, // SHA1M
2674 875643114U, // SHA1P
2675 875642927U, // SHA1SU0
2676 875642993U, // SHA1SU1
2677 875643092U, // SHA256H
2678 875643039U, // SHA256H2
2679 875642939U, // SHA256SU0
2680 875643005U, // SHA256SU1
2681 2681284U, // SHADD16
2682 2681389U, // SHADD8
2683 2684339U, // SHASX
2684 2684085U, // SHSAX
2685 2681246U, // SHSUB16
2686 2681350U, // SHSUB8
2687 2731306U, // SMC
2688 2665419U, // SMLABB
2689 2667149U, // SMLABT
2690 2665795U, // SMLAD
2691 2667792U, // SMLADX
2692 290630U, // SMLAL
2693 2755538U, // SMLALBB
2694 2757274U, // SMLALBT
2695 2755973U, // SMLALD
2696 2757918U, // SMLALDX
2697 2755757U, // SMLALTB
2698 2757516U, // SMLALTT
2699 2665632U, // SMLATB
2700 2667397U, // SMLATT
2701 2665699U, // SMLAWB
2702 2667451U, // SMLAWT
2703 2665896U, // SMLSD
2704 2667822U, // SMLSDX
2705 2755984U, // SMLSLD
2706 2757926U, // SMLSLDX
2707 2665265U, // SMMLA
2708 2666911U, // SMMLAR
2709 2667060U, // SMMLS
2710 2666991U, // SMMLSR
2711 2682939U, // SMMUL
2712 2683345U, // SMMULR
2713 2682185U, // SMUAD
2714 2684183U, // SMUADX
2715 2681818U, // SMULBB
2716 2683554U, // SMULBT
2717 2691052U, // SMULL
2718 2682037U, // SMULTB
2719 2683796U, // SMULTT
2720 2682090U, // SMULWB
2721 2683842U, // SMULWT
2722 2682286U, // SMUSD
2723 2684213U, // SMUSDX
2724 4802618U, // SRSDA
2725 4802570U, // SRSDA_UPD
2726 4802640U, // SRSDB
2727 4802594U, // SRSDB_UPD
2728 4802629U, // SRSIA
2729 4802582U, // SRSIA_UPD
2730 4802651U, // SRSIB
2731 4802606U, // SRSIB_UPD
2732 2667134U, // SSAT
2733 2681322U, // SSAT16
2734 2684103U, // SSAX
2735 2681270U, // SSUB16
2736 2681371U, // SSUB8
2737 1620223881U, // STC2L_OFFSET
2738 1687332745U, // STC2L_OPTION
2739 1687332745U, // STC2L_POST
2740 1754441609U, // STC2L_PRE
2741 1620222521U, // STC2_OFFSET
2742 1687331385U, // STC2_OPTION
2743 1687331385U, // STC2_POST
2744 1754440249U, // STC2_PRE
2745 1344843624U, // STCL_OFFSET
2746 1344843624U, // STCL_OPTION
2747 1344843624U, // STCL_POST
2748 1344843624U, // STCL_PRE
2749 1344843067U, // STC_OFFSET
2750 1344843067U, // STC_OPTION
2751 1344843067U, // STC_POST
2752 1344843067U, // STC_PRE
2753 2650161U, // STL
2754 2649122U, // STLB
2755 2684226U, // STLEX
2756 2682104U, // STLEXB
2757 2682299U, // STLEXD
2758 2682600U, // STLEXH
2759 2649701U, // STLH
2760 2730739U, // STMDA
2761 942172915U, // STMDA_UPD
2762 2730995U, // STMDB
2763 942173171U, // STMDB_UPD
2764 2732151U, // STMIA
2765 942174327U, // STMIA_UPD
2766 2731013U, // STMIB
2767 942173189U, // STMIB_UPD
2768 942199471U, // STRBT_POST_IMM
2769 942199471U, // STRBT_POST_REG
2770 942197897U, // STRB_POST_IMM
2771 942197897U, // STRB_POST_REG
2772 942189705U, // STRB_PRE_IMM
2773 942197897U, // STRB_PRE_REG
2774 2681993U, // STRBi12
2775 2665609U, // STRBrs
2776 2674083U, // STRD
2777 942280099U, // STRD_POST
2778 942280099U, // STRD_PRE
2779 2684244U, // STREX
2780 2682118U, // STREXB
2781 2682313U, // STREXD
2782 2682614U, // STREXH
2783 2666127U, // STRH
2784 942191314U, // STRHTi
2785 942199506U, // STRHTr
2786 942198415U, // STRH_POST
2787 942198415U, // STRH_PRE
2788 942199670U, // STRT_POST_IMM
2789 942199670U, // STRT_POST_REG
2790 942199305U, // STR_POST_IMM
2791 942199305U, // STR_POST_REG
2792 942191113U, // STR_PRE_IMM
2793 942199305U, // STR_PRE_REG
2794 2683401U, // STRi12
2795 2667017U, // STRrs
2796 2632910U, // SUBri
2797 2632910U, // SUBrr
2798 2690254U, // SUBrsi
2799 77006U, // SUBrsr
2800 2731327U, // SVC
2801 2683277U, // SWP
2802 2681981U, // SWPB
2803 2665407U, // SXTAB
2804 2664832U, // SXTAB16
2805 2666031U, // SXTAH
2806 2682050U, // SXTB
2807 2681232U, // SXTB16
2808 2682561U, // SXTH
2809 2650523U, // TEQri
2810 2650523U, // TEQrr
2811 2683291U, // TEQrsi
2812 2666907U, // TEQrsr
2813 4364U, // TRAP
2814 296743U, // TSB
2815 2651009U, // TSTri
2816 2651009U, // TSTrr
2817 2683777U, // TSTrsi
2818 2667393U, // TSTrsr
2819 2681315U, // UADD16
2820 2681416U, // UADD8
2821 2684362U, // UASX
2822 2667871U, // UBFX
2823 4802395U, // UDF
2824 2683948U, // UDIV
2825 2681292U, // UHADD16
2826 2681396U, // UHADD8
2827 2684345U, // UHASX
2828 2684091U, // UHSAX
2829 2681254U, // UHSUB16
2830 2681357U, // UHSUB8
2831 2756395U, // UMAAL
2832 290636U, // UMLAL
2833 2691058U, // UMULL
2834 2681300U, // UQADD16
2835 2681403U, // UQADD8
2836 2684351U, // UQASX
2837 2684097U, // UQSAX
2838 2681262U, // UQSUB16
2839 2681364U, // UQSUB8
2840 2681383U, // USAD8
2841 2664959U, // USADA8
2842 2667139U, // USAT
2843 2681329U, // USAT16
2844 2684108U, // USAX
2845 2681277U, // USUB16
2846 2681377U, // USUB8
2847 2665413U, // UXTAB
2848 2664840U, // UXTAB16
2849 2666037U, // UXTAH
2850 2682055U, // UXTB
2851 2681239U, // UXTB16
2852 2682566U, // UXTH
2853 11579185U, // VABALsv2i64
2854 11054897U, // VABALsv4i32
2855 12103473U, // VABALsv8i16
2856 13152049U, // VABALuv2i64
2857 12627761U, // VABALuv4i32
2858 13676337U, // VABALuv8i16
2859 12102354U, // VABAsv16i8
2860 11578066U, // VABAsv2i32
2861 11053778U, // VABAsv4i16
2862 11578066U, // VABAsv4i32
2863 11053778U, // VABAsv8i16
2864 12102354U, // VABAsv8i8
2865 13675218U, // VABAuv16i8
2866 13150930U, // VABAuv2i32
2867 12626642U, // VABAuv4i16
2868 13150930U, // VABAuv4i32
2869 12626642U, // VABAuv8i16
2870 13675218U, // VABAuv8i8
2871 11595629U, // VABDLsv2i64
2872 11071341U, // VABDLsv4i32
2873 12119917U, // VABDLsv8i16
2874 13168493U, // VABDLuv2i64
2875 12644205U, // VABDLuv4i32
2876 13692781U, // VABDLuv8i16
2877 8449359U, // VABDfd
2878 8449359U, // VABDfq
2879 7925071U, // VABDhd
2880 7925071U, // VABDhq
2881 12119375U, // VABDsv16i8
2882 11595087U, // VABDsv2i32
2883 11070799U, // VABDsv4i16
2884 11595087U, // VABDsv4i32
2885 11070799U, // VABDsv8i16
2886 12119375U, // VABDsv8i8
2887 13692239U, // VABDuv16i8
2888 13167951U, // VABDuv2i32
2889 12643663U, // VABDuv4i16
2890 13167951U, // VABDuv4i32
2891 12643663U, // VABDuv8i16
2892 13692239U, // VABDuv8i8
2893 1282437669U, // VABSD
2894 7893541U, // VABSH
2895 8417829U, // VABSS
2896 8417829U, // VABSfd
2897 8417829U, // VABSfq
2898 7893541U, // VABShd
2899 7893541U, // VABShq
2900 12087845U, // VABSv16i8
2901 11563557U, // VABSv2i32
2902 11039269U, // VABSv4i16
2903 11563557U, // VABSv4i32
2904 11039269U, // VABSv8i16
2905 12087845U, // VABSv8i8
2906 8449488U, // VACGEfd
2907 8449488U, // VACGEfq
2908 7925200U, // VACGEhd
2909 7925200U, // VACGEhq
2910 8450753U, // VACGTfd
2911 8450753U, // VACGTfq
2912 7926465U, // VACGThd
2913 7926465U, // VACGThq
2914 1282469248U, // VADDD
2915 7925120U, // VADDH
2916 962654360U, // VADDHNv2i32
2917 14217368U, // VADDHNv4i16
2918 14741656U, // VADDHNv8i8
2919 11595642U, // VADDLsv2i64
2920 11071354U, // VADDLsv4i32
2921 12119930U, // VADDLsv8i16
2922 13168506U, // VADDLuv2i64
2923 12644218U, // VADDLuv4i32
2924 13692794U, // VADDLuv8i16
2925 8449408U, // VADDS
2926 11596900U, // VADDWsv2i64
2927 11072612U, // VADDWsv4i32
2928 12121188U, // VADDWsv8i16
2929 13169764U, // VADDWuv2i64
2930 12645476U, // VADDWuv4i32
2931 13694052U, // VADDWuv8i16
2932 8449408U, // VADDfd
2933 8449408U, // VADDfq
2934 7925120U, // VADDhd
2935 7925120U, // VADDhq
2936 15265152U, // VADDv16i8
2937 962653568U, // VADDv1i64
2938 14216576U, // VADDv2i32
2939 962653568U, // VADDv2i64
2940 14740864U, // VADDv4i16
2941 14216576U, // VADDv4i32
2942 14740864U, // VADDv8i16
2943 15265152U, // VADDv8i8
2944 2682263U, // VANDd
2945 2682263U, // VANDq
2946 1010394566U, // VBF16MALBQ
2947 1010394566U, // VBF16MALBQI
2948 1010394578U, // VBF16MALTQ
2949 1010394578U, // VBF16MALTQI
2950 2682143U, // VBICd
2951 14216479U, // VBICiv2i32
2952 14740767U, // VBICiv4i16
2953 14216479U, // VBICiv4i32
2954 14740767U, // VBICiv8i16
2955 2682143U, // VBICq
2956 2665976U, // VBIFd
2957 2665976U, // VBIFq
2958 2667236U, // VBITd
2959 2667236U, // VBITq
2960 2666526U, // VBSLd
2961 2666526U, // VBSLq
2962 0U, // VBSPd
2963 0U, // VBSPq
2964 942752151U, // VCADDv2f32
2965 942753024U, // VCADDv4f16
2966 942752151U, // VCADDv4f32
2967 942753024U, // VCADDv8f16
2968 8450454U, // VCEQfd
2969 8450454U, // VCEQfq
2970 7926166U, // VCEQhd
2971 7926166U, // VCEQhq
2972 15266198U, // VCEQv16i8
2973 14217622U, // VCEQv2i32
2974 14741910U, // VCEQv4i16
2975 14217622U, // VCEQv4i32
2976 14741910U, // VCEQv8i16
2977 15266198U, // VCEQv8i8
2978 15233430U, // VCEQzv16i8
2979 8417686U, // VCEQzv2f32
2980 14184854U, // VCEQzv2i32
2981 7893398U, // VCEQzv4f16
2982 8417686U, // VCEQzv4f32
2983 14709142U, // VCEQzv4i16
2984 14184854U, // VCEQzv4i32
2985 7893398U, // VCEQzv8f16
2986 14709142U, // VCEQzv8i16
2987 15233430U, // VCEQzv8i8
2988 8449494U, // VCGEfd
2989 8449494U, // VCGEfq
2990 7925206U, // VCGEhd
2991 7925206U, // VCGEhq
2992 12119510U, // VCGEsv16i8
2993 11595222U, // VCGEsv2i32
2994 11070934U, // VCGEsv4i16
2995 11595222U, // VCGEsv4i32
2996 11070934U, // VCGEsv8i16
2997 12119510U, // VCGEsv8i8
2998 13692374U, // VCGEuv16i8
2999 13168086U, // VCGEuv2i32
3000 12643798U, // VCGEuv4i16
3001 13168086U, // VCGEuv4i32
3002 12643798U, // VCGEuv8i16
3003 13692374U, // VCGEuv8i8
3004 12086742U, // VCGEzv16i8
3005 8416726U, // VCGEzv2f32
3006 11562454U, // VCGEzv2i32
3007 7892438U, // VCGEzv4f16
3008 8416726U, // VCGEzv4f32
3009 11038166U, // VCGEzv4i16
3010 11562454U, // VCGEzv4i32
3011 7892438U, // VCGEzv8f16
3012 11038166U, // VCGEzv8i16
3013 12086742U, // VCGEzv8i8
3014 8450759U, // VCGTfd
3015 8450759U, // VCGTfq
3016 7926471U, // VCGThd
3017 7926471U, // VCGThq
3018 12120775U, // VCGTsv16i8
3019 11596487U, // VCGTsv2i32
3020 11072199U, // VCGTsv4i16
3021 11596487U, // VCGTsv4i32
3022 11072199U, // VCGTsv8i16
3023 12120775U, // VCGTsv8i8
3024 13693639U, // VCGTuv16i8
3025 13169351U, // VCGTuv2i32
3026 12645063U, // VCGTuv4i16
3027 13169351U, // VCGTuv4i32
3028 12645063U, // VCGTuv8i16
3029 13693639U, // VCGTuv8i8
3030 12088007U, // VCGTzv16i8
3031 8417991U, // VCGTzv2f32
3032 11563719U, // VCGTzv2i32
3033 7893703U, // VCGTzv4f16
3034 8417991U, // VCGTzv4f32
3035 11039431U, // VCGTzv4i16
3036 11563719U, // VCGTzv4i32
3037 7893703U, // VCGTzv8f16
3038 11039431U, // VCGTzv8i16
3039 12088007U, // VCGTzv8i8
3040 12086747U, // VCLEzv16i8
3041 8416731U, // VCLEzv2f32
3042 11562459U, // VCLEzv2i32
3043 7892443U, // VCLEzv4f16
3044 8416731U, // VCLEzv4f32
3045 11038171U, // VCLEzv4i16
3046 11562459U, // VCLEzv4i32
3047 7892443U, // VCLEzv8f16
3048 11038171U, // VCLEzv8i16
3049 12086747U, // VCLEzv8i8
3050 12087855U, // VCLSv16i8
3051 11563567U, // VCLSv2i32
3052 11039279U, // VCLSv4i16
3053 11563567U, // VCLSv4i32
3054 11039279U, // VCLSv8i16
3055 12087855U, // VCLSv8i8
3056 12088041U, // VCLTzv16i8
3057 8418025U, // VCLTzv2f32
3058 11563753U, // VCLTzv2i32
3059 7893737U, // VCLTzv4f16
3060 8418025U, // VCLTzv4f32
3061 11039465U, // VCLTzv4i16
3062 11563753U, // VCLTzv4i32
3063 7893737U, // VCLTzv8f16
3064 11039465U, // VCLTzv8i16
3065 12088041U, // VCLTzv8i8
3066 15234556U, // VCLZv16i8
3067 14185980U, // VCLZv2i32
3068 14710268U, // VCLZv4i16
3069 14185980U, // VCLZv4i32
3070 14710268U, // VCLZv8i16
3071 15234556U, // VCLZv8i8
3072 875643264U, // VCMLAv2f32
3073 875643264U, // VCMLAv2f32_indexed
3074 875644137U, // VCMLAv4f16
3075 875644137U, // VCMLAv4f16_indexed
3076 875643264U, // VCMLAv4f32
3077 875643264U, // VCMLAv4f32_indexed
3078 875644137U, // VCMLAv8f16
3079 875644137U, // VCMLAv8f16_indexed
3080 1282437402U, // VCMPD
3081 1282436583U, // VCMPED
3082 7892455U, // VCMPEH
3083 8416743U, // VCMPES
3084 2154933735U, // VCMPEZD
3085 7974375U, // VCMPEZH
3086 8498663U, // VCMPEZS
3087 7893274U, // VCMPH
3088 8417562U, // VCMPS
3089 2154934554U, // VCMPZD
3090 7975194U, // VCMPZH
3091 8499482U, // VCMPZS
3092 1602316U, // VCNTd
3093 1602316U, // VCNTq
3094 942752008U, // VCVTANSDf
3095 942752881U, // VCVTANSDh
3096 942752008U, // VCVTANSQf
3097 942752881U, // VCVTANSQh
3098 942752068U, // VCVTANUDf
3099 942752941U, // VCVTANUDh
3100 942752068U, // VCVTANUQf
3101 942752941U, // VCVTANUQh
3102 942752370U, // VCVTASD
3103 942752761U, // VCVTASH
3104 942752008U, // VCVTASS
3105 942752430U, // VCVTAUD
3106 942752821U, // VCVTAUH
3107 942752068U, // VCVTAUS
3108 25750716U, // VCVTBDH
3109 26242236U, // VCVTBHD
3110 17853628U, // VCVTBHS
3111 888728764U, // VCVTBSH
3112 26768305U, // VCVTDS
3113 942752023U, // VCVTMNSDf
3114 942752896U, // VCVTMNSDh
3115 942752023U, // VCVTMNSQf
3116 942752896U, // VCVTMNSQh
3117 942752083U, // VCVTMNUDf
3118 942752956U, // VCVTMNUDh
3119 942752083U, // VCVTMNUQf
3120 942752956U, // VCVTMNUQh
3121 942752385U, // VCVTMSD
3122 942752776U, // VCVTMSH
3123 942752023U, // VCVTMSS
3124 942752445U, // VCVTMUD
3125 942752836U, // VCVTMUH
3126 942752083U, // VCVTMUS
3127 942752038U, // VCVTNNSDf
3128 942752911U, // VCVTNNSDh
3129 942752038U, // VCVTNNSQf
3130 942752911U, // VCVTNNSQh
3131 942752098U, // VCVTNNUDf
3132 942752971U, // VCVTNNUDh
3133 942752098U, // VCVTNNUQf
3134 942752971U, // VCVTNNUQh
3135 942752400U, // VCVTNSD
3136 942752791U, // VCVTNSH
3137 942752038U, // VCVTNSS
3138 942752460U, // VCVTNUD
3139 942752851U, // VCVTNUH
3140 942752098U, // VCVTNUS
3141 942752053U, // VCVTPNSDf
3142 942752926U, // VCVTPNSDh
3143 942752053U, // VCVTPNSQf
3144 942752926U, // VCVTPNSQh
3145 942752113U, // VCVTPNUDf
3146 942752986U, // VCVTPNUDh
3147 942752113U, // VCVTPNUQf
3148 942752986U, // VCVTPNUQh
3149 942752415U, // VCVTPSD
3150 942752806U, // VCVTPSH
3151 942752053U, // VCVTPSS
3152 942752475U, // VCVTPUD
3153 942752866U, // VCVTPUH
3154 942752113U, // VCVTPUS
3155 27292593U, // VCVTSD
3156 25752479U, // VCVTTDH
3157 26243999U, // VCVTTHD
3158 17855391U, // VCVTTHS
3159 888730527U, // VCVTTSH
3160 955806641U, // VCVTf2h
3161 1227912113U, // VCVTf2sd
3162 1227912113U, // VCVTf2sq
3163 1228960689U, // VCVTf2ud
3164 1228960689U, // VCVTf2uq
3165 1295053745U, // VCVTf2xsd
3166 1295053745U, // VCVTf2xsq
3167 1296102321U, // VCVTf2xud
3168 1296102321U, // VCVTf2xuq
3169 17855409U, // VCVTh2f
3170 1227387825U, // VCVTh2sd
3171 1227387825U, // VCVTh2sq
3172 1228436401U, // VCVTh2ud
3173 1228436401U, // VCVTh2uq
3174 1294529457U, // VCVTh2xsd
3175 1294529457U, // VCVTh2xsq
3176 1295578033U, // VCVTh2xud
3177 1295578033U, // VCVTh2xuq
3178 1226339249U, // VCVTs2fd
3179 1226339249U, // VCVTs2fq
3180 1224766385U, // VCVTs2hd
3181 1224766385U, // VCVTs2hq
3182 1226863537U, // VCVTu2fd
3183 1226863537U, // VCVTu2fq
3184 1225290673U, // VCVTu2hd
3185 1225290673U, // VCVTu2hq
3186 1293480881U, // VCVTxs2fd
3187 1293480881U, // VCVTxs2fq
3188 1291908017U, // VCVTxs2hd
3189 1291908017U, // VCVTxs2hq
3190 1294005169U, // VCVTxu2fd
3191 1294005169U, // VCVTxu2fq
3192 1292432305U, // VCVTxu2hd
3193 1292432305U, // VCVTxu2hq
3194 1282470961U, // VDIVD
3195 7926833U, // VDIVH
3196 8451121U, // VDIVS
3197 553337U, // VDUP16d
3198 553337U, // VDUP16q
3199 1077625U, // VDUP32d
3200 1077625U, // VDUP32q
3201 1601913U, // VDUP8d
3202 1601913U, // VDUP8q
3203 586105U, // VDUPLN16d
3204 586105U, // VDUPLN16q
3205 1110393U, // VDUPLN32d
3206 1110393U, // VDUPLN32q
3207 1634681U, // VDUPLN8d
3208 1634681U, // VDUPLN8q
3209 2683352U, // VEORd
3210 2683352U, // VEORq
3211 570313U, // VEXTd16
3212 1094601U, // VEXTd32
3213 1618889U, // VEXTd8
3214 570313U, // VEXTq16
3215 1094601U, // VEXTq32
3216 15774665U, // VEXTq64
3217 1618889U, // VEXTq8
3218 1282452290U, // VFMAD
3219 7908162U, // VFMAH
3220 942753047U, // VFMALD
3221 942753047U, // VFMALDI
3222 942753047U, // VFMALQ
3223 942753047U, // VFMALQI
3224 8432450U, // VFMAS
3225 8432450U, // VFMAfd
3226 8432450U, // VFMAfq
3227 7908162U, // VFMAhd
3228 7908162U, // VFMAhq
3229 1282454085U, // VFMSD
3230 7909957U, // VFMSH
3231 942753058U, // VFMSLD
3232 942753058U, // VFMSLDI
3233 942753058U, // VFMSLQ
3234 942753058U, // VFMSLQI
3235 8434245U, // VFMSS
3236 8434245U, // VFMSfd
3237 8434245U, // VFMSfq
3238 7909957U, // VFMShd
3239 7909957U, // VFMShq
3240 1282452295U, // VFNMAD
3241 7908167U, // VFNMAH
3242 8432455U, // VFNMAS
3243 1282454090U, // VFNMSD
3244 7909962U, // VFNMSH
3245 8434250U, // VFNMSS
3246 942752526U, // VFP_VMAXNMD
3247 942753081U, // VFP_VMAXNMH
3248 942752186U, // VFP_VMAXNMS
3249 942752514U, // VFP_VMINNMD
3250 942753069U, // VFP_VMINNMH
3251 942752174U, // VFP_VMINNMS
3252 1111123U, // VGETLNi32
3253 11072595U, // VGETLNs16
3254 12121171U, // VGETLNs8
3255 12645459U, // VGETLNu16
3256 13694035U, // VGETLNu8
3257 12119406U, // VHADDsv16i8
3258 11595118U, // VHADDsv2i32
3259 11070830U, // VHADDsv4i16
3260 11595118U, // VHADDsv4i32
3261 11070830U, // VHADDsv8i16
3262 12119406U, // VHADDsv8i8
3263 13692270U, // VHADDuv16i8
3264 13167982U, // VHADDuv2i32
3265 12643694U, // VHADDuv4i16
3266 13167982U, // VHADDuv4i32
3267 12643694U, // VHADDuv8i16
3268 13692270U, // VHADDuv8i8
3269 12119250U, // VHSUBsv16i8
3270 11594962U, // VHSUBsv2i32
3271 11070674U, // VHSUBsv4i16
3272 11594962U, // VHSUBsv4i32
3273 11070674U, // VHSUBsv8i16
3274 12119250U, // VHSUBsv8i8
3275 13692114U, // VHSUBuv16i8
3276 13167826U, // VHSUBuv2i32
3277 12643538U, // VHSUBuv4i16
3278 13167826U, // VHSUBuv4i32
3279 12643538U, // VHSUBuv8i16
3280 13692114U, // VHSUBuv8i8
3281 875644277U, // VINSH
3282 1235776427U, // VJCVT
3283 2215176452U, // VLD1DUPd16
3284 2215160068U, // VLD1DUPd16wb_fixed
3285 2215168260U, // VLD1DUPd16wb_register
3286 2215700740U, // VLD1DUPd32
3287 2215684356U, // VLD1DUPd32wb_fixed
3288 2215692548U, // VLD1DUPd32wb_register
3289 2216225028U, // VLD1DUPd8
3290 2216208644U, // VLD1DUPd8wb_fixed
3291 2216216836U, // VLD1DUPd8wb_register
3292 2282285316U, // VLD1DUPq16
3293 2282268932U, // VLD1DUPq16wb_fixed
3294 2282277124U, // VLD1DUPq16wb_register
3295 2282809604U, // VLD1DUPq32
3296 2282793220U, // VLD1DUPq32wb_fixed
3297 2282801412U, // VLD1DUPq32wb_register
3298 2283333892U, // VLD1DUPq8
3299 2283317508U, // VLD1DUPq8wb_fixed
3300 2283325700U, // VLD1DUPq8wb_register
3301 28363012U, // VLD1LNd16
3302 28616964U, // VLD1LNd16_UPD
3303 28887300U, // VLD1LNd32
3304 29141252U, // VLD1LNd32_UPD
3305 29411588U, // VLD1LNd8
3306 29665540U, // VLD1LNd8_UPD
3307 0U, // VLD1LNq16Pseudo
3308 0U, // VLD1LNq16Pseudo_UPD
3309 0U, // VLD1LNq32Pseudo
3310 0U, // VLD1LNq32Pseudo_UPD
3311 0U, // VLD1LNq8Pseudo
3312 0U, // VLD1LNq8Pseudo_UPD
3313 2349394180U, // VLD1d16
3314 537454852U, // VLD1d16Q
3315 0U, // VLD1d16QPseudo
3316 0U, // VLD1d16QPseudoWB_fixed
3317 0U, // VLD1d16QPseudoWB_register
3318 537438468U, // VLD1d16Qwb_fixed
3319 537446660U, // VLD1d16Qwb_register
3320 269019396U, // VLD1d16T
3321 0U, // VLD1d16TPseudo
3322 0U, // VLD1d16TPseudoWB_fixed
3323 0U, // VLD1d16TPseudoWB_register
3324 269003012U, // VLD1d16Twb_fixed
3325 269011204U, // VLD1d16Twb_register
3326 2349377796U, // VLD1d16wb_fixed
3327 2349385988U, // VLD1d16wb_register
3328 2349918468U, // VLD1d32
3329 537979140U, // VLD1d32Q
3330 0U, // VLD1d32QPseudo
3331 0U, // VLD1d32QPseudoWB_fixed
3332 0U, // VLD1d32QPseudoWB_register
3333 537962756U, // VLD1d32Qwb_fixed
3334 537970948U, // VLD1d32Qwb_register
3335 269543684U, // VLD1d32T
3336 0U, // VLD1d32TPseudo
3337 0U, // VLD1d32TPseudoWB_fixed
3338 0U, // VLD1d32TPseudoWB_register
3339 269527300U, // VLD1d32Twb_fixed
3340 269535492U, // VLD1d32Twb_register
3341 2349902084U, // VLD1d32wb_fixed
3342 2349910276U, // VLD1d32wb_register
3343 2364598532U, // VLD1d64
3344 552659204U, // VLD1d64Q
3345 0U, // VLD1d64QPseudo
3346 0U, // VLD1d64QPseudoWB_fixed
3347 0U, // VLD1d64QPseudoWB_register
3348 552642820U, // VLD1d64Qwb_fixed
3349 552651012U, // VLD1d64Qwb_register
3350 284223748U, // VLD1d64T
3351 0U, // VLD1d64TPseudo
3352 0U, // VLD1d64TPseudoWB_fixed
3353 0U, // VLD1d64TPseudoWB_register
3354 284207364U, // VLD1d64Twb_fixed
3355 284215556U, // VLD1d64Twb_register
3356 2364582148U, // VLD1d64wb_fixed
3357 2364590340U, // VLD1d64wb_register
3358 2350442756U, // VLD1d8
3359 538503428U, // VLD1d8Q
3360 0U, // VLD1d8QPseudo
3361 0U, // VLD1d8QPseudoWB_fixed
3362 0U, // VLD1d8QPseudoWB_register
3363 538487044U, // VLD1d8Qwb_fixed
3364 538495236U, // VLD1d8Qwb_register
3365 270067972U, // VLD1d8T
3366 0U, // VLD1d8TPseudo
3367 0U, // VLD1d8TPseudoWB_fixed
3368 0U, // VLD1d8TPseudoWB_register
3369 270051588U, // VLD1d8Twb_fixed
3370 270059780U, // VLD1d8Twb_register
3371 2350426372U, // VLD1d8wb_fixed
3372 2350434564U, // VLD1d8wb_register
3373 2416503044U, // VLD1q16
3374 0U, // VLD1q16HighQPseudo
3375 0U, // VLD1q16HighQPseudo_UPD
3376 0U, // VLD1q16HighTPseudo
3377 0U, // VLD1q16HighTPseudo_UPD
3378 0U, // VLD1q16LowQPseudo_UPD
3379 0U, // VLD1q16LowTPseudo_UPD
3380 2416486660U, // VLD1q16wb_fixed
3381 2416494852U, // VLD1q16wb_register
3382 2417027332U, // VLD1q32
3383 0U, // VLD1q32HighQPseudo
3384 0U, // VLD1q32HighQPseudo_UPD
3385 0U, // VLD1q32HighTPseudo
3386 0U, // VLD1q32HighTPseudo_UPD
3387 0U, // VLD1q32LowQPseudo_UPD
3388 0U, // VLD1q32LowTPseudo_UPD
3389 2417010948U, // VLD1q32wb_fixed
3390 2417019140U, // VLD1q32wb_register
3391 2431707396U, // VLD1q64
3392 0U, // VLD1q64HighQPseudo
3393 0U, // VLD1q64HighQPseudo_UPD
3394 0U, // VLD1q64HighTPseudo
3395 0U, // VLD1q64HighTPseudo_UPD
3396 0U, // VLD1q64LowQPseudo_UPD
3397 0U, // VLD1q64LowTPseudo_UPD
3398 2431691012U, // VLD1q64wb_fixed
3399 2431699204U, // VLD1q64wb_register
3400 2417551620U, // VLD1q8
3401 0U, // VLD1q8HighQPseudo
3402 0U, // VLD1q8HighQPseudo_UPD
3403 0U, // VLD1q8HighTPseudo
3404 0U, // VLD1q8HighTPseudo_UPD
3405 0U, // VLD1q8LowQPseudo_UPD
3406 0U, // VLD1q8LowTPseudo_UPD
3407 2417535236U, // VLD1q8wb_fixed
3408 2417543428U, // VLD1q8wb_register
3409 2282285365U, // VLD2DUPd16
3410 2282268981U, // VLD2DUPd16wb_fixed
3411 2282277173U, // VLD2DUPd16wb_register
3412 2483611957U, // VLD2DUPd16x2
3413 2483595573U, // VLD2DUPd16x2wb_fixed
3414 2483603765U, // VLD2DUPd16x2wb_register
3415 2282809653U, // VLD2DUPd32
3416 2282793269U, // VLD2DUPd32wb_fixed
3417 2282801461U, // VLD2DUPd32wb_register
3418 2484136245U, // VLD2DUPd32x2
3419 2484119861U, // VLD2DUPd32x2wb_fixed
3420 2484128053U, // VLD2DUPd32x2wb_register
3421 2283333941U, // VLD2DUPd8
3422 2283317557U, // VLD2DUPd8wb_fixed
3423 2283325749U, // VLD2DUPd8wb_register
3424 2484660533U, // VLD2DUPd8x2
3425 2484644149U, // VLD2DUPd8x2wb_fixed
3426 2484652341U, // VLD2DUPd8x2wb_register
3427 0U, // VLD2DUPq16EvenPseudo
3428 0U, // VLD2DUPq16OddPseudo
3429 0U, // VLD2DUPq16OddPseudoWB_fixed
3430 0U, // VLD2DUPq16OddPseudoWB_register
3431 0U, // VLD2DUPq32EvenPseudo
3432 0U, // VLD2DUPq32OddPseudo
3433 0U, // VLD2DUPq32OddPseudoWB_fixed
3434 0U, // VLD2DUPq32OddPseudoWB_register
3435 0U, // VLD2DUPq8EvenPseudo
3436 0U, // VLD2DUPq8OddPseudo
3437 0U, // VLD2DUPq8OddPseudoWB_fixed
3438 0U, // VLD2DUPq8OddPseudoWB_register
3439 28617013U, // VLD2LNd16
3440 0U, // VLD2LNd16Pseudo
3441 0U, // VLD2LNd16Pseudo_UPD
3442 28625205U, // VLD2LNd16_UPD
3443 29141301U, // VLD2LNd32
3444 0U, // VLD2LNd32Pseudo
3445 0U, // VLD2LNd32Pseudo_UPD
3446 29149493U, // VLD2LNd32_UPD
3447 29665589U, // VLD2LNd8
3448 0U, // VLD2LNd8Pseudo
3449 0U, // VLD2LNd8Pseudo_UPD
3450 29673781U, // VLD2LNd8_UPD
3451 28617013U, // VLD2LNq16
3452 0U, // VLD2LNq16Pseudo
3453 0U, // VLD2LNq16Pseudo_UPD
3454 28625205U, // VLD2LNq16_UPD
3455 29141301U, // VLD2LNq32
3456 0U, // VLD2LNq32Pseudo
3457 0U, // VLD2LNq32Pseudo_UPD
3458 29149493U, // VLD2LNq32_UPD
3459 2550720821U, // VLD2b16
3460 2550704437U, // VLD2b16wb_fixed
3461 2550712629U, // VLD2b16wb_register
3462 2551245109U, // VLD2b32
3463 2551228725U, // VLD2b32wb_fixed
3464 2551236917U, // VLD2b32wb_register
3465 2551769397U, // VLD2b8
3466 2551753013U, // VLD2b8wb_fixed
3467 2551761205U, // VLD2b8wb_register
3468 2416503093U, // VLD2d16
3469 2416486709U, // VLD2d16wb_fixed
3470 2416494901U, // VLD2d16wb_register
3471 2417027381U, // VLD2d32
3472 2417010997U, // VLD2d32wb_fixed
3473 2417019189U, // VLD2d32wb_register
3474 2417551669U, // VLD2d8
3475 2417535285U, // VLD2d8wb_fixed
3476 2417543477U, // VLD2d8wb_register
3477 537454901U, // VLD2q16
3478 0U, // VLD2q16Pseudo
3479 0U, // VLD2q16PseudoWB_fixed
3480 0U, // VLD2q16PseudoWB_register
3481 537438517U, // VLD2q16wb_fixed
3482 537446709U, // VLD2q16wb_register
3483 537979189U, // VLD2q32
3484 0U, // VLD2q32Pseudo
3485 0U, // VLD2q32PseudoWB_fixed
3486 0U, // VLD2q32PseudoWB_register
3487 537962805U, // VLD2q32wb_fixed
3488 537970997U, // VLD2q32wb_register
3489 538503477U, // VLD2q8
3490 0U, // VLD2q8Pseudo
3491 0U, // VLD2q8PseudoWB_fixed
3492 0U, // VLD2q8PseudoWB_register
3493 538487093U, // VLD2q8wb_fixed
3494 538495285U, // VLD2q8wb_register
3495 28363098U, // VLD3DUPd16
3496 0U, // VLD3DUPd16Pseudo
3497 0U, // VLD3DUPd16Pseudo_UPD
3498 28617050U, // VLD3DUPd16_UPD
3499 28887386U, // VLD3DUPd32
3500 0U, // VLD3DUPd32Pseudo
3501 0U, // VLD3DUPd32Pseudo_UPD
3502 29141338U, // VLD3DUPd32_UPD
3503 29411674U, // VLD3DUPd8
3504 0U, // VLD3DUPd8Pseudo
3505 0U, // VLD3DUPd8Pseudo_UPD
3506 29665626U, // VLD3DUPd8_UPD
3507 28363098U, // VLD3DUPq16
3508 0U, // VLD3DUPq16EvenPseudo
3509 0U, // VLD3DUPq16OddPseudo
3510 0U, // VLD3DUPq16OddPseudo_UPD
3511 28617050U, // VLD3DUPq16_UPD
3512 28887386U, // VLD3DUPq32
3513 0U, // VLD3DUPq32EvenPseudo
3514 0U, // VLD3DUPq32OddPseudo
3515 0U, // VLD3DUPq32OddPseudo_UPD
3516 29141338U, // VLD3DUPq32_UPD
3517 29411674U, // VLD3DUPq8
3518 0U, // VLD3DUPq8EvenPseudo
3519 0U, // VLD3DUPq8OddPseudo
3520 0U, // VLD3DUPq8OddPseudo_UPD
3521 29665626U, // VLD3DUPq8_UPD
3522 28625242U, // VLD3LNd16
3523 0U, // VLD3LNd16Pseudo
3524 0U, // VLD3LNd16Pseudo_UPD
3525 28633434U, // VLD3LNd16_UPD
3526 29149530U, // VLD3LNd32
3527 0U, // VLD3LNd32Pseudo
3528 0U, // VLD3LNd32Pseudo_UPD
3529 29157722U, // VLD3LNd32_UPD
3530 29673818U, // VLD3LNd8
3531 0U, // VLD3LNd8Pseudo
3532 0U, // VLD3LNd8Pseudo_UPD
3533 29682010U, // VLD3LNd8_UPD
3534 28625242U, // VLD3LNq16
3535 0U, // VLD3LNq16Pseudo
3536 0U, // VLD3LNq16Pseudo_UPD
3537 28633434U, // VLD3LNq16_UPD
3538 29149530U, // VLD3LNq32
3539 0U, // VLD3LNq32Pseudo
3540 0U, // VLD3LNq32Pseudo_UPD
3541 29157722U, // VLD3LNq32_UPD
3542 28363098U, // VLD3d16
3543 0U, // VLD3d16Pseudo
3544 0U, // VLD3d16Pseudo_UPD
3545 28617050U, // VLD3d16_UPD
3546 28887386U, // VLD3d32
3547 0U, // VLD3d32Pseudo
3548 0U, // VLD3d32Pseudo_UPD
3549 29141338U, // VLD3d32_UPD
3550 29411674U, // VLD3d8
3551 0U, // VLD3d8Pseudo
3552 0U, // VLD3d8Pseudo_UPD
3553 29665626U, // VLD3d8_UPD
3554 28363098U, // VLD3q16
3555 0U, // VLD3q16Pseudo_UPD
3556 28617050U, // VLD3q16_UPD
3557 0U, // VLD3q16oddPseudo
3558 0U, // VLD3q16oddPseudo_UPD
3559 28887386U, // VLD3q32
3560 0U, // VLD3q32Pseudo_UPD
3561 29141338U, // VLD3q32_UPD
3562 0U, // VLD3q32oddPseudo
3563 0U, // VLD3q32oddPseudo_UPD
3564 29411674U, // VLD3q8
3565 0U, // VLD3q8Pseudo_UPD
3566 29665626U, // VLD3q8_UPD
3567 0U, // VLD3q8oddPseudo
3568 0U, // VLD3q8oddPseudo_UPD
3569 28445046U, // VLD4DUPd16
3570 0U, // VLD4DUPd16Pseudo
3571 0U, // VLD4DUPd16Pseudo_UPD
3572 28641654U, // VLD4DUPd16_UPD
3573 28969334U, // VLD4DUPd32
3574 0U, // VLD4DUPd32Pseudo
3575 0U, // VLD4DUPd32Pseudo_UPD
3576 29165942U, // VLD4DUPd32_UPD
3577 29493622U, // VLD4DUPd8
3578 0U, // VLD4DUPd8Pseudo
3579 0U, // VLD4DUPd8Pseudo_UPD
3580 29690230U, // VLD4DUPd8_UPD
3581 28445046U, // VLD4DUPq16
3582 0U, // VLD4DUPq16EvenPseudo
3583 0U, // VLD4DUPq16OddPseudo
3584 0U, // VLD4DUPq16OddPseudo_UPD
3585 28641654U, // VLD4DUPq16_UPD
3586 28969334U, // VLD4DUPq32
3587 0U, // VLD4DUPq32EvenPseudo
3588 0U, // VLD4DUPq32OddPseudo
3589 0U, // VLD4DUPq32OddPseudo_UPD
3590 29165942U, // VLD4DUPq32_UPD
3591 29493622U, // VLD4DUPq8
3592 0U, // VLD4DUPq8EvenPseudo
3593 0U, // VLD4DUPq8OddPseudo
3594 0U, // VLD4DUPq8OddPseudo_UPD
3595 29690230U, // VLD4DUPq8_UPD
3596 28633462U, // VLD4LNd16
3597 0U, // VLD4LNd16Pseudo
3598 0U, // VLD4LNd16Pseudo_UPD
3599 28649846U, // VLD4LNd16_UPD
3600 29157750U, // VLD4LNd32
3601 0U, // VLD4LNd32Pseudo
3602 0U, // VLD4LNd32Pseudo_UPD
3603 29174134U, // VLD4LNd32_UPD
3604 29682038U, // VLD4LNd8
3605 0U, // VLD4LNd8Pseudo
3606 0U, // VLD4LNd8Pseudo_UPD
3607 29698422U, // VLD4LNd8_UPD
3608 28633462U, // VLD4LNq16
3609 0U, // VLD4LNq16Pseudo
3610 0U, // VLD4LNq16Pseudo_UPD
3611 28649846U, // VLD4LNq16_UPD
3612 29157750U, // VLD4LNq32
3613 0U, // VLD4LNq32Pseudo
3614 0U, // VLD4LNq32Pseudo_UPD
3615 29174134U, // VLD4LNq32_UPD
3616 28445046U, // VLD4d16
3617 0U, // VLD4d16Pseudo
3618 0U, // VLD4d16Pseudo_UPD
3619 28641654U, // VLD4d16_UPD
3620 28969334U, // VLD4d32
3621 0U, // VLD4d32Pseudo
3622 0U, // VLD4d32Pseudo_UPD
3623 29165942U, // VLD4d32_UPD
3624 29493622U, // VLD4d8
3625 0U, // VLD4d8Pseudo
3626 0U, // VLD4d8Pseudo_UPD
3627 29690230U, // VLD4d8_UPD
3628 28445046U, // VLD4q16
3629 0U, // VLD4q16Pseudo_UPD
3630 28641654U, // VLD4q16_UPD
3631 0U, // VLD4q16oddPseudo
3632 0U, // VLD4q16oddPseudo_UPD
3633 28969334U, // VLD4q32
3634 0U, // VLD4q32Pseudo_UPD
3635 29165942U, // VLD4q32_UPD
3636 0U, // VLD4q32oddPseudo
3637 0U, // VLD4q32oddPseudo_UPD
3638 29493622U, // VLD4q8
3639 0U, // VLD4q8Pseudo_UPD
3640 29690230U, // VLD4q8_UPD
3641 0U, // VLD4q8oddPseudo
3642 0U, // VLD4q8oddPseudo_UPD
3643 942173163U, // VLDMDDB_UPD
3644 2730775U, // VLDMDIA
3645 942172951U, // VLDMDIA_UPD
3646 0U, // VLDMQIA
3647 942173163U, // VLDMSDB_UPD
3648 2730775U, // VLDMSIA
3649 942172951U, // VLDMSIA_UPD
3650 2683310U, // VLDRD
3651 586158U, // VLDRH
3652 2683310U, // VLDRS
3653 2647159214U, // VLDR_FPCXTNS_off
3654 768143790U, // VLDR_FPCXTNS_post
3655 2714300846U, // VLDR_FPCXTNS_pre
3656 2647683502U, // VLDR_FPCXTS_off
3657 768668078U, // VLDR_FPCXTS_post
3658 2714825134U, // VLDR_FPCXTS_pre
3659 2782458286U, // VLDR_FPSCR_NZCVQC_off
3660 1708700078U, // VLDR_FPSCR_NZCVQC_post
3661 2849550766U, // VLDR_FPSCR_NZCVQC_pre
3662 2648732078U, // VLDR_FPSCR_off
3663 769716654U, // VLDR_FPSCR_post
3664 2715873710U, // VLDR_FPSCR_pre
3665 2783506862U, // VLDR_P0_off
3666 1709748654U, // VLDR_P0_post
3667 2850599342U, // VLDR_P0_pre
3668 2649780654U, // VLDR_VPR_off
3669 770765230U, // VLDR_VPR_post
3670 2716922286U, // VLDR_VPR_pre
3671 2732114U, // VLLDM
3672 2732114U, // VLLDM_T2
3673 2732149U, // VLSTM
3674 2732149U, // VLSTM_T2
3675 8451248U, // VMAXfd
3676 8451248U, // VMAXfq
3677 7926960U, // VMAXhd
3678 7926960U, // VMAXhq
3679 12121264U, // VMAXsv16i8
3680 11596976U, // VMAXsv2i32
3681 11072688U, // VMAXsv4i16
3682 11596976U, // VMAXsv4i32
3683 11072688U, // VMAXsv8i16
3684 12121264U, // VMAXsv8i8
3685 13694128U, // VMAXuv16i8
3686 13169840U, // VMAXuv2i32
3687 12645552U, // VMAXuv4i16
3688 13169840U, // VMAXuv4i32
3689 12645552U, // VMAXuv8i16
3690 13694128U, // VMAXuv8i8
3691 8450213U, // VMINfd
3692 8450213U, // VMINfq
3693 7925925U, // VMINhd
3694 7925925U, // VMINhq
3695 12120229U, // VMINsv16i8
3696 11595941U, // VMINsv2i32
3697 11071653U, // VMINsv4i16
3698 11595941U, // VMINsv4i32
3699 11071653U, // VMINsv8i16
3700 12120229U, // VMINsv8i8
3701 13693093U, // VMINuv16i8
3702 13168805U, // VMINuv2i32
3703 12644517U, // VMINuv4i16
3704 13168805U, // VMINuv4i32
3705 12644517U, // VMINuv8i16
3706 13693093U, // VMINuv8i8
3707 1282452285U, // VMLAD
3708 7908157U, // VMLAH
3709 11587410U, // VMLALslsv2i32
3710 11063122U, // VMLALslsv4i16
3711 13160274U, // VMLALsluv2i32
3712 12635986U, // VMLALsluv4i16
3713 11579218U, // VMLALsv2i64
3714 11054930U, // VMLALsv4i32
3715 12103506U, // VMLALsv8i16
3716 13152082U, // VMLALuv2i64
3717 12627794U, // VMLALuv4i32
3718 13676370U, // VMLALuv8i16
3719 8432445U, // VMLAS
3720 8432445U, // VMLAfd
3721 8432445U, // VMLAfq
3722 7908157U, // VMLAhd
3723 7908157U, // VMLAhq
3724 8440637U, // VMLAslfd
3725 8440637U, // VMLAslfq
3726 7916349U, // VMLAslhd
3727 7916349U, // VMLAslhq
3728 14207805U, // VMLAslv2i32
3729 14732093U, // VMLAslv4i16
3730 14207805U, // VMLAslv4i32
3731 14732093U, // VMLAslv8i16
3732 15248189U, // VMLAv16i8
3733 14199613U, // VMLAv2i32
3734 14723901U, // VMLAv4i16
3735 14199613U, // VMLAv4i32
3736 14723901U, // VMLAv8i16
3737 15248189U, // VMLAv8i8
3738 1282454080U, // VMLSD
3739 7909952U, // VMLSH
3740 11587627U, // VMLSLslsv2i32
3741 11063339U, // VMLSLslsv4i16
3742 13160491U, // VMLSLsluv2i32
3743 12636203U, // VMLSLsluv4i16
3744 11579435U, // VMLSLsv2i64
3745 11055147U, // VMLSLsv4i32
3746 12103723U, // VMLSLsv8i16
3747 13152299U, // VMLSLuv2i64
3748 12628011U, // VMLSLuv4i32
3749 13676587U, // VMLSLuv8i16
3750 8434240U, // VMLSS
3751 8434240U, // VMLSfd
3752 8434240U, // VMLSfq
3753 7909952U, // VMLShd
3754 7909952U, // VMLShq
3755 8442432U, // VMLSslfd
3756 8442432U, // VMLSslfq
3757 7918144U, // VMLSslhd
3758 7918144U, // VMLSslhq
3759 14209600U, // VMLSslv2i32
3760 14733888U, // VMLSslv4i16
3761 14209600U, // VMLSslv4i32
3762 14733888U, // VMLSslv8i16
3763 15249984U, // VMLSv16i8
3764 14201408U, // VMLSv2i32
3765 14725696U, // VMLSv4i16
3766 14201408U, // VMLSv4i32
3767 14725696U, // VMLSv8i16
3768 15249984U, // VMLSv8i8
3769 1010394554U, // VMMLA
3770 1282438227U, // VMOVD
3771 2683987U, // VMOVDRR
3772 942753187U, // VMOVH
3773 7894099U, // VMOVHR
3774 11563084U, // VMOVLsv2i64
3775 11038796U, // VMOVLsv4i32
3776 12087372U, // VMOVLsv8i16
3777 13135948U, // VMOVLuv2i64
3778 12611660U, // VMOVLuv4i32
3779 13660236U, // VMOVLuv8i16
3780 962621702U, // VMOVNv2i32
3781 14184710U, // VMOVNv4i16
3782 14708998U, // VMOVNv8i8
3783 7894099U, // VMOVRH
3784 2683987U, // VMOVRRD
3785 2667603U, // VMOVRRS
3786 2651219U, // VMOVRS
3787 8418387U, // VMOVS
3788 2651219U, // VMOVSR
3789 2667603U, // VMOVSRR
3790 15234131U, // VMOVv16i8
3791 2103473235U, // VMOVv1i64
3792 8418387U, // VMOVv2f32
3793 14185555U, // VMOVv2i32
3794 2103473235U, // VMOVv2i64
3795 8418387U, // VMOVv4f32
3796 14709843U, // VMOVv4i16
3797 14185555U, // VMOVv4i32
3798 14709843U, // VMOVv8i16
3799 15234131U, // VMOVv8i8
3800 2732642U, // VMRS
3801 2732642U, // VMRS_FPCXTNS
3802 2732642U, // VMRS_FPCXTS
3803 2732642U, // VMRS_FPEXC
3804 2732642U, // VMRS_FPINST
3805 2732642U, // VMRS_FPINST2
3806 2650722U, // VMRS_FPSCR_NZCVQC
3807 2732642U, // VMRS_FPSID
3808 2732642U, // VMRS_MVFR0
3809 2732642U, // VMRS_MVFR1
3810 2732642U, // VMRS_MVFR2
3811 2650722U, // VMRS_P0
3812 2732642U, // VMRS_VPR
3813 31568374U, // VMSR
3814 29995510U, // VMSR_FPCXTNS
3815 30519798U, // VMSR_FPCXTS
3816 33141238U, // VMSR_FPEXC
3817 33665526U, // VMSR_FPINST
3818 34189814U, // VMSR_FPINST2
3819 970486262U, // VMSR_FPSCR_NZCVQC
3820 34714102U, // VMSR_FPSID
3821 971534838U, // VMSR_P0
3822 32616950U, // VMSR_VPR
3823 1282469959U, // VMULD
3824 7925831U, // VMULH
3825 942752610U, // VMULLp64
3826 24178680U, // VMULLp8
3827 11579384U, // VMULLslsv2i32
3828 11055096U, // VMULLslsv4i16
3829 13152248U, // VMULLsluv2i32
3830 12627960U, // VMULLsluv4i16
3831 11595768U, // VMULLsv2i64
3832 11071480U, // VMULLsv4i32
3833 12120056U, // VMULLsv8i16
3834 13168632U, // VMULLuv2i64
3835 12644344U, // VMULLuv4i32
3836 13692920U, // VMULLuv8i16
3837 8450119U, // VMULS
3838 8450119U, // VMULfd
3839 8450119U, // VMULfq
3840 7925831U, // VMULhd
3841 7925831U, // VMULhq
3842 24178759U, // VMULpd
3843 24178759U, // VMULpq
3844 8433735U, // VMULslfd
3845 8433735U, // VMULslfq
3846 7909447U, // VMULslhd
3847 7909447U, // VMULslhq
3848 14200903U, // VMULslv2i32
3849 14725191U, // VMULslv4i16
3850 14200903U, // VMULslv4i32
3851 14725191U, // VMULslv8i16
3852 15265863U, // VMULv16i8
3853 14217287U, // VMULv2i32
3854 14741575U, // VMULv4i16
3855 14217287U, // VMULv4i32
3856 14741575U, // VMULv8i16
3857 15265863U, // VMULv8i8
3858 2650362U, // VMVNd
3859 2650362U, // VMVNq
3860 14184698U, // VMVNv2i32
3861 14708986U, // VMVNv4i16
3862 14184698U, // VMVNv4i32
3863 14708986U, // VMVNv8i16
3864 1282436620U, // VNEGD
3865 7892492U, // VNEGH
3866 8416780U, // VNEGS
3867 8416780U, // VNEGf32q
3868 8416780U, // VNEGfd
3869 7892492U, // VNEGhd
3870 7892492U, // VNEGhq
3871 11038220U, // VNEGs16d
3872 11038220U, // VNEGs16q
3873 11562508U, // VNEGs32d
3874 11562508U, // VNEGs32q
3875 12086796U, // VNEGs8d
3876 12086796U, // VNEGs8q
3877 1282452279U, // VNMLAD
3878 7908151U, // VNMLAH
3879 8432439U, // VNMLAS
3880 1282454074U, // VNMLSD
3881 7909946U, // VNMLSH
3882 8434234U, // VNMLSS
3883 1282469953U, // VNMULD
3884 7925825U, // VNMULH
3885 8450113U, // VNMULS
3886 2683082U, // VORNd
3887 2683082U, // VORNq
3888 2683366U, // VORRd
3889 14217702U, // VORRiv2i32
3890 14741990U, // VORRiv4i16
3891 14217702U, // VORRiv4i32
3892 14741990U, // VORRiv8i16
3893 2683366U, // VORRq
3894 12119863U, // VPADALsv16i8
3895 11595575U, // VPADALsv2i32
3896 11071287U, // VPADALsv4i16
3897 11595575U, // VPADALsv4i32
3898 11071287U, // VPADALsv8i16
3899 12119863U, // VPADALsv8i8
3900 13692727U, // VPADALuv16i8
3901 13168439U, // VPADALuv2i32
3902 12644151U, // VPADALuv4i16
3903 13168439U, // VPADALuv4i32
3904 12644151U, // VPADALuv8i16
3905 13692727U, // VPADALuv8i8
3906 12087155U, // VPADDLsv16i8
3907 11562867U, // VPADDLsv2i32
3908 11038579U, // VPADDLsv4i16
3909 11562867U, // VPADDLsv4i32
3910 11038579U, // VPADDLsv8i16
3911 12087155U, // VPADDLsv8i8
3912 13660019U, // VPADDLuv16i8
3913 13135731U, // VPADDLuv2i32
3914 12611443U, // VPADDLuv4i16
3915 13135731U, // VPADDLuv4i32
3916 12611443U, // VPADDLuv8i16
3917 13660019U, // VPADDLuv8i8
3918 8449396U, // VPADDf
3919 7925108U, // VPADDh
3920 14740852U, // VPADDi16
3921 14216564U, // VPADDi32
3922 15265140U, // VPADDi8
3923 8451242U, // VPMAXf
3924 7926954U, // VPMAXh
3925 11072682U, // VPMAXs16
3926 11596970U, // VPMAXs32
3927 12121258U, // VPMAXs8
3928 12645546U, // VPMAXu16
3929 13169834U, // VPMAXu32
3930 13694122U, // VPMAXu8
3931 8450207U, // VPMINf
3932 7925919U, // VPMINh
3933 11071647U, // VPMINs16
3934 11595935U, // VPMINs32
3935 12120223U, // VPMINs8
3936 12644511U, // VPMINu16
3937 13168799U, // VPMINu32
3938 13693087U, // VPMINu8
3939 12087839U, // VQABSv16i8
3940 11563551U, // VQABSv2i32
3941 11039263U, // VQABSv4i16
3942 11563551U, // VQABSv4i32
3943 11039263U, // VQABSv8i16
3944 12087839U, // VQABSv8i8
3945 12119418U, // VQADDsv16i8
3946 974712186U, // VQADDsv1i64
3947 11595130U, // VQADDsv2i32
3948 974712186U, // VQADDsv2i64
3949 11070842U, // VQADDsv4i16
3950 11595130U, // VQADDsv4i32
3951 11070842U, // VQADDsv8i16
3952 12119418U, // VQADDsv8i8
3953 13692282U, // VQADDuv16i8
3954 22605178U, // VQADDuv1i64
3955 13167994U, // VQADDuv2i32
3956 22605178U, // VQADDuv2i64
3957 12643706U, // VQADDuv4i16
3958 13167994U, // VQADDuv4i32
3959 12643706U, // VQADDuv8i16
3960 13692282U, // VQADDuv8i8
3961 11587390U, // VQDMLALslv2i32
3962 11063102U, // VQDMLALslv4i16
3963 11579198U, // VQDMLALv2i64
3964 11054910U, // VQDMLALv4i32
3965 11587619U, // VQDMLSLslv2i32
3966 11063331U, // VQDMLSLslv4i16
3967 11579427U, // VQDMLSLv2i64
3968 11055139U, // VQDMLSLv4i32
3969 11578986U, // VQDMULHslv2i32
3970 11054698U, // VQDMULHslv4i16
3971 11578986U, // VQDMULHslv4i32
3972 11054698U, // VQDMULHslv8i16
3973 11595370U, // VQDMULHv2i32
3974 11071082U, // VQDMULHv4i16
3975 11595370U, // VQDMULHv4i32
3976 11071082U, // VQDMULHv8i16
3977 11579364U, // VQDMULLslv2i32
3978 11055076U, // VQDMULLslv4i16
3979 11595748U, // VQDMULLv2i64
3980 11071460U, // VQDMULLv4i32
3981 974680306U, // VQMOVNsuv2i32
3982 11563250U, // VQMOVNsuv4i16
3983 11038962U, // VQMOVNsuv8i8
3984 974680319U, // VQMOVNsv2i32
3985 11563263U, // VQMOVNsv4i16
3986 11038975U, // VQMOVNsv8i8
3987 22573311U, // VQMOVNuv2i32
3988 13136127U, // VQMOVNuv4i16
3989 12611839U, // VQMOVNuv8i8
3990 12086790U, // VQNEGv16i8
3991 11562502U, // VQNEGv2i32
3992 11038214U, // VQNEGv4i16
3993 11562502U, // VQNEGv4i32
3994 11038214U, // VQNEGv8i16
3995 12086790U, // VQNEGv8i8
3996 11587110U, // VQRDMLAHslv2i32
3997 11062822U, // VQRDMLAHslv4i16
3998 11587110U, // VQRDMLAHslv4i32
3999 11062822U, // VQRDMLAHslv8i16
4000 11578918U, // VQRDMLAHv2i32
4001 11054630U, // VQRDMLAHv4i16
4002 11578918U, // VQRDMLAHv4i32
4003 11054630U, // VQRDMLAHv8i16
4004 11587239U, // VQRDMLSHslv2i32
4005 11062951U, // VQRDMLSHslv4i16
4006 11587239U, // VQRDMLSHslv4i32
4007 11062951U, // VQRDMLSHslv8i16
4008 11579047U, // VQRDMLSHv2i32
4009 11054759U, // VQRDMLSHv4i16
4010 11579047U, // VQRDMLSHv4i32
4011 11054759U, // VQRDMLSHv8i16
4012 11578994U, // VQRDMULHslv2i32
4013 11054706U, // VQRDMULHslv4i16
4014 11578994U, // VQRDMULHslv4i32
4015 11054706U, // VQRDMULHslv8i16
4016 11595378U, // VQRDMULHv2i32
4017 11071090U, // VQRDMULHv4i16
4018 11595378U, // VQRDMULHv4i32
4019 11071090U, // VQRDMULHv8i16
4020 12119971U, // VQRSHLsv16i8
4021 974712739U, // VQRSHLsv1i64
4022 11595683U, // VQRSHLsv2i32
4023 974712739U, // VQRSHLsv2i64
4024 11071395U, // VQRSHLsv4i16
4025 11595683U, // VQRSHLsv4i32
4026 11071395U, // VQRSHLsv8i16
4027 12119971U, // VQRSHLsv8i8
4028 13692835U, // VQRSHLuv16i8
4029 22605731U, // VQRSHLuv1i64
4030 13168547U, // VQRSHLuv2i32
4031 22605731U, // VQRSHLuv2i64
4032 12644259U, // VQRSHLuv4i16
4033 13168547U, // VQRSHLuv4i32
4034 12644259U, // VQRSHLuv8i16
4035 13692835U, // VQRSHLuv8i8
4036 974713013U, // VQRSHRNsv2i32
4037 11595957U, // VQRSHRNsv4i16
4038 11071669U, // VQRSHRNsv8i8
4039 22606005U, // VQRSHRNuv2i32
4040 13168821U, // VQRSHRNuv4i16
4041 12644533U, // VQRSHRNuv8i8
4042 974713065U, // VQRSHRUNv2i32
4043 11596009U, // VQRSHRUNv4i16
4044 11071721U, // VQRSHRUNv8i8
4045 12119958U, // VQSHLsiv16i8
4046 974712726U, // VQSHLsiv1i64
4047 11595670U, // VQSHLsiv2i32
4048 974712726U, // VQSHLsiv2i64
4049 11071382U, // VQSHLsiv4i16
4050 11595670U, // VQSHLsiv4i32
4051 11071382U, // VQSHLsiv8i16
4052 12119958U, // VQSHLsiv8i8
4053 12121038U, // VQSHLsuv16i8
4054 974713806U, // VQSHLsuv1i64
4055 11596750U, // VQSHLsuv2i32
4056 974713806U, // VQSHLsuv2i64
4057 11072462U, // VQSHLsuv4i16
4058 11596750U, // VQSHLsuv4i32
4059 11072462U, // VQSHLsuv8i16
4060 12121038U, // VQSHLsuv8i8
4061 12119958U, // VQSHLsv16i8
4062 974712726U, // VQSHLsv1i64
4063 11595670U, // VQSHLsv2i32
4064 974712726U, // VQSHLsv2i64
4065 11071382U, // VQSHLsv4i16
4066 11595670U, // VQSHLsv4i32
4067 11071382U, // VQSHLsv8i16
4068 12119958U, // VQSHLsv8i8
4069 13692822U, // VQSHLuiv16i8
4070 22605718U, // VQSHLuiv1i64
4071 13168534U, // VQSHLuiv2i32
4072 22605718U, // VQSHLuiv2i64
4073 12644246U, // VQSHLuiv4i16
4074 13168534U, // VQSHLuiv4i32
4075 12644246U, // VQSHLuiv8i16
4076 13692822U, // VQSHLuiv8i8
4077 13692822U, // VQSHLuv16i8
4078 22605718U, // VQSHLuv1i64
4079 13168534U, // VQSHLuv2i32
4080 22605718U, // VQSHLuv2i64
4081 12644246U, // VQSHLuv4i16
4082 13168534U, // VQSHLuv4i32
4083 12644246U, // VQSHLuv8i16
4084 13692822U, // VQSHLuv8i8
4085 974713006U, // VQSHRNsv2i32
4086 11595950U, // VQSHRNsv4i16
4087 11071662U, // VQSHRNsv8i8
4088 22605998U, // VQSHRNuv2i32
4089 13168814U, // VQSHRNuv4i16
4090 12644526U, // VQSHRNuv8i8
4091 974713057U, // VQSHRUNv2i32
4092 11596001U, // VQSHRUNv4i16
4093 11071713U, // VQSHRUNv8i8
4094 12119256U, // VQSUBsv16i8
4095 974712024U, // VQSUBsv1i64
4096 11594968U, // VQSUBsv2i32
4097 974712024U, // VQSUBsv2i64
4098 11070680U, // VQSUBsv4i16
4099 11594968U, // VQSUBsv4i32
4100 11070680U, // VQSUBsv8i16
4101 12119256U, // VQSUBsv8i8
4102 13692120U, // VQSUBuv16i8
4103 22605016U, // VQSUBuv1i64
4104 13167832U, // VQSUBuv2i32
4105 22605016U, // VQSUBuv2i64
4106 12643544U, // VQSUBuv4i16
4107 13167832U, // VQSUBuv4i32
4108 12643544U, // VQSUBuv8i16
4109 13692120U, // VQSUBuv8i8
4110 962654352U, // VRADDHNv2i32
4111 14217360U, // VRADDHNv4i16
4112 14741648U, // VRADDHNv8i8
4113 13135328U, // VRECPEd
4114 8416736U, // VRECPEfd
4115 8416736U, // VRECPEfq
4116 7892448U, // VRECPEhd
4117 7892448U, // VRECPEhq
4118 13135328U, // VRECPEq
4119 8450651U, // VRECPSfd
4120 8450651U, // VRECPSfq
4121 7926363U, // VRECPShd
4122 7926363U, // VRECPShq
4123 1599992U, // VREV16d8
4124 1599992U, // VREV16q8
4125 551193U, // VREV32d16
4126 1599769U, // VREV32d8
4127 551193U, // VREV32q16
4128 1599769U, // VREV32q8
4129 551279U, // VREV64d16
4130 1075567U, // VREV64d32
4131 1599855U, // VREV64d8
4132 551279U, // VREV64q16
4133 1075567U, // VREV64q32
4134 1599855U, // VREV64q8
4135 12119399U, // VRHADDsv16i8
4136 11595111U, // VRHADDsv2i32
4137 11070823U, // VRHADDsv4i16
4138 11595111U, // VRHADDsv4i32
4139 11070823U, // VRHADDsv8i16
4140 12119399U, // VRHADDsv8i8
4141 13692263U, // VRHADDuv16i8
4142 13167975U, // VRHADDuv2i32
4143 12643687U, // VRHADDuv4i16
4144 13167975U, // VRHADDuv4i32
4145 12643687U, // VRHADDuv8i16
4146 13692263U, // VRHADDuv8i8
4147 942752490U, // VRINTAD
4148 942753012U, // VRINTAH
4149 942752139U, // VRINTANDf
4150 942753012U, // VRINTANDh
4151 942752139U, // VRINTANQf
4152 942753012U, // VRINTANQh
4153 942752139U, // VRINTAS
4154 942752538U, // VRINTMD
4155 942753093U, // VRINTMH
4156 942752198U, // VRINTMNDf
4157 942753093U, // VRINTMNDh
4158 942752198U, // VRINTMNQf
4159 942753093U, // VRINTMNQh
4160 942752198U, // VRINTMS
4161 942752550U, // VRINTND
4162 942753105U, // VRINTNH
4163 942752210U, // VRINTNNDf
4164 942753105U, // VRINTNNDh
4165 942752210U, // VRINTNNQf
4166 942753105U, // VRINTNNQh
4167 942752210U, // VRINTNS
4168 942752562U, // VRINTPD
4169 942753117U, // VRINTPH
4170 942752222U, // VRINTPNDf
4171 942753117U, // VRINTPNDh
4172 942752222U, // VRINTPNQf
4173 942753117U, // VRINTPNQh
4174 942752222U, // VRINTPS
4175 1282437633U, // VRINTRD
4176 7893505U, // VRINTRH
4177 8417793U, // VRINTRS
4178 1282438607U, // VRINTXD
4179 7894479U, // VRINTXH
4180 942752270U, // VRINTXNDf
4181 942753175U, // VRINTXNDh
4182 942752270U, // VRINTXNQf
4183 942753175U, // VRINTXNQh
4184 8418767U, // VRINTXS
4185 1282438657U, // VRINTZD
4186 7894529U, // VRINTZH
4187 942752282U, // VRINTZNDf
4188 942753198U, // VRINTZNDh
4189 942752282U, // VRINTZNQf
4190 942753198U, // VRINTZNQh
4191 8418817U, // VRINTZS
4192 12119978U, // VRSHLsv16i8
4193 974712746U, // VRSHLsv1i64
4194 11595690U, // VRSHLsv2i32
4195 974712746U, // VRSHLsv2i64
4196 11071402U, // VRSHLsv4i16
4197 11595690U, // VRSHLsv4i32
4198 11071402U, // VRSHLsv8i16
4199 12119978U, // VRSHLsv8i8
4200 13692842U, // VRSHLuv16i8
4201 22605738U, // VRSHLuv1i64
4202 13168554U, // VRSHLuv2i32
4203 22605738U, // VRSHLuv2i64
4204 12644266U, // VRSHLuv4i16
4205 13168554U, // VRSHLuv4i32
4206 12644266U, // VRSHLuv8i16
4207 13692842U, // VRSHLuv8i8
4208 962654397U, // VRSHRNv2i32
4209 14217405U, // VRSHRNv4i16
4210 14741693U, // VRSHRNv8i8
4211 12120518U, // VRSHRsv16i8
4212 974713286U, // VRSHRsv1i64
4213 11596230U, // VRSHRsv2i32
4214 974713286U, // VRSHRsv2i64
4215 11071942U, // VRSHRsv4i16
4216 11596230U, // VRSHRsv4i32
4217 11071942U, // VRSHRsv8i16
4218 12120518U, // VRSHRsv8i8
4219 13693382U, // VRSHRuv16i8
4220 22606278U, // VRSHRuv1i64
4221 13169094U, // VRSHRuv2i32
4222 22606278U, // VRSHRuv2i64
4223 12644806U, // VRSHRuv4i16
4224 13169094U, // VRSHRuv4i32
4225 12644806U, // VRSHRuv8i16
4226 13693382U, // VRSHRuv8i8
4227 13135341U, // VRSQRTEd
4228 8416749U, // VRSQRTEfd
4229 8416749U, // VRSQRTEfq
4230 7892461U, // VRSQRTEhd
4231 7892461U, // VRSQRTEhq
4232 13135341U, // VRSQRTEq
4233 8450673U, // VRSQRTSfd
4234 8450673U, // VRSQRTSfq
4235 7926385U, // VRSQRTShd
4236 7926385U, // VRSQRTShq
4237 12102499U, // VRSRAsv16i8
4238 907586403U, // VRSRAsv1i64
4239 11578211U, // VRSRAsv2i32
4240 907586403U, // VRSRAsv2i64
4241 11053923U, // VRSRAsv4i16
4242 11578211U, // VRSRAsv4i32
4243 11053923U, // VRSRAsv8i16
4244 12102499U, // VRSRAsv8i8
4245 13675363U, // VRSRAuv16i8
4246 22588259U, // VRSRAuv1i64
4247 13151075U, // VRSRAuv2i32
4248 22588259U, // VRSRAuv2i64
4249 12626787U, // VRSRAuv4i16
4250 13151075U, // VRSRAuv4i32
4251 12626787U, // VRSRAuv8i16
4252 13675363U, // VRSRAuv8i8
4253 962654337U, // VRSUBHNv2i32
4254 14217345U, // VRSUBHNv4i16
4255 14741633U, // VRSUBHNv8i8
4256 2888421478U, // VSCCLRMD
4257 2888421478U, // VSCCLRMS
4258 1010394796U, // VSDOTD
4259 1010394796U, // VSDOTDI
4260 1010394796U, // VSDOTQ
4261 1010394796U, // VSDOTQI
4262 942752574U, // VSELEQD
4263 942753129U, // VSELEQH
4264 942752234U, // VSELEQS
4265 942752502U, // VSELGED
4266 942753035U, // VSELGEH
4267 942752162U, // VSELGES
4268 942752598U, // VSELGTD
4269 942753163U, // VSELGTH
4270 942752258U, // VSELGTS
4271 942752586U, // VSELVSD
4272 942753151U, // VSELVSH
4273 942752246U, // VSELVSS
4274 570451U, // VSETLNi16
4275 1094739U, // VSETLNi32
4276 1619027U, // VSETLNi8
4277 14741465U, // VSHLLi16
4278 14217177U, // VSHLLi32
4279 15265753U, // VSHLLi8
4280 11595737U, // VSHLLsv2i64
4281 11071449U, // VSHLLsv4i32
4282 12120025U, // VSHLLsv8i16
4283 13168601U, // VSHLLuv2i64
4284 12644313U, // VSHLLuv4i32
4285 13692889U, // VSHLLuv8i16
4286 15265712U, // VSHLiv16i8
4287 962654128U, // VSHLiv1i64
4288 14217136U, // VSHLiv2i32
4289 962654128U, // VSHLiv2i64
4290 14741424U, // VSHLiv4i16
4291 14217136U, // VSHLiv4i32
4292 14741424U, // VSHLiv8i16
4293 15265712U, // VSHLiv8i8
4294 12119984U, // VSHLsv16i8
4295 974712752U, // VSHLsv1i64
4296 11595696U, // VSHLsv2i32
4297 974712752U, // VSHLsv2i64
4298 11071408U, // VSHLsv4i16
4299 11595696U, // VSHLsv4i32
4300 11071408U, // VSHLsv8i16
4301 12119984U, // VSHLsv8i8
4302 13692848U, // VSHLuv16i8
4303 22605744U, // VSHLuv1i64
4304 13168560U, // VSHLuv2i32
4305 22605744U, // VSHLuv2i64
4306 12644272U, // VSHLuv4i16
4307 13168560U, // VSHLuv4i32
4308 12644272U, // VSHLuv8i16
4309 13692848U, // VSHLuv8i8
4310 962654404U, // VSHRNv2i32
4311 14217412U, // VSHRNv4i16
4312 14741700U, // VSHRNv8i8
4313 12120524U, // VSHRsv16i8
4314 974713292U, // VSHRsv1i64
4315 11596236U, // VSHRsv2i32
4316 974713292U, // VSHRsv2i64
4317 11071948U, // VSHRsv4i16
4318 11596236U, // VSHRsv4i32
4319 11071948U, // VSHRsv8i16
4320 12120524U, // VSHRsv8i8
4321 13693388U, // VSHRuv16i8
4322 22606284U, // VSHRuv1i64
4323 13169100U, // VSHRuv2i32
4324 22606284U, // VSHRuv2i64
4325 12644812U, // VSHRuv4i16
4326 13169100U, // VSHRuv4i32
4327 12644812U, // VSHRuv8i16
4328 13693388U, // VSHRuv8i8
4329 35713969U, // VSHTOD
4330 1291908017U, // VSHTOH
4331 36238257U, // VSHTOS
4332 1244689329U, // VSITOD
4333 1245213617U, // VSITOH
4334 1226339249U, // VSITOS
4335 1617681U, // VSLIv16i8
4336 15773457U, // VSLIv1i64
4337 1093393U, // VSLIv2i32
4338 15773457U, // VSLIv2i64
4339 569105U, // VSLIv4i16
4340 1093393U, // VSLIv4i32
4341 569105U, // VSLIv8i16
4342 1617681U, // VSLIv8i8
4343 1311830961U, // VSLTOD
4344 1312355249U, // VSLTOH
4345 1293480881U, // VSLTOS
4346 1010394774U, // VSMMLA
4347 1282438000U, // VSQRTD
4348 7893872U, // VSQRTH
4349 8418160U, // VSQRTS
4350 12102505U, // VSRAsv16i8
4351 907586409U, // VSRAsv1i64
4352 11578217U, // VSRAsv2i32
4353 907586409U, // VSRAsv2i64
4354 11053929U, // VSRAsv4i16
4355 11578217U, // VSRAsv4i32
4356 11053929U, // VSRAsv8i16
4357 12102505U, // VSRAsv8i8
4358 13675369U, // VSRAuv16i8
4359 22588265U, // VSRAuv1i64
4360 13151081U, // VSRAuv2i32
4361 22588265U, // VSRAuv2i64
4362 12626793U, // VSRAuv4i16
4363 13151081U, // VSRAuv4i32
4364 12626793U, // VSRAuv8i16
4365 13675369U, // VSRAuv8i8
4366 1617686U, // VSRIv16i8
4367 15773462U, // VSRIv1i64
4368 1093398U, // VSRIv2i32
4369 15773462U, // VSRIv2i64
4370 569110U, // VSRIv4i16
4371 1093398U, // VSRIv4i32
4372 569110U, // VSRIv8i16
4373 1617686U, // VSRIv8i8
4374 900770063U, // VST1LNd16
4375 2981234959U, // VST1LNd16_UPD
4376 901294351U, // VST1LNd32
4377 2981759247U, // VST1LNd32_UPD
4378 901818639U, // VST1LNd8
4379 2982283535U, // VST1LNd8_UPD
4380 0U, // VST1LNq16Pseudo
4381 0U, // VST1LNq16Pseudo_UPD
4382 0U, // VST1LNq32Pseudo
4383 0U, // VST1LNq32Pseudo_UPD
4384 0U, // VST1LNq8Pseudo
4385 0U, // VST1LNq8Pseudo_UPD
4386 3020482831U, // VST1d16
4387 3087591695U, // VST1d16Q
4388 0U, // VST1d16QPseudo
4389 0U, // VST1d16QPseudoWB_fixed
4390 0U, // VST1d16QPseudoWB_register
4391 3154684175U, // VST1d16Qwb_fixed
4392 3221801231U, // VST1d16Qwb_register
4393 3288918287U, // VST1d16T
4394 0U, // VST1d16TPseudo
4395 0U, // VST1d16TPseudoWB_fixed
4396 0U, // VST1d16TPseudoWB_register
4397 3356010767U, // VST1d16Twb_fixed
4398 3423127823U, // VST1d16Twb_register
4399 3490228495U, // VST1d16wb_fixed
4400 3557345551U, // VST1d16wb_register
4401 3021007119U, // VST1d32
4402 3088115983U, // VST1d32Q
4403 0U, // VST1d32QPseudo
4404 0U, // VST1d32QPseudoWB_fixed
4405 0U, // VST1d32QPseudoWB_register
4406 3155208463U, // VST1d32Qwb_fixed
4407 3222325519U, // VST1d32Qwb_register
4408 3289442575U, // VST1d32T
4409 0U, // VST1d32TPseudo
4410 0U, // VST1d32TPseudoWB_fixed
4411 0U, // VST1d32TPseudoWB_register
4412 3356535055U, // VST1d32Twb_fixed
4413 3423652111U, // VST1d32Twb_register
4414 3490752783U, // VST1d32wb_fixed
4415 3557869839U, // VST1d32wb_register
4416 3035687183U, // VST1d64
4417 3102796047U, // VST1d64Q
4418 0U, // VST1d64QPseudo
4419 0U, // VST1d64QPseudoWB_fixed
4420 0U, // VST1d64QPseudoWB_register
4421 3169888527U, // VST1d64Qwb_fixed
4422 3237005583U, // VST1d64Qwb_register
4423 3304122639U, // VST1d64T
4424 0U, // VST1d64TPseudo
4425 0U, // VST1d64TPseudoWB_fixed
4426 0U, // VST1d64TPseudoWB_register
4427 3371215119U, // VST1d64Twb_fixed
4428 3438332175U, // VST1d64Twb_register
4429 3505432847U, // VST1d64wb_fixed
4430 3572549903U, // VST1d64wb_register
4431 3021531407U, // VST1d8
4432 3088640271U, // VST1d8Q
4433 0U, // VST1d8QPseudo
4434 0U, // VST1d8QPseudoWB_fixed
4435 0U, // VST1d8QPseudoWB_register
4436 3155732751U, // VST1d8Qwb_fixed
4437 3222849807U, // VST1d8Qwb_register
4438 3289966863U, // VST1d8T
4439 0U, // VST1d8TPseudo
4440 0U, // VST1d8TPseudoWB_fixed
4441 0U, // VST1d8TPseudoWB_register
4442 3357059343U, // VST1d8Twb_fixed
4443 3424176399U, // VST1d8Twb_register
4444 3491277071U, // VST1d8wb_fixed
4445 3558394127U, // VST1d8wb_register
4446 3624462607U, // VST1q16
4447 0U, // VST1q16HighQPseudo
4448 0U, // VST1q16HighQPseudo_UPD
4449 0U, // VST1q16HighTPseudo
4450 0U, // VST1q16HighTPseudo_UPD
4451 0U, // VST1q16LowQPseudo_UPD
4452 0U, // VST1q16LowTPseudo_UPD
4453 3691555087U, // VST1q16wb_fixed
4454 3758672143U, // VST1q16wb_register
4455 3624986895U, // VST1q32
4456 0U, // VST1q32HighQPseudo
4457 0U, // VST1q32HighQPseudo_UPD
4458 0U, // VST1q32HighTPseudo
4459 0U, // VST1q32HighTPseudo_UPD
4460 0U, // VST1q32LowQPseudo_UPD
4461 0U, // VST1q32LowTPseudo_UPD
4462 3692079375U, // VST1q32wb_fixed
4463 3759196431U, // VST1q32wb_register
4464 3639666959U, // VST1q64
4465 0U, // VST1q64HighQPseudo
4466 0U, // VST1q64HighQPseudo_UPD
4467 0U, // VST1q64HighTPseudo
4468 0U, // VST1q64HighTPseudo_UPD
4469 0U, // VST1q64LowQPseudo_UPD
4470 0U, // VST1q64LowTPseudo_UPD
4471 3706759439U, // VST1q64wb_fixed
4472 3773876495U, // VST1q64wb_register
4473 3625511183U, // VST1q8
4474 0U, // VST1q8HighQPseudo
4475 0U, // VST1q8HighQPseudo_UPD
4476 0U, // VST1q8HighTPseudo
4477 0U, // VST1q8HighTPseudo_UPD
4478 0U, // VST1q8LowQPseudo_UPD
4479 0U, // VST1q8LowTPseudo_UPD
4480 3692603663U, // VST1q8wb_fixed
4481 3759720719U, // VST1q8wb_register
4482 900778320U, // VST2LNd16
4483 0U, // VST2LNd16Pseudo
4484 0U, // VST2LNd16Pseudo_UPD
4485 2981407056U, // VST2LNd16_UPD
4486 901302608U, // VST2LNd32
4487 0U, // VST2LNd32Pseudo
4488 0U, // VST2LNd32Pseudo_UPD
4489 2981931344U, // VST2LNd32_UPD
4490 901826896U, // VST2LNd8
4491 0U, // VST2LNd8Pseudo
4492 0U, // VST2LNd8Pseudo_UPD
4493 2982455632U, // VST2LNd8_UPD
4494 900778320U, // VST2LNq16
4495 0U, // VST2LNq16Pseudo
4496 0U, // VST2LNq16Pseudo_UPD
4497 2981407056U, // VST2LNq16_UPD
4498 901302608U, // VST2LNq32
4499 0U, // VST2LNq32Pseudo
4500 0U, // VST2LNq32Pseudo_UPD
4501 2981931344U, // VST2LNq32_UPD
4502 3825789264U, // VST2b16
4503 3892881744U, // VST2b16wb_fixed
4504 3959998800U, // VST2b16wb_register
4505 3826313552U, // VST2b32
4506 3893406032U, // VST2b32wb_fixed
4507 3960523088U, // VST2b32wb_register
4508 3826837840U, // VST2b8
4509 3893930320U, // VST2b8wb_fixed
4510 3961047376U, // VST2b8wb_register
4511 3624462672U, // VST2d16
4512 3691555152U, // VST2d16wb_fixed
4513 3758672208U, // VST2d16wb_register
4514 3624986960U, // VST2d32
4515 3692079440U, // VST2d32wb_fixed
4516 3759196496U, // VST2d32wb_register
4517 3625511248U, // VST2d8
4518 3692603728U, // VST2d8wb_fixed
4519 3759720784U, // VST2d8wb_register
4520 3087591760U, // VST2q16
4521 0U, // VST2q16Pseudo
4522 0U, // VST2q16PseudoWB_fixed
4523 0U, // VST2q16PseudoWB_register
4524 3154684240U, // VST2q16wb_fixed
4525 3221801296U, // VST2q16wb_register
4526 3088116048U, // VST2q32
4527 0U, // VST2q32Pseudo
4528 0U, // VST2q32PseudoWB_fixed
4529 0U, // VST2q32PseudoWB_register
4530 3155208528U, // VST2q32wb_fixed
4531 3222325584U, // VST2q32wb_register
4532 3088640336U, // VST2q8
4533 0U, // VST2q8Pseudo
4534 0U, // VST2q8PseudoWB_fixed
4535 0U, // VST2q8PseudoWB_register
4536 3155732816U, // VST2q8wb_fixed
4537 3222849872U, // VST2q8wb_register
4538 900860261U, // VST3LNd16
4539 0U, // VST3LNd16Pseudo
4540 0U, // VST3LNd16Pseudo_UPD
4541 2981431653U, // VST3LNd16_UPD
4542 901384549U, // VST3LNd32
4543 0U, // VST3LNd32Pseudo
4544 0U, // VST3LNd32Pseudo_UPD
4545 2981955941U, // VST3LNd32_UPD
4546 901908837U, // VST3LNd8
4547 0U, // VST3LNd8Pseudo
4548 0U, // VST3LNd8Pseudo_UPD
4549 2982480229U, // VST3LNd8_UPD
4550 900860261U, // VST3LNq16
4551 0U, // VST3LNq16Pseudo
4552 0U, // VST3LNq16Pseudo_UPD
4553 2981431653U, // VST3LNq16_UPD
4554 901384549U, // VST3LNq32
4555 0U, // VST3LNq32Pseudo
4556 0U, // VST3LNq32Pseudo_UPD
4557 2981955941U, // VST3LNq32_UPD
4558 900778341U, // VST3d16
4559 0U, // VST3d16Pseudo
4560 0U, // VST3d16Pseudo_UPD
4561 2981407077U, // VST3d16_UPD
4562 901302629U, // VST3d32
4563 0U, // VST3d32Pseudo
4564 0U, // VST3d32Pseudo_UPD
4565 2981931365U, // VST3d32_UPD
4566 901826917U, // VST3d8
4567 0U, // VST3d8Pseudo
4568 0U, // VST3d8Pseudo_UPD
4569 2982455653U, // VST3d8_UPD
4570 900778341U, // VST3q16
4571 0U, // VST3q16Pseudo_UPD
4572 2981407077U, // VST3q16_UPD
4573 0U, // VST3q16oddPseudo
4574 0U, // VST3q16oddPseudo_UPD
4575 901302629U, // VST3q32
4576 0U, // VST3q32Pseudo_UPD
4577 2981931365U, // VST3q32_UPD
4578 0U, // VST3q32oddPseudo
4579 0U, // VST3q32oddPseudo_UPD
4580 901826917U, // VST3q8
4581 0U, // VST3q8Pseudo_UPD
4582 2982455653U, // VST3q8_UPD
4583 0U, // VST3q8oddPseudo
4584 0U, // VST3q8oddPseudo_UPD
4585 901032315U, // VST4LNd16
4586 0U, // VST4LNd16Pseudo
4587 0U, // VST4LNd16Pseudo_UPD
4588 2981415291U, // VST4LNd16_UPD
4589 901556603U, // VST4LNd32
4590 0U, // VST4LNd32Pseudo
4591 0U, // VST4LNd32Pseudo_UPD
4592 2981939579U, // VST4LNd32_UPD
4593 902080891U, // VST4LNd8
4594 0U, // VST4LNd8Pseudo
4595 0U, // VST4LNd8Pseudo_UPD
4596 2982463867U, // VST4LNd8_UPD
4597 901032315U, // VST4LNq16
4598 0U, // VST4LNq16Pseudo
4599 0U, // VST4LNq16Pseudo_UPD
4600 2981415291U, // VST4LNq16_UPD
4601 901556603U, // VST4LNq32
4602 0U, // VST4LNq32Pseudo
4603 0U, // VST4LNq32Pseudo_UPD
4604 2981939579U, // VST4LNq32_UPD
4605 900860283U, // VST4d16
4606 0U, // VST4d16Pseudo
4607 0U, // VST4d16Pseudo_UPD
4608 2981431675U, // VST4d16_UPD
4609 901384571U, // VST4d32
4610 0U, // VST4d32Pseudo
4611 0U, // VST4d32Pseudo_UPD
4612 2981955963U, // VST4d32_UPD
4613 901908859U, // VST4d8
4614 0U, // VST4d8Pseudo
4615 0U, // VST4d8Pseudo_UPD
4616 2982480251U, // VST4d8_UPD
4617 900860283U, // VST4q16
4618 0U, // VST4q16Pseudo_UPD
4619 2981431675U, // VST4q16_UPD
4620 0U, // VST4q16oddPseudo
4621 0U, // VST4q16oddPseudo_UPD
4622 901384571U, // VST4q32
4623 0U, // VST4q32Pseudo_UPD
4624 2981955963U, // VST4q32_UPD
4625 0U, // VST4q32oddPseudo
4626 0U, // VST4q32oddPseudo_UPD
4627 901908859U, // VST4q8
4628 0U, // VST4q8Pseudo_UPD
4629 2982480251U, // VST4q8_UPD
4630 0U, // VST4q8oddPseudo
4631 0U, // VST4q8oddPseudo_UPD
4632 942173170U, // VSTMDDB_UPD
4633 2730782U, // VSTMDIA
4634 942172958U, // VSTMDIA_UPD
4635 0U, // VSTMQIA
4636 942173170U, // VSTMSDB_UPD
4637 2730782U, // VSTMSIA
4638 942172958U, // VSTMSIA_UPD
4639 2683400U, // VSTRD
4640 586248U, // VSTRH
4641 2683400U, // VSTRS
4642 2647159304U, // VSTR_FPCXTNS_off
4643 768143880U, // VSTR_FPCXTNS_post
4644 2714300936U, // VSTR_FPCXTNS_pre
4645 2647683592U, // VSTR_FPCXTS_off
4646 768668168U, // VSTR_FPCXTS_post
4647 2714825224U, // VSTR_FPCXTS_pre
4648 2782458376U, // VSTR_FPSCR_NZCVQC_off
4649 1708700168U, // VSTR_FPSCR_NZCVQC_post
4650 2849550856U, // VSTR_FPSCR_NZCVQC_pre
4651 2648732168U, // VSTR_FPSCR_off
4652 769716744U, // VSTR_FPSCR_post
4653 2715873800U, // VSTR_FPSCR_pre
4654 2783506952U, // VSTR_P0_off
4655 1709748744U, // VSTR_P0_post
4656 2850599432U, // VSTR_P0_pre
4657 2649780744U, // VSTR_VPR_off
4658 770765320U, // VSTR_VPR_post
4659 2716922376U, // VSTR_VPR_pre
4660 1282469086U, // VSUBD
4661 7924958U, // VSUBH
4662 962654345U, // VSUBHNv2i32
4663 14217353U, // VSUBHNv4i16
4664 14741641U, // VSUBHNv8i8
4665 11595613U, // VSUBLsv2i64
4666 11071325U, // VSUBLsv4i32
4667 12119901U, // VSUBLsv8i16
4668 13168477U, // VSUBLuv2i64
4669 12644189U, // VSUBLuv4i32
4670 13692765U, // VSUBLuv8i16
4671 8449246U, // VSUBS
4672 11596894U, // VSUBWsv2i64
4673 11072606U, // VSUBWsv4i32
4674 12121182U, // VSUBWsv8i16
4675 13169758U, // VSUBWuv2i64
4676 12645470U, // VSUBWuv4i32
4677 13694046U, // VSUBWuv8i16
4678 8449246U, // VSUBfd
4679 8449246U, // VSUBfq
4680 7924958U, // VSUBhd
4681 7924958U, // VSUBhq
4682 15264990U, // VSUBv16i8
4683 962653406U, // VSUBv1i64
4684 14216414U, // VSUBv2i32
4685 962653406U, // VSUBv2i64
4686 14740702U, // VSUBv4i16
4687 14216414U, // VSUBv4i32
4688 14740702U, // VSUBv8i16
4689 15264990U, // VSUBv8i8
4690 1010394817U, // VSUDOTDI
4691 1010394817U, // VSUDOTQI
4692 2666892U, // VSWPd
4693 2666892U, // VSWPq
4694 1634136U, // VTBL1
4695 1634136U, // VTBL2
4696 1634136U, // VTBL3
4697 0U, // VTBL3Pseudo
4698 1634136U, // VTBL4
4699 0U, // VTBL4Pseudo
4700 1619211U, // VTBX1
4701 1619211U, // VTBX2
4702 1619211U, // VTBX3
4703 0U, // VTBX3Pseudo
4704 1619211U, // VTBX4
4705 0U, // VTBX4Pseudo
4706 37811121U, // VTOSHD
4707 1294529457U, // VTOSHH
4708 38335409U, // VTOSHS
4709 1235776013U, // VTOSIRD
4710 1246786061U, // VTOSIRH
4711 1227911693U, // VTOSIRS
4712 1235776433U, // VTOSIZD
4713 1246786481U, // VTOSIZH
4714 1227912113U, // VTOSIZS
4715 1302918065U, // VTOSLD
4716 1313928113U, // VTOSLH
4717 1295053745U, // VTOSLS
4718 39383985U, // VTOUHD
4719 1295578033U, // VTOUHH
4720 39908273U, // VTOUHS
4721 1248358925U, // VTOUIRD
4722 1248883213U, // VTOUIRH
4723 1228960269U, // VTOUIRS
4724 1248359345U, // VTOUIZD
4725 1248883633U, // VTOUIZH
4726 1228960689U, // VTOUIZS
4727 1315500977U, // VTOULD
4728 1316025265U, // VTOULH
4729 1296102321U, // VTOULS
4730 569551U, // VTRNd16
4731 1093839U, // VTRNd32
4732 1618127U, // VTRNd8
4733 569551U, // VTRNq16
4734 1093839U, // VTRNq32
4735 1618127U, // VTRNq8
4736 1635200U, // VTSTv16i8
4737 1110912U, // VTSTv2i32
4738 586624U, // VTSTv4i16
4739 1110912U, // VTSTv4i32
4740 586624U, // VTSTv8i16
4741 1635200U, // VTSTv8i8
4742 1010394828U, // VUDOTD
4743 1010394828U, // VUDOTDI
4744 1010394828U, // VUDOTQ
4745 1010394828U, // VUDOTQI
4746 41481137U, // VUHTOD
4747 1292432305U, // VUHTOH
4748 42005425U, // VUHTOS
4749 1250456497U, // VUITOD
4750 1250980785U, // VUITOH
4751 1226863537U, // VUITOS
4752 1317598129U, // VULTOD
4753 1318122417U, // VULTOH
4754 1294005169U, // VULTOS
4755 1010394806U, // VUMMLA
4756 1010394785U, // VUSDOTD
4757 1010394785U, // VUSDOTDI
4758 1010394785U, // VUSDOTQ
4759 1010394785U, // VUSDOTQI
4760 1010394762U, // VUSMMLA
4761 569745U, // VUZPd16
4762 1618321U, // VUZPd8
4763 569745U, // VUZPq16
4764 1094033U, // VUZPq32
4765 1618321U, // VUZPq8
4766 569621U, // VZIPd16
4767 1618197U, // VZIPd8
4768 569621U, // VZIPq16
4769 1093909U, // VZIPq32
4770 1618197U, // VZIPq8
4771 2730733U, // sysLDMDA
4772 942172909U, // sysLDMDA_UPD
4773 2730988U, // sysLDMDB
4774 942173164U, // sysLDMDB_UPD
4775 2732116U, // sysLDMIA
4776 942174292U, // sysLDMIA_UPD
4777 2731007U, // sysLDMIB
4778 942173183U, // sysLDMIB_UPD
4779 2730739U, // sysSTMDA
4780 942172915U, // sysSTMDA_UPD
4781 2730995U, // sysSTMDB
4782 942173171U, // sysSTMDB_UPD
4783 2732151U, // sysSTMIA
4784 942174327U, // sysSTMIA_UPD
4785 2731013U, // sysSTMIB
4786 942173189U, // sysSTMIB_UPD
4787 2632979U, // t2ADCri
4788 43527443U, // t2ADCrr
4789 43584787U, // t2ADCrs
4790 43527511U, // t2ADDri
4791 2684005U, // t2ADDri12
4792 43527511U, // t2ADDrr
4793 43584855U, // t2ADDrs
4794 43527511U, // t2ADDspImm
4795 2684005U, // t2ADDspImm12
4796 43545002U, // t2ADR
4797 2633112U, // t2ANDri
4798 43527576U, // t2ANDrr
4799 43584920U, // t2ANDrs
4800 43528683U, // t2ASRri
4801 43528683U, // t2ASRrr
4802 43545191U, // t2ASRs1
4803 4422U, // t2AUT
4804 875154964U, // t2AUTG
4805 1117367229U, // t2B
4806 2682139U, // t2BFC
4807 2666249U, // t2BFI
4808 1076391814U, // t2BFLi
4809 1076393386U, // t2BFLr
4810 1076391413U, // t2BFi
4811 4029777812U, // t2BFic
4812 1076393307U, // t2BFr
4813 2632992U, // t2BICri
4814 43527456U, // t2BICrr
4815 43584800U, // t2BICrs
4816 1917U, // t2BTI
4817 875156389U, // t2BXAUT
4818 2731803U, // t2BXJ
4819 1117367229U, // t2Bcc
4820 1344934161U, // t2CDP
4821 1344932154U, // t2CDP2
4822 4838734U, // t2CLREX
4823 2888421481U, // t2CLRM
4824 2651645U, // t2CLZ
4825 43544746U, // t2CMNri
4826 43544746U, // t2CMNzrr
4827 43577514U, // t2CMNzrs
4828 43544859U, // t2CMPri
4829 43544859U, // t2CMPrr
4830 43577627U, // t2CMPrs
4831 4802484U, // t2CPS1p
4832 1520095838U, // t2CPS2p
4833 1479201374U, // t2CPS3p
4834 942753529U, // t2CRC32B
4835 942753537U, // t2CRC32CB
4836 942753647U, // t2CRC32CH
4837 942753767U, // t2CRC32CW
4838 942753639U, // t2CRC32H
4839 942753759U, // t2CRC32W
4840 942753686U, // t2CSEL
4841 942753580U, // t2CSINC
4842 942753738U, // t2CSINV
4843 942753632U, // t2CSNEG
4844 2731517U, // t2DBG
4845 4835593U, // t2DCPS1
4846 4835658U, // t2DCPS2
4847 4835679U, // t2DCPS3
4848 942753706U, // t2DLS
4849 4096371758U, // t2DMB
4850 4096371854U, // t2DSB
4851 2634201U, // t2EORri
4852 43528665U, // t2EORrr
4853 43586009U, // t2EORrs
4854 43627281U, // t2HINT
4855 4802513U, // t2HVC
4856 4163480722U, // t2ISB
4857 69751521U, // t2IT
4858 0U, // t2Int_eh_sjlj_setjmp
4859 0U, // t2Int_eh_sjlj_setjmp_nofp
4860 2648809U, // t2LDA
4861 2649018U, // t2LDAB
4862 2651452U, // t2LDAEX
4863 2649329U, // t2LDAEXB
4864 2682292U, // t2LDAEXD
4865 2649825U, // t2LDAEXH
4866 2649625U, // t2LDAH
4867 1344843551U, // t2LDC2L_OFFSET
4868 1344843551U, // t2LDC2L_OPTION
4869 1344843551U, // t2LDC2L_POST
4870 1344843551U, // t2LDC2L_PRE
4871 1344842016U, // t2LDC2_OFFSET
4872 1344842016U, // t2LDC2_OPTION
4873 1344842016U, // t2LDC2_POST
4874 1344842016U, // t2LDC2_PRE
4875 1344843619U, // t2LDCL_OFFSET
4876 1344843619U, // t2LDCL_OPTION
4877 1344843619U, // t2LDCL_POST
4878 1344843619U, // t2LDCL_PRE
4879 1344843031U, // t2LDC_OFFSET
4880 1344843031U, // t2LDC_OPTION
4881 1344843031U, // t2LDC_POST
4882 1344843031U, // t2LDC_PRE
4883 2730988U, // t2LDMDB
4884 942173164U, // t2LDMDB_UPD
4885 43626580U, // t2LDMIA
4886 983068756U, // t2LDMIA_UPD
4887 2683561U, // t2LDRBT
4888 2665603U, // t2LDRB_POST
4889 2665603U, // t2LDRB_PRE
4890 43576451U, // t2LDRBi12
4891 2681987U, // t2LDRBi8
4892 43543683U, // t2LDRBpci
4893 43560067U, // t2LDRBs
4894 2674077U, // t2LDRD_POST
4895 2674077U, // t2LDRD_PRE
4896 2665885U, // t2LDRDi8
4897 2684232U, // t2LDREX
4898 2649343U, // t2LDREXB
4899 2682306U, // t2LDREXD
4900 2649839U, // t2LDREXH
4901 2683596U, // t2LDRHT
4902 2666121U, // t2LDRH_POST
4903 2666121U, // t2LDRH_PRE
4904 43576969U, // t2LDRHi12
4905 2682505U, // t2LDRHi8
4906 43544201U, // t2LDRHpci
4907 43560585U, // t2LDRHs
4908 2683573U, // t2LDRSBT
4909 2665622U, // t2LDRSB_POST
4910 2665622U, // t2LDRSB_PRE
4911 43576470U, // t2LDRSBi12
4912 2682006U, // t2LDRSBi8
4913 43543702U, // t2LDRSBpci
4914 43560086U, // t2LDRSBs
4915 2683608U, // t2LDRSHT
4916 2666160U, // t2LDRSH_POST
4917 2666160U, // t2LDRSH_PRE
4918 43577008U, // t2LDRSHi12
4919 2682544U, // t2LDRSHi8
4920 43544240U, // t2LDRSHpci
4921 43560624U, // t2LDRSHs
4922 2683755U, // t2LDRT
4923 2666927U, // t2LDR_POST
4924 2666927U, // t2LDR_PRE
4925 43577775U, // t2LDRi12
4926 2683311U, // t2LDRi8
4927 43545007U, // t2LDRpci
4928 43561391U, // t2LDRs
4929 4818775U, // t2LE
4930 10577751U, // t2LEUpdate
4931 43528231U, // t2LSLri
4932 43528231U, // t2LSLrr
4933 43528690U, // t2LSRri
4934 43528690U, // t2LSRrr
4935 43545196U, // t2LSRs1
4936 1344934310U, // t2MCR
4937 1344932159U, // t2MCR2
4938 1344852449U, // t2MCRR
4939 1344850244U, // t2MCRR2
4940 2665261U, // t2MLA
4941 2667062U, // t2MLS
4942 2683830U, // t2MOVTi16
4943 43553876U, // t2MOVi
4944 2651259U, // t2MOVi16
4945 43553876U, // t2MOVr
4946 1143606574U, // t2MRC
4947 1143605541U, // t2MRC2
4948 1814613298U, // t2MRRC
4949 1814612266U, // t2MRRC2
4950 2732643U, // t2MRS_AR
4951 2650723U, // t2MRS_M
4952 2650723U, // t2MRSbanked
4953 2732643U, // t2MRSsys_AR
4954 1881698807U, // t2MSR_AR
4955 1881698807U, // t2MSR_M
4956 1948807671U, // t2MSRbanked
4957 2682935U, // t2MUL
4958 2658555U, // t2MVNi
4959 43553019U, // t2MVNr
4960 43528443U, // t2MVNs
4961 2633931U, // t2ORNri
4962 2633931U, // t2ORNrr
4963 2691275U, // t2ORNrs
4964 2634215U, // t2ORRri
4965 43528679U, // t2ORRrr
4966 43586023U, // t2ORRrs
4967 4387U, // t2PAC
4968 4403U, // t2PACBTI
4969 2731521U, // t2PACG
4970 2667156U, // t2PKHBT
4971 2665639U, // t2PKHTB
4972 4230509674U, // t2PLDWi12
4973 2651242U, // t2PLDWi8
4974 69792874U, // t2PLDWs
4975 4230507916U, // t2PLDi12
4976 2649484U, // t2PLDi8
4977 136949132U, // t2PLDpci
4978 69791116U, // t2PLDs
4979 4230508301U, // t2PLIi12
4980 2649869U, // t2PLIi8
4981 136949517U, // t2PLIpci
4982 69791501U, // t2PLIs
4983 2682235U, // t2QADD
4984 2681301U, // t2QADD16
4985 2681404U, // t2QADD8
4986 2684352U, // t2QASX
4987 2682209U, // t2QDADD
4988 2682060U, // t2QDSUB
4989 2684098U, // t2QSAX
4990 2682073U, // t2QSUB
4991 2681263U, // t2QSUB16
4992 2681365U, // t2QSUB8
4993 2650847U, // t2RBIT
4994 43545635U, // t2REV
4995 43543033U, // t2REV16
4996 43544251U, // t2REVSH
4997 2730981U, // t2RFEDB
4998 2730981U, // t2RFEDBW
4999 2730769U, // t2RFEIA
5000 2730769U, // t2RFEIAW
5001 43528669U, // t2RORri
5002 43528669U, // t2RORrr
5003 2659759U, // t2RRX
5004 43527320U, // t2RSBri
5005 2632856U, // t2RSBrr
5006 2690200U, // t2RSBrs
5007 2681308U, // t2SADD16
5008 2681410U, // t2SADD8
5009 2684357U, // t2SASX
5010 3215U, // t2SB
5011 2632974U, // t2SBCri
5012 43527438U, // t2SBCrr
5013 43584782U, // t2SBCrs
5014 2667866U, // t2SBFX
5015 2683943U, // t2SDIV
5016 2682754U, // t2SEL
5017 4802460U, // t2SETPAN
5018 4836881U, // t2SG
5019 2681284U, // t2SHADD16
5020 2681389U, // t2SHADD8
5021 2684339U, // t2SHASX
5022 2684085U, // t2SHSAX
5023 2681246U, // t2SHSUB16
5024 2681350U, // t2SHSUB8
5025 2731306U, // t2SMC
5026 2665419U, // t2SMLABB
5027 2667149U, // t2SMLABT
5028 2665795U, // t2SMLAD
5029 2667792U, // t2SMLADX
5030 2756422U, // t2SMLAL
5031 2755538U, // t2SMLALBB
5032 2757274U, // t2SMLALBT
5033 2755973U, // t2SMLALD
5034 2757918U, // t2SMLALDX
5035 2755757U, // t2SMLALTB
5036 2757516U, // t2SMLALTT
5037 2665632U, // t2SMLATB
5038 2667397U, // t2SMLATT
5039 2665699U, // t2SMLAWB
5040 2667451U, // t2SMLAWT
5041 2665896U, // t2SMLSD
5042 2667822U, // t2SMLSDX
5043 2755984U, // t2SMLSLD
5044 2757926U, // t2SMLSLDX
5045 2665265U, // t2SMMLA
5046 2666911U, // t2SMMLAR
5047 2667060U, // t2SMMLS
5048 2666991U, // t2SMMLSR
5049 2682939U, // t2SMMUL
5050 2683345U, // t2SMMULR
5051 2682185U, // t2SMUAD
5052 2684183U, // t2SMUADX
5053 2681818U, // t2SMULBB
5054 2683554U, // t2SMULBT
5055 2666476U, // t2SMULL
5056 2682037U, // t2SMULTB
5057 2683796U, // t2SMULTT
5058 2682090U, // t2SMULWB
5059 2683842U, // t2SMULWT
5060 2682286U, // t2SMUSD
5061 2684213U, // t2SMUSDX
5062 44149753U, // t2SRSDB
5063 44674041U, // t2SRSDB_UPD
5064 44149541U, // t2SRSIA
5065 44673829U, // t2SRSIA_UPD
5066 2667134U, // t2SSAT
5067 2681322U, // t2SSAT16
5068 2684103U, // t2SSAX
5069 2681270U, // t2SSUB16
5070 2681371U, // t2SSUB8
5071 1344843557U, // t2STC2L_OFFSET
5072 1344843557U, // t2STC2L_OPTION
5073 1344843557U, // t2STC2L_POST
5074 1344843557U, // t2STC2L_PRE
5075 1344842032U, // t2STC2_OFFSET
5076 1344842032U, // t2STC2_OPTION
5077 1344842032U, // t2STC2_POST
5078 1344842032U, // t2STC2_PRE
5079 1344843624U, // t2STCL_OFFSET
5080 1344843624U, // t2STCL_OPTION
5081 1344843624U, // t2STCL_POST
5082 1344843624U, // t2STCL_PRE
5083 1344843067U, // t2STC_OFFSET
5084 1344843067U, // t2STC_OPTION
5085 1344843067U, // t2STC_POST
5086 1344843067U, // t2STC_PRE
5087 2650161U, // t2STL
5088 2649122U, // t2STLB
5089 2684226U, // t2STLEX
5090 2682104U, // t2STLEXB
5091 2665915U, // t2STLEXD
5092 2682600U, // t2STLEXH
5093 2649701U, // t2STLH
5094 2730995U, // t2STMDB
5095 942173171U, // t2STMDB_UPD
5096 43626615U, // t2STMIA
5097 983068791U, // t2STMIA_UPD
5098 2683567U, // t2STRBT
5099 942189705U, // t2STRB_POST
5100 942189705U, // t2STRB_PRE
5101 43576457U, // t2STRBi12
5102 2681993U, // t2STRBi8
5103 43560073U, // t2STRBs
5104 942198179U, // t2STRD_POST
5105 942198179U, // t2STRD_PRE
5106 2665891U, // t2STRDi8
5107 2667860U, // t2STREX
5108 2682118U, // t2STREXB
5109 2665929U, // t2STREXD
5110 2682614U, // t2STREXH
5111 2683602U, // t2STRHT
5112 942190223U, // t2STRH_POST
5113 942190223U, // t2STRH_PRE
5114 43576975U, // t2STRHi12
5115 2682511U, // t2STRHi8
5116 43560591U, // t2STRHs
5117 2683766U, // t2STRT
5118 942191113U, // t2STR_POST
5119 942191113U, // t2STR_PRE
5120 43577865U, // t2STRi12
5121 2683401U, // t2STRi8
5122 43561481U, // t2STRs
5123 45199914U, // t2SUBS_PC_LR
5124 43527374U, // t2SUBri
5125 2683999U, // t2SUBri12
5126 43527374U, // t2SUBrr
5127 43584718U, // t2SUBrs
5128 43527374U, // t2SUBspImm
5129 2683999U, // t2SUBspImm12
5130 2665407U, // t2SXTAB
5131 2664832U, // t2SXTAB16
5132 2666031U, // t2SXTAH
5133 43576514U, // t2SXTB
5134 2681232U, // t2SXTB16
5135 43577025U, // t2SXTH
5136 203975649U, // t2TBB
5137 271085115U, // t2TBH
5138 43544987U, // t2TEQri
5139 43544987U, // t2TEQrr
5140 43577755U, // t2TEQrs
5141 338275484U, // t2TSB
5142 43545473U, // t2TSTri
5143 43545473U, // t2TSTrr
5144 43578241U, // t2TSTrs
5145 2651017U, // t2TT
5146 2648949U, // t2TTA
5147 2650760U, // t2TTAT
5148 2651035U, // t2TTT
5149 2681315U, // t2UADD16
5150 2681416U, // t2UADD8
5151 2684362U, // t2UASX
5152 2667871U, // t2UBFX
5153 4802520U, // t2UDF
5154 2683948U, // t2UDIV
5155 2681292U, // t2UHADD16
5156 2681396U, // t2UHADD8
5157 2684345U, // t2UHASX
5158 2684091U, // t2UHSAX
5159 2681254U, // t2UHSUB16
5160 2681357U, // t2UHSUB8
5161 2756395U, // t2UMAAL
5162 2756428U, // t2UMLAL
5163 2666482U, // t2UMULL
5164 2681300U, // t2UQADD16
5165 2681403U, // t2UQADD8
5166 2684351U, // t2UQASX
5167 2684097U, // t2UQSAX
5168 2681262U, // t2UQSUB16
5169 2681364U, // t2UQSUB8
5170 2681383U, // t2USAD8
5171 2664959U, // t2USADA8
5172 2667139U, // t2USAT
5173 2681329U, // t2USAT16
5174 2684108U, // t2USAX
5175 2681277U, // t2USUB16
5176 2681377U, // t2USUB8
5177 2665413U, // t2UXTAB
5178 2664840U, // t2UXTAB16
5179 2666037U, // t2UXTAH
5180 43576519U, // t2UXTB
5181 2681239U, // t2UXTB16
5182 43577030U, // t2UXTH
5183 942753711U, // t2WLS
5184 1052593427U, // tADC
5185 2682199U, // tADDhirr
5186 918375767U, // tADDi3
5187 1052593495U, // tADDi8
5188 2682199U, // tADDrSP
5189 2682199U, // tADDrSPi
5190 918375767U, // tADDrr
5191 2682199U, // tADDspi
5192 2682199U, // tADDspr
5193 2650538U, // tADR
5194 1052593560U, // tAND
5195 918376939U, // tASRri
5196 1052594667U, // tASRrr
5197 1076472765U, // tB
5198 1052593440U, // tBIC
5199 4802500U, // tBKPT
5200 405393242U, // tBL
5201 875156053U, // tBLXNSr
5202 405394854U, // tBLXi
5203 875156902U, // tBLXr
5204 2733312U, // tBX
5205 2732624U, // tBXNS
5206 1076472765U, // tBcc
5207 4029761540U, // tCBNZ
5208 4029761535U, // tCBZ
5209 2650282U, // tCMNz
5210 2650395U, // tCMPhir
5211 2650395U, // tCMPi8
5212 2650395U, // tCMPr
5213 1476579934U, // tCPS
5214 1052594649U, // tEOR
5215 2732817U, // tHINT
5216 4802495U, // tHLT
5217 0U, // tInt_WIN_eh_sjlj_longjmp
5218 0U, // tInt_eh_sjlj_longjmp
5219 0U, // tInt_eh_sjlj_setjmp
5220 2732116U, // tLDMIA
5221 2681987U, // tLDRBi
5222 2681987U, // tLDRBr
5223 2682505U, // tLDRHi
5224 2682505U, // tLDRHr
5225 2682006U, // tLDRSB
5226 2682544U, // tLDRSH
5227 2683311U, // tLDRi
5228 2650543U, // tLDRpci
5229 2683311U, // tLDRr
5230 2683311U, // tLDRspi
5231 918376487U, // tLSLri
5232 1052594215U, // tLSLrr
5233 918376946U, // tLSRri
5234 1052594674U, // tLSRrr
5235 942753721U, // tMOVSr
5236 1254446164U, // tMOVi8
5237 2651220U, // tMOVr
5238 918376503U, // tMUL
5239 1254445307U, // tMVN
5240 1052594663U, // tORR
5241 0U, // tPICADD
5242 2888421663U, // tPOP
5243 2888421046U, // tPUSH
5244 2651171U, // tREV
5245 2648569U, // tREV16
5246 2649787U, // tREVSH
5247 1052594653U, // tROR
5248 2193968280U, // tRSB
5249 1052593422U, // tSBC
5250 280399U, // tSETEND
5251 942174327U, // tSTMIA_UPD
5252 2681993U, // tSTRBi
5253 2681993U, // tSTRBr
5254 2682511U, // tSTRHi
5255 2682511U, // tSTRHr
5256 2683401U, // tSTRi
5257 2683401U, // tSTRr
5258 2683401U, // tSTRspi
5259 918375630U, // tSUBi3
5260 1052593358U, // tSUBi8
5261 918375630U, // tSUBrr
5262 2682062U, // tSUBspi
5263 2731327U, // tSVC
5264 2649282U, // tSXTB
5265 2649793U, // tSXTH
5266 4364U, // tTRAP
5267 2651009U, // tTST
5268 4802395U, // tUDF
5269 2649287U, // tUXTB
5270 2649798U, // tUXTH
5271 2298U, // t__brkdiv0
5272 };
5273
5274 static const uint32_t OpInfo1[] = {
5275 0U, // PHI
5276 0U, // INLINEASM
5277 0U, // INLINEASM_BR
5278 0U, // CFI_INSTRUCTION
5279 0U, // EH_LABEL
5280 0U, // GC_LABEL
5281 0U, // ANNOTATION_LABEL
5282 0U, // KILL
5283 0U, // EXTRACT_SUBREG
5284 0U, // INSERT_SUBREG
5285 0U, // IMPLICIT_DEF
5286 0U, // INIT_UNDEF
5287 0U, // SUBREG_TO_REG
5288 0U, // COPY_TO_REGCLASS
5289 0U, // DBG_VALUE
5290 0U, // DBG_VALUE_LIST
5291 0U, // DBG_INSTR_REF
5292 0U, // DBG_PHI
5293 0U, // DBG_LABEL
5294 0U, // REG_SEQUENCE
5295 0U, // COPY
5296 0U, // COPY_LANEMASK
5297 0U, // BUNDLE
5298 0U, // LIFETIME_START
5299 0U, // LIFETIME_END
5300 0U, // PSEUDO_PROBE
5301 0U, // ARITH_FENCE
5302 0U, // STACKMAP
5303 0U, // FENTRY_CALL
5304 0U, // PATCHPOINT
5305 0U, // LOAD_STACK_GUARD
5306 0U, // PREALLOCATED_SETUP
5307 0U, // PREALLOCATED_ARG
5308 0U, // STATEPOINT
5309 0U, // LOCAL_ESCAPE
5310 0U, // FAULTING_OP
5311 0U, // PATCHABLE_OP
5312 0U, // PATCHABLE_FUNCTION_ENTER
5313 0U, // PATCHABLE_RET
5314 0U, // PATCHABLE_FUNCTION_EXIT
5315 0U, // PATCHABLE_TAIL_CALL
5316 0U, // PATCHABLE_EVENT_CALL
5317 0U, // PATCHABLE_TYPED_EVENT_CALL
5318 0U, // ICALL_BRANCH_FUNNEL
5319 0U, // FAKE_USE
5320 0U, // MEMBARRIER
5321 0U, // JUMP_TABLE_DEBUG_INFO
5322 0U, // RELOC_NONE
5323 0U, // CONVERGENCECTRL_ENTRY
5324 0U, // CONVERGENCECTRL_ANCHOR
5325 0U, // CONVERGENCECTRL_LOOP
5326 0U, // CONVERGENCECTRL_GLUE
5327 0U, // G_ASSERT_SEXT
5328 0U, // G_ASSERT_ZEXT
5329 0U, // G_ASSERT_ALIGN
5330 0U, // G_ADD
5331 0U, // G_SUB
5332 0U, // G_MUL
5333 0U, // G_SDIV
5334 0U, // G_UDIV
5335 0U, // G_SREM
5336 0U, // G_UREM
5337 0U, // G_SDIVREM
5338 0U, // G_UDIVREM
5339 0U, // G_AND
5340 0U, // G_OR
5341 0U, // G_XOR
5342 0U, // G_ABDS
5343 0U, // G_ABDU
5344 0U, // G_UAVGFLOOR
5345 0U, // G_UAVGCEIL
5346 0U, // G_SAVGFLOOR
5347 0U, // G_SAVGCEIL
5348 0U, // G_IMPLICIT_DEF
5349 0U, // G_PHI
5350 0U, // G_FRAME_INDEX
5351 0U, // G_GLOBAL_VALUE
5352 0U, // G_PTRAUTH_GLOBAL_VALUE
5353 0U, // G_CONSTANT_POOL
5354 0U, // G_EXTRACT
5355 0U, // G_UNMERGE_VALUES
5356 0U, // G_INSERT
5357 0U, // G_MERGE_VALUES
5358 0U, // G_BUILD_VECTOR
5359 0U, // G_BUILD_VECTOR_TRUNC
5360 0U, // G_CONCAT_VECTORS
5361 0U, // G_PTRTOINT
5362 0U, // G_INTTOPTR
5363 0U, // G_BITCAST
5364 0U, // G_FREEZE
5365 0U, // G_CONSTANT_FOLD_BARRIER
5366 0U, // G_INTRINSIC_FPTRUNC_ROUND
5367 0U, // G_INTRINSIC_TRUNC
5368 0U, // G_INTRINSIC_ROUND
5369 0U, // G_INTRINSIC_LRINT
5370 0U, // G_INTRINSIC_LLRINT
5371 0U, // G_INTRINSIC_ROUNDEVEN
5372 0U, // G_READCYCLECOUNTER
5373 0U, // G_READSTEADYCOUNTER
5374 0U, // G_LOAD
5375 0U, // G_SEXTLOAD
5376 0U, // G_ZEXTLOAD
5377 0U, // G_INDEXED_LOAD
5378 0U, // G_INDEXED_SEXTLOAD
5379 0U, // G_INDEXED_ZEXTLOAD
5380 0U, // G_STORE
5381 0U, // G_INDEXED_STORE
5382 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
5383 0U, // G_ATOMIC_CMPXCHG
5384 0U, // G_ATOMICRMW_XCHG
5385 0U, // G_ATOMICRMW_ADD
5386 0U, // G_ATOMICRMW_SUB
5387 0U, // G_ATOMICRMW_AND
5388 0U, // G_ATOMICRMW_NAND
5389 0U, // G_ATOMICRMW_OR
5390 0U, // G_ATOMICRMW_XOR
5391 0U, // G_ATOMICRMW_MAX
5392 0U, // G_ATOMICRMW_MIN
5393 0U, // G_ATOMICRMW_UMAX
5394 0U, // G_ATOMICRMW_UMIN
5395 0U, // G_ATOMICRMW_FADD
5396 0U, // G_ATOMICRMW_FSUB
5397 0U, // G_ATOMICRMW_FMAX
5398 0U, // G_ATOMICRMW_FMIN
5399 0U, // G_ATOMICRMW_FMAXIMUM
5400 0U, // G_ATOMICRMW_FMINIMUM
5401 0U, // G_ATOMICRMW_UINC_WRAP
5402 0U, // G_ATOMICRMW_UDEC_WRAP
5403 0U, // G_ATOMICRMW_USUB_COND
5404 0U, // G_ATOMICRMW_USUB_SAT
5405 0U, // G_FENCE
5406 0U, // G_PREFETCH
5407 0U, // G_BRCOND
5408 0U, // G_BRINDIRECT
5409 0U, // G_INVOKE_REGION_START
5410 0U, // G_INTRINSIC
5411 0U, // G_INTRINSIC_W_SIDE_EFFECTS
5412 0U, // G_INTRINSIC_CONVERGENT
5413 0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
5414 0U, // G_ANYEXT
5415 0U, // G_TRUNC
5416 0U, // G_TRUNC_SSAT_S
5417 0U, // G_TRUNC_SSAT_U
5418 0U, // G_TRUNC_USAT_U
5419 0U, // G_CONSTANT
5420 0U, // G_FCONSTANT
5421 0U, // G_VASTART
5422 0U, // G_VAARG
5423 0U, // G_SEXT
5424 0U, // G_SEXT_INREG
5425 0U, // G_ZEXT
5426 0U, // G_SHL
5427 0U, // G_LSHR
5428 0U, // G_ASHR
5429 0U, // G_FSHL
5430 0U, // G_FSHR
5431 0U, // G_ROTR
5432 0U, // G_ROTL
5433 0U, // G_ICMP
5434 0U, // G_FCMP
5435 0U, // G_SCMP
5436 0U, // G_UCMP
5437 0U, // G_SELECT
5438 0U, // G_UADDO
5439 0U, // G_UADDE
5440 0U, // G_USUBO
5441 0U, // G_USUBE
5442 0U, // G_SADDO
5443 0U, // G_SADDE
5444 0U, // G_SSUBO
5445 0U, // G_SSUBE
5446 0U, // G_UMULO
5447 0U, // G_SMULO
5448 0U, // G_UMULH
5449 0U, // G_SMULH
5450 0U, // G_UADDSAT
5451 0U, // G_SADDSAT
5452 0U, // G_USUBSAT
5453 0U, // G_SSUBSAT
5454 0U, // G_USHLSAT
5455 0U, // G_SSHLSAT
5456 0U, // G_SMULFIX
5457 0U, // G_UMULFIX
5458 0U, // G_SMULFIXSAT
5459 0U, // G_UMULFIXSAT
5460 0U, // G_SDIVFIX
5461 0U, // G_UDIVFIX
5462 0U, // G_SDIVFIXSAT
5463 0U, // G_UDIVFIXSAT
5464 0U, // G_FADD
5465 0U, // G_FSUB
5466 0U, // G_FMUL
5467 0U, // G_FMA
5468 0U, // G_FMAD
5469 0U, // G_FDIV
5470 0U, // G_FREM
5471 0U, // G_FMODF
5472 0U, // G_FPOW
5473 0U, // G_FPOWI
5474 0U, // G_FEXP
5475 0U, // G_FEXP2
5476 0U, // G_FEXP10
5477 0U, // G_FLOG
5478 0U, // G_FLOG2
5479 0U, // G_FLOG10
5480 0U, // G_FLDEXP
5481 0U, // G_FFREXP
5482 0U, // G_FNEG
5483 0U, // G_FPEXT
5484 0U, // G_FPTRUNC
5485 0U, // G_FPTOSI
5486 0U, // G_FPTOUI
5487 0U, // G_SITOFP
5488 0U, // G_UITOFP
5489 0U, // G_FPTOSI_SAT
5490 0U, // G_FPTOUI_SAT
5491 0U, // G_FABS
5492 0U, // G_FCOPYSIGN
5493 0U, // G_IS_FPCLASS
5494 0U, // G_FCANONICALIZE
5495 0U, // G_FMINNUM
5496 0U, // G_FMAXNUM
5497 0U, // G_FMINNUM_IEEE
5498 0U, // G_FMAXNUM_IEEE
5499 0U, // G_FMINIMUM
5500 0U, // G_FMAXIMUM
5501 0U, // G_FMINIMUMNUM
5502 0U, // G_FMAXIMUMNUM
5503 0U, // G_GET_FPENV
5504 0U, // G_SET_FPENV
5505 0U, // G_RESET_FPENV
5506 0U, // G_GET_FPMODE
5507 0U, // G_SET_FPMODE
5508 0U, // G_RESET_FPMODE
5509 0U, // G_GET_ROUNDING
5510 0U, // G_SET_ROUNDING
5511 0U, // G_PTR_ADD
5512 0U, // G_PTRMASK
5513 0U, // G_SMIN
5514 0U, // G_SMAX
5515 0U, // G_UMIN
5516 0U, // G_UMAX
5517 0U, // G_ABS
5518 0U, // G_LROUND
5519 0U, // G_LLROUND
5520 0U, // G_BR
5521 0U, // G_BRJT
5522 0U, // G_VSCALE
5523 0U, // G_INSERT_SUBVECTOR
5524 0U, // G_EXTRACT_SUBVECTOR
5525 0U, // G_INSERT_VECTOR_ELT
5526 0U, // G_EXTRACT_VECTOR_ELT
5527 0U, // G_SHUFFLE_VECTOR
5528 0U, // G_SPLAT_VECTOR
5529 0U, // G_STEP_VECTOR
5530 0U, // G_VECTOR_COMPRESS
5531 0U, // G_CTTZ
5532 0U, // G_CTTZ_ZERO_UNDEF
5533 0U, // G_CTLZ
5534 0U, // G_CTLZ_ZERO_UNDEF
5535 0U, // G_CTLS
5536 0U, // G_CTPOP
5537 0U, // G_BSWAP
5538 0U, // G_BITREVERSE
5539 0U, // G_FCEIL
5540 0U, // G_FCOS
5541 0U, // G_FSIN
5542 0U, // G_FSINCOS
5543 0U, // G_FTAN
5544 0U, // G_FACOS
5545 0U, // G_FASIN
5546 0U, // G_FATAN
5547 0U, // G_FATAN2
5548 0U, // G_FCOSH
5549 0U, // G_FSINH
5550 0U, // G_FTANH
5551 0U, // G_FSQRT
5552 0U, // G_FFLOOR
5553 0U, // G_FRINT
5554 0U, // G_FNEARBYINT
5555 0U, // G_ADDRSPACE_CAST
5556 0U, // G_BLOCK_ADDR
5557 0U, // G_JUMP_TABLE
5558 0U, // G_DYN_STACKALLOC
5559 0U, // G_STACKSAVE
5560 0U, // G_STACKRESTORE
5561 0U, // G_STRICT_FADD
5562 0U, // G_STRICT_FSUB
5563 0U, // G_STRICT_FMUL
5564 0U, // G_STRICT_FDIV
5565 0U, // G_STRICT_FREM
5566 0U, // G_STRICT_FMA
5567 0U, // G_STRICT_FSQRT
5568 0U, // G_STRICT_FLDEXP
5569 0U, // G_READ_REGISTER
5570 0U, // G_WRITE_REGISTER
5571 0U, // G_MEMCPY
5572 0U, // G_MEMCPY_INLINE
5573 0U, // G_MEMMOVE
5574 0U, // G_MEMSET
5575 0U, // G_BZERO
5576 0U, // G_TRAP
5577 0U, // G_DEBUGTRAP
5578 0U, // G_UBSANTRAP
5579 0U, // G_VECREDUCE_SEQ_FADD
5580 0U, // G_VECREDUCE_SEQ_FMUL
5581 0U, // G_VECREDUCE_FADD
5582 0U, // G_VECREDUCE_FMUL
5583 0U, // G_VECREDUCE_FMAX
5584 0U, // G_VECREDUCE_FMIN
5585 0U, // G_VECREDUCE_FMAXIMUM
5586 0U, // G_VECREDUCE_FMINIMUM
5587 0U, // G_VECREDUCE_ADD
5588 0U, // G_VECREDUCE_MUL
5589 0U, // G_VECREDUCE_AND
5590 0U, // G_VECREDUCE_OR
5591 0U, // G_VECREDUCE_XOR
5592 0U, // G_VECREDUCE_SMAX
5593 0U, // G_VECREDUCE_SMIN
5594 0U, // G_VECREDUCE_UMAX
5595 0U, // G_VECREDUCE_UMIN
5596 0U, // G_SBFX
5597 0U, // G_UBFX
5598 0U, // ADDSri
5599 0U, // ADDSrr
5600 0U, // ADDSrsi
5601 0U, // ADDSrsr
5602 0U, // ADJCALLSTACKDOWN
5603 0U, // ADJCALLSTACKUP
5604 0U, // ASRi
5605 0U, // ASRr
5606 0U, // ASRs1
5607 0U, // B
5608 0U, // BCCZi64
5609 0U, // BCCi64
5610 0U, // BLX_noip
5611 0U, // BLX_pred_noip
5612 0U, // BL_PUSHLR
5613 0U, // BMOVPCB_CALL
5614 0U, // BMOVPCRX_CALL
5615 0U, // BR_JTadd
5616 0U, // BR_JTm_i12
5617 0U, // BR_JTm_rs
5618 0U, // BR_JTr
5619 0U, // BX_CALL
5620 0U, // CMP_SWAP_16
5621 0U, // CMP_SWAP_32
5622 0U, // CMP_SWAP_64
5623 0U, // CMP_SWAP_8
5624 0U, // CONSTPOOL_ENTRY
5625 0U, // COPY_STRUCT_BYVAL_I32
5626 0U, // ITasm
5627 0U, // Int_eh_sjlj_dispatchsetup
5628 0U, // Int_eh_sjlj_longjmp
5629 0U, // Int_eh_sjlj_setjmp
5630 0U, // Int_eh_sjlj_setjmp_nofp
5631 0U, // Int_eh_sjlj_setup_dispatch
5632 0U, // JUMPTABLE_ADDRS
5633 0U, // JUMPTABLE_INSTS
5634 0U, // JUMPTABLE_TBB
5635 0U, // JUMPTABLE_TBH
5636 0U, // KCFI_CHECK_ARM
5637 0U, // KCFI_CHECK_Thumb1
5638 0U, // KCFI_CHECK_Thumb2
5639 0U, // LDMIA_RET
5640 128U, // LDRBT_POST
5641 16384U, // LDRConstPool
5642 128U, // LDRHTii
5643 0U, // LDRLIT_ga_abs
5644 0U, // LDRLIT_ga_pcrel
5645 0U, // LDRLIT_ga_pcrel_ldr
5646 128U, // LDRSBTii
5647 128U, // LDRSHTii
5648 128U, // LDRT_POST
5649 0U, // LEApcrel
5650 0U, // LEApcrelJT
5651 0U, // LOADDUAL
5652 0U, // LSLi
5653 0U, // LSLr
5654 0U, // LSRi
5655 0U, // LSRr
5656 0U, // LSRs1
5657 0U, // MEMCPY
5658 0U, // MLAv5
5659 0U, // MOVCCi
5660 0U, // MOVCCi16
5661 0U, // MOVCCi32imm
5662 0U, // MOVCCr
5663 0U, // MOVCCsi
5664 0U, // MOVCCsr
5665 0U, // MOVPCRX
5666 0U, // MOVTi16_ga_pcrel
5667 0U, // MOV_ga_pcrel
5668 0U, // MOV_ga_pcrel_ldr
5669 0U, // MOVi16_ga_pcrel
5670 0U, // MOVi32imm
5671 0U, // MQPRCopy
5672 0U, // MQQPRLoad
5673 0U, // MQQPRStore
5674 0U, // MQQQQPRLoad
5675 0U, // MQQQQPRStore
5676 0U, // MULv5
5677 0U, // MVE_MEMCPYLOOPINST
5678 0U, // MVE_MEMSETLOOPINST
5679 0U, // MVNCCi
5680 0U, // PICADD
5681 0U, // PICLDR
5682 0U, // PICLDRB
5683 0U, // PICLDRH
5684 0U, // PICLDRSB
5685 0U, // PICLDRSH
5686 0U, // PICSTR
5687 0U, // PICSTRB
5688 0U, // PICSTRH
5689 0U, // RORi
5690 0U, // RORr
5691 0U, // RRX
5692 16384U, // RRXi
5693 0U, // RSBSri
5694 0U, // RSBSrsi
5695 0U, // RSBSrsr
5696 0U, // SEH_EpilogEnd
5697 0U, // SEH_EpilogStart
5698 0U, // SEH_Nop
5699 0U, // SEH_Nop_Ret
5700 0U, // SEH_PrologEnd
5701 0U, // SEH_SaveFRegs
5702 0U, // SEH_SaveLR
5703 0U, // SEH_SaveRegs
5704 0U, // SEH_SaveRegs_Ret
5705 0U, // SEH_SaveSP
5706 0U, // SEH_StackAlloc
5707 0U, // SMLALv5
5708 0U, // SMULLv5
5709 0U, // SPACE
5710 0U, // STOREDUAL
5711 128U, // STRBT_POST
5712 0U, // STRBi_preidx
5713 0U, // STRBr_preidx
5714 0U, // STRH_preidx
5715 128U, // STRT_POST
5716 0U, // STRi_preidx
5717 0U, // STRr_preidx
5718 0U, // SUBS_PC_LR
5719 0U, // SUBSri
5720 0U, // SUBSrr
5721 0U, // SUBSrsi
5722 0U, // SUBSrsr
5723 0U, // SpeculationBarrierISBDSBEndBB
5724 0U, // SpeculationBarrierSBEndBB
5725 0U, // TAILJMPd
5726 0U, // TAILJMPr
5727 0U, // TAILJMPr4
5728 0U, // TCRETURNdi
5729 0U, // TCRETURNri
5730 0U, // TCRETURNrinotr12
5731 0U, // TPsoft
5732 0U, // UMLALv5
5733 0U, // UMULLv5
5734 16640U, // VLD1LNdAsm_16
5735 16640U, // VLD1LNdAsm_32
5736 16640U, // VLD1LNdAsm_8
5737 33024U, // VLD1LNdWB_fixed_Asm_16
5738 33024U, // VLD1LNdWB_fixed_Asm_32
5739 33024U, // VLD1LNdWB_fixed_Asm_8
5740 524544U, // VLD1LNdWB_register_Asm_16
5741 524544U, // VLD1LNdWB_register_Asm_32
5742 524544U, // VLD1LNdWB_register_Asm_8
5743 16640U, // VLD2LNdAsm_16
5744 16640U, // VLD2LNdAsm_32
5745 16640U, // VLD2LNdAsm_8
5746 33024U, // VLD2LNdWB_fixed_Asm_16
5747 33024U, // VLD2LNdWB_fixed_Asm_32
5748 33024U, // VLD2LNdWB_fixed_Asm_8
5749 524544U, // VLD2LNdWB_register_Asm_16
5750 524544U, // VLD2LNdWB_register_Asm_32
5751 524544U, // VLD2LNdWB_register_Asm_8
5752 16640U, // VLD2LNqAsm_16
5753 16640U, // VLD2LNqAsm_32
5754 33024U, // VLD2LNqWB_fixed_Asm_16
5755 33024U, // VLD2LNqWB_fixed_Asm_32
5756 524544U, // VLD2LNqWB_register_Asm_16
5757 524544U, // VLD2LNqWB_register_Asm_32
5758 2U, // VLD3DUPdAsm_16
5759 2U, // VLD3DUPdAsm_32
5760 2U, // VLD3DUPdAsm_8
5761 4U, // VLD3DUPdWB_fixed_Asm_16
5762 4U, // VLD3DUPdWB_fixed_Asm_32
5763 4U, // VLD3DUPdWB_fixed_Asm_8
5764 16768U, // VLD3DUPdWB_register_Asm_16
5765 16768U, // VLD3DUPdWB_register_Asm_32
5766 16768U, // VLD3DUPdWB_register_Asm_8
5767 2U, // VLD3DUPqAsm_16
5768 2U, // VLD3DUPqAsm_32
5769 2U, // VLD3DUPqAsm_8
5770 4U, // VLD3DUPqWB_fixed_Asm_16
5771 4U, // VLD3DUPqWB_fixed_Asm_32
5772 4U, // VLD3DUPqWB_fixed_Asm_8
5773 16768U, // VLD3DUPqWB_register_Asm_16
5774 16768U, // VLD3DUPqWB_register_Asm_32
5775 16768U, // VLD3DUPqWB_register_Asm_8
5776 16640U, // VLD3LNdAsm_16
5777 16640U, // VLD3LNdAsm_32
5778 16640U, // VLD3LNdAsm_8
5779 33024U, // VLD3LNdWB_fixed_Asm_16
5780 33024U, // VLD3LNdWB_fixed_Asm_32
5781 33024U, // VLD3LNdWB_fixed_Asm_8
5782 524544U, // VLD3LNdWB_register_Asm_16
5783 524544U, // VLD3LNdWB_register_Asm_32
5784 524544U, // VLD3LNdWB_register_Asm_8
5785 16640U, // VLD3LNqAsm_16
5786 16640U, // VLD3LNqAsm_32
5787 33024U, // VLD3LNqWB_fixed_Asm_16
5788 33024U, // VLD3LNqWB_fixed_Asm_32
5789 524544U, // VLD3LNqWB_register_Asm_16
5790 524544U, // VLD3LNqWB_register_Asm_32
5791 518U, // VLD3dAsm_16
5792 518U, // VLD3dAsm_32
5793 518U, // VLD3dAsm_8
5794 646U, // VLD3dWB_fixed_Asm_16
5795 646U, // VLD3dWB_fixed_Asm_32
5796 646U, // VLD3dWB_fixed_Asm_8
5797 49926U, // VLD3dWB_register_Asm_16
5798 49926U, // VLD3dWB_register_Asm_32
5799 49926U, // VLD3dWB_register_Asm_8
5800 2U, // VLD3qAsm_16
5801 2U, // VLD3qAsm_32
5802 2U, // VLD3qAsm_8
5803 4U, // VLD3qWB_fixed_Asm_16
5804 4U, // VLD3qWB_fixed_Asm_32
5805 4U, // VLD3qWB_fixed_Asm_8
5806 16768U, // VLD3qWB_register_Asm_16
5807 16768U, // VLD3qWB_register_Asm_32
5808 16768U, // VLD3qWB_register_Asm_8
5809 2U, // VLD4DUPdAsm_16
5810 2U, // VLD4DUPdAsm_32
5811 2U, // VLD4DUPdAsm_8
5812 4U, // VLD4DUPdWB_fixed_Asm_16
5813 4U, // VLD4DUPdWB_fixed_Asm_32
5814 4U, // VLD4DUPdWB_fixed_Asm_8
5815 16768U, // VLD4DUPdWB_register_Asm_16
5816 16768U, // VLD4DUPdWB_register_Asm_32
5817 16768U, // VLD4DUPdWB_register_Asm_8
5818 2U, // VLD4DUPqAsm_16
5819 2U, // VLD4DUPqAsm_32
5820 2U, // VLD4DUPqAsm_8
5821 4U, // VLD4DUPqWB_fixed_Asm_16
5822 4U, // VLD4DUPqWB_fixed_Asm_32
5823 4U, // VLD4DUPqWB_fixed_Asm_8
5824 16768U, // VLD4DUPqWB_register_Asm_16
5825 16768U, // VLD4DUPqWB_register_Asm_32
5826 16768U, // VLD4DUPqWB_register_Asm_8
5827 16640U, // VLD4LNdAsm_16
5828 16640U, // VLD4LNdAsm_32
5829 16640U, // VLD4LNdAsm_8
5830 33024U, // VLD4LNdWB_fixed_Asm_16
5831 33024U, // VLD4LNdWB_fixed_Asm_32
5832 33024U, // VLD4LNdWB_fixed_Asm_8
5833 524544U, // VLD4LNdWB_register_Asm_16
5834 524544U, // VLD4LNdWB_register_Asm_32
5835 524544U, // VLD4LNdWB_register_Asm_8
5836 16640U, // VLD4LNqAsm_16
5837 16640U, // VLD4LNqAsm_32
5838 33024U, // VLD4LNqWB_fixed_Asm_16
5839 33024U, // VLD4LNqWB_fixed_Asm_32
5840 524544U, // VLD4LNqWB_register_Asm_16
5841 524544U, // VLD4LNqWB_register_Asm_32
5842 518U, // VLD4dAsm_16
5843 518U, // VLD4dAsm_32
5844 518U, // VLD4dAsm_8
5845 646U, // VLD4dWB_fixed_Asm_16
5846 646U, // VLD4dWB_fixed_Asm_32
5847 646U, // VLD4dWB_fixed_Asm_8
5848 49926U, // VLD4dWB_register_Asm_16
5849 49926U, // VLD4dWB_register_Asm_32
5850 49926U, // VLD4dWB_register_Asm_8
5851 2U, // VLD4qAsm_16
5852 2U, // VLD4qAsm_32
5853 2U, // VLD4qAsm_8
5854 4U, // VLD4qWB_fixed_Asm_16
5855 4U, // VLD4qWB_fixed_Asm_32
5856 4U, // VLD4qWB_fixed_Asm_8
5857 16768U, // VLD4qWB_register_Asm_16
5858 16768U, // VLD4qWB_register_Asm_32
5859 16768U, // VLD4qWB_register_Asm_8
5860 0U, // VMOVD0
5861 0U, // VMOVDcc
5862 0U, // VMOVHcc
5863 0U, // VMOVQ0
5864 0U, // VMOVScc
5865 16640U, // VST1LNdAsm_16
5866 16640U, // VST1LNdAsm_32
5867 16640U, // VST1LNdAsm_8
5868 33024U, // VST1LNdWB_fixed_Asm_16
5869 33024U, // VST1LNdWB_fixed_Asm_32
5870 33024U, // VST1LNdWB_fixed_Asm_8
5871 524544U, // VST1LNdWB_register_Asm_16
5872 524544U, // VST1LNdWB_register_Asm_32
5873 524544U, // VST1LNdWB_register_Asm_8
5874 16640U, // VST2LNdAsm_16
5875 16640U, // VST2LNdAsm_32
5876 16640U, // VST2LNdAsm_8
5877 33024U, // VST2LNdWB_fixed_Asm_16
5878 33024U, // VST2LNdWB_fixed_Asm_32
5879 33024U, // VST2LNdWB_fixed_Asm_8
5880 524544U, // VST2LNdWB_register_Asm_16
5881 524544U, // VST2LNdWB_register_Asm_32
5882 524544U, // VST2LNdWB_register_Asm_8
5883 16640U, // VST2LNqAsm_16
5884 16640U, // VST2LNqAsm_32
5885 33024U, // VST2LNqWB_fixed_Asm_16
5886 33024U, // VST2LNqWB_fixed_Asm_32
5887 524544U, // VST2LNqWB_register_Asm_16
5888 524544U, // VST2LNqWB_register_Asm_32
5889 16640U, // VST3LNdAsm_16
5890 16640U, // VST3LNdAsm_32
5891 16640U, // VST3LNdAsm_8
5892 33024U, // VST3LNdWB_fixed_Asm_16
5893 33024U, // VST3LNdWB_fixed_Asm_32
5894 33024U, // VST3LNdWB_fixed_Asm_8
5895 524544U, // VST3LNdWB_register_Asm_16
5896 524544U, // VST3LNdWB_register_Asm_32
5897 524544U, // VST3LNdWB_register_Asm_8
5898 16640U, // VST3LNqAsm_16
5899 16640U, // VST3LNqAsm_32
5900 33024U, // VST3LNqWB_fixed_Asm_16
5901 33024U, // VST3LNqWB_fixed_Asm_32
5902 524544U, // VST3LNqWB_register_Asm_16
5903 524544U, // VST3LNqWB_register_Asm_32
5904 518U, // VST3dAsm_16
5905 518U, // VST3dAsm_32
5906 518U, // VST3dAsm_8
5907 646U, // VST3dWB_fixed_Asm_16
5908 646U, // VST3dWB_fixed_Asm_32
5909 646U, // VST3dWB_fixed_Asm_8
5910 49926U, // VST3dWB_register_Asm_16
5911 49926U, // VST3dWB_register_Asm_32
5912 49926U, // VST3dWB_register_Asm_8
5913 2U, // VST3qAsm_16
5914 2U, // VST3qAsm_32
5915 2U, // VST3qAsm_8
5916 4U, // VST3qWB_fixed_Asm_16
5917 4U, // VST3qWB_fixed_Asm_32
5918 4U, // VST3qWB_fixed_Asm_8
5919 16768U, // VST3qWB_register_Asm_16
5920 16768U, // VST3qWB_register_Asm_32
5921 16768U, // VST3qWB_register_Asm_8
5922 16640U, // VST4LNdAsm_16
5923 16640U, // VST4LNdAsm_32
5924 16640U, // VST4LNdAsm_8
5925 33024U, // VST4LNdWB_fixed_Asm_16
5926 33024U, // VST4LNdWB_fixed_Asm_32
5927 33024U, // VST4LNdWB_fixed_Asm_8
5928 524544U, // VST4LNdWB_register_Asm_16
5929 524544U, // VST4LNdWB_register_Asm_32
5930 524544U, // VST4LNdWB_register_Asm_8
5931 16640U, // VST4LNqAsm_16
5932 16640U, // VST4LNqAsm_32
5933 33024U, // VST4LNqWB_fixed_Asm_16
5934 33024U, // VST4LNqWB_fixed_Asm_32
5935 524544U, // VST4LNqWB_register_Asm_16
5936 524544U, // VST4LNqWB_register_Asm_32
5937 518U, // VST4dAsm_16
5938 518U, // VST4dAsm_32
5939 518U, // VST4dAsm_8
5940 646U, // VST4dWB_fixed_Asm_16
5941 646U, // VST4dWB_fixed_Asm_32
5942 646U, // VST4dWB_fixed_Asm_8
5943 49926U, // VST4dWB_register_Asm_16
5944 49926U, // VST4dWB_register_Asm_32
5945 49926U, // VST4dWB_register_Asm_8
5946 2U, // VST4qAsm_16
5947 2U, // VST4qAsm_32
5948 2U, // VST4qAsm_8
5949 4U, // VST4qWB_fixed_Asm_16
5950 4U, // VST4qWB_fixed_Asm_32
5951 4U, // VST4qWB_fixed_Asm_8
5952 16768U, // VST4qWB_register_Asm_16
5953 16768U, // VST4qWB_register_Asm_32
5954 16768U, // VST4qWB_register_Asm_8
5955 0U, // WIN__CHKSTK
5956 0U, // WIN__DBZCHK
5957 0U, // t2ADDSri
5958 0U, // t2ADDSrr
5959 0U, // t2ADDSrs
5960 0U, // t2BF_LabelPseudo
5961 0U, // t2BR_JT
5962 0U, // t2CALL_BTI
5963 0U, // t2DoLoopStart
5964 0U, // t2DoLoopStartTP
5965 0U, // t2LDMIA_RET
5966 0U, // t2LDRB_OFFSET_imm
5967 896U, // t2LDRB_POST_imm
5968 0U, // t2LDRB_PRE_imm
5969 16384U, // t2LDRBpcrel
5970 16384U, // t2LDRConstPool
5971 0U, // t2LDRH_OFFSET_imm
5972 896U, // t2LDRH_POST_imm
5973 0U, // t2LDRH_PRE_imm
5974 16384U, // t2LDRHpcrel
5975 0U, // t2LDRLIT_ga_pcrel
5976 0U, // t2LDRSB_OFFSET_imm
5977 896U, // t2LDRSB_POST_imm
5978 0U, // t2LDRSB_PRE_imm
5979 16384U, // t2LDRSBpcrel
5980 0U, // t2LDRSH_OFFSET_imm
5981 896U, // t2LDRSH_POST_imm
5982 0U, // t2LDRSH_PRE_imm
5983 16384U, // t2LDRSHpcrel
5984 896U, // t2LDR_POST_imm
5985 0U, // t2LDR_PRE_imm
5986 0U, // t2LDRpci_pic
5987 16384U, // t2LDRpcrel
5988 0U, // t2LEApcrel
5989 0U, // t2LEApcrelJT
5990 0U, // t2LoopDec
5991 0U, // t2LoopEnd
5992 0U, // t2LoopEndDec
5993 0U, // t2MOVCCasr
5994 0U, // t2MOVCCi
5995 0U, // t2MOVCCi16
5996 0U, // t2MOVCCi32imm
5997 0U, // t2MOVCClsl
5998 0U, // t2MOVCClsr
5999 0U, // t2MOVCCr
6000 0U, // t2MOVCCror
6001 1024U, // t2MOVSsi
6002 1152U, // t2MOVSsr
6003 0U, // t2MOVTi16_ga_pcrel
6004 0U, // t2MOV_ga_pcrel
6005 0U, // t2MOVi16_ga_pcrel
6006 0U, // t2MOVi32imm
6007 1024U, // t2MOVsi
6008 1152U, // t2MOVsr
6009 0U, // t2MVNCCi
6010 0U, // t2RSBSri
6011 0U, // t2RSBSrs
6012 0U, // t2STRB_OFFSET_imm
6013 896U, // t2STRB_POST_imm
6014 0U, // t2STRB_PRE_imm
6015 0U, // t2STRB_preidx
6016 0U, // t2STRH_OFFSET_imm
6017 896U, // t2STRH_POST_imm
6018 0U, // t2STRH_PRE_imm
6019 0U, // t2STRH_preidx
6020 896U, // t2STR_POST_imm
6021 0U, // t2STR_PRE_imm
6022 0U, // t2STR_preidx
6023 0U, // t2SUBSri
6024 0U, // t2SUBSrr
6025 0U, // t2SUBSrs
6026 0U, // t2SpeculationBarrierISBDSBEndBB
6027 0U, // t2SpeculationBarrierSBEndBB
6028 0U, // t2TBB_JT
6029 0U, // t2TBH_JT
6030 0U, // t2WhileLoopSetup
6031 0U, // t2WhileLoopStart
6032 0U, // t2WhileLoopStartLR
6033 0U, // t2WhileLoopStartTP
6034 0U, // tADCS
6035 0U, // tADDSi3
6036 0U, // tADDSi8
6037 0U, // tADDSrr
6038 0U, // tADDframe
6039 0U, // tADJCALLSTACKDOWN
6040 0U, // tADJCALLSTACKUP
6041 0U, // tBLXNS_CALL
6042 0U, // tBLXr_noip
6043 0U, // tBL_PUSHLR
6044 0U, // tBRIND
6045 0U, // tBR_JTr
6046 0U, // tBXNS_RET
6047 0U, // tBX_CALL
6048 0U, // tBX_RET
6049 0U, // tBX_RET_vararg
6050 0U, // tBfar
6051 0U, // tCMP_SWAP_16
6052 0U, // tCMP_SWAP_32
6053 0U, // tCMP_SWAP_8
6054 0U, // tLDMIA_UPD
6055 16384U, // tLDRConstPool
6056 0U, // tLDRLIT_ga_abs
6057 0U, // tLDRLIT_ga_pcrel
6058 0U, // tLDR_postidx
6059 0U, // tLDRpci_pic
6060 0U, // tLEApcrel
6061 0U, // tLEApcrelJT
6062 0U, // tLSLSri
6063 0U, // tMOVCCr_pseudo
6064 0U, // tMOVi32imm
6065 0U, // tPOP_RET
6066 0U, // tRSBS
6067 0U, // tSBCS
6068 0U, // tSUBSi3
6069 0U, // tSUBSi8
6070 0U, // tSUBSrr
6071 0U, // tTAILJMPd
6072 0U, // tTAILJMPdND
6073 0U, // tTAILJMPr
6074 0U, // tTBB_JT
6075 0U, // tTBH_JT
6076 0U, // tTPsoft
6077 1048576U, // ADCri
6078 0U, // ADCrr
6079 1572864U, // ADCrsi
6080 0U, // ADCrsr
6081 1048576U, // ADDri
6082 0U, // ADDrr
6083 1572864U, // ADDrsi
6084 0U, // ADDrsr
6085 1280U, // ADR
6086 2U, // AESD
6087 2U, // AESE
6088 2U, // AESIMC
6089 2U, // AESMC
6090 1048576U, // ANDri
6091 0U, // ANDrr
6092 1572864U, // ANDrsi
6093 0U, // ANDrsr
6094 520U, // BF16VDOTI_VDOTD
6095 520U, // BF16VDOTI_VDOTQ
6096 2U, // BF16VDOTS_VDOTD
6097 2U, // BF16VDOTS_VDOTQ
6098 2U, // BF16_VCVT
6099 2U, // BF16_VCVTB
6100 2U, // BF16_VCVTT
6101 1408U, // BFC
6102 2098688U, // BFI
6103 1048576U, // BICri
6104 0U, // BICrr
6105 1572864U, // BICrsi
6106 0U, // BICrsr
6107 0U, // BKPT
6108 0U, // BL
6109 0U, // BLX
6110 2U, // BLX_pred
6111 0U, // BLXi
6112 2U, // BL_pred
6113 0U, // BX
6114 2U, // BXJ
6115 0U, // BX_RET
6116 2U, // BX_pred
6117 2U, // Bcc
6118 2U, // CDE_CX1
6119 16778U, // CDE_CX1A
6120 0U, // CDE_CX1D
6121 524U, // CDE_CX1DA
6122 16768U, // CDE_CX2
6123 524682U, // CDE_CX2A
6124 526U, // CDE_CX2D
6125 2687756U, // CDE_CX2DA
6126 524672U, // CDE_CX3
6127 34079114U, // CDE_CX3A
6128 2687758U, // CDE_CX3D
6129 70320908U, // CDE_CX3DA
6130 2U, // CDE_VCX1A_fpdp
6131 2U, // CDE_VCX1A_fpsp
6132 16778U, // CDE_VCX1A_vec
6133 2U, // CDE_VCX1_fpdp
6134 2U, // CDE_VCX1_fpsp
6135 17930U, // CDE_VCX1_vec
6136 18048U, // CDE_VCX2A_fpdp
6137 18048U, // CDE_VCX2A_fpsp
6138 524682U, // CDE_VCX2A_vec
6139 16768U, // CDE_VCX2_fpdp
6140 16768U, // CDE_VCX2_fpsp
6141 3671562U, // CDE_VCX2_vec
6142 4195968U, // CDE_VCX3A_fpdp
6143 4195968U, // CDE_VCX3A_fpsp
6144 34079114U, // CDE_VCX3A_vec
6145 524672U, // CDE_VCX3_fpdp
6146 524672U, // CDE_VCX3_fpsp
6147 37225994U, // CDE_VCX3_vec
6148 82704U, // CDP
6149 0U, // CDP2
6150 0U, // CLREX
6151 16384U, // CLZ
6152 1792U, // CMNri
6153 16384U, // CMNzrr
6154 1920U, // CMNzrsi
6155 1152U, // CMNzrsr
6156 1792U, // CMPri
6157 16384U, // CMPrr
6158 1920U, // CMPrsi
6159 1152U, // CMPrsr
6160 0U, // CPS1p
6161 2U, // CPS2p
6162 17920U, // CPS3p
6163 17920U, // CRC32B
6164 17920U, // CRC32CB
6165 17920U, // CRC32CH
6166 17920U, // CRC32CW
6167 17920U, // CRC32H
6168 17920U, // CRC32W
6169 2U, // DBG
6170 0U, // DMB
6171 0U, // DSB
6172 1048576U, // EORri
6173 0U, // EORrr
6174 1572864U, // EORrsi
6175 0U, // EORrsr
6176 0U, // ERET
6177 18U, // FCONSTD
6178 2048U, // FCONSTH
6179 2048U, // FCONSTS
6180 532U, // FLDMXDB_UPD
6181 18560U, // FLDMXIA
6182 532U, // FLDMXIA_UPD
6183 0U, // FMSTAT
6184 532U, // FSTMXDB_UPD
6185 18560U, // FSTMXIA
6186 532U, // FSTMXIA_UPD
6187 2U, // HINT
6188 0U, // HLT
6189 0U, // HVC
6190 0U, // ISB
6191 128U, // LDA
6192 128U, // LDAB
6193 128U, // LDAEX
6194 128U, // LDAEXB
6195 0U, // LDAEXD
6196 128U, // LDAEXH
6197 128U, // LDAH
6198 0U, // LDC2L_OFFSET
6199 2304U, // LDC2L_OPTION
6200 2432U, // LDC2L_POST
6201 0U, // LDC2L_PRE
6202 0U, // LDC2_OFFSET
6203 2304U, // LDC2_OPTION
6204 2432U, // LDC2_POST
6205 0U, // LDC2_PRE
6206 2582U, // LDCL_OFFSET
6207 4721302U, // LDCL_OPTION
6208 5245590U, // LDCL_POST
6209 2838U, // LDCL_PRE
6210 2582U, // LDC_OFFSET
6211 4721302U, // LDC_OPTION
6212 5245590U, // LDC_POST
6213 2838U, // LDC_PRE
6214 18560U, // LDMDA
6215 532U, // LDMDA_UPD
6216 18560U, // LDMDB
6217 532U, // LDMDB_UPD
6218 18560U, // LDMIA
6219 532U, // LDMIA_UPD
6220 18560U, // LDMIB
6221 532U, // LDMIB_UPD
6222 5769856U, // LDRBT_POST_IMM
6223 5769856U, // LDRBT_POST_REG
6224 5769856U, // LDRB_POST_IMM
6225 5769856U, // LDRB_POST_REG
6226 2944U, // LDRB_PRE_IMM
6227 3072U, // LDRB_PRE_REG
6228 3200U, // LDRBi12
6229 3328U, // LDRBrs
6230 6291456U, // LDRD
6231 40370176U, // LDRD_POST
6232 7340032U, // LDRD_PRE
6233 128U, // LDREX
6234 128U, // LDREXB
6235 0U, // LDREXD
6236 128U, // LDREXH
6237 3456U, // LDRH
6238 7867008U, // LDRHTi
6239 8391296U, // LDRHTr
6240 8915584U, // LDRH_POST
6241 3584U, // LDRH_PRE
6242 3456U, // LDRSB
6243 7867008U, // LDRSBTi
6244 8391296U, // LDRSBTr
6245 8915584U, // LDRSB_POST
6246 3584U, // LDRSB_PRE
6247 3456U, // LDRSH
6248 7867008U, // LDRSHTi
6249 8391296U, // LDRSHTr
6250 8915584U, // LDRSH_POST
6251 3584U, // LDRSH_PRE
6252 5769856U, // LDRT_POST_IMM
6253 5769856U, // LDRT_POST_REG
6254 5769856U, // LDR_POST_IMM
6255 5769856U, // LDR_POST_REG
6256 2944U, // LDR_PRE_IMM
6257 3072U, // LDR_PRE_REG
6258 3200U, // LDRcp
6259 3200U, // LDRi12
6260 3328U, // LDRrs
6261 103908112U, // MCR
6262 3712U, // MCR2
6263 137462544U, // MCRR
6264 9437568U, // MCRR2
6265 33554432U, // MLA
6266 33554432U, // MLS
6267 0U, // MOVPCLR
6268 17920U, // MOVTi16
6269 1792U, // MOVi
6270 16384U, // MOVi16
6271 16384U, // MOVr
6272 16384U, // MOVr_TC
6273 1920U, // MOVsi
6274 1152U, // MOVsr
6275 115480U, // MRC
6276 3712U, // MRC2
6277 0U, // MRRC
6278 0U, // MRRC2
6279 26U, // MRS
6280 3840U, // MRSbanked
6281 28U, // MRSsys
6282 528U, // MSR
6283 0U, // MSRbanked
6284 30U, // MSRi
6285 0U, // MUL
6286 524288U, // MVE_ASRLi
6287 524288U, // MVE_ASRLr
6288 2U, // MVE_DLSTP_16
6289 2U, // MVE_DLSTP_32
6290 2U, // MVE_DLSTP_64
6291 2U, // MVE_DLSTP_8
6292 0U, // MVE_LCTP
6293 0U, // MVE_LETP
6294 524288U, // MVE_LSLLi
6295 524288U, // MVE_LSLLr
6296 524288U, // MVE_LSRL
6297 17920U, // MVE_SQRSHR
6298 9961472U, // MVE_SQRSHRL
6299 17920U, // MVE_SQSHL
6300 524288U, // MVE_SQSHLL
6301 17920U, // MVE_SRSHR
6302 524288U, // MVE_SRSHRL
6303 17920U, // MVE_UQRSHL
6304 9961472U, // MVE_UQRSHLL
6305 17920U, // MVE_UQSHL
6306 524288U, // MVE_UQSHLL
6307 17920U, // MVE_URSHR
6308 524288U, // MVE_URSHRL
6309 3671552U, // MVE_VABAVs16
6310 3671552U, // MVE_VABAVs32
6311 3671552U, // MVE_VABAVs8
6312 3671552U, // MVE_VABAVu16
6313 3671552U, // MVE_VABAVu32
6314 3671552U, // MVE_VABAVu8
6315 0U, // MVE_VABDf16
6316 0U, // MVE_VABDf32
6317 0U, // MVE_VABDs16
6318 0U, // MVE_VABDs32
6319 0U, // MVE_VABDs8
6320 0U, // MVE_VABDu16
6321 0U, // MVE_VABDu32
6322 0U, // MVE_VABDu8
6323 16384U, // MVE_VABSf16
6324 16384U, // MVE_VABSf32
6325 16384U, // MVE_VABSs16
6326 16384U, // MVE_VABSs32
6327 16384U, // MVE_VABSs8
6328 3671552U, // MVE_VADC
6329 3671552U, // MVE_VADCI
6330 524288U, // MVE_VADDLVs32acc
6331 0U, // MVE_VADDLVs32no_acc
6332 524288U, // MVE_VADDLVu32acc
6333 0U, // MVE_VADDLVu32no_acc
6334 17920U, // MVE_VADDVs16acc
6335 16384U, // MVE_VADDVs16no_acc
6336 17920U, // MVE_VADDVs32acc
6337 16384U, // MVE_VADDVs32no_acc
6338 17920U, // MVE_VADDVs8acc
6339 16384U, // MVE_VADDVs8no_acc
6340 17920U, // MVE_VADDVu16acc
6341 16384U, // MVE_VADDVu16no_acc
6342 17920U, // MVE_VADDVu32acc
6343 16384U, // MVE_VADDVu32no_acc
6344 17920U, // MVE_VADDVu8acc
6345 16384U, // MVE_VADDVu8no_acc
6346 0U, // MVE_VADD_qr_f16
6347 0U, // MVE_VADD_qr_f32
6348 0U, // MVE_VADD_qr_i16
6349 0U, // MVE_VADD_qr_i32
6350 0U, // MVE_VADD_qr_i8
6351 0U, // MVE_VADDf16
6352 0U, // MVE_VADDf32
6353 0U, // MVE_VADDi16
6354 0U, // MVE_VADDi32
6355 0U, // MVE_VADDi8
6356 0U, // MVE_VAND
6357 0U, // MVE_VBIC
6358 3968U, // MVE_VBICimmi16
6359 3968U, // MVE_VBICimmi32
6360 0U, // MVE_VBRSR16
6361 0U, // MVE_VBRSR32
6362 0U, // MVE_VBRSR8
6363 33554432U, // MVE_VCADDf16
6364 33554432U, // MVE_VCADDf32
6365 33554432U, // MVE_VCADDi16
6366 33554432U, // MVE_VCADDi32
6367 33554432U, // MVE_VCADDi8
6368 16384U, // MVE_VCLSs16
6369 16384U, // MVE_VCLSs32
6370 16384U, // MVE_VCLSs8
6371 16384U, // MVE_VCLZs16
6372 16384U, // MVE_VCLZs32
6373 16384U, // MVE_VCLZs8
6374 37225984U, // MVE_VCMLAf16
6375 37225984U, // MVE_VCMLAf32
6376 0U, // MVE_VCMPf16
6377 0U, // MVE_VCMPf16r
6378 0U, // MVE_VCMPf32
6379 0U, // MVE_VCMPf32r
6380 0U, // MVE_VCMPi16
6381 0U, // MVE_VCMPi16r
6382 0U, // MVE_VCMPi32
6383 0U, // MVE_VCMPi32r
6384 0U, // MVE_VCMPi8
6385 0U, // MVE_VCMPi8r
6386 0U, // MVE_VCMPs16
6387 0U, // MVE_VCMPs16r
6388 0U, // MVE_VCMPs32
6389 0U, // MVE_VCMPs32r
6390 0U, // MVE_VCMPs8
6391 0U, // MVE_VCMPs8r
6392 0U, // MVE_VCMPu16
6393 0U, // MVE_VCMPu16r
6394 0U, // MVE_VCMPu32
6395 0U, // MVE_VCMPu32r
6396 0U, // MVE_VCMPu8
6397 0U, // MVE_VCMPu8r
6398 33554432U, // MVE_VCMULf16
6399 33554432U, // MVE_VCMULf32
6400 2U, // MVE_VCTP16
6401 2U, // MVE_VCTP32
6402 2U, // MVE_VCTP64
6403 2U, // MVE_VCTP8
6404 2U, // MVE_VCVTf16f32bh
6405 2U, // MVE_VCVTf16f32th
6406 536U, // MVE_VCVTf16s16_fix
6407 0U, // MVE_VCVTf16s16n
6408 536U, // MVE_VCVTf16u16_fix
6409 0U, // MVE_VCVTf16u16n
6410 0U, // MVE_VCVTf32f16bh
6411 0U, // MVE_VCVTf32f16th
6412 536U, // MVE_VCVTf32s32_fix
6413 0U, // MVE_VCVTf32s32n
6414 536U, // MVE_VCVTf32u32_fix
6415 0U, // MVE_VCVTf32u32n
6416 536U, // MVE_VCVTs16f16_fix
6417 0U, // MVE_VCVTs16f16a
6418 0U, // MVE_VCVTs16f16m
6419 0U, // MVE_VCVTs16f16n
6420 0U, // MVE_VCVTs16f16p
6421 0U, // MVE_VCVTs16f16z
6422 536U, // MVE_VCVTs32f32_fix
6423 0U, // MVE_VCVTs32f32a
6424 0U, // MVE_VCVTs32f32m
6425 0U, // MVE_VCVTs32f32n
6426 0U, // MVE_VCVTs32f32p
6427 0U, // MVE_VCVTs32f32z
6428 536U, // MVE_VCVTu16f16_fix
6429 0U, // MVE_VCVTu16f16a
6430 0U, // MVE_VCVTu16f16m
6431 0U, // MVE_VCVTu16f16n
6432 0U, // MVE_VCVTu16f16p
6433 0U, // MVE_VCVTu16f16z
6434 536U, // MVE_VCVTu32f32_fix
6435 0U, // MVE_VCVTu32f32a
6436 0U, // MVE_VCVTu32f32m
6437 0U, // MVE_VCVTu32f32n
6438 0U, // MVE_VCVTu32f32p
6439 0U, // MVE_VCVTu32f32z
6440 3670016U, // MVE_VDDUPu16
6441 3670016U, // MVE_VDDUPu32
6442 3670016U, // MVE_VDDUPu8
6443 16384U, // MVE_VDUP16
6444 16384U, // MVE_VDUP32
6445 16384U, // MVE_VDUP8
6446 37224448U, // MVE_VDWDUPu16
6447 37224448U, // MVE_VDWDUPu32
6448 37224448U, // MVE_VDWDUPu8
6449 0U, // MVE_VEOR
6450 3671552U, // MVE_VFMA_qr_Sf16
6451 3671552U, // MVE_VFMA_qr_Sf32
6452 3671552U, // MVE_VFMA_qr_f16
6453 3671552U, // MVE_VFMA_qr_f32
6454 3671552U, // MVE_VFMAf16
6455 3671552U, // MVE_VFMAf32
6456 3671552U, // MVE_VFMSf16
6457 3671552U, // MVE_VFMSf32
6458 0U, // MVE_VHADD_qr_s16
6459 0U, // MVE_VHADD_qr_s32
6460 0U, // MVE_VHADD_qr_s8
6461 0U, // MVE_VHADD_qr_u16
6462 0U, // MVE_VHADD_qr_u32
6463 0U, // MVE_VHADD_qr_u8
6464 0U, // MVE_VHADDs16
6465 0U, // MVE_VHADDs32
6466 0U, // MVE_VHADDs8
6467 0U, // MVE_VHADDu16
6468 0U, // MVE_VHADDu32
6469 0U, // MVE_VHADDu8
6470 33554432U, // MVE_VHCADDs16
6471 33554432U, // MVE_VHCADDs32
6472 33554432U, // MVE_VHCADDs8
6473 0U, // MVE_VHSUB_qr_s16
6474 0U, // MVE_VHSUB_qr_s32
6475 0U, // MVE_VHSUB_qr_s8
6476 0U, // MVE_VHSUB_qr_u16
6477 0U, // MVE_VHSUB_qr_u32
6478 0U, // MVE_VHSUB_qr_u8
6479 0U, // MVE_VHSUBs16
6480 0U, // MVE_VHSUBs32
6481 0U, // MVE_VHSUBs8
6482 0U, // MVE_VHSUBu16
6483 0U, // MVE_VHSUBu32
6484 0U, // MVE_VHSUBu8
6485 3670016U, // MVE_VIDUPu16
6486 3670016U, // MVE_VIDUPu32
6487 3670016U, // MVE_VIDUPu8
6488 37224448U, // MVE_VIWDUPu16
6489 37224448U, // MVE_VIWDUPu32
6490 37224448U, // MVE_VIWDUPu8
6491 0U, // MVE_VLD20_16
6492 0U, // MVE_VLD20_16_wb
6493 0U, // MVE_VLD20_32
6494 0U, // MVE_VLD20_32_wb
6495 0U, // MVE_VLD20_8
6496 0U, // MVE_VLD20_8_wb
6497 0U, // MVE_VLD21_16
6498 0U, // MVE_VLD21_16_wb
6499 0U, // MVE_VLD21_32
6500 0U, // MVE_VLD21_32_wb
6501 0U, // MVE_VLD21_8
6502 0U, // MVE_VLD21_8_wb
6503 0U, // MVE_VLD40_16
6504 0U, // MVE_VLD40_16_wb
6505 0U, // MVE_VLD40_32
6506 0U, // MVE_VLD40_32_wb
6507 0U, // MVE_VLD40_8
6508 0U, // MVE_VLD40_8_wb
6509 0U, // MVE_VLD41_16
6510 0U, // MVE_VLD41_16_wb
6511 0U, // MVE_VLD41_32
6512 0U, // MVE_VLD41_32_wb
6513 0U, // MVE_VLD41_8
6514 0U, // MVE_VLD41_8_wb
6515 0U, // MVE_VLD42_16
6516 0U, // MVE_VLD42_16_wb
6517 0U, // MVE_VLD42_32
6518 0U, // MVE_VLD42_32_wb
6519 0U, // MVE_VLD42_8
6520 0U, // MVE_VLD42_8_wb
6521 0U, // MVE_VLD43_16
6522 0U, // MVE_VLD43_16_wb
6523 0U, // MVE_VLD43_32
6524 0U, // MVE_VLD43_32_wb
6525 0U, // MVE_VLD43_8
6526 0U, // MVE_VLD43_8_wb
6527 4096U, // MVE_VLDRBS16
6528 133760U, // MVE_VLDRBS16_post
6529 4224U, // MVE_VLDRBS16_pre
6530 4352U, // MVE_VLDRBS16_rq
6531 4096U, // MVE_VLDRBS32
6532 133760U, // MVE_VLDRBS32_post
6533 4224U, // MVE_VLDRBS32_pre
6534 4352U, // MVE_VLDRBS32_rq
6535 4096U, // MVE_VLDRBU16
6536 133760U, // MVE_VLDRBU16_post
6537 4224U, // MVE_VLDRBU16_pre
6538 4352U, // MVE_VLDRBU16_rq
6539 4096U, // MVE_VLDRBU32
6540 133760U, // MVE_VLDRBU32_post
6541 4224U, // MVE_VLDRBU32_pre
6542 4352U, // MVE_VLDRBU32_rq
6543 4096U, // MVE_VLDRBU8
6544 133760U, // MVE_VLDRBU8_post
6545 4480U, // MVE_VLDRBU8_pre
6546 4352U, // MVE_VLDRBU8_rq
6547 4096U, // MVE_VLDRDU64_qi
6548 4224U, // MVE_VLDRDU64_qi_pre
6549 4608U, // MVE_VLDRDU64_rq
6550 4352U, // MVE_VLDRDU64_rq_u
6551 4096U, // MVE_VLDRHS32
6552 133760U, // MVE_VLDRHS32_post
6553 4224U, // MVE_VLDRHS32_pre
6554 4736U, // MVE_VLDRHS32_rq
6555 4352U, // MVE_VLDRHS32_rq_u
6556 4096U, // MVE_VLDRHU16
6557 133760U, // MVE_VLDRHU16_post
6558 4480U, // MVE_VLDRHU16_pre
6559 4736U, // MVE_VLDRHU16_rq
6560 4352U, // MVE_VLDRHU16_rq_u
6561 4096U, // MVE_VLDRHU32
6562 133760U, // MVE_VLDRHU32_post
6563 4224U, // MVE_VLDRHU32_pre
6564 4736U, // MVE_VLDRHU32_rq
6565 4352U, // MVE_VLDRHU32_rq_u
6566 4096U, // MVE_VLDRWU32
6567 133760U, // MVE_VLDRWU32_post
6568 4480U, // MVE_VLDRWU32_pre
6569 4096U, // MVE_VLDRWU32_qi
6570 4224U, // MVE_VLDRWU32_qi_pre
6571 4864U, // MVE_VLDRWU32_rq
6572 4352U, // MVE_VLDRWU32_rq_u
6573 17920U, // MVE_VMAXAVs16
6574 17920U, // MVE_VMAXAVs32
6575 17920U, // MVE_VMAXAVs8
6576 17920U, // MVE_VMAXAs16
6577 17920U, // MVE_VMAXAs32
6578 17920U, // MVE_VMAXAs8
6579 17920U, // MVE_VMAXNMAVf16
6580 17920U, // MVE_VMAXNMAVf32
6581 17920U, // MVE_VMAXNMAf16
6582 17920U, // MVE_VMAXNMAf32
6583 17920U, // MVE_VMAXNMVf16
6584 17920U, // MVE_VMAXNMVf32
6585 0U, // MVE_VMAXNMf16
6586 0U, // MVE_VMAXNMf32
6587 17920U, // MVE_VMAXVs16
6588 17920U, // MVE_VMAXVs32
6589 17920U, // MVE_VMAXVs8
6590 17920U, // MVE_VMAXVu16
6591 17920U, // MVE_VMAXVu32
6592 17920U, // MVE_VMAXVu8
6593 0U, // MVE_VMAXs16
6594 0U, // MVE_VMAXs32
6595 0U, // MVE_VMAXs8
6596 0U, // MVE_VMAXu16
6597 0U, // MVE_VMAXu32
6598 0U, // MVE_VMAXu8
6599 17920U, // MVE_VMINAVs16
6600 17920U, // MVE_VMINAVs32
6601 17920U, // MVE_VMINAVs8
6602 17920U, // MVE_VMINAs16
6603 17920U, // MVE_VMINAs32
6604 17920U, // MVE_VMINAs8
6605 17920U, // MVE_VMINNMAVf16
6606 17920U, // MVE_VMINNMAVf32
6607 17920U, // MVE_VMINNMAf16
6608 17920U, // MVE_VMINNMAf32
6609 17920U, // MVE_VMINNMVf16
6610 17920U, // MVE_VMINNMVf32
6611 0U, // MVE_VMINNMf16
6612 0U, // MVE_VMINNMf32
6613 17920U, // MVE_VMINVs16
6614 17920U, // MVE_VMINVs32
6615 17920U, // MVE_VMINVs8
6616 17920U, // MVE_VMINVu16
6617 17920U, // MVE_VMINVu32
6618 17920U, // MVE_VMINVu8
6619 0U, // MVE_VMINs16
6620 0U, // MVE_VMINs32
6621 0U, // MVE_VMINs8
6622 0U, // MVE_VMINu16
6623 0U, // MVE_VMINu32
6624 0U, // MVE_VMINu8
6625 3671552U, // MVE_VMLADAVas16
6626 3671552U, // MVE_VMLADAVas32
6627 3671552U, // MVE_VMLADAVas8
6628 3671552U, // MVE_VMLADAVau16
6629 3671552U, // MVE_VMLADAVau32
6630 3671552U, // MVE_VMLADAVau8
6631 3671552U, // MVE_VMLADAVaxs16
6632 3671552U, // MVE_VMLADAVaxs32
6633 3671552U, // MVE_VMLADAVaxs8
6634 0U, // MVE_VMLADAVs16
6635 0U, // MVE_VMLADAVs32
6636 0U, // MVE_VMLADAVs8
6637 0U, // MVE_VMLADAVu16
6638 0U, // MVE_VMLADAVu32
6639 0U, // MVE_VMLADAVu8
6640 0U, // MVE_VMLADAVxs16
6641 0U, // MVE_VMLADAVxs32
6642 0U, // MVE_VMLADAVxs8
6643 34078720U, // MVE_VMLALDAVas16
6644 34078720U, // MVE_VMLALDAVas32
6645 34078720U, // MVE_VMLALDAVau16
6646 34078720U, // MVE_VMLALDAVau32
6647 34078720U, // MVE_VMLALDAVaxs16
6648 34078720U, // MVE_VMLALDAVaxs32
6649 33554432U, // MVE_VMLALDAVs16
6650 33554432U, // MVE_VMLALDAVs32
6651 33554432U, // MVE_VMLALDAVu16
6652 33554432U, // MVE_VMLALDAVu32
6653 33554432U, // MVE_VMLALDAVxs16
6654 33554432U, // MVE_VMLALDAVxs32
6655 3671552U, // MVE_VMLAS_qr_i16
6656 3671552U, // MVE_VMLAS_qr_i32
6657 3671552U, // MVE_VMLAS_qr_i8
6658 3671552U, // MVE_VMLA_qr_i16
6659 3671552U, // MVE_VMLA_qr_i32
6660 3671552U, // MVE_VMLA_qr_i8
6661 3671552U, // MVE_VMLSDAVas16
6662 3671552U, // MVE_VMLSDAVas32
6663 3671552U, // MVE_VMLSDAVas8
6664 3671552U, // MVE_VMLSDAVaxs16
6665 3671552U, // MVE_VMLSDAVaxs32
6666 3671552U, // MVE_VMLSDAVaxs8
6667 0U, // MVE_VMLSDAVs16
6668 0U, // MVE_VMLSDAVs32
6669 0U, // MVE_VMLSDAVs8
6670 0U, // MVE_VMLSDAVxs16
6671 0U, // MVE_VMLSDAVxs32
6672 0U, // MVE_VMLSDAVxs8
6673 34078720U, // MVE_VMLSLDAVas16
6674 34078720U, // MVE_VMLSLDAVas32
6675 34078720U, // MVE_VMLSLDAVaxs16
6676 34078720U, // MVE_VMLSLDAVaxs32
6677 33554432U, // MVE_VMLSLDAVs16
6678 33554432U, // MVE_VMLSLDAVs32
6679 33554432U, // MVE_VMLSLDAVxs16
6680 33554432U, // MVE_VMLSLDAVxs32
6681 16384U, // MVE_VMOVLs16bh
6682 16384U, // MVE_VMOVLs16th
6683 16384U, // MVE_VMOVLs8bh
6684 16384U, // MVE_VMOVLs8th
6685 16384U, // MVE_VMOVLu16bh
6686 16384U, // MVE_VMOVLu16th
6687 16384U, // MVE_VMOVLu8bh
6688 16384U, // MVE_VMOVLu8th
6689 17920U, // MVE_VMOVNi16bh
6690 17920U, // MVE_VMOVNi16th
6691 17920U, // MVE_VMOVNi32bh
6692 17920U, // MVE_VMOVNi32th
6693 147456U, // MVE_VMOV_from_lane_32
6694 147456U, // MVE_VMOV_from_lane_s16
6695 147456U, // MVE_VMOV_from_lane_s8
6696 147456U, // MVE_VMOV_from_lane_u16
6697 147456U, // MVE_VMOV_from_lane_u8
6698 10650376U, // MVE_VMOV_q_rr
6699 167772160U, // MVE_VMOV_rr_q
6700 32U, // MVE_VMOV_to_lane_16
6701 32U, // MVE_VMOV_to_lane_32
6702 32U, // MVE_VMOV_to_lane_8
6703 2048U, // MVE_VMOVimmf32
6704 4992U, // MVE_VMOVimmi16
6705 4992U, // MVE_VMOVimmi32
6706 0U, // MVE_VMOVimmi64
6707 4992U, // MVE_VMOVimmi8
6708 0U, // MVE_VMULHs16
6709 0U, // MVE_VMULHs32
6710 0U, // MVE_VMULHs8
6711 0U, // MVE_VMULHu16
6712 0U, // MVE_VMULHu32
6713 0U, // MVE_VMULHu8
6714 0U, // MVE_VMULLBp16
6715 0U, // MVE_VMULLBp8
6716 0U, // MVE_VMULLBs16
6717 0U, // MVE_VMULLBs32
6718 0U, // MVE_VMULLBs8
6719 0U, // MVE_VMULLBu16
6720 0U, // MVE_VMULLBu32
6721 0U, // MVE_VMULLBu8
6722 0U, // MVE_VMULLTp16
6723 0U, // MVE_VMULLTp8
6724 0U, // MVE_VMULLTs16
6725 0U, // MVE_VMULLTs32
6726 0U, // MVE_VMULLTs8
6727 0U, // MVE_VMULLTu16
6728 0U, // MVE_VMULLTu32
6729 0U, // MVE_VMULLTu8
6730 0U, // MVE_VMUL_qr_f16
6731 0U, // MVE_VMUL_qr_f32
6732 0U, // MVE_VMUL_qr_i16
6733 0U, // MVE_VMUL_qr_i32
6734 0U, // MVE_VMUL_qr_i8
6735 0U, // MVE_VMULf16
6736 0U, // MVE_VMULf32
6737 0U, // MVE_VMULi16
6738 0U, // MVE_VMULi32
6739 0U, // MVE_VMULi8
6740 16384U, // MVE_VMVN
6741 4992U, // MVE_VMVNimmi16
6742 4992U, // MVE_VMVNimmi32
6743 16384U, // MVE_VNEGf16
6744 16384U, // MVE_VNEGf32
6745 16384U, // MVE_VNEGs16
6746 16384U, // MVE_VNEGs32
6747 16384U, // MVE_VNEGs8
6748 0U, // MVE_VORN
6749 0U, // MVE_VORR
6750 3968U, // MVE_VORRimmi16
6751 3968U, // MVE_VORRimmi32
6752 0U, // MVE_VPNOT
6753 0U, // MVE_VPSEL
6754 0U, // MVE_VPST
6755 0U, // MVE_VPTv16i8
6756 0U, // MVE_VPTv16i8r
6757 0U, // MVE_VPTv16s8
6758 0U, // MVE_VPTv16s8r
6759 0U, // MVE_VPTv16u8
6760 0U, // MVE_VPTv16u8r
6761 0U, // MVE_VPTv4f32
6762 0U, // MVE_VPTv4f32r
6763 0U, // MVE_VPTv4i32
6764 0U, // MVE_VPTv4i32r
6765 0U, // MVE_VPTv4s32
6766 0U, // MVE_VPTv4s32r
6767 0U, // MVE_VPTv4u32
6768 0U, // MVE_VPTv4u32r
6769 0U, // MVE_VPTv8f16
6770 0U, // MVE_VPTv8f16r
6771 0U, // MVE_VPTv8i16
6772 0U, // MVE_VPTv8i16r
6773 0U, // MVE_VPTv8s16
6774 0U, // MVE_VPTv8s16r
6775 0U, // MVE_VPTv8u16
6776 0U, // MVE_VPTv8u16r
6777 16384U, // MVE_VQABSs16
6778 16384U, // MVE_VQABSs32
6779 16384U, // MVE_VQABSs8
6780 0U, // MVE_VQADD_qr_s16
6781 0U, // MVE_VQADD_qr_s32
6782 0U, // MVE_VQADD_qr_s8
6783 0U, // MVE_VQADD_qr_u16
6784 0U, // MVE_VQADD_qr_u32
6785 0U, // MVE_VQADD_qr_u8
6786 0U, // MVE_VQADDs16
6787 0U, // MVE_VQADDs32
6788 0U, // MVE_VQADDs8
6789 0U, // MVE_VQADDu16
6790 0U, // MVE_VQADDu32
6791 0U, // MVE_VQADDu8
6792 3671552U, // MVE_VQDMLADHXs16
6793 3671552U, // MVE_VQDMLADHXs32
6794 3671552U, // MVE_VQDMLADHXs8
6795 3671552U, // MVE_VQDMLADHs16
6796 3671552U, // MVE_VQDMLADHs32
6797 3671552U, // MVE_VQDMLADHs8
6798 3671552U, // MVE_VQDMLAH_qrs16
6799 3671552U, // MVE_VQDMLAH_qrs32
6800 3671552U, // MVE_VQDMLAH_qrs8
6801 3671552U, // MVE_VQDMLASH_qrs16
6802 3671552U, // MVE_VQDMLASH_qrs32
6803 3671552U, // MVE_VQDMLASH_qrs8
6804 3671552U, // MVE_VQDMLSDHXs16
6805 3671552U, // MVE_VQDMLSDHXs32
6806 3671552U, // MVE_VQDMLSDHXs8
6807 3671552U, // MVE_VQDMLSDHs16
6808 3671552U, // MVE_VQDMLSDHs32
6809 3671552U, // MVE_VQDMLSDHs8
6810 0U, // MVE_VQDMULH_qr_s16
6811 0U, // MVE_VQDMULH_qr_s32
6812 0U, // MVE_VQDMULH_qr_s8
6813 0U, // MVE_VQDMULHi16
6814 0U, // MVE_VQDMULHi32
6815 0U, // MVE_VQDMULHi8
6816 0U, // MVE_VQDMULL_qr_s16bh
6817 0U, // MVE_VQDMULL_qr_s16th
6818 0U, // MVE_VQDMULL_qr_s32bh
6819 0U, // MVE_VQDMULL_qr_s32th
6820 0U, // MVE_VQDMULLs16bh
6821 0U, // MVE_VQDMULLs16th
6822 0U, // MVE_VQDMULLs32bh
6823 0U, // MVE_VQDMULLs32th
6824 17920U, // MVE_VQMOVNs16bh
6825 17920U, // MVE_VQMOVNs16th
6826 17920U, // MVE_VQMOVNs32bh
6827 17920U, // MVE_VQMOVNs32th
6828 17920U, // MVE_VQMOVNu16bh
6829 17920U, // MVE_VQMOVNu16th
6830 17920U, // MVE_VQMOVNu32bh
6831 17920U, // MVE_VQMOVNu32th
6832 17920U, // MVE_VQMOVUNs16bh
6833 17920U, // MVE_VQMOVUNs16th
6834 17920U, // MVE_VQMOVUNs32bh
6835 17920U, // MVE_VQMOVUNs32th
6836 16384U, // MVE_VQNEGs16
6837 16384U, // MVE_VQNEGs32
6838 16384U, // MVE_VQNEGs8
6839 3671552U, // MVE_VQRDMLADHXs16
6840 3671552U, // MVE_VQRDMLADHXs32
6841 3671552U, // MVE_VQRDMLADHXs8
6842 3671552U, // MVE_VQRDMLADHs16
6843 3671552U, // MVE_VQRDMLADHs32
6844 3671552U, // MVE_VQRDMLADHs8
6845 3671552U, // MVE_VQRDMLAH_qrs16
6846 3671552U, // MVE_VQRDMLAH_qrs32
6847 3671552U, // MVE_VQRDMLAH_qrs8
6848 3671552U, // MVE_VQRDMLASH_qrs16
6849 3671552U, // MVE_VQRDMLASH_qrs32
6850 3671552U, // MVE_VQRDMLASH_qrs8
6851 3671552U, // MVE_VQRDMLSDHXs16
6852 3671552U, // MVE_VQRDMLSDHXs32
6853 3671552U, // MVE_VQRDMLSDHXs8
6854 3671552U, // MVE_VQRDMLSDHs16
6855 3671552U, // MVE_VQRDMLSDHs32
6856 3671552U, // MVE_VQRDMLSDHs8
6857 0U, // MVE_VQRDMULH_qr_s16
6858 0U, // MVE_VQRDMULH_qr_s32
6859 0U, // MVE_VQRDMULH_qr_s8
6860 0U, // MVE_VQRDMULHi16
6861 0U, // MVE_VQRDMULHi32
6862 0U, // MVE_VQRDMULHi8
6863 0U, // MVE_VQRSHL_by_vecs16
6864 0U, // MVE_VQRSHL_by_vecs32
6865 0U, // MVE_VQRSHL_by_vecs8
6866 0U, // MVE_VQRSHL_by_vecu16
6867 0U, // MVE_VQRSHL_by_vecu32
6868 0U, // MVE_VQRSHL_by_vecu8
6869 17920U, // MVE_VQRSHL_qrs16
6870 17920U, // MVE_VQRSHL_qrs32
6871 17920U, // MVE_VQRSHL_qrs8
6872 17920U, // MVE_VQRSHL_qru16
6873 17920U, // MVE_VQRSHL_qru32
6874 17920U, // MVE_VQRSHL_qru8
6875 3671552U, // MVE_VQRSHRNbhs16
6876 3671552U, // MVE_VQRSHRNbhs32
6877 3671552U, // MVE_VQRSHRNbhu16
6878 3671552U, // MVE_VQRSHRNbhu32
6879 3671552U, // MVE_VQRSHRNths16
6880 3671552U, // MVE_VQRSHRNths32
6881 3671552U, // MVE_VQRSHRNthu16
6882 3671552U, // MVE_VQRSHRNthu32
6883 3671552U, // MVE_VQRSHRUNs16bh
6884 3671552U, // MVE_VQRSHRUNs16th
6885 3671552U, // MVE_VQRSHRUNs32bh
6886 3671552U, // MVE_VQRSHRUNs32th
6887 0U, // MVE_VQSHLU_imms16
6888 0U, // MVE_VQSHLU_imms32
6889 0U, // MVE_VQSHLU_imms8
6890 0U, // MVE_VQSHL_by_vecs16
6891 0U, // MVE_VQSHL_by_vecs32
6892 0U, // MVE_VQSHL_by_vecs8
6893 0U, // MVE_VQSHL_by_vecu16
6894 0U, // MVE_VQSHL_by_vecu32
6895 0U, // MVE_VQSHL_by_vecu8
6896 17920U, // MVE_VQSHL_qrs16
6897 17920U, // MVE_VQSHL_qrs32
6898 17920U, // MVE_VQSHL_qrs8
6899 17920U, // MVE_VQSHL_qru16
6900 17920U, // MVE_VQSHL_qru32
6901 17920U, // MVE_VQSHL_qru8
6902 0U, // MVE_VQSHLimms16
6903 0U, // MVE_VQSHLimms32
6904 0U, // MVE_VQSHLimms8
6905 0U, // MVE_VQSHLimmu16
6906 0U, // MVE_VQSHLimmu32
6907 0U, // MVE_VQSHLimmu8
6908 3671552U, // MVE_VQSHRNbhs16
6909 3671552U, // MVE_VQSHRNbhs32
6910 3671552U, // MVE_VQSHRNbhu16
6911 3671552U, // MVE_VQSHRNbhu32
6912 3671552U, // MVE_VQSHRNths16
6913 3671552U, // MVE_VQSHRNths32
6914 3671552U, // MVE_VQSHRNthu16
6915 3671552U, // MVE_VQSHRNthu32
6916 3671552U, // MVE_VQSHRUNs16bh
6917 3671552U, // MVE_VQSHRUNs16th
6918 3671552U, // MVE_VQSHRUNs32bh
6919 3671552U, // MVE_VQSHRUNs32th
6920 0U, // MVE_VQSUB_qr_s16
6921 0U, // MVE_VQSUB_qr_s32
6922 0U, // MVE_VQSUB_qr_s8
6923 0U, // MVE_VQSUB_qr_u16
6924 0U, // MVE_VQSUB_qr_u32
6925 0U, // MVE_VQSUB_qr_u8
6926 0U, // MVE_VQSUBs16
6927 0U, // MVE_VQSUBs32
6928 0U, // MVE_VQSUBs8
6929 0U, // MVE_VQSUBu16
6930 0U, // MVE_VQSUBu32
6931 0U, // MVE_VQSUBu8
6932 16384U, // MVE_VREV16_8
6933 16384U, // MVE_VREV32_16
6934 16384U, // MVE_VREV32_8
6935 16384U, // MVE_VREV64_16
6936 16384U, // MVE_VREV64_32
6937 16384U, // MVE_VREV64_8
6938 0U, // MVE_VRHADDs16
6939 0U, // MVE_VRHADDs32
6940 0U, // MVE_VRHADDs8
6941 0U, // MVE_VRHADDu16
6942 0U, // MVE_VRHADDu32
6943 0U, // MVE_VRHADDu8
6944 16384U, // MVE_VRINTf16A
6945 16384U, // MVE_VRINTf16M
6946 16384U, // MVE_VRINTf16N
6947 16384U, // MVE_VRINTf16P
6948 16384U, // MVE_VRINTf16X
6949 16384U, // MVE_VRINTf16Z
6950 16384U, // MVE_VRINTf32A
6951 16384U, // MVE_VRINTf32M
6952 16384U, // MVE_VRINTf32N
6953 16384U, // MVE_VRINTf32P
6954 16384U, // MVE_VRINTf32X
6955 16384U, // MVE_VRINTf32Z
6956 34078720U, // MVE_VRMLALDAVHas32
6957 34078720U, // MVE_VRMLALDAVHau32
6958 34078720U, // MVE_VRMLALDAVHaxs32
6959 33554432U, // MVE_VRMLALDAVHs32
6960 33554432U, // MVE_VRMLALDAVHu32
6961 33554432U, // MVE_VRMLALDAVHxs32
6962 34078720U, // MVE_VRMLSLDAVHas32
6963 34078720U, // MVE_VRMLSLDAVHaxs32
6964 33554432U, // MVE_VRMLSLDAVHs32
6965 33554432U, // MVE_VRMLSLDAVHxs32
6966 0U, // MVE_VRMULHs16
6967 0U, // MVE_VRMULHs32
6968 0U, // MVE_VRMULHs8
6969 0U, // MVE_VRMULHu16
6970 0U, // MVE_VRMULHu32
6971 0U, // MVE_VRMULHu8
6972 0U, // MVE_VRSHL_by_vecs16
6973 0U, // MVE_VRSHL_by_vecs32
6974 0U, // MVE_VRSHL_by_vecs8
6975 0U, // MVE_VRSHL_by_vecu16
6976 0U, // MVE_VRSHL_by_vecu32
6977 0U, // MVE_VRSHL_by_vecu8
6978 17920U, // MVE_VRSHL_qrs16
6979 17920U, // MVE_VRSHL_qrs32
6980 17920U, // MVE_VRSHL_qrs8
6981 17920U, // MVE_VRSHL_qru16
6982 17920U, // MVE_VRSHL_qru32
6983 17920U, // MVE_VRSHL_qru8
6984 3671552U, // MVE_VRSHRNi16bh
6985 3671552U, // MVE_VRSHRNi16th
6986 3671552U, // MVE_VRSHRNi32bh
6987 3671552U, // MVE_VRSHRNi32th
6988 0U, // MVE_VRSHR_imms16
6989 0U, // MVE_VRSHR_imms32
6990 0U, // MVE_VRSHR_imms8
6991 0U, // MVE_VRSHR_immu16
6992 0U, // MVE_VRSHR_immu32
6993 0U, // MVE_VRSHR_immu8
6994 3671552U, // MVE_VSBC
6995 3671552U, // MVE_VSBCI
6996 524672U, // MVE_VSHLC
6997 0U, // MVE_VSHLL_imms16bh
6998 0U, // MVE_VSHLL_imms16th
6999 0U, // MVE_VSHLL_imms8bh
7000 0U, // MVE_VSHLL_imms8th
7001 0U, // MVE_VSHLL_immu16bh
7002 0U, // MVE_VSHLL_immu16th
7003 0U, // MVE_VSHLL_immu8bh
7004 0U, // MVE_VSHLL_immu8th
7005 180224U, // MVE_VSHLL_lws16bh
7006 180224U, // MVE_VSHLL_lws16th
7007 196608U, // MVE_VSHLL_lws8bh
7008 196608U, // MVE_VSHLL_lws8th
7009 180224U, // MVE_VSHLL_lwu16bh
7010 180224U, // MVE_VSHLL_lwu16th
7011 196608U, // MVE_VSHLL_lwu8bh
7012 196608U, // MVE_VSHLL_lwu8th
7013 0U, // MVE_VSHL_by_vecs16
7014 0U, // MVE_VSHL_by_vecs32
7015 0U, // MVE_VSHL_by_vecs8
7016 0U, // MVE_VSHL_by_vecu16
7017 0U, // MVE_VSHL_by_vecu32
7018 0U, // MVE_VSHL_by_vecu8
7019 0U, // MVE_VSHL_immi16
7020 0U, // MVE_VSHL_immi32
7021 0U, // MVE_VSHL_immi8
7022 17920U, // MVE_VSHL_qrs16
7023 17920U, // MVE_VSHL_qrs32
7024 17920U, // MVE_VSHL_qrs8
7025 17920U, // MVE_VSHL_qru16
7026 17920U, // MVE_VSHL_qru32
7027 17920U, // MVE_VSHL_qru8
7028 3671552U, // MVE_VSHRNi16bh
7029 3671552U, // MVE_VSHRNi16th
7030 3671552U, // MVE_VSHRNi32bh
7031 3671552U, // MVE_VSHRNi32th
7032 0U, // MVE_VSHR_imms16
7033 0U, // MVE_VSHR_imms32
7034 0U, // MVE_VSHR_imms8
7035 0U, // MVE_VSHR_immu16
7036 0U, // MVE_VSHR_immu32
7037 0U, // MVE_VSHR_immu8
7038 3671552U, // MVE_VSLIimm16
7039 3671552U, // MVE_VSLIimm32
7040 3671552U, // MVE_VSLIimm8
7041 3671552U, // MVE_VSRIimm16
7042 3671552U, // MVE_VSRIimm32
7043 3671552U, // MVE_VSRIimm8
7044 0U, // MVE_VST20_16
7045 0U, // MVE_VST20_16_wb
7046 0U, // MVE_VST20_32
7047 0U, // MVE_VST20_32_wb
7048 0U, // MVE_VST20_8
7049 0U, // MVE_VST20_8_wb
7050 0U, // MVE_VST21_16
7051 0U, // MVE_VST21_16_wb
7052 0U, // MVE_VST21_32
7053 0U, // MVE_VST21_32_wb
7054 0U, // MVE_VST21_8
7055 0U, // MVE_VST21_8_wb
7056 0U, // MVE_VST40_16
7057 0U, // MVE_VST40_16_wb
7058 0U, // MVE_VST40_32
7059 0U, // MVE_VST40_32_wb
7060 0U, // MVE_VST40_8
7061 0U, // MVE_VST40_8_wb
7062 0U, // MVE_VST41_16
7063 0U, // MVE_VST41_16_wb
7064 0U, // MVE_VST41_32
7065 0U, // MVE_VST41_32_wb
7066 0U, // MVE_VST41_8
7067 0U, // MVE_VST41_8_wb
7068 0U, // MVE_VST42_16
7069 0U, // MVE_VST42_16_wb
7070 0U, // MVE_VST42_32
7071 0U, // MVE_VST42_32_wb
7072 0U, // MVE_VST42_8
7073 0U, // MVE_VST42_8_wb
7074 0U, // MVE_VST43_16
7075 0U, // MVE_VST43_16_wb
7076 0U, // MVE_VST43_32
7077 0U, // MVE_VST43_32_wb
7078 0U, // MVE_VST43_8
7079 0U, // MVE_VST43_8_wb
7080 4096U, // MVE_VSTRB16
7081 133760U, // MVE_VSTRB16_post
7082 4224U, // MVE_VSTRB16_pre
7083 4352U, // MVE_VSTRB16_rq
7084 4096U, // MVE_VSTRB32
7085 133760U, // MVE_VSTRB32_post
7086 4224U, // MVE_VSTRB32_pre
7087 4352U, // MVE_VSTRB32_rq
7088 4352U, // MVE_VSTRB8_rq
7089 4096U, // MVE_VSTRBU8
7090 133760U, // MVE_VSTRBU8_post
7091 4480U, // MVE_VSTRBU8_pre
7092 4096U, // MVE_VSTRD64_qi
7093 4224U, // MVE_VSTRD64_qi_pre
7094 4608U, // MVE_VSTRD64_rq
7095 4352U, // MVE_VSTRD64_rq_u
7096 4736U, // MVE_VSTRH16_rq
7097 4352U, // MVE_VSTRH16_rq_u
7098 4096U, // MVE_VSTRH32
7099 133760U, // MVE_VSTRH32_post
7100 4224U, // MVE_VSTRH32_pre
7101 4736U, // MVE_VSTRH32_rq
7102 4352U, // MVE_VSTRH32_rq_u
7103 4096U, // MVE_VSTRHU16
7104 133760U, // MVE_VSTRHU16_post
7105 4480U, // MVE_VSTRHU16_pre
7106 4096U, // MVE_VSTRW32_qi
7107 4224U, // MVE_VSTRW32_qi_pre
7108 4864U, // MVE_VSTRW32_rq
7109 4352U, // MVE_VSTRW32_rq_u
7110 4096U, // MVE_VSTRWU32
7111 133760U, // MVE_VSTRWU32_post
7112 4480U, // MVE_VSTRWU32_pre
7113 0U, // MVE_VSUB_qr_f16
7114 0U, // MVE_VSUB_qr_f32
7115 0U, // MVE_VSUB_qr_i16
7116 0U, // MVE_VSUB_qr_i32
7117 0U, // MVE_VSUB_qr_i8
7118 0U, // MVE_VSUBf16
7119 0U, // MVE_VSUBf32
7120 0U, // MVE_VSUBi16
7121 0U, // MVE_VSUBi32
7122 0U, // MVE_VSUBi8
7123 21504U, // MVE_WLSTP_16
7124 21504U, // MVE_WLSTP_32
7125 21504U, // MVE_WLSTP_64
7126 21504U, // MVE_WLSTP_8
7127 1792U, // MVNi
7128 16384U, // MVNr
7129 1920U, // MVNsi
7130 1152U, // MVNsr
7131 17920U, // NEON_VMAXNMNDf
7132 17920U, // NEON_VMAXNMNDh
7133 17920U, // NEON_VMAXNMNQf
7134 17920U, // NEON_VMAXNMNQh
7135 17920U, // NEON_VMINNMNDf
7136 17920U, // NEON_VMINNMNDh
7137 17920U, // NEON_VMINNMNQf
7138 17920U, // NEON_VMINNMNQh
7139 1048576U, // ORRri
7140 0U, // ORRrr
7141 1572864U, // ORRrsi
7142 0U, // ORRrsr
7143 201326592U, // PKHBT
7144 234881024U, // PKHTB
7145 0U, // PLDWi12
7146 0U, // PLDWrs
7147 0U, // PLDi12
7148 0U, // PLDrs
7149 0U, // PLIi12
7150 0U, // PLIrs
7151 0U, // QADD
7152 0U, // QADD16
7153 0U, // QADD8
7154 0U, // QASX
7155 0U, // QDADD
7156 0U, // QDSUB
7157 0U, // QSAX
7158 0U, // QSUB
7159 0U, // QSUB16
7160 0U, // QSUB8
7161 16384U, // RBIT
7162 16384U, // REV
7163 16384U, // REV16
7164 16384U, // REVSH
7165 0U, // RFEDA
7166 0U, // RFEDA_UPD
7167 0U, // RFEDB
7168 0U, // RFEDB_UPD
7169 0U, // RFEIA
7170 0U, // RFEIA_UPD
7171 0U, // RFEIB
7172 0U, // RFEIB_UPD
7173 1048576U, // RSBri
7174 0U, // RSBrr
7175 1572864U, // RSBrsi
7176 0U, // RSBrsr
7177 1048576U, // RSCri
7178 0U, // RSCrr
7179 1572864U, // RSCrsi
7180 0U, // RSCrsr
7181 0U, // SADD16
7182 0U, // SADD8
7183 0U, // SASX
7184 0U, // SB
7185 1048576U, // SBCri
7186 0U, // SBCrr
7187 1572864U, // SBCrsi
7188 0U, // SBCrsr
7189 33554432U, // SBFX
7190 0U, // SDIV
7191 0U, // SEL
7192 0U, // SETEND
7193 0U, // SETPAN
7194 16768U, // SHA1C
7195 2U, // SHA1H
7196 16768U, // SHA1M
7197 16768U, // SHA1P
7198 16768U, // SHA1SU0
7199 2U, // SHA1SU1
7200 16768U, // SHA256H
7201 16768U, // SHA256H2
7202 2U, // SHA256SU0
7203 16768U, // SHA256SU1
7204 0U, // SHADD16
7205 0U, // SHADD8
7206 0U, // SHASX
7207 0U, // SHSAX
7208 0U, // SHSUB16
7209 0U, // SHSUB8
7210 2U, // SMC
7211 33554432U, // SMLABB
7212 33554432U, // SMLABT
7213 33554432U, // SMLAD
7214 33554432U, // SMLADX
7215 0U, // SMLAL
7216 33554432U, // SMLALBB
7217 33554432U, // SMLALBT
7218 33554432U, // SMLALD
7219 33554432U, // SMLALDX
7220 33554432U, // SMLALTB
7221 33554432U, // SMLALTT
7222 33554432U, // SMLATB
7223 33554432U, // SMLATT
7224 33554432U, // SMLAWB
7225 33554432U, // SMLAWT
7226 33554432U, // SMLSD
7227 33554432U, // SMLSDX
7228 33554432U, // SMLSLD
7229 33554432U, // SMLSLDX
7230 33554432U, // SMMLA
7231 33554432U, // SMMLAR
7232 33554432U, // SMMLS
7233 33554432U, // SMMLSR
7234 0U, // SMMUL
7235 0U, // SMMULR
7236 0U, // SMUAD
7237 0U, // SMUADX
7238 0U, // SMULBB
7239 0U, // SMULBT
7240 33554432U, // SMULL
7241 0U, // SMULTB
7242 0U, // SMULTT
7243 0U, // SMULWB
7244 0U, // SMULWT
7245 0U, // SMUSD
7246 0U, // SMUSDX
7247 0U, // SRSDA
7248 0U, // SRSDA_UPD
7249 0U, // SRSDB
7250 0U, // SRSDB_UPD
7251 0U, // SRSIA
7252 0U, // SRSIA_UPD
7253 0U, // SRSIB
7254 0U, // SRSIB_UPD
7255 218240U, // SSAT
7256 21632U, // SSAT16
7257 0U, // SSAX
7258 0U, // SSUB16
7259 0U, // SSUB8
7260 0U, // STC2L_OFFSET
7261 2304U, // STC2L_OPTION
7262 2432U, // STC2L_POST
7263 0U, // STC2L_PRE
7264 0U, // STC2_OFFSET
7265 2304U, // STC2_OPTION
7266 2432U, // STC2_POST
7267 0U, // STC2_PRE
7268 2582U, // STCL_OFFSET
7269 4721302U, // STCL_OPTION
7270 5245590U, // STCL_POST
7271 2838U, // STCL_PRE
7272 2582U, // STC_OFFSET
7273 4721302U, // STC_OPTION
7274 5245590U, // STC_POST
7275 2838U, // STC_PRE
7276 128U, // STL
7277 128U, // STLB
7278 11010048U, // STLEX
7279 11010048U, // STLEXB
7280 5376U, // STLEXD
7281 11010048U, // STLEXH
7282 128U, // STLH
7283 18560U, // STMDA
7284 532U, // STMDA_UPD
7285 18560U, // STMDB
7286 532U, // STMDB_UPD
7287 18560U, // STMIA
7288 532U, // STMIA_UPD
7289 18560U, // STMIB
7290 532U, // STMIB_UPD
7291 5769856U, // STRBT_POST_IMM
7292 5769856U, // STRBT_POST_REG
7293 5769856U, // STRB_POST_IMM
7294 5769856U, // STRB_POST_REG
7295 2944U, // STRB_PRE_IMM
7296 3072U, // STRB_PRE_REG
7297 3200U, // STRBi12
7298 3328U, // STRBrs
7299 6291456U, // STRD
7300 40371712U, // STRD_POST
7301 7341568U, // STRD_PRE
7302 11010048U, // STREX
7303 11010048U, // STREXB
7304 5376U, // STREXD
7305 11010048U, // STREXH
7306 3456U, // STRH
7307 7867008U, // STRHTi
7308 8391296U, // STRHTr
7309 8915584U, // STRH_POST
7310 3584U, // STRH_PRE
7311 5769856U, // STRT_POST_IMM
7312 5769856U, // STRT_POST_REG
7313 5769856U, // STR_POST_IMM
7314 5769856U, // STR_POST_REG
7315 2944U, // STR_PRE_IMM
7316 3072U, // STR_PRE_REG
7317 3200U, // STRi12
7318 3328U, // STRrs
7319 1048576U, // SUBri
7320 0U, // SUBrr
7321 1572864U, // SUBrsi
7322 0U, // SUBrsr
7323 2U, // SVC
7324 11010048U, // SWP
7325 11010048U, // SWPB
7326 268435456U, // SXTAB
7327 268435456U, // SXTAB16
7328 268435456U, // SXTAH
7329 229376U, // SXTB
7330 229376U, // SXTB16
7331 229376U, // SXTH
7332 1792U, // TEQri
7333 16384U, // TEQrr
7334 1920U, // TEQrsi
7335 1152U, // TEQrsr
7336 0U, // TRAP
7337 0U, // TSB
7338 1792U, // TSTri
7339 16384U, // TSTrr
7340 1920U, // TSTrsi
7341 1152U, // TSTrsr
7342 0U, // UADD16
7343 0U, // UADD8
7344 0U, // UASX
7345 33554432U, // UBFX
7346 0U, // UDF
7347 0U, // UDIV
7348 0U, // UHADD16
7349 0U, // UHADD8
7350 0U, // UHASX
7351 0U, // UHSAX
7352 0U, // UHSUB16
7353 0U, // UHSUB8
7354 33554432U, // UMAAL
7355 0U, // UMLAL
7356 33554432U, // UMULL
7357 0U, // UQADD16
7358 0U, // UQADD8
7359 0U, // UQASX
7360 0U, // UQSAX
7361 0U, // UQSUB16
7362 0U, // UQSUB8
7363 0U, // USAD8
7364 33554432U, // USADA8
7365 301989888U, // USAT
7366 0U, // USAT16
7367 0U, // USAX
7368 0U, // USUB16
7369 0U, // USUB8
7370 268435456U, // UXTAB
7371 268435456U, // UXTAB16
7372 268435456U, // UXTAH
7373 229376U, // UXTB
7374 229376U, // UXTB16
7375 229376U, // UXTH
7376 3671552U, // VABALsv2i64
7377 3671552U, // VABALsv4i32
7378 3671552U, // VABALsv8i16
7379 3671552U, // VABALuv2i64
7380 3671552U, // VABALuv4i32
7381 3671552U, // VABALuv8i16
7382 3671552U, // VABAsv16i8
7383 3671552U, // VABAsv2i32
7384 3671552U, // VABAsv4i16
7385 3671552U, // VABAsv4i32
7386 3671552U, // VABAsv8i16
7387 3671552U, // VABAsv8i8
7388 3671552U, // VABAuv16i8
7389 3671552U, // VABAuv2i32
7390 3671552U, // VABAuv4i16
7391 3671552U, // VABAuv4i32
7392 3671552U, // VABAuv8i16
7393 3671552U, // VABAuv8i8
7394 0U, // VABDLsv2i64
7395 0U, // VABDLsv4i32
7396 0U, // VABDLsv8i16
7397 0U, // VABDLuv2i64
7398 0U, // VABDLuv4i32
7399 0U, // VABDLuv8i16
7400 0U, // VABDfd
7401 0U, // VABDfq
7402 0U, // VABDhd
7403 0U, // VABDhq
7404 0U, // VABDsv16i8
7405 0U, // VABDsv2i32
7406 0U, // VABDsv4i16
7407 0U, // VABDsv4i32
7408 0U, // VABDsv8i16
7409 0U, // VABDsv8i8
7410 0U, // VABDuv16i8
7411 0U, // VABDuv2i32
7412 0U, // VABDuv4i16
7413 0U, // VABDuv4i32
7414 0U, // VABDuv8i16
7415 0U, // VABDuv8i8
7416 528U, // VABSD
7417 16384U, // VABSH
7418 16384U, // VABSS
7419 16384U, // VABSfd
7420 16384U, // VABSfq
7421 16384U, // VABShd
7422 16384U, // VABShq
7423 16384U, // VABSv16i8
7424 16384U, // VABSv2i32
7425 16384U, // VABSv4i16
7426 16384U, // VABSv4i32
7427 16384U, // VABSv8i16
7428 16384U, // VABSv8i8
7429 0U, // VACGEfd
7430 0U, // VACGEfq
7431 0U, // VACGEhd
7432 0U, // VACGEhq
7433 0U, // VACGTfd
7434 0U, // VACGTfq
7435 0U, // VACGThd
7436 0U, // VACGThq
7437 2720528U, // VADDD
7438 0U, // VADDH
7439 17920U, // VADDHNv2i32
7440 0U, // VADDHNv4i16
7441 0U, // VADDHNv8i8
7442 0U, // VADDLsv2i64
7443 0U, // VADDLsv4i32
7444 0U, // VADDLsv8i16
7445 0U, // VADDLuv2i64
7446 0U, // VADDLuv4i32
7447 0U, // VADDLuv8i16
7448 0U, // VADDS
7449 0U, // VADDWsv2i64
7450 0U, // VADDWsv4i32
7451 0U, // VADDWsv8i16
7452 0U, // VADDWuv2i64
7453 0U, // VADDWuv4i32
7454 0U, // VADDWuv8i16
7455 0U, // VADDfd
7456 0U, // VADDfq
7457 0U, // VADDhd
7458 0U, // VADDhq
7459 0U, // VADDv16i8
7460 17920U, // VADDv1i64
7461 0U, // VADDv2i32
7462 17920U, // VADDv2i64
7463 0U, // VADDv4i16
7464 0U, // VADDv4i32
7465 0U, // VADDv8i16
7466 0U, // VADDv8i8
7467 0U, // VANDd
7468 0U, // VANDq
7469 2U, // VBF16MALBQ
7470 520U, // VBF16MALBQI
7471 2U, // VBF16MALTQ
7472 520U, // VBF16MALTQI
7473 0U, // VBICd
7474 4992U, // VBICiv2i32
7475 4992U, // VBICiv4i16
7476 4992U, // VBICiv4i32
7477 4992U, // VBICiv8i16
7478 0U, // VBICq
7479 3671552U, // VBIFd
7480 3671552U, // VBIFq
7481 3671552U, // VBITd
7482 3671552U, // VBITq
7483 3671552U, // VBSLd
7484 3671552U, // VBSLq
7485 0U, // VBSPd
7486 0U, // VBSPq
7487 11535872U, // VCADDv2f32
7488 11535872U, // VCADDv4f16
7489 11535872U, // VCADDv4f32
7490 11535872U, // VCADDv8f16
7491 0U, // VCEQfd
7492 0U, // VCEQfq
7493 0U, // VCEQhd
7494 0U, // VCEQhq
7495 0U, // VCEQv16i8
7496 0U, // VCEQv2i32
7497 0U, // VCEQv4i16
7498 0U, // VCEQv4i32
7499 0U, // VCEQv8i16
7500 0U, // VCEQv8i8
7501 245760U, // VCEQzv16i8
7502 245760U, // VCEQzv2f32
7503 245760U, // VCEQzv2i32
7504 245760U, // VCEQzv4f16
7505 245760U, // VCEQzv4f32
7506 245760U, // VCEQzv4i16
7507 245760U, // VCEQzv4i32
7508 245760U, // VCEQzv8f16
7509 245760U, // VCEQzv8i16
7510 245760U, // VCEQzv8i8
7511 0U, // VCGEfd
7512 0U, // VCGEfq
7513 0U, // VCGEhd
7514 0U, // VCGEhq
7515 0U, // VCGEsv16i8
7516 0U, // VCGEsv2i32
7517 0U, // VCGEsv4i16
7518 0U, // VCGEsv4i32
7519 0U, // VCGEsv8i16
7520 0U, // VCGEsv8i8
7521 0U, // VCGEuv16i8
7522 0U, // VCGEuv2i32
7523 0U, // VCGEuv4i16
7524 0U, // VCGEuv4i32
7525 0U, // VCGEuv8i16
7526 0U, // VCGEuv8i8
7527 245760U, // VCGEzv16i8
7528 245760U, // VCGEzv2f32
7529 245760U, // VCGEzv2i32
7530 245760U, // VCGEzv4f16
7531 245760U, // VCGEzv4f32
7532 245760U, // VCGEzv4i16
7533 245760U, // VCGEzv4i32
7534 245760U, // VCGEzv8f16
7535 245760U, // VCGEzv8i16
7536 245760U, // VCGEzv8i8
7537 0U, // VCGTfd
7538 0U, // VCGTfq
7539 0U, // VCGThd
7540 0U, // VCGThq
7541 0U, // VCGTsv16i8
7542 0U, // VCGTsv2i32
7543 0U, // VCGTsv4i16
7544 0U, // VCGTsv4i32
7545 0U, // VCGTsv8i16
7546 0U, // VCGTsv8i8
7547 0U, // VCGTuv16i8
7548 0U, // VCGTuv2i32
7549 0U, // VCGTuv4i16
7550 0U, // VCGTuv4i32
7551 0U, // VCGTuv8i16
7552 0U, // VCGTuv8i8
7553 245760U, // VCGTzv16i8
7554 245760U, // VCGTzv2f32
7555 245760U, // VCGTzv2i32
7556 245760U, // VCGTzv4f16
7557 245760U, // VCGTzv4f32
7558 245760U, // VCGTzv4i16
7559 245760U, // VCGTzv4i32
7560 245760U, // VCGTzv8f16
7561 245760U, // VCGTzv8i16
7562 245760U, // VCGTzv8i8
7563 245760U, // VCLEzv16i8
7564 245760U, // VCLEzv2f32
7565 245760U, // VCLEzv2i32
7566 245760U, // VCLEzv4f16
7567 245760U, // VCLEzv4f32
7568 245760U, // VCLEzv4i16
7569 245760U, // VCLEzv4i32
7570 245760U, // VCLEzv8f16
7571 245760U, // VCLEzv8i16
7572 245760U, // VCLEzv8i8
7573 16384U, // VCLSv16i8
7574 16384U, // VCLSv2i32
7575 16384U, // VCLSv4i16
7576 16384U, // VCLSv4i32
7577 16384U, // VCLSv8i16
7578 16384U, // VCLSv8i8
7579 245760U, // VCLTzv16i8
7580 245760U, // VCLTzv2f32
7581 245760U, // VCLTzv2i32
7582 245760U, // VCLTzv4f16
7583 245760U, // VCLTzv4f32
7584 245760U, // VCLTzv4i16
7585 245760U, // VCLTzv4i32
7586 245760U, // VCLTzv8f16
7587 245760U, // VCLTzv8i16
7588 245760U, // VCLTzv8i8
7589 16384U, // VCLZv16i8
7590 16384U, // VCLZv2i32
7591 16384U, // VCLZv4i16
7592 16384U, // VCLZv4i32
7593 16384U, // VCLZv8i16
7594 16384U, // VCLZv8i8
7595 12059008U, // VCMLAv2f32
7596 262528U, // VCMLAv2f32_indexed
7597 12059008U, // VCMLAv4f16
7598 262528U, // VCMLAv4f16_indexed
7599 12059008U, // VCMLAv4f32
7600 262528U, // VCMLAv4f32_indexed
7601 12059008U, // VCMLAv8f16
7602 262528U, // VCMLAv8f16_indexed
7603 528U, // VCMPD
7604 528U, // VCMPED
7605 16384U, // VCMPEH
7606 16384U, // VCMPES
7607 0U, // VCMPEZD
7608 34U, // VCMPEZH
7609 34U, // VCMPEZS
7610 16384U, // VCMPH
7611 16384U, // VCMPS
7612 0U, // VCMPZD
7613 34U, // VCMPZH
7614 34U, // VCMPZS
7615 16384U, // VCNTd
7616 16384U, // VCNTq
7617 2U, // VCVTANSDf
7618 2U, // VCVTANSDh
7619 2U, // VCVTANSQf
7620 2U, // VCVTANSQh
7621 2U, // VCVTANUDf
7622 2U, // VCVTANUDh
7623 2U, // VCVTANUQf
7624 2U, // VCVTANUQh
7625 2U, // VCVTASD
7626 2U, // VCVTASH
7627 2U, // VCVTASS
7628 2U, // VCVTAUD
7629 2U, // VCVTAUH
7630 2U, // VCVTAUS
7631 0U, // VCVTBDH
7632 0U, // VCVTBHD
7633 0U, // VCVTBHS
7634 2U, // VCVTBSH
7635 0U, // VCVTDS
7636 2U, // VCVTMNSDf
7637 2U, // VCVTMNSDh
7638 2U, // VCVTMNSQf
7639 2U, // VCVTMNSQh
7640 2U, // VCVTMNUDf
7641 2U, // VCVTMNUDh
7642 2U, // VCVTMNUQf
7643 2U, // VCVTMNUQh
7644 2U, // VCVTMSD
7645 2U, // VCVTMSH
7646 2U, // VCVTMSS
7647 2U, // VCVTMUD
7648 2U, // VCVTMUH
7649 2U, // VCVTMUS
7650 2U, // VCVTNNSDf
7651 2U, // VCVTNNSDh
7652 2U, // VCVTNNSQf
7653 2U, // VCVTNNSQh
7654 2U, // VCVTNNUDf
7655 2U, // VCVTNNUDh
7656 2U, // VCVTNNUQf
7657 2U, // VCVTNNUQh
7658 2U, // VCVTNSD
7659 2U, // VCVTNSH
7660 2U, // VCVTNSS
7661 2U, // VCVTNUD
7662 2U, // VCVTNUH
7663 2U, // VCVTNUS
7664 2U, // VCVTPNSDf
7665 2U, // VCVTPNSDh
7666 2U, // VCVTPNSQf
7667 2U, // VCVTPNSQh
7668 2U, // VCVTPNUDf
7669 2U, // VCVTPNUDh
7670 2U, // VCVTPNUQf
7671 2U, // VCVTPNUQh
7672 2U, // VCVTPSD
7673 2U, // VCVTPSH
7674 2U, // VCVTPSS
7675 2U, // VCVTPUD
7676 2U, // VCVTPUH
7677 2U, // VCVTPUS
7678 0U, // VCVTSD
7679 0U, // VCVTTDH
7680 0U, // VCVTTHD
7681 0U, // VCVTTHS
7682 2U, // VCVTTSH
7683 2U, // VCVTf2h
7684 0U, // VCVTf2sd
7685 0U, // VCVTf2sq
7686 0U, // VCVTf2ud
7687 0U, // VCVTf2uq
7688 536U, // VCVTf2xsd
7689 536U, // VCVTf2xsq
7690 536U, // VCVTf2xud
7691 536U, // VCVTf2xuq
7692 0U, // VCVTh2f
7693 0U, // VCVTh2sd
7694 0U, // VCVTh2sq
7695 0U, // VCVTh2ud
7696 0U, // VCVTh2uq
7697 536U, // VCVTh2xsd
7698 536U, // VCVTh2xsq
7699 536U, // VCVTh2xud
7700 536U, // VCVTh2xuq
7701 0U, // VCVTs2fd
7702 0U, // VCVTs2fq
7703 0U, // VCVTs2hd
7704 0U, // VCVTs2hq
7705 0U, // VCVTu2fd
7706 0U, // VCVTu2fq
7707 0U, // VCVTu2hd
7708 0U, // VCVTu2hq
7709 536U, // VCVTxs2fd
7710 536U, // VCVTxs2fq
7711 536U, // VCVTxs2hd
7712 536U, // VCVTxs2hq
7713 536U, // VCVTxu2fd
7714 536U, // VCVTxu2fq
7715 536U, // VCVTxu2hd
7716 536U, // VCVTxu2hq
7717 2720528U, // VDIVD
7718 0U, // VDIVH
7719 0U, // VDIVS
7720 16384U, // VDUP16d
7721 16384U, // VDUP16q
7722 16384U, // VDUP32d
7723 16384U, // VDUP32q
7724 16384U, // VDUP8d
7725 16384U, // VDUP8q
7726 147456U, // VDUPLN16d
7727 147456U, // VDUPLN16q
7728 147456U, // VDUPLN32d
7729 147456U, // VDUPLN32q
7730 147456U, // VDUPLN8d
7731 147456U, // VDUPLN8q
7732 0U, // VEORd
7733 0U, // VEORq
7734 33554432U, // VEXTd16
7735 33554432U, // VEXTd32
7736 33554432U, // VEXTd8
7737 33554432U, // VEXTq16
7738 33554432U, // VEXTq32
7739 33554432U, // VEXTq64
7740 33554432U, // VEXTq8
7741 49944U, // VFMAD
7742 3671552U, // VFMAH
7743 17920U, // VFMALD
7744 280064U, // VFMALDI
7745 17920U, // VFMALQ
7746 280064U, // VFMALQI
7747 3671552U, // VFMAS
7748 3671552U, // VFMAfd
7749 3671552U, // VFMAfq
7750 3671552U, // VFMAhd
7751 3671552U, // VFMAhq
7752 49944U, // VFMSD
7753 3671552U, // VFMSH
7754 17920U, // VFMSLD
7755 280064U, // VFMSLDI
7756 17920U, // VFMSLQ
7757 280064U, // VFMSLQI
7758 3671552U, // VFMSS
7759 3671552U, // VFMSfd
7760 3671552U, // VFMSfq
7761 3671552U, // VFMShd
7762 3671552U, // VFMShq
7763 49944U, // VFNMAD
7764 3671552U, // VFNMAH
7765 3671552U, // VFNMAS
7766 49944U, // VFNMSD
7767 3671552U, // VFNMSH
7768 3671552U, // VFNMSS
7769 17920U, // VFP_VMAXNMD
7770 17920U, // VFP_VMAXNMH
7771 17920U, // VFP_VMAXNMS
7772 17920U, // VFP_VMINNMD
7773 17920U, // VFP_VMINNMH
7774 17920U, // VFP_VMINNMS
7775 147456U, // VGETLNi32
7776 147456U, // VGETLNs16
7777 147456U, // VGETLNs8
7778 147456U, // VGETLNu16
7779 147456U, // VGETLNu8
7780 0U, // VHADDsv16i8
7781 0U, // VHADDsv2i32
7782 0U, // VHADDsv4i16
7783 0U, // VHADDsv4i32
7784 0U, // VHADDsv8i16
7785 0U, // VHADDsv8i8
7786 0U, // VHADDuv16i8
7787 0U, // VHADDuv2i32
7788 0U, // VHADDuv4i16
7789 0U, // VHADDuv4i32
7790 0U, // VHADDuv8i16
7791 0U, // VHADDuv8i8
7792 0U, // VHSUBsv16i8
7793 0U, // VHSUBsv2i32
7794 0U, // VHSUBsv4i16
7795 0U, // VHSUBsv4i32
7796 0U, // VHSUBsv8i16
7797 0U, // VHSUBsv8i8
7798 0U, // VHSUBuv16i8
7799 0U, // VHSUBuv2i32
7800 0U, // VHSUBuv4i16
7801 0U, // VHSUBuv4i32
7802 0U, // VHSUBuv8i16
7803 0U, // VHSUBuv8i8
7804 2U, // VINSH
7805 0U, // VJCVT
7806 518U, // VLD1DUPd16
7807 676U, // VLD1DUPd16wb_fixed
7808 2687780U, // VLD1DUPd16wb_register
7809 518U, // VLD1DUPd32
7810 676U, // VLD1DUPd32wb_fixed
7811 2687780U, // VLD1DUPd32wb_register
7812 518U, // VLD1DUPd8
7813 676U, // VLD1DUPd8wb_fixed
7814 2687780U, // VLD1DUPd8wb_register
7815 518U, // VLD1DUPq16
7816 676U, // VLD1DUPq16wb_fixed
7817 2687780U, // VLD1DUPq16wb_register
7818 518U, // VLD1DUPq32
7819 676U, // VLD1DUPq32wb_fixed
7820 2687780U, // VLD1DUPq32wb_register
7821 518U, // VLD1DUPq8
7822 676U, // VLD1DUPq8wb_fixed
7823 2687780U, // VLD1DUPq8wb_register
7824 12883366U, // VLD1LNd16
7825 13407782U, // VLD1LNd16_UPD
7826 12883366U, // VLD1LNd32
7827 13407782U, // VLD1LNd32_UPD
7828 12883366U, // VLD1LNd8
7829 13407782U, // VLD1LNd8_UPD
7830 0U, // VLD1LNq16Pseudo
7831 0U, // VLD1LNq16Pseudo_UPD
7832 0U, // VLD1LNq32Pseudo
7833 0U, // VLD1LNq32Pseudo_UPD
7834 0U, // VLD1LNq8Pseudo
7835 0U, // VLD1LNq8Pseudo_UPD
7836 518U, // VLD1d16
7837 518U, // VLD1d16Q
7838 0U, // VLD1d16QPseudo
7839 0U, // VLD1d16QPseudoWB_fixed
7840 0U, // VLD1d16QPseudoWB_register
7841 676U, // VLD1d16Qwb_fixed
7842 2687780U, // VLD1d16Qwb_register
7843 518U, // VLD1d16T
7844 0U, // VLD1d16TPseudo
7845 0U, // VLD1d16TPseudoWB_fixed
7846 0U, // VLD1d16TPseudoWB_register
7847 676U, // VLD1d16Twb_fixed
7848 2687780U, // VLD1d16Twb_register
7849 676U, // VLD1d16wb_fixed
7850 2687780U, // VLD1d16wb_register
7851 518U, // VLD1d32
7852 518U, // VLD1d32Q
7853 0U, // VLD1d32QPseudo
7854 0U, // VLD1d32QPseudoWB_fixed
7855 0U, // VLD1d32QPseudoWB_register
7856 676U, // VLD1d32Qwb_fixed
7857 2687780U, // VLD1d32Qwb_register
7858 518U, // VLD1d32T
7859 0U, // VLD1d32TPseudo
7860 0U, // VLD1d32TPseudoWB_fixed
7861 0U, // VLD1d32TPseudoWB_register
7862 676U, // VLD1d32Twb_fixed
7863 2687780U, // VLD1d32Twb_register
7864 676U, // VLD1d32wb_fixed
7865 2687780U, // VLD1d32wb_register
7866 518U, // VLD1d64
7867 518U, // VLD1d64Q
7868 0U, // VLD1d64QPseudo
7869 0U, // VLD1d64QPseudoWB_fixed
7870 0U, // VLD1d64QPseudoWB_register
7871 676U, // VLD1d64Qwb_fixed
7872 2687780U, // VLD1d64Qwb_register
7873 518U, // VLD1d64T
7874 0U, // VLD1d64TPseudo
7875 0U, // VLD1d64TPseudoWB_fixed
7876 0U, // VLD1d64TPseudoWB_register
7877 676U, // VLD1d64Twb_fixed
7878 2687780U, // VLD1d64Twb_register
7879 676U, // VLD1d64wb_fixed
7880 2687780U, // VLD1d64wb_register
7881 518U, // VLD1d8
7882 518U, // VLD1d8Q
7883 0U, // VLD1d8QPseudo
7884 0U, // VLD1d8QPseudoWB_fixed
7885 0U, // VLD1d8QPseudoWB_register
7886 676U, // VLD1d8Qwb_fixed
7887 2687780U, // VLD1d8Qwb_register
7888 518U, // VLD1d8T
7889 0U, // VLD1d8TPseudo
7890 0U, // VLD1d8TPseudoWB_fixed
7891 0U, // VLD1d8TPseudoWB_register
7892 676U, // VLD1d8Twb_fixed
7893 2687780U, // VLD1d8Twb_register
7894 676U, // VLD1d8wb_fixed
7895 2687780U, // VLD1d8wb_register
7896 518U, // VLD1q16
7897 0U, // VLD1q16HighQPseudo
7898 0U, // VLD1q16HighQPseudo_UPD
7899 0U, // VLD1q16HighTPseudo
7900 0U, // VLD1q16HighTPseudo_UPD
7901 0U, // VLD1q16LowQPseudo_UPD
7902 0U, // VLD1q16LowTPseudo_UPD
7903 676U, // VLD1q16wb_fixed
7904 2687780U, // VLD1q16wb_register
7905 518U, // VLD1q32
7906 0U, // VLD1q32HighQPseudo
7907 0U, // VLD1q32HighQPseudo_UPD
7908 0U, // VLD1q32HighTPseudo
7909 0U, // VLD1q32HighTPseudo_UPD
7910 0U, // VLD1q32LowQPseudo_UPD
7911 0U, // VLD1q32LowTPseudo_UPD
7912 676U, // VLD1q32wb_fixed
7913 2687780U, // VLD1q32wb_register
7914 518U, // VLD1q64
7915 0U, // VLD1q64HighQPseudo
7916 0U, // VLD1q64HighQPseudo_UPD
7917 0U, // VLD1q64HighTPseudo
7918 0U, // VLD1q64HighTPseudo_UPD
7919 0U, // VLD1q64LowQPseudo_UPD
7920 0U, // VLD1q64LowTPseudo_UPD
7921 676U, // VLD1q64wb_fixed
7922 2687780U, // VLD1q64wb_register
7923 518U, // VLD1q8
7924 0U, // VLD1q8HighQPseudo
7925 0U, // VLD1q8HighQPseudo_UPD
7926 0U, // VLD1q8HighTPseudo
7927 0U, // VLD1q8HighTPseudo_UPD
7928 0U, // VLD1q8LowQPseudo_UPD
7929 0U, // VLD1q8LowTPseudo_UPD
7930 676U, // VLD1q8wb_fixed
7931 2687780U, // VLD1q8wb_register
7932 518U, // VLD2DUPd16
7933 676U, // VLD2DUPd16wb_fixed
7934 2687780U, // VLD2DUPd16wb_register
7935 518U, // VLD2DUPd16x2
7936 676U, // VLD2DUPd16x2wb_fixed
7937 2687780U, // VLD2DUPd16x2wb_register
7938 518U, // VLD2DUPd32
7939 676U, // VLD2DUPd32wb_fixed
7940 2687780U, // VLD2DUPd32wb_register
7941 518U, // VLD2DUPd32x2
7942 676U, // VLD2DUPd32x2wb_fixed
7943 2687780U, // VLD2DUPd32x2wb_register
7944 518U, // VLD2DUPd8
7945 676U, // VLD2DUPd8wb_fixed
7946 2687780U, // VLD2DUPd8wb_register
7947 518U, // VLD2DUPd8x2
7948 676U, // VLD2DUPd8x2wb_fixed
7949 2687780U, // VLD2DUPd8x2wb_register
7950 0U, // VLD2DUPq16EvenPseudo
7951 0U, // VLD2DUPq16OddPseudo
7952 0U, // VLD2DUPq16OddPseudoWB_fixed
7953 0U, // VLD2DUPq16OddPseudoWB_register
7954 0U, // VLD2DUPq32EvenPseudo
7955 0U, // VLD2DUPq32OddPseudo
7956 0U, // VLD2DUPq32OddPseudoWB_fixed
7957 0U, // VLD2DUPq32OddPseudoWB_register
7958 0U, // VLD2DUPq8EvenPseudo
7959 0U, // VLD2DUPq8OddPseudo
7960 0U, // VLD2DUPq8OddPseudoWB_fixed
7961 0U, // VLD2DUPq8OddPseudoWB_register
7962 13948454U, // VLD2LNd16
7963 0U, // VLD2LNd16Pseudo
7964 0U, // VLD2LNd16Pseudo_UPD
7965 349869734U, // VLD2LNd16_UPD
7966 13948454U, // VLD2LNd32
7967 0U, // VLD2LNd32Pseudo
7968 0U, // VLD2LNd32Pseudo_UPD
7969 349869734U, // VLD2LNd32_UPD
7970 13948454U, // VLD2LNd8
7971 0U, // VLD2LNd8Pseudo
7972 0U, // VLD2LNd8Pseudo_UPD
7973 349869734U, // VLD2LNd8_UPD
7974 13948454U, // VLD2LNq16
7975 0U, // VLD2LNq16Pseudo
7976 0U, // VLD2LNq16Pseudo_UPD
7977 349869734U, // VLD2LNq16_UPD
7978 13948454U, // VLD2LNq32
7979 0U, // VLD2LNq32Pseudo
7980 0U, // VLD2LNq32Pseudo_UPD
7981 349869734U, // VLD2LNq32_UPD
7982 518U, // VLD2b16
7983 676U, // VLD2b16wb_fixed
7984 2687780U, // VLD2b16wb_register
7985 518U, // VLD2b32
7986 676U, // VLD2b32wb_fixed
7987 2687780U, // VLD2b32wb_register
7988 518U, // VLD2b8
7989 676U, // VLD2b8wb_fixed
7990 2687780U, // VLD2b8wb_register
7991 518U, // VLD2d16
7992 676U, // VLD2d16wb_fixed
7993 2687780U, // VLD2d16wb_register
7994 518U, // VLD2d32
7995 676U, // VLD2d32wb_fixed
7996 2687780U, // VLD2d32wb_register
7997 518U, // VLD2d8
7998 676U, // VLD2d8wb_fixed
7999 2687780U, // VLD2d8wb_register
8000 518U, // VLD2q16
8001 0U, // VLD2q16Pseudo
8002 0U, // VLD2q16PseudoWB_fixed
8003 0U, // VLD2q16PseudoWB_register
8004 676U, // VLD2q16wb_fixed
8005 2687780U, // VLD2q16wb_register
8006 518U, // VLD2q32
8007 0U, // VLD2q32Pseudo
8008 0U, // VLD2q32PseudoWB_fixed
8009 0U, // VLD2q32PseudoWB_register
8010 676U, // VLD2q32wb_fixed
8011 2687780U, // VLD2q32wb_register
8012 518U, // VLD2q8
8013 0U, // VLD2q8Pseudo
8014 0U, // VLD2q8PseudoWB_fixed
8015 0U, // VLD2q8PseudoWB_register
8016 676U, // VLD2q8wb_fixed
8017 2687780U, // VLD2q8wb_register
8018 333608U, // VLD3DUPd16
8019 0U, // VLD3DUPd16Pseudo
8020 0U, // VLD3DUPd16Pseudo_UPD
8021 15030056U, // VLD3DUPd16_UPD
8022 333608U, // VLD3DUPd32
8023 0U, // VLD3DUPd32Pseudo
8024 0U, // VLD3DUPd32Pseudo_UPD
8025 15030056U, // VLD3DUPd32_UPD
8026 333608U, // VLD3DUPd8
8027 0U, // VLD3DUPd8Pseudo
8028 0U, // VLD3DUPd8Pseudo_UPD
8029 15030056U, // VLD3DUPd8_UPD
8030 333608U, // VLD3DUPq16
8031 0U, // VLD3DUPq16EvenPseudo
8032 0U, // VLD3DUPq16OddPseudo
8033 0U, // VLD3DUPq16OddPseudo_UPD
8034 15030056U, // VLD3DUPq16_UPD
8035 333608U, // VLD3DUPq32
8036 0U, // VLD3DUPq32EvenPseudo
8037 0U, // VLD3DUPq32OddPseudo
8038 0U, // VLD3DUPq32OddPseudo_UPD
8039 15030056U, // VLD3DUPq32_UPD
8040 333608U, // VLD3DUPq8
8041 0U, // VLD3DUPq8EvenPseudo
8042 0U, // VLD3DUPq8OddPseudo
8043 0U, // VLD3DUPq8OddPseudo_UPD
8044 15030056U, // VLD3DUPq8_UPD
8045 383424166U, // VLD3LNd16
8046 0U, // VLD3LNd16Pseudo
8047 0U, // VLD3LNd16Pseudo_UPD
8048 15505318U, // VLD3LNd16_UPD
8049 383424166U, // VLD3LNd32
8050 0U, // VLD3LNd32Pseudo
8051 0U, // VLD3LNd32Pseudo_UPD
8052 15505318U, // VLD3LNd32_UPD
8053 383424166U, // VLD3LNd8
8054 0U, // VLD3LNd8Pseudo
8055 0U, // VLD3LNd8Pseudo_UPD
8056 15505318U, // VLD3LNd8_UPD
8057 383424166U, // VLD3LNq16
8058 0U, // VLD3LNq16Pseudo
8059 0U, // VLD3LNq16Pseudo_UPD
8060 15505318U, // VLD3LNq16_UPD
8061 383424166U, // VLD3LNq32
8062 0U, // VLD3LNq32Pseudo
8063 0U, // VLD3LNq32Pseudo_UPD
8064 15505318U, // VLD3LNq32_UPD
8065 402653184U, // VLD3d16
8066 0U, // VLD3d16Pseudo
8067 0U, // VLD3d16Pseudo_UPD
8068 402653184U, // VLD3d16_UPD
8069 402653184U, // VLD3d32
8070 0U, // VLD3d32Pseudo
8071 0U, // VLD3d32Pseudo_UPD
8072 402653184U, // VLD3d32_UPD
8073 402653184U, // VLD3d8
8074 0U, // VLD3d8Pseudo
8075 0U, // VLD3d8Pseudo_UPD
8076 402653184U, // VLD3d8_UPD
8077 402653184U, // VLD3q16
8078 0U, // VLD3q16Pseudo_UPD
8079 402653184U, // VLD3q16_UPD
8080 0U, // VLD3q16oddPseudo
8081 0U, // VLD3q16oddPseudo_UPD
8082 402653184U, // VLD3q32
8083 0U, // VLD3q32Pseudo_UPD
8084 402653184U, // VLD3q32_UPD
8085 0U, // VLD3q32oddPseudo
8086 0U, // VLD3q32oddPseudo_UPD
8087 402653184U, // VLD3q8
8088 0U, // VLD3q8Pseudo_UPD
8089 402653184U, // VLD3q8_UPD
8090 0U, // VLD3q8oddPseudo
8091 0U, // VLD3q8oddPseudo_UPD
8092 2971688U, // VLD4DUPd16
8093 0U, // VLD4DUPd16Pseudo
8094 0U, // VLD4DUPd16Pseudo_UPD
8095 366632U, // VLD4DUPd16_UPD
8096 2971688U, // VLD4DUPd32
8097 0U, // VLD4DUPd32Pseudo
8098 0U, // VLD4DUPd32Pseudo_UPD
8099 366632U, // VLD4DUPd32_UPD
8100 2971688U, // VLD4DUPd8
8101 0U, // VLD4DUPd8Pseudo
8102 0U, // VLD4DUPd8Pseudo_UPD
8103 366632U, // VLD4DUPd8_UPD
8104 2971688U, // VLD4DUPq16
8105 0U, // VLD4DUPq16EvenPseudo
8106 0U, // VLD4DUPq16OddPseudo
8107 0U, // VLD4DUPq16OddPseudo_UPD
8108 366632U, // VLD4DUPq16_UPD
8109 2971688U, // VLD4DUPq32
8110 0U, // VLD4DUPq32EvenPseudo
8111 0U, // VLD4DUPq32OddPseudo
8112 0U, // VLD4DUPq32OddPseudo_UPD
8113 366632U, // VLD4DUPq32_UPD
8114 2971688U, // VLD4DUPq8
8115 0U, // VLD4DUPq8EvenPseudo
8116 0U, // VLD4DUPq8OddPseudo
8117 0U, // VLD4DUPq8OddPseudo_UPD
8118 366632U, // VLD4DUPq8_UPD
8119 440194982U, // VLD4LNd16
8120 0U, // VLD4LNd16Pseudo
8121 0U, // VLD4LNd16Pseudo_UPD
8122 6310U, // VLD4LNd16_UPD
8123 440194982U, // VLD4LNd32
8124 0U, // VLD4LNd32Pseudo
8125 0U, // VLD4LNd32Pseudo_UPD
8126 6310U, // VLD4LNd32_UPD
8127 440194982U, // VLD4LNd8
8128 0U, // VLD4LNd8Pseudo
8129 0U, // VLD4LNd8Pseudo_UPD
8130 6310U, // VLD4LNd8_UPD
8131 440194982U, // VLD4LNq16
8132 0U, // VLD4LNq16Pseudo
8133 0U, // VLD4LNq16Pseudo_UPD
8134 6310U, // VLD4LNq16_UPD
8135 440194982U, // VLD4LNq32
8136 0U, // VLD4LNq32Pseudo
8137 0U, // VLD4LNq32Pseudo_UPD
8138 6310U, // VLD4LNq32_UPD
8139 33554432U, // VLD4d16
8140 0U, // VLD4d16Pseudo
8141 0U, // VLD4d16Pseudo_UPD
8142 33554432U, // VLD4d16_UPD
8143 33554432U, // VLD4d32
8144 0U, // VLD4d32Pseudo
8145 0U, // VLD4d32Pseudo_UPD
8146 33554432U, // VLD4d32_UPD
8147 33554432U, // VLD4d8
8148 0U, // VLD4d8Pseudo
8149 0U, // VLD4d8Pseudo_UPD
8150 33554432U, // VLD4d8_UPD
8151 33554432U, // VLD4q16
8152 0U, // VLD4q16Pseudo_UPD
8153 33554432U, // VLD4q16_UPD
8154 0U, // VLD4q16oddPseudo
8155 0U, // VLD4q16oddPseudo_UPD
8156 33554432U, // VLD4q32
8157 0U, // VLD4q32Pseudo_UPD
8158 33554432U, // VLD4q32_UPD
8159 0U, // VLD4q32oddPseudo
8160 0U, // VLD4q32oddPseudo_UPD
8161 33554432U, // VLD4q8
8162 0U, // VLD4q8Pseudo_UPD
8163 33554432U, // VLD4q8_UPD
8164 0U, // VLD4q8oddPseudo
8165 0U, // VLD4q8oddPseudo_UPD
8166 532U, // VLDMDDB_UPD
8167 18560U, // VLDMDIA
8168 532U, // VLDMDIA_UPD
8169 0U, // VLDMQIA
8170 532U, // VLDMSDB_UPD
8171 18560U, // VLDMSIA
8172 532U, // VLDMSIA_UPD
8173 6400U, // VLDRD
8174 6528U, // VLDRH
8175 6400U, // VLDRS
8176 0U, // VLDR_FPCXTNS_off
8177 42U, // VLDR_FPCXTNS_post
8178 0U, // VLDR_FPCXTNS_pre
8179 0U, // VLDR_FPCXTS_off
8180 42U, // VLDR_FPCXTS_post
8181 0U, // VLDR_FPCXTS_pre
8182 0U, // VLDR_FPSCR_NZCVQC_off
8183 44U, // VLDR_FPSCR_NZCVQC_post
8184 0U, // VLDR_FPSCR_NZCVQC_pre
8185 0U, // VLDR_FPSCR_off
8186 42U, // VLDR_FPSCR_post
8187 0U, // VLDR_FPSCR_pre
8188 0U, // VLDR_P0_off
8189 44U, // VLDR_P0_post
8190 0U, // VLDR_P0_pre
8191 0U, // VLDR_VPR_off
8192 42U, // VLDR_VPR_post
8193 0U, // VLDR_VPR_pre
8194 18560U, // VLLDM
8195 18560U, // VLLDM_T2
8196 18560U, // VLSTM
8197 18560U, // VLSTM_T2
8198 0U, // VMAXfd
8199 0U, // VMAXfq
8200 0U, // VMAXhd
8201 0U, // VMAXhq
8202 0U, // VMAXsv16i8
8203 0U, // VMAXsv2i32
8204 0U, // VMAXsv4i16
8205 0U, // VMAXsv4i32
8206 0U, // VMAXsv8i16
8207 0U, // VMAXsv8i8
8208 0U, // VMAXuv16i8
8209 0U, // VMAXuv2i32
8210 0U, // VMAXuv4i16
8211 0U, // VMAXuv4i32
8212 0U, // VMAXuv8i16
8213 0U, // VMAXuv8i8
8214 0U, // VMINfd
8215 0U, // VMINfq
8216 0U, // VMINhd
8217 0U, // VMINhq
8218 0U, // VMINsv16i8
8219 0U, // VMINsv2i32
8220 0U, // VMINsv4i16
8221 0U, // VMINsv4i32
8222 0U, // VMINsv8i16
8223 0U, // VMINsv8i8
8224 0U, // VMINuv16i8
8225 0U, // VMINuv2i32
8226 0U, // VMINuv4i16
8227 0U, // VMINuv4i32
8228 0U, // VMINuv8i16
8229 0U, // VMINuv8i8
8230 49944U, // VMLAD
8231 3671552U, // VMLAH
8232 473433600U, // VMLALslsv2i32
8233 473433600U, // VMLALslsv4i16
8234 473433600U, // VMLALsluv2i32
8235 473433600U, // VMLALsluv4i16
8236 3671552U, // VMLALsv2i64
8237 3671552U, // VMLALsv4i32
8238 3671552U, // VMLALsv8i16
8239 3671552U, // VMLALuv2i64
8240 3671552U, // VMLALuv4i32
8241 3671552U, // VMLALuv8i16
8242 3671552U, // VMLAS
8243 3671552U, // VMLAfd
8244 3671552U, // VMLAfq
8245 3671552U, // VMLAhd
8246 3671552U, // VMLAhq
8247 473433600U, // VMLAslfd
8248 473433600U, // VMLAslfq
8249 473433600U, // VMLAslhd
8250 473433600U, // VMLAslhq
8251 473433600U, // VMLAslv2i32
8252 473433600U, // VMLAslv4i16
8253 473433600U, // VMLAslv4i32
8254 473433600U, // VMLAslv8i16
8255 3671552U, // VMLAv16i8
8256 3671552U, // VMLAv2i32
8257 3671552U, // VMLAv4i16
8258 3671552U, // VMLAv4i32
8259 3671552U, // VMLAv8i16
8260 3671552U, // VMLAv8i8
8261 49944U, // VMLSD
8262 3671552U, // VMLSH
8263 473433600U, // VMLSLslsv2i32
8264 473433600U, // VMLSLslsv4i16
8265 473433600U, // VMLSLsluv2i32
8266 473433600U, // VMLSLsluv4i16
8267 3671552U, // VMLSLsv2i64
8268 3671552U, // VMLSLsv4i32
8269 3671552U, // VMLSLsv8i16
8270 3671552U, // VMLSLuv2i64
8271 3671552U, // VMLSLuv4i32
8272 3671552U, // VMLSLuv8i16
8273 3671552U, // VMLSS
8274 3671552U, // VMLSfd
8275 3671552U, // VMLSfq
8276 3671552U, // VMLShd
8277 3671552U, // VMLShq
8278 473433600U, // VMLSslfd
8279 473433600U, // VMLSslfq
8280 473433600U, // VMLSslhd
8281 473433600U, // VMLSslhq
8282 473433600U, // VMLSslv2i32
8283 473433600U, // VMLSslv4i16
8284 473433600U, // VMLSslv4i32
8285 473433600U, // VMLSslv8i16
8286 3671552U, // VMLSv16i8
8287 3671552U, // VMLSv2i32
8288 3671552U, // VMLSv4i16
8289 3671552U, // VMLSv4i32
8290 3671552U, // VMLSv8i16
8291 3671552U, // VMLSv8i8
8292 2U, // VMMLA
8293 528U, // VMOVD
8294 0U, // VMOVDRR
8295 2U, // VMOVH
8296 16384U, // VMOVHR
8297 16384U, // VMOVLsv2i64
8298 16384U, // VMOVLsv4i32
8299 16384U, // VMOVLsv8i16
8300 16384U, // VMOVLuv2i64
8301 16384U, // VMOVLuv4i32
8302 16384U, // VMOVLuv8i16
8303 2U, // VMOVNv2i32
8304 16384U, // VMOVNv4i16
8305 16384U, // VMOVNv8i8
8306 16384U, // VMOVRH
8307 0U, // VMOVRRD
8308 33554432U, // VMOVRRS
8309 16384U, // VMOVRS
8310 16384U, // VMOVS
8311 16384U, // VMOVSR
8312 33554432U, // VMOVSRR
8313 4992U, // VMOVv16i8
8314 0U, // VMOVv1i64
8315 2048U, // VMOVv2f32
8316 4992U, // VMOVv2i32
8317 0U, // VMOVv2i64
8318 2048U, // VMOVv4f32
8319 4992U, // VMOVv4i16
8320 4992U, // VMOVv4i32
8321 4992U, // VMOVv8i16
8322 4992U, // VMOVv8i8
8323 46U, // VMRS
8324 48U, // VMRS_FPCXTNS
8325 50U, // VMRS_FPCXTS
8326 52U, // VMRS_FPEXC
8327 54U, // VMRS_FPINST
8328 56U, // VMRS_FPINST2
8329 58U, // VMRS_FPSCR_NZCVQC
8330 60U, // VMRS_FPSID
8331 62U, // VMRS_MVFR0
8332 64U, // VMRS_MVFR1
8333 66U, // VMRS_MVFR2
8334 68U, // VMRS_P0
8335 70U, // VMRS_VPR
8336 2U, // VMSR
8337 2U, // VMSR_FPCXTNS
8338 2U, // VMSR_FPCXTS
8339 0U, // VMSR_FPEXC
8340 0U, // VMSR_FPINST
8341 0U, // VMSR_FPINST2
8342 2U, // VMSR_FPSCR_NZCVQC
8343 0U, // VMSR_FPSID
8344 2U, // VMSR_P0
8345 2U, // VMSR_VPR
8346 2720528U, // VMULD
8347 0U, // VMULH
8348 17920U, // VMULLp64
8349 0U, // VMULLp8
8350 167772160U, // VMULLslsv2i32
8351 167772160U, // VMULLslsv4i16
8352 167772160U, // VMULLsluv2i32
8353 167772160U, // VMULLsluv4i16
8354 0U, // VMULLsv2i64
8355 0U, // VMULLsv4i32
8356 0U, // VMULLsv8i16
8357 0U, // VMULLuv2i64
8358 0U, // VMULLuv4i32
8359 0U, // VMULLuv8i16
8360 0U, // VMULS
8361 0U, // VMULfd
8362 0U, // VMULfq
8363 0U, // VMULhd
8364 0U, // VMULhq
8365 0U, // VMULpd
8366 0U, // VMULpq
8367 167772160U, // VMULslfd
8368 167772160U, // VMULslfq
8369 167772160U, // VMULslhd
8370 167772160U, // VMULslhq
8371 167772160U, // VMULslv2i32
8372 167772160U, // VMULslv4i16
8373 167772160U, // VMULslv4i32
8374 167772160U, // VMULslv8i16
8375 0U, // VMULv16i8
8376 0U, // VMULv2i32
8377 0U, // VMULv4i16
8378 0U, // VMULv4i32
8379 0U, // VMULv8i16
8380 0U, // VMULv8i8
8381 16384U, // VMVNd
8382 16384U, // VMVNq
8383 4992U, // VMVNv2i32
8384 4992U, // VMVNv4i16
8385 4992U, // VMVNv4i32
8386 4992U, // VMVNv8i16
8387 528U, // VNEGD
8388 16384U, // VNEGH
8389 16384U, // VNEGS
8390 16384U, // VNEGf32q
8391 16384U, // VNEGfd
8392 16384U, // VNEGhd
8393 16384U, // VNEGhq
8394 16384U, // VNEGs16d
8395 16384U, // VNEGs16q
8396 16384U, // VNEGs32d
8397 16384U, // VNEGs32q
8398 16384U, // VNEGs8d
8399 16384U, // VNEGs8q
8400 49944U, // VNMLAD
8401 3671552U, // VNMLAH
8402 3671552U, // VNMLAS
8403 49944U, // VNMLSD
8404 3671552U, // VNMLSH
8405 3671552U, // VNMLSS
8406 2720528U, // VNMULD
8407 0U, // VNMULH
8408 0U, // VNMULS
8409 0U, // VORNd
8410 0U, // VORNq
8411 0U, // VORRd
8412 4992U, // VORRiv2i32
8413 4992U, // VORRiv4i16
8414 4992U, // VORRiv4i32
8415 4992U, // VORRiv8i16
8416 0U, // VORRq
8417 17920U, // VPADALsv16i8
8418 17920U, // VPADALsv2i32
8419 17920U, // VPADALsv4i16
8420 17920U, // VPADALsv4i32
8421 17920U, // VPADALsv8i16
8422 17920U, // VPADALsv8i8
8423 17920U, // VPADALuv16i8
8424 17920U, // VPADALuv2i32
8425 17920U, // VPADALuv4i16
8426 17920U, // VPADALuv4i32
8427 17920U, // VPADALuv8i16
8428 17920U, // VPADALuv8i8
8429 16384U, // VPADDLsv16i8
8430 16384U, // VPADDLsv2i32
8431 16384U, // VPADDLsv4i16
8432 16384U, // VPADDLsv4i32
8433 16384U, // VPADDLsv8i16
8434 16384U, // VPADDLsv8i8
8435 16384U, // VPADDLuv16i8
8436 16384U, // VPADDLuv2i32
8437 16384U, // VPADDLuv4i16
8438 16384U, // VPADDLuv4i32
8439 16384U, // VPADDLuv8i16
8440 16384U, // VPADDLuv8i8
8441 0U, // VPADDf
8442 0U, // VPADDh
8443 0U, // VPADDi16
8444 0U, // VPADDi32
8445 0U, // VPADDi8
8446 0U, // VPMAXf
8447 0U, // VPMAXh
8448 0U, // VPMAXs16
8449 0U, // VPMAXs32
8450 0U, // VPMAXs8
8451 0U, // VPMAXu16
8452 0U, // VPMAXu32
8453 0U, // VPMAXu8
8454 0U, // VPMINf
8455 0U, // VPMINh
8456 0U, // VPMINs16
8457 0U, // VPMINs32
8458 0U, // VPMINs8
8459 0U, // VPMINu16
8460 0U, // VPMINu32
8461 0U, // VPMINu8
8462 16384U, // VQABSv16i8
8463 16384U, // VQABSv2i32
8464 16384U, // VQABSv4i16
8465 16384U, // VQABSv4i32
8466 16384U, // VQABSv8i16
8467 16384U, // VQABSv8i8
8468 0U, // VQADDsv16i8
8469 17920U, // VQADDsv1i64
8470 0U, // VQADDsv2i32
8471 17920U, // VQADDsv2i64
8472 0U, // VQADDsv4i16
8473 0U, // VQADDsv4i32
8474 0U, // VQADDsv8i16
8475 0U, // VQADDsv8i8
8476 0U, // VQADDuv16i8
8477 0U, // VQADDuv1i64
8478 0U, // VQADDuv2i32
8479 0U, // VQADDuv2i64
8480 0U, // VQADDuv4i16
8481 0U, // VQADDuv4i32
8482 0U, // VQADDuv8i16
8483 0U, // VQADDuv8i8
8484 473433600U, // VQDMLALslv2i32
8485 473433600U, // VQDMLALslv4i16
8486 3671552U, // VQDMLALv2i64
8487 3671552U, // VQDMLALv4i32
8488 473433600U, // VQDMLSLslv2i32
8489 473433600U, // VQDMLSLslv4i16
8490 3671552U, // VQDMLSLv2i64
8491 3671552U, // VQDMLSLv4i32
8492 167772160U, // VQDMULHslv2i32
8493 167772160U, // VQDMULHslv4i16
8494 167772160U, // VQDMULHslv4i32
8495 167772160U, // VQDMULHslv8i16
8496 0U, // VQDMULHv2i32
8497 0U, // VQDMULHv4i16
8498 0U, // VQDMULHv4i32
8499 0U, // VQDMULHv8i16
8500 167772160U, // VQDMULLslv2i32
8501 167772160U, // VQDMULLslv4i16
8502 0U, // VQDMULLv2i64
8503 0U, // VQDMULLv4i32
8504 2U, // VQMOVNsuv2i32
8505 16384U, // VQMOVNsuv4i16
8506 16384U, // VQMOVNsuv8i8
8507 2U, // VQMOVNsv2i32
8508 16384U, // VQMOVNsv4i16
8509 16384U, // VQMOVNsv8i8
8510 16384U, // VQMOVNuv2i32
8511 16384U, // VQMOVNuv4i16
8512 16384U, // VQMOVNuv8i8
8513 16384U, // VQNEGv16i8
8514 16384U, // VQNEGv2i32
8515 16384U, // VQNEGv4i16
8516 16384U, // VQNEGv4i32
8517 16384U, // VQNEGv8i16
8518 16384U, // VQNEGv8i8
8519 473433600U, // VQRDMLAHslv2i32
8520 473433600U, // VQRDMLAHslv4i16
8521 473433600U, // VQRDMLAHslv4i32
8522 473433600U, // VQRDMLAHslv8i16
8523 3671552U, // VQRDMLAHv2i32
8524 3671552U, // VQRDMLAHv4i16
8525 3671552U, // VQRDMLAHv4i32
8526 3671552U, // VQRDMLAHv8i16
8527 473433600U, // VQRDMLSHslv2i32
8528 473433600U, // VQRDMLSHslv4i16
8529 473433600U, // VQRDMLSHslv4i32
8530 473433600U, // VQRDMLSHslv8i16
8531 3671552U, // VQRDMLSHv2i32
8532 3671552U, // VQRDMLSHv4i16
8533 3671552U, // VQRDMLSHv4i32
8534 3671552U, // VQRDMLSHv8i16
8535 167772160U, // VQRDMULHslv2i32
8536 167772160U, // VQRDMULHslv4i16
8537 167772160U, // VQRDMULHslv4i32
8538 167772160U, // VQRDMULHslv8i16
8539 0U, // VQRDMULHv2i32
8540 0U, // VQRDMULHv4i16
8541 0U, // VQRDMULHv4i32
8542 0U, // VQRDMULHv8i16
8543 0U, // VQRSHLsv16i8
8544 17920U, // VQRSHLsv1i64
8545 0U, // VQRSHLsv2i32
8546 17920U, // VQRSHLsv2i64
8547 0U, // VQRSHLsv4i16
8548 0U, // VQRSHLsv4i32
8549 0U, // VQRSHLsv8i16
8550 0U, // VQRSHLsv8i8
8551 0U, // VQRSHLuv16i8
8552 0U, // VQRSHLuv1i64
8553 0U, // VQRSHLuv2i32
8554 0U, // VQRSHLuv2i64
8555 0U, // VQRSHLuv4i16
8556 0U, // VQRSHLuv4i32
8557 0U, // VQRSHLuv8i16
8558 0U, // VQRSHLuv8i8
8559 17920U, // VQRSHRNsv2i32
8560 0U, // VQRSHRNsv4i16
8561 0U, // VQRSHRNsv8i8
8562 0U, // VQRSHRNuv2i32
8563 0U, // VQRSHRNuv4i16
8564 0U, // VQRSHRNuv8i8
8565 17920U, // VQRSHRUNv2i32
8566 0U, // VQRSHRUNv4i16
8567 0U, // VQRSHRUNv8i8
8568 0U, // VQSHLsiv16i8
8569 17920U, // VQSHLsiv1i64
8570 0U, // VQSHLsiv2i32
8571 17920U, // VQSHLsiv2i64
8572 0U, // VQSHLsiv4i16
8573 0U, // VQSHLsiv4i32
8574 0U, // VQSHLsiv8i16
8575 0U, // VQSHLsiv8i8
8576 0U, // VQSHLsuv16i8
8577 17920U, // VQSHLsuv1i64
8578 0U, // VQSHLsuv2i32
8579 17920U, // VQSHLsuv2i64
8580 0U, // VQSHLsuv4i16
8581 0U, // VQSHLsuv4i32
8582 0U, // VQSHLsuv8i16
8583 0U, // VQSHLsuv8i8
8584 0U, // VQSHLsv16i8
8585 17920U, // VQSHLsv1i64
8586 0U, // VQSHLsv2i32
8587 17920U, // VQSHLsv2i64
8588 0U, // VQSHLsv4i16
8589 0U, // VQSHLsv4i32
8590 0U, // VQSHLsv8i16
8591 0U, // VQSHLsv8i8
8592 0U, // VQSHLuiv16i8
8593 0U, // VQSHLuiv1i64
8594 0U, // VQSHLuiv2i32
8595 0U, // VQSHLuiv2i64
8596 0U, // VQSHLuiv4i16
8597 0U, // VQSHLuiv4i32
8598 0U, // VQSHLuiv8i16
8599 0U, // VQSHLuiv8i8
8600 0U, // VQSHLuv16i8
8601 0U, // VQSHLuv1i64
8602 0U, // VQSHLuv2i32
8603 0U, // VQSHLuv2i64
8604 0U, // VQSHLuv4i16
8605 0U, // VQSHLuv4i32
8606 0U, // VQSHLuv8i16
8607 0U, // VQSHLuv8i8
8608 17920U, // VQSHRNsv2i32
8609 0U, // VQSHRNsv4i16
8610 0U, // VQSHRNsv8i8
8611 0U, // VQSHRNuv2i32
8612 0U, // VQSHRNuv4i16
8613 0U, // VQSHRNuv8i8
8614 17920U, // VQSHRUNv2i32
8615 0U, // VQSHRUNv4i16
8616 0U, // VQSHRUNv8i8
8617 0U, // VQSUBsv16i8
8618 17920U, // VQSUBsv1i64
8619 0U, // VQSUBsv2i32
8620 17920U, // VQSUBsv2i64
8621 0U, // VQSUBsv4i16
8622 0U, // VQSUBsv4i32
8623 0U, // VQSUBsv8i16
8624 0U, // VQSUBsv8i8
8625 0U, // VQSUBuv16i8
8626 0U, // VQSUBuv1i64
8627 0U, // VQSUBuv2i32
8628 0U, // VQSUBuv2i64
8629 0U, // VQSUBuv4i16
8630 0U, // VQSUBuv4i32
8631 0U, // VQSUBuv8i16
8632 0U, // VQSUBuv8i8
8633 17920U, // VRADDHNv2i32
8634 0U, // VRADDHNv4i16
8635 0U, // VRADDHNv8i8
8636 16384U, // VRECPEd
8637 16384U, // VRECPEfd
8638 16384U, // VRECPEfq
8639 16384U, // VRECPEhd
8640 16384U, // VRECPEhq
8641 16384U, // VRECPEq
8642 0U, // VRECPSfd
8643 0U, // VRECPSfq
8644 0U, // VRECPShd
8645 0U, // VRECPShq
8646 16384U, // VREV16d8
8647 16384U, // VREV16q8
8648 16384U, // VREV32d16
8649 16384U, // VREV32d8
8650 16384U, // VREV32q16
8651 16384U, // VREV32q8
8652 16384U, // VREV64d16
8653 16384U, // VREV64d32
8654 16384U, // VREV64d8
8655 16384U, // VREV64q16
8656 16384U, // VREV64q32
8657 16384U, // VREV64q8
8658 0U, // VRHADDsv16i8
8659 0U, // VRHADDsv2i32
8660 0U, // VRHADDsv4i16
8661 0U, // VRHADDsv4i32
8662 0U, // VRHADDsv8i16
8663 0U, // VRHADDsv8i8
8664 0U, // VRHADDuv16i8
8665 0U, // VRHADDuv2i32
8666 0U, // VRHADDuv4i16
8667 0U, // VRHADDuv4i32
8668 0U, // VRHADDuv8i16
8669 0U, // VRHADDuv8i8
8670 2U, // VRINTAD
8671 2U, // VRINTAH
8672 2U, // VRINTANDf
8673 2U, // VRINTANDh
8674 2U, // VRINTANQf
8675 2U, // VRINTANQh
8676 2U, // VRINTAS
8677 2U, // VRINTMD
8678 2U, // VRINTMH
8679 2U, // VRINTMNDf
8680 2U, // VRINTMNDh
8681 2U, // VRINTMNQf
8682 2U, // VRINTMNQh
8683 2U, // VRINTMS
8684 2U, // VRINTND
8685 2U, // VRINTNH
8686 2U, // VRINTNNDf
8687 2U, // VRINTNNDh
8688 2U, // VRINTNNQf
8689 2U, // VRINTNNQh
8690 2U, // VRINTNS
8691 2U, // VRINTPD
8692 2U, // VRINTPH
8693 2U, // VRINTPNDf
8694 2U, // VRINTPNDh
8695 2U, // VRINTPNQf
8696 2U, // VRINTPNQh
8697 2U, // VRINTPS
8698 528U, // VRINTRD
8699 16384U, // VRINTRH
8700 16384U, // VRINTRS
8701 528U, // VRINTXD
8702 16384U, // VRINTXH
8703 2U, // VRINTXNDf
8704 2U, // VRINTXNDh
8705 2U, // VRINTXNQf
8706 2U, // VRINTXNQh
8707 16384U, // VRINTXS
8708 528U, // VRINTZD
8709 16384U, // VRINTZH
8710 2U, // VRINTZNDf
8711 2U, // VRINTZNDh
8712 2U, // VRINTZNQf
8713 2U, // VRINTZNQh
8714 16384U, // VRINTZS
8715 0U, // VRSHLsv16i8
8716 17920U, // VRSHLsv1i64
8717 0U, // VRSHLsv2i32
8718 17920U, // VRSHLsv2i64
8719 0U, // VRSHLsv4i16
8720 0U, // VRSHLsv4i32
8721 0U, // VRSHLsv8i16
8722 0U, // VRSHLsv8i8
8723 0U, // VRSHLuv16i8
8724 0U, // VRSHLuv1i64
8725 0U, // VRSHLuv2i32
8726 0U, // VRSHLuv2i64
8727 0U, // VRSHLuv4i16
8728 0U, // VRSHLuv4i32
8729 0U, // VRSHLuv8i16
8730 0U, // VRSHLuv8i8
8731 17920U, // VRSHRNv2i32
8732 0U, // VRSHRNv4i16
8733 0U, // VRSHRNv8i8
8734 0U, // VRSHRsv16i8
8735 17920U, // VRSHRsv1i64
8736 0U, // VRSHRsv2i32
8737 17920U, // VRSHRsv2i64
8738 0U, // VRSHRsv4i16
8739 0U, // VRSHRsv4i32
8740 0U, // VRSHRsv8i16
8741 0U, // VRSHRsv8i8
8742 0U, // VRSHRuv16i8
8743 0U, // VRSHRuv1i64
8744 0U, // VRSHRuv2i32
8745 0U, // VRSHRuv2i64
8746 0U, // VRSHRuv4i16
8747 0U, // VRSHRuv4i32
8748 0U, // VRSHRuv8i16
8749 0U, // VRSHRuv8i8
8750 16384U, // VRSQRTEd
8751 16384U, // VRSQRTEfd
8752 16384U, // VRSQRTEfq
8753 16384U, // VRSQRTEhd
8754 16384U, // VRSQRTEhq
8755 16384U, // VRSQRTEq
8756 0U, // VRSQRTSfd
8757 0U, // VRSQRTSfq
8758 0U, // VRSQRTShd
8759 0U, // VRSQRTShq
8760 3671552U, // VRSRAsv16i8
8761 16768U, // VRSRAsv1i64
8762 3671552U, // VRSRAsv2i32
8763 16768U, // VRSRAsv2i64
8764 3671552U, // VRSRAsv4i16
8765 3671552U, // VRSRAsv4i32
8766 3671552U, // VRSRAsv8i16
8767 3671552U, // VRSRAsv8i8
8768 3671552U, // VRSRAuv16i8
8769 3671552U, // VRSRAuv1i64
8770 3671552U, // VRSRAuv2i32
8771 3671552U, // VRSRAuv2i64
8772 3671552U, // VRSRAuv4i16
8773 3671552U, // VRSRAuv4i32
8774 3671552U, // VRSRAuv8i16
8775 3671552U, // VRSRAuv8i8
8776 17920U, // VRSUBHNv2i32
8777 0U, // VRSUBHNv4i16
8778 0U, // VRSUBHNv8i8
8779 0U, // VSCCLRMD
8780 0U, // VSCCLRMS
8781 2U, // VSDOTD
8782 520U, // VSDOTDI
8783 2U, // VSDOTQ
8784 520U, // VSDOTQI
8785 17920U, // VSELEQD
8786 17920U, // VSELEQH
8787 17920U, // VSELEQS
8788 17920U, // VSELGED
8789 17920U, // VSELGEH
8790 17920U, // VSELGES
8791 17920U, // VSELGTD
8792 17920U, // VSELGTH
8793 17920U, // VSELGTS
8794 17920U, // VSELVSD
8795 17920U, // VSELVSH
8796 17920U, // VSELVSS
8797 32U, // VSETLNi16
8798 32U, // VSETLNi32
8799 32U, // VSETLNi8
8800 0U, // VSHLLi16
8801 0U, // VSHLLi32
8802 0U, // VSHLLi8
8803 0U, // VSHLLsv2i64
8804 0U, // VSHLLsv4i32
8805 0U, // VSHLLsv8i16
8806 0U, // VSHLLuv2i64
8807 0U, // VSHLLuv4i32
8808 0U, // VSHLLuv8i16
8809 0U, // VSHLiv16i8
8810 17920U, // VSHLiv1i64
8811 0U, // VSHLiv2i32
8812 17920U, // VSHLiv2i64
8813 0U, // VSHLiv4i16
8814 0U, // VSHLiv4i32
8815 0U, // VSHLiv8i16
8816 0U, // VSHLiv8i8
8817 0U, // VSHLsv16i8
8818 17920U, // VSHLsv1i64
8819 0U, // VSHLsv2i32
8820 17920U, // VSHLsv2i64
8821 0U, // VSHLsv4i16
8822 0U, // VSHLsv4i32
8823 0U, // VSHLsv8i16
8824 0U, // VSHLsv8i8
8825 0U, // VSHLuv16i8
8826 0U, // VSHLuv1i64
8827 0U, // VSHLuv2i32
8828 0U, // VSHLuv2i64
8829 0U, // VSHLuv4i16
8830 0U, // VSHLuv4i32
8831 0U, // VSHLuv8i16
8832 0U, // VSHLuv8i8
8833 17920U, // VSHRNv2i32
8834 0U, // VSHRNv4i16
8835 0U, // VSHRNv8i8
8836 0U, // VSHRsv16i8
8837 17920U, // VSHRsv1i64
8838 0U, // VSHRsv2i32
8839 17920U, // VSHRsv2i64
8840 0U, // VSHRsv4i16
8841 0U, // VSHRsv4i32
8842 0U, // VSHRsv8i16
8843 0U, // VSHRsv8i8
8844 0U, // VSHRuv16i8
8845 0U, // VSHRuv1i64
8846 0U, // VSHRuv2i32
8847 0U, // VSHRuv2i64
8848 0U, // VSHRuv4i16
8849 0U, // VSHRuv4i32
8850 0U, // VSHRuv8i16
8851 0U, // VSHRuv8i8
8852 0U, // VSHTOD
8853 72U, // VSHTOH
8854 0U, // VSHTOS
8855 0U, // VSITOD
8856 0U, // VSITOH
8857 0U, // VSITOS
8858 3671552U, // VSLIv16i8
8859 3671552U, // VSLIv1i64
8860 3671552U, // VSLIv2i32
8861 3671552U, // VSLIv2i64
8862 3671552U, // VSLIv4i16
8863 3671552U, // VSLIv4i32
8864 3671552U, // VSLIv8i16
8865 3671552U, // VSLIv8i8
8866 74U, // VSLTOD
8867 74U, // VSLTOH
8868 74U, // VSLTOS
8869 2U, // VSMMLA
8870 528U, // VSQRTD
8871 16384U, // VSQRTH
8872 16384U, // VSQRTS
8873 3671552U, // VSRAsv16i8
8874 16768U, // VSRAsv1i64
8875 3671552U, // VSRAsv2i32
8876 16768U, // VSRAsv2i64
8877 3671552U, // VSRAsv4i16
8878 3671552U, // VSRAsv4i32
8879 3671552U, // VSRAsv8i16
8880 3671552U, // VSRAsv8i8
8881 3671552U, // VSRAuv16i8
8882 3671552U, // VSRAuv1i64
8883 3671552U, // VSRAuv2i32
8884 3671552U, // VSRAuv2i64
8885 3671552U, // VSRAuv4i16
8886 3671552U, // VSRAuv4i32
8887 3671552U, // VSRAuv8i16
8888 3671552U, // VSRAuv8i8
8889 3671552U, // VSRIv16i8
8890 3671552U, // VSRIv1i64
8891 3671552U, // VSRIv2i32
8892 3671552U, // VSRIv2i64
8893 3671552U, // VSRIv4i16
8894 3671552U, // VSRIv4i32
8895 3671552U, // VSRIv8i16
8896 3671552U, // VSRIv8i8
8897 6694U, // VST1LNd16
8898 516201126U, // VST1LNd16_UPD
8899 6694U, // VST1LNd32
8900 516201126U, // VST1LNd32_UPD
8901 6694U, // VST1LNd8
8902 516201126U, // VST1LNd8_UPD
8903 0U, // VST1LNq16Pseudo
8904 0U, // VST1LNq16Pseudo_UPD
8905 0U, // VST1LNq32Pseudo
8906 0U, // VST1LNq32Pseudo_UPD
8907 0U, // VST1LNq8Pseudo
8908 0U, // VST1LNq8Pseudo_UPD
8909 0U, // VST1d16
8910 0U, // VST1d16Q
8911 0U, // VST1d16QPseudo
8912 0U, // VST1d16QPseudoWB_fixed
8913 0U, // VST1d16QPseudoWB_register
8914 0U, // VST1d16Qwb_fixed
8915 0U, // VST1d16Qwb_register
8916 0U, // VST1d16T
8917 0U, // VST1d16TPseudo
8918 0U, // VST1d16TPseudoWB_fixed
8919 0U, // VST1d16TPseudoWB_register
8920 0U, // VST1d16Twb_fixed
8921 0U, // VST1d16Twb_register
8922 0U, // VST1d16wb_fixed
8923 0U, // VST1d16wb_register
8924 0U, // VST1d32
8925 0U, // VST1d32Q
8926 0U, // VST1d32QPseudo
8927 0U, // VST1d32QPseudoWB_fixed
8928 0U, // VST1d32QPseudoWB_register
8929 0U, // VST1d32Qwb_fixed
8930 0U, // VST1d32Qwb_register
8931 0U, // VST1d32T
8932 0U, // VST1d32TPseudo
8933 0U, // VST1d32TPseudoWB_fixed
8934 0U, // VST1d32TPseudoWB_register
8935 0U, // VST1d32Twb_fixed
8936 0U, // VST1d32Twb_register
8937 0U, // VST1d32wb_fixed
8938 0U, // VST1d32wb_register
8939 0U, // VST1d64
8940 0U, // VST1d64Q
8941 0U, // VST1d64QPseudo
8942 0U, // VST1d64QPseudoWB_fixed
8943 0U, // VST1d64QPseudoWB_register
8944 0U, // VST1d64Qwb_fixed
8945 0U, // VST1d64Qwb_register
8946 0U, // VST1d64T
8947 0U, // VST1d64TPseudo
8948 0U, // VST1d64TPseudoWB_fixed
8949 0U, // VST1d64TPseudoWB_register
8950 0U, // VST1d64Twb_fixed
8951 0U, // VST1d64Twb_register
8952 0U, // VST1d64wb_fixed
8953 0U, // VST1d64wb_register
8954 0U, // VST1d8
8955 0U, // VST1d8Q
8956 0U, // VST1d8QPseudo
8957 0U, // VST1d8QPseudoWB_fixed
8958 0U, // VST1d8QPseudoWB_register
8959 0U, // VST1d8Qwb_fixed
8960 0U, // VST1d8Qwb_register
8961 0U, // VST1d8T
8962 0U, // VST1d8TPseudo
8963 0U, // VST1d8TPseudoWB_fixed
8964 0U, // VST1d8TPseudoWB_register
8965 0U, // VST1d8Twb_fixed
8966 0U, // VST1d8Twb_register
8967 0U, // VST1d8wb_fixed
8968 0U, // VST1d8wb_register
8969 0U, // VST1q16
8970 0U, // VST1q16HighQPseudo
8971 0U, // VST1q16HighQPseudo_UPD
8972 0U, // VST1q16HighTPseudo
8973 0U, // VST1q16HighTPseudo_UPD
8974 0U, // VST1q16LowQPseudo_UPD
8975 0U, // VST1q16LowTPseudo_UPD
8976 0U, // VST1q16wb_fixed
8977 0U, // VST1q16wb_register
8978 0U, // VST1q32
8979 0U, // VST1q32HighQPseudo
8980 0U, // VST1q32HighQPseudo_UPD
8981 0U, // VST1q32HighTPseudo
8982 0U, // VST1q32HighTPseudo_UPD
8983 0U, // VST1q32LowQPseudo_UPD
8984 0U, // VST1q32LowTPseudo_UPD
8985 0U, // VST1q32wb_fixed
8986 0U, // VST1q32wb_register
8987 0U, // VST1q64
8988 0U, // VST1q64HighQPseudo
8989 0U, // VST1q64HighQPseudo_UPD
8990 0U, // VST1q64HighTPseudo
8991 0U, // VST1q64HighTPseudo_UPD
8992 0U, // VST1q64LowQPseudo_UPD
8993 0U, // VST1q64LowTPseudo_UPD
8994 0U, // VST1q64wb_fixed
8995 0U, // VST1q64wb_register
8996 0U, // VST1q8
8997 0U, // VST1q8HighQPseudo
8998 0U, // VST1q8HighQPseudo_UPD
8999 0U, // VST1q8HighTPseudo
9000 0U, // VST1q8HighTPseudo_UPD
9001 0U, // VST1q8LowQPseudo_UPD
9002 0U, // VST1q8LowTPseudo_UPD
9003 0U, // VST1q8wb_fixed
9004 0U, // VST1q8wb_register
9005 440194470U, // VST2LNd16
9006 0U, // VST2LNd16Pseudo
9007 0U, // VST2LNd16Pseudo_UPD
9008 440718886U, // VST2LNd16_UPD
9009 440194470U, // VST2LNd32
9010 0U, // VST2LNd32Pseudo
9011 0U, // VST2LNd32Pseudo_UPD
9012 440718886U, // VST2LNd32_UPD
9013 440194470U, // VST2LNd8
9014 0U, // VST2LNd8Pseudo
9015 0U, // VST2LNd8Pseudo_UPD
9016 440718886U, // VST2LNd8_UPD
9017 440194470U, // VST2LNq16
9018 0U, // VST2LNq16Pseudo
9019 0U, // VST2LNq16Pseudo_UPD
9020 440718886U, // VST2LNq16_UPD
9021 440194470U, // VST2LNq32
9022 0U, // VST2LNq32Pseudo
9023 0U, // VST2LNq32Pseudo_UPD
9024 440718886U, // VST2LNq32_UPD
9025 0U, // VST2b16
9026 0U, // VST2b16wb_fixed
9027 0U, // VST2b16wb_register
9028 0U, // VST2b32
9029 0U, // VST2b32wb_fixed
9030 0U, // VST2b32wb_register
9031 0U, // VST2b8
9032 0U, // VST2b8wb_fixed
9033 0U, // VST2b8wb_register
9034 0U, // VST2d16
9035 0U, // VST2d16wb_fixed
9036 0U, // VST2d16wb_register
9037 0U, // VST2d32
9038 0U, // VST2d32wb_fixed
9039 0U, // VST2d32wb_register
9040 0U, // VST2d8
9041 0U, // VST2d8wb_fixed
9042 0U, // VST2d8wb_register
9043 0U, // VST2q16
9044 0U, // VST2q16Pseudo
9045 0U, // VST2q16PseudoWB_fixed
9046 0U, // VST2q16PseudoWB_register
9047 0U, // VST2q16wb_fixed
9048 0U, // VST2q16wb_register
9049 0U, // VST2q32
9050 0U, // VST2q32Pseudo
9051 0U, // VST2q32PseudoWB_fixed
9052 0U, // VST2q32PseudoWB_register
9053 0U, // VST2q32wb_fixed
9054 0U, // VST2q32wb_register
9055 0U, // VST2q8
9056 0U, // VST2q8Pseudo
9057 0U, // VST2q8PseudoWB_fixed
9058 0U, // VST2q8PseudoWB_register
9059 0U, // VST2q8wb_fixed
9060 0U, // VST2q8wb_register
9061 440195750U, // VST3LNd16
9062 0U, // VST3LNd16Pseudo
9063 0U, // VST3LNd16Pseudo_UPD
9064 6950U, // VST3LNd16_UPD
9065 440195750U, // VST3LNd32
9066 0U, // VST3LNd32Pseudo
9067 0U, // VST3LNd32Pseudo_UPD
9068 6950U, // VST3LNd32_UPD
9069 440195750U, // VST3LNd8
9070 0U, // VST3LNd8Pseudo
9071 0U, // VST3LNd8Pseudo_UPD
9072 6950U, // VST3LNd8_UPD
9073 440195750U, // VST3LNq16
9074 0U, // VST3LNq16Pseudo
9075 0U, // VST3LNq16Pseudo_UPD
9076 6950U, // VST3LNq16_UPD
9077 440195750U, // VST3LNq32
9078 0U, // VST3LNq32Pseudo
9079 0U, // VST3LNq32Pseudo_UPD
9080 6950U, // VST3LNq32_UPD
9081 403177856U, // VST3d16
9082 0U, // VST3d16Pseudo
9083 0U, // VST3d16Pseudo_UPD
9084 383872U, // VST3d16_UPD
9085 403177856U, // VST3d32
9086 0U, // VST3d32Pseudo
9087 0U, // VST3d32Pseudo_UPD
9088 383872U, // VST3d32_UPD
9089 403177856U, // VST3d8
9090 0U, // VST3d8Pseudo
9091 0U, // VST3d8Pseudo_UPD
9092 383872U, // VST3d8_UPD
9093 403177856U, // VST3q16
9094 0U, // VST3q16Pseudo_UPD
9095 383872U, // VST3q16_UPD
9096 0U, // VST3q16oddPseudo
9097 0U, // VST3q16oddPseudo_UPD
9098 403177856U, // VST3q32
9099 0U, // VST3q32Pseudo_UPD
9100 383872U, // VST3q32_UPD
9101 0U, // VST3q32oddPseudo
9102 0U, // VST3q32oddPseudo_UPD
9103 403177856U, // VST3q8
9104 0U, // VST3q8Pseudo_UPD
9105 383872U, // VST3q8_UPD
9106 0U, // VST3q8oddPseudo
9107 0U, // VST3q8oddPseudo_UPD
9108 440194598U, // VST4LNd16
9109 0U, // VST4LNd16Pseudo
9110 0U, // VST4LNd16Pseudo_UPD
9111 399014U, // VST4LNd16_UPD
9112 440194598U, // VST4LNd32
9113 0U, // VST4LNd32Pseudo
9114 0U, // VST4LNd32Pseudo_UPD
9115 399014U, // VST4LNd32_UPD
9116 440194598U, // VST4LNd8
9117 0U, // VST4LNd8Pseudo
9118 0U, // VST4LNd8Pseudo_UPD
9119 399014U, // VST4LNd8_UPD
9120 440194598U, // VST4LNq16
9121 0U, // VST4LNq16Pseudo
9122 0U, // VST4LNq16Pseudo_UPD
9123 399014U, // VST4LNq16_UPD
9124 440194598U, // VST4LNq32
9125 0U, // VST4LNq32Pseudo
9126 0U, // VST4LNq32Pseudo_UPD
9127 399014U, // VST4LNq32_UPD
9128 34079104U, // VST4d16
9129 0U, // VST4d16Pseudo
9130 0U, // VST4d16Pseudo_UPD
9131 15735680U, // VST4d16_UPD
9132 34079104U, // VST4d32
9133 0U, // VST4d32Pseudo
9134 0U, // VST4d32Pseudo_UPD
9135 15735680U, // VST4d32_UPD
9136 34079104U, // VST4d8
9137 0U, // VST4d8Pseudo
9138 0U, // VST4d8Pseudo_UPD
9139 15735680U, // VST4d8_UPD
9140 34079104U, // VST4q16
9141 0U, // VST4q16Pseudo_UPD
9142 15735680U, // VST4q16_UPD
9143 0U, // VST4q16oddPseudo
9144 0U, // VST4q16oddPseudo_UPD
9145 34079104U, // VST4q32
9146 0U, // VST4q32Pseudo_UPD
9147 15735680U, // VST4q32_UPD
9148 0U, // VST4q32oddPseudo
9149 0U, // VST4q32oddPseudo_UPD
9150 34079104U, // VST4q8
9151 0U, // VST4q8Pseudo_UPD
9152 15735680U, // VST4q8_UPD
9153 0U, // VST4q8oddPseudo
9154 0U, // VST4q8oddPseudo_UPD
9155 532U, // VSTMDDB_UPD
9156 18560U, // VSTMDIA
9157 532U, // VSTMDIA_UPD
9158 0U, // VSTMQIA
9159 532U, // VSTMSDB_UPD
9160 18560U, // VSTMSIA
9161 532U, // VSTMSIA_UPD
9162 6400U, // VSTRD
9163 6528U, // VSTRH
9164 6400U, // VSTRS
9165 0U, // VSTR_FPCXTNS_off
9166 42U, // VSTR_FPCXTNS_post
9167 0U, // VSTR_FPCXTNS_pre
9168 0U, // VSTR_FPCXTS_off
9169 42U, // VSTR_FPCXTS_post
9170 0U, // VSTR_FPCXTS_pre
9171 0U, // VSTR_FPSCR_NZCVQC_off
9172 44U, // VSTR_FPSCR_NZCVQC_post
9173 0U, // VSTR_FPSCR_NZCVQC_pre
9174 0U, // VSTR_FPSCR_off
9175 42U, // VSTR_FPSCR_post
9176 0U, // VSTR_FPSCR_pre
9177 0U, // VSTR_P0_off
9178 44U, // VSTR_P0_post
9179 0U, // VSTR_P0_pre
9180 0U, // VSTR_VPR_off
9181 42U, // VSTR_VPR_post
9182 0U, // VSTR_VPR_pre
9183 2720528U, // VSUBD
9184 0U, // VSUBH
9185 17920U, // VSUBHNv2i32
9186 0U, // VSUBHNv4i16
9187 0U, // VSUBHNv8i8
9188 0U, // VSUBLsv2i64
9189 0U, // VSUBLsv4i32
9190 0U, // VSUBLsv8i16
9191 0U, // VSUBLuv2i64
9192 0U, // VSUBLuv4i32
9193 0U, // VSUBLuv8i16
9194 0U, // VSUBS
9195 0U, // VSUBWsv2i64
9196 0U, // VSUBWsv4i32
9197 0U, // VSUBWsv8i16
9198 0U, // VSUBWuv2i64
9199 0U, // VSUBWuv4i32
9200 0U, // VSUBWuv8i16
9201 0U, // VSUBfd
9202 0U, // VSUBfq
9203 0U, // VSUBhd
9204 0U, // VSUBhq
9205 0U, // VSUBv16i8
9206 17920U, // VSUBv1i64
9207 0U, // VSUBv2i32
9208 17920U, // VSUBv2i64
9209 0U, // VSUBv4i16
9210 0U, // VSUBv4i32
9211 0U, // VSUBv8i16
9212 0U, // VSUBv8i8
9213 520U, // VSUDOTDI
9214 520U, // VSUDOTQI
9215 16384U, // VSWPd
9216 16384U, // VSWPq
9217 7168U, // VTBL1
9218 7296U, // VTBL2
9219 7424U, // VTBL3
9220 0U, // VTBL3Pseudo
9221 7552U, // VTBL4
9222 0U, // VTBL4Pseudo
9223 7680U, // VTBX1
9224 7808U, // VTBX2
9225 7936U, // VTBX3
9226 0U, // VTBX3Pseudo
9227 8064U, // VTBX4
9228 0U, // VTBX4Pseudo
9229 0U, // VTOSHD
9230 72U, // VTOSHH
9231 0U, // VTOSHS
9232 0U, // VTOSIRD
9233 0U, // VTOSIRH
9234 0U, // VTOSIRS
9235 0U, // VTOSIZD
9236 0U, // VTOSIZH
9237 0U, // VTOSIZS
9238 74U, // VTOSLD
9239 74U, // VTOSLH
9240 74U, // VTOSLS
9241 0U, // VTOUHD
9242 72U, // VTOUHH
9243 0U, // VTOUHS
9244 0U, // VTOUIRD
9245 0U, // VTOUIRH
9246 0U, // VTOUIRS
9247 0U, // VTOUIZD
9248 0U, // VTOUIZH
9249 0U, // VTOUIZS
9250 74U, // VTOULD
9251 74U, // VTOULH
9252 74U, // VTOULS
9253 16384U, // VTRNd16
9254 16384U, // VTRNd32
9255 16384U, // VTRNd8
9256 16384U, // VTRNq16
9257 16384U, // VTRNq32
9258 16384U, // VTRNq8
9259 0U, // VTSTv16i8
9260 0U, // VTSTv2i32
9261 0U, // VTSTv4i16
9262 0U, // VTSTv4i32
9263 0U, // VTSTv8i16
9264 0U, // VTSTv8i8
9265 2U, // VUDOTD
9266 520U, // VUDOTDI
9267 2U, // VUDOTQ
9268 520U, // VUDOTQI
9269 0U, // VUHTOD
9270 72U, // VUHTOH
9271 0U, // VUHTOS
9272 0U, // VUITOD
9273 0U, // VUITOH
9274 0U, // VUITOS
9275 74U, // VULTOD
9276 74U, // VULTOH
9277 74U, // VULTOS
9278 2U, // VUMMLA
9279 2U, // VUSDOTD
9280 520U, // VUSDOTDI
9281 2U, // VUSDOTQ
9282 520U, // VUSDOTQI
9283 2U, // VUSMMLA
9284 16384U, // VUZPd16
9285 16384U, // VUZPd8
9286 16384U, // VUZPq16
9287 16384U, // VUZPq32
9288 16384U, // VUZPq8
9289 16384U, // VZIPd16
9290 16384U, // VZIPd8
9291 16384U, // VZIPq16
9292 16384U, // VZIPq32
9293 16384U, // VZIPq8
9294 411776U, // sysLDMDA
9295 8212U, // sysLDMDA_UPD
9296 411776U, // sysLDMDB
9297 8212U, // sysLDMDB_UPD
9298 411776U, // sysLDMIA
9299 8212U, // sysLDMIA_UPD
9300 411776U, // sysLDMIB
9301 8212U, // sysLDMIB_UPD
9302 411776U, // sysSTMDA
9303 8212U, // sysSTMDA_UPD
9304 411776U, // sysSTMDB
9305 8212U, // sysSTMDB_UPD
9306 411776U, // sysSTMIA
9307 8212U, // sysSTMIA_UPD
9308 411776U, // sysSTMIB
9309 8212U, // sysSTMIB_UPD
9310 0U, // t2ADCri
9311 0U, // t2ADCrr
9312 16252928U, // t2ADCrs
9313 0U, // t2ADDri
9314 0U, // t2ADDri12
9315 0U, // t2ADDrr
9316 16252928U, // t2ADDrs
9317 0U, // t2ADDspImm
9318 0U, // t2ADDspImm12
9319 1280U, // t2ADR
9320 0U, // t2ANDri
9321 0U, // t2ANDrr
9322 16252928U, // t2ANDrs
9323 16777216U, // t2ASRri
9324 0U, // t2ASRrr
9325 425984U, // t2ASRs1
9326 0U, // t2AUT
9327 524672U, // t2AUTG
9328 2U, // t2B
9329 1408U, // t2BFC
9330 2098688U, // t2BFI
9331 8320U, // t2BFLi
9332 16384U, // t2BFLr
9333 8320U, // t2BFi
9334 17306624U, // t2BFic
9335 16384U, // t2BFr
9336 0U, // t2BICri
9337 0U, // t2BICrr
9338 16252928U, // t2BICrs
9339 0U, // t2BTI
9340 524672U, // t2BXAUT
9341 2U, // t2BXJ
9342 2U, // t2Bcc
9343 82704U, // t2CDP
9344 82704U, // t2CDP2
9345 0U, // t2CLREX
9346 0U, // t2CLRM
9347 16384U, // t2CLZ
9348 16384U, // t2CMNri
9349 16384U, // t2CMNzrr
9350 1024U, // t2CMNzrs
9351 16384U, // t2CMPri
9352 16384U, // t2CMPrr
9353 1024U, // t2CMPrs
9354 0U, // t2CPS1p
9355 2U, // t2CPS2p
9356 17920U, // t2CPS3p
9357 17920U, // t2CRC32B
9358 17920U, // t2CRC32CB
9359 17920U, // t2CRC32CH
9360 17920U, // t2CRC32CW
9361 17920U, // t2CRC32H
9362 17920U, // t2CRC32W
9363 17303040U, // t2CSEL
9364 17303040U, // t2CSINC
9365 17303040U, // t2CSINV
9366 17303040U, // t2CSNEG
9367 2U, // t2DBG
9368 0U, // t2DCPS1
9369 0U, // t2DCPS2
9370 0U, // t2DCPS3
9371 2U, // t2DLS
9372 0U, // t2DMB
9373 0U, // t2DSB
9374 0U, // t2EORri
9375 0U, // t2EORrr
9376 16252928U, // t2EORrs
9377 2U, // t2HINT
9378 0U, // t2HVC
9379 0U, // t2ISB
9380 0U, // t2IT
9381 0U, // t2Int_eh_sjlj_setjmp
9382 0U, // t2Int_eh_sjlj_setjmp_nofp
9383 128U, // t2LDA
9384 128U, // t2LDAB
9385 128U, // t2LDAEX
9386 128U, // t2LDAEXB
9387 11010048U, // t2LDAEXD
9388 128U, // t2LDAEXH
9389 128U, // t2LDAH
9390 2582U, // t2LDC2L_OFFSET
9391 4721302U, // t2LDC2L_OPTION
9392 5245590U, // t2LDC2L_POST
9393 2838U, // t2LDC2L_PRE
9394 2582U, // t2LDC2_OFFSET
9395 4721302U, // t2LDC2_OPTION
9396 5245590U, // t2LDC2_POST
9397 2838U, // t2LDC2_PRE
9398 2582U, // t2LDCL_OFFSET
9399 4721302U, // t2LDCL_OPTION
9400 5245590U, // t2LDCL_POST
9401 2838U, // t2LDCL_PRE
9402 2582U, // t2LDC_OFFSET
9403 4721302U, // t2LDC_OPTION
9404 5245590U, // t2LDC_POST
9405 2838U, // t2LDC_PRE
9406 18560U, // t2LDMDB
9407 532U, // t2LDMDB_UPD
9408 18560U, // t2LDMIA
9409 532U, // t2LDMIA_UPD
9410 4096U, // t2LDRBT
9411 133760U, // t2LDRB_POST
9412 4480U, // t2LDRB_PRE
9413 3200U, // t2LDRBi12
9414 4096U, // t2LDRBi8
9415 8448U, // t2LDRBpci
9416 8576U, // t2LDRBs
9417 543686656U, // t2LDRD_POST
9418 17825792U, // t2LDRD_PRE
9419 18350080U, // t2LDRDi8
9420 8704U, // t2LDREX
9421 128U, // t2LDREXB
9422 11010048U, // t2LDREXD
9423 128U, // t2LDREXH
9424 4096U, // t2LDRHT
9425 133760U, // t2LDRH_POST
9426 4480U, // t2LDRH_PRE
9427 3200U, // t2LDRHi12
9428 4096U, // t2LDRHi8
9429 8448U, // t2LDRHpci
9430 8576U, // t2LDRHs
9431 4096U, // t2LDRSBT
9432 133760U, // t2LDRSB_POST
9433 4480U, // t2LDRSB_PRE
9434 3200U, // t2LDRSBi12
9435 4096U, // t2LDRSBi8
9436 8448U, // t2LDRSBpci
9437 8576U, // t2LDRSBs
9438 4096U, // t2LDRSHT
9439 133760U, // t2LDRSH_POST
9440 4480U, // t2LDRSH_PRE
9441 3200U, // t2LDRSHi12
9442 4096U, // t2LDRSHi8
9443 8448U, // t2LDRSHpci
9444 8576U, // t2LDRSHs
9445 4096U, // t2LDRT
9446 133760U, // t2LDR_POST
9447 4480U, // t2LDR_PRE
9448 3200U, // t2LDRi12
9449 4096U, // t2LDRi8
9450 8448U, // t2LDRpci
9451 8576U, // t2LDRs
9452 0U, // t2LE
9453 0U, // t2LEUpdate
9454 0U, // t2LSLri
9455 0U, // t2LSLrr
9456 16777216U, // t2LSRri
9457 0U, // t2LSRrr
9458 425984U, // t2LSRs1
9459 103908112U, // t2MCR
9460 103908112U, // t2MCR2
9461 137462544U, // t2MCRR
9462 137462544U, // t2MCRR2
9463 33554432U, // t2MLA
9464 33554432U, // t2MLS
9465 17920U, // t2MOVTi16
9466 16384U, // t2MOVi
9467 16384U, // t2MOVi16
9468 16384U, // t2MOVr
9469 115480U, // t2MRC
9470 115480U, // t2MRC2
9471 0U, // t2MRRC
9472 0U, // t2MRRC2
9473 26U, // t2MRS_AR
9474 8832U, // t2MRS_M
9475 3840U, // t2MRSbanked
9476 28U, // t2MRSsys_AR
9477 528U, // t2MSR_AR
9478 528U, // t2MSR_M
9479 0U, // t2MSRbanked
9480 0U, // t2MUL
9481 16384U, // t2MVNi
9482 16384U, // t2MVNr
9483 1024U, // t2MVNs
9484 0U, // t2ORNri
9485 0U, // t2ORNrr
9486 16252928U, // t2ORNrs
9487 0U, // t2ORRri
9488 0U, // t2ORRrr
9489 16252928U, // t2ORRrs
9490 0U, // t2PAC
9491 0U, // t2PACBTI
9492 524672U, // t2PACG
9493 201326592U, // t2PKHBT
9494 234881024U, // t2PKHTB
9495 0U, // t2PLDWi12
9496 1U, // t2PLDWi8
9497 1U, // t2PLDWs
9498 0U, // t2PLDi12
9499 1U, // t2PLDi8
9500 1U, // t2PLDpci
9501 1U, // t2PLDs
9502 0U, // t2PLIi12
9503 1U, // t2PLIi8
9504 1U, // t2PLIpci
9505 1U, // t2PLIs
9506 0U, // t2QADD
9507 0U, // t2QADD16
9508 0U, // t2QADD8
9509 0U, // t2QASX
9510 0U, // t2QDADD
9511 0U, // t2QDSUB
9512 0U, // t2QSAX
9513 0U, // t2QSUB
9514 0U, // t2QSUB16
9515 0U, // t2QSUB8
9516 16384U, // t2RBIT
9517 16384U, // t2REV
9518 16384U, // t2REV16
9519 16384U, // t2REVSH
9520 2U, // t2RFEDB
9521 4U, // t2RFEDBW
9522 2U, // t2RFEIA
9523 4U, // t2RFEIAW
9524 0U, // t2RORri
9525 0U, // t2RORrr
9526 16384U, // t2RRX
9527 0U, // t2RSBri
9528 0U, // t2RSBrr
9529 16252928U, // t2RSBrs
9530 0U, // t2SADD16
9531 0U, // t2SADD8
9532 0U, // t2SASX
9533 0U, // t2SB
9534 0U, // t2SBCri
9535 0U, // t2SBCrr
9536 16252928U, // t2SBCrs
9537 33554432U, // t2SBFX
9538 0U, // t2SDIV
9539 0U, // t2SEL
9540 0U, // t2SETPAN
9541 0U, // t2SG
9542 0U, // t2SHADD16
9543 0U, // t2SHADD8
9544 0U, // t2SHASX
9545 0U, // t2SHSAX
9546 0U, // t2SHSUB16
9547 0U, // t2SHSUB8
9548 2U, // t2SMC
9549 33554432U, // t2SMLABB
9550 33554432U, // t2SMLABT
9551 33554432U, // t2SMLAD
9552 33554432U, // t2SMLADX
9553 33554432U, // t2SMLAL
9554 33554432U, // t2SMLALBB
9555 33554432U, // t2SMLALBT
9556 33554432U, // t2SMLALD
9557 33554432U, // t2SMLALDX
9558 33554432U, // t2SMLALTB
9559 33554432U, // t2SMLALTT
9560 33554432U, // t2SMLATB
9561 33554432U, // t2SMLATT
9562 33554432U, // t2SMLAWB
9563 33554432U, // t2SMLAWT
9564 33554432U, // t2SMLSD
9565 33554432U, // t2SMLSDX
9566 33554432U, // t2SMLSLD
9567 33554432U, // t2SMLSLDX
9568 33554432U, // t2SMMLA
9569 33554432U, // t2SMMLAR
9570 33554432U, // t2SMMLS
9571 33554432U, // t2SMMLSR
9572 0U, // t2SMMUL
9573 0U, // t2SMMULR
9574 0U, // t2SMUAD
9575 0U, // t2SMUADX
9576 0U, // t2SMULBB
9577 0U, // t2SMULBT
9578 33554432U, // t2SMULL
9579 0U, // t2SMULTB
9580 0U, // t2SMULTT
9581 0U, // t2SMULWB
9582 0U, // t2SMULWT
9583 0U, // t2SMUSD
9584 0U, // t2SMUSDX
9585 0U, // t2SRSDB
9586 0U, // t2SRSDB_UPD
9587 0U, // t2SRSIA
9588 0U, // t2SRSIA_UPD
9589 218240U, // t2SSAT
9590 21632U, // t2SSAT16
9591 0U, // t2SSAX
9592 0U, // t2SSUB16
9593 0U, // t2SSUB8
9594 2582U, // t2STC2L_OFFSET
9595 4721302U, // t2STC2L_OPTION
9596 5245590U, // t2STC2L_POST
9597 2838U, // t2STC2L_PRE
9598 2582U, // t2STC2_OFFSET
9599 4721302U, // t2STC2_OPTION
9600 5245590U, // t2STC2_POST
9601 2838U, // t2STC2_PRE
9602 2582U, // t2STCL_OFFSET
9603 4721302U, // t2STCL_OPTION
9604 5245590U, // t2STCL_POST
9605 2838U, // t2STCL_PRE
9606 2582U, // t2STC_OFFSET
9607 4721302U, // t2STC_OPTION
9608 5245590U, // t2STC_POST
9609 2838U, // t2STC_PRE
9610 128U, // t2STL
9611 128U, // t2STLB
9612 11010048U, // t2STLEX
9613 11010048U, // t2STLEXB
9614 33554432U, // t2STLEXD
9615 11010048U, // t2STLEXH
9616 128U, // t2STLH
9617 18560U, // t2STMDB
9618 532U, // t2STMDB_UPD
9619 18560U, // t2STMIA
9620 532U, // t2STMIA_UPD
9621 4096U, // t2STRBT
9622 133760U, // t2STRB_POST
9623 4480U, // t2STRB_PRE
9624 3200U, // t2STRBi12
9625 4096U, // t2STRBi8
9626 8576U, // t2STRBs
9627 543688192U, // t2STRD_POST
9628 17827328U, // t2STRD_PRE
9629 18350080U, // t2STRDi8
9630 18874368U, // t2STREX
9631 11010048U, // t2STREXB
9632 33554432U, // t2STREXD
9633 11010048U, // t2STREXH
9634 4096U, // t2STRHT
9635 133760U, // t2STRH_POST
9636 4480U, // t2STRH_PRE
9637 3200U, // t2STRHi12
9638 4096U, // t2STRHi8
9639 8576U, // t2STRHs
9640 4096U, // t2STRT
9641 133760U, // t2STR_POST
9642 4480U, // t2STR_PRE
9643 3200U, // t2STRi12
9644 4096U, // t2STRi8
9645 8576U, // t2STRs
9646 0U, // t2SUBS_PC_LR
9647 0U, // t2SUBri
9648 0U, // t2SUBri12
9649 0U, // t2SUBrr
9650 16252928U, // t2SUBrs
9651 0U, // t2SUBspImm
9652 0U, // t2SUBspImm12
9653 268435456U, // t2SXTAB
9654 268435456U, // t2SXTAB16
9655 268435456U, // t2SXTAH
9656 229376U, // t2SXTB
9657 229376U, // t2SXTB16
9658 229376U, // t2SXTH
9659 1U, // t2TBB
9660 1U, // t2TBH
9661 16384U, // t2TEQri
9662 16384U, // t2TEQrr
9663 1024U, // t2TEQrs
9664 1U, // t2TSB
9665 16384U, // t2TSTri
9666 16384U, // t2TSTrr
9667 1024U, // t2TSTrs
9668 16384U, // t2TT
9669 16384U, // t2TTA
9670 16384U, // t2TTAT
9671 16384U, // t2TTT
9672 0U, // t2UADD16
9673 0U, // t2UADD8
9674 0U, // t2UASX
9675 33554432U, // t2UBFX
9676 0U, // t2UDF
9677 0U, // t2UDIV
9678 0U, // t2UHADD16
9679 0U, // t2UHADD8
9680 0U, // t2UHASX
9681 0U, // t2UHSAX
9682 0U, // t2UHSUB16
9683 0U, // t2UHSUB8
9684 33554432U, // t2UMAAL
9685 33554432U, // t2UMLAL
9686 33554432U, // t2UMULL
9687 0U, // t2UQADD16
9688 0U, // t2UQADD8
9689 0U, // t2UQASX
9690 0U, // t2UQSAX
9691 0U, // t2UQSUB16
9692 0U, // t2UQSUB8
9693 0U, // t2USAD8
9694 33554432U, // t2USADA8
9695 301989888U, // t2USAT
9696 0U, // t2USAT16
9697 0U, // t2USAX
9698 0U, // t2USUB16
9699 0U, // t2USUB8
9700 268435456U, // t2UXTAB
9701 268435456U, // t2UXTAB16
9702 268435456U, // t2UXTAH
9703 229376U, // t2UXTB
9704 229376U, // t2UXTB16
9705 229376U, // t2UXTH
9706 21504U, // t2WLS
9707 2U, // tADC
9708 17920U, // tADDhirr
9709 16768U, // tADDi3
9710 2U, // tADDi8
9711 0U, // tADDrSP
9712 19398656U, // tADDrSPi
9713 16768U, // tADDrr
9714 8960U, // tADDspi
9715 17920U, // tADDspr
9716 9088U, // tADR
9717 2U, // tAND
9718 9216U, // tASRri
9719 2U, // tASRrr
9720 2U, // tB
9721 2U, // tBIC
9722 0U, // tBKPT
9723 1U, // tBL
9724 2U, // tBLXNSr
9725 1U, // tBLXi
9726 2U, // tBLXr
9727 2U, // tBX
9728 2U, // tBXNS
9729 2U, // tBcc
9730 2U, // tCBNZ
9731 2U, // tCBZ
9732 16384U, // tCMNz
9733 16384U, // tCMPhir
9734 16384U, // tCMPi8
9735 16384U, // tCMPr
9736 2U, // tCPS
9737 2U, // tEOR
9738 2U, // tHINT
9739 0U, // tHLT
9740 0U, // tInt_WIN_eh_sjlj_longjmp
9741 0U, // tInt_eh_sjlj_longjmp
9742 0U, // tInt_eh_sjlj_setjmp
9743 18560U, // tLDMIA
9744 9344U, // tLDRBi
9745 9472U, // tLDRBr
9746 9600U, // tLDRHi
9747 9472U, // tLDRHr
9748 9472U, // tLDRSB
9749 9472U, // tLDRSH
9750 9728U, // tLDRi
9751 8448U, // tLDRpci
9752 9472U, // tLDRr
9753 9856U, // tLDRspi
9754 16768U, // tLSLri
9755 2U, // tLSLrr
9756 9216U, // tLSRri
9757 2U, // tLSRrr
9758 2U, // tMOVSr
9759 0U, // tMOVi8
9760 16384U, // tMOVr
9761 16768U, // tMUL
9762 0U, // tMVN
9763 2U, // tORR
9764 0U, // tPICADD
9765 0U, // tPOP
9766 0U, // tPUSH
9767 16384U, // tREV
9768 16384U, // tREV16
9769 16384U, // tREVSH
9770 2U, // tROR
9771 0U, // tRSB
9772 2U, // tSBC
9773 0U, // tSETEND
9774 532U, // tSTMIA_UPD
9775 9344U, // tSTRBi
9776 9472U, // tSTRBr
9777 9600U, // tSTRHi
9778 9472U, // tSTRHr
9779 9728U, // tSTRi
9780 9472U, // tSTRr
9781 9856U, // tSTRspi
9782 16768U, // tSUBi3
9783 2U, // tSUBi8
9784 16768U, // tSUBrr
9785 8960U, // tSUBspi
9786 2U, // tSVC
9787 16384U, // tSXTB
9788 16384U, // tSXTH
9789 0U, // tTRAP
9790 16384U, // tTST
9791 0U, // tUDF
9792 16384U, // tUXTB
9793 16384U, // tUXTH
9794 0U, // t__brkdiv0
9795 };
9796
9797 // Emit the opcode for the instruction.
9798 uint64_t Bits = 0;
9799 Bits |= (uint64_t)OpInfo0[MI.getOpcode()] << 0;
9800 Bits |= (uint64_t)OpInfo1[MI.getOpcode()] << 32;
9801 if (Bits == 0)
9802 return {nullptr, Bits};
9803 return {AsmStrs+(Bits & 8191)-1, Bits};
9804
9805}
9806/// printInstruction - This method is automatically generated by tablegen
9807/// from the instruction set description.
9808LLVM_NO_PROFILE_INSTRUMENT_FUNCTION
9809void ARMInstPrinter::printInstruction(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &O) {
9810 O << "\t";
9811
9812 auto MnemonicInfo = getMnemonic(MI: *MI);
9813
9814 O << MnemonicInfo.first;
9815
9816 uint64_t Bits = MnemonicInfo.second;
9817 assert(Bits != 0 && "Cannot print this instruction.");
9818
9819 // Fragment 0 encoded into 6 bits for 43 unique commands.
9820 switch ((Bits >> 13) & 63) {
9821 default: llvm_unreachable("Invalid command number.");
9822 case 0:
9823 // DBG_VALUE, DBG_VALUE_LIST, DBG_INSTR_REF, DBG_PHI, DBG_LABEL, BUNDLE, ...
9824 return;
9825 break;
9826 case 1:
9827 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCri, ADCrr, ADDri, A...
9828 printSBitModifierOperand(MI, OpNum: 5, STI, O);
9829 printPredicateOperand(MI, OpNum: 3, STI, O);
9830 break;
9831 case 2:
9832 // ITasm, t2IT
9833 printThumbITMask(MI, OpNum: 1, STI, O);
9834 break;
9835 case 3:
9836 // LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRB...
9837 printPredicateOperand(MI, OpNum: 2, STI, O);
9838 break;
9839 case 4:
9840 // RRXi, MOVi, MOVr, MOVr_TC, MVNi, MVNr, t2MOVi, t2MOVr, t2MVNi, t2MVNr,...
9841 printSBitModifierOperand(MI, OpNum: 4, STI, O);
9842 printPredicateOperand(MI, OpNum: 2, STI, O);
9843 break;
9844 case 5:
9845 // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
9846 printPredicateOperand(MI, OpNum: 4, STI, O);
9847 break;
9848 case 6:
9849 // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
9850 printPredicateOperand(MI, OpNum: 5, STI, O);
9851 break;
9852 case 7:
9853 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
9854 printPredicateOperand(MI, OpNum: 3, STI, O);
9855 break;
9856 case 8:
9857 // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, MLA, MOVsr, MVNsr, ORRrsi, RSB...
9858 printSBitModifierOperand(MI, OpNum: 6, STI, O);
9859 printPredicateOperand(MI, OpNum: 4, STI, O);
9860 break;
9861 case 9:
9862 // ADCrsr, ADDrsr, ANDrsr, BICrsr, EORrsr, ORRrsr, RSBrsr, RSCrsr, SBCrsr...
9863 printSBitModifierOperand(MI, OpNum: 7, STI, O);
9864 printPredicateOperand(MI, OpNum: 5, STI, O);
9865 O << "\t";
9866 printOperand(MI, OpNo: 0, STI, O);
9867 O << ", ";
9868 printOperand(MI, OpNo: 1, STI, O);
9869 O << ", ";
9870 printSORegRegOperand(MI, OpNum: 2, STI, O);
9871 return;
9872 break;
9873 case 10:
9874 // AESD, AESE, AESIMC, AESMC, BKPT, BLX, BX, CPS1p, CRC32B, CRC32CB, CRC3...
9875 printOperand(MI, OpNo: 0, STI, O);
9876 break;
9877 case 11:
9878 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MV...
9879 printOperand(MI, OpNo: 1, STI, O);
9880 O << ", ";
9881 break;
9882 case 12:
9883 // BL, BLXi, t2BFic, t2LE
9884 printOperand(MI, Address, OpNum: 0, STI, O);
9885 break;
9886 case 13:
9887 // BLX_pred, BL_pred, BXJ, BX_pred, Bcc, DBG, FLDMXIA, FSTMXIA, HINT, LDM...
9888 printPredicateOperand(MI, OpNum: 1, STI, O);
9889 break;
9890 case 14:
9891 // BX_RET, ERET, FMSTAT, MOVPCLR, MVE_LCTP, VSCCLRMD, VSCCLRMS, t2AUTG, t...
9892 printPredicateOperand(MI, OpNum: 0, STI, O);
9893 break;
9894 case 15:
9895 // CDE_CX1, CDE_CX1D, CDE_CX2, CDE_CX2D, CDE_CX3, CDE_CX3D, CDE_VCX1A_fpd...
9896 printPImmediate(MI, OpNum: 1, STI, O);
9897 O << ", ";
9898 break;
9899 case 16:
9900 // CDE_CX3A, CDE_CX3DA, CDP, LDRD_POST, LDRD_PRE, MCR, MRC, MVE_SQRSHRL, ...
9901 printPredicateOperand(MI, OpNum: 6, STI, O);
9902 break;
9903 case 17:
9904 // CDE_VCX1A_vec, CDE_VCX2_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, ...
9905 printVPTPredicateOperand(MI, OpNum: 4, STI, O);
9906 break;
9907 case 18:
9908 // CDE_VCX1_vec, MVE_VABDf16, MVE_VABDf32, MVE_VABDs16, MVE_VABDs32, MVE_...
9909 printVPTPredicateOperand(MI, OpNum: 3, STI, O);
9910 break;
9911 case 19:
9912 // CDE_VCX2A_vec, CDE_VCX3_vec, MVE_VADC, MVE_VADDLVs32acc, MVE_VADDLVu32...
9913 printVPTPredicateOperand(MI, OpNum: 5, STI, O);
9914 break;
9915 case 20:
9916 // CDE_VCX3A_vec, MVE_VMLALDAVas16, MVE_VMLALDAVas32, MVE_VMLALDAVau16, M...
9917 printVPTPredicateOperand(MI, OpNum: 6, STI, O);
9918 break;
9919 case 21:
9920 // CDP2, LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, ...
9921 printPImmediate(MI, OpNum: 0, STI, O);
9922 O << ", ";
9923 break;
9924 case 22:
9925 // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
9926 printCPSIMod(MI, OpNum: 0, STI, O);
9927 break;
9928 case 23:
9929 // DMB, DSB
9930 printMemBOption(MI, OpNum: 0, STI, O);
9931 return;
9932 break;
9933 case 24:
9934 // ISB
9935 printInstSyncBOption(MI, OpNum: 0, STI, O);
9936 return;
9937 break;
9938 case 25:
9939 // MRRC2
9940 printPImmediate(MI, OpNum: 2, STI, O);
9941 O << ", ";
9942 printOperand(MI, OpNo: 3, STI, O);
9943 O << ", ";
9944 printOperand(MI, OpNo: 0, STI, O);
9945 O << ", ";
9946 printOperand(MI, OpNo: 1, STI, O);
9947 O << ", ";
9948 printCImmediate(MI, OpNum: 4, STI, O);
9949 return;
9950 break;
9951 case 26:
9952 // MVE_VABSf16, MVE_VABSf32, MVE_VABSs16, MVE_VABSs32, MVE_VABSs8, MVE_VA...
9953 printVPTPredicateOperand(MI, OpNum: 2, STI, O);
9954 break;
9955 case 27:
9956 // MVE_VLD20_16, MVE_VLD20_16_wb, MVE_VLD20_32, MVE_VLD20_32_wb, MVE_VLD2...
9957 printMVEVectorList<2>(MI, OpNum: 0, STI, O);
9958 O << ", ";
9959 break;
9960 case 28:
9961 // MVE_VLD40_16, MVE_VLD40_16_wb, MVE_VLD40_32, MVE_VLD40_32_wb, MVE_VLD4...
9962 printMVEVectorList<4>(MI, OpNum: 0, STI, O);
9963 O << ", ";
9964 break;
9965 case 29:
9966 // MVE_VPST, MVE_VPTv16i8, MVE_VPTv16i8r, MVE_VPTv16s8, MVE_VPTv16s8r, MV...
9967 printVPTMask(MI, OpNum: 0, STI, O);
9968 break;
9969 case 30:
9970 // MVE_VST20_16_wb, MVE_VST20_32_wb, MVE_VST20_8_wb, MVE_VST21_16_wb, MVE...
9971 printMVEVectorList<2>(MI, OpNum: 1, STI, O);
9972 O << ", ";
9973 printAddrMode7Operand(MI, OpNum: 2, STI, O);
9974 O << '!';
9975 return;
9976 break;
9977 case 31:
9978 // MVE_VST40_16_wb, MVE_VST40_32_wb, MVE_VST40_8_wb, MVE_VST41_16_wb, MVE...
9979 printMVEVectorList<4>(MI, OpNum: 1, STI, O);
9980 O << ", ";
9981 printAddrMode7Operand(MI, OpNum: 2, STI, O);
9982 O << '!';
9983 return;
9984 break;
9985 case 32:
9986 // PLDWi12, PLDi12, PLIi12
9987 printAddrModeImm12Operand<false>(MI, OpNum: 0, STI, O);
9988 return;
9989 break;
9990 case 33:
9991 // PLDWrs, PLDrs, PLIrs
9992 printAddrMode2Operand(MI, OpNum: 0, STI, O);
9993 return;
9994 break;
9995 case 34:
9996 // SETEND, tSETEND
9997 printSetendOperand(MI, OpNum: 0, STI, O);
9998 return;
9999 break;
10000 case 35:
10001 // SMLAL, UMLAL
10002 printSBitModifierOperand(MI, OpNum: 8, STI, O);
10003 printPredicateOperand(MI, OpNum: 6, STI, O);
10004 O << "\t";
10005 printOperand(MI, OpNo: 0, STI, O);
10006 O << ", ";
10007 printOperand(MI, OpNo: 1, STI, O);
10008 O << ", ";
10009 printOperand(MI, OpNo: 2, STI, O);
10010 O << ", ";
10011 printOperand(MI, OpNo: 3, STI, O);
10012 return;
10013 break;
10014 case 36:
10015 // TSB
10016 printTraceSyncBOption(MI, OpNum: 0, STI, O);
10017 return;
10018 break;
10019 case 37:
10020 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
10021 printPredicateOperand(MI, OpNum: 7, STI, O);
10022 break;
10023 case 38:
10024 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
10025 printPredicateOperand(MI, OpNum: 9, STI, O);
10026 break;
10027 case 39:
10028 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
10029 printPredicateOperand(MI, OpNum: 11, STI, O);
10030 break;
10031 case 40:
10032 // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
10033 printPredicateOperand(MI, OpNum: 8, STI, O);
10034 break;
10035 case 41:
10036 // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
10037 printPredicateOperand(MI, OpNum: 13, STI, O);
10038 break;
10039 case 42:
10040 // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
10041 printSBitModifierOperand(MI, OpNum: 1, STI, O);
10042 break;
10043 }
10044
10045
10046 // Fragment 1 encoded into 7 bits for 89 unique commands.
10047 switch ((Bits >> 19) & 127) {
10048 default: llvm_unreachable("Invalid command number.");
10049 case 0:
10050 // ASRi, ASRr, ITasm, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHT...
10051 O << ' ';
10052 break;
10053 case 1:
10054 // VLD1LNdAsm_16, VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_register_Asm_16, VLD2...
10055 O << ".16\t";
10056 break;
10057 case 2:
10058 // VLD1LNdAsm_32, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_register_Asm_32, VLD2...
10059 O << ".32\t";
10060 break;
10061 case 3:
10062 // VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_8, VLD1LNdWB_register_Asm_8, VLD2LNd...
10063 O << ".8\t";
10064 break;
10065 case 4:
10066 // t2LDRB_OFFSET_imm, t2LDRB_POST_imm, t2LDRB_PRE_imm, t2LDRH_OFFSET_imm,...
10067 O << ".w ";
10068 printOperand(MI, OpNo: 0, STI, O);
10069 O << ", ";
10070 break;
10071 case 5:
10072 // ADCri, ADCrr, ADCrsi, ADDri, ADDrr, ADDrsi, ADR, ANDri, ANDrr, ANDrsi,...
10073 O << "\t";
10074 break;
10075 case 6:
10076 // AESD, AESE, AESIMC, AESMC, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, ...
10077 O << ", ";
10078 break;
10079 case 7:
10080 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MR...
10081 printOperand(MI, OpNo: 2, STI, O);
10082 O << ", ";
10083 break;
10084 case 8:
10085 // BF16_VCVT, BF16_VCVTB, BF16_VCVTT
10086 O << ".bf16.f32\t";
10087 printOperand(MI, OpNo: 0, STI, O);
10088 O << ", ";
10089 break;
10090 case 9:
10091 // BKPT, BL, BLX, BLXi, BX, CPS1p, ERET, HLT, HVC, RFEDA, RFEDB, RFEIA, R...
10092 return;
10093 break;
10094 case 10:
10095 // BX_RET
10096 O << "\tlr";
10097 return;
10098 break;
10099 case 11:
10100 // CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX1A_fpdp, CDE_VCX1A_fpsp, CDE_VCX1_fp...
10101 printOperand(MI, OpNo: 0, STI, O);
10102 O << ", ";
10103 break;
10104 case 12:
10105 // CDE_CX1D, CDE_CX2D, CDE_CX3D
10106 printGPRPairOperand(MI, OpNum: 0, STI, O);
10107 O << ", ";
10108 printOperand(MI, OpNo: 2, STI, O);
10109 break;
10110 case 13:
10111 // CDP2, MCR2, MCRR2
10112 printOperand(MI, OpNo: 1, STI, O);
10113 O << ", ";
10114 break;
10115 case 14:
10116 // FCONSTD, VABSD, VADDD, VCMPD, VCMPED, VCMPEZD, VCMPZD, VDIVD, VFMAD, V...
10117 O << ".f64\t";
10118 printOperand(MI, OpNo: 0, STI, O);
10119 break;
10120 case 15:
10121 // FCONSTH, MVE_VABDf16, MVE_VABSf16, MVE_VADD_qr_f16, MVE_VADDf16, MVE_V...
10122 O << ".f16\t";
10123 break;
10124 case 16:
10125 // FCONSTS, MVE_VABDf32, MVE_VABSf32, MVE_VADD_qr_f32, MVE_VADDf32, MVE_V...
10126 O << ".f32\t";
10127 break;
10128 case 17:
10129 // FMSTAT
10130 O << "\tAPSR_nzcv, fpscr";
10131 return;
10132 break;
10133 case 18:
10134 // LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, LDC2_O...
10135 printCImmediate(MI, OpNum: 1, STI, O);
10136 O << ", ";
10137 break;
10138 case 19:
10139 // MOVPCLR
10140 O << "\tpc, lr";
10141 return;
10142 break;
10143 case 20:
10144 // MVE_LETP, t2LEUpdate
10145 printOperand(MI, Address, OpNum: 2, STI, O);
10146 return;
10147 break;
10148 case 21:
10149 // MVE_VABAVs16, MVE_VABDs16, MVE_VABSs16, MVE_VADDVs16acc, MVE_VADDVs16n...
10150 O << ".s16\t";
10151 break;
10152 case 22:
10153 // MVE_VABAVs32, MVE_VABDs32, MVE_VABSs32, MVE_VADDLVs32acc, MVE_VADDLVs3...
10154 O << ".s32\t";
10155 break;
10156 case 23:
10157 // MVE_VABAVs8, MVE_VABDs8, MVE_VABSs8, MVE_VADDVs8acc, MVE_VADDVs8no_acc...
10158 O << ".s8\t";
10159 break;
10160 case 24:
10161 // MVE_VABAVu16, MVE_VABDu16, MVE_VADDVu16acc, MVE_VADDVu16no_acc, MVE_VC...
10162 O << ".u16\t";
10163 break;
10164 case 25:
10165 // MVE_VABAVu32, MVE_VABDu32, MVE_VADDLVu32acc, MVE_VADDLVu32no_acc, MVE_...
10166 O << ".u32\t";
10167 break;
10168 case 26:
10169 // MVE_VABAVu8, MVE_VABDu8, MVE_VADDVu8acc, MVE_VADDVu8no_acc, MVE_VCMPu8...
10170 O << ".u8\t";
10171 break;
10172 case 27:
10173 // MVE_VADC, MVE_VADCI, MVE_VADD_qr_i32, MVE_VADDi32, MVE_VBICimmi32, MVE...
10174 O << ".i32\t";
10175 break;
10176 case 28:
10177 // MVE_VADD_qr_i16, MVE_VADDi16, MVE_VBICimmi16, MVE_VCADDi16, MVE_VCLZs1...
10178 O << ".i16\t";
10179 break;
10180 case 29:
10181 // MVE_VADD_qr_i8, MVE_VADDi8, MVE_VCADDi8, MVE_VCLZs8, MVE_VCMPi8, MVE_V...
10182 O << ".i8\t";
10183 break;
10184 case 30:
10185 // MVE_VCTP64, MVE_VSTRD64_qi, MVE_VSTRD64_qi_pre, MVE_VSTRD64_rq, MVE_VS...
10186 O << ".64\t";
10187 break;
10188 case 31:
10189 // MVE_VCVTf16f32bh, MVE_VCVTf16f32th, VCVTBSH, VCVTTSH, VCVTf2h
10190 O << ".f16.f32\t";
10191 printOperand(MI, OpNo: 0, STI, O);
10192 O << ", ";
10193 break;
10194 case 32:
10195 // MVE_VCVTf16s16_fix, MVE_VCVTf16s16n, VCVTs2hd, VCVTs2hq, VCVTxs2hd, VC...
10196 O << ".f16.s16\t";
10197 printOperand(MI, OpNo: 0, STI, O);
10198 O << ", ";
10199 printOperand(MI, OpNo: 1, STI, O);
10200 break;
10201 case 33:
10202 // MVE_VCVTf16u16_fix, MVE_VCVTf16u16n, VCVTu2hd, VCVTu2hq, VCVTxu2hd, VC...
10203 O << ".f16.u16\t";
10204 printOperand(MI, OpNo: 0, STI, O);
10205 O << ", ";
10206 printOperand(MI, OpNo: 1, STI, O);
10207 break;
10208 case 34:
10209 // MVE_VCVTf32f16bh, MVE_VCVTf32f16th, VCVTBHS, VCVTTHS, VCVTh2f
10210 O << ".f32.f16\t";
10211 printOperand(MI, OpNo: 0, STI, O);
10212 O << ", ";
10213 printOperand(MI, OpNo: 1, STI, O);
10214 return;
10215 break;
10216 case 35:
10217 // MVE_VCVTf32s32_fix, MVE_VCVTf32s32n, VCVTs2fd, VCVTs2fq, VCVTxs2fd, VC...
10218 O << ".f32.s32\t";
10219 printOperand(MI, OpNo: 0, STI, O);
10220 O << ", ";
10221 printOperand(MI, OpNo: 1, STI, O);
10222 break;
10223 case 36:
10224 // MVE_VCVTf32u32_fix, MVE_VCVTf32u32n, VCVTu2fd, VCVTu2fq, VCVTxu2fd, VC...
10225 O << ".f32.u32\t";
10226 printOperand(MI, OpNo: 0, STI, O);
10227 O << ", ";
10228 printOperand(MI, OpNo: 1, STI, O);
10229 break;
10230 case 37:
10231 // MVE_VCVTs16f16_fix, MVE_VCVTs16f16a, MVE_VCVTs16f16m, MVE_VCVTs16f16n,...
10232 O << ".s16.f16\t";
10233 printOperand(MI, OpNo: 0, STI, O);
10234 O << ", ";
10235 printOperand(MI, OpNo: 1, STI, O);
10236 break;
10237 case 38:
10238 // MVE_VCVTs32f32_fix, MVE_VCVTs32f32a, MVE_VCVTs32f32m, MVE_VCVTs32f32n,...
10239 O << ".s32.f32\t";
10240 printOperand(MI, OpNo: 0, STI, O);
10241 O << ", ";
10242 printOperand(MI, OpNo: 1, STI, O);
10243 break;
10244 case 39:
10245 // MVE_VCVTu16f16_fix, MVE_VCVTu16f16a, MVE_VCVTu16f16m, MVE_VCVTu16f16n,...
10246 O << ".u16.f16\t";
10247 printOperand(MI, OpNo: 0, STI, O);
10248 O << ", ";
10249 printOperand(MI, OpNo: 1, STI, O);
10250 break;
10251 case 40:
10252 // MVE_VCVTu32f32_fix, MVE_VCVTu32f32a, MVE_VCVTu32f32m, MVE_VCVTu32f32n,...
10253 O << ".u32.f32\t";
10254 printOperand(MI, OpNo: 0, STI, O);
10255 O << ", ";
10256 printOperand(MI, OpNo: 1, STI, O);
10257 break;
10258 case 41:
10259 // MVE_VLD20_16, MVE_VLD20_32, MVE_VLD20_8, MVE_VLD21_16, MVE_VLD21_32, M...
10260 printAddrMode7Operand(MI, OpNum: 2, STI, O);
10261 return;
10262 break;
10263 case 42:
10264 // MVE_VLD20_16_wb, MVE_VLD20_32_wb, MVE_VLD20_8_wb, MVE_VLD21_16_wb, MVE...
10265 printAddrMode7Operand(MI, OpNum: 3, STI, O);
10266 O << '!';
10267 return;
10268 break;
10269 case 43:
10270 // MVE_VLDRDU64_qi, MVE_VLDRDU64_qi_pre, MVE_VLDRDU64_rq, MVE_VLDRDU64_rq...
10271 O << ".u64\t";
10272 break;
10273 case 44:
10274 // MVE_VMOVimmi64, VADDHNv2i32, VADDv1i64, VADDv2i64, VMOVNv2i32, VMOVv1i...
10275 O << ".i64\t";
10276 printOperand(MI, OpNo: 0, STI, O);
10277 O << ", ";
10278 break;
10279 case 45:
10280 // MVE_VMULLBp16, MVE_VMULLTp16
10281 O << ".p16\t";
10282 printOperand(MI, OpNo: 0, STI, O);
10283 O << ", ";
10284 printOperand(MI, OpNo: 1, STI, O);
10285 O << ", ";
10286 printOperand(MI, OpNo: 2, STI, O);
10287 return;
10288 break;
10289 case 46:
10290 // MVE_VMULLBp8, MVE_VMULLTp8, VMULLp8, VMULpd, VMULpq
10291 O << ".p8\t";
10292 printOperand(MI, OpNo: 0, STI, O);
10293 O << ", ";
10294 printOperand(MI, OpNo: 1, STI, O);
10295 O << ", ";
10296 printOperand(MI, OpNo: 2, STI, O);
10297 return;
10298 break;
10299 case 47:
10300 // MVE_VST20_16, MVE_VST20_32, MVE_VST20_8, MVE_VST21_16, MVE_VST21_32, M...
10301 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10302 return;
10303 break;
10304 case 48:
10305 // RFEDA_UPD, RFEDB_UPD, RFEIA_UPD, RFEIB_UPD
10306 O << '!';
10307 return;
10308 break;
10309 case 49:
10310 // VCVTBDH, VCVTTDH
10311 O << ".f16.f64\t";
10312 printOperand(MI, OpNo: 0, STI, O);
10313 O << ", ";
10314 printOperand(MI, OpNo: 2, STI, O);
10315 return;
10316 break;
10317 case 50:
10318 // VCVTBHD, VCVTTHD
10319 O << ".f64.f16\t";
10320 printOperand(MI, OpNo: 0, STI, O);
10321 O << ", ";
10322 printOperand(MI, OpNo: 1, STI, O);
10323 return;
10324 break;
10325 case 51:
10326 // VCVTDS
10327 O << ".f64.f32\t";
10328 printOperand(MI, OpNo: 0, STI, O);
10329 O << ", ";
10330 printOperand(MI, OpNo: 1, STI, O);
10331 return;
10332 break;
10333 case 52:
10334 // VCVTSD
10335 O << ".f32.f64\t";
10336 printOperand(MI, OpNo: 0, STI, O);
10337 O << ", ";
10338 printOperand(MI, OpNo: 1, STI, O);
10339 return;
10340 break;
10341 case 53:
10342 // VJCVT, VTOSIRD, VTOSIZD, VTOSLD
10343 O << ".s32.f64\t";
10344 printOperand(MI, OpNo: 0, STI, O);
10345 O << ", ";
10346 printOperand(MI, OpNo: 1, STI, O);
10347 break;
10348 case 54:
10349 // VLD1LNd16, VLD1LNd16_UPD, VLD2LNd16, VLD2LNd16_UPD, VLD2LNq16, VLD2LNq...
10350 O << ".16\t{";
10351 break;
10352 case 55:
10353 // VLD1LNd32, VLD1LNd32_UPD, VLD2LNd32, VLD2LNd32_UPD, VLD2LNq32, VLD2LNq...
10354 O << ".32\t{";
10355 break;
10356 case 56:
10357 // VLD1LNd8, VLD1LNd8_UPD, VLD2LNd8, VLD2LNd8_UPD, VLD3DUPd8, VLD3DUPd8_U...
10358 O << ".8\t{";
10359 break;
10360 case 57:
10361 // VLDR_FPCXTNS_off, VLDR_FPCXTNS_post, VLDR_FPCXTNS_pre, VMSR_FPCXTNS, V...
10362 O << "\tfpcxtns, ";
10363 break;
10364 case 58:
10365 // VLDR_FPCXTS_off, VLDR_FPCXTS_post, VLDR_FPCXTS_pre, VMSR_FPCXTS, VSTR_...
10366 O << "\tfpcxts, ";
10367 break;
10368 case 59:
10369 // VLDR_FPSCR_NZCVQC_off, VLDR_FPSCR_NZCVQC_post, VLDR_FPSCR_NZCVQC_pre, ...
10370 O << "\tfpscr_nzcvqc, ";
10371 break;
10372 case 60:
10373 // VLDR_FPSCR_off, VLDR_FPSCR_post, VLDR_FPSCR_pre, VMSR, VSTR_FPSCR_off,...
10374 O << "\tfpscr, ";
10375 break;
10376 case 61:
10377 // VLDR_P0_off, VLDR_P0_post, VLDR_P0_pre, VMSR_P0, VSTR_P0_off, VSTR_P0_...
10378 O << "\tp0, ";
10379 break;
10380 case 62:
10381 // VLDR_VPR_off, VLDR_VPR_post, VLDR_VPR_pre, VMSR_VPR, VSTR_VPR_off, VST...
10382 O << "\tvpr, ";
10383 break;
10384 case 63:
10385 // VMSR_FPEXC
10386 O << "\tfpexc, ";
10387 printOperand(MI, OpNo: 0, STI, O);
10388 return;
10389 break;
10390 case 64:
10391 // VMSR_FPINST
10392 O << "\tfpinst, ";
10393 printOperand(MI, OpNo: 0, STI, O);
10394 return;
10395 break;
10396 case 65:
10397 // VMSR_FPINST2
10398 O << "\tfpinst2, ";
10399 printOperand(MI, OpNo: 0, STI, O);
10400 return;
10401 break;
10402 case 66:
10403 // VMSR_FPSID
10404 O << "\tfpsid, ";
10405 printOperand(MI, OpNo: 0, STI, O);
10406 return;
10407 break;
10408 case 67:
10409 // VQADDsv1i64, VQADDsv2i64, VQMOVNsuv2i32, VQMOVNsv2i32, VQRSHLsv1i64, V...
10410 O << ".s64\t";
10411 printOperand(MI, OpNo: 0, STI, O);
10412 O << ", ";
10413 break;
10414 case 68:
10415 // VSHTOD
10416 O << ".f64.s16\t";
10417 printOperand(MI, OpNo: 0, STI, O);
10418 O << ", ";
10419 printOperand(MI, OpNo: 1, STI, O);
10420 O << ", ";
10421 printFBits16(MI, OpNum: 2, STI, O);
10422 return;
10423 break;
10424 case 69:
10425 // VSHTOS
10426 O << ".f32.s16\t";
10427 printOperand(MI, OpNo: 0, STI, O);
10428 O << ", ";
10429 printOperand(MI, OpNo: 1, STI, O);
10430 O << ", ";
10431 printFBits16(MI, OpNum: 2, STI, O);
10432 return;
10433 break;
10434 case 70:
10435 // VSITOD, VSLTOD
10436 O << ".f64.s32\t";
10437 printOperand(MI, OpNo: 0, STI, O);
10438 O << ", ";
10439 printOperand(MI, OpNo: 1, STI, O);
10440 break;
10441 case 71:
10442 // VSITOH, VSLTOH
10443 O << ".f16.s32\t";
10444 printOperand(MI, OpNo: 0, STI, O);
10445 O << ", ";
10446 printOperand(MI, OpNo: 1, STI, O);
10447 break;
10448 case 72:
10449 // VTOSHD
10450 O << ".s16.f64\t";
10451 printOperand(MI, OpNo: 0, STI, O);
10452 O << ", ";
10453 printOperand(MI, OpNo: 1, STI, O);
10454 O << ", ";
10455 printFBits16(MI, OpNum: 2, STI, O);
10456 return;
10457 break;
10458 case 73:
10459 // VTOSHS
10460 O << ".s16.f32\t";
10461 printOperand(MI, OpNo: 0, STI, O);
10462 O << ", ";
10463 printOperand(MI, OpNo: 1, STI, O);
10464 O << ", ";
10465 printFBits16(MI, OpNum: 2, STI, O);
10466 return;
10467 break;
10468 case 74:
10469 // VTOSIRH, VTOSIZH, VTOSLH
10470 O << ".s32.f16\t";
10471 printOperand(MI, OpNo: 0, STI, O);
10472 O << ", ";
10473 printOperand(MI, OpNo: 1, STI, O);
10474 break;
10475 case 75:
10476 // VTOUHD
10477 O << ".u16.f64\t";
10478 printOperand(MI, OpNo: 0, STI, O);
10479 O << ", ";
10480 printOperand(MI, OpNo: 1, STI, O);
10481 O << ", ";
10482 printFBits16(MI, OpNum: 2, STI, O);
10483 return;
10484 break;
10485 case 76:
10486 // VTOUHS
10487 O << ".u16.f32\t";
10488 printOperand(MI, OpNo: 0, STI, O);
10489 O << ", ";
10490 printOperand(MI, OpNo: 1, STI, O);
10491 O << ", ";
10492 printFBits16(MI, OpNum: 2, STI, O);
10493 return;
10494 break;
10495 case 77:
10496 // VTOUIRD, VTOUIZD, VTOULD
10497 O << ".u32.f64\t";
10498 printOperand(MI, OpNo: 0, STI, O);
10499 O << ", ";
10500 printOperand(MI, OpNo: 1, STI, O);
10501 break;
10502 case 78:
10503 // VTOUIRH, VTOUIZH, VTOULH
10504 O << ".u32.f16\t";
10505 printOperand(MI, OpNo: 0, STI, O);
10506 O << ", ";
10507 printOperand(MI, OpNo: 1, STI, O);
10508 break;
10509 case 79:
10510 // VUHTOD
10511 O << ".f64.u16\t";
10512 printOperand(MI, OpNo: 0, STI, O);
10513 O << ", ";
10514 printOperand(MI, OpNo: 1, STI, O);
10515 O << ", ";
10516 printFBits16(MI, OpNum: 2, STI, O);
10517 return;
10518 break;
10519 case 80:
10520 // VUHTOS
10521 O << ".f32.u16\t";
10522 printOperand(MI, OpNo: 0, STI, O);
10523 O << ", ";
10524 printOperand(MI, OpNo: 1, STI, O);
10525 O << ", ";
10526 printFBits16(MI, OpNum: 2, STI, O);
10527 return;
10528 break;
10529 case 81:
10530 // VUITOD, VULTOD
10531 O << ".f64.u32\t";
10532 printOperand(MI, OpNo: 0, STI, O);
10533 O << ", ";
10534 printOperand(MI, OpNo: 1, STI, O);
10535 break;
10536 case 82:
10537 // VUITOH, VULTOH
10538 O << ".f16.u32\t";
10539 printOperand(MI, OpNo: 0, STI, O);
10540 O << ", ";
10541 printOperand(MI, OpNo: 1, STI, O);
10542 break;
10543 case 83:
10544 // t2ADCrr, t2ADCrs, t2ADDri, t2ADDrr, t2ADDrs, t2ADDspImm, t2ADR, t2ANDr...
10545 O << ".w\t";
10546 break;
10547 case 84:
10548 // t2SRSDB, t2SRSIA
10549 O << "\tsp, ";
10550 printOperand(MI, OpNo: 0, STI, O);
10551 return;
10552 break;
10553 case 85:
10554 // t2SRSDB_UPD, t2SRSIA_UPD
10555 O << "\tsp!, ";
10556 printOperand(MI, OpNo: 0, STI, O);
10557 return;
10558 break;
10559 case 86:
10560 // t2SUBS_PC_LR
10561 O << "\tpc, lr, ";
10562 printOperand(MI, OpNo: 0, STI, O);
10563 return;
10564 break;
10565 case 87:
10566 // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
10567 printPredicateOperand(MI, OpNum: 4, STI, O);
10568 O << "\t";
10569 printOperand(MI, OpNo: 0, STI, O);
10570 O << ", ";
10571 break;
10572 case 88:
10573 // tMOVi8, tMVN, tRSB
10574 printPredicateOperand(MI, OpNum: 3, STI, O);
10575 O << "\t";
10576 printOperand(MI, OpNo: 0, STI, O);
10577 O << ", ";
10578 printOperand(MI, OpNo: 2, STI, O);
10579 break;
10580 }
10581
10582
10583 // Fragment 2 encoded into 7 bits for 71 unique commands.
10584 switch ((Bits >> 26) & 127) {
10585 default: llvm_unreachable("Invalid command number.");
10586 case 0:
10587 // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
10588 printOperand(MI, OpNo: 0, STI, O);
10589 break;
10590 case 1:
10591 // ITasm, t2IT
10592 printMandatoryPredicateOperand(MI, OpNum: 0, STI, O);
10593 return;
10594 break;
10595 case 2:
10596 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
10597 printVectorListThreeAllLanes(MI, OpNum: 0, STI, O);
10598 O << ", ";
10599 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10600 break;
10601 case 3:
10602 // VLD3DUPqAsm_16, VLD3DUPqAsm_32, VLD3DUPqAsm_8, VLD3DUPqWB_fixed_Asm_16...
10603 printVectorListThreeSpacedAllLanes(MI, OpNum: 0, STI, O);
10604 O << ", ";
10605 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10606 break;
10607 case 4:
10608 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
10609 printVectorListThree(MI, OpNum: 0, STI, O);
10610 O << ", ";
10611 break;
10612 case 5:
10613 // VLD3qAsm_16, VLD3qAsm_32, VLD3qAsm_8, VLD3qWB_fixed_Asm_16, VLD3qWB_fi...
10614 printVectorListThreeSpaced(MI, OpNum: 0, STI, O);
10615 O << ", ";
10616 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10617 break;
10618 case 6:
10619 // VLD4DUPdAsm_16, VLD4DUPdAsm_32, VLD4DUPdAsm_8, VLD4DUPdWB_fixed_Asm_16...
10620 printVectorListFourAllLanes(MI, OpNum: 0, STI, O);
10621 O << ", ";
10622 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10623 break;
10624 case 7:
10625 // VLD4DUPqAsm_16, VLD4DUPqAsm_32, VLD4DUPqAsm_8, VLD4DUPqWB_fixed_Asm_16...
10626 printVectorListFourSpacedAllLanes(MI, OpNum: 0, STI, O);
10627 O << ", ";
10628 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10629 break;
10630 case 8:
10631 // VLD4dAsm_16, VLD4dAsm_32, VLD4dAsm_8, VLD4dWB_fixed_Asm_16, VLD4dWB_fi...
10632 printVectorListFour(MI, OpNum: 0, STI, O);
10633 O << ", ";
10634 break;
10635 case 9:
10636 // VLD4qAsm_16, VLD4qAsm_32, VLD4qAsm_8, VLD4qWB_fixed_Asm_16, VLD4qWB_fi...
10637 printVectorListFourSpaced(MI, OpNum: 0, STI, O);
10638 O << ", ";
10639 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10640 break;
10641 case 10:
10642 // t2LDRB_OFFSET_imm, t2LDRH_OFFSET_imm, t2LDRSB_OFFSET_imm, t2LDRSH_OFFS...
10643 printT2AddrModeImm8Operand<false>(MI, OpNum: 1, STI, O);
10644 return;
10645 break;
10646 case 11:
10647 // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
10648 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10649 break;
10650 case 12:
10651 // t2LDRB_PRE_imm, t2LDRH_PRE_imm, t2LDRSB_PRE_imm, t2LDRSH_PRE_imm, t2LD...
10652 printT2AddrModeImm8Operand<true>(MI, OpNum: 1, STI, O);
10653 O << '!';
10654 return;
10655 break;
10656 case 13:
10657 // AESD, AESE, BF16_VCVTB, BF16_VCVTT, CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX...
10658 printOperand(MI, OpNo: 2, STI, O);
10659 break;
10660 case 14:
10661 // AESIMC, AESMC, BF16_VCVT, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, C...
10662 printOperand(MI, OpNo: 1, STI, O);
10663 break;
10664 case 15:
10665 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, CD...
10666 printOperand(MI, OpNo: 3, STI, O);
10667 break;
10668 case 16:
10669 // BL_pred, Bcc, t2B, t2BFLi, t2BFLr, t2BFi, t2BFr, t2Bcc, tB, tBcc
10670 printOperand(MI, Address, OpNum: 0, STI, O);
10671 break;
10672 case 17:
10673 // CDE_CX1A, CDE_CX1DA, CDE_CX2A, CDE_CX2DA, CDE_CX3A, CDE_CX3DA, CDE_VCX...
10674 printPImmediate(MI, OpNum: 1, STI, O);
10675 O << ", ";
10676 break;
10677 case 18:
10678 // CDE_CX1D, MVE_LCTP, MVE_VCVTf16s16n, MVE_VCVTf16u16n, MVE_VCVTf32s32n,...
10679 return;
10680 break;
10681 case 19:
10682 // CDE_CX2D, CDE_CX3D, FCONSTD, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, M...
10683 O << ", ";
10684 break;
10685 case 20:
10686 // CDP, LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OP...
10687 printPImmediate(MI, OpNum: 0, STI, O);
10688 O << ", ";
10689 break;
10690 case 21:
10691 // CDP2
10692 printCImmediate(MI, OpNum: 2, STI, O);
10693 O << ", ";
10694 printCImmediate(MI, OpNum: 3, STI, O);
10695 O << ", ";
10696 printCImmediate(MI, OpNum: 4, STI, O);
10697 O << ", ";
10698 printOperand(MI, OpNo: 5, STI, O);
10699 return;
10700 break;
10701 case 22:
10702 // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
10703 printCPSIFlag(MI, OpNum: 1, STI, O);
10704 break;
10705 case 23:
10706 // LDAEXD, LDREXD
10707 printGPRPairOperand(MI, OpNum: 0, STI, O);
10708 O << ", ";
10709 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10710 return;
10711 break;
10712 case 24:
10713 // LDC2L_OFFSET, LDC2_OFFSET, STC2L_OFFSET, STC2_OFFSET
10714 printAddrMode5Operand<false>(MI, OpNum: 2, STI, O);
10715 return;
10716 break;
10717 case 25:
10718 // LDC2L_OPTION, LDC2L_POST, LDC2_OPTION, LDC2_POST, STC2L_OPTION, STC2L_...
10719 printAddrMode7Operand(MI, OpNum: 2, STI, O);
10720 break;
10721 case 26:
10722 // LDC2L_PRE, LDC2_PRE, STC2L_PRE, STC2_PRE
10723 printAddrMode5Operand<true>(MI, OpNum: 2, STI, O);
10724 O << '!';
10725 return;
10726 break;
10727 case 27:
10728 // MRRC, t2MRRC, t2MRRC2
10729 printPImmediate(MI, OpNum: 2, STI, O);
10730 O << ", ";
10731 printOperand(MI, OpNo: 3, STI, O);
10732 O << ", ";
10733 printOperand(MI, OpNo: 0, STI, O);
10734 O << ", ";
10735 printOperand(MI, OpNo: 1, STI, O);
10736 O << ", ";
10737 printCImmediate(MI, OpNum: 4, STI, O);
10738 return;
10739 break;
10740 case 28:
10741 // MSR, MSRi, t2MSR_AR, t2MSR_M
10742 printMSRMaskOperand(MI, OpNum: 0, STI, O);
10743 O << ", ";
10744 break;
10745 case 29:
10746 // MSRbanked, t2MSRbanked
10747 printBankedRegOperand(MI, OpNum: 0, STI, O);
10748 O << ", ";
10749 printOperand(MI, OpNo: 1, STI, O);
10750 return;
10751 break;
10752 case 30:
10753 // MVE_VCMPf16, MVE_VCMPf16r, MVE_VCMPf32, MVE_VCMPf32r, MVE_VCMPi16, MVE...
10754 printMandatoryRestrictedPredicateOperand(MI, OpNum: 3, STI, O);
10755 O << ", ";
10756 printOperand(MI, OpNo: 1, STI, O);
10757 O << ", ";
10758 printOperand(MI, OpNo: 2, STI, O);
10759 return;
10760 break;
10761 case 31:
10762 // MVE_VMOVimmi64, VMOVv1i64, VMOVv2i64
10763 printVMOVModImmOperand(MI, OpNum: 1, STI, O);
10764 return;
10765 break;
10766 case 32:
10767 // VCMPEZD, VCMPZD, tRSB
10768 O << ", #0";
10769 return;
10770 break;
10771 case 33:
10772 // VLD1DUPd16, VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32, VLD...
10773 printVectorListOneAllLanes(MI, OpNum: 0, STI, O);
10774 O << ", ";
10775 break;
10776 case 34:
10777 // VLD1DUPq16, VLD1DUPq16wb_fixed, VLD1DUPq16wb_register, VLD1DUPq32, VLD...
10778 printVectorListTwoAllLanes(MI, OpNum: 0, STI, O);
10779 O << ", ";
10780 break;
10781 case 35:
10782 // VLD1d16, VLD1d16wb_fixed, VLD1d16wb_register, VLD1d32, VLD1d32wb_fixed...
10783 printVectorListOne(MI, OpNum: 0, STI, O);
10784 O << ", ";
10785 break;
10786 case 36:
10787 // VLD1q16, VLD1q16wb_fixed, VLD1q16wb_register, VLD1q32, VLD1q32wb_fixed...
10788 printVectorListTwo(MI, OpNum: 0, STI, O);
10789 O << ", ";
10790 break;
10791 case 37:
10792 // VLD2DUPd16x2, VLD2DUPd16x2wb_fixed, VLD2DUPd16x2wb_register, VLD2DUPd3...
10793 printVectorListTwoSpacedAllLanes(MI, OpNum: 0, STI, O);
10794 O << ", ";
10795 break;
10796 case 38:
10797 // VLD2b16, VLD2b16wb_fixed, VLD2b16wb_register, VLD2b32, VLD2b32wb_fixed...
10798 printVectorListTwoSpaced(MI, OpNum: 0, STI, O);
10799 O << ", ";
10800 break;
10801 case 39:
10802 // VLDR_FPCXTNS_off, VLDR_FPCXTS_off, VLDR_FPSCR_off, VLDR_VPR_off, VSTR_...
10803 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 0, STI, O);
10804 return;
10805 break;
10806 case 40:
10807 // VLDR_FPCXTNS_pre, VLDR_FPCXTS_pre, VLDR_FPSCR_pre, VLDR_VPR_pre, VSTR_...
10808 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 1, STI, O);
10809 O << '!';
10810 return;
10811 break;
10812 case 41:
10813 // VLDR_FPSCR_NZCVQC_off, VLDR_P0_off, VSTR_FPSCR_NZCVQC_off, VSTR_P0_off
10814 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 1, STI, O);
10815 return;
10816 break;
10817 case 42:
10818 // VLDR_FPSCR_NZCVQC_pre, VLDR_P0_pre, VSTR_FPSCR_NZCVQC_pre, VSTR_P0_pre
10819 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 2, STI, O);
10820 O << '!';
10821 return;
10822 break;
10823 case 43:
10824 // VSCCLRMD, VSCCLRMS, t2CLRM, tPOP, tPUSH
10825 printRegisterList(MI, OpNum: 2, STI, O);
10826 return;
10827 break;
10828 case 44:
10829 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST2LNd16_UPD, VST2LNd32_U...
10830 printOperand(MI, OpNo: 4, STI, O);
10831 break;
10832 case 45:
10833 // VST1d16, VST1d32, VST1d64, VST1d8
10834 printVectorListOne(MI, OpNum: 2, STI, O);
10835 O << ", ";
10836 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10837 return;
10838 break;
10839 case 46:
10840 // VST1d16Q, VST1d32Q, VST1d64Q, VST1d8Q, VST2q16, VST2q32, VST2q8
10841 printVectorListFour(MI, OpNum: 2, STI, O);
10842 O << ", ";
10843 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10844 return;
10845 break;
10846 case 47:
10847 // VST1d16Qwb_fixed, VST1d32Qwb_fixed, VST1d64Qwb_fixed, VST1d8Qwb_fixed,...
10848 printVectorListFour(MI, OpNum: 3, STI, O);
10849 O << ", ";
10850 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10851 O << '!';
10852 return;
10853 break;
10854 case 48:
10855 // VST1d16Qwb_register, VST1d32Qwb_register, VST1d64Qwb_register, VST1d8Q...
10856 printVectorListFour(MI, OpNum: 4, STI, O);
10857 O << ", ";
10858 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10859 O << ", ";
10860 printOperand(MI, OpNo: 3, STI, O);
10861 return;
10862 break;
10863 case 49:
10864 // VST1d16T, VST1d32T, VST1d64T, VST1d8T
10865 printVectorListThree(MI, OpNum: 2, STI, O);
10866 O << ", ";
10867 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10868 return;
10869 break;
10870 case 50:
10871 // VST1d16Twb_fixed, VST1d32Twb_fixed, VST1d64Twb_fixed, VST1d8Twb_fixed
10872 printVectorListThree(MI, OpNum: 3, STI, O);
10873 O << ", ";
10874 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10875 O << '!';
10876 return;
10877 break;
10878 case 51:
10879 // VST1d16Twb_register, VST1d32Twb_register, VST1d64Twb_register, VST1d8T...
10880 printVectorListThree(MI, OpNum: 4, STI, O);
10881 O << ", ";
10882 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10883 O << ", ";
10884 printOperand(MI, OpNo: 3, STI, O);
10885 return;
10886 break;
10887 case 52:
10888 // VST1d16wb_fixed, VST1d32wb_fixed, VST1d64wb_fixed, VST1d8wb_fixed
10889 printVectorListOne(MI, OpNum: 3, STI, O);
10890 O << ", ";
10891 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10892 O << '!';
10893 return;
10894 break;
10895 case 53:
10896 // VST1d16wb_register, VST1d32wb_register, VST1d64wb_register, VST1d8wb_r...
10897 printVectorListOne(MI, OpNum: 4, STI, O);
10898 O << ", ";
10899 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10900 O << ", ";
10901 printOperand(MI, OpNo: 3, STI, O);
10902 return;
10903 break;
10904 case 54:
10905 // VST1q16, VST1q32, VST1q64, VST1q8, VST2d16, VST2d32, VST2d8
10906 printVectorListTwo(MI, OpNum: 2, STI, O);
10907 O << ", ";
10908 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10909 return;
10910 break;
10911 case 55:
10912 // VST1q16wb_fixed, VST1q32wb_fixed, VST1q64wb_fixed, VST1q8wb_fixed, VST...
10913 printVectorListTwo(MI, OpNum: 3, STI, O);
10914 O << ", ";
10915 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10916 O << '!';
10917 return;
10918 break;
10919 case 56:
10920 // VST1q16wb_register, VST1q32wb_register, VST1q64wb_register, VST1q8wb_r...
10921 printVectorListTwo(MI, OpNum: 4, STI, O);
10922 O << ", ";
10923 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10924 O << ", ";
10925 printOperand(MI, OpNo: 3, STI, O);
10926 return;
10927 break;
10928 case 57:
10929 // VST2b16, VST2b32, VST2b8
10930 printVectorListTwoSpaced(MI, OpNum: 2, STI, O);
10931 O << ", ";
10932 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10933 return;
10934 break;
10935 case 58:
10936 // VST2b16wb_fixed, VST2b32wb_fixed, VST2b8wb_fixed
10937 printVectorListTwoSpaced(MI, OpNum: 3, STI, O);
10938 O << ", ";
10939 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10940 O << '!';
10941 return;
10942 break;
10943 case 59:
10944 // VST2b16wb_register, VST2b32wb_register, VST2b8wb_register
10945 printVectorListTwoSpaced(MI, OpNum: 4, STI, O);
10946 O << ", ";
10947 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10948 O << ", ";
10949 printOperand(MI, OpNo: 3, STI, O);
10950 return;
10951 break;
10952 case 60:
10953 // t2BFic, tCBNZ, tCBZ
10954 printOperand(MI, Address, OpNum: 1, STI, O);
10955 break;
10956 case 61:
10957 // t2DMB, t2DSB
10958 printMemBOption(MI, OpNum: 0, STI, O);
10959 return;
10960 break;
10961 case 62:
10962 // t2ISB
10963 printInstSyncBOption(MI, OpNum: 0, STI, O);
10964 return;
10965 break;
10966 case 63:
10967 // t2PLDWi12, t2PLDi12, t2PLIi12
10968 printAddrModeImm12Operand<false>(MI, OpNum: 0, STI, O);
10969 return;
10970 break;
10971 case 64:
10972 // t2PLDWi8, t2PLDi8, t2PLIi8
10973 printT2AddrModeImm8Operand<false>(MI, OpNum: 0, STI, O);
10974 return;
10975 break;
10976 case 65:
10977 // t2PLDWs, t2PLDs, t2PLIs
10978 printT2AddrModeSoRegOperand(MI, OpNum: 0, STI, O);
10979 return;
10980 break;
10981 case 66:
10982 // t2PLDpci, t2PLIpci
10983 printThumbLdrLabelOperand(MI, OpNum: 0, STI, O);
10984 return;
10985 break;
10986 case 67:
10987 // t2TBB
10988 printAddrModeTBB(MI, OpNum: 0, STI, O);
10989 return;
10990 break;
10991 case 68:
10992 // t2TBH
10993 printAddrModeTBH(MI, OpNum: 0, STI, O);
10994 return;
10995 break;
10996 case 69:
10997 // t2TSB
10998 printTraceSyncBOption(MI, OpNum: 0, STI, O);
10999 return;
11000 break;
11001 case 70:
11002 // tBL, tBLXi
11003 printOperand(MI, Address, OpNum: 2, STI, O);
11004 return;
11005 break;
11006 }
11007
11008
11009 // Fragment 3 encoded into 6 bits for 38 unique commands.
11010 switch ((Bits >> 33) & 63) {
11011 default: llvm_unreachable("Invalid command number.");
11012 case 0:
11013 // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
11014 O << ", ";
11015 break;
11016 case 1:
11017 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPqAsm_16, VLD3DUP...
11018 return;
11019 break;
11020 case 2:
11021 // VLD3DUPdWB_fixed_Asm_16, VLD3DUPdWB_fixed_Asm_32, VLD3DUPdWB_fixed_Asm...
11022 O << '!';
11023 return;
11024 break;
11025 case 3:
11026 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
11027 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11028 break;
11029 case 4:
11030 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, MVE_VMOV_q_rr, VBF16MALBQI, VBF16MAL...
11031 printVectorIndex(MI, OpNum: 4, STI, O);
11032 break;
11033 case 5:
11034 // CDE_CX1A, CDE_CX2A, CDE_CX3A, CDE_VCX1A_vec, CDE_VCX1_vec, CDE_VCX2A_v...
11035 printOperand(MI, OpNo: 0, STI, O);
11036 O << ", ";
11037 break;
11038 case 6:
11039 // CDE_CX1DA, CDE_CX2DA, CDE_CX3DA
11040 printGPRPairOperand(MI, OpNum: 0, STI, O);
11041 O << ", ";
11042 printOperand(MI, OpNo: 3, STI, O);
11043 break;
11044 case 7:
11045 // CDE_CX2D, CDE_CX3D
11046 printOperand(MI, OpNo: 3, STI, O);
11047 break;
11048 case 8:
11049 // CDP, MCR, MCRR, MSR, VABSD, VADDD, VCMPD, VCMPED, VDIVD, VMOVD, VMULD,...
11050 printOperand(MI, OpNo: 1, STI, O);
11051 break;
11052 case 9:
11053 // FCONSTD
11054 printFPImmOperand(MI, OpNum: 1, STI, O);
11055 return;
11056 break;
11057 case 10:
11058 // FLDMXDB_UPD, FLDMXIA_UPD, FSTMXDB_UPD, FSTMXIA_UPD, LDMDA_UPD, LDMDB_U...
11059 O << "!, ";
11060 printRegisterList(MI, OpNum: 4, STI, O);
11061 break;
11062 case 11:
11063 // LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OPTION,...
11064 printCImmediate(MI, OpNum: 1, STI, O);
11065 O << ", ";
11066 break;
11067 case 12:
11068 // MRC, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, MVE_VCVTf32s32_fix, MVE_V...
11069 printOperand(MI, OpNo: 2, STI, O);
11070 break;
11071 case 13:
11072 // MRS, t2MRS_AR
11073 O << ", apsr";
11074 return;
11075 break;
11076 case 14:
11077 // MRSsys, t2MRSsys_AR
11078 O << ", spsr";
11079 return;
11080 break;
11081 case 15:
11082 // MSRi
11083 printModImmOperand(MI, OpNum: 1, STI, O);
11084 return;
11085 break;
11086 case 16:
11087 // MVE_VMOV_to_lane_16, MVE_VMOV_to_lane_32, MVE_VMOV_to_lane_8, VSETLNi1...
11088 printVectorIndex(MI, OpNum: 3, STI, O);
11089 O << ", ";
11090 printOperand(MI, OpNo: 2, STI, O);
11091 return;
11092 break;
11093 case 17:
11094 // VCMPEZH, VCMPEZS, VCMPZH, VCMPZS
11095 O << ", #0";
11096 return;
11097 break;
11098 case 18:
11099 // VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32wb_fixed, VLD1DUP...
11100 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11101 break;
11102 case 19:
11103 // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
11104 O << '[';
11105 break;
11106 case 20:
11107 // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
11108 O << "[], ";
11109 printOperand(MI, OpNo: 1, STI, O);
11110 O << "[], ";
11111 printOperand(MI, OpNo: 2, STI, O);
11112 break;
11113 case 21:
11114 // VLDR_FPCXTNS_post, VLDR_FPCXTS_post, VLDR_FPSCR_post, VLDR_VPR_post, V...
11115 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 2, STI, O);
11116 return;
11117 break;
11118 case 22:
11119 // VLDR_FPSCR_NZCVQC_post, VLDR_P0_post, VSTR_FPSCR_NZCVQC_post, VSTR_P0_...
11120 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 3, STI, O);
11121 return;
11122 break;
11123 case 23:
11124 // VMRS
11125 O << ", fpscr";
11126 return;
11127 break;
11128 case 24:
11129 // VMRS_FPCXTNS
11130 O << ", fpcxtns";
11131 return;
11132 break;
11133 case 25:
11134 // VMRS_FPCXTS
11135 O << ", fpcxts";
11136 return;
11137 break;
11138 case 26:
11139 // VMRS_FPEXC
11140 O << ", fpexc";
11141 return;
11142 break;
11143 case 27:
11144 // VMRS_FPINST
11145 O << ", fpinst";
11146 return;
11147 break;
11148 case 28:
11149 // VMRS_FPINST2
11150 O << ", fpinst2";
11151 return;
11152 break;
11153 case 29:
11154 // VMRS_FPSCR_NZCVQC
11155 O << ", fpscr_nzcvqc";
11156 return;
11157 break;
11158 case 30:
11159 // VMRS_FPSID
11160 O << ", fpsid";
11161 return;
11162 break;
11163 case 31:
11164 // VMRS_MVFR0
11165 O << ", mvfr0";
11166 return;
11167 break;
11168 case 32:
11169 // VMRS_MVFR1
11170 O << ", mvfr1";
11171 return;
11172 break;
11173 case 33:
11174 // VMRS_MVFR2
11175 O << ", mvfr2";
11176 return;
11177 break;
11178 case 34:
11179 // VMRS_P0
11180 O << ", p0";
11181 return;
11182 break;
11183 case 35:
11184 // VMRS_VPR
11185 O << ", vpr";
11186 return;
11187 break;
11188 case 36:
11189 // VSHTOH, VTOSHH, VTOUHH, VUHTOH
11190 printFBits16(MI, OpNum: 2, STI, O);
11191 return;
11192 break;
11193 case 37:
11194 // VSLTOD, VSLTOH, VSLTOS, VTOSLD, VTOSLH, VTOSLS, VTOULD, VTOULH, VTOULS...
11195 printFBits32(MI, OpNum: 2, STI, O);
11196 return;
11197 break;
11198 }
11199
11200
11201 // Fragment 4 encoded into 7 bits for 78 unique commands.
11202 switch ((Bits >> 39) & 127) {
11203 default: llvm_unreachable("Invalid command number.");
11204 case 0:
11205 // ASRi, ASRr, LDRConstPool, LSLi, LSLr, LSRi, LSRr, RORi, RORr, RRXi, t2...
11206 printOperand(MI, OpNo: 1, STI, O);
11207 break;
11208 case 1:
11209 // LDRBT_POST, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRBT_POST, STRT_P...
11210 printAddrMode7Operand(MI, OpNum: 1, STI, O);
11211 return;
11212 break;
11213 case 2:
11214 // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
11215 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11216 break;
11217 case 3:
11218 // VLD3DUPdWB_register_Asm_16, VLD3DUPdWB_register_Asm_32, VLD3DUPdWB_reg...
11219 printOperand(MI, OpNo: 3, STI, O);
11220 break;
11221 case 4:
11222 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD4dAsm_16, VLD4dAsm_32, VLD4dA...
11223 return;
11224 break;
11225 case 5:
11226 // VLD3dWB_fixed_Asm_16, VLD3dWB_fixed_Asm_32, VLD3dWB_fixed_Asm_8, VLD4d...
11227 O << '!';
11228 return;
11229 break;
11230 case 6:
11231 // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
11232 O << ", ";
11233 break;
11234 case 7:
11235 // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
11236 printT2AddrModeImm8OffsetOperand(MI, OpNum: 2, STI, O);
11237 return;
11238 break;
11239 case 8:
11240 // t2MOVSsi, t2MOVsi, t2CMNzrs, t2CMPrs, t2MVNs, t2TEQrs, t2TSTrs
11241 printT2SOOperand(MI, OpNum: 1, STI, O);
11242 return;
11243 break;
11244 case 9:
11245 // t2MOVSsr, t2MOVsr, CMNzrsr, CMPrsr, MOVsr, MVNsr, TEQrsr, TSTrsr
11246 printSORegRegOperand(MI, OpNum: 1, STI, O);
11247 return;
11248 break;
11249 case 10:
11250 // ADR, t2ADR
11251 printAdrLabelOperand<0>(MI, OpNum: 1, STI, O);
11252 return;
11253 break;
11254 case 11:
11255 // BFC, t2BFC
11256 printBitfieldInvMaskImmOperand(MI, OpNum: 2, STI, O);
11257 return;
11258 break;
11259 case 12:
11260 // BFI, CDE_VCX1_vec, CDE_VCX2_vec, CDE_VCX3_vec, CPS3p, CRC32B, CRC32CB,...
11261 printOperand(MI, OpNo: 2, STI, O);
11262 break;
11263 case 13:
11264 // CDE_VCX2A_fpdp, CDE_VCX2A_fpsp, CDE_VCX3A_fpdp, CDE_VCX3A_fpsp
11265 printOperand(MI, OpNo: 4, STI, O);
11266 break;
11267 case 14:
11268 // CMNri, CMPri, MOVi, MVNi, TEQri, TSTri
11269 printModImmOperand(MI, OpNum: 1, STI, O);
11270 return;
11271 break;
11272 case 15:
11273 // CMNzrsi, CMPrsi, MOVsi, MVNsi, TEQrsi, TSTrsi
11274 printSORegImmOperand(MI, OpNum: 1, STI, O);
11275 return;
11276 break;
11277 case 16:
11278 // FCONSTH, FCONSTS, MVE_VMOVimmf32, VMOVv2f32, VMOVv4f32
11279 printFPImmOperand(MI, OpNum: 1, STI, O);
11280 return;
11281 break;
11282 case 17:
11283 // FLDMXIA, FSTMXIA, LDMDA, LDMDB, LDMIA, LDMIB, STMDA, STMDB, STMIA, STM...
11284 printRegisterList(MI, OpNum: 3, STI, O);
11285 break;
11286 case 18:
11287 // LDC2L_OPTION, LDC2_OPTION, STC2L_OPTION, STC2_OPTION
11288 printCoprocOptionImm(MI, OpNum: 3, STI, O);
11289 return;
11290 break;
11291 case 19:
11292 // LDC2L_POST, LDC2_POST, STC2L_POST, STC2_POST
11293 printPostIdxImm8s4Operand(MI, OpNum: 3, STI, O);
11294 return;
11295 break;
11296 case 20:
11297 // LDCL_OFFSET, LDC_OFFSET, STCL_OFFSET, STC_OFFSET, t2LDC2L_OFFSET, t2LD...
11298 printAddrMode5Operand<false>(MI, OpNum: 2, STI, O);
11299 return;
11300 break;
11301 case 21:
11302 // LDCL_OPTION, LDCL_POST, LDC_OPTION, LDC_POST, LDRBT_POST_IMM, LDRBT_PO...
11303 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11304 break;
11305 case 22:
11306 // LDCL_PRE, LDC_PRE, STCL_PRE, STC_PRE, t2LDC2L_PRE, t2LDC2_PRE, t2LDCL_...
11307 printAddrMode5Operand<true>(MI, OpNum: 2, STI, O);
11308 O << '!';
11309 return;
11310 break;
11311 case 23:
11312 // LDRB_PRE_IMM, LDR_PRE_IMM, STRB_PRE_IMM, STR_PRE_IMM
11313 printAddrModeImm12Operand<true>(MI, OpNum: 2, STI, O);
11314 O << '!';
11315 return;
11316 break;
11317 case 24:
11318 // LDRB_PRE_REG, LDR_PRE_REG, STRB_PRE_REG, STR_PRE_REG
11319 printAddrMode2Operand(MI, OpNum: 2, STI, O);
11320 O << '!';
11321 return;
11322 break;
11323 case 25:
11324 // LDRBi12, LDRcp, LDRi12, STRBi12, STRi12, t2LDRBi12, t2LDRHi12, t2LDRSB...
11325 printAddrModeImm12Operand<false>(MI, OpNum: 1, STI, O);
11326 return;
11327 break;
11328 case 26:
11329 // LDRBrs, LDRrs, STRBrs, STRrs
11330 printAddrMode2Operand(MI, OpNum: 1, STI, O);
11331 return;
11332 break;
11333 case 27:
11334 // LDRH, LDRSB, LDRSH, STRH
11335 printAddrMode3Operand<false>(MI, Op: 1, STI, O);
11336 return;
11337 break;
11338 case 28:
11339 // LDRH_PRE, LDRSB_PRE, LDRSH_PRE, STRH_PRE
11340 printAddrMode3Operand<true>(MI, Op: 2, STI, O);
11341 O << '!';
11342 return;
11343 break;
11344 case 29:
11345 // MCR2, MRC2
11346 printCImmediate(MI, OpNum: 3, STI, O);
11347 O << ", ";
11348 printCImmediate(MI, OpNum: 4, STI, O);
11349 O << ", ";
11350 printOperand(MI, OpNo: 5, STI, O);
11351 return;
11352 break;
11353 case 30:
11354 // MRSbanked, t2MRSbanked
11355 printBankedRegOperand(MI, OpNum: 1, STI, O);
11356 return;
11357 break;
11358 case 31:
11359 // MVE_VBICimmi16, MVE_VBICimmi32, MVE_VORRimmi16, MVE_VORRimmi32
11360 printVMOVModImmOperand(MI, OpNum: 2, STI, O);
11361 return;
11362 break;
11363 case 32:
11364 // MVE_VLDRBS16, MVE_VLDRBS32, MVE_VLDRBU16, MVE_VLDRBU32, MVE_VLDRBU8, M...
11365 printT2AddrModeImm8Operand<false>(MI, OpNum: 1, STI, O);
11366 return;
11367 break;
11368 case 33:
11369 // MVE_VLDRBS16_pre, MVE_VLDRBS32_pre, MVE_VLDRBU16_pre, MVE_VLDRBU32_pre...
11370 printT2AddrModeImm8Operand<false>(MI, OpNum: 2, STI, O);
11371 O << '!';
11372 return;
11373 break;
11374 case 34:
11375 // MVE_VLDRBS16_rq, MVE_VLDRBS32_rq, MVE_VLDRBU16_rq, MVE_VLDRBU32_rq, MV...
11376 printMveAddrModeRQOperand<0>(MI, OpNum: 1, STI, O);
11377 return;
11378 break;
11379 case 35:
11380 // MVE_VLDRBU8_pre, MVE_VLDRHU16_pre, MVE_VLDRWU32_pre, MVE_VSTRBU8_pre, ...
11381 printT2AddrModeImm8Operand<true>(MI, OpNum: 2, STI, O);
11382 O << '!';
11383 return;
11384 break;
11385 case 36:
11386 // MVE_VLDRDU64_rq, MVE_VSTRD64_rq
11387 printMveAddrModeRQOperand<3>(MI, OpNum: 1, STI, O);
11388 return;
11389 break;
11390 case 37:
11391 // MVE_VLDRHS32_rq, MVE_VLDRHU16_rq, MVE_VLDRHU32_rq, MVE_VSTRH16_rq, MVE...
11392 printMveAddrModeRQOperand<1>(MI, OpNum: 1, STI, O);
11393 return;
11394 break;
11395 case 38:
11396 // MVE_VLDRWU32_rq, MVE_VSTRW32_rq
11397 printMveAddrModeRQOperand<2>(MI, OpNum: 1, STI, O);
11398 return;
11399 break;
11400 case 39:
11401 // MVE_VMOVimmi16, MVE_VMOVimmi32, MVE_VMOVimmi8, MVE_VMVNimmi16, MVE_VMV...
11402 printVMOVModImmOperand(MI, OpNum: 1, STI, O);
11403 return;
11404 break;
11405 case 40:
11406 // MVE_WLSTP_16, MVE_WLSTP_32, MVE_WLSTP_64, MVE_WLSTP_8, t2BFic, t2WLS
11407 printOperand(MI, Address, OpNum: 2, STI, O);
11408 break;
11409 case 41:
11410 // SSAT, SSAT16, t2SSAT, t2SSAT16
11411 printImmPlusOneOperand(MI, OpNum: 1, STI, O);
11412 O << ", ";
11413 printOperand(MI, OpNo: 2, STI, O);
11414 break;
11415 case 42:
11416 // STLEXD, STREXD
11417 printGPRPairOperand(MI, OpNum: 1, STI, O);
11418 O << ", ";
11419 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11420 return;
11421 break;
11422 case 43:
11423 // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST2LNd16, VST2LNd32, VST2LNd8, VST2LN...
11424 printNoHashImmediate(MI, OpNum: 4, STI, O);
11425 break;
11426 case 44:
11427 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
11428 printNoHashImmediate(MI, OpNum: 6, STI, O);
11429 break;
11430 case 45:
11431 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
11432 printNoHashImmediate(MI, OpNum: 8, STI, O);
11433 O << "], ";
11434 break;
11435 case 46:
11436 // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
11437 O << "[]}, ";
11438 break;
11439 case 47:
11440 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
11441 printNoHashImmediate(MI, OpNum: 10, STI, O);
11442 O << "], ";
11443 printOperand(MI, OpNo: 1, STI, O);
11444 O << '[';
11445 printNoHashImmediate(MI, OpNum: 10, STI, O);
11446 O << "], ";
11447 printOperand(MI, OpNo: 2, STI, O);
11448 O << '[';
11449 printNoHashImmediate(MI, OpNum: 10, STI, O);
11450 break;
11451 case 48:
11452 // VLD4DUPd16, VLD4DUPd16_UPD, VLD4DUPd32, VLD4DUPd32_UPD, VLD4DUPd8, VLD...
11453 O << "[], ";
11454 printOperand(MI, OpNo: 3, STI, O);
11455 O << "[]}, ";
11456 break;
11457 case 49:
11458 // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
11459 printNoHashImmediate(MI, OpNum: 12, STI, O);
11460 O << "], ";
11461 printOperand(MI, OpNo: 1, STI, O);
11462 O << '[';
11463 printNoHashImmediate(MI, OpNum: 12, STI, O);
11464 O << "], ";
11465 printOperand(MI, OpNo: 2, STI, O);
11466 O << '[';
11467 printNoHashImmediate(MI, OpNum: 12, STI, O);
11468 O << "], ";
11469 printOperand(MI, OpNo: 3, STI, O);
11470 O << '[';
11471 printNoHashImmediate(MI, OpNum: 12, STI, O);
11472 O << "]}, ";
11473 printAddrMode6Operand(MI, OpNum: 5, STI, O);
11474 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
11475 return;
11476 break;
11477 case 50:
11478 // VLDRD, VLDRS, VSTRD, VSTRS
11479 printAddrMode5Operand<false>(MI, OpNum: 1, STI, O);
11480 return;
11481 break;
11482 case 51:
11483 // VLDRH, VSTRH
11484 printAddrMode5FP16Operand<false>(MI, OpNum: 1, STI, O);
11485 return;
11486 break;
11487 case 52:
11488 // VST1LNd16, VST1LNd32, VST1LNd8
11489 printNoHashImmediate(MI, OpNum: 3, STI, O);
11490 O << "]}, ";
11491 printAddrMode6Operand(MI, OpNum: 0, STI, O);
11492 return;
11493 break;
11494 case 53:
11495 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST3LNd16, VST3LNd32, VST3...
11496 printNoHashImmediate(MI, OpNum: 5, STI, O);
11497 break;
11498 case 54:
11499 // VST3LNd16_UPD, VST3LNd32_UPD, VST3LNd8_UPD, VST3LNq16_UPD, VST3LNq32_U...
11500 printNoHashImmediate(MI, OpNum: 7, STI, O);
11501 O << "], ";
11502 printOperand(MI, OpNo: 5, STI, O);
11503 O << '[';
11504 printNoHashImmediate(MI, OpNum: 7, STI, O);
11505 O << "], ";
11506 printOperand(MI, OpNo: 6, STI, O);
11507 O << '[';
11508 printNoHashImmediate(MI, OpNum: 7, STI, O);
11509 O << "]}, ";
11510 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11511 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11512 return;
11513 break;
11514 case 55:
11515 // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
11516 printOperand(MI, OpNo: 5, STI, O);
11517 O << ", ";
11518 printOperand(MI, OpNo: 6, STI, O);
11519 break;
11520 case 56:
11521 // VTBL1
11522 printVectorListOne(MI, OpNum: 1, STI, O);
11523 O << ", ";
11524 printOperand(MI, OpNo: 2, STI, O);
11525 return;
11526 break;
11527 case 57:
11528 // VTBL2
11529 printVectorListTwo(MI, OpNum: 1, STI, O);
11530 O << ", ";
11531 printOperand(MI, OpNo: 2, STI, O);
11532 return;
11533 break;
11534 case 58:
11535 // VTBL3
11536 printVectorListThree(MI, OpNum: 1, STI, O);
11537 O << ", ";
11538 printOperand(MI, OpNo: 2, STI, O);
11539 return;
11540 break;
11541 case 59:
11542 // VTBL4
11543 printVectorListFour(MI, OpNum: 1, STI, O);
11544 O << ", ";
11545 printOperand(MI, OpNo: 2, STI, O);
11546 return;
11547 break;
11548 case 60:
11549 // VTBX1
11550 printVectorListOne(MI, OpNum: 2, STI, O);
11551 O << ", ";
11552 printOperand(MI, OpNo: 3, STI, O);
11553 return;
11554 break;
11555 case 61:
11556 // VTBX2
11557 printVectorListTwo(MI, OpNum: 2, STI, O);
11558 O << ", ";
11559 printOperand(MI, OpNo: 3, STI, O);
11560 return;
11561 break;
11562 case 62:
11563 // VTBX3
11564 printVectorListThree(MI, OpNum: 2, STI, O);
11565 O << ", ";
11566 printOperand(MI, OpNo: 3, STI, O);
11567 return;
11568 break;
11569 case 63:
11570 // VTBX4
11571 printVectorListFour(MI, OpNum: 2, STI, O);
11572 O << ", ";
11573 printOperand(MI, OpNo: 3, STI, O);
11574 return;
11575 break;
11576 case 64:
11577 // sysLDMDA_UPD, sysLDMDB_UPD, sysLDMIA_UPD, sysLDMIB_UPD, sysSTMDA_UPD, ...
11578 O << " ^";
11579 return;
11580 break;
11581 case 65:
11582 // t2BFLi, t2BFi
11583 printOperand(MI, Address, OpNum: 1, STI, O);
11584 return;
11585 break;
11586 case 66:
11587 // t2LDRBpci, t2LDRHpci, t2LDRSBpci, t2LDRSHpci, t2LDRpci, tLDRpci
11588 printThumbLdrLabelOperand(MI, OpNum: 1, STI, O);
11589 return;
11590 break;
11591 case 67:
11592 // t2LDRBs, t2LDRHs, t2LDRSBs, t2LDRSHs, t2LDRs, t2STRBs, t2STRHs, t2STRs
11593 printT2AddrModeSoRegOperand(MI, OpNum: 1, STI, O);
11594 return;
11595 break;
11596 case 68:
11597 // t2LDREX
11598 printT2AddrModeImm0_1020s4Operand(MI, OpNum: 1, STI, O);
11599 return;
11600 break;
11601 case 69:
11602 // t2MRS_M
11603 printMSRMaskOperand(MI, OpNum: 1, STI, O);
11604 return;
11605 break;
11606 case 70:
11607 // tADDspi, tSUBspi
11608 printThumbS4ImmOperand(MI, OpNum: 2, STI, O);
11609 return;
11610 break;
11611 case 71:
11612 // tADR
11613 printAdrLabelOperand<2>(MI, Address, OpNum: 1, STI, O);
11614 return;
11615 break;
11616 case 72:
11617 // tASRri, tLSRri
11618 printThumbSRImm(MI, OpNum: 3, STI, O);
11619 return;
11620 break;
11621 case 73:
11622 // tLDRBi, tSTRBi
11623 printThumbAddrModeImm5S1Operand(MI, OpNum: 1, STI, O);
11624 return;
11625 break;
11626 case 74:
11627 // tLDRBr, tLDRHr, tLDRSB, tLDRSH, tLDRr, tSTRBr, tSTRHr, tSTRr
11628 printThumbAddrModeRROperand(MI, OpNum: 1, STI, O);
11629 return;
11630 break;
11631 case 75:
11632 // tLDRHi, tSTRHi
11633 printThumbAddrModeImm5S2Operand(MI, OpNum: 1, STI, O);
11634 return;
11635 break;
11636 case 76:
11637 // tLDRi, tSTRi
11638 printThumbAddrModeImm5S4Operand(MI, OpNum: 1, STI, O);
11639 return;
11640 break;
11641 case 77:
11642 // tLDRspi, tSTRspi
11643 printThumbAddrModeSPOperand(MI, OpNum: 1, STI, O);
11644 return;
11645 break;
11646 }
11647
11648
11649 // Fragment 5 encoded into 5 bits for 27 unique commands.
11650 switch ((Bits >> 46) & 31) {
11651 default: llvm_unreachable("Invalid command number.");
11652 case 0:
11653 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
11654 O << ", ";
11655 break;
11656 case 1:
11657 // LDRConstPool, RRXi, VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD2LN...
11658 return;
11659 break;
11660 case 2:
11661 // VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_fixed_Asm_8,...
11662 O << '!';
11663 return;
11664 break;
11665 case 3:
11666 // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
11667 printOperand(MI, OpNo: 3, STI, O);
11668 return;
11669 break;
11670 case 4:
11671 // CDE_CX2DA, CDE_CX3D, CDE_CX3DA, VLD1DUPd16wb_register, VLD1DUPd32wb_re...
11672 printOperand(MI, OpNo: 4, STI, O);
11673 break;
11674 case 5:
11675 // CDP, t2CDP, t2CDP2
11676 printCImmediate(MI, OpNum: 2, STI, O);
11677 O << ", ";
11678 printCImmediate(MI, OpNum: 3, STI, O);
11679 O << ", ";
11680 printCImmediate(MI, OpNum: 4, STI, O);
11681 O << ", ";
11682 printOperand(MI, OpNo: 5, STI, O);
11683 return;
11684 break;
11685 case 6:
11686 // MCR, MCRR, VADDD, VDIVD, VMULD, VNMULD, VSUBD, t2MCR, t2MCR2, t2MCRR, ...
11687 printOperand(MI, OpNo: 2, STI, O);
11688 break;
11689 case 7:
11690 // MRC, t2MRC, t2MRC2
11691 printOperand(MI, OpNo: 0, STI, O);
11692 O << ", ";
11693 printCImmediate(MI, OpNum: 3, STI, O);
11694 O << ", ";
11695 printCImmediate(MI, OpNum: 4, STI, O);
11696 O << ", ";
11697 printOperand(MI, OpNo: 5, STI, O);
11698 return;
11699 break;
11700 case 8:
11701 // MVE_VLDRBS16_post, MVE_VLDRBS32_post, MVE_VLDRBU16_post, MVE_VLDRBU32_...
11702 printT2AddrModeImm8OffsetOperand(MI, OpNum: 3, STI, O);
11703 return;
11704 break;
11705 case 9:
11706 // MVE_VMOV_from_lane_32, MVE_VMOV_from_lane_s16, MVE_VMOV_from_lane_s8, ...
11707 printVectorIndex(MI, OpNum: 2, STI, O);
11708 return;
11709 break;
11710 case 10:
11711 // MVE_VMOV_q_rr, VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_U...
11712 printOperand(MI, OpNo: 1, STI, O);
11713 break;
11714 case 11:
11715 // MVE_VSHLL_lws16bh, MVE_VSHLL_lws16th, MVE_VSHLL_lwu16bh, MVE_VSHLL_lwu...
11716 O << ", #16";
11717 return;
11718 break;
11719 case 12:
11720 // MVE_VSHLL_lws8bh, MVE_VSHLL_lws8th, MVE_VSHLL_lwu8bh, MVE_VSHLL_lwu8th
11721 O << ", #8";
11722 return;
11723 break;
11724 case 13:
11725 // SSAT, t2SSAT
11726 printShiftImmOperand(MI, OpNum: 3, STI, O);
11727 return;
11728 break;
11729 case 14:
11730 // SXTB, SXTB16, SXTH, UXTB, UXTB16, UXTH, t2SXTB, t2SXTB16, t2SXTH, t2UX...
11731 printRotImmOperand(MI, OpNum: 2, STI, O);
11732 return;
11733 break;
11734 case 15:
11735 // VCEQzv16i8, VCEQzv2f32, VCEQzv2i32, VCEQzv4f16, VCEQzv4f32, VCEQzv4i16...
11736 O << ", #0";
11737 return;
11738 break;
11739 case 16:
11740 // VCMLAv2f32_indexed, VCMLAv4f16_indexed, VCMLAv4f32_indexed, VCMLAv8f16...
11741 printVectorIndex(MI, OpNum: 4, STI, O);
11742 O << ", ";
11743 printComplexRotationOp<90, 0>(MI, OpNo: 5, STI, O);
11744 return;
11745 break;
11746 case 17:
11747 // VFMALDI, VFMALQI, VFMSLDI, VFMSLQI
11748 printVectorIndex(MI, OpNum: 3, STI, O);
11749 return;
11750 break;
11751 case 18:
11752 // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
11753 O << "]}, ";
11754 break;
11755 case 19:
11756 // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32, VLD4LNd16, VLD4L...
11757 O << "], ";
11758 break;
11759 case 20:
11760 // VLD3DUPd16, VLD3DUPd32, VLD3DUPd8, VLD3DUPq16, VLD3DUPq32, VLD3DUPq8
11761 printAddrMode6Operand(MI, OpNum: 3, STI, O);
11762 return;
11763 break;
11764 case 21:
11765 // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
11766 printAddrMode6Operand(MI, OpNum: 4, STI, O);
11767 break;
11768 case 22:
11769 // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
11770 printAddrMode6Operand(MI, OpNum: 5, STI, O);
11771 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
11772 return;
11773 break;
11774 case 23:
11775 // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
11776 O << "}, ";
11777 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11778 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11779 return;
11780 break;
11781 case 24:
11782 // VST4LNd16_UPD, VST4LNd32_UPD, VST4LNd8_UPD, VST4LNq16_UPD, VST4LNq32_U...
11783 printOperand(MI, OpNo: 5, STI, O);
11784 O << '[';
11785 printNoHashImmediate(MI, OpNum: 8, STI, O);
11786 O << "], ";
11787 printOperand(MI, OpNo: 6, STI, O);
11788 O << '[';
11789 printNoHashImmediate(MI, OpNum: 8, STI, O);
11790 O << "], ";
11791 printOperand(MI, OpNo: 7, STI, O);
11792 O << '[';
11793 printNoHashImmediate(MI, OpNum: 8, STI, O);
11794 O << "]}, ";
11795 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11796 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11797 return;
11798 break;
11799 case 25:
11800 // sysLDMDA, sysLDMDB, sysLDMIA, sysLDMIB, sysSTMDA, sysSTMDB, sysSTMIA, ...
11801 O << " ^";
11802 return;
11803 break;
11804 case 26:
11805 // t2ASRs1, t2LSRs1
11806 O << ", #1";
11807 return;
11808 break;
11809 }
11810
11811
11812 // Fragment 6 encoded into 6 bits for 38 unique commands.
11813 switch ((Bits >> 51) & 63) {
11814 default: llvm_unreachable("Invalid command number.");
11815 case 0:
11816 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCrr, ADDrr, ANDrr, B...
11817 printOperand(MI, OpNo: 2, STI, O);
11818 break;
11819 case 1:
11820 // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
11821 printOperand(MI, OpNo: 4, STI, O);
11822 break;
11823 case 2:
11824 // ADCri, ADDri, ANDri, BICri, EORri, ORRri, RSBri, RSCri, SBCri, SUBri
11825 printModImmOperand(MI, OpNum: 2, STI, O);
11826 return;
11827 break;
11828 case 3:
11829 // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, ORRrsi, RSBrsi, RSCrsi, SBCrsi...
11830 printSORegImmOperand(MI, OpNum: 2, STI, O);
11831 return;
11832 break;
11833 case 4:
11834 // BFI, t2BFI
11835 printBitfieldInvMaskImmOperand(MI, OpNum: 3, STI, O);
11836 return;
11837 break;
11838 case 5:
11839 // CDE_CX2DA, CDE_CX3D, VADDD, VDIVD, VLD1DUPd16wb_register, VLD1DUPd32wb...
11840 return;
11841 break;
11842 case 6:
11843 // CDE_CX3DA, MCR, MCRR, t2MCR, t2MCR2, t2MCRR, t2MCRR2
11844 O << ", ";
11845 break;
11846 case 7:
11847 // CDE_VCX2_vec, CDE_VCX3_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, M...
11848 printOperand(MI, OpNo: 3, STI, O);
11849 break;
11850 case 8:
11851 // CDE_VCX3A_fpdp, CDE_VCX3A_fpsp, VST2LNd16_UPD, VST2LNd32_UPD, VST2LNd8...
11852 printOperand(MI, OpNo: 5, STI, O);
11853 break;
11854 case 9:
11855 // LDCL_OPTION, LDC_OPTION, STCL_OPTION, STC_OPTION, t2LDC2L_OPTION, t2LD...
11856 printCoprocOptionImm(MI, OpNum: 3, STI, O);
11857 return;
11858 break;
11859 case 10:
11860 // LDCL_POST, LDC_POST, STCL_POST, STC_POST, t2LDC2L_POST, t2LDC2_POST, t...
11861 printPostIdxImm8s4Operand(MI, OpNum: 3, STI, O);
11862 return;
11863 break;
11864 case 11:
11865 // LDRBT_POST_IMM, LDRBT_POST_REG, LDRB_POST_IMM, LDRB_POST_REG, LDRT_POS...
11866 printAddrMode2OffsetOperand(MI, OpNum: 3, STI, O);
11867 return;
11868 break;
11869 case 12:
11870 // LDRD, STRD
11871 printAddrMode3Operand<false>(MI, Op: 2, STI, O);
11872 return;
11873 break;
11874 case 13:
11875 // LDRD_POST, STRD_POST, t2LDRD_POST, t2STRD_POST
11876 printAddrMode7Operand(MI, OpNum: 3, STI, O);
11877 break;
11878 case 14:
11879 // LDRD_PRE, STRD_PRE
11880 printAddrMode3Operand<true>(MI, Op: 3, STI, O);
11881 O << '!';
11882 return;
11883 break;
11884 case 15:
11885 // LDRHTi, LDRSBTi, LDRSHTi, STRHTi
11886 printPostIdxImm8Operand(MI, OpNum: 3, STI, O);
11887 return;
11888 break;
11889 case 16:
11890 // LDRHTr, LDRSBTr, LDRSHTr, STRHTr
11891 printPostIdxRegOperand(MI, OpNum: 3, STI, O);
11892 return;
11893 break;
11894 case 17:
11895 // LDRH_POST, LDRSB_POST, LDRSH_POST, STRH_POST
11896 printAddrMode3OffsetOperand(MI, OpNum: 3, STI, O);
11897 return;
11898 break;
11899 case 18:
11900 // MCRR2
11901 printCImmediate(MI, OpNum: 4, STI, O);
11902 return;
11903 break;
11904 case 19:
11905 // MVE_SQRSHRL, MVE_UQRSHLL
11906 printMveSaturateOp(MI, OpNum: 5, STI, O);
11907 O << ", ";
11908 printOperand(MI, OpNo: 4, STI, O);
11909 return;
11910 break;
11911 case 20:
11912 // MVE_VMOV_q_rr
11913 printVectorIndex(MI, OpNum: 5, STI, O);
11914 O << ", ";
11915 printOperand(MI, OpNo: 2, STI, O);
11916 O << ", ";
11917 printOperand(MI, OpNo: 3, STI, O);
11918 return;
11919 break;
11920 case 21:
11921 // STLEX, STLEXB, STLEXH, STREX, STREXB, STREXH, SWP, SWPB, t2LDAEXD, t2L...
11922 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11923 return;
11924 break;
11925 case 22:
11926 // VCADDv2f32, VCADDv4f16, VCADDv4f32, VCADDv8f16
11927 printComplexRotationOp<180, 90>(MI, OpNo: 3, STI, O);
11928 return;
11929 break;
11930 case 23:
11931 // VCMLAv2f32, VCMLAv4f16, VCMLAv4f32, VCMLAv8f16
11932 printComplexRotationOp<90, 0>(MI, OpNo: 4, STI, O);
11933 return;
11934 break;
11935 case 24:
11936 // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8...
11937 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11938 break;
11939 case 25:
11940 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD
11941 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11942 printAddrMode6OffsetOperand(MI, OpNum: 4, STI, O);
11943 return;
11944 break;
11945 case 26:
11946 // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32
11947 printOperand(MI, OpNo: 1, STI, O);
11948 O << '[';
11949 printNoHashImmediate(MI, OpNum: 6, STI, O);
11950 O << "]}, ";
11951 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11952 return;
11953 break;
11954 case 27:
11955 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
11956 O << '[';
11957 printNoHashImmediate(MI, OpNum: 8, STI, O);
11958 break;
11959 case 28:
11960 // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
11961 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
11962 return;
11963 break;
11964 case 29:
11965 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
11966 printAddrMode6Operand(MI, OpNum: 4, STI, O);
11967 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
11968 return;
11969 break;
11970 case 30:
11971 // VST4d16_UPD, VST4d32_UPD, VST4d8_UPD, VST4q16_UPD, VST4q32_UPD, VST4q8...
11972 printOperand(MI, OpNo: 7, STI, O);
11973 O << "}, ";
11974 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11975 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11976 return;
11977 break;
11978 case 31:
11979 // t2ADCrs, t2ADDrs, t2ANDrs, t2BICrs, t2EORrs, t2ORNrs, t2ORRrs, t2RSBrs...
11980 printT2SOOperand(MI, OpNum: 2, STI, O);
11981 return;
11982 break;
11983 case 32:
11984 // t2ASRri, t2LSRri
11985 printThumbSRImm(MI, OpNum: 2, STI, O);
11986 return;
11987 break;
11988 case 33:
11989 // t2BFic, t2CSEL, t2CSINC, t2CSINV, t2CSNEG
11990 printMandatoryPredicateOperand(MI, OpNum: 3, STI, O);
11991 return;
11992 break;
11993 case 34:
11994 // t2LDRD_PRE, t2STRD_PRE
11995 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 3, STI, O);
11996 O << '!';
11997 return;
11998 break;
11999 case 35:
12000 // t2LDRDi8, t2STRDi8
12001 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 2, STI, O);
12002 return;
12003 break;
12004 case 36:
12005 // t2STREX
12006 printT2AddrModeImm0_1020s4Operand(MI, OpNum: 2, STI, O);
12007 return;
12008 break;
12009 case 37:
12010 // tADDrSPi
12011 printThumbS4ImmOperand(MI, OpNum: 2, STI, O);
12012 return;
12013 break;
12014 }
12015
12016
12017 // Fragment 7 encoded into 5 bits for 17 unique commands.
12018 switch ((Bits >> 57) & 31) {
12019 default: llvm_unreachable("Invalid command number.");
12020 case 0:
12021 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
12022 return;
12023 break;
12024 case 1:
12025 // CDE_CX3A, CDE_VCX3A_vec, CDE_VCX3_vec, LDRD_POST, MLA, MLS, MVE_VCADDf...
12026 O << ", ";
12027 break;
12028 case 2:
12029 // CDE_CX3DA
12030 printOperand(MI, OpNo: 5, STI, O);
12031 return;
12032 break;
12033 case 3:
12034 // MCR, t2MCR, t2MCR2
12035 printCImmediate(MI, OpNum: 3, STI, O);
12036 O << ", ";
12037 printCImmediate(MI, OpNum: 4, STI, O);
12038 O << ", ";
12039 printOperand(MI, OpNo: 5, STI, O);
12040 return;
12041 break;
12042 case 4:
12043 // MCRR, t2MCRR, t2MCRR2
12044 printOperand(MI, OpNo: 3, STI, O);
12045 O << ", ";
12046 printCImmediate(MI, OpNum: 4, STI, O);
12047 return;
12048 break;
12049 case 5:
12050 // MVE_VMOV_rr_q, VMULLslsv2i32, VMULLslsv4i16, VMULLsluv2i32, VMULLsluv4...
12051 printVectorIndex(MI, OpNum: 3, STI, O);
12052 break;
12053 case 6:
12054 // PKHBT, t2PKHBT
12055 printPKHLSLShiftImm(MI, OpNum: 3, STI, O);
12056 return;
12057 break;
12058 case 7:
12059 // PKHTB, t2PKHTB
12060 printPKHASRShiftImm(MI, OpNum: 3, STI, O);
12061 return;
12062 break;
12063 case 8:
12064 // SXTAB, SXTAB16, SXTAH, UXTAB, UXTAB16, UXTAH, t2SXTAB, t2SXTAB16, t2SX...
12065 printRotImmOperand(MI, OpNum: 3, STI, O);
12066 return;
12067 break;
12068 case 9:
12069 // USAT, t2USAT
12070 printShiftImmOperand(MI, OpNum: 3, STI, O);
12071 return;
12072 break;
12073 case 10:
12074 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
12075 O << "]}, ";
12076 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12077 printAddrMode6OffsetOperand(MI, OpNum: 5, STI, O);
12078 return;
12079 break;
12080 case 11:
12081 // VLD3LNd16, VLD3LNd32, VLD3LNd8, VLD3LNq16, VLD3LNq32
12082 O << "], ";
12083 printOperand(MI, OpNo: 2, STI, O);
12084 O << '[';
12085 printNoHashImmediate(MI, OpNum: 8, STI, O);
12086 O << "]}, ";
12087 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12088 return;
12089 break;
12090 case 12:
12091 // VLD3d16, VLD3d16_UPD, VLD3d32, VLD3d32_UPD, VLD3d8, VLD3d8_UPD, VLD3q1...
12092 O << "}, ";
12093 break;
12094 case 13:
12095 // VLD4LNd16, VLD4LNd32, VLD4LNd8, VLD4LNq16, VLD4LNq32, VST2LNd16, VST2L...
12096 O << '[';
12097 break;
12098 case 14:
12099 // VMLALslsv2i32, VMLALslsv4i16, VMLALsluv2i32, VMLALsluv4i16, VMLAslfd, ...
12100 printVectorIndex(MI, OpNum: 4, STI, O);
12101 return;
12102 break;
12103 case 15:
12104 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD
12105 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
12106 return;
12107 break;
12108 case 16:
12109 // t2LDRD_POST, t2STRD_POST
12110 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 4, STI, O);
12111 return;
12112 break;
12113 }
12114
12115 switch (MI->getOpcode()) {
12116 default: llvm_unreachable("Unexpected opcode.");
12117 case ARM::CDE_CX3A:
12118 case ARM::CDE_VCX3A_vec:
12119 case ARM::CDE_VCX3_vec:
12120 case ARM::LDRD_POST:
12121 case ARM::MLA:
12122 case ARM::MLS:
12123 case ARM::MVE_VCADDf16:
12124 case ARM::MVE_VCADDf32:
12125 case ARM::MVE_VCADDi16:
12126 case ARM::MVE_VCADDi32:
12127 case ARM::MVE_VCADDi8:
12128 case ARM::MVE_VCMLAf16:
12129 case ARM::MVE_VCMLAf32:
12130 case ARM::MVE_VCMULf16:
12131 case ARM::MVE_VCMULf32:
12132 case ARM::MVE_VDWDUPu16:
12133 case ARM::MVE_VDWDUPu32:
12134 case ARM::MVE_VDWDUPu8:
12135 case ARM::MVE_VHCADDs16:
12136 case ARM::MVE_VHCADDs32:
12137 case ARM::MVE_VHCADDs8:
12138 case ARM::MVE_VIWDUPu16:
12139 case ARM::MVE_VIWDUPu32:
12140 case ARM::MVE_VIWDUPu8:
12141 case ARM::MVE_VMLALDAVas16:
12142 case ARM::MVE_VMLALDAVas32:
12143 case ARM::MVE_VMLALDAVau16:
12144 case ARM::MVE_VMLALDAVau32:
12145 case ARM::MVE_VMLALDAVaxs16:
12146 case ARM::MVE_VMLALDAVaxs32:
12147 case ARM::MVE_VMLALDAVs16:
12148 case ARM::MVE_VMLALDAVs32:
12149 case ARM::MVE_VMLALDAVu16:
12150 case ARM::MVE_VMLALDAVu32:
12151 case ARM::MVE_VMLALDAVxs16:
12152 case ARM::MVE_VMLALDAVxs32:
12153 case ARM::MVE_VMLSLDAVas16:
12154 case ARM::MVE_VMLSLDAVas32:
12155 case ARM::MVE_VMLSLDAVaxs16:
12156 case ARM::MVE_VMLSLDAVaxs32:
12157 case ARM::MVE_VMLSLDAVs16:
12158 case ARM::MVE_VMLSLDAVs32:
12159 case ARM::MVE_VMLSLDAVxs16:
12160 case ARM::MVE_VMLSLDAVxs32:
12161 case ARM::MVE_VRMLALDAVHas32:
12162 case ARM::MVE_VRMLALDAVHau32:
12163 case ARM::MVE_VRMLALDAVHaxs32:
12164 case ARM::MVE_VRMLALDAVHs32:
12165 case ARM::MVE_VRMLALDAVHu32:
12166 case ARM::MVE_VRMLALDAVHxs32:
12167 case ARM::MVE_VRMLSLDAVHas32:
12168 case ARM::MVE_VRMLSLDAVHaxs32:
12169 case ARM::MVE_VRMLSLDAVHs32:
12170 case ARM::MVE_VRMLSLDAVHxs32:
12171 case ARM::SBFX:
12172 case ARM::SMLABB:
12173 case ARM::SMLABT:
12174 case ARM::SMLAD:
12175 case ARM::SMLADX:
12176 case ARM::SMLALBB:
12177 case ARM::SMLALBT:
12178 case ARM::SMLALD:
12179 case ARM::SMLALDX:
12180 case ARM::SMLALTB:
12181 case ARM::SMLALTT:
12182 case ARM::SMLATB:
12183 case ARM::SMLATT:
12184 case ARM::SMLAWB:
12185 case ARM::SMLAWT:
12186 case ARM::SMLSD:
12187 case ARM::SMLSDX:
12188 case ARM::SMLSLD:
12189 case ARM::SMLSLDX:
12190 case ARM::SMMLA:
12191 case ARM::SMMLAR:
12192 case ARM::SMMLS:
12193 case ARM::SMMLSR:
12194 case ARM::SMULL:
12195 case ARM::STRD_POST:
12196 case ARM::UBFX:
12197 case ARM::UMAAL:
12198 case ARM::UMULL:
12199 case ARM::USADA8:
12200 case ARM::VEXTd16:
12201 case ARM::VEXTd32:
12202 case ARM::VEXTd8:
12203 case ARM::VEXTq16:
12204 case ARM::VEXTq32:
12205 case ARM::VEXTq64:
12206 case ARM::VEXTq8:
12207 case ARM::VLD3d16:
12208 case ARM::VLD3d32:
12209 case ARM::VLD3d8:
12210 case ARM::VLD3q16:
12211 case ARM::VLD3q32:
12212 case ARM::VLD3q8:
12213 case ARM::VMOVRRS:
12214 case ARM::VMOVSRR:
12215 case ARM::VST3d16:
12216 case ARM::VST3d32:
12217 case ARM::VST3d8:
12218 case ARM::VST3q16:
12219 case ARM::VST3q32:
12220 case ARM::VST3q8:
12221 case ARM::t2MLA:
12222 case ARM::t2MLS:
12223 case ARM::t2SBFX:
12224 case ARM::t2SMLABB:
12225 case ARM::t2SMLABT:
12226 case ARM::t2SMLAD:
12227 case ARM::t2SMLADX:
12228 case ARM::t2SMLAL:
12229 case ARM::t2SMLALBB:
12230 case ARM::t2SMLALBT:
12231 case ARM::t2SMLALD:
12232 case ARM::t2SMLALDX:
12233 case ARM::t2SMLALTB:
12234 case ARM::t2SMLALTT:
12235 case ARM::t2SMLATB:
12236 case ARM::t2SMLATT:
12237 case ARM::t2SMLAWB:
12238 case ARM::t2SMLAWT:
12239 case ARM::t2SMLSD:
12240 case ARM::t2SMLSDX:
12241 case ARM::t2SMLSLD:
12242 case ARM::t2SMLSLDX:
12243 case ARM::t2SMMLA:
12244 case ARM::t2SMMLAR:
12245 case ARM::t2SMMLS:
12246 case ARM::t2SMMLSR:
12247 case ARM::t2SMULL:
12248 case ARM::t2STLEXD:
12249 case ARM::t2STREXD:
12250 case ARM::t2UBFX:
12251 case ARM::t2UMAAL:
12252 case ARM::t2UMLAL:
12253 case ARM::t2UMULL:
12254 case ARM::t2USADA8:
12255 switch (MI->getOpcode()) {
12256 default: llvm_unreachable("Unexpected opcode.");
12257 case ARM::CDE_CX3A:
12258 case ARM::CDE_VCX3A_vec:
12259 case ARM::MVE_VMLALDAVas16:
12260 case ARM::MVE_VMLALDAVas32:
12261 case ARM::MVE_VMLALDAVau16:
12262 case ARM::MVE_VMLALDAVau32:
12263 case ARM::MVE_VMLALDAVaxs16:
12264 case ARM::MVE_VMLALDAVaxs32:
12265 case ARM::MVE_VMLSLDAVas16:
12266 case ARM::MVE_VMLSLDAVas32:
12267 case ARM::MVE_VMLSLDAVaxs16:
12268 case ARM::MVE_VMLSLDAVaxs32:
12269 case ARM::MVE_VRMLALDAVHas32:
12270 case ARM::MVE_VRMLALDAVHau32:
12271 case ARM::MVE_VRMLALDAVHaxs32:
12272 case ARM::MVE_VRMLSLDAVHas32:
12273 case ARM::MVE_VRMLSLDAVHaxs32:
12274 printOperand(MI, OpNo: 5, STI, O);
12275 break;
12276 case ARM::CDE_VCX3_vec:
12277 case ARM::MVE_VDWDUPu16:
12278 case ARM::MVE_VDWDUPu32:
12279 case ARM::MVE_VDWDUPu8:
12280 case ARM::MVE_VIWDUPu16:
12281 case ARM::MVE_VIWDUPu32:
12282 case ARM::MVE_VIWDUPu8:
12283 printOperand(MI, OpNo: 4, STI, O);
12284 break;
12285 case ARM::LDRD_POST:
12286 case ARM::STRD_POST:
12287 printAddrMode3OffsetOperand(MI, OpNum: 4, STI, O);
12288 break;
12289 case ARM::MLA:
12290 case ARM::MLS:
12291 case ARM::MVE_VMLALDAVs16:
12292 case ARM::MVE_VMLALDAVs32:
12293 case ARM::MVE_VMLALDAVu16:
12294 case ARM::MVE_VMLALDAVu32:
12295 case ARM::MVE_VMLALDAVxs16:
12296 case ARM::MVE_VMLALDAVxs32:
12297 case ARM::MVE_VMLSLDAVs16:
12298 case ARM::MVE_VMLSLDAVs32:
12299 case ARM::MVE_VMLSLDAVxs16:
12300 case ARM::MVE_VMLSLDAVxs32:
12301 case ARM::MVE_VRMLALDAVHs32:
12302 case ARM::MVE_VRMLALDAVHu32:
12303 case ARM::MVE_VRMLALDAVHxs32:
12304 case ARM::MVE_VRMLSLDAVHs32:
12305 case ARM::MVE_VRMLSLDAVHxs32:
12306 case ARM::SMLABB:
12307 case ARM::SMLABT:
12308 case ARM::SMLAD:
12309 case ARM::SMLADX:
12310 case ARM::SMLALBB:
12311 case ARM::SMLALBT:
12312 case ARM::SMLALD:
12313 case ARM::SMLALDX:
12314 case ARM::SMLALTB:
12315 case ARM::SMLALTT:
12316 case ARM::SMLATB:
12317 case ARM::SMLATT:
12318 case ARM::SMLAWB:
12319 case ARM::SMLAWT:
12320 case ARM::SMLSD:
12321 case ARM::SMLSDX:
12322 case ARM::SMLSLD:
12323 case ARM::SMLSLDX:
12324 case ARM::SMMLA:
12325 case ARM::SMMLAR:
12326 case ARM::SMMLS:
12327 case ARM::SMMLSR:
12328 case ARM::SMULL:
12329 case ARM::UMAAL:
12330 case ARM::UMULL:
12331 case ARM::USADA8:
12332 case ARM::VEXTd16:
12333 case ARM::VEXTd32:
12334 case ARM::VEXTd8:
12335 case ARM::VEXTq16:
12336 case ARM::VEXTq32:
12337 case ARM::VEXTq64:
12338 case ARM::VEXTq8:
12339 case ARM::VMOVRRS:
12340 case ARM::VMOVSRR:
12341 case ARM::t2MLA:
12342 case ARM::t2MLS:
12343 case ARM::t2SMLABB:
12344 case ARM::t2SMLABT:
12345 case ARM::t2SMLAD:
12346 case ARM::t2SMLADX:
12347 case ARM::t2SMLAL:
12348 case ARM::t2SMLALBB:
12349 case ARM::t2SMLALBT:
12350 case ARM::t2SMLALD:
12351 case ARM::t2SMLALDX:
12352 case ARM::t2SMLALTB:
12353 case ARM::t2SMLALTT:
12354 case ARM::t2SMLATB:
12355 case ARM::t2SMLATT:
12356 case ARM::t2SMLAWB:
12357 case ARM::t2SMLAWT:
12358 case ARM::t2SMLSD:
12359 case ARM::t2SMLSDX:
12360 case ARM::t2SMLSLD:
12361 case ARM::t2SMLSLDX:
12362 case ARM::t2SMMLA:
12363 case ARM::t2SMMLAR:
12364 case ARM::t2SMMLS:
12365 case ARM::t2SMMLSR:
12366 case ARM::t2SMULL:
12367 case ARM::t2UMAAL:
12368 case ARM::t2UMLAL:
12369 case ARM::t2UMULL:
12370 case ARM::t2USADA8:
12371 printOperand(MI, OpNo: 3, STI, O);
12372 break;
12373 case ARM::MVE_VCADDf16:
12374 case ARM::MVE_VCADDf32:
12375 case ARM::MVE_VCADDi16:
12376 case ARM::MVE_VCADDi32:
12377 case ARM::MVE_VCADDi8:
12378 case ARM::MVE_VHCADDs16:
12379 case ARM::MVE_VHCADDs32:
12380 case ARM::MVE_VHCADDs8:
12381 printComplexRotationOp<180, 90>(MI, OpNo: 3, STI, O);
12382 break;
12383 case ARM::MVE_VCMLAf16:
12384 case ARM::MVE_VCMLAf32:
12385 printComplexRotationOp<90, 0>(MI, OpNo: 4, STI, O);
12386 break;
12387 case ARM::MVE_VCMULf16:
12388 case ARM::MVE_VCMULf32:
12389 printComplexRotationOp<90, 0>(MI, OpNo: 3, STI, O);
12390 break;
12391 case ARM::SBFX:
12392 case ARM::UBFX:
12393 case ARM::t2SBFX:
12394 case ARM::t2UBFX:
12395 printImmPlusOneOperand(MI, OpNum: 3, STI, O);
12396 break;
12397 case ARM::VLD3d16:
12398 case ARM::VLD3d32:
12399 case ARM::VLD3d8:
12400 case ARM::VLD3q16:
12401 case ARM::VLD3q32:
12402 case ARM::VLD3q8:
12403 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12404 break;
12405 case ARM::VST3d16:
12406 case ARM::VST3d32:
12407 case ARM::VST3d8:
12408 case ARM::VST3q16:
12409 case ARM::VST3q32:
12410 case ARM::VST3q8:
12411 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12412 break;
12413 case ARM::t2STLEXD:
12414 case ARM::t2STREXD:
12415 printAddrMode7Operand(MI, OpNum: 3, STI, O);
12416 break;
12417 }
12418 return;
12419 break;
12420 case ARM::MVE_VMOV_rr_q:
12421 O << ", ";
12422 printOperand(MI, OpNo: 2, STI, O);
12423 printVectorIndex(MI, OpNum: 4, STI, O);
12424 return;
12425 break;
12426 case ARM::VLD3d16_UPD:
12427 case ARM::VLD3d32_UPD:
12428 case ARM::VLD3d8_UPD:
12429 case ARM::VLD3q16_UPD:
12430 case ARM::VLD3q32_UPD:
12431 case ARM::VLD3q8_UPD:
12432 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12433 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
12434 return;
12435 break;
12436 case ARM::VLD4LNd16:
12437 case ARM::VLD4LNd32:
12438 case ARM::VLD4LNd8:
12439 case ARM::VLD4LNq16:
12440 case ARM::VLD4LNq32:
12441 printNoHashImmediate(MI, OpNum: 10, STI, O);
12442 O << "]}, ";
12443 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12444 return;
12445 break;
12446 case ARM::VLD4d16:
12447 case ARM::VLD4d32:
12448 case ARM::VLD4d8:
12449 case ARM::VLD4q16:
12450 case ARM::VLD4q32:
12451 case ARM::VLD4q8:
12452 printOperand(MI, OpNo: 3, STI, O);
12453 O << "}, ";
12454 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12455 return;
12456 break;
12457 case ARM::VLD4d16_UPD:
12458 case ARM::VLD4d32_UPD:
12459 case ARM::VLD4d8_UPD:
12460 case ARM::VLD4q16_UPD:
12461 case ARM::VLD4q32_UPD:
12462 case ARM::VLD4q8_UPD:
12463 printOperand(MI, OpNo: 3, STI, O);
12464 O << "}, ";
12465 printAddrMode6Operand(MI, OpNum: 5, STI, O);
12466 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
12467 return;
12468 break;
12469 case ARM::VMULLslsv2i32:
12470 case ARM::VMULLslsv4i16:
12471 case ARM::VMULLsluv2i32:
12472 case ARM::VMULLsluv4i16:
12473 case ARM::VMULslfd:
12474 case ARM::VMULslfq:
12475 case ARM::VMULslhd:
12476 case ARM::VMULslhq:
12477 case ARM::VMULslv2i32:
12478 case ARM::VMULslv4i16:
12479 case ARM::VMULslv4i32:
12480 case ARM::VMULslv8i16:
12481 case ARM::VQDMULHslv2i32:
12482 case ARM::VQDMULHslv4i16:
12483 case ARM::VQDMULHslv4i32:
12484 case ARM::VQDMULHslv8i16:
12485 case ARM::VQDMULLslv2i32:
12486 case ARM::VQDMULLslv4i16:
12487 case ARM::VQRDMULHslv2i32:
12488 case ARM::VQRDMULHslv4i16:
12489 case ARM::VQRDMULHslv4i32:
12490 case ARM::VQRDMULHslv8i16:
12491 return;
12492 break;
12493 case ARM::VST2LNd16:
12494 case ARM::VST2LNd32:
12495 case ARM::VST2LNd8:
12496 case ARM::VST2LNq16:
12497 case ARM::VST2LNq32:
12498 printNoHashImmediate(MI, OpNum: 4, STI, O);
12499 O << "]}, ";
12500 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12501 return;
12502 break;
12503 case ARM::VST2LNd16_UPD:
12504 case ARM::VST2LNd32_UPD:
12505 case ARM::VST2LNd8_UPD:
12506 case ARM::VST2LNq16_UPD:
12507 case ARM::VST2LNq32_UPD:
12508 printNoHashImmediate(MI, OpNum: 6, STI, O);
12509 O << "]}, ";
12510 printAddrMode6Operand(MI, OpNum: 1, STI, O);
12511 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
12512 return;
12513 break;
12514 case ARM::VST3LNd16:
12515 case ARM::VST3LNd32:
12516 case ARM::VST3LNd8:
12517 case ARM::VST3LNq16:
12518 case ARM::VST3LNq32:
12519 printNoHashImmediate(MI, OpNum: 5, STI, O);
12520 O << "], ";
12521 printOperand(MI, OpNo: 4, STI, O);
12522 O << '[';
12523 printNoHashImmediate(MI, OpNum: 5, STI, O);
12524 O << "]}, ";
12525 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12526 return;
12527 break;
12528 case ARM::VST4LNd16:
12529 case ARM::VST4LNd32:
12530 case ARM::VST4LNd8:
12531 case ARM::VST4LNq16:
12532 case ARM::VST4LNq32:
12533 printNoHashImmediate(MI, OpNum: 6, STI, O);
12534 O << "], ";
12535 printOperand(MI, OpNo: 4, STI, O);
12536 O << '[';
12537 printNoHashImmediate(MI, OpNum: 6, STI, O);
12538 O << "], ";
12539 printOperand(MI, OpNo: 5, STI, O);
12540 O << '[';
12541 printNoHashImmediate(MI, OpNum: 6, STI, O);
12542 O << "]}, ";
12543 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12544 return;
12545 break;
12546 case ARM::VST4d16:
12547 case ARM::VST4d32:
12548 case ARM::VST4d8:
12549 case ARM::VST4q16:
12550 case ARM::VST4q32:
12551 case ARM::VST4q8:
12552 printOperand(MI, OpNo: 5, STI, O);
12553 O << "}, ";
12554 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12555 return;
12556 break;
12557 }
12558}
12559
12560
12561/// getRegisterName - This method is automatically generated by tblgen
12562/// from the register set description. This returns the assembler name
12563/// for the specified register.
12564const char *ARMInstPrinter::
12565getRegisterName(MCRegister Reg, unsigned AltIdx) {
12566 unsigned RegNo = Reg.id();
12567 assert(RegNo && RegNo < 297 && "Invalid register number!");
12568
12569
12570#ifdef __GNUC__
12571#pragma GCC diagnostic push
12572#pragma GCC diagnostic ignored "-Woverlength-strings"
12573#endif
12574 static const char AsmStrsNoRegAltName[] = {
12575 /* 0 */ "D4_D6_D8_D10\000"
12576 /* 13 */ "D7_D8_D9_D10\000"
12577 /* 26 */ "Q7_Q8_Q9_Q10\000"
12578 /* 39 */ "d10\000"
12579 /* 43 */ "q10\000"
12580 /* 47 */ "r10\000"
12581 /* 51 */ "s10\000"
12582 /* 55 */ "D14_D16_D18_D20\000"
12583 /* 71 */ "D17_D18_D19_D20\000"
12584 /* 87 */ "d20\000"
12585 /* 91 */ "s20\000"
12586 /* 95 */ "D24_D26_D28_D30\000"
12587 /* 111 */ "D27_D28_D29_D30\000"
12588 /* 127 */ "d30\000"
12589 /* 131 */ "s30\000"
12590 /* 135 */ "d0\000"
12591 /* 138 */ "p0\000"
12592 /* 141 */ "q0\000"
12593 /* 144 */ "mvfr0\000"
12594 /* 150 */ "s0\000"
12595 /* 153 */ "D9_D10_D11\000"
12596 /* 164 */ "D5_D7_D9_D11\000"
12597 /* 177 */ "Q8_Q9_Q10_Q11\000"
12598 /* 191 */ "R10_R11\000"
12599 /* 199 */ "d11\000"
12600 /* 203 */ "q11\000"
12601 /* 207 */ "r11\000"
12602 /* 211 */ "s11\000"
12603 /* 215 */ "D19_D20_D21\000"
12604 /* 227 */ "D15_D17_D19_D21\000"
12605 /* 243 */ "d21\000"
12606 /* 247 */ "s21\000"
12607 /* 251 */ "D29_D30_D31\000"
12608 /* 263 */ "D25_D27_D29_D31\000"
12609 /* 279 */ "d31\000"
12610 /* 283 */ "s31\000"
12611 /* 287 */ "Q0_Q1\000"
12612 /* 293 */ "R0_R1\000"
12613 /* 299 */ "d1\000"
12614 /* 302 */ "q1\000"
12615 /* 305 */ "mvfr1\000"
12616 /* 311 */ "s1\000"
12617 /* 314 */ "D6_D8_D10_D12\000"
12618 /* 328 */ "D9_D10_D11_D12\000"
12619 /* 343 */ "Q9_Q10_Q11_Q12\000"
12620 /* 358 */ "d12\000"
12621 /* 362 */ "q12\000"
12622 /* 366 */ "r12\000"
12623 /* 370 */ "s12\000"
12624 /* 374 */ "D16_D18_D20_D22\000"
12625 /* 390 */ "D19_D20_D21_D22\000"
12626 /* 406 */ "d22\000"
12627 /* 410 */ "s22\000"
12628 /* 414 */ "D0_D2\000"
12629 /* 420 */ "D0_D1_D2\000"
12630 /* 429 */ "Q1_Q2\000"
12631 /* 435 */ "d2\000"
12632 /* 438 */ "q2\000"
12633 /* 441 */ "mvfr2\000"
12634 /* 447 */ "s2\000"
12635 /* 450 */ "fpinst2\000"
12636 /* 458 */ "D7_D9_D11_D13\000"
12637 /* 472 */ "D11_D12_D13\000"
12638 /* 484 */ "Q10_Q11_Q12_Q13\000"
12639 /* 500 */ "d13\000"
12640 /* 504 */ "q13\000"
12641 /* 508 */ "s13\000"
12642 /* 512 */ "D17_D19_D21_D23\000"
12643 /* 528 */ "D21_D22_D23\000"
12644 /* 540 */ "d23\000"
12645 /* 544 */ "s23\000"
12646 /* 548 */ "D1_D3\000"
12647 /* 554 */ "D1_D2_D3\000"
12648 /* 563 */ "Q0_Q1_Q2_Q3\000"
12649 /* 575 */ "R2_R3\000"
12650 /* 581 */ "d3\000"
12651 /* 584 */ "q3\000"
12652 /* 587 */ "r3\000"
12653 /* 590 */ "s3\000"
12654 /* 593 */ "D8_D10_D12_D14\000"
12655 /* 608 */ "D11_D12_D13_D14\000"
12656 /* 624 */ "Q11_Q12_Q13_Q14\000"
12657 /* 640 */ "d14\000"
12658 /* 644 */ "q14\000"
12659 /* 648 */ "s14\000"
12660 /* 652 */ "D18_D20_D22_D24\000"
12661 /* 668 */ "D21_D22_D23_D24\000"
12662 /* 684 */ "d24\000"
12663 /* 688 */ "s24\000"
12664 /* 692 */ "D0_D2_D4\000"
12665 /* 701 */ "D1_D2_D3_D4\000"
12666 /* 713 */ "Q1_Q2_Q3_Q4\000"
12667 /* 725 */ "d4\000"
12668 /* 728 */ "q4\000"
12669 /* 731 */ "r4\000"
12670 /* 734 */ "s4\000"
12671 /* 737 */ "D9_D11_D13_D15\000"
12672 /* 752 */ "D13_D14_D15\000"
12673 /* 764 */ "Q12_Q13_Q14_Q15\000"
12674 /* 780 */ "d15\000"
12675 /* 784 */ "q15\000"
12676 /* 788 */ "s15\000"
12677 /* 792 */ "D19_D21_D23_D25\000"
12678 /* 808 */ "D23_D24_D25\000"
12679 /* 820 */ "d25\000"
12680 /* 824 */ "s25\000"
12681 /* 828 */ "D1_D3_D5\000"
12682 /* 837 */ "D3_D4_D5\000"
12683 /* 846 */ "Q2_Q3_Q4_Q5\000"
12684 /* 858 */ "R4_R5\000"
12685 /* 864 */ "d5\000"
12686 /* 867 */ "q5\000"
12687 /* 870 */ "r5\000"
12688 /* 873 */ "s5\000"
12689 /* 876 */ "D10_D12_D14_D16\000"
12690 /* 892 */ "D13_D14_D15_D16\000"
12691 /* 908 */ "d16\000"
12692 /* 912 */ "s16\000"
12693 /* 916 */ "D20_D22_D24_D26\000"
12694 /* 932 */ "D23_D24_D25_D26\000"
12695 /* 948 */ "d26\000"
12696 /* 952 */ "s26\000"
12697 /* 956 */ "D0_D2_D4_D6\000"
12698 /* 968 */ "D3_D4_D5_D6\000"
12699 /* 980 */ "Q3_Q4_Q5_Q6\000"
12700 /* 992 */ "d6\000"
12701 /* 995 */ "q6\000"
12702 /* 998 */ "r6\000"
12703 /* 1001 */ "s6\000"
12704 /* 1004 */ "D11_D13_D15_D17\000"
12705 /* 1020 */ "D15_D16_D17\000"
12706 /* 1032 */ "d17\000"
12707 /* 1036 */ "s17\000"
12708 /* 1040 */ "D21_D23_D25_D27\000"
12709 /* 1056 */ "D25_D26_D27\000"
12710 /* 1068 */ "d27\000"
12711 /* 1072 */ "s27\000"
12712 /* 1076 */ "D1_D3_D5_D7\000"
12713 /* 1088 */ "D5_D6_D7\000"
12714 /* 1097 */ "Q4_Q5_Q6_Q7\000"
12715 /* 1109 */ "R6_R7\000"
12716 /* 1115 */ "d7\000"
12717 /* 1118 */ "q7\000"
12718 /* 1121 */ "r7\000"
12719 /* 1124 */ "s7\000"
12720 /* 1127 */ "D12_D14_D16_D18\000"
12721 /* 1143 */ "D15_D16_D17_D18\000"
12722 /* 1159 */ "d18\000"
12723 /* 1163 */ "s18\000"
12724 /* 1167 */ "D22_D24_D26_D28\000"
12725 /* 1183 */ "D25_D26_D27_D28\000"
12726 /* 1199 */ "d28\000"
12727 /* 1203 */ "s28\000"
12728 /* 1207 */ "D2_D4_D6_D8\000"
12729 /* 1219 */ "D5_D6_D7_D8\000"
12730 /* 1231 */ "Q5_Q6_Q7_Q8\000"
12731 /* 1243 */ "d8\000"
12732 /* 1246 */ "q8\000"
12733 /* 1249 */ "r8\000"
12734 /* 1252 */ "s8\000"
12735 /* 1255 */ "D13_D15_D17_D19\000"
12736 /* 1271 */ "D17_D18_D19\000"
12737 /* 1283 */ "d19\000"
12738 /* 1287 */ "s19\000"
12739 /* 1291 */ "D23_D25_D27_D29\000"
12740 /* 1307 */ "D27_D28_D29\000"
12741 /* 1319 */ "d29\000"
12742 /* 1323 */ "s29\000"
12743 /* 1327 */ "D3_D5_D7_D9\000"
12744 /* 1339 */ "D7_D8_D9\000"
12745 /* 1348 */ "Q6_Q7_Q8_Q9\000"
12746 /* 1360 */ "R8_R9\000"
12747 /* 1366 */ "d9\000"
12748 /* 1369 */ "q9\000"
12749 /* 1372 */ "r9\000"
12750 /* 1375 */ "s9\000"
12751 /* 1378 */ "R12_SP\000"
12752 /* 1385 */ "pc\000"
12753 /* 1388 */ "fpscr_nzcvqc\000"
12754 /* 1401 */ "fpexc\000"
12755 /* 1407 */ "fpsid\000"
12756 /* 1413 */ "ra_auth_code\000"
12757 /* 1426 */ "itstate\000"
12758 /* 1434 */ "fpscr_rm\000"
12759 /* 1443 */ "sp\000"
12760 /* 1446 */ "fpscr\000"
12761 /* 1452 */ "lr\000"
12762 /* 1455 */ "vpr\000"
12763 /* 1459 */ "apsr\000"
12764 /* 1464 */ "cpsr\000"
12765 /* 1469 */ "spsr\000"
12766 /* 1474 */ "zr\000"
12767 /* 1477 */ "fpcxtns\000"
12768 /* 1485 */ "fpcxts\000"
12769 /* 1492 */ "fpinst\000"
12770 /* 1499 */ "fpscr_nzcv\000"
12771 /* 1510 */ "apsr_nzcv\000"
12772};
12773#ifdef __GNUC__
12774#pragma GCC diagnostic pop
12775#endif
12776
12777 static const uint16_t RegAsmOffsetNoRegAltName[] = {
12778 1459, 1510, 1464, 1477, 1485, 1401, 1492, 1446, 1499, 1388, 1434, 1407, 1426, 1452,
12779 1385, 1413, 1443, 1469, 1455, 1474, 135, 299, 435, 581, 725, 864, 992, 1115,
12780 1243, 1366, 39, 199, 358, 500, 640, 780, 908, 1032, 1159, 1283, 87, 243,
12781 406, 540, 684, 820, 948, 1068, 1199, 1319, 127, 279, 450, 144, 305, 441,
12782 138, 141, 302, 438, 584, 728, 867, 995, 1118, 1246, 1369, 43, 203, 362,
12783 504, 644, 784, 147, 308, 444, 587, 731, 870, 998, 1121, 1249, 1372, 47,
12784 207, 366, 150, 311, 447, 590, 734, 873, 1001, 1124, 1252, 1375, 51, 211,
12785 370, 508, 648, 788, 912, 1036, 1163, 1287, 91, 247, 410, 544, 688, 824,
12786 952, 1072, 1203, 1323, 131, 283, 414, 548, 695, 831, 962, 1082, 1213, 1333,
12787 6, 170, 320, 464, 600, 744, 884, 1012, 1135, 1263, 63, 235, 382, 520,
12788 660, 800, 924, 1048, 1175, 1299, 103, 271, 287, 429, 569, 719, 852, 986,
12789 1103, 1237, 1354, 32, 183, 350, 492, 632, 772, 563, 713, 846, 980, 1097,
12790 1231, 1348, 26, 177, 343, 484, 624, 764, 293, 575, 858, 1109, 1360, 191,
12791 1378, 420, 554, 704, 837, 971, 1088, 1222, 1339, 16, 153, 331, 472, 612,
12792 752, 896, 1020, 1147, 1271, 75, 215, 394, 528, 672, 808, 936, 1056, 1187,
12793 1307, 115, 251, 692, 828, 959, 1079, 1210, 1330, 3, 167, 317, 461, 596,
12794 740, 880, 1008, 1131, 1259, 59, 231, 378, 516, 656, 796, 920, 1044, 1171,
12795 1295, 99, 267, 956, 1076, 1207, 1327, 0, 164, 314, 458, 593, 737, 876,
12796 1004, 1127, 1255, 55, 227, 374, 512, 652, 792, 916, 1040, 1167, 1291, 95,
12797 263, 423, 707, 974, 1225, 19, 335, 616, 900, 1151, 79, 398, 676, 940,
12798 1191, 119, 701, 968, 1219, 13, 328, 608, 892, 1143, 71, 390, 668, 932,
12799 1183, 111,
12800 };
12801
12802
12803#ifdef __GNUC__
12804#pragma GCC diagnostic push
12805#pragma GCC diagnostic ignored "-Woverlength-strings"
12806#endif
12807 static const char AsmStrsRegNamesRaw[] = {
12808 /* 0 */ "r13\000"
12809 /* 4 */ "r14\000"
12810 /* 8 */ "r15\000"
12811};
12812#ifdef __GNUC__
12813#pragma GCC diagnostic pop
12814#endif
12815
12816 static const uint8_t RegAsmOffsetRegNamesRaw[] = {
12817 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 4,
12818 8, 3, 0, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12819 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12820 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12821 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12822 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12823 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12824 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12825 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12826 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12827 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12828 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12829 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12830 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12831 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12832 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12833 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12834 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12835 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12836 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12837 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12838 3, 3,
12839 };
12840
12841 switch(AltIdx) {
12842 default: llvm_unreachable("Invalid register alt name index!");
12843 case ARM::NoRegAltName:
12844 assert(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) &&
12845 "Invalid alt name index for register!");
12846 return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
12847 case ARM::RegNamesRaw:
12848 if (!*(AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1]))
12849 return getRegisterName(Reg: RegNo, AltIdx: ARM::NoRegAltName);
12850 return AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1];
12851 }
12852}
12853
12854#ifdef PRINT_ALIAS_INSTR
12855#undef PRINT_ALIAS_INSTR
12856
12857bool ARMInstPrinter::printAliasInstr(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &OS) {
12858 static const PatternsForOpcode OpToPatterns[] = {
12859 {.Opcode: ARM::DSB, .PatternStart: 0, .NumPatterns: 3 },
12860 {.Opcode: ARM::HINT, .PatternStart: 3, .NumPatterns: 9 },
12861 {.Opcode: ARM::MVE_VMLADAVas16, .PatternStart: 12, .NumPatterns: 1 },
12862 {.Opcode: ARM::MVE_VMLADAVas32, .PatternStart: 13, .NumPatterns: 1 },
12863 {.Opcode: ARM::MVE_VMLADAVas8, .PatternStart: 14, .NumPatterns: 1 },
12864 {.Opcode: ARM::MVE_VMLADAVau16, .PatternStart: 15, .NumPatterns: 1 },
12865 {.Opcode: ARM::MVE_VMLADAVau32, .PatternStart: 16, .NumPatterns: 1 },
12866 {.Opcode: ARM::MVE_VMLADAVau8, .PatternStart: 17, .NumPatterns: 1 },
12867 {.Opcode: ARM::MVE_VMLADAVs16, .PatternStart: 18, .NumPatterns: 1 },
12868 {.Opcode: ARM::MVE_VMLADAVs32, .PatternStart: 19, .NumPatterns: 1 },
12869 {.Opcode: ARM::MVE_VMLADAVs8, .PatternStart: 20, .NumPatterns: 1 },
12870 {.Opcode: ARM::MVE_VMLADAVu16, .PatternStart: 21, .NumPatterns: 1 },
12871 {.Opcode: ARM::MVE_VMLADAVu32, .PatternStart: 22, .NumPatterns: 1 },
12872 {.Opcode: ARM::MVE_VMLADAVu8, .PatternStart: 23, .NumPatterns: 1 },
12873 {.Opcode: ARM::MVE_VMLALDAVas16, .PatternStart: 24, .NumPatterns: 1 },
12874 {.Opcode: ARM::MVE_VMLALDAVas32, .PatternStart: 25, .NumPatterns: 1 },
12875 {.Opcode: ARM::MVE_VMLALDAVau16, .PatternStart: 26, .NumPatterns: 1 },
12876 {.Opcode: ARM::MVE_VMLALDAVau32, .PatternStart: 27, .NumPatterns: 1 },
12877 {.Opcode: ARM::MVE_VMLALDAVs16, .PatternStart: 28, .NumPatterns: 1 },
12878 {.Opcode: ARM::MVE_VMLALDAVs32, .PatternStart: 29, .NumPatterns: 1 },
12879 {.Opcode: ARM::MVE_VMLALDAVu16, .PatternStart: 30, .NumPatterns: 1 },
12880 {.Opcode: ARM::MVE_VMLALDAVu32, .PatternStart: 31, .NumPatterns: 1 },
12881 {.Opcode: ARM::MVE_VORR, .PatternStart: 32, .NumPatterns: 1 },
12882 {.Opcode: ARM::MVE_VRMLALDAVHas32, .PatternStart: 33, .NumPatterns: 1 },
12883 {.Opcode: ARM::MVE_VRMLALDAVHau32, .PatternStart: 34, .NumPatterns: 1 },
12884 {.Opcode: ARM::MVE_VRMLALDAVHs32, .PatternStart: 35, .NumPatterns: 1 },
12885 {.Opcode: ARM::MVE_VRMLALDAVHu32, .PatternStart: 36, .NumPatterns: 1 },
12886 {.Opcode: ARM::VLLDM, .PatternStart: 37, .NumPatterns: 1 },
12887 {.Opcode: ARM::VLSTM, .PatternStart: 38, .NumPatterns: 1 },
12888 {.Opcode: ARM::t2CSINC, .PatternStart: 39, .NumPatterns: 2 },
12889 {.Opcode: ARM::t2CSINV, .PatternStart: 41, .NumPatterns: 2 },
12890 {.Opcode: ARM::t2CSNEG, .PatternStart: 43, .NumPatterns: 1 },
12891 {.Opcode: ARM::t2DSB, .PatternStart: 44, .NumPatterns: 3 },
12892 {.Opcode: ARM::t2HINT, .PatternStart: 47, .NumPatterns: 13 },
12893 {.Opcode: ARM::t2SUBS_PC_LR, .PatternStart: 60, .NumPatterns: 1 },
12894 {.Opcode: ARM::tHINT, .PatternStart: 61, .NumPatterns: 6 },
12895 };
12896
12897 static const AliasPattern Patterns[] = {
12898 // ARM::DSB - 0
12899 {.AsmStrOffset: 0, .AliasCondStart: 0, .NumOperands: 1, .NumConds: 3 },
12900 {.AsmStrOffset: 5, .AliasCondStart: 3, .NumOperands: 1, .NumConds: 3 },
12901 {.AsmStrOffset: 11, .AliasCondStart: 6, .NumOperands: 1, .NumConds: 3 },
12902 // ARM::HINT - 3
12903 {.AsmStrOffset: 15, .AliasCondStart: 9, .NumOperands: 3, .NumConds: 3 },
12904 {.AsmStrOffset: 23, .AliasCondStart: 12, .NumOperands: 3, .NumConds: 3 },
12905 {.AsmStrOffset: 33, .AliasCondStart: 15, .NumOperands: 3, .NumConds: 3 },
12906 {.AsmStrOffset: 41, .AliasCondStart: 18, .NumOperands: 3, .NumConds: 3 },
12907 {.AsmStrOffset: 49, .AliasCondStart: 21, .NumOperands: 3, .NumConds: 3 },
12908 {.AsmStrOffset: 57, .AliasCondStart: 24, .NumOperands: 3, .NumConds: 3 },
12909 {.AsmStrOffset: 66, .AliasCondStart: 27, .NumOperands: 3, .NumConds: 3 },
12910 {.AsmStrOffset: 74, .AliasCondStart: 30, .NumOperands: 3, .NumConds: 3 },
12911 {.AsmStrOffset: 83, .AliasCondStart: 33, .NumOperands: 3, .NumConds: 4 },
12912 // ARM::MVE_VMLADAVas16 - 12
12913 {.AsmStrOffset: 94, .AliasCondStart: 37, .NumOperands: 7, .NumConds: 6 },
12914 // ARM::MVE_VMLADAVas32 - 13
12915 {.AsmStrOffset: 120, .AliasCondStart: 43, .NumOperands: 7, .NumConds: 6 },
12916 // ARM::MVE_VMLADAVas8 - 14
12917 {.AsmStrOffset: 146, .AliasCondStart: 49, .NumOperands: 7, .NumConds: 6 },
12918 // ARM::MVE_VMLADAVau16 - 15
12919 {.AsmStrOffset: 171, .AliasCondStart: 55, .NumOperands: 7, .NumConds: 6 },
12920 // ARM::MVE_VMLADAVau32 - 16
12921 {.AsmStrOffset: 197, .AliasCondStart: 61, .NumOperands: 7, .NumConds: 6 },
12922 // ARM::MVE_VMLADAVau8 - 17
12923 {.AsmStrOffset: 223, .AliasCondStart: 67, .NumOperands: 7, .NumConds: 6 },
12924 // ARM::MVE_VMLADAVs16 - 18
12925 {.AsmStrOffset: 248, .AliasCondStart: 73, .NumOperands: 6, .NumConds: 5 },
12926 // ARM::MVE_VMLADAVs32 - 19
12927 {.AsmStrOffset: 273, .AliasCondStart: 78, .NumOperands: 6, .NumConds: 5 },
12928 // ARM::MVE_VMLADAVs8 - 20
12929 {.AsmStrOffset: 298, .AliasCondStart: 83, .NumOperands: 6, .NumConds: 5 },
12930 // ARM::MVE_VMLADAVu16 - 21
12931 {.AsmStrOffset: 322, .AliasCondStart: 88, .NumOperands: 6, .NumConds: 5 },
12932 // ARM::MVE_VMLADAVu32 - 22
12933 {.AsmStrOffset: 347, .AliasCondStart: 93, .NumOperands: 6, .NumConds: 5 },
12934 // ARM::MVE_VMLADAVu8 - 23
12935 {.AsmStrOffset: 372, .AliasCondStart: 98, .NumOperands: 6, .NumConds: 5 },
12936 // ARM::MVE_VMLALDAVas16 - 24
12937 {.AsmStrOffset: 396, .AliasCondStart: 103, .NumOperands: 9, .NumConds: 8 },
12938 // ARM::MVE_VMLALDAVas32 - 25
12939 {.AsmStrOffset: 427, .AliasCondStart: 111, .NumOperands: 9, .NumConds: 8 },
12940 // ARM::MVE_VMLALDAVau16 - 26
12941 {.AsmStrOffset: 458, .AliasCondStart: 119, .NumOperands: 9, .NumConds: 8 },
12942 // ARM::MVE_VMLALDAVau32 - 27
12943 {.AsmStrOffset: 489, .AliasCondStart: 127, .NumOperands: 9, .NumConds: 8 },
12944 // ARM::MVE_VMLALDAVs16 - 28
12945 {.AsmStrOffset: 520, .AliasCondStart: 135, .NumOperands: 7, .NumConds: 6 },
12946 // ARM::MVE_VMLALDAVs32 - 29
12947 {.AsmStrOffset: 550, .AliasCondStart: 141, .NumOperands: 7, .NumConds: 6 },
12948 // ARM::MVE_VMLALDAVu16 - 30
12949 {.AsmStrOffset: 580, .AliasCondStart: 147, .NumOperands: 7, .NumConds: 6 },
12950 // ARM::MVE_VMLALDAVu32 - 31
12951 {.AsmStrOffset: 610, .AliasCondStart: 153, .NumOperands: 7, .NumConds: 6 },
12952 // ARM::MVE_VORR - 32
12953 {.AsmStrOffset: 640, .AliasCondStart: 159, .NumOperands: 7, .NumConds: 5 },
12954 // ARM::MVE_VRMLALDAVHas32 - 33
12955 {.AsmStrOffset: 656, .AliasCondStart: 164, .NumOperands: 9, .NumConds: 8 },
12956 // ARM::MVE_VRMLALDAVHau32 - 34
12957 {.AsmStrOffset: 689, .AliasCondStart: 172, .NumOperands: 9, .NumConds: 8 },
12958 // ARM::MVE_VRMLALDAVHs32 - 35
12959 {.AsmStrOffset: 722, .AliasCondStart: 180, .NumOperands: 7, .NumConds: 6 },
12960 // ARM::MVE_VRMLALDAVHu32 - 36
12961 {.AsmStrOffset: 754, .AliasCondStart: 186, .NumOperands: 7, .NumConds: 6 },
12962 // ARM::VLLDM - 37
12963 {.AsmStrOffset: 786, .AliasCondStart: 192, .NumOperands: 4, .NumConds: 6 },
12964 // ARM::VLSTM - 38
12965 {.AsmStrOffset: 799, .AliasCondStart: 198, .NumOperands: 4, .NumConds: 6 },
12966 // ARM::t2CSINC - 39
12967 {.AsmStrOffset: 812, .AliasCondStart: 204, .NumOperands: 4, .NumConds: 4 },
12968 {.AsmStrOffset: 826, .AliasCondStart: 208, .NumOperands: 4, .NumConds: 4 },
12969 // ARM::t2CSINV - 41
12970 {.AsmStrOffset: 844, .AliasCondStart: 212, .NumOperands: 4, .NumConds: 4 },
12971 {.AsmStrOffset: 859, .AliasCondStart: 216, .NumOperands: 4, .NumConds: 4 },
12972 // ARM::t2CSNEG - 43
12973 {.AsmStrOffset: 877, .AliasCondStart: 220, .NumOperands: 4, .NumConds: 4 },
12974 // ARM::t2DSB - 44
12975 {.AsmStrOffset: 0, .AliasCondStart: 224, .NumOperands: 3, .NumConds: 6 },
12976 {.AsmStrOffset: 5, .AliasCondStart: 230, .NumOperands: 3, .NumConds: 6 },
12977 {.AsmStrOffset: 895, .AliasCondStart: 236, .NumOperands: 3, .NumConds: 2 },
12978 // ARM::t2HINT - 47
12979 {.AsmStrOffset: 903, .AliasCondStart: 238, .NumOperands: 3, .NumConds: 3 },
12980 {.AsmStrOffset: 913, .AliasCondStart: 241, .NumOperands: 3, .NumConds: 3 },
12981 {.AsmStrOffset: 925, .AliasCondStart: 244, .NumOperands: 3, .NumConds: 3 },
12982 {.AsmStrOffset: 935, .AliasCondStart: 247, .NumOperands: 3, .NumConds: 3 },
12983 {.AsmStrOffset: 945, .AliasCondStart: 250, .NumOperands: 3, .NumConds: 3 },
12984 {.AsmStrOffset: 955, .AliasCondStart: 253, .NumOperands: 3, .NumConds: 4 },
12985 {.AsmStrOffset: 966, .AliasCondStart: 257, .NumOperands: 3, .NumConds: 4 },
12986 {.AsmStrOffset: 74, .AliasCondStart: 261, .NumOperands: 3, .NumConds: 3 },
12987 {.AsmStrOffset: 976, .AliasCondStart: 264, .NumOperands: 3, .NumConds: 3 },
12988 {.AsmStrOffset: 997, .AliasCondStart: 267, .NumOperands: 3, .NumConds: 3 },
12989 {.AsmStrOffset: 1005, .AliasCondStart: 270, .NumOperands: 3, .NumConds: 3 },
12990 {.AsmStrOffset: 1023, .AliasCondStart: 273, .NumOperands: 3, .NumConds: 3 },
12991 {.AsmStrOffset: 83, .AliasCondStart: 276, .NumOperands: 3, .NumConds: 5 },
12992 // ARM::t2SUBS_PC_LR - 60
12993 {.AsmStrOffset: 1041, .AliasCondStart: 281, .NumOperands: 3, .NumConds: 4 },
12994 // ARM::tHINT - 61
12995 {.AsmStrOffset: 15, .AliasCondStart: 285, .NumOperands: 3, .NumConds: 3 },
12996 {.AsmStrOffset: 23, .AliasCondStart: 288, .NumOperands: 3, .NumConds: 3 },
12997 {.AsmStrOffset: 33, .AliasCondStart: 291, .NumOperands: 3, .NumConds: 3 },
12998 {.AsmStrOffset: 41, .AliasCondStart: 294, .NumOperands: 3, .NumConds: 3 },
12999 {.AsmStrOffset: 49, .AliasCondStart: 297, .NumOperands: 3, .NumConds: 3 },
13000 {.AsmStrOffset: 57, .AliasCondStart: 300, .NumOperands: 3, .NumConds: 4 },
13001 };
13002
13003 static const AliasPatternCond Conds[] = {
13004 // (DSB 0) - 0
13005 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13006 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13007 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13008 // (DSB 4) - 3
13009 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13010 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13011 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13012 // (DSB 12) - 6
13013 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(12)},
13014 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13015 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDFB},
13016 // (HINT 0, pred:$p) - 9
13017 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13018 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13019 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13020 // (HINT 1, pred:$p) - 12
13021 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
13022 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13023 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13024 // (HINT 2, pred:$p) - 15
13025 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
13026 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13027 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13028 // (HINT 3, pred:$p) - 18
13029 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
13030 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13031 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13032 // (HINT 4, pred:$p) - 21
13033 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13034 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13035 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13036 // (HINT 5, pred:$p) - 24
13037 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
13038 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13039 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13040 // (HINT 16, pred:$p) - 27
13041 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(16)},
13042 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13043 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureRAS},
13044 // (HINT 20, pred:$p) - 30
13045 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(20)},
13046 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13047 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13048 // (HINT 22, pred:$p) - 33
13049 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(22)},
13050 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13051 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13052 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureCLRBHB},
13053 // (MVE_VMLADAVas16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 37
13054 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13055 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13056 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13057 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13058 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13059 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13060 // (MVE_VMLADAVas32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 43
13061 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13062 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13063 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13064 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13065 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13066 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13067 // (MVE_VMLADAVas8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 49
13068 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13069 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13070 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13071 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13072 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13073 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13074 // (MVE_VMLADAVau16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 55
13075 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13076 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13077 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13078 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13079 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13080 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13081 // (MVE_VMLADAVau32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 61
13082 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13083 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13084 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13085 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13086 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13087 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13088 // (MVE_VMLADAVau8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 67
13089 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13090 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13091 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13092 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13093 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13094 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13095 // (MVE_VMLADAVs16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 73
13096 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13097 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13098 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13099 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13100 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13101 // (MVE_VMLADAVs32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 78
13102 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13103 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13104 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13105 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13106 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13107 // (MVE_VMLADAVs8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 83
13108 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13109 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13110 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13111 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13112 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13113 // (MVE_VMLADAVu16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 88
13114 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13115 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13116 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13117 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13118 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13119 // (MVE_VMLADAVu32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 93
13120 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13121 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13122 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13123 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13124 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13125 // (MVE_VMLADAVu8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 98
13126 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13127 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13128 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13129 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13130 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13131 // (MVE_VMLALDAVas16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 103
13132 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13133 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13134 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13135 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13136 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13137 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13138 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13139 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13140 // (MVE_VMLALDAVas32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 111
13141 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13142 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13143 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13144 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13145 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13146 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13147 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13148 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13149 // (MVE_VMLALDAVau16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 119
13150 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13151 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13152 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13153 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13154 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13155 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13156 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13157 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13158 // (MVE_VMLALDAVau32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 127
13159 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13160 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13161 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13162 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13163 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13164 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13165 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13166 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13167 // (MVE_VMLALDAVs16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 135
13168 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13169 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13170 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13171 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13172 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13173 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13174 // (MVE_VMLALDAVs32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 141
13175 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13176 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13177 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13178 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13179 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13180 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13181 // (MVE_VMLALDAVu16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 147
13182 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13183 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13184 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13185 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13186 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13187 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13188 // (MVE_VMLALDAVu32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 153
13189 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13190 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13191 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13192 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13193 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13194 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13195 // (MVE_VORR MQPR:$Qd, MQPR:$Qm, MQPR:$Qm, vpred_r:$vp) - 159
13196 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13197 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13198 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13199 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13200 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13201 // (MVE_VRMLALDAVHas32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 164
13202 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13203 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13204 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13205 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13206 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13207 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13208 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13209 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13210 // (MVE_VRMLALDAVHau32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 172
13211 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13212 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13213 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13214 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13215 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13216 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13217 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13218 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13219 // (MVE_VRMLALDAVHs32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 180
13220 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13221 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13222 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13223 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13224 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13225 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13226 // (MVE_VRMLALDAVHu32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 186
13227 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13228 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13229 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13230 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13231 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13232 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13233 // (VLLDM GPRnopc:$Rn, pred:$p, 0) - 192
13234 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRnopcRegClassID},
13235 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13236 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13237 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13238 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8MMainlineOps},
13239 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::Feature8MSecExt},
13240 // (VLSTM GPRnopc:$Rn, pred:$p, 0) - 198
13241 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRnopcRegClassID},
13242 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13243 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13244 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13245 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8MMainlineOps},
13246 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::Feature8MSecExt},
13247 // (t2CSINC rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 204
13248 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13249 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13250 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13251 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13252 // (t2CSINC rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 208
13253 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13254 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13255 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13256 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13257 // (t2CSINV rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 212
13258 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13259 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13260 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13261 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13262 // (t2CSINV rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 216
13263 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13264 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13265 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13266 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13267 // (t2CSNEG rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 220
13268 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13269 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13270 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13271 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13272 // (t2DSB 0, (pred 14, zero_reg)) - 224
13273 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13274 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(14)},
13275 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::NoRegister},
13276 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13277 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13278 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13279 // (t2DSB 4, (pred 14, zero_reg)) - 230
13280 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13281 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(14)},
13282 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::NoRegister},
13283 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13284 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13285 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13286 // (t2DSB 12, pred:$p) - 236
13287 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(12)},
13288 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDFB},
13289 // (t2HINT 0, pred:$p) - 238
13290 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13291 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13292 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13293 // (t2HINT 1, pred:$p) - 241
13294 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
13295 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13296 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13297 // (t2HINT 2, pred:$p) - 244
13298 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
13299 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13300 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13301 // (t2HINT 3, pred:$p) - 247
13302 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
13303 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13304 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13305 // (t2HINT 4, pred:$p) - 250
13306 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13307 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13308 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13309 // (t2HINT 5, pred:$p) - 253
13310 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
13311 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13312 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13313 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13314 // (t2HINT 16, pred:$p) - 257
13315 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(16)},
13316 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13317 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13318 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureRAS},
13319 // (t2HINT 20, pred:$p) - 261
13320 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(20)},
13321 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13322 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13323 // (t2HINT 13, pred:$p) - 264
13324 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(13)},
13325 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13326 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13327 // (t2HINT 15, pred:$p) - 267
13328 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(15)},
13329 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13330 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13331 // (t2HINT 29, pred:$p) - 270
13332 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(29)},
13333 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13334 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13335 // (t2HINT 45, pred:$p) - 273
13336 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(45)},
13337 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13338 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13339 // (t2HINT 22, pred:$p) - 276
13340 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(22)},
13341 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13342 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13343 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13344 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureCLRBHB},
13345 // (t2SUBS_PC_LR 0, pred:$p) - 281
13346 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13347 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13348 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13349 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureVirtualization},
13350 // (tHINT 0, pred:$p) - 285
13351 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13352 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13353 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13354 // (tHINT 1, pred:$p) - 288
13355 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
13356 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13357 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13358 // (tHINT 2, pred:$p) - 291
13359 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
13360 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13361 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13362 // (tHINT 3, pred:$p) - 294
13363 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
13364 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13365 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13366 // (tHINT 4, pred:$p) - 297
13367 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13368 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13369 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13370 // (tHINT 5, pred:$p) - 300
13371 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
13372 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13373 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13374 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13375 };
13376
13377 static const char AsmStrings[] =
13378 /* 0 */ "ssbb\0"
13379 /* 5 */ "pssbb\0"
13380 /* 11 */ "dfb\0"
13381 /* 15 */ "nop$\xFF\x02\x01\0"
13382 /* 23 */ "yield$\xFF\x02\x01\0"
13383 /* 33 */ "wfe$\xFF\x02\x01\0"
13384 /* 41 */ "wfi$\xFF\x02\x01\0"
13385 /* 49 */ "sev$\xFF\x02\x01\0"
13386 /* 57 */ "sevl$\xFF\x02\x01\0"
13387 /* 66 */ "esb$\xFF\x02\x01\0"
13388 /* 74 */ "csdb$\xFF\x02\x01\0"
13389 /* 83 */ "clrbhb$\xFF\x02\x01\0"
13390 /* 94 */ "vmlava$\xFF\x05\x02.s16 $\x01, $\x03, $\x04\0"
13391 /* 120 */ "vmlava$\xFF\x05\x02.s32 $\x01, $\x03, $\x04\0"
13392 /* 146 */ "vmlava$\xFF\x05\x02.s8 $\x01, $\x03, $\x04\0"
13393 /* 171 */ "vmlava$\xFF\x05\x02.u16 $\x01, $\x03, $\x04\0"
13394 /* 197 */ "vmlava$\xFF\x05\x02.u32 $\x01, $\x03, $\x04\0"
13395 /* 223 */ "vmlava$\xFF\x05\x02.u8 $\x01, $\x03, $\x04\0"
13396 /* 248 */ "vmlav$\xFF\x04\x02.s16 $\x01, $\x02, $\x03\0"
13397 /* 273 */ "vmlav$\xFF\x04\x02.s32 $\x01, $\x02, $\x03\0"
13398 /* 298 */ "vmlav$\xFF\x04\x02.s8 $\x01, $\x02, $\x03\0"
13399 /* 322 */ "vmlav$\xFF\x04\x02.u16 $\x01, $\x02, $\x03\0"
13400 /* 347 */ "vmlav$\xFF\x04\x02.u32 $\x01, $\x02, $\x03\0"
13401 /* 372 */ "vmlav$\xFF\x04\x02.u8 $\x01, $\x02, $\x03\0"
13402 /* 396 */ "vmlalva$\xFF\x07\x02.s16 $\x01, $\x02, $\x05, $\x06\0"
13403 /* 427 */ "vmlalva$\xFF\x07\x02.s32 $\x01, $\x02, $\x05, $\x06\0"
13404 /* 458 */ "vmlalva$\xFF\x07\x02.u16 $\x01, $\x02, $\x05, $\x06\0"
13405 /* 489 */ "vmlalva$\xFF\x07\x02.u32 $\x01, $\x02, $\x05, $\x06\0"
13406 /* 520 */ "vmlalv$\xFF\x05\x02.s16 $\x01, $\x02, $\x03, $\x04\0"
13407 /* 550 */ "vmlalv$\xFF\x05\x02.s32 $\x01, $\x02, $\x03, $\x04\0"
13408 /* 580 */ "vmlalv$\xFF\x05\x02.u16 $\x01, $\x02, $\x03, $\x04\0"
13409 /* 610 */ "vmlalv$\xFF\x05\x02.u32 $\x01, $\x02, $\x03, $\x04\0"
13410 /* 640 */ "vmov$\xFF\x04\x02 $\x01, $\x02\0"
13411 /* 656 */ "vrmlalvha$\xFF\x07\x02.s32 $\x01, $\x02, $\x05, $\x06\0"
13412 /* 689 */ "vrmlalvha$\xFF\x07\x02.u32 $\x01, $\x02, $\x05, $\x06\0"
13413 /* 722 */ "vrmlalvh$\xFF\x05\x02.s32 $\x01, $\x02, $\x03, $\x04\0"
13414 /* 754 */ "vrmlalvh$\xFF\x05\x02.u32 $\x01, $\x02, $\x03, $\x04\0"
13415 /* 786 */ "vlldm$\xFF\x02\x01 $\x01\0"
13416 /* 799 */ "vlstm$\xFF\x02\x01 $\x01\0"
13417 /* 812 */ "cset $\x01, $\xFF\x04\x03\0"
13418 /* 826 */ "cinc $\x01, $\x02, $\xFF\x04\x03\0"
13419 /* 844 */ "csetm $\x01, $\xFF\x04\x03\0"
13420 /* 859 */ "cinv $\x01, $\x02, $\xFF\x04\x03\0"
13421 /* 877 */ "cneg $\x01, $\x02, $\xFF\x04\x03\0"
13422 /* 895 */ "dfb$\xFF\x02\x01\0"
13423 /* 903 */ "nop$\xFF\x02\x01.w\0"
13424 /* 913 */ "yield$\xFF\x02\x01.w\0"
13425 /* 925 */ "wfe$\xFF\x02\x01.w\0"
13426 /* 935 */ "wfi$\xFF\x02\x01.w\0"
13427 /* 945 */ "sev$\xFF\x02\x01.w\0"
13428 /* 955 */ "sevl$\xFF\x02\x01.w\0"
13429 /* 966 */ "esb$\xFF\x02\x01.w\0"
13430 /* 976 */ "pacbti$\xFF\x02\x01 r12,lr,sp\0"
13431 /* 997 */ "bti$\xFF\x02\x01\0"
13432 /* 1005 */ "pac$\xFF\x02\x01 r12,lr,sp\0"
13433 /* 1023 */ "aut$\xFF\x02\x01 r12,lr,sp\0"
13434 /* 1041 */ "eret$\xFF\x02\x01\0"
13435 ;
13436
13437#ifndef NDEBUG
13438 static struct SortCheck {
13439 SortCheck(ArrayRef<PatternsForOpcode> OpToPatterns) {
13440 assert(std::is_sorted(
13441 OpToPatterns.begin(), OpToPatterns.end(),
13442 [](const PatternsForOpcode &L, const PatternsForOpcode &R) {
13443 return L.Opcode < R.Opcode;
13444 }) &&
13445 "tablegen failed to sort opcode patterns");
13446 }
13447 } sortCheckVar(OpToPatterns);
13448#endif
13449
13450 AliasMatchingData M {
13451 .OpToPatterns: ArrayRef(OpToPatterns),
13452 .Patterns: ArrayRef(Patterns),
13453 .PatternConds: ArrayRef(Conds),
13454 .AsmStrings: StringRef(AsmStrings, std::size(AsmStrings)),
13455 .ValidateMCOperand: nullptr,
13456 };
13457 const char *AsmString = matchAliasPatterns(MI, STI: &STI, M);
13458 if (!AsmString) return false;
13459
13460 unsigned I = 0;
13461 while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
13462 AsmString[I] != '$' && AsmString[I] != '\0')
13463 ++I;
13464 OS << '\t' << StringRef(AsmString, I);
13465 if (AsmString[I] != '\0') {
13466 if (AsmString[I] == ' ' || AsmString[I] == '\t') {
13467 OS << '\t';
13468 ++I;
13469 }
13470 do {
13471 if (AsmString[I] == '$') {
13472 ++I;
13473 if (AsmString[I] == (char)0xff) {
13474 ++I;
13475 int OpIdx = AsmString[I++] - 1;
13476 int PrintMethodIdx = AsmString[I++] - 1;
13477 printCustomAliasOperand(MI, Address, OpIdx, PrintMethodIdx, STI, O&: OS);
13478 } else
13479 printOperand(MI, OpNo: unsigned(AsmString[I++]) - 1, STI, O&: OS);
13480 } else {
13481 OS << AsmString[I++];
13482 }
13483 } while (AsmString[I] != '\0');
13484 }
13485
13486 return true;
13487}
13488
13489void ARMInstPrinter::printCustomAliasOperand(
13490 const MCInst *MI, uint64_t Address, unsigned OpIdx,
13491 unsigned PrintMethodIdx,
13492 const MCSubtargetInfo &STI,
13493 raw_ostream &OS) {
13494 switch (PrintMethodIdx) {
13495 default:
13496 llvm_unreachable("Unknown PrintMethod kind");
13497 break;
13498 case 0:
13499 printPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13500 break;
13501 case 1:
13502 printVPTPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13503 break;
13504 case 2:
13505 printMandatoryInvertedPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13506 break;
13507 }
13508}
13509
13510#endif // PRINT_ALIAS_INSTR
13511