1/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2|* *|
3|* Assembly Writer Source Fragment *|
4|* *|
5|* Automatically generated file, do not edit! *|
6|* From: ARM.td *|
7|* *|
8\*===----------------------------------------------------------------------===*/
9
10/// getMnemonic - This method is automatically generated by tablegen
11/// from the instruction set description.
12std::pair<const char *, uint64_t>
13ARMInstPrinter::getMnemonic(const MCInst &MI) const {
14
15#ifdef __GNUC__
16#pragma GCC diagnostic push
17#pragma GCC diagnostic ignored "-Woverlength-strings"
18#endif
19 static const char AsmStrs[] = {
20 /* 0 */ "vcx1\t\000"
21 /* 6 */ "vld20.32\t\000"
22 /* 16 */ "vst20.32\t\000"
23 /* 26 */ "vld40.32\t\000"
24 /* 36 */ "vst40.32\t\000"
25 /* 46 */ "sha1su0.32\t\000"
26 /* 58 */ "sha256su0.32\t\000"
27 /* 72 */ "vld21.32\t\000"
28 /* 82 */ "vst21.32\t\000"
29 /* 92 */ "vld41.32\t\000"
30 /* 102 */ "vst41.32\t\000"
31 /* 112 */ "sha1su1.32\t\000"
32 /* 124 */ "sha256su1.32\t\000"
33 /* 138 */ "vld42.32\t\000"
34 /* 148 */ "vst42.32\t\000"
35 /* 158 */ "sha256h2.32\t\000"
36 /* 171 */ "vld43.32\t\000"
37 /* 181 */ "vst43.32\t\000"
38 /* 191 */ "sha1c.32\t\000"
39 /* 201 */ "sha1h.32\t\000"
40 /* 211 */ "sha256h.32\t\000"
41 /* 223 */ "sha1m.32\t\000"
42 /* 233 */ "sha1p.32\t\000"
43 /* 243 */ "dlstp.32\t\000"
44 /* 253 */ "wlstp.32\t\000"
45 /* 263 */ "vcvta.s32.f32\t\000"
46 /* 278 */ "vcvtm.s32.f32\t\000"
47 /* 293 */ "vcvtn.s32.f32\t\000"
48 /* 308 */ "vcvtp.s32.f32\t\000"
49 /* 323 */ "vcvta.u32.f32\t\000"
50 /* 338 */ "vcvtm.u32.f32\t\000"
51 /* 353 */ "vcvtn.u32.f32\t\000"
52 /* 368 */ "vcvtp.u32.f32\t\000"
53 /* 383 */ "vcmla.f32\t\000"
54 /* 394 */ "vrinta.f32\t\000"
55 /* 406 */ "vcadd.f32\t\000"
56 /* 417 */ "vselge.f32\t\000"
57 /* 429 */ "vminnm.f32\t\000"
58 /* 441 */ "vmaxnm.f32\t\000"
59 /* 453 */ "vrintm.f32\t\000"
60 /* 465 */ "vrintn.f32\t\000"
61 /* 477 */ "vrintp.f32\t\000"
62 /* 489 */ "vseleq.f32\t\000"
63 /* 501 */ "vselvs.f32\t\000"
64 /* 513 */ "vselgt.f32\t\000"
65 /* 525 */ "vrintx.f32\t\000"
66 /* 537 */ "vrintz.f32\t\000"
67 /* 549 */ "ldc2\t\000"
68 /* 555 */ "mrc2\t\000"
69 /* 561 */ "mrrc2\t\000"
70 /* 568 */ "stc2\t\000"
71 /* 574 */ "cdp2\t\000"
72 /* 580 */ "mcr2\t\000"
73 /* 586 */ "mcrr2\t\000"
74 /* 593 */ "vcx2\t\000"
75 /* 599 */ "vcx3\t\000"
76 /* 605 */ "dlstp.64\t\000"
77 /* 615 */ "wlstp.64\t\000"
78 /* 625 */ "vcvta.s32.f64\t\000"
79 /* 640 */ "vcvtm.s32.f64\t\000"
80 /* 655 */ "vcvtn.s32.f64\t\000"
81 /* 670 */ "vcvtp.s32.f64\t\000"
82 /* 685 */ "vcvta.u32.f64\t\000"
83 /* 700 */ "vcvtm.u32.f64\t\000"
84 /* 715 */ "vcvtn.u32.f64\t\000"
85 /* 730 */ "vcvtp.u32.f64\t\000"
86 /* 745 */ "vrinta.f64\t\000"
87 /* 757 */ "vselge.f64\t\000"
88 /* 769 */ "vminnm.f64\t\000"
89 /* 781 */ "vmaxnm.f64\t\000"
90 /* 793 */ "vrintm.f64\t\000"
91 /* 805 */ "vrintn.f64\t\000"
92 /* 817 */ "vrintp.f64\t\000"
93 /* 829 */ "vseleq.f64\t\000"
94 /* 841 */ "vselvs.f64\t\000"
95 /* 853 */ "vselgt.f64\t\000"
96 /* 865 */ "vmull.p64\t\000"
97 /* 876 */ "vld20.16\t\000"
98 /* 886 */ "vst20.16\t\000"
99 /* 896 */ "vld40.16\t\000"
100 /* 906 */ "vst40.16\t\000"
101 /* 916 */ "vld21.16\t\000"
102 /* 926 */ "vst21.16\t\000"
103 /* 936 */ "vld41.16\t\000"
104 /* 946 */ "vst41.16\t\000"
105 /* 956 */ "vld42.16\t\000"
106 /* 966 */ "vst42.16\t\000"
107 /* 976 */ "vld43.16\t\000"
108 /* 986 */ "vst43.16\t\000"
109 /* 996 */ "dlstp.16\t\000"
110 /* 1006 */ "wlstp.16\t\000"
111 /* 1016 */ "vcvta.s32.f16\t\000"
112 /* 1031 */ "vcvtm.s32.f16\t\000"
113 /* 1046 */ "vcvtn.s32.f16\t\000"
114 /* 1061 */ "vcvtp.s32.f16\t\000"
115 /* 1076 */ "vcvta.u32.f16\t\000"
116 /* 1091 */ "vcvtm.u32.f16\t\000"
117 /* 1106 */ "vcvtn.u32.f16\t\000"
118 /* 1121 */ "vcvtp.u32.f16\t\000"
119 /* 1136 */ "vcvta.s16.f16\t\000"
120 /* 1151 */ "vcvtm.s16.f16\t\000"
121 /* 1166 */ "vcvtn.s16.f16\t\000"
122 /* 1181 */ "vcvtp.s16.f16\t\000"
123 /* 1196 */ "vcvta.u16.f16\t\000"
124 /* 1211 */ "vcvtm.u16.f16\t\000"
125 /* 1226 */ "vcvtn.u16.f16\t\000"
126 /* 1241 */ "vcvtp.u16.f16\t\000"
127 /* 1256 */ "vcmla.f16\t\000"
128 /* 1267 */ "vrinta.f16\t\000"
129 /* 1279 */ "vcadd.f16\t\000"
130 /* 1290 */ "vselge.f16\t\000"
131 /* 1302 */ "vfmal.f16\t\000"
132 /* 1313 */ "vfmsl.f16\t\000"
133 /* 1324 */ "vminnm.f16\t\000"
134 /* 1336 */ "vmaxnm.f16\t\000"
135 /* 1348 */ "vrintm.f16\t\000"
136 /* 1360 */ "vrintn.f16\t\000"
137 /* 1372 */ "vrintp.f16\t\000"
138 /* 1384 */ "vseleq.f16\t\000"
139 /* 1396 */ "vins.f16\t\000"
140 /* 1406 */ "vselvs.f16\t\000"
141 /* 1418 */ "vselgt.f16\t\000"
142 /* 1430 */ "vrintx.f16\t\000"
143 /* 1442 */ "vmovx.f16\t\000"
144 /* 1453 */ "vrintz.f16\t\000"
145 /* 1465 */ "vmmla.bf16\t\000"
146 /* 1477 */ "vfmab.bf16\t\000"
147 /* 1489 */ "vfmat.bf16\t\000"
148 /* 1501 */ "vdot.bf16\t\000"
149 /* 1512 */ "vld20.8\t\000"
150 /* 1521 */ "vst20.8\t\000"
151 /* 1530 */ "vld40.8\t\000"
152 /* 1539 */ "vst40.8\t\000"
153 /* 1548 */ "vld21.8\t\000"
154 /* 1557 */ "vst21.8\t\000"
155 /* 1566 */ "vld41.8\t\000"
156 /* 1575 */ "vst41.8\t\000"
157 /* 1584 */ "vld42.8\t\000"
158 /* 1593 */ "vst42.8\t\000"
159 /* 1602 */ "vld43.8\t\000"
160 /* 1611 */ "vst43.8\t\000"
161 /* 1620 */ "aesimc.8\t\000"
162 /* 1630 */ "aesmc.8\t\000"
163 /* 1639 */ "aesd.8\t\000"
164 /* 1647 */ "aese.8\t\000"
165 /* 1655 */ "dlstp.8\t\000"
166 /* 1664 */ "wlstp.8\t\000"
167 /* 1673 */ "vusmmla.s8\t\000"
168 /* 1685 */ "vsmmla.s8\t\000"
169 /* 1696 */ "vusdot.s8\t\000"
170 /* 1707 */ "vsdot.s8\t\000"
171 /* 1717 */ "vummla.u8\t\000"
172 /* 1728 */ "vsudot.u8\t\000"
173 /* 1739 */ "vudot.u8\t\000"
174 /* 1749 */ "vcx1a\t\000"
175 /* 1756 */ "vcx2a\t\000"
176 /* 1763 */ "vcx3a\t\000"
177 /* 1770 */ "rfeda\t\000"
178 /* 1777 */ "rfeia\t\000"
179 /* 1784 */ "crc32b\t\000"
180 /* 1792 */ "crc32cb\t\000"
181 /* 1801 */ "rfedb\t\000"
182 /* 1808 */ "rfeib\t\000"
183 /* 1815 */ "dmb\t\000"
184 /* 1820 */ "dsb\t\000"
185 /* 1825 */ "isb\t\000"
186 /* 1830 */ "tsb\t\000"
187 /* 1835 */ "csinc\t\000"
188 /* 1842 */ "hvc\t\000"
189 /* 1847 */ "cx1d\t\000"
190 /* 1853 */ "cx2d\t\000"
191 /* 1859 */ "cx3d\t\000"
192 /* 1865 */ "pld\t\000"
193 /* 1870 */ "setend\t\000"
194 /* 1878 */ "le\t\000"
195 /* 1882 */ "udf\t\000"
196 /* 1887 */ "csneg\t\000"
197 /* 1894 */ "crc32h\t\000"
198 /* 1902 */ "crc32ch\t\000"
199 /* 1911 */ "pli\t\000"
200 /* 1916 */ "bti\t\000"
201 /* 1921 */ "ldc2l\t\000"
202 /* 1928 */ "stc2l\t\000"
203 /* 1935 */ "bl\t\000"
204 /* 1939 */ "bfcsel\t\000"
205 /* 1947 */ "setpan\t\000"
206 /* 1955 */ "letp\t\000"
207 /* 1961 */ "dls\t\000"
208 /* 1966 */ "wls\t\000"
209 /* 1971 */ "cps\t\000"
210 /* 1976 */ "movs\t\000"
211 /* 1982 */ "hlt\t\000"
212 /* 1987 */ "bkpt\t\000"
213 /* 1993 */ "csinv\t\000"
214 /* 2000 */ "hvc.w\t\000"
215 /* 2007 */ "udf.w\t\000"
216 /* 2014 */ "crc32w\t\000"
217 /* 2022 */ "crc32cw\t\000"
218 /* 2031 */ "pldw\t\000"
219 /* 2037 */ "bx\t\000"
220 /* 2041 */ "blx\t\000"
221 /* 2046 */ "cbz\t\000"
222 /* 2051 */ "cbnz\t\000"
223 /* 2057 */ "srsda\tsp!, \000"
224 /* 2069 */ "srsia\tsp!, \000"
225 /* 2081 */ "srsdb\tsp!, \000"
226 /* 2093 */ "srsib\tsp!, \000"
227 /* 2105 */ "srsda\tsp, \000"
228 /* 2116 */ "srsia\tsp, \000"
229 /* 2127 */ "srsdb\tsp, \000"
230 /* 2138 */ "srsib\tsp, \000"
231 /* 2149 */ "# XRay Function Patchable RET.\000"
232 /* 2180 */ "# XRay Typed Event Log.\000"
233 /* 2204 */ "# XRay Custom Event Log.\000"
234 /* 2229 */ "# XRay Function Enter.\000"
235 /* 2252 */ "# XRay Tail Call Exit.\000"
236 /* 2275 */ "# XRay Function Exit.\000"
237 /* 2297 */ "__brkdiv0\000"
238 /* 2307 */ "vld1\000"
239 /* 2312 */ "dcps1\000"
240 /* 2318 */ "vst1\000"
241 /* 2323 */ "vcx1\000"
242 /* 2328 */ "vrev32\000"
243 /* 2335 */ "ldc2\000"
244 /* 2340 */ "mrc2\000"
245 /* 2345 */ "mrrc2\000"
246 /* 2351 */ "stc2\000"
247 /* 2356 */ "vld2\000"
248 /* 2361 */ "cdp2\000"
249 /* 2366 */ "mcr2\000"
250 /* 2371 */ "mcrr2\000"
251 /* 2377 */ "dcps2\000"
252 /* 2383 */ "vst2\000"
253 /* 2388 */ "vcx2\000"
254 /* 2393 */ "vld3\000"
255 /* 2398 */ "dcps3\000"
256 /* 2404 */ "vst3\000"
257 /* 2409 */ "vcx3\000"
258 /* 2414 */ "vrev64\000"
259 /* 2421 */ "vld4\000"
260 /* 2426 */ "vst4\000"
261 /* 2431 */ "sxtab16\000"
262 /* 2439 */ "uxtab16\000"
263 /* 2447 */ "sxtb16\000"
264 /* 2454 */ "uxtb16\000"
265 /* 2461 */ "shsub16\000"
266 /* 2469 */ "uhsub16\000"
267 /* 2477 */ "uqsub16\000"
268 /* 2485 */ "ssub16\000"
269 /* 2492 */ "usub16\000"
270 /* 2499 */ "shadd16\000"
271 /* 2507 */ "uhadd16\000"
272 /* 2515 */ "uqadd16\000"
273 /* 2523 */ "sadd16\000"
274 /* 2530 */ "uadd16\000"
275 /* 2537 */ "ssat16\000"
276 /* 2544 */ "usat16\000"
277 /* 2551 */ "vrev16\000"
278 /* 2558 */ "usada8\000"
279 /* 2565 */ "shsub8\000"
280 /* 2572 */ "uhsub8\000"
281 /* 2579 */ "uqsub8\000"
282 /* 2586 */ "ssub8\000"
283 /* 2592 */ "usub8\000"
284 /* 2598 */ "usad8\000"
285 /* 2604 */ "shadd8\000"
286 /* 2611 */ "uhadd8\000"
287 /* 2618 */ "uqadd8\000"
288 /* 2625 */ "sadd8\000"
289 /* 2631 */ "uadd8\000"
290 /* 2637 */ "LIFETIME_END\000"
291 /* 2650 */ "PSEUDO_PROBE\000"
292 /* 2663 */ "BUNDLE\000"
293 /* 2670 */ "FAKE_USE\000"
294 /* 2679 */ "DBG_VALUE\000"
295 /* 2689 */ "DBG_INSTR_REF\000"
296 /* 2703 */ "DBG_PHI\000"
297 /* 2711 */ "DBG_LABEL\000"
298 /* 2721 */ "LIFETIME_START\000"
299 /* 2736 */ "DBG_VALUE_LIST\000"
300 /* 2751 */ "vcx1a\000"
301 /* 2757 */ "vcx2a\000"
302 /* 2763 */ "vcx3a\000"
303 /* 2769 */ "vaba\000"
304 /* 2774 */ "cx1da\000"
305 /* 2780 */ "cx2da\000"
306 /* 2786 */ "cx3da\000"
307 /* 2792 */ "lda\000"
308 /* 2796 */ "ldmda\000"
309 /* 2802 */ "stmda\000"
310 /* 2808 */ "vrmlaldavha\000"
311 /* 2820 */ "vrmlsldavha\000"
312 /* 2832 */ "rfeia\000"
313 /* 2838 */ "vldmia\000"
314 /* 2845 */ "vstmia\000"
315 /* 2852 */ "srsia\000"
316 /* 2858 */ "vcmla\000"
317 /* 2864 */ "smmla\000"
318 /* 2870 */ "vnmla\000"
319 /* 2876 */ "vmla\000"
320 /* 2881 */ "vfma\000"
321 /* 2886 */ "vfnma\000"
322 /* 2892 */ "vminnma\000"
323 /* 2900 */ "vmaxnma\000"
324 /* 2908 */ "vmina\000"
325 /* 2914 */ "vrsra\000"
326 /* 2920 */ "vsra\000"
327 /* 2925 */ "vrinta\000"
328 /* 2932 */ "tta\000"
329 /* 2936 */ "vcvta\000"
330 /* 2942 */ "vmladava\000"
331 /* 2951 */ "vmlaldava\000"
332 /* 2961 */ "vmlsldava\000"
333 /* 2971 */ "vmlsdava\000"
334 /* 2980 */ "vaddva\000"
335 /* 2987 */ "vaddlva\000"
336 /* 2995 */ "vmaxa\000"
337 /* 3001 */ "ldab\000"
338 /* 3006 */ "sxtab\000"
339 /* 3012 */ "uxtab\000"
340 /* 3018 */ "smlabb\000"
341 /* 3025 */ "smlalbb\000"
342 /* 3033 */ "smulbb\000"
343 /* 3040 */ "tbb\000"
344 /* 3044 */ "rfedb\000"
345 /* 3050 */ "vldmdb\000"
346 /* 3057 */ "vstmdb\000"
347 /* 3064 */ "srsdb\000"
348 /* 3070 */ "ldmib\000"
349 /* 3076 */ "stmib\000"
350 /* 3082 */ "vshllb\000"
351 /* 3089 */ "vqdmullb\000"
352 /* 3098 */ "vmullb\000"
353 /* 3105 */ "stlb\000"
354 /* 3110 */ "vmovlb\000"
355 /* 3117 */ "dmb\000"
356 /* 3121 */ "vqshrnb\000"
357 /* 3129 */ "vqrshrnb\000"
358 /* 3138 */ "vrshrnb\000"
359 /* 3146 */ "vshrnb\000"
360 /* 3153 */ "vqshrunb\000"
361 /* 3162 */ "vqrshrunb\000"
362 /* 3172 */ "vqmovunb\000"
363 /* 3181 */ "vqmovnb\000"
364 /* 3189 */ "vmovnb\000"
365 /* 3196 */ "swpb\000"
366 /* 3201 */ "vldrb\000"
367 /* 3207 */ "vstrb\000"
368 /* 3213 */ "dsb\000"
369 /* 3217 */ "isb\000"
370 /* 3221 */ "ldrsb\000"
371 /* 3227 */ "tsb\000"
372 /* 3231 */ "smlatb\000"
373 /* 3238 */ "pkhtb\000"
374 /* 3244 */ "smlaltb\000"
375 /* 3252 */ "smultb\000"
376 /* 3259 */ "vcvtb\000"
377 /* 3265 */ "sxtb\000"
378 /* 3270 */ "uxtb\000"
379 /* 3275 */ "qdsub\000"
380 /* 3281 */ "vhsub\000"
381 /* 3287 */ "vqsub\000"
382 /* 3293 */ "vsub\000"
383 /* 3298 */ "smlawb\000"
384 /* 3305 */ "smulwb\000"
385 /* 3312 */ "ldaexb\000"
386 /* 3319 */ "stlexb\000"
387 /* 3326 */ "ldrexb\000"
388 /* 3333 */ "strexb\000"
389 /* 3340 */ "vsbc\000"
390 /* 3345 */ "vadc\000"
391 /* 3350 */ "ldc\000"
392 /* 3354 */ "bfc\000"
393 /* 3358 */ "vbic\000"
394 /* 3363 */ "vshlc\000"
395 /* 3369 */ "smc\000"
396 /* 3373 */ "mrc\000"
397 /* 3377 */ "mrrc\000"
398 /* 3382 */ "rsc\000"
399 /* 3386 */ "stc\000"
400 /* 3390 */ "svc\000"
401 /* 3394 */ "smlad\000"
402 /* 3400 */ "smuad\000"
403 /* 3406 */ "vabd\000"
404 /* 3411 */ "vhcadd\000"
405 /* 3418 */ "vcadd\000"
406 /* 3424 */ "qdadd\000"
407 /* 3430 */ "vrhadd\000"
408 /* 3437 */ "vhadd\000"
409 /* 3443 */ "vpadd\000"
410 /* 3449 */ "vqadd\000"
411 /* 3455 */ "vadd\000"
412 /* 3460 */ "smlald\000"
413 /* 3467 */ "pld\000"
414 /* 3471 */ "smlsld\000"
415 /* 3478 */ "vand\000"
416 /* 3483 */ "vldrd\000"
417 /* 3489 */ "vstrd\000"
418 /* 3495 */ "smlsd\000"
419 /* 3501 */ "smusd\000"
420 /* 3507 */ "ldaexd\000"
421 /* 3514 */ "stlexd\000"
422 /* 3521 */ "ldrexd\000"
423 /* 3528 */ "strexd\000"
424 /* 3535 */ "vacge\000"
425 /* 3541 */ "vcge\000"
426 /* 3546 */ "vcle\000"
427 /* 3551 */ "vrecpe\000"
428 /* 3558 */ "vcmpe\000"
429 /* 3564 */ "vrsqrte\000"
430 /* 3572 */ "bf\000"
431 /* 3575 */ "vbif\000"
432 /* 3580 */ "dbg\000"
433 /* 3584 */ "pacg\000"
434 /* 3589 */ "vqneg\000"
435 /* 3595 */ "vneg\000"
436 /* 3600 */ "sg\000"
437 /* 3603 */ "autg\000"
438 /* 3608 */ "ldah\000"
439 /* 3613 */ "vqdmlah\000"
440 /* 3621 */ "vqrdmlah\000"
441 /* 3630 */ "sxtah\000"
442 /* 3636 */ "uxtah\000"
443 /* 3642 */ "tbh\000"
444 /* 3646 */ "vqdmladh\000"
445 /* 3655 */ "vqrdmladh\000"
446 /* 3665 */ "vqdmlsdh\000"
447 /* 3674 */ "vqrdmlsdh\000"
448 /* 3684 */ "stlh\000"
449 /* 3689 */ "vqdmulh\000"
450 /* 3697 */ "vqrdmulh\000"
451 /* 3706 */ "vrmulh\000"
452 /* 3713 */ "vmulh\000"
453 /* 3719 */ "vldrh\000"
454 /* 3725 */ "vstrh\000"
455 /* 3731 */ "vqdmlash\000"
456 /* 3740 */ "vqrdmlash\000"
457 /* 3750 */ "vqrdmlsh\000"
458 /* 3759 */ "ldrsh\000"
459 /* 3765 */ "push\000"
460 /* 3770 */ "revsh\000"
461 /* 3776 */ "sxth\000"
462 /* 3781 */ "uxth\000"
463 /* 3786 */ "vrmlaldavh\000"
464 /* 3797 */ "vrmlsldavh\000"
465 /* 3808 */ "ldaexh\000"
466 /* 3815 */ "stlexh\000"
467 /* 3822 */ "ldrexh\000"
468 /* 3829 */ "strexh\000"
469 /* 3836 */ "vsbci\000"
470 /* 3842 */ "vadci\000"
471 /* 3848 */ "bfi\000"
472 /* 3852 */ "pli\000"
473 /* 3856 */ "vsli\000"
474 /* 3861 */ "vsri\000"
475 /* 3866 */ "bxj\000"
476 /* 3870 */ "ldc2l\000"
477 /* 3876 */ "stc2l\000"
478 /* 3882 */ "umaal\000"
479 /* 3888 */ "vabal\000"
480 /* 3894 */ "vpadal\000"
481 /* 3901 */ "vqdmlal\000"
482 /* 3909 */ "smlal\000"
483 /* 3915 */ "umlal\000"
484 /* 3921 */ "vmlal\000"
485 /* 3927 */ "vtbl\000"
486 /* 3932 */ "vsubl\000"
487 /* 3938 */ "ldcl\000"
488 /* 3943 */ "stcl\000"
489 /* 3948 */ "vabdl\000"
490 /* 3954 */ "vpaddl\000"
491 /* 3961 */ "vaddl\000"
492 /* 3967 */ "vpsel\000"
493 /* 3973 */ "bfl\000"
494 /* 3977 */ "sqshl\000"
495 /* 3983 */ "uqshl\000"
496 /* 3989 */ "vqshl\000"
497 /* 3995 */ "uqrshl\000"
498 /* 4002 */ "vqrshl\000"
499 /* 4009 */ "vrshl\000"
500 /* 4015 */ "vshl\000"
501 /* 4020 */ "# FEntry call\000"
502 /* 4034 */ "sqshll\000"
503 /* 4041 */ "uqshll\000"
504 /* 4048 */ "uqrshll\000"
505 /* 4056 */ "vshll\000"
506 /* 4062 */ "lsll\000"
507 /* 4067 */ "vqdmull\000"
508 /* 4075 */ "smull\000"
509 /* 4081 */ "umull\000"
510 /* 4087 */ "vmull\000"
511 /* 4093 */ "sqrshrl\000"
512 /* 4101 */ "srshrl\000"
513 /* 4108 */ "urshrl\000"
514 /* 4115 */ "asrl\000"
515 /* 4120 */ "lsrl\000"
516 /* 4125 */ "vbsl\000"
517 /* 4130 */ "vqdmlsl\000"
518 /* 4138 */ "vmlsl\000"
519 /* 4144 */ "stl\000"
520 /* 4148 */ "vcmul\000"
521 /* 4154 */ "smmul\000"
522 /* 4160 */ "vnmul\000"
523 /* 4166 */ "vmul\000"
524 /* 4171 */ "vmovl\000"
525 /* 4177 */ "vlldm\000"
526 /* 4183 */ "vminnm\000"
527 /* 4190 */ "vmaxnm\000"
528 /* 4197 */ "vscclrm\000"
529 /* 4205 */ "vrintm\000"
530 /* 4212 */ "vlstm\000"
531 /* 4218 */ "vcvtm\000"
532 /* 4224 */ "vrsubhn\000"
533 /* 4232 */ "vsubhn\000"
534 /* 4239 */ "vraddhn\000"
535 /* 4247 */ "vaddhn\000"
536 /* 4254 */ "vpmin\000"
537 /* 4260 */ "vmin\000"
538 /* 4265 */ "cmn\000"
539 /* 4269 */ "vqshrn\000"
540 /* 4276 */ "vqrshrn\000"
541 /* 4284 */ "vrshrn\000"
542 /* 4291 */ "vshrn\000"
543 /* 4297 */ "vorn\000"
544 /* 4302 */ "vtrn\000"
545 /* 4307 */ "vrintn\000"
546 /* 4314 */ "vcvtn\000"
547 /* 4320 */ "vqshrun\000"
548 /* 4328 */ "vqrshrun\000"
549 /* 4337 */ "vqmovun\000"
550 /* 4345 */ "vmvn\000"
551 /* 4350 */ "vqmovn\000"
552 /* 4357 */ "vmovn\000"
553 /* 4363 */ "trap\000"
554 /* 4368 */ "cdp\000"
555 /* 4372 */ "vzip\000"
556 /* 4377 */ "vcmp\000"
557 /* 4382 */ "pop\000"
558 /* 4386 */ "pac\tr12, lr, sp\000"
559 /* 4402 */ "pacbti\tr12, lr, sp\000"
560 /* 4421 */ "aut\tr12, lr, sp\000"
561 /* 4437 */ "lctp\000"
562 /* 4442 */ "vctp\000"
563 /* 4447 */ "vrintp\000"
564 /* 4454 */ "vcvtp\000"
565 /* 4460 */ "vddup\000"
566 /* 4466 */ "vidup\000"
567 /* 4472 */ "vdup\000"
568 /* 4477 */ "vdwdup\000"
569 /* 4484 */ "viwdup\000"
570 /* 4491 */ "vswp\000"
571 /* 4496 */ "vuzp\000"
572 /* 4501 */ "vceq\000"
573 /* 4506 */ "teq\000"
574 /* 4510 */ "smmlar\000"
575 /* 4517 */ "mcr\000"
576 /* 4521 */ "adr\000"
577 /* 4525 */ "vldr\000"
578 /* 4530 */ "sqrshr\000"
579 /* 4537 */ "srshr\000"
580 /* 4543 */ "urshr\000"
581 /* 4549 */ "vrshr\000"
582 /* 4555 */ "vshr\000"
583 /* 4560 */ "smmulr\000"
584 /* 4567 */ "veor\000"
585 /* 4572 */ "ror\000"
586 /* 4576 */ "mcrr\000"
587 /* 4581 */ "vorr\000"
588 /* 4586 */ "asr\000"
589 /* 4590 */ "smmlsr\000"
590 /* 4597 */ "vmsr\000"
591 /* 4602 */ "vbrsr\000"
592 /* 4608 */ "vrintr\000"
593 /* 4615 */ "vstr\000"
594 /* 4620 */ "vcvtr\000"
595 /* 4626 */ "vmlas\000"
596 /* 4632 */ "vfmas\000"
597 /* 4638 */ "vqabs\000"
598 /* 4644 */ "vabs\000"
599 /* 4649 */ "subs\000"
600 /* 4654 */ "vcls\000"
601 /* 4659 */ "smmls\000"
602 /* 4665 */ "vnmls\000"
603 /* 4671 */ "vmls\000"
604 /* 4676 */ "vfms\000"
605 /* 4681 */ "vfnms\000"
606 /* 4687 */ "bxns\000"
607 /* 4692 */ "blxns\000"
608 /* 4698 */ "vrecps\000"
609 /* 4705 */ "vmrs\000"
610 /* 4710 */ "asrs\000"
611 /* 4715 */ "lsrs\000"
612 /* 4720 */ "vrsqrts\000"
613 /* 4728 */ "movs\000"
614 /* 4733 */ "ssat\000"
615 /* 4738 */ "usat\000"
616 /* 4743 */ "ttat\000"
617 /* 4748 */ "smlabt\000"
618 /* 4755 */ "pkhbt\000"
619 /* 4761 */ "smlalbt\000"
620 /* 4769 */ "smulbt\000"
621 /* 4776 */ "ldrbt\000"
622 /* 4782 */ "strbt\000"
623 /* 4788 */ "ldrsbt\000"
624 /* 4795 */ "eret\000"
625 /* 4800 */ "vacgt\000"
626 /* 4806 */ "vcgt\000"
627 /* 4811 */ "ldrht\000"
628 /* 4817 */ "strht\000"
629 /* 4823 */ "ldrsht\000"
630 /* 4830 */ "rbit\000"
631 /* 4835 */ "vbit\000"
632 /* 4840 */ "vclt\000"
633 /* 4845 */ "vshllt\000"
634 /* 4852 */ "vqdmullt\000"
635 /* 4861 */ "vmullt\000"
636 /* 4868 */ "vmovlt\000"
637 /* 4875 */ "vcnt\000"
638 /* 4880 */ "hint\000"
639 /* 4885 */ "vqshrnt\000"
640 /* 4893 */ "vqrshrnt\000"
641 /* 4902 */ "vrshrnt\000"
642 /* 4910 */ "vshrnt\000"
643 /* 4917 */ "vqshrunt\000"
644 /* 4926 */ "vqrshrunt\000"
645 /* 4936 */ "vqmovunt\000"
646 /* 4945 */ "vqmovnt\000"
647 /* 4953 */ "vmovnt\000"
648 /* 4960 */ "vpnot\000"
649 /* 4966 */ "vpt\000"
650 /* 4970 */ "ldrt\000"
651 /* 4975 */ "vsqrt\000"
652 /* 4981 */ "strt\000"
653 /* 4986 */ "vpst\000"
654 /* 4991 */ "vtst\000"
655 /* 4996 */ "smlatt\000"
656 /* 5003 */ "smlaltt\000"
657 /* 5011 */ "smultt\000"
658 /* 5018 */ "ttt\000"
659 /* 5022 */ "vcvtt\000"
660 /* 5028 */ "bxaut\000"
661 /* 5034 */ "vjcvt\000"
662 /* 5040 */ "vcvt\000"
663 /* 5045 */ "movt\000"
664 /* 5050 */ "smlawt\000"
665 /* 5057 */ "smulwt\000"
666 /* 5064 */ "vext\000"
667 /* 5069 */ "vqshlu\000"
668 /* 5076 */ "vabav\000"
669 /* 5082 */ "vmladav\000"
670 /* 5090 */ "vmlaldav\000"
671 /* 5099 */ "vmlsldav\000"
672 /* 5108 */ "vmlsdav\000"
673 /* 5116 */ "vminnmav\000"
674 /* 5125 */ "vmaxnmav\000"
675 /* 5134 */ "vminav\000"
676 /* 5141 */ "vmaxav\000"
677 /* 5148 */ "vaddv\000"
678 /* 5154 */ "rev\000"
679 /* 5158 */ "sdiv\000"
680 /* 5163 */ "udiv\000"
681 /* 5168 */ "vdiv\000"
682 /* 5173 */ "vaddlv\000"
683 /* 5180 */ "vminnmv\000"
684 /* 5188 */ "vmaxnmv\000"
685 /* 5196 */ "vminv\000"
686 /* 5202 */ "vmov\000"
687 /* 5207 */ "vmaxv\000"
688 /* 5213 */ "vsubw\000"
689 /* 5219 */ "vaddw\000"
690 /* 5225 */ "pldw\000"
691 /* 5230 */ "vldrw\000"
692 /* 5236 */ "vstrw\000"
693 /* 5242 */ "movw\000"
694 /* 5247 */ "vrmlaldavhax\000"
695 /* 5260 */ "vrmlsldavhax\000"
696 /* 5273 */ "fldmiax\000"
697 /* 5281 */ "fstmiax\000"
698 /* 5289 */ "vpmax\000"
699 /* 5295 */ "vmax\000"
700 /* 5300 */ "shsax\000"
701 /* 5306 */ "uhsax\000"
702 /* 5312 */ "uqsax\000"
703 /* 5318 */ "ssax\000"
704 /* 5323 */ "usax\000"
705 /* 5328 */ "vmladavax\000"
706 /* 5338 */ "vmlaldavax\000"
707 /* 5349 */ "vmlsldavax\000"
708 /* 5360 */ "vmlsdavax\000"
709 /* 5370 */ "fldmdbx\000"
710 /* 5378 */ "fstmdbx\000"
711 /* 5386 */ "vtbx\000"
712 /* 5391 */ "smladx\000"
713 /* 5398 */ "smuadx\000"
714 /* 5405 */ "smlaldx\000"
715 /* 5413 */ "smlsldx\000"
716 /* 5421 */ "smlsdx\000"
717 /* 5428 */ "smusdx\000"
718 /* 5435 */ "ldaex\000"
719 /* 5441 */ "stlex\000"
720 /* 5447 */ "ldrex\000"
721 /* 5453 */ "clrex\000"
722 /* 5459 */ "strex\000"
723 /* 5465 */ "sbfx\000"
724 /* 5470 */ "ubfx\000"
725 /* 5475 */ "vqdmladhx\000"
726 /* 5485 */ "vqrdmladhx\000"
727 /* 5496 */ "vqdmlsdhx\000"
728 /* 5506 */ "vqrdmlsdhx\000"
729 /* 5517 */ "vrmlaldavhx\000"
730 /* 5529 */ "vrmlsldavhx\000"
731 /* 5541 */ "blx\000"
732 /* 5545 */ "bflx\000"
733 /* 5550 */ "rrx\000"
734 /* 5554 */ "shasx\000"
735 /* 5560 */ "uhasx\000"
736 /* 5566 */ "uqasx\000"
737 /* 5572 */ "sasx\000"
738 /* 5577 */ "uasx\000"
739 /* 5582 */ "vrintx\000"
740 /* 5589 */ "vmladavx\000"
741 /* 5598 */ "vmlaldavx\000"
742 /* 5608 */ "vmlsldavx\000"
743 /* 5618 */ "vmlsdavx\000"
744 /* 5627 */ "vclz\000"
745 /* 5632 */ "vrintz\000"
746};
747#ifdef __GNUC__
748#pragma GCC diagnostic pop
749#endif
750
751 static const uint32_t OpInfo0[] = {
752 0U, // PHI
753 0U, // INLINEASM
754 0U, // INLINEASM_BR
755 0U, // CFI_INSTRUCTION
756 0U, // EH_LABEL
757 0U, // GC_LABEL
758 0U, // ANNOTATION_LABEL
759 0U, // KILL
760 0U, // EXTRACT_SUBREG
761 0U, // INSERT_SUBREG
762 0U, // IMPLICIT_DEF
763 0U, // INIT_UNDEF
764 0U, // SUBREG_TO_REG
765 0U, // COPY_TO_REGCLASS
766 2680U, // DBG_VALUE
767 2737U, // DBG_VALUE_LIST
768 2690U, // DBG_INSTR_REF
769 2704U, // DBG_PHI
770 2712U, // DBG_LABEL
771 0U, // REG_SEQUENCE
772 0U, // COPY
773 0U, // COPY_LANEMASK
774 2664U, // BUNDLE
775 2722U, // LIFETIME_START
776 2638U, // LIFETIME_END
777 2651U, // PSEUDO_PROBE
778 0U, // ARITH_FENCE
779 0U, // STACKMAP
780 4021U, // FENTRY_CALL
781 0U, // PATCHPOINT
782 0U, // LOAD_STACK_GUARD
783 0U, // PREALLOCATED_SETUP
784 0U, // PREALLOCATED_ARG
785 0U, // STATEPOINT
786 0U, // LOCAL_ESCAPE
787 0U, // FAULTING_OP
788 0U, // PATCHABLE_OP
789 2230U, // PATCHABLE_FUNCTION_ENTER
790 2150U, // PATCHABLE_RET
791 2276U, // PATCHABLE_FUNCTION_EXIT
792 2253U, // PATCHABLE_TAIL_CALL
793 2205U, // PATCHABLE_EVENT_CALL
794 2181U, // PATCHABLE_TYPED_EVENT_CALL
795 0U, // ICALL_BRANCH_FUNNEL
796 2671U, // FAKE_USE
797 0U, // MEMBARRIER
798 0U, // JUMP_TABLE_DEBUG_INFO
799 0U, // RELOC_NONE
800 0U, // CONVERGENCECTRL_ENTRY
801 0U, // CONVERGENCECTRL_ANCHOR
802 0U, // CONVERGENCECTRL_LOOP
803 0U, // CONVERGENCECTRL_GLUE
804 0U, // G_ASSERT_SEXT
805 0U, // G_ASSERT_ZEXT
806 0U, // G_ASSERT_ALIGN
807 0U, // G_ADD
808 0U, // G_SUB
809 0U, // G_MUL
810 0U, // G_SDIV
811 0U, // G_UDIV
812 0U, // G_SREM
813 0U, // G_UREM
814 0U, // G_SDIVREM
815 0U, // G_UDIVREM
816 0U, // G_AND
817 0U, // G_OR
818 0U, // G_XOR
819 0U, // G_ABDS
820 0U, // G_ABDU
821 0U, // G_UAVGFLOOR
822 0U, // G_UAVGCEIL
823 0U, // G_SAVGFLOOR
824 0U, // G_SAVGCEIL
825 0U, // G_IMPLICIT_DEF
826 0U, // G_PHI
827 0U, // G_FRAME_INDEX
828 0U, // G_GLOBAL_VALUE
829 0U, // G_PTRAUTH_GLOBAL_VALUE
830 0U, // G_CONSTANT_POOL
831 0U, // G_EXTRACT
832 0U, // G_UNMERGE_VALUES
833 0U, // G_INSERT
834 0U, // G_MERGE_VALUES
835 0U, // G_BUILD_VECTOR
836 0U, // G_BUILD_VECTOR_TRUNC
837 0U, // G_CONCAT_VECTORS
838 0U, // G_PTRTOINT
839 0U, // G_INTTOPTR
840 0U, // G_BITCAST
841 0U, // G_FREEZE
842 0U, // G_CONSTANT_FOLD_BARRIER
843 0U, // G_INTRINSIC_FPTRUNC_ROUND
844 0U, // G_INTRINSIC_TRUNC
845 0U, // G_INTRINSIC_ROUND
846 0U, // G_INTRINSIC_LRINT
847 0U, // G_INTRINSIC_LLRINT
848 0U, // G_INTRINSIC_ROUNDEVEN
849 0U, // G_READCYCLECOUNTER
850 0U, // G_READSTEADYCOUNTER
851 0U, // G_LOAD
852 0U, // G_SEXTLOAD
853 0U, // G_ZEXTLOAD
854 0U, // G_FPEXTLOAD
855 0U, // G_INDEXED_LOAD
856 0U, // G_INDEXED_SEXTLOAD
857 0U, // G_INDEXED_ZEXTLOAD
858 0U, // G_STORE
859 0U, // G_FPTRUNCSTORE
860 0U, // G_INDEXED_STORE
861 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
862 0U, // G_ATOMIC_CMPXCHG
863 0U, // G_ATOMICRMW_XCHG
864 0U, // G_ATOMICRMW_ADD
865 0U, // G_ATOMICRMW_SUB
866 0U, // G_ATOMICRMW_AND
867 0U, // G_ATOMICRMW_NAND
868 0U, // G_ATOMICRMW_OR
869 0U, // G_ATOMICRMW_XOR
870 0U, // G_ATOMICRMW_MAX
871 0U, // G_ATOMICRMW_MIN
872 0U, // G_ATOMICRMW_UMAX
873 0U, // G_ATOMICRMW_UMIN
874 0U, // G_ATOMICRMW_FADD
875 0U, // G_ATOMICRMW_FSUB
876 0U, // G_ATOMICRMW_FMAX
877 0U, // G_ATOMICRMW_FMIN
878 0U, // G_ATOMICRMW_FMAXIMUM
879 0U, // G_ATOMICRMW_FMINIMUM
880 0U, // G_ATOMICRMW_FMAXIMUMNUM
881 0U, // G_ATOMICRMW_FMINIMUMNUM
882 0U, // G_ATOMICRMW_UINC_WRAP
883 0U, // G_ATOMICRMW_UDEC_WRAP
884 0U, // G_ATOMICRMW_USUB_COND
885 0U, // G_ATOMICRMW_USUB_SAT
886 0U, // G_FENCE
887 0U, // G_PREFETCH
888 0U, // G_BRCOND
889 0U, // G_BRINDIRECT
890 0U, // G_INVOKE_REGION_START
891 0U, // G_INTRINSIC
892 0U, // G_INTRINSIC_W_SIDE_EFFECTS
893 0U, // G_INTRINSIC_CONVERGENT
894 0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
895 0U, // G_ANYEXT
896 0U, // G_TRUNC
897 0U, // G_TRUNC_SSAT_S
898 0U, // G_TRUNC_SSAT_U
899 0U, // G_TRUNC_USAT_U
900 0U, // G_CONSTANT
901 0U, // G_FCONSTANT
902 0U, // G_VASTART
903 0U, // G_VAARG
904 0U, // G_SEXT
905 0U, // G_SEXT_INREG
906 0U, // G_ZEXT
907 0U, // G_SHL
908 0U, // G_LSHR
909 0U, // G_ASHR
910 0U, // G_FSHL
911 0U, // G_FSHR
912 0U, // G_ROTR
913 0U, // G_ROTL
914 0U, // G_ICMP
915 0U, // G_FCMP
916 0U, // G_SCMP
917 0U, // G_UCMP
918 0U, // G_SELECT
919 0U, // G_UADDO
920 0U, // G_UADDE
921 0U, // G_USUBO
922 0U, // G_USUBE
923 0U, // G_SADDO
924 0U, // G_SADDE
925 0U, // G_SSUBO
926 0U, // G_SSUBE
927 0U, // G_UMULO
928 0U, // G_SMULO
929 0U, // G_UMULH
930 0U, // G_SMULH
931 0U, // G_UADDSAT
932 0U, // G_SADDSAT
933 0U, // G_USUBSAT
934 0U, // G_SSUBSAT
935 0U, // G_USHLSAT
936 0U, // G_SSHLSAT
937 0U, // G_SMULFIX
938 0U, // G_UMULFIX
939 0U, // G_SMULFIXSAT
940 0U, // G_UMULFIXSAT
941 0U, // G_SDIVFIX
942 0U, // G_UDIVFIX
943 0U, // G_SDIVFIXSAT
944 0U, // G_UDIVFIXSAT
945 0U, // G_FADD
946 0U, // G_FSUB
947 0U, // G_FMUL
948 0U, // G_FMA
949 0U, // G_FMAD
950 0U, // G_FDIV
951 0U, // G_FREM
952 0U, // G_FMODF
953 0U, // G_FPOW
954 0U, // G_FPOWI
955 0U, // G_FEXP
956 0U, // G_FEXP2
957 0U, // G_FEXP10
958 0U, // G_FLOG
959 0U, // G_FLOG2
960 0U, // G_FLOG10
961 0U, // G_FLDEXP
962 0U, // G_FFREXP
963 0U, // G_FNEG
964 0U, // G_FPEXT
965 0U, // G_FPTRUNC
966 0U, // G_FPTOSI
967 0U, // G_FPTOUI
968 0U, // G_SITOFP
969 0U, // G_UITOFP
970 0U, // G_FPTOSI_SAT
971 0U, // G_FPTOUI_SAT
972 0U, // G_FABS
973 0U, // G_FCOPYSIGN
974 0U, // G_IS_FPCLASS
975 0U, // G_FCANONICALIZE
976 0U, // G_FMINNUM
977 0U, // G_FMAXNUM
978 0U, // G_FMINNUM_IEEE
979 0U, // G_FMAXNUM_IEEE
980 0U, // G_FMINIMUM
981 0U, // G_FMAXIMUM
982 0U, // G_FMINIMUMNUM
983 0U, // G_FMAXIMUMNUM
984 0U, // G_GET_FPENV
985 0U, // G_SET_FPENV
986 0U, // G_RESET_FPENV
987 0U, // G_GET_FPMODE
988 0U, // G_SET_FPMODE
989 0U, // G_RESET_FPMODE
990 0U, // G_GET_ROUNDING
991 0U, // G_SET_ROUNDING
992 0U, // G_PTR_ADD
993 0U, // G_PTRMASK
994 0U, // G_SMIN
995 0U, // G_SMAX
996 0U, // G_UMIN
997 0U, // G_UMAX
998 0U, // G_ABS
999 0U, // G_LROUND
1000 0U, // G_LLROUND
1001 0U, // G_BR
1002 0U, // G_BRJT
1003 0U, // G_VSCALE
1004 0U, // G_INSERT_SUBVECTOR
1005 0U, // G_EXTRACT_SUBVECTOR
1006 0U, // G_INSERT_VECTOR_ELT
1007 0U, // G_EXTRACT_VECTOR_ELT
1008 0U, // G_SHUFFLE_VECTOR
1009 0U, // G_SPLAT_VECTOR
1010 0U, // G_STEP_VECTOR
1011 0U, // G_VECTOR_COMPRESS
1012 0U, // G_CTTZ
1013 0U, // G_CTTZ_ZERO_POISON
1014 0U, // G_CTLZ
1015 0U, // G_CTLZ_ZERO_POISON
1016 0U, // G_CTLS
1017 0U, // G_CTPOP
1018 0U, // G_BSWAP
1019 0U, // G_BITREVERSE
1020 0U, // G_CLMUL
1021 0U, // G_FCEIL
1022 0U, // G_FCOS
1023 0U, // G_FSIN
1024 0U, // G_FSINCOS
1025 0U, // G_FTAN
1026 0U, // G_FACOS
1027 0U, // G_FASIN
1028 0U, // G_FATAN
1029 0U, // G_FATAN2
1030 0U, // G_FCOSH
1031 0U, // G_FSINH
1032 0U, // G_FTANH
1033 0U, // G_FSQRT
1034 0U, // G_FFLOOR
1035 0U, // G_FRINT
1036 0U, // G_FNEARBYINT
1037 0U, // G_ADDRSPACE_CAST
1038 0U, // G_BLOCK_ADDR
1039 0U, // G_JUMP_TABLE
1040 0U, // G_DYN_STACKALLOC
1041 0U, // G_STACKSAVE
1042 0U, // G_STACKRESTORE
1043 0U, // G_STRICT_FADD
1044 0U, // G_STRICT_FSUB
1045 0U, // G_STRICT_FMUL
1046 0U, // G_STRICT_FDIV
1047 0U, // G_STRICT_FREM
1048 0U, // G_STRICT_FMA
1049 0U, // G_STRICT_FSQRT
1050 0U, // G_STRICT_FLDEXP
1051 0U, // G_STRICT_FCMP
1052 0U, // G_STRICT_FCMPS
1053 0U, // G_READ_REGISTER
1054 0U, // G_WRITE_REGISTER
1055 0U, // G_MEMCPY
1056 0U, // G_MEMCPY_INLINE
1057 0U, // G_MEMMOVE
1058 0U, // G_MEMSET
1059 0U, // G_BZERO
1060 0U, // G_MEMSET_INLINE
1061 0U, // G_TRAP
1062 0U, // G_DEBUGTRAP
1063 0U, // G_UBSANTRAP
1064 0U, // G_VECREDUCE_SEQ_FADD
1065 0U, // G_VECREDUCE_SEQ_FMUL
1066 0U, // G_VECREDUCE_FADD
1067 0U, // G_VECREDUCE_FMUL
1068 0U, // G_VECREDUCE_FMAX
1069 0U, // G_VECREDUCE_FMIN
1070 0U, // G_VECREDUCE_FMAXIMUM
1071 0U, // G_VECREDUCE_FMINIMUM
1072 0U, // G_VECREDUCE_FMAXIMUMNUM
1073 0U, // G_VECREDUCE_FMINIMUMNUM
1074 0U, // G_VECREDUCE_ADD
1075 0U, // G_VECREDUCE_MUL
1076 0U, // G_VECREDUCE_AND
1077 0U, // G_VECREDUCE_OR
1078 0U, // G_VECREDUCE_XOR
1079 0U, // G_VECREDUCE_SMAX
1080 0U, // G_VECREDUCE_SMIN
1081 0U, // G_VECREDUCE_UMAX
1082 0U, // G_VECREDUCE_UMIN
1083 0U, // G_SBFX
1084 0U, // G_UBFX
1085 0U, // ADDSri
1086 0U, // ADDSrr
1087 0U, // ADDSrsi
1088 0U, // ADDSrsr
1089 0U, // ADJCALLSTACKDOWN
1090 0U, // ADJCALLSTACKUP
1091 12779U, // ASRi
1092 12779U, // ASRr
1093 0U, // ASRs1
1094 0U, // B
1095 0U, // BCCZi64
1096 0U, // BCCi64
1097 0U, // BLX_noip
1098 0U, // BLX_pred_noip
1099 0U, // BL_PUSHLR
1100 0U, // BMOVPCB_CALL
1101 0U, // BMOVPCRX_CALL
1102 0U, // BR_JTadd
1103 0U, // BR_JTm_i12
1104 0U, // BR_JTm_rs
1105 0U, // BR_JTr
1106 0U, // BX_CALL
1107 0U, // CATCHRET
1108 0U, // CLEANUPRET
1109 0U, // CMP_SWAP_16
1110 0U, // CMP_SWAP_32
1111 0U, // CMP_SWAP_64
1112 0U, // CMP_SWAP_8
1113 0U, // CONSTPOOL_ENTRY
1114 0U, // COPY_STRUCT_BYVAL_I32
1115 67130081U, // ITasm
1116 0U, // Int_eh_sjlj_dispatchsetup
1117 0U, // Int_eh_sjlj_longjmp
1118 0U, // Int_eh_sjlj_setjmp
1119 0U, // Int_eh_sjlj_setjmp_nofp
1120 0U, // Int_eh_sjlj_setup_dispatch
1121 0U, // JUMPTABLE_ADDRS
1122 0U, // JUMPTABLE_INSTS
1123 0U, // JUMPTABLE_TBB
1124 0U, // JUMPTABLE_TBH
1125 0U, // KCFI_CHECK_ARM
1126 0U, // KCFI_CHECK_Thumb1
1127 0U, // KCFI_CHECK_Thumb2
1128 0U, // LDMIA_RET
1129 29353U, // LDRBT_POST
1130 29103U, // LDRConstPool
1131 29388U, // LDRHTii
1132 0U, // LDRLIT_ga_abs
1133 0U, // LDRLIT_ga_pcrel
1134 0U, // LDRLIT_ga_pcrel_ldr
1135 29365U, // LDRSBTii
1136 29400U, // LDRSHTii
1137 29547U, // LDRT_POST
1138 0U, // LEApcrel
1139 0U, // LEApcrelJT
1140 0U, // LOADDUAL
1141 12327U, // LSLi
1142 12327U, // LSLr
1143 12786U, // LSRi
1144 12786U, // LSRr
1145 0U, // LSRs1
1146 0U, // MEMCPY
1147 0U, // MLAv5
1148 0U, // MOVCCi
1149 0U, // MOVCCi16
1150 0U, // MOVCCi32imm
1151 0U, // MOVCCr
1152 0U, // MOVCCsi
1153 0U, // MOVCCsr
1154 0U, // MOVPCRX
1155 0U, // MOVTi16_ga_pcrel
1156 0U, // MOV_ga_pcrel
1157 0U, // MOV_ga_pcrel_ldr
1158 0U, // MOVi16_ga_pcrel
1159 0U, // MOVi32imm
1160 0U, // MQPRCopy
1161 0U, // MQQPRLoad
1162 0U, // MQQPRStore
1163 0U, // MQQQQPRLoad
1164 0U, // MQQQQPRStore
1165 0U, // MULv5
1166 0U, // MVE_MEMCPYLOOPINST
1167 0U, // MVE_MEMSETLOOPINST
1168 0U, // MVNCCi
1169 0U, // PICADD
1170 0U, // PICLDR
1171 0U, // PICLDRB
1172 0U, // PICLDRH
1173 0U, // PICLDRSB
1174 0U, // PICLDRSH
1175 0U, // PICSTR
1176 0U, // PICSTRB
1177 0U, // PICSTRH
1178 12765U, // RORi
1179 12765U, // RORr
1180 0U, // RRX
1181 38319U, // RRXi
1182 0U, // RSBSri
1183 0U, // RSBSrsi
1184 0U, // RSBSrsr
1185 0U, // SEH_EpilogEnd
1186 0U, // SEH_EpilogStart
1187 0U, // SEH_Nop
1188 0U, // SEH_Nop_Ret
1189 0U, // SEH_PrologEnd
1190 0U, // SEH_SaveFRegs
1191 0U, // SEH_SaveLR
1192 0U, // SEH_SaveRegs
1193 0U, // SEH_SaveRegs_Ret
1194 0U, // SEH_SaveSP
1195 0U, // SEH_StackAlloc
1196 0U, // SMLALv5
1197 0U, // SMULLv5
1198 0U, // SPACE
1199 0U, // STOREDUAL
1200 29359U, // STRBT_POST
1201 0U, // STRBi_preidx
1202 0U, // STRBr_preidx
1203 0U, // STRH_preidx
1204 29558U, // STRT_POST
1205 0U, // STRi_preidx
1206 0U, // STRr_preidx
1207 0U, // SUBS_PC_LR
1208 0U, // SUBSri
1209 0U, // SUBSrr
1210 0U, // SUBSrsi
1211 0U, // SUBSrsr
1212 0U, // SpeculationBarrierISBDSBEndBB
1213 0U, // SpeculationBarrierSBEndBB
1214 0U, // TAILJMPd
1215 0U, // TAILJMPr
1216 0U, // TAILJMPr4
1217 0U, // TCRETURNdi
1218 0U, // TCRETURNri
1219 0U, // TCRETURNrinotr12
1220 0U, // TPsoft
1221 0U, // UMLALv5
1222 0U, // UMULLv5
1223 567556U, // VLD1LNdAsm_16
1224 1091844U, // VLD1LNdAsm_32
1225 1616132U, // VLD1LNdAsm_8
1226 567556U, // VLD1LNdWB_fixed_Asm_16
1227 1091844U, // VLD1LNdWB_fixed_Asm_32
1228 1616132U, // VLD1LNdWB_fixed_Asm_8
1229 575748U, // VLD1LNdWB_register_Asm_16
1230 1100036U, // VLD1LNdWB_register_Asm_32
1231 1624324U, // VLD1LNdWB_register_Asm_8
1232 567605U, // VLD2LNdAsm_16
1233 1091893U, // VLD2LNdAsm_32
1234 1616181U, // VLD2LNdAsm_8
1235 567605U, // VLD2LNdWB_fixed_Asm_16
1236 1091893U, // VLD2LNdWB_fixed_Asm_32
1237 1616181U, // VLD2LNdWB_fixed_Asm_8
1238 575797U, // VLD2LNdWB_register_Asm_16
1239 1100085U, // VLD2LNdWB_register_Asm_32
1240 1624373U, // VLD2LNdWB_register_Asm_8
1241 567605U, // VLD2LNqAsm_16
1242 1091893U, // VLD2LNqAsm_32
1243 567605U, // VLD2LNqWB_fixed_Asm_16
1244 1091893U, // VLD2LNqWB_fixed_Asm_32
1245 575797U, // VLD2LNqWB_register_Asm_16
1246 1100085U, // VLD2LNqWB_register_Asm_32
1247 134801754U, // VLD3DUPdAsm_16
1248 135326042U, // VLD3DUPdAsm_32
1249 135850330U, // VLD3DUPdAsm_8
1250 134801754U, // VLD3DUPdWB_fixed_Asm_16
1251 135326042U, // VLD3DUPdWB_fixed_Asm_32
1252 135850330U, // VLD3DUPdWB_fixed_Asm_8
1253 134785370U, // VLD3DUPdWB_register_Asm_16
1254 135309658U, // VLD3DUPdWB_register_Asm_32
1255 135833946U, // VLD3DUPdWB_register_Asm_8
1256 201910618U, // VLD3DUPqAsm_16
1257 202434906U, // VLD3DUPqAsm_32
1258 202959194U, // VLD3DUPqAsm_8
1259 201910618U, // VLD3DUPqWB_fixed_Asm_16
1260 202434906U, // VLD3DUPqWB_fixed_Asm_32
1261 202959194U, // VLD3DUPqWB_fixed_Asm_8
1262 201894234U, // VLD3DUPqWB_register_Asm_16
1263 202418522U, // VLD3DUPqWB_register_Asm_32
1264 202942810U, // VLD3DUPqWB_register_Asm_8
1265 567642U, // VLD3LNdAsm_16
1266 1091930U, // VLD3LNdAsm_32
1267 1616218U, // VLD3LNdAsm_8
1268 567642U, // VLD3LNdWB_fixed_Asm_16
1269 1091930U, // VLD3LNdWB_fixed_Asm_32
1270 1616218U, // VLD3LNdWB_fixed_Asm_8
1271 575834U, // VLD3LNdWB_register_Asm_16
1272 1100122U, // VLD3LNdWB_register_Asm_32
1273 1624410U, // VLD3LNdWB_register_Asm_8
1274 567642U, // VLD3LNqAsm_16
1275 1091930U, // VLD3LNqAsm_32
1276 567642U, // VLD3LNqWB_fixed_Asm_16
1277 1091930U, // VLD3LNqWB_fixed_Asm_32
1278 575834U, // VLD3LNqWB_register_Asm_16
1279 1100122U, // VLD3LNqWB_register_Asm_32
1280 269019482U, // VLD3dAsm_16
1281 269543770U, // VLD3dAsm_32
1282 270068058U, // VLD3dAsm_8
1283 269019482U, // VLD3dWB_fixed_Asm_16
1284 269543770U, // VLD3dWB_fixed_Asm_32
1285 270068058U, // VLD3dWB_fixed_Asm_8
1286 269003098U, // VLD3dWB_register_Asm_16
1287 269527386U, // VLD3dWB_register_Asm_32
1288 270051674U, // VLD3dWB_register_Asm_8
1289 336128346U, // VLD3qAsm_16
1290 336652634U, // VLD3qAsm_32
1291 337176922U, // VLD3qAsm_8
1292 336128346U, // VLD3qWB_fixed_Asm_16
1293 336652634U, // VLD3qWB_fixed_Asm_32
1294 337176922U, // VLD3qWB_fixed_Asm_8
1295 336111962U, // VLD3qWB_register_Asm_16
1296 336636250U, // VLD3qWB_register_Asm_32
1297 337160538U, // VLD3qWB_register_Asm_8
1298 403237238U, // VLD4DUPdAsm_16
1299 403761526U, // VLD4DUPdAsm_32
1300 404285814U, // VLD4DUPdAsm_8
1301 403237238U, // VLD4DUPdWB_fixed_Asm_16
1302 403761526U, // VLD4DUPdWB_fixed_Asm_32
1303 404285814U, // VLD4DUPdWB_fixed_Asm_8
1304 403220854U, // VLD4DUPdWB_register_Asm_16
1305 403745142U, // VLD4DUPdWB_register_Asm_32
1306 404269430U, // VLD4DUPdWB_register_Asm_8
1307 470346102U, // VLD4DUPqAsm_16
1308 470870390U, // VLD4DUPqAsm_32
1309 471394678U, // VLD4DUPqAsm_8
1310 470346102U, // VLD4DUPqWB_fixed_Asm_16
1311 470870390U, // VLD4DUPqWB_fixed_Asm_32
1312 471394678U, // VLD4DUPqWB_fixed_Asm_8
1313 470329718U, // VLD4DUPqWB_register_Asm_16
1314 470854006U, // VLD4DUPqWB_register_Asm_32
1315 471378294U, // VLD4DUPqWB_register_Asm_8
1316 567670U, // VLD4LNdAsm_16
1317 1091958U, // VLD4LNdAsm_32
1318 1616246U, // VLD4LNdAsm_8
1319 567670U, // VLD4LNdWB_fixed_Asm_16
1320 1091958U, // VLD4LNdWB_fixed_Asm_32
1321 1616246U, // VLD4LNdWB_fixed_Asm_8
1322 575862U, // VLD4LNdWB_register_Asm_16
1323 1100150U, // VLD4LNdWB_register_Asm_32
1324 1624438U, // VLD4LNdWB_register_Asm_8
1325 567670U, // VLD4LNqAsm_16
1326 1091958U, // VLD4LNqAsm_32
1327 567670U, // VLD4LNqWB_fixed_Asm_16
1328 1091958U, // VLD4LNqWB_fixed_Asm_32
1329 575862U, // VLD4LNqWB_register_Asm_16
1330 1100150U, // VLD4LNqWB_register_Asm_32
1331 537454966U, // VLD4dAsm_16
1332 537979254U, // VLD4dAsm_32
1333 538503542U, // VLD4dAsm_8
1334 537454966U, // VLD4dWB_fixed_Asm_16
1335 537979254U, // VLD4dWB_fixed_Asm_32
1336 538503542U, // VLD4dWB_fixed_Asm_8
1337 537438582U, // VLD4dWB_register_Asm_16
1338 537962870U, // VLD4dWB_register_Asm_32
1339 538487158U, // VLD4dWB_register_Asm_8
1340 604563830U, // VLD4qAsm_16
1341 605088118U, // VLD4qAsm_32
1342 605612406U, // VLD4qAsm_8
1343 604563830U, // VLD4qWB_fixed_Asm_16
1344 605088118U, // VLD4qWB_fixed_Asm_32
1345 605612406U, // VLD4qWB_fixed_Asm_8
1346 604547446U, // VLD4qWB_register_Asm_16
1347 605071734U, // VLD4qWB_register_Asm_32
1348 605596022U, // VLD4qWB_register_Asm_8
1349 0U, // VMOVD0
1350 0U, // VMOVDcc
1351 0U, // VMOVHcc
1352 0U, // VMOVQ0
1353 0U, // VMOVScc
1354 567567U, // VST1LNdAsm_16
1355 1091855U, // VST1LNdAsm_32
1356 1616143U, // VST1LNdAsm_8
1357 567567U, // VST1LNdWB_fixed_Asm_16
1358 1091855U, // VST1LNdWB_fixed_Asm_32
1359 1616143U, // VST1LNdWB_fixed_Asm_8
1360 575759U, // VST1LNdWB_register_Asm_16
1361 1100047U, // VST1LNdWB_register_Asm_32
1362 1624335U, // VST1LNdWB_register_Asm_8
1363 567632U, // VST2LNdAsm_16
1364 1091920U, // VST2LNdAsm_32
1365 1616208U, // VST2LNdAsm_8
1366 567632U, // VST2LNdWB_fixed_Asm_16
1367 1091920U, // VST2LNdWB_fixed_Asm_32
1368 1616208U, // VST2LNdWB_fixed_Asm_8
1369 575824U, // VST2LNdWB_register_Asm_16
1370 1100112U, // VST2LNdWB_register_Asm_32
1371 1624400U, // VST2LNdWB_register_Asm_8
1372 567632U, // VST2LNqAsm_16
1373 1091920U, // VST2LNqAsm_32
1374 567632U, // VST2LNqWB_fixed_Asm_16
1375 1091920U, // VST2LNqWB_fixed_Asm_32
1376 575824U, // VST2LNqWB_register_Asm_16
1377 1100112U, // VST2LNqWB_register_Asm_32
1378 567653U, // VST3LNdAsm_16
1379 1091941U, // VST3LNdAsm_32
1380 1616229U, // VST3LNdAsm_8
1381 567653U, // VST3LNdWB_fixed_Asm_16
1382 1091941U, // VST3LNdWB_fixed_Asm_32
1383 1616229U, // VST3LNdWB_fixed_Asm_8
1384 575845U, // VST3LNdWB_register_Asm_16
1385 1100133U, // VST3LNdWB_register_Asm_32
1386 1624421U, // VST3LNdWB_register_Asm_8
1387 567653U, // VST3LNqAsm_16
1388 1091941U, // VST3LNqAsm_32
1389 567653U, // VST3LNqWB_fixed_Asm_16
1390 1091941U, // VST3LNqWB_fixed_Asm_32
1391 575845U, // VST3LNqWB_register_Asm_16
1392 1100133U, // VST3LNqWB_register_Asm_32
1393 269019493U, // VST3dAsm_16
1394 269543781U, // VST3dAsm_32
1395 270068069U, // VST3dAsm_8
1396 269019493U, // VST3dWB_fixed_Asm_16
1397 269543781U, // VST3dWB_fixed_Asm_32
1398 270068069U, // VST3dWB_fixed_Asm_8
1399 269003109U, // VST3dWB_register_Asm_16
1400 269527397U, // VST3dWB_register_Asm_32
1401 270051685U, // VST3dWB_register_Asm_8
1402 336128357U, // VST3qAsm_16
1403 336652645U, // VST3qAsm_32
1404 337176933U, // VST3qAsm_8
1405 336128357U, // VST3qWB_fixed_Asm_16
1406 336652645U, // VST3qWB_fixed_Asm_32
1407 337176933U, // VST3qWB_fixed_Asm_8
1408 336111973U, // VST3qWB_register_Asm_16
1409 336636261U, // VST3qWB_register_Asm_32
1410 337160549U, // VST3qWB_register_Asm_8
1411 567675U, // VST4LNdAsm_16
1412 1091963U, // VST4LNdAsm_32
1413 1616251U, // VST4LNdAsm_8
1414 567675U, // VST4LNdWB_fixed_Asm_16
1415 1091963U, // VST4LNdWB_fixed_Asm_32
1416 1616251U, // VST4LNdWB_fixed_Asm_8
1417 575867U, // VST4LNdWB_register_Asm_16
1418 1100155U, // VST4LNdWB_register_Asm_32
1419 1624443U, // VST4LNdWB_register_Asm_8
1420 567675U, // VST4LNqAsm_16
1421 1091963U, // VST4LNqAsm_32
1422 567675U, // VST4LNqWB_fixed_Asm_16
1423 1091963U, // VST4LNqWB_fixed_Asm_32
1424 575867U, // VST4LNqWB_register_Asm_16
1425 1100155U, // VST4LNqWB_register_Asm_32
1426 537454971U, // VST4dAsm_16
1427 537979259U, // VST4dAsm_32
1428 538503547U, // VST4dAsm_8
1429 537454971U, // VST4dWB_fixed_Asm_16
1430 537979259U, // VST4dWB_fixed_Asm_32
1431 538503547U, // VST4dWB_fixed_Asm_8
1432 537438587U, // VST4dWB_register_Asm_16
1433 537962875U, // VST4dWB_register_Asm_32
1434 538487163U, // VST4dWB_register_Asm_8
1435 604563835U, // VST4qAsm_16
1436 605088123U, // VST4qAsm_32
1437 605612411U, // VST4qAsm_8
1438 604563835U, // VST4qWB_fixed_Asm_16
1439 605088123U, // VST4qWB_fixed_Asm_32
1440 605612411U, // VST4qWB_fixed_Asm_8
1441 604547451U, // VST4qWB_register_Asm_16
1442 605071739U, // VST4qWB_register_Asm_32
1443 605596027U, // VST4qWB_register_Asm_8
1444 0U, // WIN__CHKSTK
1445 0U, // WIN__DBZCHK
1446 0U, // t2ADDSri
1447 0U, // t2ADDSrr
1448 0U, // t2ADDSrs
1449 0U, // t2BF_LabelPseudo
1450 0U, // t2BR_JT
1451 0U, // t2BXAUT_RET
1452 0U, // t2CALL_BTI
1453 0U, // t2DoLoopStart
1454 0U, // t2DoLoopStartTP
1455 0U, // t2LDMIA_RET
1456 673246339U, // t2LDRB_OFFSET_imm
1457 740355203U, // t2LDRB_POST_imm
1458 807464067U, // t2LDRB_PRE_imm
1459 27779U, // t2LDRBpcrel
1460 29103U, // t2LDRConstPool
1461 673246857U, // t2LDRH_OFFSET_imm
1462 740355721U, // t2LDRH_POST_imm
1463 807464585U, // t2LDRH_PRE_imm
1464 28297U, // t2LDRHpcrel
1465 0U, // t2LDRLIT_ga_pcrel
1466 673246358U, // t2LDRSB_OFFSET_imm
1467 740355222U, // t2LDRSB_POST_imm
1468 807464086U, // t2LDRSB_PRE_imm
1469 27798U, // t2LDRSBpcrel
1470 673246896U, // t2LDRSH_OFFSET_imm
1471 740355760U, // t2LDRSH_POST_imm
1472 807464624U, // t2LDRSH_PRE_imm
1473 28336U, // t2LDRSHpcrel
1474 740356527U, // t2LDR_POST_imm
1475 807465391U, // t2LDR_PRE_imm
1476 0U, // t2LDRpci_pic
1477 29103U, // t2LDRpcrel
1478 0U, // t2LEApcrel
1479 0U, // t2LEApcrelJT
1480 0U, // t2LoopDec
1481 0U, // t2LoopEnd
1482 0U, // t2LoopEndDec
1483 0U, // t2MOVCCasr
1484 0U, // t2MOVCCi
1485 0U, // t2MOVCCi16
1486 0U, // t2MOVCCi32imm
1487 0U, // t2MOVCClsl
1488 0U, // t2MOVCClsr
1489 0U, // t2MOVCCr
1490 0U, // t2MOVCCror
1491 62073U, // t2MOVSsi
1492 45689U, // t2MOVSsr
1493 0U, // t2MOVTi16_ga_pcrel
1494 0U, // t2MOV_ga_pcrel
1495 0U, // t2MOVi16_ga_pcrel
1496 0U, // t2MOVi32imm
1497 62548U, // t2MOVsi
1498 46164U, // t2MOVsr
1499 0U, // t2MVNCCi
1500 0U, // t2RSBSri
1501 0U, // t2RSBSrs
1502 673246345U, // t2STRB_OFFSET_imm
1503 740355209U, // t2STRB_POST_imm
1504 807464073U, // t2STRB_PRE_imm
1505 0U, // t2STRB_preidx
1506 673246863U, // t2STRH_OFFSET_imm
1507 740355727U, // t2STRH_POST_imm
1508 807464591U, // t2STRH_PRE_imm
1509 0U, // t2STRH_preidx
1510 740356617U, // t2STR_POST_imm
1511 807465481U, // t2STR_PRE_imm
1512 0U, // t2STR_preidx
1513 0U, // t2SUBSri
1514 0U, // t2SUBSrr
1515 0U, // t2SUBSrs
1516 0U, // t2SpeculationBarrierISBDSBEndBB
1517 0U, // t2SpeculationBarrierSBEndBB
1518 0U, // t2TBB_JT
1519 0U, // t2TBH_JT
1520 0U, // t2WhileLoopSetup
1521 0U, // t2WhileLoopStart
1522 0U, // t2WhileLoopStartLR
1523 0U, // t2WhileLoopStartTP
1524 0U, // tADCS
1525 0U, // tADDSi3
1526 0U, // tADDSi8
1527 0U, // tADDSrr
1528 0U, // tADDframe
1529 0U, // tADJCALLSTACKDOWN
1530 0U, // tADJCALLSTACKUP
1531 0U, // tBLXNS_CALL
1532 0U, // tBLXr_noip
1533 0U, // tBL_PUSHLR
1534 0U, // tBRIND
1535 0U, // tBR_JTr
1536 0U, // tBXNS_RET
1537 0U, // tBX_CALL
1538 0U, // tBX_RET
1539 0U, // tBX_RET_vararg
1540 0U, // tBfar
1541 0U, // tCMP_SWAP_16
1542 0U, // tCMP_SWAP_32
1543 0U, // tCMP_SWAP_8
1544 0U, // tLDMIA_UPD
1545 29103U, // tLDRConstPool
1546 0U, // tLDRLIT_ga_abs
1547 0U, // tLDRLIT_ga_pcrel
1548 0U, // tLDR_postidx
1549 0U, // tLDRpci_pic
1550 0U, // tLEApcrel
1551 0U, // tLEApcrelJT
1552 0U, // tLSLSri
1553 0U, // tMOVCCr_pseudo
1554 0U, // tMOVi32imm
1555 0U, // tPOP_RET
1556 0U, // tRSBS
1557 0U, // tSBCS
1558 0U, // tSUBSi3
1559 0U, // tSUBSi8
1560 0U, // tSUBSrr
1561 0U, // tTAILJMPd
1562 0U, // tTAILJMPdND
1563 0U, // tTAILJMPr
1564 0U, // tTBB_JT
1565 0U, // tTBH_JT
1566 0U, // tTPsoft
1567 2632979U, // ADCri
1568 2632979U, // ADCrr
1569 2690323U, // ADCrsi
1570 77075U, // ADCrsr
1571 2633047U, // ADDri
1572 2633047U, // ADDrr
1573 2690391U, // ADDrsi
1574 77143U, // ADDrsr
1575 2650538U, // ADR
1576 875644520U, // AESD
1577 875644528U, // AESE
1578 942753365U, // AESIMC
1579 942753375U, // AESMC
1580 2633112U, // ANDri
1581 2633112U, // ANDrr
1582 2690456U, // ANDrsi
1583 77208U, // ANDrsr
1584 1010394590U, // BF16VDOTI_VDOTD
1585 1010394590U, // BF16VDOTI_VDOTQ
1586 1010394590U, // BF16VDOTS_VDOTD
1587 1010394590U, // BF16VDOTS_VDOTQ
1588 943748017U, // BF16_VCVT
1589 876670140U, // BF16_VCVTB
1590 876671903U, // BF16_VCVTT
1591 2682139U, // BFC
1592 2666249U, // BFI
1593 2632992U, // BICri
1594 2632992U, // BICrr
1595 2690336U, // BICrsi
1596 77088U, // BICrsr
1597 4802500U, // BKPT
1598 4818832U, // BL
1599 4802554U, // BLX
1600 2733478U, // BLX_pred
1601 4818938U, // BLXi
1602 1076473690U, // BL_pred
1603 4802550U, // BX
1604 2731803U, // BXJ
1605 5362944U, // BX_RET
1606 2733312U, // BX_pred
1607 1076472765U, // Bcc
1608 878305282U, // CDE_CX1
1609 1143515841U, // CDE_CX1A
1610 1214375736U, // CDE_CX1D
1611 1143515863U, // CDE_CX1DA
1612 878305875U, // CDE_CX2
1613 1143524039U, // CDE_CX2A
1614 1281484606U, // CDE_CX2D
1615 1143524061U, // CDE_CX2DA
1616 878305881U, // CDE_CX3
1617 1143605965U, // CDE_CX3A
1618 1281484612U, // CDE_CX3D
1619 1143605987U, // CDE_CX3DA
1620 1012524758U, // CDE_VCX1A_fpdp
1621 1012524758U, // CDE_VCX1A_fpsp
1622 1143614144U, // CDE_VCX1A_vec
1623 878305281U, // CDE_VCX1_fpdp
1624 878305281U, // CDE_VCX1_fpsp
1625 1143621908U, // CDE_VCX1_vec
1626 1012524765U, // CDE_VCX2A_fpdp
1627 1012524765U, // CDE_VCX2A_fpsp
1628 1143630534U, // CDE_VCX2A_vec
1629 878305874U, // CDE_VCX2_fpdp
1630 878305874U, // CDE_VCX2_fpsp
1631 1143613781U, // CDE_VCX2_vec
1632 1012524772U, // CDE_VCX3A_fpdp
1633 1012524772U, // CDE_VCX3A_fpsp
1634 1143638732U, // CDE_VCX3A_vec
1635 878305880U, // CDE_VCX3_fpdp
1636 878305880U, // CDE_VCX3_fpsp
1637 1143630186U, // CDE_VCX3_vec
1638 1344934161U, // CDP
1639 1416274495U, // CDP2
1640 5454U, // CLREX
1641 2651645U, // CLZ
1642 2650282U, // CMNri
1643 2650282U, // CMNrr
1644 2683050U, // CMNrsi
1645 2666666U, // CMNrsr
1646 2650395U, // CMPri
1647 2650395U, // CMPrr
1648 2683163U, // CMPrsi
1649 2666779U, // CMPrsr
1650 4802484U, // CPS1p
1651 1479201374U, // CPS2p
1652 1479201374U, // CPS3p
1653 942753529U, // CRC32B
1654 942753537U, // CRC32CB
1655 942753647U, // CRC32CH
1656 942753767U, // CRC32CW
1657 942753639U, // CRC32H
1658 942753759U, // CRC32W
1659 2731517U, // DBG
1660 190232U, // DMB
1661 190237U, // DSB
1662 2634201U, // EORri
1663 2634201U, // EORrr
1664 2691545U, // EORrsi
1665 78297U, // EORrsr
1666 4838076U, // ERET
1667 1282438227U, // FCONSTD
1668 7894099U, // FCONSTH
1669 8418387U, // FCONSTS
1670 942175483U, // FLDMXDB_UPD
1671 2733210U, // FLDMXIA
1672 942175386U, // FLDMXIA_UPD
1673 9032290U, // FMSTAT
1674 942175491U, // FSTMXDB_UPD
1675 2733218U, // FSTMXIA
1676 942175394U, // FSTMXIA_UPD
1677 2732817U, // HINT
1678 4802495U, // HLT
1679 4802355U, // HVC
1680 198434U, // ISB
1681 2648809U, // LDA
1682 2649018U, // LDAB
1683 2651452U, // LDAEX
1684 2649329U, // LDAEXB
1685 1546153396U, // LDAEXD
1686 2649825U, // LDAEXH
1687 2649625U, // LDAH
1688 1620223874U, // LDC2L_OFFSET
1689 1687332738U, // LDC2L_OPTION
1690 1687332738U, // LDC2L_POST
1691 1754441602U, // LDC2L_PRE
1692 1620222502U, // LDC2_OFFSET
1693 1687331366U, // LDC2_OPTION
1694 1687331366U, // LDC2_POST
1695 1754440230U, // LDC2_PRE
1696 1344843619U, // LDCL_OFFSET
1697 1344843619U, // LDCL_OPTION
1698 1344843619U, // LDCL_POST
1699 1344843619U, // LDCL_PRE
1700 1344843031U, // LDC_OFFSET
1701 1344843031U, // LDC_OPTION
1702 1344843031U, // LDC_POST
1703 1344843031U, // LDC_PRE
1704 2730733U, // LDMDA
1705 942172909U, // LDMDA_UPD
1706 2730988U, // LDMDB
1707 942173164U, // LDMDB_UPD
1708 2732116U, // LDMIA
1709 942174292U, // LDMIA_UPD
1710 2731007U, // LDMIB
1711 942173183U, // LDMIB_UPD
1712 2675369U, // LDRBT_POST_IMM
1713 2675369U, // LDRBT_POST_REG
1714 2673795U, // LDRB_POST_IMM
1715 2673795U, // LDRB_POST_REG
1716 2665603U, // LDRB_PRE_IMM
1717 2673795U, // LDRB_PRE_REG
1718 2681987U, // LDRBi12
1719 2665603U, // LDRBrs
1720 2674077U, // LDRD
1721 2755997U, // LDRD_POST
1722 2755997U, // LDRD_PRE
1723 2651464U, // LDREX
1724 2649343U, // LDREXB
1725 1546153410U, // LDREXD
1726 2649839U, // LDREXH
1727 2666121U, // LDRH
1728 2667212U, // LDRHTi
1729 2675404U, // LDRHTr
1730 2674313U, // LDRH_POST
1731 2674313U, // LDRH_PRE
1732 2665622U, // LDRSB
1733 2667189U, // LDRSBTi
1734 2675381U, // LDRSBTr
1735 2673814U, // LDRSB_POST
1736 2673814U, // LDRSB_PRE
1737 2666160U, // LDRSH
1738 2667224U, // LDRSHTi
1739 2675416U, // LDRSHTr
1740 2674352U, // LDRSH_POST
1741 2674352U, // LDRSH_PRE
1742 2675563U, // LDRT_POST_IMM
1743 2675563U, // LDRT_POST_REG
1744 2675119U, // LDR_POST_IMM
1745 2675119U, // LDR_POST_REG
1746 2666927U, // LDR_PRE_IMM
1747 2675119U, // LDR_PRE_REG
1748 2683311U, // LDRcp
1749 2683311U, // LDRi12
1750 2666927U, // LDRrs
1751 1344934310U, // MCR
1752 879403589U, // MCR2
1753 1344852449U, // MCRR
1754 879403595U, // MCRR2
1755 2689837U, // MLA
1756 2667062U, // MLS
1757 10081364U, // MOVPCLR
1758 2683830U, // MOVTi16
1759 2659412U, // MOVi
1760 2651259U, // MOVi16
1761 2659412U, // MOVr
1762 2659412U, // MOVr_TC
1763 2634836U, // MOVsi
1764 2692180U, // MOVsr
1765 1143606574U, // MRC
1766 3793452U, // MRC2
1767 1814613298U, // MRRC
1768 205362U, // MRRC2
1769 2732643U, // MRS
1770 2650723U, // MRSbanked
1771 2732643U, // MRSsys
1772 1881698807U, // MSR
1773 1948807671U, // MSRbanked
1774 1881698807U, // MSRi
1775 2633783U, // MUL
1776 2674708U, // MVE_ASRLi
1777 2674708U, // MVE_ASRLr
1778 942752741U, // MVE_DLSTP_16
1779 942751988U, // MVE_DLSTP_32
1780 942752350U, // MVE_DLSTP_64
1781 942753400U, // MVE_DLSTP_8
1782 1210700118U, // MVE_LCTP
1783 10577828U, // MVE_LETP
1784 2674655U, // MVE_LSLLi
1785 2674655U, // MVE_LSLLr
1786 2674713U, // MVE_LSRL
1787 942207411U, // MVE_SQRSHR
1788 2756606U, // MVE_SQRSHRL
1789 942206858U, // MVE_SQSHL
1790 2674627U, // MVE_SQSHLL
1791 942207418U, // MVE_SRSHR
1792 2674694U, // MVE_SRSHRL
1793 942206876U, // MVE_UQRSHL
1794 2756561U, // MVE_UQRSHLL
1795 942206864U, // MVE_UQSHL
1796 2674634U, // MVE_UQSHLL
1797 942207424U, // MVE_URSHR
1798 2674701U, // MVE_URSHRL
1799 11154389U, // MVE_VABAVs16
1800 11678677U, // MVE_VABAVs32
1801 12202965U, // MVE_VABAVs8
1802 12727253U, // MVE_VABAVu16
1803 13251541U, // MVE_VABAVu32
1804 13775829U, // MVE_VABAVu8
1805 8015183U, // MVE_VABDf16
1806 8539471U, // MVE_VABDf32
1807 11160911U, // MVE_VABDs16
1808 11685199U, // MVE_VABDs32
1809 12209487U, // MVE_VABDs8
1810 12733775U, // MVE_VABDu16
1811 13258063U, // MVE_VABDu32
1812 13782351U, // MVE_VABDu8
1813 8081957U, // MVE_VABSf16
1814 8606245U, // MVE_VABSf32
1815 11227685U, // MVE_VABSs16
1816 11751973U, // MVE_VABSs32
1817 12276261U, // MVE_VABSs8
1818 14314770U, // MVE_VADC
1819 14298883U, // MVE_VADCI
1820 11692972U, // MVE_VADDLVs32acc
1821 11686966U, // MVE_VADDLVs32no_acc
1822 13265836U, // MVE_VADDLVu32acc
1823 13259830U, // MVE_VADDLVu32no_acc
1824 11160485U, // MVE_VADDVs16acc
1825 11228189U, // MVE_VADDVs16no_acc
1826 11684773U, // MVE_VADDVs32acc
1827 11752477U, // MVE_VADDVs32no_acc
1828 12209061U, // MVE_VADDVs8acc
1829 12276765U, // MVE_VADDVs8no_acc
1830 12733349U, // MVE_VADDVu16acc
1831 12801053U, // MVE_VADDVu16no_acc
1832 13257637U, // MVE_VADDVu32acc
1833 13325341U, // MVE_VADDVu32no_acc
1834 13781925U, // MVE_VADDVu8acc
1835 13849629U, // MVE_VADDVu8no_acc
1836 8015232U, // MVE_VADD_qr_f16
1837 8539520U, // MVE_VADD_qr_f32
1838 14830976U, // MVE_VADD_qr_i16
1839 14306688U, // MVE_VADD_qr_i32
1840 15355264U, // MVE_VADD_qr_i8
1841 8015232U, // MVE_VADDf16
1842 8539520U, // MVE_VADDf32
1843 14830976U, // MVE_VADDi16
1844 14306688U, // MVE_VADDi32
1845 15355264U, // MVE_VADDi8
1846 2772375U, // MVE_VAND
1847 2772255U, // MVE_VBIC
1848 14830879U, // MVE_VBICimmi16
1849 14306591U, // MVE_VBICimmi32
1850 676347U, // MVE_VBRSR16
1851 1200635U, // MVE_VBRSR32
1852 1724923U, // MVE_VBRSR8
1853 8007003U, // MVE_VCADDf16
1854 8531291U, // MVE_VCADDf32
1855 14822747U, // MVE_VCADDi16
1856 14298459U, // MVE_VCADDi32
1857 15347035U, // MVE_VCADDi8
1858 11227695U, // MVE_VCLSs16
1859 11751983U, // MVE_VCLSs32
1860 12276271U, // MVE_VCLSs8
1861 14898684U, // MVE_VCLZs16
1862 14374396U, // MVE_VCLZs32
1863 15422972U, // MVE_VCLZs8
1864 8022827U, // MVE_VCMLAf16
1865 8547115U, // MVE_VCMLAf32
1866 2021273882U, // MVE_VCMPf16
1867 2021273882U, // MVE_VCMPf16r
1868 2021798170U, // MVE_VCMPf32
1869 2021798170U, // MVE_VCMPf32r
1870 2028089626U, // MVE_VCMPi16
1871 2028089626U, // MVE_VCMPi16r
1872 2027565338U, // MVE_VCMPi32
1873 2027565338U, // MVE_VCMPi32r
1874 2028613914U, // MVE_VCMPi8
1875 2028613914U, // MVE_VCMPi8r
1876 2024419610U, // MVE_VCMPs16
1877 2024419610U, // MVE_VCMPs16r
1878 2024943898U, // MVE_VCMPs32
1879 2024943898U, // MVE_VCMPs32r
1880 2025468186U, // MVE_VCMPs8
1881 2025468186U, // MVE_VCMPs8r
1882 2025992474U, // MVE_VCMPu16
1883 2025992474U, // MVE_VCMPu16r
1884 2026516762U, // MVE_VCMPu32
1885 2026516762U, // MVE_VCMPu32r
1886 2027041050U, // MVE_VCMPu8
1887 2027041050U, // MVE_VCMPu8r
1888 8007733U, // MVE_VCMULf16
1889 8532021U, // MVE_VCMULf32
1890 940265819U, // MVE_VCTP16
1891 940790107U, // MVE_VCTP32
1892 955470171U, // MVE_VCTP64
1893 941314395U, // MVE_VCTP8
1894 888818876U, // MVE_VCVTf16f32bh
1895 888820639U, // MVE_VCVTf16f32th
1896 1291998129U, // MVE_VCVTf16s16_fix
1897 1224954801U, // MVE_VCVTf16s16n
1898 1292522417U, // MVE_VCVTf16u16_fix
1899 1225479089U, // MVE_VCVTf16u16n
1900 18042044U, // MVE_VCVTf32f16bh
1901 18043807U, // MVE_VCVTf32f16th
1902 1293570993U, // MVE_VCVTf32s32_fix
1903 1226527665U, // MVE_VCVTf32s32n
1904 1294095281U, // MVE_VCVTf32u32_fix
1905 1227051953U, // MVE_VCVTf32u32n
1906 1294619569U, // MVE_VCVTs16f16_fix
1907 1227574137U, // MVE_VCVTs16f16a
1908 1227575419U, // MVE_VCVTs16f16m
1909 1227575515U, // MVE_VCVTs16f16n
1910 1227575655U, // MVE_VCVTs16f16p
1911 1227576241U, // MVE_VCVTs16f16z
1912 1295143857U, // MVE_VCVTs32f32_fix
1913 1228098425U, // MVE_VCVTs32f32a
1914 1228099707U, // MVE_VCVTs32f32m
1915 1228099803U, // MVE_VCVTs32f32n
1916 1228099943U, // MVE_VCVTs32f32p
1917 1228100529U, // MVE_VCVTs32f32z
1918 1295668145U, // MVE_VCVTu16f16_fix
1919 1228622713U, // MVE_VCVTu16f16a
1920 1228623995U, // MVE_VCVTu16f16m
1921 1228624091U, // MVE_VCVTu16f16n
1922 1228624231U, // MVE_VCVTu16f16p
1923 1228624817U, // MVE_VCVTu16f16z
1924 1296192433U, // MVE_VCVTu32f32_fix
1925 1229147001U, // MVE_VCVTu32f32a
1926 1229148283U, // MVE_VCVTu32f32m
1927 1229148379U, // MVE_VCVTu32f32n
1928 1229148519U, // MVE_VCVTu32f32p
1929 1229149105U, // MVE_VCVTu32f32z
1930 12726637U, // MVE_VDDUPu16
1931 13250925U, // MVE_VDDUPu32
1932 13775213U, // MVE_VDDUPu8
1933 741753U, // MVE_VDUP16
1934 1266041U, // MVE_VDUP32
1935 1790329U, // MVE_VDUP8
1936 12743038U, // MVE_VDWDUPu16
1937 13267326U, // MVE_VDWDUPu32
1938 13791614U, // MVE_VDWDUPu8
1939 2773464U, // MVE_VEOR
1940 8008217U, // MVE_VFMA_qr_Sf16
1941 8532505U, // MVE_VFMA_qr_Sf32
1942 8006466U, // MVE_VFMA_qr_f16
1943 8530754U, // MVE_VFMA_qr_f32
1944 8006466U, // MVE_VFMAf16
1945 8530754U, // MVE_VFMAf32
1946 8008261U, // MVE_VFMSf16
1947 8532549U, // MVE_VFMSf32
1948 11160942U, // MVE_VHADD_qr_s16
1949 11685230U, // MVE_VHADD_qr_s32
1950 12209518U, // MVE_VHADD_qr_s8
1951 12733806U, // MVE_VHADD_qr_u16
1952 13258094U, // MVE_VHADD_qr_u32
1953 13782382U, // MVE_VHADD_qr_u8
1954 11160942U, // MVE_VHADDs16
1955 11685230U, // MVE_VHADDs32
1956 12209518U, // MVE_VHADDs8
1957 12733806U, // MVE_VHADDu16
1958 13258094U, // MVE_VHADDu32
1959 13782382U, // MVE_VHADDu8
1960 11152724U, // MVE_VHCADDs16
1961 11677012U, // MVE_VHCADDs32
1962 12201300U, // MVE_VHCADDs8
1963 11160786U, // MVE_VHSUB_qr_s16
1964 11685074U, // MVE_VHSUB_qr_s32
1965 12209362U, // MVE_VHSUB_qr_s8
1966 12733650U, // MVE_VHSUB_qr_u16
1967 13257938U, // MVE_VHSUB_qr_u32
1968 13782226U, // MVE_VHSUB_qr_u8
1969 11160786U, // MVE_VHSUBs16
1970 11685074U, // MVE_VHSUBs32
1971 12209362U, // MVE_VHSUBs8
1972 12733650U, // MVE_VHSUBu16
1973 13257938U, // MVE_VHSUBu32
1974 13782226U, // MVE_VHSUBu8
1975 12726643U, // MVE_VIDUPu16
1976 13250931U, // MVE_VIDUPu32
1977 13775219U, // MVE_VIDUPu8
1978 12743045U, // MVE_VIWDUPu16
1979 13267333U, // MVE_VIWDUPu32
1980 13791621U, // MVE_VIWDUPu8
1981 21717869U, // MVE_VLD20_16
1982 22242157U, // MVE_VLD20_16_wb
1983 21716999U, // MVE_VLD20_32
1984 22241287U, // MVE_VLD20_32_wb
1985 21718505U, // MVE_VLD20_8
1986 22242793U, // MVE_VLD20_8_wb
1987 21717909U, // MVE_VLD21_16
1988 22242197U, // MVE_VLD21_16_wb
1989 21717065U, // MVE_VLD21_32
1990 22241353U, // MVE_VLD21_32_wb
1991 21718541U, // MVE_VLD21_8
1992 22242829U, // MVE_VLD21_8_wb
1993 21726081U, // MVE_VLD40_16
1994 22250369U, // MVE_VLD40_16_wb
1995 21725211U, // MVE_VLD40_32
1996 22249499U, // MVE_VLD40_32_wb
1997 21726715U, // MVE_VLD40_8
1998 22251003U, // MVE_VLD40_8_wb
1999 21726121U, // MVE_VLD41_16
2000 22250409U, // MVE_VLD41_16_wb
2001 21725277U, // MVE_VLD41_32
2002 22249565U, // MVE_VLD41_32_wb
2003 21726751U, // MVE_VLD41_8
2004 22251039U, // MVE_VLD41_8_wb
2005 21726141U, // MVE_VLD42_16
2006 22250429U, // MVE_VLD42_16_wb
2007 21725323U, // MVE_VLD42_32
2008 22249611U, // MVE_VLD42_32_wb
2009 21726769U, // MVE_VLD42_8
2010 22251057U, // MVE_VLD42_8_wb
2011 21726161U, // MVE_VLD43_16
2012 22250449U, // MVE_VLD43_16_wb
2013 21725356U, // MVE_VLD43_32
2014 22249644U, // MVE_VLD43_32_wb
2015 21726787U, // MVE_VLD43_8
2016 22251075U, // MVE_VLD43_8_wb
2017 11160706U, // MVE_VLDRBS16
2018 950676610U, // MVE_VLDRBS16_post
2019 950676610U, // MVE_VLDRBS16_pre
2020 11160706U, // MVE_VLDRBS16_rq
2021 11684994U, // MVE_VLDRBS32
2022 951200898U, // MVE_VLDRBS32_post
2023 951200898U, // MVE_VLDRBS32_pre
2024 11684994U, // MVE_VLDRBS32_rq
2025 12733570U, // MVE_VLDRBU16
2026 952249474U, // MVE_VLDRBU16_post
2027 952249474U, // MVE_VLDRBU16_pre
2028 12733570U, // MVE_VLDRBU16_rq
2029 13257858U, // MVE_VLDRBU32
2030 952773762U, // MVE_VLDRBU32_post
2031 952773762U, // MVE_VLDRBU32_pre
2032 13257858U, // MVE_VLDRBU32_rq
2033 13782146U, // MVE_VLDRBU8
2034 953298050U, // MVE_VLDRBU8_post
2035 953298050U, // MVE_VLDRBU8_pre
2036 13782146U, // MVE_VLDRBU8_rq
2037 22695324U, // MVE_VLDRDU64_qi
2038 962211228U, // MVE_VLDRDU64_qi_pre
2039 22695324U, // MVE_VLDRDU64_rq
2040 22695324U, // MVE_VLDRDU64_rq_u
2041 11685512U, // MVE_VLDRHS32
2042 951201416U, // MVE_VLDRHS32_post
2043 951201416U, // MVE_VLDRHS32_pre
2044 11685512U, // MVE_VLDRHS32_rq
2045 11685512U, // MVE_VLDRHS32_rq_u
2046 12734088U, // MVE_VLDRHU16
2047 952249992U, // MVE_VLDRHU16_post
2048 952249992U, // MVE_VLDRHU16_pre
2049 12734088U, // MVE_VLDRHU16_rq
2050 12734088U, // MVE_VLDRHU16_rq_u
2051 13258376U, // MVE_VLDRHU32
2052 952774280U, // MVE_VLDRHU32_post
2053 952774280U, // MVE_VLDRHU32_pre
2054 13258376U, // MVE_VLDRHU32_rq
2055 13258376U, // MVE_VLDRHU32_rq_u
2056 13259887U, // MVE_VLDRWU32
2057 952775791U, // MVE_VLDRWU32_post
2058 952775791U, // MVE_VLDRWU32_pre
2059 13259887U, // MVE_VLDRWU32_qi
2060 952775791U, // MVE_VLDRWU32_qi_pre
2061 13259887U, // MVE_VLDRWU32_rq
2062 13259887U, // MVE_VLDRWU32_rq_u
2063 950686742U, // MVE_VMAXAVs16
2064 951211030U, // MVE_VMAXAVs32
2065 951735318U, // MVE_VMAXAVs8
2066 11160500U, // MVE_VMAXAs16
2067 11684788U, // MVE_VMAXAs32
2068 12209076U, // MVE_VMAXAs8
2069 947540998U, // MVE_VMAXNMAVf16
2070 948065286U, // MVE_VMAXNMAVf32
2071 8014677U, // MVE_VMAXNMAf16
2072 8538965U, // MVE_VMAXNMAf32
2073 947541061U, // MVE_VMAXNMVf16
2074 948065349U, // MVE_VMAXNMVf32
2075 8015967U, // MVE_VMAXNMf16
2076 8540255U, // MVE_VMAXNMf32
2077 950686808U, // MVE_VMAXVs16
2078 951211096U, // MVE_VMAXVs32
2079 951735384U, // MVE_VMAXVs8
2080 952259672U, // MVE_VMAXVu16
2081 952783960U, // MVE_VMAXVu32
2082 953308248U, // MVE_VMAXVu8
2083 11162800U, // MVE_VMAXs16
2084 11687088U, // MVE_VMAXs32
2085 12211376U, // MVE_VMAXs8
2086 12735664U, // MVE_VMAXu16
2087 13259952U, // MVE_VMAXu32
2088 13784240U, // MVE_VMAXu8
2089 950686735U, // MVE_VMINAVs16
2090 951211023U, // MVE_VMINAVs32
2091 951735311U, // MVE_VMINAVs8
2092 11160413U, // MVE_VMINAs16
2093 11684701U, // MVE_VMINAs32
2094 12208989U, // MVE_VMINAs8
2095 947540989U, // MVE_VMINNMAVf16
2096 948065277U, // MVE_VMINNMAVf32
2097 8014669U, // MVE_VMINNMAf16
2098 8538957U, // MVE_VMINNMAf32
2099 947541053U, // MVE_VMINNMVf16
2100 948065341U, // MVE_VMINNMVf32
2101 8015960U, // MVE_VMINNMf16
2102 8540248U, // MVE_VMINNMf32
2103 950686797U, // MVE_VMINVs16
2104 951211085U, // MVE_VMINVs32
2105 951735373U, // MVE_VMINVs8
2106 952259661U, // MVE_VMINVu16
2107 952783949U, // MVE_VMINVu32
2108 953308237U, // MVE_VMINVu8
2109 11161765U, // MVE_VMINs16
2110 11686053U, // MVE_VMINs32
2111 12210341U, // MVE_VMINs8
2112 12734629U, // MVE_VMINu16
2113 13258917U, // MVE_VMINu32
2114 13783205U, // MVE_VMINu8
2115 11152255U, // MVE_VMLADAVas16
2116 11676543U, // MVE_VMLADAVas32
2117 12200831U, // MVE_VMLADAVas8
2118 12725119U, // MVE_VMLADAVau16
2119 13249407U, // MVE_VMLADAVau32
2120 13773695U, // MVE_VMLADAVau8
2121 11154641U, // MVE_VMLADAVaxs16
2122 11678929U, // MVE_VMLADAVaxs32
2123 12203217U, // MVE_VMLADAVaxs8
2124 11162587U, // MVE_VMLADAVs16
2125 11686875U, // MVE_VMLADAVs32
2126 12211163U, // MVE_VMLADAVs8
2127 12735451U, // MVE_VMLADAVu16
2128 13259739U, // MVE_VMLADAVu32
2129 13784027U, // MVE_VMLADAVu8
2130 11163094U, // MVE_VMLADAVxs16
2131 11687382U, // MVE_VMLADAVxs32
2132 12211670U, // MVE_VMLADAVxs8
2133 11176840U, // MVE_VMLALDAVas16
2134 11701128U, // MVE_VMLALDAVas32
2135 12749704U, // MVE_VMLALDAVau16
2136 13273992U, // MVE_VMLALDAVau32
2137 11179227U, // MVE_VMLALDAVaxs16
2138 11703515U, // MVE_VMLALDAVaxs32
2139 11154403U, // MVE_VMLALDAVs16
2140 11678691U, // MVE_VMLALDAVs32
2141 12727267U, // MVE_VMLALDAVu16
2142 13251555U, // MVE_VMLALDAVu32
2143 11154911U, // MVE_VMLALDAVxs16
2144 11679199U, // MVE_VMLALDAVxs32
2145 14823955U, // MVE_VMLAS_qr_i16
2146 14299667U, // MVE_VMLAS_qr_i32
2147 15348243U, // MVE_VMLAS_qr_i8
2148 14822205U, // MVE_VMLA_qr_i16
2149 14297917U, // MVE_VMLA_qr_i32
2150 15346493U, // MVE_VMLA_qr_i8
2151 11152284U, // MVE_VMLSDAVas16
2152 11676572U, // MVE_VMLSDAVas32
2153 12200860U, // MVE_VMLSDAVas8
2154 11154673U, // MVE_VMLSDAVaxs16
2155 11678961U, // MVE_VMLSDAVaxs32
2156 12203249U, // MVE_VMLSDAVaxs8
2157 11162613U, // MVE_VMLSDAVs16
2158 11686901U, // MVE_VMLSDAVs32
2159 12211189U, // MVE_VMLSDAVs8
2160 11163123U, // MVE_VMLSDAVxs16
2161 11687411U, // MVE_VMLSDAVxs32
2162 12211699U, // MVE_VMLSDAVxs8
2163 11176850U, // MVE_VMLSLDAVas16
2164 11701138U, // MVE_VMLSLDAVas32
2165 11179238U, // MVE_VMLSLDAVaxs16
2166 11703526U, // MVE_VMLSLDAVaxs32
2167 11154412U, // MVE_VMLSLDAVs16
2168 11678700U, // MVE_VMLSLDAVs32
2169 11154921U, // MVE_VMLSLDAVxs16
2170 11679209U, // MVE_VMLSLDAVxs32
2171 11226151U, // MVE_VMOVLs16bh
2172 11227909U, // MVE_VMOVLs16th
2173 12274727U, // MVE_VMOVLs8bh
2174 12276485U, // MVE_VMOVLs8th
2175 12799015U, // MVE_VMOVLu16bh
2176 12800773U, // MVE_VMOVLu16th
2177 13847591U, // MVE_VMOVLu8bh
2178 13849349U, // MVE_VMOVLu8th
2179 14830710U, // MVE_VMOVNi16bh
2180 14832474U, // MVE_VMOVNi16th
2181 14306422U, // MVE_VMOVNi32bh
2182 14308186U, // MVE_VMOVNi32th
2183 1111123U, // MVE_VMOV_from_lane_32
2184 11072595U, // MVE_VMOV_from_lane_s16
2185 12121171U, // MVE_VMOV_from_lane_s8
2186 12645459U, // MVE_VMOV_from_lane_u16
2187 13694035U, // MVE_VMOV_from_lane_u8
2188 2757715U, // MVE_VMOV_q_rr
2189 2675795U, // MVE_VMOV_rr_q
2190 570451U, // MVE_VMOV_to_lane_16
2191 1094739U, // MVE_VMOV_to_lane_32
2192 1619027U, // MVE_VMOV_to_lane_8
2193 8606803U, // MVE_VMOVimmf32
2194 14898259U, // MVE_VMOVimmi16
2195 14373971U, // MVE_VMOVimmi32
2196 2103661651U, // MVE_VMOVimmi64
2197 15422547U, // MVE_VMOVimmi8
2198 11161218U, // MVE_VMULHs16
2199 11685506U, // MVE_VMULHs32
2200 12209794U, // MVE_VMULHs8
2201 12734082U, // MVE_VMULHu16
2202 13258370U, // MVE_VMULHu32
2203 13782658U, // MVE_VMULHu8
2204 23743515U, // MVE_VMULLBp16
2205 24267803U, // MVE_VMULLBp8
2206 11160603U, // MVE_VMULLBs16
2207 11684891U, // MVE_VMULLBs32
2208 12209179U, // MVE_VMULLBs8
2209 12733467U, // MVE_VMULLBu16
2210 13257755U, // MVE_VMULLBu32
2211 13782043U, // MVE_VMULLBu8
2212 23745278U, // MVE_VMULLTp16
2213 24269566U, // MVE_VMULLTp8
2214 11162366U, // MVE_VMULLTs16
2215 11686654U, // MVE_VMULLTs32
2216 12210942U, // MVE_VMULLTs8
2217 12735230U, // MVE_VMULLTu16
2218 13259518U, // MVE_VMULLTu32
2219 13783806U, // MVE_VMULLTu8
2220 8015943U, // MVE_VMUL_qr_f16
2221 8540231U, // MVE_VMUL_qr_f32
2222 14831687U, // MVE_VMUL_qr_i16
2223 14307399U, // MVE_VMUL_qr_i32
2224 15355975U, // MVE_VMUL_qr_i8
2225 8015943U, // MVE_VMULf16
2226 8540231U, // MVE_VMULf32
2227 14831687U, // MVE_VMULi16
2228 14307399U, // MVE_VMULi32
2229 15355975U, // MVE_VMULi8
2230 2838778U, // MVE_VMVN
2231 14897402U, // MVE_VMVNimmi16
2232 14373114U, // MVE_VMVNimmi32
2233 8080908U, // MVE_VNEGf16
2234 8605196U, // MVE_VNEGf32
2235 11226636U, // MVE_VNEGs16
2236 11750924U, // MVE_VNEGs32
2237 12275212U, // MVE_VNEGs8
2238 2773194U, // MVE_VORN
2239 2773478U, // MVE_VORR
2240 14832102U, // MVE_VORRimmi16
2241 14307814U, // MVE_VORRimmi32
2242 1210798945U, // MVE_VPNOT
2243 2772864U, // MVE_VPSEL
2244 1210823547U, // MVE_VPST
2245 2028712807U, // MVE_VPTv16i8
2246 2028712807U, // MVE_VPTv16i8r
2247 2025567079U, // MVE_VPTv16s8
2248 2025567079U, // MVE_VPTv16s8r
2249 2027139943U, // MVE_VPTv16u8
2250 2027139943U, // MVE_VPTv16u8r
2251 2021897063U, // MVE_VPTv4f32
2252 2021897063U, // MVE_VPTv4f32r
2253 2027664231U, // MVE_VPTv4i32
2254 2027664231U, // MVE_VPTv4i32r
2255 2025042791U, // MVE_VPTv4s32
2256 2025042791U, // MVE_VPTv4s32r
2257 2026615655U, // MVE_VPTv4u32
2258 2026615655U, // MVE_VPTv4u32r
2259 2021372775U, // MVE_VPTv8f16
2260 2021372775U, // MVE_VPTv8f16r
2261 2028188519U, // MVE_VPTv8i16
2262 2028188519U, // MVE_VPTv8i16r
2263 2024518503U, // MVE_VPTv8s16
2264 2024518503U, // MVE_VPTv8s16r
2265 2026091367U, // MVE_VPTv8u16
2266 2026091367U, // MVE_VPTv8u16r
2267 11227679U, // MVE_VQABSs16
2268 11751967U, // MVE_VQABSs32
2269 12276255U, // MVE_VQABSs8
2270 11160954U, // MVE_VQADD_qr_s16
2271 11685242U, // MVE_VQADD_qr_s32
2272 12209530U, // MVE_VQADD_qr_s8
2273 12733818U, // MVE_VQADD_qr_u16
2274 13258106U, // MVE_VQADD_qr_u32
2275 13782394U, // MVE_VQADD_qr_u8
2276 11160954U, // MVE_VQADDs16
2277 11685242U, // MVE_VQADDs32
2278 12209530U, // MVE_VQADDs8
2279 12733818U, // MVE_VQADDu16
2280 13258106U, // MVE_VQADDu32
2281 13782394U, // MVE_VQADDu8
2282 11154788U, // MVE_VQDMLADHXs16
2283 11679076U, // MVE_VQDMLADHXs32
2284 12203364U, // MVE_VQDMLADHXs8
2285 11152959U, // MVE_VQDMLADHs16
2286 11677247U, // MVE_VQDMLADHs32
2287 12201535U, // MVE_VQDMLADHs8
2288 11152926U, // MVE_VQDMLAH_qrs16
2289 11677214U, // MVE_VQDMLAH_qrs32
2290 12201502U, // MVE_VQDMLAH_qrs8
2291 11153044U, // MVE_VQDMLASH_qrs16
2292 11677332U, // MVE_VQDMLASH_qrs32
2293 12201620U, // MVE_VQDMLASH_qrs8
2294 11154809U, // MVE_VQDMLSDHXs16
2295 11679097U, // MVE_VQDMLSDHXs32
2296 12203385U, // MVE_VQDMLSDHXs8
2297 11152978U, // MVE_VQDMLSDHs16
2298 11677266U, // MVE_VQDMLSDHs32
2299 12201554U, // MVE_VQDMLSDHs8
2300 11161194U, // MVE_VQDMULH_qr_s16
2301 11685482U, // MVE_VQDMULH_qr_s32
2302 12209770U, // MVE_VQDMULH_qr_s8
2303 11161194U, // MVE_VQDMULHi16
2304 11685482U, // MVE_VQDMULHi32
2305 12209770U, // MVE_VQDMULHi8
2306 11160594U, // MVE_VQDMULL_qr_s16bh
2307 11162357U, // MVE_VQDMULL_qr_s16th
2308 11684882U, // MVE_VQDMULL_qr_s32bh
2309 11686645U, // MVE_VQDMULL_qr_s32th
2310 11160594U, // MVE_VQDMULLs16bh
2311 11162357U, // MVE_VQDMULLs16th
2312 11684882U, // MVE_VQDMULLs32bh
2313 11686645U, // MVE_VQDMULLs32th
2314 11160686U, // MVE_VQMOVNs16bh
2315 11162450U, // MVE_VQMOVNs16th
2316 11684974U, // MVE_VQMOVNs32bh
2317 11686738U, // MVE_VQMOVNs32th
2318 12733550U, // MVE_VQMOVNu16bh
2319 12735314U, // MVE_VQMOVNu16th
2320 13257838U, // MVE_VQMOVNu32bh
2321 13259602U, // MVE_VQMOVNu32th
2322 11160677U, // MVE_VQMOVUNs16bh
2323 11162441U, // MVE_VQMOVUNs16th
2324 11684965U, // MVE_VQMOVUNs32bh
2325 11686729U, // MVE_VQMOVUNs32th
2326 11226630U, // MVE_VQNEGs16
2327 11750918U, // MVE_VQNEGs32
2328 12275206U, // MVE_VQNEGs8
2329 11154798U, // MVE_VQRDMLADHXs16
2330 11679086U, // MVE_VQRDMLADHXs32
2331 12203374U, // MVE_VQRDMLADHXs8
2332 11152968U, // MVE_VQRDMLADHs16
2333 11677256U, // MVE_VQRDMLADHs32
2334 12201544U, // MVE_VQRDMLADHs8
2335 11152934U, // MVE_VQRDMLAH_qrs16
2336 11677222U, // MVE_VQRDMLAH_qrs32
2337 12201510U, // MVE_VQRDMLAH_qrs8
2338 11153053U, // MVE_VQRDMLASH_qrs16
2339 11677341U, // MVE_VQRDMLASH_qrs32
2340 12201629U, // MVE_VQRDMLASH_qrs8
2341 11154819U, // MVE_VQRDMLSDHXs16
2342 11679107U, // MVE_VQRDMLSDHXs32
2343 12203395U, // MVE_VQRDMLSDHXs8
2344 11152987U, // MVE_VQRDMLSDHs16
2345 11677275U, // MVE_VQRDMLSDHs32
2346 12201563U, // MVE_VQRDMLSDHs8
2347 11161202U, // MVE_VQRDMULH_qr_s16
2348 11685490U, // MVE_VQRDMULH_qr_s32
2349 12209778U, // MVE_VQRDMULH_qr_s8
2350 11161202U, // MVE_VQRDMULHi16
2351 11685490U, // MVE_VQRDMULHi32
2352 12209778U, // MVE_VQRDMULHi8
2353 11161507U, // MVE_VQRSHL_by_vecs16
2354 11685795U, // MVE_VQRSHL_by_vecs32
2355 12210083U, // MVE_VQRSHL_by_vecs8
2356 12734371U, // MVE_VQRSHL_by_vecu16
2357 13258659U, // MVE_VQRSHL_by_vecu32
2358 13782947U, // MVE_VQRSHL_by_vecu8
2359 11161507U, // MVE_VQRSHL_qrs16
2360 11685795U, // MVE_VQRSHL_qrs32
2361 12210083U, // MVE_VQRSHL_qrs8
2362 12734371U, // MVE_VQRSHL_qru16
2363 13258659U, // MVE_VQRSHL_qru32
2364 13782947U, // MVE_VQRSHL_qru8
2365 11152442U, // MVE_VQRSHRNbhs16
2366 11676730U, // MVE_VQRSHRNbhs32
2367 12725306U, // MVE_VQRSHRNbhu16
2368 13249594U, // MVE_VQRSHRNbhu32
2369 11154206U, // MVE_VQRSHRNths16
2370 11678494U, // MVE_VQRSHRNths32
2371 12727070U, // MVE_VQRSHRNthu16
2372 13251358U, // MVE_VQRSHRNthu32
2373 11152475U, // MVE_VQRSHRUNs16bh
2374 11154239U, // MVE_VQRSHRUNs16th
2375 11676763U, // MVE_VQRSHRUNs32bh
2376 11678527U, // MVE_VQRSHRUNs32th
2377 11162574U, // MVE_VQSHLU_imms16
2378 11686862U, // MVE_VQSHLU_imms32
2379 12211150U, // MVE_VQSHLU_imms8
2380 11161494U, // MVE_VQSHL_by_vecs16
2381 11685782U, // MVE_VQSHL_by_vecs32
2382 12210070U, // MVE_VQSHL_by_vecs8
2383 12734358U, // MVE_VQSHL_by_vecu16
2384 13258646U, // MVE_VQSHL_by_vecu32
2385 13782934U, // MVE_VQSHL_by_vecu8
2386 11161494U, // MVE_VQSHL_qrs16
2387 11685782U, // MVE_VQSHL_qrs32
2388 12210070U, // MVE_VQSHL_qrs8
2389 12734358U, // MVE_VQSHL_qru16
2390 13258646U, // MVE_VQSHL_qru32
2391 13782934U, // MVE_VQSHL_qru8
2392 11161494U, // MVE_VQSHLimms16
2393 11685782U, // MVE_VQSHLimms32
2394 12210070U, // MVE_VQSHLimms8
2395 12734358U, // MVE_VQSHLimmu16
2396 13258646U, // MVE_VQSHLimmu32
2397 13782934U, // MVE_VQSHLimmu8
2398 11152434U, // MVE_VQSHRNbhs16
2399 11676722U, // MVE_VQSHRNbhs32
2400 12725298U, // MVE_VQSHRNbhu16
2401 13249586U, // MVE_VQSHRNbhu32
2402 11154198U, // MVE_VQSHRNths16
2403 11678486U, // MVE_VQSHRNths32
2404 12727062U, // MVE_VQSHRNthu16
2405 13251350U, // MVE_VQSHRNthu32
2406 11152466U, // MVE_VQSHRUNs16bh
2407 11154230U, // MVE_VQSHRUNs16th
2408 11676754U, // MVE_VQSHRUNs32bh
2409 11678518U, // MVE_VQSHRUNs32th
2410 11160792U, // MVE_VQSUB_qr_s16
2411 11685080U, // MVE_VQSUB_qr_s32
2412 12209368U, // MVE_VQSUB_qr_s8
2413 12733656U, // MVE_VQSUB_qr_u16
2414 13257944U, // MVE_VQSUB_qr_u32
2415 13782232U, // MVE_VQSUB_qr_u8
2416 11160792U, // MVE_VQSUBs16
2417 11685080U, // MVE_VQSUBs32
2418 12209368U, // MVE_VQSUBs8
2419 12733656U, // MVE_VQSUBu16
2420 13257944U, // MVE_VQSUBu32
2421 13782232U, // MVE_VQSUBu8
2422 1788408U, // MVE_VREV16_8
2423 739609U, // MVE_VREV32_16
2424 1788185U, // MVE_VREV32_8
2425 739695U, // MVE_VREV64_16
2426 1263983U, // MVE_VREV64_32
2427 1788271U, // MVE_VREV64_8
2428 11160935U, // MVE_VRHADDs16
2429 11685223U, // MVE_VRHADDs32
2430 12209511U, // MVE_VRHADDs8
2431 12733799U, // MVE_VRHADDu16
2432 13258087U, // MVE_VRHADDu32
2433 13782375U, // MVE_VRHADDu8
2434 8080238U, // MVE_VRINTf16A
2435 8081518U, // MVE_VRINTf16M
2436 8081620U, // MVE_VRINTf16N
2437 8081760U, // MVE_VRINTf16P
2438 8082895U, // MVE_VRINTf16X
2439 8082945U, // MVE_VRINTf16Z
2440 8604526U, // MVE_VRINTf32A
2441 8605806U, // MVE_VRINTf32M
2442 8605908U, // MVE_VRINTf32N
2443 8606048U, // MVE_VRINTf32P
2444 8607183U, // MVE_VRINTf32X
2445 8607233U, // MVE_VRINTf32Z
2446 11700985U, // MVE_VRMLALDAVHas32
2447 13273849U, // MVE_VRMLALDAVHau32
2448 11703424U, // MVE_VRMLALDAVHaxs32
2449 11677387U, // MVE_VRMLALDAVHs32
2450 13250251U, // MVE_VRMLALDAVHu32
2451 11679118U, // MVE_VRMLALDAVHxs32
2452 11700997U, // MVE_VRMLSLDAVHas32
2453 11703437U, // MVE_VRMLSLDAVHaxs32
2454 11677398U, // MVE_VRMLSLDAVHs32
2455 11679130U, // MVE_VRMLSLDAVHxs32
2456 11161211U, // MVE_VRMULHs16
2457 11685499U, // MVE_VRMULHs32
2458 12209787U, // MVE_VRMULHs8
2459 12734075U, // MVE_VRMULHu16
2460 13258363U, // MVE_VRMULHu32
2461 13782651U, // MVE_VRMULHu8
2462 11161514U, // MVE_VRSHL_by_vecs16
2463 11685802U, // MVE_VRSHL_by_vecs32
2464 12210090U, // MVE_VRSHL_by_vecs8
2465 12734378U, // MVE_VRSHL_by_vecu16
2466 13258666U, // MVE_VRSHL_by_vecu32
2467 13782954U, // MVE_VRSHL_by_vecu8
2468 11161514U, // MVE_VRSHL_qrs16
2469 11685802U, // MVE_VRSHL_qrs32
2470 12210090U, // MVE_VRSHL_qrs8
2471 12734378U, // MVE_VRSHL_qru16
2472 13258666U, // MVE_VRSHL_qru32
2473 13782954U, // MVE_VRSHL_qru8
2474 14822467U, // MVE_VRSHRNi16bh
2475 14824231U, // MVE_VRSHRNi16th
2476 14298179U, // MVE_VRSHRNi32bh
2477 14299943U, // MVE_VRSHRNi32th
2478 11162054U, // MVE_VRSHR_imms16
2479 11686342U, // MVE_VRSHR_imms32
2480 12210630U, // MVE_VRSHR_imms8
2481 12734918U, // MVE_VRSHR_immu16
2482 13259206U, // MVE_VRSHR_immu32
2483 13783494U, // MVE_VRSHR_immu8
2484 14314765U, // MVE_VSBC
2485 14298877U, // MVE_VSBCI
2486 875195684U, // MVE_VSHLC
2487 11160587U, // MVE_VSHLL_imms16bh
2488 11162350U, // MVE_VSHLL_imms16th
2489 12209163U, // MVE_VSHLL_imms8bh
2490 12210926U, // MVE_VSHLL_imms8th
2491 12733451U, // MVE_VSHLL_immu16bh
2492 12735214U, // MVE_VSHLL_immu16th
2493 13782027U, // MVE_VSHLL_immu8bh
2494 13783790U, // MVE_VSHLL_immu8th
2495 11226123U, // MVE_VSHLL_lws16bh
2496 11227886U, // MVE_VSHLL_lws16th
2497 12274699U, // MVE_VSHLL_lws8bh
2498 12276462U, // MVE_VSHLL_lws8th
2499 12798987U, // MVE_VSHLL_lwu16bh
2500 12800750U, // MVE_VSHLL_lwu16th
2501 13847563U, // MVE_VSHLL_lwu8bh
2502 13849326U, // MVE_VSHLL_lwu8th
2503 11161520U, // MVE_VSHL_by_vecs16
2504 11685808U, // MVE_VSHL_by_vecs32
2505 12210096U, // MVE_VSHL_by_vecs8
2506 12734384U, // MVE_VSHL_by_vecu16
2507 13258672U, // MVE_VSHL_by_vecu32
2508 13782960U, // MVE_VSHL_by_vecu8
2509 14831536U, // MVE_VSHL_immi16
2510 14307248U, // MVE_VSHL_immi32
2511 15355824U, // MVE_VSHL_immi8
2512 11161520U, // MVE_VSHL_qrs16
2513 11685808U, // MVE_VSHL_qrs32
2514 12210096U, // MVE_VSHL_qrs8
2515 12734384U, // MVE_VSHL_qru16
2516 13258672U, // MVE_VSHL_qru32
2517 13782960U, // MVE_VSHL_qru8
2518 14822475U, // MVE_VSHRNi16bh
2519 14824239U, // MVE_VSHRNi16th
2520 14298187U, // MVE_VSHRNi32bh
2521 14299951U, // MVE_VSHRNi32th
2522 11162060U, // MVE_VSHR_imms16
2523 11686348U, // MVE_VSHR_imms32
2524 12210636U, // MVE_VSHR_imms8
2525 12734924U, // MVE_VSHR_immu16
2526 13259212U, // MVE_VSHR_immu32
2527 13783500U, // MVE_VSHR_immu8
2528 667409U, // MVE_VSLIimm16
2529 1191697U, // MVE_VSLIimm32
2530 1715985U, // MVE_VSLIimm8
2531 667414U, // MVE_VSRIimm16
2532 1191702U, // MVE_VSRIimm32
2533 1715990U, // MVE_VSRIimm8
2534 24863607U, // MVE_VST20_16
2535 246647U, // MVE_VST20_16_wb
2536 24862737U, // MVE_VST20_32
2537 245777U, // MVE_VST20_32_wb
2538 24864242U, // MVE_VST20_8
2539 247282U, // MVE_VST20_8_wb
2540 24863647U, // MVE_VST21_16
2541 246687U, // MVE_VST21_16_wb
2542 24862803U, // MVE_VST21_32
2543 245843U, // MVE_VST21_32_wb
2544 24864278U, // MVE_VST21_8
2545 247318U, // MVE_VST21_8_wb
2546 24871819U, // MVE_VST40_16
2547 254859U, // MVE_VST40_16_wb
2548 24870949U, // MVE_VST40_32
2549 253989U, // MVE_VST40_32_wb
2550 24872452U, // MVE_VST40_8
2551 255492U, // MVE_VST40_8_wb
2552 24871859U, // MVE_VST41_16
2553 254899U, // MVE_VST41_16_wb
2554 24871015U, // MVE_VST41_32
2555 254055U, // MVE_VST41_32_wb
2556 24872488U, // MVE_VST41_8
2557 255528U, // MVE_VST41_8_wb
2558 24871879U, // MVE_VST42_16
2559 254919U, // MVE_VST42_16_wb
2560 24871061U, // MVE_VST42_32
2561 254101U, // MVE_VST42_32_wb
2562 24872506U, // MVE_VST42_8
2563 255546U, // MVE_VST42_8_wb
2564 24871899U, // MVE_VST43_16
2565 254939U, // MVE_VST43_16_wb
2566 24871094U, // MVE_VST43_32
2567 254134U, // MVE_VST43_32_wb
2568 24872524U, // MVE_VST43_8
2569 255564U, // MVE_VST43_8_wb
2570 674952U, // MVE_VSTRB16
2571 940190856U, // MVE_VSTRB16_post
2572 940190856U, // MVE_VSTRB16_pre
2573 674952U, // MVE_VSTRB16_rq
2574 1199240U, // MVE_VSTRB32
2575 940715144U, // MVE_VSTRB32_post
2576 940715144U, // MVE_VSTRB32_pre
2577 1199240U, // MVE_VSTRB32_rq
2578 1723528U, // MVE_VSTRB8_rq
2579 1723528U, // MVE_VSTRBU8
2580 941239432U, // MVE_VSTRBU8_post
2581 941239432U, // MVE_VSTRBU8_pre
2582 15879586U, // MVE_VSTRD64_qi
2583 955395490U, // MVE_VSTRD64_qi_pre
2584 15879586U, // MVE_VSTRD64_rq
2585 15879586U, // MVE_VSTRD64_rq_u
2586 675470U, // MVE_VSTRH16_rq
2587 675470U, // MVE_VSTRH16_rq_u
2588 1199758U, // MVE_VSTRH32
2589 940715662U, // MVE_VSTRH32_post
2590 940715662U, // MVE_VSTRH32_pre
2591 1199758U, // MVE_VSTRH32_rq
2592 1199758U, // MVE_VSTRH32_rq_u
2593 675470U, // MVE_VSTRHU16
2594 940191374U, // MVE_VSTRHU16_post
2595 940191374U, // MVE_VSTRHU16_pre
2596 1201269U, // MVE_VSTRW32_qi
2597 940717173U, // MVE_VSTRW32_qi_pre
2598 1201269U, // MVE_VSTRW32_rq
2599 1201269U, // MVE_VSTRW32_rq_u
2600 1201269U, // MVE_VSTRWU32
2601 940717173U, // MVE_VSTRWU32_post
2602 940717173U, // MVE_VSTRWU32_pre
2603 8015070U, // MVE_VSUB_qr_f16
2604 8539358U, // MVE_VSUB_qr_f32
2605 14830814U, // MVE_VSUB_qr_i16
2606 14306526U, // MVE_VSUB_qr_i32
2607 15355102U, // MVE_VSUB_qr_i8
2608 8015070U, // MVE_VSUBf16
2609 8539358U, // MVE_VSUBf32
2610 14830814U, // MVE_VSUBi16
2611 14306526U, // MVE_VSUBi32
2612 15355102U, // MVE_VSUBi8
2613 942752751U, // MVE_WLSTP_16
2614 942751998U, // MVE_WLSTP_32
2615 942752360U, // MVE_WLSTP_64
2616 942753409U, // MVE_WLSTP_8
2617 2658555U, // MVNi
2618 2658555U, // MVNr
2619 2633979U, // MVNsi
2620 2691323U, // MVNsr
2621 942752186U, // NEON_VMAXNMNDf
2622 942753081U, // NEON_VMAXNMNDh
2623 942752186U, // NEON_VMAXNMNQf
2624 942753081U, // NEON_VMAXNMNQh
2625 942752174U, // NEON_VMINNMNDf
2626 942753069U, // NEON_VMINNMNDh
2627 942752174U, // NEON_VMINNMNQf
2628 942753069U, // NEON_VMINNMNQh
2629 2634215U, // ORRri
2630 2634215U, // ORRrr
2631 2691559U, // ORRrsi
2632 78311U, // ORRrsr
2633 2667156U, // PKHBT
2634 2665639U, // PKHTB
2635 264176U, // PLDWi12
2636 272368U, // PLDWrs
2637 264010U, // PLDi12
2638 272202U, // PLDrs
2639 264056U, // PLIi12
2640 272248U, // PLIrs
2641 2682235U, // QADD
2642 2681301U, // QADD16
2643 2681404U, // QADD8
2644 2684352U, // QASX
2645 2682209U, // QDADD
2646 2682060U, // QDSUB
2647 2684098U, // QSAX
2648 2682073U, // QSUB
2649 2681263U, // QSUB16
2650 2681365U, // QSUB8
2651 2650847U, // RBIT
2652 2651171U, // REV
2653 2648569U, // REV16
2654 2649787U, // REVSH
2655 4802283U, // RFEDA
2656 25249515U, // RFEDA_UPD
2657 4802314U, // RFEDB
2658 25249546U, // RFEDB_UPD
2659 4802290U, // RFEIA
2660 25249522U, // RFEIA_UPD
2661 4802321U, // RFEIB
2662 25249553U, // RFEIB_UPD
2663 2632856U, // RSBri
2664 2632856U, // RSBrr
2665 2690200U, // RSBrsi
2666 76952U, // RSBrsr
2667 2633015U, // RSCri
2668 2633015U, // RSCrr
2669 2690359U, // RSCrsi
2670 77111U, // RSCrsr
2671 2681308U, // SADD16
2672 2681410U, // SADD8
2673 2684357U, // SASX
2674 3215U, // SB
2675 2632974U, // SBCri
2676 2632974U, // SBCrr
2677 2690318U, // SBCrsi
2678 77070U, // SBCrsr
2679 2667866U, // SBFX
2680 2683943U, // SDIV
2681 2682754U, // SEL
2682 280399U, // SETEND
2683 4802460U, // SETPAN
2684 875643072U, // SHA1C
2685 942751946U, // SHA1H
2686 875643104U, // SHA1M
2687 875643114U, // SHA1P
2688 875642927U, // SHA1SU0
2689 875642993U, // SHA1SU1
2690 875643092U, // SHA256H
2691 875643039U, // SHA256H2
2692 875642939U, // SHA256SU0
2693 875643005U, // SHA256SU1
2694 2681284U, // SHADD16
2695 2681389U, // SHADD8
2696 2684339U, // SHASX
2697 2684085U, // SHSAX
2698 2681246U, // SHSUB16
2699 2681350U, // SHSUB8
2700 2731306U, // SMC
2701 2665419U, // SMLABB
2702 2667149U, // SMLABT
2703 2665795U, // SMLAD
2704 2667792U, // SMLADX
2705 290630U, // SMLAL
2706 2755538U, // SMLALBB
2707 2757274U, // SMLALBT
2708 2755973U, // SMLALD
2709 2757918U, // SMLALDX
2710 2755757U, // SMLALTB
2711 2757516U, // SMLALTT
2712 2665632U, // SMLATB
2713 2667397U, // SMLATT
2714 2665699U, // SMLAWB
2715 2667451U, // SMLAWT
2716 2665896U, // SMLSD
2717 2667822U, // SMLSDX
2718 2755984U, // SMLSLD
2719 2757926U, // SMLSLDX
2720 2665265U, // SMMLA
2721 2666911U, // SMMLAR
2722 2667060U, // SMMLS
2723 2666991U, // SMMLSR
2724 2682939U, // SMMUL
2725 2683345U, // SMMULR
2726 2682185U, // SMUAD
2727 2684183U, // SMUADX
2728 2681818U, // SMULBB
2729 2683554U, // SMULBT
2730 2691052U, // SMULL
2731 2682037U, // SMULTB
2732 2683796U, // SMULTT
2733 2682090U, // SMULWB
2734 2683842U, // SMULWT
2735 2682286U, // SMUSD
2736 2684213U, // SMUSDX
2737 4802618U, // SRSDA
2738 4802570U, // SRSDA_UPD
2739 4802640U, // SRSDB
2740 4802594U, // SRSDB_UPD
2741 4802629U, // SRSIA
2742 4802582U, // SRSIA_UPD
2743 4802651U, // SRSIB
2744 4802606U, // SRSIB_UPD
2745 2667134U, // SSAT
2746 2681322U, // SSAT16
2747 2684103U, // SSAX
2748 2681270U, // SSUB16
2749 2681371U, // SSUB8
2750 1620223881U, // STC2L_OFFSET
2751 1687332745U, // STC2L_OPTION
2752 1687332745U, // STC2L_POST
2753 1754441609U, // STC2L_PRE
2754 1620222521U, // STC2_OFFSET
2755 1687331385U, // STC2_OPTION
2756 1687331385U, // STC2_POST
2757 1754440249U, // STC2_PRE
2758 1344843624U, // STCL_OFFSET
2759 1344843624U, // STCL_OPTION
2760 1344843624U, // STCL_POST
2761 1344843624U, // STCL_PRE
2762 1344843067U, // STC_OFFSET
2763 1344843067U, // STC_OPTION
2764 1344843067U, // STC_POST
2765 1344843067U, // STC_PRE
2766 2650161U, // STL
2767 2649122U, // STLB
2768 2684226U, // STLEX
2769 2682104U, // STLEXB
2770 2682299U, // STLEXD
2771 2682600U, // STLEXH
2772 2649701U, // STLH
2773 2730739U, // STMDA
2774 942172915U, // STMDA_UPD
2775 2730995U, // STMDB
2776 942173171U, // STMDB_UPD
2777 2732151U, // STMIA
2778 942174327U, // STMIA_UPD
2779 2731013U, // STMIB
2780 942173189U, // STMIB_UPD
2781 942199471U, // STRBT_POST_IMM
2782 942199471U, // STRBT_POST_REG
2783 942197897U, // STRB_POST_IMM
2784 942197897U, // STRB_POST_REG
2785 942189705U, // STRB_PRE_IMM
2786 942197897U, // STRB_PRE_REG
2787 2681993U, // STRBi12
2788 2665609U, // STRBrs
2789 2674083U, // STRD
2790 942280099U, // STRD_POST
2791 942280099U, // STRD_PRE
2792 2684244U, // STREX
2793 2682118U, // STREXB
2794 2682313U, // STREXD
2795 2682614U, // STREXH
2796 2666127U, // STRH
2797 942191314U, // STRHTi
2798 942199506U, // STRHTr
2799 942198415U, // STRH_POST
2800 942198415U, // STRH_PRE
2801 942199670U, // STRT_POST_IMM
2802 942199670U, // STRT_POST_REG
2803 942199305U, // STR_POST_IMM
2804 942199305U, // STR_POST_REG
2805 942191113U, // STR_PRE_IMM
2806 942199305U, // STR_PRE_REG
2807 2683401U, // STRi12
2808 2667017U, // STRrs
2809 2632910U, // SUBri
2810 2632910U, // SUBrr
2811 2690254U, // SUBrsi
2812 77006U, // SUBrsr
2813 2731327U, // SVC
2814 2683277U, // SWP
2815 2681981U, // SWPB
2816 2665407U, // SXTAB
2817 2664832U, // SXTAB16
2818 2666031U, // SXTAH
2819 2682050U, // SXTB
2820 2681232U, // SXTB16
2821 2682561U, // SXTH
2822 2650523U, // TEQri
2823 2650523U, // TEQrr
2824 2683291U, // TEQrsi
2825 2666907U, // TEQrsr
2826 4364U, // TRAP
2827 296743U, // TSB
2828 2651009U, // TSTri
2829 2651009U, // TSTrr
2830 2683777U, // TSTrsi
2831 2667393U, // TSTrsr
2832 2681315U, // UADD16
2833 2681416U, // UADD8
2834 2684362U, // UASX
2835 2667871U, // UBFX
2836 4802395U, // UDF
2837 2683948U, // UDIV
2838 2681292U, // UHADD16
2839 2681396U, // UHADD8
2840 2684345U, // UHASX
2841 2684091U, // UHSAX
2842 2681254U, // UHSUB16
2843 2681357U, // UHSUB8
2844 2756395U, // UMAAL
2845 290636U, // UMLAL
2846 2691058U, // UMULL
2847 2681300U, // UQADD16
2848 2681403U, // UQADD8
2849 2684351U, // UQASX
2850 2684097U, // UQSAX
2851 2681262U, // UQSUB16
2852 2681364U, // UQSUB8
2853 2681383U, // USAD8
2854 2664959U, // USADA8
2855 2667139U, // USAT
2856 2681329U, // USAT16
2857 2684108U, // USAX
2858 2681277U, // USUB16
2859 2681377U, // USUB8
2860 2665413U, // UXTAB
2861 2664840U, // UXTAB16
2862 2666037U, // UXTAH
2863 2682055U, // UXTB
2864 2681239U, // UXTB16
2865 2682566U, // UXTH
2866 11579185U, // VABALsv2i64
2867 11054897U, // VABALsv4i32
2868 12103473U, // VABALsv8i16
2869 13152049U, // VABALuv2i64
2870 12627761U, // VABALuv4i32
2871 13676337U, // VABALuv8i16
2872 12102354U, // VABAsv16i8
2873 11578066U, // VABAsv2i32
2874 11053778U, // VABAsv4i16
2875 11578066U, // VABAsv4i32
2876 11053778U, // VABAsv8i16
2877 12102354U, // VABAsv8i8
2878 13675218U, // VABAuv16i8
2879 13150930U, // VABAuv2i32
2880 12626642U, // VABAuv4i16
2881 13150930U, // VABAuv4i32
2882 12626642U, // VABAuv8i16
2883 13675218U, // VABAuv8i8
2884 11595629U, // VABDLsv2i64
2885 11071341U, // VABDLsv4i32
2886 12119917U, // VABDLsv8i16
2887 13168493U, // VABDLuv2i64
2888 12644205U, // VABDLuv4i32
2889 13692781U, // VABDLuv8i16
2890 8449359U, // VABDfd
2891 8449359U, // VABDfq
2892 7925071U, // VABDhd
2893 7925071U, // VABDhq
2894 12119375U, // VABDsv16i8
2895 11595087U, // VABDsv2i32
2896 11070799U, // VABDsv4i16
2897 11595087U, // VABDsv4i32
2898 11070799U, // VABDsv8i16
2899 12119375U, // VABDsv8i8
2900 13692239U, // VABDuv16i8
2901 13167951U, // VABDuv2i32
2902 12643663U, // VABDuv4i16
2903 13167951U, // VABDuv4i32
2904 12643663U, // VABDuv8i16
2905 13692239U, // VABDuv8i8
2906 1282437669U, // VABSD
2907 7893541U, // VABSH
2908 8417829U, // VABSS
2909 8417829U, // VABSfd
2910 8417829U, // VABSfq
2911 7893541U, // VABShd
2912 7893541U, // VABShq
2913 12087845U, // VABSv16i8
2914 11563557U, // VABSv2i32
2915 11039269U, // VABSv4i16
2916 11563557U, // VABSv4i32
2917 11039269U, // VABSv8i16
2918 12087845U, // VABSv8i8
2919 8449488U, // VACGEfd
2920 8449488U, // VACGEfq
2921 7925200U, // VACGEhd
2922 7925200U, // VACGEhq
2923 8450753U, // VACGTfd
2924 8450753U, // VACGTfq
2925 7926465U, // VACGThd
2926 7926465U, // VACGThq
2927 1282469248U, // VADDD
2928 7925120U, // VADDH
2929 962654360U, // VADDHNv2i32
2930 14217368U, // VADDHNv4i16
2931 14741656U, // VADDHNv8i8
2932 11595642U, // VADDLsv2i64
2933 11071354U, // VADDLsv4i32
2934 12119930U, // VADDLsv8i16
2935 13168506U, // VADDLuv2i64
2936 12644218U, // VADDLuv4i32
2937 13692794U, // VADDLuv8i16
2938 8449408U, // VADDS
2939 11596900U, // VADDWsv2i64
2940 11072612U, // VADDWsv4i32
2941 12121188U, // VADDWsv8i16
2942 13169764U, // VADDWuv2i64
2943 12645476U, // VADDWuv4i32
2944 13694052U, // VADDWuv8i16
2945 8449408U, // VADDfd
2946 8449408U, // VADDfq
2947 7925120U, // VADDhd
2948 7925120U, // VADDhq
2949 15265152U, // VADDv16i8
2950 962653568U, // VADDv1i64
2951 14216576U, // VADDv2i32
2952 962653568U, // VADDv2i64
2953 14740864U, // VADDv4i16
2954 14216576U, // VADDv4i32
2955 14740864U, // VADDv8i16
2956 15265152U, // VADDv8i8
2957 2682263U, // VANDd
2958 2682263U, // VANDq
2959 1010394566U, // VBF16MALBQ
2960 1010394566U, // VBF16MALBQI
2961 1010394578U, // VBF16MALTQ
2962 1010394578U, // VBF16MALTQI
2963 2682143U, // VBICd
2964 14216479U, // VBICiv2i32
2965 14740767U, // VBICiv4i16
2966 14216479U, // VBICiv4i32
2967 14740767U, // VBICiv8i16
2968 2682143U, // VBICq
2969 2665976U, // VBIFd
2970 2665976U, // VBIFq
2971 2667236U, // VBITd
2972 2667236U, // VBITq
2973 2666526U, // VBSLd
2974 2666526U, // VBSLq
2975 0U, // VBSPd
2976 0U, // VBSPq
2977 942752151U, // VCADDv2f32
2978 942753024U, // VCADDv4f16
2979 942752151U, // VCADDv4f32
2980 942753024U, // VCADDv8f16
2981 8450454U, // VCEQfd
2982 8450454U, // VCEQfq
2983 7926166U, // VCEQhd
2984 7926166U, // VCEQhq
2985 15266198U, // VCEQv16i8
2986 14217622U, // VCEQv2i32
2987 14741910U, // VCEQv4i16
2988 14217622U, // VCEQv4i32
2989 14741910U, // VCEQv8i16
2990 15266198U, // VCEQv8i8
2991 15233430U, // VCEQzv16i8
2992 8417686U, // VCEQzv2f32
2993 14184854U, // VCEQzv2i32
2994 7893398U, // VCEQzv4f16
2995 8417686U, // VCEQzv4f32
2996 14709142U, // VCEQzv4i16
2997 14184854U, // VCEQzv4i32
2998 7893398U, // VCEQzv8f16
2999 14709142U, // VCEQzv8i16
3000 15233430U, // VCEQzv8i8
3001 8449494U, // VCGEfd
3002 8449494U, // VCGEfq
3003 7925206U, // VCGEhd
3004 7925206U, // VCGEhq
3005 12119510U, // VCGEsv16i8
3006 11595222U, // VCGEsv2i32
3007 11070934U, // VCGEsv4i16
3008 11595222U, // VCGEsv4i32
3009 11070934U, // VCGEsv8i16
3010 12119510U, // VCGEsv8i8
3011 13692374U, // VCGEuv16i8
3012 13168086U, // VCGEuv2i32
3013 12643798U, // VCGEuv4i16
3014 13168086U, // VCGEuv4i32
3015 12643798U, // VCGEuv8i16
3016 13692374U, // VCGEuv8i8
3017 12086742U, // VCGEzv16i8
3018 8416726U, // VCGEzv2f32
3019 11562454U, // VCGEzv2i32
3020 7892438U, // VCGEzv4f16
3021 8416726U, // VCGEzv4f32
3022 11038166U, // VCGEzv4i16
3023 11562454U, // VCGEzv4i32
3024 7892438U, // VCGEzv8f16
3025 11038166U, // VCGEzv8i16
3026 12086742U, // VCGEzv8i8
3027 8450759U, // VCGTfd
3028 8450759U, // VCGTfq
3029 7926471U, // VCGThd
3030 7926471U, // VCGThq
3031 12120775U, // VCGTsv16i8
3032 11596487U, // VCGTsv2i32
3033 11072199U, // VCGTsv4i16
3034 11596487U, // VCGTsv4i32
3035 11072199U, // VCGTsv8i16
3036 12120775U, // VCGTsv8i8
3037 13693639U, // VCGTuv16i8
3038 13169351U, // VCGTuv2i32
3039 12645063U, // VCGTuv4i16
3040 13169351U, // VCGTuv4i32
3041 12645063U, // VCGTuv8i16
3042 13693639U, // VCGTuv8i8
3043 12088007U, // VCGTzv16i8
3044 8417991U, // VCGTzv2f32
3045 11563719U, // VCGTzv2i32
3046 7893703U, // VCGTzv4f16
3047 8417991U, // VCGTzv4f32
3048 11039431U, // VCGTzv4i16
3049 11563719U, // VCGTzv4i32
3050 7893703U, // VCGTzv8f16
3051 11039431U, // VCGTzv8i16
3052 12088007U, // VCGTzv8i8
3053 12086747U, // VCLEzv16i8
3054 8416731U, // VCLEzv2f32
3055 11562459U, // VCLEzv2i32
3056 7892443U, // VCLEzv4f16
3057 8416731U, // VCLEzv4f32
3058 11038171U, // VCLEzv4i16
3059 11562459U, // VCLEzv4i32
3060 7892443U, // VCLEzv8f16
3061 11038171U, // VCLEzv8i16
3062 12086747U, // VCLEzv8i8
3063 12087855U, // VCLSv16i8
3064 11563567U, // VCLSv2i32
3065 11039279U, // VCLSv4i16
3066 11563567U, // VCLSv4i32
3067 11039279U, // VCLSv8i16
3068 12087855U, // VCLSv8i8
3069 12088041U, // VCLTzv16i8
3070 8418025U, // VCLTzv2f32
3071 11563753U, // VCLTzv2i32
3072 7893737U, // VCLTzv4f16
3073 8418025U, // VCLTzv4f32
3074 11039465U, // VCLTzv4i16
3075 11563753U, // VCLTzv4i32
3076 7893737U, // VCLTzv8f16
3077 11039465U, // VCLTzv8i16
3078 12088041U, // VCLTzv8i8
3079 15234556U, // VCLZv16i8
3080 14185980U, // VCLZv2i32
3081 14710268U, // VCLZv4i16
3082 14185980U, // VCLZv4i32
3083 14710268U, // VCLZv8i16
3084 15234556U, // VCLZv8i8
3085 875643264U, // VCMLAv2f32
3086 875643264U, // VCMLAv2f32_indexed
3087 875644137U, // VCMLAv4f16
3088 875644137U, // VCMLAv4f16_indexed
3089 875643264U, // VCMLAv4f32
3090 875643264U, // VCMLAv4f32_indexed
3091 875644137U, // VCMLAv8f16
3092 875644137U, // VCMLAv8f16_indexed
3093 1282437402U, // VCMPD
3094 1282436583U, // VCMPED
3095 7892455U, // VCMPEH
3096 8416743U, // VCMPES
3097 2154933735U, // VCMPEZD
3098 7974375U, // VCMPEZH
3099 8498663U, // VCMPEZS
3100 7893274U, // VCMPH
3101 8417562U, // VCMPS
3102 2154934554U, // VCMPZD
3103 7975194U, // VCMPZH
3104 8499482U, // VCMPZS
3105 1602316U, // VCNTd
3106 1602316U, // VCNTq
3107 942752008U, // VCVTANSDf
3108 942752881U, // VCVTANSDh
3109 942752008U, // VCVTANSQf
3110 942752881U, // VCVTANSQh
3111 942752068U, // VCVTANUDf
3112 942752941U, // VCVTANUDh
3113 942752068U, // VCVTANUQf
3114 942752941U, // VCVTANUQh
3115 942752370U, // VCVTASD
3116 942752761U, // VCVTASH
3117 942752008U, // VCVTASS
3118 942752430U, // VCVTAUD
3119 942752821U, // VCVTAUH
3120 942752068U, // VCVTAUS
3121 25750716U, // VCVTBDH
3122 26242236U, // VCVTBHD
3123 17853628U, // VCVTBHS
3124 888728764U, // VCVTBSH
3125 26768305U, // VCVTDS
3126 942752023U, // VCVTMNSDf
3127 942752896U, // VCVTMNSDh
3128 942752023U, // VCVTMNSQf
3129 942752896U, // VCVTMNSQh
3130 942752083U, // VCVTMNUDf
3131 942752956U, // VCVTMNUDh
3132 942752083U, // VCVTMNUQf
3133 942752956U, // VCVTMNUQh
3134 942752385U, // VCVTMSD
3135 942752776U, // VCVTMSH
3136 942752023U, // VCVTMSS
3137 942752445U, // VCVTMUD
3138 942752836U, // VCVTMUH
3139 942752083U, // VCVTMUS
3140 942752038U, // VCVTNNSDf
3141 942752911U, // VCVTNNSDh
3142 942752038U, // VCVTNNSQf
3143 942752911U, // VCVTNNSQh
3144 942752098U, // VCVTNNUDf
3145 942752971U, // VCVTNNUDh
3146 942752098U, // VCVTNNUQf
3147 942752971U, // VCVTNNUQh
3148 942752400U, // VCVTNSD
3149 942752791U, // VCVTNSH
3150 942752038U, // VCVTNSS
3151 942752460U, // VCVTNUD
3152 942752851U, // VCVTNUH
3153 942752098U, // VCVTNUS
3154 942752053U, // VCVTPNSDf
3155 942752926U, // VCVTPNSDh
3156 942752053U, // VCVTPNSQf
3157 942752926U, // VCVTPNSQh
3158 942752113U, // VCVTPNUDf
3159 942752986U, // VCVTPNUDh
3160 942752113U, // VCVTPNUQf
3161 942752986U, // VCVTPNUQh
3162 942752415U, // VCVTPSD
3163 942752806U, // VCVTPSH
3164 942752053U, // VCVTPSS
3165 942752475U, // VCVTPUD
3166 942752866U, // VCVTPUH
3167 942752113U, // VCVTPUS
3168 27292593U, // VCVTSD
3169 25752479U, // VCVTTDH
3170 26243999U, // VCVTTHD
3171 17855391U, // VCVTTHS
3172 888730527U, // VCVTTSH
3173 955806641U, // VCVTf2h
3174 1227912113U, // VCVTf2sd
3175 1227912113U, // VCVTf2sq
3176 1228960689U, // VCVTf2ud
3177 1228960689U, // VCVTf2uq
3178 1295053745U, // VCVTf2xsd
3179 1295053745U, // VCVTf2xsq
3180 1296102321U, // VCVTf2xud
3181 1296102321U, // VCVTf2xuq
3182 17855409U, // VCVTh2f
3183 1227387825U, // VCVTh2sd
3184 1227387825U, // VCVTh2sq
3185 1228436401U, // VCVTh2ud
3186 1228436401U, // VCVTh2uq
3187 1294529457U, // VCVTh2xsd
3188 1294529457U, // VCVTh2xsq
3189 1295578033U, // VCVTh2xud
3190 1295578033U, // VCVTh2xuq
3191 1226339249U, // VCVTs2fd
3192 1226339249U, // VCVTs2fq
3193 1224766385U, // VCVTs2hd
3194 1224766385U, // VCVTs2hq
3195 1226863537U, // VCVTu2fd
3196 1226863537U, // VCVTu2fq
3197 1225290673U, // VCVTu2hd
3198 1225290673U, // VCVTu2hq
3199 1293480881U, // VCVTxs2fd
3200 1293480881U, // VCVTxs2fq
3201 1291908017U, // VCVTxs2hd
3202 1291908017U, // VCVTxs2hq
3203 1294005169U, // VCVTxu2fd
3204 1294005169U, // VCVTxu2fq
3205 1292432305U, // VCVTxu2hd
3206 1292432305U, // VCVTxu2hq
3207 1282470961U, // VDIVD
3208 7926833U, // VDIVH
3209 8451121U, // VDIVS
3210 553337U, // VDUP16d
3211 553337U, // VDUP16q
3212 1077625U, // VDUP32d
3213 1077625U, // VDUP32q
3214 1601913U, // VDUP8d
3215 1601913U, // VDUP8q
3216 586105U, // VDUPLN16d
3217 586105U, // VDUPLN16q
3218 1110393U, // VDUPLN32d
3219 1110393U, // VDUPLN32q
3220 1634681U, // VDUPLN8d
3221 1634681U, // VDUPLN8q
3222 2683352U, // VEORd
3223 2683352U, // VEORq
3224 570313U, // VEXTd16
3225 1094601U, // VEXTd32
3226 1618889U, // VEXTd8
3227 570313U, // VEXTq16
3228 1094601U, // VEXTq32
3229 15774665U, // VEXTq64
3230 1618889U, // VEXTq8
3231 1282452290U, // VFMAD
3232 7908162U, // VFMAH
3233 942753047U, // VFMALD
3234 942753047U, // VFMALDI
3235 942753047U, // VFMALQ
3236 942753047U, // VFMALQI
3237 8432450U, // VFMAS
3238 8432450U, // VFMAfd
3239 8432450U, // VFMAfq
3240 7908162U, // VFMAhd
3241 7908162U, // VFMAhq
3242 1282454085U, // VFMSD
3243 7909957U, // VFMSH
3244 942753058U, // VFMSLD
3245 942753058U, // VFMSLDI
3246 942753058U, // VFMSLQ
3247 942753058U, // VFMSLQI
3248 8434245U, // VFMSS
3249 8434245U, // VFMSfd
3250 8434245U, // VFMSfq
3251 7909957U, // VFMShd
3252 7909957U, // VFMShq
3253 1282452295U, // VFNMAD
3254 7908167U, // VFNMAH
3255 8432455U, // VFNMAS
3256 1282454090U, // VFNMSD
3257 7909962U, // VFNMSH
3258 8434250U, // VFNMSS
3259 942752526U, // VFP_VMAXNMD
3260 942753081U, // VFP_VMAXNMH
3261 942752186U, // VFP_VMAXNMS
3262 942752514U, // VFP_VMINNMD
3263 942753069U, // VFP_VMINNMH
3264 942752174U, // VFP_VMINNMS
3265 1111123U, // VGETLNi32
3266 11072595U, // VGETLNs16
3267 12121171U, // VGETLNs8
3268 12645459U, // VGETLNu16
3269 13694035U, // VGETLNu8
3270 12119406U, // VHADDsv16i8
3271 11595118U, // VHADDsv2i32
3272 11070830U, // VHADDsv4i16
3273 11595118U, // VHADDsv4i32
3274 11070830U, // VHADDsv8i16
3275 12119406U, // VHADDsv8i8
3276 13692270U, // VHADDuv16i8
3277 13167982U, // VHADDuv2i32
3278 12643694U, // VHADDuv4i16
3279 13167982U, // VHADDuv4i32
3280 12643694U, // VHADDuv8i16
3281 13692270U, // VHADDuv8i8
3282 12119250U, // VHSUBsv16i8
3283 11594962U, // VHSUBsv2i32
3284 11070674U, // VHSUBsv4i16
3285 11594962U, // VHSUBsv4i32
3286 11070674U, // VHSUBsv8i16
3287 12119250U, // VHSUBsv8i8
3288 13692114U, // VHSUBuv16i8
3289 13167826U, // VHSUBuv2i32
3290 12643538U, // VHSUBuv4i16
3291 13167826U, // VHSUBuv4i32
3292 12643538U, // VHSUBuv8i16
3293 13692114U, // VHSUBuv8i8
3294 875644277U, // VINSH
3295 1235776427U, // VJCVT
3296 2215176452U, // VLD1DUPd16
3297 2215160068U, // VLD1DUPd16wb_fixed
3298 2215168260U, // VLD1DUPd16wb_register
3299 2215700740U, // VLD1DUPd32
3300 2215684356U, // VLD1DUPd32wb_fixed
3301 2215692548U, // VLD1DUPd32wb_register
3302 2216225028U, // VLD1DUPd8
3303 2216208644U, // VLD1DUPd8wb_fixed
3304 2216216836U, // VLD1DUPd8wb_register
3305 2282285316U, // VLD1DUPq16
3306 2282268932U, // VLD1DUPq16wb_fixed
3307 2282277124U, // VLD1DUPq16wb_register
3308 2282809604U, // VLD1DUPq32
3309 2282793220U, // VLD1DUPq32wb_fixed
3310 2282801412U, // VLD1DUPq32wb_register
3311 2283333892U, // VLD1DUPq8
3312 2283317508U, // VLD1DUPq8wb_fixed
3313 2283325700U, // VLD1DUPq8wb_register
3314 28363012U, // VLD1LNd16
3315 28616964U, // VLD1LNd16_UPD
3316 28887300U, // VLD1LNd32
3317 29141252U, // VLD1LNd32_UPD
3318 29411588U, // VLD1LNd8
3319 29665540U, // VLD1LNd8_UPD
3320 0U, // VLD1LNq16Pseudo
3321 0U, // VLD1LNq16Pseudo_UPD
3322 0U, // VLD1LNq32Pseudo
3323 0U, // VLD1LNq32Pseudo_UPD
3324 0U, // VLD1LNq8Pseudo
3325 0U, // VLD1LNq8Pseudo_UPD
3326 2349394180U, // VLD1d16
3327 537454852U, // VLD1d16Q
3328 0U, // VLD1d16QPseudo
3329 0U, // VLD1d16QPseudoWB_fixed
3330 0U, // VLD1d16QPseudoWB_register
3331 537438468U, // VLD1d16Qwb_fixed
3332 537446660U, // VLD1d16Qwb_register
3333 269019396U, // VLD1d16T
3334 0U, // VLD1d16TPseudo
3335 0U, // VLD1d16TPseudoWB_fixed
3336 0U, // VLD1d16TPseudoWB_register
3337 269003012U, // VLD1d16Twb_fixed
3338 269011204U, // VLD1d16Twb_register
3339 2349377796U, // VLD1d16wb_fixed
3340 2349385988U, // VLD1d16wb_register
3341 2349918468U, // VLD1d32
3342 537979140U, // VLD1d32Q
3343 0U, // VLD1d32QPseudo
3344 0U, // VLD1d32QPseudoWB_fixed
3345 0U, // VLD1d32QPseudoWB_register
3346 537962756U, // VLD1d32Qwb_fixed
3347 537970948U, // VLD1d32Qwb_register
3348 269543684U, // VLD1d32T
3349 0U, // VLD1d32TPseudo
3350 0U, // VLD1d32TPseudoWB_fixed
3351 0U, // VLD1d32TPseudoWB_register
3352 269527300U, // VLD1d32Twb_fixed
3353 269535492U, // VLD1d32Twb_register
3354 2349902084U, // VLD1d32wb_fixed
3355 2349910276U, // VLD1d32wb_register
3356 2364598532U, // VLD1d64
3357 552659204U, // VLD1d64Q
3358 0U, // VLD1d64QPseudo
3359 0U, // VLD1d64QPseudoWB_fixed
3360 0U, // VLD1d64QPseudoWB_register
3361 552642820U, // VLD1d64Qwb_fixed
3362 552651012U, // VLD1d64Qwb_register
3363 284223748U, // VLD1d64T
3364 0U, // VLD1d64TPseudo
3365 0U, // VLD1d64TPseudoWB_fixed
3366 0U, // VLD1d64TPseudoWB_register
3367 284207364U, // VLD1d64Twb_fixed
3368 284215556U, // VLD1d64Twb_register
3369 2364582148U, // VLD1d64wb_fixed
3370 2364590340U, // VLD1d64wb_register
3371 2350442756U, // VLD1d8
3372 538503428U, // VLD1d8Q
3373 0U, // VLD1d8QPseudo
3374 0U, // VLD1d8QPseudoWB_fixed
3375 0U, // VLD1d8QPseudoWB_register
3376 538487044U, // VLD1d8Qwb_fixed
3377 538495236U, // VLD1d8Qwb_register
3378 270067972U, // VLD1d8T
3379 0U, // VLD1d8TPseudo
3380 0U, // VLD1d8TPseudoWB_fixed
3381 0U, // VLD1d8TPseudoWB_register
3382 270051588U, // VLD1d8Twb_fixed
3383 270059780U, // VLD1d8Twb_register
3384 2350426372U, // VLD1d8wb_fixed
3385 2350434564U, // VLD1d8wb_register
3386 2416503044U, // VLD1q16
3387 0U, // VLD1q16HighQPseudo
3388 0U, // VLD1q16HighQPseudo_UPD
3389 0U, // VLD1q16HighTPseudo
3390 0U, // VLD1q16HighTPseudo_UPD
3391 0U, // VLD1q16LowQPseudo_UPD
3392 0U, // VLD1q16LowTPseudo_UPD
3393 2416486660U, // VLD1q16wb_fixed
3394 2416494852U, // VLD1q16wb_register
3395 2417027332U, // VLD1q32
3396 0U, // VLD1q32HighQPseudo
3397 0U, // VLD1q32HighQPseudo_UPD
3398 0U, // VLD1q32HighTPseudo
3399 0U, // VLD1q32HighTPseudo_UPD
3400 0U, // VLD1q32LowQPseudo_UPD
3401 0U, // VLD1q32LowTPseudo_UPD
3402 2417010948U, // VLD1q32wb_fixed
3403 2417019140U, // VLD1q32wb_register
3404 2431707396U, // VLD1q64
3405 0U, // VLD1q64HighQPseudo
3406 0U, // VLD1q64HighQPseudo_UPD
3407 0U, // VLD1q64HighTPseudo
3408 0U, // VLD1q64HighTPseudo_UPD
3409 0U, // VLD1q64LowQPseudo_UPD
3410 0U, // VLD1q64LowTPseudo_UPD
3411 2431691012U, // VLD1q64wb_fixed
3412 2431699204U, // VLD1q64wb_register
3413 2417551620U, // VLD1q8
3414 0U, // VLD1q8HighQPseudo
3415 0U, // VLD1q8HighQPseudo_UPD
3416 0U, // VLD1q8HighTPseudo
3417 0U, // VLD1q8HighTPseudo_UPD
3418 0U, // VLD1q8LowQPseudo_UPD
3419 0U, // VLD1q8LowTPseudo_UPD
3420 2417535236U, // VLD1q8wb_fixed
3421 2417543428U, // VLD1q8wb_register
3422 2282285365U, // VLD2DUPd16
3423 2282268981U, // VLD2DUPd16wb_fixed
3424 2282277173U, // VLD2DUPd16wb_register
3425 2483611957U, // VLD2DUPd16x2
3426 2483595573U, // VLD2DUPd16x2wb_fixed
3427 2483603765U, // VLD2DUPd16x2wb_register
3428 2282809653U, // VLD2DUPd32
3429 2282793269U, // VLD2DUPd32wb_fixed
3430 2282801461U, // VLD2DUPd32wb_register
3431 2484136245U, // VLD2DUPd32x2
3432 2484119861U, // VLD2DUPd32x2wb_fixed
3433 2484128053U, // VLD2DUPd32x2wb_register
3434 2283333941U, // VLD2DUPd8
3435 2283317557U, // VLD2DUPd8wb_fixed
3436 2283325749U, // VLD2DUPd8wb_register
3437 2484660533U, // VLD2DUPd8x2
3438 2484644149U, // VLD2DUPd8x2wb_fixed
3439 2484652341U, // VLD2DUPd8x2wb_register
3440 0U, // VLD2DUPq16EvenPseudo
3441 0U, // VLD2DUPq16OddPseudo
3442 0U, // VLD2DUPq16OddPseudoWB_fixed
3443 0U, // VLD2DUPq16OddPseudoWB_register
3444 0U, // VLD2DUPq32EvenPseudo
3445 0U, // VLD2DUPq32OddPseudo
3446 0U, // VLD2DUPq32OddPseudoWB_fixed
3447 0U, // VLD2DUPq32OddPseudoWB_register
3448 0U, // VLD2DUPq8EvenPseudo
3449 0U, // VLD2DUPq8OddPseudo
3450 0U, // VLD2DUPq8OddPseudoWB_fixed
3451 0U, // VLD2DUPq8OddPseudoWB_register
3452 28617013U, // VLD2LNd16
3453 0U, // VLD2LNd16Pseudo
3454 0U, // VLD2LNd16Pseudo_UPD
3455 28625205U, // VLD2LNd16_UPD
3456 29141301U, // VLD2LNd32
3457 0U, // VLD2LNd32Pseudo
3458 0U, // VLD2LNd32Pseudo_UPD
3459 29149493U, // VLD2LNd32_UPD
3460 29665589U, // VLD2LNd8
3461 0U, // VLD2LNd8Pseudo
3462 0U, // VLD2LNd8Pseudo_UPD
3463 29673781U, // VLD2LNd8_UPD
3464 28617013U, // VLD2LNq16
3465 0U, // VLD2LNq16Pseudo
3466 0U, // VLD2LNq16Pseudo_UPD
3467 28625205U, // VLD2LNq16_UPD
3468 29141301U, // VLD2LNq32
3469 0U, // VLD2LNq32Pseudo
3470 0U, // VLD2LNq32Pseudo_UPD
3471 29149493U, // VLD2LNq32_UPD
3472 2550720821U, // VLD2b16
3473 2550704437U, // VLD2b16wb_fixed
3474 2550712629U, // VLD2b16wb_register
3475 2551245109U, // VLD2b32
3476 2551228725U, // VLD2b32wb_fixed
3477 2551236917U, // VLD2b32wb_register
3478 2551769397U, // VLD2b8
3479 2551753013U, // VLD2b8wb_fixed
3480 2551761205U, // VLD2b8wb_register
3481 2416503093U, // VLD2d16
3482 2416486709U, // VLD2d16wb_fixed
3483 2416494901U, // VLD2d16wb_register
3484 2417027381U, // VLD2d32
3485 2417010997U, // VLD2d32wb_fixed
3486 2417019189U, // VLD2d32wb_register
3487 2417551669U, // VLD2d8
3488 2417535285U, // VLD2d8wb_fixed
3489 2417543477U, // VLD2d8wb_register
3490 537454901U, // VLD2q16
3491 0U, // VLD2q16Pseudo
3492 0U, // VLD2q16PseudoWB_fixed
3493 0U, // VLD2q16PseudoWB_register
3494 537438517U, // VLD2q16wb_fixed
3495 537446709U, // VLD2q16wb_register
3496 537979189U, // VLD2q32
3497 0U, // VLD2q32Pseudo
3498 0U, // VLD2q32PseudoWB_fixed
3499 0U, // VLD2q32PseudoWB_register
3500 537962805U, // VLD2q32wb_fixed
3501 537970997U, // VLD2q32wb_register
3502 538503477U, // VLD2q8
3503 0U, // VLD2q8Pseudo
3504 0U, // VLD2q8PseudoWB_fixed
3505 0U, // VLD2q8PseudoWB_register
3506 538487093U, // VLD2q8wb_fixed
3507 538495285U, // VLD2q8wb_register
3508 28363098U, // VLD3DUPd16
3509 0U, // VLD3DUPd16Pseudo
3510 0U, // VLD3DUPd16Pseudo_UPD
3511 28617050U, // VLD3DUPd16_UPD
3512 28887386U, // VLD3DUPd32
3513 0U, // VLD3DUPd32Pseudo
3514 0U, // VLD3DUPd32Pseudo_UPD
3515 29141338U, // VLD3DUPd32_UPD
3516 29411674U, // VLD3DUPd8
3517 0U, // VLD3DUPd8Pseudo
3518 0U, // VLD3DUPd8Pseudo_UPD
3519 29665626U, // VLD3DUPd8_UPD
3520 28363098U, // VLD3DUPq16
3521 0U, // VLD3DUPq16EvenPseudo
3522 0U, // VLD3DUPq16OddPseudo
3523 0U, // VLD3DUPq16OddPseudo_UPD
3524 28617050U, // VLD3DUPq16_UPD
3525 28887386U, // VLD3DUPq32
3526 0U, // VLD3DUPq32EvenPseudo
3527 0U, // VLD3DUPq32OddPseudo
3528 0U, // VLD3DUPq32OddPseudo_UPD
3529 29141338U, // VLD3DUPq32_UPD
3530 29411674U, // VLD3DUPq8
3531 0U, // VLD3DUPq8EvenPseudo
3532 0U, // VLD3DUPq8OddPseudo
3533 0U, // VLD3DUPq8OddPseudo_UPD
3534 29665626U, // VLD3DUPq8_UPD
3535 28625242U, // VLD3LNd16
3536 0U, // VLD3LNd16Pseudo
3537 0U, // VLD3LNd16Pseudo_UPD
3538 28633434U, // VLD3LNd16_UPD
3539 29149530U, // VLD3LNd32
3540 0U, // VLD3LNd32Pseudo
3541 0U, // VLD3LNd32Pseudo_UPD
3542 29157722U, // VLD3LNd32_UPD
3543 29673818U, // VLD3LNd8
3544 0U, // VLD3LNd8Pseudo
3545 0U, // VLD3LNd8Pseudo_UPD
3546 29682010U, // VLD3LNd8_UPD
3547 28625242U, // VLD3LNq16
3548 0U, // VLD3LNq16Pseudo
3549 0U, // VLD3LNq16Pseudo_UPD
3550 28633434U, // VLD3LNq16_UPD
3551 29149530U, // VLD3LNq32
3552 0U, // VLD3LNq32Pseudo
3553 0U, // VLD3LNq32Pseudo_UPD
3554 29157722U, // VLD3LNq32_UPD
3555 28363098U, // VLD3d16
3556 0U, // VLD3d16Pseudo
3557 0U, // VLD3d16Pseudo_UPD
3558 28617050U, // VLD3d16_UPD
3559 28887386U, // VLD3d32
3560 0U, // VLD3d32Pseudo
3561 0U, // VLD3d32Pseudo_UPD
3562 29141338U, // VLD3d32_UPD
3563 29411674U, // VLD3d8
3564 0U, // VLD3d8Pseudo
3565 0U, // VLD3d8Pseudo_UPD
3566 29665626U, // VLD3d8_UPD
3567 28363098U, // VLD3q16
3568 0U, // VLD3q16Pseudo_UPD
3569 28617050U, // VLD3q16_UPD
3570 0U, // VLD3q16oddPseudo
3571 0U, // VLD3q16oddPseudo_UPD
3572 28887386U, // VLD3q32
3573 0U, // VLD3q32Pseudo_UPD
3574 29141338U, // VLD3q32_UPD
3575 0U, // VLD3q32oddPseudo
3576 0U, // VLD3q32oddPseudo_UPD
3577 29411674U, // VLD3q8
3578 0U, // VLD3q8Pseudo_UPD
3579 29665626U, // VLD3q8_UPD
3580 0U, // VLD3q8oddPseudo
3581 0U, // VLD3q8oddPseudo_UPD
3582 28445046U, // VLD4DUPd16
3583 0U, // VLD4DUPd16Pseudo
3584 0U, // VLD4DUPd16Pseudo_UPD
3585 28641654U, // VLD4DUPd16_UPD
3586 28969334U, // VLD4DUPd32
3587 0U, // VLD4DUPd32Pseudo
3588 0U, // VLD4DUPd32Pseudo_UPD
3589 29165942U, // VLD4DUPd32_UPD
3590 29493622U, // VLD4DUPd8
3591 0U, // VLD4DUPd8Pseudo
3592 0U, // VLD4DUPd8Pseudo_UPD
3593 29690230U, // VLD4DUPd8_UPD
3594 28445046U, // VLD4DUPq16
3595 0U, // VLD4DUPq16EvenPseudo
3596 0U, // VLD4DUPq16OddPseudo
3597 0U, // VLD4DUPq16OddPseudo_UPD
3598 28641654U, // VLD4DUPq16_UPD
3599 28969334U, // VLD4DUPq32
3600 0U, // VLD4DUPq32EvenPseudo
3601 0U, // VLD4DUPq32OddPseudo
3602 0U, // VLD4DUPq32OddPseudo_UPD
3603 29165942U, // VLD4DUPq32_UPD
3604 29493622U, // VLD4DUPq8
3605 0U, // VLD4DUPq8EvenPseudo
3606 0U, // VLD4DUPq8OddPseudo
3607 0U, // VLD4DUPq8OddPseudo_UPD
3608 29690230U, // VLD4DUPq8_UPD
3609 28633462U, // VLD4LNd16
3610 0U, // VLD4LNd16Pseudo
3611 0U, // VLD4LNd16Pseudo_UPD
3612 28649846U, // VLD4LNd16_UPD
3613 29157750U, // VLD4LNd32
3614 0U, // VLD4LNd32Pseudo
3615 0U, // VLD4LNd32Pseudo_UPD
3616 29174134U, // VLD4LNd32_UPD
3617 29682038U, // VLD4LNd8
3618 0U, // VLD4LNd8Pseudo
3619 0U, // VLD4LNd8Pseudo_UPD
3620 29698422U, // VLD4LNd8_UPD
3621 28633462U, // VLD4LNq16
3622 0U, // VLD4LNq16Pseudo
3623 0U, // VLD4LNq16Pseudo_UPD
3624 28649846U, // VLD4LNq16_UPD
3625 29157750U, // VLD4LNq32
3626 0U, // VLD4LNq32Pseudo
3627 0U, // VLD4LNq32Pseudo_UPD
3628 29174134U, // VLD4LNq32_UPD
3629 28445046U, // VLD4d16
3630 0U, // VLD4d16Pseudo
3631 0U, // VLD4d16Pseudo_UPD
3632 28641654U, // VLD4d16_UPD
3633 28969334U, // VLD4d32
3634 0U, // VLD4d32Pseudo
3635 0U, // VLD4d32Pseudo_UPD
3636 29165942U, // VLD4d32_UPD
3637 29493622U, // VLD4d8
3638 0U, // VLD4d8Pseudo
3639 0U, // VLD4d8Pseudo_UPD
3640 29690230U, // VLD4d8_UPD
3641 28445046U, // VLD4q16
3642 0U, // VLD4q16Pseudo_UPD
3643 28641654U, // VLD4q16_UPD
3644 0U, // VLD4q16oddPseudo
3645 0U, // VLD4q16oddPseudo_UPD
3646 28969334U, // VLD4q32
3647 0U, // VLD4q32Pseudo_UPD
3648 29165942U, // VLD4q32_UPD
3649 0U, // VLD4q32oddPseudo
3650 0U, // VLD4q32oddPseudo_UPD
3651 29493622U, // VLD4q8
3652 0U, // VLD4q8Pseudo_UPD
3653 29690230U, // VLD4q8_UPD
3654 0U, // VLD4q8oddPseudo
3655 0U, // VLD4q8oddPseudo_UPD
3656 942173163U, // VLDMDDB_UPD
3657 2730775U, // VLDMDIA
3658 942172951U, // VLDMDIA_UPD
3659 0U, // VLDMQIA
3660 942173163U, // VLDMSDB_UPD
3661 2730775U, // VLDMSIA
3662 942172951U, // VLDMSIA_UPD
3663 2683310U, // VLDRD
3664 586158U, // VLDRH
3665 2683310U, // VLDRS
3666 2647159214U, // VLDR_FPCXTNS_off
3667 768143790U, // VLDR_FPCXTNS_post
3668 2714300846U, // VLDR_FPCXTNS_pre
3669 2647683502U, // VLDR_FPCXTS_off
3670 768668078U, // VLDR_FPCXTS_post
3671 2714825134U, // VLDR_FPCXTS_pre
3672 2782458286U, // VLDR_FPSCR_NZCVQC_off
3673 1708700078U, // VLDR_FPSCR_NZCVQC_post
3674 2849550766U, // VLDR_FPSCR_NZCVQC_pre
3675 2648732078U, // VLDR_FPSCR_off
3676 769716654U, // VLDR_FPSCR_post
3677 2715873710U, // VLDR_FPSCR_pre
3678 2783506862U, // VLDR_P0_off
3679 1709748654U, // VLDR_P0_post
3680 2850599342U, // VLDR_P0_pre
3681 2649780654U, // VLDR_VPR_off
3682 770765230U, // VLDR_VPR_post
3683 2716922286U, // VLDR_VPR_pre
3684 2732114U, // VLLDM
3685 2732114U, // VLLDM_T2
3686 2732149U, // VLSTM
3687 2732149U, // VLSTM_T2
3688 8451248U, // VMAXfd
3689 8451248U, // VMAXfq
3690 7926960U, // VMAXhd
3691 7926960U, // VMAXhq
3692 12121264U, // VMAXsv16i8
3693 11596976U, // VMAXsv2i32
3694 11072688U, // VMAXsv4i16
3695 11596976U, // VMAXsv4i32
3696 11072688U, // VMAXsv8i16
3697 12121264U, // VMAXsv8i8
3698 13694128U, // VMAXuv16i8
3699 13169840U, // VMAXuv2i32
3700 12645552U, // VMAXuv4i16
3701 13169840U, // VMAXuv4i32
3702 12645552U, // VMAXuv8i16
3703 13694128U, // VMAXuv8i8
3704 8450213U, // VMINfd
3705 8450213U, // VMINfq
3706 7925925U, // VMINhd
3707 7925925U, // VMINhq
3708 12120229U, // VMINsv16i8
3709 11595941U, // VMINsv2i32
3710 11071653U, // VMINsv4i16
3711 11595941U, // VMINsv4i32
3712 11071653U, // VMINsv8i16
3713 12120229U, // VMINsv8i8
3714 13693093U, // VMINuv16i8
3715 13168805U, // VMINuv2i32
3716 12644517U, // VMINuv4i16
3717 13168805U, // VMINuv4i32
3718 12644517U, // VMINuv8i16
3719 13693093U, // VMINuv8i8
3720 1282452285U, // VMLAD
3721 7908157U, // VMLAH
3722 11587410U, // VMLALslsv2i32
3723 11063122U, // VMLALslsv4i16
3724 13160274U, // VMLALsluv2i32
3725 12635986U, // VMLALsluv4i16
3726 11579218U, // VMLALsv2i64
3727 11054930U, // VMLALsv4i32
3728 12103506U, // VMLALsv8i16
3729 13152082U, // VMLALuv2i64
3730 12627794U, // VMLALuv4i32
3731 13676370U, // VMLALuv8i16
3732 8432445U, // VMLAS
3733 8432445U, // VMLAfd
3734 8432445U, // VMLAfq
3735 7908157U, // VMLAhd
3736 7908157U, // VMLAhq
3737 8440637U, // VMLAslfd
3738 8440637U, // VMLAslfq
3739 7916349U, // VMLAslhd
3740 7916349U, // VMLAslhq
3741 14207805U, // VMLAslv2i32
3742 14732093U, // VMLAslv4i16
3743 14207805U, // VMLAslv4i32
3744 14732093U, // VMLAslv8i16
3745 15248189U, // VMLAv16i8
3746 14199613U, // VMLAv2i32
3747 14723901U, // VMLAv4i16
3748 14199613U, // VMLAv4i32
3749 14723901U, // VMLAv8i16
3750 15248189U, // VMLAv8i8
3751 1282454080U, // VMLSD
3752 7909952U, // VMLSH
3753 11587627U, // VMLSLslsv2i32
3754 11063339U, // VMLSLslsv4i16
3755 13160491U, // VMLSLsluv2i32
3756 12636203U, // VMLSLsluv4i16
3757 11579435U, // VMLSLsv2i64
3758 11055147U, // VMLSLsv4i32
3759 12103723U, // VMLSLsv8i16
3760 13152299U, // VMLSLuv2i64
3761 12628011U, // VMLSLuv4i32
3762 13676587U, // VMLSLuv8i16
3763 8434240U, // VMLSS
3764 8434240U, // VMLSfd
3765 8434240U, // VMLSfq
3766 7909952U, // VMLShd
3767 7909952U, // VMLShq
3768 8442432U, // VMLSslfd
3769 8442432U, // VMLSslfq
3770 7918144U, // VMLSslhd
3771 7918144U, // VMLSslhq
3772 14209600U, // VMLSslv2i32
3773 14733888U, // VMLSslv4i16
3774 14209600U, // VMLSslv4i32
3775 14733888U, // VMLSslv8i16
3776 15249984U, // VMLSv16i8
3777 14201408U, // VMLSv2i32
3778 14725696U, // VMLSv4i16
3779 14201408U, // VMLSv4i32
3780 14725696U, // VMLSv8i16
3781 15249984U, // VMLSv8i8
3782 1010394554U, // VMMLA
3783 1282438227U, // VMOVD
3784 2683987U, // VMOVDRR
3785 942753187U, // VMOVH
3786 7894099U, // VMOVHR
3787 11563084U, // VMOVLsv2i64
3788 11038796U, // VMOVLsv4i32
3789 12087372U, // VMOVLsv8i16
3790 13135948U, // VMOVLuv2i64
3791 12611660U, // VMOVLuv4i32
3792 13660236U, // VMOVLuv8i16
3793 962621702U, // VMOVNv2i32
3794 14184710U, // VMOVNv4i16
3795 14708998U, // VMOVNv8i8
3796 7894099U, // VMOVRH
3797 2683987U, // VMOVRRD
3798 2667603U, // VMOVRRS
3799 2651219U, // VMOVRS
3800 8418387U, // VMOVS
3801 2651219U, // VMOVSR
3802 2667603U, // VMOVSRR
3803 15234131U, // VMOVv16i8
3804 2103473235U, // VMOVv1i64
3805 8418387U, // VMOVv2f32
3806 14185555U, // VMOVv2i32
3807 2103473235U, // VMOVv2i64
3808 8418387U, // VMOVv4f32
3809 14709843U, // VMOVv4i16
3810 14185555U, // VMOVv4i32
3811 14709843U, // VMOVv8i16
3812 15234131U, // VMOVv8i8
3813 2732642U, // VMRS
3814 2732642U, // VMRS_FPCXTNS
3815 2732642U, // VMRS_FPCXTS
3816 2732642U, // VMRS_FPEXC
3817 2732642U, // VMRS_FPINST
3818 2732642U, // VMRS_FPINST2
3819 2650722U, // VMRS_FPSCR_NZCVQC
3820 2732642U, // VMRS_FPSID
3821 2732642U, // VMRS_MVFR0
3822 2732642U, // VMRS_MVFR1
3823 2732642U, // VMRS_MVFR2
3824 2650722U, // VMRS_P0
3825 2732642U, // VMRS_VPR
3826 31568374U, // VMSR
3827 29995510U, // VMSR_FPCXTNS
3828 30519798U, // VMSR_FPCXTS
3829 33141238U, // VMSR_FPEXC
3830 33665526U, // VMSR_FPINST
3831 34189814U, // VMSR_FPINST2
3832 970486262U, // VMSR_FPSCR_NZCVQC
3833 34714102U, // VMSR_FPSID
3834 971534838U, // VMSR_P0
3835 32616950U, // VMSR_VPR
3836 1282469959U, // VMULD
3837 7925831U, // VMULH
3838 942752610U, // VMULLp64
3839 24178680U, // VMULLp8
3840 11579384U, // VMULLslsv2i32
3841 11055096U, // VMULLslsv4i16
3842 13152248U, // VMULLsluv2i32
3843 12627960U, // VMULLsluv4i16
3844 11595768U, // VMULLsv2i64
3845 11071480U, // VMULLsv4i32
3846 12120056U, // VMULLsv8i16
3847 13168632U, // VMULLuv2i64
3848 12644344U, // VMULLuv4i32
3849 13692920U, // VMULLuv8i16
3850 8450119U, // VMULS
3851 8450119U, // VMULfd
3852 8450119U, // VMULfq
3853 7925831U, // VMULhd
3854 7925831U, // VMULhq
3855 24178759U, // VMULpd
3856 24178759U, // VMULpq
3857 8433735U, // VMULslfd
3858 8433735U, // VMULslfq
3859 7909447U, // VMULslhd
3860 7909447U, // VMULslhq
3861 14200903U, // VMULslv2i32
3862 14725191U, // VMULslv4i16
3863 14200903U, // VMULslv4i32
3864 14725191U, // VMULslv8i16
3865 15265863U, // VMULv16i8
3866 14217287U, // VMULv2i32
3867 14741575U, // VMULv4i16
3868 14217287U, // VMULv4i32
3869 14741575U, // VMULv8i16
3870 15265863U, // VMULv8i8
3871 2650362U, // VMVNd
3872 2650362U, // VMVNq
3873 14184698U, // VMVNv2i32
3874 14708986U, // VMVNv4i16
3875 14184698U, // VMVNv4i32
3876 14708986U, // VMVNv8i16
3877 1282436620U, // VNEGD
3878 7892492U, // VNEGH
3879 8416780U, // VNEGS
3880 8416780U, // VNEGf32q
3881 8416780U, // VNEGfd
3882 7892492U, // VNEGhd
3883 7892492U, // VNEGhq
3884 11038220U, // VNEGs16d
3885 11038220U, // VNEGs16q
3886 11562508U, // VNEGs32d
3887 11562508U, // VNEGs32q
3888 12086796U, // VNEGs8d
3889 12086796U, // VNEGs8q
3890 1282452279U, // VNMLAD
3891 7908151U, // VNMLAH
3892 8432439U, // VNMLAS
3893 1282454074U, // VNMLSD
3894 7909946U, // VNMLSH
3895 8434234U, // VNMLSS
3896 1282469953U, // VNMULD
3897 7925825U, // VNMULH
3898 8450113U, // VNMULS
3899 2683082U, // VORNd
3900 2683082U, // VORNq
3901 2683366U, // VORRd
3902 14217702U, // VORRiv2i32
3903 14741990U, // VORRiv4i16
3904 14217702U, // VORRiv4i32
3905 14741990U, // VORRiv8i16
3906 2683366U, // VORRq
3907 12119863U, // VPADALsv16i8
3908 11595575U, // VPADALsv2i32
3909 11071287U, // VPADALsv4i16
3910 11595575U, // VPADALsv4i32
3911 11071287U, // VPADALsv8i16
3912 12119863U, // VPADALsv8i8
3913 13692727U, // VPADALuv16i8
3914 13168439U, // VPADALuv2i32
3915 12644151U, // VPADALuv4i16
3916 13168439U, // VPADALuv4i32
3917 12644151U, // VPADALuv8i16
3918 13692727U, // VPADALuv8i8
3919 12087155U, // VPADDLsv16i8
3920 11562867U, // VPADDLsv2i32
3921 11038579U, // VPADDLsv4i16
3922 11562867U, // VPADDLsv4i32
3923 11038579U, // VPADDLsv8i16
3924 12087155U, // VPADDLsv8i8
3925 13660019U, // VPADDLuv16i8
3926 13135731U, // VPADDLuv2i32
3927 12611443U, // VPADDLuv4i16
3928 13135731U, // VPADDLuv4i32
3929 12611443U, // VPADDLuv8i16
3930 13660019U, // VPADDLuv8i8
3931 8449396U, // VPADDf
3932 7925108U, // VPADDh
3933 14740852U, // VPADDi16
3934 14216564U, // VPADDi32
3935 15265140U, // VPADDi8
3936 8451242U, // VPMAXf
3937 7926954U, // VPMAXh
3938 11072682U, // VPMAXs16
3939 11596970U, // VPMAXs32
3940 12121258U, // VPMAXs8
3941 12645546U, // VPMAXu16
3942 13169834U, // VPMAXu32
3943 13694122U, // VPMAXu8
3944 8450207U, // VPMINf
3945 7925919U, // VPMINh
3946 11071647U, // VPMINs16
3947 11595935U, // VPMINs32
3948 12120223U, // VPMINs8
3949 12644511U, // VPMINu16
3950 13168799U, // VPMINu32
3951 13693087U, // VPMINu8
3952 12087839U, // VQABSv16i8
3953 11563551U, // VQABSv2i32
3954 11039263U, // VQABSv4i16
3955 11563551U, // VQABSv4i32
3956 11039263U, // VQABSv8i16
3957 12087839U, // VQABSv8i8
3958 12119418U, // VQADDsv16i8
3959 974712186U, // VQADDsv1i64
3960 11595130U, // VQADDsv2i32
3961 974712186U, // VQADDsv2i64
3962 11070842U, // VQADDsv4i16
3963 11595130U, // VQADDsv4i32
3964 11070842U, // VQADDsv8i16
3965 12119418U, // VQADDsv8i8
3966 13692282U, // VQADDuv16i8
3967 22605178U, // VQADDuv1i64
3968 13167994U, // VQADDuv2i32
3969 22605178U, // VQADDuv2i64
3970 12643706U, // VQADDuv4i16
3971 13167994U, // VQADDuv4i32
3972 12643706U, // VQADDuv8i16
3973 13692282U, // VQADDuv8i8
3974 11587390U, // VQDMLALslv2i32
3975 11063102U, // VQDMLALslv4i16
3976 11579198U, // VQDMLALv2i64
3977 11054910U, // VQDMLALv4i32
3978 11587619U, // VQDMLSLslv2i32
3979 11063331U, // VQDMLSLslv4i16
3980 11579427U, // VQDMLSLv2i64
3981 11055139U, // VQDMLSLv4i32
3982 11578986U, // VQDMULHslv2i32
3983 11054698U, // VQDMULHslv4i16
3984 11578986U, // VQDMULHslv4i32
3985 11054698U, // VQDMULHslv8i16
3986 11595370U, // VQDMULHv2i32
3987 11071082U, // VQDMULHv4i16
3988 11595370U, // VQDMULHv4i32
3989 11071082U, // VQDMULHv8i16
3990 11579364U, // VQDMULLslv2i32
3991 11055076U, // VQDMULLslv4i16
3992 11595748U, // VQDMULLv2i64
3993 11071460U, // VQDMULLv4i32
3994 974680306U, // VQMOVNsuv2i32
3995 11563250U, // VQMOVNsuv4i16
3996 11038962U, // VQMOVNsuv8i8
3997 974680319U, // VQMOVNsv2i32
3998 11563263U, // VQMOVNsv4i16
3999 11038975U, // VQMOVNsv8i8
4000 22573311U, // VQMOVNuv2i32
4001 13136127U, // VQMOVNuv4i16
4002 12611839U, // VQMOVNuv8i8
4003 12086790U, // VQNEGv16i8
4004 11562502U, // VQNEGv2i32
4005 11038214U, // VQNEGv4i16
4006 11562502U, // VQNEGv4i32
4007 11038214U, // VQNEGv8i16
4008 12086790U, // VQNEGv8i8
4009 11587110U, // VQRDMLAHslv2i32
4010 11062822U, // VQRDMLAHslv4i16
4011 11587110U, // VQRDMLAHslv4i32
4012 11062822U, // VQRDMLAHslv8i16
4013 11578918U, // VQRDMLAHv2i32
4014 11054630U, // VQRDMLAHv4i16
4015 11578918U, // VQRDMLAHv4i32
4016 11054630U, // VQRDMLAHv8i16
4017 11587239U, // VQRDMLSHslv2i32
4018 11062951U, // VQRDMLSHslv4i16
4019 11587239U, // VQRDMLSHslv4i32
4020 11062951U, // VQRDMLSHslv8i16
4021 11579047U, // VQRDMLSHv2i32
4022 11054759U, // VQRDMLSHv4i16
4023 11579047U, // VQRDMLSHv4i32
4024 11054759U, // VQRDMLSHv8i16
4025 11578994U, // VQRDMULHslv2i32
4026 11054706U, // VQRDMULHslv4i16
4027 11578994U, // VQRDMULHslv4i32
4028 11054706U, // VQRDMULHslv8i16
4029 11595378U, // VQRDMULHv2i32
4030 11071090U, // VQRDMULHv4i16
4031 11595378U, // VQRDMULHv4i32
4032 11071090U, // VQRDMULHv8i16
4033 12119971U, // VQRSHLsv16i8
4034 974712739U, // VQRSHLsv1i64
4035 11595683U, // VQRSHLsv2i32
4036 974712739U, // VQRSHLsv2i64
4037 11071395U, // VQRSHLsv4i16
4038 11595683U, // VQRSHLsv4i32
4039 11071395U, // VQRSHLsv8i16
4040 12119971U, // VQRSHLsv8i8
4041 13692835U, // VQRSHLuv16i8
4042 22605731U, // VQRSHLuv1i64
4043 13168547U, // VQRSHLuv2i32
4044 22605731U, // VQRSHLuv2i64
4045 12644259U, // VQRSHLuv4i16
4046 13168547U, // VQRSHLuv4i32
4047 12644259U, // VQRSHLuv8i16
4048 13692835U, // VQRSHLuv8i8
4049 974713013U, // VQRSHRNsv2i32
4050 11595957U, // VQRSHRNsv4i16
4051 11071669U, // VQRSHRNsv8i8
4052 22606005U, // VQRSHRNuv2i32
4053 13168821U, // VQRSHRNuv4i16
4054 12644533U, // VQRSHRNuv8i8
4055 974713065U, // VQRSHRUNv2i32
4056 11596009U, // VQRSHRUNv4i16
4057 11071721U, // VQRSHRUNv8i8
4058 12119958U, // VQSHLsiv16i8
4059 974712726U, // VQSHLsiv1i64
4060 11595670U, // VQSHLsiv2i32
4061 974712726U, // VQSHLsiv2i64
4062 11071382U, // VQSHLsiv4i16
4063 11595670U, // VQSHLsiv4i32
4064 11071382U, // VQSHLsiv8i16
4065 12119958U, // VQSHLsiv8i8
4066 12121038U, // VQSHLsuv16i8
4067 974713806U, // VQSHLsuv1i64
4068 11596750U, // VQSHLsuv2i32
4069 974713806U, // VQSHLsuv2i64
4070 11072462U, // VQSHLsuv4i16
4071 11596750U, // VQSHLsuv4i32
4072 11072462U, // VQSHLsuv8i16
4073 12121038U, // VQSHLsuv8i8
4074 12119958U, // VQSHLsv16i8
4075 974712726U, // VQSHLsv1i64
4076 11595670U, // VQSHLsv2i32
4077 974712726U, // VQSHLsv2i64
4078 11071382U, // VQSHLsv4i16
4079 11595670U, // VQSHLsv4i32
4080 11071382U, // VQSHLsv8i16
4081 12119958U, // VQSHLsv8i8
4082 13692822U, // VQSHLuiv16i8
4083 22605718U, // VQSHLuiv1i64
4084 13168534U, // VQSHLuiv2i32
4085 22605718U, // VQSHLuiv2i64
4086 12644246U, // VQSHLuiv4i16
4087 13168534U, // VQSHLuiv4i32
4088 12644246U, // VQSHLuiv8i16
4089 13692822U, // VQSHLuiv8i8
4090 13692822U, // VQSHLuv16i8
4091 22605718U, // VQSHLuv1i64
4092 13168534U, // VQSHLuv2i32
4093 22605718U, // VQSHLuv2i64
4094 12644246U, // VQSHLuv4i16
4095 13168534U, // VQSHLuv4i32
4096 12644246U, // VQSHLuv8i16
4097 13692822U, // VQSHLuv8i8
4098 974713006U, // VQSHRNsv2i32
4099 11595950U, // VQSHRNsv4i16
4100 11071662U, // VQSHRNsv8i8
4101 22605998U, // VQSHRNuv2i32
4102 13168814U, // VQSHRNuv4i16
4103 12644526U, // VQSHRNuv8i8
4104 974713057U, // VQSHRUNv2i32
4105 11596001U, // VQSHRUNv4i16
4106 11071713U, // VQSHRUNv8i8
4107 12119256U, // VQSUBsv16i8
4108 974712024U, // VQSUBsv1i64
4109 11594968U, // VQSUBsv2i32
4110 974712024U, // VQSUBsv2i64
4111 11070680U, // VQSUBsv4i16
4112 11594968U, // VQSUBsv4i32
4113 11070680U, // VQSUBsv8i16
4114 12119256U, // VQSUBsv8i8
4115 13692120U, // VQSUBuv16i8
4116 22605016U, // VQSUBuv1i64
4117 13167832U, // VQSUBuv2i32
4118 22605016U, // VQSUBuv2i64
4119 12643544U, // VQSUBuv4i16
4120 13167832U, // VQSUBuv4i32
4121 12643544U, // VQSUBuv8i16
4122 13692120U, // VQSUBuv8i8
4123 962654352U, // VRADDHNv2i32
4124 14217360U, // VRADDHNv4i16
4125 14741648U, // VRADDHNv8i8
4126 13135328U, // VRECPEd
4127 8416736U, // VRECPEfd
4128 8416736U, // VRECPEfq
4129 7892448U, // VRECPEhd
4130 7892448U, // VRECPEhq
4131 13135328U, // VRECPEq
4132 8450651U, // VRECPSfd
4133 8450651U, // VRECPSfq
4134 7926363U, // VRECPShd
4135 7926363U, // VRECPShq
4136 1599992U, // VREV16d8
4137 1599992U, // VREV16q8
4138 551193U, // VREV32d16
4139 1599769U, // VREV32d8
4140 551193U, // VREV32q16
4141 1599769U, // VREV32q8
4142 551279U, // VREV64d16
4143 1075567U, // VREV64d32
4144 1599855U, // VREV64d8
4145 551279U, // VREV64q16
4146 1075567U, // VREV64q32
4147 1599855U, // VREV64q8
4148 12119399U, // VRHADDsv16i8
4149 11595111U, // VRHADDsv2i32
4150 11070823U, // VRHADDsv4i16
4151 11595111U, // VRHADDsv4i32
4152 11070823U, // VRHADDsv8i16
4153 12119399U, // VRHADDsv8i8
4154 13692263U, // VRHADDuv16i8
4155 13167975U, // VRHADDuv2i32
4156 12643687U, // VRHADDuv4i16
4157 13167975U, // VRHADDuv4i32
4158 12643687U, // VRHADDuv8i16
4159 13692263U, // VRHADDuv8i8
4160 942752490U, // VRINTAD
4161 942753012U, // VRINTAH
4162 942752139U, // VRINTANDf
4163 942753012U, // VRINTANDh
4164 942752139U, // VRINTANQf
4165 942753012U, // VRINTANQh
4166 942752139U, // VRINTAS
4167 942752538U, // VRINTMD
4168 942753093U, // VRINTMH
4169 942752198U, // VRINTMNDf
4170 942753093U, // VRINTMNDh
4171 942752198U, // VRINTMNQf
4172 942753093U, // VRINTMNQh
4173 942752198U, // VRINTMS
4174 942752550U, // VRINTND
4175 942753105U, // VRINTNH
4176 942752210U, // VRINTNNDf
4177 942753105U, // VRINTNNDh
4178 942752210U, // VRINTNNQf
4179 942753105U, // VRINTNNQh
4180 942752210U, // VRINTNS
4181 942752562U, // VRINTPD
4182 942753117U, // VRINTPH
4183 942752222U, // VRINTPNDf
4184 942753117U, // VRINTPNDh
4185 942752222U, // VRINTPNQf
4186 942753117U, // VRINTPNQh
4187 942752222U, // VRINTPS
4188 1282437633U, // VRINTRD
4189 7893505U, // VRINTRH
4190 8417793U, // VRINTRS
4191 1282438607U, // VRINTXD
4192 7894479U, // VRINTXH
4193 942752270U, // VRINTXNDf
4194 942753175U, // VRINTXNDh
4195 942752270U, // VRINTXNQf
4196 942753175U, // VRINTXNQh
4197 8418767U, // VRINTXS
4198 1282438657U, // VRINTZD
4199 7894529U, // VRINTZH
4200 942752282U, // VRINTZNDf
4201 942753198U, // VRINTZNDh
4202 942752282U, // VRINTZNQf
4203 942753198U, // VRINTZNQh
4204 8418817U, // VRINTZS
4205 12119978U, // VRSHLsv16i8
4206 974712746U, // VRSHLsv1i64
4207 11595690U, // VRSHLsv2i32
4208 974712746U, // VRSHLsv2i64
4209 11071402U, // VRSHLsv4i16
4210 11595690U, // VRSHLsv4i32
4211 11071402U, // VRSHLsv8i16
4212 12119978U, // VRSHLsv8i8
4213 13692842U, // VRSHLuv16i8
4214 22605738U, // VRSHLuv1i64
4215 13168554U, // VRSHLuv2i32
4216 22605738U, // VRSHLuv2i64
4217 12644266U, // VRSHLuv4i16
4218 13168554U, // VRSHLuv4i32
4219 12644266U, // VRSHLuv8i16
4220 13692842U, // VRSHLuv8i8
4221 962654397U, // VRSHRNv2i32
4222 14217405U, // VRSHRNv4i16
4223 14741693U, // VRSHRNv8i8
4224 12120518U, // VRSHRsv16i8
4225 974713286U, // VRSHRsv1i64
4226 11596230U, // VRSHRsv2i32
4227 974713286U, // VRSHRsv2i64
4228 11071942U, // VRSHRsv4i16
4229 11596230U, // VRSHRsv4i32
4230 11071942U, // VRSHRsv8i16
4231 12120518U, // VRSHRsv8i8
4232 13693382U, // VRSHRuv16i8
4233 22606278U, // VRSHRuv1i64
4234 13169094U, // VRSHRuv2i32
4235 22606278U, // VRSHRuv2i64
4236 12644806U, // VRSHRuv4i16
4237 13169094U, // VRSHRuv4i32
4238 12644806U, // VRSHRuv8i16
4239 13693382U, // VRSHRuv8i8
4240 13135341U, // VRSQRTEd
4241 8416749U, // VRSQRTEfd
4242 8416749U, // VRSQRTEfq
4243 7892461U, // VRSQRTEhd
4244 7892461U, // VRSQRTEhq
4245 13135341U, // VRSQRTEq
4246 8450673U, // VRSQRTSfd
4247 8450673U, // VRSQRTSfq
4248 7926385U, // VRSQRTShd
4249 7926385U, // VRSQRTShq
4250 12102499U, // VRSRAsv16i8
4251 907586403U, // VRSRAsv1i64
4252 11578211U, // VRSRAsv2i32
4253 907586403U, // VRSRAsv2i64
4254 11053923U, // VRSRAsv4i16
4255 11578211U, // VRSRAsv4i32
4256 11053923U, // VRSRAsv8i16
4257 12102499U, // VRSRAsv8i8
4258 13675363U, // VRSRAuv16i8
4259 22588259U, // VRSRAuv1i64
4260 13151075U, // VRSRAuv2i32
4261 22588259U, // VRSRAuv2i64
4262 12626787U, // VRSRAuv4i16
4263 13151075U, // VRSRAuv4i32
4264 12626787U, // VRSRAuv8i16
4265 13675363U, // VRSRAuv8i8
4266 962654337U, // VRSUBHNv2i32
4267 14217345U, // VRSUBHNv4i16
4268 14741633U, // VRSUBHNv8i8
4269 2888421478U, // VSCCLRMD
4270 2888421478U, // VSCCLRMS
4271 1010394796U, // VSDOTD
4272 1010394796U, // VSDOTDI
4273 1010394796U, // VSDOTQ
4274 1010394796U, // VSDOTQI
4275 942752574U, // VSELEQD
4276 942753129U, // VSELEQH
4277 942752234U, // VSELEQS
4278 942752502U, // VSELGED
4279 942753035U, // VSELGEH
4280 942752162U, // VSELGES
4281 942752598U, // VSELGTD
4282 942753163U, // VSELGTH
4283 942752258U, // VSELGTS
4284 942752586U, // VSELVSD
4285 942753151U, // VSELVSH
4286 942752246U, // VSELVSS
4287 570451U, // VSETLNi16
4288 1094739U, // VSETLNi32
4289 1619027U, // VSETLNi8
4290 14741465U, // VSHLLi16
4291 14217177U, // VSHLLi32
4292 15265753U, // VSHLLi8
4293 11595737U, // VSHLLsv2i64
4294 11071449U, // VSHLLsv4i32
4295 12120025U, // VSHLLsv8i16
4296 13168601U, // VSHLLuv2i64
4297 12644313U, // VSHLLuv4i32
4298 13692889U, // VSHLLuv8i16
4299 15265712U, // VSHLiv16i8
4300 962654128U, // VSHLiv1i64
4301 14217136U, // VSHLiv2i32
4302 962654128U, // VSHLiv2i64
4303 14741424U, // VSHLiv4i16
4304 14217136U, // VSHLiv4i32
4305 14741424U, // VSHLiv8i16
4306 15265712U, // VSHLiv8i8
4307 12119984U, // VSHLsv16i8
4308 974712752U, // VSHLsv1i64
4309 11595696U, // VSHLsv2i32
4310 974712752U, // VSHLsv2i64
4311 11071408U, // VSHLsv4i16
4312 11595696U, // VSHLsv4i32
4313 11071408U, // VSHLsv8i16
4314 12119984U, // VSHLsv8i8
4315 13692848U, // VSHLuv16i8
4316 22605744U, // VSHLuv1i64
4317 13168560U, // VSHLuv2i32
4318 22605744U, // VSHLuv2i64
4319 12644272U, // VSHLuv4i16
4320 13168560U, // VSHLuv4i32
4321 12644272U, // VSHLuv8i16
4322 13692848U, // VSHLuv8i8
4323 962654404U, // VSHRNv2i32
4324 14217412U, // VSHRNv4i16
4325 14741700U, // VSHRNv8i8
4326 12120524U, // VSHRsv16i8
4327 974713292U, // VSHRsv1i64
4328 11596236U, // VSHRsv2i32
4329 974713292U, // VSHRsv2i64
4330 11071948U, // VSHRsv4i16
4331 11596236U, // VSHRsv4i32
4332 11071948U, // VSHRsv8i16
4333 12120524U, // VSHRsv8i8
4334 13693388U, // VSHRuv16i8
4335 22606284U, // VSHRuv1i64
4336 13169100U, // VSHRuv2i32
4337 22606284U, // VSHRuv2i64
4338 12644812U, // VSHRuv4i16
4339 13169100U, // VSHRuv4i32
4340 12644812U, // VSHRuv8i16
4341 13693388U, // VSHRuv8i8
4342 35713969U, // VSHTOD
4343 1291908017U, // VSHTOH
4344 36238257U, // VSHTOS
4345 1244689329U, // VSITOD
4346 1245213617U, // VSITOH
4347 1226339249U, // VSITOS
4348 1617681U, // VSLIv16i8
4349 15773457U, // VSLIv1i64
4350 1093393U, // VSLIv2i32
4351 15773457U, // VSLIv2i64
4352 569105U, // VSLIv4i16
4353 1093393U, // VSLIv4i32
4354 569105U, // VSLIv8i16
4355 1617681U, // VSLIv8i8
4356 1311830961U, // VSLTOD
4357 1312355249U, // VSLTOH
4358 1293480881U, // VSLTOS
4359 1010394774U, // VSMMLA
4360 1282438000U, // VSQRTD
4361 7893872U, // VSQRTH
4362 8418160U, // VSQRTS
4363 12102505U, // VSRAsv16i8
4364 907586409U, // VSRAsv1i64
4365 11578217U, // VSRAsv2i32
4366 907586409U, // VSRAsv2i64
4367 11053929U, // VSRAsv4i16
4368 11578217U, // VSRAsv4i32
4369 11053929U, // VSRAsv8i16
4370 12102505U, // VSRAsv8i8
4371 13675369U, // VSRAuv16i8
4372 22588265U, // VSRAuv1i64
4373 13151081U, // VSRAuv2i32
4374 22588265U, // VSRAuv2i64
4375 12626793U, // VSRAuv4i16
4376 13151081U, // VSRAuv4i32
4377 12626793U, // VSRAuv8i16
4378 13675369U, // VSRAuv8i8
4379 1617686U, // VSRIv16i8
4380 15773462U, // VSRIv1i64
4381 1093398U, // VSRIv2i32
4382 15773462U, // VSRIv2i64
4383 569110U, // VSRIv4i16
4384 1093398U, // VSRIv4i32
4385 569110U, // VSRIv8i16
4386 1617686U, // VSRIv8i8
4387 900770063U, // VST1LNd16
4388 2981234959U, // VST1LNd16_UPD
4389 901294351U, // VST1LNd32
4390 2981759247U, // VST1LNd32_UPD
4391 901818639U, // VST1LNd8
4392 2982283535U, // VST1LNd8_UPD
4393 0U, // VST1LNq16Pseudo
4394 0U, // VST1LNq16Pseudo_UPD
4395 0U, // VST1LNq32Pseudo
4396 0U, // VST1LNq32Pseudo_UPD
4397 0U, // VST1LNq8Pseudo
4398 0U, // VST1LNq8Pseudo_UPD
4399 3020482831U, // VST1d16
4400 3087591695U, // VST1d16Q
4401 0U, // VST1d16QPseudo
4402 0U, // VST1d16QPseudoWB_fixed
4403 0U, // VST1d16QPseudoWB_register
4404 3154684175U, // VST1d16Qwb_fixed
4405 3221801231U, // VST1d16Qwb_register
4406 3288918287U, // VST1d16T
4407 0U, // VST1d16TPseudo
4408 0U, // VST1d16TPseudoWB_fixed
4409 0U, // VST1d16TPseudoWB_register
4410 3356010767U, // VST1d16Twb_fixed
4411 3423127823U, // VST1d16Twb_register
4412 3490228495U, // VST1d16wb_fixed
4413 3557345551U, // VST1d16wb_register
4414 3021007119U, // VST1d32
4415 3088115983U, // VST1d32Q
4416 0U, // VST1d32QPseudo
4417 0U, // VST1d32QPseudoWB_fixed
4418 0U, // VST1d32QPseudoWB_register
4419 3155208463U, // VST1d32Qwb_fixed
4420 3222325519U, // VST1d32Qwb_register
4421 3289442575U, // VST1d32T
4422 0U, // VST1d32TPseudo
4423 0U, // VST1d32TPseudoWB_fixed
4424 0U, // VST1d32TPseudoWB_register
4425 3356535055U, // VST1d32Twb_fixed
4426 3423652111U, // VST1d32Twb_register
4427 3490752783U, // VST1d32wb_fixed
4428 3557869839U, // VST1d32wb_register
4429 3035687183U, // VST1d64
4430 3102796047U, // VST1d64Q
4431 0U, // VST1d64QPseudo
4432 0U, // VST1d64QPseudoWB_fixed
4433 0U, // VST1d64QPseudoWB_register
4434 3169888527U, // VST1d64Qwb_fixed
4435 3237005583U, // VST1d64Qwb_register
4436 3304122639U, // VST1d64T
4437 0U, // VST1d64TPseudo
4438 0U, // VST1d64TPseudoWB_fixed
4439 0U, // VST1d64TPseudoWB_register
4440 3371215119U, // VST1d64Twb_fixed
4441 3438332175U, // VST1d64Twb_register
4442 3505432847U, // VST1d64wb_fixed
4443 3572549903U, // VST1d64wb_register
4444 3021531407U, // VST1d8
4445 3088640271U, // VST1d8Q
4446 0U, // VST1d8QPseudo
4447 0U, // VST1d8QPseudoWB_fixed
4448 0U, // VST1d8QPseudoWB_register
4449 3155732751U, // VST1d8Qwb_fixed
4450 3222849807U, // VST1d8Qwb_register
4451 3289966863U, // VST1d8T
4452 0U, // VST1d8TPseudo
4453 0U, // VST1d8TPseudoWB_fixed
4454 0U, // VST1d8TPseudoWB_register
4455 3357059343U, // VST1d8Twb_fixed
4456 3424176399U, // VST1d8Twb_register
4457 3491277071U, // VST1d8wb_fixed
4458 3558394127U, // VST1d8wb_register
4459 3624462607U, // VST1q16
4460 0U, // VST1q16HighQPseudo
4461 0U, // VST1q16HighQPseudo_UPD
4462 0U, // VST1q16HighTPseudo
4463 0U, // VST1q16HighTPseudo_UPD
4464 0U, // VST1q16LowQPseudo_UPD
4465 0U, // VST1q16LowTPseudo_UPD
4466 3691555087U, // VST1q16wb_fixed
4467 3758672143U, // VST1q16wb_register
4468 3624986895U, // VST1q32
4469 0U, // VST1q32HighQPseudo
4470 0U, // VST1q32HighQPseudo_UPD
4471 0U, // VST1q32HighTPseudo
4472 0U, // VST1q32HighTPseudo_UPD
4473 0U, // VST1q32LowQPseudo_UPD
4474 0U, // VST1q32LowTPseudo_UPD
4475 3692079375U, // VST1q32wb_fixed
4476 3759196431U, // VST1q32wb_register
4477 3639666959U, // VST1q64
4478 0U, // VST1q64HighQPseudo
4479 0U, // VST1q64HighQPseudo_UPD
4480 0U, // VST1q64HighTPseudo
4481 0U, // VST1q64HighTPseudo_UPD
4482 0U, // VST1q64LowQPseudo_UPD
4483 0U, // VST1q64LowTPseudo_UPD
4484 3706759439U, // VST1q64wb_fixed
4485 3773876495U, // VST1q64wb_register
4486 3625511183U, // VST1q8
4487 0U, // VST1q8HighQPseudo
4488 0U, // VST1q8HighQPseudo_UPD
4489 0U, // VST1q8HighTPseudo
4490 0U, // VST1q8HighTPseudo_UPD
4491 0U, // VST1q8LowQPseudo_UPD
4492 0U, // VST1q8LowTPseudo_UPD
4493 3692603663U, // VST1q8wb_fixed
4494 3759720719U, // VST1q8wb_register
4495 900778320U, // VST2LNd16
4496 0U, // VST2LNd16Pseudo
4497 0U, // VST2LNd16Pseudo_UPD
4498 2981407056U, // VST2LNd16_UPD
4499 901302608U, // VST2LNd32
4500 0U, // VST2LNd32Pseudo
4501 0U, // VST2LNd32Pseudo_UPD
4502 2981931344U, // VST2LNd32_UPD
4503 901826896U, // VST2LNd8
4504 0U, // VST2LNd8Pseudo
4505 0U, // VST2LNd8Pseudo_UPD
4506 2982455632U, // VST2LNd8_UPD
4507 900778320U, // VST2LNq16
4508 0U, // VST2LNq16Pseudo
4509 0U, // VST2LNq16Pseudo_UPD
4510 2981407056U, // VST2LNq16_UPD
4511 901302608U, // VST2LNq32
4512 0U, // VST2LNq32Pseudo
4513 0U, // VST2LNq32Pseudo_UPD
4514 2981931344U, // VST2LNq32_UPD
4515 3825789264U, // VST2b16
4516 3892881744U, // VST2b16wb_fixed
4517 3959998800U, // VST2b16wb_register
4518 3826313552U, // VST2b32
4519 3893406032U, // VST2b32wb_fixed
4520 3960523088U, // VST2b32wb_register
4521 3826837840U, // VST2b8
4522 3893930320U, // VST2b8wb_fixed
4523 3961047376U, // VST2b8wb_register
4524 3624462672U, // VST2d16
4525 3691555152U, // VST2d16wb_fixed
4526 3758672208U, // VST2d16wb_register
4527 3624986960U, // VST2d32
4528 3692079440U, // VST2d32wb_fixed
4529 3759196496U, // VST2d32wb_register
4530 3625511248U, // VST2d8
4531 3692603728U, // VST2d8wb_fixed
4532 3759720784U, // VST2d8wb_register
4533 3087591760U, // VST2q16
4534 0U, // VST2q16Pseudo
4535 0U, // VST2q16PseudoWB_fixed
4536 0U, // VST2q16PseudoWB_register
4537 3154684240U, // VST2q16wb_fixed
4538 3221801296U, // VST2q16wb_register
4539 3088116048U, // VST2q32
4540 0U, // VST2q32Pseudo
4541 0U, // VST2q32PseudoWB_fixed
4542 0U, // VST2q32PseudoWB_register
4543 3155208528U, // VST2q32wb_fixed
4544 3222325584U, // VST2q32wb_register
4545 3088640336U, // VST2q8
4546 0U, // VST2q8Pseudo
4547 0U, // VST2q8PseudoWB_fixed
4548 0U, // VST2q8PseudoWB_register
4549 3155732816U, // VST2q8wb_fixed
4550 3222849872U, // VST2q8wb_register
4551 900860261U, // VST3LNd16
4552 0U, // VST3LNd16Pseudo
4553 0U, // VST3LNd16Pseudo_UPD
4554 2981431653U, // VST3LNd16_UPD
4555 901384549U, // VST3LNd32
4556 0U, // VST3LNd32Pseudo
4557 0U, // VST3LNd32Pseudo_UPD
4558 2981955941U, // VST3LNd32_UPD
4559 901908837U, // VST3LNd8
4560 0U, // VST3LNd8Pseudo
4561 0U, // VST3LNd8Pseudo_UPD
4562 2982480229U, // VST3LNd8_UPD
4563 900860261U, // VST3LNq16
4564 0U, // VST3LNq16Pseudo
4565 0U, // VST3LNq16Pseudo_UPD
4566 2981431653U, // VST3LNq16_UPD
4567 901384549U, // VST3LNq32
4568 0U, // VST3LNq32Pseudo
4569 0U, // VST3LNq32Pseudo_UPD
4570 2981955941U, // VST3LNq32_UPD
4571 900778341U, // VST3d16
4572 0U, // VST3d16Pseudo
4573 0U, // VST3d16Pseudo_UPD
4574 2981407077U, // VST3d16_UPD
4575 901302629U, // VST3d32
4576 0U, // VST3d32Pseudo
4577 0U, // VST3d32Pseudo_UPD
4578 2981931365U, // VST3d32_UPD
4579 901826917U, // VST3d8
4580 0U, // VST3d8Pseudo
4581 0U, // VST3d8Pseudo_UPD
4582 2982455653U, // VST3d8_UPD
4583 900778341U, // VST3q16
4584 0U, // VST3q16Pseudo_UPD
4585 2981407077U, // VST3q16_UPD
4586 0U, // VST3q16oddPseudo
4587 0U, // VST3q16oddPseudo_UPD
4588 901302629U, // VST3q32
4589 0U, // VST3q32Pseudo_UPD
4590 2981931365U, // VST3q32_UPD
4591 0U, // VST3q32oddPseudo
4592 0U, // VST3q32oddPseudo_UPD
4593 901826917U, // VST3q8
4594 0U, // VST3q8Pseudo_UPD
4595 2982455653U, // VST3q8_UPD
4596 0U, // VST3q8oddPseudo
4597 0U, // VST3q8oddPseudo_UPD
4598 901032315U, // VST4LNd16
4599 0U, // VST4LNd16Pseudo
4600 0U, // VST4LNd16Pseudo_UPD
4601 2981415291U, // VST4LNd16_UPD
4602 901556603U, // VST4LNd32
4603 0U, // VST4LNd32Pseudo
4604 0U, // VST4LNd32Pseudo_UPD
4605 2981939579U, // VST4LNd32_UPD
4606 902080891U, // VST4LNd8
4607 0U, // VST4LNd8Pseudo
4608 0U, // VST4LNd8Pseudo_UPD
4609 2982463867U, // VST4LNd8_UPD
4610 901032315U, // VST4LNq16
4611 0U, // VST4LNq16Pseudo
4612 0U, // VST4LNq16Pseudo_UPD
4613 2981415291U, // VST4LNq16_UPD
4614 901556603U, // VST4LNq32
4615 0U, // VST4LNq32Pseudo
4616 0U, // VST4LNq32Pseudo_UPD
4617 2981939579U, // VST4LNq32_UPD
4618 900860283U, // VST4d16
4619 0U, // VST4d16Pseudo
4620 0U, // VST4d16Pseudo_UPD
4621 2981431675U, // VST4d16_UPD
4622 901384571U, // VST4d32
4623 0U, // VST4d32Pseudo
4624 0U, // VST4d32Pseudo_UPD
4625 2981955963U, // VST4d32_UPD
4626 901908859U, // VST4d8
4627 0U, // VST4d8Pseudo
4628 0U, // VST4d8Pseudo_UPD
4629 2982480251U, // VST4d8_UPD
4630 900860283U, // VST4q16
4631 0U, // VST4q16Pseudo_UPD
4632 2981431675U, // VST4q16_UPD
4633 0U, // VST4q16oddPseudo
4634 0U, // VST4q16oddPseudo_UPD
4635 901384571U, // VST4q32
4636 0U, // VST4q32Pseudo_UPD
4637 2981955963U, // VST4q32_UPD
4638 0U, // VST4q32oddPseudo
4639 0U, // VST4q32oddPseudo_UPD
4640 901908859U, // VST4q8
4641 0U, // VST4q8Pseudo_UPD
4642 2982480251U, // VST4q8_UPD
4643 0U, // VST4q8oddPseudo
4644 0U, // VST4q8oddPseudo_UPD
4645 942173170U, // VSTMDDB_UPD
4646 2730782U, // VSTMDIA
4647 942172958U, // VSTMDIA_UPD
4648 0U, // VSTMQIA
4649 942173170U, // VSTMSDB_UPD
4650 2730782U, // VSTMSIA
4651 942172958U, // VSTMSIA_UPD
4652 2683400U, // VSTRD
4653 586248U, // VSTRH
4654 2683400U, // VSTRS
4655 2647159304U, // VSTR_FPCXTNS_off
4656 768143880U, // VSTR_FPCXTNS_post
4657 2714300936U, // VSTR_FPCXTNS_pre
4658 2647683592U, // VSTR_FPCXTS_off
4659 768668168U, // VSTR_FPCXTS_post
4660 2714825224U, // VSTR_FPCXTS_pre
4661 2782458376U, // VSTR_FPSCR_NZCVQC_off
4662 1708700168U, // VSTR_FPSCR_NZCVQC_post
4663 2849550856U, // VSTR_FPSCR_NZCVQC_pre
4664 2648732168U, // VSTR_FPSCR_off
4665 769716744U, // VSTR_FPSCR_post
4666 2715873800U, // VSTR_FPSCR_pre
4667 2783506952U, // VSTR_P0_off
4668 1709748744U, // VSTR_P0_post
4669 2850599432U, // VSTR_P0_pre
4670 2649780744U, // VSTR_VPR_off
4671 770765320U, // VSTR_VPR_post
4672 2716922376U, // VSTR_VPR_pre
4673 1282469086U, // VSUBD
4674 7924958U, // VSUBH
4675 962654345U, // VSUBHNv2i32
4676 14217353U, // VSUBHNv4i16
4677 14741641U, // VSUBHNv8i8
4678 11595613U, // VSUBLsv2i64
4679 11071325U, // VSUBLsv4i32
4680 12119901U, // VSUBLsv8i16
4681 13168477U, // VSUBLuv2i64
4682 12644189U, // VSUBLuv4i32
4683 13692765U, // VSUBLuv8i16
4684 8449246U, // VSUBS
4685 11596894U, // VSUBWsv2i64
4686 11072606U, // VSUBWsv4i32
4687 12121182U, // VSUBWsv8i16
4688 13169758U, // VSUBWuv2i64
4689 12645470U, // VSUBWuv4i32
4690 13694046U, // VSUBWuv8i16
4691 8449246U, // VSUBfd
4692 8449246U, // VSUBfq
4693 7924958U, // VSUBhd
4694 7924958U, // VSUBhq
4695 15264990U, // VSUBv16i8
4696 962653406U, // VSUBv1i64
4697 14216414U, // VSUBv2i32
4698 962653406U, // VSUBv2i64
4699 14740702U, // VSUBv4i16
4700 14216414U, // VSUBv4i32
4701 14740702U, // VSUBv8i16
4702 15264990U, // VSUBv8i8
4703 1010394817U, // VSUDOTDI
4704 1010394817U, // VSUDOTQI
4705 2666892U, // VSWPd
4706 2666892U, // VSWPq
4707 1634136U, // VTBL1
4708 1634136U, // VTBL2
4709 1634136U, // VTBL3
4710 0U, // VTBL3Pseudo
4711 1634136U, // VTBL4
4712 0U, // VTBL4Pseudo
4713 1619211U, // VTBX1
4714 1619211U, // VTBX2
4715 1619211U, // VTBX3
4716 0U, // VTBX3Pseudo
4717 1619211U, // VTBX4
4718 0U, // VTBX4Pseudo
4719 37811121U, // VTOSHD
4720 1294529457U, // VTOSHH
4721 38335409U, // VTOSHS
4722 1235776013U, // VTOSIRD
4723 1246786061U, // VTOSIRH
4724 1227911693U, // VTOSIRS
4725 1235776433U, // VTOSIZD
4726 1246786481U, // VTOSIZH
4727 1227912113U, // VTOSIZS
4728 1302918065U, // VTOSLD
4729 1313928113U, // VTOSLH
4730 1295053745U, // VTOSLS
4731 39383985U, // VTOUHD
4732 1295578033U, // VTOUHH
4733 39908273U, // VTOUHS
4734 1248358925U, // VTOUIRD
4735 1248883213U, // VTOUIRH
4736 1228960269U, // VTOUIRS
4737 1248359345U, // VTOUIZD
4738 1248883633U, // VTOUIZH
4739 1228960689U, // VTOUIZS
4740 1315500977U, // VTOULD
4741 1316025265U, // VTOULH
4742 1296102321U, // VTOULS
4743 569551U, // VTRNd16
4744 1093839U, // VTRNd32
4745 1618127U, // VTRNd8
4746 569551U, // VTRNq16
4747 1093839U, // VTRNq32
4748 1618127U, // VTRNq8
4749 1635200U, // VTSTv16i8
4750 1110912U, // VTSTv2i32
4751 586624U, // VTSTv4i16
4752 1110912U, // VTSTv4i32
4753 586624U, // VTSTv8i16
4754 1635200U, // VTSTv8i8
4755 1010394828U, // VUDOTD
4756 1010394828U, // VUDOTDI
4757 1010394828U, // VUDOTQ
4758 1010394828U, // VUDOTQI
4759 41481137U, // VUHTOD
4760 1292432305U, // VUHTOH
4761 42005425U, // VUHTOS
4762 1250456497U, // VUITOD
4763 1250980785U, // VUITOH
4764 1226863537U, // VUITOS
4765 1317598129U, // VULTOD
4766 1318122417U, // VULTOH
4767 1294005169U, // VULTOS
4768 1010394806U, // VUMMLA
4769 1010394785U, // VUSDOTD
4770 1010394785U, // VUSDOTDI
4771 1010394785U, // VUSDOTQ
4772 1010394785U, // VUSDOTQI
4773 1010394762U, // VUSMMLA
4774 569745U, // VUZPd16
4775 1618321U, // VUZPd8
4776 569745U, // VUZPq16
4777 1094033U, // VUZPq32
4778 1618321U, // VUZPq8
4779 569621U, // VZIPd16
4780 1618197U, // VZIPd8
4781 569621U, // VZIPq16
4782 1093909U, // VZIPq32
4783 1618197U, // VZIPq8
4784 2730733U, // sysLDMDA
4785 942172909U, // sysLDMDA_UPD
4786 2730988U, // sysLDMDB
4787 942173164U, // sysLDMDB_UPD
4788 2732116U, // sysLDMIA
4789 942174292U, // sysLDMIA_UPD
4790 2731007U, // sysLDMIB
4791 942173183U, // sysLDMIB_UPD
4792 2730739U, // sysSTMDA
4793 942172915U, // sysSTMDA_UPD
4794 2730995U, // sysSTMDB
4795 942173171U, // sysSTMDB_UPD
4796 2732151U, // sysSTMIA
4797 942174327U, // sysSTMIA_UPD
4798 2731013U, // sysSTMIB
4799 942173189U, // sysSTMIB_UPD
4800 2632979U, // t2ADCri
4801 43527443U, // t2ADCrr
4802 43584787U, // t2ADCrs
4803 43527511U, // t2ADDri
4804 2684005U, // t2ADDri12
4805 43527511U, // t2ADDrr
4806 43584855U, // t2ADDrs
4807 43527511U, // t2ADDspImm
4808 2684005U, // t2ADDspImm12
4809 43545002U, // t2ADR
4810 2633112U, // t2ANDri
4811 43527576U, // t2ANDrr
4812 43584920U, // t2ANDrs
4813 43528683U, // t2ASRri
4814 43528683U, // t2ASRrr
4815 43545191U, // t2ASRs1
4816 4422U, // t2AUT
4817 875154964U, // t2AUTG
4818 1117367229U, // t2B
4819 2682139U, // t2BFC
4820 2666249U, // t2BFI
4821 1076391814U, // t2BFLi
4822 1076393386U, // t2BFLr
4823 1076391413U, // t2BFi
4824 4029777812U, // t2BFic
4825 1076393307U, // t2BFr
4826 2632992U, // t2BICri
4827 43527456U, // t2BICrr
4828 43584800U, // t2BICrs
4829 1917U, // t2BTI
4830 875156389U, // t2BXAUT
4831 2731803U, // t2BXJ
4832 1117367229U, // t2Bcc
4833 1344934161U, // t2CDP
4834 1344932154U, // t2CDP2
4835 4838734U, // t2CLREX
4836 2888421481U, // t2CLRM
4837 2651645U, // t2CLZ
4838 43544746U, // t2CMNri
4839 43544746U, // t2CMNrr
4840 43577514U, // t2CMNrs
4841 43544859U, // t2CMPri
4842 43544859U, // t2CMPrr
4843 43577627U, // t2CMPrs
4844 4802484U, // t2CPS1p
4845 1520095838U, // t2CPS2p
4846 1479201374U, // t2CPS3p
4847 942753529U, // t2CRC32B
4848 942753537U, // t2CRC32CB
4849 942753647U, // t2CRC32CH
4850 942753767U, // t2CRC32CW
4851 942753639U, // t2CRC32H
4852 942753759U, // t2CRC32W
4853 942753686U, // t2CSEL
4854 942753580U, // t2CSINC
4855 942753738U, // t2CSINV
4856 942753632U, // t2CSNEG
4857 2731517U, // t2DBG
4858 4835593U, // t2DCPS1
4859 4835658U, // t2DCPS2
4860 4835679U, // t2DCPS3
4861 942753706U, // t2DLS
4862 4096371758U, // t2DMB
4863 4096371854U, // t2DSB
4864 2634201U, // t2EORri
4865 43528665U, // t2EORrr
4866 43586009U, // t2EORrs
4867 43627281U, // t2HINT
4868 4802513U, // t2HVC
4869 4163480722U, // t2ISB
4870 69751521U, // t2IT
4871 0U, // t2Int_eh_sjlj_setjmp
4872 0U, // t2Int_eh_sjlj_setjmp_nofp
4873 2648809U, // t2LDA
4874 2649018U, // t2LDAB
4875 2651452U, // t2LDAEX
4876 2649329U, // t2LDAEXB
4877 2682292U, // t2LDAEXD
4878 2649825U, // t2LDAEXH
4879 2649625U, // t2LDAH
4880 1344843551U, // t2LDC2L_OFFSET
4881 1344843551U, // t2LDC2L_OPTION
4882 1344843551U, // t2LDC2L_POST
4883 1344843551U, // t2LDC2L_PRE
4884 1344842016U, // t2LDC2_OFFSET
4885 1344842016U, // t2LDC2_OPTION
4886 1344842016U, // t2LDC2_POST
4887 1344842016U, // t2LDC2_PRE
4888 1344843619U, // t2LDCL_OFFSET
4889 1344843619U, // t2LDCL_OPTION
4890 1344843619U, // t2LDCL_POST
4891 1344843619U, // t2LDCL_PRE
4892 1344843031U, // t2LDC_OFFSET
4893 1344843031U, // t2LDC_OPTION
4894 1344843031U, // t2LDC_POST
4895 1344843031U, // t2LDC_PRE
4896 2730988U, // t2LDMDB
4897 942173164U, // t2LDMDB_UPD
4898 43626580U, // t2LDMIA
4899 983068756U, // t2LDMIA_UPD
4900 2683561U, // t2LDRBT
4901 2665603U, // t2LDRB_POST
4902 2665603U, // t2LDRB_PRE
4903 43576451U, // t2LDRBi12
4904 2681987U, // t2LDRBi8
4905 43543683U, // t2LDRBpci
4906 43560067U, // t2LDRBs
4907 2674077U, // t2LDRD_POST
4908 2674077U, // t2LDRD_PRE
4909 2665885U, // t2LDRDi8
4910 2684232U, // t2LDREX
4911 2649343U, // t2LDREXB
4912 2682306U, // t2LDREXD
4913 2649839U, // t2LDREXH
4914 2683596U, // t2LDRHT
4915 2666121U, // t2LDRH_POST
4916 2666121U, // t2LDRH_PRE
4917 43576969U, // t2LDRHi12
4918 2682505U, // t2LDRHi8
4919 43544201U, // t2LDRHpci
4920 43560585U, // t2LDRHs
4921 2683573U, // t2LDRSBT
4922 2665622U, // t2LDRSB_POST
4923 2665622U, // t2LDRSB_PRE
4924 43576470U, // t2LDRSBi12
4925 2682006U, // t2LDRSBi8
4926 43543702U, // t2LDRSBpci
4927 43560086U, // t2LDRSBs
4928 2683608U, // t2LDRSHT
4929 2666160U, // t2LDRSH_POST
4930 2666160U, // t2LDRSH_PRE
4931 43577008U, // t2LDRSHi12
4932 2682544U, // t2LDRSHi8
4933 43544240U, // t2LDRSHpci
4934 43560624U, // t2LDRSHs
4935 2683755U, // t2LDRT
4936 2666927U, // t2LDR_POST
4937 2666927U, // t2LDR_PRE
4938 43577775U, // t2LDRi12
4939 2683311U, // t2LDRi8
4940 43545007U, // t2LDRpci
4941 43561391U, // t2LDRs
4942 4818775U, // t2LE
4943 10577751U, // t2LEUpdate
4944 43528231U, // t2LSLri
4945 43528231U, // t2LSLrr
4946 43528690U, // t2LSRri
4947 43528690U, // t2LSRrr
4948 43545196U, // t2LSRs1
4949 1344934310U, // t2MCR
4950 1344932159U, // t2MCR2
4951 1344852449U, // t2MCRR
4952 1344850244U, // t2MCRR2
4953 2665261U, // t2MLA
4954 2667062U, // t2MLS
4955 2683830U, // t2MOVTi16
4956 43553876U, // t2MOVi
4957 2651259U, // t2MOVi16
4958 43553876U, // t2MOVr
4959 1143606574U, // t2MRC
4960 1143605541U, // t2MRC2
4961 1814613298U, // t2MRRC
4962 1814612266U, // t2MRRC2
4963 2732643U, // t2MRS_AR
4964 2650723U, // t2MRS_M
4965 2650723U, // t2MRSbanked
4966 2732643U, // t2MRSsys_AR
4967 1881698807U, // t2MSR_AR
4968 1881698807U, // t2MSR_M
4969 1948807671U, // t2MSRbanked
4970 2682935U, // t2MUL
4971 2658555U, // t2MVNi
4972 43553019U, // t2MVNr
4973 43528443U, // t2MVNs
4974 2633931U, // t2ORNri
4975 2633931U, // t2ORNrr
4976 2691275U, // t2ORNrs
4977 2634215U, // t2ORRri
4978 43528679U, // t2ORRrr
4979 43586023U, // t2ORRrs
4980 4387U, // t2PAC
4981 4403U, // t2PACBTI
4982 2731521U, // t2PACG
4983 2667156U, // t2PKHBT
4984 2665639U, // t2PKHTB
4985 4230509674U, // t2PLDWi12
4986 2651242U, // t2PLDWi8
4987 69792874U, // t2PLDWs
4988 4230507916U, // t2PLDi12
4989 2649484U, // t2PLDi8
4990 136949132U, // t2PLDpci
4991 69791116U, // t2PLDs
4992 4230508301U, // t2PLIi12
4993 2649869U, // t2PLIi8
4994 136949517U, // t2PLIpci
4995 69791501U, // t2PLIs
4996 2682235U, // t2QADD
4997 2681301U, // t2QADD16
4998 2681404U, // t2QADD8
4999 2684352U, // t2QASX
5000 2682209U, // t2QDADD
5001 2682060U, // t2QDSUB
5002 2684098U, // t2QSAX
5003 2682073U, // t2QSUB
5004 2681263U, // t2QSUB16
5005 2681365U, // t2QSUB8
5006 2650847U, // t2RBIT
5007 43545635U, // t2REV
5008 43543033U, // t2REV16
5009 43544251U, // t2REVSH
5010 2730981U, // t2RFEDB
5011 2730981U, // t2RFEDBW
5012 2730769U, // t2RFEIA
5013 2730769U, // t2RFEIAW
5014 43528669U, // t2RORri
5015 43528669U, // t2RORrr
5016 2659759U, // t2RRX
5017 43527320U, // t2RSBri
5018 2632856U, // t2RSBrr
5019 2690200U, // t2RSBrs
5020 2681308U, // t2SADD16
5021 2681410U, // t2SADD8
5022 2684357U, // t2SASX
5023 3215U, // t2SB
5024 2632974U, // t2SBCri
5025 43527438U, // t2SBCrr
5026 43584782U, // t2SBCrs
5027 2667866U, // t2SBFX
5028 2683943U, // t2SDIV
5029 2682754U, // t2SEL
5030 4802460U, // t2SETPAN
5031 4836881U, // t2SG
5032 2681284U, // t2SHADD16
5033 2681389U, // t2SHADD8
5034 2684339U, // t2SHASX
5035 2684085U, // t2SHSAX
5036 2681246U, // t2SHSUB16
5037 2681350U, // t2SHSUB8
5038 2731306U, // t2SMC
5039 2665419U, // t2SMLABB
5040 2667149U, // t2SMLABT
5041 2665795U, // t2SMLAD
5042 2667792U, // t2SMLADX
5043 2756422U, // t2SMLAL
5044 2755538U, // t2SMLALBB
5045 2757274U, // t2SMLALBT
5046 2755973U, // t2SMLALD
5047 2757918U, // t2SMLALDX
5048 2755757U, // t2SMLALTB
5049 2757516U, // t2SMLALTT
5050 2665632U, // t2SMLATB
5051 2667397U, // t2SMLATT
5052 2665699U, // t2SMLAWB
5053 2667451U, // t2SMLAWT
5054 2665896U, // t2SMLSD
5055 2667822U, // t2SMLSDX
5056 2755984U, // t2SMLSLD
5057 2757926U, // t2SMLSLDX
5058 2665265U, // t2SMMLA
5059 2666911U, // t2SMMLAR
5060 2667060U, // t2SMMLS
5061 2666991U, // t2SMMLSR
5062 2682939U, // t2SMMUL
5063 2683345U, // t2SMMULR
5064 2682185U, // t2SMUAD
5065 2684183U, // t2SMUADX
5066 2681818U, // t2SMULBB
5067 2683554U, // t2SMULBT
5068 2666476U, // t2SMULL
5069 2682037U, // t2SMULTB
5070 2683796U, // t2SMULTT
5071 2682090U, // t2SMULWB
5072 2683842U, // t2SMULWT
5073 2682286U, // t2SMUSD
5074 2684213U, // t2SMUSDX
5075 44149753U, // t2SRSDB
5076 44674041U, // t2SRSDB_UPD
5077 44149541U, // t2SRSIA
5078 44673829U, // t2SRSIA_UPD
5079 2667134U, // t2SSAT
5080 2681322U, // t2SSAT16
5081 2684103U, // t2SSAX
5082 2681270U, // t2SSUB16
5083 2681371U, // t2SSUB8
5084 1344843557U, // t2STC2L_OFFSET
5085 1344843557U, // t2STC2L_OPTION
5086 1344843557U, // t2STC2L_POST
5087 1344843557U, // t2STC2L_PRE
5088 1344842032U, // t2STC2_OFFSET
5089 1344842032U, // t2STC2_OPTION
5090 1344842032U, // t2STC2_POST
5091 1344842032U, // t2STC2_PRE
5092 1344843624U, // t2STCL_OFFSET
5093 1344843624U, // t2STCL_OPTION
5094 1344843624U, // t2STCL_POST
5095 1344843624U, // t2STCL_PRE
5096 1344843067U, // t2STC_OFFSET
5097 1344843067U, // t2STC_OPTION
5098 1344843067U, // t2STC_POST
5099 1344843067U, // t2STC_PRE
5100 2650161U, // t2STL
5101 2649122U, // t2STLB
5102 2684226U, // t2STLEX
5103 2682104U, // t2STLEXB
5104 2665915U, // t2STLEXD
5105 2682600U, // t2STLEXH
5106 2649701U, // t2STLH
5107 2730995U, // t2STMDB
5108 942173171U, // t2STMDB_UPD
5109 43626615U, // t2STMIA
5110 983068791U, // t2STMIA_UPD
5111 2683567U, // t2STRBT
5112 942189705U, // t2STRB_POST
5113 942189705U, // t2STRB_PRE
5114 43576457U, // t2STRBi12
5115 2681993U, // t2STRBi8
5116 43560073U, // t2STRBs
5117 942198179U, // t2STRD_POST
5118 942198179U, // t2STRD_PRE
5119 2665891U, // t2STRDi8
5120 2667860U, // t2STREX
5121 2682118U, // t2STREXB
5122 2665929U, // t2STREXD
5123 2682614U, // t2STREXH
5124 2683602U, // t2STRHT
5125 942190223U, // t2STRH_POST
5126 942190223U, // t2STRH_PRE
5127 43576975U, // t2STRHi12
5128 2682511U, // t2STRHi8
5129 43560591U, // t2STRHs
5130 2683766U, // t2STRT
5131 942191113U, // t2STR_POST
5132 942191113U, // t2STR_PRE
5133 43577865U, // t2STRi12
5134 2683401U, // t2STRi8
5135 43561481U, // t2STRs
5136 45199914U, // t2SUBS_PC_LR
5137 43527374U, // t2SUBri
5138 2683999U, // t2SUBri12
5139 43527374U, // t2SUBrr
5140 43584718U, // t2SUBrs
5141 43527374U, // t2SUBspImm
5142 2683999U, // t2SUBspImm12
5143 2665407U, // t2SXTAB
5144 2664832U, // t2SXTAB16
5145 2666031U, // t2SXTAH
5146 43576514U, // t2SXTB
5147 2681232U, // t2SXTB16
5148 43577025U, // t2SXTH
5149 203975649U, // t2TBB
5150 271085115U, // t2TBH
5151 43544987U, // t2TEQri
5152 43544987U, // t2TEQrr
5153 43577755U, // t2TEQrs
5154 338275484U, // t2TSB
5155 43545473U, // t2TSTri
5156 43545473U, // t2TSTrr
5157 43578241U, // t2TSTrs
5158 2651017U, // t2TT
5159 2648949U, // t2TTA
5160 2650760U, // t2TTAT
5161 2651035U, // t2TTT
5162 2681315U, // t2UADD16
5163 2681416U, // t2UADD8
5164 2684362U, // t2UASX
5165 2667871U, // t2UBFX
5166 4802520U, // t2UDF
5167 2683948U, // t2UDIV
5168 2681292U, // t2UHADD16
5169 2681396U, // t2UHADD8
5170 2684345U, // t2UHASX
5171 2684091U, // t2UHSAX
5172 2681254U, // t2UHSUB16
5173 2681357U, // t2UHSUB8
5174 2756395U, // t2UMAAL
5175 2756428U, // t2UMLAL
5176 2666482U, // t2UMULL
5177 2681300U, // t2UQADD16
5178 2681403U, // t2UQADD8
5179 2684351U, // t2UQASX
5180 2684097U, // t2UQSAX
5181 2681262U, // t2UQSUB16
5182 2681364U, // t2UQSUB8
5183 2681383U, // t2USAD8
5184 2664959U, // t2USADA8
5185 2667139U, // t2USAT
5186 2681329U, // t2USAT16
5187 2684108U, // t2USAX
5188 2681277U, // t2USUB16
5189 2681377U, // t2USUB8
5190 2665413U, // t2UXTAB
5191 2664840U, // t2UXTAB16
5192 2666037U, // t2UXTAH
5193 43576519U, // t2UXTB
5194 2681239U, // t2UXTB16
5195 43577030U, // t2UXTH
5196 942753711U, // t2WLS
5197 1052593427U, // tADC
5198 2682199U, // tADDhirr
5199 918375767U, // tADDi3
5200 1052593495U, // tADDi8
5201 2682199U, // tADDrSP
5202 2682199U, // tADDrSPi
5203 918375767U, // tADDrr
5204 2682199U, // tADDspi
5205 2682199U, // tADDspr
5206 2650538U, // tADR
5207 1052593560U, // tAND
5208 918376939U, // tASRri
5209 1052594667U, // tASRrr
5210 1076472765U, // tB
5211 1052593440U, // tBIC
5212 4802500U, // tBKPT
5213 405393242U, // tBL
5214 875156053U, // tBLXNSr
5215 405394854U, // tBLXi
5216 875156902U, // tBLXr
5217 2733312U, // tBX
5218 2732624U, // tBXNS
5219 1076472765U, // tBcc
5220 4029761540U, // tCBNZ
5221 4029761535U, // tCBZ
5222 2650282U, // tCMN
5223 2650395U, // tCMPhir
5224 2650395U, // tCMPi8
5225 2650395U, // tCMPr
5226 1476579934U, // tCPS
5227 1052594649U, // tEOR
5228 2732817U, // tHINT
5229 4802495U, // tHLT
5230 0U, // tInt_WIN_eh_sjlj_longjmp
5231 0U, // tInt_eh_sjlj_longjmp
5232 0U, // tInt_eh_sjlj_setjmp
5233 2732116U, // tLDMIA
5234 2681987U, // tLDRBi
5235 2681987U, // tLDRBr
5236 2682505U, // tLDRHi
5237 2682505U, // tLDRHr
5238 2682006U, // tLDRSB
5239 2682544U, // tLDRSH
5240 2683311U, // tLDRi
5241 2650543U, // tLDRpci
5242 2683311U, // tLDRr
5243 2683311U, // tLDRspi
5244 918376487U, // tLSLri
5245 1052594215U, // tLSLrr
5246 918376946U, // tLSRri
5247 1052594674U, // tLSRrr
5248 942753721U, // tMOVSr
5249 1254446164U, // tMOVi8
5250 2651220U, // tMOVr
5251 918376503U, // tMUL
5252 1254445307U, // tMVN
5253 1052594663U, // tORR
5254 0U, // tPICADD
5255 2888421663U, // tPOP
5256 2888421046U, // tPUSH
5257 2651171U, // tREV
5258 2648569U, // tREV16
5259 2649787U, // tREVSH
5260 1052594653U, // tROR
5261 2193968280U, // tRSB
5262 1052593422U, // tSBC
5263 280399U, // tSETEND
5264 942174327U, // tSTMIA_UPD
5265 2681993U, // tSTRBi
5266 2681993U, // tSTRBr
5267 2682511U, // tSTRHi
5268 2682511U, // tSTRHr
5269 2683401U, // tSTRi
5270 2683401U, // tSTRr
5271 2683401U, // tSTRspi
5272 918375630U, // tSUBi3
5273 1052593358U, // tSUBi8
5274 918375630U, // tSUBrr
5275 2682062U, // tSUBspi
5276 2731327U, // tSVC
5277 2649282U, // tSXTB
5278 2649793U, // tSXTH
5279 4364U, // tTRAP
5280 2651009U, // tTST
5281 4802395U, // tUDF
5282 2649287U, // tUXTB
5283 2649798U, // tUXTH
5284 2298U, // t__brkdiv0
5285 };
5286
5287 static const uint32_t OpInfo1[] = {
5288 0U, // PHI
5289 0U, // INLINEASM
5290 0U, // INLINEASM_BR
5291 0U, // CFI_INSTRUCTION
5292 0U, // EH_LABEL
5293 0U, // GC_LABEL
5294 0U, // ANNOTATION_LABEL
5295 0U, // KILL
5296 0U, // EXTRACT_SUBREG
5297 0U, // INSERT_SUBREG
5298 0U, // IMPLICIT_DEF
5299 0U, // INIT_UNDEF
5300 0U, // SUBREG_TO_REG
5301 0U, // COPY_TO_REGCLASS
5302 0U, // DBG_VALUE
5303 0U, // DBG_VALUE_LIST
5304 0U, // DBG_INSTR_REF
5305 0U, // DBG_PHI
5306 0U, // DBG_LABEL
5307 0U, // REG_SEQUENCE
5308 0U, // COPY
5309 0U, // COPY_LANEMASK
5310 0U, // BUNDLE
5311 0U, // LIFETIME_START
5312 0U, // LIFETIME_END
5313 0U, // PSEUDO_PROBE
5314 0U, // ARITH_FENCE
5315 0U, // STACKMAP
5316 0U, // FENTRY_CALL
5317 0U, // PATCHPOINT
5318 0U, // LOAD_STACK_GUARD
5319 0U, // PREALLOCATED_SETUP
5320 0U, // PREALLOCATED_ARG
5321 0U, // STATEPOINT
5322 0U, // LOCAL_ESCAPE
5323 0U, // FAULTING_OP
5324 0U, // PATCHABLE_OP
5325 0U, // PATCHABLE_FUNCTION_ENTER
5326 0U, // PATCHABLE_RET
5327 0U, // PATCHABLE_FUNCTION_EXIT
5328 0U, // PATCHABLE_TAIL_CALL
5329 0U, // PATCHABLE_EVENT_CALL
5330 0U, // PATCHABLE_TYPED_EVENT_CALL
5331 0U, // ICALL_BRANCH_FUNNEL
5332 0U, // FAKE_USE
5333 0U, // MEMBARRIER
5334 0U, // JUMP_TABLE_DEBUG_INFO
5335 0U, // RELOC_NONE
5336 0U, // CONVERGENCECTRL_ENTRY
5337 0U, // CONVERGENCECTRL_ANCHOR
5338 0U, // CONVERGENCECTRL_LOOP
5339 0U, // CONVERGENCECTRL_GLUE
5340 0U, // G_ASSERT_SEXT
5341 0U, // G_ASSERT_ZEXT
5342 0U, // G_ASSERT_ALIGN
5343 0U, // G_ADD
5344 0U, // G_SUB
5345 0U, // G_MUL
5346 0U, // G_SDIV
5347 0U, // G_UDIV
5348 0U, // G_SREM
5349 0U, // G_UREM
5350 0U, // G_SDIVREM
5351 0U, // G_UDIVREM
5352 0U, // G_AND
5353 0U, // G_OR
5354 0U, // G_XOR
5355 0U, // G_ABDS
5356 0U, // G_ABDU
5357 0U, // G_UAVGFLOOR
5358 0U, // G_UAVGCEIL
5359 0U, // G_SAVGFLOOR
5360 0U, // G_SAVGCEIL
5361 0U, // G_IMPLICIT_DEF
5362 0U, // G_PHI
5363 0U, // G_FRAME_INDEX
5364 0U, // G_GLOBAL_VALUE
5365 0U, // G_PTRAUTH_GLOBAL_VALUE
5366 0U, // G_CONSTANT_POOL
5367 0U, // G_EXTRACT
5368 0U, // G_UNMERGE_VALUES
5369 0U, // G_INSERT
5370 0U, // G_MERGE_VALUES
5371 0U, // G_BUILD_VECTOR
5372 0U, // G_BUILD_VECTOR_TRUNC
5373 0U, // G_CONCAT_VECTORS
5374 0U, // G_PTRTOINT
5375 0U, // G_INTTOPTR
5376 0U, // G_BITCAST
5377 0U, // G_FREEZE
5378 0U, // G_CONSTANT_FOLD_BARRIER
5379 0U, // G_INTRINSIC_FPTRUNC_ROUND
5380 0U, // G_INTRINSIC_TRUNC
5381 0U, // G_INTRINSIC_ROUND
5382 0U, // G_INTRINSIC_LRINT
5383 0U, // G_INTRINSIC_LLRINT
5384 0U, // G_INTRINSIC_ROUNDEVEN
5385 0U, // G_READCYCLECOUNTER
5386 0U, // G_READSTEADYCOUNTER
5387 0U, // G_LOAD
5388 0U, // G_SEXTLOAD
5389 0U, // G_ZEXTLOAD
5390 0U, // G_FPEXTLOAD
5391 0U, // G_INDEXED_LOAD
5392 0U, // G_INDEXED_SEXTLOAD
5393 0U, // G_INDEXED_ZEXTLOAD
5394 0U, // G_STORE
5395 0U, // G_FPTRUNCSTORE
5396 0U, // G_INDEXED_STORE
5397 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
5398 0U, // G_ATOMIC_CMPXCHG
5399 0U, // G_ATOMICRMW_XCHG
5400 0U, // G_ATOMICRMW_ADD
5401 0U, // G_ATOMICRMW_SUB
5402 0U, // G_ATOMICRMW_AND
5403 0U, // G_ATOMICRMW_NAND
5404 0U, // G_ATOMICRMW_OR
5405 0U, // G_ATOMICRMW_XOR
5406 0U, // G_ATOMICRMW_MAX
5407 0U, // G_ATOMICRMW_MIN
5408 0U, // G_ATOMICRMW_UMAX
5409 0U, // G_ATOMICRMW_UMIN
5410 0U, // G_ATOMICRMW_FADD
5411 0U, // G_ATOMICRMW_FSUB
5412 0U, // G_ATOMICRMW_FMAX
5413 0U, // G_ATOMICRMW_FMIN
5414 0U, // G_ATOMICRMW_FMAXIMUM
5415 0U, // G_ATOMICRMW_FMINIMUM
5416 0U, // G_ATOMICRMW_FMAXIMUMNUM
5417 0U, // G_ATOMICRMW_FMINIMUMNUM
5418 0U, // G_ATOMICRMW_UINC_WRAP
5419 0U, // G_ATOMICRMW_UDEC_WRAP
5420 0U, // G_ATOMICRMW_USUB_COND
5421 0U, // G_ATOMICRMW_USUB_SAT
5422 0U, // G_FENCE
5423 0U, // G_PREFETCH
5424 0U, // G_BRCOND
5425 0U, // G_BRINDIRECT
5426 0U, // G_INVOKE_REGION_START
5427 0U, // G_INTRINSIC
5428 0U, // G_INTRINSIC_W_SIDE_EFFECTS
5429 0U, // G_INTRINSIC_CONVERGENT
5430 0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
5431 0U, // G_ANYEXT
5432 0U, // G_TRUNC
5433 0U, // G_TRUNC_SSAT_S
5434 0U, // G_TRUNC_SSAT_U
5435 0U, // G_TRUNC_USAT_U
5436 0U, // G_CONSTANT
5437 0U, // G_FCONSTANT
5438 0U, // G_VASTART
5439 0U, // G_VAARG
5440 0U, // G_SEXT
5441 0U, // G_SEXT_INREG
5442 0U, // G_ZEXT
5443 0U, // G_SHL
5444 0U, // G_LSHR
5445 0U, // G_ASHR
5446 0U, // G_FSHL
5447 0U, // G_FSHR
5448 0U, // G_ROTR
5449 0U, // G_ROTL
5450 0U, // G_ICMP
5451 0U, // G_FCMP
5452 0U, // G_SCMP
5453 0U, // G_UCMP
5454 0U, // G_SELECT
5455 0U, // G_UADDO
5456 0U, // G_UADDE
5457 0U, // G_USUBO
5458 0U, // G_USUBE
5459 0U, // G_SADDO
5460 0U, // G_SADDE
5461 0U, // G_SSUBO
5462 0U, // G_SSUBE
5463 0U, // G_UMULO
5464 0U, // G_SMULO
5465 0U, // G_UMULH
5466 0U, // G_SMULH
5467 0U, // G_UADDSAT
5468 0U, // G_SADDSAT
5469 0U, // G_USUBSAT
5470 0U, // G_SSUBSAT
5471 0U, // G_USHLSAT
5472 0U, // G_SSHLSAT
5473 0U, // G_SMULFIX
5474 0U, // G_UMULFIX
5475 0U, // G_SMULFIXSAT
5476 0U, // G_UMULFIXSAT
5477 0U, // G_SDIVFIX
5478 0U, // G_UDIVFIX
5479 0U, // G_SDIVFIXSAT
5480 0U, // G_UDIVFIXSAT
5481 0U, // G_FADD
5482 0U, // G_FSUB
5483 0U, // G_FMUL
5484 0U, // G_FMA
5485 0U, // G_FMAD
5486 0U, // G_FDIV
5487 0U, // G_FREM
5488 0U, // G_FMODF
5489 0U, // G_FPOW
5490 0U, // G_FPOWI
5491 0U, // G_FEXP
5492 0U, // G_FEXP2
5493 0U, // G_FEXP10
5494 0U, // G_FLOG
5495 0U, // G_FLOG2
5496 0U, // G_FLOG10
5497 0U, // G_FLDEXP
5498 0U, // G_FFREXP
5499 0U, // G_FNEG
5500 0U, // G_FPEXT
5501 0U, // G_FPTRUNC
5502 0U, // G_FPTOSI
5503 0U, // G_FPTOUI
5504 0U, // G_SITOFP
5505 0U, // G_UITOFP
5506 0U, // G_FPTOSI_SAT
5507 0U, // G_FPTOUI_SAT
5508 0U, // G_FABS
5509 0U, // G_FCOPYSIGN
5510 0U, // G_IS_FPCLASS
5511 0U, // G_FCANONICALIZE
5512 0U, // G_FMINNUM
5513 0U, // G_FMAXNUM
5514 0U, // G_FMINNUM_IEEE
5515 0U, // G_FMAXNUM_IEEE
5516 0U, // G_FMINIMUM
5517 0U, // G_FMAXIMUM
5518 0U, // G_FMINIMUMNUM
5519 0U, // G_FMAXIMUMNUM
5520 0U, // G_GET_FPENV
5521 0U, // G_SET_FPENV
5522 0U, // G_RESET_FPENV
5523 0U, // G_GET_FPMODE
5524 0U, // G_SET_FPMODE
5525 0U, // G_RESET_FPMODE
5526 0U, // G_GET_ROUNDING
5527 0U, // G_SET_ROUNDING
5528 0U, // G_PTR_ADD
5529 0U, // G_PTRMASK
5530 0U, // G_SMIN
5531 0U, // G_SMAX
5532 0U, // G_UMIN
5533 0U, // G_UMAX
5534 0U, // G_ABS
5535 0U, // G_LROUND
5536 0U, // G_LLROUND
5537 0U, // G_BR
5538 0U, // G_BRJT
5539 0U, // G_VSCALE
5540 0U, // G_INSERT_SUBVECTOR
5541 0U, // G_EXTRACT_SUBVECTOR
5542 0U, // G_INSERT_VECTOR_ELT
5543 0U, // G_EXTRACT_VECTOR_ELT
5544 0U, // G_SHUFFLE_VECTOR
5545 0U, // G_SPLAT_VECTOR
5546 0U, // G_STEP_VECTOR
5547 0U, // G_VECTOR_COMPRESS
5548 0U, // G_CTTZ
5549 0U, // G_CTTZ_ZERO_POISON
5550 0U, // G_CTLZ
5551 0U, // G_CTLZ_ZERO_POISON
5552 0U, // G_CTLS
5553 0U, // G_CTPOP
5554 0U, // G_BSWAP
5555 0U, // G_BITREVERSE
5556 0U, // G_CLMUL
5557 0U, // G_FCEIL
5558 0U, // G_FCOS
5559 0U, // G_FSIN
5560 0U, // G_FSINCOS
5561 0U, // G_FTAN
5562 0U, // G_FACOS
5563 0U, // G_FASIN
5564 0U, // G_FATAN
5565 0U, // G_FATAN2
5566 0U, // G_FCOSH
5567 0U, // G_FSINH
5568 0U, // G_FTANH
5569 0U, // G_FSQRT
5570 0U, // G_FFLOOR
5571 0U, // G_FRINT
5572 0U, // G_FNEARBYINT
5573 0U, // G_ADDRSPACE_CAST
5574 0U, // G_BLOCK_ADDR
5575 0U, // G_JUMP_TABLE
5576 0U, // G_DYN_STACKALLOC
5577 0U, // G_STACKSAVE
5578 0U, // G_STACKRESTORE
5579 0U, // G_STRICT_FADD
5580 0U, // G_STRICT_FSUB
5581 0U, // G_STRICT_FMUL
5582 0U, // G_STRICT_FDIV
5583 0U, // G_STRICT_FREM
5584 0U, // G_STRICT_FMA
5585 0U, // G_STRICT_FSQRT
5586 0U, // G_STRICT_FLDEXP
5587 0U, // G_STRICT_FCMP
5588 0U, // G_STRICT_FCMPS
5589 0U, // G_READ_REGISTER
5590 0U, // G_WRITE_REGISTER
5591 0U, // G_MEMCPY
5592 0U, // G_MEMCPY_INLINE
5593 0U, // G_MEMMOVE
5594 0U, // G_MEMSET
5595 0U, // G_BZERO
5596 0U, // G_MEMSET_INLINE
5597 0U, // G_TRAP
5598 0U, // G_DEBUGTRAP
5599 0U, // G_UBSANTRAP
5600 0U, // G_VECREDUCE_SEQ_FADD
5601 0U, // G_VECREDUCE_SEQ_FMUL
5602 0U, // G_VECREDUCE_FADD
5603 0U, // G_VECREDUCE_FMUL
5604 0U, // G_VECREDUCE_FMAX
5605 0U, // G_VECREDUCE_FMIN
5606 0U, // G_VECREDUCE_FMAXIMUM
5607 0U, // G_VECREDUCE_FMINIMUM
5608 0U, // G_VECREDUCE_FMAXIMUMNUM
5609 0U, // G_VECREDUCE_FMINIMUMNUM
5610 0U, // G_VECREDUCE_ADD
5611 0U, // G_VECREDUCE_MUL
5612 0U, // G_VECREDUCE_AND
5613 0U, // G_VECREDUCE_OR
5614 0U, // G_VECREDUCE_XOR
5615 0U, // G_VECREDUCE_SMAX
5616 0U, // G_VECREDUCE_SMIN
5617 0U, // G_VECREDUCE_UMAX
5618 0U, // G_VECREDUCE_UMIN
5619 0U, // G_SBFX
5620 0U, // G_UBFX
5621 0U, // ADDSri
5622 0U, // ADDSrr
5623 0U, // ADDSrsi
5624 0U, // ADDSrsr
5625 0U, // ADJCALLSTACKDOWN
5626 0U, // ADJCALLSTACKUP
5627 0U, // ASRi
5628 0U, // ASRr
5629 0U, // ASRs1
5630 0U, // B
5631 0U, // BCCZi64
5632 0U, // BCCi64
5633 0U, // BLX_noip
5634 0U, // BLX_pred_noip
5635 0U, // BL_PUSHLR
5636 0U, // BMOVPCB_CALL
5637 0U, // BMOVPCRX_CALL
5638 0U, // BR_JTadd
5639 0U, // BR_JTm_i12
5640 0U, // BR_JTm_rs
5641 0U, // BR_JTr
5642 0U, // BX_CALL
5643 0U, // CATCHRET
5644 0U, // CLEANUPRET
5645 0U, // CMP_SWAP_16
5646 0U, // CMP_SWAP_32
5647 0U, // CMP_SWAP_64
5648 0U, // CMP_SWAP_8
5649 0U, // CONSTPOOL_ENTRY
5650 0U, // COPY_STRUCT_BYVAL_I32
5651 0U, // ITasm
5652 0U, // Int_eh_sjlj_dispatchsetup
5653 0U, // Int_eh_sjlj_longjmp
5654 0U, // Int_eh_sjlj_setjmp
5655 0U, // Int_eh_sjlj_setjmp_nofp
5656 0U, // Int_eh_sjlj_setup_dispatch
5657 0U, // JUMPTABLE_ADDRS
5658 0U, // JUMPTABLE_INSTS
5659 0U, // JUMPTABLE_TBB
5660 0U, // JUMPTABLE_TBH
5661 0U, // KCFI_CHECK_ARM
5662 0U, // KCFI_CHECK_Thumb1
5663 0U, // KCFI_CHECK_Thumb2
5664 0U, // LDMIA_RET
5665 128U, // LDRBT_POST
5666 16384U, // LDRConstPool
5667 128U, // LDRHTii
5668 0U, // LDRLIT_ga_abs
5669 0U, // LDRLIT_ga_pcrel
5670 0U, // LDRLIT_ga_pcrel_ldr
5671 128U, // LDRSBTii
5672 128U, // LDRSHTii
5673 128U, // LDRT_POST
5674 0U, // LEApcrel
5675 0U, // LEApcrelJT
5676 0U, // LOADDUAL
5677 0U, // LSLi
5678 0U, // LSLr
5679 0U, // LSRi
5680 0U, // LSRr
5681 0U, // LSRs1
5682 0U, // MEMCPY
5683 0U, // MLAv5
5684 0U, // MOVCCi
5685 0U, // MOVCCi16
5686 0U, // MOVCCi32imm
5687 0U, // MOVCCr
5688 0U, // MOVCCsi
5689 0U, // MOVCCsr
5690 0U, // MOVPCRX
5691 0U, // MOVTi16_ga_pcrel
5692 0U, // MOV_ga_pcrel
5693 0U, // MOV_ga_pcrel_ldr
5694 0U, // MOVi16_ga_pcrel
5695 0U, // MOVi32imm
5696 0U, // MQPRCopy
5697 0U, // MQQPRLoad
5698 0U, // MQQPRStore
5699 0U, // MQQQQPRLoad
5700 0U, // MQQQQPRStore
5701 0U, // MULv5
5702 0U, // MVE_MEMCPYLOOPINST
5703 0U, // MVE_MEMSETLOOPINST
5704 0U, // MVNCCi
5705 0U, // PICADD
5706 0U, // PICLDR
5707 0U, // PICLDRB
5708 0U, // PICLDRH
5709 0U, // PICLDRSB
5710 0U, // PICLDRSH
5711 0U, // PICSTR
5712 0U, // PICSTRB
5713 0U, // PICSTRH
5714 0U, // RORi
5715 0U, // RORr
5716 0U, // RRX
5717 16384U, // RRXi
5718 0U, // RSBSri
5719 0U, // RSBSrsi
5720 0U, // RSBSrsr
5721 0U, // SEH_EpilogEnd
5722 0U, // SEH_EpilogStart
5723 0U, // SEH_Nop
5724 0U, // SEH_Nop_Ret
5725 0U, // SEH_PrologEnd
5726 0U, // SEH_SaveFRegs
5727 0U, // SEH_SaveLR
5728 0U, // SEH_SaveRegs
5729 0U, // SEH_SaveRegs_Ret
5730 0U, // SEH_SaveSP
5731 0U, // SEH_StackAlloc
5732 0U, // SMLALv5
5733 0U, // SMULLv5
5734 0U, // SPACE
5735 0U, // STOREDUAL
5736 128U, // STRBT_POST
5737 0U, // STRBi_preidx
5738 0U, // STRBr_preidx
5739 0U, // STRH_preidx
5740 128U, // STRT_POST
5741 0U, // STRi_preidx
5742 0U, // STRr_preidx
5743 0U, // SUBS_PC_LR
5744 0U, // SUBSri
5745 0U, // SUBSrr
5746 0U, // SUBSrsi
5747 0U, // SUBSrsr
5748 0U, // SpeculationBarrierISBDSBEndBB
5749 0U, // SpeculationBarrierSBEndBB
5750 0U, // TAILJMPd
5751 0U, // TAILJMPr
5752 0U, // TAILJMPr4
5753 0U, // TCRETURNdi
5754 0U, // TCRETURNri
5755 0U, // TCRETURNrinotr12
5756 0U, // TPsoft
5757 0U, // UMLALv5
5758 0U, // UMULLv5
5759 16640U, // VLD1LNdAsm_16
5760 16640U, // VLD1LNdAsm_32
5761 16640U, // VLD1LNdAsm_8
5762 33024U, // VLD1LNdWB_fixed_Asm_16
5763 33024U, // VLD1LNdWB_fixed_Asm_32
5764 33024U, // VLD1LNdWB_fixed_Asm_8
5765 524544U, // VLD1LNdWB_register_Asm_16
5766 524544U, // VLD1LNdWB_register_Asm_32
5767 524544U, // VLD1LNdWB_register_Asm_8
5768 16640U, // VLD2LNdAsm_16
5769 16640U, // VLD2LNdAsm_32
5770 16640U, // VLD2LNdAsm_8
5771 33024U, // VLD2LNdWB_fixed_Asm_16
5772 33024U, // VLD2LNdWB_fixed_Asm_32
5773 33024U, // VLD2LNdWB_fixed_Asm_8
5774 524544U, // VLD2LNdWB_register_Asm_16
5775 524544U, // VLD2LNdWB_register_Asm_32
5776 524544U, // VLD2LNdWB_register_Asm_8
5777 16640U, // VLD2LNqAsm_16
5778 16640U, // VLD2LNqAsm_32
5779 33024U, // VLD2LNqWB_fixed_Asm_16
5780 33024U, // VLD2LNqWB_fixed_Asm_32
5781 524544U, // VLD2LNqWB_register_Asm_16
5782 524544U, // VLD2LNqWB_register_Asm_32
5783 2U, // VLD3DUPdAsm_16
5784 2U, // VLD3DUPdAsm_32
5785 2U, // VLD3DUPdAsm_8
5786 4U, // VLD3DUPdWB_fixed_Asm_16
5787 4U, // VLD3DUPdWB_fixed_Asm_32
5788 4U, // VLD3DUPdWB_fixed_Asm_8
5789 16768U, // VLD3DUPdWB_register_Asm_16
5790 16768U, // VLD3DUPdWB_register_Asm_32
5791 16768U, // VLD3DUPdWB_register_Asm_8
5792 2U, // VLD3DUPqAsm_16
5793 2U, // VLD3DUPqAsm_32
5794 2U, // VLD3DUPqAsm_8
5795 4U, // VLD3DUPqWB_fixed_Asm_16
5796 4U, // VLD3DUPqWB_fixed_Asm_32
5797 4U, // VLD3DUPqWB_fixed_Asm_8
5798 16768U, // VLD3DUPqWB_register_Asm_16
5799 16768U, // VLD3DUPqWB_register_Asm_32
5800 16768U, // VLD3DUPqWB_register_Asm_8
5801 16640U, // VLD3LNdAsm_16
5802 16640U, // VLD3LNdAsm_32
5803 16640U, // VLD3LNdAsm_8
5804 33024U, // VLD3LNdWB_fixed_Asm_16
5805 33024U, // VLD3LNdWB_fixed_Asm_32
5806 33024U, // VLD3LNdWB_fixed_Asm_8
5807 524544U, // VLD3LNdWB_register_Asm_16
5808 524544U, // VLD3LNdWB_register_Asm_32
5809 524544U, // VLD3LNdWB_register_Asm_8
5810 16640U, // VLD3LNqAsm_16
5811 16640U, // VLD3LNqAsm_32
5812 33024U, // VLD3LNqWB_fixed_Asm_16
5813 33024U, // VLD3LNqWB_fixed_Asm_32
5814 524544U, // VLD3LNqWB_register_Asm_16
5815 524544U, // VLD3LNqWB_register_Asm_32
5816 518U, // VLD3dAsm_16
5817 518U, // VLD3dAsm_32
5818 518U, // VLD3dAsm_8
5819 646U, // VLD3dWB_fixed_Asm_16
5820 646U, // VLD3dWB_fixed_Asm_32
5821 646U, // VLD3dWB_fixed_Asm_8
5822 49926U, // VLD3dWB_register_Asm_16
5823 49926U, // VLD3dWB_register_Asm_32
5824 49926U, // VLD3dWB_register_Asm_8
5825 2U, // VLD3qAsm_16
5826 2U, // VLD3qAsm_32
5827 2U, // VLD3qAsm_8
5828 4U, // VLD3qWB_fixed_Asm_16
5829 4U, // VLD3qWB_fixed_Asm_32
5830 4U, // VLD3qWB_fixed_Asm_8
5831 16768U, // VLD3qWB_register_Asm_16
5832 16768U, // VLD3qWB_register_Asm_32
5833 16768U, // VLD3qWB_register_Asm_8
5834 2U, // VLD4DUPdAsm_16
5835 2U, // VLD4DUPdAsm_32
5836 2U, // VLD4DUPdAsm_8
5837 4U, // VLD4DUPdWB_fixed_Asm_16
5838 4U, // VLD4DUPdWB_fixed_Asm_32
5839 4U, // VLD4DUPdWB_fixed_Asm_8
5840 16768U, // VLD4DUPdWB_register_Asm_16
5841 16768U, // VLD4DUPdWB_register_Asm_32
5842 16768U, // VLD4DUPdWB_register_Asm_8
5843 2U, // VLD4DUPqAsm_16
5844 2U, // VLD4DUPqAsm_32
5845 2U, // VLD4DUPqAsm_8
5846 4U, // VLD4DUPqWB_fixed_Asm_16
5847 4U, // VLD4DUPqWB_fixed_Asm_32
5848 4U, // VLD4DUPqWB_fixed_Asm_8
5849 16768U, // VLD4DUPqWB_register_Asm_16
5850 16768U, // VLD4DUPqWB_register_Asm_32
5851 16768U, // VLD4DUPqWB_register_Asm_8
5852 16640U, // VLD4LNdAsm_16
5853 16640U, // VLD4LNdAsm_32
5854 16640U, // VLD4LNdAsm_8
5855 33024U, // VLD4LNdWB_fixed_Asm_16
5856 33024U, // VLD4LNdWB_fixed_Asm_32
5857 33024U, // VLD4LNdWB_fixed_Asm_8
5858 524544U, // VLD4LNdWB_register_Asm_16
5859 524544U, // VLD4LNdWB_register_Asm_32
5860 524544U, // VLD4LNdWB_register_Asm_8
5861 16640U, // VLD4LNqAsm_16
5862 16640U, // VLD4LNqAsm_32
5863 33024U, // VLD4LNqWB_fixed_Asm_16
5864 33024U, // VLD4LNqWB_fixed_Asm_32
5865 524544U, // VLD4LNqWB_register_Asm_16
5866 524544U, // VLD4LNqWB_register_Asm_32
5867 518U, // VLD4dAsm_16
5868 518U, // VLD4dAsm_32
5869 518U, // VLD4dAsm_8
5870 646U, // VLD4dWB_fixed_Asm_16
5871 646U, // VLD4dWB_fixed_Asm_32
5872 646U, // VLD4dWB_fixed_Asm_8
5873 49926U, // VLD4dWB_register_Asm_16
5874 49926U, // VLD4dWB_register_Asm_32
5875 49926U, // VLD4dWB_register_Asm_8
5876 2U, // VLD4qAsm_16
5877 2U, // VLD4qAsm_32
5878 2U, // VLD4qAsm_8
5879 4U, // VLD4qWB_fixed_Asm_16
5880 4U, // VLD4qWB_fixed_Asm_32
5881 4U, // VLD4qWB_fixed_Asm_8
5882 16768U, // VLD4qWB_register_Asm_16
5883 16768U, // VLD4qWB_register_Asm_32
5884 16768U, // VLD4qWB_register_Asm_8
5885 0U, // VMOVD0
5886 0U, // VMOVDcc
5887 0U, // VMOVHcc
5888 0U, // VMOVQ0
5889 0U, // VMOVScc
5890 16640U, // VST1LNdAsm_16
5891 16640U, // VST1LNdAsm_32
5892 16640U, // VST1LNdAsm_8
5893 33024U, // VST1LNdWB_fixed_Asm_16
5894 33024U, // VST1LNdWB_fixed_Asm_32
5895 33024U, // VST1LNdWB_fixed_Asm_8
5896 524544U, // VST1LNdWB_register_Asm_16
5897 524544U, // VST1LNdWB_register_Asm_32
5898 524544U, // VST1LNdWB_register_Asm_8
5899 16640U, // VST2LNdAsm_16
5900 16640U, // VST2LNdAsm_32
5901 16640U, // VST2LNdAsm_8
5902 33024U, // VST2LNdWB_fixed_Asm_16
5903 33024U, // VST2LNdWB_fixed_Asm_32
5904 33024U, // VST2LNdWB_fixed_Asm_8
5905 524544U, // VST2LNdWB_register_Asm_16
5906 524544U, // VST2LNdWB_register_Asm_32
5907 524544U, // VST2LNdWB_register_Asm_8
5908 16640U, // VST2LNqAsm_16
5909 16640U, // VST2LNqAsm_32
5910 33024U, // VST2LNqWB_fixed_Asm_16
5911 33024U, // VST2LNqWB_fixed_Asm_32
5912 524544U, // VST2LNqWB_register_Asm_16
5913 524544U, // VST2LNqWB_register_Asm_32
5914 16640U, // VST3LNdAsm_16
5915 16640U, // VST3LNdAsm_32
5916 16640U, // VST3LNdAsm_8
5917 33024U, // VST3LNdWB_fixed_Asm_16
5918 33024U, // VST3LNdWB_fixed_Asm_32
5919 33024U, // VST3LNdWB_fixed_Asm_8
5920 524544U, // VST3LNdWB_register_Asm_16
5921 524544U, // VST3LNdWB_register_Asm_32
5922 524544U, // VST3LNdWB_register_Asm_8
5923 16640U, // VST3LNqAsm_16
5924 16640U, // VST3LNqAsm_32
5925 33024U, // VST3LNqWB_fixed_Asm_16
5926 33024U, // VST3LNqWB_fixed_Asm_32
5927 524544U, // VST3LNqWB_register_Asm_16
5928 524544U, // VST3LNqWB_register_Asm_32
5929 518U, // VST3dAsm_16
5930 518U, // VST3dAsm_32
5931 518U, // VST3dAsm_8
5932 646U, // VST3dWB_fixed_Asm_16
5933 646U, // VST3dWB_fixed_Asm_32
5934 646U, // VST3dWB_fixed_Asm_8
5935 49926U, // VST3dWB_register_Asm_16
5936 49926U, // VST3dWB_register_Asm_32
5937 49926U, // VST3dWB_register_Asm_8
5938 2U, // VST3qAsm_16
5939 2U, // VST3qAsm_32
5940 2U, // VST3qAsm_8
5941 4U, // VST3qWB_fixed_Asm_16
5942 4U, // VST3qWB_fixed_Asm_32
5943 4U, // VST3qWB_fixed_Asm_8
5944 16768U, // VST3qWB_register_Asm_16
5945 16768U, // VST3qWB_register_Asm_32
5946 16768U, // VST3qWB_register_Asm_8
5947 16640U, // VST4LNdAsm_16
5948 16640U, // VST4LNdAsm_32
5949 16640U, // VST4LNdAsm_8
5950 33024U, // VST4LNdWB_fixed_Asm_16
5951 33024U, // VST4LNdWB_fixed_Asm_32
5952 33024U, // VST4LNdWB_fixed_Asm_8
5953 524544U, // VST4LNdWB_register_Asm_16
5954 524544U, // VST4LNdWB_register_Asm_32
5955 524544U, // VST4LNdWB_register_Asm_8
5956 16640U, // VST4LNqAsm_16
5957 16640U, // VST4LNqAsm_32
5958 33024U, // VST4LNqWB_fixed_Asm_16
5959 33024U, // VST4LNqWB_fixed_Asm_32
5960 524544U, // VST4LNqWB_register_Asm_16
5961 524544U, // VST4LNqWB_register_Asm_32
5962 518U, // VST4dAsm_16
5963 518U, // VST4dAsm_32
5964 518U, // VST4dAsm_8
5965 646U, // VST4dWB_fixed_Asm_16
5966 646U, // VST4dWB_fixed_Asm_32
5967 646U, // VST4dWB_fixed_Asm_8
5968 49926U, // VST4dWB_register_Asm_16
5969 49926U, // VST4dWB_register_Asm_32
5970 49926U, // VST4dWB_register_Asm_8
5971 2U, // VST4qAsm_16
5972 2U, // VST4qAsm_32
5973 2U, // VST4qAsm_8
5974 4U, // VST4qWB_fixed_Asm_16
5975 4U, // VST4qWB_fixed_Asm_32
5976 4U, // VST4qWB_fixed_Asm_8
5977 16768U, // VST4qWB_register_Asm_16
5978 16768U, // VST4qWB_register_Asm_32
5979 16768U, // VST4qWB_register_Asm_8
5980 0U, // WIN__CHKSTK
5981 0U, // WIN__DBZCHK
5982 0U, // t2ADDSri
5983 0U, // t2ADDSrr
5984 0U, // t2ADDSrs
5985 0U, // t2BF_LabelPseudo
5986 0U, // t2BR_JT
5987 0U, // t2BXAUT_RET
5988 0U, // t2CALL_BTI
5989 0U, // t2DoLoopStart
5990 0U, // t2DoLoopStartTP
5991 0U, // t2LDMIA_RET
5992 0U, // t2LDRB_OFFSET_imm
5993 896U, // t2LDRB_POST_imm
5994 0U, // t2LDRB_PRE_imm
5995 16384U, // t2LDRBpcrel
5996 16384U, // t2LDRConstPool
5997 0U, // t2LDRH_OFFSET_imm
5998 896U, // t2LDRH_POST_imm
5999 0U, // t2LDRH_PRE_imm
6000 16384U, // t2LDRHpcrel
6001 0U, // t2LDRLIT_ga_pcrel
6002 0U, // t2LDRSB_OFFSET_imm
6003 896U, // t2LDRSB_POST_imm
6004 0U, // t2LDRSB_PRE_imm
6005 16384U, // t2LDRSBpcrel
6006 0U, // t2LDRSH_OFFSET_imm
6007 896U, // t2LDRSH_POST_imm
6008 0U, // t2LDRSH_PRE_imm
6009 16384U, // t2LDRSHpcrel
6010 896U, // t2LDR_POST_imm
6011 0U, // t2LDR_PRE_imm
6012 0U, // t2LDRpci_pic
6013 16384U, // t2LDRpcrel
6014 0U, // t2LEApcrel
6015 0U, // t2LEApcrelJT
6016 0U, // t2LoopDec
6017 0U, // t2LoopEnd
6018 0U, // t2LoopEndDec
6019 0U, // t2MOVCCasr
6020 0U, // t2MOVCCi
6021 0U, // t2MOVCCi16
6022 0U, // t2MOVCCi32imm
6023 0U, // t2MOVCClsl
6024 0U, // t2MOVCClsr
6025 0U, // t2MOVCCr
6026 0U, // t2MOVCCror
6027 1024U, // t2MOVSsi
6028 1152U, // t2MOVSsr
6029 0U, // t2MOVTi16_ga_pcrel
6030 0U, // t2MOV_ga_pcrel
6031 0U, // t2MOVi16_ga_pcrel
6032 0U, // t2MOVi32imm
6033 1024U, // t2MOVsi
6034 1152U, // t2MOVsr
6035 0U, // t2MVNCCi
6036 0U, // t2RSBSri
6037 0U, // t2RSBSrs
6038 0U, // t2STRB_OFFSET_imm
6039 896U, // t2STRB_POST_imm
6040 0U, // t2STRB_PRE_imm
6041 0U, // t2STRB_preidx
6042 0U, // t2STRH_OFFSET_imm
6043 896U, // t2STRH_POST_imm
6044 0U, // t2STRH_PRE_imm
6045 0U, // t2STRH_preidx
6046 896U, // t2STR_POST_imm
6047 0U, // t2STR_PRE_imm
6048 0U, // t2STR_preidx
6049 0U, // t2SUBSri
6050 0U, // t2SUBSrr
6051 0U, // t2SUBSrs
6052 0U, // t2SpeculationBarrierISBDSBEndBB
6053 0U, // t2SpeculationBarrierSBEndBB
6054 0U, // t2TBB_JT
6055 0U, // t2TBH_JT
6056 0U, // t2WhileLoopSetup
6057 0U, // t2WhileLoopStart
6058 0U, // t2WhileLoopStartLR
6059 0U, // t2WhileLoopStartTP
6060 0U, // tADCS
6061 0U, // tADDSi3
6062 0U, // tADDSi8
6063 0U, // tADDSrr
6064 0U, // tADDframe
6065 0U, // tADJCALLSTACKDOWN
6066 0U, // tADJCALLSTACKUP
6067 0U, // tBLXNS_CALL
6068 0U, // tBLXr_noip
6069 0U, // tBL_PUSHLR
6070 0U, // tBRIND
6071 0U, // tBR_JTr
6072 0U, // tBXNS_RET
6073 0U, // tBX_CALL
6074 0U, // tBX_RET
6075 0U, // tBX_RET_vararg
6076 0U, // tBfar
6077 0U, // tCMP_SWAP_16
6078 0U, // tCMP_SWAP_32
6079 0U, // tCMP_SWAP_8
6080 0U, // tLDMIA_UPD
6081 16384U, // tLDRConstPool
6082 0U, // tLDRLIT_ga_abs
6083 0U, // tLDRLIT_ga_pcrel
6084 0U, // tLDR_postidx
6085 0U, // tLDRpci_pic
6086 0U, // tLEApcrel
6087 0U, // tLEApcrelJT
6088 0U, // tLSLSri
6089 0U, // tMOVCCr_pseudo
6090 0U, // tMOVi32imm
6091 0U, // tPOP_RET
6092 0U, // tRSBS
6093 0U, // tSBCS
6094 0U, // tSUBSi3
6095 0U, // tSUBSi8
6096 0U, // tSUBSrr
6097 0U, // tTAILJMPd
6098 0U, // tTAILJMPdND
6099 0U, // tTAILJMPr
6100 0U, // tTBB_JT
6101 0U, // tTBH_JT
6102 0U, // tTPsoft
6103 1048576U, // ADCri
6104 0U, // ADCrr
6105 1572864U, // ADCrsi
6106 0U, // ADCrsr
6107 1048576U, // ADDri
6108 0U, // ADDrr
6109 1572864U, // ADDrsi
6110 0U, // ADDrsr
6111 1280U, // ADR
6112 2U, // AESD
6113 2U, // AESE
6114 2U, // AESIMC
6115 2U, // AESMC
6116 1048576U, // ANDri
6117 0U, // ANDrr
6118 1572864U, // ANDrsi
6119 0U, // ANDrsr
6120 520U, // BF16VDOTI_VDOTD
6121 520U, // BF16VDOTI_VDOTQ
6122 2U, // BF16VDOTS_VDOTD
6123 2U, // BF16VDOTS_VDOTQ
6124 2U, // BF16_VCVT
6125 2U, // BF16_VCVTB
6126 2U, // BF16_VCVTT
6127 1408U, // BFC
6128 2098688U, // BFI
6129 1048576U, // BICri
6130 0U, // BICrr
6131 1572864U, // BICrsi
6132 0U, // BICrsr
6133 0U, // BKPT
6134 0U, // BL
6135 0U, // BLX
6136 2U, // BLX_pred
6137 0U, // BLXi
6138 2U, // BL_pred
6139 0U, // BX
6140 2U, // BXJ
6141 0U, // BX_RET
6142 2U, // BX_pred
6143 2U, // Bcc
6144 2U, // CDE_CX1
6145 16778U, // CDE_CX1A
6146 0U, // CDE_CX1D
6147 524U, // CDE_CX1DA
6148 16768U, // CDE_CX2
6149 524682U, // CDE_CX2A
6150 526U, // CDE_CX2D
6151 2687756U, // CDE_CX2DA
6152 524672U, // CDE_CX3
6153 34079114U, // CDE_CX3A
6154 2687758U, // CDE_CX3D
6155 70320908U, // CDE_CX3DA
6156 2U, // CDE_VCX1A_fpdp
6157 2U, // CDE_VCX1A_fpsp
6158 16778U, // CDE_VCX1A_vec
6159 2U, // CDE_VCX1_fpdp
6160 2U, // CDE_VCX1_fpsp
6161 17930U, // CDE_VCX1_vec
6162 18048U, // CDE_VCX2A_fpdp
6163 18048U, // CDE_VCX2A_fpsp
6164 524682U, // CDE_VCX2A_vec
6165 16768U, // CDE_VCX2_fpdp
6166 16768U, // CDE_VCX2_fpsp
6167 3671562U, // CDE_VCX2_vec
6168 4195968U, // CDE_VCX3A_fpdp
6169 4195968U, // CDE_VCX3A_fpsp
6170 34079114U, // CDE_VCX3A_vec
6171 524672U, // CDE_VCX3_fpdp
6172 524672U, // CDE_VCX3_fpsp
6173 37225994U, // CDE_VCX3_vec
6174 82704U, // CDP
6175 0U, // CDP2
6176 0U, // CLREX
6177 16384U, // CLZ
6178 1792U, // CMNri
6179 16384U, // CMNrr
6180 1920U, // CMNrsi
6181 1152U, // CMNrsr
6182 1792U, // CMPri
6183 16384U, // CMPrr
6184 1920U, // CMPrsi
6185 1152U, // CMPrsr
6186 0U, // CPS1p
6187 2U, // CPS2p
6188 17920U, // CPS3p
6189 17920U, // CRC32B
6190 17920U, // CRC32CB
6191 17920U, // CRC32CH
6192 17920U, // CRC32CW
6193 17920U, // CRC32H
6194 17920U, // CRC32W
6195 2U, // DBG
6196 0U, // DMB
6197 0U, // DSB
6198 1048576U, // EORri
6199 0U, // EORrr
6200 1572864U, // EORrsi
6201 0U, // EORrsr
6202 0U, // ERET
6203 18U, // FCONSTD
6204 2048U, // FCONSTH
6205 2048U, // FCONSTS
6206 532U, // FLDMXDB_UPD
6207 18560U, // FLDMXIA
6208 532U, // FLDMXIA_UPD
6209 0U, // FMSTAT
6210 532U, // FSTMXDB_UPD
6211 18560U, // FSTMXIA
6212 532U, // FSTMXIA_UPD
6213 2U, // HINT
6214 0U, // HLT
6215 0U, // HVC
6216 0U, // ISB
6217 128U, // LDA
6218 128U, // LDAB
6219 128U, // LDAEX
6220 128U, // LDAEXB
6221 0U, // LDAEXD
6222 128U, // LDAEXH
6223 128U, // LDAH
6224 0U, // LDC2L_OFFSET
6225 2304U, // LDC2L_OPTION
6226 2432U, // LDC2L_POST
6227 0U, // LDC2L_PRE
6228 0U, // LDC2_OFFSET
6229 2304U, // LDC2_OPTION
6230 2432U, // LDC2_POST
6231 0U, // LDC2_PRE
6232 2582U, // LDCL_OFFSET
6233 4721302U, // LDCL_OPTION
6234 5245590U, // LDCL_POST
6235 2838U, // LDCL_PRE
6236 2582U, // LDC_OFFSET
6237 4721302U, // LDC_OPTION
6238 5245590U, // LDC_POST
6239 2838U, // LDC_PRE
6240 18560U, // LDMDA
6241 532U, // LDMDA_UPD
6242 18560U, // LDMDB
6243 532U, // LDMDB_UPD
6244 18560U, // LDMIA
6245 532U, // LDMIA_UPD
6246 18560U, // LDMIB
6247 532U, // LDMIB_UPD
6248 5769856U, // LDRBT_POST_IMM
6249 5769856U, // LDRBT_POST_REG
6250 5769856U, // LDRB_POST_IMM
6251 5769856U, // LDRB_POST_REG
6252 2944U, // LDRB_PRE_IMM
6253 3072U, // LDRB_PRE_REG
6254 3200U, // LDRBi12
6255 3328U, // LDRBrs
6256 6291456U, // LDRD
6257 40370176U, // LDRD_POST
6258 7340032U, // LDRD_PRE
6259 128U, // LDREX
6260 128U, // LDREXB
6261 0U, // LDREXD
6262 128U, // LDREXH
6263 3456U, // LDRH
6264 7867008U, // LDRHTi
6265 8391296U, // LDRHTr
6266 8915584U, // LDRH_POST
6267 3584U, // LDRH_PRE
6268 3456U, // LDRSB
6269 7867008U, // LDRSBTi
6270 8391296U, // LDRSBTr
6271 8915584U, // LDRSB_POST
6272 3584U, // LDRSB_PRE
6273 3456U, // LDRSH
6274 7867008U, // LDRSHTi
6275 8391296U, // LDRSHTr
6276 8915584U, // LDRSH_POST
6277 3584U, // LDRSH_PRE
6278 5769856U, // LDRT_POST_IMM
6279 5769856U, // LDRT_POST_REG
6280 5769856U, // LDR_POST_IMM
6281 5769856U, // LDR_POST_REG
6282 2944U, // LDR_PRE_IMM
6283 3072U, // LDR_PRE_REG
6284 3200U, // LDRcp
6285 3200U, // LDRi12
6286 3328U, // LDRrs
6287 103908112U, // MCR
6288 3712U, // MCR2
6289 137462544U, // MCRR
6290 9437568U, // MCRR2
6291 33554432U, // MLA
6292 33554432U, // MLS
6293 0U, // MOVPCLR
6294 17920U, // MOVTi16
6295 1792U, // MOVi
6296 16384U, // MOVi16
6297 16384U, // MOVr
6298 16384U, // MOVr_TC
6299 1920U, // MOVsi
6300 1152U, // MOVsr
6301 115480U, // MRC
6302 3712U, // MRC2
6303 0U, // MRRC
6304 0U, // MRRC2
6305 26U, // MRS
6306 3840U, // MRSbanked
6307 28U, // MRSsys
6308 528U, // MSR
6309 0U, // MSRbanked
6310 30U, // MSRi
6311 0U, // MUL
6312 524288U, // MVE_ASRLi
6313 524288U, // MVE_ASRLr
6314 2U, // MVE_DLSTP_16
6315 2U, // MVE_DLSTP_32
6316 2U, // MVE_DLSTP_64
6317 2U, // MVE_DLSTP_8
6318 0U, // MVE_LCTP
6319 0U, // MVE_LETP
6320 524288U, // MVE_LSLLi
6321 524288U, // MVE_LSLLr
6322 524288U, // MVE_LSRL
6323 17920U, // MVE_SQRSHR
6324 9961472U, // MVE_SQRSHRL
6325 17920U, // MVE_SQSHL
6326 524288U, // MVE_SQSHLL
6327 17920U, // MVE_SRSHR
6328 524288U, // MVE_SRSHRL
6329 17920U, // MVE_UQRSHL
6330 9961472U, // MVE_UQRSHLL
6331 17920U, // MVE_UQSHL
6332 524288U, // MVE_UQSHLL
6333 17920U, // MVE_URSHR
6334 524288U, // MVE_URSHRL
6335 3671552U, // MVE_VABAVs16
6336 3671552U, // MVE_VABAVs32
6337 3671552U, // MVE_VABAVs8
6338 3671552U, // MVE_VABAVu16
6339 3671552U, // MVE_VABAVu32
6340 3671552U, // MVE_VABAVu8
6341 0U, // MVE_VABDf16
6342 0U, // MVE_VABDf32
6343 0U, // MVE_VABDs16
6344 0U, // MVE_VABDs32
6345 0U, // MVE_VABDs8
6346 0U, // MVE_VABDu16
6347 0U, // MVE_VABDu32
6348 0U, // MVE_VABDu8
6349 16384U, // MVE_VABSf16
6350 16384U, // MVE_VABSf32
6351 16384U, // MVE_VABSs16
6352 16384U, // MVE_VABSs32
6353 16384U, // MVE_VABSs8
6354 3671552U, // MVE_VADC
6355 3671552U, // MVE_VADCI
6356 524288U, // MVE_VADDLVs32acc
6357 0U, // MVE_VADDLVs32no_acc
6358 524288U, // MVE_VADDLVu32acc
6359 0U, // MVE_VADDLVu32no_acc
6360 17920U, // MVE_VADDVs16acc
6361 16384U, // MVE_VADDVs16no_acc
6362 17920U, // MVE_VADDVs32acc
6363 16384U, // MVE_VADDVs32no_acc
6364 17920U, // MVE_VADDVs8acc
6365 16384U, // MVE_VADDVs8no_acc
6366 17920U, // MVE_VADDVu16acc
6367 16384U, // MVE_VADDVu16no_acc
6368 17920U, // MVE_VADDVu32acc
6369 16384U, // MVE_VADDVu32no_acc
6370 17920U, // MVE_VADDVu8acc
6371 16384U, // MVE_VADDVu8no_acc
6372 0U, // MVE_VADD_qr_f16
6373 0U, // MVE_VADD_qr_f32
6374 0U, // MVE_VADD_qr_i16
6375 0U, // MVE_VADD_qr_i32
6376 0U, // MVE_VADD_qr_i8
6377 0U, // MVE_VADDf16
6378 0U, // MVE_VADDf32
6379 0U, // MVE_VADDi16
6380 0U, // MVE_VADDi32
6381 0U, // MVE_VADDi8
6382 0U, // MVE_VAND
6383 0U, // MVE_VBIC
6384 3968U, // MVE_VBICimmi16
6385 3968U, // MVE_VBICimmi32
6386 0U, // MVE_VBRSR16
6387 0U, // MVE_VBRSR32
6388 0U, // MVE_VBRSR8
6389 33554432U, // MVE_VCADDf16
6390 33554432U, // MVE_VCADDf32
6391 33554432U, // MVE_VCADDi16
6392 33554432U, // MVE_VCADDi32
6393 33554432U, // MVE_VCADDi8
6394 16384U, // MVE_VCLSs16
6395 16384U, // MVE_VCLSs32
6396 16384U, // MVE_VCLSs8
6397 16384U, // MVE_VCLZs16
6398 16384U, // MVE_VCLZs32
6399 16384U, // MVE_VCLZs8
6400 37225984U, // MVE_VCMLAf16
6401 37225984U, // MVE_VCMLAf32
6402 0U, // MVE_VCMPf16
6403 0U, // MVE_VCMPf16r
6404 0U, // MVE_VCMPf32
6405 0U, // MVE_VCMPf32r
6406 0U, // MVE_VCMPi16
6407 0U, // MVE_VCMPi16r
6408 0U, // MVE_VCMPi32
6409 0U, // MVE_VCMPi32r
6410 0U, // MVE_VCMPi8
6411 0U, // MVE_VCMPi8r
6412 0U, // MVE_VCMPs16
6413 0U, // MVE_VCMPs16r
6414 0U, // MVE_VCMPs32
6415 0U, // MVE_VCMPs32r
6416 0U, // MVE_VCMPs8
6417 0U, // MVE_VCMPs8r
6418 0U, // MVE_VCMPu16
6419 0U, // MVE_VCMPu16r
6420 0U, // MVE_VCMPu32
6421 0U, // MVE_VCMPu32r
6422 0U, // MVE_VCMPu8
6423 0U, // MVE_VCMPu8r
6424 33554432U, // MVE_VCMULf16
6425 33554432U, // MVE_VCMULf32
6426 2U, // MVE_VCTP16
6427 2U, // MVE_VCTP32
6428 2U, // MVE_VCTP64
6429 2U, // MVE_VCTP8
6430 2U, // MVE_VCVTf16f32bh
6431 2U, // MVE_VCVTf16f32th
6432 536U, // MVE_VCVTf16s16_fix
6433 0U, // MVE_VCVTf16s16n
6434 536U, // MVE_VCVTf16u16_fix
6435 0U, // MVE_VCVTf16u16n
6436 0U, // MVE_VCVTf32f16bh
6437 0U, // MVE_VCVTf32f16th
6438 536U, // MVE_VCVTf32s32_fix
6439 0U, // MVE_VCVTf32s32n
6440 536U, // MVE_VCVTf32u32_fix
6441 0U, // MVE_VCVTf32u32n
6442 536U, // MVE_VCVTs16f16_fix
6443 0U, // MVE_VCVTs16f16a
6444 0U, // MVE_VCVTs16f16m
6445 0U, // MVE_VCVTs16f16n
6446 0U, // MVE_VCVTs16f16p
6447 0U, // MVE_VCVTs16f16z
6448 536U, // MVE_VCVTs32f32_fix
6449 0U, // MVE_VCVTs32f32a
6450 0U, // MVE_VCVTs32f32m
6451 0U, // MVE_VCVTs32f32n
6452 0U, // MVE_VCVTs32f32p
6453 0U, // MVE_VCVTs32f32z
6454 536U, // MVE_VCVTu16f16_fix
6455 0U, // MVE_VCVTu16f16a
6456 0U, // MVE_VCVTu16f16m
6457 0U, // MVE_VCVTu16f16n
6458 0U, // MVE_VCVTu16f16p
6459 0U, // MVE_VCVTu16f16z
6460 536U, // MVE_VCVTu32f32_fix
6461 0U, // MVE_VCVTu32f32a
6462 0U, // MVE_VCVTu32f32m
6463 0U, // MVE_VCVTu32f32n
6464 0U, // MVE_VCVTu32f32p
6465 0U, // MVE_VCVTu32f32z
6466 3670016U, // MVE_VDDUPu16
6467 3670016U, // MVE_VDDUPu32
6468 3670016U, // MVE_VDDUPu8
6469 16384U, // MVE_VDUP16
6470 16384U, // MVE_VDUP32
6471 16384U, // MVE_VDUP8
6472 37224448U, // MVE_VDWDUPu16
6473 37224448U, // MVE_VDWDUPu32
6474 37224448U, // MVE_VDWDUPu8
6475 0U, // MVE_VEOR
6476 3671552U, // MVE_VFMA_qr_Sf16
6477 3671552U, // MVE_VFMA_qr_Sf32
6478 3671552U, // MVE_VFMA_qr_f16
6479 3671552U, // MVE_VFMA_qr_f32
6480 3671552U, // MVE_VFMAf16
6481 3671552U, // MVE_VFMAf32
6482 3671552U, // MVE_VFMSf16
6483 3671552U, // MVE_VFMSf32
6484 0U, // MVE_VHADD_qr_s16
6485 0U, // MVE_VHADD_qr_s32
6486 0U, // MVE_VHADD_qr_s8
6487 0U, // MVE_VHADD_qr_u16
6488 0U, // MVE_VHADD_qr_u32
6489 0U, // MVE_VHADD_qr_u8
6490 0U, // MVE_VHADDs16
6491 0U, // MVE_VHADDs32
6492 0U, // MVE_VHADDs8
6493 0U, // MVE_VHADDu16
6494 0U, // MVE_VHADDu32
6495 0U, // MVE_VHADDu8
6496 33554432U, // MVE_VHCADDs16
6497 33554432U, // MVE_VHCADDs32
6498 33554432U, // MVE_VHCADDs8
6499 0U, // MVE_VHSUB_qr_s16
6500 0U, // MVE_VHSUB_qr_s32
6501 0U, // MVE_VHSUB_qr_s8
6502 0U, // MVE_VHSUB_qr_u16
6503 0U, // MVE_VHSUB_qr_u32
6504 0U, // MVE_VHSUB_qr_u8
6505 0U, // MVE_VHSUBs16
6506 0U, // MVE_VHSUBs32
6507 0U, // MVE_VHSUBs8
6508 0U, // MVE_VHSUBu16
6509 0U, // MVE_VHSUBu32
6510 0U, // MVE_VHSUBu8
6511 3670016U, // MVE_VIDUPu16
6512 3670016U, // MVE_VIDUPu32
6513 3670016U, // MVE_VIDUPu8
6514 37224448U, // MVE_VIWDUPu16
6515 37224448U, // MVE_VIWDUPu32
6516 37224448U, // MVE_VIWDUPu8
6517 0U, // MVE_VLD20_16
6518 0U, // MVE_VLD20_16_wb
6519 0U, // MVE_VLD20_32
6520 0U, // MVE_VLD20_32_wb
6521 0U, // MVE_VLD20_8
6522 0U, // MVE_VLD20_8_wb
6523 0U, // MVE_VLD21_16
6524 0U, // MVE_VLD21_16_wb
6525 0U, // MVE_VLD21_32
6526 0U, // MVE_VLD21_32_wb
6527 0U, // MVE_VLD21_8
6528 0U, // MVE_VLD21_8_wb
6529 0U, // MVE_VLD40_16
6530 0U, // MVE_VLD40_16_wb
6531 0U, // MVE_VLD40_32
6532 0U, // MVE_VLD40_32_wb
6533 0U, // MVE_VLD40_8
6534 0U, // MVE_VLD40_8_wb
6535 0U, // MVE_VLD41_16
6536 0U, // MVE_VLD41_16_wb
6537 0U, // MVE_VLD41_32
6538 0U, // MVE_VLD41_32_wb
6539 0U, // MVE_VLD41_8
6540 0U, // MVE_VLD41_8_wb
6541 0U, // MVE_VLD42_16
6542 0U, // MVE_VLD42_16_wb
6543 0U, // MVE_VLD42_32
6544 0U, // MVE_VLD42_32_wb
6545 0U, // MVE_VLD42_8
6546 0U, // MVE_VLD42_8_wb
6547 0U, // MVE_VLD43_16
6548 0U, // MVE_VLD43_16_wb
6549 0U, // MVE_VLD43_32
6550 0U, // MVE_VLD43_32_wb
6551 0U, // MVE_VLD43_8
6552 0U, // MVE_VLD43_8_wb
6553 4096U, // MVE_VLDRBS16
6554 133760U, // MVE_VLDRBS16_post
6555 4224U, // MVE_VLDRBS16_pre
6556 4352U, // MVE_VLDRBS16_rq
6557 4096U, // MVE_VLDRBS32
6558 133760U, // MVE_VLDRBS32_post
6559 4224U, // MVE_VLDRBS32_pre
6560 4352U, // MVE_VLDRBS32_rq
6561 4096U, // MVE_VLDRBU16
6562 133760U, // MVE_VLDRBU16_post
6563 4224U, // MVE_VLDRBU16_pre
6564 4352U, // MVE_VLDRBU16_rq
6565 4096U, // MVE_VLDRBU32
6566 133760U, // MVE_VLDRBU32_post
6567 4224U, // MVE_VLDRBU32_pre
6568 4352U, // MVE_VLDRBU32_rq
6569 4096U, // MVE_VLDRBU8
6570 133760U, // MVE_VLDRBU8_post
6571 4480U, // MVE_VLDRBU8_pre
6572 4352U, // MVE_VLDRBU8_rq
6573 4096U, // MVE_VLDRDU64_qi
6574 4224U, // MVE_VLDRDU64_qi_pre
6575 4608U, // MVE_VLDRDU64_rq
6576 4352U, // MVE_VLDRDU64_rq_u
6577 4096U, // MVE_VLDRHS32
6578 133760U, // MVE_VLDRHS32_post
6579 4224U, // MVE_VLDRHS32_pre
6580 4736U, // MVE_VLDRHS32_rq
6581 4352U, // MVE_VLDRHS32_rq_u
6582 4096U, // MVE_VLDRHU16
6583 133760U, // MVE_VLDRHU16_post
6584 4480U, // MVE_VLDRHU16_pre
6585 4736U, // MVE_VLDRHU16_rq
6586 4352U, // MVE_VLDRHU16_rq_u
6587 4096U, // MVE_VLDRHU32
6588 133760U, // MVE_VLDRHU32_post
6589 4224U, // MVE_VLDRHU32_pre
6590 4736U, // MVE_VLDRHU32_rq
6591 4352U, // MVE_VLDRHU32_rq_u
6592 4096U, // MVE_VLDRWU32
6593 133760U, // MVE_VLDRWU32_post
6594 4480U, // MVE_VLDRWU32_pre
6595 4096U, // MVE_VLDRWU32_qi
6596 4224U, // MVE_VLDRWU32_qi_pre
6597 4864U, // MVE_VLDRWU32_rq
6598 4352U, // MVE_VLDRWU32_rq_u
6599 17920U, // MVE_VMAXAVs16
6600 17920U, // MVE_VMAXAVs32
6601 17920U, // MVE_VMAXAVs8
6602 17920U, // MVE_VMAXAs16
6603 17920U, // MVE_VMAXAs32
6604 17920U, // MVE_VMAXAs8
6605 17920U, // MVE_VMAXNMAVf16
6606 17920U, // MVE_VMAXNMAVf32
6607 17920U, // MVE_VMAXNMAf16
6608 17920U, // MVE_VMAXNMAf32
6609 17920U, // MVE_VMAXNMVf16
6610 17920U, // MVE_VMAXNMVf32
6611 0U, // MVE_VMAXNMf16
6612 0U, // MVE_VMAXNMf32
6613 17920U, // MVE_VMAXVs16
6614 17920U, // MVE_VMAXVs32
6615 17920U, // MVE_VMAXVs8
6616 17920U, // MVE_VMAXVu16
6617 17920U, // MVE_VMAXVu32
6618 17920U, // MVE_VMAXVu8
6619 0U, // MVE_VMAXs16
6620 0U, // MVE_VMAXs32
6621 0U, // MVE_VMAXs8
6622 0U, // MVE_VMAXu16
6623 0U, // MVE_VMAXu32
6624 0U, // MVE_VMAXu8
6625 17920U, // MVE_VMINAVs16
6626 17920U, // MVE_VMINAVs32
6627 17920U, // MVE_VMINAVs8
6628 17920U, // MVE_VMINAs16
6629 17920U, // MVE_VMINAs32
6630 17920U, // MVE_VMINAs8
6631 17920U, // MVE_VMINNMAVf16
6632 17920U, // MVE_VMINNMAVf32
6633 17920U, // MVE_VMINNMAf16
6634 17920U, // MVE_VMINNMAf32
6635 17920U, // MVE_VMINNMVf16
6636 17920U, // MVE_VMINNMVf32
6637 0U, // MVE_VMINNMf16
6638 0U, // MVE_VMINNMf32
6639 17920U, // MVE_VMINVs16
6640 17920U, // MVE_VMINVs32
6641 17920U, // MVE_VMINVs8
6642 17920U, // MVE_VMINVu16
6643 17920U, // MVE_VMINVu32
6644 17920U, // MVE_VMINVu8
6645 0U, // MVE_VMINs16
6646 0U, // MVE_VMINs32
6647 0U, // MVE_VMINs8
6648 0U, // MVE_VMINu16
6649 0U, // MVE_VMINu32
6650 0U, // MVE_VMINu8
6651 3671552U, // MVE_VMLADAVas16
6652 3671552U, // MVE_VMLADAVas32
6653 3671552U, // MVE_VMLADAVas8
6654 3671552U, // MVE_VMLADAVau16
6655 3671552U, // MVE_VMLADAVau32
6656 3671552U, // MVE_VMLADAVau8
6657 3671552U, // MVE_VMLADAVaxs16
6658 3671552U, // MVE_VMLADAVaxs32
6659 3671552U, // MVE_VMLADAVaxs8
6660 0U, // MVE_VMLADAVs16
6661 0U, // MVE_VMLADAVs32
6662 0U, // MVE_VMLADAVs8
6663 0U, // MVE_VMLADAVu16
6664 0U, // MVE_VMLADAVu32
6665 0U, // MVE_VMLADAVu8
6666 0U, // MVE_VMLADAVxs16
6667 0U, // MVE_VMLADAVxs32
6668 0U, // MVE_VMLADAVxs8
6669 34078720U, // MVE_VMLALDAVas16
6670 34078720U, // MVE_VMLALDAVas32
6671 34078720U, // MVE_VMLALDAVau16
6672 34078720U, // MVE_VMLALDAVau32
6673 34078720U, // MVE_VMLALDAVaxs16
6674 34078720U, // MVE_VMLALDAVaxs32
6675 33554432U, // MVE_VMLALDAVs16
6676 33554432U, // MVE_VMLALDAVs32
6677 33554432U, // MVE_VMLALDAVu16
6678 33554432U, // MVE_VMLALDAVu32
6679 33554432U, // MVE_VMLALDAVxs16
6680 33554432U, // MVE_VMLALDAVxs32
6681 3671552U, // MVE_VMLAS_qr_i16
6682 3671552U, // MVE_VMLAS_qr_i32
6683 3671552U, // MVE_VMLAS_qr_i8
6684 3671552U, // MVE_VMLA_qr_i16
6685 3671552U, // MVE_VMLA_qr_i32
6686 3671552U, // MVE_VMLA_qr_i8
6687 3671552U, // MVE_VMLSDAVas16
6688 3671552U, // MVE_VMLSDAVas32
6689 3671552U, // MVE_VMLSDAVas8
6690 3671552U, // MVE_VMLSDAVaxs16
6691 3671552U, // MVE_VMLSDAVaxs32
6692 3671552U, // MVE_VMLSDAVaxs8
6693 0U, // MVE_VMLSDAVs16
6694 0U, // MVE_VMLSDAVs32
6695 0U, // MVE_VMLSDAVs8
6696 0U, // MVE_VMLSDAVxs16
6697 0U, // MVE_VMLSDAVxs32
6698 0U, // MVE_VMLSDAVxs8
6699 34078720U, // MVE_VMLSLDAVas16
6700 34078720U, // MVE_VMLSLDAVas32
6701 34078720U, // MVE_VMLSLDAVaxs16
6702 34078720U, // MVE_VMLSLDAVaxs32
6703 33554432U, // MVE_VMLSLDAVs16
6704 33554432U, // MVE_VMLSLDAVs32
6705 33554432U, // MVE_VMLSLDAVxs16
6706 33554432U, // MVE_VMLSLDAVxs32
6707 16384U, // MVE_VMOVLs16bh
6708 16384U, // MVE_VMOVLs16th
6709 16384U, // MVE_VMOVLs8bh
6710 16384U, // MVE_VMOVLs8th
6711 16384U, // MVE_VMOVLu16bh
6712 16384U, // MVE_VMOVLu16th
6713 16384U, // MVE_VMOVLu8bh
6714 16384U, // MVE_VMOVLu8th
6715 17920U, // MVE_VMOVNi16bh
6716 17920U, // MVE_VMOVNi16th
6717 17920U, // MVE_VMOVNi32bh
6718 17920U, // MVE_VMOVNi32th
6719 147456U, // MVE_VMOV_from_lane_32
6720 147456U, // MVE_VMOV_from_lane_s16
6721 147456U, // MVE_VMOV_from_lane_s8
6722 147456U, // MVE_VMOV_from_lane_u16
6723 147456U, // MVE_VMOV_from_lane_u8
6724 10650376U, // MVE_VMOV_q_rr
6725 167772160U, // MVE_VMOV_rr_q
6726 32U, // MVE_VMOV_to_lane_16
6727 32U, // MVE_VMOV_to_lane_32
6728 32U, // MVE_VMOV_to_lane_8
6729 2048U, // MVE_VMOVimmf32
6730 4992U, // MVE_VMOVimmi16
6731 4992U, // MVE_VMOVimmi32
6732 0U, // MVE_VMOVimmi64
6733 4992U, // MVE_VMOVimmi8
6734 0U, // MVE_VMULHs16
6735 0U, // MVE_VMULHs32
6736 0U, // MVE_VMULHs8
6737 0U, // MVE_VMULHu16
6738 0U, // MVE_VMULHu32
6739 0U, // MVE_VMULHu8
6740 0U, // MVE_VMULLBp16
6741 0U, // MVE_VMULLBp8
6742 0U, // MVE_VMULLBs16
6743 0U, // MVE_VMULLBs32
6744 0U, // MVE_VMULLBs8
6745 0U, // MVE_VMULLBu16
6746 0U, // MVE_VMULLBu32
6747 0U, // MVE_VMULLBu8
6748 0U, // MVE_VMULLTp16
6749 0U, // MVE_VMULLTp8
6750 0U, // MVE_VMULLTs16
6751 0U, // MVE_VMULLTs32
6752 0U, // MVE_VMULLTs8
6753 0U, // MVE_VMULLTu16
6754 0U, // MVE_VMULLTu32
6755 0U, // MVE_VMULLTu8
6756 0U, // MVE_VMUL_qr_f16
6757 0U, // MVE_VMUL_qr_f32
6758 0U, // MVE_VMUL_qr_i16
6759 0U, // MVE_VMUL_qr_i32
6760 0U, // MVE_VMUL_qr_i8
6761 0U, // MVE_VMULf16
6762 0U, // MVE_VMULf32
6763 0U, // MVE_VMULi16
6764 0U, // MVE_VMULi32
6765 0U, // MVE_VMULi8
6766 16384U, // MVE_VMVN
6767 4992U, // MVE_VMVNimmi16
6768 4992U, // MVE_VMVNimmi32
6769 16384U, // MVE_VNEGf16
6770 16384U, // MVE_VNEGf32
6771 16384U, // MVE_VNEGs16
6772 16384U, // MVE_VNEGs32
6773 16384U, // MVE_VNEGs8
6774 0U, // MVE_VORN
6775 0U, // MVE_VORR
6776 3968U, // MVE_VORRimmi16
6777 3968U, // MVE_VORRimmi32
6778 0U, // MVE_VPNOT
6779 0U, // MVE_VPSEL
6780 0U, // MVE_VPST
6781 0U, // MVE_VPTv16i8
6782 0U, // MVE_VPTv16i8r
6783 0U, // MVE_VPTv16s8
6784 0U, // MVE_VPTv16s8r
6785 0U, // MVE_VPTv16u8
6786 0U, // MVE_VPTv16u8r
6787 0U, // MVE_VPTv4f32
6788 0U, // MVE_VPTv4f32r
6789 0U, // MVE_VPTv4i32
6790 0U, // MVE_VPTv4i32r
6791 0U, // MVE_VPTv4s32
6792 0U, // MVE_VPTv4s32r
6793 0U, // MVE_VPTv4u32
6794 0U, // MVE_VPTv4u32r
6795 0U, // MVE_VPTv8f16
6796 0U, // MVE_VPTv8f16r
6797 0U, // MVE_VPTv8i16
6798 0U, // MVE_VPTv8i16r
6799 0U, // MVE_VPTv8s16
6800 0U, // MVE_VPTv8s16r
6801 0U, // MVE_VPTv8u16
6802 0U, // MVE_VPTv8u16r
6803 16384U, // MVE_VQABSs16
6804 16384U, // MVE_VQABSs32
6805 16384U, // MVE_VQABSs8
6806 0U, // MVE_VQADD_qr_s16
6807 0U, // MVE_VQADD_qr_s32
6808 0U, // MVE_VQADD_qr_s8
6809 0U, // MVE_VQADD_qr_u16
6810 0U, // MVE_VQADD_qr_u32
6811 0U, // MVE_VQADD_qr_u8
6812 0U, // MVE_VQADDs16
6813 0U, // MVE_VQADDs32
6814 0U, // MVE_VQADDs8
6815 0U, // MVE_VQADDu16
6816 0U, // MVE_VQADDu32
6817 0U, // MVE_VQADDu8
6818 3671552U, // MVE_VQDMLADHXs16
6819 3671552U, // MVE_VQDMLADHXs32
6820 3671552U, // MVE_VQDMLADHXs8
6821 3671552U, // MVE_VQDMLADHs16
6822 3671552U, // MVE_VQDMLADHs32
6823 3671552U, // MVE_VQDMLADHs8
6824 3671552U, // MVE_VQDMLAH_qrs16
6825 3671552U, // MVE_VQDMLAH_qrs32
6826 3671552U, // MVE_VQDMLAH_qrs8
6827 3671552U, // MVE_VQDMLASH_qrs16
6828 3671552U, // MVE_VQDMLASH_qrs32
6829 3671552U, // MVE_VQDMLASH_qrs8
6830 3671552U, // MVE_VQDMLSDHXs16
6831 3671552U, // MVE_VQDMLSDHXs32
6832 3671552U, // MVE_VQDMLSDHXs8
6833 3671552U, // MVE_VQDMLSDHs16
6834 3671552U, // MVE_VQDMLSDHs32
6835 3671552U, // MVE_VQDMLSDHs8
6836 0U, // MVE_VQDMULH_qr_s16
6837 0U, // MVE_VQDMULH_qr_s32
6838 0U, // MVE_VQDMULH_qr_s8
6839 0U, // MVE_VQDMULHi16
6840 0U, // MVE_VQDMULHi32
6841 0U, // MVE_VQDMULHi8
6842 0U, // MVE_VQDMULL_qr_s16bh
6843 0U, // MVE_VQDMULL_qr_s16th
6844 0U, // MVE_VQDMULL_qr_s32bh
6845 0U, // MVE_VQDMULL_qr_s32th
6846 0U, // MVE_VQDMULLs16bh
6847 0U, // MVE_VQDMULLs16th
6848 0U, // MVE_VQDMULLs32bh
6849 0U, // MVE_VQDMULLs32th
6850 17920U, // MVE_VQMOVNs16bh
6851 17920U, // MVE_VQMOVNs16th
6852 17920U, // MVE_VQMOVNs32bh
6853 17920U, // MVE_VQMOVNs32th
6854 17920U, // MVE_VQMOVNu16bh
6855 17920U, // MVE_VQMOVNu16th
6856 17920U, // MVE_VQMOVNu32bh
6857 17920U, // MVE_VQMOVNu32th
6858 17920U, // MVE_VQMOVUNs16bh
6859 17920U, // MVE_VQMOVUNs16th
6860 17920U, // MVE_VQMOVUNs32bh
6861 17920U, // MVE_VQMOVUNs32th
6862 16384U, // MVE_VQNEGs16
6863 16384U, // MVE_VQNEGs32
6864 16384U, // MVE_VQNEGs8
6865 3671552U, // MVE_VQRDMLADHXs16
6866 3671552U, // MVE_VQRDMLADHXs32
6867 3671552U, // MVE_VQRDMLADHXs8
6868 3671552U, // MVE_VQRDMLADHs16
6869 3671552U, // MVE_VQRDMLADHs32
6870 3671552U, // MVE_VQRDMLADHs8
6871 3671552U, // MVE_VQRDMLAH_qrs16
6872 3671552U, // MVE_VQRDMLAH_qrs32
6873 3671552U, // MVE_VQRDMLAH_qrs8
6874 3671552U, // MVE_VQRDMLASH_qrs16
6875 3671552U, // MVE_VQRDMLASH_qrs32
6876 3671552U, // MVE_VQRDMLASH_qrs8
6877 3671552U, // MVE_VQRDMLSDHXs16
6878 3671552U, // MVE_VQRDMLSDHXs32
6879 3671552U, // MVE_VQRDMLSDHXs8
6880 3671552U, // MVE_VQRDMLSDHs16
6881 3671552U, // MVE_VQRDMLSDHs32
6882 3671552U, // MVE_VQRDMLSDHs8
6883 0U, // MVE_VQRDMULH_qr_s16
6884 0U, // MVE_VQRDMULH_qr_s32
6885 0U, // MVE_VQRDMULH_qr_s8
6886 0U, // MVE_VQRDMULHi16
6887 0U, // MVE_VQRDMULHi32
6888 0U, // MVE_VQRDMULHi8
6889 0U, // MVE_VQRSHL_by_vecs16
6890 0U, // MVE_VQRSHL_by_vecs32
6891 0U, // MVE_VQRSHL_by_vecs8
6892 0U, // MVE_VQRSHL_by_vecu16
6893 0U, // MVE_VQRSHL_by_vecu32
6894 0U, // MVE_VQRSHL_by_vecu8
6895 17920U, // MVE_VQRSHL_qrs16
6896 17920U, // MVE_VQRSHL_qrs32
6897 17920U, // MVE_VQRSHL_qrs8
6898 17920U, // MVE_VQRSHL_qru16
6899 17920U, // MVE_VQRSHL_qru32
6900 17920U, // MVE_VQRSHL_qru8
6901 3671552U, // MVE_VQRSHRNbhs16
6902 3671552U, // MVE_VQRSHRNbhs32
6903 3671552U, // MVE_VQRSHRNbhu16
6904 3671552U, // MVE_VQRSHRNbhu32
6905 3671552U, // MVE_VQRSHRNths16
6906 3671552U, // MVE_VQRSHRNths32
6907 3671552U, // MVE_VQRSHRNthu16
6908 3671552U, // MVE_VQRSHRNthu32
6909 3671552U, // MVE_VQRSHRUNs16bh
6910 3671552U, // MVE_VQRSHRUNs16th
6911 3671552U, // MVE_VQRSHRUNs32bh
6912 3671552U, // MVE_VQRSHRUNs32th
6913 0U, // MVE_VQSHLU_imms16
6914 0U, // MVE_VQSHLU_imms32
6915 0U, // MVE_VQSHLU_imms8
6916 0U, // MVE_VQSHL_by_vecs16
6917 0U, // MVE_VQSHL_by_vecs32
6918 0U, // MVE_VQSHL_by_vecs8
6919 0U, // MVE_VQSHL_by_vecu16
6920 0U, // MVE_VQSHL_by_vecu32
6921 0U, // MVE_VQSHL_by_vecu8
6922 17920U, // MVE_VQSHL_qrs16
6923 17920U, // MVE_VQSHL_qrs32
6924 17920U, // MVE_VQSHL_qrs8
6925 17920U, // MVE_VQSHL_qru16
6926 17920U, // MVE_VQSHL_qru32
6927 17920U, // MVE_VQSHL_qru8
6928 0U, // MVE_VQSHLimms16
6929 0U, // MVE_VQSHLimms32
6930 0U, // MVE_VQSHLimms8
6931 0U, // MVE_VQSHLimmu16
6932 0U, // MVE_VQSHLimmu32
6933 0U, // MVE_VQSHLimmu8
6934 3671552U, // MVE_VQSHRNbhs16
6935 3671552U, // MVE_VQSHRNbhs32
6936 3671552U, // MVE_VQSHRNbhu16
6937 3671552U, // MVE_VQSHRNbhu32
6938 3671552U, // MVE_VQSHRNths16
6939 3671552U, // MVE_VQSHRNths32
6940 3671552U, // MVE_VQSHRNthu16
6941 3671552U, // MVE_VQSHRNthu32
6942 3671552U, // MVE_VQSHRUNs16bh
6943 3671552U, // MVE_VQSHRUNs16th
6944 3671552U, // MVE_VQSHRUNs32bh
6945 3671552U, // MVE_VQSHRUNs32th
6946 0U, // MVE_VQSUB_qr_s16
6947 0U, // MVE_VQSUB_qr_s32
6948 0U, // MVE_VQSUB_qr_s8
6949 0U, // MVE_VQSUB_qr_u16
6950 0U, // MVE_VQSUB_qr_u32
6951 0U, // MVE_VQSUB_qr_u8
6952 0U, // MVE_VQSUBs16
6953 0U, // MVE_VQSUBs32
6954 0U, // MVE_VQSUBs8
6955 0U, // MVE_VQSUBu16
6956 0U, // MVE_VQSUBu32
6957 0U, // MVE_VQSUBu8
6958 16384U, // MVE_VREV16_8
6959 16384U, // MVE_VREV32_16
6960 16384U, // MVE_VREV32_8
6961 16384U, // MVE_VREV64_16
6962 16384U, // MVE_VREV64_32
6963 16384U, // MVE_VREV64_8
6964 0U, // MVE_VRHADDs16
6965 0U, // MVE_VRHADDs32
6966 0U, // MVE_VRHADDs8
6967 0U, // MVE_VRHADDu16
6968 0U, // MVE_VRHADDu32
6969 0U, // MVE_VRHADDu8
6970 16384U, // MVE_VRINTf16A
6971 16384U, // MVE_VRINTf16M
6972 16384U, // MVE_VRINTf16N
6973 16384U, // MVE_VRINTf16P
6974 16384U, // MVE_VRINTf16X
6975 16384U, // MVE_VRINTf16Z
6976 16384U, // MVE_VRINTf32A
6977 16384U, // MVE_VRINTf32M
6978 16384U, // MVE_VRINTf32N
6979 16384U, // MVE_VRINTf32P
6980 16384U, // MVE_VRINTf32X
6981 16384U, // MVE_VRINTf32Z
6982 34078720U, // MVE_VRMLALDAVHas32
6983 34078720U, // MVE_VRMLALDAVHau32
6984 34078720U, // MVE_VRMLALDAVHaxs32
6985 33554432U, // MVE_VRMLALDAVHs32
6986 33554432U, // MVE_VRMLALDAVHu32
6987 33554432U, // MVE_VRMLALDAVHxs32
6988 34078720U, // MVE_VRMLSLDAVHas32
6989 34078720U, // MVE_VRMLSLDAVHaxs32
6990 33554432U, // MVE_VRMLSLDAVHs32
6991 33554432U, // MVE_VRMLSLDAVHxs32
6992 0U, // MVE_VRMULHs16
6993 0U, // MVE_VRMULHs32
6994 0U, // MVE_VRMULHs8
6995 0U, // MVE_VRMULHu16
6996 0U, // MVE_VRMULHu32
6997 0U, // MVE_VRMULHu8
6998 0U, // MVE_VRSHL_by_vecs16
6999 0U, // MVE_VRSHL_by_vecs32
7000 0U, // MVE_VRSHL_by_vecs8
7001 0U, // MVE_VRSHL_by_vecu16
7002 0U, // MVE_VRSHL_by_vecu32
7003 0U, // MVE_VRSHL_by_vecu8
7004 17920U, // MVE_VRSHL_qrs16
7005 17920U, // MVE_VRSHL_qrs32
7006 17920U, // MVE_VRSHL_qrs8
7007 17920U, // MVE_VRSHL_qru16
7008 17920U, // MVE_VRSHL_qru32
7009 17920U, // MVE_VRSHL_qru8
7010 3671552U, // MVE_VRSHRNi16bh
7011 3671552U, // MVE_VRSHRNi16th
7012 3671552U, // MVE_VRSHRNi32bh
7013 3671552U, // MVE_VRSHRNi32th
7014 0U, // MVE_VRSHR_imms16
7015 0U, // MVE_VRSHR_imms32
7016 0U, // MVE_VRSHR_imms8
7017 0U, // MVE_VRSHR_immu16
7018 0U, // MVE_VRSHR_immu32
7019 0U, // MVE_VRSHR_immu8
7020 3671552U, // MVE_VSBC
7021 3671552U, // MVE_VSBCI
7022 524672U, // MVE_VSHLC
7023 0U, // MVE_VSHLL_imms16bh
7024 0U, // MVE_VSHLL_imms16th
7025 0U, // MVE_VSHLL_imms8bh
7026 0U, // MVE_VSHLL_imms8th
7027 0U, // MVE_VSHLL_immu16bh
7028 0U, // MVE_VSHLL_immu16th
7029 0U, // MVE_VSHLL_immu8bh
7030 0U, // MVE_VSHLL_immu8th
7031 180224U, // MVE_VSHLL_lws16bh
7032 180224U, // MVE_VSHLL_lws16th
7033 196608U, // MVE_VSHLL_lws8bh
7034 196608U, // MVE_VSHLL_lws8th
7035 180224U, // MVE_VSHLL_lwu16bh
7036 180224U, // MVE_VSHLL_lwu16th
7037 196608U, // MVE_VSHLL_lwu8bh
7038 196608U, // MVE_VSHLL_lwu8th
7039 0U, // MVE_VSHL_by_vecs16
7040 0U, // MVE_VSHL_by_vecs32
7041 0U, // MVE_VSHL_by_vecs8
7042 0U, // MVE_VSHL_by_vecu16
7043 0U, // MVE_VSHL_by_vecu32
7044 0U, // MVE_VSHL_by_vecu8
7045 0U, // MVE_VSHL_immi16
7046 0U, // MVE_VSHL_immi32
7047 0U, // MVE_VSHL_immi8
7048 17920U, // MVE_VSHL_qrs16
7049 17920U, // MVE_VSHL_qrs32
7050 17920U, // MVE_VSHL_qrs8
7051 17920U, // MVE_VSHL_qru16
7052 17920U, // MVE_VSHL_qru32
7053 17920U, // MVE_VSHL_qru8
7054 3671552U, // MVE_VSHRNi16bh
7055 3671552U, // MVE_VSHRNi16th
7056 3671552U, // MVE_VSHRNi32bh
7057 3671552U, // MVE_VSHRNi32th
7058 0U, // MVE_VSHR_imms16
7059 0U, // MVE_VSHR_imms32
7060 0U, // MVE_VSHR_imms8
7061 0U, // MVE_VSHR_immu16
7062 0U, // MVE_VSHR_immu32
7063 0U, // MVE_VSHR_immu8
7064 3671552U, // MVE_VSLIimm16
7065 3671552U, // MVE_VSLIimm32
7066 3671552U, // MVE_VSLIimm8
7067 3671552U, // MVE_VSRIimm16
7068 3671552U, // MVE_VSRIimm32
7069 3671552U, // MVE_VSRIimm8
7070 0U, // MVE_VST20_16
7071 0U, // MVE_VST20_16_wb
7072 0U, // MVE_VST20_32
7073 0U, // MVE_VST20_32_wb
7074 0U, // MVE_VST20_8
7075 0U, // MVE_VST20_8_wb
7076 0U, // MVE_VST21_16
7077 0U, // MVE_VST21_16_wb
7078 0U, // MVE_VST21_32
7079 0U, // MVE_VST21_32_wb
7080 0U, // MVE_VST21_8
7081 0U, // MVE_VST21_8_wb
7082 0U, // MVE_VST40_16
7083 0U, // MVE_VST40_16_wb
7084 0U, // MVE_VST40_32
7085 0U, // MVE_VST40_32_wb
7086 0U, // MVE_VST40_8
7087 0U, // MVE_VST40_8_wb
7088 0U, // MVE_VST41_16
7089 0U, // MVE_VST41_16_wb
7090 0U, // MVE_VST41_32
7091 0U, // MVE_VST41_32_wb
7092 0U, // MVE_VST41_8
7093 0U, // MVE_VST41_8_wb
7094 0U, // MVE_VST42_16
7095 0U, // MVE_VST42_16_wb
7096 0U, // MVE_VST42_32
7097 0U, // MVE_VST42_32_wb
7098 0U, // MVE_VST42_8
7099 0U, // MVE_VST42_8_wb
7100 0U, // MVE_VST43_16
7101 0U, // MVE_VST43_16_wb
7102 0U, // MVE_VST43_32
7103 0U, // MVE_VST43_32_wb
7104 0U, // MVE_VST43_8
7105 0U, // MVE_VST43_8_wb
7106 4096U, // MVE_VSTRB16
7107 133760U, // MVE_VSTRB16_post
7108 4224U, // MVE_VSTRB16_pre
7109 4352U, // MVE_VSTRB16_rq
7110 4096U, // MVE_VSTRB32
7111 133760U, // MVE_VSTRB32_post
7112 4224U, // MVE_VSTRB32_pre
7113 4352U, // MVE_VSTRB32_rq
7114 4352U, // MVE_VSTRB8_rq
7115 4096U, // MVE_VSTRBU8
7116 133760U, // MVE_VSTRBU8_post
7117 4480U, // MVE_VSTRBU8_pre
7118 4096U, // MVE_VSTRD64_qi
7119 4224U, // MVE_VSTRD64_qi_pre
7120 4608U, // MVE_VSTRD64_rq
7121 4352U, // MVE_VSTRD64_rq_u
7122 4736U, // MVE_VSTRH16_rq
7123 4352U, // MVE_VSTRH16_rq_u
7124 4096U, // MVE_VSTRH32
7125 133760U, // MVE_VSTRH32_post
7126 4224U, // MVE_VSTRH32_pre
7127 4736U, // MVE_VSTRH32_rq
7128 4352U, // MVE_VSTRH32_rq_u
7129 4096U, // MVE_VSTRHU16
7130 133760U, // MVE_VSTRHU16_post
7131 4480U, // MVE_VSTRHU16_pre
7132 4096U, // MVE_VSTRW32_qi
7133 4224U, // MVE_VSTRW32_qi_pre
7134 4864U, // MVE_VSTRW32_rq
7135 4352U, // MVE_VSTRW32_rq_u
7136 4096U, // MVE_VSTRWU32
7137 133760U, // MVE_VSTRWU32_post
7138 4480U, // MVE_VSTRWU32_pre
7139 0U, // MVE_VSUB_qr_f16
7140 0U, // MVE_VSUB_qr_f32
7141 0U, // MVE_VSUB_qr_i16
7142 0U, // MVE_VSUB_qr_i32
7143 0U, // MVE_VSUB_qr_i8
7144 0U, // MVE_VSUBf16
7145 0U, // MVE_VSUBf32
7146 0U, // MVE_VSUBi16
7147 0U, // MVE_VSUBi32
7148 0U, // MVE_VSUBi8
7149 21504U, // MVE_WLSTP_16
7150 21504U, // MVE_WLSTP_32
7151 21504U, // MVE_WLSTP_64
7152 21504U, // MVE_WLSTP_8
7153 1792U, // MVNi
7154 16384U, // MVNr
7155 1920U, // MVNsi
7156 1152U, // MVNsr
7157 17920U, // NEON_VMAXNMNDf
7158 17920U, // NEON_VMAXNMNDh
7159 17920U, // NEON_VMAXNMNQf
7160 17920U, // NEON_VMAXNMNQh
7161 17920U, // NEON_VMINNMNDf
7162 17920U, // NEON_VMINNMNDh
7163 17920U, // NEON_VMINNMNQf
7164 17920U, // NEON_VMINNMNQh
7165 1048576U, // ORRri
7166 0U, // ORRrr
7167 1572864U, // ORRrsi
7168 0U, // ORRrsr
7169 201326592U, // PKHBT
7170 234881024U, // PKHTB
7171 0U, // PLDWi12
7172 0U, // PLDWrs
7173 0U, // PLDi12
7174 0U, // PLDrs
7175 0U, // PLIi12
7176 0U, // PLIrs
7177 0U, // QADD
7178 0U, // QADD16
7179 0U, // QADD8
7180 0U, // QASX
7181 0U, // QDADD
7182 0U, // QDSUB
7183 0U, // QSAX
7184 0U, // QSUB
7185 0U, // QSUB16
7186 0U, // QSUB8
7187 16384U, // RBIT
7188 16384U, // REV
7189 16384U, // REV16
7190 16384U, // REVSH
7191 0U, // RFEDA
7192 0U, // RFEDA_UPD
7193 0U, // RFEDB
7194 0U, // RFEDB_UPD
7195 0U, // RFEIA
7196 0U, // RFEIA_UPD
7197 0U, // RFEIB
7198 0U, // RFEIB_UPD
7199 1048576U, // RSBri
7200 0U, // RSBrr
7201 1572864U, // RSBrsi
7202 0U, // RSBrsr
7203 1048576U, // RSCri
7204 0U, // RSCrr
7205 1572864U, // RSCrsi
7206 0U, // RSCrsr
7207 0U, // SADD16
7208 0U, // SADD8
7209 0U, // SASX
7210 0U, // SB
7211 1048576U, // SBCri
7212 0U, // SBCrr
7213 1572864U, // SBCrsi
7214 0U, // SBCrsr
7215 33554432U, // SBFX
7216 0U, // SDIV
7217 0U, // SEL
7218 0U, // SETEND
7219 0U, // SETPAN
7220 16768U, // SHA1C
7221 2U, // SHA1H
7222 16768U, // SHA1M
7223 16768U, // SHA1P
7224 16768U, // SHA1SU0
7225 2U, // SHA1SU1
7226 16768U, // SHA256H
7227 16768U, // SHA256H2
7228 2U, // SHA256SU0
7229 16768U, // SHA256SU1
7230 0U, // SHADD16
7231 0U, // SHADD8
7232 0U, // SHASX
7233 0U, // SHSAX
7234 0U, // SHSUB16
7235 0U, // SHSUB8
7236 2U, // SMC
7237 33554432U, // SMLABB
7238 33554432U, // SMLABT
7239 33554432U, // SMLAD
7240 33554432U, // SMLADX
7241 0U, // SMLAL
7242 33554432U, // SMLALBB
7243 33554432U, // SMLALBT
7244 33554432U, // SMLALD
7245 33554432U, // SMLALDX
7246 33554432U, // SMLALTB
7247 33554432U, // SMLALTT
7248 33554432U, // SMLATB
7249 33554432U, // SMLATT
7250 33554432U, // SMLAWB
7251 33554432U, // SMLAWT
7252 33554432U, // SMLSD
7253 33554432U, // SMLSDX
7254 33554432U, // SMLSLD
7255 33554432U, // SMLSLDX
7256 33554432U, // SMMLA
7257 33554432U, // SMMLAR
7258 33554432U, // SMMLS
7259 33554432U, // SMMLSR
7260 0U, // SMMUL
7261 0U, // SMMULR
7262 0U, // SMUAD
7263 0U, // SMUADX
7264 0U, // SMULBB
7265 0U, // SMULBT
7266 33554432U, // SMULL
7267 0U, // SMULTB
7268 0U, // SMULTT
7269 0U, // SMULWB
7270 0U, // SMULWT
7271 0U, // SMUSD
7272 0U, // SMUSDX
7273 0U, // SRSDA
7274 0U, // SRSDA_UPD
7275 0U, // SRSDB
7276 0U, // SRSDB_UPD
7277 0U, // SRSIA
7278 0U, // SRSIA_UPD
7279 0U, // SRSIB
7280 0U, // SRSIB_UPD
7281 218240U, // SSAT
7282 21632U, // SSAT16
7283 0U, // SSAX
7284 0U, // SSUB16
7285 0U, // SSUB8
7286 0U, // STC2L_OFFSET
7287 2304U, // STC2L_OPTION
7288 2432U, // STC2L_POST
7289 0U, // STC2L_PRE
7290 0U, // STC2_OFFSET
7291 2304U, // STC2_OPTION
7292 2432U, // STC2_POST
7293 0U, // STC2_PRE
7294 2582U, // STCL_OFFSET
7295 4721302U, // STCL_OPTION
7296 5245590U, // STCL_POST
7297 2838U, // STCL_PRE
7298 2582U, // STC_OFFSET
7299 4721302U, // STC_OPTION
7300 5245590U, // STC_POST
7301 2838U, // STC_PRE
7302 128U, // STL
7303 128U, // STLB
7304 11010048U, // STLEX
7305 11010048U, // STLEXB
7306 5376U, // STLEXD
7307 11010048U, // STLEXH
7308 128U, // STLH
7309 18560U, // STMDA
7310 532U, // STMDA_UPD
7311 18560U, // STMDB
7312 532U, // STMDB_UPD
7313 18560U, // STMIA
7314 532U, // STMIA_UPD
7315 18560U, // STMIB
7316 532U, // STMIB_UPD
7317 5769856U, // STRBT_POST_IMM
7318 5769856U, // STRBT_POST_REG
7319 5769856U, // STRB_POST_IMM
7320 5769856U, // STRB_POST_REG
7321 2944U, // STRB_PRE_IMM
7322 3072U, // STRB_PRE_REG
7323 3200U, // STRBi12
7324 3328U, // STRBrs
7325 6291456U, // STRD
7326 40371712U, // STRD_POST
7327 7341568U, // STRD_PRE
7328 11010048U, // STREX
7329 11010048U, // STREXB
7330 5376U, // STREXD
7331 11010048U, // STREXH
7332 3456U, // STRH
7333 7867008U, // STRHTi
7334 8391296U, // STRHTr
7335 8915584U, // STRH_POST
7336 3584U, // STRH_PRE
7337 5769856U, // STRT_POST_IMM
7338 5769856U, // STRT_POST_REG
7339 5769856U, // STR_POST_IMM
7340 5769856U, // STR_POST_REG
7341 2944U, // STR_PRE_IMM
7342 3072U, // STR_PRE_REG
7343 3200U, // STRi12
7344 3328U, // STRrs
7345 1048576U, // SUBri
7346 0U, // SUBrr
7347 1572864U, // SUBrsi
7348 0U, // SUBrsr
7349 2U, // SVC
7350 11010048U, // SWP
7351 11010048U, // SWPB
7352 268435456U, // SXTAB
7353 268435456U, // SXTAB16
7354 268435456U, // SXTAH
7355 229376U, // SXTB
7356 229376U, // SXTB16
7357 229376U, // SXTH
7358 1792U, // TEQri
7359 16384U, // TEQrr
7360 1920U, // TEQrsi
7361 1152U, // TEQrsr
7362 0U, // TRAP
7363 0U, // TSB
7364 1792U, // TSTri
7365 16384U, // TSTrr
7366 1920U, // TSTrsi
7367 1152U, // TSTrsr
7368 0U, // UADD16
7369 0U, // UADD8
7370 0U, // UASX
7371 33554432U, // UBFX
7372 0U, // UDF
7373 0U, // UDIV
7374 0U, // UHADD16
7375 0U, // UHADD8
7376 0U, // UHASX
7377 0U, // UHSAX
7378 0U, // UHSUB16
7379 0U, // UHSUB8
7380 33554432U, // UMAAL
7381 0U, // UMLAL
7382 33554432U, // UMULL
7383 0U, // UQADD16
7384 0U, // UQADD8
7385 0U, // UQASX
7386 0U, // UQSAX
7387 0U, // UQSUB16
7388 0U, // UQSUB8
7389 0U, // USAD8
7390 33554432U, // USADA8
7391 301989888U, // USAT
7392 0U, // USAT16
7393 0U, // USAX
7394 0U, // USUB16
7395 0U, // USUB8
7396 268435456U, // UXTAB
7397 268435456U, // UXTAB16
7398 268435456U, // UXTAH
7399 229376U, // UXTB
7400 229376U, // UXTB16
7401 229376U, // UXTH
7402 3671552U, // VABALsv2i64
7403 3671552U, // VABALsv4i32
7404 3671552U, // VABALsv8i16
7405 3671552U, // VABALuv2i64
7406 3671552U, // VABALuv4i32
7407 3671552U, // VABALuv8i16
7408 3671552U, // VABAsv16i8
7409 3671552U, // VABAsv2i32
7410 3671552U, // VABAsv4i16
7411 3671552U, // VABAsv4i32
7412 3671552U, // VABAsv8i16
7413 3671552U, // VABAsv8i8
7414 3671552U, // VABAuv16i8
7415 3671552U, // VABAuv2i32
7416 3671552U, // VABAuv4i16
7417 3671552U, // VABAuv4i32
7418 3671552U, // VABAuv8i16
7419 3671552U, // VABAuv8i8
7420 0U, // VABDLsv2i64
7421 0U, // VABDLsv4i32
7422 0U, // VABDLsv8i16
7423 0U, // VABDLuv2i64
7424 0U, // VABDLuv4i32
7425 0U, // VABDLuv8i16
7426 0U, // VABDfd
7427 0U, // VABDfq
7428 0U, // VABDhd
7429 0U, // VABDhq
7430 0U, // VABDsv16i8
7431 0U, // VABDsv2i32
7432 0U, // VABDsv4i16
7433 0U, // VABDsv4i32
7434 0U, // VABDsv8i16
7435 0U, // VABDsv8i8
7436 0U, // VABDuv16i8
7437 0U, // VABDuv2i32
7438 0U, // VABDuv4i16
7439 0U, // VABDuv4i32
7440 0U, // VABDuv8i16
7441 0U, // VABDuv8i8
7442 528U, // VABSD
7443 16384U, // VABSH
7444 16384U, // VABSS
7445 16384U, // VABSfd
7446 16384U, // VABSfq
7447 16384U, // VABShd
7448 16384U, // VABShq
7449 16384U, // VABSv16i8
7450 16384U, // VABSv2i32
7451 16384U, // VABSv4i16
7452 16384U, // VABSv4i32
7453 16384U, // VABSv8i16
7454 16384U, // VABSv8i8
7455 0U, // VACGEfd
7456 0U, // VACGEfq
7457 0U, // VACGEhd
7458 0U, // VACGEhq
7459 0U, // VACGTfd
7460 0U, // VACGTfq
7461 0U, // VACGThd
7462 0U, // VACGThq
7463 2720528U, // VADDD
7464 0U, // VADDH
7465 17920U, // VADDHNv2i32
7466 0U, // VADDHNv4i16
7467 0U, // VADDHNv8i8
7468 0U, // VADDLsv2i64
7469 0U, // VADDLsv4i32
7470 0U, // VADDLsv8i16
7471 0U, // VADDLuv2i64
7472 0U, // VADDLuv4i32
7473 0U, // VADDLuv8i16
7474 0U, // VADDS
7475 0U, // VADDWsv2i64
7476 0U, // VADDWsv4i32
7477 0U, // VADDWsv8i16
7478 0U, // VADDWuv2i64
7479 0U, // VADDWuv4i32
7480 0U, // VADDWuv8i16
7481 0U, // VADDfd
7482 0U, // VADDfq
7483 0U, // VADDhd
7484 0U, // VADDhq
7485 0U, // VADDv16i8
7486 17920U, // VADDv1i64
7487 0U, // VADDv2i32
7488 17920U, // VADDv2i64
7489 0U, // VADDv4i16
7490 0U, // VADDv4i32
7491 0U, // VADDv8i16
7492 0U, // VADDv8i8
7493 0U, // VANDd
7494 0U, // VANDq
7495 2U, // VBF16MALBQ
7496 520U, // VBF16MALBQI
7497 2U, // VBF16MALTQ
7498 520U, // VBF16MALTQI
7499 0U, // VBICd
7500 4992U, // VBICiv2i32
7501 4992U, // VBICiv4i16
7502 4992U, // VBICiv4i32
7503 4992U, // VBICiv8i16
7504 0U, // VBICq
7505 3671552U, // VBIFd
7506 3671552U, // VBIFq
7507 3671552U, // VBITd
7508 3671552U, // VBITq
7509 3671552U, // VBSLd
7510 3671552U, // VBSLq
7511 0U, // VBSPd
7512 0U, // VBSPq
7513 11535872U, // VCADDv2f32
7514 11535872U, // VCADDv4f16
7515 11535872U, // VCADDv4f32
7516 11535872U, // VCADDv8f16
7517 0U, // VCEQfd
7518 0U, // VCEQfq
7519 0U, // VCEQhd
7520 0U, // VCEQhq
7521 0U, // VCEQv16i8
7522 0U, // VCEQv2i32
7523 0U, // VCEQv4i16
7524 0U, // VCEQv4i32
7525 0U, // VCEQv8i16
7526 0U, // VCEQv8i8
7527 245760U, // VCEQzv16i8
7528 245760U, // VCEQzv2f32
7529 245760U, // VCEQzv2i32
7530 245760U, // VCEQzv4f16
7531 245760U, // VCEQzv4f32
7532 245760U, // VCEQzv4i16
7533 245760U, // VCEQzv4i32
7534 245760U, // VCEQzv8f16
7535 245760U, // VCEQzv8i16
7536 245760U, // VCEQzv8i8
7537 0U, // VCGEfd
7538 0U, // VCGEfq
7539 0U, // VCGEhd
7540 0U, // VCGEhq
7541 0U, // VCGEsv16i8
7542 0U, // VCGEsv2i32
7543 0U, // VCGEsv4i16
7544 0U, // VCGEsv4i32
7545 0U, // VCGEsv8i16
7546 0U, // VCGEsv8i8
7547 0U, // VCGEuv16i8
7548 0U, // VCGEuv2i32
7549 0U, // VCGEuv4i16
7550 0U, // VCGEuv4i32
7551 0U, // VCGEuv8i16
7552 0U, // VCGEuv8i8
7553 245760U, // VCGEzv16i8
7554 245760U, // VCGEzv2f32
7555 245760U, // VCGEzv2i32
7556 245760U, // VCGEzv4f16
7557 245760U, // VCGEzv4f32
7558 245760U, // VCGEzv4i16
7559 245760U, // VCGEzv4i32
7560 245760U, // VCGEzv8f16
7561 245760U, // VCGEzv8i16
7562 245760U, // VCGEzv8i8
7563 0U, // VCGTfd
7564 0U, // VCGTfq
7565 0U, // VCGThd
7566 0U, // VCGThq
7567 0U, // VCGTsv16i8
7568 0U, // VCGTsv2i32
7569 0U, // VCGTsv4i16
7570 0U, // VCGTsv4i32
7571 0U, // VCGTsv8i16
7572 0U, // VCGTsv8i8
7573 0U, // VCGTuv16i8
7574 0U, // VCGTuv2i32
7575 0U, // VCGTuv4i16
7576 0U, // VCGTuv4i32
7577 0U, // VCGTuv8i16
7578 0U, // VCGTuv8i8
7579 245760U, // VCGTzv16i8
7580 245760U, // VCGTzv2f32
7581 245760U, // VCGTzv2i32
7582 245760U, // VCGTzv4f16
7583 245760U, // VCGTzv4f32
7584 245760U, // VCGTzv4i16
7585 245760U, // VCGTzv4i32
7586 245760U, // VCGTzv8f16
7587 245760U, // VCGTzv8i16
7588 245760U, // VCGTzv8i8
7589 245760U, // VCLEzv16i8
7590 245760U, // VCLEzv2f32
7591 245760U, // VCLEzv2i32
7592 245760U, // VCLEzv4f16
7593 245760U, // VCLEzv4f32
7594 245760U, // VCLEzv4i16
7595 245760U, // VCLEzv4i32
7596 245760U, // VCLEzv8f16
7597 245760U, // VCLEzv8i16
7598 245760U, // VCLEzv8i8
7599 16384U, // VCLSv16i8
7600 16384U, // VCLSv2i32
7601 16384U, // VCLSv4i16
7602 16384U, // VCLSv4i32
7603 16384U, // VCLSv8i16
7604 16384U, // VCLSv8i8
7605 245760U, // VCLTzv16i8
7606 245760U, // VCLTzv2f32
7607 245760U, // VCLTzv2i32
7608 245760U, // VCLTzv4f16
7609 245760U, // VCLTzv4f32
7610 245760U, // VCLTzv4i16
7611 245760U, // VCLTzv4i32
7612 245760U, // VCLTzv8f16
7613 245760U, // VCLTzv8i16
7614 245760U, // VCLTzv8i8
7615 16384U, // VCLZv16i8
7616 16384U, // VCLZv2i32
7617 16384U, // VCLZv4i16
7618 16384U, // VCLZv4i32
7619 16384U, // VCLZv8i16
7620 16384U, // VCLZv8i8
7621 12059008U, // VCMLAv2f32
7622 262528U, // VCMLAv2f32_indexed
7623 12059008U, // VCMLAv4f16
7624 262528U, // VCMLAv4f16_indexed
7625 12059008U, // VCMLAv4f32
7626 262528U, // VCMLAv4f32_indexed
7627 12059008U, // VCMLAv8f16
7628 262528U, // VCMLAv8f16_indexed
7629 528U, // VCMPD
7630 528U, // VCMPED
7631 16384U, // VCMPEH
7632 16384U, // VCMPES
7633 0U, // VCMPEZD
7634 34U, // VCMPEZH
7635 34U, // VCMPEZS
7636 16384U, // VCMPH
7637 16384U, // VCMPS
7638 0U, // VCMPZD
7639 34U, // VCMPZH
7640 34U, // VCMPZS
7641 16384U, // VCNTd
7642 16384U, // VCNTq
7643 2U, // VCVTANSDf
7644 2U, // VCVTANSDh
7645 2U, // VCVTANSQf
7646 2U, // VCVTANSQh
7647 2U, // VCVTANUDf
7648 2U, // VCVTANUDh
7649 2U, // VCVTANUQf
7650 2U, // VCVTANUQh
7651 2U, // VCVTASD
7652 2U, // VCVTASH
7653 2U, // VCVTASS
7654 2U, // VCVTAUD
7655 2U, // VCVTAUH
7656 2U, // VCVTAUS
7657 0U, // VCVTBDH
7658 0U, // VCVTBHD
7659 0U, // VCVTBHS
7660 2U, // VCVTBSH
7661 0U, // VCVTDS
7662 2U, // VCVTMNSDf
7663 2U, // VCVTMNSDh
7664 2U, // VCVTMNSQf
7665 2U, // VCVTMNSQh
7666 2U, // VCVTMNUDf
7667 2U, // VCVTMNUDh
7668 2U, // VCVTMNUQf
7669 2U, // VCVTMNUQh
7670 2U, // VCVTMSD
7671 2U, // VCVTMSH
7672 2U, // VCVTMSS
7673 2U, // VCVTMUD
7674 2U, // VCVTMUH
7675 2U, // VCVTMUS
7676 2U, // VCVTNNSDf
7677 2U, // VCVTNNSDh
7678 2U, // VCVTNNSQf
7679 2U, // VCVTNNSQh
7680 2U, // VCVTNNUDf
7681 2U, // VCVTNNUDh
7682 2U, // VCVTNNUQf
7683 2U, // VCVTNNUQh
7684 2U, // VCVTNSD
7685 2U, // VCVTNSH
7686 2U, // VCVTNSS
7687 2U, // VCVTNUD
7688 2U, // VCVTNUH
7689 2U, // VCVTNUS
7690 2U, // VCVTPNSDf
7691 2U, // VCVTPNSDh
7692 2U, // VCVTPNSQf
7693 2U, // VCVTPNSQh
7694 2U, // VCVTPNUDf
7695 2U, // VCVTPNUDh
7696 2U, // VCVTPNUQf
7697 2U, // VCVTPNUQh
7698 2U, // VCVTPSD
7699 2U, // VCVTPSH
7700 2U, // VCVTPSS
7701 2U, // VCVTPUD
7702 2U, // VCVTPUH
7703 2U, // VCVTPUS
7704 0U, // VCVTSD
7705 0U, // VCVTTDH
7706 0U, // VCVTTHD
7707 0U, // VCVTTHS
7708 2U, // VCVTTSH
7709 2U, // VCVTf2h
7710 0U, // VCVTf2sd
7711 0U, // VCVTf2sq
7712 0U, // VCVTf2ud
7713 0U, // VCVTf2uq
7714 536U, // VCVTf2xsd
7715 536U, // VCVTf2xsq
7716 536U, // VCVTf2xud
7717 536U, // VCVTf2xuq
7718 0U, // VCVTh2f
7719 0U, // VCVTh2sd
7720 0U, // VCVTh2sq
7721 0U, // VCVTh2ud
7722 0U, // VCVTh2uq
7723 536U, // VCVTh2xsd
7724 536U, // VCVTh2xsq
7725 536U, // VCVTh2xud
7726 536U, // VCVTh2xuq
7727 0U, // VCVTs2fd
7728 0U, // VCVTs2fq
7729 0U, // VCVTs2hd
7730 0U, // VCVTs2hq
7731 0U, // VCVTu2fd
7732 0U, // VCVTu2fq
7733 0U, // VCVTu2hd
7734 0U, // VCVTu2hq
7735 536U, // VCVTxs2fd
7736 536U, // VCVTxs2fq
7737 536U, // VCVTxs2hd
7738 536U, // VCVTxs2hq
7739 536U, // VCVTxu2fd
7740 536U, // VCVTxu2fq
7741 536U, // VCVTxu2hd
7742 536U, // VCVTxu2hq
7743 2720528U, // VDIVD
7744 0U, // VDIVH
7745 0U, // VDIVS
7746 16384U, // VDUP16d
7747 16384U, // VDUP16q
7748 16384U, // VDUP32d
7749 16384U, // VDUP32q
7750 16384U, // VDUP8d
7751 16384U, // VDUP8q
7752 147456U, // VDUPLN16d
7753 147456U, // VDUPLN16q
7754 147456U, // VDUPLN32d
7755 147456U, // VDUPLN32q
7756 147456U, // VDUPLN8d
7757 147456U, // VDUPLN8q
7758 0U, // VEORd
7759 0U, // VEORq
7760 33554432U, // VEXTd16
7761 33554432U, // VEXTd32
7762 33554432U, // VEXTd8
7763 33554432U, // VEXTq16
7764 33554432U, // VEXTq32
7765 33554432U, // VEXTq64
7766 33554432U, // VEXTq8
7767 49944U, // VFMAD
7768 3671552U, // VFMAH
7769 17920U, // VFMALD
7770 280064U, // VFMALDI
7771 17920U, // VFMALQ
7772 280064U, // VFMALQI
7773 3671552U, // VFMAS
7774 3671552U, // VFMAfd
7775 3671552U, // VFMAfq
7776 3671552U, // VFMAhd
7777 3671552U, // VFMAhq
7778 49944U, // VFMSD
7779 3671552U, // VFMSH
7780 17920U, // VFMSLD
7781 280064U, // VFMSLDI
7782 17920U, // VFMSLQ
7783 280064U, // VFMSLQI
7784 3671552U, // VFMSS
7785 3671552U, // VFMSfd
7786 3671552U, // VFMSfq
7787 3671552U, // VFMShd
7788 3671552U, // VFMShq
7789 49944U, // VFNMAD
7790 3671552U, // VFNMAH
7791 3671552U, // VFNMAS
7792 49944U, // VFNMSD
7793 3671552U, // VFNMSH
7794 3671552U, // VFNMSS
7795 17920U, // VFP_VMAXNMD
7796 17920U, // VFP_VMAXNMH
7797 17920U, // VFP_VMAXNMS
7798 17920U, // VFP_VMINNMD
7799 17920U, // VFP_VMINNMH
7800 17920U, // VFP_VMINNMS
7801 147456U, // VGETLNi32
7802 147456U, // VGETLNs16
7803 147456U, // VGETLNs8
7804 147456U, // VGETLNu16
7805 147456U, // VGETLNu8
7806 0U, // VHADDsv16i8
7807 0U, // VHADDsv2i32
7808 0U, // VHADDsv4i16
7809 0U, // VHADDsv4i32
7810 0U, // VHADDsv8i16
7811 0U, // VHADDsv8i8
7812 0U, // VHADDuv16i8
7813 0U, // VHADDuv2i32
7814 0U, // VHADDuv4i16
7815 0U, // VHADDuv4i32
7816 0U, // VHADDuv8i16
7817 0U, // VHADDuv8i8
7818 0U, // VHSUBsv16i8
7819 0U, // VHSUBsv2i32
7820 0U, // VHSUBsv4i16
7821 0U, // VHSUBsv4i32
7822 0U, // VHSUBsv8i16
7823 0U, // VHSUBsv8i8
7824 0U, // VHSUBuv16i8
7825 0U, // VHSUBuv2i32
7826 0U, // VHSUBuv4i16
7827 0U, // VHSUBuv4i32
7828 0U, // VHSUBuv8i16
7829 0U, // VHSUBuv8i8
7830 2U, // VINSH
7831 0U, // VJCVT
7832 518U, // VLD1DUPd16
7833 676U, // VLD1DUPd16wb_fixed
7834 2687780U, // VLD1DUPd16wb_register
7835 518U, // VLD1DUPd32
7836 676U, // VLD1DUPd32wb_fixed
7837 2687780U, // VLD1DUPd32wb_register
7838 518U, // VLD1DUPd8
7839 676U, // VLD1DUPd8wb_fixed
7840 2687780U, // VLD1DUPd8wb_register
7841 518U, // VLD1DUPq16
7842 676U, // VLD1DUPq16wb_fixed
7843 2687780U, // VLD1DUPq16wb_register
7844 518U, // VLD1DUPq32
7845 676U, // VLD1DUPq32wb_fixed
7846 2687780U, // VLD1DUPq32wb_register
7847 518U, // VLD1DUPq8
7848 676U, // VLD1DUPq8wb_fixed
7849 2687780U, // VLD1DUPq8wb_register
7850 12883366U, // VLD1LNd16
7851 13407782U, // VLD1LNd16_UPD
7852 12883366U, // VLD1LNd32
7853 13407782U, // VLD1LNd32_UPD
7854 12883366U, // VLD1LNd8
7855 13407782U, // VLD1LNd8_UPD
7856 0U, // VLD1LNq16Pseudo
7857 0U, // VLD1LNq16Pseudo_UPD
7858 0U, // VLD1LNq32Pseudo
7859 0U, // VLD1LNq32Pseudo_UPD
7860 0U, // VLD1LNq8Pseudo
7861 0U, // VLD1LNq8Pseudo_UPD
7862 518U, // VLD1d16
7863 518U, // VLD1d16Q
7864 0U, // VLD1d16QPseudo
7865 0U, // VLD1d16QPseudoWB_fixed
7866 0U, // VLD1d16QPseudoWB_register
7867 676U, // VLD1d16Qwb_fixed
7868 2687780U, // VLD1d16Qwb_register
7869 518U, // VLD1d16T
7870 0U, // VLD1d16TPseudo
7871 0U, // VLD1d16TPseudoWB_fixed
7872 0U, // VLD1d16TPseudoWB_register
7873 676U, // VLD1d16Twb_fixed
7874 2687780U, // VLD1d16Twb_register
7875 676U, // VLD1d16wb_fixed
7876 2687780U, // VLD1d16wb_register
7877 518U, // VLD1d32
7878 518U, // VLD1d32Q
7879 0U, // VLD1d32QPseudo
7880 0U, // VLD1d32QPseudoWB_fixed
7881 0U, // VLD1d32QPseudoWB_register
7882 676U, // VLD1d32Qwb_fixed
7883 2687780U, // VLD1d32Qwb_register
7884 518U, // VLD1d32T
7885 0U, // VLD1d32TPseudo
7886 0U, // VLD1d32TPseudoWB_fixed
7887 0U, // VLD1d32TPseudoWB_register
7888 676U, // VLD1d32Twb_fixed
7889 2687780U, // VLD1d32Twb_register
7890 676U, // VLD1d32wb_fixed
7891 2687780U, // VLD1d32wb_register
7892 518U, // VLD1d64
7893 518U, // VLD1d64Q
7894 0U, // VLD1d64QPseudo
7895 0U, // VLD1d64QPseudoWB_fixed
7896 0U, // VLD1d64QPseudoWB_register
7897 676U, // VLD1d64Qwb_fixed
7898 2687780U, // VLD1d64Qwb_register
7899 518U, // VLD1d64T
7900 0U, // VLD1d64TPseudo
7901 0U, // VLD1d64TPseudoWB_fixed
7902 0U, // VLD1d64TPseudoWB_register
7903 676U, // VLD1d64Twb_fixed
7904 2687780U, // VLD1d64Twb_register
7905 676U, // VLD1d64wb_fixed
7906 2687780U, // VLD1d64wb_register
7907 518U, // VLD1d8
7908 518U, // VLD1d8Q
7909 0U, // VLD1d8QPseudo
7910 0U, // VLD1d8QPseudoWB_fixed
7911 0U, // VLD1d8QPseudoWB_register
7912 676U, // VLD1d8Qwb_fixed
7913 2687780U, // VLD1d8Qwb_register
7914 518U, // VLD1d8T
7915 0U, // VLD1d8TPseudo
7916 0U, // VLD1d8TPseudoWB_fixed
7917 0U, // VLD1d8TPseudoWB_register
7918 676U, // VLD1d8Twb_fixed
7919 2687780U, // VLD1d8Twb_register
7920 676U, // VLD1d8wb_fixed
7921 2687780U, // VLD1d8wb_register
7922 518U, // VLD1q16
7923 0U, // VLD1q16HighQPseudo
7924 0U, // VLD1q16HighQPseudo_UPD
7925 0U, // VLD1q16HighTPseudo
7926 0U, // VLD1q16HighTPseudo_UPD
7927 0U, // VLD1q16LowQPseudo_UPD
7928 0U, // VLD1q16LowTPseudo_UPD
7929 676U, // VLD1q16wb_fixed
7930 2687780U, // VLD1q16wb_register
7931 518U, // VLD1q32
7932 0U, // VLD1q32HighQPseudo
7933 0U, // VLD1q32HighQPseudo_UPD
7934 0U, // VLD1q32HighTPseudo
7935 0U, // VLD1q32HighTPseudo_UPD
7936 0U, // VLD1q32LowQPseudo_UPD
7937 0U, // VLD1q32LowTPseudo_UPD
7938 676U, // VLD1q32wb_fixed
7939 2687780U, // VLD1q32wb_register
7940 518U, // VLD1q64
7941 0U, // VLD1q64HighQPseudo
7942 0U, // VLD1q64HighQPseudo_UPD
7943 0U, // VLD1q64HighTPseudo
7944 0U, // VLD1q64HighTPseudo_UPD
7945 0U, // VLD1q64LowQPseudo_UPD
7946 0U, // VLD1q64LowTPseudo_UPD
7947 676U, // VLD1q64wb_fixed
7948 2687780U, // VLD1q64wb_register
7949 518U, // VLD1q8
7950 0U, // VLD1q8HighQPseudo
7951 0U, // VLD1q8HighQPseudo_UPD
7952 0U, // VLD1q8HighTPseudo
7953 0U, // VLD1q8HighTPseudo_UPD
7954 0U, // VLD1q8LowQPseudo_UPD
7955 0U, // VLD1q8LowTPseudo_UPD
7956 676U, // VLD1q8wb_fixed
7957 2687780U, // VLD1q8wb_register
7958 518U, // VLD2DUPd16
7959 676U, // VLD2DUPd16wb_fixed
7960 2687780U, // VLD2DUPd16wb_register
7961 518U, // VLD2DUPd16x2
7962 676U, // VLD2DUPd16x2wb_fixed
7963 2687780U, // VLD2DUPd16x2wb_register
7964 518U, // VLD2DUPd32
7965 676U, // VLD2DUPd32wb_fixed
7966 2687780U, // VLD2DUPd32wb_register
7967 518U, // VLD2DUPd32x2
7968 676U, // VLD2DUPd32x2wb_fixed
7969 2687780U, // VLD2DUPd32x2wb_register
7970 518U, // VLD2DUPd8
7971 676U, // VLD2DUPd8wb_fixed
7972 2687780U, // VLD2DUPd8wb_register
7973 518U, // VLD2DUPd8x2
7974 676U, // VLD2DUPd8x2wb_fixed
7975 2687780U, // VLD2DUPd8x2wb_register
7976 0U, // VLD2DUPq16EvenPseudo
7977 0U, // VLD2DUPq16OddPseudo
7978 0U, // VLD2DUPq16OddPseudoWB_fixed
7979 0U, // VLD2DUPq16OddPseudoWB_register
7980 0U, // VLD2DUPq32EvenPseudo
7981 0U, // VLD2DUPq32OddPseudo
7982 0U, // VLD2DUPq32OddPseudoWB_fixed
7983 0U, // VLD2DUPq32OddPseudoWB_register
7984 0U, // VLD2DUPq8EvenPseudo
7985 0U, // VLD2DUPq8OddPseudo
7986 0U, // VLD2DUPq8OddPseudoWB_fixed
7987 0U, // VLD2DUPq8OddPseudoWB_register
7988 13948454U, // VLD2LNd16
7989 0U, // VLD2LNd16Pseudo
7990 0U, // VLD2LNd16Pseudo_UPD
7991 349869734U, // VLD2LNd16_UPD
7992 13948454U, // VLD2LNd32
7993 0U, // VLD2LNd32Pseudo
7994 0U, // VLD2LNd32Pseudo_UPD
7995 349869734U, // VLD2LNd32_UPD
7996 13948454U, // VLD2LNd8
7997 0U, // VLD2LNd8Pseudo
7998 0U, // VLD2LNd8Pseudo_UPD
7999 349869734U, // VLD2LNd8_UPD
8000 13948454U, // VLD2LNq16
8001 0U, // VLD2LNq16Pseudo
8002 0U, // VLD2LNq16Pseudo_UPD
8003 349869734U, // VLD2LNq16_UPD
8004 13948454U, // VLD2LNq32
8005 0U, // VLD2LNq32Pseudo
8006 0U, // VLD2LNq32Pseudo_UPD
8007 349869734U, // VLD2LNq32_UPD
8008 518U, // VLD2b16
8009 676U, // VLD2b16wb_fixed
8010 2687780U, // VLD2b16wb_register
8011 518U, // VLD2b32
8012 676U, // VLD2b32wb_fixed
8013 2687780U, // VLD2b32wb_register
8014 518U, // VLD2b8
8015 676U, // VLD2b8wb_fixed
8016 2687780U, // VLD2b8wb_register
8017 518U, // VLD2d16
8018 676U, // VLD2d16wb_fixed
8019 2687780U, // VLD2d16wb_register
8020 518U, // VLD2d32
8021 676U, // VLD2d32wb_fixed
8022 2687780U, // VLD2d32wb_register
8023 518U, // VLD2d8
8024 676U, // VLD2d8wb_fixed
8025 2687780U, // VLD2d8wb_register
8026 518U, // VLD2q16
8027 0U, // VLD2q16Pseudo
8028 0U, // VLD2q16PseudoWB_fixed
8029 0U, // VLD2q16PseudoWB_register
8030 676U, // VLD2q16wb_fixed
8031 2687780U, // VLD2q16wb_register
8032 518U, // VLD2q32
8033 0U, // VLD2q32Pseudo
8034 0U, // VLD2q32PseudoWB_fixed
8035 0U, // VLD2q32PseudoWB_register
8036 676U, // VLD2q32wb_fixed
8037 2687780U, // VLD2q32wb_register
8038 518U, // VLD2q8
8039 0U, // VLD2q8Pseudo
8040 0U, // VLD2q8PseudoWB_fixed
8041 0U, // VLD2q8PseudoWB_register
8042 676U, // VLD2q8wb_fixed
8043 2687780U, // VLD2q8wb_register
8044 333608U, // VLD3DUPd16
8045 0U, // VLD3DUPd16Pseudo
8046 0U, // VLD3DUPd16Pseudo_UPD
8047 15030056U, // VLD3DUPd16_UPD
8048 333608U, // VLD3DUPd32
8049 0U, // VLD3DUPd32Pseudo
8050 0U, // VLD3DUPd32Pseudo_UPD
8051 15030056U, // VLD3DUPd32_UPD
8052 333608U, // VLD3DUPd8
8053 0U, // VLD3DUPd8Pseudo
8054 0U, // VLD3DUPd8Pseudo_UPD
8055 15030056U, // VLD3DUPd8_UPD
8056 333608U, // VLD3DUPq16
8057 0U, // VLD3DUPq16EvenPseudo
8058 0U, // VLD3DUPq16OddPseudo
8059 0U, // VLD3DUPq16OddPseudo_UPD
8060 15030056U, // VLD3DUPq16_UPD
8061 333608U, // VLD3DUPq32
8062 0U, // VLD3DUPq32EvenPseudo
8063 0U, // VLD3DUPq32OddPseudo
8064 0U, // VLD3DUPq32OddPseudo_UPD
8065 15030056U, // VLD3DUPq32_UPD
8066 333608U, // VLD3DUPq8
8067 0U, // VLD3DUPq8EvenPseudo
8068 0U, // VLD3DUPq8OddPseudo
8069 0U, // VLD3DUPq8OddPseudo_UPD
8070 15030056U, // VLD3DUPq8_UPD
8071 383424166U, // VLD3LNd16
8072 0U, // VLD3LNd16Pseudo
8073 0U, // VLD3LNd16Pseudo_UPD
8074 15505318U, // VLD3LNd16_UPD
8075 383424166U, // VLD3LNd32
8076 0U, // VLD3LNd32Pseudo
8077 0U, // VLD3LNd32Pseudo_UPD
8078 15505318U, // VLD3LNd32_UPD
8079 383424166U, // VLD3LNd8
8080 0U, // VLD3LNd8Pseudo
8081 0U, // VLD3LNd8Pseudo_UPD
8082 15505318U, // VLD3LNd8_UPD
8083 383424166U, // VLD3LNq16
8084 0U, // VLD3LNq16Pseudo
8085 0U, // VLD3LNq16Pseudo_UPD
8086 15505318U, // VLD3LNq16_UPD
8087 383424166U, // VLD3LNq32
8088 0U, // VLD3LNq32Pseudo
8089 0U, // VLD3LNq32Pseudo_UPD
8090 15505318U, // VLD3LNq32_UPD
8091 402653184U, // VLD3d16
8092 0U, // VLD3d16Pseudo
8093 0U, // VLD3d16Pseudo_UPD
8094 402653184U, // VLD3d16_UPD
8095 402653184U, // VLD3d32
8096 0U, // VLD3d32Pseudo
8097 0U, // VLD3d32Pseudo_UPD
8098 402653184U, // VLD3d32_UPD
8099 402653184U, // VLD3d8
8100 0U, // VLD3d8Pseudo
8101 0U, // VLD3d8Pseudo_UPD
8102 402653184U, // VLD3d8_UPD
8103 402653184U, // VLD3q16
8104 0U, // VLD3q16Pseudo_UPD
8105 402653184U, // VLD3q16_UPD
8106 0U, // VLD3q16oddPseudo
8107 0U, // VLD3q16oddPseudo_UPD
8108 402653184U, // VLD3q32
8109 0U, // VLD3q32Pseudo_UPD
8110 402653184U, // VLD3q32_UPD
8111 0U, // VLD3q32oddPseudo
8112 0U, // VLD3q32oddPseudo_UPD
8113 402653184U, // VLD3q8
8114 0U, // VLD3q8Pseudo_UPD
8115 402653184U, // VLD3q8_UPD
8116 0U, // VLD3q8oddPseudo
8117 0U, // VLD3q8oddPseudo_UPD
8118 2971688U, // VLD4DUPd16
8119 0U, // VLD4DUPd16Pseudo
8120 0U, // VLD4DUPd16Pseudo_UPD
8121 366632U, // VLD4DUPd16_UPD
8122 2971688U, // VLD4DUPd32
8123 0U, // VLD4DUPd32Pseudo
8124 0U, // VLD4DUPd32Pseudo_UPD
8125 366632U, // VLD4DUPd32_UPD
8126 2971688U, // VLD4DUPd8
8127 0U, // VLD4DUPd8Pseudo
8128 0U, // VLD4DUPd8Pseudo_UPD
8129 366632U, // VLD4DUPd8_UPD
8130 2971688U, // VLD4DUPq16
8131 0U, // VLD4DUPq16EvenPseudo
8132 0U, // VLD4DUPq16OddPseudo
8133 0U, // VLD4DUPq16OddPseudo_UPD
8134 366632U, // VLD4DUPq16_UPD
8135 2971688U, // VLD4DUPq32
8136 0U, // VLD4DUPq32EvenPseudo
8137 0U, // VLD4DUPq32OddPseudo
8138 0U, // VLD4DUPq32OddPseudo_UPD
8139 366632U, // VLD4DUPq32_UPD
8140 2971688U, // VLD4DUPq8
8141 0U, // VLD4DUPq8EvenPseudo
8142 0U, // VLD4DUPq8OddPseudo
8143 0U, // VLD4DUPq8OddPseudo_UPD
8144 366632U, // VLD4DUPq8_UPD
8145 440194982U, // VLD4LNd16
8146 0U, // VLD4LNd16Pseudo
8147 0U, // VLD4LNd16Pseudo_UPD
8148 6310U, // VLD4LNd16_UPD
8149 440194982U, // VLD4LNd32
8150 0U, // VLD4LNd32Pseudo
8151 0U, // VLD4LNd32Pseudo_UPD
8152 6310U, // VLD4LNd32_UPD
8153 440194982U, // VLD4LNd8
8154 0U, // VLD4LNd8Pseudo
8155 0U, // VLD4LNd8Pseudo_UPD
8156 6310U, // VLD4LNd8_UPD
8157 440194982U, // VLD4LNq16
8158 0U, // VLD4LNq16Pseudo
8159 0U, // VLD4LNq16Pseudo_UPD
8160 6310U, // VLD4LNq16_UPD
8161 440194982U, // VLD4LNq32
8162 0U, // VLD4LNq32Pseudo
8163 0U, // VLD4LNq32Pseudo_UPD
8164 6310U, // VLD4LNq32_UPD
8165 33554432U, // VLD4d16
8166 0U, // VLD4d16Pseudo
8167 0U, // VLD4d16Pseudo_UPD
8168 33554432U, // VLD4d16_UPD
8169 33554432U, // VLD4d32
8170 0U, // VLD4d32Pseudo
8171 0U, // VLD4d32Pseudo_UPD
8172 33554432U, // VLD4d32_UPD
8173 33554432U, // VLD4d8
8174 0U, // VLD4d8Pseudo
8175 0U, // VLD4d8Pseudo_UPD
8176 33554432U, // VLD4d8_UPD
8177 33554432U, // VLD4q16
8178 0U, // VLD4q16Pseudo_UPD
8179 33554432U, // VLD4q16_UPD
8180 0U, // VLD4q16oddPseudo
8181 0U, // VLD4q16oddPseudo_UPD
8182 33554432U, // VLD4q32
8183 0U, // VLD4q32Pseudo_UPD
8184 33554432U, // VLD4q32_UPD
8185 0U, // VLD4q32oddPseudo
8186 0U, // VLD4q32oddPseudo_UPD
8187 33554432U, // VLD4q8
8188 0U, // VLD4q8Pseudo_UPD
8189 33554432U, // VLD4q8_UPD
8190 0U, // VLD4q8oddPseudo
8191 0U, // VLD4q8oddPseudo_UPD
8192 532U, // VLDMDDB_UPD
8193 18560U, // VLDMDIA
8194 532U, // VLDMDIA_UPD
8195 0U, // VLDMQIA
8196 532U, // VLDMSDB_UPD
8197 18560U, // VLDMSIA
8198 532U, // VLDMSIA_UPD
8199 6400U, // VLDRD
8200 6528U, // VLDRH
8201 6400U, // VLDRS
8202 0U, // VLDR_FPCXTNS_off
8203 42U, // VLDR_FPCXTNS_post
8204 0U, // VLDR_FPCXTNS_pre
8205 0U, // VLDR_FPCXTS_off
8206 42U, // VLDR_FPCXTS_post
8207 0U, // VLDR_FPCXTS_pre
8208 0U, // VLDR_FPSCR_NZCVQC_off
8209 44U, // VLDR_FPSCR_NZCVQC_post
8210 0U, // VLDR_FPSCR_NZCVQC_pre
8211 0U, // VLDR_FPSCR_off
8212 42U, // VLDR_FPSCR_post
8213 0U, // VLDR_FPSCR_pre
8214 0U, // VLDR_P0_off
8215 44U, // VLDR_P0_post
8216 0U, // VLDR_P0_pre
8217 0U, // VLDR_VPR_off
8218 42U, // VLDR_VPR_post
8219 0U, // VLDR_VPR_pre
8220 18560U, // VLLDM
8221 18560U, // VLLDM_T2
8222 18560U, // VLSTM
8223 18560U, // VLSTM_T2
8224 0U, // VMAXfd
8225 0U, // VMAXfq
8226 0U, // VMAXhd
8227 0U, // VMAXhq
8228 0U, // VMAXsv16i8
8229 0U, // VMAXsv2i32
8230 0U, // VMAXsv4i16
8231 0U, // VMAXsv4i32
8232 0U, // VMAXsv8i16
8233 0U, // VMAXsv8i8
8234 0U, // VMAXuv16i8
8235 0U, // VMAXuv2i32
8236 0U, // VMAXuv4i16
8237 0U, // VMAXuv4i32
8238 0U, // VMAXuv8i16
8239 0U, // VMAXuv8i8
8240 0U, // VMINfd
8241 0U, // VMINfq
8242 0U, // VMINhd
8243 0U, // VMINhq
8244 0U, // VMINsv16i8
8245 0U, // VMINsv2i32
8246 0U, // VMINsv4i16
8247 0U, // VMINsv4i32
8248 0U, // VMINsv8i16
8249 0U, // VMINsv8i8
8250 0U, // VMINuv16i8
8251 0U, // VMINuv2i32
8252 0U, // VMINuv4i16
8253 0U, // VMINuv4i32
8254 0U, // VMINuv8i16
8255 0U, // VMINuv8i8
8256 49944U, // VMLAD
8257 3671552U, // VMLAH
8258 473433600U, // VMLALslsv2i32
8259 473433600U, // VMLALslsv4i16
8260 473433600U, // VMLALsluv2i32
8261 473433600U, // VMLALsluv4i16
8262 3671552U, // VMLALsv2i64
8263 3671552U, // VMLALsv4i32
8264 3671552U, // VMLALsv8i16
8265 3671552U, // VMLALuv2i64
8266 3671552U, // VMLALuv4i32
8267 3671552U, // VMLALuv8i16
8268 3671552U, // VMLAS
8269 3671552U, // VMLAfd
8270 3671552U, // VMLAfq
8271 3671552U, // VMLAhd
8272 3671552U, // VMLAhq
8273 473433600U, // VMLAslfd
8274 473433600U, // VMLAslfq
8275 473433600U, // VMLAslhd
8276 473433600U, // VMLAslhq
8277 473433600U, // VMLAslv2i32
8278 473433600U, // VMLAslv4i16
8279 473433600U, // VMLAslv4i32
8280 473433600U, // VMLAslv8i16
8281 3671552U, // VMLAv16i8
8282 3671552U, // VMLAv2i32
8283 3671552U, // VMLAv4i16
8284 3671552U, // VMLAv4i32
8285 3671552U, // VMLAv8i16
8286 3671552U, // VMLAv8i8
8287 49944U, // VMLSD
8288 3671552U, // VMLSH
8289 473433600U, // VMLSLslsv2i32
8290 473433600U, // VMLSLslsv4i16
8291 473433600U, // VMLSLsluv2i32
8292 473433600U, // VMLSLsluv4i16
8293 3671552U, // VMLSLsv2i64
8294 3671552U, // VMLSLsv4i32
8295 3671552U, // VMLSLsv8i16
8296 3671552U, // VMLSLuv2i64
8297 3671552U, // VMLSLuv4i32
8298 3671552U, // VMLSLuv8i16
8299 3671552U, // VMLSS
8300 3671552U, // VMLSfd
8301 3671552U, // VMLSfq
8302 3671552U, // VMLShd
8303 3671552U, // VMLShq
8304 473433600U, // VMLSslfd
8305 473433600U, // VMLSslfq
8306 473433600U, // VMLSslhd
8307 473433600U, // VMLSslhq
8308 473433600U, // VMLSslv2i32
8309 473433600U, // VMLSslv4i16
8310 473433600U, // VMLSslv4i32
8311 473433600U, // VMLSslv8i16
8312 3671552U, // VMLSv16i8
8313 3671552U, // VMLSv2i32
8314 3671552U, // VMLSv4i16
8315 3671552U, // VMLSv4i32
8316 3671552U, // VMLSv8i16
8317 3671552U, // VMLSv8i8
8318 2U, // VMMLA
8319 528U, // VMOVD
8320 0U, // VMOVDRR
8321 2U, // VMOVH
8322 16384U, // VMOVHR
8323 16384U, // VMOVLsv2i64
8324 16384U, // VMOVLsv4i32
8325 16384U, // VMOVLsv8i16
8326 16384U, // VMOVLuv2i64
8327 16384U, // VMOVLuv4i32
8328 16384U, // VMOVLuv8i16
8329 2U, // VMOVNv2i32
8330 16384U, // VMOVNv4i16
8331 16384U, // VMOVNv8i8
8332 16384U, // VMOVRH
8333 0U, // VMOVRRD
8334 33554432U, // VMOVRRS
8335 16384U, // VMOVRS
8336 16384U, // VMOVS
8337 16384U, // VMOVSR
8338 33554432U, // VMOVSRR
8339 4992U, // VMOVv16i8
8340 0U, // VMOVv1i64
8341 2048U, // VMOVv2f32
8342 4992U, // VMOVv2i32
8343 0U, // VMOVv2i64
8344 2048U, // VMOVv4f32
8345 4992U, // VMOVv4i16
8346 4992U, // VMOVv4i32
8347 4992U, // VMOVv8i16
8348 4992U, // VMOVv8i8
8349 46U, // VMRS
8350 48U, // VMRS_FPCXTNS
8351 50U, // VMRS_FPCXTS
8352 52U, // VMRS_FPEXC
8353 54U, // VMRS_FPINST
8354 56U, // VMRS_FPINST2
8355 58U, // VMRS_FPSCR_NZCVQC
8356 60U, // VMRS_FPSID
8357 62U, // VMRS_MVFR0
8358 64U, // VMRS_MVFR1
8359 66U, // VMRS_MVFR2
8360 68U, // VMRS_P0
8361 70U, // VMRS_VPR
8362 2U, // VMSR
8363 2U, // VMSR_FPCXTNS
8364 2U, // VMSR_FPCXTS
8365 0U, // VMSR_FPEXC
8366 0U, // VMSR_FPINST
8367 0U, // VMSR_FPINST2
8368 2U, // VMSR_FPSCR_NZCVQC
8369 0U, // VMSR_FPSID
8370 2U, // VMSR_P0
8371 2U, // VMSR_VPR
8372 2720528U, // VMULD
8373 0U, // VMULH
8374 17920U, // VMULLp64
8375 0U, // VMULLp8
8376 167772160U, // VMULLslsv2i32
8377 167772160U, // VMULLslsv4i16
8378 167772160U, // VMULLsluv2i32
8379 167772160U, // VMULLsluv4i16
8380 0U, // VMULLsv2i64
8381 0U, // VMULLsv4i32
8382 0U, // VMULLsv8i16
8383 0U, // VMULLuv2i64
8384 0U, // VMULLuv4i32
8385 0U, // VMULLuv8i16
8386 0U, // VMULS
8387 0U, // VMULfd
8388 0U, // VMULfq
8389 0U, // VMULhd
8390 0U, // VMULhq
8391 0U, // VMULpd
8392 0U, // VMULpq
8393 167772160U, // VMULslfd
8394 167772160U, // VMULslfq
8395 167772160U, // VMULslhd
8396 167772160U, // VMULslhq
8397 167772160U, // VMULslv2i32
8398 167772160U, // VMULslv4i16
8399 167772160U, // VMULslv4i32
8400 167772160U, // VMULslv8i16
8401 0U, // VMULv16i8
8402 0U, // VMULv2i32
8403 0U, // VMULv4i16
8404 0U, // VMULv4i32
8405 0U, // VMULv8i16
8406 0U, // VMULv8i8
8407 16384U, // VMVNd
8408 16384U, // VMVNq
8409 4992U, // VMVNv2i32
8410 4992U, // VMVNv4i16
8411 4992U, // VMVNv4i32
8412 4992U, // VMVNv8i16
8413 528U, // VNEGD
8414 16384U, // VNEGH
8415 16384U, // VNEGS
8416 16384U, // VNEGf32q
8417 16384U, // VNEGfd
8418 16384U, // VNEGhd
8419 16384U, // VNEGhq
8420 16384U, // VNEGs16d
8421 16384U, // VNEGs16q
8422 16384U, // VNEGs32d
8423 16384U, // VNEGs32q
8424 16384U, // VNEGs8d
8425 16384U, // VNEGs8q
8426 49944U, // VNMLAD
8427 3671552U, // VNMLAH
8428 3671552U, // VNMLAS
8429 49944U, // VNMLSD
8430 3671552U, // VNMLSH
8431 3671552U, // VNMLSS
8432 2720528U, // VNMULD
8433 0U, // VNMULH
8434 0U, // VNMULS
8435 0U, // VORNd
8436 0U, // VORNq
8437 0U, // VORRd
8438 4992U, // VORRiv2i32
8439 4992U, // VORRiv4i16
8440 4992U, // VORRiv4i32
8441 4992U, // VORRiv8i16
8442 0U, // VORRq
8443 17920U, // VPADALsv16i8
8444 17920U, // VPADALsv2i32
8445 17920U, // VPADALsv4i16
8446 17920U, // VPADALsv4i32
8447 17920U, // VPADALsv8i16
8448 17920U, // VPADALsv8i8
8449 17920U, // VPADALuv16i8
8450 17920U, // VPADALuv2i32
8451 17920U, // VPADALuv4i16
8452 17920U, // VPADALuv4i32
8453 17920U, // VPADALuv8i16
8454 17920U, // VPADALuv8i8
8455 16384U, // VPADDLsv16i8
8456 16384U, // VPADDLsv2i32
8457 16384U, // VPADDLsv4i16
8458 16384U, // VPADDLsv4i32
8459 16384U, // VPADDLsv8i16
8460 16384U, // VPADDLsv8i8
8461 16384U, // VPADDLuv16i8
8462 16384U, // VPADDLuv2i32
8463 16384U, // VPADDLuv4i16
8464 16384U, // VPADDLuv4i32
8465 16384U, // VPADDLuv8i16
8466 16384U, // VPADDLuv8i8
8467 0U, // VPADDf
8468 0U, // VPADDh
8469 0U, // VPADDi16
8470 0U, // VPADDi32
8471 0U, // VPADDi8
8472 0U, // VPMAXf
8473 0U, // VPMAXh
8474 0U, // VPMAXs16
8475 0U, // VPMAXs32
8476 0U, // VPMAXs8
8477 0U, // VPMAXu16
8478 0U, // VPMAXu32
8479 0U, // VPMAXu8
8480 0U, // VPMINf
8481 0U, // VPMINh
8482 0U, // VPMINs16
8483 0U, // VPMINs32
8484 0U, // VPMINs8
8485 0U, // VPMINu16
8486 0U, // VPMINu32
8487 0U, // VPMINu8
8488 16384U, // VQABSv16i8
8489 16384U, // VQABSv2i32
8490 16384U, // VQABSv4i16
8491 16384U, // VQABSv4i32
8492 16384U, // VQABSv8i16
8493 16384U, // VQABSv8i8
8494 0U, // VQADDsv16i8
8495 17920U, // VQADDsv1i64
8496 0U, // VQADDsv2i32
8497 17920U, // VQADDsv2i64
8498 0U, // VQADDsv4i16
8499 0U, // VQADDsv4i32
8500 0U, // VQADDsv8i16
8501 0U, // VQADDsv8i8
8502 0U, // VQADDuv16i8
8503 0U, // VQADDuv1i64
8504 0U, // VQADDuv2i32
8505 0U, // VQADDuv2i64
8506 0U, // VQADDuv4i16
8507 0U, // VQADDuv4i32
8508 0U, // VQADDuv8i16
8509 0U, // VQADDuv8i8
8510 473433600U, // VQDMLALslv2i32
8511 473433600U, // VQDMLALslv4i16
8512 3671552U, // VQDMLALv2i64
8513 3671552U, // VQDMLALv4i32
8514 473433600U, // VQDMLSLslv2i32
8515 473433600U, // VQDMLSLslv4i16
8516 3671552U, // VQDMLSLv2i64
8517 3671552U, // VQDMLSLv4i32
8518 167772160U, // VQDMULHslv2i32
8519 167772160U, // VQDMULHslv4i16
8520 167772160U, // VQDMULHslv4i32
8521 167772160U, // VQDMULHslv8i16
8522 0U, // VQDMULHv2i32
8523 0U, // VQDMULHv4i16
8524 0U, // VQDMULHv4i32
8525 0U, // VQDMULHv8i16
8526 167772160U, // VQDMULLslv2i32
8527 167772160U, // VQDMULLslv4i16
8528 0U, // VQDMULLv2i64
8529 0U, // VQDMULLv4i32
8530 2U, // VQMOVNsuv2i32
8531 16384U, // VQMOVNsuv4i16
8532 16384U, // VQMOVNsuv8i8
8533 2U, // VQMOVNsv2i32
8534 16384U, // VQMOVNsv4i16
8535 16384U, // VQMOVNsv8i8
8536 16384U, // VQMOVNuv2i32
8537 16384U, // VQMOVNuv4i16
8538 16384U, // VQMOVNuv8i8
8539 16384U, // VQNEGv16i8
8540 16384U, // VQNEGv2i32
8541 16384U, // VQNEGv4i16
8542 16384U, // VQNEGv4i32
8543 16384U, // VQNEGv8i16
8544 16384U, // VQNEGv8i8
8545 473433600U, // VQRDMLAHslv2i32
8546 473433600U, // VQRDMLAHslv4i16
8547 473433600U, // VQRDMLAHslv4i32
8548 473433600U, // VQRDMLAHslv8i16
8549 3671552U, // VQRDMLAHv2i32
8550 3671552U, // VQRDMLAHv4i16
8551 3671552U, // VQRDMLAHv4i32
8552 3671552U, // VQRDMLAHv8i16
8553 473433600U, // VQRDMLSHslv2i32
8554 473433600U, // VQRDMLSHslv4i16
8555 473433600U, // VQRDMLSHslv4i32
8556 473433600U, // VQRDMLSHslv8i16
8557 3671552U, // VQRDMLSHv2i32
8558 3671552U, // VQRDMLSHv4i16
8559 3671552U, // VQRDMLSHv4i32
8560 3671552U, // VQRDMLSHv8i16
8561 167772160U, // VQRDMULHslv2i32
8562 167772160U, // VQRDMULHslv4i16
8563 167772160U, // VQRDMULHslv4i32
8564 167772160U, // VQRDMULHslv8i16
8565 0U, // VQRDMULHv2i32
8566 0U, // VQRDMULHv4i16
8567 0U, // VQRDMULHv4i32
8568 0U, // VQRDMULHv8i16
8569 0U, // VQRSHLsv16i8
8570 17920U, // VQRSHLsv1i64
8571 0U, // VQRSHLsv2i32
8572 17920U, // VQRSHLsv2i64
8573 0U, // VQRSHLsv4i16
8574 0U, // VQRSHLsv4i32
8575 0U, // VQRSHLsv8i16
8576 0U, // VQRSHLsv8i8
8577 0U, // VQRSHLuv16i8
8578 0U, // VQRSHLuv1i64
8579 0U, // VQRSHLuv2i32
8580 0U, // VQRSHLuv2i64
8581 0U, // VQRSHLuv4i16
8582 0U, // VQRSHLuv4i32
8583 0U, // VQRSHLuv8i16
8584 0U, // VQRSHLuv8i8
8585 17920U, // VQRSHRNsv2i32
8586 0U, // VQRSHRNsv4i16
8587 0U, // VQRSHRNsv8i8
8588 0U, // VQRSHRNuv2i32
8589 0U, // VQRSHRNuv4i16
8590 0U, // VQRSHRNuv8i8
8591 17920U, // VQRSHRUNv2i32
8592 0U, // VQRSHRUNv4i16
8593 0U, // VQRSHRUNv8i8
8594 0U, // VQSHLsiv16i8
8595 17920U, // VQSHLsiv1i64
8596 0U, // VQSHLsiv2i32
8597 17920U, // VQSHLsiv2i64
8598 0U, // VQSHLsiv4i16
8599 0U, // VQSHLsiv4i32
8600 0U, // VQSHLsiv8i16
8601 0U, // VQSHLsiv8i8
8602 0U, // VQSHLsuv16i8
8603 17920U, // VQSHLsuv1i64
8604 0U, // VQSHLsuv2i32
8605 17920U, // VQSHLsuv2i64
8606 0U, // VQSHLsuv4i16
8607 0U, // VQSHLsuv4i32
8608 0U, // VQSHLsuv8i16
8609 0U, // VQSHLsuv8i8
8610 0U, // VQSHLsv16i8
8611 17920U, // VQSHLsv1i64
8612 0U, // VQSHLsv2i32
8613 17920U, // VQSHLsv2i64
8614 0U, // VQSHLsv4i16
8615 0U, // VQSHLsv4i32
8616 0U, // VQSHLsv8i16
8617 0U, // VQSHLsv8i8
8618 0U, // VQSHLuiv16i8
8619 0U, // VQSHLuiv1i64
8620 0U, // VQSHLuiv2i32
8621 0U, // VQSHLuiv2i64
8622 0U, // VQSHLuiv4i16
8623 0U, // VQSHLuiv4i32
8624 0U, // VQSHLuiv8i16
8625 0U, // VQSHLuiv8i8
8626 0U, // VQSHLuv16i8
8627 0U, // VQSHLuv1i64
8628 0U, // VQSHLuv2i32
8629 0U, // VQSHLuv2i64
8630 0U, // VQSHLuv4i16
8631 0U, // VQSHLuv4i32
8632 0U, // VQSHLuv8i16
8633 0U, // VQSHLuv8i8
8634 17920U, // VQSHRNsv2i32
8635 0U, // VQSHRNsv4i16
8636 0U, // VQSHRNsv8i8
8637 0U, // VQSHRNuv2i32
8638 0U, // VQSHRNuv4i16
8639 0U, // VQSHRNuv8i8
8640 17920U, // VQSHRUNv2i32
8641 0U, // VQSHRUNv4i16
8642 0U, // VQSHRUNv8i8
8643 0U, // VQSUBsv16i8
8644 17920U, // VQSUBsv1i64
8645 0U, // VQSUBsv2i32
8646 17920U, // VQSUBsv2i64
8647 0U, // VQSUBsv4i16
8648 0U, // VQSUBsv4i32
8649 0U, // VQSUBsv8i16
8650 0U, // VQSUBsv8i8
8651 0U, // VQSUBuv16i8
8652 0U, // VQSUBuv1i64
8653 0U, // VQSUBuv2i32
8654 0U, // VQSUBuv2i64
8655 0U, // VQSUBuv4i16
8656 0U, // VQSUBuv4i32
8657 0U, // VQSUBuv8i16
8658 0U, // VQSUBuv8i8
8659 17920U, // VRADDHNv2i32
8660 0U, // VRADDHNv4i16
8661 0U, // VRADDHNv8i8
8662 16384U, // VRECPEd
8663 16384U, // VRECPEfd
8664 16384U, // VRECPEfq
8665 16384U, // VRECPEhd
8666 16384U, // VRECPEhq
8667 16384U, // VRECPEq
8668 0U, // VRECPSfd
8669 0U, // VRECPSfq
8670 0U, // VRECPShd
8671 0U, // VRECPShq
8672 16384U, // VREV16d8
8673 16384U, // VREV16q8
8674 16384U, // VREV32d16
8675 16384U, // VREV32d8
8676 16384U, // VREV32q16
8677 16384U, // VREV32q8
8678 16384U, // VREV64d16
8679 16384U, // VREV64d32
8680 16384U, // VREV64d8
8681 16384U, // VREV64q16
8682 16384U, // VREV64q32
8683 16384U, // VREV64q8
8684 0U, // VRHADDsv16i8
8685 0U, // VRHADDsv2i32
8686 0U, // VRHADDsv4i16
8687 0U, // VRHADDsv4i32
8688 0U, // VRHADDsv8i16
8689 0U, // VRHADDsv8i8
8690 0U, // VRHADDuv16i8
8691 0U, // VRHADDuv2i32
8692 0U, // VRHADDuv4i16
8693 0U, // VRHADDuv4i32
8694 0U, // VRHADDuv8i16
8695 0U, // VRHADDuv8i8
8696 2U, // VRINTAD
8697 2U, // VRINTAH
8698 2U, // VRINTANDf
8699 2U, // VRINTANDh
8700 2U, // VRINTANQf
8701 2U, // VRINTANQh
8702 2U, // VRINTAS
8703 2U, // VRINTMD
8704 2U, // VRINTMH
8705 2U, // VRINTMNDf
8706 2U, // VRINTMNDh
8707 2U, // VRINTMNQf
8708 2U, // VRINTMNQh
8709 2U, // VRINTMS
8710 2U, // VRINTND
8711 2U, // VRINTNH
8712 2U, // VRINTNNDf
8713 2U, // VRINTNNDh
8714 2U, // VRINTNNQf
8715 2U, // VRINTNNQh
8716 2U, // VRINTNS
8717 2U, // VRINTPD
8718 2U, // VRINTPH
8719 2U, // VRINTPNDf
8720 2U, // VRINTPNDh
8721 2U, // VRINTPNQf
8722 2U, // VRINTPNQh
8723 2U, // VRINTPS
8724 528U, // VRINTRD
8725 16384U, // VRINTRH
8726 16384U, // VRINTRS
8727 528U, // VRINTXD
8728 16384U, // VRINTXH
8729 2U, // VRINTXNDf
8730 2U, // VRINTXNDh
8731 2U, // VRINTXNQf
8732 2U, // VRINTXNQh
8733 16384U, // VRINTXS
8734 528U, // VRINTZD
8735 16384U, // VRINTZH
8736 2U, // VRINTZNDf
8737 2U, // VRINTZNDh
8738 2U, // VRINTZNQf
8739 2U, // VRINTZNQh
8740 16384U, // VRINTZS
8741 0U, // VRSHLsv16i8
8742 17920U, // VRSHLsv1i64
8743 0U, // VRSHLsv2i32
8744 17920U, // VRSHLsv2i64
8745 0U, // VRSHLsv4i16
8746 0U, // VRSHLsv4i32
8747 0U, // VRSHLsv8i16
8748 0U, // VRSHLsv8i8
8749 0U, // VRSHLuv16i8
8750 0U, // VRSHLuv1i64
8751 0U, // VRSHLuv2i32
8752 0U, // VRSHLuv2i64
8753 0U, // VRSHLuv4i16
8754 0U, // VRSHLuv4i32
8755 0U, // VRSHLuv8i16
8756 0U, // VRSHLuv8i8
8757 17920U, // VRSHRNv2i32
8758 0U, // VRSHRNv4i16
8759 0U, // VRSHRNv8i8
8760 0U, // VRSHRsv16i8
8761 17920U, // VRSHRsv1i64
8762 0U, // VRSHRsv2i32
8763 17920U, // VRSHRsv2i64
8764 0U, // VRSHRsv4i16
8765 0U, // VRSHRsv4i32
8766 0U, // VRSHRsv8i16
8767 0U, // VRSHRsv8i8
8768 0U, // VRSHRuv16i8
8769 0U, // VRSHRuv1i64
8770 0U, // VRSHRuv2i32
8771 0U, // VRSHRuv2i64
8772 0U, // VRSHRuv4i16
8773 0U, // VRSHRuv4i32
8774 0U, // VRSHRuv8i16
8775 0U, // VRSHRuv8i8
8776 16384U, // VRSQRTEd
8777 16384U, // VRSQRTEfd
8778 16384U, // VRSQRTEfq
8779 16384U, // VRSQRTEhd
8780 16384U, // VRSQRTEhq
8781 16384U, // VRSQRTEq
8782 0U, // VRSQRTSfd
8783 0U, // VRSQRTSfq
8784 0U, // VRSQRTShd
8785 0U, // VRSQRTShq
8786 3671552U, // VRSRAsv16i8
8787 16768U, // VRSRAsv1i64
8788 3671552U, // VRSRAsv2i32
8789 16768U, // VRSRAsv2i64
8790 3671552U, // VRSRAsv4i16
8791 3671552U, // VRSRAsv4i32
8792 3671552U, // VRSRAsv8i16
8793 3671552U, // VRSRAsv8i8
8794 3671552U, // VRSRAuv16i8
8795 3671552U, // VRSRAuv1i64
8796 3671552U, // VRSRAuv2i32
8797 3671552U, // VRSRAuv2i64
8798 3671552U, // VRSRAuv4i16
8799 3671552U, // VRSRAuv4i32
8800 3671552U, // VRSRAuv8i16
8801 3671552U, // VRSRAuv8i8
8802 17920U, // VRSUBHNv2i32
8803 0U, // VRSUBHNv4i16
8804 0U, // VRSUBHNv8i8
8805 0U, // VSCCLRMD
8806 0U, // VSCCLRMS
8807 2U, // VSDOTD
8808 520U, // VSDOTDI
8809 2U, // VSDOTQ
8810 520U, // VSDOTQI
8811 17920U, // VSELEQD
8812 17920U, // VSELEQH
8813 17920U, // VSELEQS
8814 17920U, // VSELGED
8815 17920U, // VSELGEH
8816 17920U, // VSELGES
8817 17920U, // VSELGTD
8818 17920U, // VSELGTH
8819 17920U, // VSELGTS
8820 17920U, // VSELVSD
8821 17920U, // VSELVSH
8822 17920U, // VSELVSS
8823 32U, // VSETLNi16
8824 32U, // VSETLNi32
8825 32U, // VSETLNi8
8826 0U, // VSHLLi16
8827 0U, // VSHLLi32
8828 0U, // VSHLLi8
8829 0U, // VSHLLsv2i64
8830 0U, // VSHLLsv4i32
8831 0U, // VSHLLsv8i16
8832 0U, // VSHLLuv2i64
8833 0U, // VSHLLuv4i32
8834 0U, // VSHLLuv8i16
8835 0U, // VSHLiv16i8
8836 17920U, // VSHLiv1i64
8837 0U, // VSHLiv2i32
8838 17920U, // VSHLiv2i64
8839 0U, // VSHLiv4i16
8840 0U, // VSHLiv4i32
8841 0U, // VSHLiv8i16
8842 0U, // VSHLiv8i8
8843 0U, // VSHLsv16i8
8844 17920U, // VSHLsv1i64
8845 0U, // VSHLsv2i32
8846 17920U, // VSHLsv2i64
8847 0U, // VSHLsv4i16
8848 0U, // VSHLsv4i32
8849 0U, // VSHLsv8i16
8850 0U, // VSHLsv8i8
8851 0U, // VSHLuv16i8
8852 0U, // VSHLuv1i64
8853 0U, // VSHLuv2i32
8854 0U, // VSHLuv2i64
8855 0U, // VSHLuv4i16
8856 0U, // VSHLuv4i32
8857 0U, // VSHLuv8i16
8858 0U, // VSHLuv8i8
8859 17920U, // VSHRNv2i32
8860 0U, // VSHRNv4i16
8861 0U, // VSHRNv8i8
8862 0U, // VSHRsv16i8
8863 17920U, // VSHRsv1i64
8864 0U, // VSHRsv2i32
8865 17920U, // VSHRsv2i64
8866 0U, // VSHRsv4i16
8867 0U, // VSHRsv4i32
8868 0U, // VSHRsv8i16
8869 0U, // VSHRsv8i8
8870 0U, // VSHRuv16i8
8871 0U, // VSHRuv1i64
8872 0U, // VSHRuv2i32
8873 0U, // VSHRuv2i64
8874 0U, // VSHRuv4i16
8875 0U, // VSHRuv4i32
8876 0U, // VSHRuv8i16
8877 0U, // VSHRuv8i8
8878 0U, // VSHTOD
8879 72U, // VSHTOH
8880 0U, // VSHTOS
8881 0U, // VSITOD
8882 0U, // VSITOH
8883 0U, // VSITOS
8884 3671552U, // VSLIv16i8
8885 3671552U, // VSLIv1i64
8886 3671552U, // VSLIv2i32
8887 3671552U, // VSLIv2i64
8888 3671552U, // VSLIv4i16
8889 3671552U, // VSLIv4i32
8890 3671552U, // VSLIv8i16
8891 3671552U, // VSLIv8i8
8892 74U, // VSLTOD
8893 74U, // VSLTOH
8894 74U, // VSLTOS
8895 2U, // VSMMLA
8896 528U, // VSQRTD
8897 16384U, // VSQRTH
8898 16384U, // VSQRTS
8899 3671552U, // VSRAsv16i8
8900 16768U, // VSRAsv1i64
8901 3671552U, // VSRAsv2i32
8902 16768U, // VSRAsv2i64
8903 3671552U, // VSRAsv4i16
8904 3671552U, // VSRAsv4i32
8905 3671552U, // VSRAsv8i16
8906 3671552U, // VSRAsv8i8
8907 3671552U, // VSRAuv16i8
8908 3671552U, // VSRAuv1i64
8909 3671552U, // VSRAuv2i32
8910 3671552U, // VSRAuv2i64
8911 3671552U, // VSRAuv4i16
8912 3671552U, // VSRAuv4i32
8913 3671552U, // VSRAuv8i16
8914 3671552U, // VSRAuv8i8
8915 3671552U, // VSRIv16i8
8916 3671552U, // VSRIv1i64
8917 3671552U, // VSRIv2i32
8918 3671552U, // VSRIv2i64
8919 3671552U, // VSRIv4i16
8920 3671552U, // VSRIv4i32
8921 3671552U, // VSRIv8i16
8922 3671552U, // VSRIv8i8
8923 6694U, // VST1LNd16
8924 516201126U, // VST1LNd16_UPD
8925 6694U, // VST1LNd32
8926 516201126U, // VST1LNd32_UPD
8927 6694U, // VST1LNd8
8928 516201126U, // VST1LNd8_UPD
8929 0U, // VST1LNq16Pseudo
8930 0U, // VST1LNq16Pseudo_UPD
8931 0U, // VST1LNq32Pseudo
8932 0U, // VST1LNq32Pseudo_UPD
8933 0U, // VST1LNq8Pseudo
8934 0U, // VST1LNq8Pseudo_UPD
8935 0U, // VST1d16
8936 0U, // VST1d16Q
8937 0U, // VST1d16QPseudo
8938 0U, // VST1d16QPseudoWB_fixed
8939 0U, // VST1d16QPseudoWB_register
8940 0U, // VST1d16Qwb_fixed
8941 0U, // VST1d16Qwb_register
8942 0U, // VST1d16T
8943 0U, // VST1d16TPseudo
8944 0U, // VST1d16TPseudoWB_fixed
8945 0U, // VST1d16TPseudoWB_register
8946 0U, // VST1d16Twb_fixed
8947 0U, // VST1d16Twb_register
8948 0U, // VST1d16wb_fixed
8949 0U, // VST1d16wb_register
8950 0U, // VST1d32
8951 0U, // VST1d32Q
8952 0U, // VST1d32QPseudo
8953 0U, // VST1d32QPseudoWB_fixed
8954 0U, // VST1d32QPseudoWB_register
8955 0U, // VST1d32Qwb_fixed
8956 0U, // VST1d32Qwb_register
8957 0U, // VST1d32T
8958 0U, // VST1d32TPseudo
8959 0U, // VST1d32TPseudoWB_fixed
8960 0U, // VST1d32TPseudoWB_register
8961 0U, // VST1d32Twb_fixed
8962 0U, // VST1d32Twb_register
8963 0U, // VST1d32wb_fixed
8964 0U, // VST1d32wb_register
8965 0U, // VST1d64
8966 0U, // VST1d64Q
8967 0U, // VST1d64QPseudo
8968 0U, // VST1d64QPseudoWB_fixed
8969 0U, // VST1d64QPseudoWB_register
8970 0U, // VST1d64Qwb_fixed
8971 0U, // VST1d64Qwb_register
8972 0U, // VST1d64T
8973 0U, // VST1d64TPseudo
8974 0U, // VST1d64TPseudoWB_fixed
8975 0U, // VST1d64TPseudoWB_register
8976 0U, // VST1d64Twb_fixed
8977 0U, // VST1d64Twb_register
8978 0U, // VST1d64wb_fixed
8979 0U, // VST1d64wb_register
8980 0U, // VST1d8
8981 0U, // VST1d8Q
8982 0U, // VST1d8QPseudo
8983 0U, // VST1d8QPseudoWB_fixed
8984 0U, // VST1d8QPseudoWB_register
8985 0U, // VST1d8Qwb_fixed
8986 0U, // VST1d8Qwb_register
8987 0U, // VST1d8T
8988 0U, // VST1d8TPseudo
8989 0U, // VST1d8TPseudoWB_fixed
8990 0U, // VST1d8TPseudoWB_register
8991 0U, // VST1d8Twb_fixed
8992 0U, // VST1d8Twb_register
8993 0U, // VST1d8wb_fixed
8994 0U, // VST1d8wb_register
8995 0U, // VST1q16
8996 0U, // VST1q16HighQPseudo
8997 0U, // VST1q16HighQPseudo_UPD
8998 0U, // VST1q16HighTPseudo
8999 0U, // VST1q16HighTPseudo_UPD
9000 0U, // VST1q16LowQPseudo_UPD
9001 0U, // VST1q16LowTPseudo_UPD
9002 0U, // VST1q16wb_fixed
9003 0U, // VST1q16wb_register
9004 0U, // VST1q32
9005 0U, // VST1q32HighQPseudo
9006 0U, // VST1q32HighQPseudo_UPD
9007 0U, // VST1q32HighTPseudo
9008 0U, // VST1q32HighTPseudo_UPD
9009 0U, // VST1q32LowQPseudo_UPD
9010 0U, // VST1q32LowTPseudo_UPD
9011 0U, // VST1q32wb_fixed
9012 0U, // VST1q32wb_register
9013 0U, // VST1q64
9014 0U, // VST1q64HighQPseudo
9015 0U, // VST1q64HighQPseudo_UPD
9016 0U, // VST1q64HighTPseudo
9017 0U, // VST1q64HighTPseudo_UPD
9018 0U, // VST1q64LowQPseudo_UPD
9019 0U, // VST1q64LowTPseudo_UPD
9020 0U, // VST1q64wb_fixed
9021 0U, // VST1q64wb_register
9022 0U, // VST1q8
9023 0U, // VST1q8HighQPseudo
9024 0U, // VST1q8HighQPseudo_UPD
9025 0U, // VST1q8HighTPseudo
9026 0U, // VST1q8HighTPseudo_UPD
9027 0U, // VST1q8LowQPseudo_UPD
9028 0U, // VST1q8LowTPseudo_UPD
9029 0U, // VST1q8wb_fixed
9030 0U, // VST1q8wb_register
9031 440194470U, // VST2LNd16
9032 0U, // VST2LNd16Pseudo
9033 0U, // VST2LNd16Pseudo_UPD
9034 440718886U, // VST2LNd16_UPD
9035 440194470U, // VST2LNd32
9036 0U, // VST2LNd32Pseudo
9037 0U, // VST2LNd32Pseudo_UPD
9038 440718886U, // VST2LNd32_UPD
9039 440194470U, // VST2LNd8
9040 0U, // VST2LNd8Pseudo
9041 0U, // VST2LNd8Pseudo_UPD
9042 440718886U, // VST2LNd8_UPD
9043 440194470U, // VST2LNq16
9044 0U, // VST2LNq16Pseudo
9045 0U, // VST2LNq16Pseudo_UPD
9046 440718886U, // VST2LNq16_UPD
9047 440194470U, // VST2LNq32
9048 0U, // VST2LNq32Pseudo
9049 0U, // VST2LNq32Pseudo_UPD
9050 440718886U, // VST2LNq32_UPD
9051 0U, // VST2b16
9052 0U, // VST2b16wb_fixed
9053 0U, // VST2b16wb_register
9054 0U, // VST2b32
9055 0U, // VST2b32wb_fixed
9056 0U, // VST2b32wb_register
9057 0U, // VST2b8
9058 0U, // VST2b8wb_fixed
9059 0U, // VST2b8wb_register
9060 0U, // VST2d16
9061 0U, // VST2d16wb_fixed
9062 0U, // VST2d16wb_register
9063 0U, // VST2d32
9064 0U, // VST2d32wb_fixed
9065 0U, // VST2d32wb_register
9066 0U, // VST2d8
9067 0U, // VST2d8wb_fixed
9068 0U, // VST2d8wb_register
9069 0U, // VST2q16
9070 0U, // VST2q16Pseudo
9071 0U, // VST2q16PseudoWB_fixed
9072 0U, // VST2q16PseudoWB_register
9073 0U, // VST2q16wb_fixed
9074 0U, // VST2q16wb_register
9075 0U, // VST2q32
9076 0U, // VST2q32Pseudo
9077 0U, // VST2q32PseudoWB_fixed
9078 0U, // VST2q32PseudoWB_register
9079 0U, // VST2q32wb_fixed
9080 0U, // VST2q32wb_register
9081 0U, // VST2q8
9082 0U, // VST2q8Pseudo
9083 0U, // VST2q8PseudoWB_fixed
9084 0U, // VST2q8PseudoWB_register
9085 0U, // VST2q8wb_fixed
9086 0U, // VST2q8wb_register
9087 440195750U, // VST3LNd16
9088 0U, // VST3LNd16Pseudo
9089 0U, // VST3LNd16Pseudo_UPD
9090 6950U, // VST3LNd16_UPD
9091 440195750U, // VST3LNd32
9092 0U, // VST3LNd32Pseudo
9093 0U, // VST3LNd32Pseudo_UPD
9094 6950U, // VST3LNd32_UPD
9095 440195750U, // VST3LNd8
9096 0U, // VST3LNd8Pseudo
9097 0U, // VST3LNd8Pseudo_UPD
9098 6950U, // VST3LNd8_UPD
9099 440195750U, // VST3LNq16
9100 0U, // VST3LNq16Pseudo
9101 0U, // VST3LNq16Pseudo_UPD
9102 6950U, // VST3LNq16_UPD
9103 440195750U, // VST3LNq32
9104 0U, // VST3LNq32Pseudo
9105 0U, // VST3LNq32Pseudo_UPD
9106 6950U, // VST3LNq32_UPD
9107 403177856U, // VST3d16
9108 0U, // VST3d16Pseudo
9109 0U, // VST3d16Pseudo_UPD
9110 383872U, // VST3d16_UPD
9111 403177856U, // VST3d32
9112 0U, // VST3d32Pseudo
9113 0U, // VST3d32Pseudo_UPD
9114 383872U, // VST3d32_UPD
9115 403177856U, // VST3d8
9116 0U, // VST3d8Pseudo
9117 0U, // VST3d8Pseudo_UPD
9118 383872U, // VST3d8_UPD
9119 403177856U, // VST3q16
9120 0U, // VST3q16Pseudo_UPD
9121 383872U, // VST3q16_UPD
9122 0U, // VST3q16oddPseudo
9123 0U, // VST3q16oddPseudo_UPD
9124 403177856U, // VST3q32
9125 0U, // VST3q32Pseudo_UPD
9126 383872U, // VST3q32_UPD
9127 0U, // VST3q32oddPseudo
9128 0U, // VST3q32oddPseudo_UPD
9129 403177856U, // VST3q8
9130 0U, // VST3q8Pseudo_UPD
9131 383872U, // VST3q8_UPD
9132 0U, // VST3q8oddPseudo
9133 0U, // VST3q8oddPseudo_UPD
9134 440194598U, // VST4LNd16
9135 0U, // VST4LNd16Pseudo
9136 0U, // VST4LNd16Pseudo_UPD
9137 399014U, // VST4LNd16_UPD
9138 440194598U, // VST4LNd32
9139 0U, // VST4LNd32Pseudo
9140 0U, // VST4LNd32Pseudo_UPD
9141 399014U, // VST4LNd32_UPD
9142 440194598U, // VST4LNd8
9143 0U, // VST4LNd8Pseudo
9144 0U, // VST4LNd8Pseudo_UPD
9145 399014U, // VST4LNd8_UPD
9146 440194598U, // VST4LNq16
9147 0U, // VST4LNq16Pseudo
9148 0U, // VST4LNq16Pseudo_UPD
9149 399014U, // VST4LNq16_UPD
9150 440194598U, // VST4LNq32
9151 0U, // VST4LNq32Pseudo
9152 0U, // VST4LNq32Pseudo_UPD
9153 399014U, // VST4LNq32_UPD
9154 34079104U, // VST4d16
9155 0U, // VST4d16Pseudo
9156 0U, // VST4d16Pseudo_UPD
9157 15735680U, // VST4d16_UPD
9158 34079104U, // VST4d32
9159 0U, // VST4d32Pseudo
9160 0U, // VST4d32Pseudo_UPD
9161 15735680U, // VST4d32_UPD
9162 34079104U, // VST4d8
9163 0U, // VST4d8Pseudo
9164 0U, // VST4d8Pseudo_UPD
9165 15735680U, // VST4d8_UPD
9166 34079104U, // VST4q16
9167 0U, // VST4q16Pseudo_UPD
9168 15735680U, // VST4q16_UPD
9169 0U, // VST4q16oddPseudo
9170 0U, // VST4q16oddPseudo_UPD
9171 34079104U, // VST4q32
9172 0U, // VST4q32Pseudo_UPD
9173 15735680U, // VST4q32_UPD
9174 0U, // VST4q32oddPseudo
9175 0U, // VST4q32oddPseudo_UPD
9176 34079104U, // VST4q8
9177 0U, // VST4q8Pseudo_UPD
9178 15735680U, // VST4q8_UPD
9179 0U, // VST4q8oddPseudo
9180 0U, // VST4q8oddPseudo_UPD
9181 532U, // VSTMDDB_UPD
9182 18560U, // VSTMDIA
9183 532U, // VSTMDIA_UPD
9184 0U, // VSTMQIA
9185 532U, // VSTMSDB_UPD
9186 18560U, // VSTMSIA
9187 532U, // VSTMSIA_UPD
9188 6400U, // VSTRD
9189 6528U, // VSTRH
9190 6400U, // VSTRS
9191 0U, // VSTR_FPCXTNS_off
9192 42U, // VSTR_FPCXTNS_post
9193 0U, // VSTR_FPCXTNS_pre
9194 0U, // VSTR_FPCXTS_off
9195 42U, // VSTR_FPCXTS_post
9196 0U, // VSTR_FPCXTS_pre
9197 0U, // VSTR_FPSCR_NZCVQC_off
9198 44U, // VSTR_FPSCR_NZCVQC_post
9199 0U, // VSTR_FPSCR_NZCVQC_pre
9200 0U, // VSTR_FPSCR_off
9201 42U, // VSTR_FPSCR_post
9202 0U, // VSTR_FPSCR_pre
9203 0U, // VSTR_P0_off
9204 44U, // VSTR_P0_post
9205 0U, // VSTR_P0_pre
9206 0U, // VSTR_VPR_off
9207 42U, // VSTR_VPR_post
9208 0U, // VSTR_VPR_pre
9209 2720528U, // VSUBD
9210 0U, // VSUBH
9211 17920U, // VSUBHNv2i32
9212 0U, // VSUBHNv4i16
9213 0U, // VSUBHNv8i8
9214 0U, // VSUBLsv2i64
9215 0U, // VSUBLsv4i32
9216 0U, // VSUBLsv8i16
9217 0U, // VSUBLuv2i64
9218 0U, // VSUBLuv4i32
9219 0U, // VSUBLuv8i16
9220 0U, // VSUBS
9221 0U, // VSUBWsv2i64
9222 0U, // VSUBWsv4i32
9223 0U, // VSUBWsv8i16
9224 0U, // VSUBWuv2i64
9225 0U, // VSUBWuv4i32
9226 0U, // VSUBWuv8i16
9227 0U, // VSUBfd
9228 0U, // VSUBfq
9229 0U, // VSUBhd
9230 0U, // VSUBhq
9231 0U, // VSUBv16i8
9232 17920U, // VSUBv1i64
9233 0U, // VSUBv2i32
9234 17920U, // VSUBv2i64
9235 0U, // VSUBv4i16
9236 0U, // VSUBv4i32
9237 0U, // VSUBv8i16
9238 0U, // VSUBv8i8
9239 520U, // VSUDOTDI
9240 520U, // VSUDOTQI
9241 16384U, // VSWPd
9242 16384U, // VSWPq
9243 7168U, // VTBL1
9244 7296U, // VTBL2
9245 7424U, // VTBL3
9246 0U, // VTBL3Pseudo
9247 7552U, // VTBL4
9248 0U, // VTBL4Pseudo
9249 7680U, // VTBX1
9250 7808U, // VTBX2
9251 7936U, // VTBX3
9252 0U, // VTBX3Pseudo
9253 8064U, // VTBX4
9254 0U, // VTBX4Pseudo
9255 0U, // VTOSHD
9256 72U, // VTOSHH
9257 0U, // VTOSHS
9258 0U, // VTOSIRD
9259 0U, // VTOSIRH
9260 0U, // VTOSIRS
9261 0U, // VTOSIZD
9262 0U, // VTOSIZH
9263 0U, // VTOSIZS
9264 74U, // VTOSLD
9265 74U, // VTOSLH
9266 74U, // VTOSLS
9267 0U, // VTOUHD
9268 72U, // VTOUHH
9269 0U, // VTOUHS
9270 0U, // VTOUIRD
9271 0U, // VTOUIRH
9272 0U, // VTOUIRS
9273 0U, // VTOUIZD
9274 0U, // VTOUIZH
9275 0U, // VTOUIZS
9276 74U, // VTOULD
9277 74U, // VTOULH
9278 74U, // VTOULS
9279 16384U, // VTRNd16
9280 16384U, // VTRNd32
9281 16384U, // VTRNd8
9282 16384U, // VTRNq16
9283 16384U, // VTRNq32
9284 16384U, // VTRNq8
9285 0U, // VTSTv16i8
9286 0U, // VTSTv2i32
9287 0U, // VTSTv4i16
9288 0U, // VTSTv4i32
9289 0U, // VTSTv8i16
9290 0U, // VTSTv8i8
9291 2U, // VUDOTD
9292 520U, // VUDOTDI
9293 2U, // VUDOTQ
9294 520U, // VUDOTQI
9295 0U, // VUHTOD
9296 72U, // VUHTOH
9297 0U, // VUHTOS
9298 0U, // VUITOD
9299 0U, // VUITOH
9300 0U, // VUITOS
9301 74U, // VULTOD
9302 74U, // VULTOH
9303 74U, // VULTOS
9304 2U, // VUMMLA
9305 2U, // VUSDOTD
9306 520U, // VUSDOTDI
9307 2U, // VUSDOTQ
9308 520U, // VUSDOTQI
9309 2U, // VUSMMLA
9310 16384U, // VUZPd16
9311 16384U, // VUZPd8
9312 16384U, // VUZPq16
9313 16384U, // VUZPq32
9314 16384U, // VUZPq8
9315 16384U, // VZIPd16
9316 16384U, // VZIPd8
9317 16384U, // VZIPq16
9318 16384U, // VZIPq32
9319 16384U, // VZIPq8
9320 411776U, // sysLDMDA
9321 8212U, // sysLDMDA_UPD
9322 411776U, // sysLDMDB
9323 8212U, // sysLDMDB_UPD
9324 411776U, // sysLDMIA
9325 8212U, // sysLDMIA_UPD
9326 411776U, // sysLDMIB
9327 8212U, // sysLDMIB_UPD
9328 411776U, // sysSTMDA
9329 8212U, // sysSTMDA_UPD
9330 411776U, // sysSTMDB
9331 8212U, // sysSTMDB_UPD
9332 411776U, // sysSTMIA
9333 8212U, // sysSTMIA_UPD
9334 411776U, // sysSTMIB
9335 8212U, // sysSTMIB_UPD
9336 0U, // t2ADCri
9337 0U, // t2ADCrr
9338 16252928U, // t2ADCrs
9339 0U, // t2ADDri
9340 0U, // t2ADDri12
9341 0U, // t2ADDrr
9342 16252928U, // t2ADDrs
9343 0U, // t2ADDspImm
9344 0U, // t2ADDspImm12
9345 1280U, // t2ADR
9346 0U, // t2ANDri
9347 0U, // t2ANDrr
9348 16252928U, // t2ANDrs
9349 16777216U, // t2ASRri
9350 0U, // t2ASRrr
9351 425984U, // t2ASRs1
9352 0U, // t2AUT
9353 524672U, // t2AUTG
9354 2U, // t2B
9355 1408U, // t2BFC
9356 2098688U, // t2BFI
9357 8320U, // t2BFLi
9358 16384U, // t2BFLr
9359 8320U, // t2BFi
9360 17306624U, // t2BFic
9361 16384U, // t2BFr
9362 0U, // t2BICri
9363 0U, // t2BICrr
9364 16252928U, // t2BICrs
9365 0U, // t2BTI
9366 524672U, // t2BXAUT
9367 2U, // t2BXJ
9368 2U, // t2Bcc
9369 82704U, // t2CDP
9370 82704U, // t2CDP2
9371 0U, // t2CLREX
9372 0U, // t2CLRM
9373 16384U, // t2CLZ
9374 16384U, // t2CMNri
9375 16384U, // t2CMNrr
9376 1024U, // t2CMNrs
9377 16384U, // t2CMPri
9378 16384U, // t2CMPrr
9379 1024U, // t2CMPrs
9380 0U, // t2CPS1p
9381 2U, // t2CPS2p
9382 17920U, // t2CPS3p
9383 17920U, // t2CRC32B
9384 17920U, // t2CRC32CB
9385 17920U, // t2CRC32CH
9386 17920U, // t2CRC32CW
9387 17920U, // t2CRC32H
9388 17920U, // t2CRC32W
9389 17303040U, // t2CSEL
9390 17303040U, // t2CSINC
9391 17303040U, // t2CSINV
9392 17303040U, // t2CSNEG
9393 2U, // t2DBG
9394 0U, // t2DCPS1
9395 0U, // t2DCPS2
9396 0U, // t2DCPS3
9397 2U, // t2DLS
9398 0U, // t2DMB
9399 0U, // t2DSB
9400 0U, // t2EORri
9401 0U, // t2EORrr
9402 16252928U, // t2EORrs
9403 2U, // t2HINT
9404 0U, // t2HVC
9405 0U, // t2ISB
9406 0U, // t2IT
9407 0U, // t2Int_eh_sjlj_setjmp
9408 0U, // t2Int_eh_sjlj_setjmp_nofp
9409 128U, // t2LDA
9410 128U, // t2LDAB
9411 128U, // t2LDAEX
9412 128U, // t2LDAEXB
9413 11010048U, // t2LDAEXD
9414 128U, // t2LDAEXH
9415 128U, // t2LDAH
9416 2582U, // t2LDC2L_OFFSET
9417 4721302U, // t2LDC2L_OPTION
9418 5245590U, // t2LDC2L_POST
9419 2838U, // t2LDC2L_PRE
9420 2582U, // t2LDC2_OFFSET
9421 4721302U, // t2LDC2_OPTION
9422 5245590U, // t2LDC2_POST
9423 2838U, // t2LDC2_PRE
9424 2582U, // t2LDCL_OFFSET
9425 4721302U, // t2LDCL_OPTION
9426 5245590U, // t2LDCL_POST
9427 2838U, // t2LDCL_PRE
9428 2582U, // t2LDC_OFFSET
9429 4721302U, // t2LDC_OPTION
9430 5245590U, // t2LDC_POST
9431 2838U, // t2LDC_PRE
9432 18560U, // t2LDMDB
9433 532U, // t2LDMDB_UPD
9434 18560U, // t2LDMIA
9435 532U, // t2LDMIA_UPD
9436 4096U, // t2LDRBT
9437 133760U, // t2LDRB_POST
9438 4480U, // t2LDRB_PRE
9439 3200U, // t2LDRBi12
9440 4096U, // t2LDRBi8
9441 8448U, // t2LDRBpci
9442 8576U, // t2LDRBs
9443 543686656U, // t2LDRD_POST
9444 17825792U, // t2LDRD_PRE
9445 18350080U, // t2LDRDi8
9446 8704U, // t2LDREX
9447 128U, // t2LDREXB
9448 11010048U, // t2LDREXD
9449 128U, // t2LDREXH
9450 4096U, // t2LDRHT
9451 133760U, // t2LDRH_POST
9452 4480U, // t2LDRH_PRE
9453 3200U, // t2LDRHi12
9454 4096U, // t2LDRHi8
9455 8448U, // t2LDRHpci
9456 8576U, // t2LDRHs
9457 4096U, // t2LDRSBT
9458 133760U, // t2LDRSB_POST
9459 4480U, // t2LDRSB_PRE
9460 3200U, // t2LDRSBi12
9461 4096U, // t2LDRSBi8
9462 8448U, // t2LDRSBpci
9463 8576U, // t2LDRSBs
9464 4096U, // t2LDRSHT
9465 133760U, // t2LDRSH_POST
9466 4480U, // t2LDRSH_PRE
9467 3200U, // t2LDRSHi12
9468 4096U, // t2LDRSHi8
9469 8448U, // t2LDRSHpci
9470 8576U, // t2LDRSHs
9471 4096U, // t2LDRT
9472 133760U, // t2LDR_POST
9473 4480U, // t2LDR_PRE
9474 3200U, // t2LDRi12
9475 4096U, // t2LDRi8
9476 8448U, // t2LDRpci
9477 8576U, // t2LDRs
9478 0U, // t2LE
9479 0U, // t2LEUpdate
9480 0U, // t2LSLri
9481 0U, // t2LSLrr
9482 16777216U, // t2LSRri
9483 0U, // t2LSRrr
9484 425984U, // t2LSRs1
9485 103908112U, // t2MCR
9486 103908112U, // t2MCR2
9487 137462544U, // t2MCRR
9488 137462544U, // t2MCRR2
9489 33554432U, // t2MLA
9490 33554432U, // t2MLS
9491 17920U, // t2MOVTi16
9492 16384U, // t2MOVi
9493 16384U, // t2MOVi16
9494 16384U, // t2MOVr
9495 115480U, // t2MRC
9496 115480U, // t2MRC2
9497 0U, // t2MRRC
9498 0U, // t2MRRC2
9499 26U, // t2MRS_AR
9500 8832U, // t2MRS_M
9501 3840U, // t2MRSbanked
9502 28U, // t2MRSsys_AR
9503 528U, // t2MSR_AR
9504 528U, // t2MSR_M
9505 0U, // t2MSRbanked
9506 0U, // t2MUL
9507 16384U, // t2MVNi
9508 16384U, // t2MVNr
9509 1024U, // t2MVNs
9510 0U, // t2ORNri
9511 0U, // t2ORNrr
9512 16252928U, // t2ORNrs
9513 0U, // t2ORRri
9514 0U, // t2ORRrr
9515 16252928U, // t2ORRrs
9516 0U, // t2PAC
9517 0U, // t2PACBTI
9518 524672U, // t2PACG
9519 201326592U, // t2PKHBT
9520 234881024U, // t2PKHTB
9521 0U, // t2PLDWi12
9522 1U, // t2PLDWi8
9523 1U, // t2PLDWs
9524 0U, // t2PLDi12
9525 1U, // t2PLDi8
9526 1U, // t2PLDpci
9527 1U, // t2PLDs
9528 0U, // t2PLIi12
9529 1U, // t2PLIi8
9530 1U, // t2PLIpci
9531 1U, // t2PLIs
9532 0U, // t2QADD
9533 0U, // t2QADD16
9534 0U, // t2QADD8
9535 0U, // t2QASX
9536 0U, // t2QDADD
9537 0U, // t2QDSUB
9538 0U, // t2QSAX
9539 0U, // t2QSUB
9540 0U, // t2QSUB16
9541 0U, // t2QSUB8
9542 16384U, // t2RBIT
9543 16384U, // t2REV
9544 16384U, // t2REV16
9545 16384U, // t2REVSH
9546 2U, // t2RFEDB
9547 4U, // t2RFEDBW
9548 2U, // t2RFEIA
9549 4U, // t2RFEIAW
9550 0U, // t2RORri
9551 0U, // t2RORrr
9552 16384U, // t2RRX
9553 0U, // t2RSBri
9554 0U, // t2RSBrr
9555 16252928U, // t2RSBrs
9556 0U, // t2SADD16
9557 0U, // t2SADD8
9558 0U, // t2SASX
9559 0U, // t2SB
9560 0U, // t2SBCri
9561 0U, // t2SBCrr
9562 16252928U, // t2SBCrs
9563 33554432U, // t2SBFX
9564 0U, // t2SDIV
9565 0U, // t2SEL
9566 0U, // t2SETPAN
9567 0U, // t2SG
9568 0U, // t2SHADD16
9569 0U, // t2SHADD8
9570 0U, // t2SHASX
9571 0U, // t2SHSAX
9572 0U, // t2SHSUB16
9573 0U, // t2SHSUB8
9574 2U, // t2SMC
9575 33554432U, // t2SMLABB
9576 33554432U, // t2SMLABT
9577 33554432U, // t2SMLAD
9578 33554432U, // t2SMLADX
9579 33554432U, // t2SMLAL
9580 33554432U, // t2SMLALBB
9581 33554432U, // t2SMLALBT
9582 33554432U, // t2SMLALD
9583 33554432U, // t2SMLALDX
9584 33554432U, // t2SMLALTB
9585 33554432U, // t2SMLALTT
9586 33554432U, // t2SMLATB
9587 33554432U, // t2SMLATT
9588 33554432U, // t2SMLAWB
9589 33554432U, // t2SMLAWT
9590 33554432U, // t2SMLSD
9591 33554432U, // t2SMLSDX
9592 33554432U, // t2SMLSLD
9593 33554432U, // t2SMLSLDX
9594 33554432U, // t2SMMLA
9595 33554432U, // t2SMMLAR
9596 33554432U, // t2SMMLS
9597 33554432U, // t2SMMLSR
9598 0U, // t2SMMUL
9599 0U, // t2SMMULR
9600 0U, // t2SMUAD
9601 0U, // t2SMUADX
9602 0U, // t2SMULBB
9603 0U, // t2SMULBT
9604 33554432U, // t2SMULL
9605 0U, // t2SMULTB
9606 0U, // t2SMULTT
9607 0U, // t2SMULWB
9608 0U, // t2SMULWT
9609 0U, // t2SMUSD
9610 0U, // t2SMUSDX
9611 0U, // t2SRSDB
9612 0U, // t2SRSDB_UPD
9613 0U, // t2SRSIA
9614 0U, // t2SRSIA_UPD
9615 218240U, // t2SSAT
9616 21632U, // t2SSAT16
9617 0U, // t2SSAX
9618 0U, // t2SSUB16
9619 0U, // t2SSUB8
9620 2582U, // t2STC2L_OFFSET
9621 4721302U, // t2STC2L_OPTION
9622 5245590U, // t2STC2L_POST
9623 2838U, // t2STC2L_PRE
9624 2582U, // t2STC2_OFFSET
9625 4721302U, // t2STC2_OPTION
9626 5245590U, // t2STC2_POST
9627 2838U, // t2STC2_PRE
9628 2582U, // t2STCL_OFFSET
9629 4721302U, // t2STCL_OPTION
9630 5245590U, // t2STCL_POST
9631 2838U, // t2STCL_PRE
9632 2582U, // t2STC_OFFSET
9633 4721302U, // t2STC_OPTION
9634 5245590U, // t2STC_POST
9635 2838U, // t2STC_PRE
9636 128U, // t2STL
9637 128U, // t2STLB
9638 11010048U, // t2STLEX
9639 11010048U, // t2STLEXB
9640 33554432U, // t2STLEXD
9641 11010048U, // t2STLEXH
9642 128U, // t2STLH
9643 18560U, // t2STMDB
9644 532U, // t2STMDB_UPD
9645 18560U, // t2STMIA
9646 532U, // t2STMIA_UPD
9647 4096U, // t2STRBT
9648 133760U, // t2STRB_POST
9649 4480U, // t2STRB_PRE
9650 3200U, // t2STRBi12
9651 4096U, // t2STRBi8
9652 8576U, // t2STRBs
9653 543688192U, // t2STRD_POST
9654 17827328U, // t2STRD_PRE
9655 18350080U, // t2STRDi8
9656 18874368U, // t2STREX
9657 11010048U, // t2STREXB
9658 33554432U, // t2STREXD
9659 11010048U, // t2STREXH
9660 4096U, // t2STRHT
9661 133760U, // t2STRH_POST
9662 4480U, // t2STRH_PRE
9663 3200U, // t2STRHi12
9664 4096U, // t2STRHi8
9665 8576U, // t2STRHs
9666 4096U, // t2STRT
9667 133760U, // t2STR_POST
9668 4480U, // t2STR_PRE
9669 3200U, // t2STRi12
9670 4096U, // t2STRi8
9671 8576U, // t2STRs
9672 0U, // t2SUBS_PC_LR
9673 0U, // t2SUBri
9674 0U, // t2SUBri12
9675 0U, // t2SUBrr
9676 16252928U, // t2SUBrs
9677 0U, // t2SUBspImm
9678 0U, // t2SUBspImm12
9679 268435456U, // t2SXTAB
9680 268435456U, // t2SXTAB16
9681 268435456U, // t2SXTAH
9682 229376U, // t2SXTB
9683 229376U, // t2SXTB16
9684 229376U, // t2SXTH
9685 1U, // t2TBB
9686 1U, // t2TBH
9687 16384U, // t2TEQri
9688 16384U, // t2TEQrr
9689 1024U, // t2TEQrs
9690 1U, // t2TSB
9691 16384U, // t2TSTri
9692 16384U, // t2TSTrr
9693 1024U, // t2TSTrs
9694 16384U, // t2TT
9695 16384U, // t2TTA
9696 16384U, // t2TTAT
9697 16384U, // t2TTT
9698 0U, // t2UADD16
9699 0U, // t2UADD8
9700 0U, // t2UASX
9701 33554432U, // t2UBFX
9702 0U, // t2UDF
9703 0U, // t2UDIV
9704 0U, // t2UHADD16
9705 0U, // t2UHADD8
9706 0U, // t2UHASX
9707 0U, // t2UHSAX
9708 0U, // t2UHSUB16
9709 0U, // t2UHSUB8
9710 33554432U, // t2UMAAL
9711 33554432U, // t2UMLAL
9712 33554432U, // t2UMULL
9713 0U, // t2UQADD16
9714 0U, // t2UQADD8
9715 0U, // t2UQASX
9716 0U, // t2UQSAX
9717 0U, // t2UQSUB16
9718 0U, // t2UQSUB8
9719 0U, // t2USAD8
9720 33554432U, // t2USADA8
9721 301989888U, // t2USAT
9722 0U, // t2USAT16
9723 0U, // t2USAX
9724 0U, // t2USUB16
9725 0U, // t2USUB8
9726 268435456U, // t2UXTAB
9727 268435456U, // t2UXTAB16
9728 268435456U, // t2UXTAH
9729 229376U, // t2UXTB
9730 229376U, // t2UXTB16
9731 229376U, // t2UXTH
9732 21504U, // t2WLS
9733 2U, // tADC
9734 17920U, // tADDhirr
9735 16768U, // tADDi3
9736 2U, // tADDi8
9737 0U, // tADDrSP
9738 19398656U, // tADDrSPi
9739 16768U, // tADDrr
9740 8960U, // tADDspi
9741 17920U, // tADDspr
9742 9088U, // tADR
9743 2U, // tAND
9744 9216U, // tASRri
9745 2U, // tASRrr
9746 2U, // tB
9747 2U, // tBIC
9748 0U, // tBKPT
9749 1U, // tBL
9750 2U, // tBLXNSr
9751 1U, // tBLXi
9752 2U, // tBLXr
9753 2U, // tBX
9754 2U, // tBXNS
9755 2U, // tBcc
9756 2U, // tCBNZ
9757 2U, // tCBZ
9758 16384U, // tCMN
9759 16384U, // tCMPhir
9760 16384U, // tCMPi8
9761 16384U, // tCMPr
9762 2U, // tCPS
9763 2U, // tEOR
9764 2U, // tHINT
9765 0U, // tHLT
9766 0U, // tInt_WIN_eh_sjlj_longjmp
9767 0U, // tInt_eh_sjlj_longjmp
9768 0U, // tInt_eh_sjlj_setjmp
9769 18560U, // tLDMIA
9770 9344U, // tLDRBi
9771 9472U, // tLDRBr
9772 9600U, // tLDRHi
9773 9472U, // tLDRHr
9774 9472U, // tLDRSB
9775 9472U, // tLDRSH
9776 9728U, // tLDRi
9777 8448U, // tLDRpci
9778 9472U, // tLDRr
9779 9856U, // tLDRspi
9780 16768U, // tLSLri
9781 2U, // tLSLrr
9782 9216U, // tLSRri
9783 2U, // tLSRrr
9784 2U, // tMOVSr
9785 0U, // tMOVi8
9786 16384U, // tMOVr
9787 16768U, // tMUL
9788 0U, // tMVN
9789 2U, // tORR
9790 0U, // tPICADD
9791 0U, // tPOP
9792 0U, // tPUSH
9793 16384U, // tREV
9794 16384U, // tREV16
9795 16384U, // tREVSH
9796 2U, // tROR
9797 0U, // tRSB
9798 2U, // tSBC
9799 0U, // tSETEND
9800 532U, // tSTMIA_UPD
9801 9344U, // tSTRBi
9802 9472U, // tSTRBr
9803 9600U, // tSTRHi
9804 9472U, // tSTRHr
9805 9728U, // tSTRi
9806 9472U, // tSTRr
9807 9856U, // tSTRspi
9808 16768U, // tSUBi3
9809 2U, // tSUBi8
9810 16768U, // tSUBrr
9811 8960U, // tSUBspi
9812 2U, // tSVC
9813 16384U, // tSXTB
9814 16384U, // tSXTH
9815 0U, // tTRAP
9816 16384U, // tTST
9817 0U, // tUDF
9818 16384U, // tUXTB
9819 16384U, // tUXTH
9820 0U, // t__brkdiv0
9821 };
9822
9823 // Emit the opcode for the instruction.
9824 uint64_t Bits = 0;
9825 Bits |= (uint64_t)OpInfo0[MI.getOpcode()] << 0;
9826 Bits |= (uint64_t)OpInfo1[MI.getOpcode()] << 32;
9827 if (Bits == 0)
9828 return {nullptr, Bits};
9829 return {AsmStrs+(Bits & 8191)-1, Bits};
9830
9831}
9832/// printInstruction - This method is automatically generated by tablegen
9833/// from the instruction set description.
9834LLVM_NO_PROFILE_INSTRUMENT_FUNCTION
9835void ARMInstPrinter::printInstruction(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &O) {
9836 O << "\t";
9837
9838 auto MnemonicInfo = getMnemonic(MI: *MI);
9839
9840 O << MnemonicInfo.first;
9841
9842 uint64_t Bits = MnemonicInfo.second;
9843 assert(Bits != 0 && "Cannot print this instruction.");
9844
9845 // Fragment 0 encoded into 6 bits for 43 unique commands.
9846 switch ((Bits >> 13) & 63) {
9847 default: llvm_unreachable("Invalid command number.");
9848 case 0:
9849 // DBG_VALUE, DBG_VALUE_LIST, DBG_INSTR_REF, DBG_PHI, DBG_LABEL, BUNDLE, ...
9850 return;
9851 break;
9852 case 1:
9853 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCri, ADCrr, ADDri, A...
9854 printSBitModifierOperand(MI, OpNum: 5, STI, O);
9855 printPredicateOperand(MI, OpNum: 3, STI, O);
9856 break;
9857 case 2:
9858 // ITasm, t2IT
9859 printThumbITMask(MI, OpNum: 1, STI, O);
9860 break;
9861 case 3:
9862 // LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRB...
9863 printPredicateOperand(MI, OpNum: 2, STI, O);
9864 break;
9865 case 4:
9866 // RRXi, MOVi, MOVr, MOVr_TC, MVNi, MVNr, t2MOVi, t2MOVr, t2MVNi, t2MVNr,...
9867 printSBitModifierOperand(MI, OpNum: 4, STI, O);
9868 printPredicateOperand(MI, OpNum: 2, STI, O);
9869 break;
9870 case 5:
9871 // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
9872 printPredicateOperand(MI, OpNum: 4, STI, O);
9873 break;
9874 case 6:
9875 // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
9876 printPredicateOperand(MI, OpNum: 5, STI, O);
9877 break;
9878 case 7:
9879 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
9880 printPredicateOperand(MI, OpNum: 3, STI, O);
9881 break;
9882 case 8:
9883 // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, MLA, MOVsr, MVNsr, ORRrsi, RSB...
9884 printSBitModifierOperand(MI, OpNum: 6, STI, O);
9885 printPredicateOperand(MI, OpNum: 4, STI, O);
9886 break;
9887 case 9:
9888 // ADCrsr, ADDrsr, ANDrsr, BICrsr, EORrsr, ORRrsr, RSBrsr, RSCrsr, SBCrsr...
9889 printSBitModifierOperand(MI, OpNum: 7, STI, O);
9890 printPredicateOperand(MI, OpNum: 5, STI, O);
9891 O << "\t";
9892 printOperand(MI, OpNo: 0, STI, O);
9893 O << ", ";
9894 printOperand(MI, OpNo: 1, STI, O);
9895 O << ", ";
9896 printSORegRegOperand(MI, OpNum: 2, STI, O);
9897 return;
9898 break;
9899 case 10:
9900 // AESD, AESE, AESIMC, AESMC, BKPT, BLX, BX, CPS1p, CRC32B, CRC32CB, CRC3...
9901 printOperand(MI, OpNo: 0, STI, O);
9902 break;
9903 case 11:
9904 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MV...
9905 printOperand(MI, OpNo: 1, STI, O);
9906 O << ", ";
9907 break;
9908 case 12:
9909 // BL, BLXi, t2BFic, t2LE
9910 printOperand(MI, Address, OpNum: 0, STI, O);
9911 break;
9912 case 13:
9913 // BLX_pred, BL_pred, BXJ, BX_pred, Bcc, DBG, FLDMXIA, FSTMXIA, HINT, LDM...
9914 printPredicateOperand(MI, OpNum: 1, STI, O);
9915 break;
9916 case 14:
9917 // BX_RET, ERET, FMSTAT, MOVPCLR, MVE_LCTP, VSCCLRMD, VSCCLRMS, t2AUTG, t...
9918 printPredicateOperand(MI, OpNum: 0, STI, O);
9919 break;
9920 case 15:
9921 // CDE_CX1, CDE_CX1D, CDE_CX2, CDE_CX2D, CDE_CX3, CDE_CX3D, CDE_VCX1A_fpd...
9922 printPImmediate(MI, OpNum: 1, STI, O);
9923 O << ", ";
9924 break;
9925 case 16:
9926 // CDE_CX3A, CDE_CX3DA, CDP, LDRD_POST, LDRD_PRE, MCR, MRC, MVE_SQRSHRL, ...
9927 printPredicateOperand(MI, OpNum: 6, STI, O);
9928 break;
9929 case 17:
9930 // CDE_VCX1A_vec, CDE_VCX2_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, ...
9931 printVPTPredicateOperand(MI, OpNum: 4, STI, O);
9932 break;
9933 case 18:
9934 // CDE_VCX1_vec, MVE_VABDf16, MVE_VABDf32, MVE_VABDs16, MVE_VABDs32, MVE_...
9935 printVPTPredicateOperand(MI, OpNum: 3, STI, O);
9936 break;
9937 case 19:
9938 // CDE_VCX2A_vec, CDE_VCX3_vec, MVE_VADC, MVE_VADDLVs32acc, MVE_VADDLVu32...
9939 printVPTPredicateOperand(MI, OpNum: 5, STI, O);
9940 break;
9941 case 20:
9942 // CDE_VCX3A_vec, MVE_VMLALDAVas16, MVE_VMLALDAVas32, MVE_VMLALDAVau16, M...
9943 printVPTPredicateOperand(MI, OpNum: 6, STI, O);
9944 break;
9945 case 21:
9946 // CDP2, LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, ...
9947 printPImmediate(MI, OpNum: 0, STI, O);
9948 O << ", ";
9949 break;
9950 case 22:
9951 // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
9952 printCPSIMod(MI, OpNum: 0, STI, O);
9953 break;
9954 case 23:
9955 // DMB, DSB
9956 printMemBOption(MI, OpNum: 0, STI, O);
9957 return;
9958 break;
9959 case 24:
9960 // ISB
9961 printInstSyncBOption(MI, OpNum: 0, STI, O);
9962 return;
9963 break;
9964 case 25:
9965 // MRRC2
9966 printPImmediate(MI, OpNum: 2, STI, O);
9967 O << ", ";
9968 printOperand(MI, OpNo: 3, STI, O);
9969 O << ", ";
9970 printOperand(MI, OpNo: 0, STI, O);
9971 O << ", ";
9972 printOperand(MI, OpNo: 1, STI, O);
9973 O << ", ";
9974 printCImmediate(MI, OpNum: 4, STI, O);
9975 return;
9976 break;
9977 case 26:
9978 // MVE_VABSf16, MVE_VABSf32, MVE_VABSs16, MVE_VABSs32, MVE_VABSs8, MVE_VA...
9979 printVPTPredicateOperand(MI, OpNum: 2, STI, O);
9980 break;
9981 case 27:
9982 // MVE_VLD20_16, MVE_VLD20_16_wb, MVE_VLD20_32, MVE_VLD20_32_wb, MVE_VLD2...
9983 printMVEVectorList<2>(MI, OpNum: 0, STI, O);
9984 O << ", ";
9985 break;
9986 case 28:
9987 // MVE_VLD40_16, MVE_VLD40_16_wb, MVE_VLD40_32, MVE_VLD40_32_wb, MVE_VLD4...
9988 printMVEVectorList<4>(MI, OpNum: 0, STI, O);
9989 O << ", ";
9990 break;
9991 case 29:
9992 // MVE_VPST, MVE_VPTv16i8, MVE_VPTv16i8r, MVE_VPTv16s8, MVE_VPTv16s8r, MV...
9993 printVPTMask(MI, OpNum: 0, STI, O);
9994 break;
9995 case 30:
9996 // MVE_VST20_16_wb, MVE_VST20_32_wb, MVE_VST20_8_wb, MVE_VST21_16_wb, MVE...
9997 printMVEVectorList<2>(MI, OpNum: 1, STI, O);
9998 O << ", ";
9999 printAddrMode7Operand(MI, OpNum: 2, STI, O);
10000 O << '!';
10001 return;
10002 break;
10003 case 31:
10004 // MVE_VST40_16_wb, MVE_VST40_32_wb, MVE_VST40_8_wb, MVE_VST41_16_wb, MVE...
10005 printMVEVectorList<4>(MI, OpNum: 1, STI, O);
10006 O << ", ";
10007 printAddrMode7Operand(MI, OpNum: 2, STI, O);
10008 O << '!';
10009 return;
10010 break;
10011 case 32:
10012 // PLDWi12, PLDi12, PLIi12
10013 printAddrModeImm12Operand<false>(MI, OpNum: 0, STI, O);
10014 return;
10015 break;
10016 case 33:
10017 // PLDWrs, PLDrs, PLIrs
10018 printAddrMode2Operand(MI, OpNum: 0, STI, O);
10019 return;
10020 break;
10021 case 34:
10022 // SETEND, tSETEND
10023 printSetendOperand(MI, OpNum: 0, STI, O);
10024 return;
10025 break;
10026 case 35:
10027 // SMLAL, UMLAL
10028 printSBitModifierOperand(MI, OpNum: 8, STI, O);
10029 printPredicateOperand(MI, OpNum: 6, STI, O);
10030 O << "\t";
10031 printOperand(MI, OpNo: 0, STI, O);
10032 O << ", ";
10033 printOperand(MI, OpNo: 1, STI, O);
10034 O << ", ";
10035 printOperand(MI, OpNo: 2, STI, O);
10036 O << ", ";
10037 printOperand(MI, OpNo: 3, STI, O);
10038 return;
10039 break;
10040 case 36:
10041 // TSB
10042 printTraceSyncBOption(MI, OpNum: 0, STI, O);
10043 return;
10044 break;
10045 case 37:
10046 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
10047 printPredicateOperand(MI, OpNum: 7, STI, O);
10048 break;
10049 case 38:
10050 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
10051 printPredicateOperand(MI, OpNum: 9, STI, O);
10052 break;
10053 case 39:
10054 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
10055 printPredicateOperand(MI, OpNum: 11, STI, O);
10056 break;
10057 case 40:
10058 // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
10059 printPredicateOperand(MI, OpNum: 8, STI, O);
10060 break;
10061 case 41:
10062 // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
10063 printPredicateOperand(MI, OpNum: 13, STI, O);
10064 break;
10065 case 42:
10066 // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
10067 printSBitModifierOperand(MI, OpNum: 1, STI, O);
10068 break;
10069 }
10070
10071
10072 // Fragment 1 encoded into 7 bits for 89 unique commands.
10073 switch ((Bits >> 19) & 127) {
10074 default: llvm_unreachable("Invalid command number.");
10075 case 0:
10076 // ASRi, ASRr, ITasm, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHT...
10077 O << ' ';
10078 break;
10079 case 1:
10080 // VLD1LNdAsm_16, VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_register_Asm_16, VLD2...
10081 O << ".16\t";
10082 break;
10083 case 2:
10084 // VLD1LNdAsm_32, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_register_Asm_32, VLD2...
10085 O << ".32\t";
10086 break;
10087 case 3:
10088 // VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_8, VLD1LNdWB_register_Asm_8, VLD2LNd...
10089 O << ".8\t";
10090 break;
10091 case 4:
10092 // t2LDRB_OFFSET_imm, t2LDRB_POST_imm, t2LDRB_PRE_imm, t2LDRH_OFFSET_imm,...
10093 O << ".w ";
10094 printOperand(MI, OpNo: 0, STI, O);
10095 O << ", ";
10096 break;
10097 case 5:
10098 // ADCri, ADCrr, ADCrsi, ADDri, ADDrr, ADDrsi, ADR, ANDri, ANDrr, ANDrsi,...
10099 O << "\t";
10100 break;
10101 case 6:
10102 // AESD, AESE, AESIMC, AESMC, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, ...
10103 O << ", ";
10104 break;
10105 case 7:
10106 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MR...
10107 printOperand(MI, OpNo: 2, STI, O);
10108 O << ", ";
10109 break;
10110 case 8:
10111 // BF16_VCVT, BF16_VCVTB, BF16_VCVTT
10112 O << ".bf16.f32\t";
10113 printOperand(MI, OpNo: 0, STI, O);
10114 O << ", ";
10115 break;
10116 case 9:
10117 // BKPT, BL, BLX, BLXi, BX, CPS1p, ERET, HLT, HVC, RFEDA, RFEDB, RFEIA, R...
10118 return;
10119 break;
10120 case 10:
10121 // BX_RET
10122 O << "\tlr";
10123 return;
10124 break;
10125 case 11:
10126 // CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX1A_fpdp, CDE_VCX1A_fpsp, CDE_VCX1_fp...
10127 printOperand(MI, OpNo: 0, STI, O);
10128 O << ", ";
10129 break;
10130 case 12:
10131 // CDE_CX1D, CDE_CX2D, CDE_CX3D
10132 printGPRPairOperand(MI, OpNum: 0, STI, O);
10133 O << ", ";
10134 printOperand(MI, OpNo: 2, STI, O);
10135 break;
10136 case 13:
10137 // CDP2, MCR2, MCRR2
10138 printOperand(MI, OpNo: 1, STI, O);
10139 O << ", ";
10140 break;
10141 case 14:
10142 // FCONSTD, VABSD, VADDD, VCMPD, VCMPED, VCMPEZD, VCMPZD, VDIVD, VFMAD, V...
10143 O << ".f64\t";
10144 printOperand(MI, OpNo: 0, STI, O);
10145 break;
10146 case 15:
10147 // FCONSTH, MVE_VABDf16, MVE_VABSf16, MVE_VADD_qr_f16, MVE_VADDf16, MVE_V...
10148 O << ".f16\t";
10149 break;
10150 case 16:
10151 // FCONSTS, MVE_VABDf32, MVE_VABSf32, MVE_VADD_qr_f32, MVE_VADDf32, MVE_V...
10152 O << ".f32\t";
10153 break;
10154 case 17:
10155 // FMSTAT
10156 O << "\tAPSR_nzcv, fpscr";
10157 return;
10158 break;
10159 case 18:
10160 // LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, LDC2_O...
10161 printCImmediate(MI, OpNum: 1, STI, O);
10162 O << ", ";
10163 break;
10164 case 19:
10165 // MOVPCLR
10166 O << "\tpc, lr";
10167 return;
10168 break;
10169 case 20:
10170 // MVE_LETP, t2LEUpdate
10171 printOperand(MI, Address, OpNum: 2, STI, O);
10172 return;
10173 break;
10174 case 21:
10175 // MVE_VABAVs16, MVE_VABDs16, MVE_VABSs16, MVE_VADDVs16acc, MVE_VADDVs16n...
10176 O << ".s16\t";
10177 break;
10178 case 22:
10179 // MVE_VABAVs32, MVE_VABDs32, MVE_VABSs32, MVE_VADDLVs32acc, MVE_VADDLVs3...
10180 O << ".s32\t";
10181 break;
10182 case 23:
10183 // MVE_VABAVs8, MVE_VABDs8, MVE_VABSs8, MVE_VADDVs8acc, MVE_VADDVs8no_acc...
10184 O << ".s8\t";
10185 break;
10186 case 24:
10187 // MVE_VABAVu16, MVE_VABDu16, MVE_VADDVu16acc, MVE_VADDVu16no_acc, MVE_VC...
10188 O << ".u16\t";
10189 break;
10190 case 25:
10191 // MVE_VABAVu32, MVE_VABDu32, MVE_VADDLVu32acc, MVE_VADDLVu32no_acc, MVE_...
10192 O << ".u32\t";
10193 break;
10194 case 26:
10195 // MVE_VABAVu8, MVE_VABDu8, MVE_VADDVu8acc, MVE_VADDVu8no_acc, MVE_VCMPu8...
10196 O << ".u8\t";
10197 break;
10198 case 27:
10199 // MVE_VADC, MVE_VADCI, MVE_VADD_qr_i32, MVE_VADDi32, MVE_VBICimmi32, MVE...
10200 O << ".i32\t";
10201 break;
10202 case 28:
10203 // MVE_VADD_qr_i16, MVE_VADDi16, MVE_VBICimmi16, MVE_VCADDi16, MVE_VCLZs1...
10204 O << ".i16\t";
10205 break;
10206 case 29:
10207 // MVE_VADD_qr_i8, MVE_VADDi8, MVE_VCADDi8, MVE_VCLZs8, MVE_VCMPi8, MVE_V...
10208 O << ".i8\t";
10209 break;
10210 case 30:
10211 // MVE_VCTP64, MVE_VSTRD64_qi, MVE_VSTRD64_qi_pre, MVE_VSTRD64_rq, MVE_VS...
10212 O << ".64\t";
10213 break;
10214 case 31:
10215 // MVE_VCVTf16f32bh, MVE_VCVTf16f32th, VCVTBSH, VCVTTSH, VCVTf2h
10216 O << ".f16.f32\t";
10217 printOperand(MI, OpNo: 0, STI, O);
10218 O << ", ";
10219 break;
10220 case 32:
10221 // MVE_VCVTf16s16_fix, MVE_VCVTf16s16n, VCVTs2hd, VCVTs2hq, VCVTxs2hd, VC...
10222 O << ".f16.s16\t";
10223 printOperand(MI, OpNo: 0, STI, O);
10224 O << ", ";
10225 printOperand(MI, OpNo: 1, STI, O);
10226 break;
10227 case 33:
10228 // MVE_VCVTf16u16_fix, MVE_VCVTf16u16n, VCVTu2hd, VCVTu2hq, VCVTxu2hd, VC...
10229 O << ".f16.u16\t";
10230 printOperand(MI, OpNo: 0, STI, O);
10231 O << ", ";
10232 printOperand(MI, OpNo: 1, STI, O);
10233 break;
10234 case 34:
10235 // MVE_VCVTf32f16bh, MVE_VCVTf32f16th, VCVTBHS, VCVTTHS, VCVTh2f
10236 O << ".f32.f16\t";
10237 printOperand(MI, OpNo: 0, STI, O);
10238 O << ", ";
10239 printOperand(MI, OpNo: 1, STI, O);
10240 return;
10241 break;
10242 case 35:
10243 // MVE_VCVTf32s32_fix, MVE_VCVTf32s32n, VCVTs2fd, VCVTs2fq, VCVTxs2fd, VC...
10244 O << ".f32.s32\t";
10245 printOperand(MI, OpNo: 0, STI, O);
10246 O << ", ";
10247 printOperand(MI, OpNo: 1, STI, O);
10248 break;
10249 case 36:
10250 // MVE_VCVTf32u32_fix, MVE_VCVTf32u32n, VCVTu2fd, VCVTu2fq, VCVTxu2fd, VC...
10251 O << ".f32.u32\t";
10252 printOperand(MI, OpNo: 0, STI, O);
10253 O << ", ";
10254 printOperand(MI, OpNo: 1, STI, O);
10255 break;
10256 case 37:
10257 // MVE_VCVTs16f16_fix, MVE_VCVTs16f16a, MVE_VCVTs16f16m, MVE_VCVTs16f16n,...
10258 O << ".s16.f16\t";
10259 printOperand(MI, OpNo: 0, STI, O);
10260 O << ", ";
10261 printOperand(MI, OpNo: 1, STI, O);
10262 break;
10263 case 38:
10264 // MVE_VCVTs32f32_fix, MVE_VCVTs32f32a, MVE_VCVTs32f32m, MVE_VCVTs32f32n,...
10265 O << ".s32.f32\t";
10266 printOperand(MI, OpNo: 0, STI, O);
10267 O << ", ";
10268 printOperand(MI, OpNo: 1, STI, O);
10269 break;
10270 case 39:
10271 // MVE_VCVTu16f16_fix, MVE_VCVTu16f16a, MVE_VCVTu16f16m, MVE_VCVTu16f16n,...
10272 O << ".u16.f16\t";
10273 printOperand(MI, OpNo: 0, STI, O);
10274 O << ", ";
10275 printOperand(MI, OpNo: 1, STI, O);
10276 break;
10277 case 40:
10278 // MVE_VCVTu32f32_fix, MVE_VCVTu32f32a, MVE_VCVTu32f32m, MVE_VCVTu32f32n,...
10279 O << ".u32.f32\t";
10280 printOperand(MI, OpNo: 0, STI, O);
10281 O << ", ";
10282 printOperand(MI, OpNo: 1, STI, O);
10283 break;
10284 case 41:
10285 // MVE_VLD20_16, MVE_VLD20_32, MVE_VLD20_8, MVE_VLD21_16, MVE_VLD21_32, M...
10286 printAddrMode7Operand(MI, OpNum: 2, STI, O);
10287 return;
10288 break;
10289 case 42:
10290 // MVE_VLD20_16_wb, MVE_VLD20_32_wb, MVE_VLD20_8_wb, MVE_VLD21_16_wb, MVE...
10291 printAddrMode7Operand(MI, OpNum: 3, STI, O);
10292 O << '!';
10293 return;
10294 break;
10295 case 43:
10296 // MVE_VLDRDU64_qi, MVE_VLDRDU64_qi_pre, MVE_VLDRDU64_rq, MVE_VLDRDU64_rq...
10297 O << ".u64\t";
10298 break;
10299 case 44:
10300 // MVE_VMOVimmi64, VADDHNv2i32, VADDv1i64, VADDv2i64, VMOVNv2i32, VMOVv1i...
10301 O << ".i64\t";
10302 printOperand(MI, OpNo: 0, STI, O);
10303 O << ", ";
10304 break;
10305 case 45:
10306 // MVE_VMULLBp16, MVE_VMULLTp16
10307 O << ".p16\t";
10308 printOperand(MI, OpNo: 0, STI, O);
10309 O << ", ";
10310 printOperand(MI, OpNo: 1, STI, O);
10311 O << ", ";
10312 printOperand(MI, OpNo: 2, STI, O);
10313 return;
10314 break;
10315 case 46:
10316 // MVE_VMULLBp8, MVE_VMULLTp8, VMULLp8, VMULpd, VMULpq
10317 O << ".p8\t";
10318 printOperand(MI, OpNo: 0, STI, O);
10319 O << ", ";
10320 printOperand(MI, OpNo: 1, STI, O);
10321 O << ", ";
10322 printOperand(MI, OpNo: 2, STI, O);
10323 return;
10324 break;
10325 case 47:
10326 // MVE_VST20_16, MVE_VST20_32, MVE_VST20_8, MVE_VST21_16, MVE_VST21_32, M...
10327 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10328 return;
10329 break;
10330 case 48:
10331 // RFEDA_UPD, RFEDB_UPD, RFEIA_UPD, RFEIB_UPD
10332 O << '!';
10333 return;
10334 break;
10335 case 49:
10336 // VCVTBDH, VCVTTDH
10337 O << ".f16.f64\t";
10338 printOperand(MI, OpNo: 0, STI, O);
10339 O << ", ";
10340 printOperand(MI, OpNo: 2, STI, O);
10341 return;
10342 break;
10343 case 50:
10344 // VCVTBHD, VCVTTHD
10345 O << ".f64.f16\t";
10346 printOperand(MI, OpNo: 0, STI, O);
10347 O << ", ";
10348 printOperand(MI, OpNo: 1, STI, O);
10349 return;
10350 break;
10351 case 51:
10352 // VCVTDS
10353 O << ".f64.f32\t";
10354 printOperand(MI, OpNo: 0, STI, O);
10355 O << ", ";
10356 printOperand(MI, OpNo: 1, STI, O);
10357 return;
10358 break;
10359 case 52:
10360 // VCVTSD
10361 O << ".f32.f64\t";
10362 printOperand(MI, OpNo: 0, STI, O);
10363 O << ", ";
10364 printOperand(MI, OpNo: 1, STI, O);
10365 return;
10366 break;
10367 case 53:
10368 // VJCVT, VTOSIRD, VTOSIZD, VTOSLD
10369 O << ".s32.f64\t";
10370 printOperand(MI, OpNo: 0, STI, O);
10371 O << ", ";
10372 printOperand(MI, OpNo: 1, STI, O);
10373 break;
10374 case 54:
10375 // VLD1LNd16, VLD1LNd16_UPD, VLD2LNd16, VLD2LNd16_UPD, VLD2LNq16, VLD2LNq...
10376 O << ".16\t{";
10377 break;
10378 case 55:
10379 // VLD1LNd32, VLD1LNd32_UPD, VLD2LNd32, VLD2LNd32_UPD, VLD2LNq32, VLD2LNq...
10380 O << ".32\t{";
10381 break;
10382 case 56:
10383 // VLD1LNd8, VLD1LNd8_UPD, VLD2LNd8, VLD2LNd8_UPD, VLD3DUPd8, VLD3DUPd8_U...
10384 O << ".8\t{";
10385 break;
10386 case 57:
10387 // VLDR_FPCXTNS_off, VLDR_FPCXTNS_post, VLDR_FPCXTNS_pre, VMSR_FPCXTNS, V...
10388 O << "\tfpcxtns, ";
10389 break;
10390 case 58:
10391 // VLDR_FPCXTS_off, VLDR_FPCXTS_post, VLDR_FPCXTS_pre, VMSR_FPCXTS, VSTR_...
10392 O << "\tfpcxts, ";
10393 break;
10394 case 59:
10395 // VLDR_FPSCR_NZCVQC_off, VLDR_FPSCR_NZCVQC_post, VLDR_FPSCR_NZCVQC_pre, ...
10396 O << "\tfpscr_nzcvqc, ";
10397 break;
10398 case 60:
10399 // VLDR_FPSCR_off, VLDR_FPSCR_post, VLDR_FPSCR_pre, VMSR, VSTR_FPSCR_off,...
10400 O << "\tfpscr, ";
10401 break;
10402 case 61:
10403 // VLDR_P0_off, VLDR_P0_post, VLDR_P0_pre, VMSR_P0, VSTR_P0_off, VSTR_P0_...
10404 O << "\tp0, ";
10405 break;
10406 case 62:
10407 // VLDR_VPR_off, VLDR_VPR_post, VLDR_VPR_pre, VMSR_VPR, VSTR_VPR_off, VST...
10408 O << "\tvpr, ";
10409 break;
10410 case 63:
10411 // VMSR_FPEXC
10412 O << "\tfpexc, ";
10413 printOperand(MI, OpNo: 0, STI, O);
10414 return;
10415 break;
10416 case 64:
10417 // VMSR_FPINST
10418 O << "\tfpinst, ";
10419 printOperand(MI, OpNo: 0, STI, O);
10420 return;
10421 break;
10422 case 65:
10423 // VMSR_FPINST2
10424 O << "\tfpinst2, ";
10425 printOperand(MI, OpNo: 0, STI, O);
10426 return;
10427 break;
10428 case 66:
10429 // VMSR_FPSID
10430 O << "\tfpsid, ";
10431 printOperand(MI, OpNo: 0, STI, O);
10432 return;
10433 break;
10434 case 67:
10435 // VQADDsv1i64, VQADDsv2i64, VQMOVNsuv2i32, VQMOVNsv2i32, VQRSHLsv1i64, V...
10436 O << ".s64\t";
10437 printOperand(MI, OpNo: 0, STI, O);
10438 O << ", ";
10439 break;
10440 case 68:
10441 // VSHTOD
10442 O << ".f64.s16\t";
10443 printOperand(MI, OpNo: 0, STI, O);
10444 O << ", ";
10445 printOperand(MI, OpNo: 1, STI, O);
10446 O << ", ";
10447 printFBits16(MI, OpNum: 2, STI, O);
10448 return;
10449 break;
10450 case 69:
10451 // VSHTOS
10452 O << ".f32.s16\t";
10453 printOperand(MI, OpNo: 0, STI, O);
10454 O << ", ";
10455 printOperand(MI, OpNo: 1, STI, O);
10456 O << ", ";
10457 printFBits16(MI, OpNum: 2, STI, O);
10458 return;
10459 break;
10460 case 70:
10461 // VSITOD, VSLTOD
10462 O << ".f64.s32\t";
10463 printOperand(MI, OpNo: 0, STI, O);
10464 O << ", ";
10465 printOperand(MI, OpNo: 1, STI, O);
10466 break;
10467 case 71:
10468 // VSITOH, VSLTOH
10469 O << ".f16.s32\t";
10470 printOperand(MI, OpNo: 0, STI, O);
10471 O << ", ";
10472 printOperand(MI, OpNo: 1, STI, O);
10473 break;
10474 case 72:
10475 // VTOSHD
10476 O << ".s16.f64\t";
10477 printOperand(MI, OpNo: 0, STI, O);
10478 O << ", ";
10479 printOperand(MI, OpNo: 1, STI, O);
10480 O << ", ";
10481 printFBits16(MI, OpNum: 2, STI, O);
10482 return;
10483 break;
10484 case 73:
10485 // VTOSHS
10486 O << ".s16.f32\t";
10487 printOperand(MI, OpNo: 0, STI, O);
10488 O << ", ";
10489 printOperand(MI, OpNo: 1, STI, O);
10490 O << ", ";
10491 printFBits16(MI, OpNum: 2, STI, O);
10492 return;
10493 break;
10494 case 74:
10495 // VTOSIRH, VTOSIZH, VTOSLH
10496 O << ".s32.f16\t";
10497 printOperand(MI, OpNo: 0, STI, O);
10498 O << ", ";
10499 printOperand(MI, OpNo: 1, STI, O);
10500 break;
10501 case 75:
10502 // VTOUHD
10503 O << ".u16.f64\t";
10504 printOperand(MI, OpNo: 0, STI, O);
10505 O << ", ";
10506 printOperand(MI, OpNo: 1, STI, O);
10507 O << ", ";
10508 printFBits16(MI, OpNum: 2, STI, O);
10509 return;
10510 break;
10511 case 76:
10512 // VTOUHS
10513 O << ".u16.f32\t";
10514 printOperand(MI, OpNo: 0, STI, O);
10515 O << ", ";
10516 printOperand(MI, OpNo: 1, STI, O);
10517 O << ", ";
10518 printFBits16(MI, OpNum: 2, STI, O);
10519 return;
10520 break;
10521 case 77:
10522 // VTOUIRD, VTOUIZD, VTOULD
10523 O << ".u32.f64\t";
10524 printOperand(MI, OpNo: 0, STI, O);
10525 O << ", ";
10526 printOperand(MI, OpNo: 1, STI, O);
10527 break;
10528 case 78:
10529 // VTOUIRH, VTOUIZH, VTOULH
10530 O << ".u32.f16\t";
10531 printOperand(MI, OpNo: 0, STI, O);
10532 O << ", ";
10533 printOperand(MI, OpNo: 1, STI, O);
10534 break;
10535 case 79:
10536 // VUHTOD
10537 O << ".f64.u16\t";
10538 printOperand(MI, OpNo: 0, STI, O);
10539 O << ", ";
10540 printOperand(MI, OpNo: 1, STI, O);
10541 O << ", ";
10542 printFBits16(MI, OpNum: 2, STI, O);
10543 return;
10544 break;
10545 case 80:
10546 // VUHTOS
10547 O << ".f32.u16\t";
10548 printOperand(MI, OpNo: 0, STI, O);
10549 O << ", ";
10550 printOperand(MI, OpNo: 1, STI, O);
10551 O << ", ";
10552 printFBits16(MI, OpNum: 2, STI, O);
10553 return;
10554 break;
10555 case 81:
10556 // VUITOD, VULTOD
10557 O << ".f64.u32\t";
10558 printOperand(MI, OpNo: 0, STI, O);
10559 O << ", ";
10560 printOperand(MI, OpNo: 1, STI, O);
10561 break;
10562 case 82:
10563 // VUITOH, VULTOH
10564 O << ".f16.u32\t";
10565 printOperand(MI, OpNo: 0, STI, O);
10566 O << ", ";
10567 printOperand(MI, OpNo: 1, STI, O);
10568 break;
10569 case 83:
10570 // t2ADCrr, t2ADCrs, t2ADDri, t2ADDrr, t2ADDrs, t2ADDspImm, t2ADR, t2ANDr...
10571 O << ".w\t";
10572 break;
10573 case 84:
10574 // t2SRSDB, t2SRSIA
10575 O << "\tsp, ";
10576 printOperand(MI, OpNo: 0, STI, O);
10577 return;
10578 break;
10579 case 85:
10580 // t2SRSDB_UPD, t2SRSIA_UPD
10581 O << "\tsp!, ";
10582 printOperand(MI, OpNo: 0, STI, O);
10583 return;
10584 break;
10585 case 86:
10586 // t2SUBS_PC_LR
10587 O << "\tpc, lr, ";
10588 printOperand(MI, OpNo: 0, STI, O);
10589 return;
10590 break;
10591 case 87:
10592 // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
10593 printPredicateOperand(MI, OpNum: 4, STI, O);
10594 O << "\t";
10595 printOperand(MI, OpNo: 0, STI, O);
10596 O << ", ";
10597 break;
10598 case 88:
10599 // tMOVi8, tMVN, tRSB
10600 printPredicateOperand(MI, OpNum: 3, STI, O);
10601 O << "\t";
10602 printOperand(MI, OpNo: 0, STI, O);
10603 O << ", ";
10604 printOperand(MI, OpNo: 2, STI, O);
10605 break;
10606 }
10607
10608
10609 // Fragment 2 encoded into 7 bits for 71 unique commands.
10610 switch ((Bits >> 26) & 127) {
10611 default: llvm_unreachable("Invalid command number.");
10612 case 0:
10613 // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
10614 printOperand(MI, OpNo: 0, STI, O);
10615 break;
10616 case 1:
10617 // ITasm, t2IT
10618 printMandatoryPredicateOperand(MI, OpNum: 0, STI, O);
10619 return;
10620 break;
10621 case 2:
10622 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
10623 printVectorListThreeAllLanes(MI, OpNum: 0, STI, O);
10624 O << ", ";
10625 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10626 break;
10627 case 3:
10628 // VLD3DUPqAsm_16, VLD3DUPqAsm_32, VLD3DUPqAsm_8, VLD3DUPqWB_fixed_Asm_16...
10629 printVectorListThreeSpacedAllLanes(MI, OpNum: 0, STI, O);
10630 O << ", ";
10631 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10632 break;
10633 case 4:
10634 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
10635 printVectorListThree(MI, OpNum: 0, STI, O);
10636 O << ", ";
10637 break;
10638 case 5:
10639 // VLD3qAsm_16, VLD3qAsm_32, VLD3qAsm_8, VLD3qWB_fixed_Asm_16, VLD3qWB_fi...
10640 printVectorListThreeSpaced(MI, OpNum: 0, STI, O);
10641 O << ", ";
10642 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10643 break;
10644 case 6:
10645 // VLD4DUPdAsm_16, VLD4DUPdAsm_32, VLD4DUPdAsm_8, VLD4DUPdWB_fixed_Asm_16...
10646 printVectorListFourAllLanes(MI, OpNum: 0, STI, O);
10647 O << ", ";
10648 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10649 break;
10650 case 7:
10651 // VLD4DUPqAsm_16, VLD4DUPqAsm_32, VLD4DUPqAsm_8, VLD4DUPqWB_fixed_Asm_16...
10652 printVectorListFourSpacedAllLanes(MI, OpNum: 0, STI, O);
10653 O << ", ";
10654 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10655 break;
10656 case 8:
10657 // VLD4dAsm_16, VLD4dAsm_32, VLD4dAsm_8, VLD4dWB_fixed_Asm_16, VLD4dWB_fi...
10658 printVectorListFour(MI, OpNum: 0, STI, O);
10659 O << ", ";
10660 break;
10661 case 9:
10662 // VLD4qAsm_16, VLD4qAsm_32, VLD4qAsm_8, VLD4qWB_fixed_Asm_16, VLD4qWB_fi...
10663 printVectorListFourSpaced(MI, OpNum: 0, STI, O);
10664 O << ", ";
10665 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10666 break;
10667 case 10:
10668 // t2LDRB_OFFSET_imm, t2LDRH_OFFSET_imm, t2LDRSB_OFFSET_imm, t2LDRSH_OFFS...
10669 printT2AddrModeImm8Operand<false>(MI, OpNum: 1, STI, O);
10670 return;
10671 break;
10672 case 11:
10673 // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
10674 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10675 break;
10676 case 12:
10677 // t2LDRB_PRE_imm, t2LDRH_PRE_imm, t2LDRSB_PRE_imm, t2LDRSH_PRE_imm, t2LD...
10678 printT2AddrModeImm8Operand<true>(MI, OpNum: 1, STI, O);
10679 O << '!';
10680 return;
10681 break;
10682 case 13:
10683 // AESD, AESE, BF16_VCVTB, BF16_VCVTT, CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX...
10684 printOperand(MI, OpNo: 2, STI, O);
10685 break;
10686 case 14:
10687 // AESIMC, AESMC, BF16_VCVT, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, C...
10688 printOperand(MI, OpNo: 1, STI, O);
10689 break;
10690 case 15:
10691 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, CD...
10692 printOperand(MI, OpNo: 3, STI, O);
10693 break;
10694 case 16:
10695 // BL_pred, Bcc, t2B, t2BFLi, t2BFLr, t2BFi, t2BFr, t2Bcc, tB, tBcc
10696 printOperand(MI, Address, OpNum: 0, STI, O);
10697 break;
10698 case 17:
10699 // CDE_CX1A, CDE_CX1DA, CDE_CX2A, CDE_CX2DA, CDE_CX3A, CDE_CX3DA, CDE_VCX...
10700 printPImmediate(MI, OpNum: 1, STI, O);
10701 O << ", ";
10702 break;
10703 case 18:
10704 // CDE_CX1D, MVE_LCTP, MVE_VCVTf16s16n, MVE_VCVTf16u16n, MVE_VCVTf32s32n,...
10705 return;
10706 break;
10707 case 19:
10708 // CDE_CX2D, CDE_CX3D, FCONSTD, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, M...
10709 O << ", ";
10710 break;
10711 case 20:
10712 // CDP, LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OP...
10713 printPImmediate(MI, OpNum: 0, STI, O);
10714 O << ", ";
10715 break;
10716 case 21:
10717 // CDP2
10718 printCImmediate(MI, OpNum: 2, STI, O);
10719 O << ", ";
10720 printCImmediate(MI, OpNum: 3, STI, O);
10721 O << ", ";
10722 printCImmediate(MI, OpNum: 4, STI, O);
10723 O << ", ";
10724 printOperand(MI, OpNo: 5, STI, O);
10725 return;
10726 break;
10727 case 22:
10728 // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
10729 printCPSIFlag(MI, OpNum: 1, STI, O);
10730 break;
10731 case 23:
10732 // LDAEXD, LDREXD
10733 printGPRPairOperand(MI, OpNum: 0, STI, O);
10734 O << ", ";
10735 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10736 return;
10737 break;
10738 case 24:
10739 // LDC2L_OFFSET, LDC2_OFFSET, STC2L_OFFSET, STC2_OFFSET
10740 printAddrMode5Operand<false>(MI, OpNum: 2, STI, O);
10741 return;
10742 break;
10743 case 25:
10744 // LDC2L_OPTION, LDC2L_POST, LDC2_OPTION, LDC2_POST, STC2L_OPTION, STC2L_...
10745 printAddrMode7Operand(MI, OpNum: 2, STI, O);
10746 break;
10747 case 26:
10748 // LDC2L_PRE, LDC2_PRE, STC2L_PRE, STC2_PRE
10749 printAddrMode5Operand<true>(MI, OpNum: 2, STI, O);
10750 O << '!';
10751 return;
10752 break;
10753 case 27:
10754 // MRRC, t2MRRC, t2MRRC2
10755 printPImmediate(MI, OpNum: 2, STI, O);
10756 O << ", ";
10757 printOperand(MI, OpNo: 3, STI, O);
10758 O << ", ";
10759 printOperand(MI, OpNo: 0, STI, O);
10760 O << ", ";
10761 printOperand(MI, OpNo: 1, STI, O);
10762 O << ", ";
10763 printCImmediate(MI, OpNum: 4, STI, O);
10764 return;
10765 break;
10766 case 28:
10767 // MSR, MSRi, t2MSR_AR, t2MSR_M
10768 printMSRMaskOperand(MI, OpNum: 0, STI, O);
10769 O << ", ";
10770 break;
10771 case 29:
10772 // MSRbanked, t2MSRbanked
10773 printBankedRegOperand(MI, OpNum: 0, STI, O);
10774 O << ", ";
10775 printOperand(MI, OpNo: 1, STI, O);
10776 return;
10777 break;
10778 case 30:
10779 // MVE_VCMPf16, MVE_VCMPf16r, MVE_VCMPf32, MVE_VCMPf32r, MVE_VCMPi16, MVE...
10780 printMandatoryRestrictedPredicateOperand(MI, OpNum: 3, STI, O);
10781 O << ", ";
10782 printOperand(MI, OpNo: 1, STI, O);
10783 O << ", ";
10784 printOperand(MI, OpNo: 2, STI, O);
10785 return;
10786 break;
10787 case 31:
10788 // MVE_VMOVimmi64, VMOVv1i64, VMOVv2i64
10789 printVMOVModImmOperand(MI, OpNum: 1, STI, O);
10790 return;
10791 break;
10792 case 32:
10793 // VCMPEZD, VCMPZD, tRSB
10794 O << ", #0";
10795 return;
10796 break;
10797 case 33:
10798 // VLD1DUPd16, VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32, VLD...
10799 printVectorListOneAllLanes(MI, OpNum: 0, STI, O);
10800 O << ", ";
10801 break;
10802 case 34:
10803 // VLD1DUPq16, VLD1DUPq16wb_fixed, VLD1DUPq16wb_register, VLD1DUPq32, VLD...
10804 printVectorListTwoAllLanes(MI, OpNum: 0, STI, O);
10805 O << ", ";
10806 break;
10807 case 35:
10808 // VLD1d16, VLD1d16wb_fixed, VLD1d16wb_register, VLD1d32, VLD1d32wb_fixed...
10809 printVectorListOne(MI, OpNum: 0, STI, O);
10810 O << ", ";
10811 break;
10812 case 36:
10813 // VLD1q16, VLD1q16wb_fixed, VLD1q16wb_register, VLD1q32, VLD1q32wb_fixed...
10814 printVectorListTwo(MI, OpNum: 0, STI, O);
10815 O << ", ";
10816 break;
10817 case 37:
10818 // VLD2DUPd16x2, VLD2DUPd16x2wb_fixed, VLD2DUPd16x2wb_register, VLD2DUPd3...
10819 printVectorListTwoSpacedAllLanes(MI, OpNum: 0, STI, O);
10820 O << ", ";
10821 break;
10822 case 38:
10823 // VLD2b16, VLD2b16wb_fixed, VLD2b16wb_register, VLD2b32, VLD2b32wb_fixed...
10824 printVectorListTwoSpaced(MI, OpNum: 0, STI, O);
10825 O << ", ";
10826 break;
10827 case 39:
10828 // VLDR_FPCXTNS_off, VLDR_FPCXTS_off, VLDR_FPSCR_off, VLDR_VPR_off, VSTR_...
10829 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 0, STI, O);
10830 return;
10831 break;
10832 case 40:
10833 // VLDR_FPCXTNS_pre, VLDR_FPCXTS_pre, VLDR_FPSCR_pre, VLDR_VPR_pre, VSTR_...
10834 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 1, STI, O);
10835 O << '!';
10836 return;
10837 break;
10838 case 41:
10839 // VLDR_FPSCR_NZCVQC_off, VLDR_P0_off, VSTR_FPSCR_NZCVQC_off, VSTR_P0_off
10840 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 1, STI, O);
10841 return;
10842 break;
10843 case 42:
10844 // VLDR_FPSCR_NZCVQC_pre, VLDR_P0_pre, VSTR_FPSCR_NZCVQC_pre, VSTR_P0_pre
10845 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 2, STI, O);
10846 O << '!';
10847 return;
10848 break;
10849 case 43:
10850 // VSCCLRMD, VSCCLRMS, t2CLRM, tPOP, tPUSH
10851 printRegisterList(MI, OpNum: 2, STI, O);
10852 return;
10853 break;
10854 case 44:
10855 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST2LNd16_UPD, VST2LNd32_U...
10856 printOperand(MI, OpNo: 4, STI, O);
10857 break;
10858 case 45:
10859 // VST1d16, VST1d32, VST1d64, VST1d8
10860 printVectorListOne(MI, OpNum: 2, STI, O);
10861 O << ", ";
10862 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10863 return;
10864 break;
10865 case 46:
10866 // VST1d16Q, VST1d32Q, VST1d64Q, VST1d8Q, VST2q16, VST2q32, VST2q8
10867 printVectorListFour(MI, OpNum: 2, STI, O);
10868 O << ", ";
10869 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10870 return;
10871 break;
10872 case 47:
10873 // VST1d16Qwb_fixed, VST1d32Qwb_fixed, VST1d64Qwb_fixed, VST1d8Qwb_fixed,...
10874 printVectorListFour(MI, OpNum: 3, STI, O);
10875 O << ", ";
10876 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10877 O << '!';
10878 return;
10879 break;
10880 case 48:
10881 // VST1d16Qwb_register, VST1d32Qwb_register, VST1d64Qwb_register, VST1d8Q...
10882 printVectorListFour(MI, OpNum: 4, STI, O);
10883 O << ", ";
10884 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10885 O << ", ";
10886 printOperand(MI, OpNo: 3, STI, O);
10887 return;
10888 break;
10889 case 49:
10890 // VST1d16T, VST1d32T, VST1d64T, VST1d8T
10891 printVectorListThree(MI, OpNum: 2, STI, O);
10892 O << ", ";
10893 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10894 return;
10895 break;
10896 case 50:
10897 // VST1d16Twb_fixed, VST1d32Twb_fixed, VST1d64Twb_fixed, VST1d8Twb_fixed
10898 printVectorListThree(MI, OpNum: 3, STI, O);
10899 O << ", ";
10900 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10901 O << '!';
10902 return;
10903 break;
10904 case 51:
10905 // VST1d16Twb_register, VST1d32Twb_register, VST1d64Twb_register, VST1d8T...
10906 printVectorListThree(MI, OpNum: 4, STI, O);
10907 O << ", ";
10908 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10909 O << ", ";
10910 printOperand(MI, OpNo: 3, STI, O);
10911 return;
10912 break;
10913 case 52:
10914 // VST1d16wb_fixed, VST1d32wb_fixed, VST1d64wb_fixed, VST1d8wb_fixed
10915 printVectorListOne(MI, OpNum: 3, STI, O);
10916 O << ", ";
10917 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10918 O << '!';
10919 return;
10920 break;
10921 case 53:
10922 // VST1d16wb_register, VST1d32wb_register, VST1d64wb_register, VST1d8wb_r...
10923 printVectorListOne(MI, OpNum: 4, STI, O);
10924 O << ", ";
10925 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10926 O << ", ";
10927 printOperand(MI, OpNo: 3, STI, O);
10928 return;
10929 break;
10930 case 54:
10931 // VST1q16, VST1q32, VST1q64, VST1q8, VST2d16, VST2d32, VST2d8
10932 printVectorListTwo(MI, OpNum: 2, STI, O);
10933 O << ", ";
10934 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10935 return;
10936 break;
10937 case 55:
10938 // VST1q16wb_fixed, VST1q32wb_fixed, VST1q64wb_fixed, VST1q8wb_fixed, VST...
10939 printVectorListTwo(MI, OpNum: 3, STI, O);
10940 O << ", ";
10941 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10942 O << '!';
10943 return;
10944 break;
10945 case 56:
10946 // VST1q16wb_register, VST1q32wb_register, VST1q64wb_register, VST1q8wb_r...
10947 printVectorListTwo(MI, OpNum: 4, STI, O);
10948 O << ", ";
10949 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10950 O << ", ";
10951 printOperand(MI, OpNo: 3, STI, O);
10952 return;
10953 break;
10954 case 57:
10955 // VST2b16, VST2b32, VST2b8
10956 printVectorListTwoSpaced(MI, OpNum: 2, STI, O);
10957 O << ", ";
10958 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10959 return;
10960 break;
10961 case 58:
10962 // VST2b16wb_fixed, VST2b32wb_fixed, VST2b8wb_fixed
10963 printVectorListTwoSpaced(MI, OpNum: 3, STI, O);
10964 O << ", ";
10965 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10966 O << '!';
10967 return;
10968 break;
10969 case 59:
10970 // VST2b16wb_register, VST2b32wb_register, VST2b8wb_register
10971 printVectorListTwoSpaced(MI, OpNum: 4, STI, O);
10972 O << ", ";
10973 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10974 O << ", ";
10975 printOperand(MI, OpNo: 3, STI, O);
10976 return;
10977 break;
10978 case 60:
10979 // t2BFic, tCBNZ, tCBZ
10980 printOperand(MI, Address, OpNum: 1, STI, O);
10981 break;
10982 case 61:
10983 // t2DMB, t2DSB
10984 printMemBOption(MI, OpNum: 0, STI, O);
10985 return;
10986 break;
10987 case 62:
10988 // t2ISB
10989 printInstSyncBOption(MI, OpNum: 0, STI, O);
10990 return;
10991 break;
10992 case 63:
10993 // t2PLDWi12, t2PLDi12, t2PLIi12
10994 printAddrModeImm12Operand<false>(MI, OpNum: 0, STI, O);
10995 return;
10996 break;
10997 case 64:
10998 // t2PLDWi8, t2PLDi8, t2PLIi8
10999 printT2AddrModeImm8Operand<false>(MI, OpNum: 0, STI, O);
11000 return;
11001 break;
11002 case 65:
11003 // t2PLDWs, t2PLDs, t2PLIs
11004 printT2AddrModeSoRegOperand(MI, OpNum: 0, STI, O);
11005 return;
11006 break;
11007 case 66:
11008 // t2PLDpci, t2PLIpci
11009 printThumbLdrLabelOperand(MI, OpNum: 0, STI, O);
11010 return;
11011 break;
11012 case 67:
11013 // t2TBB
11014 printAddrModeTBB(MI, OpNum: 0, STI, O);
11015 return;
11016 break;
11017 case 68:
11018 // t2TBH
11019 printAddrModeTBH(MI, OpNum: 0, STI, O);
11020 return;
11021 break;
11022 case 69:
11023 // t2TSB
11024 printTraceSyncBOption(MI, OpNum: 0, STI, O);
11025 return;
11026 break;
11027 case 70:
11028 // tBL, tBLXi
11029 printOperand(MI, Address, OpNum: 2, STI, O);
11030 return;
11031 break;
11032 }
11033
11034
11035 // Fragment 3 encoded into 6 bits for 38 unique commands.
11036 switch ((Bits >> 33) & 63) {
11037 default: llvm_unreachable("Invalid command number.");
11038 case 0:
11039 // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
11040 O << ", ";
11041 break;
11042 case 1:
11043 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPqAsm_16, VLD3DUP...
11044 return;
11045 break;
11046 case 2:
11047 // VLD3DUPdWB_fixed_Asm_16, VLD3DUPdWB_fixed_Asm_32, VLD3DUPdWB_fixed_Asm...
11048 O << '!';
11049 return;
11050 break;
11051 case 3:
11052 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
11053 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11054 break;
11055 case 4:
11056 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, MVE_VMOV_q_rr, VBF16MALBQI, VBF16MAL...
11057 printVectorIndex(MI, OpNum: 4, STI, O);
11058 break;
11059 case 5:
11060 // CDE_CX1A, CDE_CX2A, CDE_CX3A, CDE_VCX1A_vec, CDE_VCX1_vec, CDE_VCX2A_v...
11061 printOperand(MI, OpNo: 0, STI, O);
11062 O << ", ";
11063 break;
11064 case 6:
11065 // CDE_CX1DA, CDE_CX2DA, CDE_CX3DA
11066 printGPRPairOperand(MI, OpNum: 0, STI, O);
11067 O << ", ";
11068 printOperand(MI, OpNo: 3, STI, O);
11069 break;
11070 case 7:
11071 // CDE_CX2D, CDE_CX3D
11072 printOperand(MI, OpNo: 3, STI, O);
11073 break;
11074 case 8:
11075 // CDP, MCR, MCRR, MSR, VABSD, VADDD, VCMPD, VCMPED, VDIVD, VMOVD, VMULD,...
11076 printOperand(MI, OpNo: 1, STI, O);
11077 break;
11078 case 9:
11079 // FCONSTD
11080 printFPImmOperand(MI, OpNum: 1, STI, O);
11081 return;
11082 break;
11083 case 10:
11084 // FLDMXDB_UPD, FLDMXIA_UPD, FSTMXDB_UPD, FSTMXIA_UPD, LDMDA_UPD, LDMDB_U...
11085 O << "!, ";
11086 printRegisterList(MI, OpNum: 4, STI, O);
11087 break;
11088 case 11:
11089 // LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OPTION,...
11090 printCImmediate(MI, OpNum: 1, STI, O);
11091 O << ", ";
11092 break;
11093 case 12:
11094 // MRC, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, MVE_VCVTf32s32_fix, MVE_V...
11095 printOperand(MI, OpNo: 2, STI, O);
11096 break;
11097 case 13:
11098 // MRS, t2MRS_AR
11099 O << ", apsr";
11100 return;
11101 break;
11102 case 14:
11103 // MRSsys, t2MRSsys_AR
11104 O << ", spsr";
11105 return;
11106 break;
11107 case 15:
11108 // MSRi
11109 printModImmOperand(MI, OpNum: 1, STI, O);
11110 return;
11111 break;
11112 case 16:
11113 // MVE_VMOV_to_lane_16, MVE_VMOV_to_lane_32, MVE_VMOV_to_lane_8, VSETLNi1...
11114 printVectorIndex(MI, OpNum: 3, STI, O);
11115 O << ", ";
11116 printOperand(MI, OpNo: 2, STI, O);
11117 return;
11118 break;
11119 case 17:
11120 // VCMPEZH, VCMPEZS, VCMPZH, VCMPZS
11121 O << ", #0";
11122 return;
11123 break;
11124 case 18:
11125 // VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32wb_fixed, VLD1DUP...
11126 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11127 break;
11128 case 19:
11129 // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
11130 O << '[';
11131 break;
11132 case 20:
11133 // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
11134 O << "[], ";
11135 printOperand(MI, OpNo: 1, STI, O);
11136 O << "[], ";
11137 printOperand(MI, OpNo: 2, STI, O);
11138 break;
11139 case 21:
11140 // VLDR_FPCXTNS_post, VLDR_FPCXTS_post, VLDR_FPSCR_post, VLDR_VPR_post, V...
11141 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 2, STI, O);
11142 return;
11143 break;
11144 case 22:
11145 // VLDR_FPSCR_NZCVQC_post, VLDR_P0_post, VSTR_FPSCR_NZCVQC_post, VSTR_P0_...
11146 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 3, STI, O);
11147 return;
11148 break;
11149 case 23:
11150 // VMRS
11151 O << ", fpscr";
11152 return;
11153 break;
11154 case 24:
11155 // VMRS_FPCXTNS
11156 O << ", fpcxtns";
11157 return;
11158 break;
11159 case 25:
11160 // VMRS_FPCXTS
11161 O << ", fpcxts";
11162 return;
11163 break;
11164 case 26:
11165 // VMRS_FPEXC
11166 O << ", fpexc";
11167 return;
11168 break;
11169 case 27:
11170 // VMRS_FPINST
11171 O << ", fpinst";
11172 return;
11173 break;
11174 case 28:
11175 // VMRS_FPINST2
11176 O << ", fpinst2";
11177 return;
11178 break;
11179 case 29:
11180 // VMRS_FPSCR_NZCVQC
11181 O << ", fpscr_nzcvqc";
11182 return;
11183 break;
11184 case 30:
11185 // VMRS_FPSID
11186 O << ", fpsid";
11187 return;
11188 break;
11189 case 31:
11190 // VMRS_MVFR0
11191 O << ", mvfr0";
11192 return;
11193 break;
11194 case 32:
11195 // VMRS_MVFR1
11196 O << ", mvfr1";
11197 return;
11198 break;
11199 case 33:
11200 // VMRS_MVFR2
11201 O << ", mvfr2";
11202 return;
11203 break;
11204 case 34:
11205 // VMRS_P0
11206 O << ", p0";
11207 return;
11208 break;
11209 case 35:
11210 // VMRS_VPR
11211 O << ", vpr";
11212 return;
11213 break;
11214 case 36:
11215 // VSHTOH, VTOSHH, VTOUHH, VUHTOH
11216 printFBits16(MI, OpNum: 2, STI, O);
11217 return;
11218 break;
11219 case 37:
11220 // VSLTOD, VSLTOH, VSLTOS, VTOSLD, VTOSLH, VTOSLS, VTOULD, VTOULH, VTOULS...
11221 printFBits32(MI, OpNum: 2, STI, O);
11222 return;
11223 break;
11224 }
11225
11226
11227 // Fragment 4 encoded into 7 bits for 78 unique commands.
11228 switch ((Bits >> 39) & 127) {
11229 default: llvm_unreachable("Invalid command number.");
11230 case 0:
11231 // ASRi, ASRr, LDRConstPool, LSLi, LSLr, LSRi, LSRr, RORi, RORr, RRXi, t2...
11232 printOperand(MI, OpNo: 1, STI, O);
11233 break;
11234 case 1:
11235 // LDRBT_POST, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRBT_POST, STRT_P...
11236 printAddrMode7Operand(MI, OpNum: 1, STI, O);
11237 return;
11238 break;
11239 case 2:
11240 // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
11241 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11242 break;
11243 case 3:
11244 // VLD3DUPdWB_register_Asm_16, VLD3DUPdWB_register_Asm_32, VLD3DUPdWB_reg...
11245 printOperand(MI, OpNo: 3, STI, O);
11246 break;
11247 case 4:
11248 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD4dAsm_16, VLD4dAsm_32, VLD4dA...
11249 return;
11250 break;
11251 case 5:
11252 // VLD3dWB_fixed_Asm_16, VLD3dWB_fixed_Asm_32, VLD3dWB_fixed_Asm_8, VLD4d...
11253 O << '!';
11254 return;
11255 break;
11256 case 6:
11257 // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
11258 O << ", ";
11259 break;
11260 case 7:
11261 // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
11262 printT2AddrModeImm8OffsetOperand(MI, OpNum: 2, STI, O);
11263 return;
11264 break;
11265 case 8:
11266 // t2MOVSsi, t2MOVsi, t2CMNrs, t2CMPrs, t2MVNs, t2TEQrs, t2TSTrs
11267 printT2SOOperand(MI, OpNum: 1, STI, O);
11268 return;
11269 break;
11270 case 9:
11271 // t2MOVSsr, t2MOVsr, CMNrsr, CMPrsr, MOVsr, MVNsr, TEQrsr, TSTrsr
11272 printSORegRegOperand(MI, OpNum: 1, STI, O);
11273 return;
11274 break;
11275 case 10:
11276 // ADR, t2ADR
11277 printAdrLabelOperand<0>(MI, OpNum: 1, STI, O);
11278 return;
11279 break;
11280 case 11:
11281 // BFC, t2BFC
11282 printBitfieldInvMaskImmOperand(MI, OpNum: 2, STI, O);
11283 return;
11284 break;
11285 case 12:
11286 // BFI, CDE_VCX1_vec, CDE_VCX2_vec, CDE_VCX3_vec, CPS3p, CRC32B, CRC32CB,...
11287 printOperand(MI, OpNo: 2, STI, O);
11288 break;
11289 case 13:
11290 // CDE_VCX2A_fpdp, CDE_VCX2A_fpsp, CDE_VCX3A_fpdp, CDE_VCX3A_fpsp
11291 printOperand(MI, OpNo: 4, STI, O);
11292 break;
11293 case 14:
11294 // CMNri, CMPri, MOVi, MVNi, TEQri, TSTri
11295 printModImmOperand(MI, OpNum: 1, STI, O);
11296 return;
11297 break;
11298 case 15:
11299 // CMNrsi, CMPrsi, MOVsi, MVNsi, TEQrsi, TSTrsi
11300 printSORegImmOperand(MI, OpNum: 1, STI, O);
11301 return;
11302 break;
11303 case 16:
11304 // FCONSTH, FCONSTS, MVE_VMOVimmf32, VMOVv2f32, VMOVv4f32
11305 printFPImmOperand(MI, OpNum: 1, STI, O);
11306 return;
11307 break;
11308 case 17:
11309 // FLDMXIA, FSTMXIA, LDMDA, LDMDB, LDMIA, LDMIB, STMDA, STMDB, STMIA, STM...
11310 printRegisterList(MI, OpNum: 3, STI, O);
11311 break;
11312 case 18:
11313 // LDC2L_OPTION, LDC2_OPTION, STC2L_OPTION, STC2_OPTION
11314 printCoprocOptionImm(MI, OpNum: 3, STI, O);
11315 return;
11316 break;
11317 case 19:
11318 // LDC2L_POST, LDC2_POST, STC2L_POST, STC2_POST
11319 printPostIdxImm8s4Operand(MI, OpNum: 3, STI, O);
11320 return;
11321 break;
11322 case 20:
11323 // LDCL_OFFSET, LDC_OFFSET, STCL_OFFSET, STC_OFFSET, t2LDC2L_OFFSET, t2LD...
11324 printAddrMode5Operand<false>(MI, OpNum: 2, STI, O);
11325 return;
11326 break;
11327 case 21:
11328 // LDCL_OPTION, LDCL_POST, LDC_OPTION, LDC_POST, LDRBT_POST_IMM, LDRBT_PO...
11329 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11330 break;
11331 case 22:
11332 // LDCL_PRE, LDC_PRE, STCL_PRE, STC_PRE, t2LDC2L_PRE, t2LDC2_PRE, t2LDCL_...
11333 printAddrMode5Operand<true>(MI, OpNum: 2, STI, O);
11334 O << '!';
11335 return;
11336 break;
11337 case 23:
11338 // LDRB_PRE_IMM, LDR_PRE_IMM, STRB_PRE_IMM, STR_PRE_IMM
11339 printAddrModeImm12Operand<true>(MI, OpNum: 2, STI, O);
11340 O << '!';
11341 return;
11342 break;
11343 case 24:
11344 // LDRB_PRE_REG, LDR_PRE_REG, STRB_PRE_REG, STR_PRE_REG
11345 printAddrMode2Operand(MI, OpNum: 2, STI, O);
11346 O << '!';
11347 return;
11348 break;
11349 case 25:
11350 // LDRBi12, LDRcp, LDRi12, STRBi12, STRi12, t2LDRBi12, t2LDRHi12, t2LDRSB...
11351 printAddrModeImm12Operand<false>(MI, OpNum: 1, STI, O);
11352 return;
11353 break;
11354 case 26:
11355 // LDRBrs, LDRrs, STRBrs, STRrs
11356 printAddrMode2Operand(MI, OpNum: 1, STI, O);
11357 return;
11358 break;
11359 case 27:
11360 // LDRH, LDRSB, LDRSH, STRH
11361 printAddrMode3Operand<false>(MI, Op: 1, STI, O);
11362 return;
11363 break;
11364 case 28:
11365 // LDRH_PRE, LDRSB_PRE, LDRSH_PRE, STRH_PRE
11366 printAddrMode3Operand<true>(MI, Op: 2, STI, O);
11367 O << '!';
11368 return;
11369 break;
11370 case 29:
11371 // MCR2, MRC2
11372 printCImmediate(MI, OpNum: 3, STI, O);
11373 O << ", ";
11374 printCImmediate(MI, OpNum: 4, STI, O);
11375 O << ", ";
11376 printOperand(MI, OpNo: 5, STI, O);
11377 return;
11378 break;
11379 case 30:
11380 // MRSbanked, t2MRSbanked
11381 printBankedRegOperand(MI, OpNum: 1, STI, O);
11382 return;
11383 break;
11384 case 31:
11385 // MVE_VBICimmi16, MVE_VBICimmi32, MVE_VORRimmi16, MVE_VORRimmi32
11386 printVMOVModImmOperand(MI, OpNum: 2, STI, O);
11387 return;
11388 break;
11389 case 32:
11390 // MVE_VLDRBS16, MVE_VLDRBS32, MVE_VLDRBU16, MVE_VLDRBU32, MVE_VLDRBU8, M...
11391 printT2AddrModeImm8Operand<false>(MI, OpNum: 1, STI, O);
11392 return;
11393 break;
11394 case 33:
11395 // MVE_VLDRBS16_pre, MVE_VLDRBS32_pre, MVE_VLDRBU16_pre, MVE_VLDRBU32_pre...
11396 printT2AddrModeImm8Operand<false>(MI, OpNum: 2, STI, O);
11397 O << '!';
11398 return;
11399 break;
11400 case 34:
11401 // MVE_VLDRBS16_rq, MVE_VLDRBS32_rq, MVE_VLDRBU16_rq, MVE_VLDRBU32_rq, MV...
11402 printMveAddrModeRQOperand<0>(MI, OpNum: 1, STI, O);
11403 return;
11404 break;
11405 case 35:
11406 // MVE_VLDRBU8_pre, MVE_VLDRHU16_pre, MVE_VLDRWU32_pre, MVE_VSTRBU8_pre, ...
11407 printT2AddrModeImm8Operand<true>(MI, OpNum: 2, STI, O);
11408 O << '!';
11409 return;
11410 break;
11411 case 36:
11412 // MVE_VLDRDU64_rq, MVE_VSTRD64_rq
11413 printMveAddrModeRQOperand<3>(MI, OpNum: 1, STI, O);
11414 return;
11415 break;
11416 case 37:
11417 // MVE_VLDRHS32_rq, MVE_VLDRHU16_rq, MVE_VLDRHU32_rq, MVE_VSTRH16_rq, MVE...
11418 printMveAddrModeRQOperand<1>(MI, OpNum: 1, STI, O);
11419 return;
11420 break;
11421 case 38:
11422 // MVE_VLDRWU32_rq, MVE_VSTRW32_rq
11423 printMveAddrModeRQOperand<2>(MI, OpNum: 1, STI, O);
11424 return;
11425 break;
11426 case 39:
11427 // MVE_VMOVimmi16, MVE_VMOVimmi32, MVE_VMOVimmi8, MVE_VMVNimmi16, MVE_VMV...
11428 printVMOVModImmOperand(MI, OpNum: 1, STI, O);
11429 return;
11430 break;
11431 case 40:
11432 // MVE_WLSTP_16, MVE_WLSTP_32, MVE_WLSTP_64, MVE_WLSTP_8, t2BFic, t2WLS
11433 printOperand(MI, Address, OpNum: 2, STI, O);
11434 break;
11435 case 41:
11436 // SSAT, SSAT16, t2SSAT, t2SSAT16
11437 printImmPlusOneOperand(MI, OpNum: 1, STI, O);
11438 O << ", ";
11439 printOperand(MI, OpNo: 2, STI, O);
11440 break;
11441 case 42:
11442 // STLEXD, STREXD
11443 printGPRPairOperand(MI, OpNum: 1, STI, O);
11444 O << ", ";
11445 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11446 return;
11447 break;
11448 case 43:
11449 // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST2LNd16, VST2LNd32, VST2LNd8, VST2LN...
11450 printNoHashImmediate(MI, OpNum: 4, STI, O);
11451 break;
11452 case 44:
11453 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
11454 printNoHashImmediate(MI, OpNum: 6, STI, O);
11455 break;
11456 case 45:
11457 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
11458 printNoHashImmediate(MI, OpNum: 8, STI, O);
11459 O << "], ";
11460 break;
11461 case 46:
11462 // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
11463 O << "[]}, ";
11464 break;
11465 case 47:
11466 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
11467 printNoHashImmediate(MI, OpNum: 10, STI, O);
11468 O << "], ";
11469 printOperand(MI, OpNo: 1, STI, O);
11470 O << '[';
11471 printNoHashImmediate(MI, OpNum: 10, STI, O);
11472 O << "], ";
11473 printOperand(MI, OpNo: 2, STI, O);
11474 O << '[';
11475 printNoHashImmediate(MI, OpNum: 10, STI, O);
11476 break;
11477 case 48:
11478 // VLD4DUPd16, VLD4DUPd16_UPD, VLD4DUPd32, VLD4DUPd32_UPD, VLD4DUPd8, VLD...
11479 O << "[], ";
11480 printOperand(MI, OpNo: 3, STI, O);
11481 O << "[]}, ";
11482 break;
11483 case 49:
11484 // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
11485 printNoHashImmediate(MI, OpNum: 12, STI, O);
11486 O << "], ";
11487 printOperand(MI, OpNo: 1, STI, O);
11488 O << '[';
11489 printNoHashImmediate(MI, OpNum: 12, STI, O);
11490 O << "], ";
11491 printOperand(MI, OpNo: 2, STI, O);
11492 O << '[';
11493 printNoHashImmediate(MI, OpNum: 12, STI, O);
11494 O << "], ";
11495 printOperand(MI, OpNo: 3, STI, O);
11496 O << '[';
11497 printNoHashImmediate(MI, OpNum: 12, STI, O);
11498 O << "]}, ";
11499 printAddrMode6Operand(MI, OpNum: 5, STI, O);
11500 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
11501 return;
11502 break;
11503 case 50:
11504 // VLDRD, VLDRS, VSTRD, VSTRS
11505 printAddrMode5Operand<false>(MI, OpNum: 1, STI, O);
11506 return;
11507 break;
11508 case 51:
11509 // VLDRH, VSTRH
11510 printAddrMode5FP16Operand<false>(MI, OpNum: 1, STI, O);
11511 return;
11512 break;
11513 case 52:
11514 // VST1LNd16, VST1LNd32, VST1LNd8
11515 printNoHashImmediate(MI, OpNum: 3, STI, O);
11516 O << "]}, ";
11517 printAddrMode6Operand(MI, OpNum: 0, STI, O);
11518 return;
11519 break;
11520 case 53:
11521 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST3LNd16, VST3LNd32, VST3...
11522 printNoHashImmediate(MI, OpNum: 5, STI, O);
11523 break;
11524 case 54:
11525 // VST3LNd16_UPD, VST3LNd32_UPD, VST3LNd8_UPD, VST3LNq16_UPD, VST3LNq32_U...
11526 printNoHashImmediate(MI, OpNum: 7, STI, O);
11527 O << "], ";
11528 printOperand(MI, OpNo: 5, STI, O);
11529 O << '[';
11530 printNoHashImmediate(MI, OpNum: 7, STI, O);
11531 O << "], ";
11532 printOperand(MI, OpNo: 6, STI, O);
11533 O << '[';
11534 printNoHashImmediate(MI, OpNum: 7, STI, O);
11535 O << "]}, ";
11536 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11537 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11538 return;
11539 break;
11540 case 55:
11541 // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
11542 printOperand(MI, OpNo: 5, STI, O);
11543 O << ", ";
11544 printOperand(MI, OpNo: 6, STI, O);
11545 break;
11546 case 56:
11547 // VTBL1
11548 printVectorListOne(MI, OpNum: 1, STI, O);
11549 O << ", ";
11550 printOperand(MI, OpNo: 2, STI, O);
11551 return;
11552 break;
11553 case 57:
11554 // VTBL2
11555 printVectorListTwo(MI, OpNum: 1, STI, O);
11556 O << ", ";
11557 printOperand(MI, OpNo: 2, STI, O);
11558 return;
11559 break;
11560 case 58:
11561 // VTBL3
11562 printVectorListThree(MI, OpNum: 1, STI, O);
11563 O << ", ";
11564 printOperand(MI, OpNo: 2, STI, O);
11565 return;
11566 break;
11567 case 59:
11568 // VTBL4
11569 printVectorListFour(MI, OpNum: 1, STI, O);
11570 O << ", ";
11571 printOperand(MI, OpNo: 2, STI, O);
11572 return;
11573 break;
11574 case 60:
11575 // VTBX1
11576 printVectorListOne(MI, OpNum: 2, STI, O);
11577 O << ", ";
11578 printOperand(MI, OpNo: 3, STI, O);
11579 return;
11580 break;
11581 case 61:
11582 // VTBX2
11583 printVectorListTwo(MI, OpNum: 2, STI, O);
11584 O << ", ";
11585 printOperand(MI, OpNo: 3, STI, O);
11586 return;
11587 break;
11588 case 62:
11589 // VTBX3
11590 printVectorListThree(MI, OpNum: 2, STI, O);
11591 O << ", ";
11592 printOperand(MI, OpNo: 3, STI, O);
11593 return;
11594 break;
11595 case 63:
11596 // VTBX4
11597 printVectorListFour(MI, OpNum: 2, STI, O);
11598 O << ", ";
11599 printOperand(MI, OpNo: 3, STI, O);
11600 return;
11601 break;
11602 case 64:
11603 // sysLDMDA_UPD, sysLDMDB_UPD, sysLDMIA_UPD, sysLDMIB_UPD, sysSTMDA_UPD, ...
11604 O << " ^";
11605 return;
11606 break;
11607 case 65:
11608 // t2BFLi, t2BFi
11609 printOperand(MI, Address, OpNum: 1, STI, O);
11610 return;
11611 break;
11612 case 66:
11613 // t2LDRBpci, t2LDRHpci, t2LDRSBpci, t2LDRSHpci, t2LDRpci, tLDRpci
11614 printThumbLdrLabelOperand(MI, OpNum: 1, STI, O);
11615 return;
11616 break;
11617 case 67:
11618 // t2LDRBs, t2LDRHs, t2LDRSBs, t2LDRSHs, t2LDRs, t2STRBs, t2STRHs, t2STRs
11619 printT2AddrModeSoRegOperand(MI, OpNum: 1, STI, O);
11620 return;
11621 break;
11622 case 68:
11623 // t2LDREX
11624 printT2AddrModeImm0_1020s4Operand(MI, OpNum: 1, STI, O);
11625 return;
11626 break;
11627 case 69:
11628 // t2MRS_M
11629 printMSRMaskOperand(MI, OpNum: 1, STI, O);
11630 return;
11631 break;
11632 case 70:
11633 // tADDspi, tSUBspi
11634 printThumbS4ImmOperand(MI, OpNum: 2, STI, O);
11635 return;
11636 break;
11637 case 71:
11638 // tADR
11639 printAdrLabelOperand<2>(MI, Address, OpNum: 1, STI, O);
11640 return;
11641 break;
11642 case 72:
11643 // tASRri, tLSRri
11644 printThumbSRImm(MI, OpNum: 3, STI, O);
11645 return;
11646 break;
11647 case 73:
11648 // tLDRBi, tSTRBi
11649 printThumbAddrModeImm5S1Operand(MI, OpNum: 1, STI, O);
11650 return;
11651 break;
11652 case 74:
11653 // tLDRBr, tLDRHr, tLDRSB, tLDRSH, tLDRr, tSTRBr, tSTRHr, tSTRr
11654 printThumbAddrModeRROperand(MI, OpNum: 1, STI, O);
11655 return;
11656 break;
11657 case 75:
11658 // tLDRHi, tSTRHi
11659 printThumbAddrModeImm5S2Operand(MI, OpNum: 1, STI, O);
11660 return;
11661 break;
11662 case 76:
11663 // tLDRi, tSTRi
11664 printThumbAddrModeImm5S4Operand(MI, OpNum: 1, STI, O);
11665 return;
11666 break;
11667 case 77:
11668 // tLDRspi, tSTRspi
11669 printThumbAddrModeSPOperand(MI, OpNum: 1, STI, O);
11670 return;
11671 break;
11672 }
11673
11674
11675 // Fragment 5 encoded into 5 bits for 27 unique commands.
11676 switch ((Bits >> 46) & 31) {
11677 default: llvm_unreachable("Invalid command number.");
11678 case 0:
11679 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
11680 O << ", ";
11681 break;
11682 case 1:
11683 // LDRConstPool, RRXi, VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD2LN...
11684 return;
11685 break;
11686 case 2:
11687 // VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_fixed_Asm_8,...
11688 O << '!';
11689 return;
11690 break;
11691 case 3:
11692 // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
11693 printOperand(MI, OpNo: 3, STI, O);
11694 return;
11695 break;
11696 case 4:
11697 // CDE_CX2DA, CDE_CX3D, CDE_CX3DA, VLD1DUPd16wb_register, VLD1DUPd32wb_re...
11698 printOperand(MI, OpNo: 4, STI, O);
11699 break;
11700 case 5:
11701 // CDP, t2CDP, t2CDP2
11702 printCImmediate(MI, OpNum: 2, STI, O);
11703 O << ", ";
11704 printCImmediate(MI, OpNum: 3, STI, O);
11705 O << ", ";
11706 printCImmediate(MI, OpNum: 4, STI, O);
11707 O << ", ";
11708 printOperand(MI, OpNo: 5, STI, O);
11709 return;
11710 break;
11711 case 6:
11712 // MCR, MCRR, VADDD, VDIVD, VMULD, VNMULD, VSUBD, t2MCR, t2MCR2, t2MCRR, ...
11713 printOperand(MI, OpNo: 2, STI, O);
11714 break;
11715 case 7:
11716 // MRC, t2MRC, t2MRC2
11717 printOperand(MI, OpNo: 0, STI, O);
11718 O << ", ";
11719 printCImmediate(MI, OpNum: 3, STI, O);
11720 O << ", ";
11721 printCImmediate(MI, OpNum: 4, STI, O);
11722 O << ", ";
11723 printOperand(MI, OpNo: 5, STI, O);
11724 return;
11725 break;
11726 case 8:
11727 // MVE_VLDRBS16_post, MVE_VLDRBS32_post, MVE_VLDRBU16_post, MVE_VLDRBU32_...
11728 printT2AddrModeImm8OffsetOperand(MI, OpNum: 3, STI, O);
11729 return;
11730 break;
11731 case 9:
11732 // MVE_VMOV_from_lane_32, MVE_VMOV_from_lane_s16, MVE_VMOV_from_lane_s8, ...
11733 printVectorIndex(MI, OpNum: 2, STI, O);
11734 return;
11735 break;
11736 case 10:
11737 // MVE_VMOV_q_rr, VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_U...
11738 printOperand(MI, OpNo: 1, STI, O);
11739 break;
11740 case 11:
11741 // MVE_VSHLL_lws16bh, MVE_VSHLL_lws16th, MVE_VSHLL_lwu16bh, MVE_VSHLL_lwu...
11742 O << ", #16";
11743 return;
11744 break;
11745 case 12:
11746 // MVE_VSHLL_lws8bh, MVE_VSHLL_lws8th, MVE_VSHLL_lwu8bh, MVE_VSHLL_lwu8th
11747 O << ", #8";
11748 return;
11749 break;
11750 case 13:
11751 // SSAT, t2SSAT
11752 printShiftImmOperand(MI, OpNum: 3, STI, O);
11753 return;
11754 break;
11755 case 14:
11756 // SXTB, SXTB16, SXTH, UXTB, UXTB16, UXTH, t2SXTB, t2SXTB16, t2SXTH, t2UX...
11757 printRotImmOperand(MI, OpNum: 2, STI, O);
11758 return;
11759 break;
11760 case 15:
11761 // VCEQzv16i8, VCEQzv2f32, VCEQzv2i32, VCEQzv4f16, VCEQzv4f32, VCEQzv4i16...
11762 O << ", #0";
11763 return;
11764 break;
11765 case 16:
11766 // VCMLAv2f32_indexed, VCMLAv4f16_indexed, VCMLAv4f32_indexed, VCMLAv8f16...
11767 printVectorIndex(MI, OpNum: 4, STI, O);
11768 O << ", ";
11769 printComplexRotationOp<90, 0>(MI, OpNo: 5, STI, O);
11770 return;
11771 break;
11772 case 17:
11773 // VFMALDI, VFMALQI, VFMSLDI, VFMSLQI
11774 printVectorIndex(MI, OpNum: 3, STI, O);
11775 return;
11776 break;
11777 case 18:
11778 // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
11779 O << "]}, ";
11780 break;
11781 case 19:
11782 // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32, VLD4LNd16, VLD4L...
11783 O << "], ";
11784 break;
11785 case 20:
11786 // VLD3DUPd16, VLD3DUPd32, VLD3DUPd8, VLD3DUPq16, VLD3DUPq32, VLD3DUPq8
11787 printAddrMode6Operand(MI, OpNum: 3, STI, O);
11788 return;
11789 break;
11790 case 21:
11791 // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
11792 printAddrMode6Operand(MI, OpNum: 4, STI, O);
11793 break;
11794 case 22:
11795 // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
11796 printAddrMode6Operand(MI, OpNum: 5, STI, O);
11797 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
11798 return;
11799 break;
11800 case 23:
11801 // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
11802 O << "}, ";
11803 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11804 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11805 return;
11806 break;
11807 case 24:
11808 // VST4LNd16_UPD, VST4LNd32_UPD, VST4LNd8_UPD, VST4LNq16_UPD, VST4LNq32_U...
11809 printOperand(MI, OpNo: 5, STI, O);
11810 O << '[';
11811 printNoHashImmediate(MI, OpNum: 8, STI, O);
11812 O << "], ";
11813 printOperand(MI, OpNo: 6, STI, O);
11814 O << '[';
11815 printNoHashImmediate(MI, OpNum: 8, STI, O);
11816 O << "], ";
11817 printOperand(MI, OpNo: 7, STI, O);
11818 O << '[';
11819 printNoHashImmediate(MI, OpNum: 8, STI, O);
11820 O << "]}, ";
11821 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11822 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11823 return;
11824 break;
11825 case 25:
11826 // sysLDMDA, sysLDMDB, sysLDMIA, sysLDMIB, sysSTMDA, sysSTMDB, sysSTMIA, ...
11827 O << " ^";
11828 return;
11829 break;
11830 case 26:
11831 // t2ASRs1, t2LSRs1
11832 O << ", #1";
11833 return;
11834 break;
11835 }
11836
11837
11838 // Fragment 6 encoded into 6 bits for 38 unique commands.
11839 switch ((Bits >> 51) & 63) {
11840 default: llvm_unreachable("Invalid command number.");
11841 case 0:
11842 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCrr, ADDrr, ANDrr, B...
11843 printOperand(MI, OpNo: 2, STI, O);
11844 break;
11845 case 1:
11846 // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
11847 printOperand(MI, OpNo: 4, STI, O);
11848 break;
11849 case 2:
11850 // ADCri, ADDri, ANDri, BICri, EORri, ORRri, RSBri, RSCri, SBCri, SUBri
11851 printModImmOperand(MI, OpNum: 2, STI, O);
11852 return;
11853 break;
11854 case 3:
11855 // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, ORRrsi, RSBrsi, RSCrsi, SBCrsi...
11856 printSORegImmOperand(MI, OpNum: 2, STI, O);
11857 return;
11858 break;
11859 case 4:
11860 // BFI, t2BFI
11861 printBitfieldInvMaskImmOperand(MI, OpNum: 3, STI, O);
11862 return;
11863 break;
11864 case 5:
11865 // CDE_CX2DA, CDE_CX3D, VADDD, VDIVD, VLD1DUPd16wb_register, VLD1DUPd32wb...
11866 return;
11867 break;
11868 case 6:
11869 // CDE_CX3DA, MCR, MCRR, t2MCR, t2MCR2, t2MCRR, t2MCRR2
11870 O << ", ";
11871 break;
11872 case 7:
11873 // CDE_VCX2_vec, CDE_VCX3_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, M...
11874 printOperand(MI, OpNo: 3, STI, O);
11875 break;
11876 case 8:
11877 // CDE_VCX3A_fpdp, CDE_VCX3A_fpsp, VST2LNd16_UPD, VST2LNd32_UPD, VST2LNd8...
11878 printOperand(MI, OpNo: 5, STI, O);
11879 break;
11880 case 9:
11881 // LDCL_OPTION, LDC_OPTION, STCL_OPTION, STC_OPTION, t2LDC2L_OPTION, t2LD...
11882 printCoprocOptionImm(MI, OpNum: 3, STI, O);
11883 return;
11884 break;
11885 case 10:
11886 // LDCL_POST, LDC_POST, STCL_POST, STC_POST, t2LDC2L_POST, t2LDC2_POST, t...
11887 printPostIdxImm8s4Operand(MI, OpNum: 3, STI, O);
11888 return;
11889 break;
11890 case 11:
11891 // LDRBT_POST_IMM, LDRBT_POST_REG, LDRB_POST_IMM, LDRB_POST_REG, LDRT_POS...
11892 printAddrMode2OffsetOperand(MI, OpNum: 3, STI, O);
11893 return;
11894 break;
11895 case 12:
11896 // LDRD, STRD
11897 printAddrMode3Operand<false>(MI, Op: 2, STI, O);
11898 return;
11899 break;
11900 case 13:
11901 // LDRD_POST, STRD_POST, t2LDRD_POST, t2STRD_POST
11902 printAddrMode7Operand(MI, OpNum: 3, STI, O);
11903 break;
11904 case 14:
11905 // LDRD_PRE, STRD_PRE
11906 printAddrMode3Operand<true>(MI, Op: 3, STI, O);
11907 O << '!';
11908 return;
11909 break;
11910 case 15:
11911 // LDRHTi, LDRSBTi, LDRSHTi, STRHTi
11912 printPostIdxImm8Operand(MI, OpNum: 3, STI, O);
11913 return;
11914 break;
11915 case 16:
11916 // LDRHTr, LDRSBTr, LDRSHTr, STRHTr
11917 printPostIdxRegOperand(MI, OpNum: 3, STI, O);
11918 return;
11919 break;
11920 case 17:
11921 // LDRH_POST, LDRSB_POST, LDRSH_POST, STRH_POST
11922 printAddrMode3OffsetOperand(MI, OpNum: 3, STI, O);
11923 return;
11924 break;
11925 case 18:
11926 // MCRR2
11927 printCImmediate(MI, OpNum: 4, STI, O);
11928 return;
11929 break;
11930 case 19:
11931 // MVE_SQRSHRL, MVE_UQRSHLL
11932 printMveSaturateOp(MI, OpNum: 5, STI, O);
11933 O << ", ";
11934 printOperand(MI, OpNo: 4, STI, O);
11935 return;
11936 break;
11937 case 20:
11938 // MVE_VMOV_q_rr
11939 printVectorIndex(MI, OpNum: 5, STI, O);
11940 O << ", ";
11941 printOperand(MI, OpNo: 2, STI, O);
11942 O << ", ";
11943 printOperand(MI, OpNo: 3, STI, O);
11944 return;
11945 break;
11946 case 21:
11947 // STLEX, STLEXB, STLEXH, STREX, STREXB, STREXH, SWP, SWPB, t2LDAEXD, t2L...
11948 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11949 return;
11950 break;
11951 case 22:
11952 // VCADDv2f32, VCADDv4f16, VCADDv4f32, VCADDv8f16
11953 printComplexRotationOp<180, 90>(MI, OpNo: 3, STI, O);
11954 return;
11955 break;
11956 case 23:
11957 // VCMLAv2f32, VCMLAv4f16, VCMLAv4f32, VCMLAv8f16
11958 printComplexRotationOp<90, 0>(MI, OpNo: 4, STI, O);
11959 return;
11960 break;
11961 case 24:
11962 // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8...
11963 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11964 break;
11965 case 25:
11966 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD
11967 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11968 printAddrMode6OffsetOperand(MI, OpNum: 4, STI, O);
11969 return;
11970 break;
11971 case 26:
11972 // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32
11973 printOperand(MI, OpNo: 1, STI, O);
11974 O << '[';
11975 printNoHashImmediate(MI, OpNum: 6, STI, O);
11976 O << "]}, ";
11977 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11978 return;
11979 break;
11980 case 27:
11981 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
11982 O << '[';
11983 printNoHashImmediate(MI, OpNum: 8, STI, O);
11984 break;
11985 case 28:
11986 // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
11987 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
11988 return;
11989 break;
11990 case 29:
11991 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
11992 printAddrMode6Operand(MI, OpNum: 4, STI, O);
11993 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
11994 return;
11995 break;
11996 case 30:
11997 // VST4d16_UPD, VST4d32_UPD, VST4d8_UPD, VST4q16_UPD, VST4q32_UPD, VST4q8...
11998 printOperand(MI, OpNo: 7, STI, O);
11999 O << "}, ";
12000 printAddrMode6Operand(MI, OpNum: 1, STI, O);
12001 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
12002 return;
12003 break;
12004 case 31:
12005 // t2ADCrs, t2ADDrs, t2ANDrs, t2BICrs, t2EORrs, t2ORNrs, t2ORRrs, t2RSBrs...
12006 printT2SOOperand(MI, OpNum: 2, STI, O);
12007 return;
12008 break;
12009 case 32:
12010 // t2ASRri, t2LSRri
12011 printThumbSRImm(MI, OpNum: 2, STI, O);
12012 return;
12013 break;
12014 case 33:
12015 // t2BFic, t2CSEL, t2CSINC, t2CSINV, t2CSNEG
12016 printMandatoryPredicateOperand(MI, OpNum: 3, STI, O);
12017 return;
12018 break;
12019 case 34:
12020 // t2LDRD_PRE, t2STRD_PRE
12021 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 3, STI, O);
12022 O << '!';
12023 return;
12024 break;
12025 case 35:
12026 // t2LDRDi8, t2STRDi8
12027 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 2, STI, O);
12028 return;
12029 break;
12030 case 36:
12031 // t2STREX
12032 printT2AddrModeImm0_1020s4Operand(MI, OpNum: 2, STI, O);
12033 return;
12034 break;
12035 case 37:
12036 // tADDrSPi
12037 printThumbS4ImmOperand(MI, OpNum: 2, STI, O);
12038 return;
12039 break;
12040 }
12041
12042
12043 // Fragment 7 encoded into 5 bits for 17 unique commands.
12044 switch ((Bits >> 57) & 31) {
12045 default: llvm_unreachable("Invalid command number.");
12046 case 0:
12047 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
12048 return;
12049 break;
12050 case 1:
12051 // CDE_CX3A, CDE_VCX3A_vec, CDE_VCX3_vec, LDRD_POST, MLA, MLS, MVE_VCADDf...
12052 O << ", ";
12053 break;
12054 case 2:
12055 // CDE_CX3DA
12056 printOperand(MI, OpNo: 5, STI, O);
12057 return;
12058 break;
12059 case 3:
12060 // MCR, t2MCR, t2MCR2
12061 printCImmediate(MI, OpNum: 3, STI, O);
12062 O << ", ";
12063 printCImmediate(MI, OpNum: 4, STI, O);
12064 O << ", ";
12065 printOperand(MI, OpNo: 5, STI, O);
12066 return;
12067 break;
12068 case 4:
12069 // MCRR, t2MCRR, t2MCRR2
12070 printOperand(MI, OpNo: 3, STI, O);
12071 O << ", ";
12072 printCImmediate(MI, OpNum: 4, STI, O);
12073 return;
12074 break;
12075 case 5:
12076 // MVE_VMOV_rr_q, VMULLslsv2i32, VMULLslsv4i16, VMULLsluv2i32, VMULLsluv4...
12077 printVectorIndex(MI, OpNum: 3, STI, O);
12078 break;
12079 case 6:
12080 // PKHBT, t2PKHBT
12081 printPKHLSLShiftImm(MI, OpNum: 3, STI, O);
12082 return;
12083 break;
12084 case 7:
12085 // PKHTB, t2PKHTB
12086 printPKHASRShiftImm(MI, OpNum: 3, STI, O);
12087 return;
12088 break;
12089 case 8:
12090 // SXTAB, SXTAB16, SXTAH, UXTAB, UXTAB16, UXTAH, t2SXTAB, t2SXTAB16, t2SX...
12091 printRotImmOperand(MI, OpNum: 3, STI, O);
12092 return;
12093 break;
12094 case 9:
12095 // USAT, t2USAT
12096 printShiftImmOperand(MI, OpNum: 3, STI, O);
12097 return;
12098 break;
12099 case 10:
12100 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
12101 O << "]}, ";
12102 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12103 printAddrMode6OffsetOperand(MI, OpNum: 5, STI, O);
12104 return;
12105 break;
12106 case 11:
12107 // VLD3LNd16, VLD3LNd32, VLD3LNd8, VLD3LNq16, VLD3LNq32
12108 O << "], ";
12109 printOperand(MI, OpNo: 2, STI, O);
12110 O << '[';
12111 printNoHashImmediate(MI, OpNum: 8, STI, O);
12112 O << "]}, ";
12113 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12114 return;
12115 break;
12116 case 12:
12117 // VLD3d16, VLD3d16_UPD, VLD3d32, VLD3d32_UPD, VLD3d8, VLD3d8_UPD, VLD3q1...
12118 O << "}, ";
12119 break;
12120 case 13:
12121 // VLD4LNd16, VLD4LNd32, VLD4LNd8, VLD4LNq16, VLD4LNq32, VST2LNd16, VST2L...
12122 O << '[';
12123 break;
12124 case 14:
12125 // VMLALslsv2i32, VMLALslsv4i16, VMLALsluv2i32, VMLALsluv4i16, VMLAslfd, ...
12126 printVectorIndex(MI, OpNum: 4, STI, O);
12127 return;
12128 break;
12129 case 15:
12130 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD
12131 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
12132 return;
12133 break;
12134 case 16:
12135 // t2LDRD_POST, t2STRD_POST
12136 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 4, STI, O);
12137 return;
12138 break;
12139 }
12140
12141 switch (MI->getOpcode()) {
12142 default: llvm_unreachable("Unexpected opcode.");
12143 case ARM::CDE_CX3A:
12144 case ARM::CDE_VCX3A_vec:
12145 case ARM::CDE_VCX3_vec:
12146 case ARM::LDRD_POST:
12147 case ARM::MLA:
12148 case ARM::MLS:
12149 case ARM::MVE_VCADDf16:
12150 case ARM::MVE_VCADDf32:
12151 case ARM::MVE_VCADDi16:
12152 case ARM::MVE_VCADDi32:
12153 case ARM::MVE_VCADDi8:
12154 case ARM::MVE_VCMLAf16:
12155 case ARM::MVE_VCMLAf32:
12156 case ARM::MVE_VCMULf16:
12157 case ARM::MVE_VCMULf32:
12158 case ARM::MVE_VDWDUPu16:
12159 case ARM::MVE_VDWDUPu32:
12160 case ARM::MVE_VDWDUPu8:
12161 case ARM::MVE_VHCADDs16:
12162 case ARM::MVE_VHCADDs32:
12163 case ARM::MVE_VHCADDs8:
12164 case ARM::MVE_VIWDUPu16:
12165 case ARM::MVE_VIWDUPu32:
12166 case ARM::MVE_VIWDUPu8:
12167 case ARM::MVE_VMLALDAVas16:
12168 case ARM::MVE_VMLALDAVas32:
12169 case ARM::MVE_VMLALDAVau16:
12170 case ARM::MVE_VMLALDAVau32:
12171 case ARM::MVE_VMLALDAVaxs16:
12172 case ARM::MVE_VMLALDAVaxs32:
12173 case ARM::MVE_VMLALDAVs16:
12174 case ARM::MVE_VMLALDAVs32:
12175 case ARM::MVE_VMLALDAVu16:
12176 case ARM::MVE_VMLALDAVu32:
12177 case ARM::MVE_VMLALDAVxs16:
12178 case ARM::MVE_VMLALDAVxs32:
12179 case ARM::MVE_VMLSLDAVas16:
12180 case ARM::MVE_VMLSLDAVas32:
12181 case ARM::MVE_VMLSLDAVaxs16:
12182 case ARM::MVE_VMLSLDAVaxs32:
12183 case ARM::MVE_VMLSLDAVs16:
12184 case ARM::MVE_VMLSLDAVs32:
12185 case ARM::MVE_VMLSLDAVxs16:
12186 case ARM::MVE_VMLSLDAVxs32:
12187 case ARM::MVE_VRMLALDAVHas32:
12188 case ARM::MVE_VRMLALDAVHau32:
12189 case ARM::MVE_VRMLALDAVHaxs32:
12190 case ARM::MVE_VRMLALDAVHs32:
12191 case ARM::MVE_VRMLALDAVHu32:
12192 case ARM::MVE_VRMLALDAVHxs32:
12193 case ARM::MVE_VRMLSLDAVHas32:
12194 case ARM::MVE_VRMLSLDAVHaxs32:
12195 case ARM::MVE_VRMLSLDAVHs32:
12196 case ARM::MVE_VRMLSLDAVHxs32:
12197 case ARM::SBFX:
12198 case ARM::SMLABB:
12199 case ARM::SMLABT:
12200 case ARM::SMLAD:
12201 case ARM::SMLADX:
12202 case ARM::SMLALBB:
12203 case ARM::SMLALBT:
12204 case ARM::SMLALD:
12205 case ARM::SMLALDX:
12206 case ARM::SMLALTB:
12207 case ARM::SMLALTT:
12208 case ARM::SMLATB:
12209 case ARM::SMLATT:
12210 case ARM::SMLAWB:
12211 case ARM::SMLAWT:
12212 case ARM::SMLSD:
12213 case ARM::SMLSDX:
12214 case ARM::SMLSLD:
12215 case ARM::SMLSLDX:
12216 case ARM::SMMLA:
12217 case ARM::SMMLAR:
12218 case ARM::SMMLS:
12219 case ARM::SMMLSR:
12220 case ARM::SMULL:
12221 case ARM::STRD_POST:
12222 case ARM::UBFX:
12223 case ARM::UMAAL:
12224 case ARM::UMULL:
12225 case ARM::USADA8:
12226 case ARM::VEXTd16:
12227 case ARM::VEXTd32:
12228 case ARM::VEXTd8:
12229 case ARM::VEXTq16:
12230 case ARM::VEXTq32:
12231 case ARM::VEXTq64:
12232 case ARM::VEXTq8:
12233 case ARM::VLD3d16:
12234 case ARM::VLD3d32:
12235 case ARM::VLD3d8:
12236 case ARM::VLD3q16:
12237 case ARM::VLD3q32:
12238 case ARM::VLD3q8:
12239 case ARM::VMOVRRS:
12240 case ARM::VMOVSRR:
12241 case ARM::VST3d16:
12242 case ARM::VST3d32:
12243 case ARM::VST3d8:
12244 case ARM::VST3q16:
12245 case ARM::VST3q32:
12246 case ARM::VST3q8:
12247 case ARM::t2MLA:
12248 case ARM::t2MLS:
12249 case ARM::t2SBFX:
12250 case ARM::t2SMLABB:
12251 case ARM::t2SMLABT:
12252 case ARM::t2SMLAD:
12253 case ARM::t2SMLADX:
12254 case ARM::t2SMLAL:
12255 case ARM::t2SMLALBB:
12256 case ARM::t2SMLALBT:
12257 case ARM::t2SMLALD:
12258 case ARM::t2SMLALDX:
12259 case ARM::t2SMLALTB:
12260 case ARM::t2SMLALTT:
12261 case ARM::t2SMLATB:
12262 case ARM::t2SMLATT:
12263 case ARM::t2SMLAWB:
12264 case ARM::t2SMLAWT:
12265 case ARM::t2SMLSD:
12266 case ARM::t2SMLSDX:
12267 case ARM::t2SMLSLD:
12268 case ARM::t2SMLSLDX:
12269 case ARM::t2SMMLA:
12270 case ARM::t2SMMLAR:
12271 case ARM::t2SMMLS:
12272 case ARM::t2SMMLSR:
12273 case ARM::t2SMULL:
12274 case ARM::t2STLEXD:
12275 case ARM::t2STREXD:
12276 case ARM::t2UBFX:
12277 case ARM::t2UMAAL:
12278 case ARM::t2UMLAL:
12279 case ARM::t2UMULL:
12280 case ARM::t2USADA8:
12281 switch (MI->getOpcode()) {
12282 default: llvm_unreachable("Unexpected opcode.");
12283 case ARM::CDE_CX3A:
12284 case ARM::CDE_VCX3A_vec:
12285 case ARM::MVE_VMLALDAVas16:
12286 case ARM::MVE_VMLALDAVas32:
12287 case ARM::MVE_VMLALDAVau16:
12288 case ARM::MVE_VMLALDAVau32:
12289 case ARM::MVE_VMLALDAVaxs16:
12290 case ARM::MVE_VMLALDAVaxs32:
12291 case ARM::MVE_VMLSLDAVas16:
12292 case ARM::MVE_VMLSLDAVas32:
12293 case ARM::MVE_VMLSLDAVaxs16:
12294 case ARM::MVE_VMLSLDAVaxs32:
12295 case ARM::MVE_VRMLALDAVHas32:
12296 case ARM::MVE_VRMLALDAVHau32:
12297 case ARM::MVE_VRMLALDAVHaxs32:
12298 case ARM::MVE_VRMLSLDAVHas32:
12299 case ARM::MVE_VRMLSLDAVHaxs32:
12300 printOperand(MI, OpNo: 5, STI, O);
12301 break;
12302 case ARM::CDE_VCX3_vec:
12303 case ARM::MVE_VDWDUPu16:
12304 case ARM::MVE_VDWDUPu32:
12305 case ARM::MVE_VDWDUPu8:
12306 case ARM::MVE_VIWDUPu16:
12307 case ARM::MVE_VIWDUPu32:
12308 case ARM::MVE_VIWDUPu8:
12309 printOperand(MI, OpNo: 4, STI, O);
12310 break;
12311 case ARM::LDRD_POST:
12312 case ARM::STRD_POST:
12313 printAddrMode3OffsetOperand(MI, OpNum: 4, STI, O);
12314 break;
12315 case ARM::MLA:
12316 case ARM::MLS:
12317 case ARM::MVE_VMLALDAVs16:
12318 case ARM::MVE_VMLALDAVs32:
12319 case ARM::MVE_VMLALDAVu16:
12320 case ARM::MVE_VMLALDAVu32:
12321 case ARM::MVE_VMLALDAVxs16:
12322 case ARM::MVE_VMLALDAVxs32:
12323 case ARM::MVE_VMLSLDAVs16:
12324 case ARM::MVE_VMLSLDAVs32:
12325 case ARM::MVE_VMLSLDAVxs16:
12326 case ARM::MVE_VMLSLDAVxs32:
12327 case ARM::MVE_VRMLALDAVHs32:
12328 case ARM::MVE_VRMLALDAVHu32:
12329 case ARM::MVE_VRMLALDAVHxs32:
12330 case ARM::MVE_VRMLSLDAVHs32:
12331 case ARM::MVE_VRMLSLDAVHxs32:
12332 case ARM::SMLABB:
12333 case ARM::SMLABT:
12334 case ARM::SMLAD:
12335 case ARM::SMLADX:
12336 case ARM::SMLALBB:
12337 case ARM::SMLALBT:
12338 case ARM::SMLALD:
12339 case ARM::SMLALDX:
12340 case ARM::SMLALTB:
12341 case ARM::SMLALTT:
12342 case ARM::SMLATB:
12343 case ARM::SMLATT:
12344 case ARM::SMLAWB:
12345 case ARM::SMLAWT:
12346 case ARM::SMLSD:
12347 case ARM::SMLSDX:
12348 case ARM::SMLSLD:
12349 case ARM::SMLSLDX:
12350 case ARM::SMMLA:
12351 case ARM::SMMLAR:
12352 case ARM::SMMLS:
12353 case ARM::SMMLSR:
12354 case ARM::SMULL:
12355 case ARM::UMAAL:
12356 case ARM::UMULL:
12357 case ARM::USADA8:
12358 case ARM::VEXTd16:
12359 case ARM::VEXTd32:
12360 case ARM::VEXTd8:
12361 case ARM::VEXTq16:
12362 case ARM::VEXTq32:
12363 case ARM::VEXTq64:
12364 case ARM::VEXTq8:
12365 case ARM::VMOVRRS:
12366 case ARM::VMOVSRR:
12367 case ARM::t2MLA:
12368 case ARM::t2MLS:
12369 case ARM::t2SMLABB:
12370 case ARM::t2SMLABT:
12371 case ARM::t2SMLAD:
12372 case ARM::t2SMLADX:
12373 case ARM::t2SMLAL:
12374 case ARM::t2SMLALBB:
12375 case ARM::t2SMLALBT:
12376 case ARM::t2SMLALD:
12377 case ARM::t2SMLALDX:
12378 case ARM::t2SMLALTB:
12379 case ARM::t2SMLALTT:
12380 case ARM::t2SMLATB:
12381 case ARM::t2SMLATT:
12382 case ARM::t2SMLAWB:
12383 case ARM::t2SMLAWT:
12384 case ARM::t2SMLSD:
12385 case ARM::t2SMLSDX:
12386 case ARM::t2SMLSLD:
12387 case ARM::t2SMLSLDX:
12388 case ARM::t2SMMLA:
12389 case ARM::t2SMMLAR:
12390 case ARM::t2SMMLS:
12391 case ARM::t2SMMLSR:
12392 case ARM::t2SMULL:
12393 case ARM::t2UMAAL:
12394 case ARM::t2UMLAL:
12395 case ARM::t2UMULL:
12396 case ARM::t2USADA8:
12397 printOperand(MI, OpNo: 3, STI, O);
12398 break;
12399 case ARM::MVE_VCADDf16:
12400 case ARM::MVE_VCADDf32:
12401 case ARM::MVE_VCADDi16:
12402 case ARM::MVE_VCADDi32:
12403 case ARM::MVE_VCADDi8:
12404 case ARM::MVE_VHCADDs16:
12405 case ARM::MVE_VHCADDs32:
12406 case ARM::MVE_VHCADDs8:
12407 printComplexRotationOp<180, 90>(MI, OpNo: 3, STI, O);
12408 break;
12409 case ARM::MVE_VCMLAf16:
12410 case ARM::MVE_VCMLAf32:
12411 printComplexRotationOp<90, 0>(MI, OpNo: 4, STI, O);
12412 break;
12413 case ARM::MVE_VCMULf16:
12414 case ARM::MVE_VCMULf32:
12415 printComplexRotationOp<90, 0>(MI, OpNo: 3, STI, O);
12416 break;
12417 case ARM::SBFX:
12418 case ARM::UBFX:
12419 case ARM::t2SBFX:
12420 case ARM::t2UBFX:
12421 printImmPlusOneOperand(MI, OpNum: 3, STI, O);
12422 break;
12423 case ARM::VLD3d16:
12424 case ARM::VLD3d32:
12425 case ARM::VLD3d8:
12426 case ARM::VLD3q16:
12427 case ARM::VLD3q32:
12428 case ARM::VLD3q8:
12429 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12430 break;
12431 case ARM::VST3d16:
12432 case ARM::VST3d32:
12433 case ARM::VST3d8:
12434 case ARM::VST3q16:
12435 case ARM::VST3q32:
12436 case ARM::VST3q8:
12437 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12438 break;
12439 case ARM::t2STLEXD:
12440 case ARM::t2STREXD:
12441 printAddrMode7Operand(MI, OpNum: 3, STI, O);
12442 break;
12443 }
12444 return;
12445 break;
12446 case ARM::MVE_VMOV_rr_q:
12447 O << ", ";
12448 printOperand(MI, OpNo: 2, STI, O);
12449 printVectorIndex(MI, OpNum: 4, STI, O);
12450 return;
12451 break;
12452 case ARM::VLD3d16_UPD:
12453 case ARM::VLD3d32_UPD:
12454 case ARM::VLD3d8_UPD:
12455 case ARM::VLD3q16_UPD:
12456 case ARM::VLD3q32_UPD:
12457 case ARM::VLD3q8_UPD:
12458 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12459 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
12460 return;
12461 break;
12462 case ARM::VLD4LNd16:
12463 case ARM::VLD4LNd32:
12464 case ARM::VLD4LNd8:
12465 case ARM::VLD4LNq16:
12466 case ARM::VLD4LNq32:
12467 printNoHashImmediate(MI, OpNum: 10, STI, O);
12468 O << "]}, ";
12469 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12470 return;
12471 break;
12472 case ARM::VLD4d16:
12473 case ARM::VLD4d32:
12474 case ARM::VLD4d8:
12475 case ARM::VLD4q16:
12476 case ARM::VLD4q32:
12477 case ARM::VLD4q8:
12478 printOperand(MI, OpNo: 3, STI, O);
12479 O << "}, ";
12480 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12481 return;
12482 break;
12483 case ARM::VLD4d16_UPD:
12484 case ARM::VLD4d32_UPD:
12485 case ARM::VLD4d8_UPD:
12486 case ARM::VLD4q16_UPD:
12487 case ARM::VLD4q32_UPD:
12488 case ARM::VLD4q8_UPD:
12489 printOperand(MI, OpNo: 3, STI, O);
12490 O << "}, ";
12491 printAddrMode6Operand(MI, OpNum: 5, STI, O);
12492 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
12493 return;
12494 break;
12495 case ARM::VMULLslsv2i32:
12496 case ARM::VMULLslsv4i16:
12497 case ARM::VMULLsluv2i32:
12498 case ARM::VMULLsluv4i16:
12499 case ARM::VMULslfd:
12500 case ARM::VMULslfq:
12501 case ARM::VMULslhd:
12502 case ARM::VMULslhq:
12503 case ARM::VMULslv2i32:
12504 case ARM::VMULslv4i16:
12505 case ARM::VMULslv4i32:
12506 case ARM::VMULslv8i16:
12507 case ARM::VQDMULHslv2i32:
12508 case ARM::VQDMULHslv4i16:
12509 case ARM::VQDMULHslv4i32:
12510 case ARM::VQDMULHslv8i16:
12511 case ARM::VQDMULLslv2i32:
12512 case ARM::VQDMULLslv4i16:
12513 case ARM::VQRDMULHslv2i32:
12514 case ARM::VQRDMULHslv4i16:
12515 case ARM::VQRDMULHslv4i32:
12516 case ARM::VQRDMULHslv8i16:
12517 return;
12518 break;
12519 case ARM::VST2LNd16:
12520 case ARM::VST2LNd32:
12521 case ARM::VST2LNd8:
12522 case ARM::VST2LNq16:
12523 case ARM::VST2LNq32:
12524 printNoHashImmediate(MI, OpNum: 4, STI, O);
12525 O << "]}, ";
12526 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12527 return;
12528 break;
12529 case ARM::VST2LNd16_UPD:
12530 case ARM::VST2LNd32_UPD:
12531 case ARM::VST2LNd8_UPD:
12532 case ARM::VST2LNq16_UPD:
12533 case ARM::VST2LNq32_UPD:
12534 printNoHashImmediate(MI, OpNum: 6, STI, O);
12535 O << "]}, ";
12536 printAddrMode6Operand(MI, OpNum: 1, STI, O);
12537 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
12538 return;
12539 break;
12540 case ARM::VST3LNd16:
12541 case ARM::VST3LNd32:
12542 case ARM::VST3LNd8:
12543 case ARM::VST3LNq16:
12544 case ARM::VST3LNq32:
12545 printNoHashImmediate(MI, OpNum: 5, STI, O);
12546 O << "], ";
12547 printOperand(MI, OpNo: 4, STI, O);
12548 O << '[';
12549 printNoHashImmediate(MI, OpNum: 5, STI, O);
12550 O << "]}, ";
12551 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12552 return;
12553 break;
12554 case ARM::VST4LNd16:
12555 case ARM::VST4LNd32:
12556 case ARM::VST4LNd8:
12557 case ARM::VST4LNq16:
12558 case ARM::VST4LNq32:
12559 printNoHashImmediate(MI, OpNum: 6, STI, O);
12560 O << "], ";
12561 printOperand(MI, OpNo: 4, STI, O);
12562 O << '[';
12563 printNoHashImmediate(MI, OpNum: 6, STI, O);
12564 O << "], ";
12565 printOperand(MI, OpNo: 5, STI, O);
12566 O << '[';
12567 printNoHashImmediate(MI, OpNum: 6, STI, O);
12568 O << "]}, ";
12569 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12570 return;
12571 break;
12572 case ARM::VST4d16:
12573 case ARM::VST4d32:
12574 case ARM::VST4d8:
12575 case ARM::VST4q16:
12576 case ARM::VST4q32:
12577 case ARM::VST4q8:
12578 printOperand(MI, OpNo: 5, STI, O);
12579 O << "}, ";
12580 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12581 return;
12582 break;
12583 }
12584}
12585
12586
12587/// getRegisterName - This method is automatically generated by tblgen
12588/// from the register set description. This returns the assembler name
12589/// for the specified register.
12590const char *ARMInstPrinter::
12591getRegisterName(MCRegister Reg, unsigned AltIdx) {
12592 unsigned RegNo = Reg.id();
12593 assert(RegNo && RegNo < 297 && "Invalid register number!");
12594
12595
12596#ifdef __GNUC__
12597#pragma GCC diagnostic push
12598#pragma GCC diagnostic ignored "-Woverlength-strings"
12599#endif
12600 static const char AsmStrsNoRegAltName[] = {
12601 /* 0 */ "D4_D6_D8_D10\000"
12602 /* 13 */ "D7_D8_D9_D10\000"
12603 /* 26 */ "Q7_Q8_Q9_Q10\000"
12604 /* 39 */ "d10\000"
12605 /* 43 */ "q10\000"
12606 /* 47 */ "r10\000"
12607 /* 51 */ "s10\000"
12608 /* 55 */ "D14_D16_D18_D20\000"
12609 /* 71 */ "D17_D18_D19_D20\000"
12610 /* 87 */ "d20\000"
12611 /* 91 */ "s20\000"
12612 /* 95 */ "D24_D26_D28_D30\000"
12613 /* 111 */ "D27_D28_D29_D30\000"
12614 /* 127 */ "d30\000"
12615 /* 131 */ "s30\000"
12616 /* 135 */ "d0\000"
12617 /* 138 */ "p0\000"
12618 /* 141 */ "q0\000"
12619 /* 144 */ "mvfr0\000"
12620 /* 150 */ "s0\000"
12621 /* 153 */ "D9_D10_D11\000"
12622 /* 164 */ "D5_D7_D9_D11\000"
12623 /* 177 */ "Q8_Q9_Q10_Q11\000"
12624 /* 191 */ "R10_R11\000"
12625 /* 199 */ "d11\000"
12626 /* 203 */ "q11\000"
12627 /* 207 */ "r11\000"
12628 /* 211 */ "s11\000"
12629 /* 215 */ "D19_D20_D21\000"
12630 /* 227 */ "D15_D17_D19_D21\000"
12631 /* 243 */ "d21\000"
12632 /* 247 */ "s21\000"
12633 /* 251 */ "D29_D30_D31\000"
12634 /* 263 */ "D25_D27_D29_D31\000"
12635 /* 279 */ "d31\000"
12636 /* 283 */ "s31\000"
12637 /* 287 */ "Q0_Q1\000"
12638 /* 293 */ "R0_R1\000"
12639 /* 299 */ "d1\000"
12640 /* 302 */ "q1\000"
12641 /* 305 */ "mvfr1\000"
12642 /* 311 */ "s1\000"
12643 /* 314 */ "D6_D8_D10_D12\000"
12644 /* 328 */ "D9_D10_D11_D12\000"
12645 /* 343 */ "Q9_Q10_Q11_Q12\000"
12646 /* 358 */ "d12\000"
12647 /* 362 */ "q12\000"
12648 /* 366 */ "r12\000"
12649 /* 370 */ "s12\000"
12650 /* 374 */ "D16_D18_D20_D22\000"
12651 /* 390 */ "D19_D20_D21_D22\000"
12652 /* 406 */ "d22\000"
12653 /* 410 */ "s22\000"
12654 /* 414 */ "D0_D2\000"
12655 /* 420 */ "D0_D1_D2\000"
12656 /* 429 */ "Q1_Q2\000"
12657 /* 435 */ "d2\000"
12658 /* 438 */ "q2\000"
12659 /* 441 */ "mvfr2\000"
12660 /* 447 */ "s2\000"
12661 /* 450 */ "fpinst2\000"
12662 /* 458 */ "D7_D9_D11_D13\000"
12663 /* 472 */ "D11_D12_D13\000"
12664 /* 484 */ "Q10_Q11_Q12_Q13\000"
12665 /* 500 */ "d13\000"
12666 /* 504 */ "q13\000"
12667 /* 508 */ "s13\000"
12668 /* 512 */ "D17_D19_D21_D23\000"
12669 /* 528 */ "D21_D22_D23\000"
12670 /* 540 */ "d23\000"
12671 /* 544 */ "s23\000"
12672 /* 548 */ "D1_D3\000"
12673 /* 554 */ "D1_D2_D3\000"
12674 /* 563 */ "Q0_Q1_Q2_Q3\000"
12675 /* 575 */ "R2_R3\000"
12676 /* 581 */ "d3\000"
12677 /* 584 */ "q3\000"
12678 /* 587 */ "r3\000"
12679 /* 590 */ "s3\000"
12680 /* 593 */ "D8_D10_D12_D14\000"
12681 /* 608 */ "D11_D12_D13_D14\000"
12682 /* 624 */ "Q11_Q12_Q13_Q14\000"
12683 /* 640 */ "d14\000"
12684 /* 644 */ "q14\000"
12685 /* 648 */ "s14\000"
12686 /* 652 */ "D18_D20_D22_D24\000"
12687 /* 668 */ "D21_D22_D23_D24\000"
12688 /* 684 */ "d24\000"
12689 /* 688 */ "s24\000"
12690 /* 692 */ "D0_D2_D4\000"
12691 /* 701 */ "D1_D2_D3_D4\000"
12692 /* 713 */ "Q1_Q2_Q3_Q4\000"
12693 /* 725 */ "d4\000"
12694 /* 728 */ "q4\000"
12695 /* 731 */ "r4\000"
12696 /* 734 */ "s4\000"
12697 /* 737 */ "D9_D11_D13_D15\000"
12698 /* 752 */ "D13_D14_D15\000"
12699 /* 764 */ "Q12_Q13_Q14_Q15\000"
12700 /* 780 */ "d15\000"
12701 /* 784 */ "q15\000"
12702 /* 788 */ "s15\000"
12703 /* 792 */ "D19_D21_D23_D25\000"
12704 /* 808 */ "D23_D24_D25\000"
12705 /* 820 */ "d25\000"
12706 /* 824 */ "s25\000"
12707 /* 828 */ "D1_D3_D5\000"
12708 /* 837 */ "D3_D4_D5\000"
12709 /* 846 */ "Q2_Q3_Q4_Q5\000"
12710 /* 858 */ "R4_R5\000"
12711 /* 864 */ "d5\000"
12712 /* 867 */ "q5\000"
12713 /* 870 */ "r5\000"
12714 /* 873 */ "s5\000"
12715 /* 876 */ "D10_D12_D14_D16\000"
12716 /* 892 */ "D13_D14_D15_D16\000"
12717 /* 908 */ "d16\000"
12718 /* 912 */ "s16\000"
12719 /* 916 */ "D20_D22_D24_D26\000"
12720 /* 932 */ "D23_D24_D25_D26\000"
12721 /* 948 */ "d26\000"
12722 /* 952 */ "s26\000"
12723 /* 956 */ "D0_D2_D4_D6\000"
12724 /* 968 */ "D3_D4_D5_D6\000"
12725 /* 980 */ "Q3_Q4_Q5_Q6\000"
12726 /* 992 */ "d6\000"
12727 /* 995 */ "q6\000"
12728 /* 998 */ "r6\000"
12729 /* 1001 */ "s6\000"
12730 /* 1004 */ "D11_D13_D15_D17\000"
12731 /* 1020 */ "D15_D16_D17\000"
12732 /* 1032 */ "d17\000"
12733 /* 1036 */ "s17\000"
12734 /* 1040 */ "D21_D23_D25_D27\000"
12735 /* 1056 */ "D25_D26_D27\000"
12736 /* 1068 */ "d27\000"
12737 /* 1072 */ "s27\000"
12738 /* 1076 */ "D1_D3_D5_D7\000"
12739 /* 1088 */ "D5_D6_D7\000"
12740 /* 1097 */ "Q4_Q5_Q6_Q7\000"
12741 /* 1109 */ "R6_R7\000"
12742 /* 1115 */ "d7\000"
12743 /* 1118 */ "q7\000"
12744 /* 1121 */ "r7\000"
12745 /* 1124 */ "s7\000"
12746 /* 1127 */ "D12_D14_D16_D18\000"
12747 /* 1143 */ "D15_D16_D17_D18\000"
12748 /* 1159 */ "d18\000"
12749 /* 1163 */ "s18\000"
12750 /* 1167 */ "D22_D24_D26_D28\000"
12751 /* 1183 */ "D25_D26_D27_D28\000"
12752 /* 1199 */ "d28\000"
12753 /* 1203 */ "s28\000"
12754 /* 1207 */ "D2_D4_D6_D8\000"
12755 /* 1219 */ "D5_D6_D7_D8\000"
12756 /* 1231 */ "Q5_Q6_Q7_Q8\000"
12757 /* 1243 */ "d8\000"
12758 /* 1246 */ "q8\000"
12759 /* 1249 */ "r8\000"
12760 /* 1252 */ "s8\000"
12761 /* 1255 */ "D13_D15_D17_D19\000"
12762 /* 1271 */ "D17_D18_D19\000"
12763 /* 1283 */ "d19\000"
12764 /* 1287 */ "s19\000"
12765 /* 1291 */ "D23_D25_D27_D29\000"
12766 /* 1307 */ "D27_D28_D29\000"
12767 /* 1319 */ "d29\000"
12768 /* 1323 */ "s29\000"
12769 /* 1327 */ "D3_D5_D7_D9\000"
12770 /* 1339 */ "D7_D8_D9\000"
12771 /* 1348 */ "Q6_Q7_Q8_Q9\000"
12772 /* 1360 */ "R8_R9\000"
12773 /* 1366 */ "d9\000"
12774 /* 1369 */ "q9\000"
12775 /* 1372 */ "r9\000"
12776 /* 1375 */ "s9\000"
12777 /* 1378 */ "R12_SP\000"
12778 /* 1385 */ "pc\000"
12779 /* 1388 */ "fpscr_nzcvqc\000"
12780 /* 1401 */ "fpexc\000"
12781 /* 1407 */ "fpsid\000"
12782 /* 1413 */ "ra_auth_code\000"
12783 /* 1426 */ "itstate\000"
12784 /* 1434 */ "fpscr_rm\000"
12785 /* 1443 */ "sp\000"
12786 /* 1446 */ "fpscr\000"
12787 /* 1452 */ "lr\000"
12788 /* 1455 */ "vpr\000"
12789 /* 1459 */ "apsr\000"
12790 /* 1464 */ "cpsr\000"
12791 /* 1469 */ "spsr\000"
12792 /* 1474 */ "zr\000"
12793 /* 1477 */ "fpcxtns\000"
12794 /* 1485 */ "fpcxts\000"
12795 /* 1492 */ "fpinst\000"
12796 /* 1499 */ "fpscr_nzcv\000"
12797 /* 1510 */ "apsr_nzcv\000"
12798};
12799#ifdef __GNUC__
12800#pragma GCC diagnostic pop
12801#endif
12802
12803 static const uint16_t RegAsmOffsetNoRegAltName[] = {
12804 1459, 1510, 1464, 1477, 1485, 1401, 1492, 1446, 1499, 1388, 1434, 1407, 1426, 1452,
12805 1385, 1413, 1443, 1469, 1455, 1474, 135, 299, 435, 581, 725, 864, 992, 1115,
12806 1243, 1366, 39, 199, 358, 500, 640, 780, 908, 1032, 1159, 1283, 87, 243,
12807 406, 540, 684, 820, 948, 1068, 1199, 1319, 127, 279, 450, 144, 305, 441,
12808 138, 141, 302, 438, 584, 728, 867, 995, 1118, 1246, 1369, 43, 203, 362,
12809 504, 644, 784, 147, 308, 444, 587, 731, 870, 998, 1121, 1249, 1372, 47,
12810 207, 366, 150, 311, 447, 590, 734, 873, 1001, 1124, 1252, 1375, 51, 211,
12811 370, 508, 648, 788, 912, 1036, 1163, 1287, 91, 247, 410, 544, 688, 824,
12812 952, 1072, 1203, 1323, 131, 283, 414, 548, 695, 831, 962, 1082, 1213, 1333,
12813 6, 170, 320, 464, 600, 744, 884, 1012, 1135, 1263, 63, 235, 382, 520,
12814 660, 800, 924, 1048, 1175, 1299, 103, 271, 287, 429, 569, 719, 852, 986,
12815 1103, 1237, 1354, 32, 183, 350, 492, 632, 772, 563, 713, 846, 980, 1097,
12816 1231, 1348, 26, 177, 343, 484, 624, 764, 293, 575, 858, 1109, 1360, 191,
12817 1378, 420, 554, 704, 837, 971, 1088, 1222, 1339, 16, 153, 331, 472, 612,
12818 752, 896, 1020, 1147, 1271, 75, 215, 394, 528, 672, 808, 936, 1056, 1187,
12819 1307, 115, 251, 692, 828, 959, 1079, 1210, 1330, 3, 167, 317, 461, 596,
12820 740, 880, 1008, 1131, 1259, 59, 231, 378, 516, 656, 796, 920, 1044, 1171,
12821 1295, 99, 267, 956, 1076, 1207, 1327, 0, 164, 314, 458, 593, 737, 876,
12822 1004, 1127, 1255, 55, 227, 374, 512, 652, 792, 916, 1040, 1167, 1291, 95,
12823 263, 423, 707, 974, 1225, 19, 335, 616, 900, 1151, 79, 398, 676, 940,
12824 1191, 119, 701, 968, 1219, 13, 328, 608, 892, 1143, 71, 390, 668, 932,
12825 1183, 111,
12826 };
12827
12828
12829#ifdef __GNUC__
12830#pragma GCC diagnostic push
12831#pragma GCC diagnostic ignored "-Woverlength-strings"
12832#endif
12833 static const char AsmStrsRegNamesRaw[] = {
12834 /* 0 */ "r13\000"
12835 /* 4 */ "r14\000"
12836 /* 8 */ "r15\000"
12837};
12838#ifdef __GNUC__
12839#pragma GCC diagnostic pop
12840#endif
12841
12842 static const uint8_t RegAsmOffsetRegNamesRaw[] = {
12843 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 4,
12844 8, 3, 0, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12845 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12846 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12847 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12848 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12849 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12850 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12851 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12852 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12853 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12854 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12855 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12856 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12857 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12858 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12859 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12860 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12861 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12862 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12863 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12864 3, 3,
12865 };
12866
12867 switch(AltIdx) {
12868 default: llvm_unreachable("Invalid register alt name index!");
12869 case ARM::NoRegAltName:
12870 assert(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) &&
12871 "Invalid alt name index for register!");
12872 return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
12873 case ARM::RegNamesRaw:
12874 if (!*(AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1]))
12875 return getRegisterName(Reg: RegNo, AltIdx: ARM::NoRegAltName);
12876 return AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1];
12877 }
12878}
12879
12880#ifdef PRINT_ALIAS_INSTR
12881#undef PRINT_ALIAS_INSTR
12882
12883bool ARMInstPrinter::printAliasInstr(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &OS) {
12884 static const PatternsForOpcode OpToPatterns[] = {
12885 {.Opcode: ARM::DSB, .PatternStart: 0, .NumPatterns: 3 },
12886 {.Opcode: ARM::HINT, .PatternStart: 3, .NumPatterns: 9 },
12887 {.Opcode: ARM::MVE_VMLADAVas16, .PatternStart: 12, .NumPatterns: 1 },
12888 {.Opcode: ARM::MVE_VMLADAVas32, .PatternStart: 13, .NumPatterns: 1 },
12889 {.Opcode: ARM::MVE_VMLADAVas8, .PatternStart: 14, .NumPatterns: 1 },
12890 {.Opcode: ARM::MVE_VMLADAVau16, .PatternStart: 15, .NumPatterns: 1 },
12891 {.Opcode: ARM::MVE_VMLADAVau32, .PatternStart: 16, .NumPatterns: 1 },
12892 {.Opcode: ARM::MVE_VMLADAVau8, .PatternStart: 17, .NumPatterns: 1 },
12893 {.Opcode: ARM::MVE_VMLADAVs16, .PatternStart: 18, .NumPatterns: 1 },
12894 {.Opcode: ARM::MVE_VMLADAVs32, .PatternStart: 19, .NumPatterns: 1 },
12895 {.Opcode: ARM::MVE_VMLADAVs8, .PatternStart: 20, .NumPatterns: 1 },
12896 {.Opcode: ARM::MVE_VMLADAVu16, .PatternStart: 21, .NumPatterns: 1 },
12897 {.Opcode: ARM::MVE_VMLADAVu32, .PatternStart: 22, .NumPatterns: 1 },
12898 {.Opcode: ARM::MVE_VMLADAVu8, .PatternStart: 23, .NumPatterns: 1 },
12899 {.Opcode: ARM::MVE_VMLALDAVas16, .PatternStart: 24, .NumPatterns: 1 },
12900 {.Opcode: ARM::MVE_VMLALDAVas32, .PatternStart: 25, .NumPatterns: 1 },
12901 {.Opcode: ARM::MVE_VMLALDAVau16, .PatternStart: 26, .NumPatterns: 1 },
12902 {.Opcode: ARM::MVE_VMLALDAVau32, .PatternStart: 27, .NumPatterns: 1 },
12903 {.Opcode: ARM::MVE_VMLALDAVs16, .PatternStart: 28, .NumPatterns: 1 },
12904 {.Opcode: ARM::MVE_VMLALDAVs32, .PatternStart: 29, .NumPatterns: 1 },
12905 {.Opcode: ARM::MVE_VMLALDAVu16, .PatternStart: 30, .NumPatterns: 1 },
12906 {.Opcode: ARM::MVE_VMLALDAVu32, .PatternStart: 31, .NumPatterns: 1 },
12907 {.Opcode: ARM::MVE_VORR, .PatternStart: 32, .NumPatterns: 1 },
12908 {.Opcode: ARM::MVE_VRMLALDAVHas32, .PatternStart: 33, .NumPatterns: 1 },
12909 {.Opcode: ARM::MVE_VRMLALDAVHau32, .PatternStart: 34, .NumPatterns: 1 },
12910 {.Opcode: ARM::MVE_VRMLALDAVHs32, .PatternStart: 35, .NumPatterns: 1 },
12911 {.Opcode: ARM::MVE_VRMLALDAVHu32, .PatternStart: 36, .NumPatterns: 1 },
12912 {.Opcode: ARM::VLLDM, .PatternStart: 37, .NumPatterns: 1 },
12913 {.Opcode: ARM::VLSTM, .PatternStart: 38, .NumPatterns: 1 },
12914 {.Opcode: ARM::t2CSINC, .PatternStart: 39, .NumPatterns: 2 },
12915 {.Opcode: ARM::t2CSINV, .PatternStart: 41, .NumPatterns: 2 },
12916 {.Opcode: ARM::t2CSNEG, .PatternStart: 43, .NumPatterns: 1 },
12917 {.Opcode: ARM::t2DSB, .PatternStart: 44, .NumPatterns: 3 },
12918 {.Opcode: ARM::t2HINT, .PatternStart: 47, .NumPatterns: 13 },
12919 {.Opcode: ARM::t2SUBS_PC_LR, .PatternStart: 60, .NumPatterns: 1 },
12920 {.Opcode: ARM::tHINT, .PatternStart: 61, .NumPatterns: 6 },
12921 };
12922
12923 static const AliasPattern Patterns[] = {
12924 // ARM::DSB - 0
12925 {.AsmStrOffset: 0, .AliasCondStart: 0, .NumOperands: 1, .NumConds: 3 },
12926 {.AsmStrOffset: 5, .AliasCondStart: 3, .NumOperands: 1, .NumConds: 3 },
12927 {.AsmStrOffset: 11, .AliasCondStart: 6, .NumOperands: 1, .NumConds: 3 },
12928 // ARM::HINT - 3
12929 {.AsmStrOffset: 15, .AliasCondStart: 9, .NumOperands: 3, .NumConds: 3 },
12930 {.AsmStrOffset: 23, .AliasCondStart: 12, .NumOperands: 3, .NumConds: 3 },
12931 {.AsmStrOffset: 33, .AliasCondStart: 15, .NumOperands: 3, .NumConds: 3 },
12932 {.AsmStrOffset: 41, .AliasCondStart: 18, .NumOperands: 3, .NumConds: 3 },
12933 {.AsmStrOffset: 49, .AliasCondStart: 21, .NumOperands: 3, .NumConds: 3 },
12934 {.AsmStrOffset: 57, .AliasCondStart: 24, .NumOperands: 3, .NumConds: 3 },
12935 {.AsmStrOffset: 66, .AliasCondStart: 27, .NumOperands: 3, .NumConds: 3 },
12936 {.AsmStrOffset: 74, .AliasCondStart: 30, .NumOperands: 3, .NumConds: 3 },
12937 {.AsmStrOffset: 83, .AliasCondStart: 33, .NumOperands: 3, .NumConds: 4 },
12938 // ARM::MVE_VMLADAVas16 - 12
12939 {.AsmStrOffset: 94, .AliasCondStart: 37, .NumOperands: 7, .NumConds: 6 },
12940 // ARM::MVE_VMLADAVas32 - 13
12941 {.AsmStrOffset: 120, .AliasCondStart: 43, .NumOperands: 7, .NumConds: 6 },
12942 // ARM::MVE_VMLADAVas8 - 14
12943 {.AsmStrOffset: 146, .AliasCondStart: 49, .NumOperands: 7, .NumConds: 6 },
12944 // ARM::MVE_VMLADAVau16 - 15
12945 {.AsmStrOffset: 171, .AliasCondStart: 55, .NumOperands: 7, .NumConds: 6 },
12946 // ARM::MVE_VMLADAVau32 - 16
12947 {.AsmStrOffset: 197, .AliasCondStart: 61, .NumOperands: 7, .NumConds: 6 },
12948 // ARM::MVE_VMLADAVau8 - 17
12949 {.AsmStrOffset: 223, .AliasCondStart: 67, .NumOperands: 7, .NumConds: 6 },
12950 // ARM::MVE_VMLADAVs16 - 18
12951 {.AsmStrOffset: 248, .AliasCondStart: 73, .NumOperands: 6, .NumConds: 5 },
12952 // ARM::MVE_VMLADAVs32 - 19
12953 {.AsmStrOffset: 273, .AliasCondStart: 78, .NumOperands: 6, .NumConds: 5 },
12954 // ARM::MVE_VMLADAVs8 - 20
12955 {.AsmStrOffset: 298, .AliasCondStart: 83, .NumOperands: 6, .NumConds: 5 },
12956 // ARM::MVE_VMLADAVu16 - 21
12957 {.AsmStrOffset: 322, .AliasCondStart: 88, .NumOperands: 6, .NumConds: 5 },
12958 // ARM::MVE_VMLADAVu32 - 22
12959 {.AsmStrOffset: 347, .AliasCondStart: 93, .NumOperands: 6, .NumConds: 5 },
12960 // ARM::MVE_VMLADAVu8 - 23
12961 {.AsmStrOffset: 372, .AliasCondStart: 98, .NumOperands: 6, .NumConds: 5 },
12962 // ARM::MVE_VMLALDAVas16 - 24
12963 {.AsmStrOffset: 396, .AliasCondStart: 103, .NumOperands: 9, .NumConds: 8 },
12964 // ARM::MVE_VMLALDAVas32 - 25
12965 {.AsmStrOffset: 427, .AliasCondStart: 111, .NumOperands: 9, .NumConds: 8 },
12966 // ARM::MVE_VMLALDAVau16 - 26
12967 {.AsmStrOffset: 458, .AliasCondStart: 119, .NumOperands: 9, .NumConds: 8 },
12968 // ARM::MVE_VMLALDAVau32 - 27
12969 {.AsmStrOffset: 489, .AliasCondStart: 127, .NumOperands: 9, .NumConds: 8 },
12970 // ARM::MVE_VMLALDAVs16 - 28
12971 {.AsmStrOffset: 520, .AliasCondStart: 135, .NumOperands: 7, .NumConds: 6 },
12972 // ARM::MVE_VMLALDAVs32 - 29
12973 {.AsmStrOffset: 550, .AliasCondStart: 141, .NumOperands: 7, .NumConds: 6 },
12974 // ARM::MVE_VMLALDAVu16 - 30
12975 {.AsmStrOffset: 580, .AliasCondStart: 147, .NumOperands: 7, .NumConds: 6 },
12976 // ARM::MVE_VMLALDAVu32 - 31
12977 {.AsmStrOffset: 610, .AliasCondStart: 153, .NumOperands: 7, .NumConds: 6 },
12978 // ARM::MVE_VORR - 32
12979 {.AsmStrOffset: 640, .AliasCondStart: 159, .NumOperands: 7, .NumConds: 5 },
12980 // ARM::MVE_VRMLALDAVHas32 - 33
12981 {.AsmStrOffset: 656, .AliasCondStart: 164, .NumOperands: 9, .NumConds: 8 },
12982 // ARM::MVE_VRMLALDAVHau32 - 34
12983 {.AsmStrOffset: 689, .AliasCondStart: 172, .NumOperands: 9, .NumConds: 8 },
12984 // ARM::MVE_VRMLALDAVHs32 - 35
12985 {.AsmStrOffset: 722, .AliasCondStart: 180, .NumOperands: 7, .NumConds: 6 },
12986 // ARM::MVE_VRMLALDAVHu32 - 36
12987 {.AsmStrOffset: 754, .AliasCondStart: 186, .NumOperands: 7, .NumConds: 6 },
12988 // ARM::VLLDM - 37
12989 {.AsmStrOffset: 786, .AliasCondStart: 192, .NumOperands: 4, .NumConds: 6 },
12990 // ARM::VLSTM - 38
12991 {.AsmStrOffset: 799, .AliasCondStart: 198, .NumOperands: 4, .NumConds: 6 },
12992 // ARM::t2CSINC - 39
12993 {.AsmStrOffset: 812, .AliasCondStart: 204, .NumOperands: 4, .NumConds: 4 },
12994 {.AsmStrOffset: 826, .AliasCondStart: 208, .NumOperands: 4, .NumConds: 4 },
12995 // ARM::t2CSINV - 41
12996 {.AsmStrOffset: 844, .AliasCondStart: 212, .NumOperands: 4, .NumConds: 4 },
12997 {.AsmStrOffset: 859, .AliasCondStart: 216, .NumOperands: 4, .NumConds: 4 },
12998 // ARM::t2CSNEG - 43
12999 {.AsmStrOffset: 877, .AliasCondStart: 220, .NumOperands: 4, .NumConds: 4 },
13000 // ARM::t2DSB - 44
13001 {.AsmStrOffset: 0, .AliasCondStart: 224, .NumOperands: 3, .NumConds: 6 },
13002 {.AsmStrOffset: 5, .AliasCondStart: 230, .NumOperands: 3, .NumConds: 6 },
13003 {.AsmStrOffset: 895, .AliasCondStart: 236, .NumOperands: 3, .NumConds: 2 },
13004 // ARM::t2HINT - 47
13005 {.AsmStrOffset: 903, .AliasCondStart: 238, .NumOperands: 3, .NumConds: 3 },
13006 {.AsmStrOffset: 913, .AliasCondStart: 241, .NumOperands: 3, .NumConds: 3 },
13007 {.AsmStrOffset: 925, .AliasCondStart: 244, .NumOperands: 3, .NumConds: 3 },
13008 {.AsmStrOffset: 935, .AliasCondStart: 247, .NumOperands: 3, .NumConds: 3 },
13009 {.AsmStrOffset: 945, .AliasCondStart: 250, .NumOperands: 3, .NumConds: 3 },
13010 {.AsmStrOffset: 955, .AliasCondStart: 253, .NumOperands: 3, .NumConds: 4 },
13011 {.AsmStrOffset: 966, .AliasCondStart: 257, .NumOperands: 3, .NumConds: 4 },
13012 {.AsmStrOffset: 74, .AliasCondStart: 261, .NumOperands: 3, .NumConds: 3 },
13013 {.AsmStrOffset: 976, .AliasCondStart: 264, .NumOperands: 3, .NumConds: 3 },
13014 {.AsmStrOffset: 997, .AliasCondStart: 267, .NumOperands: 3, .NumConds: 3 },
13015 {.AsmStrOffset: 1005, .AliasCondStart: 270, .NumOperands: 3, .NumConds: 3 },
13016 {.AsmStrOffset: 1023, .AliasCondStart: 273, .NumOperands: 3, .NumConds: 3 },
13017 {.AsmStrOffset: 83, .AliasCondStart: 276, .NumOperands: 3, .NumConds: 5 },
13018 // ARM::t2SUBS_PC_LR - 60
13019 {.AsmStrOffset: 1041, .AliasCondStart: 281, .NumOperands: 3, .NumConds: 4 },
13020 // ARM::tHINT - 61
13021 {.AsmStrOffset: 15, .AliasCondStart: 285, .NumOperands: 3, .NumConds: 3 },
13022 {.AsmStrOffset: 23, .AliasCondStart: 288, .NumOperands: 3, .NumConds: 3 },
13023 {.AsmStrOffset: 33, .AliasCondStart: 291, .NumOperands: 3, .NumConds: 3 },
13024 {.AsmStrOffset: 41, .AliasCondStart: 294, .NumOperands: 3, .NumConds: 3 },
13025 {.AsmStrOffset: 49, .AliasCondStart: 297, .NumOperands: 3, .NumConds: 3 },
13026 {.AsmStrOffset: 57, .AliasCondStart: 300, .NumOperands: 3, .NumConds: 4 },
13027 };
13028
13029 static const AliasPatternCond Conds[] = {
13030 // (DSB 0) - 0
13031 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13032 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13033 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13034 // (DSB 4) - 3
13035 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13036 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13037 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13038 // (DSB 12) - 6
13039 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(12)},
13040 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13041 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDFB},
13042 // (HINT 0, pred:$p) - 9
13043 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13044 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13045 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13046 // (HINT 1, pred:$p) - 12
13047 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
13048 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13049 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13050 // (HINT 2, pred:$p) - 15
13051 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
13052 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13053 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13054 // (HINT 3, pred:$p) - 18
13055 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
13056 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13057 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13058 // (HINT 4, pred:$p) - 21
13059 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13060 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13061 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13062 // (HINT 5, pred:$p) - 24
13063 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
13064 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13065 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13066 // (HINT 16, pred:$p) - 27
13067 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(16)},
13068 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13069 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureRAS},
13070 // (HINT 20, pred:$p) - 30
13071 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(20)},
13072 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13073 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13074 // (HINT 22, pred:$p) - 33
13075 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(22)},
13076 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13077 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13078 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureCLRBHB},
13079 // (MVE_VMLADAVas16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 37
13080 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13081 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13082 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13083 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13084 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13085 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13086 // (MVE_VMLADAVas32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 43
13087 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13088 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13089 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13090 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13091 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13092 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13093 // (MVE_VMLADAVas8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 49
13094 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13095 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13096 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13097 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13098 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13099 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13100 // (MVE_VMLADAVau16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 55
13101 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13102 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13103 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13104 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13105 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13106 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13107 // (MVE_VMLADAVau32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 61
13108 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13109 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13110 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13111 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13112 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13113 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13114 // (MVE_VMLADAVau8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 67
13115 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13116 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13117 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13118 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13119 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13120 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13121 // (MVE_VMLADAVs16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 73
13122 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13123 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13124 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13125 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13126 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13127 // (MVE_VMLADAVs32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 78
13128 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13129 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13130 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13131 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13132 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13133 // (MVE_VMLADAVs8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 83
13134 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13135 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13136 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13137 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13138 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13139 // (MVE_VMLADAVu16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 88
13140 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13141 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13142 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13143 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13144 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13145 // (MVE_VMLADAVu32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 93
13146 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13147 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13148 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13149 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13150 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13151 // (MVE_VMLADAVu8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 98
13152 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13153 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13154 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13155 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13156 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13157 // (MVE_VMLALDAVas16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 103
13158 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13159 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13160 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13161 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13162 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13163 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13164 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13165 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13166 // (MVE_VMLALDAVas32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 111
13167 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13168 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13169 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13170 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13171 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13172 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13173 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13174 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13175 // (MVE_VMLALDAVau16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 119
13176 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13177 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13178 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13179 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13180 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13181 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13182 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13183 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13184 // (MVE_VMLALDAVau32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 127
13185 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13186 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13187 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13188 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13189 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13190 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13191 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13192 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13193 // (MVE_VMLALDAVs16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 135
13194 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13195 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13196 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13197 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13198 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13199 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13200 // (MVE_VMLALDAVs32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 141
13201 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13202 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13203 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13204 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13205 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13206 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13207 // (MVE_VMLALDAVu16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 147
13208 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13209 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13210 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13211 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13212 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13213 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13214 // (MVE_VMLALDAVu32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 153
13215 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13216 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13217 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13218 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13219 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13220 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13221 // (MVE_VORR MQPR:$Qd, MQPR:$Qm, MQPR:$Qm, vpred_r:$vp) - 159
13222 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13223 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13224 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13225 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13226 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13227 // (MVE_VRMLALDAVHas32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 164
13228 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13229 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13230 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13231 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13232 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13233 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13234 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13235 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13236 // (MVE_VRMLALDAVHau32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 172
13237 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13238 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13239 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13240 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13241 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13242 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13243 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13244 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13245 // (MVE_VRMLALDAVHs32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 180
13246 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13247 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13248 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13249 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13250 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13251 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13252 // (MVE_VRMLALDAVHu32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 186
13253 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13254 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13255 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13256 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13257 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13258 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13259 // (VLLDM GPRnopc:$Rn, pred:$p, 0) - 192
13260 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRnopcRegClassID},
13261 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13262 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13263 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13264 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8MMainlineOps},
13265 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::Feature8MSecExt},
13266 // (VLSTM GPRnopc:$Rn, pred:$p, 0) - 198
13267 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRnopcRegClassID},
13268 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13269 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13270 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13271 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8MMainlineOps},
13272 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::Feature8MSecExt},
13273 // (t2CSINC rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 204
13274 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13275 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13276 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13277 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13278 // (t2CSINC rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 208
13279 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13280 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13281 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13282 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13283 // (t2CSINV rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 212
13284 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13285 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13286 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13287 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13288 // (t2CSINV rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 216
13289 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13290 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13291 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13292 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13293 // (t2CSNEG rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 220
13294 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13295 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13296 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13297 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13298 // (t2DSB 0, (pred 14, zero_reg)) - 224
13299 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13300 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(14)},
13301 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::NoRegister},
13302 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13303 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13304 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13305 // (t2DSB 4, (pred 14, zero_reg)) - 230
13306 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13307 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(14)},
13308 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::NoRegister},
13309 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13310 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13311 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13312 // (t2DSB 12, pred:$p) - 236
13313 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(12)},
13314 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDFB},
13315 // (t2HINT 0, pred:$p) - 238
13316 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13317 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13318 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13319 // (t2HINT 1, pred:$p) - 241
13320 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
13321 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13322 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13323 // (t2HINT 2, pred:$p) - 244
13324 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
13325 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13326 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13327 // (t2HINT 3, pred:$p) - 247
13328 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
13329 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13330 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13331 // (t2HINT 4, pred:$p) - 250
13332 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13333 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13334 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13335 // (t2HINT 5, pred:$p) - 253
13336 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
13337 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13338 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13339 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13340 // (t2HINT 16, pred:$p) - 257
13341 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(16)},
13342 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13343 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13344 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureRAS},
13345 // (t2HINT 20, pred:$p) - 261
13346 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(20)},
13347 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13348 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13349 // (t2HINT 13, pred:$p) - 264
13350 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(13)},
13351 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13352 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13353 // (t2HINT 15, pred:$p) - 267
13354 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(15)},
13355 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13356 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13357 // (t2HINT 29, pred:$p) - 270
13358 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(29)},
13359 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13360 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13361 // (t2HINT 45, pred:$p) - 273
13362 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(45)},
13363 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13364 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13365 // (t2HINT 22, pred:$p) - 276
13366 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(22)},
13367 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13368 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13369 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13370 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureCLRBHB},
13371 // (t2SUBS_PC_LR 0, pred:$p) - 281
13372 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13373 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13374 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13375 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureVirtualization},
13376 // (tHINT 0, pred:$p) - 285
13377 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13378 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13379 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13380 // (tHINT 1, pred:$p) - 288
13381 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
13382 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13383 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13384 // (tHINT 2, pred:$p) - 291
13385 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
13386 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13387 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13388 // (tHINT 3, pred:$p) - 294
13389 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
13390 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13391 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13392 // (tHINT 4, pred:$p) - 297
13393 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13394 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13395 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13396 // (tHINT 5, pred:$p) - 300
13397 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
13398 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13399 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13400 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13401 };
13402
13403 static const char AsmStrings[] =
13404 /* 0 */ "ssbb\0"
13405 /* 5 */ "pssbb\0"
13406 /* 11 */ "dfb\0"
13407 /* 15 */ "nop$\xFF\x02\x01\0"
13408 /* 23 */ "yield$\xFF\x02\x01\0"
13409 /* 33 */ "wfe$\xFF\x02\x01\0"
13410 /* 41 */ "wfi$\xFF\x02\x01\0"
13411 /* 49 */ "sev$\xFF\x02\x01\0"
13412 /* 57 */ "sevl$\xFF\x02\x01\0"
13413 /* 66 */ "esb$\xFF\x02\x01\0"
13414 /* 74 */ "csdb$\xFF\x02\x01\0"
13415 /* 83 */ "clrbhb$\xFF\x02\x01\0"
13416 /* 94 */ "vmlava$\xFF\x05\x02.s16 $\x01, $\x03, $\x04\0"
13417 /* 120 */ "vmlava$\xFF\x05\x02.s32 $\x01, $\x03, $\x04\0"
13418 /* 146 */ "vmlava$\xFF\x05\x02.s8 $\x01, $\x03, $\x04\0"
13419 /* 171 */ "vmlava$\xFF\x05\x02.u16 $\x01, $\x03, $\x04\0"
13420 /* 197 */ "vmlava$\xFF\x05\x02.u32 $\x01, $\x03, $\x04\0"
13421 /* 223 */ "vmlava$\xFF\x05\x02.u8 $\x01, $\x03, $\x04\0"
13422 /* 248 */ "vmlav$\xFF\x04\x02.s16 $\x01, $\x02, $\x03\0"
13423 /* 273 */ "vmlav$\xFF\x04\x02.s32 $\x01, $\x02, $\x03\0"
13424 /* 298 */ "vmlav$\xFF\x04\x02.s8 $\x01, $\x02, $\x03\0"
13425 /* 322 */ "vmlav$\xFF\x04\x02.u16 $\x01, $\x02, $\x03\0"
13426 /* 347 */ "vmlav$\xFF\x04\x02.u32 $\x01, $\x02, $\x03\0"
13427 /* 372 */ "vmlav$\xFF\x04\x02.u8 $\x01, $\x02, $\x03\0"
13428 /* 396 */ "vmlalva$\xFF\x07\x02.s16 $\x01, $\x02, $\x05, $\x06\0"
13429 /* 427 */ "vmlalva$\xFF\x07\x02.s32 $\x01, $\x02, $\x05, $\x06\0"
13430 /* 458 */ "vmlalva$\xFF\x07\x02.u16 $\x01, $\x02, $\x05, $\x06\0"
13431 /* 489 */ "vmlalva$\xFF\x07\x02.u32 $\x01, $\x02, $\x05, $\x06\0"
13432 /* 520 */ "vmlalv$\xFF\x05\x02.s16 $\x01, $\x02, $\x03, $\x04\0"
13433 /* 550 */ "vmlalv$\xFF\x05\x02.s32 $\x01, $\x02, $\x03, $\x04\0"
13434 /* 580 */ "vmlalv$\xFF\x05\x02.u16 $\x01, $\x02, $\x03, $\x04\0"
13435 /* 610 */ "vmlalv$\xFF\x05\x02.u32 $\x01, $\x02, $\x03, $\x04\0"
13436 /* 640 */ "vmov$\xFF\x04\x02 $\x01, $\x02\0"
13437 /* 656 */ "vrmlalvha$\xFF\x07\x02.s32 $\x01, $\x02, $\x05, $\x06\0"
13438 /* 689 */ "vrmlalvha$\xFF\x07\x02.u32 $\x01, $\x02, $\x05, $\x06\0"
13439 /* 722 */ "vrmlalvh$\xFF\x05\x02.s32 $\x01, $\x02, $\x03, $\x04\0"
13440 /* 754 */ "vrmlalvh$\xFF\x05\x02.u32 $\x01, $\x02, $\x03, $\x04\0"
13441 /* 786 */ "vlldm$\xFF\x02\x01 $\x01\0"
13442 /* 799 */ "vlstm$\xFF\x02\x01 $\x01\0"
13443 /* 812 */ "cset $\x01, $\xFF\x04\x03\0"
13444 /* 826 */ "cinc $\x01, $\x02, $\xFF\x04\x03\0"
13445 /* 844 */ "csetm $\x01, $\xFF\x04\x03\0"
13446 /* 859 */ "cinv $\x01, $\x02, $\xFF\x04\x03\0"
13447 /* 877 */ "cneg $\x01, $\x02, $\xFF\x04\x03\0"
13448 /* 895 */ "dfb$\xFF\x02\x01\0"
13449 /* 903 */ "nop$\xFF\x02\x01.w\0"
13450 /* 913 */ "yield$\xFF\x02\x01.w\0"
13451 /* 925 */ "wfe$\xFF\x02\x01.w\0"
13452 /* 935 */ "wfi$\xFF\x02\x01.w\0"
13453 /* 945 */ "sev$\xFF\x02\x01.w\0"
13454 /* 955 */ "sevl$\xFF\x02\x01.w\0"
13455 /* 966 */ "esb$\xFF\x02\x01.w\0"
13456 /* 976 */ "pacbti$\xFF\x02\x01 r12,lr,sp\0"
13457 /* 997 */ "bti$\xFF\x02\x01\0"
13458 /* 1005 */ "pac$\xFF\x02\x01 r12,lr,sp\0"
13459 /* 1023 */ "aut$\xFF\x02\x01 r12,lr,sp\0"
13460 /* 1041 */ "eret$\xFF\x02\x01\0"
13461 ;
13462
13463#ifndef NDEBUG
13464 static struct SortCheck {
13465 SortCheck(ArrayRef<PatternsForOpcode> OpToPatterns) {
13466 assert(std::is_sorted(
13467 OpToPatterns.begin(), OpToPatterns.end(),
13468 [](const PatternsForOpcode &L, const PatternsForOpcode &R) {
13469 return L.Opcode < R.Opcode;
13470 }) &&
13471 "tablegen failed to sort opcode patterns");
13472 }
13473 } sortCheckVar(OpToPatterns);
13474#endif
13475
13476 AliasMatchingData M {
13477 .OpToPatterns: ArrayRef(OpToPatterns),
13478 .Patterns: ArrayRef(Patterns),
13479 .PatternConds: ArrayRef(Conds),
13480 .AsmStrings: StringRef(AsmStrings, std::size(AsmStrings)),
13481 .ValidateMCOperand: nullptr,
13482 };
13483 const char *AsmString = matchAliasPatterns(MI, STI: &STI, M);
13484 if (!AsmString) return false;
13485
13486 unsigned I = 0;
13487 while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
13488 AsmString[I] != '$' && AsmString[I] != '\0')
13489 ++I;
13490 OS << '\t' << StringRef(AsmString, I);
13491 if (AsmString[I] != '\0') {
13492 if (AsmString[I] == ' ' || AsmString[I] == '\t') {
13493 OS << '\t';
13494 ++I;
13495 }
13496 do {
13497 if (AsmString[I] == '$') {
13498 ++I;
13499 if (AsmString[I] == (char)0xff) {
13500 ++I;
13501 int OpIdx = AsmString[I++] - 1;
13502 int PrintMethodIdx = AsmString[I++] - 1;
13503 printCustomAliasOperand(MI, Address, OpIdx, PrintMethodIdx, STI, O&: OS);
13504 } else
13505 printOperand(MI, OpNo: unsigned(AsmString[I++]) - 1, STI, O&: OS);
13506 } else {
13507 OS << AsmString[I++];
13508 }
13509 } while (AsmString[I] != '\0');
13510 }
13511
13512 return true;
13513}
13514
13515void ARMInstPrinter::printCustomAliasOperand(
13516 const MCInst *MI, uint64_t Address, unsigned OpIdx,
13517 unsigned PrintMethodIdx,
13518 const MCSubtargetInfo &STI,
13519 raw_ostream &OS) {
13520 switch (PrintMethodIdx) {
13521 default:
13522 llvm_unreachable("Unknown PrintMethod kind");
13523 break;
13524 case 0:
13525 printPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13526 break;
13527 case 1:
13528 printVPTPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13529 break;
13530 case 2:
13531 printMandatoryInvertedPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13532 break;
13533 }
13534}
13535
13536#endif // PRINT_ALIAS_INSTR
13537