1/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2|* *|
3|* Assembly Writer Source Fragment *|
4|* *|
5|* Automatically generated file, do not edit! *|
6|* From: ARM.td *|
7|* *|
8\*===----------------------------------------------------------------------===*/
9
10/// getMnemonic - This method is automatically generated by tablegen
11/// from the instruction set description.
12std::pair<const char *, uint64_t>
13ARMInstPrinter::getMnemonic(const MCInst &MI) const {
14
15#ifdef __GNUC__
16#pragma GCC diagnostic push
17#pragma GCC diagnostic ignored "-Woverlength-strings"
18#endif
19 static const char AsmStrs[] = {
20 /* 0 */ "vcx1\t\000"
21 /* 6 */ "vld20.32\t\000"
22 /* 16 */ "vst20.32\t\000"
23 /* 26 */ "vld40.32\t\000"
24 /* 36 */ "vst40.32\t\000"
25 /* 46 */ "sha1su0.32\t\000"
26 /* 58 */ "sha256su0.32\t\000"
27 /* 72 */ "vld21.32\t\000"
28 /* 82 */ "vst21.32\t\000"
29 /* 92 */ "vld41.32\t\000"
30 /* 102 */ "vst41.32\t\000"
31 /* 112 */ "sha1su1.32\t\000"
32 /* 124 */ "sha256su1.32\t\000"
33 /* 138 */ "vld42.32\t\000"
34 /* 148 */ "vst42.32\t\000"
35 /* 158 */ "sha256h2.32\t\000"
36 /* 171 */ "vld43.32\t\000"
37 /* 181 */ "vst43.32\t\000"
38 /* 191 */ "sha1c.32\t\000"
39 /* 201 */ "sha1h.32\t\000"
40 /* 211 */ "sha256h.32\t\000"
41 /* 223 */ "sha1m.32\t\000"
42 /* 233 */ "sha1p.32\t\000"
43 /* 243 */ "dlstp.32\t\000"
44 /* 253 */ "wlstp.32\t\000"
45 /* 263 */ "vcvta.s32.f32\t\000"
46 /* 278 */ "vcvtm.s32.f32\t\000"
47 /* 293 */ "vcvtn.s32.f32\t\000"
48 /* 308 */ "vcvtp.s32.f32\t\000"
49 /* 323 */ "vcvta.u32.f32\t\000"
50 /* 338 */ "vcvtm.u32.f32\t\000"
51 /* 353 */ "vcvtn.u32.f32\t\000"
52 /* 368 */ "vcvtp.u32.f32\t\000"
53 /* 383 */ "vcmla.f32\t\000"
54 /* 394 */ "vrinta.f32\t\000"
55 /* 406 */ "vcadd.f32\t\000"
56 /* 417 */ "vselge.f32\t\000"
57 /* 429 */ "vminnm.f32\t\000"
58 /* 441 */ "vmaxnm.f32\t\000"
59 /* 453 */ "vrintm.f32\t\000"
60 /* 465 */ "vrintn.f32\t\000"
61 /* 477 */ "vrintp.f32\t\000"
62 /* 489 */ "vseleq.f32\t\000"
63 /* 501 */ "vselvs.f32\t\000"
64 /* 513 */ "vselgt.f32\t\000"
65 /* 525 */ "vrintx.f32\t\000"
66 /* 537 */ "vrintz.f32\t\000"
67 /* 549 */ "ldc2\t\000"
68 /* 555 */ "mrc2\t\000"
69 /* 561 */ "mrrc2\t\000"
70 /* 568 */ "stc2\t\000"
71 /* 574 */ "cdp2\t\000"
72 /* 580 */ "mcr2\t\000"
73 /* 586 */ "mcrr2\t\000"
74 /* 593 */ "vcx2\t\000"
75 /* 599 */ "vcx3\t\000"
76 /* 605 */ "dlstp.64\t\000"
77 /* 615 */ "wlstp.64\t\000"
78 /* 625 */ "vcvta.s32.f64\t\000"
79 /* 640 */ "vcvtm.s32.f64\t\000"
80 /* 655 */ "vcvtn.s32.f64\t\000"
81 /* 670 */ "vcvtp.s32.f64\t\000"
82 /* 685 */ "vcvta.u32.f64\t\000"
83 /* 700 */ "vcvtm.u32.f64\t\000"
84 /* 715 */ "vcvtn.u32.f64\t\000"
85 /* 730 */ "vcvtp.u32.f64\t\000"
86 /* 745 */ "vrinta.f64\t\000"
87 /* 757 */ "vselge.f64\t\000"
88 /* 769 */ "vminnm.f64\t\000"
89 /* 781 */ "vmaxnm.f64\t\000"
90 /* 793 */ "vrintm.f64\t\000"
91 /* 805 */ "vrintn.f64\t\000"
92 /* 817 */ "vrintp.f64\t\000"
93 /* 829 */ "vseleq.f64\t\000"
94 /* 841 */ "vselvs.f64\t\000"
95 /* 853 */ "vselgt.f64\t\000"
96 /* 865 */ "vmull.p64\t\000"
97 /* 876 */ "vld20.16\t\000"
98 /* 886 */ "vst20.16\t\000"
99 /* 896 */ "vld40.16\t\000"
100 /* 906 */ "vst40.16\t\000"
101 /* 916 */ "vld21.16\t\000"
102 /* 926 */ "vst21.16\t\000"
103 /* 936 */ "vld41.16\t\000"
104 /* 946 */ "vst41.16\t\000"
105 /* 956 */ "vld42.16\t\000"
106 /* 966 */ "vst42.16\t\000"
107 /* 976 */ "vld43.16\t\000"
108 /* 986 */ "vst43.16\t\000"
109 /* 996 */ "dlstp.16\t\000"
110 /* 1006 */ "wlstp.16\t\000"
111 /* 1016 */ "vcvta.s32.f16\t\000"
112 /* 1031 */ "vcvtm.s32.f16\t\000"
113 /* 1046 */ "vcvtn.s32.f16\t\000"
114 /* 1061 */ "vcvtp.s32.f16\t\000"
115 /* 1076 */ "vcvta.u32.f16\t\000"
116 /* 1091 */ "vcvtm.u32.f16\t\000"
117 /* 1106 */ "vcvtn.u32.f16\t\000"
118 /* 1121 */ "vcvtp.u32.f16\t\000"
119 /* 1136 */ "vcvta.s16.f16\t\000"
120 /* 1151 */ "vcvtm.s16.f16\t\000"
121 /* 1166 */ "vcvtn.s16.f16\t\000"
122 /* 1181 */ "vcvtp.s16.f16\t\000"
123 /* 1196 */ "vcvta.u16.f16\t\000"
124 /* 1211 */ "vcvtm.u16.f16\t\000"
125 /* 1226 */ "vcvtn.u16.f16\t\000"
126 /* 1241 */ "vcvtp.u16.f16\t\000"
127 /* 1256 */ "vcmla.f16\t\000"
128 /* 1267 */ "vrinta.f16\t\000"
129 /* 1279 */ "vcadd.f16\t\000"
130 /* 1290 */ "vselge.f16\t\000"
131 /* 1302 */ "vfmal.f16\t\000"
132 /* 1313 */ "vfmsl.f16\t\000"
133 /* 1324 */ "vminnm.f16\t\000"
134 /* 1336 */ "vmaxnm.f16\t\000"
135 /* 1348 */ "vrintm.f16\t\000"
136 /* 1360 */ "vrintn.f16\t\000"
137 /* 1372 */ "vrintp.f16\t\000"
138 /* 1384 */ "vseleq.f16\t\000"
139 /* 1396 */ "vins.f16\t\000"
140 /* 1406 */ "vselvs.f16\t\000"
141 /* 1418 */ "vselgt.f16\t\000"
142 /* 1430 */ "vrintx.f16\t\000"
143 /* 1442 */ "vmovx.f16\t\000"
144 /* 1453 */ "vrintz.f16\t\000"
145 /* 1465 */ "vmmla.bf16\t\000"
146 /* 1477 */ "vfmab.bf16\t\000"
147 /* 1489 */ "vfmat.bf16\t\000"
148 /* 1501 */ "vdot.bf16\t\000"
149 /* 1512 */ "vld20.8\t\000"
150 /* 1521 */ "vst20.8\t\000"
151 /* 1530 */ "vld40.8\t\000"
152 /* 1539 */ "vst40.8\t\000"
153 /* 1548 */ "vld21.8\t\000"
154 /* 1557 */ "vst21.8\t\000"
155 /* 1566 */ "vld41.8\t\000"
156 /* 1575 */ "vst41.8\t\000"
157 /* 1584 */ "vld42.8\t\000"
158 /* 1593 */ "vst42.8\t\000"
159 /* 1602 */ "vld43.8\t\000"
160 /* 1611 */ "vst43.8\t\000"
161 /* 1620 */ "aesimc.8\t\000"
162 /* 1630 */ "aesmc.8\t\000"
163 /* 1639 */ "aesd.8\t\000"
164 /* 1647 */ "aese.8\t\000"
165 /* 1655 */ "dlstp.8\t\000"
166 /* 1664 */ "wlstp.8\t\000"
167 /* 1673 */ "vusmmla.s8\t\000"
168 /* 1685 */ "vsmmla.s8\t\000"
169 /* 1696 */ "vusdot.s8\t\000"
170 /* 1707 */ "vsdot.s8\t\000"
171 /* 1717 */ "vummla.u8\t\000"
172 /* 1728 */ "vsudot.u8\t\000"
173 /* 1739 */ "vudot.u8\t\000"
174 /* 1749 */ "vcx1a\t\000"
175 /* 1756 */ "vcx2a\t\000"
176 /* 1763 */ "vcx3a\t\000"
177 /* 1770 */ "rfeda\t\000"
178 /* 1777 */ "rfeia\t\000"
179 /* 1784 */ "crc32b\t\000"
180 /* 1792 */ "crc32cb\t\000"
181 /* 1801 */ "rfedb\t\000"
182 /* 1808 */ "rfeib\t\000"
183 /* 1815 */ "dmb\t\000"
184 /* 1820 */ "dsb\t\000"
185 /* 1825 */ "isb\t\000"
186 /* 1830 */ "tsb\t\000"
187 /* 1835 */ "csinc\t\000"
188 /* 1842 */ "hvc\t\000"
189 /* 1847 */ "cx1d\t\000"
190 /* 1853 */ "cx2d\t\000"
191 /* 1859 */ "cx3d\t\000"
192 /* 1865 */ "pld\t\000"
193 /* 1870 */ "setend\t\000"
194 /* 1878 */ "le\t\000"
195 /* 1882 */ "udf\t\000"
196 /* 1887 */ "csneg\t\000"
197 /* 1894 */ "crc32h\t\000"
198 /* 1902 */ "crc32ch\t\000"
199 /* 1911 */ "pli\t\000"
200 /* 1916 */ "bti\t\000"
201 /* 1921 */ "ldc2l\t\000"
202 /* 1928 */ "stc2l\t\000"
203 /* 1935 */ "bl\t\000"
204 /* 1939 */ "bfcsel\t\000"
205 /* 1947 */ "setpan\t\000"
206 /* 1955 */ "letp\t\000"
207 /* 1961 */ "dls\t\000"
208 /* 1966 */ "wls\t\000"
209 /* 1971 */ "cps\t\000"
210 /* 1976 */ "movs\t\000"
211 /* 1982 */ "hlt\t\000"
212 /* 1987 */ "bkpt\t\000"
213 /* 1993 */ "csinv\t\000"
214 /* 2000 */ "hvc.w\t\000"
215 /* 2007 */ "udf.w\t\000"
216 /* 2014 */ "crc32w\t\000"
217 /* 2022 */ "crc32cw\t\000"
218 /* 2031 */ "pldw\t\000"
219 /* 2037 */ "bx\t\000"
220 /* 2041 */ "blx\t\000"
221 /* 2046 */ "cbz\t\000"
222 /* 2051 */ "cbnz\t\000"
223 /* 2057 */ "srsda\tsp!, \000"
224 /* 2069 */ "srsia\tsp!, \000"
225 /* 2081 */ "srsdb\tsp!, \000"
226 /* 2093 */ "srsib\tsp!, \000"
227 /* 2105 */ "srsda\tsp, \000"
228 /* 2116 */ "srsia\tsp, \000"
229 /* 2127 */ "srsdb\tsp, \000"
230 /* 2138 */ "srsib\tsp, \000"
231 /* 2149 */ "# XRay Function Patchable RET.\000"
232 /* 2180 */ "# XRay Typed Event Log.\000"
233 /* 2204 */ "# XRay Custom Event Log.\000"
234 /* 2229 */ "# XRay Function Enter.\000"
235 /* 2252 */ "# XRay Tail Call Exit.\000"
236 /* 2275 */ "# XRay Function Exit.\000"
237 /* 2297 */ "__brkdiv0\000"
238 /* 2307 */ "vld1\000"
239 /* 2312 */ "dcps1\000"
240 /* 2318 */ "vst1\000"
241 /* 2323 */ "vcx1\000"
242 /* 2328 */ "vrev32\000"
243 /* 2335 */ "ldc2\000"
244 /* 2340 */ "mrc2\000"
245 /* 2345 */ "mrrc2\000"
246 /* 2351 */ "stc2\000"
247 /* 2356 */ "vld2\000"
248 /* 2361 */ "cdp2\000"
249 /* 2366 */ "mcr2\000"
250 /* 2371 */ "mcrr2\000"
251 /* 2377 */ "dcps2\000"
252 /* 2383 */ "vst2\000"
253 /* 2388 */ "vcx2\000"
254 /* 2393 */ "vld3\000"
255 /* 2398 */ "dcps3\000"
256 /* 2404 */ "vst3\000"
257 /* 2409 */ "vcx3\000"
258 /* 2414 */ "vrev64\000"
259 /* 2421 */ "vld4\000"
260 /* 2426 */ "vst4\000"
261 /* 2431 */ "sxtab16\000"
262 /* 2439 */ "uxtab16\000"
263 /* 2447 */ "sxtb16\000"
264 /* 2454 */ "uxtb16\000"
265 /* 2461 */ "shsub16\000"
266 /* 2469 */ "uhsub16\000"
267 /* 2477 */ "uqsub16\000"
268 /* 2485 */ "ssub16\000"
269 /* 2492 */ "usub16\000"
270 /* 2499 */ "shadd16\000"
271 /* 2507 */ "uhadd16\000"
272 /* 2515 */ "uqadd16\000"
273 /* 2523 */ "sadd16\000"
274 /* 2530 */ "uadd16\000"
275 /* 2537 */ "ssat16\000"
276 /* 2544 */ "usat16\000"
277 /* 2551 */ "vrev16\000"
278 /* 2558 */ "usada8\000"
279 /* 2565 */ "shsub8\000"
280 /* 2572 */ "uhsub8\000"
281 /* 2579 */ "uqsub8\000"
282 /* 2586 */ "ssub8\000"
283 /* 2592 */ "usub8\000"
284 /* 2598 */ "usad8\000"
285 /* 2604 */ "shadd8\000"
286 /* 2611 */ "uhadd8\000"
287 /* 2618 */ "uqadd8\000"
288 /* 2625 */ "sadd8\000"
289 /* 2631 */ "uadd8\000"
290 /* 2637 */ "LIFETIME_END\000"
291 /* 2650 */ "PSEUDO_PROBE\000"
292 /* 2663 */ "BUNDLE\000"
293 /* 2670 */ "FAKE_USE\000"
294 /* 2679 */ "DBG_VALUE\000"
295 /* 2689 */ "DBG_INSTR_REF\000"
296 /* 2703 */ "DBG_PHI\000"
297 /* 2711 */ "DBG_LABEL\000"
298 /* 2721 */ "LIFETIME_START\000"
299 /* 2736 */ "DBG_VALUE_LIST\000"
300 /* 2751 */ "vcx1a\000"
301 /* 2757 */ "vcx2a\000"
302 /* 2763 */ "vcx3a\000"
303 /* 2769 */ "vaba\000"
304 /* 2774 */ "cx1da\000"
305 /* 2780 */ "cx2da\000"
306 /* 2786 */ "cx3da\000"
307 /* 2792 */ "lda\000"
308 /* 2796 */ "ldmda\000"
309 /* 2802 */ "stmda\000"
310 /* 2808 */ "vrmlaldavha\000"
311 /* 2820 */ "vrmlsldavha\000"
312 /* 2832 */ "rfeia\000"
313 /* 2838 */ "vldmia\000"
314 /* 2845 */ "vstmia\000"
315 /* 2852 */ "srsia\000"
316 /* 2858 */ "vcmla\000"
317 /* 2864 */ "smmla\000"
318 /* 2870 */ "vnmla\000"
319 /* 2876 */ "vmla\000"
320 /* 2881 */ "vfma\000"
321 /* 2886 */ "vfnma\000"
322 /* 2892 */ "vminnma\000"
323 /* 2900 */ "vmaxnma\000"
324 /* 2908 */ "vmina\000"
325 /* 2914 */ "vrsra\000"
326 /* 2920 */ "vsra\000"
327 /* 2925 */ "vrinta\000"
328 /* 2932 */ "tta\000"
329 /* 2936 */ "vcvta\000"
330 /* 2942 */ "vmladava\000"
331 /* 2951 */ "vmlaldava\000"
332 /* 2961 */ "vmlsldava\000"
333 /* 2971 */ "vmlsdava\000"
334 /* 2980 */ "vaddva\000"
335 /* 2987 */ "vaddlva\000"
336 /* 2995 */ "vmaxa\000"
337 /* 3001 */ "ldab\000"
338 /* 3006 */ "sxtab\000"
339 /* 3012 */ "uxtab\000"
340 /* 3018 */ "smlabb\000"
341 /* 3025 */ "smlalbb\000"
342 /* 3033 */ "smulbb\000"
343 /* 3040 */ "tbb\000"
344 /* 3044 */ "rfedb\000"
345 /* 3050 */ "vldmdb\000"
346 /* 3057 */ "vstmdb\000"
347 /* 3064 */ "srsdb\000"
348 /* 3070 */ "ldmib\000"
349 /* 3076 */ "stmib\000"
350 /* 3082 */ "vshllb\000"
351 /* 3089 */ "vqdmullb\000"
352 /* 3098 */ "vmullb\000"
353 /* 3105 */ "stlb\000"
354 /* 3110 */ "vmovlb\000"
355 /* 3117 */ "dmb\000"
356 /* 3121 */ "vqshrnb\000"
357 /* 3129 */ "vqrshrnb\000"
358 /* 3138 */ "vrshrnb\000"
359 /* 3146 */ "vshrnb\000"
360 /* 3153 */ "vqshrunb\000"
361 /* 3162 */ "vqrshrunb\000"
362 /* 3172 */ "vqmovunb\000"
363 /* 3181 */ "vqmovnb\000"
364 /* 3189 */ "vmovnb\000"
365 /* 3196 */ "swpb\000"
366 /* 3201 */ "vldrb\000"
367 /* 3207 */ "vstrb\000"
368 /* 3213 */ "dsb\000"
369 /* 3217 */ "isb\000"
370 /* 3221 */ "ldrsb\000"
371 /* 3227 */ "tsb\000"
372 /* 3231 */ "smlatb\000"
373 /* 3238 */ "pkhtb\000"
374 /* 3244 */ "smlaltb\000"
375 /* 3252 */ "smultb\000"
376 /* 3259 */ "vcvtb\000"
377 /* 3265 */ "sxtb\000"
378 /* 3270 */ "uxtb\000"
379 /* 3275 */ "qdsub\000"
380 /* 3281 */ "vhsub\000"
381 /* 3287 */ "vqsub\000"
382 /* 3293 */ "vsub\000"
383 /* 3298 */ "smlawb\000"
384 /* 3305 */ "smulwb\000"
385 /* 3312 */ "ldaexb\000"
386 /* 3319 */ "stlexb\000"
387 /* 3326 */ "ldrexb\000"
388 /* 3333 */ "strexb\000"
389 /* 3340 */ "vsbc\000"
390 /* 3345 */ "vadc\000"
391 /* 3350 */ "ldc\000"
392 /* 3354 */ "bfc\000"
393 /* 3358 */ "vbic\000"
394 /* 3363 */ "vshlc\000"
395 /* 3369 */ "smc\000"
396 /* 3373 */ "mrc\000"
397 /* 3377 */ "mrrc\000"
398 /* 3382 */ "rsc\000"
399 /* 3386 */ "stc\000"
400 /* 3390 */ "svc\000"
401 /* 3394 */ "smlad\000"
402 /* 3400 */ "smuad\000"
403 /* 3406 */ "vabd\000"
404 /* 3411 */ "vhcadd\000"
405 /* 3418 */ "vcadd\000"
406 /* 3424 */ "qdadd\000"
407 /* 3430 */ "vrhadd\000"
408 /* 3437 */ "vhadd\000"
409 /* 3443 */ "vpadd\000"
410 /* 3449 */ "vqadd\000"
411 /* 3455 */ "vadd\000"
412 /* 3460 */ "smlald\000"
413 /* 3467 */ "pld\000"
414 /* 3471 */ "smlsld\000"
415 /* 3478 */ "vand\000"
416 /* 3483 */ "vldrd\000"
417 /* 3489 */ "vstrd\000"
418 /* 3495 */ "smlsd\000"
419 /* 3501 */ "smusd\000"
420 /* 3507 */ "ldaexd\000"
421 /* 3514 */ "stlexd\000"
422 /* 3521 */ "ldrexd\000"
423 /* 3528 */ "strexd\000"
424 /* 3535 */ "vacge\000"
425 /* 3541 */ "vcge\000"
426 /* 3546 */ "vcle\000"
427 /* 3551 */ "vrecpe\000"
428 /* 3558 */ "vcmpe\000"
429 /* 3564 */ "vrsqrte\000"
430 /* 3572 */ "bf\000"
431 /* 3575 */ "vbif\000"
432 /* 3580 */ "dbg\000"
433 /* 3584 */ "pacg\000"
434 /* 3589 */ "vqneg\000"
435 /* 3595 */ "vneg\000"
436 /* 3600 */ "sg\000"
437 /* 3603 */ "autg\000"
438 /* 3608 */ "ldah\000"
439 /* 3613 */ "vqdmlah\000"
440 /* 3621 */ "vqrdmlah\000"
441 /* 3630 */ "sxtah\000"
442 /* 3636 */ "uxtah\000"
443 /* 3642 */ "tbh\000"
444 /* 3646 */ "vqdmladh\000"
445 /* 3655 */ "vqrdmladh\000"
446 /* 3665 */ "vqdmlsdh\000"
447 /* 3674 */ "vqrdmlsdh\000"
448 /* 3684 */ "stlh\000"
449 /* 3689 */ "vqdmulh\000"
450 /* 3697 */ "vqrdmulh\000"
451 /* 3706 */ "vrmulh\000"
452 /* 3713 */ "vmulh\000"
453 /* 3719 */ "vldrh\000"
454 /* 3725 */ "vstrh\000"
455 /* 3731 */ "vqdmlash\000"
456 /* 3740 */ "vqrdmlash\000"
457 /* 3750 */ "vqrdmlsh\000"
458 /* 3759 */ "ldrsh\000"
459 /* 3765 */ "push\000"
460 /* 3770 */ "revsh\000"
461 /* 3776 */ "sxth\000"
462 /* 3781 */ "uxth\000"
463 /* 3786 */ "vrmlaldavh\000"
464 /* 3797 */ "vrmlsldavh\000"
465 /* 3808 */ "ldaexh\000"
466 /* 3815 */ "stlexh\000"
467 /* 3822 */ "ldrexh\000"
468 /* 3829 */ "strexh\000"
469 /* 3836 */ "vsbci\000"
470 /* 3842 */ "vadci\000"
471 /* 3848 */ "bfi\000"
472 /* 3852 */ "pli\000"
473 /* 3856 */ "vsli\000"
474 /* 3861 */ "vsri\000"
475 /* 3866 */ "bxj\000"
476 /* 3870 */ "ldc2l\000"
477 /* 3876 */ "stc2l\000"
478 /* 3882 */ "umaal\000"
479 /* 3888 */ "vabal\000"
480 /* 3894 */ "vpadal\000"
481 /* 3901 */ "vqdmlal\000"
482 /* 3909 */ "smlal\000"
483 /* 3915 */ "umlal\000"
484 /* 3921 */ "vmlal\000"
485 /* 3927 */ "vtbl\000"
486 /* 3932 */ "vsubl\000"
487 /* 3938 */ "ldcl\000"
488 /* 3943 */ "stcl\000"
489 /* 3948 */ "vabdl\000"
490 /* 3954 */ "vpaddl\000"
491 /* 3961 */ "vaddl\000"
492 /* 3967 */ "vpsel\000"
493 /* 3973 */ "bfl\000"
494 /* 3977 */ "sqshl\000"
495 /* 3983 */ "uqshl\000"
496 /* 3989 */ "vqshl\000"
497 /* 3995 */ "uqrshl\000"
498 /* 4002 */ "vqrshl\000"
499 /* 4009 */ "vrshl\000"
500 /* 4015 */ "vshl\000"
501 /* 4020 */ "# FEntry call\000"
502 /* 4034 */ "sqshll\000"
503 /* 4041 */ "uqshll\000"
504 /* 4048 */ "uqrshll\000"
505 /* 4056 */ "vshll\000"
506 /* 4062 */ "lsll\000"
507 /* 4067 */ "vqdmull\000"
508 /* 4075 */ "smull\000"
509 /* 4081 */ "umull\000"
510 /* 4087 */ "vmull\000"
511 /* 4093 */ "sqrshrl\000"
512 /* 4101 */ "srshrl\000"
513 /* 4108 */ "urshrl\000"
514 /* 4115 */ "asrl\000"
515 /* 4120 */ "lsrl\000"
516 /* 4125 */ "vbsl\000"
517 /* 4130 */ "vqdmlsl\000"
518 /* 4138 */ "vmlsl\000"
519 /* 4144 */ "stl\000"
520 /* 4148 */ "vcmul\000"
521 /* 4154 */ "smmul\000"
522 /* 4160 */ "vnmul\000"
523 /* 4166 */ "vmul\000"
524 /* 4171 */ "vmovl\000"
525 /* 4177 */ "vlldm\000"
526 /* 4183 */ "vminnm\000"
527 /* 4190 */ "vmaxnm\000"
528 /* 4197 */ "vscclrm\000"
529 /* 4205 */ "vrintm\000"
530 /* 4212 */ "vlstm\000"
531 /* 4218 */ "vcvtm\000"
532 /* 4224 */ "vrsubhn\000"
533 /* 4232 */ "vsubhn\000"
534 /* 4239 */ "vraddhn\000"
535 /* 4247 */ "vaddhn\000"
536 /* 4254 */ "vpmin\000"
537 /* 4260 */ "vmin\000"
538 /* 4265 */ "cmn\000"
539 /* 4269 */ "vqshrn\000"
540 /* 4276 */ "vqrshrn\000"
541 /* 4284 */ "vrshrn\000"
542 /* 4291 */ "vshrn\000"
543 /* 4297 */ "vorn\000"
544 /* 4302 */ "vtrn\000"
545 /* 4307 */ "vrintn\000"
546 /* 4314 */ "vcvtn\000"
547 /* 4320 */ "vqshrun\000"
548 /* 4328 */ "vqrshrun\000"
549 /* 4337 */ "vqmovun\000"
550 /* 4345 */ "vmvn\000"
551 /* 4350 */ "vqmovn\000"
552 /* 4357 */ "vmovn\000"
553 /* 4363 */ "trap\000"
554 /* 4368 */ "cdp\000"
555 /* 4372 */ "vzip\000"
556 /* 4377 */ "vcmp\000"
557 /* 4382 */ "pop\000"
558 /* 4386 */ "pac\tr12, lr, sp\000"
559 /* 4402 */ "pacbti\tr12, lr, sp\000"
560 /* 4421 */ "aut\tr12, lr, sp\000"
561 /* 4437 */ "lctp\000"
562 /* 4442 */ "vctp\000"
563 /* 4447 */ "vrintp\000"
564 /* 4454 */ "vcvtp\000"
565 /* 4460 */ "vddup\000"
566 /* 4466 */ "vidup\000"
567 /* 4472 */ "vdup\000"
568 /* 4477 */ "vdwdup\000"
569 /* 4484 */ "viwdup\000"
570 /* 4491 */ "vswp\000"
571 /* 4496 */ "vuzp\000"
572 /* 4501 */ "vceq\000"
573 /* 4506 */ "teq\000"
574 /* 4510 */ "smmlar\000"
575 /* 4517 */ "mcr\000"
576 /* 4521 */ "adr\000"
577 /* 4525 */ "vldr\000"
578 /* 4530 */ "sqrshr\000"
579 /* 4537 */ "srshr\000"
580 /* 4543 */ "urshr\000"
581 /* 4549 */ "vrshr\000"
582 /* 4555 */ "vshr\000"
583 /* 4560 */ "smmulr\000"
584 /* 4567 */ "veor\000"
585 /* 4572 */ "ror\000"
586 /* 4576 */ "mcrr\000"
587 /* 4581 */ "vorr\000"
588 /* 4586 */ "asr\000"
589 /* 4590 */ "smmlsr\000"
590 /* 4597 */ "vmsr\000"
591 /* 4602 */ "vbrsr\000"
592 /* 4608 */ "vrintr\000"
593 /* 4615 */ "vstr\000"
594 /* 4620 */ "vcvtr\000"
595 /* 4626 */ "vmlas\000"
596 /* 4632 */ "vfmas\000"
597 /* 4638 */ "vqabs\000"
598 /* 4644 */ "vabs\000"
599 /* 4649 */ "subs\000"
600 /* 4654 */ "vcls\000"
601 /* 4659 */ "smmls\000"
602 /* 4665 */ "vnmls\000"
603 /* 4671 */ "vmls\000"
604 /* 4676 */ "vfms\000"
605 /* 4681 */ "vfnms\000"
606 /* 4687 */ "bxns\000"
607 /* 4692 */ "blxns\000"
608 /* 4698 */ "vrecps\000"
609 /* 4705 */ "vmrs\000"
610 /* 4710 */ "asrs\000"
611 /* 4715 */ "lsrs\000"
612 /* 4720 */ "vrsqrts\000"
613 /* 4728 */ "movs\000"
614 /* 4733 */ "ssat\000"
615 /* 4738 */ "usat\000"
616 /* 4743 */ "ttat\000"
617 /* 4748 */ "smlabt\000"
618 /* 4755 */ "pkhbt\000"
619 /* 4761 */ "smlalbt\000"
620 /* 4769 */ "smulbt\000"
621 /* 4776 */ "ldrbt\000"
622 /* 4782 */ "strbt\000"
623 /* 4788 */ "ldrsbt\000"
624 /* 4795 */ "eret\000"
625 /* 4800 */ "vacgt\000"
626 /* 4806 */ "vcgt\000"
627 /* 4811 */ "ldrht\000"
628 /* 4817 */ "strht\000"
629 /* 4823 */ "ldrsht\000"
630 /* 4830 */ "rbit\000"
631 /* 4835 */ "vbit\000"
632 /* 4840 */ "vclt\000"
633 /* 4845 */ "vshllt\000"
634 /* 4852 */ "vqdmullt\000"
635 /* 4861 */ "vmullt\000"
636 /* 4868 */ "vmovlt\000"
637 /* 4875 */ "vcnt\000"
638 /* 4880 */ "hint\000"
639 /* 4885 */ "vqshrnt\000"
640 /* 4893 */ "vqrshrnt\000"
641 /* 4902 */ "vrshrnt\000"
642 /* 4910 */ "vshrnt\000"
643 /* 4917 */ "vqshrunt\000"
644 /* 4926 */ "vqrshrunt\000"
645 /* 4936 */ "vqmovunt\000"
646 /* 4945 */ "vqmovnt\000"
647 /* 4953 */ "vmovnt\000"
648 /* 4960 */ "vpnot\000"
649 /* 4966 */ "vpt\000"
650 /* 4970 */ "ldrt\000"
651 /* 4975 */ "vsqrt\000"
652 /* 4981 */ "strt\000"
653 /* 4986 */ "vpst\000"
654 /* 4991 */ "vtst\000"
655 /* 4996 */ "smlatt\000"
656 /* 5003 */ "smlaltt\000"
657 /* 5011 */ "smultt\000"
658 /* 5018 */ "ttt\000"
659 /* 5022 */ "vcvtt\000"
660 /* 5028 */ "bxaut\000"
661 /* 5034 */ "vjcvt\000"
662 /* 5040 */ "vcvt\000"
663 /* 5045 */ "movt\000"
664 /* 5050 */ "smlawt\000"
665 /* 5057 */ "smulwt\000"
666 /* 5064 */ "vext\000"
667 /* 5069 */ "vqshlu\000"
668 /* 5076 */ "vabav\000"
669 /* 5082 */ "vmladav\000"
670 /* 5090 */ "vmlaldav\000"
671 /* 5099 */ "vmlsldav\000"
672 /* 5108 */ "vmlsdav\000"
673 /* 5116 */ "vminnmav\000"
674 /* 5125 */ "vmaxnmav\000"
675 /* 5134 */ "vminav\000"
676 /* 5141 */ "vmaxav\000"
677 /* 5148 */ "vaddv\000"
678 /* 5154 */ "rev\000"
679 /* 5158 */ "sdiv\000"
680 /* 5163 */ "udiv\000"
681 /* 5168 */ "vdiv\000"
682 /* 5173 */ "vaddlv\000"
683 /* 5180 */ "vminnmv\000"
684 /* 5188 */ "vmaxnmv\000"
685 /* 5196 */ "vminv\000"
686 /* 5202 */ "vmov\000"
687 /* 5207 */ "vmaxv\000"
688 /* 5213 */ "vsubw\000"
689 /* 5219 */ "vaddw\000"
690 /* 5225 */ "pldw\000"
691 /* 5230 */ "vldrw\000"
692 /* 5236 */ "vstrw\000"
693 /* 5242 */ "movw\000"
694 /* 5247 */ "vrmlaldavhax\000"
695 /* 5260 */ "vrmlsldavhax\000"
696 /* 5273 */ "fldmiax\000"
697 /* 5281 */ "fstmiax\000"
698 /* 5289 */ "vpmax\000"
699 /* 5295 */ "vmax\000"
700 /* 5300 */ "shsax\000"
701 /* 5306 */ "uhsax\000"
702 /* 5312 */ "uqsax\000"
703 /* 5318 */ "ssax\000"
704 /* 5323 */ "usax\000"
705 /* 5328 */ "vmladavax\000"
706 /* 5338 */ "vmlaldavax\000"
707 /* 5349 */ "vmlsldavax\000"
708 /* 5360 */ "vmlsdavax\000"
709 /* 5370 */ "fldmdbx\000"
710 /* 5378 */ "fstmdbx\000"
711 /* 5386 */ "vtbx\000"
712 /* 5391 */ "smladx\000"
713 /* 5398 */ "smuadx\000"
714 /* 5405 */ "smlaldx\000"
715 /* 5413 */ "smlsldx\000"
716 /* 5421 */ "smlsdx\000"
717 /* 5428 */ "smusdx\000"
718 /* 5435 */ "ldaex\000"
719 /* 5441 */ "stlex\000"
720 /* 5447 */ "ldrex\000"
721 /* 5453 */ "clrex\000"
722 /* 5459 */ "strex\000"
723 /* 5465 */ "sbfx\000"
724 /* 5470 */ "ubfx\000"
725 /* 5475 */ "vqdmladhx\000"
726 /* 5485 */ "vqrdmladhx\000"
727 /* 5496 */ "vqdmlsdhx\000"
728 /* 5506 */ "vqrdmlsdhx\000"
729 /* 5517 */ "vrmlaldavhx\000"
730 /* 5529 */ "vrmlsldavhx\000"
731 /* 5541 */ "blx\000"
732 /* 5545 */ "bflx\000"
733 /* 5550 */ "rrx\000"
734 /* 5554 */ "shasx\000"
735 /* 5560 */ "uhasx\000"
736 /* 5566 */ "uqasx\000"
737 /* 5572 */ "sasx\000"
738 /* 5577 */ "uasx\000"
739 /* 5582 */ "vrintx\000"
740 /* 5589 */ "vmladavx\000"
741 /* 5598 */ "vmlaldavx\000"
742 /* 5608 */ "vmlsldavx\000"
743 /* 5618 */ "vmlsdavx\000"
744 /* 5627 */ "vclz\000"
745 /* 5632 */ "vrintz\000"
746};
747#ifdef __GNUC__
748#pragma GCC diagnostic pop
749#endif
750
751 static const uint32_t OpInfo0[] = {
752 0U, // PHI
753 0U, // INLINEASM
754 0U, // INLINEASM_BR
755 0U, // CFI_INSTRUCTION
756 0U, // EH_LABEL
757 0U, // GC_LABEL
758 0U, // ANNOTATION_LABEL
759 0U, // KILL
760 0U, // EXTRACT_SUBREG
761 0U, // INSERT_SUBREG
762 0U, // IMPLICIT_DEF
763 0U, // INIT_UNDEF
764 0U, // SUBREG_TO_REG
765 0U, // COPY_TO_REGCLASS
766 2680U, // DBG_VALUE
767 2737U, // DBG_VALUE_LIST
768 2690U, // DBG_INSTR_REF
769 2704U, // DBG_PHI
770 2712U, // DBG_LABEL
771 0U, // REG_SEQUENCE
772 0U, // COPY
773 0U, // COPY_LANEMASK
774 2664U, // BUNDLE
775 2722U, // LIFETIME_START
776 2638U, // LIFETIME_END
777 2651U, // PSEUDO_PROBE
778 0U, // ARITH_FENCE
779 0U, // STACKMAP
780 4021U, // FENTRY_CALL
781 0U, // PATCHPOINT
782 0U, // LOAD_STACK_GUARD
783 0U, // PREALLOCATED_SETUP
784 0U, // PREALLOCATED_ARG
785 0U, // STATEPOINT
786 0U, // LOCAL_ESCAPE
787 0U, // FAULTING_OP
788 0U, // PATCHABLE_OP
789 2230U, // PATCHABLE_FUNCTION_ENTER
790 2150U, // PATCHABLE_RET
791 2276U, // PATCHABLE_FUNCTION_EXIT
792 2253U, // PATCHABLE_TAIL_CALL
793 2205U, // PATCHABLE_EVENT_CALL
794 2181U, // PATCHABLE_TYPED_EVENT_CALL
795 0U, // ICALL_BRANCH_FUNNEL
796 2671U, // FAKE_USE
797 0U, // MEMBARRIER
798 0U, // JUMP_TABLE_DEBUG_INFO
799 0U, // RELOC_NONE
800 0U, // CONVERGENCECTRL_ENTRY
801 0U, // CONVERGENCECTRL_ANCHOR
802 0U, // CONVERGENCECTRL_LOOP
803 0U, // CONVERGENCECTRL_GLUE
804 0U, // G_ASSERT_SEXT
805 0U, // G_ASSERT_ZEXT
806 0U, // G_ASSERT_ALIGN
807 0U, // G_ADD
808 0U, // G_SUB
809 0U, // G_MUL
810 0U, // G_SDIV
811 0U, // G_UDIV
812 0U, // G_SREM
813 0U, // G_UREM
814 0U, // G_SDIVREM
815 0U, // G_UDIVREM
816 0U, // G_AND
817 0U, // G_OR
818 0U, // G_XOR
819 0U, // G_ABDS
820 0U, // G_ABDU
821 0U, // G_UAVGFLOOR
822 0U, // G_UAVGCEIL
823 0U, // G_SAVGFLOOR
824 0U, // G_SAVGCEIL
825 0U, // G_IMPLICIT_DEF
826 0U, // G_PHI
827 0U, // G_FRAME_INDEX
828 0U, // G_GLOBAL_VALUE
829 0U, // G_PTRAUTH_GLOBAL_VALUE
830 0U, // G_CONSTANT_POOL
831 0U, // G_EXTRACT
832 0U, // G_UNMERGE_VALUES
833 0U, // G_INSERT
834 0U, // G_MERGE_VALUES
835 0U, // G_BUILD_VECTOR
836 0U, // G_BUILD_VECTOR_TRUNC
837 0U, // G_CONCAT_VECTORS
838 0U, // G_PTRTOINT
839 0U, // G_INTTOPTR
840 0U, // G_BITCAST
841 0U, // G_FREEZE
842 0U, // G_CONSTANT_FOLD_BARRIER
843 0U, // G_INTRINSIC_FPTRUNC_ROUND
844 0U, // G_INTRINSIC_TRUNC
845 0U, // G_INTRINSIC_ROUND
846 0U, // G_INTRINSIC_LRINT
847 0U, // G_INTRINSIC_LLRINT
848 0U, // G_INTRINSIC_ROUNDEVEN
849 0U, // G_READCYCLECOUNTER
850 0U, // G_READSTEADYCOUNTER
851 0U, // G_LOAD
852 0U, // G_SEXTLOAD
853 0U, // G_ZEXTLOAD
854 0U, // G_INDEXED_LOAD
855 0U, // G_INDEXED_SEXTLOAD
856 0U, // G_INDEXED_ZEXTLOAD
857 0U, // G_STORE
858 0U, // G_INDEXED_STORE
859 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
860 0U, // G_ATOMIC_CMPXCHG
861 0U, // G_ATOMICRMW_XCHG
862 0U, // G_ATOMICRMW_ADD
863 0U, // G_ATOMICRMW_SUB
864 0U, // G_ATOMICRMW_AND
865 0U, // G_ATOMICRMW_NAND
866 0U, // G_ATOMICRMW_OR
867 0U, // G_ATOMICRMW_XOR
868 0U, // G_ATOMICRMW_MAX
869 0U, // G_ATOMICRMW_MIN
870 0U, // G_ATOMICRMW_UMAX
871 0U, // G_ATOMICRMW_UMIN
872 0U, // G_ATOMICRMW_FADD
873 0U, // G_ATOMICRMW_FSUB
874 0U, // G_ATOMICRMW_FMAX
875 0U, // G_ATOMICRMW_FMIN
876 0U, // G_ATOMICRMW_FMAXIMUM
877 0U, // G_ATOMICRMW_FMINIMUM
878 0U, // G_ATOMICRMW_UINC_WRAP
879 0U, // G_ATOMICRMW_UDEC_WRAP
880 0U, // G_ATOMICRMW_USUB_COND
881 0U, // G_ATOMICRMW_USUB_SAT
882 0U, // G_FENCE
883 0U, // G_PREFETCH
884 0U, // G_BRCOND
885 0U, // G_BRINDIRECT
886 0U, // G_INVOKE_REGION_START
887 0U, // G_INTRINSIC
888 0U, // G_INTRINSIC_W_SIDE_EFFECTS
889 0U, // G_INTRINSIC_CONVERGENT
890 0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
891 0U, // G_ANYEXT
892 0U, // G_TRUNC
893 0U, // G_TRUNC_SSAT_S
894 0U, // G_TRUNC_SSAT_U
895 0U, // G_TRUNC_USAT_U
896 0U, // G_CONSTANT
897 0U, // G_FCONSTANT
898 0U, // G_VASTART
899 0U, // G_VAARG
900 0U, // G_SEXT
901 0U, // G_SEXT_INREG
902 0U, // G_ZEXT
903 0U, // G_SHL
904 0U, // G_LSHR
905 0U, // G_ASHR
906 0U, // G_FSHL
907 0U, // G_FSHR
908 0U, // G_ROTR
909 0U, // G_ROTL
910 0U, // G_ICMP
911 0U, // G_FCMP
912 0U, // G_SCMP
913 0U, // G_UCMP
914 0U, // G_SELECT
915 0U, // G_UADDO
916 0U, // G_UADDE
917 0U, // G_USUBO
918 0U, // G_USUBE
919 0U, // G_SADDO
920 0U, // G_SADDE
921 0U, // G_SSUBO
922 0U, // G_SSUBE
923 0U, // G_UMULO
924 0U, // G_SMULO
925 0U, // G_UMULH
926 0U, // G_SMULH
927 0U, // G_UADDSAT
928 0U, // G_SADDSAT
929 0U, // G_USUBSAT
930 0U, // G_SSUBSAT
931 0U, // G_USHLSAT
932 0U, // G_SSHLSAT
933 0U, // G_SMULFIX
934 0U, // G_UMULFIX
935 0U, // G_SMULFIXSAT
936 0U, // G_UMULFIXSAT
937 0U, // G_SDIVFIX
938 0U, // G_UDIVFIX
939 0U, // G_SDIVFIXSAT
940 0U, // G_UDIVFIXSAT
941 0U, // G_FADD
942 0U, // G_FSUB
943 0U, // G_FMUL
944 0U, // G_FMA
945 0U, // G_FMAD
946 0U, // G_FDIV
947 0U, // G_FREM
948 0U, // G_FMODF
949 0U, // G_FPOW
950 0U, // G_FPOWI
951 0U, // G_FEXP
952 0U, // G_FEXP2
953 0U, // G_FEXP10
954 0U, // G_FLOG
955 0U, // G_FLOG2
956 0U, // G_FLOG10
957 0U, // G_FLDEXP
958 0U, // G_FFREXP
959 0U, // G_FNEG
960 0U, // G_FPEXT
961 0U, // G_FPTRUNC
962 0U, // G_FPTOSI
963 0U, // G_FPTOUI
964 0U, // G_SITOFP
965 0U, // G_UITOFP
966 0U, // G_FPTOSI_SAT
967 0U, // G_FPTOUI_SAT
968 0U, // G_FABS
969 0U, // G_FCOPYSIGN
970 0U, // G_IS_FPCLASS
971 0U, // G_FCANONICALIZE
972 0U, // G_FMINNUM
973 0U, // G_FMAXNUM
974 0U, // G_FMINNUM_IEEE
975 0U, // G_FMAXNUM_IEEE
976 0U, // G_FMINIMUM
977 0U, // G_FMAXIMUM
978 0U, // G_FMINIMUMNUM
979 0U, // G_FMAXIMUMNUM
980 0U, // G_GET_FPENV
981 0U, // G_SET_FPENV
982 0U, // G_RESET_FPENV
983 0U, // G_GET_FPMODE
984 0U, // G_SET_FPMODE
985 0U, // G_RESET_FPMODE
986 0U, // G_GET_ROUNDING
987 0U, // G_SET_ROUNDING
988 0U, // G_PTR_ADD
989 0U, // G_PTRMASK
990 0U, // G_SMIN
991 0U, // G_SMAX
992 0U, // G_UMIN
993 0U, // G_UMAX
994 0U, // G_ABS
995 0U, // G_LROUND
996 0U, // G_LLROUND
997 0U, // G_BR
998 0U, // G_BRJT
999 0U, // G_VSCALE
1000 0U, // G_INSERT_SUBVECTOR
1001 0U, // G_EXTRACT_SUBVECTOR
1002 0U, // G_INSERT_VECTOR_ELT
1003 0U, // G_EXTRACT_VECTOR_ELT
1004 0U, // G_SHUFFLE_VECTOR
1005 0U, // G_SPLAT_VECTOR
1006 0U, // G_STEP_VECTOR
1007 0U, // G_VECTOR_COMPRESS
1008 0U, // G_CTTZ
1009 0U, // G_CTTZ_ZERO_UNDEF
1010 0U, // G_CTLZ
1011 0U, // G_CTLZ_ZERO_UNDEF
1012 0U, // G_CTLS
1013 0U, // G_CTPOP
1014 0U, // G_BSWAP
1015 0U, // G_BITREVERSE
1016 0U, // G_FCEIL
1017 0U, // G_FCOS
1018 0U, // G_FSIN
1019 0U, // G_FSINCOS
1020 0U, // G_FTAN
1021 0U, // G_FACOS
1022 0U, // G_FASIN
1023 0U, // G_FATAN
1024 0U, // G_FATAN2
1025 0U, // G_FCOSH
1026 0U, // G_FSINH
1027 0U, // G_FTANH
1028 0U, // G_FSQRT
1029 0U, // G_FFLOOR
1030 0U, // G_FRINT
1031 0U, // G_FNEARBYINT
1032 0U, // G_ADDRSPACE_CAST
1033 0U, // G_BLOCK_ADDR
1034 0U, // G_JUMP_TABLE
1035 0U, // G_DYN_STACKALLOC
1036 0U, // G_STACKSAVE
1037 0U, // G_STACKRESTORE
1038 0U, // G_STRICT_FADD
1039 0U, // G_STRICT_FSUB
1040 0U, // G_STRICT_FMUL
1041 0U, // G_STRICT_FDIV
1042 0U, // G_STRICT_FREM
1043 0U, // G_STRICT_FMA
1044 0U, // G_STRICT_FSQRT
1045 0U, // G_STRICT_FLDEXP
1046 0U, // G_READ_REGISTER
1047 0U, // G_WRITE_REGISTER
1048 0U, // G_MEMCPY
1049 0U, // G_MEMCPY_INLINE
1050 0U, // G_MEMMOVE
1051 0U, // G_MEMSET
1052 0U, // G_BZERO
1053 0U, // G_TRAP
1054 0U, // G_DEBUGTRAP
1055 0U, // G_UBSANTRAP
1056 0U, // G_VECREDUCE_SEQ_FADD
1057 0U, // G_VECREDUCE_SEQ_FMUL
1058 0U, // G_VECREDUCE_FADD
1059 0U, // G_VECREDUCE_FMUL
1060 0U, // G_VECREDUCE_FMAX
1061 0U, // G_VECREDUCE_FMIN
1062 0U, // G_VECREDUCE_FMAXIMUM
1063 0U, // G_VECREDUCE_FMINIMUM
1064 0U, // G_VECREDUCE_ADD
1065 0U, // G_VECREDUCE_MUL
1066 0U, // G_VECREDUCE_AND
1067 0U, // G_VECREDUCE_OR
1068 0U, // G_VECREDUCE_XOR
1069 0U, // G_VECREDUCE_SMAX
1070 0U, // G_VECREDUCE_SMIN
1071 0U, // G_VECREDUCE_UMAX
1072 0U, // G_VECREDUCE_UMIN
1073 0U, // G_SBFX
1074 0U, // G_UBFX
1075 0U, // ADDSri
1076 0U, // ADDSrr
1077 0U, // ADDSrsi
1078 0U, // ADDSrsr
1079 0U, // ADJCALLSTACKDOWN
1080 0U, // ADJCALLSTACKUP
1081 12779U, // ASRi
1082 12779U, // ASRr
1083 0U, // ASRs1
1084 0U, // B
1085 0U, // BCCZi64
1086 0U, // BCCi64
1087 0U, // BLX_noip
1088 0U, // BLX_pred_noip
1089 0U, // BL_PUSHLR
1090 0U, // BMOVPCB_CALL
1091 0U, // BMOVPCRX_CALL
1092 0U, // BR_JTadd
1093 0U, // BR_JTm_i12
1094 0U, // BR_JTm_rs
1095 0U, // BR_JTr
1096 0U, // BX_CALL
1097 0U, // CMP_SWAP_16
1098 0U, // CMP_SWAP_32
1099 0U, // CMP_SWAP_64
1100 0U, // CMP_SWAP_8
1101 0U, // CONSTPOOL_ENTRY
1102 0U, // COPY_STRUCT_BYVAL_I32
1103 67130081U, // ITasm
1104 0U, // Int_eh_sjlj_dispatchsetup
1105 0U, // Int_eh_sjlj_longjmp
1106 0U, // Int_eh_sjlj_setjmp
1107 0U, // Int_eh_sjlj_setjmp_nofp
1108 0U, // Int_eh_sjlj_setup_dispatch
1109 0U, // JUMPTABLE_ADDRS
1110 0U, // JUMPTABLE_INSTS
1111 0U, // JUMPTABLE_TBB
1112 0U, // JUMPTABLE_TBH
1113 0U, // KCFI_CHECK_ARM
1114 0U, // KCFI_CHECK_Thumb1
1115 0U, // KCFI_CHECK_Thumb2
1116 0U, // LDMIA_RET
1117 29353U, // LDRBT_POST
1118 29103U, // LDRConstPool
1119 29388U, // LDRHTii
1120 0U, // LDRLIT_ga_abs
1121 0U, // LDRLIT_ga_pcrel
1122 0U, // LDRLIT_ga_pcrel_ldr
1123 29365U, // LDRSBTii
1124 29400U, // LDRSHTii
1125 29547U, // LDRT_POST
1126 0U, // LEApcrel
1127 0U, // LEApcrelJT
1128 0U, // LOADDUAL
1129 12327U, // LSLi
1130 12327U, // LSLr
1131 12786U, // LSRi
1132 12786U, // LSRr
1133 0U, // LSRs1
1134 0U, // MEMCPY
1135 0U, // MLAv5
1136 0U, // MOVCCi
1137 0U, // MOVCCi16
1138 0U, // MOVCCi32imm
1139 0U, // MOVCCr
1140 0U, // MOVCCsi
1141 0U, // MOVCCsr
1142 0U, // MOVPCRX
1143 0U, // MOVTi16_ga_pcrel
1144 0U, // MOV_ga_pcrel
1145 0U, // MOV_ga_pcrel_ldr
1146 0U, // MOVi16_ga_pcrel
1147 0U, // MOVi32imm
1148 0U, // MQPRCopy
1149 0U, // MQQPRLoad
1150 0U, // MQQPRStore
1151 0U, // MQQQQPRLoad
1152 0U, // MQQQQPRStore
1153 0U, // MULv5
1154 0U, // MVE_MEMCPYLOOPINST
1155 0U, // MVE_MEMSETLOOPINST
1156 0U, // MVNCCi
1157 0U, // PICADD
1158 0U, // PICLDR
1159 0U, // PICLDRB
1160 0U, // PICLDRH
1161 0U, // PICLDRSB
1162 0U, // PICLDRSH
1163 0U, // PICSTR
1164 0U, // PICSTRB
1165 0U, // PICSTRH
1166 12765U, // RORi
1167 12765U, // RORr
1168 0U, // RRX
1169 38319U, // RRXi
1170 0U, // RSBSri
1171 0U, // RSBSrsi
1172 0U, // RSBSrsr
1173 0U, // SEH_EpilogEnd
1174 0U, // SEH_EpilogStart
1175 0U, // SEH_Nop
1176 0U, // SEH_Nop_Ret
1177 0U, // SEH_PrologEnd
1178 0U, // SEH_SaveFRegs
1179 0U, // SEH_SaveLR
1180 0U, // SEH_SaveRegs
1181 0U, // SEH_SaveRegs_Ret
1182 0U, // SEH_SaveSP
1183 0U, // SEH_StackAlloc
1184 0U, // SMLALv5
1185 0U, // SMULLv5
1186 0U, // SPACE
1187 0U, // STOREDUAL
1188 29359U, // STRBT_POST
1189 0U, // STRBi_preidx
1190 0U, // STRBr_preidx
1191 0U, // STRH_preidx
1192 29558U, // STRT_POST
1193 0U, // STRi_preidx
1194 0U, // STRr_preidx
1195 0U, // SUBS_PC_LR
1196 0U, // SUBSri
1197 0U, // SUBSrr
1198 0U, // SUBSrsi
1199 0U, // SUBSrsr
1200 0U, // SpeculationBarrierISBDSBEndBB
1201 0U, // SpeculationBarrierSBEndBB
1202 0U, // TAILJMPd
1203 0U, // TAILJMPr
1204 0U, // TAILJMPr4
1205 0U, // TCRETURNdi
1206 0U, // TCRETURNri
1207 0U, // TCRETURNrinotr12
1208 0U, // TPsoft
1209 0U, // UMLALv5
1210 0U, // UMULLv5
1211 567556U, // VLD1LNdAsm_16
1212 1091844U, // VLD1LNdAsm_32
1213 1616132U, // VLD1LNdAsm_8
1214 567556U, // VLD1LNdWB_fixed_Asm_16
1215 1091844U, // VLD1LNdWB_fixed_Asm_32
1216 1616132U, // VLD1LNdWB_fixed_Asm_8
1217 575748U, // VLD1LNdWB_register_Asm_16
1218 1100036U, // VLD1LNdWB_register_Asm_32
1219 1624324U, // VLD1LNdWB_register_Asm_8
1220 567605U, // VLD2LNdAsm_16
1221 1091893U, // VLD2LNdAsm_32
1222 1616181U, // VLD2LNdAsm_8
1223 567605U, // VLD2LNdWB_fixed_Asm_16
1224 1091893U, // VLD2LNdWB_fixed_Asm_32
1225 1616181U, // VLD2LNdWB_fixed_Asm_8
1226 575797U, // VLD2LNdWB_register_Asm_16
1227 1100085U, // VLD2LNdWB_register_Asm_32
1228 1624373U, // VLD2LNdWB_register_Asm_8
1229 567605U, // VLD2LNqAsm_16
1230 1091893U, // VLD2LNqAsm_32
1231 567605U, // VLD2LNqWB_fixed_Asm_16
1232 1091893U, // VLD2LNqWB_fixed_Asm_32
1233 575797U, // VLD2LNqWB_register_Asm_16
1234 1100085U, // VLD2LNqWB_register_Asm_32
1235 134801754U, // VLD3DUPdAsm_16
1236 135326042U, // VLD3DUPdAsm_32
1237 135850330U, // VLD3DUPdAsm_8
1238 134801754U, // VLD3DUPdWB_fixed_Asm_16
1239 135326042U, // VLD3DUPdWB_fixed_Asm_32
1240 135850330U, // VLD3DUPdWB_fixed_Asm_8
1241 134785370U, // VLD3DUPdWB_register_Asm_16
1242 135309658U, // VLD3DUPdWB_register_Asm_32
1243 135833946U, // VLD3DUPdWB_register_Asm_8
1244 201910618U, // VLD3DUPqAsm_16
1245 202434906U, // VLD3DUPqAsm_32
1246 202959194U, // VLD3DUPqAsm_8
1247 201910618U, // VLD3DUPqWB_fixed_Asm_16
1248 202434906U, // VLD3DUPqWB_fixed_Asm_32
1249 202959194U, // VLD3DUPqWB_fixed_Asm_8
1250 201894234U, // VLD3DUPqWB_register_Asm_16
1251 202418522U, // VLD3DUPqWB_register_Asm_32
1252 202942810U, // VLD3DUPqWB_register_Asm_8
1253 567642U, // VLD3LNdAsm_16
1254 1091930U, // VLD3LNdAsm_32
1255 1616218U, // VLD3LNdAsm_8
1256 567642U, // VLD3LNdWB_fixed_Asm_16
1257 1091930U, // VLD3LNdWB_fixed_Asm_32
1258 1616218U, // VLD3LNdWB_fixed_Asm_8
1259 575834U, // VLD3LNdWB_register_Asm_16
1260 1100122U, // VLD3LNdWB_register_Asm_32
1261 1624410U, // VLD3LNdWB_register_Asm_8
1262 567642U, // VLD3LNqAsm_16
1263 1091930U, // VLD3LNqAsm_32
1264 567642U, // VLD3LNqWB_fixed_Asm_16
1265 1091930U, // VLD3LNqWB_fixed_Asm_32
1266 575834U, // VLD3LNqWB_register_Asm_16
1267 1100122U, // VLD3LNqWB_register_Asm_32
1268 269019482U, // VLD3dAsm_16
1269 269543770U, // VLD3dAsm_32
1270 270068058U, // VLD3dAsm_8
1271 269019482U, // VLD3dWB_fixed_Asm_16
1272 269543770U, // VLD3dWB_fixed_Asm_32
1273 270068058U, // VLD3dWB_fixed_Asm_8
1274 269003098U, // VLD3dWB_register_Asm_16
1275 269527386U, // VLD3dWB_register_Asm_32
1276 270051674U, // VLD3dWB_register_Asm_8
1277 336128346U, // VLD3qAsm_16
1278 336652634U, // VLD3qAsm_32
1279 337176922U, // VLD3qAsm_8
1280 336128346U, // VLD3qWB_fixed_Asm_16
1281 336652634U, // VLD3qWB_fixed_Asm_32
1282 337176922U, // VLD3qWB_fixed_Asm_8
1283 336111962U, // VLD3qWB_register_Asm_16
1284 336636250U, // VLD3qWB_register_Asm_32
1285 337160538U, // VLD3qWB_register_Asm_8
1286 403237238U, // VLD4DUPdAsm_16
1287 403761526U, // VLD4DUPdAsm_32
1288 404285814U, // VLD4DUPdAsm_8
1289 403237238U, // VLD4DUPdWB_fixed_Asm_16
1290 403761526U, // VLD4DUPdWB_fixed_Asm_32
1291 404285814U, // VLD4DUPdWB_fixed_Asm_8
1292 403220854U, // VLD4DUPdWB_register_Asm_16
1293 403745142U, // VLD4DUPdWB_register_Asm_32
1294 404269430U, // VLD4DUPdWB_register_Asm_8
1295 470346102U, // VLD4DUPqAsm_16
1296 470870390U, // VLD4DUPqAsm_32
1297 471394678U, // VLD4DUPqAsm_8
1298 470346102U, // VLD4DUPqWB_fixed_Asm_16
1299 470870390U, // VLD4DUPqWB_fixed_Asm_32
1300 471394678U, // VLD4DUPqWB_fixed_Asm_8
1301 470329718U, // VLD4DUPqWB_register_Asm_16
1302 470854006U, // VLD4DUPqWB_register_Asm_32
1303 471378294U, // VLD4DUPqWB_register_Asm_8
1304 567670U, // VLD4LNdAsm_16
1305 1091958U, // VLD4LNdAsm_32
1306 1616246U, // VLD4LNdAsm_8
1307 567670U, // VLD4LNdWB_fixed_Asm_16
1308 1091958U, // VLD4LNdWB_fixed_Asm_32
1309 1616246U, // VLD4LNdWB_fixed_Asm_8
1310 575862U, // VLD4LNdWB_register_Asm_16
1311 1100150U, // VLD4LNdWB_register_Asm_32
1312 1624438U, // VLD4LNdWB_register_Asm_8
1313 567670U, // VLD4LNqAsm_16
1314 1091958U, // VLD4LNqAsm_32
1315 567670U, // VLD4LNqWB_fixed_Asm_16
1316 1091958U, // VLD4LNqWB_fixed_Asm_32
1317 575862U, // VLD4LNqWB_register_Asm_16
1318 1100150U, // VLD4LNqWB_register_Asm_32
1319 537454966U, // VLD4dAsm_16
1320 537979254U, // VLD4dAsm_32
1321 538503542U, // VLD4dAsm_8
1322 537454966U, // VLD4dWB_fixed_Asm_16
1323 537979254U, // VLD4dWB_fixed_Asm_32
1324 538503542U, // VLD4dWB_fixed_Asm_8
1325 537438582U, // VLD4dWB_register_Asm_16
1326 537962870U, // VLD4dWB_register_Asm_32
1327 538487158U, // VLD4dWB_register_Asm_8
1328 604563830U, // VLD4qAsm_16
1329 605088118U, // VLD4qAsm_32
1330 605612406U, // VLD4qAsm_8
1331 604563830U, // VLD4qWB_fixed_Asm_16
1332 605088118U, // VLD4qWB_fixed_Asm_32
1333 605612406U, // VLD4qWB_fixed_Asm_8
1334 604547446U, // VLD4qWB_register_Asm_16
1335 605071734U, // VLD4qWB_register_Asm_32
1336 605596022U, // VLD4qWB_register_Asm_8
1337 0U, // VMOVD0
1338 0U, // VMOVDcc
1339 0U, // VMOVHcc
1340 0U, // VMOVQ0
1341 0U, // VMOVScc
1342 567567U, // VST1LNdAsm_16
1343 1091855U, // VST1LNdAsm_32
1344 1616143U, // VST1LNdAsm_8
1345 567567U, // VST1LNdWB_fixed_Asm_16
1346 1091855U, // VST1LNdWB_fixed_Asm_32
1347 1616143U, // VST1LNdWB_fixed_Asm_8
1348 575759U, // VST1LNdWB_register_Asm_16
1349 1100047U, // VST1LNdWB_register_Asm_32
1350 1624335U, // VST1LNdWB_register_Asm_8
1351 567632U, // VST2LNdAsm_16
1352 1091920U, // VST2LNdAsm_32
1353 1616208U, // VST2LNdAsm_8
1354 567632U, // VST2LNdWB_fixed_Asm_16
1355 1091920U, // VST2LNdWB_fixed_Asm_32
1356 1616208U, // VST2LNdWB_fixed_Asm_8
1357 575824U, // VST2LNdWB_register_Asm_16
1358 1100112U, // VST2LNdWB_register_Asm_32
1359 1624400U, // VST2LNdWB_register_Asm_8
1360 567632U, // VST2LNqAsm_16
1361 1091920U, // VST2LNqAsm_32
1362 567632U, // VST2LNqWB_fixed_Asm_16
1363 1091920U, // VST2LNqWB_fixed_Asm_32
1364 575824U, // VST2LNqWB_register_Asm_16
1365 1100112U, // VST2LNqWB_register_Asm_32
1366 567653U, // VST3LNdAsm_16
1367 1091941U, // VST3LNdAsm_32
1368 1616229U, // VST3LNdAsm_8
1369 567653U, // VST3LNdWB_fixed_Asm_16
1370 1091941U, // VST3LNdWB_fixed_Asm_32
1371 1616229U, // VST3LNdWB_fixed_Asm_8
1372 575845U, // VST3LNdWB_register_Asm_16
1373 1100133U, // VST3LNdWB_register_Asm_32
1374 1624421U, // VST3LNdWB_register_Asm_8
1375 567653U, // VST3LNqAsm_16
1376 1091941U, // VST3LNqAsm_32
1377 567653U, // VST3LNqWB_fixed_Asm_16
1378 1091941U, // VST3LNqWB_fixed_Asm_32
1379 575845U, // VST3LNqWB_register_Asm_16
1380 1100133U, // VST3LNqWB_register_Asm_32
1381 269019493U, // VST3dAsm_16
1382 269543781U, // VST3dAsm_32
1383 270068069U, // VST3dAsm_8
1384 269019493U, // VST3dWB_fixed_Asm_16
1385 269543781U, // VST3dWB_fixed_Asm_32
1386 270068069U, // VST3dWB_fixed_Asm_8
1387 269003109U, // VST3dWB_register_Asm_16
1388 269527397U, // VST3dWB_register_Asm_32
1389 270051685U, // VST3dWB_register_Asm_8
1390 336128357U, // VST3qAsm_16
1391 336652645U, // VST3qAsm_32
1392 337176933U, // VST3qAsm_8
1393 336128357U, // VST3qWB_fixed_Asm_16
1394 336652645U, // VST3qWB_fixed_Asm_32
1395 337176933U, // VST3qWB_fixed_Asm_8
1396 336111973U, // VST3qWB_register_Asm_16
1397 336636261U, // VST3qWB_register_Asm_32
1398 337160549U, // VST3qWB_register_Asm_8
1399 567675U, // VST4LNdAsm_16
1400 1091963U, // VST4LNdAsm_32
1401 1616251U, // VST4LNdAsm_8
1402 567675U, // VST4LNdWB_fixed_Asm_16
1403 1091963U, // VST4LNdWB_fixed_Asm_32
1404 1616251U, // VST4LNdWB_fixed_Asm_8
1405 575867U, // VST4LNdWB_register_Asm_16
1406 1100155U, // VST4LNdWB_register_Asm_32
1407 1624443U, // VST4LNdWB_register_Asm_8
1408 567675U, // VST4LNqAsm_16
1409 1091963U, // VST4LNqAsm_32
1410 567675U, // VST4LNqWB_fixed_Asm_16
1411 1091963U, // VST4LNqWB_fixed_Asm_32
1412 575867U, // VST4LNqWB_register_Asm_16
1413 1100155U, // VST4LNqWB_register_Asm_32
1414 537454971U, // VST4dAsm_16
1415 537979259U, // VST4dAsm_32
1416 538503547U, // VST4dAsm_8
1417 537454971U, // VST4dWB_fixed_Asm_16
1418 537979259U, // VST4dWB_fixed_Asm_32
1419 538503547U, // VST4dWB_fixed_Asm_8
1420 537438587U, // VST4dWB_register_Asm_16
1421 537962875U, // VST4dWB_register_Asm_32
1422 538487163U, // VST4dWB_register_Asm_8
1423 604563835U, // VST4qAsm_16
1424 605088123U, // VST4qAsm_32
1425 605612411U, // VST4qAsm_8
1426 604563835U, // VST4qWB_fixed_Asm_16
1427 605088123U, // VST4qWB_fixed_Asm_32
1428 605612411U, // VST4qWB_fixed_Asm_8
1429 604547451U, // VST4qWB_register_Asm_16
1430 605071739U, // VST4qWB_register_Asm_32
1431 605596027U, // VST4qWB_register_Asm_8
1432 0U, // WIN__CHKSTK
1433 0U, // WIN__DBZCHK
1434 0U, // t2ADDSri
1435 0U, // t2ADDSrr
1436 0U, // t2ADDSrs
1437 0U, // t2BF_LabelPseudo
1438 0U, // t2BR_JT
1439 0U, // t2BXAUT_RET
1440 0U, // t2CALL_BTI
1441 0U, // t2DoLoopStart
1442 0U, // t2DoLoopStartTP
1443 0U, // t2LDMIA_RET
1444 673246339U, // t2LDRB_OFFSET_imm
1445 740355203U, // t2LDRB_POST_imm
1446 807464067U, // t2LDRB_PRE_imm
1447 27779U, // t2LDRBpcrel
1448 29103U, // t2LDRConstPool
1449 673246857U, // t2LDRH_OFFSET_imm
1450 740355721U, // t2LDRH_POST_imm
1451 807464585U, // t2LDRH_PRE_imm
1452 28297U, // t2LDRHpcrel
1453 0U, // t2LDRLIT_ga_pcrel
1454 673246358U, // t2LDRSB_OFFSET_imm
1455 740355222U, // t2LDRSB_POST_imm
1456 807464086U, // t2LDRSB_PRE_imm
1457 27798U, // t2LDRSBpcrel
1458 673246896U, // t2LDRSH_OFFSET_imm
1459 740355760U, // t2LDRSH_POST_imm
1460 807464624U, // t2LDRSH_PRE_imm
1461 28336U, // t2LDRSHpcrel
1462 740356527U, // t2LDR_POST_imm
1463 807465391U, // t2LDR_PRE_imm
1464 0U, // t2LDRpci_pic
1465 29103U, // t2LDRpcrel
1466 0U, // t2LEApcrel
1467 0U, // t2LEApcrelJT
1468 0U, // t2LoopDec
1469 0U, // t2LoopEnd
1470 0U, // t2LoopEndDec
1471 0U, // t2MOVCCasr
1472 0U, // t2MOVCCi
1473 0U, // t2MOVCCi16
1474 0U, // t2MOVCCi32imm
1475 0U, // t2MOVCClsl
1476 0U, // t2MOVCClsr
1477 0U, // t2MOVCCr
1478 0U, // t2MOVCCror
1479 62073U, // t2MOVSsi
1480 45689U, // t2MOVSsr
1481 0U, // t2MOVTi16_ga_pcrel
1482 0U, // t2MOV_ga_pcrel
1483 0U, // t2MOVi16_ga_pcrel
1484 0U, // t2MOVi32imm
1485 62548U, // t2MOVsi
1486 46164U, // t2MOVsr
1487 0U, // t2MVNCCi
1488 0U, // t2RSBSri
1489 0U, // t2RSBSrs
1490 673246345U, // t2STRB_OFFSET_imm
1491 740355209U, // t2STRB_POST_imm
1492 807464073U, // t2STRB_PRE_imm
1493 0U, // t2STRB_preidx
1494 673246863U, // t2STRH_OFFSET_imm
1495 740355727U, // t2STRH_POST_imm
1496 807464591U, // t2STRH_PRE_imm
1497 0U, // t2STRH_preidx
1498 740356617U, // t2STR_POST_imm
1499 807465481U, // t2STR_PRE_imm
1500 0U, // t2STR_preidx
1501 0U, // t2SUBSri
1502 0U, // t2SUBSrr
1503 0U, // t2SUBSrs
1504 0U, // t2SpeculationBarrierISBDSBEndBB
1505 0U, // t2SpeculationBarrierSBEndBB
1506 0U, // t2TBB_JT
1507 0U, // t2TBH_JT
1508 0U, // t2WhileLoopSetup
1509 0U, // t2WhileLoopStart
1510 0U, // t2WhileLoopStartLR
1511 0U, // t2WhileLoopStartTP
1512 0U, // tADCS
1513 0U, // tADDSi3
1514 0U, // tADDSi8
1515 0U, // tADDSrr
1516 0U, // tADDframe
1517 0U, // tADJCALLSTACKDOWN
1518 0U, // tADJCALLSTACKUP
1519 0U, // tBLXNS_CALL
1520 0U, // tBLXr_noip
1521 0U, // tBL_PUSHLR
1522 0U, // tBRIND
1523 0U, // tBR_JTr
1524 0U, // tBXNS_RET
1525 0U, // tBX_CALL
1526 0U, // tBX_RET
1527 0U, // tBX_RET_vararg
1528 0U, // tBfar
1529 0U, // tCMP_SWAP_16
1530 0U, // tCMP_SWAP_32
1531 0U, // tCMP_SWAP_8
1532 0U, // tLDMIA_UPD
1533 29103U, // tLDRConstPool
1534 0U, // tLDRLIT_ga_abs
1535 0U, // tLDRLIT_ga_pcrel
1536 0U, // tLDR_postidx
1537 0U, // tLDRpci_pic
1538 0U, // tLEApcrel
1539 0U, // tLEApcrelJT
1540 0U, // tLSLSri
1541 0U, // tMOVCCr_pseudo
1542 0U, // tMOVi32imm
1543 0U, // tPOP_RET
1544 0U, // tRSBS
1545 0U, // tSBCS
1546 0U, // tSUBSi3
1547 0U, // tSUBSi8
1548 0U, // tSUBSrr
1549 0U, // tTAILJMPd
1550 0U, // tTAILJMPdND
1551 0U, // tTAILJMPr
1552 0U, // tTBB_JT
1553 0U, // tTBH_JT
1554 0U, // tTPsoft
1555 2632979U, // ADCri
1556 2632979U, // ADCrr
1557 2690323U, // ADCrsi
1558 77075U, // ADCrsr
1559 2633047U, // ADDri
1560 2633047U, // ADDrr
1561 2690391U, // ADDrsi
1562 77143U, // ADDrsr
1563 2650538U, // ADR
1564 875644520U, // AESD
1565 875644528U, // AESE
1566 942753365U, // AESIMC
1567 942753375U, // AESMC
1568 2633112U, // ANDri
1569 2633112U, // ANDrr
1570 2690456U, // ANDrsi
1571 77208U, // ANDrsr
1572 1010394590U, // BF16VDOTI_VDOTD
1573 1010394590U, // BF16VDOTI_VDOTQ
1574 1010394590U, // BF16VDOTS_VDOTD
1575 1010394590U, // BF16VDOTS_VDOTQ
1576 943748017U, // BF16_VCVT
1577 876670140U, // BF16_VCVTB
1578 876671903U, // BF16_VCVTT
1579 2682139U, // BFC
1580 2666249U, // BFI
1581 2632992U, // BICri
1582 2632992U, // BICrr
1583 2690336U, // BICrsi
1584 77088U, // BICrsr
1585 4802500U, // BKPT
1586 4818832U, // BL
1587 4802554U, // BLX
1588 2733478U, // BLX_pred
1589 4818938U, // BLXi
1590 1076473690U, // BL_pred
1591 4802550U, // BX
1592 2731803U, // BXJ
1593 5362944U, // BX_RET
1594 2733312U, // BX_pred
1595 1076472765U, // Bcc
1596 878305282U, // CDE_CX1
1597 1143515841U, // CDE_CX1A
1598 1214375736U, // CDE_CX1D
1599 1143515863U, // CDE_CX1DA
1600 878305875U, // CDE_CX2
1601 1143524039U, // CDE_CX2A
1602 1281484606U, // CDE_CX2D
1603 1143524061U, // CDE_CX2DA
1604 878305881U, // CDE_CX3
1605 1143605965U, // CDE_CX3A
1606 1281484612U, // CDE_CX3D
1607 1143605987U, // CDE_CX3DA
1608 1012524758U, // CDE_VCX1A_fpdp
1609 1012524758U, // CDE_VCX1A_fpsp
1610 1143614144U, // CDE_VCX1A_vec
1611 878305281U, // CDE_VCX1_fpdp
1612 878305281U, // CDE_VCX1_fpsp
1613 1143621908U, // CDE_VCX1_vec
1614 1012524765U, // CDE_VCX2A_fpdp
1615 1012524765U, // CDE_VCX2A_fpsp
1616 1143630534U, // CDE_VCX2A_vec
1617 878305874U, // CDE_VCX2_fpdp
1618 878305874U, // CDE_VCX2_fpsp
1619 1143613781U, // CDE_VCX2_vec
1620 1012524772U, // CDE_VCX3A_fpdp
1621 1012524772U, // CDE_VCX3A_fpsp
1622 1143638732U, // CDE_VCX3A_vec
1623 878305880U, // CDE_VCX3_fpdp
1624 878305880U, // CDE_VCX3_fpsp
1625 1143630186U, // CDE_VCX3_vec
1626 1344934161U, // CDP
1627 1416274495U, // CDP2
1628 5454U, // CLREX
1629 2651645U, // CLZ
1630 2650282U, // CMNri
1631 2650282U, // CMNzrr
1632 2683050U, // CMNzrsi
1633 2666666U, // CMNzrsr
1634 2650395U, // CMPri
1635 2650395U, // CMPrr
1636 2683163U, // CMPrsi
1637 2666779U, // CMPrsr
1638 4802484U, // CPS1p
1639 1479201374U, // CPS2p
1640 1479201374U, // CPS3p
1641 942753529U, // CRC32B
1642 942753537U, // CRC32CB
1643 942753647U, // CRC32CH
1644 942753767U, // CRC32CW
1645 942753639U, // CRC32H
1646 942753759U, // CRC32W
1647 2731517U, // DBG
1648 190232U, // DMB
1649 190237U, // DSB
1650 2634201U, // EORri
1651 2634201U, // EORrr
1652 2691545U, // EORrsi
1653 78297U, // EORrsr
1654 4838076U, // ERET
1655 1282438227U, // FCONSTD
1656 7894099U, // FCONSTH
1657 8418387U, // FCONSTS
1658 942175483U, // FLDMXDB_UPD
1659 2733210U, // FLDMXIA
1660 942175386U, // FLDMXIA_UPD
1661 9032290U, // FMSTAT
1662 942175491U, // FSTMXDB_UPD
1663 2733218U, // FSTMXIA
1664 942175394U, // FSTMXIA_UPD
1665 2732817U, // HINT
1666 4802495U, // HLT
1667 4802355U, // HVC
1668 198434U, // ISB
1669 2648809U, // LDA
1670 2649018U, // LDAB
1671 2651452U, // LDAEX
1672 2649329U, // LDAEXB
1673 1546153396U, // LDAEXD
1674 2649825U, // LDAEXH
1675 2649625U, // LDAH
1676 1620223874U, // LDC2L_OFFSET
1677 1687332738U, // LDC2L_OPTION
1678 1687332738U, // LDC2L_POST
1679 1754441602U, // LDC2L_PRE
1680 1620222502U, // LDC2_OFFSET
1681 1687331366U, // LDC2_OPTION
1682 1687331366U, // LDC2_POST
1683 1754440230U, // LDC2_PRE
1684 1344843619U, // LDCL_OFFSET
1685 1344843619U, // LDCL_OPTION
1686 1344843619U, // LDCL_POST
1687 1344843619U, // LDCL_PRE
1688 1344843031U, // LDC_OFFSET
1689 1344843031U, // LDC_OPTION
1690 1344843031U, // LDC_POST
1691 1344843031U, // LDC_PRE
1692 2730733U, // LDMDA
1693 942172909U, // LDMDA_UPD
1694 2730988U, // LDMDB
1695 942173164U, // LDMDB_UPD
1696 2732116U, // LDMIA
1697 942174292U, // LDMIA_UPD
1698 2731007U, // LDMIB
1699 942173183U, // LDMIB_UPD
1700 2675369U, // LDRBT_POST_IMM
1701 2675369U, // LDRBT_POST_REG
1702 2673795U, // LDRB_POST_IMM
1703 2673795U, // LDRB_POST_REG
1704 2665603U, // LDRB_PRE_IMM
1705 2673795U, // LDRB_PRE_REG
1706 2681987U, // LDRBi12
1707 2665603U, // LDRBrs
1708 2674077U, // LDRD
1709 2755997U, // LDRD_POST
1710 2755997U, // LDRD_PRE
1711 2651464U, // LDREX
1712 2649343U, // LDREXB
1713 1546153410U, // LDREXD
1714 2649839U, // LDREXH
1715 2666121U, // LDRH
1716 2667212U, // LDRHTi
1717 2675404U, // LDRHTr
1718 2674313U, // LDRH_POST
1719 2674313U, // LDRH_PRE
1720 2665622U, // LDRSB
1721 2667189U, // LDRSBTi
1722 2675381U, // LDRSBTr
1723 2673814U, // LDRSB_POST
1724 2673814U, // LDRSB_PRE
1725 2666160U, // LDRSH
1726 2667224U, // LDRSHTi
1727 2675416U, // LDRSHTr
1728 2674352U, // LDRSH_POST
1729 2674352U, // LDRSH_PRE
1730 2675563U, // LDRT_POST_IMM
1731 2675563U, // LDRT_POST_REG
1732 2675119U, // LDR_POST_IMM
1733 2675119U, // LDR_POST_REG
1734 2666927U, // LDR_PRE_IMM
1735 2675119U, // LDR_PRE_REG
1736 2683311U, // LDRcp
1737 2683311U, // LDRi12
1738 2666927U, // LDRrs
1739 1344934310U, // MCR
1740 879403589U, // MCR2
1741 1344852449U, // MCRR
1742 879403595U, // MCRR2
1743 2689837U, // MLA
1744 2667062U, // MLS
1745 10081364U, // MOVPCLR
1746 2683830U, // MOVTi16
1747 2659412U, // MOVi
1748 2651259U, // MOVi16
1749 2659412U, // MOVr
1750 2659412U, // MOVr_TC
1751 2634836U, // MOVsi
1752 2692180U, // MOVsr
1753 1143606574U, // MRC
1754 3793452U, // MRC2
1755 1814613298U, // MRRC
1756 205362U, // MRRC2
1757 2732643U, // MRS
1758 2650723U, // MRSbanked
1759 2732643U, // MRSsys
1760 1881698807U, // MSR
1761 1948807671U, // MSRbanked
1762 1881698807U, // MSRi
1763 2633783U, // MUL
1764 2674708U, // MVE_ASRLi
1765 2674708U, // MVE_ASRLr
1766 942752741U, // MVE_DLSTP_16
1767 942751988U, // MVE_DLSTP_32
1768 942752350U, // MVE_DLSTP_64
1769 942753400U, // MVE_DLSTP_8
1770 1210700118U, // MVE_LCTP
1771 10577828U, // MVE_LETP
1772 2674655U, // MVE_LSLLi
1773 2674655U, // MVE_LSLLr
1774 2674713U, // MVE_LSRL
1775 942207411U, // MVE_SQRSHR
1776 2756606U, // MVE_SQRSHRL
1777 942206858U, // MVE_SQSHL
1778 2674627U, // MVE_SQSHLL
1779 942207418U, // MVE_SRSHR
1780 2674694U, // MVE_SRSHRL
1781 942206876U, // MVE_UQRSHL
1782 2756561U, // MVE_UQRSHLL
1783 942206864U, // MVE_UQSHL
1784 2674634U, // MVE_UQSHLL
1785 942207424U, // MVE_URSHR
1786 2674701U, // MVE_URSHRL
1787 11154389U, // MVE_VABAVs16
1788 11678677U, // MVE_VABAVs32
1789 12202965U, // MVE_VABAVs8
1790 12727253U, // MVE_VABAVu16
1791 13251541U, // MVE_VABAVu32
1792 13775829U, // MVE_VABAVu8
1793 8015183U, // MVE_VABDf16
1794 8539471U, // MVE_VABDf32
1795 11160911U, // MVE_VABDs16
1796 11685199U, // MVE_VABDs32
1797 12209487U, // MVE_VABDs8
1798 12733775U, // MVE_VABDu16
1799 13258063U, // MVE_VABDu32
1800 13782351U, // MVE_VABDu8
1801 8081957U, // MVE_VABSf16
1802 8606245U, // MVE_VABSf32
1803 11227685U, // MVE_VABSs16
1804 11751973U, // MVE_VABSs32
1805 12276261U, // MVE_VABSs8
1806 14314770U, // MVE_VADC
1807 14298883U, // MVE_VADCI
1808 11692972U, // MVE_VADDLVs32acc
1809 11686966U, // MVE_VADDLVs32no_acc
1810 13265836U, // MVE_VADDLVu32acc
1811 13259830U, // MVE_VADDLVu32no_acc
1812 11160485U, // MVE_VADDVs16acc
1813 11228189U, // MVE_VADDVs16no_acc
1814 11684773U, // MVE_VADDVs32acc
1815 11752477U, // MVE_VADDVs32no_acc
1816 12209061U, // MVE_VADDVs8acc
1817 12276765U, // MVE_VADDVs8no_acc
1818 12733349U, // MVE_VADDVu16acc
1819 12801053U, // MVE_VADDVu16no_acc
1820 13257637U, // MVE_VADDVu32acc
1821 13325341U, // MVE_VADDVu32no_acc
1822 13781925U, // MVE_VADDVu8acc
1823 13849629U, // MVE_VADDVu8no_acc
1824 8015232U, // MVE_VADD_qr_f16
1825 8539520U, // MVE_VADD_qr_f32
1826 14830976U, // MVE_VADD_qr_i16
1827 14306688U, // MVE_VADD_qr_i32
1828 15355264U, // MVE_VADD_qr_i8
1829 8015232U, // MVE_VADDf16
1830 8539520U, // MVE_VADDf32
1831 14830976U, // MVE_VADDi16
1832 14306688U, // MVE_VADDi32
1833 15355264U, // MVE_VADDi8
1834 2772375U, // MVE_VAND
1835 2772255U, // MVE_VBIC
1836 14830879U, // MVE_VBICimmi16
1837 14306591U, // MVE_VBICimmi32
1838 676347U, // MVE_VBRSR16
1839 1200635U, // MVE_VBRSR32
1840 1724923U, // MVE_VBRSR8
1841 8007003U, // MVE_VCADDf16
1842 8531291U, // MVE_VCADDf32
1843 14822747U, // MVE_VCADDi16
1844 14298459U, // MVE_VCADDi32
1845 15347035U, // MVE_VCADDi8
1846 11227695U, // MVE_VCLSs16
1847 11751983U, // MVE_VCLSs32
1848 12276271U, // MVE_VCLSs8
1849 14898684U, // MVE_VCLZs16
1850 14374396U, // MVE_VCLZs32
1851 15422972U, // MVE_VCLZs8
1852 8022827U, // MVE_VCMLAf16
1853 8547115U, // MVE_VCMLAf32
1854 2021273882U, // MVE_VCMPf16
1855 2021273882U, // MVE_VCMPf16r
1856 2021798170U, // MVE_VCMPf32
1857 2021798170U, // MVE_VCMPf32r
1858 2028089626U, // MVE_VCMPi16
1859 2028089626U, // MVE_VCMPi16r
1860 2027565338U, // MVE_VCMPi32
1861 2027565338U, // MVE_VCMPi32r
1862 2028613914U, // MVE_VCMPi8
1863 2028613914U, // MVE_VCMPi8r
1864 2024419610U, // MVE_VCMPs16
1865 2024419610U, // MVE_VCMPs16r
1866 2024943898U, // MVE_VCMPs32
1867 2024943898U, // MVE_VCMPs32r
1868 2025468186U, // MVE_VCMPs8
1869 2025468186U, // MVE_VCMPs8r
1870 2025992474U, // MVE_VCMPu16
1871 2025992474U, // MVE_VCMPu16r
1872 2026516762U, // MVE_VCMPu32
1873 2026516762U, // MVE_VCMPu32r
1874 2027041050U, // MVE_VCMPu8
1875 2027041050U, // MVE_VCMPu8r
1876 8007733U, // MVE_VCMULf16
1877 8532021U, // MVE_VCMULf32
1878 940265819U, // MVE_VCTP16
1879 940790107U, // MVE_VCTP32
1880 955470171U, // MVE_VCTP64
1881 941314395U, // MVE_VCTP8
1882 888818876U, // MVE_VCVTf16f32bh
1883 888820639U, // MVE_VCVTf16f32th
1884 1291998129U, // MVE_VCVTf16s16_fix
1885 1224954801U, // MVE_VCVTf16s16n
1886 1292522417U, // MVE_VCVTf16u16_fix
1887 1225479089U, // MVE_VCVTf16u16n
1888 18042044U, // MVE_VCVTf32f16bh
1889 18043807U, // MVE_VCVTf32f16th
1890 1293570993U, // MVE_VCVTf32s32_fix
1891 1226527665U, // MVE_VCVTf32s32n
1892 1294095281U, // MVE_VCVTf32u32_fix
1893 1227051953U, // MVE_VCVTf32u32n
1894 1294619569U, // MVE_VCVTs16f16_fix
1895 1227574137U, // MVE_VCVTs16f16a
1896 1227575419U, // MVE_VCVTs16f16m
1897 1227575515U, // MVE_VCVTs16f16n
1898 1227575655U, // MVE_VCVTs16f16p
1899 1227576241U, // MVE_VCVTs16f16z
1900 1295143857U, // MVE_VCVTs32f32_fix
1901 1228098425U, // MVE_VCVTs32f32a
1902 1228099707U, // MVE_VCVTs32f32m
1903 1228099803U, // MVE_VCVTs32f32n
1904 1228099943U, // MVE_VCVTs32f32p
1905 1228100529U, // MVE_VCVTs32f32z
1906 1295668145U, // MVE_VCVTu16f16_fix
1907 1228622713U, // MVE_VCVTu16f16a
1908 1228623995U, // MVE_VCVTu16f16m
1909 1228624091U, // MVE_VCVTu16f16n
1910 1228624231U, // MVE_VCVTu16f16p
1911 1228624817U, // MVE_VCVTu16f16z
1912 1296192433U, // MVE_VCVTu32f32_fix
1913 1229147001U, // MVE_VCVTu32f32a
1914 1229148283U, // MVE_VCVTu32f32m
1915 1229148379U, // MVE_VCVTu32f32n
1916 1229148519U, // MVE_VCVTu32f32p
1917 1229149105U, // MVE_VCVTu32f32z
1918 12726637U, // MVE_VDDUPu16
1919 13250925U, // MVE_VDDUPu32
1920 13775213U, // MVE_VDDUPu8
1921 741753U, // MVE_VDUP16
1922 1266041U, // MVE_VDUP32
1923 1790329U, // MVE_VDUP8
1924 12743038U, // MVE_VDWDUPu16
1925 13267326U, // MVE_VDWDUPu32
1926 13791614U, // MVE_VDWDUPu8
1927 2773464U, // MVE_VEOR
1928 8008217U, // MVE_VFMA_qr_Sf16
1929 8532505U, // MVE_VFMA_qr_Sf32
1930 8006466U, // MVE_VFMA_qr_f16
1931 8530754U, // MVE_VFMA_qr_f32
1932 8006466U, // MVE_VFMAf16
1933 8530754U, // MVE_VFMAf32
1934 8008261U, // MVE_VFMSf16
1935 8532549U, // MVE_VFMSf32
1936 11160942U, // MVE_VHADD_qr_s16
1937 11685230U, // MVE_VHADD_qr_s32
1938 12209518U, // MVE_VHADD_qr_s8
1939 12733806U, // MVE_VHADD_qr_u16
1940 13258094U, // MVE_VHADD_qr_u32
1941 13782382U, // MVE_VHADD_qr_u8
1942 11160942U, // MVE_VHADDs16
1943 11685230U, // MVE_VHADDs32
1944 12209518U, // MVE_VHADDs8
1945 12733806U, // MVE_VHADDu16
1946 13258094U, // MVE_VHADDu32
1947 13782382U, // MVE_VHADDu8
1948 11152724U, // MVE_VHCADDs16
1949 11677012U, // MVE_VHCADDs32
1950 12201300U, // MVE_VHCADDs8
1951 11160786U, // MVE_VHSUB_qr_s16
1952 11685074U, // MVE_VHSUB_qr_s32
1953 12209362U, // MVE_VHSUB_qr_s8
1954 12733650U, // MVE_VHSUB_qr_u16
1955 13257938U, // MVE_VHSUB_qr_u32
1956 13782226U, // MVE_VHSUB_qr_u8
1957 11160786U, // MVE_VHSUBs16
1958 11685074U, // MVE_VHSUBs32
1959 12209362U, // MVE_VHSUBs8
1960 12733650U, // MVE_VHSUBu16
1961 13257938U, // MVE_VHSUBu32
1962 13782226U, // MVE_VHSUBu8
1963 12726643U, // MVE_VIDUPu16
1964 13250931U, // MVE_VIDUPu32
1965 13775219U, // MVE_VIDUPu8
1966 12743045U, // MVE_VIWDUPu16
1967 13267333U, // MVE_VIWDUPu32
1968 13791621U, // MVE_VIWDUPu8
1969 21717869U, // MVE_VLD20_16
1970 22242157U, // MVE_VLD20_16_wb
1971 21716999U, // MVE_VLD20_32
1972 22241287U, // MVE_VLD20_32_wb
1973 21718505U, // MVE_VLD20_8
1974 22242793U, // MVE_VLD20_8_wb
1975 21717909U, // MVE_VLD21_16
1976 22242197U, // MVE_VLD21_16_wb
1977 21717065U, // MVE_VLD21_32
1978 22241353U, // MVE_VLD21_32_wb
1979 21718541U, // MVE_VLD21_8
1980 22242829U, // MVE_VLD21_8_wb
1981 21726081U, // MVE_VLD40_16
1982 22250369U, // MVE_VLD40_16_wb
1983 21725211U, // MVE_VLD40_32
1984 22249499U, // MVE_VLD40_32_wb
1985 21726715U, // MVE_VLD40_8
1986 22251003U, // MVE_VLD40_8_wb
1987 21726121U, // MVE_VLD41_16
1988 22250409U, // MVE_VLD41_16_wb
1989 21725277U, // MVE_VLD41_32
1990 22249565U, // MVE_VLD41_32_wb
1991 21726751U, // MVE_VLD41_8
1992 22251039U, // MVE_VLD41_8_wb
1993 21726141U, // MVE_VLD42_16
1994 22250429U, // MVE_VLD42_16_wb
1995 21725323U, // MVE_VLD42_32
1996 22249611U, // MVE_VLD42_32_wb
1997 21726769U, // MVE_VLD42_8
1998 22251057U, // MVE_VLD42_8_wb
1999 21726161U, // MVE_VLD43_16
2000 22250449U, // MVE_VLD43_16_wb
2001 21725356U, // MVE_VLD43_32
2002 22249644U, // MVE_VLD43_32_wb
2003 21726787U, // MVE_VLD43_8
2004 22251075U, // MVE_VLD43_8_wb
2005 11160706U, // MVE_VLDRBS16
2006 950676610U, // MVE_VLDRBS16_post
2007 950676610U, // MVE_VLDRBS16_pre
2008 11160706U, // MVE_VLDRBS16_rq
2009 11684994U, // MVE_VLDRBS32
2010 951200898U, // MVE_VLDRBS32_post
2011 951200898U, // MVE_VLDRBS32_pre
2012 11684994U, // MVE_VLDRBS32_rq
2013 12733570U, // MVE_VLDRBU16
2014 952249474U, // MVE_VLDRBU16_post
2015 952249474U, // MVE_VLDRBU16_pre
2016 12733570U, // MVE_VLDRBU16_rq
2017 13257858U, // MVE_VLDRBU32
2018 952773762U, // MVE_VLDRBU32_post
2019 952773762U, // MVE_VLDRBU32_pre
2020 13257858U, // MVE_VLDRBU32_rq
2021 13782146U, // MVE_VLDRBU8
2022 953298050U, // MVE_VLDRBU8_post
2023 953298050U, // MVE_VLDRBU8_pre
2024 13782146U, // MVE_VLDRBU8_rq
2025 22695324U, // MVE_VLDRDU64_qi
2026 962211228U, // MVE_VLDRDU64_qi_pre
2027 22695324U, // MVE_VLDRDU64_rq
2028 22695324U, // MVE_VLDRDU64_rq_u
2029 11685512U, // MVE_VLDRHS32
2030 951201416U, // MVE_VLDRHS32_post
2031 951201416U, // MVE_VLDRHS32_pre
2032 11685512U, // MVE_VLDRHS32_rq
2033 11685512U, // MVE_VLDRHS32_rq_u
2034 12734088U, // MVE_VLDRHU16
2035 952249992U, // MVE_VLDRHU16_post
2036 952249992U, // MVE_VLDRHU16_pre
2037 12734088U, // MVE_VLDRHU16_rq
2038 12734088U, // MVE_VLDRHU16_rq_u
2039 13258376U, // MVE_VLDRHU32
2040 952774280U, // MVE_VLDRHU32_post
2041 952774280U, // MVE_VLDRHU32_pre
2042 13258376U, // MVE_VLDRHU32_rq
2043 13258376U, // MVE_VLDRHU32_rq_u
2044 13259887U, // MVE_VLDRWU32
2045 952775791U, // MVE_VLDRWU32_post
2046 952775791U, // MVE_VLDRWU32_pre
2047 13259887U, // MVE_VLDRWU32_qi
2048 952775791U, // MVE_VLDRWU32_qi_pre
2049 13259887U, // MVE_VLDRWU32_rq
2050 13259887U, // MVE_VLDRWU32_rq_u
2051 950686742U, // MVE_VMAXAVs16
2052 951211030U, // MVE_VMAXAVs32
2053 951735318U, // MVE_VMAXAVs8
2054 11160500U, // MVE_VMAXAs16
2055 11684788U, // MVE_VMAXAs32
2056 12209076U, // MVE_VMAXAs8
2057 947540998U, // MVE_VMAXNMAVf16
2058 948065286U, // MVE_VMAXNMAVf32
2059 8014677U, // MVE_VMAXNMAf16
2060 8538965U, // MVE_VMAXNMAf32
2061 947541061U, // MVE_VMAXNMVf16
2062 948065349U, // MVE_VMAXNMVf32
2063 8015967U, // MVE_VMAXNMf16
2064 8540255U, // MVE_VMAXNMf32
2065 950686808U, // MVE_VMAXVs16
2066 951211096U, // MVE_VMAXVs32
2067 951735384U, // MVE_VMAXVs8
2068 952259672U, // MVE_VMAXVu16
2069 952783960U, // MVE_VMAXVu32
2070 953308248U, // MVE_VMAXVu8
2071 11162800U, // MVE_VMAXs16
2072 11687088U, // MVE_VMAXs32
2073 12211376U, // MVE_VMAXs8
2074 12735664U, // MVE_VMAXu16
2075 13259952U, // MVE_VMAXu32
2076 13784240U, // MVE_VMAXu8
2077 950686735U, // MVE_VMINAVs16
2078 951211023U, // MVE_VMINAVs32
2079 951735311U, // MVE_VMINAVs8
2080 11160413U, // MVE_VMINAs16
2081 11684701U, // MVE_VMINAs32
2082 12208989U, // MVE_VMINAs8
2083 947540989U, // MVE_VMINNMAVf16
2084 948065277U, // MVE_VMINNMAVf32
2085 8014669U, // MVE_VMINNMAf16
2086 8538957U, // MVE_VMINNMAf32
2087 947541053U, // MVE_VMINNMVf16
2088 948065341U, // MVE_VMINNMVf32
2089 8015960U, // MVE_VMINNMf16
2090 8540248U, // MVE_VMINNMf32
2091 950686797U, // MVE_VMINVs16
2092 951211085U, // MVE_VMINVs32
2093 951735373U, // MVE_VMINVs8
2094 952259661U, // MVE_VMINVu16
2095 952783949U, // MVE_VMINVu32
2096 953308237U, // MVE_VMINVu8
2097 11161765U, // MVE_VMINs16
2098 11686053U, // MVE_VMINs32
2099 12210341U, // MVE_VMINs8
2100 12734629U, // MVE_VMINu16
2101 13258917U, // MVE_VMINu32
2102 13783205U, // MVE_VMINu8
2103 11152255U, // MVE_VMLADAVas16
2104 11676543U, // MVE_VMLADAVas32
2105 12200831U, // MVE_VMLADAVas8
2106 12725119U, // MVE_VMLADAVau16
2107 13249407U, // MVE_VMLADAVau32
2108 13773695U, // MVE_VMLADAVau8
2109 11154641U, // MVE_VMLADAVaxs16
2110 11678929U, // MVE_VMLADAVaxs32
2111 12203217U, // MVE_VMLADAVaxs8
2112 11162587U, // MVE_VMLADAVs16
2113 11686875U, // MVE_VMLADAVs32
2114 12211163U, // MVE_VMLADAVs8
2115 12735451U, // MVE_VMLADAVu16
2116 13259739U, // MVE_VMLADAVu32
2117 13784027U, // MVE_VMLADAVu8
2118 11163094U, // MVE_VMLADAVxs16
2119 11687382U, // MVE_VMLADAVxs32
2120 12211670U, // MVE_VMLADAVxs8
2121 11176840U, // MVE_VMLALDAVas16
2122 11701128U, // MVE_VMLALDAVas32
2123 12749704U, // MVE_VMLALDAVau16
2124 13273992U, // MVE_VMLALDAVau32
2125 11179227U, // MVE_VMLALDAVaxs16
2126 11703515U, // MVE_VMLALDAVaxs32
2127 11154403U, // MVE_VMLALDAVs16
2128 11678691U, // MVE_VMLALDAVs32
2129 12727267U, // MVE_VMLALDAVu16
2130 13251555U, // MVE_VMLALDAVu32
2131 11154911U, // MVE_VMLALDAVxs16
2132 11679199U, // MVE_VMLALDAVxs32
2133 14823955U, // MVE_VMLAS_qr_i16
2134 14299667U, // MVE_VMLAS_qr_i32
2135 15348243U, // MVE_VMLAS_qr_i8
2136 14822205U, // MVE_VMLA_qr_i16
2137 14297917U, // MVE_VMLA_qr_i32
2138 15346493U, // MVE_VMLA_qr_i8
2139 11152284U, // MVE_VMLSDAVas16
2140 11676572U, // MVE_VMLSDAVas32
2141 12200860U, // MVE_VMLSDAVas8
2142 11154673U, // MVE_VMLSDAVaxs16
2143 11678961U, // MVE_VMLSDAVaxs32
2144 12203249U, // MVE_VMLSDAVaxs8
2145 11162613U, // MVE_VMLSDAVs16
2146 11686901U, // MVE_VMLSDAVs32
2147 12211189U, // MVE_VMLSDAVs8
2148 11163123U, // MVE_VMLSDAVxs16
2149 11687411U, // MVE_VMLSDAVxs32
2150 12211699U, // MVE_VMLSDAVxs8
2151 11176850U, // MVE_VMLSLDAVas16
2152 11701138U, // MVE_VMLSLDAVas32
2153 11179238U, // MVE_VMLSLDAVaxs16
2154 11703526U, // MVE_VMLSLDAVaxs32
2155 11154412U, // MVE_VMLSLDAVs16
2156 11678700U, // MVE_VMLSLDAVs32
2157 11154921U, // MVE_VMLSLDAVxs16
2158 11679209U, // MVE_VMLSLDAVxs32
2159 11226151U, // MVE_VMOVLs16bh
2160 11227909U, // MVE_VMOVLs16th
2161 12274727U, // MVE_VMOVLs8bh
2162 12276485U, // MVE_VMOVLs8th
2163 12799015U, // MVE_VMOVLu16bh
2164 12800773U, // MVE_VMOVLu16th
2165 13847591U, // MVE_VMOVLu8bh
2166 13849349U, // MVE_VMOVLu8th
2167 14830710U, // MVE_VMOVNi16bh
2168 14832474U, // MVE_VMOVNi16th
2169 14306422U, // MVE_VMOVNi32bh
2170 14308186U, // MVE_VMOVNi32th
2171 1111123U, // MVE_VMOV_from_lane_32
2172 11072595U, // MVE_VMOV_from_lane_s16
2173 12121171U, // MVE_VMOV_from_lane_s8
2174 12645459U, // MVE_VMOV_from_lane_u16
2175 13694035U, // MVE_VMOV_from_lane_u8
2176 2757715U, // MVE_VMOV_q_rr
2177 2675795U, // MVE_VMOV_rr_q
2178 570451U, // MVE_VMOV_to_lane_16
2179 1094739U, // MVE_VMOV_to_lane_32
2180 1619027U, // MVE_VMOV_to_lane_8
2181 8606803U, // MVE_VMOVimmf32
2182 14898259U, // MVE_VMOVimmi16
2183 14373971U, // MVE_VMOVimmi32
2184 2103661651U, // MVE_VMOVimmi64
2185 15422547U, // MVE_VMOVimmi8
2186 11161218U, // MVE_VMULHs16
2187 11685506U, // MVE_VMULHs32
2188 12209794U, // MVE_VMULHs8
2189 12734082U, // MVE_VMULHu16
2190 13258370U, // MVE_VMULHu32
2191 13782658U, // MVE_VMULHu8
2192 23743515U, // MVE_VMULLBp16
2193 24267803U, // MVE_VMULLBp8
2194 11160603U, // MVE_VMULLBs16
2195 11684891U, // MVE_VMULLBs32
2196 12209179U, // MVE_VMULLBs8
2197 12733467U, // MVE_VMULLBu16
2198 13257755U, // MVE_VMULLBu32
2199 13782043U, // MVE_VMULLBu8
2200 23745278U, // MVE_VMULLTp16
2201 24269566U, // MVE_VMULLTp8
2202 11162366U, // MVE_VMULLTs16
2203 11686654U, // MVE_VMULLTs32
2204 12210942U, // MVE_VMULLTs8
2205 12735230U, // MVE_VMULLTu16
2206 13259518U, // MVE_VMULLTu32
2207 13783806U, // MVE_VMULLTu8
2208 8015943U, // MVE_VMUL_qr_f16
2209 8540231U, // MVE_VMUL_qr_f32
2210 14831687U, // MVE_VMUL_qr_i16
2211 14307399U, // MVE_VMUL_qr_i32
2212 15355975U, // MVE_VMUL_qr_i8
2213 8015943U, // MVE_VMULf16
2214 8540231U, // MVE_VMULf32
2215 14831687U, // MVE_VMULi16
2216 14307399U, // MVE_VMULi32
2217 15355975U, // MVE_VMULi8
2218 2838778U, // MVE_VMVN
2219 14897402U, // MVE_VMVNimmi16
2220 14373114U, // MVE_VMVNimmi32
2221 8080908U, // MVE_VNEGf16
2222 8605196U, // MVE_VNEGf32
2223 11226636U, // MVE_VNEGs16
2224 11750924U, // MVE_VNEGs32
2225 12275212U, // MVE_VNEGs8
2226 2773194U, // MVE_VORN
2227 2773478U, // MVE_VORR
2228 14832102U, // MVE_VORRimmi16
2229 14307814U, // MVE_VORRimmi32
2230 1210798945U, // MVE_VPNOT
2231 2772864U, // MVE_VPSEL
2232 1210823547U, // MVE_VPST
2233 2028712807U, // MVE_VPTv16i8
2234 2028712807U, // MVE_VPTv16i8r
2235 2025567079U, // MVE_VPTv16s8
2236 2025567079U, // MVE_VPTv16s8r
2237 2027139943U, // MVE_VPTv16u8
2238 2027139943U, // MVE_VPTv16u8r
2239 2021897063U, // MVE_VPTv4f32
2240 2021897063U, // MVE_VPTv4f32r
2241 2027664231U, // MVE_VPTv4i32
2242 2027664231U, // MVE_VPTv4i32r
2243 2025042791U, // MVE_VPTv4s32
2244 2025042791U, // MVE_VPTv4s32r
2245 2026615655U, // MVE_VPTv4u32
2246 2026615655U, // MVE_VPTv4u32r
2247 2021372775U, // MVE_VPTv8f16
2248 2021372775U, // MVE_VPTv8f16r
2249 2028188519U, // MVE_VPTv8i16
2250 2028188519U, // MVE_VPTv8i16r
2251 2024518503U, // MVE_VPTv8s16
2252 2024518503U, // MVE_VPTv8s16r
2253 2026091367U, // MVE_VPTv8u16
2254 2026091367U, // MVE_VPTv8u16r
2255 11227679U, // MVE_VQABSs16
2256 11751967U, // MVE_VQABSs32
2257 12276255U, // MVE_VQABSs8
2258 11160954U, // MVE_VQADD_qr_s16
2259 11685242U, // MVE_VQADD_qr_s32
2260 12209530U, // MVE_VQADD_qr_s8
2261 12733818U, // MVE_VQADD_qr_u16
2262 13258106U, // MVE_VQADD_qr_u32
2263 13782394U, // MVE_VQADD_qr_u8
2264 11160954U, // MVE_VQADDs16
2265 11685242U, // MVE_VQADDs32
2266 12209530U, // MVE_VQADDs8
2267 12733818U, // MVE_VQADDu16
2268 13258106U, // MVE_VQADDu32
2269 13782394U, // MVE_VQADDu8
2270 11154788U, // MVE_VQDMLADHXs16
2271 11679076U, // MVE_VQDMLADHXs32
2272 12203364U, // MVE_VQDMLADHXs8
2273 11152959U, // MVE_VQDMLADHs16
2274 11677247U, // MVE_VQDMLADHs32
2275 12201535U, // MVE_VQDMLADHs8
2276 11152926U, // MVE_VQDMLAH_qrs16
2277 11677214U, // MVE_VQDMLAH_qrs32
2278 12201502U, // MVE_VQDMLAH_qrs8
2279 11153044U, // MVE_VQDMLASH_qrs16
2280 11677332U, // MVE_VQDMLASH_qrs32
2281 12201620U, // MVE_VQDMLASH_qrs8
2282 11154809U, // MVE_VQDMLSDHXs16
2283 11679097U, // MVE_VQDMLSDHXs32
2284 12203385U, // MVE_VQDMLSDHXs8
2285 11152978U, // MVE_VQDMLSDHs16
2286 11677266U, // MVE_VQDMLSDHs32
2287 12201554U, // MVE_VQDMLSDHs8
2288 11161194U, // MVE_VQDMULH_qr_s16
2289 11685482U, // MVE_VQDMULH_qr_s32
2290 12209770U, // MVE_VQDMULH_qr_s8
2291 11161194U, // MVE_VQDMULHi16
2292 11685482U, // MVE_VQDMULHi32
2293 12209770U, // MVE_VQDMULHi8
2294 11160594U, // MVE_VQDMULL_qr_s16bh
2295 11162357U, // MVE_VQDMULL_qr_s16th
2296 11684882U, // MVE_VQDMULL_qr_s32bh
2297 11686645U, // MVE_VQDMULL_qr_s32th
2298 11160594U, // MVE_VQDMULLs16bh
2299 11162357U, // MVE_VQDMULLs16th
2300 11684882U, // MVE_VQDMULLs32bh
2301 11686645U, // MVE_VQDMULLs32th
2302 11160686U, // MVE_VQMOVNs16bh
2303 11162450U, // MVE_VQMOVNs16th
2304 11684974U, // MVE_VQMOVNs32bh
2305 11686738U, // MVE_VQMOVNs32th
2306 12733550U, // MVE_VQMOVNu16bh
2307 12735314U, // MVE_VQMOVNu16th
2308 13257838U, // MVE_VQMOVNu32bh
2309 13259602U, // MVE_VQMOVNu32th
2310 11160677U, // MVE_VQMOVUNs16bh
2311 11162441U, // MVE_VQMOVUNs16th
2312 11684965U, // MVE_VQMOVUNs32bh
2313 11686729U, // MVE_VQMOVUNs32th
2314 11226630U, // MVE_VQNEGs16
2315 11750918U, // MVE_VQNEGs32
2316 12275206U, // MVE_VQNEGs8
2317 11154798U, // MVE_VQRDMLADHXs16
2318 11679086U, // MVE_VQRDMLADHXs32
2319 12203374U, // MVE_VQRDMLADHXs8
2320 11152968U, // MVE_VQRDMLADHs16
2321 11677256U, // MVE_VQRDMLADHs32
2322 12201544U, // MVE_VQRDMLADHs8
2323 11152934U, // MVE_VQRDMLAH_qrs16
2324 11677222U, // MVE_VQRDMLAH_qrs32
2325 12201510U, // MVE_VQRDMLAH_qrs8
2326 11153053U, // MVE_VQRDMLASH_qrs16
2327 11677341U, // MVE_VQRDMLASH_qrs32
2328 12201629U, // MVE_VQRDMLASH_qrs8
2329 11154819U, // MVE_VQRDMLSDHXs16
2330 11679107U, // MVE_VQRDMLSDHXs32
2331 12203395U, // MVE_VQRDMLSDHXs8
2332 11152987U, // MVE_VQRDMLSDHs16
2333 11677275U, // MVE_VQRDMLSDHs32
2334 12201563U, // MVE_VQRDMLSDHs8
2335 11161202U, // MVE_VQRDMULH_qr_s16
2336 11685490U, // MVE_VQRDMULH_qr_s32
2337 12209778U, // MVE_VQRDMULH_qr_s8
2338 11161202U, // MVE_VQRDMULHi16
2339 11685490U, // MVE_VQRDMULHi32
2340 12209778U, // MVE_VQRDMULHi8
2341 11161507U, // MVE_VQRSHL_by_vecs16
2342 11685795U, // MVE_VQRSHL_by_vecs32
2343 12210083U, // MVE_VQRSHL_by_vecs8
2344 12734371U, // MVE_VQRSHL_by_vecu16
2345 13258659U, // MVE_VQRSHL_by_vecu32
2346 13782947U, // MVE_VQRSHL_by_vecu8
2347 11161507U, // MVE_VQRSHL_qrs16
2348 11685795U, // MVE_VQRSHL_qrs32
2349 12210083U, // MVE_VQRSHL_qrs8
2350 12734371U, // MVE_VQRSHL_qru16
2351 13258659U, // MVE_VQRSHL_qru32
2352 13782947U, // MVE_VQRSHL_qru8
2353 11152442U, // MVE_VQRSHRNbhs16
2354 11676730U, // MVE_VQRSHRNbhs32
2355 12725306U, // MVE_VQRSHRNbhu16
2356 13249594U, // MVE_VQRSHRNbhu32
2357 11154206U, // MVE_VQRSHRNths16
2358 11678494U, // MVE_VQRSHRNths32
2359 12727070U, // MVE_VQRSHRNthu16
2360 13251358U, // MVE_VQRSHRNthu32
2361 11152475U, // MVE_VQRSHRUNs16bh
2362 11154239U, // MVE_VQRSHRUNs16th
2363 11676763U, // MVE_VQRSHRUNs32bh
2364 11678527U, // MVE_VQRSHRUNs32th
2365 11162574U, // MVE_VQSHLU_imms16
2366 11686862U, // MVE_VQSHLU_imms32
2367 12211150U, // MVE_VQSHLU_imms8
2368 11161494U, // MVE_VQSHL_by_vecs16
2369 11685782U, // MVE_VQSHL_by_vecs32
2370 12210070U, // MVE_VQSHL_by_vecs8
2371 12734358U, // MVE_VQSHL_by_vecu16
2372 13258646U, // MVE_VQSHL_by_vecu32
2373 13782934U, // MVE_VQSHL_by_vecu8
2374 11161494U, // MVE_VQSHL_qrs16
2375 11685782U, // MVE_VQSHL_qrs32
2376 12210070U, // MVE_VQSHL_qrs8
2377 12734358U, // MVE_VQSHL_qru16
2378 13258646U, // MVE_VQSHL_qru32
2379 13782934U, // MVE_VQSHL_qru8
2380 11161494U, // MVE_VQSHLimms16
2381 11685782U, // MVE_VQSHLimms32
2382 12210070U, // MVE_VQSHLimms8
2383 12734358U, // MVE_VQSHLimmu16
2384 13258646U, // MVE_VQSHLimmu32
2385 13782934U, // MVE_VQSHLimmu8
2386 11152434U, // MVE_VQSHRNbhs16
2387 11676722U, // MVE_VQSHRNbhs32
2388 12725298U, // MVE_VQSHRNbhu16
2389 13249586U, // MVE_VQSHRNbhu32
2390 11154198U, // MVE_VQSHRNths16
2391 11678486U, // MVE_VQSHRNths32
2392 12727062U, // MVE_VQSHRNthu16
2393 13251350U, // MVE_VQSHRNthu32
2394 11152466U, // MVE_VQSHRUNs16bh
2395 11154230U, // MVE_VQSHRUNs16th
2396 11676754U, // MVE_VQSHRUNs32bh
2397 11678518U, // MVE_VQSHRUNs32th
2398 11160792U, // MVE_VQSUB_qr_s16
2399 11685080U, // MVE_VQSUB_qr_s32
2400 12209368U, // MVE_VQSUB_qr_s8
2401 12733656U, // MVE_VQSUB_qr_u16
2402 13257944U, // MVE_VQSUB_qr_u32
2403 13782232U, // MVE_VQSUB_qr_u8
2404 11160792U, // MVE_VQSUBs16
2405 11685080U, // MVE_VQSUBs32
2406 12209368U, // MVE_VQSUBs8
2407 12733656U, // MVE_VQSUBu16
2408 13257944U, // MVE_VQSUBu32
2409 13782232U, // MVE_VQSUBu8
2410 1788408U, // MVE_VREV16_8
2411 739609U, // MVE_VREV32_16
2412 1788185U, // MVE_VREV32_8
2413 739695U, // MVE_VREV64_16
2414 1263983U, // MVE_VREV64_32
2415 1788271U, // MVE_VREV64_8
2416 11160935U, // MVE_VRHADDs16
2417 11685223U, // MVE_VRHADDs32
2418 12209511U, // MVE_VRHADDs8
2419 12733799U, // MVE_VRHADDu16
2420 13258087U, // MVE_VRHADDu32
2421 13782375U, // MVE_VRHADDu8
2422 8080238U, // MVE_VRINTf16A
2423 8081518U, // MVE_VRINTf16M
2424 8081620U, // MVE_VRINTf16N
2425 8081760U, // MVE_VRINTf16P
2426 8082895U, // MVE_VRINTf16X
2427 8082945U, // MVE_VRINTf16Z
2428 8604526U, // MVE_VRINTf32A
2429 8605806U, // MVE_VRINTf32M
2430 8605908U, // MVE_VRINTf32N
2431 8606048U, // MVE_VRINTf32P
2432 8607183U, // MVE_VRINTf32X
2433 8607233U, // MVE_VRINTf32Z
2434 11700985U, // MVE_VRMLALDAVHas32
2435 13273849U, // MVE_VRMLALDAVHau32
2436 11703424U, // MVE_VRMLALDAVHaxs32
2437 11677387U, // MVE_VRMLALDAVHs32
2438 13250251U, // MVE_VRMLALDAVHu32
2439 11679118U, // MVE_VRMLALDAVHxs32
2440 11700997U, // MVE_VRMLSLDAVHas32
2441 11703437U, // MVE_VRMLSLDAVHaxs32
2442 11677398U, // MVE_VRMLSLDAVHs32
2443 11679130U, // MVE_VRMLSLDAVHxs32
2444 11161211U, // MVE_VRMULHs16
2445 11685499U, // MVE_VRMULHs32
2446 12209787U, // MVE_VRMULHs8
2447 12734075U, // MVE_VRMULHu16
2448 13258363U, // MVE_VRMULHu32
2449 13782651U, // MVE_VRMULHu8
2450 11161514U, // MVE_VRSHL_by_vecs16
2451 11685802U, // MVE_VRSHL_by_vecs32
2452 12210090U, // MVE_VRSHL_by_vecs8
2453 12734378U, // MVE_VRSHL_by_vecu16
2454 13258666U, // MVE_VRSHL_by_vecu32
2455 13782954U, // MVE_VRSHL_by_vecu8
2456 11161514U, // MVE_VRSHL_qrs16
2457 11685802U, // MVE_VRSHL_qrs32
2458 12210090U, // MVE_VRSHL_qrs8
2459 12734378U, // MVE_VRSHL_qru16
2460 13258666U, // MVE_VRSHL_qru32
2461 13782954U, // MVE_VRSHL_qru8
2462 14822467U, // MVE_VRSHRNi16bh
2463 14824231U, // MVE_VRSHRNi16th
2464 14298179U, // MVE_VRSHRNi32bh
2465 14299943U, // MVE_VRSHRNi32th
2466 11162054U, // MVE_VRSHR_imms16
2467 11686342U, // MVE_VRSHR_imms32
2468 12210630U, // MVE_VRSHR_imms8
2469 12734918U, // MVE_VRSHR_immu16
2470 13259206U, // MVE_VRSHR_immu32
2471 13783494U, // MVE_VRSHR_immu8
2472 14314765U, // MVE_VSBC
2473 14298877U, // MVE_VSBCI
2474 875195684U, // MVE_VSHLC
2475 11160587U, // MVE_VSHLL_imms16bh
2476 11162350U, // MVE_VSHLL_imms16th
2477 12209163U, // MVE_VSHLL_imms8bh
2478 12210926U, // MVE_VSHLL_imms8th
2479 12733451U, // MVE_VSHLL_immu16bh
2480 12735214U, // MVE_VSHLL_immu16th
2481 13782027U, // MVE_VSHLL_immu8bh
2482 13783790U, // MVE_VSHLL_immu8th
2483 11226123U, // MVE_VSHLL_lws16bh
2484 11227886U, // MVE_VSHLL_lws16th
2485 12274699U, // MVE_VSHLL_lws8bh
2486 12276462U, // MVE_VSHLL_lws8th
2487 12798987U, // MVE_VSHLL_lwu16bh
2488 12800750U, // MVE_VSHLL_lwu16th
2489 13847563U, // MVE_VSHLL_lwu8bh
2490 13849326U, // MVE_VSHLL_lwu8th
2491 11161520U, // MVE_VSHL_by_vecs16
2492 11685808U, // MVE_VSHL_by_vecs32
2493 12210096U, // MVE_VSHL_by_vecs8
2494 12734384U, // MVE_VSHL_by_vecu16
2495 13258672U, // MVE_VSHL_by_vecu32
2496 13782960U, // MVE_VSHL_by_vecu8
2497 14831536U, // MVE_VSHL_immi16
2498 14307248U, // MVE_VSHL_immi32
2499 15355824U, // MVE_VSHL_immi8
2500 11161520U, // MVE_VSHL_qrs16
2501 11685808U, // MVE_VSHL_qrs32
2502 12210096U, // MVE_VSHL_qrs8
2503 12734384U, // MVE_VSHL_qru16
2504 13258672U, // MVE_VSHL_qru32
2505 13782960U, // MVE_VSHL_qru8
2506 14822475U, // MVE_VSHRNi16bh
2507 14824239U, // MVE_VSHRNi16th
2508 14298187U, // MVE_VSHRNi32bh
2509 14299951U, // MVE_VSHRNi32th
2510 11162060U, // MVE_VSHR_imms16
2511 11686348U, // MVE_VSHR_imms32
2512 12210636U, // MVE_VSHR_imms8
2513 12734924U, // MVE_VSHR_immu16
2514 13259212U, // MVE_VSHR_immu32
2515 13783500U, // MVE_VSHR_immu8
2516 667409U, // MVE_VSLIimm16
2517 1191697U, // MVE_VSLIimm32
2518 1715985U, // MVE_VSLIimm8
2519 667414U, // MVE_VSRIimm16
2520 1191702U, // MVE_VSRIimm32
2521 1715990U, // MVE_VSRIimm8
2522 24863607U, // MVE_VST20_16
2523 246647U, // MVE_VST20_16_wb
2524 24862737U, // MVE_VST20_32
2525 245777U, // MVE_VST20_32_wb
2526 24864242U, // MVE_VST20_8
2527 247282U, // MVE_VST20_8_wb
2528 24863647U, // MVE_VST21_16
2529 246687U, // MVE_VST21_16_wb
2530 24862803U, // MVE_VST21_32
2531 245843U, // MVE_VST21_32_wb
2532 24864278U, // MVE_VST21_8
2533 247318U, // MVE_VST21_8_wb
2534 24871819U, // MVE_VST40_16
2535 254859U, // MVE_VST40_16_wb
2536 24870949U, // MVE_VST40_32
2537 253989U, // MVE_VST40_32_wb
2538 24872452U, // MVE_VST40_8
2539 255492U, // MVE_VST40_8_wb
2540 24871859U, // MVE_VST41_16
2541 254899U, // MVE_VST41_16_wb
2542 24871015U, // MVE_VST41_32
2543 254055U, // MVE_VST41_32_wb
2544 24872488U, // MVE_VST41_8
2545 255528U, // MVE_VST41_8_wb
2546 24871879U, // MVE_VST42_16
2547 254919U, // MVE_VST42_16_wb
2548 24871061U, // MVE_VST42_32
2549 254101U, // MVE_VST42_32_wb
2550 24872506U, // MVE_VST42_8
2551 255546U, // MVE_VST42_8_wb
2552 24871899U, // MVE_VST43_16
2553 254939U, // MVE_VST43_16_wb
2554 24871094U, // MVE_VST43_32
2555 254134U, // MVE_VST43_32_wb
2556 24872524U, // MVE_VST43_8
2557 255564U, // MVE_VST43_8_wb
2558 674952U, // MVE_VSTRB16
2559 940190856U, // MVE_VSTRB16_post
2560 940190856U, // MVE_VSTRB16_pre
2561 674952U, // MVE_VSTRB16_rq
2562 1199240U, // MVE_VSTRB32
2563 940715144U, // MVE_VSTRB32_post
2564 940715144U, // MVE_VSTRB32_pre
2565 1199240U, // MVE_VSTRB32_rq
2566 1723528U, // MVE_VSTRB8_rq
2567 1723528U, // MVE_VSTRBU8
2568 941239432U, // MVE_VSTRBU8_post
2569 941239432U, // MVE_VSTRBU8_pre
2570 15879586U, // MVE_VSTRD64_qi
2571 955395490U, // MVE_VSTRD64_qi_pre
2572 15879586U, // MVE_VSTRD64_rq
2573 15879586U, // MVE_VSTRD64_rq_u
2574 675470U, // MVE_VSTRH16_rq
2575 675470U, // MVE_VSTRH16_rq_u
2576 1199758U, // MVE_VSTRH32
2577 940715662U, // MVE_VSTRH32_post
2578 940715662U, // MVE_VSTRH32_pre
2579 1199758U, // MVE_VSTRH32_rq
2580 1199758U, // MVE_VSTRH32_rq_u
2581 675470U, // MVE_VSTRHU16
2582 940191374U, // MVE_VSTRHU16_post
2583 940191374U, // MVE_VSTRHU16_pre
2584 1201269U, // MVE_VSTRW32_qi
2585 940717173U, // MVE_VSTRW32_qi_pre
2586 1201269U, // MVE_VSTRW32_rq
2587 1201269U, // MVE_VSTRW32_rq_u
2588 1201269U, // MVE_VSTRWU32
2589 940717173U, // MVE_VSTRWU32_post
2590 940717173U, // MVE_VSTRWU32_pre
2591 8015070U, // MVE_VSUB_qr_f16
2592 8539358U, // MVE_VSUB_qr_f32
2593 14830814U, // MVE_VSUB_qr_i16
2594 14306526U, // MVE_VSUB_qr_i32
2595 15355102U, // MVE_VSUB_qr_i8
2596 8015070U, // MVE_VSUBf16
2597 8539358U, // MVE_VSUBf32
2598 14830814U, // MVE_VSUBi16
2599 14306526U, // MVE_VSUBi32
2600 15355102U, // MVE_VSUBi8
2601 942752751U, // MVE_WLSTP_16
2602 942751998U, // MVE_WLSTP_32
2603 942752360U, // MVE_WLSTP_64
2604 942753409U, // MVE_WLSTP_8
2605 2658555U, // MVNi
2606 2658555U, // MVNr
2607 2633979U, // MVNsi
2608 2691323U, // MVNsr
2609 942752186U, // NEON_VMAXNMNDf
2610 942753081U, // NEON_VMAXNMNDh
2611 942752186U, // NEON_VMAXNMNQf
2612 942753081U, // NEON_VMAXNMNQh
2613 942752174U, // NEON_VMINNMNDf
2614 942753069U, // NEON_VMINNMNDh
2615 942752174U, // NEON_VMINNMNQf
2616 942753069U, // NEON_VMINNMNQh
2617 2634215U, // ORRri
2618 2634215U, // ORRrr
2619 2691559U, // ORRrsi
2620 78311U, // ORRrsr
2621 2667156U, // PKHBT
2622 2665639U, // PKHTB
2623 264176U, // PLDWi12
2624 272368U, // PLDWrs
2625 264010U, // PLDi12
2626 272202U, // PLDrs
2627 264056U, // PLIi12
2628 272248U, // PLIrs
2629 2682235U, // QADD
2630 2681301U, // QADD16
2631 2681404U, // QADD8
2632 2684352U, // QASX
2633 2682209U, // QDADD
2634 2682060U, // QDSUB
2635 2684098U, // QSAX
2636 2682073U, // QSUB
2637 2681263U, // QSUB16
2638 2681365U, // QSUB8
2639 2650847U, // RBIT
2640 2651171U, // REV
2641 2648569U, // REV16
2642 2649787U, // REVSH
2643 4802283U, // RFEDA
2644 25249515U, // RFEDA_UPD
2645 4802314U, // RFEDB
2646 25249546U, // RFEDB_UPD
2647 4802290U, // RFEIA
2648 25249522U, // RFEIA_UPD
2649 4802321U, // RFEIB
2650 25249553U, // RFEIB_UPD
2651 2632856U, // RSBri
2652 2632856U, // RSBrr
2653 2690200U, // RSBrsi
2654 76952U, // RSBrsr
2655 2633015U, // RSCri
2656 2633015U, // RSCrr
2657 2690359U, // RSCrsi
2658 77111U, // RSCrsr
2659 2681308U, // SADD16
2660 2681410U, // SADD8
2661 2684357U, // SASX
2662 3215U, // SB
2663 2632974U, // SBCri
2664 2632974U, // SBCrr
2665 2690318U, // SBCrsi
2666 77070U, // SBCrsr
2667 2667866U, // SBFX
2668 2683943U, // SDIV
2669 2682754U, // SEL
2670 280399U, // SETEND
2671 4802460U, // SETPAN
2672 875643072U, // SHA1C
2673 942751946U, // SHA1H
2674 875643104U, // SHA1M
2675 875643114U, // SHA1P
2676 875642927U, // SHA1SU0
2677 875642993U, // SHA1SU1
2678 875643092U, // SHA256H
2679 875643039U, // SHA256H2
2680 875642939U, // SHA256SU0
2681 875643005U, // SHA256SU1
2682 2681284U, // SHADD16
2683 2681389U, // SHADD8
2684 2684339U, // SHASX
2685 2684085U, // SHSAX
2686 2681246U, // SHSUB16
2687 2681350U, // SHSUB8
2688 2731306U, // SMC
2689 2665419U, // SMLABB
2690 2667149U, // SMLABT
2691 2665795U, // SMLAD
2692 2667792U, // SMLADX
2693 290630U, // SMLAL
2694 2755538U, // SMLALBB
2695 2757274U, // SMLALBT
2696 2755973U, // SMLALD
2697 2757918U, // SMLALDX
2698 2755757U, // SMLALTB
2699 2757516U, // SMLALTT
2700 2665632U, // SMLATB
2701 2667397U, // SMLATT
2702 2665699U, // SMLAWB
2703 2667451U, // SMLAWT
2704 2665896U, // SMLSD
2705 2667822U, // SMLSDX
2706 2755984U, // SMLSLD
2707 2757926U, // SMLSLDX
2708 2665265U, // SMMLA
2709 2666911U, // SMMLAR
2710 2667060U, // SMMLS
2711 2666991U, // SMMLSR
2712 2682939U, // SMMUL
2713 2683345U, // SMMULR
2714 2682185U, // SMUAD
2715 2684183U, // SMUADX
2716 2681818U, // SMULBB
2717 2683554U, // SMULBT
2718 2691052U, // SMULL
2719 2682037U, // SMULTB
2720 2683796U, // SMULTT
2721 2682090U, // SMULWB
2722 2683842U, // SMULWT
2723 2682286U, // SMUSD
2724 2684213U, // SMUSDX
2725 4802618U, // SRSDA
2726 4802570U, // SRSDA_UPD
2727 4802640U, // SRSDB
2728 4802594U, // SRSDB_UPD
2729 4802629U, // SRSIA
2730 4802582U, // SRSIA_UPD
2731 4802651U, // SRSIB
2732 4802606U, // SRSIB_UPD
2733 2667134U, // SSAT
2734 2681322U, // SSAT16
2735 2684103U, // SSAX
2736 2681270U, // SSUB16
2737 2681371U, // SSUB8
2738 1620223881U, // STC2L_OFFSET
2739 1687332745U, // STC2L_OPTION
2740 1687332745U, // STC2L_POST
2741 1754441609U, // STC2L_PRE
2742 1620222521U, // STC2_OFFSET
2743 1687331385U, // STC2_OPTION
2744 1687331385U, // STC2_POST
2745 1754440249U, // STC2_PRE
2746 1344843624U, // STCL_OFFSET
2747 1344843624U, // STCL_OPTION
2748 1344843624U, // STCL_POST
2749 1344843624U, // STCL_PRE
2750 1344843067U, // STC_OFFSET
2751 1344843067U, // STC_OPTION
2752 1344843067U, // STC_POST
2753 1344843067U, // STC_PRE
2754 2650161U, // STL
2755 2649122U, // STLB
2756 2684226U, // STLEX
2757 2682104U, // STLEXB
2758 2682299U, // STLEXD
2759 2682600U, // STLEXH
2760 2649701U, // STLH
2761 2730739U, // STMDA
2762 942172915U, // STMDA_UPD
2763 2730995U, // STMDB
2764 942173171U, // STMDB_UPD
2765 2732151U, // STMIA
2766 942174327U, // STMIA_UPD
2767 2731013U, // STMIB
2768 942173189U, // STMIB_UPD
2769 942199471U, // STRBT_POST_IMM
2770 942199471U, // STRBT_POST_REG
2771 942197897U, // STRB_POST_IMM
2772 942197897U, // STRB_POST_REG
2773 942189705U, // STRB_PRE_IMM
2774 942197897U, // STRB_PRE_REG
2775 2681993U, // STRBi12
2776 2665609U, // STRBrs
2777 2674083U, // STRD
2778 942280099U, // STRD_POST
2779 942280099U, // STRD_PRE
2780 2684244U, // STREX
2781 2682118U, // STREXB
2782 2682313U, // STREXD
2783 2682614U, // STREXH
2784 2666127U, // STRH
2785 942191314U, // STRHTi
2786 942199506U, // STRHTr
2787 942198415U, // STRH_POST
2788 942198415U, // STRH_PRE
2789 942199670U, // STRT_POST_IMM
2790 942199670U, // STRT_POST_REG
2791 942199305U, // STR_POST_IMM
2792 942199305U, // STR_POST_REG
2793 942191113U, // STR_PRE_IMM
2794 942199305U, // STR_PRE_REG
2795 2683401U, // STRi12
2796 2667017U, // STRrs
2797 2632910U, // SUBri
2798 2632910U, // SUBrr
2799 2690254U, // SUBrsi
2800 77006U, // SUBrsr
2801 2731327U, // SVC
2802 2683277U, // SWP
2803 2681981U, // SWPB
2804 2665407U, // SXTAB
2805 2664832U, // SXTAB16
2806 2666031U, // SXTAH
2807 2682050U, // SXTB
2808 2681232U, // SXTB16
2809 2682561U, // SXTH
2810 2650523U, // TEQri
2811 2650523U, // TEQrr
2812 2683291U, // TEQrsi
2813 2666907U, // TEQrsr
2814 4364U, // TRAP
2815 296743U, // TSB
2816 2651009U, // TSTri
2817 2651009U, // TSTrr
2818 2683777U, // TSTrsi
2819 2667393U, // TSTrsr
2820 2681315U, // UADD16
2821 2681416U, // UADD8
2822 2684362U, // UASX
2823 2667871U, // UBFX
2824 4802395U, // UDF
2825 2683948U, // UDIV
2826 2681292U, // UHADD16
2827 2681396U, // UHADD8
2828 2684345U, // UHASX
2829 2684091U, // UHSAX
2830 2681254U, // UHSUB16
2831 2681357U, // UHSUB8
2832 2756395U, // UMAAL
2833 290636U, // UMLAL
2834 2691058U, // UMULL
2835 2681300U, // UQADD16
2836 2681403U, // UQADD8
2837 2684351U, // UQASX
2838 2684097U, // UQSAX
2839 2681262U, // UQSUB16
2840 2681364U, // UQSUB8
2841 2681383U, // USAD8
2842 2664959U, // USADA8
2843 2667139U, // USAT
2844 2681329U, // USAT16
2845 2684108U, // USAX
2846 2681277U, // USUB16
2847 2681377U, // USUB8
2848 2665413U, // UXTAB
2849 2664840U, // UXTAB16
2850 2666037U, // UXTAH
2851 2682055U, // UXTB
2852 2681239U, // UXTB16
2853 2682566U, // UXTH
2854 11579185U, // VABALsv2i64
2855 11054897U, // VABALsv4i32
2856 12103473U, // VABALsv8i16
2857 13152049U, // VABALuv2i64
2858 12627761U, // VABALuv4i32
2859 13676337U, // VABALuv8i16
2860 12102354U, // VABAsv16i8
2861 11578066U, // VABAsv2i32
2862 11053778U, // VABAsv4i16
2863 11578066U, // VABAsv4i32
2864 11053778U, // VABAsv8i16
2865 12102354U, // VABAsv8i8
2866 13675218U, // VABAuv16i8
2867 13150930U, // VABAuv2i32
2868 12626642U, // VABAuv4i16
2869 13150930U, // VABAuv4i32
2870 12626642U, // VABAuv8i16
2871 13675218U, // VABAuv8i8
2872 11595629U, // VABDLsv2i64
2873 11071341U, // VABDLsv4i32
2874 12119917U, // VABDLsv8i16
2875 13168493U, // VABDLuv2i64
2876 12644205U, // VABDLuv4i32
2877 13692781U, // VABDLuv8i16
2878 8449359U, // VABDfd
2879 8449359U, // VABDfq
2880 7925071U, // VABDhd
2881 7925071U, // VABDhq
2882 12119375U, // VABDsv16i8
2883 11595087U, // VABDsv2i32
2884 11070799U, // VABDsv4i16
2885 11595087U, // VABDsv4i32
2886 11070799U, // VABDsv8i16
2887 12119375U, // VABDsv8i8
2888 13692239U, // VABDuv16i8
2889 13167951U, // VABDuv2i32
2890 12643663U, // VABDuv4i16
2891 13167951U, // VABDuv4i32
2892 12643663U, // VABDuv8i16
2893 13692239U, // VABDuv8i8
2894 1282437669U, // VABSD
2895 7893541U, // VABSH
2896 8417829U, // VABSS
2897 8417829U, // VABSfd
2898 8417829U, // VABSfq
2899 7893541U, // VABShd
2900 7893541U, // VABShq
2901 12087845U, // VABSv16i8
2902 11563557U, // VABSv2i32
2903 11039269U, // VABSv4i16
2904 11563557U, // VABSv4i32
2905 11039269U, // VABSv8i16
2906 12087845U, // VABSv8i8
2907 8449488U, // VACGEfd
2908 8449488U, // VACGEfq
2909 7925200U, // VACGEhd
2910 7925200U, // VACGEhq
2911 8450753U, // VACGTfd
2912 8450753U, // VACGTfq
2913 7926465U, // VACGThd
2914 7926465U, // VACGThq
2915 1282469248U, // VADDD
2916 7925120U, // VADDH
2917 962654360U, // VADDHNv2i32
2918 14217368U, // VADDHNv4i16
2919 14741656U, // VADDHNv8i8
2920 11595642U, // VADDLsv2i64
2921 11071354U, // VADDLsv4i32
2922 12119930U, // VADDLsv8i16
2923 13168506U, // VADDLuv2i64
2924 12644218U, // VADDLuv4i32
2925 13692794U, // VADDLuv8i16
2926 8449408U, // VADDS
2927 11596900U, // VADDWsv2i64
2928 11072612U, // VADDWsv4i32
2929 12121188U, // VADDWsv8i16
2930 13169764U, // VADDWuv2i64
2931 12645476U, // VADDWuv4i32
2932 13694052U, // VADDWuv8i16
2933 8449408U, // VADDfd
2934 8449408U, // VADDfq
2935 7925120U, // VADDhd
2936 7925120U, // VADDhq
2937 15265152U, // VADDv16i8
2938 962653568U, // VADDv1i64
2939 14216576U, // VADDv2i32
2940 962653568U, // VADDv2i64
2941 14740864U, // VADDv4i16
2942 14216576U, // VADDv4i32
2943 14740864U, // VADDv8i16
2944 15265152U, // VADDv8i8
2945 2682263U, // VANDd
2946 2682263U, // VANDq
2947 1010394566U, // VBF16MALBQ
2948 1010394566U, // VBF16MALBQI
2949 1010394578U, // VBF16MALTQ
2950 1010394578U, // VBF16MALTQI
2951 2682143U, // VBICd
2952 14216479U, // VBICiv2i32
2953 14740767U, // VBICiv4i16
2954 14216479U, // VBICiv4i32
2955 14740767U, // VBICiv8i16
2956 2682143U, // VBICq
2957 2665976U, // VBIFd
2958 2665976U, // VBIFq
2959 2667236U, // VBITd
2960 2667236U, // VBITq
2961 2666526U, // VBSLd
2962 2666526U, // VBSLq
2963 0U, // VBSPd
2964 0U, // VBSPq
2965 942752151U, // VCADDv2f32
2966 942753024U, // VCADDv4f16
2967 942752151U, // VCADDv4f32
2968 942753024U, // VCADDv8f16
2969 8450454U, // VCEQfd
2970 8450454U, // VCEQfq
2971 7926166U, // VCEQhd
2972 7926166U, // VCEQhq
2973 15266198U, // VCEQv16i8
2974 14217622U, // VCEQv2i32
2975 14741910U, // VCEQv4i16
2976 14217622U, // VCEQv4i32
2977 14741910U, // VCEQv8i16
2978 15266198U, // VCEQv8i8
2979 15233430U, // VCEQzv16i8
2980 8417686U, // VCEQzv2f32
2981 14184854U, // VCEQzv2i32
2982 7893398U, // VCEQzv4f16
2983 8417686U, // VCEQzv4f32
2984 14709142U, // VCEQzv4i16
2985 14184854U, // VCEQzv4i32
2986 7893398U, // VCEQzv8f16
2987 14709142U, // VCEQzv8i16
2988 15233430U, // VCEQzv8i8
2989 8449494U, // VCGEfd
2990 8449494U, // VCGEfq
2991 7925206U, // VCGEhd
2992 7925206U, // VCGEhq
2993 12119510U, // VCGEsv16i8
2994 11595222U, // VCGEsv2i32
2995 11070934U, // VCGEsv4i16
2996 11595222U, // VCGEsv4i32
2997 11070934U, // VCGEsv8i16
2998 12119510U, // VCGEsv8i8
2999 13692374U, // VCGEuv16i8
3000 13168086U, // VCGEuv2i32
3001 12643798U, // VCGEuv4i16
3002 13168086U, // VCGEuv4i32
3003 12643798U, // VCGEuv8i16
3004 13692374U, // VCGEuv8i8
3005 12086742U, // VCGEzv16i8
3006 8416726U, // VCGEzv2f32
3007 11562454U, // VCGEzv2i32
3008 7892438U, // VCGEzv4f16
3009 8416726U, // VCGEzv4f32
3010 11038166U, // VCGEzv4i16
3011 11562454U, // VCGEzv4i32
3012 7892438U, // VCGEzv8f16
3013 11038166U, // VCGEzv8i16
3014 12086742U, // VCGEzv8i8
3015 8450759U, // VCGTfd
3016 8450759U, // VCGTfq
3017 7926471U, // VCGThd
3018 7926471U, // VCGThq
3019 12120775U, // VCGTsv16i8
3020 11596487U, // VCGTsv2i32
3021 11072199U, // VCGTsv4i16
3022 11596487U, // VCGTsv4i32
3023 11072199U, // VCGTsv8i16
3024 12120775U, // VCGTsv8i8
3025 13693639U, // VCGTuv16i8
3026 13169351U, // VCGTuv2i32
3027 12645063U, // VCGTuv4i16
3028 13169351U, // VCGTuv4i32
3029 12645063U, // VCGTuv8i16
3030 13693639U, // VCGTuv8i8
3031 12088007U, // VCGTzv16i8
3032 8417991U, // VCGTzv2f32
3033 11563719U, // VCGTzv2i32
3034 7893703U, // VCGTzv4f16
3035 8417991U, // VCGTzv4f32
3036 11039431U, // VCGTzv4i16
3037 11563719U, // VCGTzv4i32
3038 7893703U, // VCGTzv8f16
3039 11039431U, // VCGTzv8i16
3040 12088007U, // VCGTzv8i8
3041 12086747U, // VCLEzv16i8
3042 8416731U, // VCLEzv2f32
3043 11562459U, // VCLEzv2i32
3044 7892443U, // VCLEzv4f16
3045 8416731U, // VCLEzv4f32
3046 11038171U, // VCLEzv4i16
3047 11562459U, // VCLEzv4i32
3048 7892443U, // VCLEzv8f16
3049 11038171U, // VCLEzv8i16
3050 12086747U, // VCLEzv8i8
3051 12087855U, // VCLSv16i8
3052 11563567U, // VCLSv2i32
3053 11039279U, // VCLSv4i16
3054 11563567U, // VCLSv4i32
3055 11039279U, // VCLSv8i16
3056 12087855U, // VCLSv8i8
3057 12088041U, // VCLTzv16i8
3058 8418025U, // VCLTzv2f32
3059 11563753U, // VCLTzv2i32
3060 7893737U, // VCLTzv4f16
3061 8418025U, // VCLTzv4f32
3062 11039465U, // VCLTzv4i16
3063 11563753U, // VCLTzv4i32
3064 7893737U, // VCLTzv8f16
3065 11039465U, // VCLTzv8i16
3066 12088041U, // VCLTzv8i8
3067 15234556U, // VCLZv16i8
3068 14185980U, // VCLZv2i32
3069 14710268U, // VCLZv4i16
3070 14185980U, // VCLZv4i32
3071 14710268U, // VCLZv8i16
3072 15234556U, // VCLZv8i8
3073 875643264U, // VCMLAv2f32
3074 875643264U, // VCMLAv2f32_indexed
3075 875644137U, // VCMLAv4f16
3076 875644137U, // VCMLAv4f16_indexed
3077 875643264U, // VCMLAv4f32
3078 875643264U, // VCMLAv4f32_indexed
3079 875644137U, // VCMLAv8f16
3080 875644137U, // VCMLAv8f16_indexed
3081 1282437402U, // VCMPD
3082 1282436583U, // VCMPED
3083 7892455U, // VCMPEH
3084 8416743U, // VCMPES
3085 2154933735U, // VCMPEZD
3086 7974375U, // VCMPEZH
3087 8498663U, // VCMPEZS
3088 7893274U, // VCMPH
3089 8417562U, // VCMPS
3090 2154934554U, // VCMPZD
3091 7975194U, // VCMPZH
3092 8499482U, // VCMPZS
3093 1602316U, // VCNTd
3094 1602316U, // VCNTq
3095 942752008U, // VCVTANSDf
3096 942752881U, // VCVTANSDh
3097 942752008U, // VCVTANSQf
3098 942752881U, // VCVTANSQh
3099 942752068U, // VCVTANUDf
3100 942752941U, // VCVTANUDh
3101 942752068U, // VCVTANUQf
3102 942752941U, // VCVTANUQh
3103 942752370U, // VCVTASD
3104 942752761U, // VCVTASH
3105 942752008U, // VCVTASS
3106 942752430U, // VCVTAUD
3107 942752821U, // VCVTAUH
3108 942752068U, // VCVTAUS
3109 25750716U, // VCVTBDH
3110 26242236U, // VCVTBHD
3111 17853628U, // VCVTBHS
3112 888728764U, // VCVTBSH
3113 26768305U, // VCVTDS
3114 942752023U, // VCVTMNSDf
3115 942752896U, // VCVTMNSDh
3116 942752023U, // VCVTMNSQf
3117 942752896U, // VCVTMNSQh
3118 942752083U, // VCVTMNUDf
3119 942752956U, // VCVTMNUDh
3120 942752083U, // VCVTMNUQf
3121 942752956U, // VCVTMNUQh
3122 942752385U, // VCVTMSD
3123 942752776U, // VCVTMSH
3124 942752023U, // VCVTMSS
3125 942752445U, // VCVTMUD
3126 942752836U, // VCVTMUH
3127 942752083U, // VCVTMUS
3128 942752038U, // VCVTNNSDf
3129 942752911U, // VCVTNNSDh
3130 942752038U, // VCVTNNSQf
3131 942752911U, // VCVTNNSQh
3132 942752098U, // VCVTNNUDf
3133 942752971U, // VCVTNNUDh
3134 942752098U, // VCVTNNUQf
3135 942752971U, // VCVTNNUQh
3136 942752400U, // VCVTNSD
3137 942752791U, // VCVTNSH
3138 942752038U, // VCVTNSS
3139 942752460U, // VCVTNUD
3140 942752851U, // VCVTNUH
3141 942752098U, // VCVTNUS
3142 942752053U, // VCVTPNSDf
3143 942752926U, // VCVTPNSDh
3144 942752053U, // VCVTPNSQf
3145 942752926U, // VCVTPNSQh
3146 942752113U, // VCVTPNUDf
3147 942752986U, // VCVTPNUDh
3148 942752113U, // VCVTPNUQf
3149 942752986U, // VCVTPNUQh
3150 942752415U, // VCVTPSD
3151 942752806U, // VCVTPSH
3152 942752053U, // VCVTPSS
3153 942752475U, // VCVTPUD
3154 942752866U, // VCVTPUH
3155 942752113U, // VCVTPUS
3156 27292593U, // VCVTSD
3157 25752479U, // VCVTTDH
3158 26243999U, // VCVTTHD
3159 17855391U, // VCVTTHS
3160 888730527U, // VCVTTSH
3161 955806641U, // VCVTf2h
3162 1227912113U, // VCVTf2sd
3163 1227912113U, // VCVTf2sq
3164 1228960689U, // VCVTf2ud
3165 1228960689U, // VCVTf2uq
3166 1295053745U, // VCVTf2xsd
3167 1295053745U, // VCVTf2xsq
3168 1296102321U, // VCVTf2xud
3169 1296102321U, // VCVTf2xuq
3170 17855409U, // VCVTh2f
3171 1227387825U, // VCVTh2sd
3172 1227387825U, // VCVTh2sq
3173 1228436401U, // VCVTh2ud
3174 1228436401U, // VCVTh2uq
3175 1294529457U, // VCVTh2xsd
3176 1294529457U, // VCVTh2xsq
3177 1295578033U, // VCVTh2xud
3178 1295578033U, // VCVTh2xuq
3179 1226339249U, // VCVTs2fd
3180 1226339249U, // VCVTs2fq
3181 1224766385U, // VCVTs2hd
3182 1224766385U, // VCVTs2hq
3183 1226863537U, // VCVTu2fd
3184 1226863537U, // VCVTu2fq
3185 1225290673U, // VCVTu2hd
3186 1225290673U, // VCVTu2hq
3187 1293480881U, // VCVTxs2fd
3188 1293480881U, // VCVTxs2fq
3189 1291908017U, // VCVTxs2hd
3190 1291908017U, // VCVTxs2hq
3191 1294005169U, // VCVTxu2fd
3192 1294005169U, // VCVTxu2fq
3193 1292432305U, // VCVTxu2hd
3194 1292432305U, // VCVTxu2hq
3195 1282470961U, // VDIVD
3196 7926833U, // VDIVH
3197 8451121U, // VDIVS
3198 553337U, // VDUP16d
3199 553337U, // VDUP16q
3200 1077625U, // VDUP32d
3201 1077625U, // VDUP32q
3202 1601913U, // VDUP8d
3203 1601913U, // VDUP8q
3204 586105U, // VDUPLN16d
3205 586105U, // VDUPLN16q
3206 1110393U, // VDUPLN32d
3207 1110393U, // VDUPLN32q
3208 1634681U, // VDUPLN8d
3209 1634681U, // VDUPLN8q
3210 2683352U, // VEORd
3211 2683352U, // VEORq
3212 570313U, // VEXTd16
3213 1094601U, // VEXTd32
3214 1618889U, // VEXTd8
3215 570313U, // VEXTq16
3216 1094601U, // VEXTq32
3217 15774665U, // VEXTq64
3218 1618889U, // VEXTq8
3219 1282452290U, // VFMAD
3220 7908162U, // VFMAH
3221 942753047U, // VFMALD
3222 942753047U, // VFMALDI
3223 942753047U, // VFMALQ
3224 942753047U, // VFMALQI
3225 8432450U, // VFMAS
3226 8432450U, // VFMAfd
3227 8432450U, // VFMAfq
3228 7908162U, // VFMAhd
3229 7908162U, // VFMAhq
3230 1282454085U, // VFMSD
3231 7909957U, // VFMSH
3232 942753058U, // VFMSLD
3233 942753058U, // VFMSLDI
3234 942753058U, // VFMSLQ
3235 942753058U, // VFMSLQI
3236 8434245U, // VFMSS
3237 8434245U, // VFMSfd
3238 8434245U, // VFMSfq
3239 7909957U, // VFMShd
3240 7909957U, // VFMShq
3241 1282452295U, // VFNMAD
3242 7908167U, // VFNMAH
3243 8432455U, // VFNMAS
3244 1282454090U, // VFNMSD
3245 7909962U, // VFNMSH
3246 8434250U, // VFNMSS
3247 942752526U, // VFP_VMAXNMD
3248 942753081U, // VFP_VMAXNMH
3249 942752186U, // VFP_VMAXNMS
3250 942752514U, // VFP_VMINNMD
3251 942753069U, // VFP_VMINNMH
3252 942752174U, // VFP_VMINNMS
3253 1111123U, // VGETLNi32
3254 11072595U, // VGETLNs16
3255 12121171U, // VGETLNs8
3256 12645459U, // VGETLNu16
3257 13694035U, // VGETLNu8
3258 12119406U, // VHADDsv16i8
3259 11595118U, // VHADDsv2i32
3260 11070830U, // VHADDsv4i16
3261 11595118U, // VHADDsv4i32
3262 11070830U, // VHADDsv8i16
3263 12119406U, // VHADDsv8i8
3264 13692270U, // VHADDuv16i8
3265 13167982U, // VHADDuv2i32
3266 12643694U, // VHADDuv4i16
3267 13167982U, // VHADDuv4i32
3268 12643694U, // VHADDuv8i16
3269 13692270U, // VHADDuv8i8
3270 12119250U, // VHSUBsv16i8
3271 11594962U, // VHSUBsv2i32
3272 11070674U, // VHSUBsv4i16
3273 11594962U, // VHSUBsv4i32
3274 11070674U, // VHSUBsv8i16
3275 12119250U, // VHSUBsv8i8
3276 13692114U, // VHSUBuv16i8
3277 13167826U, // VHSUBuv2i32
3278 12643538U, // VHSUBuv4i16
3279 13167826U, // VHSUBuv4i32
3280 12643538U, // VHSUBuv8i16
3281 13692114U, // VHSUBuv8i8
3282 875644277U, // VINSH
3283 1235776427U, // VJCVT
3284 2215176452U, // VLD1DUPd16
3285 2215160068U, // VLD1DUPd16wb_fixed
3286 2215168260U, // VLD1DUPd16wb_register
3287 2215700740U, // VLD1DUPd32
3288 2215684356U, // VLD1DUPd32wb_fixed
3289 2215692548U, // VLD1DUPd32wb_register
3290 2216225028U, // VLD1DUPd8
3291 2216208644U, // VLD1DUPd8wb_fixed
3292 2216216836U, // VLD1DUPd8wb_register
3293 2282285316U, // VLD1DUPq16
3294 2282268932U, // VLD1DUPq16wb_fixed
3295 2282277124U, // VLD1DUPq16wb_register
3296 2282809604U, // VLD1DUPq32
3297 2282793220U, // VLD1DUPq32wb_fixed
3298 2282801412U, // VLD1DUPq32wb_register
3299 2283333892U, // VLD1DUPq8
3300 2283317508U, // VLD1DUPq8wb_fixed
3301 2283325700U, // VLD1DUPq8wb_register
3302 28363012U, // VLD1LNd16
3303 28616964U, // VLD1LNd16_UPD
3304 28887300U, // VLD1LNd32
3305 29141252U, // VLD1LNd32_UPD
3306 29411588U, // VLD1LNd8
3307 29665540U, // VLD1LNd8_UPD
3308 0U, // VLD1LNq16Pseudo
3309 0U, // VLD1LNq16Pseudo_UPD
3310 0U, // VLD1LNq32Pseudo
3311 0U, // VLD1LNq32Pseudo_UPD
3312 0U, // VLD1LNq8Pseudo
3313 0U, // VLD1LNq8Pseudo_UPD
3314 2349394180U, // VLD1d16
3315 537454852U, // VLD1d16Q
3316 0U, // VLD1d16QPseudo
3317 0U, // VLD1d16QPseudoWB_fixed
3318 0U, // VLD1d16QPseudoWB_register
3319 537438468U, // VLD1d16Qwb_fixed
3320 537446660U, // VLD1d16Qwb_register
3321 269019396U, // VLD1d16T
3322 0U, // VLD1d16TPseudo
3323 0U, // VLD1d16TPseudoWB_fixed
3324 0U, // VLD1d16TPseudoWB_register
3325 269003012U, // VLD1d16Twb_fixed
3326 269011204U, // VLD1d16Twb_register
3327 2349377796U, // VLD1d16wb_fixed
3328 2349385988U, // VLD1d16wb_register
3329 2349918468U, // VLD1d32
3330 537979140U, // VLD1d32Q
3331 0U, // VLD1d32QPseudo
3332 0U, // VLD1d32QPseudoWB_fixed
3333 0U, // VLD1d32QPseudoWB_register
3334 537962756U, // VLD1d32Qwb_fixed
3335 537970948U, // VLD1d32Qwb_register
3336 269543684U, // VLD1d32T
3337 0U, // VLD1d32TPseudo
3338 0U, // VLD1d32TPseudoWB_fixed
3339 0U, // VLD1d32TPseudoWB_register
3340 269527300U, // VLD1d32Twb_fixed
3341 269535492U, // VLD1d32Twb_register
3342 2349902084U, // VLD1d32wb_fixed
3343 2349910276U, // VLD1d32wb_register
3344 2364598532U, // VLD1d64
3345 552659204U, // VLD1d64Q
3346 0U, // VLD1d64QPseudo
3347 0U, // VLD1d64QPseudoWB_fixed
3348 0U, // VLD1d64QPseudoWB_register
3349 552642820U, // VLD1d64Qwb_fixed
3350 552651012U, // VLD1d64Qwb_register
3351 284223748U, // VLD1d64T
3352 0U, // VLD1d64TPseudo
3353 0U, // VLD1d64TPseudoWB_fixed
3354 0U, // VLD1d64TPseudoWB_register
3355 284207364U, // VLD1d64Twb_fixed
3356 284215556U, // VLD1d64Twb_register
3357 2364582148U, // VLD1d64wb_fixed
3358 2364590340U, // VLD1d64wb_register
3359 2350442756U, // VLD1d8
3360 538503428U, // VLD1d8Q
3361 0U, // VLD1d8QPseudo
3362 0U, // VLD1d8QPseudoWB_fixed
3363 0U, // VLD1d8QPseudoWB_register
3364 538487044U, // VLD1d8Qwb_fixed
3365 538495236U, // VLD1d8Qwb_register
3366 270067972U, // VLD1d8T
3367 0U, // VLD1d8TPseudo
3368 0U, // VLD1d8TPseudoWB_fixed
3369 0U, // VLD1d8TPseudoWB_register
3370 270051588U, // VLD1d8Twb_fixed
3371 270059780U, // VLD1d8Twb_register
3372 2350426372U, // VLD1d8wb_fixed
3373 2350434564U, // VLD1d8wb_register
3374 2416503044U, // VLD1q16
3375 0U, // VLD1q16HighQPseudo
3376 0U, // VLD1q16HighQPseudo_UPD
3377 0U, // VLD1q16HighTPseudo
3378 0U, // VLD1q16HighTPseudo_UPD
3379 0U, // VLD1q16LowQPseudo_UPD
3380 0U, // VLD1q16LowTPseudo_UPD
3381 2416486660U, // VLD1q16wb_fixed
3382 2416494852U, // VLD1q16wb_register
3383 2417027332U, // VLD1q32
3384 0U, // VLD1q32HighQPseudo
3385 0U, // VLD1q32HighQPseudo_UPD
3386 0U, // VLD1q32HighTPseudo
3387 0U, // VLD1q32HighTPseudo_UPD
3388 0U, // VLD1q32LowQPseudo_UPD
3389 0U, // VLD1q32LowTPseudo_UPD
3390 2417010948U, // VLD1q32wb_fixed
3391 2417019140U, // VLD1q32wb_register
3392 2431707396U, // VLD1q64
3393 0U, // VLD1q64HighQPseudo
3394 0U, // VLD1q64HighQPseudo_UPD
3395 0U, // VLD1q64HighTPseudo
3396 0U, // VLD1q64HighTPseudo_UPD
3397 0U, // VLD1q64LowQPseudo_UPD
3398 0U, // VLD1q64LowTPseudo_UPD
3399 2431691012U, // VLD1q64wb_fixed
3400 2431699204U, // VLD1q64wb_register
3401 2417551620U, // VLD1q8
3402 0U, // VLD1q8HighQPseudo
3403 0U, // VLD1q8HighQPseudo_UPD
3404 0U, // VLD1q8HighTPseudo
3405 0U, // VLD1q8HighTPseudo_UPD
3406 0U, // VLD1q8LowQPseudo_UPD
3407 0U, // VLD1q8LowTPseudo_UPD
3408 2417535236U, // VLD1q8wb_fixed
3409 2417543428U, // VLD1q8wb_register
3410 2282285365U, // VLD2DUPd16
3411 2282268981U, // VLD2DUPd16wb_fixed
3412 2282277173U, // VLD2DUPd16wb_register
3413 2483611957U, // VLD2DUPd16x2
3414 2483595573U, // VLD2DUPd16x2wb_fixed
3415 2483603765U, // VLD2DUPd16x2wb_register
3416 2282809653U, // VLD2DUPd32
3417 2282793269U, // VLD2DUPd32wb_fixed
3418 2282801461U, // VLD2DUPd32wb_register
3419 2484136245U, // VLD2DUPd32x2
3420 2484119861U, // VLD2DUPd32x2wb_fixed
3421 2484128053U, // VLD2DUPd32x2wb_register
3422 2283333941U, // VLD2DUPd8
3423 2283317557U, // VLD2DUPd8wb_fixed
3424 2283325749U, // VLD2DUPd8wb_register
3425 2484660533U, // VLD2DUPd8x2
3426 2484644149U, // VLD2DUPd8x2wb_fixed
3427 2484652341U, // VLD2DUPd8x2wb_register
3428 0U, // VLD2DUPq16EvenPseudo
3429 0U, // VLD2DUPq16OddPseudo
3430 0U, // VLD2DUPq16OddPseudoWB_fixed
3431 0U, // VLD2DUPq16OddPseudoWB_register
3432 0U, // VLD2DUPq32EvenPseudo
3433 0U, // VLD2DUPq32OddPseudo
3434 0U, // VLD2DUPq32OddPseudoWB_fixed
3435 0U, // VLD2DUPq32OddPseudoWB_register
3436 0U, // VLD2DUPq8EvenPseudo
3437 0U, // VLD2DUPq8OddPseudo
3438 0U, // VLD2DUPq8OddPseudoWB_fixed
3439 0U, // VLD2DUPq8OddPseudoWB_register
3440 28617013U, // VLD2LNd16
3441 0U, // VLD2LNd16Pseudo
3442 0U, // VLD2LNd16Pseudo_UPD
3443 28625205U, // VLD2LNd16_UPD
3444 29141301U, // VLD2LNd32
3445 0U, // VLD2LNd32Pseudo
3446 0U, // VLD2LNd32Pseudo_UPD
3447 29149493U, // VLD2LNd32_UPD
3448 29665589U, // VLD2LNd8
3449 0U, // VLD2LNd8Pseudo
3450 0U, // VLD2LNd8Pseudo_UPD
3451 29673781U, // VLD2LNd8_UPD
3452 28617013U, // VLD2LNq16
3453 0U, // VLD2LNq16Pseudo
3454 0U, // VLD2LNq16Pseudo_UPD
3455 28625205U, // VLD2LNq16_UPD
3456 29141301U, // VLD2LNq32
3457 0U, // VLD2LNq32Pseudo
3458 0U, // VLD2LNq32Pseudo_UPD
3459 29149493U, // VLD2LNq32_UPD
3460 2550720821U, // VLD2b16
3461 2550704437U, // VLD2b16wb_fixed
3462 2550712629U, // VLD2b16wb_register
3463 2551245109U, // VLD2b32
3464 2551228725U, // VLD2b32wb_fixed
3465 2551236917U, // VLD2b32wb_register
3466 2551769397U, // VLD2b8
3467 2551753013U, // VLD2b8wb_fixed
3468 2551761205U, // VLD2b8wb_register
3469 2416503093U, // VLD2d16
3470 2416486709U, // VLD2d16wb_fixed
3471 2416494901U, // VLD2d16wb_register
3472 2417027381U, // VLD2d32
3473 2417010997U, // VLD2d32wb_fixed
3474 2417019189U, // VLD2d32wb_register
3475 2417551669U, // VLD2d8
3476 2417535285U, // VLD2d8wb_fixed
3477 2417543477U, // VLD2d8wb_register
3478 537454901U, // VLD2q16
3479 0U, // VLD2q16Pseudo
3480 0U, // VLD2q16PseudoWB_fixed
3481 0U, // VLD2q16PseudoWB_register
3482 537438517U, // VLD2q16wb_fixed
3483 537446709U, // VLD2q16wb_register
3484 537979189U, // VLD2q32
3485 0U, // VLD2q32Pseudo
3486 0U, // VLD2q32PseudoWB_fixed
3487 0U, // VLD2q32PseudoWB_register
3488 537962805U, // VLD2q32wb_fixed
3489 537970997U, // VLD2q32wb_register
3490 538503477U, // VLD2q8
3491 0U, // VLD2q8Pseudo
3492 0U, // VLD2q8PseudoWB_fixed
3493 0U, // VLD2q8PseudoWB_register
3494 538487093U, // VLD2q8wb_fixed
3495 538495285U, // VLD2q8wb_register
3496 28363098U, // VLD3DUPd16
3497 0U, // VLD3DUPd16Pseudo
3498 0U, // VLD3DUPd16Pseudo_UPD
3499 28617050U, // VLD3DUPd16_UPD
3500 28887386U, // VLD3DUPd32
3501 0U, // VLD3DUPd32Pseudo
3502 0U, // VLD3DUPd32Pseudo_UPD
3503 29141338U, // VLD3DUPd32_UPD
3504 29411674U, // VLD3DUPd8
3505 0U, // VLD3DUPd8Pseudo
3506 0U, // VLD3DUPd8Pseudo_UPD
3507 29665626U, // VLD3DUPd8_UPD
3508 28363098U, // VLD3DUPq16
3509 0U, // VLD3DUPq16EvenPseudo
3510 0U, // VLD3DUPq16OddPseudo
3511 0U, // VLD3DUPq16OddPseudo_UPD
3512 28617050U, // VLD3DUPq16_UPD
3513 28887386U, // VLD3DUPq32
3514 0U, // VLD3DUPq32EvenPseudo
3515 0U, // VLD3DUPq32OddPseudo
3516 0U, // VLD3DUPq32OddPseudo_UPD
3517 29141338U, // VLD3DUPq32_UPD
3518 29411674U, // VLD3DUPq8
3519 0U, // VLD3DUPq8EvenPseudo
3520 0U, // VLD3DUPq8OddPseudo
3521 0U, // VLD3DUPq8OddPseudo_UPD
3522 29665626U, // VLD3DUPq8_UPD
3523 28625242U, // VLD3LNd16
3524 0U, // VLD3LNd16Pseudo
3525 0U, // VLD3LNd16Pseudo_UPD
3526 28633434U, // VLD3LNd16_UPD
3527 29149530U, // VLD3LNd32
3528 0U, // VLD3LNd32Pseudo
3529 0U, // VLD3LNd32Pseudo_UPD
3530 29157722U, // VLD3LNd32_UPD
3531 29673818U, // VLD3LNd8
3532 0U, // VLD3LNd8Pseudo
3533 0U, // VLD3LNd8Pseudo_UPD
3534 29682010U, // VLD3LNd8_UPD
3535 28625242U, // VLD3LNq16
3536 0U, // VLD3LNq16Pseudo
3537 0U, // VLD3LNq16Pseudo_UPD
3538 28633434U, // VLD3LNq16_UPD
3539 29149530U, // VLD3LNq32
3540 0U, // VLD3LNq32Pseudo
3541 0U, // VLD3LNq32Pseudo_UPD
3542 29157722U, // VLD3LNq32_UPD
3543 28363098U, // VLD3d16
3544 0U, // VLD3d16Pseudo
3545 0U, // VLD3d16Pseudo_UPD
3546 28617050U, // VLD3d16_UPD
3547 28887386U, // VLD3d32
3548 0U, // VLD3d32Pseudo
3549 0U, // VLD3d32Pseudo_UPD
3550 29141338U, // VLD3d32_UPD
3551 29411674U, // VLD3d8
3552 0U, // VLD3d8Pseudo
3553 0U, // VLD3d8Pseudo_UPD
3554 29665626U, // VLD3d8_UPD
3555 28363098U, // VLD3q16
3556 0U, // VLD3q16Pseudo_UPD
3557 28617050U, // VLD3q16_UPD
3558 0U, // VLD3q16oddPseudo
3559 0U, // VLD3q16oddPseudo_UPD
3560 28887386U, // VLD3q32
3561 0U, // VLD3q32Pseudo_UPD
3562 29141338U, // VLD3q32_UPD
3563 0U, // VLD3q32oddPseudo
3564 0U, // VLD3q32oddPseudo_UPD
3565 29411674U, // VLD3q8
3566 0U, // VLD3q8Pseudo_UPD
3567 29665626U, // VLD3q8_UPD
3568 0U, // VLD3q8oddPseudo
3569 0U, // VLD3q8oddPseudo_UPD
3570 28445046U, // VLD4DUPd16
3571 0U, // VLD4DUPd16Pseudo
3572 0U, // VLD4DUPd16Pseudo_UPD
3573 28641654U, // VLD4DUPd16_UPD
3574 28969334U, // VLD4DUPd32
3575 0U, // VLD4DUPd32Pseudo
3576 0U, // VLD4DUPd32Pseudo_UPD
3577 29165942U, // VLD4DUPd32_UPD
3578 29493622U, // VLD4DUPd8
3579 0U, // VLD4DUPd8Pseudo
3580 0U, // VLD4DUPd8Pseudo_UPD
3581 29690230U, // VLD4DUPd8_UPD
3582 28445046U, // VLD4DUPq16
3583 0U, // VLD4DUPq16EvenPseudo
3584 0U, // VLD4DUPq16OddPseudo
3585 0U, // VLD4DUPq16OddPseudo_UPD
3586 28641654U, // VLD4DUPq16_UPD
3587 28969334U, // VLD4DUPq32
3588 0U, // VLD4DUPq32EvenPseudo
3589 0U, // VLD4DUPq32OddPseudo
3590 0U, // VLD4DUPq32OddPseudo_UPD
3591 29165942U, // VLD4DUPq32_UPD
3592 29493622U, // VLD4DUPq8
3593 0U, // VLD4DUPq8EvenPseudo
3594 0U, // VLD4DUPq8OddPseudo
3595 0U, // VLD4DUPq8OddPseudo_UPD
3596 29690230U, // VLD4DUPq8_UPD
3597 28633462U, // VLD4LNd16
3598 0U, // VLD4LNd16Pseudo
3599 0U, // VLD4LNd16Pseudo_UPD
3600 28649846U, // VLD4LNd16_UPD
3601 29157750U, // VLD4LNd32
3602 0U, // VLD4LNd32Pseudo
3603 0U, // VLD4LNd32Pseudo_UPD
3604 29174134U, // VLD4LNd32_UPD
3605 29682038U, // VLD4LNd8
3606 0U, // VLD4LNd8Pseudo
3607 0U, // VLD4LNd8Pseudo_UPD
3608 29698422U, // VLD4LNd8_UPD
3609 28633462U, // VLD4LNq16
3610 0U, // VLD4LNq16Pseudo
3611 0U, // VLD4LNq16Pseudo_UPD
3612 28649846U, // VLD4LNq16_UPD
3613 29157750U, // VLD4LNq32
3614 0U, // VLD4LNq32Pseudo
3615 0U, // VLD4LNq32Pseudo_UPD
3616 29174134U, // VLD4LNq32_UPD
3617 28445046U, // VLD4d16
3618 0U, // VLD4d16Pseudo
3619 0U, // VLD4d16Pseudo_UPD
3620 28641654U, // VLD4d16_UPD
3621 28969334U, // VLD4d32
3622 0U, // VLD4d32Pseudo
3623 0U, // VLD4d32Pseudo_UPD
3624 29165942U, // VLD4d32_UPD
3625 29493622U, // VLD4d8
3626 0U, // VLD4d8Pseudo
3627 0U, // VLD4d8Pseudo_UPD
3628 29690230U, // VLD4d8_UPD
3629 28445046U, // VLD4q16
3630 0U, // VLD4q16Pseudo_UPD
3631 28641654U, // VLD4q16_UPD
3632 0U, // VLD4q16oddPseudo
3633 0U, // VLD4q16oddPseudo_UPD
3634 28969334U, // VLD4q32
3635 0U, // VLD4q32Pseudo_UPD
3636 29165942U, // VLD4q32_UPD
3637 0U, // VLD4q32oddPseudo
3638 0U, // VLD4q32oddPseudo_UPD
3639 29493622U, // VLD4q8
3640 0U, // VLD4q8Pseudo_UPD
3641 29690230U, // VLD4q8_UPD
3642 0U, // VLD4q8oddPseudo
3643 0U, // VLD4q8oddPseudo_UPD
3644 942173163U, // VLDMDDB_UPD
3645 2730775U, // VLDMDIA
3646 942172951U, // VLDMDIA_UPD
3647 0U, // VLDMQIA
3648 942173163U, // VLDMSDB_UPD
3649 2730775U, // VLDMSIA
3650 942172951U, // VLDMSIA_UPD
3651 2683310U, // VLDRD
3652 586158U, // VLDRH
3653 2683310U, // VLDRS
3654 2647159214U, // VLDR_FPCXTNS_off
3655 768143790U, // VLDR_FPCXTNS_post
3656 2714300846U, // VLDR_FPCXTNS_pre
3657 2647683502U, // VLDR_FPCXTS_off
3658 768668078U, // VLDR_FPCXTS_post
3659 2714825134U, // VLDR_FPCXTS_pre
3660 2782458286U, // VLDR_FPSCR_NZCVQC_off
3661 1708700078U, // VLDR_FPSCR_NZCVQC_post
3662 2849550766U, // VLDR_FPSCR_NZCVQC_pre
3663 2648732078U, // VLDR_FPSCR_off
3664 769716654U, // VLDR_FPSCR_post
3665 2715873710U, // VLDR_FPSCR_pre
3666 2783506862U, // VLDR_P0_off
3667 1709748654U, // VLDR_P0_post
3668 2850599342U, // VLDR_P0_pre
3669 2649780654U, // VLDR_VPR_off
3670 770765230U, // VLDR_VPR_post
3671 2716922286U, // VLDR_VPR_pre
3672 2732114U, // VLLDM
3673 2732114U, // VLLDM_T2
3674 2732149U, // VLSTM
3675 2732149U, // VLSTM_T2
3676 8451248U, // VMAXfd
3677 8451248U, // VMAXfq
3678 7926960U, // VMAXhd
3679 7926960U, // VMAXhq
3680 12121264U, // VMAXsv16i8
3681 11596976U, // VMAXsv2i32
3682 11072688U, // VMAXsv4i16
3683 11596976U, // VMAXsv4i32
3684 11072688U, // VMAXsv8i16
3685 12121264U, // VMAXsv8i8
3686 13694128U, // VMAXuv16i8
3687 13169840U, // VMAXuv2i32
3688 12645552U, // VMAXuv4i16
3689 13169840U, // VMAXuv4i32
3690 12645552U, // VMAXuv8i16
3691 13694128U, // VMAXuv8i8
3692 8450213U, // VMINfd
3693 8450213U, // VMINfq
3694 7925925U, // VMINhd
3695 7925925U, // VMINhq
3696 12120229U, // VMINsv16i8
3697 11595941U, // VMINsv2i32
3698 11071653U, // VMINsv4i16
3699 11595941U, // VMINsv4i32
3700 11071653U, // VMINsv8i16
3701 12120229U, // VMINsv8i8
3702 13693093U, // VMINuv16i8
3703 13168805U, // VMINuv2i32
3704 12644517U, // VMINuv4i16
3705 13168805U, // VMINuv4i32
3706 12644517U, // VMINuv8i16
3707 13693093U, // VMINuv8i8
3708 1282452285U, // VMLAD
3709 7908157U, // VMLAH
3710 11587410U, // VMLALslsv2i32
3711 11063122U, // VMLALslsv4i16
3712 13160274U, // VMLALsluv2i32
3713 12635986U, // VMLALsluv4i16
3714 11579218U, // VMLALsv2i64
3715 11054930U, // VMLALsv4i32
3716 12103506U, // VMLALsv8i16
3717 13152082U, // VMLALuv2i64
3718 12627794U, // VMLALuv4i32
3719 13676370U, // VMLALuv8i16
3720 8432445U, // VMLAS
3721 8432445U, // VMLAfd
3722 8432445U, // VMLAfq
3723 7908157U, // VMLAhd
3724 7908157U, // VMLAhq
3725 8440637U, // VMLAslfd
3726 8440637U, // VMLAslfq
3727 7916349U, // VMLAslhd
3728 7916349U, // VMLAslhq
3729 14207805U, // VMLAslv2i32
3730 14732093U, // VMLAslv4i16
3731 14207805U, // VMLAslv4i32
3732 14732093U, // VMLAslv8i16
3733 15248189U, // VMLAv16i8
3734 14199613U, // VMLAv2i32
3735 14723901U, // VMLAv4i16
3736 14199613U, // VMLAv4i32
3737 14723901U, // VMLAv8i16
3738 15248189U, // VMLAv8i8
3739 1282454080U, // VMLSD
3740 7909952U, // VMLSH
3741 11587627U, // VMLSLslsv2i32
3742 11063339U, // VMLSLslsv4i16
3743 13160491U, // VMLSLsluv2i32
3744 12636203U, // VMLSLsluv4i16
3745 11579435U, // VMLSLsv2i64
3746 11055147U, // VMLSLsv4i32
3747 12103723U, // VMLSLsv8i16
3748 13152299U, // VMLSLuv2i64
3749 12628011U, // VMLSLuv4i32
3750 13676587U, // VMLSLuv8i16
3751 8434240U, // VMLSS
3752 8434240U, // VMLSfd
3753 8434240U, // VMLSfq
3754 7909952U, // VMLShd
3755 7909952U, // VMLShq
3756 8442432U, // VMLSslfd
3757 8442432U, // VMLSslfq
3758 7918144U, // VMLSslhd
3759 7918144U, // VMLSslhq
3760 14209600U, // VMLSslv2i32
3761 14733888U, // VMLSslv4i16
3762 14209600U, // VMLSslv4i32
3763 14733888U, // VMLSslv8i16
3764 15249984U, // VMLSv16i8
3765 14201408U, // VMLSv2i32
3766 14725696U, // VMLSv4i16
3767 14201408U, // VMLSv4i32
3768 14725696U, // VMLSv8i16
3769 15249984U, // VMLSv8i8
3770 1010394554U, // VMMLA
3771 1282438227U, // VMOVD
3772 2683987U, // VMOVDRR
3773 942753187U, // VMOVH
3774 7894099U, // VMOVHR
3775 11563084U, // VMOVLsv2i64
3776 11038796U, // VMOVLsv4i32
3777 12087372U, // VMOVLsv8i16
3778 13135948U, // VMOVLuv2i64
3779 12611660U, // VMOVLuv4i32
3780 13660236U, // VMOVLuv8i16
3781 962621702U, // VMOVNv2i32
3782 14184710U, // VMOVNv4i16
3783 14708998U, // VMOVNv8i8
3784 7894099U, // VMOVRH
3785 2683987U, // VMOVRRD
3786 2667603U, // VMOVRRS
3787 2651219U, // VMOVRS
3788 8418387U, // VMOVS
3789 2651219U, // VMOVSR
3790 2667603U, // VMOVSRR
3791 15234131U, // VMOVv16i8
3792 2103473235U, // VMOVv1i64
3793 8418387U, // VMOVv2f32
3794 14185555U, // VMOVv2i32
3795 2103473235U, // VMOVv2i64
3796 8418387U, // VMOVv4f32
3797 14709843U, // VMOVv4i16
3798 14185555U, // VMOVv4i32
3799 14709843U, // VMOVv8i16
3800 15234131U, // VMOVv8i8
3801 2732642U, // VMRS
3802 2732642U, // VMRS_FPCXTNS
3803 2732642U, // VMRS_FPCXTS
3804 2732642U, // VMRS_FPEXC
3805 2732642U, // VMRS_FPINST
3806 2732642U, // VMRS_FPINST2
3807 2650722U, // VMRS_FPSCR_NZCVQC
3808 2732642U, // VMRS_FPSID
3809 2732642U, // VMRS_MVFR0
3810 2732642U, // VMRS_MVFR1
3811 2732642U, // VMRS_MVFR2
3812 2650722U, // VMRS_P0
3813 2732642U, // VMRS_VPR
3814 31568374U, // VMSR
3815 29995510U, // VMSR_FPCXTNS
3816 30519798U, // VMSR_FPCXTS
3817 33141238U, // VMSR_FPEXC
3818 33665526U, // VMSR_FPINST
3819 34189814U, // VMSR_FPINST2
3820 970486262U, // VMSR_FPSCR_NZCVQC
3821 34714102U, // VMSR_FPSID
3822 971534838U, // VMSR_P0
3823 32616950U, // VMSR_VPR
3824 1282469959U, // VMULD
3825 7925831U, // VMULH
3826 942752610U, // VMULLp64
3827 24178680U, // VMULLp8
3828 11579384U, // VMULLslsv2i32
3829 11055096U, // VMULLslsv4i16
3830 13152248U, // VMULLsluv2i32
3831 12627960U, // VMULLsluv4i16
3832 11595768U, // VMULLsv2i64
3833 11071480U, // VMULLsv4i32
3834 12120056U, // VMULLsv8i16
3835 13168632U, // VMULLuv2i64
3836 12644344U, // VMULLuv4i32
3837 13692920U, // VMULLuv8i16
3838 8450119U, // VMULS
3839 8450119U, // VMULfd
3840 8450119U, // VMULfq
3841 7925831U, // VMULhd
3842 7925831U, // VMULhq
3843 24178759U, // VMULpd
3844 24178759U, // VMULpq
3845 8433735U, // VMULslfd
3846 8433735U, // VMULslfq
3847 7909447U, // VMULslhd
3848 7909447U, // VMULslhq
3849 14200903U, // VMULslv2i32
3850 14725191U, // VMULslv4i16
3851 14200903U, // VMULslv4i32
3852 14725191U, // VMULslv8i16
3853 15265863U, // VMULv16i8
3854 14217287U, // VMULv2i32
3855 14741575U, // VMULv4i16
3856 14217287U, // VMULv4i32
3857 14741575U, // VMULv8i16
3858 15265863U, // VMULv8i8
3859 2650362U, // VMVNd
3860 2650362U, // VMVNq
3861 14184698U, // VMVNv2i32
3862 14708986U, // VMVNv4i16
3863 14184698U, // VMVNv4i32
3864 14708986U, // VMVNv8i16
3865 1282436620U, // VNEGD
3866 7892492U, // VNEGH
3867 8416780U, // VNEGS
3868 8416780U, // VNEGf32q
3869 8416780U, // VNEGfd
3870 7892492U, // VNEGhd
3871 7892492U, // VNEGhq
3872 11038220U, // VNEGs16d
3873 11038220U, // VNEGs16q
3874 11562508U, // VNEGs32d
3875 11562508U, // VNEGs32q
3876 12086796U, // VNEGs8d
3877 12086796U, // VNEGs8q
3878 1282452279U, // VNMLAD
3879 7908151U, // VNMLAH
3880 8432439U, // VNMLAS
3881 1282454074U, // VNMLSD
3882 7909946U, // VNMLSH
3883 8434234U, // VNMLSS
3884 1282469953U, // VNMULD
3885 7925825U, // VNMULH
3886 8450113U, // VNMULS
3887 2683082U, // VORNd
3888 2683082U, // VORNq
3889 2683366U, // VORRd
3890 14217702U, // VORRiv2i32
3891 14741990U, // VORRiv4i16
3892 14217702U, // VORRiv4i32
3893 14741990U, // VORRiv8i16
3894 2683366U, // VORRq
3895 12119863U, // VPADALsv16i8
3896 11595575U, // VPADALsv2i32
3897 11071287U, // VPADALsv4i16
3898 11595575U, // VPADALsv4i32
3899 11071287U, // VPADALsv8i16
3900 12119863U, // VPADALsv8i8
3901 13692727U, // VPADALuv16i8
3902 13168439U, // VPADALuv2i32
3903 12644151U, // VPADALuv4i16
3904 13168439U, // VPADALuv4i32
3905 12644151U, // VPADALuv8i16
3906 13692727U, // VPADALuv8i8
3907 12087155U, // VPADDLsv16i8
3908 11562867U, // VPADDLsv2i32
3909 11038579U, // VPADDLsv4i16
3910 11562867U, // VPADDLsv4i32
3911 11038579U, // VPADDLsv8i16
3912 12087155U, // VPADDLsv8i8
3913 13660019U, // VPADDLuv16i8
3914 13135731U, // VPADDLuv2i32
3915 12611443U, // VPADDLuv4i16
3916 13135731U, // VPADDLuv4i32
3917 12611443U, // VPADDLuv8i16
3918 13660019U, // VPADDLuv8i8
3919 8449396U, // VPADDf
3920 7925108U, // VPADDh
3921 14740852U, // VPADDi16
3922 14216564U, // VPADDi32
3923 15265140U, // VPADDi8
3924 8451242U, // VPMAXf
3925 7926954U, // VPMAXh
3926 11072682U, // VPMAXs16
3927 11596970U, // VPMAXs32
3928 12121258U, // VPMAXs8
3929 12645546U, // VPMAXu16
3930 13169834U, // VPMAXu32
3931 13694122U, // VPMAXu8
3932 8450207U, // VPMINf
3933 7925919U, // VPMINh
3934 11071647U, // VPMINs16
3935 11595935U, // VPMINs32
3936 12120223U, // VPMINs8
3937 12644511U, // VPMINu16
3938 13168799U, // VPMINu32
3939 13693087U, // VPMINu8
3940 12087839U, // VQABSv16i8
3941 11563551U, // VQABSv2i32
3942 11039263U, // VQABSv4i16
3943 11563551U, // VQABSv4i32
3944 11039263U, // VQABSv8i16
3945 12087839U, // VQABSv8i8
3946 12119418U, // VQADDsv16i8
3947 974712186U, // VQADDsv1i64
3948 11595130U, // VQADDsv2i32
3949 974712186U, // VQADDsv2i64
3950 11070842U, // VQADDsv4i16
3951 11595130U, // VQADDsv4i32
3952 11070842U, // VQADDsv8i16
3953 12119418U, // VQADDsv8i8
3954 13692282U, // VQADDuv16i8
3955 22605178U, // VQADDuv1i64
3956 13167994U, // VQADDuv2i32
3957 22605178U, // VQADDuv2i64
3958 12643706U, // VQADDuv4i16
3959 13167994U, // VQADDuv4i32
3960 12643706U, // VQADDuv8i16
3961 13692282U, // VQADDuv8i8
3962 11587390U, // VQDMLALslv2i32
3963 11063102U, // VQDMLALslv4i16
3964 11579198U, // VQDMLALv2i64
3965 11054910U, // VQDMLALv4i32
3966 11587619U, // VQDMLSLslv2i32
3967 11063331U, // VQDMLSLslv4i16
3968 11579427U, // VQDMLSLv2i64
3969 11055139U, // VQDMLSLv4i32
3970 11578986U, // VQDMULHslv2i32
3971 11054698U, // VQDMULHslv4i16
3972 11578986U, // VQDMULHslv4i32
3973 11054698U, // VQDMULHslv8i16
3974 11595370U, // VQDMULHv2i32
3975 11071082U, // VQDMULHv4i16
3976 11595370U, // VQDMULHv4i32
3977 11071082U, // VQDMULHv8i16
3978 11579364U, // VQDMULLslv2i32
3979 11055076U, // VQDMULLslv4i16
3980 11595748U, // VQDMULLv2i64
3981 11071460U, // VQDMULLv4i32
3982 974680306U, // VQMOVNsuv2i32
3983 11563250U, // VQMOVNsuv4i16
3984 11038962U, // VQMOVNsuv8i8
3985 974680319U, // VQMOVNsv2i32
3986 11563263U, // VQMOVNsv4i16
3987 11038975U, // VQMOVNsv8i8
3988 22573311U, // VQMOVNuv2i32
3989 13136127U, // VQMOVNuv4i16
3990 12611839U, // VQMOVNuv8i8
3991 12086790U, // VQNEGv16i8
3992 11562502U, // VQNEGv2i32
3993 11038214U, // VQNEGv4i16
3994 11562502U, // VQNEGv4i32
3995 11038214U, // VQNEGv8i16
3996 12086790U, // VQNEGv8i8
3997 11587110U, // VQRDMLAHslv2i32
3998 11062822U, // VQRDMLAHslv4i16
3999 11587110U, // VQRDMLAHslv4i32
4000 11062822U, // VQRDMLAHslv8i16
4001 11578918U, // VQRDMLAHv2i32
4002 11054630U, // VQRDMLAHv4i16
4003 11578918U, // VQRDMLAHv4i32
4004 11054630U, // VQRDMLAHv8i16
4005 11587239U, // VQRDMLSHslv2i32
4006 11062951U, // VQRDMLSHslv4i16
4007 11587239U, // VQRDMLSHslv4i32
4008 11062951U, // VQRDMLSHslv8i16
4009 11579047U, // VQRDMLSHv2i32
4010 11054759U, // VQRDMLSHv4i16
4011 11579047U, // VQRDMLSHv4i32
4012 11054759U, // VQRDMLSHv8i16
4013 11578994U, // VQRDMULHslv2i32
4014 11054706U, // VQRDMULHslv4i16
4015 11578994U, // VQRDMULHslv4i32
4016 11054706U, // VQRDMULHslv8i16
4017 11595378U, // VQRDMULHv2i32
4018 11071090U, // VQRDMULHv4i16
4019 11595378U, // VQRDMULHv4i32
4020 11071090U, // VQRDMULHv8i16
4021 12119971U, // VQRSHLsv16i8
4022 974712739U, // VQRSHLsv1i64
4023 11595683U, // VQRSHLsv2i32
4024 974712739U, // VQRSHLsv2i64
4025 11071395U, // VQRSHLsv4i16
4026 11595683U, // VQRSHLsv4i32
4027 11071395U, // VQRSHLsv8i16
4028 12119971U, // VQRSHLsv8i8
4029 13692835U, // VQRSHLuv16i8
4030 22605731U, // VQRSHLuv1i64
4031 13168547U, // VQRSHLuv2i32
4032 22605731U, // VQRSHLuv2i64
4033 12644259U, // VQRSHLuv4i16
4034 13168547U, // VQRSHLuv4i32
4035 12644259U, // VQRSHLuv8i16
4036 13692835U, // VQRSHLuv8i8
4037 974713013U, // VQRSHRNsv2i32
4038 11595957U, // VQRSHRNsv4i16
4039 11071669U, // VQRSHRNsv8i8
4040 22606005U, // VQRSHRNuv2i32
4041 13168821U, // VQRSHRNuv4i16
4042 12644533U, // VQRSHRNuv8i8
4043 974713065U, // VQRSHRUNv2i32
4044 11596009U, // VQRSHRUNv4i16
4045 11071721U, // VQRSHRUNv8i8
4046 12119958U, // VQSHLsiv16i8
4047 974712726U, // VQSHLsiv1i64
4048 11595670U, // VQSHLsiv2i32
4049 974712726U, // VQSHLsiv2i64
4050 11071382U, // VQSHLsiv4i16
4051 11595670U, // VQSHLsiv4i32
4052 11071382U, // VQSHLsiv8i16
4053 12119958U, // VQSHLsiv8i8
4054 12121038U, // VQSHLsuv16i8
4055 974713806U, // VQSHLsuv1i64
4056 11596750U, // VQSHLsuv2i32
4057 974713806U, // VQSHLsuv2i64
4058 11072462U, // VQSHLsuv4i16
4059 11596750U, // VQSHLsuv4i32
4060 11072462U, // VQSHLsuv8i16
4061 12121038U, // VQSHLsuv8i8
4062 12119958U, // VQSHLsv16i8
4063 974712726U, // VQSHLsv1i64
4064 11595670U, // VQSHLsv2i32
4065 974712726U, // VQSHLsv2i64
4066 11071382U, // VQSHLsv4i16
4067 11595670U, // VQSHLsv4i32
4068 11071382U, // VQSHLsv8i16
4069 12119958U, // VQSHLsv8i8
4070 13692822U, // VQSHLuiv16i8
4071 22605718U, // VQSHLuiv1i64
4072 13168534U, // VQSHLuiv2i32
4073 22605718U, // VQSHLuiv2i64
4074 12644246U, // VQSHLuiv4i16
4075 13168534U, // VQSHLuiv4i32
4076 12644246U, // VQSHLuiv8i16
4077 13692822U, // VQSHLuiv8i8
4078 13692822U, // VQSHLuv16i8
4079 22605718U, // VQSHLuv1i64
4080 13168534U, // VQSHLuv2i32
4081 22605718U, // VQSHLuv2i64
4082 12644246U, // VQSHLuv4i16
4083 13168534U, // VQSHLuv4i32
4084 12644246U, // VQSHLuv8i16
4085 13692822U, // VQSHLuv8i8
4086 974713006U, // VQSHRNsv2i32
4087 11595950U, // VQSHRNsv4i16
4088 11071662U, // VQSHRNsv8i8
4089 22605998U, // VQSHRNuv2i32
4090 13168814U, // VQSHRNuv4i16
4091 12644526U, // VQSHRNuv8i8
4092 974713057U, // VQSHRUNv2i32
4093 11596001U, // VQSHRUNv4i16
4094 11071713U, // VQSHRUNv8i8
4095 12119256U, // VQSUBsv16i8
4096 974712024U, // VQSUBsv1i64
4097 11594968U, // VQSUBsv2i32
4098 974712024U, // VQSUBsv2i64
4099 11070680U, // VQSUBsv4i16
4100 11594968U, // VQSUBsv4i32
4101 11070680U, // VQSUBsv8i16
4102 12119256U, // VQSUBsv8i8
4103 13692120U, // VQSUBuv16i8
4104 22605016U, // VQSUBuv1i64
4105 13167832U, // VQSUBuv2i32
4106 22605016U, // VQSUBuv2i64
4107 12643544U, // VQSUBuv4i16
4108 13167832U, // VQSUBuv4i32
4109 12643544U, // VQSUBuv8i16
4110 13692120U, // VQSUBuv8i8
4111 962654352U, // VRADDHNv2i32
4112 14217360U, // VRADDHNv4i16
4113 14741648U, // VRADDHNv8i8
4114 13135328U, // VRECPEd
4115 8416736U, // VRECPEfd
4116 8416736U, // VRECPEfq
4117 7892448U, // VRECPEhd
4118 7892448U, // VRECPEhq
4119 13135328U, // VRECPEq
4120 8450651U, // VRECPSfd
4121 8450651U, // VRECPSfq
4122 7926363U, // VRECPShd
4123 7926363U, // VRECPShq
4124 1599992U, // VREV16d8
4125 1599992U, // VREV16q8
4126 551193U, // VREV32d16
4127 1599769U, // VREV32d8
4128 551193U, // VREV32q16
4129 1599769U, // VREV32q8
4130 551279U, // VREV64d16
4131 1075567U, // VREV64d32
4132 1599855U, // VREV64d8
4133 551279U, // VREV64q16
4134 1075567U, // VREV64q32
4135 1599855U, // VREV64q8
4136 12119399U, // VRHADDsv16i8
4137 11595111U, // VRHADDsv2i32
4138 11070823U, // VRHADDsv4i16
4139 11595111U, // VRHADDsv4i32
4140 11070823U, // VRHADDsv8i16
4141 12119399U, // VRHADDsv8i8
4142 13692263U, // VRHADDuv16i8
4143 13167975U, // VRHADDuv2i32
4144 12643687U, // VRHADDuv4i16
4145 13167975U, // VRHADDuv4i32
4146 12643687U, // VRHADDuv8i16
4147 13692263U, // VRHADDuv8i8
4148 942752490U, // VRINTAD
4149 942753012U, // VRINTAH
4150 942752139U, // VRINTANDf
4151 942753012U, // VRINTANDh
4152 942752139U, // VRINTANQf
4153 942753012U, // VRINTANQh
4154 942752139U, // VRINTAS
4155 942752538U, // VRINTMD
4156 942753093U, // VRINTMH
4157 942752198U, // VRINTMNDf
4158 942753093U, // VRINTMNDh
4159 942752198U, // VRINTMNQf
4160 942753093U, // VRINTMNQh
4161 942752198U, // VRINTMS
4162 942752550U, // VRINTND
4163 942753105U, // VRINTNH
4164 942752210U, // VRINTNNDf
4165 942753105U, // VRINTNNDh
4166 942752210U, // VRINTNNQf
4167 942753105U, // VRINTNNQh
4168 942752210U, // VRINTNS
4169 942752562U, // VRINTPD
4170 942753117U, // VRINTPH
4171 942752222U, // VRINTPNDf
4172 942753117U, // VRINTPNDh
4173 942752222U, // VRINTPNQf
4174 942753117U, // VRINTPNQh
4175 942752222U, // VRINTPS
4176 1282437633U, // VRINTRD
4177 7893505U, // VRINTRH
4178 8417793U, // VRINTRS
4179 1282438607U, // VRINTXD
4180 7894479U, // VRINTXH
4181 942752270U, // VRINTXNDf
4182 942753175U, // VRINTXNDh
4183 942752270U, // VRINTXNQf
4184 942753175U, // VRINTXNQh
4185 8418767U, // VRINTXS
4186 1282438657U, // VRINTZD
4187 7894529U, // VRINTZH
4188 942752282U, // VRINTZNDf
4189 942753198U, // VRINTZNDh
4190 942752282U, // VRINTZNQf
4191 942753198U, // VRINTZNQh
4192 8418817U, // VRINTZS
4193 12119978U, // VRSHLsv16i8
4194 974712746U, // VRSHLsv1i64
4195 11595690U, // VRSHLsv2i32
4196 974712746U, // VRSHLsv2i64
4197 11071402U, // VRSHLsv4i16
4198 11595690U, // VRSHLsv4i32
4199 11071402U, // VRSHLsv8i16
4200 12119978U, // VRSHLsv8i8
4201 13692842U, // VRSHLuv16i8
4202 22605738U, // VRSHLuv1i64
4203 13168554U, // VRSHLuv2i32
4204 22605738U, // VRSHLuv2i64
4205 12644266U, // VRSHLuv4i16
4206 13168554U, // VRSHLuv4i32
4207 12644266U, // VRSHLuv8i16
4208 13692842U, // VRSHLuv8i8
4209 962654397U, // VRSHRNv2i32
4210 14217405U, // VRSHRNv4i16
4211 14741693U, // VRSHRNv8i8
4212 12120518U, // VRSHRsv16i8
4213 974713286U, // VRSHRsv1i64
4214 11596230U, // VRSHRsv2i32
4215 974713286U, // VRSHRsv2i64
4216 11071942U, // VRSHRsv4i16
4217 11596230U, // VRSHRsv4i32
4218 11071942U, // VRSHRsv8i16
4219 12120518U, // VRSHRsv8i8
4220 13693382U, // VRSHRuv16i8
4221 22606278U, // VRSHRuv1i64
4222 13169094U, // VRSHRuv2i32
4223 22606278U, // VRSHRuv2i64
4224 12644806U, // VRSHRuv4i16
4225 13169094U, // VRSHRuv4i32
4226 12644806U, // VRSHRuv8i16
4227 13693382U, // VRSHRuv8i8
4228 13135341U, // VRSQRTEd
4229 8416749U, // VRSQRTEfd
4230 8416749U, // VRSQRTEfq
4231 7892461U, // VRSQRTEhd
4232 7892461U, // VRSQRTEhq
4233 13135341U, // VRSQRTEq
4234 8450673U, // VRSQRTSfd
4235 8450673U, // VRSQRTSfq
4236 7926385U, // VRSQRTShd
4237 7926385U, // VRSQRTShq
4238 12102499U, // VRSRAsv16i8
4239 907586403U, // VRSRAsv1i64
4240 11578211U, // VRSRAsv2i32
4241 907586403U, // VRSRAsv2i64
4242 11053923U, // VRSRAsv4i16
4243 11578211U, // VRSRAsv4i32
4244 11053923U, // VRSRAsv8i16
4245 12102499U, // VRSRAsv8i8
4246 13675363U, // VRSRAuv16i8
4247 22588259U, // VRSRAuv1i64
4248 13151075U, // VRSRAuv2i32
4249 22588259U, // VRSRAuv2i64
4250 12626787U, // VRSRAuv4i16
4251 13151075U, // VRSRAuv4i32
4252 12626787U, // VRSRAuv8i16
4253 13675363U, // VRSRAuv8i8
4254 962654337U, // VRSUBHNv2i32
4255 14217345U, // VRSUBHNv4i16
4256 14741633U, // VRSUBHNv8i8
4257 2888421478U, // VSCCLRMD
4258 2888421478U, // VSCCLRMS
4259 1010394796U, // VSDOTD
4260 1010394796U, // VSDOTDI
4261 1010394796U, // VSDOTQ
4262 1010394796U, // VSDOTQI
4263 942752574U, // VSELEQD
4264 942753129U, // VSELEQH
4265 942752234U, // VSELEQS
4266 942752502U, // VSELGED
4267 942753035U, // VSELGEH
4268 942752162U, // VSELGES
4269 942752598U, // VSELGTD
4270 942753163U, // VSELGTH
4271 942752258U, // VSELGTS
4272 942752586U, // VSELVSD
4273 942753151U, // VSELVSH
4274 942752246U, // VSELVSS
4275 570451U, // VSETLNi16
4276 1094739U, // VSETLNi32
4277 1619027U, // VSETLNi8
4278 14741465U, // VSHLLi16
4279 14217177U, // VSHLLi32
4280 15265753U, // VSHLLi8
4281 11595737U, // VSHLLsv2i64
4282 11071449U, // VSHLLsv4i32
4283 12120025U, // VSHLLsv8i16
4284 13168601U, // VSHLLuv2i64
4285 12644313U, // VSHLLuv4i32
4286 13692889U, // VSHLLuv8i16
4287 15265712U, // VSHLiv16i8
4288 962654128U, // VSHLiv1i64
4289 14217136U, // VSHLiv2i32
4290 962654128U, // VSHLiv2i64
4291 14741424U, // VSHLiv4i16
4292 14217136U, // VSHLiv4i32
4293 14741424U, // VSHLiv8i16
4294 15265712U, // VSHLiv8i8
4295 12119984U, // VSHLsv16i8
4296 974712752U, // VSHLsv1i64
4297 11595696U, // VSHLsv2i32
4298 974712752U, // VSHLsv2i64
4299 11071408U, // VSHLsv4i16
4300 11595696U, // VSHLsv4i32
4301 11071408U, // VSHLsv8i16
4302 12119984U, // VSHLsv8i8
4303 13692848U, // VSHLuv16i8
4304 22605744U, // VSHLuv1i64
4305 13168560U, // VSHLuv2i32
4306 22605744U, // VSHLuv2i64
4307 12644272U, // VSHLuv4i16
4308 13168560U, // VSHLuv4i32
4309 12644272U, // VSHLuv8i16
4310 13692848U, // VSHLuv8i8
4311 962654404U, // VSHRNv2i32
4312 14217412U, // VSHRNv4i16
4313 14741700U, // VSHRNv8i8
4314 12120524U, // VSHRsv16i8
4315 974713292U, // VSHRsv1i64
4316 11596236U, // VSHRsv2i32
4317 974713292U, // VSHRsv2i64
4318 11071948U, // VSHRsv4i16
4319 11596236U, // VSHRsv4i32
4320 11071948U, // VSHRsv8i16
4321 12120524U, // VSHRsv8i8
4322 13693388U, // VSHRuv16i8
4323 22606284U, // VSHRuv1i64
4324 13169100U, // VSHRuv2i32
4325 22606284U, // VSHRuv2i64
4326 12644812U, // VSHRuv4i16
4327 13169100U, // VSHRuv4i32
4328 12644812U, // VSHRuv8i16
4329 13693388U, // VSHRuv8i8
4330 35713969U, // VSHTOD
4331 1291908017U, // VSHTOH
4332 36238257U, // VSHTOS
4333 1244689329U, // VSITOD
4334 1245213617U, // VSITOH
4335 1226339249U, // VSITOS
4336 1617681U, // VSLIv16i8
4337 15773457U, // VSLIv1i64
4338 1093393U, // VSLIv2i32
4339 15773457U, // VSLIv2i64
4340 569105U, // VSLIv4i16
4341 1093393U, // VSLIv4i32
4342 569105U, // VSLIv8i16
4343 1617681U, // VSLIv8i8
4344 1311830961U, // VSLTOD
4345 1312355249U, // VSLTOH
4346 1293480881U, // VSLTOS
4347 1010394774U, // VSMMLA
4348 1282438000U, // VSQRTD
4349 7893872U, // VSQRTH
4350 8418160U, // VSQRTS
4351 12102505U, // VSRAsv16i8
4352 907586409U, // VSRAsv1i64
4353 11578217U, // VSRAsv2i32
4354 907586409U, // VSRAsv2i64
4355 11053929U, // VSRAsv4i16
4356 11578217U, // VSRAsv4i32
4357 11053929U, // VSRAsv8i16
4358 12102505U, // VSRAsv8i8
4359 13675369U, // VSRAuv16i8
4360 22588265U, // VSRAuv1i64
4361 13151081U, // VSRAuv2i32
4362 22588265U, // VSRAuv2i64
4363 12626793U, // VSRAuv4i16
4364 13151081U, // VSRAuv4i32
4365 12626793U, // VSRAuv8i16
4366 13675369U, // VSRAuv8i8
4367 1617686U, // VSRIv16i8
4368 15773462U, // VSRIv1i64
4369 1093398U, // VSRIv2i32
4370 15773462U, // VSRIv2i64
4371 569110U, // VSRIv4i16
4372 1093398U, // VSRIv4i32
4373 569110U, // VSRIv8i16
4374 1617686U, // VSRIv8i8
4375 900770063U, // VST1LNd16
4376 2981234959U, // VST1LNd16_UPD
4377 901294351U, // VST1LNd32
4378 2981759247U, // VST1LNd32_UPD
4379 901818639U, // VST1LNd8
4380 2982283535U, // VST1LNd8_UPD
4381 0U, // VST1LNq16Pseudo
4382 0U, // VST1LNq16Pseudo_UPD
4383 0U, // VST1LNq32Pseudo
4384 0U, // VST1LNq32Pseudo_UPD
4385 0U, // VST1LNq8Pseudo
4386 0U, // VST1LNq8Pseudo_UPD
4387 3020482831U, // VST1d16
4388 3087591695U, // VST1d16Q
4389 0U, // VST1d16QPseudo
4390 0U, // VST1d16QPseudoWB_fixed
4391 0U, // VST1d16QPseudoWB_register
4392 3154684175U, // VST1d16Qwb_fixed
4393 3221801231U, // VST1d16Qwb_register
4394 3288918287U, // VST1d16T
4395 0U, // VST1d16TPseudo
4396 0U, // VST1d16TPseudoWB_fixed
4397 0U, // VST1d16TPseudoWB_register
4398 3356010767U, // VST1d16Twb_fixed
4399 3423127823U, // VST1d16Twb_register
4400 3490228495U, // VST1d16wb_fixed
4401 3557345551U, // VST1d16wb_register
4402 3021007119U, // VST1d32
4403 3088115983U, // VST1d32Q
4404 0U, // VST1d32QPseudo
4405 0U, // VST1d32QPseudoWB_fixed
4406 0U, // VST1d32QPseudoWB_register
4407 3155208463U, // VST1d32Qwb_fixed
4408 3222325519U, // VST1d32Qwb_register
4409 3289442575U, // VST1d32T
4410 0U, // VST1d32TPseudo
4411 0U, // VST1d32TPseudoWB_fixed
4412 0U, // VST1d32TPseudoWB_register
4413 3356535055U, // VST1d32Twb_fixed
4414 3423652111U, // VST1d32Twb_register
4415 3490752783U, // VST1d32wb_fixed
4416 3557869839U, // VST1d32wb_register
4417 3035687183U, // VST1d64
4418 3102796047U, // VST1d64Q
4419 0U, // VST1d64QPseudo
4420 0U, // VST1d64QPseudoWB_fixed
4421 0U, // VST1d64QPseudoWB_register
4422 3169888527U, // VST1d64Qwb_fixed
4423 3237005583U, // VST1d64Qwb_register
4424 3304122639U, // VST1d64T
4425 0U, // VST1d64TPseudo
4426 0U, // VST1d64TPseudoWB_fixed
4427 0U, // VST1d64TPseudoWB_register
4428 3371215119U, // VST1d64Twb_fixed
4429 3438332175U, // VST1d64Twb_register
4430 3505432847U, // VST1d64wb_fixed
4431 3572549903U, // VST1d64wb_register
4432 3021531407U, // VST1d8
4433 3088640271U, // VST1d8Q
4434 0U, // VST1d8QPseudo
4435 0U, // VST1d8QPseudoWB_fixed
4436 0U, // VST1d8QPseudoWB_register
4437 3155732751U, // VST1d8Qwb_fixed
4438 3222849807U, // VST1d8Qwb_register
4439 3289966863U, // VST1d8T
4440 0U, // VST1d8TPseudo
4441 0U, // VST1d8TPseudoWB_fixed
4442 0U, // VST1d8TPseudoWB_register
4443 3357059343U, // VST1d8Twb_fixed
4444 3424176399U, // VST1d8Twb_register
4445 3491277071U, // VST1d8wb_fixed
4446 3558394127U, // VST1d8wb_register
4447 3624462607U, // VST1q16
4448 0U, // VST1q16HighQPseudo
4449 0U, // VST1q16HighQPseudo_UPD
4450 0U, // VST1q16HighTPseudo
4451 0U, // VST1q16HighTPseudo_UPD
4452 0U, // VST1q16LowQPseudo_UPD
4453 0U, // VST1q16LowTPseudo_UPD
4454 3691555087U, // VST1q16wb_fixed
4455 3758672143U, // VST1q16wb_register
4456 3624986895U, // VST1q32
4457 0U, // VST1q32HighQPseudo
4458 0U, // VST1q32HighQPseudo_UPD
4459 0U, // VST1q32HighTPseudo
4460 0U, // VST1q32HighTPseudo_UPD
4461 0U, // VST1q32LowQPseudo_UPD
4462 0U, // VST1q32LowTPseudo_UPD
4463 3692079375U, // VST1q32wb_fixed
4464 3759196431U, // VST1q32wb_register
4465 3639666959U, // VST1q64
4466 0U, // VST1q64HighQPseudo
4467 0U, // VST1q64HighQPseudo_UPD
4468 0U, // VST1q64HighTPseudo
4469 0U, // VST1q64HighTPseudo_UPD
4470 0U, // VST1q64LowQPseudo_UPD
4471 0U, // VST1q64LowTPseudo_UPD
4472 3706759439U, // VST1q64wb_fixed
4473 3773876495U, // VST1q64wb_register
4474 3625511183U, // VST1q8
4475 0U, // VST1q8HighQPseudo
4476 0U, // VST1q8HighQPseudo_UPD
4477 0U, // VST1q8HighTPseudo
4478 0U, // VST1q8HighTPseudo_UPD
4479 0U, // VST1q8LowQPseudo_UPD
4480 0U, // VST1q8LowTPseudo_UPD
4481 3692603663U, // VST1q8wb_fixed
4482 3759720719U, // VST1q8wb_register
4483 900778320U, // VST2LNd16
4484 0U, // VST2LNd16Pseudo
4485 0U, // VST2LNd16Pseudo_UPD
4486 2981407056U, // VST2LNd16_UPD
4487 901302608U, // VST2LNd32
4488 0U, // VST2LNd32Pseudo
4489 0U, // VST2LNd32Pseudo_UPD
4490 2981931344U, // VST2LNd32_UPD
4491 901826896U, // VST2LNd8
4492 0U, // VST2LNd8Pseudo
4493 0U, // VST2LNd8Pseudo_UPD
4494 2982455632U, // VST2LNd8_UPD
4495 900778320U, // VST2LNq16
4496 0U, // VST2LNq16Pseudo
4497 0U, // VST2LNq16Pseudo_UPD
4498 2981407056U, // VST2LNq16_UPD
4499 901302608U, // VST2LNq32
4500 0U, // VST2LNq32Pseudo
4501 0U, // VST2LNq32Pseudo_UPD
4502 2981931344U, // VST2LNq32_UPD
4503 3825789264U, // VST2b16
4504 3892881744U, // VST2b16wb_fixed
4505 3959998800U, // VST2b16wb_register
4506 3826313552U, // VST2b32
4507 3893406032U, // VST2b32wb_fixed
4508 3960523088U, // VST2b32wb_register
4509 3826837840U, // VST2b8
4510 3893930320U, // VST2b8wb_fixed
4511 3961047376U, // VST2b8wb_register
4512 3624462672U, // VST2d16
4513 3691555152U, // VST2d16wb_fixed
4514 3758672208U, // VST2d16wb_register
4515 3624986960U, // VST2d32
4516 3692079440U, // VST2d32wb_fixed
4517 3759196496U, // VST2d32wb_register
4518 3625511248U, // VST2d8
4519 3692603728U, // VST2d8wb_fixed
4520 3759720784U, // VST2d8wb_register
4521 3087591760U, // VST2q16
4522 0U, // VST2q16Pseudo
4523 0U, // VST2q16PseudoWB_fixed
4524 0U, // VST2q16PseudoWB_register
4525 3154684240U, // VST2q16wb_fixed
4526 3221801296U, // VST2q16wb_register
4527 3088116048U, // VST2q32
4528 0U, // VST2q32Pseudo
4529 0U, // VST2q32PseudoWB_fixed
4530 0U, // VST2q32PseudoWB_register
4531 3155208528U, // VST2q32wb_fixed
4532 3222325584U, // VST2q32wb_register
4533 3088640336U, // VST2q8
4534 0U, // VST2q8Pseudo
4535 0U, // VST2q8PseudoWB_fixed
4536 0U, // VST2q8PseudoWB_register
4537 3155732816U, // VST2q8wb_fixed
4538 3222849872U, // VST2q8wb_register
4539 900860261U, // VST3LNd16
4540 0U, // VST3LNd16Pseudo
4541 0U, // VST3LNd16Pseudo_UPD
4542 2981431653U, // VST3LNd16_UPD
4543 901384549U, // VST3LNd32
4544 0U, // VST3LNd32Pseudo
4545 0U, // VST3LNd32Pseudo_UPD
4546 2981955941U, // VST3LNd32_UPD
4547 901908837U, // VST3LNd8
4548 0U, // VST3LNd8Pseudo
4549 0U, // VST3LNd8Pseudo_UPD
4550 2982480229U, // VST3LNd8_UPD
4551 900860261U, // VST3LNq16
4552 0U, // VST3LNq16Pseudo
4553 0U, // VST3LNq16Pseudo_UPD
4554 2981431653U, // VST3LNq16_UPD
4555 901384549U, // VST3LNq32
4556 0U, // VST3LNq32Pseudo
4557 0U, // VST3LNq32Pseudo_UPD
4558 2981955941U, // VST3LNq32_UPD
4559 900778341U, // VST3d16
4560 0U, // VST3d16Pseudo
4561 0U, // VST3d16Pseudo_UPD
4562 2981407077U, // VST3d16_UPD
4563 901302629U, // VST3d32
4564 0U, // VST3d32Pseudo
4565 0U, // VST3d32Pseudo_UPD
4566 2981931365U, // VST3d32_UPD
4567 901826917U, // VST3d8
4568 0U, // VST3d8Pseudo
4569 0U, // VST3d8Pseudo_UPD
4570 2982455653U, // VST3d8_UPD
4571 900778341U, // VST3q16
4572 0U, // VST3q16Pseudo_UPD
4573 2981407077U, // VST3q16_UPD
4574 0U, // VST3q16oddPseudo
4575 0U, // VST3q16oddPseudo_UPD
4576 901302629U, // VST3q32
4577 0U, // VST3q32Pseudo_UPD
4578 2981931365U, // VST3q32_UPD
4579 0U, // VST3q32oddPseudo
4580 0U, // VST3q32oddPseudo_UPD
4581 901826917U, // VST3q8
4582 0U, // VST3q8Pseudo_UPD
4583 2982455653U, // VST3q8_UPD
4584 0U, // VST3q8oddPseudo
4585 0U, // VST3q8oddPseudo_UPD
4586 901032315U, // VST4LNd16
4587 0U, // VST4LNd16Pseudo
4588 0U, // VST4LNd16Pseudo_UPD
4589 2981415291U, // VST4LNd16_UPD
4590 901556603U, // VST4LNd32
4591 0U, // VST4LNd32Pseudo
4592 0U, // VST4LNd32Pseudo_UPD
4593 2981939579U, // VST4LNd32_UPD
4594 902080891U, // VST4LNd8
4595 0U, // VST4LNd8Pseudo
4596 0U, // VST4LNd8Pseudo_UPD
4597 2982463867U, // VST4LNd8_UPD
4598 901032315U, // VST4LNq16
4599 0U, // VST4LNq16Pseudo
4600 0U, // VST4LNq16Pseudo_UPD
4601 2981415291U, // VST4LNq16_UPD
4602 901556603U, // VST4LNq32
4603 0U, // VST4LNq32Pseudo
4604 0U, // VST4LNq32Pseudo_UPD
4605 2981939579U, // VST4LNq32_UPD
4606 900860283U, // VST4d16
4607 0U, // VST4d16Pseudo
4608 0U, // VST4d16Pseudo_UPD
4609 2981431675U, // VST4d16_UPD
4610 901384571U, // VST4d32
4611 0U, // VST4d32Pseudo
4612 0U, // VST4d32Pseudo_UPD
4613 2981955963U, // VST4d32_UPD
4614 901908859U, // VST4d8
4615 0U, // VST4d8Pseudo
4616 0U, // VST4d8Pseudo_UPD
4617 2982480251U, // VST4d8_UPD
4618 900860283U, // VST4q16
4619 0U, // VST4q16Pseudo_UPD
4620 2981431675U, // VST4q16_UPD
4621 0U, // VST4q16oddPseudo
4622 0U, // VST4q16oddPseudo_UPD
4623 901384571U, // VST4q32
4624 0U, // VST4q32Pseudo_UPD
4625 2981955963U, // VST4q32_UPD
4626 0U, // VST4q32oddPseudo
4627 0U, // VST4q32oddPseudo_UPD
4628 901908859U, // VST4q8
4629 0U, // VST4q8Pseudo_UPD
4630 2982480251U, // VST4q8_UPD
4631 0U, // VST4q8oddPseudo
4632 0U, // VST4q8oddPseudo_UPD
4633 942173170U, // VSTMDDB_UPD
4634 2730782U, // VSTMDIA
4635 942172958U, // VSTMDIA_UPD
4636 0U, // VSTMQIA
4637 942173170U, // VSTMSDB_UPD
4638 2730782U, // VSTMSIA
4639 942172958U, // VSTMSIA_UPD
4640 2683400U, // VSTRD
4641 586248U, // VSTRH
4642 2683400U, // VSTRS
4643 2647159304U, // VSTR_FPCXTNS_off
4644 768143880U, // VSTR_FPCXTNS_post
4645 2714300936U, // VSTR_FPCXTNS_pre
4646 2647683592U, // VSTR_FPCXTS_off
4647 768668168U, // VSTR_FPCXTS_post
4648 2714825224U, // VSTR_FPCXTS_pre
4649 2782458376U, // VSTR_FPSCR_NZCVQC_off
4650 1708700168U, // VSTR_FPSCR_NZCVQC_post
4651 2849550856U, // VSTR_FPSCR_NZCVQC_pre
4652 2648732168U, // VSTR_FPSCR_off
4653 769716744U, // VSTR_FPSCR_post
4654 2715873800U, // VSTR_FPSCR_pre
4655 2783506952U, // VSTR_P0_off
4656 1709748744U, // VSTR_P0_post
4657 2850599432U, // VSTR_P0_pre
4658 2649780744U, // VSTR_VPR_off
4659 770765320U, // VSTR_VPR_post
4660 2716922376U, // VSTR_VPR_pre
4661 1282469086U, // VSUBD
4662 7924958U, // VSUBH
4663 962654345U, // VSUBHNv2i32
4664 14217353U, // VSUBHNv4i16
4665 14741641U, // VSUBHNv8i8
4666 11595613U, // VSUBLsv2i64
4667 11071325U, // VSUBLsv4i32
4668 12119901U, // VSUBLsv8i16
4669 13168477U, // VSUBLuv2i64
4670 12644189U, // VSUBLuv4i32
4671 13692765U, // VSUBLuv8i16
4672 8449246U, // VSUBS
4673 11596894U, // VSUBWsv2i64
4674 11072606U, // VSUBWsv4i32
4675 12121182U, // VSUBWsv8i16
4676 13169758U, // VSUBWuv2i64
4677 12645470U, // VSUBWuv4i32
4678 13694046U, // VSUBWuv8i16
4679 8449246U, // VSUBfd
4680 8449246U, // VSUBfq
4681 7924958U, // VSUBhd
4682 7924958U, // VSUBhq
4683 15264990U, // VSUBv16i8
4684 962653406U, // VSUBv1i64
4685 14216414U, // VSUBv2i32
4686 962653406U, // VSUBv2i64
4687 14740702U, // VSUBv4i16
4688 14216414U, // VSUBv4i32
4689 14740702U, // VSUBv8i16
4690 15264990U, // VSUBv8i8
4691 1010394817U, // VSUDOTDI
4692 1010394817U, // VSUDOTQI
4693 2666892U, // VSWPd
4694 2666892U, // VSWPq
4695 1634136U, // VTBL1
4696 1634136U, // VTBL2
4697 1634136U, // VTBL3
4698 0U, // VTBL3Pseudo
4699 1634136U, // VTBL4
4700 0U, // VTBL4Pseudo
4701 1619211U, // VTBX1
4702 1619211U, // VTBX2
4703 1619211U, // VTBX3
4704 0U, // VTBX3Pseudo
4705 1619211U, // VTBX4
4706 0U, // VTBX4Pseudo
4707 37811121U, // VTOSHD
4708 1294529457U, // VTOSHH
4709 38335409U, // VTOSHS
4710 1235776013U, // VTOSIRD
4711 1246786061U, // VTOSIRH
4712 1227911693U, // VTOSIRS
4713 1235776433U, // VTOSIZD
4714 1246786481U, // VTOSIZH
4715 1227912113U, // VTOSIZS
4716 1302918065U, // VTOSLD
4717 1313928113U, // VTOSLH
4718 1295053745U, // VTOSLS
4719 39383985U, // VTOUHD
4720 1295578033U, // VTOUHH
4721 39908273U, // VTOUHS
4722 1248358925U, // VTOUIRD
4723 1248883213U, // VTOUIRH
4724 1228960269U, // VTOUIRS
4725 1248359345U, // VTOUIZD
4726 1248883633U, // VTOUIZH
4727 1228960689U, // VTOUIZS
4728 1315500977U, // VTOULD
4729 1316025265U, // VTOULH
4730 1296102321U, // VTOULS
4731 569551U, // VTRNd16
4732 1093839U, // VTRNd32
4733 1618127U, // VTRNd8
4734 569551U, // VTRNq16
4735 1093839U, // VTRNq32
4736 1618127U, // VTRNq8
4737 1635200U, // VTSTv16i8
4738 1110912U, // VTSTv2i32
4739 586624U, // VTSTv4i16
4740 1110912U, // VTSTv4i32
4741 586624U, // VTSTv8i16
4742 1635200U, // VTSTv8i8
4743 1010394828U, // VUDOTD
4744 1010394828U, // VUDOTDI
4745 1010394828U, // VUDOTQ
4746 1010394828U, // VUDOTQI
4747 41481137U, // VUHTOD
4748 1292432305U, // VUHTOH
4749 42005425U, // VUHTOS
4750 1250456497U, // VUITOD
4751 1250980785U, // VUITOH
4752 1226863537U, // VUITOS
4753 1317598129U, // VULTOD
4754 1318122417U, // VULTOH
4755 1294005169U, // VULTOS
4756 1010394806U, // VUMMLA
4757 1010394785U, // VUSDOTD
4758 1010394785U, // VUSDOTDI
4759 1010394785U, // VUSDOTQ
4760 1010394785U, // VUSDOTQI
4761 1010394762U, // VUSMMLA
4762 569745U, // VUZPd16
4763 1618321U, // VUZPd8
4764 569745U, // VUZPq16
4765 1094033U, // VUZPq32
4766 1618321U, // VUZPq8
4767 569621U, // VZIPd16
4768 1618197U, // VZIPd8
4769 569621U, // VZIPq16
4770 1093909U, // VZIPq32
4771 1618197U, // VZIPq8
4772 2730733U, // sysLDMDA
4773 942172909U, // sysLDMDA_UPD
4774 2730988U, // sysLDMDB
4775 942173164U, // sysLDMDB_UPD
4776 2732116U, // sysLDMIA
4777 942174292U, // sysLDMIA_UPD
4778 2731007U, // sysLDMIB
4779 942173183U, // sysLDMIB_UPD
4780 2730739U, // sysSTMDA
4781 942172915U, // sysSTMDA_UPD
4782 2730995U, // sysSTMDB
4783 942173171U, // sysSTMDB_UPD
4784 2732151U, // sysSTMIA
4785 942174327U, // sysSTMIA_UPD
4786 2731013U, // sysSTMIB
4787 942173189U, // sysSTMIB_UPD
4788 2632979U, // t2ADCri
4789 43527443U, // t2ADCrr
4790 43584787U, // t2ADCrs
4791 43527511U, // t2ADDri
4792 2684005U, // t2ADDri12
4793 43527511U, // t2ADDrr
4794 43584855U, // t2ADDrs
4795 43527511U, // t2ADDspImm
4796 2684005U, // t2ADDspImm12
4797 43545002U, // t2ADR
4798 2633112U, // t2ANDri
4799 43527576U, // t2ANDrr
4800 43584920U, // t2ANDrs
4801 43528683U, // t2ASRri
4802 43528683U, // t2ASRrr
4803 43545191U, // t2ASRs1
4804 4422U, // t2AUT
4805 875154964U, // t2AUTG
4806 1117367229U, // t2B
4807 2682139U, // t2BFC
4808 2666249U, // t2BFI
4809 1076391814U, // t2BFLi
4810 1076393386U, // t2BFLr
4811 1076391413U, // t2BFi
4812 4029777812U, // t2BFic
4813 1076393307U, // t2BFr
4814 2632992U, // t2BICri
4815 43527456U, // t2BICrr
4816 43584800U, // t2BICrs
4817 1917U, // t2BTI
4818 875156389U, // t2BXAUT
4819 2731803U, // t2BXJ
4820 1117367229U, // t2Bcc
4821 1344934161U, // t2CDP
4822 1344932154U, // t2CDP2
4823 4838734U, // t2CLREX
4824 2888421481U, // t2CLRM
4825 2651645U, // t2CLZ
4826 43544746U, // t2CMNri
4827 43544746U, // t2CMNzrr
4828 43577514U, // t2CMNzrs
4829 43544859U, // t2CMPri
4830 43544859U, // t2CMPrr
4831 43577627U, // t2CMPrs
4832 4802484U, // t2CPS1p
4833 1520095838U, // t2CPS2p
4834 1479201374U, // t2CPS3p
4835 942753529U, // t2CRC32B
4836 942753537U, // t2CRC32CB
4837 942753647U, // t2CRC32CH
4838 942753767U, // t2CRC32CW
4839 942753639U, // t2CRC32H
4840 942753759U, // t2CRC32W
4841 942753686U, // t2CSEL
4842 942753580U, // t2CSINC
4843 942753738U, // t2CSINV
4844 942753632U, // t2CSNEG
4845 2731517U, // t2DBG
4846 4835593U, // t2DCPS1
4847 4835658U, // t2DCPS2
4848 4835679U, // t2DCPS3
4849 942753706U, // t2DLS
4850 4096371758U, // t2DMB
4851 4096371854U, // t2DSB
4852 2634201U, // t2EORri
4853 43528665U, // t2EORrr
4854 43586009U, // t2EORrs
4855 43627281U, // t2HINT
4856 4802513U, // t2HVC
4857 4163480722U, // t2ISB
4858 69751521U, // t2IT
4859 0U, // t2Int_eh_sjlj_setjmp
4860 0U, // t2Int_eh_sjlj_setjmp_nofp
4861 2648809U, // t2LDA
4862 2649018U, // t2LDAB
4863 2651452U, // t2LDAEX
4864 2649329U, // t2LDAEXB
4865 2682292U, // t2LDAEXD
4866 2649825U, // t2LDAEXH
4867 2649625U, // t2LDAH
4868 1344843551U, // t2LDC2L_OFFSET
4869 1344843551U, // t2LDC2L_OPTION
4870 1344843551U, // t2LDC2L_POST
4871 1344843551U, // t2LDC2L_PRE
4872 1344842016U, // t2LDC2_OFFSET
4873 1344842016U, // t2LDC2_OPTION
4874 1344842016U, // t2LDC2_POST
4875 1344842016U, // t2LDC2_PRE
4876 1344843619U, // t2LDCL_OFFSET
4877 1344843619U, // t2LDCL_OPTION
4878 1344843619U, // t2LDCL_POST
4879 1344843619U, // t2LDCL_PRE
4880 1344843031U, // t2LDC_OFFSET
4881 1344843031U, // t2LDC_OPTION
4882 1344843031U, // t2LDC_POST
4883 1344843031U, // t2LDC_PRE
4884 2730988U, // t2LDMDB
4885 942173164U, // t2LDMDB_UPD
4886 43626580U, // t2LDMIA
4887 983068756U, // t2LDMIA_UPD
4888 2683561U, // t2LDRBT
4889 2665603U, // t2LDRB_POST
4890 2665603U, // t2LDRB_PRE
4891 43576451U, // t2LDRBi12
4892 2681987U, // t2LDRBi8
4893 43543683U, // t2LDRBpci
4894 43560067U, // t2LDRBs
4895 2674077U, // t2LDRD_POST
4896 2674077U, // t2LDRD_PRE
4897 2665885U, // t2LDRDi8
4898 2684232U, // t2LDREX
4899 2649343U, // t2LDREXB
4900 2682306U, // t2LDREXD
4901 2649839U, // t2LDREXH
4902 2683596U, // t2LDRHT
4903 2666121U, // t2LDRH_POST
4904 2666121U, // t2LDRH_PRE
4905 43576969U, // t2LDRHi12
4906 2682505U, // t2LDRHi8
4907 43544201U, // t2LDRHpci
4908 43560585U, // t2LDRHs
4909 2683573U, // t2LDRSBT
4910 2665622U, // t2LDRSB_POST
4911 2665622U, // t2LDRSB_PRE
4912 43576470U, // t2LDRSBi12
4913 2682006U, // t2LDRSBi8
4914 43543702U, // t2LDRSBpci
4915 43560086U, // t2LDRSBs
4916 2683608U, // t2LDRSHT
4917 2666160U, // t2LDRSH_POST
4918 2666160U, // t2LDRSH_PRE
4919 43577008U, // t2LDRSHi12
4920 2682544U, // t2LDRSHi8
4921 43544240U, // t2LDRSHpci
4922 43560624U, // t2LDRSHs
4923 2683755U, // t2LDRT
4924 2666927U, // t2LDR_POST
4925 2666927U, // t2LDR_PRE
4926 43577775U, // t2LDRi12
4927 2683311U, // t2LDRi8
4928 43545007U, // t2LDRpci
4929 43561391U, // t2LDRs
4930 4818775U, // t2LE
4931 10577751U, // t2LEUpdate
4932 43528231U, // t2LSLri
4933 43528231U, // t2LSLrr
4934 43528690U, // t2LSRri
4935 43528690U, // t2LSRrr
4936 43545196U, // t2LSRs1
4937 1344934310U, // t2MCR
4938 1344932159U, // t2MCR2
4939 1344852449U, // t2MCRR
4940 1344850244U, // t2MCRR2
4941 2665261U, // t2MLA
4942 2667062U, // t2MLS
4943 2683830U, // t2MOVTi16
4944 43553876U, // t2MOVi
4945 2651259U, // t2MOVi16
4946 43553876U, // t2MOVr
4947 1143606574U, // t2MRC
4948 1143605541U, // t2MRC2
4949 1814613298U, // t2MRRC
4950 1814612266U, // t2MRRC2
4951 2732643U, // t2MRS_AR
4952 2650723U, // t2MRS_M
4953 2650723U, // t2MRSbanked
4954 2732643U, // t2MRSsys_AR
4955 1881698807U, // t2MSR_AR
4956 1881698807U, // t2MSR_M
4957 1948807671U, // t2MSRbanked
4958 2682935U, // t2MUL
4959 2658555U, // t2MVNi
4960 43553019U, // t2MVNr
4961 43528443U, // t2MVNs
4962 2633931U, // t2ORNri
4963 2633931U, // t2ORNrr
4964 2691275U, // t2ORNrs
4965 2634215U, // t2ORRri
4966 43528679U, // t2ORRrr
4967 43586023U, // t2ORRrs
4968 4387U, // t2PAC
4969 4403U, // t2PACBTI
4970 2731521U, // t2PACG
4971 2667156U, // t2PKHBT
4972 2665639U, // t2PKHTB
4973 4230509674U, // t2PLDWi12
4974 2651242U, // t2PLDWi8
4975 69792874U, // t2PLDWs
4976 4230507916U, // t2PLDi12
4977 2649484U, // t2PLDi8
4978 136949132U, // t2PLDpci
4979 69791116U, // t2PLDs
4980 4230508301U, // t2PLIi12
4981 2649869U, // t2PLIi8
4982 136949517U, // t2PLIpci
4983 69791501U, // t2PLIs
4984 2682235U, // t2QADD
4985 2681301U, // t2QADD16
4986 2681404U, // t2QADD8
4987 2684352U, // t2QASX
4988 2682209U, // t2QDADD
4989 2682060U, // t2QDSUB
4990 2684098U, // t2QSAX
4991 2682073U, // t2QSUB
4992 2681263U, // t2QSUB16
4993 2681365U, // t2QSUB8
4994 2650847U, // t2RBIT
4995 43545635U, // t2REV
4996 43543033U, // t2REV16
4997 43544251U, // t2REVSH
4998 2730981U, // t2RFEDB
4999 2730981U, // t2RFEDBW
5000 2730769U, // t2RFEIA
5001 2730769U, // t2RFEIAW
5002 43528669U, // t2RORri
5003 43528669U, // t2RORrr
5004 2659759U, // t2RRX
5005 43527320U, // t2RSBri
5006 2632856U, // t2RSBrr
5007 2690200U, // t2RSBrs
5008 2681308U, // t2SADD16
5009 2681410U, // t2SADD8
5010 2684357U, // t2SASX
5011 3215U, // t2SB
5012 2632974U, // t2SBCri
5013 43527438U, // t2SBCrr
5014 43584782U, // t2SBCrs
5015 2667866U, // t2SBFX
5016 2683943U, // t2SDIV
5017 2682754U, // t2SEL
5018 4802460U, // t2SETPAN
5019 4836881U, // t2SG
5020 2681284U, // t2SHADD16
5021 2681389U, // t2SHADD8
5022 2684339U, // t2SHASX
5023 2684085U, // t2SHSAX
5024 2681246U, // t2SHSUB16
5025 2681350U, // t2SHSUB8
5026 2731306U, // t2SMC
5027 2665419U, // t2SMLABB
5028 2667149U, // t2SMLABT
5029 2665795U, // t2SMLAD
5030 2667792U, // t2SMLADX
5031 2756422U, // t2SMLAL
5032 2755538U, // t2SMLALBB
5033 2757274U, // t2SMLALBT
5034 2755973U, // t2SMLALD
5035 2757918U, // t2SMLALDX
5036 2755757U, // t2SMLALTB
5037 2757516U, // t2SMLALTT
5038 2665632U, // t2SMLATB
5039 2667397U, // t2SMLATT
5040 2665699U, // t2SMLAWB
5041 2667451U, // t2SMLAWT
5042 2665896U, // t2SMLSD
5043 2667822U, // t2SMLSDX
5044 2755984U, // t2SMLSLD
5045 2757926U, // t2SMLSLDX
5046 2665265U, // t2SMMLA
5047 2666911U, // t2SMMLAR
5048 2667060U, // t2SMMLS
5049 2666991U, // t2SMMLSR
5050 2682939U, // t2SMMUL
5051 2683345U, // t2SMMULR
5052 2682185U, // t2SMUAD
5053 2684183U, // t2SMUADX
5054 2681818U, // t2SMULBB
5055 2683554U, // t2SMULBT
5056 2666476U, // t2SMULL
5057 2682037U, // t2SMULTB
5058 2683796U, // t2SMULTT
5059 2682090U, // t2SMULWB
5060 2683842U, // t2SMULWT
5061 2682286U, // t2SMUSD
5062 2684213U, // t2SMUSDX
5063 44149753U, // t2SRSDB
5064 44674041U, // t2SRSDB_UPD
5065 44149541U, // t2SRSIA
5066 44673829U, // t2SRSIA_UPD
5067 2667134U, // t2SSAT
5068 2681322U, // t2SSAT16
5069 2684103U, // t2SSAX
5070 2681270U, // t2SSUB16
5071 2681371U, // t2SSUB8
5072 1344843557U, // t2STC2L_OFFSET
5073 1344843557U, // t2STC2L_OPTION
5074 1344843557U, // t2STC2L_POST
5075 1344843557U, // t2STC2L_PRE
5076 1344842032U, // t2STC2_OFFSET
5077 1344842032U, // t2STC2_OPTION
5078 1344842032U, // t2STC2_POST
5079 1344842032U, // t2STC2_PRE
5080 1344843624U, // t2STCL_OFFSET
5081 1344843624U, // t2STCL_OPTION
5082 1344843624U, // t2STCL_POST
5083 1344843624U, // t2STCL_PRE
5084 1344843067U, // t2STC_OFFSET
5085 1344843067U, // t2STC_OPTION
5086 1344843067U, // t2STC_POST
5087 1344843067U, // t2STC_PRE
5088 2650161U, // t2STL
5089 2649122U, // t2STLB
5090 2684226U, // t2STLEX
5091 2682104U, // t2STLEXB
5092 2665915U, // t2STLEXD
5093 2682600U, // t2STLEXH
5094 2649701U, // t2STLH
5095 2730995U, // t2STMDB
5096 942173171U, // t2STMDB_UPD
5097 43626615U, // t2STMIA
5098 983068791U, // t2STMIA_UPD
5099 2683567U, // t2STRBT
5100 942189705U, // t2STRB_POST
5101 942189705U, // t2STRB_PRE
5102 43576457U, // t2STRBi12
5103 2681993U, // t2STRBi8
5104 43560073U, // t2STRBs
5105 942198179U, // t2STRD_POST
5106 942198179U, // t2STRD_PRE
5107 2665891U, // t2STRDi8
5108 2667860U, // t2STREX
5109 2682118U, // t2STREXB
5110 2665929U, // t2STREXD
5111 2682614U, // t2STREXH
5112 2683602U, // t2STRHT
5113 942190223U, // t2STRH_POST
5114 942190223U, // t2STRH_PRE
5115 43576975U, // t2STRHi12
5116 2682511U, // t2STRHi8
5117 43560591U, // t2STRHs
5118 2683766U, // t2STRT
5119 942191113U, // t2STR_POST
5120 942191113U, // t2STR_PRE
5121 43577865U, // t2STRi12
5122 2683401U, // t2STRi8
5123 43561481U, // t2STRs
5124 45199914U, // t2SUBS_PC_LR
5125 43527374U, // t2SUBri
5126 2683999U, // t2SUBri12
5127 43527374U, // t2SUBrr
5128 43584718U, // t2SUBrs
5129 43527374U, // t2SUBspImm
5130 2683999U, // t2SUBspImm12
5131 2665407U, // t2SXTAB
5132 2664832U, // t2SXTAB16
5133 2666031U, // t2SXTAH
5134 43576514U, // t2SXTB
5135 2681232U, // t2SXTB16
5136 43577025U, // t2SXTH
5137 203975649U, // t2TBB
5138 271085115U, // t2TBH
5139 43544987U, // t2TEQri
5140 43544987U, // t2TEQrr
5141 43577755U, // t2TEQrs
5142 338275484U, // t2TSB
5143 43545473U, // t2TSTri
5144 43545473U, // t2TSTrr
5145 43578241U, // t2TSTrs
5146 2651017U, // t2TT
5147 2648949U, // t2TTA
5148 2650760U, // t2TTAT
5149 2651035U, // t2TTT
5150 2681315U, // t2UADD16
5151 2681416U, // t2UADD8
5152 2684362U, // t2UASX
5153 2667871U, // t2UBFX
5154 4802520U, // t2UDF
5155 2683948U, // t2UDIV
5156 2681292U, // t2UHADD16
5157 2681396U, // t2UHADD8
5158 2684345U, // t2UHASX
5159 2684091U, // t2UHSAX
5160 2681254U, // t2UHSUB16
5161 2681357U, // t2UHSUB8
5162 2756395U, // t2UMAAL
5163 2756428U, // t2UMLAL
5164 2666482U, // t2UMULL
5165 2681300U, // t2UQADD16
5166 2681403U, // t2UQADD8
5167 2684351U, // t2UQASX
5168 2684097U, // t2UQSAX
5169 2681262U, // t2UQSUB16
5170 2681364U, // t2UQSUB8
5171 2681383U, // t2USAD8
5172 2664959U, // t2USADA8
5173 2667139U, // t2USAT
5174 2681329U, // t2USAT16
5175 2684108U, // t2USAX
5176 2681277U, // t2USUB16
5177 2681377U, // t2USUB8
5178 2665413U, // t2UXTAB
5179 2664840U, // t2UXTAB16
5180 2666037U, // t2UXTAH
5181 43576519U, // t2UXTB
5182 2681239U, // t2UXTB16
5183 43577030U, // t2UXTH
5184 942753711U, // t2WLS
5185 1052593427U, // tADC
5186 2682199U, // tADDhirr
5187 918375767U, // tADDi3
5188 1052593495U, // tADDi8
5189 2682199U, // tADDrSP
5190 2682199U, // tADDrSPi
5191 918375767U, // tADDrr
5192 2682199U, // tADDspi
5193 2682199U, // tADDspr
5194 2650538U, // tADR
5195 1052593560U, // tAND
5196 918376939U, // tASRri
5197 1052594667U, // tASRrr
5198 1076472765U, // tB
5199 1052593440U, // tBIC
5200 4802500U, // tBKPT
5201 405393242U, // tBL
5202 875156053U, // tBLXNSr
5203 405394854U, // tBLXi
5204 875156902U, // tBLXr
5205 2733312U, // tBX
5206 2732624U, // tBXNS
5207 1076472765U, // tBcc
5208 4029761540U, // tCBNZ
5209 4029761535U, // tCBZ
5210 2650282U, // tCMNz
5211 2650395U, // tCMPhir
5212 2650395U, // tCMPi8
5213 2650395U, // tCMPr
5214 1476579934U, // tCPS
5215 1052594649U, // tEOR
5216 2732817U, // tHINT
5217 4802495U, // tHLT
5218 0U, // tInt_WIN_eh_sjlj_longjmp
5219 0U, // tInt_eh_sjlj_longjmp
5220 0U, // tInt_eh_sjlj_setjmp
5221 2732116U, // tLDMIA
5222 2681987U, // tLDRBi
5223 2681987U, // tLDRBr
5224 2682505U, // tLDRHi
5225 2682505U, // tLDRHr
5226 2682006U, // tLDRSB
5227 2682544U, // tLDRSH
5228 2683311U, // tLDRi
5229 2650543U, // tLDRpci
5230 2683311U, // tLDRr
5231 2683311U, // tLDRspi
5232 918376487U, // tLSLri
5233 1052594215U, // tLSLrr
5234 918376946U, // tLSRri
5235 1052594674U, // tLSRrr
5236 942753721U, // tMOVSr
5237 1254446164U, // tMOVi8
5238 2651220U, // tMOVr
5239 918376503U, // tMUL
5240 1254445307U, // tMVN
5241 1052594663U, // tORR
5242 0U, // tPICADD
5243 2888421663U, // tPOP
5244 2888421046U, // tPUSH
5245 2651171U, // tREV
5246 2648569U, // tREV16
5247 2649787U, // tREVSH
5248 1052594653U, // tROR
5249 2193968280U, // tRSB
5250 1052593422U, // tSBC
5251 280399U, // tSETEND
5252 942174327U, // tSTMIA_UPD
5253 2681993U, // tSTRBi
5254 2681993U, // tSTRBr
5255 2682511U, // tSTRHi
5256 2682511U, // tSTRHr
5257 2683401U, // tSTRi
5258 2683401U, // tSTRr
5259 2683401U, // tSTRspi
5260 918375630U, // tSUBi3
5261 1052593358U, // tSUBi8
5262 918375630U, // tSUBrr
5263 2682062U, // tSUBspi
5264 2731327U, // tSVC
5265 2649282U, // tSXTB
5266 2649793U, // tSXTH
5267 4364U, // tTRAP
5268 2651009U, // tTST
5269 4802395U, // tUDF
5270 2649287U, // tUXTB
5271 2649798U, // tUXTH
5272 2298U, // t__brkdiv0
5273 };
5274
5275 static const uint32_t OpInfo1[] = {
5276 0U, // PHI
5277 0U, // INLINEASM
5278 0U, // INLINEASM_BR
5279 0U, // CFI_INSTRUCTION
5280 0U, // EH_LABEL
5281 0U, // GC_LABEL
5282 0U, // ANNOTATION_LABEL
5283 0U, // KILL
5284 0U, // EXTRACT_SUBREG
5285 0U, // INSERT_SUBREG
5286 0U, // IMPLICIT_DEF
5287 0U, // INIT_UNDEF
5288 0U, // SUBREG_TO_REG
5289 0U, // COPY_TO_REGCLASS
5290 0U, // DBG_VALUE
5291 0U, // DBG_VALUE_LIST
5292 0U, // DBG_INSTR_REF
5293 0U, // DBG_PHI
5294 0U, // DBG_LABEL
5295 0U, // REG_SEQUENCE
5296 0U, // COPY
5297 0U, // COPY_LANEMASK
5298 0U, // BUNDLE
5299 0U, // LIFETIME_START
5300 0U, // LIFETIME_END
5301 0U, // PSEUDO_PROBE
5302 0U, // ARITH_FENCE
5303 0U, // STACKMAP
5304 0U, // FENTRY_CALL
5305 0U, // PATCHPOINT
5306 0U, // LOAD_STACK_GUARD
5307 0U, // PREALLOCATED_SETUP
5308 0U, // PREALLOCATED_ARG
5309 0U, // STATEPOINT
5310 0U, // LOCAL_ESCAPE
5311 0U, // FAULTING_OP
5312 0U, // PATCHABLE_OP
5313 0U, // PATCHABLE_FUNCTION_ENTER
5314 0U, // PATCHABLE_RET
5315 0U, // PATCHABLE_FUNCTION_EXIT
5316 0U, // PATCHABLE_TAIL_CALL
5317 0U, // PATCHABLE_EVENT_CALL
5318 0U, // PATCHABLE_TYPED_EVENT_CALL
5319 0U, // ICALL_BRANCH_FUNNEL
5320 0U, // FAKE_USE
5321 0U, // MEMBARRIER
5322 0U, // JUMP_TABLE_DEBUG_INFO
5323 0U, // RELOC_NONE
5324 0U, // CONVERGENCECTRL_ENTRY
5325 0U, // CONVERGENCECTRL_ANCHOR
5326 0U, // CONVERGENCECTRL_LOOP
5327 0U, // CONVERGENCECTRL_GLUE
5328 0U, // G_ASSERT_SEXT
5329 0U, // G_ASSERT_ZEXT
5330 0U, // G_ASSERT_ALIGN
5331 0U, // G_ADD
5332 0U, // G_SUB
5333 0U, // G_MUL
5334 0U, // G_SDIV
5335 0U, // G_UDIV
5336 0U, // G_SREM
5337 0U, // G_UREM
5338 0U, // G_SDIVREM
5339 0U, // G_UDIVREM
5340 0U, // G_AND
5341 0U, // G_OR
5342 0U, // G_XOR
5343 0U, // G_ABDS
5344 0U, // G_ABDU
5345 0U, // G_UAVGFLOOR
5346 0U, // G_UAVGCEIL
5347 0U, // G_SAVGFLOOR
5348 0U, // G_SAVGCEIL
5349 0U, // G_IMPLICIT_DEF
5350 0U, // G_PHI
5351 0U, // G_FRAME_INDEX
5352 0U, // G_GLOBAL_VALUE
5353 0U, // G_PTRAUTH_GLOBAL_VALUE
5354 0U, // G_CONSTANT_POOL
5355 0U, // G_EXTRACT
5356 0U, // G_UNMERGE_VALUES
5357 0U, // G_INSERT
5358 0U, // G_MERGE_VALUES
5359 0U, // G_BUILD_VECTOR
5360 0U, // G_BUILD_VECTOR_TRUNC
5361 0U, // G_CONCAT_VECTORS
5362 0U, // G_PTRTOINT
5363 0U, // G_INTTOPTR
5364 0U, // G_BITCAST
5365 0U, // G_FREEZE
5366 0U, // G_CONSTANT_FOLD_BARRIER
5367 0U, // G_INTRINSIC_FPTRUNC_ROUND
5368 0U, // G_INTRINSIC_TRUNC
5369 0U, // G_INTRINSIC_ROUND
5370 0U, // G_INTRINSIC_LRINT
5371 0U, // G_INTRINSIC_LLRINT
5372 0U, // G_INTRINSIC_ROUNDEVEN
5373 0U, // G_READCYCLECOUNTER
5374 0U, // G_READSTEADYCOUNTER
5375 0U, // G_LOAD
5376 0U, // G_SEXTLOAD
5377 0U, // G_ZEXTLOAD
5378 0U, // G_INDEXED_LOAD
5379 0U, // G_INDEXED_SEXTLOAD
5380 0U, // G_INDEXED_ZEXTLOAD
5381 0U, // G_STORE
5382 0U, // G_INDEXED_STORE
5383 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
5384 0U, // G_ATOMIC_CMPXCHG
5385 0U, // G_ATOMICRMW_XCHG
5386 0U, // G_ATOMICRMW_ADD
5387 0U, // G_ATOMICRMW_SUB
5388 0U, // G_ATOMICRMW_AND
5389 0U, // G_ATOMICRMW_NAND
5390 0U, // G_ATOMICRMW_OR
5391 0U, // G_ATOMICRMW_XOR
5392 0U, // G_ATOMICRMW_MAX
5393 0U, // G_ATOMICRMW_MIN
5394 0U, // G_ATOMICRMW_UMAX
5395 0U, // G_ATOMICRMW_UMIN
5396 0U, // G_ATOMICRMW_FADD
5397 0U, // G_ATOMICRMW_FSUB
5398 0U, // G_ATOMICRMW_FMAX
5399 0U, // G_ATOMICRMW_FMIN
5400 0U, // G_ATOMICRMW_FMAXIMUM
5401 0U, // G_ATOMICRMW_FMINIMUM
5402 0U, // G_ATOMICRMW_UINC_WRAP
5403 0U, // G_ATOMICRMW_UDEC_WRAP
5404 0U, // G_ATOMICRMW_USUB_COND
5405 0U, // G_ATOMICRMW_USUB_SAT
5406 0U, // G_FENCE
5407 0U, // G_PREFETCH
5408 0U, // G_BRCOND
5409 0U, // G_BRINDIRECT
5410 0U, // G_INVOKE_REGION_START
5411 0U, // G_INTRINSIC
5412 0U, // G_INTRINSIC_W_SIDE_EFFECTS
5413 0U, // G_INTRINSIC_CONVERGENT
5414 0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
5415 0U, // G_ANYEXT
5416 0U, // G_TRUNC
5417 0U, // G_TRUNC_SSAT_S
5418 0U, // G_TRUNC_SSAT_U
5419 0U, // G_TRUNC_USAT_U
5420 0U, // G_CONSTANT
5421 0U, // G_FCONSTANT
5422 0U, // G_VASTART
5423 0U, // G_VAARG
5424 0U, // G_SEXT
5425 0U, // G_SEXT_INREG
5426 0U, // G_ZEXT
5427 0U, // G_SHL
5428 0U, // G_LSHR
5429 0U, // G_ASHR
5430 0U, // G_FSHL
5431 0U, // G_FSHR
5432 0U, // G_ROTR
5433 0U, // G_ROTL
5434 0U, // G_ICMP
5435 0U, // G_FCMP
5436 0U, // G_SCMP
5437 0U, // G_UCMP
5438 0U, // G_SELECT
5439 0U, // G_UADDO
5440 0U, // G_UADDE
5441 0U, // G_USUBO
5442 0U, // G_USUBE
5443 0U, // G_SADDO
5444 0U, // G_SADDE
5445 0U, // G_SSUBO
5446 0U, // G_SSUBE
5447 0U, // G_UMULO
5448 0U, // G_SMULO
5449 0U, // G_UMULH
5450 0U, // G_SMULH
5451 0U, // G_UADDSAT
5452 0U, // G_SADDSAT
5453 0U, // G_USUBSAT
5454 0U, // G_SSUBSAT
5455 0U, // G_USHLSAT
5456 0U, // G_SSHLSAT
5457 0U, // G_SMULFIX
5458 0U, // G_UMULFIX
5459 0U, // G_SMULFIXSAT
5460 0U, // G_UMULFIXSAT
5461 0U, // G_SDIVFIX
5462 0U, // G_UDIVFIX
5463 0U, // G_SDIVFIXSAT
5464 0U, // G_UDIVFIXSAT
5465 0U, // G_FADD
5466 0U, // G_FSUB
5467 0U, // G_FMUL
5468 0U, // G_FMA
5469 0U, // G_FMAD
5470 0U, // G_FDIV
5471 0U, // G_FREM
5472 0U, // G_FMODF
5473 0U, // G_FPOW
5474 0U, // G_FPOWI
5475 0U, // G_FEXP
5476 0U, // G_FEXP2
5477 0U, // G_FEXP10
5478 0U, // G_FLOG
5479 0U, // G_FLOG2
5480 0U, // G_FLOG10
5481 0U, // G_FLDEXP
5482 0U, // G_FFREXP
5483 0U, // G_FNEG
5484 0U, // G_FPEXT
5485 0U, // G_FPTRUNC
5486 0U, // G_FPTOSI
5487 0U, // G_FPTOUI
5488 0U, // G_SITOFP
5489 0U, // G_UITOFP
5490 0U, // G_FPTOSI_SAT
5491 0U, // G_FPTOUI_SAT
5492 0U, // G_FABS
5493 0U, // G_FCOPYSIGN
5494 0U, // G_IS_FPCLASS
5495 0U, // G_FCANONICALIZE
5496 0U, // G_FMINNUM
5497 0U, // G_FMAXNUM
5498 0U, // G_FMINNUM_IEEE
5499 0U, // G_FMAXNUM_IEEE
5500 0U, // G_FMINIMUM
5501 0U, // G_FMAXIMUM
5502 0U, // G_FMINIMUMNUM
5503 0U, // G_FMAXIMUMNUM
5504 0U, // G_GET_FPENV
5505 0U, // G_SET_FPENV
5506 0U, // G_RESET_FPENV
5507 0U, // G_GET_FPMODE
5508 0U, // G_SET_FPMODE
5509 0U, // G_RESET_FPMODE
5510 0U, // G_GET_ROUNDING
5511 0U, // G_SET_ROUNDING
5512 0U, // G_PTR_ADD
5513 0U, // G_PTRMASK
5514 0U, // G_SMIN
5515 0U, // G_SMAX
5516 0U, // G_UMIN
5517 0U, // G_UMAX
5518 0U, // G_ABS
5519 0U, // G_LROUND
5520 0U, // G_LLROUND
5521 0U, // G_BR
5522 0U, // G_BRJT
5523 0U, // G_VSCALE
5524 0U, // G_INSERT_SUBVECTOR
5525 0U, // G_EXTRACT_SUBVECTOR
5526 0U, // G_INSERT_VECTOR_ELT
5527 0U, // G_EXTRACT_VECTOR_ELT
5528 0U, // G_SHUFFLE_VECTOR
5529 0U, // G_SPLAT_VECTOR
5530 0U, // G_STEP_VECTOR
5531 0U, // G_VECTOR_COMPRESS
5532 0U, // G_CTTZ
5533 0U, // G_CTTZ_ZERO_UNDEF
5534 0U, // G_CTLZ
5535 0U, // G_CTLZ_ZERO_UNDEF
5536 0U, // G_CTLS
5537 0U, // G_CTPOP
5538 0U, // G_BSWAP
5539 0U, // G_BITREVERSE
5540 0U, // G_FCEIL
5541 0U, // G_FCOS
5542 0U, // G_FSIN
5543 0U, // G_FSINCOS
5544 0U, // G_FTAN
5545 0U, // G_FACOS
5546 0U, // G_FASIN
5547 0U, // G_FATAN
5548 0U, // G_FATAN2
5549 0U, // G_FCOSH
5550 0U, // G_FSINH
5551 0U, // G_FTANH
5552 0U, // G_FSQRT
5553 0U, // G_FFLOOR
5554 0U, // G_FRINT
5555 0U, // G_FNEARBYINT
5556 0U, // G_ADDRSPACE_CAST
5557 0U, // G_BLOCK_ADDR
5558 0U, // G_JUMP_TABLE
5559 0U, // G_DYN_STACKALLOC
5560 0U, // G_STACKSAVE
5561 0U, // G_STACKRESTORE
5562 0U, // G_STRICT_FADD
5563 0U, // G_STRICT_FSUB
5564 0U, // G_STRICT_FMUL
5565 0U, // G_STRICT_FDIV
5566 0U, // G_STRICT_FREM
5567 0U, // G_STRICT_FMA
5568 0U, // G_STRICT_FSQRT
5569 0U, // G_STRICT_FLDEXP
5570 0U, // G_READ_REGISTER
5571 0U, // G_WRITE_REGISTER
5572 0U, // G_MEMCPY
5573 0U, // G_MEMCPY_INLINE
5574 0U, // G_MEMMOVE
5575 0U, // G_MEMSET
5576 0U, // G_BZERO
5577 0U, // G_TRAP
5578 0U, // G_DEBUGTRAP
5579 0U, // G_UBSANTRAP
5580 0U, // G_VECREDUCE_SEQ_FADD
5581 0U, // G_VECREDUCE_SEQ_FMUL
5582 0U, // G_VECREDUCE_FADD
5583 0U, // G_VECREDUCE_FMUL
5584 0U, // G_VECREDUCE_FMAX
5585 0U, // G_VECREDUCE_FMIN
5586 0U, // G_VECREDUCE_FMAXIMUM
5587 0U, // G_VECREDUCE_FMINIMUM
5588 0U, // G_VECREDUCE_ADD
5589 0U, // G_VECREDUCE_MUL
5590 0U, // G_VECREDUCE_AND
5591 0U, // G_VECREDUCE_OR
5592 0U, // G_VECREDUCE_XOR
5593 0U, // G_VECREDUCE_SMAX
5594 0U, // G_VECREDUCE_SMIN
5595 0U, // G_VECREDUCE_UMAX
5596 0U, // G_VECREDUCE_UMIN
5597 0U, // G_SBFX
5598 0U, // G_UBFX
5599 0U, // ADDSri
5600 0U, // ADDSrr
5601 0U, // ADDSrsi
5602 0U, // ADDSrsr
5603 0U, // ADJCALLSTACKDOWN
5604 0U, // ADJCALLSTACKUP
5605 0U, // ASRi
5606 0U, // ASRr
5607 0U, // ASRs1
5608 0U, // B
5609 0U, // BCCZi64
5610 0U, // BCCi64
5611 0U, // BLX_noip
5612 0U, // BLX_pred_noip
5613 0U, // BL_PUSHLR
5614 0U, // BMOVPCB_CALL
5615 0U, // BMOVPCRX_CALL
5616 0U, // BR_JTadd
5617 0U, // BR_JTm_i12
5618 0U, // BR_JTm_rs
5619 0U, // BR_JTr
5620 0U, // BX_CALL
5621 0U, // CMP_SWAP_16
5622 0U, // CMP_SWAP_32
5623 0U, // CMP_SWAP_64
5624 0U, // CMP_SWAP_8
5625 0U, // CONSTPOOL_ENTRY
5626 0U, // COPY_STRUCT_BYVAL_I32
5627 0U, // ITasm
5628 0U, // Int_eh_sjlj_dispatchsetup
5629 0U, // Int_eh_sjlj_longjmp
5630 0U, // Int_eh_sjlj_setjmp
5631 0U, // Int_eh_sjlj_setjmp_nofp
5632 0U, // Int_eh_sjlj_setup_dispatch
5633 0U, // JUMPTABLE_ADDRS
5634 0U, // JUMPTABLE_INSTS
5635 0U, // JUMPTABLE_TBB
5636 0U, // JUMPTABLE_TBH
5637 0U, // KCFI_CHECK_ARM
5638 0U, // KCFI_CHECK_Thumb1
5639 0U, // KCFI_CHECK_Thumb2
5640 0U, // LDMIA_RET
5641 128U, // LDRBT_POST
5642 16384U, // LDRConstPool
5643 128U, // LDRHTii
5644 0U, // LDRLIT_ga_abs
5645 0U, // LDRLIT_ga_pcrel
5646 0U, // LDRLIT_ga_pcrel_ldr
5647 128U, // LDRSBTii
5648 128U, // LDRSHTii
5649 128U, // LDRT_POST
5650 0U, // LEApcrel
5651 0U, // LEApcrelJT
5652 0U, // LOADDUAL
5653 0U, // LSLi
5654 0U, // LSLr
5655 0U, // LSRi
5656 0U, // LSRr
5657 0U, // LSRs1
5658 0U, // MEMCPY
5659 0U, // MLAv5
5660 0U, // MOVCCi
5661 0U, // MOVCCi16
5662 0U, // MOVCCi32imm
5663 0U, // MOVCCr
5664 0U, // MOVCCsi
5665 0U, // MOVCCsr
5666 0U, // MOVPCRX
5667 0U, // MOVTi16_ga_pcrel
5668 0U, // MOV_ga_pcrel
5669 0U, // MOV_ga_pcrel_ldr
5670 0U, // MOVi16_ga_pcrel
5671 0U, // MOVi32imm
5672 0U, // MQPRCopy
5673 0U, // MQQPRLoad
5674 0U, // MQQPRStore
5675 0U, // MQQQQPRLoad
5676 0U, // MQQQQPRStore
5677 0U, // MULv5
5678 0U, // MVE_MEMCPYLOOPINST
5679 0U, // MVE_MEMSETLOOPINST
5680 0U, // MVNCCi
5681 0U, // PICADD
5682 0U, // PICLDR
5683 0U, // PICLDRB
5684 0U, // PICLDRH
5685 0U, // PICLDRSB
5686 0U, // PICLDRSH
5687 0U, // PICSTR
5688 0U, // PICSTRB
5689 0U, // PICSTRH
5690 0U, // RORi
5691 0U, // RORr
5692 0U, // RRX
5693 16384U, // RRXi
5694 0U, // RSBSri
5695 0U, // RSBSrsi
5696 0U, // RSBSrsr
5697 0U, // SEH_EpilogEnd
5698 0U, // SEH_EpilogStart
5699 0U, // SEH_Nop
5700 0U, // SEH_Nop_Ret
5701 0U, // SEH_PrologEnd
5702 0U, // SEH_SaveFRegs
5703 0U, // SEH_SaveLR
5704 0U, // SEH_SaveRegs
5705 0U, // SEH_SaveRegs_Ret
5706 0U, // SEH_SaveSP
5707 0U, // SEH_StackAlloc
5708 0U, // SMLALv5
5709 0U, // SMULLv5
5710 0U, // SPACE
5711 0U, // STOREDUAL
5712 128U, // STRBT_POST
5713 0U, // STRBi_preidx
5714 0U, // STRBr_preidx
5715 0U, // STRH_preidx
5716 128U, // STRT_POST
5717 0U, // STRi_preidx
5718 0U, // STRr_preidx
5719 0U, // SUBS_PC_LR
5720 0U, // SUBSri
5721 0U, // SUBSrr
5722 0U, // SUBSrsi
5723 0U, // SUBSrsr
5724 0U, // SpeculationBarrierISBDSBEndBB
5725 0U, // SpeculationBarrierSBEndBB
5726 0U, // TAILJMPd
5727 0U, // TAILJMPr
5728 0U, // TAILJMPr4
5729 0U, // TCRETURNdi
5730 0U, // TCRETURNri
5731 0U, // TCRETURNrinotr12
5732 0U, // TPsoft
5733 0U, // UMLALv5
5734 0U, // UMULLv5
5735 16640U, // VLD1LNdAsm_16
5736 16640U, // VLD1LNdAsm_32
5737 16640U, // VLD1LNdAsm_8
5738 33024U, // VLD1LNdWB_fixed_Asm_16
5739 33024U, // VLD1LNdWB_fixed_Asm_32
5740 33024U, // VLD1LNdWB_fixed_Asm_8
5741 524544U, // VLD1LNdWB_register_Asm_16
5742 524544U, // VLD1LNdWB_register_Asm_32
5743 524544U, // VLD1LNdWB_register_Asm_8
5744 16640U, // VLD2LNdAsm_16
5745 16640U, // VLD2LNdAsm_32
5746 16640U, // VLD2LNdAsm_8
5747 33024U, // VLD2LNdWB_fixed_Asm_16
5748 33024U, // VLD2LNdWB_fixed_Asm_32
5749 33024U, // VLD2LNdWB_fixed_Asm_8
5750 524544U, // VLD2LNdWB_register_Asm_16
5751 524544U, // VLD2LNdWB_register_Asm_32
5752 524544U, // VLD2LNdWB_register_Asm_8
5753 16640U, // VLD2LNqAsm_16
5754 16640U, // VLD2LNqAsm_32
5755 33024U, // VLD2LNqWB_fixed_Asm_16
5756 33024U, // VLD2LNqWB_fixed_Asm_32
5757 524544U, // VLD2LNqWB_register_Asm_16
5758 524544U, // VLD2LNqWB_register_Asm_32
5759 2U, // VLD3DUPdAsm_16
5760 2U, // VLD3DUPdAsm_32
5761 2U, // VLD3DUPdAsm_8
5762 4U, // VLD3DUPdWB_fixed_Asm_16
5763 4U, // VLD3DUPdWB_fixed_Asm_32
5764 4U, // VLD3DUPdWB_fixed_Asm_8
5765 16768U, // VLD3DUPdWB_register_Asm_16
5766 16768U, // VLD3DUPdWB_register_Asm_32
5767 16768U, // VLD3DUPdWB_register_Asm_8
5768 2U, // VLD3DUPqAsm_16
5769 2U, // VLD3DUPqAsm_32
5770 2U, // VLD3DUPqAsm_8
5771 4U, // VLD3DUPqWB_fixed_Asm_16
5772 4U, // VLD3DUPqWB_fixed_Asm_32
5773 4U, // VLD3DUPqWB_fixed_Asm_8
5774 16768U, // VLD3DUPqWB_register_Asm_16
5775 16768U, // VLD3DUPqWB_register_Asm_32
5776 16768U, // VLD3DUPqWB_register_Asm_8
5777 16640U, // VLD3LNdAsm_16
5778 16640U, // VLD3LNdAsm_32
5779 16640U, // VLD3LNdAsm_8
5780 33024U, // VLD3LNdWB_fixed_Asm_16
5781 33024U, // VLD3LNdWB_fixed_Asm_32
5782 33024U, // VLD3LNdWB_fixed_Asm_8
5783 524544U, // VLD3LNdWB_register_Asm_16
5784 524544U, // VLD3LNdWB_register_Asm_32
5785 524544U, // VLD3LNdWB_register_Asm_8
5786 16640U, // VLD3LNqAsm_16
5787 16640U, // VLD3LNqAsm_32
5788 33024U, // VLD3LNqWB_fixed_Asm_16
5789 33024U, // VLD3LNqWB_fixed_Asm_32
5790 524544U, // VLD3LNqWB_register_Asm_16
5791 524544U, // VLD3LNqWB_register_Asm_32
5792 518U, // VLD3dAsm_16
5793 518U, // VLD3dAsm_32
5794 518U, // VLD3dAsm_8
5795 646U, // VLD3dWB_fixed_Asm_16
5796 646U, // VLD3dWB_fixed_Asm_32
5797 646U, // VLD3dWB_fixed_Asm_8
5798 49926U, // VLD3dWB_register_Asm_16
5799 49926U, // VLD3dWB_register_Asm_32
5800 49926U, // VLD3dWB_register_Asm_8
5801 2U, // VLD3qAsm_16
5802 2U, // VLD3qAsm_32
5803 2U, // VLD3qAsm_8
5804 4U, // VLD3qWB_fixed_Asm_16
5805 4U, // VLD3qWB_fixed_Asm_32
5806 4U, // VLD3qWB_fixed_Asm_8
5807 16768U, // VLD3qWB_register_Asm_16
5808 16768U, // VLD3qWB_register_Asm_32
5809 16768U, // VLD3qWB_register_Asm_8
5810 2U, // VLD4DUPdAsm_16
5811 2U, // VLD4DUPdAsm_32
5812 2U, // VLD4DUPdAsm_8
5813 4U, // VLD4DUPdWB_fixed_Asm_16
5814 4U, // VLD4DUPdWB_fixed_Asm_32
5815 4U, // VLD4DUPdWB_fixed_Asm_8
5816 16768U, // VLD4DUPdWB_register_Asm_16
5817 16768U, // VLD4DUPdWB_register_Asm_32
5818 16768U, // VLD4DUPdWB_register_Asm_8
5819 2U, // VLD4DUPqAsm_16
5820 2U, // VLD4DUPqAsm_32
5821 2U, // VLD4DUPqAsm_8
5822 4U, // VLD4DUPqWB_fixed_Asm_16
5823 4U, // VLD4DUPqWB_fixed_Asm_32
5824 4U, // VLD4DUPqWB_fixed_Asm_8
5825 16768U, // VLD4DUPqWB_register_Asm_16
5826 16768U, // VLD4DUPqWB_register_Asm_32
5827 16768U, // VLD4DUPqWB_register_Asm_8
5828 16640U, // VLD4LNdAsm_16
5829 16640U, // VLD4LNdAsm_32
5830 16640U, // VLD4LNdAsm_8
5831 33024U, // VLD4LNdWB_fixed_Asm_16
5832 33024U, // VLD4LNdWB_fixed_Asm_32
5833 33024U, // VLD4LNdWB_fixed_Asm_8
5834 524544U, // VLD4LNdWB_register_Asm_16
5835 524544U, // VLD4LNdWB_register_Asm_32
5836 524544U, // VLD4LNdWB_register_Asm_8
5837 16640U, // VLD4LNqAsm_16
5838 16640U, // VLD4LNqAsm_32
5839 33024U, // VLD4LNqWB_fixed_Asm_16
5840 33024U, // VLD4LNqWB_fixed_Asm_32
5841 524544U, // VLD4LNqWB_register_Asm_16
5842 524544U, // VLD4LNqWB_register_Asm_32
5843 518U, // VLD4dAsm_16
5844 518U, // VLD4dAsm_32
5845 518U, // VLD4dAsm_8
5846 646U, // VLD4dWB_fixed_Asm_16
5847 646U, // VLD4dWB_fixed_Asm_32
5848 646U, // VLD4dWB_fixed_Asm_8
5849 49926U, // VLD4dWB_register_Asm_16
5850 49926U, // VLD4dWB_register_Asm_32
5851 49926U, // VLD4dWB_register_Asm_8
5852 2U, // VLD4qAsm_16
5853 2U, // VLD4qAsm_32
5854 2U, // VLD4qAsm_8
5855 4U, // VLD4qWB_fixed_Asm_16
5856 4U, // VLD4qWB_fixed_Asm_32
5857 4U, // VLD4qWB_fixed_Asm_8
5858 16768U, // VLD4qWB_register_Asm_16
5859 16768U, // VLD4qWB_register_Asm_32
5860 16768U, // VLD4qWB_register_Asm_8
5861 0U, // VMOVD0
5862 0U, // VMOVDcc
5863 0U, // VMOVHcc
5864 0U, // VMOVQ0
5865 0U, // VMOVScc
5866 16640U, // VST1LNdAsm_16
5867 16640U, // VST1LNdAsm_32
5868 16640U, // VST1LNdAsm_8
5869 33024U, // VST1LNdWB_fixed_Asm_16
5870 33024U, // VST1LNdWB_fixed_Asm_32
5871 33024U, // VST1LNdWB_fixed_Asm_8
5872 524544U, // VST1LNdWB_register_Asm_16
5873 524544U, // VST1LNdWB_register_Asm_32
5874 524544U, // VST1LNdWB_register_Asm_8
5875 16640U, // VST2LNdAsm_16
5876 16640U, // VST2LNdAsm_32
5877 16640U, // VST2LNdAsm_8
5878 33024U, // VST2LNdWB_fixed_Asm_16
5879 33024U, // VST2LNdWB_fixed_Asm_32
5880 33024U, // VST2LNdWB_fixed_Asm_8
5881 524544U, // VST2LNdWB_register_Asm_16
5882 524544U, // VST2LNdWB_register_Asm_32
5883 524544U, // VST2LNdWB_register_Asm_8
5884 16640U, // VST2LNqAsm_16
5885 16640U, // VST2LNqAsm_32
5886 33024U, // VST2LNqWB_fixed_Asm_16
5887 33024U, // VST2LNqWB_fixed_Asm_32
5888 524544U, // VST2LNqWB_register_Asm_16
5889 524544U, // VST2LNqWB_register_Asm_32
5890 16640U, // VST3LNdAsm_16
5891 16640U, // VST3LNdAsm_32
5892 16640U, // VST3LNdAsm_8
5893 33024U, // VST3LNdWB_fixed_Asm_16
5894 33024U, // VST3LNdWB_fixed_Asm_32
5895 33024U, // VST3LNdWB_fixed_Asm_8
5896 524544U, // VST3LNdWB_register_Asm_16
5897 524544U, // VST3LNdWB_register_Asm_32
5898 524544U, // VST3LNdWB_register_Asm_8
5899 16640U, // VST3LNqAsm_16
5900 16640U, // VST3LNqAsm_32
5901 33024U, // VST3LNqWB_fixed_Asm_16
5902 33024U, // VST3LNqWB_fixed_Asm_32
5903 524544U, // VST3LNqWB_register_Asm_16
5904 524544U, // VST3LNqWB_register_Asm_32
5905 518U, // VST3dAsm_16
5906 518U, // VST3dAsm_32
5907 518U, // VST3dAsm_8
5908 646U, // VST3dWB_fixed_Asm_16
5909 646U, // VST3dWB_fixed_Asm_32
5910 646U, // VST3dWB_fixed_Asm_8
5911 49926U, // VST3dWB_register_Asm_16
5912 49926U, // VST3dWB_register_Asm_32
5913 49926U, // VST3dWB_register_Asm_8
5914 2U, // VST3qAsm_16
5915 2U, // VST3qAsm_32
5916 2U, // VST3qAsm_8
5917 4U, // VST3qWB_fixed_Asm_16
5918 4U, // VST3qWB_fixed_Asm_32
5919 4U, // VST3qWB_fixed_Asm_8
5920 16768U, // VST3qWB_register_Asm_16
5921 16768U, // VST3qWB_register_Asm_32
5922 16768U, // VST3qWB_register_Asm_8
5923 16640U, // VST4LNdAsm_16
5924 16640U, // VST4LNdAsm_32
5925 16640U, // VST4LNdAsm_8
5926 33024U, // VST4LNdWB_fixed_Asm_16
5927 33024U, // VST4LNdWB_fixed_Asm_32
5928 33024U, // VST4LNdWB_fixed_Asm_8
5929 524544U, // VST4LNdWB_register_Asm_16
5930 524544U, // VST4LNdWB_register_Asm_32
5931 524544U, // VST4LNdWB_register_Asm_8
5932 16640U, // VST4LNqAsm_16
5933 16640U, // VST4LNqAsm_32
5934 33024U, // VST4LNqWB_fixed_Asm_16
5935 33024U, // VST4LNqWB_fixed_Asm_32
5936 524544U, // VST4LNqWB_register_Asm_16
5937 524544U, // VST4LNqWB_register_Asm_32
5938 518U, // VST4dAsm_16
5939 518U, // VST4dAsm_32
5940 518U, // VST4dAsm_8
5941 646U, // VST4dWB_fixed_Asm_16
5942 646U, // VST4dWB_fixed_Asm_32
5943 646U, // VST4dWB_fixed_Asm_8
5944 49926U, // VST4dWB_register_Asm_16
5945 49926U, // VST4dWB_register_Asm_32
5946 49926U, // VST4dWB_register_Asm_8
5947 2U, // VST4qAsm_16
5948 2U, // VST4qAsm_32
5949 2U, // VST4qAsm_8
5950 4U, // VST4qWB_fixed_Asm_16
5951 4U, // VST4qWB_fixed_Asm_32
5952 4U, // VST4qWB_fixed_Asm_8
5953 16768U, // VST4qWB_register_Asm_16
5954 16768U, // VST4qWB_register_Asm_32
5955 16768U, // VST4qWB_register_Asm_8
5956 0U, // WIN__CHKSTK
5957 0U, // WIN__DBZCHK
5958 0U, // t2ADDSri
5959 0U, // t2ADDSrr
5960 0U, // t2ADDSrs
5961 0U, // t2BF_LabelPseudo
5962 0U, // t2BR_JT
5963 0U, // t2BXAUT_RET
5964 0U, // t2CALL_BTI
5965 0U, // t2DoLoopStart
5966 0U, // t2DoLoopStartTP
5967 0U, // t2LDMIA_RET
5968 0U, // t2LDRB_OFFSET_imm
5969 896U, // t2LDRB_POST_imm
5970 0U, // t2LDRB_PRE_imm
5971 16384U, // t2LDRBpcrel
5972 16384U, // t2LDRConstPool
5973 0U, // t2LDRH_OFFSET_imm
5974 896U, // t2LDRH_POST_imm
5975 0U, // t2LDRH_PRE_imm
5976 16384U, // t2LDRHpcrel
5977 0U, // t2LDRLIT_ga_pcrel
5978 0U, // t2LDRSB_OFFSET_imm
5979 896U, // t2LDRSB_POST_imm
5980 0U, // t2LDRSB_PRE_imm
5981 16384U, // t2LDRSBpcrel
5982 0U, // t2LDRSH_OFFSET_imm
5983 896U, // t2LDRSH_POST_imm
5984 0U, // t2LDRSH_PRE_imm
5985 16384U, // t2LDRSHpcrel
5986 896U, // t2LDR_POST_imm
5987 0U, // t2LDR_PRE_imm
5988 0U, // t2LDRpci_pic
5989 16384U, // t2LDRpcrel
5990 0U, // t2LEApcrel
5991 0U, // t2LEApcrelJT
5992 0U, // t2LoopDec
5993 0U, // t2LoopEnd
5994 0U, // t2LoopEndDec
5995 0U, // t2MOVCCasr
5996 0U, // t2MOVCCi
5997 0U, // t2MOVCCi16
5998 0U, // t2MOVCCi32imm
5999 0U, // t2MOVCClsl
6000 0U, // t2MOVCClsr
6001 0U, // t2MOVCCr
6002 0U, // t2MOVCCror
6003 1024U, // t2MOVSsi
6004 1152U, // t2MOVSsr
6005 0U, // t2MOVTi16_ga_pcrel
6006 0U, // t2MOV_ga_pcrel
6007 0U, // t2MOVi16_ga_pcrel
6008 0U, // t2MOVi32imm
6009 1024U, // t2MOVsi
6010 1152U, // t2MOVsr
6011 0U, // t2MVNCCi
6012 0U, // t2RSBSri
6013 0U, // t2RSBSrs
6014 0U, // t2STRB_OFFSET_imm
6015 896U, // t2STRB_POST_imm
6016 0U, // t2STRB_PRE_imm
6017 0U, // t2STRB_preidx
6018 0U, // t2STRH_OFFSET_imm
6019 896U, // t2STRH_POST_imm
6020 0U, // t2STRH_PRE_imm
6021 0U, // t2STRH_preidx
6022 896U, // t2STR_POST_imm
6023 0U, // t2STR_PRE_imm
6024 0U, // t2STR_preidx
6025 0U, // t2SUBSri
6026 0U, // t2SUBSrr
6027 0U, // t2SUBSrs
6028 0U, // t2SpeculationBarrierISBDSBEndBB
6029 0U, // t2SpeculationBarrierSBEndBB
6030 0U, // t2TBB_JT
6031 0U, // t2TBH_JT
6032 0U, // t2WhileLoopSetup
6033 0U, // t2WhileLoopStart
6034 0U, // t2WhileLoopStartLR
6035 0U, // t2WhileLoopStartTP
6036 0U, // tADCS
6037 0U, // tADDSi3
6038 0U, // tADDSi8
6039 0U, // tADDSrr
6040 0U, // tADDframe
6041 0U, // tADJCALLSTACKDOWN
6042 0U, // tADJCALLSTACKUP
6043 0U, // tBLXNS_CALL
6044 0U, // tBLXr_noip
6045 0U, // tBL_PUSHLR
6046 0U, // tBRIND
6047 0U, // tBR_JTr
6048 0U, // tBXNS_RET
6049 0U, // tBX_CALL
6050 0U, // tBX_RET
6051 0U, // tBX_RET_vararg
6052 0U, // tBfar
6053 0U, // tCMP_SWAP_16
6054 0U, // tCMP_SWAP_32
6055 0U, // tCMP_SWAP_8
6056 0U, // tLDMIA_UPD
6057 16384U, // tLDRConstPool
6058 0U, // tLDRLIT_ga_abs
6059 0U, // tLDRLIT_ga_pcrel
6060 0U, // tLDR_postidx
6061 0U, // tLDRpci_pic
6062 0U, // tLEApcrel
6063 0U, // tLEApcrelJT
6064 0U, // tLSLSri
6065 0U, // tMOVCCr_pseudo
6066 0U, // tMOVi32imm
6067 0U, // tPOP_RET
6068 0U, // tRSBS
6069 0U, // tSBCS
6070 0U, // tSUBSi3
6071 0U, // tSUBSi8
6072 0U, // tSUBSrr
6073 0U, // tTAILJMPd
6074 0U, // tTAILJMPdND
6075 0U, // tTAILJMPr
6076 0U, // tTBB_JT
6077 0U, // tTBH_JT
6078 0U, // tTPsoft
6079 1048576U, // ADCri
6080 0U, // ADCrr
6081 1572864U, // ADCrsi
6082 0U, // ADCrsr
6083 1048576U, // ADDri
6084 0U, // ADDrr
6085 1572864U, // ADDrsi
6086 0U, // ADDrsr
6087 1280U, // ADR
6088 2U, // AESD
6089 2U, // AESE
6090 2U, // AESIMC
6091 2U, // AESMC
6092 1048576U, // ANDri
6093 0U, // ANDrr
6094 1572864U, // ANDrsi
6095 0U, // ANDrsr
6096 520U, // BF16VDOTI_VDOTD
6097 520U, // BF16VDOTI_VDOTQ
6098 2U, // BF16VDOTS_VDOTD
6099 2U, // BF16VDOTS_VDOTQ
6100 2U, // BF16_VCVT
6101 2U, // BF16_VCVTB
6102 2U, // BF16_VCVTT
6103 1408U, // BFC
6104 2098688U, // BFI
6105 1048576U, // BICri
6106 0U, // BICrr
6107 1572864U, // BICrsi
6108 0U, // BICrsr
6109 0U, // BKPT
6110 0U, // BL
6111 0U, // BLX
6112 2U, // BLX_pred
6113 0U, // BLXi
6114 2U, // BL_pred
6115 0U, // BX
6116 2U, // BXJ
6117 0U, // BX_RET
6118 2U, // BX_pred
6119 2U, // Bcc
6120 2U, // CDE_CX1
6121 16778U, // CDE_CX1A
6122 0U, // CDE_CX1D
6123 524U, // CDE_CX1DA
6124 16768U, // CDE_CX2
6125 524682U, // CDE_CX2A
6126 526U, // CDE_CX2D
6127 2687756U, // CDE_CX2DA
6128 524672U, // CDE_CX3
6129 34079114U, // CDE_CX3A
6130 2687758U, // CDE_CX3D
6131 70320908U, // CDE_CX3DA
6132 2U, // CDE_VCX1A_fpdp
6133 2U, // CDE_VCX1A_fpsp
6134 16778U, // CDE_VCX1A_vec
6135 2U, // CDE_VCX1_fpdp
6136 2U, // CDE_VCX1_fpsp
6137 17930U, // CDE_VCX1_vec
6138 18048U, // CDE_VCX2A_fpdp
6139 18048U, // CDE_VCX2A_fpsp
6140 524682U, // CDE_VCX2A_vec
6141 16768U, // CDE_VCX2_fpdp
6142 16768U, // CDE_VCX2_fpsp
6143 3671562U, // CDE_VCX2_vec
6144 4195968U, // CDE_VCX3A_fpdp
6145 4195968U, // CDE_VCX3A_fpsp
6146 34079114U, // CDE_VCX3A_vec
6147 524672U, // CDE_VCX3_fpdp
6148 524672U, // CDE_VCX3_fpsp
6149 37225994U, // CDE_VCX3_vec
6150 82704U, // CDP
6151 0U, // CDP2
6152 0U, // CLREX
6153 16384U, // CLZ
6154 1792U, // CMNri
6155 16384U, // CMNzrr
6156 1920U, // CMNzrsi
6157 1152U, // CMNzrsr
6158 1792U, // CMPri
6159 16384U, // CMPrr
6160 1920U, // CMPrsi
6161 1152U, // CMPrsr
6162 0U, // CPS1p
6163 2U, // CPS2p
6164 17920U, // CPS3p
6165 17920U, // CRC32B
6166 17920U, // CRC32CB
6167 17920U, // CRC32CH
6168 17920U, // CRC32CW
6169 17920U, // CRC32H
6170 17920U, // CRC32W
6171 2U, // DBG
6172 0U, // DMB
6173 0U, // DSB
6174 1048576U, // EORri
6175 0U, // EORrr
6176 1572864U, // EORrsi
6177 0U, // EORrsr
6178 0U, // ERET
6179 18U, // FCONSTD
6180 2048U, // FCONSTH
6181 2048U, // FCONSTS
6182 532U, // FLDMXDB_UPD
6183 18560U, // FLDMXIA
6184 532U, // FLDMXIA_UPD
6185 0U, // FMSTAT
6186 532U, // FSTMXDB_UPD
6187 18560U, // FSTMXIA
6188 532U, // FSTMXIA_UPD
6189 2U, // HINT
6190 0U, // HLT
6191 0U, // HVC
6192 0U, // ISB
6193 128U, // LDA
6194 128U, // LDAB
6195 128U, // LDAEX
6196 128U, // LDAEXB
6197 0U, // LDAEXD
6198 128U, // LDAEXH
6199 128U, // LDAH
6200 0U, // LDC2L_OFFSET
6201 2304U, // LDC2L_OPTION
6202 2432U, // LDC2L_POST
6203 0U, // LDC2L_PRE
6204 0U, // LDC2_OFFSET
6205 2304U, // LDC2_OPTION
6206 2432U, // LDC2_POST
6207 0U, // LDC2_PRE
6208 2582U, // LDCL_OFFSET
6209 4721302U, // LDCL_OPTION
6210 5245590U, // LDCL_POST
6211 2838U, // LDCL_PRE
6212 2582U, // LDC_OFFSET
6213 4721302U, // LDC_OPTION
6214 5245590U, // LDC_POST
6215 2838U, // LDC_PRE
6216 18560U, // LDMDA
6217 532U, // LDMDA_UPD
6218 18560U, // LDMDB
6219 532U, // LDMDB_UPD
6220 18560U, // LDMIA
6221 532U, // LDMIA_UPD
6222 18560U, // LDMIB
6223 532U, // LDMIB_UPD
6224 5769856U, // LDRBT_POST_IMM
6225 5769856U, // LDRBT_POST_REG
6226 5769856U, // LDRB_POST_IMM
6227 5769856U, // LDRB_POST_REG
6228 2944U, // LDRB_PRE_IMM
6229 3072U, // LDRB_PRE_REG
6230 3200U, // LDRBi12
6231 3328U, // LDRBrs
6232 6291456U, // LDRD
6233 40370176U, // LDRD_POST
6234 7340032U, // LDRD_PRE
6235 128U, // LDREX
6236 128U, // LDREXB
6237 0U, // LDREXD
6238 128U, // LDREXH
6239 3456U, // LDRH
6240 7867008U, // LDRHTi
6241 8391296U, // LDRHTr
6242 8915584U, // LDRH_POST
6243 3584U, // LDRH_PRE
6244 3456U, // LDRSB
6245 7867008U, // LDRSBTi
6246 8391296U, // LDRSBTr
6247 8915584U, // LDRSB_POST
6248 3584U, // LDRSB_PRE
6249 3456U, // LDRSH
6250 7867008U, // LDRSHTi
6251 8391296U, // LDRSHTr
6252 8915584U, // LDRSH_POST
6253 3584U, // LDRSH_PRE
6254 5769856U, // LDRT_POST_IMM
6255 5769856U, // LDRT_POST_REG
6256 5769856U, // LDR_POST_IMM
6257 5769856U, // LDR_POST_REG
6258 2944U, // LDR_PRE_IMM
6259 3072U, // LDR_PRE_REG
6260 3200U, // LDRcp
6261 3200U, // LDRi12
6262 3328U, // LDRrs
6263 103908112U, // MCR
6264 3712U, // MCR2
6265 137462544U, // MCRR
6266 9437568U, // MCRR2
6267 33554432U, // MLA
6268 33554432U, // MLS
6269 0U, // MOVPCLR
6270 17920U, // MOVTi16
6271 1792U, // MOVi
6272 16384U, // MOVi16
6273 16384U, // MOVr
6274 16384U, // MOVr_TC
6275 1920U, // MOVsi
6276 1152U, // MOVsr
6277 115480U, // MRC
6278 3712U, // MRC2
6279 0U, // MRRC
6280 0U, // MRRC2
6281 26U, // MRS
6282 3840U, // MRSbanked
6283 28U, // MRSsys
6284 528U, // MSR
6285 0U, // MSRbanked
6286 30U, // MSRi
6287 0U, // MUL
6288 524288U, // MVE_ASRLi
6289 524288U, // MVE_ASRLr
6290 2U, // MVE_DLSTP_16
6291 2U, // MVE_DLSTP_32
6292 2U, // MVE_DLSTP_64
6293 2U, // MVE_DLSTP_8
6294 0U, // MVE_LCTP
6295 0U, // MVE_LETP
6296 524288U, // MVE_LSLLi
6297 524288U, // MVE_LSLLr
6298 524288U, // MVE_LSRL
6299 17920U, // MVE_SQRSHR
6300 9961472U, // MVE_SQRSHRL
6301 17920U, // MVE_SQSHL
6302 524288U, // MVE_SQSHLL
6303 17920U, // MVE_SRSHR
6304 524288U, // MVE_SRSHRL
6305 17920U, // MVE_UQRSHL
6306 9961472U, // MVE_UQRSHLL
6307 17920U, // MVE_UQSHL
6308 524288U, // MVE_UQSHLL
6309 17920U, // MVE_URSHR
6310 524288U, // MVE_URSHRL
6311 3671552U, // MVE_VABAVs16
6312 3671552U, // MVE_VABAVs32
6313 3671552U, // MVE_VABAVs8
6314 3671552U, // MVE_VABAVu16
6315 3671552U, // MVE_VABAVu32
6316 3671552U, // MVE_VABAVu8
6317 0U, // MVE_VABDf16
6318 0U, // MVE_VABDf32
6319 0U, // MVE_VABDs16
6320 0U, // MVE_VABDs32
6321 0U, // MVE_VABDs8
6322 0U, // MVE_VABDu16
6323 0U, // MVE_VABDu32
6324 0U, // MVE_VABDu8
6325 16384U, // MVE_VABSf16
6326 16384U, // MVE_VABSf32
6327 16384U, // MVE_VABSs16
6328 16384U, // MVE_VABSs32
6329 16384U, // MVE_VABSs8
6330 3671552U, // MVE_VADC
6331 3671552U, // MVE_VADCI
6332 524288U, // MVE_VADDLVs32acc
6333 0U, // MVE_VADDLVs32no_acc
6334 524288U, // MVE_VADDLVu32acc
6335 0U, // MVE_VADDLVu32no_acc
6336 17920U, // MVE_VADDVs16acc
6337 16384U, // MVE_VADDVs16no_acc
6338 17920U, // MVE_VADDVs32acc
6339 16384U, // MVE_VADDVs32no_acc
6340 17920U, // MVE_VADDVs8acc
6341 16384U, // MVE_VADDVs8no_acc
6342 17920U, // MVE_VADDVu16acc
6343 16384U, // MVE_VADDVu16no_acc
6344 17920U, // MVE_VADDVu32acc
6345 16384U, // MVE_VADDVu32no_acc
6346 17920U, // MVE_VADDVu8acc
6347 16384U, // MVE_VADDVu8no_acc
6348 0U, // MVE_VADD_qr_f16
6349 0U, // MVE_VADD_qr_f32
6350 0U, // MVE_VADD_qr_i16
6351 0U, // MVE_VADD_qr_i32
6352 0U, // MVE_VADD_qr_i8
6353 0U, // MVE_VADDf16
6354 0U, // MVE_VADDf32
6355 0U, // MVE_VADDi16
6356 0U, // MVE_VADDi32
6357 0U, // MVE_VADDi8
6358 0U, // MVE_VAND
6359 0U, // MVE_VBIC
6360 3968U, // MVE_VBICimmi16
6361 3968U, // MVE_VBICimmi32
6362 0U, // MVE_VBRSR16
6363 0U, // MVE_VBRSR32
6364 0U, // MVE_VBRSR8
6365 33554432U, // MVE_VCADDf16
6366 33554432U, // MVE_VCADDf32
6367 33554432U, // MVE_VCADDi16
6368 33554432U, // MVE_VCADDi32
6369 33554432U, // MVE_VCADDi8
6370 16384U, // MVE_VCLSs16
6371 16384U, // MVE_VCLSs32
6372 16384U, // MVE_VCLSs8
6373 16384U, // MVE_VCLZs16
6374 16384U, // MVE_VCLZs32
6375 16384U, // MVE_VCLZs8
6376 37225984U, // MVE_VCMLAf16
6377 37225984U, // MVE_VCMLAf32
6378 0U, // MVE_VCMPf16
6379 0U, // MVE_VCMPf16r
6380 0U, // MVE_VCMPf32
6381 0U, // MVE_VCMPf32r
6382 0U, // MVE_VCMPi16
6383 0U, // MVE_VCMPi16r
6384 0U, // MVE_VCMPi32
6385 0U, // MVE_VCMPi32r
6386 0U, // MVE_VCMPi8
6387 0U, // MVE_VCMPi8r
6388 0U, // MVE_VCMPs16
6389 0U, // MVE_VCMPs16r
6390 0U, // MVE_VCMPs32
6391 0U, // MVE_VCMPs32r
6392 0U, // MVE_VCMPs8
6393 0U, // MVE_VCMPs8r
6394 0U, // MVE_VCMPu16
6395 0U, // MVE_VCMPu16r
6396 0U, // MVE_VCMPu32
6397 0U, // MVE_VCMPu32r
6398 0U, // MVE_VCMPu8
6399 0U, // MVE_VCMPu8r
6400 33554432U, // MVE_VCMULf16
6401 33554432U, // MVE_VCMULf32
6402 2U, // MVE_VCTP16
6403 2U, // MVE_VCTP32
6404 2U, // MVE_VCTP64
6405 2U, // MVE_VCTP8
6406 2U, // MVE_VCVTf16f32bh
6407 2U, // MVE_VCVTf16f32th
6408 536U, // MVE_VCVTf16s16_fix
6409 0U, // MVE_VCVTf16s16n
6410 536U, // MVE_VCVTf16u16_fix
6411 0U, // MVE_VCVTf16u16n
6412 0U, // MVE_VCVTf32f16bh
6413 0U, // MVE_VCVTf32f16th
6414 536U, // MVE_VCVTf32s32_fix
6415 0U, // MVE_VCVTf32s32n
6416 536U, // MVE_VCVTf32u32_fix
6417 0U, // MVE_VCVTf32u32n
6418 536U, // MVE_VCVTs16f16_fix
6419 0U, // MVE_VCVTs16f16a
6420 0U, // MVE_VCVTs16f16m
6421 0U, // MVE_VCVTs16f16n
6422 0U, // MVE_VCVTs16f16p
6423 0U, // MVE_VCVTs16f16z
6424 536U, // MVE_VCVTs32f32_fix
6425 0U, // MVE_VCVTs32f32a
6426 0U, // MVE_VCVTs32f32m
6427 0U, // MVE_VCVTs32f32n
6428 0U, // MVE_VCVTs32f32p
6429 0U, // MVE_VCVTs32f32z
6430 536U, // MVE_VCVTu16f16_fix
6431 0U, // MVE_VCVTu16f16a
6432 0U, // MVE_VCVTu16f16m
6433 0U, // MVE_VCVTu16f16n
6434 0U, // MVE_VCVTu16f16p
6435 0U, // MVE_VCVTu16f16z
6436 536U, // MVE_VCVTu32f32_fix
6437 0U, // MVE_VCVTu32f32a
6438 0U, // MVE_VCVTu32f32m
6439 0U, // MVE_VCVTu32f32n
6440 0U, // MVE_VCVTu32f32p
6441 0U, // MVE_VCVTu32f32z
6442 3670016U, // MVE_VDDUPu16
6443 3670016U, // MVE_VDDUPu32
6444 3670016U, // MVE_VDDUPu8
6445 16384U, // MVE_VDUP16
6446 16384U, // MVE_VDUP32
6447 16384U, // MVE_VDUP8
6448 37224448U, // MVE_VDWDUPu16
6449 37224448U, // MVE_VDWDUPu32
6450 37224448U, // MVE_VDWDUPu8
6451 0U, // MVE_VEOR
6452 3671552U, // MVE_VFMA_qr_Sf16
6453 3671552U, // MVE_VFMA_qr_Sf32
6454 3671552U, // MVE_VFMA_qr_f16
6455 3671552U, // MVE_VFMA_qr_f32
6456 3671552U, // MVE_VFMAf16
6457 3671552U, // MVE_VFMAf32
6458 3671552U, // MVE_VFMSf16
6459 3671552U, // MVE_VFMSf32
6460 0U, // MVE_VHADD_qr_s16
6461 0U, // MVE_VHADD_qr_s32
6462 0U, // MVE_VHADD_qr_s8
6463 0U, // MVE_VHADD_qr_u16
6464 0U, // MVE_VHADD_qr_u32
6465 0U, // MVE_VHADD_qr_u8
6466 0U, // MVE_VHADDs16
6467 0U, // MVE_VHADDs32
6468 0U, // MVE_VHADDs8
6469 0U, // MVE_VHADDu16
6470 0U, // MVE_VHADDu32
6471 0U, // MVE_VHADDu8
6472 33554432U, // MVE_VHCADDs16
6473 33554432U, // MVE_VHCADDs32
6474 33554432U, // MVE_VHCADDs8
6475 0U, // MVE_VHSUB_qr_s16
6476 0U, // MVE_VHSUB_qr_s32
6477 0U, // MVE_VHSUB_qr_s8
6478 0U, // MVE_VHSUB_qr_u16
6479 0U, // MVE_VHSUB_qr_u32
6480 0U, // MVE_VHSUB_qr_u8
6481 0U, // MVE_VHSUBs16
6482 0U, // MVE_VHSUBs32
6483 0U, // MVE_VHSUBs8
6484 0U, // MVE_VHSUBu16
6485 0U, // MVE_VHSUBu32
6486 0U, // MVE_VHSUBu8
6487 3670016U, // MVE_VIDUPu16
6488 3670016U, // MVE_VIDUPu32
6489 3670016U, // MVE_VIDUPu8
6490 37224448U, // MVE_VIWDUPu16
6491 37224448U, // MVE_VIWDUPu32
6492 37224448U, // MVE_VIWDUPu8
6493 0U, // MVE_VLD20_16
6494 0U, // MVE_VLD20_16_wb
6495 0U, // MVE_VLD20_32
6496 0U, // MVE_VLD20_32_wb
6497 0U, // MVE_VLD20_8
6498 0U, // MVE_VLD20_8_wb
6499 0U, // MVE_VLD21_16
6500 0U, // MVE_VLD21_16_wb
6501 0U, // MVE_VLD21_32
6502 0U, // MVE_VLD21_32_wb
6503 0U, // MVE_VLD21_8
6504 0U, // MVE_VLD21_8_wb
6505 0U, // MVE_VLD40_16
6506 0U, // MVE_VLD40_16_wb
6507 0U, // MVE_VLD40_32
6508 0U, // MVE_VLD40_32_wb
6509 0U, // MVE_VLD40_8
6510 0U, // MVE_VLD40_8_wb
6511 0U, // MVE_VLD41_16
6512 0U, // MVE_VLD41_16_wb
6513 0U, // MVE_VLD41_32
6514 0U, // MVE_VLD41_32_wb
6515 0U, // MVE_VLD41_8
6516 0U, // MVE_VLD41_8_wb
6517 0U, // MVE_VLD42_16
6518 0U, // MVE_VLD42_16_wb
6519 0U, // MVE_VLD42_32
6520 0U, // MVE_VLD42_32_wb
6521 0U, // MVE_VLD42_8
6522 0U, // MVE_VLD42_8_wb
6523 0U, // MVE_VLD43_16
6524 0U, // MVE_VLD43_16_wb
6525 0U, // MVE_VLD43_32
6526 0U, // MVE_VLD43_32_wb
6527 0U, // MVE_VLD43_8
6528 0U, // MVE_VLD43_8_wb
6529 4096U, // MVE_VLDRBS16
6530 133760U, // MVE_VLDRBS16_post
6531 4224U, // MVE_VLDRBS16_pre
6532 4352U, // MVE_VLDRBS16_rq
6533 4096U, // MVE_VLDRBS32
6534 133760U, // MVE_VLDRBS32_post
6535 4224U, // MVE_VLDRBS32_pre
6536 4352U, // MVE_VLDRBS32_rq
6537 4096U, // MVE_VLDRBU16
6538 133760U, // MVE_VLDRBU16_post
6539 4224U, // MVE_VLDRBU16_pre
6540 4352U, // MVE_VLDRBU16_rq
6541 4096U, // MVE_VLDRBU32
6542 133760U, // MVE_VLDRBU32_post
6543 4224U, // MVE_VLDRBU32_pre
6544 4352U, // MVE_VLDRBU32_rq
6545 4096U, // MVE_VLDRBU8
6546 133760U, // MVE_VLDRBU8_post
6547 4480U, // MVE_VLDRBU8_pre
6548 4352U, // MVE_VLDRBU8_rq
6549 4096U, // MVE_VLDRDU64_qi
6550 4224U, // MVE_VLDRDU64_qi_pre
6551 4608U, // MVE_VLDRDU64_rq
6552 4352U, // MVE_VLDRDU64_rq_u
6553 4096U, // MVE_VLDRHS32
6554 133760U, // MVE_VLDRHS32_post
6555 4224U, // MVE_VLDRHS32_pre
6556 4736U, // MVE_VLDRHS32_rq
6557 4352U, // MVE_VLDRHS32_rq_u
6558 4096U, // MVE_VLDRHU16
6559 133760U, // MVE_VLDRHU16_post
6560 4480U, // MVE_VLDRHU16_pre
6561 4736U, // MVE_VLDRHU16_rq
6562 4352U, // MVE_VLDRHU16_rq_u
6563 4096U, // MVE_VLDRHU32
6564 133760U, // MVE_VLDRHU32_post
6565 4224U, // MVE_VLDRHU32_pre
6566 4736U, // MVE_VLDRHU32_rq
6567 4352U, // MVE_VLDRHU32_rq_u
6568 4096U, // MVE_VLDRWU32
6569 133760U, // MVE_VLDRWU32_post
6570 4480U, // MVE_VLDRWU32_pre
6571 4096U, // MVE_VLDRWU32_qi
6572 4224U, // MVE_VLDRWU32_qi_pre
6573 4864U, // MVE_VLDRWU32_rq
6574 4352U, // MVE_VLDRWU32_rq_u
6575 17920U, // MVE_VMAXAVs16
6576 17920U, // MVE_VMAXAVs32
6577 17920U, // MVE_VMAXAVs8
6578 17920U, // MVE_VMAXAs16
6579 17920U, // MVE_VMAXAs32
6580 17920U, // MVE_VMAXAs8
6581 17920U, // MVE_VMAXNMAVf16
6582 17920U, // MVE_VMAXNMAVf32
6583 17920U, // MVE_VMAXNMAf16
6584 17920U, // MVE_VMAXNMAf32
6585 17920U, // MVE_VMAXNMVf16
6586 17920U, // MVE_VMAXNMVf32
6587 0U, // MVE_VMAXNMf16
6588 0U, // MVE_VMAXNMf32
6589 17920U, // MVE_VMAXVs16
6590 17920U, // MVE_VMAXVs32
6591 17920U, // MVE_VMAXVs8
6592 17920U, // MVE_VMAXVu16
6593 17920U, // MVE_VMAXVu32
6594 17920U, // MVE_VMAXVu8
6595 0U, // MVE_VMAXs16
6596 0U, // MVE_VMAXs32
6597 0U, // MVE_VMAXs8
6598 0U, // MVE_VMAXu16
6599 0U, // MVE_VMAXu32
6600 0U, // MVE_VMAXu8
6601 17920U, // MVE_VMINAVs16
6602 17920U, // MVE_VMINAVs32
6603 17920U, // MVE_VMINAVs8
6604 17920U, // MVE_VMINAs16
6605 17920U, // MVE_VMINAs32
6606 17920U, // MVE_VMINAs8
6607 17920U, // MVE_VMINNMAVf16
6608 17920U, // MVE_VMINNMAVf32
6609 17920U, // MVE_VMINNMAf16
6610 17920U, // MVE_VMINNMAf32
6611 17920U, // MVE_VMINNMVf16
6612 17920U, // MVE_VMINNMVf32
6613 0U, // MVE_VMINNMf16
6614 0U, // MVE_VMINNMf32
6615 17920U, // MVE_VMINVs16
6616 17920U, // MVE_VMINVs32
6617 17920U, // MVE_VMINVs8
6618 17920U, // MVE_VMINVu16
6619 17920U, // MVE_VMINVu32
6620 17920U, // MVE_VMINVu8
6621 0U, // MVE_VMINs16
6622 0U, // MVE_VMINs32
6623 0U, // MVE_VMINs8
6624 0U, // MVE_VMINu16
6625 0U, // MVE_VMINu32
6626 0U, // MVE_VMINu8
6627 3671552U, // MVE_VMLADAVas16
6628 3671552U, // MVE_VMLADAVas32
6629 3671552U, // MVE_VMLADAVas8
6630 3671552U, // MVE_VMLADAVau16
6631 3671552U, // MVE_VMLADAVau32
6632 3671552U, // MVE_VMLADAVau8
6633 3671552U, // MVE_VMLADAVaxs16
6634 3671552U, // MVE_VMLADAVaxs32
6635 3671552U, // MVE_VMLADAVaxs8
6636 0U, // MVE_VMLADAVs16
6637 0U, // MVE_VMLADAVs32
6638 0U, // MVE_VMLADAVs8
6639 0U, // MVE_VMLADAVu16
6640 0U, // MVE_VMLADAVu32
6641 0U, // MVE_VMLADAVu8
6642 0U, // MVE_VMLADAVxs16
6643 0U, // MVE_VMLADAVxs32
6644 0U, // MVE_VMLADAVxs8
6645 34078720U, // MVE_VMLALDAVas16
6646 34078720U, // MVE_VMLALDAVas32
6647 34078720U, // MVE_VMLALDAVau16
6648 34078720U, // MVE_VMLALDAVau32
6649 34078720U, // MVE_VMLALDAVaxs16
6650 34078720U, // MVE_VMLALDAVaxs32
6651 33554432U, // MVE_VMLALDAVs16
6652 33554432U, // MVE_VMLALDAVs32
6653 33554432U, // MVE_VMLALDAVu16
6654 33554432U, // MVE_VMLALDAVu32
6655 33554432U, // MVE_VMLALDAVxs16
6656 33554432U, // MVE_VMLALDAVxs32
6657 3671552U, // MVE_VMLAS_qr_i16
6658 3671552U, // MVE_VMLAS_qr_i32
6659 3671552U, // MVE_VMLAS_qr_i8
6660 3671552U, // MVE_VMLA_qr_i16
6661 3671552U, // MVE_VMLA_qr_i32
6662 3671552U, // MVE_VMLA_qr_i8
6663 3671552U, // MVE_VMLSDAVas16
6664 3671552U, // MVE_VMLSDAVas32
6665 3671552U, // MVE_VMLSDAVas8
6666 3671552U, // MVE_VMLSDAVaxs16
6667 3671552U, // MVE_VMLSDAVaxs32
6668 3671552U, // MVE_VMLSDAVaxs8
6669 0U, // MVE_VMLSDAVs16
6670 0U, // MVE_VMLSDAVs32
6671 0U, // MVE_VMLSDAVs8
6672 0U, // MVE_VMLSDAVxs16
6673 0U, // MVE_VMLSDAVxs32
6674 0U, // MVE_VMLSDAVxs8
6675 34078720U, // MVE_VMLSLDAVas16
6676 34078720U, // MVE_VMLSLDAVas32
6677 34078720U, // MVE_VMLSLDAVaxs16
6678 34078720U, // MVE_VMLSLDAVaxs32
6679 33554432U, // MVE_VMLSLDAVs16
6680 33554432U, // MVE_VMLSLDAVs32
6681 33554432U, // MVE_VMLSLDAVxs16
6682 33554432U, // MVE_VMLSLDAVxs32
6683 16384U, // MVE_VMOVLs16bh
6684 16384U, // MVE_VMOVLs16th
6685 16384U, // MVE_VMOVLs8bh
6686 16384U, // MVE_VMOVLs8th
6687 16384U, // MVE_VMOVLu16bh
6688 16384U, // MVE_VMOVLu16th
6689 16384U, // MVE_VMOVLu8bh
6690 16384U, // MVE_VMOVLu8th
6691 17920U, // MVE_VMOVNi16bh
6692 17920U, // MVE_VMOVNi16th
6693 17920U, // MVE_VMOVNi32bh
6694 17920U, // MVE_VMOVNi32th
6695 147456U, // MVE_VMOV_from_lane_32
6696 147456U, // MVE_VMOV_from_lane_s16
6697 147456U, // MVE_VMOV_from_lane_s8
6698 147456U, // MVE_VMOV_from_lane_u16
6699 147456U, // MVE_VMOV_from_lane_u8
6700 10650376U, // MVE_VMOV_q_rr
6701 167772160U, // MVE_VMOV_rr_q
6702 32U, // MVE_VMOV_to_lane_16
6703 32U, // MVE_VMOV_to_lane_32
6704 32U, // MVE_VMOV_to_lane_8
6705 2048U, // MVE_VMOVimmf32
6706 4992U, // MVE_VMOVimmi16
6707 4992U, // MVE_VMOVimmi32
6708 0U, // MVE_VMOVimmi64
6709 4992U, // MVE_VMOVimmi8
6710 0U, // MVE_VMULHs16
6711 0U, // MVE_VMULHs32
6712 0U, // MVE_VMULHs8
6713 0U, // MVE_VMULHu16
6714 0U, // MVE_VMULHu32
6715 0U, // MVE_VMULHu8
6716 0U, // MVE_VMULLBp16
6717 0U, // MVE_VMULLBp8
6718 0U, // MVE_VMULLBs16
6719 0U, // MVE_VMULLBs32
6720 0U, // MVE_VMULLBs8
6721 0U, // MVE_VMULLBu16
6722 0U, // MVE_VMULLBu32
6723 0U, // MVE_VMULLBu8
6724 0U, // MVE_VMULLTp16
6725 0U, // MVE_VMULLTp8
6726 0U, // MVE_VMULLTs16
6727 0U, // MVE_VMULLTs32
6728 0U, // MVE_VMULLTs8
6729 0U, // MVE_VMULLTu16
6730 0U, // MVE_VMULLTu32
6731 0U, // MVE_VMULLTu8
6732 0U, // MVE_VMUL_qr_f16
6733 0U, // MVE_VMUL_qr_f32
6734 0U, // MVE_VMUL_qr_i16
6735 0U, // MVE_VMUL_qr_i32
6736 0U, // MVE_VMUL_qr_i8
6737 0U, // MVE_VMULf16
6738 0U, // MVE_VMULf32
6739 0U, // MVE_VMULi16
6740 0U, // MVE_VMULi32
6741 0U, // MVE_VMULi8
6742 16384U, // MVE_VMVN
6743 4992U, // MVE_VMVNimmi16
6744 4992U, // MVE_VMVNimmi32
6745 16384U, // MVE_VNEGf16
6746 16384U, // MVE_VNEGf32
6747 16384U, // MVE_VNEGs16
6748 16384U, // MVE_VNEGs32
6749 16384U, // MVE_VNEGs8
6750 0U, // MVE_VORN
6751 0U, // MVE_VORR
6752 3968U, // MVE_VORRimmi16
6753 3968U, // MVE_VORRimmi32
6754 0U, // MVE_VPNOT
6755 0U, // MVE_VPSEL
6756 0U, // MVE_VPST
6757 0U, // MVE_VPTv16i8
6758 0U, // MVE_VPTv16i8r
6759 0U, // MVE_VPTv16s8
6760 0U, // MVE_VPTv16s8r
6761 0U, // MVE_VPTv16u8
6762 0U, // MVE_VPTv16u8r
6763 0U, // MVE_VPTv4f32
6764 0U, // MVE_VPTv4f32r
6765 0U, // MVE_VPTv4i32
6766 0U, // MVE_VPTv4i32r
6767 0U, // MVE_VPTv4s32
6768 0U, // MVE_VPTv4s32r
6769 0U, // MVE_VPTv4u32
6770 0U, // MVE_VPTv4u32r
6771 0U, // MVE_VPTv8f16
6772 0U, // MVE_VPTv8f16r
6773 0U, // MVE_VPTv8i16
6774 0U, // MVE_VPTv8i16r
6775 0U, // MVE_VPTv8s16
6776 0U, // MVE_VPTv8s16r
6777 0U, // MVE_VPTv8u16
6778 0U, // MVE_VPTv8u16r
6779 16384U, // MVE_VQABSs16
6780 16384U, // MVE_VQABSs32
6781 16384U, // MVE_VQABSs8
6782 0U, // MVE_VQADD_qr_s16
6783 0U, // MVE_VQADD_qr_s32
6784 0U, // MVE_VQADD_qr_s8
6785 0U, // MVE_VQADD_qr_u16
6786 0U, // MVE_VQADD_qr_u32
6787 0U, // MVE_VQADD_qr_u8
6788 0U, // MVE_VQADDs16
6789 0U, // MVE_VQADDs32
6790 0U, // MVE_VQADDs8
6791 0U, // MVE_VQADDu16
6792 0U, // MVE_VQADDu32
6793 0U, // MVE_VQADDu8
6794 3671552U, // MVE_VQDMLADHXs16
6795 3671552U, // MVE_VQDMLADHXs32
6796 3671552U, // MVE_VQDMLADHXs8
6797 3671552U, // MVE_VQDMLADHs16
6798 3671552U, // MVE_VQDMLADHs32
6799 3671552U, // MVE_VQDMLADHs8
6800 3671552U, // MVE_VQDMLAH_qrs16
6801 3671552U, // MVE_VQDMLAH_qrs32
6802 3671552U, // MVE_VQDMLAH_qrs8
6803 3671552U, // MVE_VQDMLASH_qrs16
6804 3671552U, // MVE_VQDMLASH_qrs32
6805 3671552U, // MVE_VQDMLASH_qrs8
6806 3671552U, // MVE_VQDMLSDHXs16
6807 3671552U, // MVE_VQDMLSDHXs32
6808 3671552U, // MVE_VQDMLSDHXs8
6809 3671552U, // MVE_VQDMLSDHs16
6810 3671552U, // MVE_VQDMLSDHs32
6811 3671552U, // MVE_VQDMLSDHs8
6812 0U, // MVE_VQDMULH_qr_s16
6813 0U, // MVE_VQDMULH_qr_s32
6814 0U, // MVE_VQDMULH_qr_s8
6815 0U, // MVE_VQDMULHi16
6816 0U, // MVE_VQDMULHi32
6817 0U, // MVE_VQDMULHi8
6818 0U, // MVE_VQDMULL_qr_s16bh
6819 0U, // MVE_VQDMULL_qr_s16th
6820 0U, // MVE_VQDMULL_qr_s32bh
6821 0U, // MVE_VQDMULL_qr_s32th
6822 0U, // MVE_VQDMULLs16bh
6823 0U, // MVE_VQDMULLs16th
6824 0U, // MVE_VQDMULLs32bh
6825 0U, // MVE_VQDMULLs32th
6826 17920U, // MVE_VQMOVNs16bh
6827 17920U, // MVE_VQMOVNs16th
6828 17920U, // MVE_VQMOVNs32bh
6829 17920U, // MVE_VQMOVNs32th
6830 17920U, // MVE_VQMOVNu16bh
6831 17920U, // MVE_VQMOVNu16th
6832 17920U, // MVE_VQMOVNu32bh
6833 17920U, // MVE_VQMOVNu32th
6834 17920U, // MVE_VQMOVUNs16bh
6835 17920U, // MVE_VQMOVUNs16th
6836 17920U, // MVE_VQMOVUNs32bh
6837 17920U, // MVE_VQMOVUNs32th
6838 16384U, // MVE_VQNEGs16
6839 16384U, // MVE_VQNEGs32
6840 16384U, // MVE_VQNEGs8
6841 3671552U, // MVE_VQRDMLADHXs16
6842 3671552U, // MVE_VQRDMLADHXs32
6843 3671552U, // MVE_VQRDMLADHXs8
6844 3671552U, // MVE_VQRDMLADHs16
6845 3671552U, // MVE_VQRDMLADHs32
6846 3671552U, // MVE_VQRDMLADHs8
6847 3671552U, // MVE_VQRDMLAH_qrs16
6848 3671552U, // MVE_VQRDMLAH_qrs32
6849 3671552U, // MVE_VQRDMLAH_qrs8
6850 3671552U, // MVE_VQRDMLASH_qrs16
6851 3671552U, // MVE_VQRDMLASH_qrs32
6852 3671552U, // MVE_VQRDMLASH_qrs8
6853 3671552U, // MVE_VQRDMLSDHXs16
6854 3671552U, // MVE_VQRDMLSDHXs32
6855 3671552U, // MVE_VQRDMLSDHXs8
6856 3671552U, // MVE_VQRDMLSDHs16
6857 3671552U, // MVE_VQRDMLSDHs32
6858 3671552U, // MVE_VQRDMLSDHs8
6859 0U, // MVE_VQRDMULH_qr_s16
6860 0U, // MVE_VQRDMULH_qr_s32
6861 0U, // MVE_VQRDMULH_qr_s8
6862 0U, // MVE_VQRDMULHi16
6863 0U, // MVE_VQRDMULHi32
6864 0U, // MVE_VQRDMULHi8
6865 0U, // MVE_VQRSHL_by_vecs16
6866 0U, // MVE_VQRSHL_by_vecs32
6867 0U, // MVE_VQRSHL_by_vecs8
6868 0U, // MVE_VQRSHL_by_vecu16
6869 0U, // MVE_VQRSHL_by_vecu32
6870 0U, // MVE_VQRSHL_by_vecu8
6871 17920U, // MVE_VQRSHL_qrs16
6872 17920U, // MVE_VQRSHL_qrs32
6873 17920U, // MVE_VQRSHL_qrs8
6874 17920U, // MVE_VQRSHL_qru16
6875 17920U, // MVE_VQRSHL_qru32
6876 17920U, // MVE_VQRSHL_qru8
6877 3671552U, // MVE_VQRSHRNbhs16
6878 3671552U, // MVE_VQRSHRNbhs32
6879 3671552U, // MVE_VQRSHRNbhu16
6880 3671552U, // MVE_VQRSHRNbhu32
6881 3671552U, // MVE_VQRSHRNths16
6882 3671552U, // MVE_VQRSHRNths32
6883 3671552U, // MVE_VQRSHRNthu16
6884 3671552U, // MVE_VQRSHRNthu32
6885 3671552U, // MVE_VQRSHRUNs16bh
6886 3671552U, // MVE_VQRSHRUNs16th
6887 3671552U, // MVE_VQRSHRUNs32bh
6888 3671552U, // MVE_VQRSHRUNs32th
6889 0U, // MVE_VQSHLU_imms16
6890 0U, // MVE_VQSHLU_imms32
6891 0U, // MVE_VQSHLU_imms8
6892 0U, // MVE_VQSHL_by_vecs16
6893 0U, // MVE_VQSHL_by_vecs32
6894 0U, // MVE_VQSHL_by_vecs8
6895 0U, // MVE_VQSHL_by_vecu16
6896 0U, // MVE_VQSHL_by_vecu32
6897 0U, // MVE_VQSHL_by_vecu8
6898 17920U, // MVE_VQSHL_qrs16
6899 17920U, // MVE_VQSHL_qrs32
6900 17920U, // MVE_VQSHL_qrs8
6901 17920U, // MVE_VQSHL_qru16
6902 17920U, // MVE_VQSHL_qru32
6903 17920U, // MVE_VQSHL_qru8
6904 0U, // MVE_VQSHLimms16
6905 0U, // MVE_VQSHLimms32
6906 0U, // MVE_VQSHLimms8
6907 0U, // MVE_VQSHLimmu16
6908 0U, // MVE_VQSHLimmu32
6909 0U, // MVE_VQSHLimmu8
6910 3671552U, // MVE_VQSHRNbhs16
6911 3671552U, // MVE_VQSHRNbhs32
6912 3671552U, // MVE_VQSHRNbhu16
6913 3671552U, // MVE_VQSHRNbhu32
6914 3671552U, // MVE_VQSHRNths16
6915 3671552U, // MVE_VQSHRNths32
6916 3671552U, // MVE_VQSHRNthu16
6917 3671552U, // MVE_VQSHRNthu32
6918 3671552U, // MVE_VQSHRUNs16bh
6919 3671552U, // MVE_VQSHRUNs16th
6920 3671552U, // MVE_VQSHRUNs32bh
6921 3671552U, // MVE_VQSHRUNs32th
6922 0U, // MVE_VQSUB_qr_s16
6923 0U, // MVE_VQSUB_qr_s32
6924 0U, // MVE_VQSUB_qr_s8
6925 0U, // MVE_VQSUB_qr_u16
6926 0U, // MVE_VQSUB_qr_u32
6927 0U, // MVE_VQSUB_qr_u8
6928 0U, // MVE_VQSUBs16
6929 0U, // MVE_VQSUBs32
6930 0U, // MVE_VQSUBs8
6931 0U, // MVE_VQSUBu16
6932 0U, // MVE_VQSUBu32
6933 0U, // MVE_VQSUBu8
6934 16384U, // MVE_VREV16_8
6935 16384U, // MVE_VREV32_16
6936 16384U, // MVE_VREV32_8
6937 16384U, // MVE_VREV64_16
6938 16384U, // MVE_VREV64_32
6939 16384U, // MVE_VREV64_8
6940 0U, // MVE_VRHADDs16
6941 0U, // MVE_VRHADDs32
6942 0U, // MVE_VRHADDs8
6943 0U, // MVE_VRHADDu16
6944 0U, // MVE_VRHADDu32
6945 0U, // MVE_VRHADDu8
6946 16384U, // MVE_VRINTf16A
6947 16384U, // MVE_VRINTf16M
6948 16384U, // MVE_VRINTf16N
6949 16384U, // MVE_VRINTf16P
6950 16384U, // MVE_VRINTf16X
6951 16384U, // MVE_VRINTf16Z
6952 16384U, // MVE_VRINTf32A
6953 16384U, // MVE_VRINTf32M
6954 16384U, // MVE_VRINTf32N
6955 16384U, // MVE_VRINTf32P
6956 16384U, // MVE_VRINTf32X
6957 16384U, // MVE_VRINTf32Z
6958 34078720U, // MVE_VRMLALDAVHas32
6959 34078720U, // MVE_VRMLALDAVHau32
6960 34078720U, // MVE_VRMLALDAVHaxs32
6961 33554432U, // MVE_VRMLALDAVHs32
6962 33554432U, // MVE_VRMLALDAVHu32
6963 33554432U, // MVE_VRMLALDAVHxs32
6964 34078720U, // MVE_VRMLSLDAVHas32
6965 34078720U, // MVE_VRMLSLDAVHaxs32
6966 33554432U, // MVE_VRMLSLDAVHs32
6967 33554432U, // MVE_VRMLSLDAVHxs32
6968 0U, // MVE_VRMULHs16
6969 0U, // MVE_VRMULHs32
6970 0U, // MVE_VRMULHs8
6971 0U, // MVE_VRMULHu16
6972 0U, // MVE_VRMULHu32
6973 0U, // MVE_VRMULHu8
6974 0U, // MVE_VRSHL_by_vecs16
6975 0U, // MVE_VRSHL_by_vecs32
6976 0U, // MVE_VRSHL_by_vecs8
6977 0U, // MVE_VRSHL_by_vecu16
6978 0U, // MVE_VRSHL_by_vecu32
6979 0U, // MVE_VRSHL_by_vecu8
6980 17920U, // MVE_VRSHL_qrs16
6981 17920U, // MVE_VRSHL_qrs32
6982 17920U, // MVE_VRSHL_qrs8
6983 17920U, // MVE_VRSHL_qru16
6984 17920U, // MVE_VRSHL_qru32
6985 17920U, // MVE_VRSHL_qru8
6986 3671552U, // MVE_VRSHRNi16bh
6987 3671552U, // MVE_VRSHRNi16th
6988 3671552U, // MVE_VRSHRNi32bh
6989 3671552U, // MVE_VRSHRNi32th
6990 0U, // MVE_VRSHR_imms16
6991 0U, // MVE_VRSHR_imms32
6992 0U, // MVE_VRSHR_imms8
6993 0U, // MVE_VRSHR_immu16
6994 0U, // MVE_VRSHR_immu32
6995 0U, // MVE_VRSHR_immu8
6996 3671552U, // MVE_VSBC
6997 3671552U, // MVE_VSBCI
6998 524672U, // MVE_VSHLC
6999 0U, // MVE_VSHLL_imms16bh
7000 0U, // MVE_VSHLL_imms16th
7001 0U, // MVE_VSHLL_imms8bh
7002 0U, // MVE_VSHLL_imms8th
7003 0U, // MVE_VSHLL_immu16bh
7004 0U, // MVE_VSHLL_immu16th
7005 0U, // MVE_VSHLL_immu8bh
7006 0U, // MVE_VSHLL_immu8th
7007 180224U, // MVE_VSHLL_lws16bh
7008 180224U, // MVE_VSHLL_lws16th
7009 196608U, // MVE_VSHLL_lws8bh
7010 196608U, // MVE_VSHLL_lws8th
7011 180224U, // MVE_VSHLL_lwu16bh
7012 180224U, // MVE_VSHLL_lwu16th
7013 196608U, // MVE_VSHLL_lwu8bh
7014 196608U, // MVE_VSHLL_lwu8th
7015 0U, // MVE_VSHL_by_vecs16
7016 0U, // MVE_VSHL_by_vecs32
7017 0U, // MVE_VSHL_by_vecs8
7018 0U, // MVE_VSHL_by_vecu16
7019 0U, // MVE_VSHL_by_vecu32
7020 0U, // MVE_VSHL_by_vecu8
7021 0U, // MVE_VSHL_immi16
7022 0U, // MVE_VSHL_immi32
7023 0U, // MVE_VSHL_immi8
7024 17920U, // MVE_VSHL_qrs16
7025 17920U, // MVE_VSHL_qrs32
7026 17920U, // MVE_VSHL_qrs8
7027 17920U, // MVE_VSHL_qru16
7028 17920U, // MVE_VSHL_qru32
7029 17920U, // MVE_VSHL_qru8
7030 3671552U, // MVE_VSHRNi16bh
7031 3671552U, // MVE_VSHRNi16th
7032 3671552U, // MVE_VSHRNi32bh
7033 3671552U, // MVE_VSHRNi32th
7034 0U, // MVE_VSHR_imms16
7035 0U, // MVE_VSHR_imms32
7036 0U, // MVE_VSHR_imms8
7037 0U, // MVE_VSHR_immu16
7038 0U, // MVE_VSHR_immu32
7039 0U, // MVE_VSHR_immu8
7040 3671552U, // MVE_VSLIimm16
7041 3671552U, // MVE_VSLIimm32
7042 3671552U, // MVE_VSLIimm8
7043 3671552U, // MVE_VSRIimm16
7044 3671552U, // MVE_VSRIimm32
7045 3671552U, // MVE_VSRIimm8
7046 0U, // MVE_VST20_16
7047 0U, // MVE_VST20_16_wb
7048 0U, // MVE_VST20_32
7049 0U, // MVE_VST20_32_wb
7050 0U, // MVE_VST20_8
7051 0U, // MVE_VST20_8_wb
7052 0U, // MVE_VST21_16
7053 0U, // MVE_VST21_16_wb
7054 0U, // MVE_VST21_32
7055 0U, // MVE_VST21_32_wb
7056 0U, // MVE_VST21_8
7057 0U, // MVE_VST21_8_wb
7058 0U, // MVE_VST40_16
7059 0U, // MVE_VST40_16_wb
7060 0U, // MVE_VST40_32
7061 0U, // MVE_VST40_32_wb
7062 0U, // MVE_VST40_8
7063 0U, // MVE_VST40_8_wb
7064 0U, // MVE_VST41_16
7065 0U, // MVE_VST41_16_wb
7066 0U, // MVE_VST41_32
7067 0U, // MVE_VST41_32_wb
7068 0U, // MVE_VST41_8
7069 0U, // MVE_VST41_8_wb
7070 0U, // MVE_VST42_16
7071 0U, // MVE_VST42_16_wb
7072 0U, // MVE_VST42_32
7073 0U, // MVE_VST42_32_wb
7074 0U, // MVE_VST42_8
7075 0U, // MVE_VST42_8_wb
7076 0U, // MVE_VST43_16
7077 0U, // MVE_VST43_16_wb
7078 0U, // MVE_VST43_32
7079 0U, // MVE_VST43_32_wb
7080 0U, // MVE_VST43_8
7081 0U, // MVE_VST43_8_wb
7082 4096U, // MVE_VSTRB16
7083 133760U, // MVE_VSTRB16_post
7084 4224U, // MVE_VSTRB16_pre
7085 4352U, // MVE_VSTRB16_rq
7086 4096U, // MVE_VSTRB32
7087 133760U, // MVE_VSTRB32_post
7088 4224U, // MVE_VSTRB32_pre
7089 4352U, // MVE_VSTRB32_rq
7090 4352U, // MVE_VSTRB8_rq
7091 4096U, // MVE_VSTRBU8
7092 133760U, // MVE_VSTRBU8_post
7093 4480U, // MVE_VSTRBU8_pre
7094 4096U, // MVE_VSTRD64_qi
7095 4224U, // MVE_VSTRD64_qi_pre
7096 4608U, // MVE_VSTRD64_rq
7097 4352U, // MVE_VSTRD64_rq_u
7098 4736U, // MVE_VSTRH16_rq
7099 4352U, // MVE_VSTRH16_rq_u
7100 4096U, // MVE_VSTRH32
7101 133760U, // MVE_VSTRH32_post
7102 4224U, // MVE_VSTRH32_pre
7103 4736U, // MVE_VSTRH32_rq
7104 4352U, // MVE_VSTRH32_rq_u
7105 4096U, // MVE_VSTRHU16
7106 133760U, // MVE_VSTRHU16_post
7107 4480U, // MVE_VSTRHU16_pre
7108 4096U, // MVE_VSTRW32_qi
7109 4224U, // MVE_VSTRW32_qi_pre
7110 4864U, // MVE_VSTRW32_rq
7111 4352U, // MVE_VSTRW32_rq_u
7112 4096U, // MVE_VSTRWU32
7113 133760U, // MVE_VSTRWU32_post
7114 4480U, // MVE_VSTRWU32_pre
7115 0U, // MVE_VSUB_qr_f16
7116 0U, // MVE_VSUB_qr_f32
7117 0U, // MVE_VSUB_qr_i16
7118 0U, // MVE_VSUB_qr_i32
7119 0U, // MVE_VSUB_qr_i8
7120 0U, // MVE_VSUBf16
7121 0U, // MVE_VSUBf32
7122 0U, // MVE_VSUBi16
7123 0U, // MVE_VSUBi32
7124 0U, // MVE_VSUBi8
7125 21504U, // MVE_WLSTP_16
7126 21504U, // MVE_WLSTP_32
7127 21504U, // MVE_WLSTP_64
7128 21504U, // MVE_WLSTP_8
7129 1792U, // MVNi
7130 16384U, // MVNr
7131 1920U, // MVNsi
7132 1152U, // MVNsr
7133 17920U, // NEON_VMAXNMNDf
7134 17920U, // NEON_VMAXNMNDh
7135 17920U, // NEON_VMAXNMNQf
7136 17920U, // NEON_VMAXNMNQh
7137 17920U, // NEON_VMINNMNDf
7138 17920U, // NEON_VMINNMNDh
7139 17920U, // NEON_VMINNMNQf
7140 17920U, // NEON_VMINNMNQh
7141 1048576U, // ORRri
7142 0U, // ORRrr
7143 1572864U, // ORRrsi
7144 0U, // ORRrsr
7145 201326592U, // PKHBT
7146 234881024U, // PKHTB
7147 0U, // PLDWi12
7148 0U, // PLDWrs
7149 0U, // PLDi12
7150 0U, // PLDrs
7151 0U, // PLIi12
7152 0U, // PLIrs
7153 0U, // QADD
7154 0U, // QADD16
7155 0U, // QADD8
7156 0U, // QASX
7157 0U, // QDADD
7158 0U, // QDSUB
7159 0U, // QSAX
7160 0U, // QSUB
7161 0U, // QSUB16
7162 0U, // QSUB8
7163 16384U, // RBIT
7164 16384U, // REV
7165 16384U, // REV16
7166 16384U, // REVSH
7167 0U, // RFEDA
7168 0U, // RFEDA_UPD
7169 0U, // RFEDB
7170 0U, // RFEDB_UPD
7171 0U, // RFEIA
7172 0U, // RFEIA_UPD
7173 0U, // RFEIB
7174 0U, // RFEIB_UPD
7175 1048576U, // RSBri
7176 0U, // RSBrr
7177 1572864U, // RSBrsi
7178 0U, // RSBrsr
7179 1048576U, // RSCri
7180 0U, // RSCrr
7181 1572864U, // RSCrsi
7182 0U, // RSCrsr
7183 0U, // SADD16
7184 0U, // SADD8
7185 0U, // SASX
7186 0U, // SB
7187 1048576U, // SBCri
7188 0U, // SBCrr
7189 1572864U, // SBCrsi
7190 0U, // SBCrsr
7191 33554432U, // SBFX
7192 0U, // SDIV
7193 0U, // SEL
7194 0U, // SETEND
7195 0U, // SETPAN
7196 16768U, // SHA1C
7197 2U, // SHA1H
7198 16768U, // SHA1M
7199 16768U, // SHA1P
7200 16768U, // SHA1SU0
7201 2U, // SHA1SU1
7202 16768U, // SHA256H
7203 16768U, // SHA256H2
7204 2U, // SHA256SU0
7205 16768U, // SHA256SU1
7206 0U, // SHADD16
7207 0U, // SHADD8
7208 0U, // SHASX
7209 0U, // SHSAX
7210 0U, // SHSUB16
7211 0U, // SHSUB8
7212 2U, // SMC
7213 33554432U, // SMLABB
7214 33554432U, // SMLABT
7215 33554432U, // SMLAD
7216 33554432U, // SMLADX
7217 0U, // SMLAL
7218 33554432U, // SMLALBB
7219 33554432U, // SMLALBT
7220 33554432U, // SMLALD
7221 33554432U, // SMLALDX
7222 33554432U, // SMLALTB
7223 33554432U, // SMLALTT
7224 33554432U, // SMLATB
7225 33554432U, // SMLATT
7226 33554432U, // SMLAWB
7227 33554432U, // SMLAWT
7228 33554432U, // SMLSD
7229 33554432U, // SMLSDX
7230 33554432U, // SMLSLD
7231 33554432U, // SMLSLDX
7232 33554432U, // SMMLA
7233 33554432U, // SMMLAR
7234 33554432U, // SMMLS
7235 33554432U, // SMMLSR
7236 0U, // SMMUL
7237 0U, // SMMULR
7238 0U, // SMUAD
7239 0U, // SMUADX
7240 0U, // SMULBB
7241 0U, // SMULBT
7242 33554432U, // SMULL
7243 0U, // SMULTB
7244 0U, // SMULTT
7245 0U, // SMULWB
7246 0U, // SMULWT
7247 0U, // SMUSD
7248 0U, // SMUSDX
7249 0U, // SRSDA
7250 0U, // SRSDA_UPD
7251 0U, // SRSDB
7252 0U, // SRSDB_UPD
7253 0U, // SRSIA
7254 0U, // SRSIA_UPD
7255 0U, // SRSIB
7256 0U, // SRSIB_UPD
7257 218240U, // SSAT
7258 21632U, // SSAT16
7259 0U, // SSAX
7260 0U, // SSUB16
7261 0U, // SSUB8
7262 0U, // STC2L_OFFSET
7263 2304U, // STC2L_OPTION
7264 2432U, // STC2L_POST
7265 0U, // STC2L_PRE
7266 0U, // STC2_OFFSET
7267 2304U, // STC2_OPTION
7268 2432U, // STC2_POST
7269 0U, // STC2_PRE
7270 2582U, // STCL_OFFSET
7271 4721302U, // STCL_OPTION
7272 5245590U, // STCL_POST
7273 2838U, // STCL_PRE
7274 2582U, // STC_OFFSET
7275 4721302U, // STC_OPTION
7276 5245590U, // STC_POST
7277 2838U, // STC_PRE
7278 128U, // STL
7279 128U, // STLB
7280 11010048U, // STLEX
7281 11010048U, // STLEXB
7282 5376U, // STLEXD
7283 11010048U, // STLEXH
7284 128U, // STLH
7285 18560U, // STMDA
7286 532U, // STMDA_UPD
7287 18560U, // STMDB
7288 532U, // STMDB_UPD
7289 18560U, // STMIA
7290 532U, // STMIA_UPD
7291 18560U, // STMIB
7292 532U, // STMIB_UPD
7293 5769856U, // STRBT_POST_IMM
7294 5769856U, // STRBT_POST_REG
7295 5769856U, // STRB_POST_IMM
7296 5769856U, // STRB_POST_REG
7297 2944U, // STRB_PRE_IMM
7298 3072U, // STRB_PRE_REG
7299 3200U, // STRBi12
7300 3328U, // STRBrs
7301 6291456U, // STRD
7302 40371712U, // STRD_POST
7303 7341568U, // STRD_PRE
7304 11010048U, // STREX
7305 11010048U, // STREXB
7306 5376U, // STREXD
7307 11010048U, // STREXH
7308 3456U, // STRH
7309 7867008U, // STRHTi
7310 8391296U, // STRHTr
7311 8915584U, // STRH_POST
7312 3584U, // STRH_PRE
7313 5769856U, // STRT_POST_IMM
7314 5769856U, // STRT_POST_REG
7315 5769856U, // STR_POST_IMM
7316 5769856U, // STR_POST_REG
7317 2944U, // STR_PRE_IMM
7318 3072U, // STR_PRE_REG
7319 3200U, // STRi12
7320 3328U, // STRrs
7321 1048576U, // SUBri
7322 0U, // SUBrr
7323 1572864U, // SUBrsi
7324 0U, // SUBrsr
7325 2U, // SVC
7326 11010048U, // SWP
7327 11010048U, // SWPB
7328 268435456U, // SXTAB
7329 268435456U, // SXTAB16
7330 268435456U, // SXTAH
7331 229376U, // SXTB
7332 229376U, // SXTB16
7333 229376U, // SXTH
7334 1792U, // TEQri
7335 16384U, // TEQrr
7336 1920U, // TEQrsi
7337 1152U, // TEQrsr
7338 0U, // TRAP
7339 0U, // TSB
7340 1792U, // TSTri
7341 16384U, // TSTrr
7342 1920U, // TSTrsi
7343 1152U, // TSTrsr
7344 0U, // UADD16
7345 0U, // UADD8
7346 0U, // UASX
7347 33554432U, // UBFX
7348 0U, // UDF
7349 0U, // UDIV
7350 0U, // UHADD16
7351 0U, // UHADD8
7352 0U, // UHASX
7353 0U, // UHSAX
7354 0U, // UHSUB16
7355 0U, // UHSUB8
7356 33554432U, // UMAAL
7357 0U, // UMLAL
7358 33554432U, // UMULL
7359 0U, // UQADD16
7360 0U, // UQADD8
7361 0U, // UQASX
7362 0U, // UQSAX
7363 0U, // UQSUB16
7364 0U, // UQSUB8
7365 0U, // USAD8
7366 33554432U, // USADA8
7367 301989888U, // USAT
7368 0U, // USAT16
7369 0U, // USAX
7370 0U, // USUB16
7371 0U, // USUB8
7372 268435456U, // UXTAB
7373 268435456U, // UXTAB16
7374 268435456U, // UXTAH
7375 229376U, // UXTB
7376 229376U, // UXTB16
7377 229376U, // UXTH
7378 3671552U, // VABALsv2i64
7379 3671552U, // VABALsv4i32
7380 3671552U, // VABALsv8i16
7381 3671552U, // VABALuv2i64
7382 3671552U, // VABALuv4i32
7383 3671552U, // VABALuv8i16
7384 3671552U, // VABAsv16i8
7385 3671552U, // VABAsv2i32
7386 3671552U, // VABAsv4i16
7387 3671552U, // VABAsv4i32
7388 3671552U, // VABAsv8i16
7389 3671552U, // VABAsv8i8
7390 3671552U, // VABAuv16i8
7391 3671552U, // VABAuv2i32
7392 3671552U, // VABAuv4i16
7393 3671552U, // VABAuv4i32
7394 3671552U, // VABAuv8i16
7395 3671552U, // VABAuv8i8
7396 0U, // VABDLsv2i64
7397 0U, // VABDLsv4i32
7398 0U, // VABDLsv8i16
7399 0U, // VABDLuv2i64
7400 0U, // VABDLuv4i32
7401 0U, // VABDLuv8i16
7402 0U, // VABDfd
7403 0U, // VABDfq
7404 0U, // VABDhd
7405 0U, // VABDhq
7406 0U, // VABDsv16i8
7407 0U, // VABDsv2i32
7408 0U, // VABDsv4i16
7409 0U, // VABDsv4i32
7410 0U, // VABDsv8i16
7411 0U, // VABDsv8i8
7412 0U, // VABDuv16i8
7413 0U, // VABDuv2i32
7414 0U, // VABDuv4i16
7415 0U, // VABDuv4i32
7416 0U, // VABDuv8i16
7417 0U, // VABDuv8i8
7418 528U, // VABSD
7419 16384U, // VABSH
7420 16384U, // VABSS
7421 16384U, // VABSfd
7422 16384U, // VABSfq
7423 16384U, // VABShd
7424 16384U, // VABShq
7425 16384U, // VABSv16i8
7426 16384U, // VABSv2i32
7427 16384U, // VABSv4i16
7428 16384U, // VABSv4i32
7429 16384U, // VABSv8i16
7430 16384U, // VABSv8i8
7431 0U, // VACGEfd
7432 0U, // VACGEfq
7433 0U, // VACGEhd
7434 0U, // VACGEhq
7435 0U, // VACGTfd
7436 0U, // VACGTfq
7437 0U, // VACGThd
7438 0U, // VACGThq
7439 2720528U, // VADDD
7440 0U, // VADDH
7441 17920U, // VADDHNv2i32
7442 0U, // VADDHNv4i16
7443 0U, // VADDHNv8i8
7444 0U, // VADDLsv2i64
7445 0U, // VADDLsv4i32
7446 0U, // VADDLsv8i16
7447 0U, // VADDLuv2i64
7448 0U, // VADDLuv4i32
7449 0U, // VADDLuv8i16
7450 0U, // VADDS
7451 0U, // VADDWsv2i64
7452 0U, // VADDWsv4i32
7453 0U, // VADDWsv8i16
7454 0U, // VADDWuv2i64
7455 0U, // VADDWuv4i32
7456 0U, // VADDWuv8i16
7457 0U, // VADDfd
7458 0U, // VADDfq
7459 0U, // VADDhd
7460 0U, // VADDhq
7461 0U, // VADDv16i8
7462 17920U, // VADDv1i64
7463 0U, // VADDv2i32
7464 17920U, // VADDv2i64
7465 0U, // VADDv4i16
7466 0U, // VADDv4i32
7467 0U, // VADDv8i16
7468 0U, // VADDv8i8
7469 0U, // VANDd
7470 0U, // VANDq
7471 2U, // VBF16MALBQ
7472 520U, // VBF16MALBQI
7473 2U, // VBF16MALTQ
7474 520U, // VBF16MALTQI
7475 0U, // VBICd
7476 4992U, // VBICiv2i32
7477 4992U, // VBICiv4i16
7478 4992U, // VBICiv4i32
7479 4992U, // VBICiv8i16
7480 0U, // VBICq
7481 3671552U, // VBIFd
7482 3671552U, // VBIFq
7483 3671552U, // VBITd
7484 3671552U, // VBITq
7485 3671552U, // VBSLd
7486 3671552U, // VBSLq
7487 0U, // VBSPd
7488 0U, // VBSPq
7489 11535872U, // VCADDv2f32
7490 11535872U, // VCADDv4f16
7491 11535872U, // VCADDv4f32
7492 11535872U, // VCADDv8f16
7493 0U, // VCEQfd
7494 0U, // VCEQfq
7495 0U, // VCEQhd
7496 0U, // VCEQhq
7497 0U, // VCEQv16i8
7498 0U, // VCEQv2i32
7499 0U, // VCEQv4i16
7500 0U, // VCEQv4i32
7501 0U, // VCEQv8i16
7502 0U, // VCEQv8i8
7503 245760U, // VCEQzv16i8
7504 245760U, // VCEQzv2f32
7505 245760U, // VCEQzv2i32
7506 245760U, // VCEQzv4f16
7507 245760U, // VCEQzv4f32
7508 245760U, // VCEQzv4i16
7509 245760U, // VCEQzv4i32
7510 245760U, // VCEQzv8f16
7511 245760U, // VCEQzv8i16
7512 245760U, // VCEQzv8i8
7513 0U, // VCGEfd
7514 0U, // VCGEfq
7515 0U, // VCGEhd
7516 0U, // VCGEhq
7517 0U, // VCGEsv16i8
7518 0U, // VCGEsv2i32
7519 0U, // VCGEsv4i16
7520 0U, // VCGEsv4i32
7521 0U, // VCGEsv8i16
7522 0U, // VCGEsv8i8
7523 0U, // VCGEuv16i8
7524 0U, // VCGEuv2i32
7525 0U, // VCGEuv4i16
7526 0U, // VCGEuv4i32
7527 0U, // VCGEuv8i16
7528 0U, // VCGEuv8i8
7529 245760U, // VCGEzv16i8
7530 245760U, // VCGEzv2f32
7531 245760U, // VCGEzv2i32
7532 245760U, // VCGEzv4f16
7533 245760U, // VCGEzv4f32
7534 245760U, // VCGEzv4i16
7535 245760U, // VCGEzv4i32
7536 245760U, // VCGEzv8f16
7537 245760U, // VCGEzv8i16
7538 245760U, // VCGEzv8i8
7539 0U, // VCGTfd
7540 0U, // VCGTfq
7541 0U, // VCGThd
7542 0U, // VCGThq
7543 0U, // VCGTsv16i8
7544 0U, // VCGTsv2i32
7545 0U, // VCGTsv4i16
7546 0U, // VCGTsv4i32
7547 0U, // VCGTsv8i16
7548 0U, // VCGTsv8i8
7549 0U, // VCGTuv16i8
7550 0U, // VCGTuv2i32
7551 0U, // VCGTuv4i16
7552 0U, // VCGTuv4i32
7553 0U, // VCGTuv8i16
7554 0U, // VCGTuv8i8
7555 245760U, // VCGTzv16i8
7556 245760U, // VCGTzv2f32
7557 245760U, // VCGTzv2i32
7558 245760U, // VCGTzv4f16
7559 245760U, // VCGTzv4f32
7560 245760U, // VCGTzv4i16
7561 245760U, // VCGTzv4i32
7562 245760U, // VCGTzv8f16
7563 245760U, // VCGTzv8i16
7564 245760U, // VCGTzv8i8
7565 245760U, // VCLEzv16i8
7566 245760U, // VCLEzv2f32
7567 245760U, // VCLEzv2i32
7568 245760U, // VCLEzv4f16
7569 245760U, // VCLEzv4f32
7570 245760U, // VCLEzv4i16
7571 245760U, // VCLEzv4i32
7572 245760U, // VCLEzv8f16
7573 245760U, // VCLEzv8i16
7574 245760U, // VCLEzv8i8
7575 16384U, // VCLSv16i8
7576 16384U, // VCLSv2i32
7577 16384U, // VCLSv4i16
7578 16384U, // VCLSv4i32
7579 16384U, // VCLSv8i16
7580 16384U, // VCLSv8i8
7581 245760U, // VCLTzv16i8
7582 245760U, // VCLTzv2f32
7583 245760U, // VCLTzv2i32
7584 245760U, // VCLTzv4f16
7585 245760U, // VCLTzv4f32
7586 245760U, // VCLTzv4i16
7587 245760U, // VCLTzv4i32
7588 245760U, // VCLTzv8f16
7589 245760U, // VCLTzv8i16
7590 245760U, // VCLTzv8i8
7591 16384U, // VCLZv16i8
7592 16384U, // VCLZv2i32
7593 16384U, // VCLZv4i16
7594 16384U, // VCLZv4i32
7595 16384U, // VCLZv8i16
7596 16384U, // VCLZv8i8
7597 12059008U, // VCMLAv2f32
7598 262528U, // VCMLAv2f32_indexed
7599 12059008U, // VCMLAv4f16
7600 262528U, // VCMLAv4f16_indexed
7601 12059008U, // VCMLAv4f32
7602 262528U, // VCMLAv4f32_indexed
7603 12059008U, // VCMLAv8f16
7604 262528U, // VCMLAv8f16_indexed
7605 528U, // VCMPD
7606 528U, // VCMPED
7607 16384U, // VCMPEH
7608 16384U, // VCMPES
7609 0U, // VCMPEZD
7610 34U, // VCMPEZH
7611 34U, // VCMPEZS
7612 16384U, // VCMPH
7613 16384U, // VCMPS
7614 0U, // VCMPZD
7615 34U, // VCMPZH
7616 34U, // VCMPZS
7617 16384U, // VCNTd
7618 16384U, // VCNTq
7619 2U, // VCVTANSDf
7620 2U, // VCVTANSDh
7621 2U, // VCVTANSQf
7622 2U, // VCVTANSQh
7623 2U, // VCVTANUDf
7624 2U, // VCVTANUDh
7625 2U, // VCVTANUQf
7626 2U, // VCVTANUQh
7627 2U, // VCVTASD
7628 2U, // VCVTASH
7629 2U, // VCVTASS
7630 2U, // VCVTAUD
7631 2U, // VCVTAUH
7632 2U, // VCVTAUS
7633 0U, // VCVTBDH
7634 0U, // VCVTBHD
7635 0U, // VCVTBHS
7636 2U, // VCVTBSH
7637 0U, // VCVTDS
7638 2U, // VCVTMNSDf
7639 2U, // VCVTMNSDh
7640 2U, // VCVTMNSQf
7641 2U, // VCVTMNSQh
7642 2U, // VCVTMNUDf
7643 2U, // VCVTMNUDh
7644 2U, // VCVTMNUQf
7645 2U, // VCVTMNUQh
7646 2U, // VCVTMSD
7647 2U, // VCVTMSH
7648 2U, // VCVTMSS
7649 2U, // VCVTMUD
7650 2U, // VCVTMUH
7651 2U, // VCVTMUS
7652 2U, // VCVTNNSDf
7653 2U, // VCVTNNSDh
7654 2U, // VCVTNNSQf
7655 2U, // VCVTNNSQh
7656 2U, // VCVTNNUDf
7657 2U, // VCVTNNUDh
7658 2U, // VCVTNNUQf
7659 2U, // VCVTNNUQh
7660 2U, // VCVTNSD
7661 2U, // VCVTNSH
7662 2U, // VCVTNSS
7663 2U, // VCVTNUD
7664 2U, // VCVTNUH
7665 2U, // VCVTNUS
7666 2U, // VCVTPNSDf
7667 2U, // VCVTPNSDh
7668 2U, // VCVTPNSQf
7669 2U, // VCVTPNSQh
7670 2U, // VCVTPNUDf
7671 2U, // VCVTPNUDh
7672 2U, // VCVTPNUQf
7673 2U, // VCVTPNUQh
7674 2U, // VCVTPSD
7675 2U, // VCVTPSH
7676 2U, // VCVTPSS
7677 2U, // VCVTPUD
7678 2U, // VCVTPUH
7679 2U, // VCVTPUS
7680 0U, // VCVTSD
7681 0U, // VCVTTDH
7682 0U, // VCVTTHD
7683 0U, // VCVTTHS
7684 2U, // VCVTTSH
7685 2U, // VCVTf2h
7686 0U, // VCVTf2sd
7687 0U, // VCVTf2sq
7688 0U, // VCVTf2ud
7689 0U, // VCVTf2uq
7690 536U, // VCVTf2xsd
7691 536U, // VCVTf2xsq
7692 536U, // VCVTf2xud
7693 536U, // VCVTf2xuq
7694 0U, // VCVTh2f
7695 0U, // VCVTh2sd
7696 0U, // VCVTh2sq
7697 0U, // VCVTh2ud
7698 0U, // VCVTh2uq
7699 536U, // VCVTh2xsd
7700 536U, // VCVTh2xsq
7701 536U, // VCVTh2xud
7702 536U, // VCVTh2xuq
7703 0U, // VCVTs2fd
7704 0U, // VCVTs2fq
7705 0U, // VCVTs2hd
7706 0U, // VCVTs2hq
7707 0U, // VCVTu2fd
7708 0U, // VCVTu2fq
7709 0U, // VCVTu2hd
7710 0U, // VCVTu2hq
7711 536U, // VCVTxs2fd
7712 536U, // VCVTxs2fq
7713 536U, // VCVTxs2hd
7714 536U, // VCVTxs2hq
7715 536U, // VCVTxu2fd
7716 536U, // VCVTxu2fq
7717 536U, // VCVTxu2hd
7718 536U, // VCVTxu2hq
7719 2720528U, // VDIVD
7720 0U, // VDIVH
7721 0U, // VDIVS
7722 16384U, // VDUP16d
7723 16384U, // VDUP16q
7724 16384U, // VDUP32d
7725 16384U, // VDUP32q
7726 16384U, // VDUP8d
7727 16384U, // VDUP8q
7728 147456U, // VDUPLN16d
7729 147456U, // VDUPLN16q
7730 147456U, // VDUPLN32d
7731 147456U, // VDUPLN32q
7732 147456U, // VDUPLN8d
7733 147456U, // VDUPLN8q
7734 0U, // VEORd
7735 0U, // VEORq
7736 33554432U, // VEXTd16
7737 33554432U, // VEXTd32
7738 33554432U, // VEXTd8
7739 33554432U, // VEXTq16
7740 33554432U, // VEXTq32
7741 33554432U, // VEXTq64
7742 33554432U, // VEXTq8
7743 49944U, // VFMAD
7744 3671552U, // VFMAH
7745 17920U, // VFMALD
7746 280064U, // VFMALDI
7747 17920U, // VFMALQ
7748 280064U, // VFMALQI
7749 3671552U, // VFMAS
7750 3671552U, // VFMAfd
7751 3671552U, // VFMAfq
7752 3671552U, // VFMAhd
7753 3671552U, // VFMAhq
7754 49944U, // VFMSD
7755 3671552U, // VFMSH
7756 17920U, // VFMSLD
7757 280064U, // VFMSLDI
7758 17920U, // VFMSLQ
7759 280064U, // VFMSLQI
7760 3671552U, // VFMSS
7761 3671552U, // VFMSfd
7762 3671552U, // VFMSfq
7763 3671552U, // VFMShd
7764 3671552U, // VFMShq
7765 49944U, // VFNMAD
7766 3671552U, // VFNMAH
7767 3671552U, // VFNMAS
7768 49944U, // VFNMSD
7769 3671552U, // VFNMSH
7770 3671552U, // VFNMSS
7771 17920U, // VFP_VMAXNMD
7772 17920U, // VFP_VMAXNMH
7773 17920U, // VFP_VMAXNMS
7774 17920U, // VFP_VMINNMD
7775 17920U, // VFP_VMINNMH
7776 17920U, // VFP_VMINNMS
7777 147456U, // VGETLNi32
7778 147456U, // VGETLNs16
7779 147456U, // VGETLNs8
7780 147456U, // VGETLNu16
7781 147456U, // VGETLNu8
7782 0U, // VHADDsv16i8
7783 0U, // VHADDsv2i32
7784 0U, // VHADDsv4i16
7785 0U, // VHADDsv4i32
7786 0U, // VHADDsv8i16
7787 0U, // VHADDsv8i8
7788 0U, // VHADDuv16i8
7789 0U, // VHADDuv2i32
7790 0U, // VHADDuv4i16
7791 0U, // VHADDuv4i32
7792 0U, // VHADDuv8i16
7793 0U, // VHADDuv8i8
7794 0U, // VHSUBsv16i8
7795 0U, // VHSUBsv2i32
7796 0U, // VHSUBsv4i16
7797 0U, // VHSUBsv4i32
7798 0U, // VHSUBsv8i16
7799 0U, // VHSUBsv8i8
7800 0U, // VHSUBuv16i8
7801 0U, // VHSUBuv2i32
7802 0U, // VHSUBuv4i16
7803 0U, // VHSUBuv4i32
7804 0U, // VHSUBuv8i16
7805 0U, // VHSUBuv8i8
7806 2U, // VINSH
7807 0U, // VJCVT
7808 518U, // VLD1DUPd16
7809 676U, // VLD1DUPd16wb_fixed
7810 2687780U, // VLD1DUPd16wb_register
7811 518U, // VLD1DUPd32
7812 676U, // VLD1DUPd32wb_fixed
7813 2687780U, // VLD1DUPd32wb_register
7814 518U, // VLD1DUPd8
7815 676U, // VLD1DUPd8wb_fixed
7816 2687780U, // VLD1DUPd8wb_register
7817 518U, // VLD1DUPq16
7818 676U, // VLD1DUPq16wb_fixed
7819 2687780U, // VLD1DUPq16wb_register
7820 518U, // VLD1DUPq32
7821 676U, // VLD1DUPq32wb_fixed
7822 2687780U, // VLD1DUPq32wb_register
7823 518U, // VLD1DUPq8
7824 676U, // VLD1DUPq8wb_fixed
7825 2687780U, // VLD1DUPq8wb_register
7826 12883366U, // VLD1LNd16
7827 13407782U, // VLD1LNd16_UPD
7828 12883366U, // VLD1LNd32
7829 13407782U, // VLD1LNd32_UPD
7830 12883366U, // VLD1LNd8
7831 13407782U, // VLD1LNd8_UPD
7832 0U, // VLD1LNq16Pseudo
7833 0U, // VLD1LNq16Pseudo_UPD
7834 0U, // VLD1LNq32Pseudo
7835 0U, // VLD1LNq32Pseudo_UPD
7836 0U, // VLD1LNq8Pseudo
7837 0U, // VLD1LNq8Pseudo_UPD
7838 518U, // VLD1d16
7839 518U, // VLD1d16Q
7840 0U, // VLD1d16QPseudo
7841 0U, // VLD1d16QPseudoWB_fixed
7842 0U, // VLD1d16QPseudoWB_register
7843 676U, // VLD1d16Qwb_fixed
7844 2687780U, // VLD1d16Qwb_register
7845 518U, // VLD1d16T
7846 0U, // VLD1d16TPseudo
7847 0U, // VLD1d16TPseudoWB_fixed
7848 0U, // VLD1d16TPseudoWB_register
7849 676U, // VLD1d16Twb_fixed
7850 2687780U, // VLD1d16Twb_register
7851 676U, // VLD1d16wb_fixed
7852 2687780U, // VLD1d16wb_register
7853 518U, // VLD1d32
7854 518U, // VLD1d32Q
7855 0U, // VLD1d32QPseudo
7856 0U, // VLD1d32QPseudoWB_fixed
7857 0U, // VLD1d32QPseudoWB_register
7858 676U, // VLD1d32Qwb_fixed
7859 2687780U, // VLD1d32Qwb_register
7860 518U, // VLD1d32T
7861 0U, // VLD1d32TPseudo
7862 0U, // VLD1d32TPseudoWB_fixed
7863 0U, // VLD1d32TPseudoWB_register
7864 676U, // VLD1d32Twb_fixed
7865 2687780U, // VLD1d32Twb_register
7866 676U, // VLD1d32wb_fixed
7867 2687780U, // VLD1d32wb_register
7868 518U, // VLD1d64
7869 518U, // VLD1d64Q
7870 0U, // VLD1d64QPseudo
7871 0U, // VLD1d64QPseudoWB_fixed
7872 0U, // VLD1d64QPseudoWB_register
7873 676U, // VLD1d64Qwb_fixed
7874 2687780U, // VLD1d64Qwb_register
7875 518U, // VLD1d64T
7876 0U, // VLD1d64TPseudo
7877 0U, // VLD1d64TPseudoWB_fixed
7878 0U, // VLD1d64TPseudoWB_register
7879 676U, // VLD1d64Twb_fixed
7880 2687780U, // VLD1d64Twb_register
7881 676U, // VLD1d64wb_fixed
7882 2687780U, // VLD1d64wb_register
7883 518U, // VLD1d8
7884 518U, // VLD1d8Q
7885 0U, // VLD1d8QPseudo
7886 0U, // VLD1d8QPseudoWB_fixed
7887 0U, // VLD1d8QPseudoWB_register
7888 676U, // VLD1d8Qwb_fixed
7889 2687780U, // VLD1d8Qwb_register
7890 518U, // VLD1d8T
7891 0U, // VLD1d8TPseudo
7892 0U, // VLD1d8TPseudoWB_fixed
7893 0U, // VLD1d8TPseudoWB_register
7894 676U, // VLD1d8Twb_fixed
7895 2687780U, // VLD1d8Twb_register
7896 676U, // VLD1d8wb_fixed
7897 2687780U, // VLD1d8wb_register
7898 518U, // VLD1q16
7899 0U, // VLD1q16HighQPseudo
7900 0U, // VLD1q16HighQPseudo_UPD
7901 0U, // VLD1q16HighTPseudo
7902 0U, // VLD1q16HighTPseudo_UPD
7903 0U, // VLD1q16LowQPseudo_UPD
7904 0U, // VLD1q16LowTPseudo_UPD
7905 676U, // VLD1q16wb_fixed
7906 2687780U, // VLD1q16wb_register
7907 518U, // VLD1q32
7908 0U, // VLD1q32HighQPseudo
7909 0U, // VLD1q32HighQPseudo_UPD
7910 0U, // VLD1q32HighTPseudo
7911 0U, // VLD1q32HighTPseudo_UPD
7912 0U, // VLD1q32LowQPseudo_UPD
7913 0U, // VLD1q32LowTPseudo_UPD
7914 676U, // VLD1q32wb_fixed
7915 2687780U, // VLD1q32wb_register
7916 518U, // VLD1q64
7917 0U, // VLD1q64HighQPseudo
7918 0U, // VLD1q64HighQPseudo_UPD
7919 0U, // VLD1q64HighTPseudo
7920 0U, // VLD1q64HighTPseudo_UPD
7921 0U, // VLD1q64LowQPseudo_UPD
7922 0U, // VLD1q64LowTPseudo_UPD
7923 676U, // VLD1q64wb_fixed
7924 2687780U, // VLD1q64wb_register
7925 518U, // VLD1q8
7926 0U, // VLD1q8HighQPseudo
7927 0U, // VLD1q8HighQPseudo_UPD
7928 0U, // VLD1q8HighTPseudo
7929 0U, // VLD1q8HighTPseudo_UPD
7930 0U, // VLD1q8LowQPseudo_UPD
7931 0U, // VLD1q8LowTPseudo_UPD
7932 676U, // VLD1q8wb_fixed
7933 2687780U, // VLD1q8wb_register
7934 518U, // VLD2DUPd16
7935 676U, // VLD2DUPd16wb_fixed
7936 2687780U, // VLD2DUPd16wb_register
7937 518U, // VLD2DUPd16x2
7938 676U, // VLD2DUPd16x2wb_fixed
7939 2687780U, // VLD2DUPd16x2wb_register
7940 518U, // VLD2DUPd32
7941 676U, // VLD2DUPd32wb_fixed
7942 2687780U, // VLD2DUPd32wb_register
7943 518U, // VLD2DUPd32x2
7944 676U, // VLD2DUPd32x2wb_fixed
7945 2687780U, // VLD2DUPd32x2wb_register
7946 518U, // VLD2DUPd8
7947 676U, // VLD2DUPd8wb_fixed
7948 2687780U, // VLD2DUPd8wb_register
7949 518U, // VLD2DUPd8x2
7950 676U, // VLD2DUPd8x2wb_fixed
7951 2687780U, // VLD2DUPd8x2wb_register
7952 0U, // VLD2DUPq16EvenPseudo
7953 0U, // VLD2DUPq16OddPseudo
7954 0U, // VLD2DUPq16OddPseudoWB_fixed
7955 0U, // VLD2DUPq16OddPseudoWB_register
7956 0U, // VLD2DUPq32EvenPseudo
7957 0U, // VLD2DUPq32OddPseudo
7958 0U, // VLD2DUPq32OddPseudoWB_fixed
7959 0U, // VLD2DUPq32OddPseudoWB_register
7960 0U, // VLD2DUPq8EvenPseudo
7961 0U, // VLD2DUPq8OddPseudo
7962 0U, // VLD2DUPq8OddPseudoWB_fixed
7963 0U, // VLD2DUPq8OddPseudoWB_register
7964 13948454U, // VLD2LNd16
7965 0U, // VLD2LNd16Pseudo
7966 0U, // VLD2LNd16Pseudo_UPD
7967 349869734U, // VLD2LNd16_UPD
7968 13948454U, // VLD2LNd32
7969 0U, // VLD2LNd32Pseudo
7970 0U, // VLD2LNd32Pseudo_UPD
7971 349869734U, // VLD2LNd32_UPD
7972 13948454U, // VLD2LNd8
7973 0U, // VLD2LNd8Pseudo
7974 0U, // VLD2LNd8Pseudo_UPD
7975 349869734U, // VLD2LNd8_UPD
7976 13948454U, // VLD2LNq16
7977 0U, // VLD2LNq16Pseudo
7978 0U, // VLD2LNq16Pseudo_UPD
7979 349869734U, // VLD2LNq16_UPD
7980 13948454U, // VLD2LNq32
7981 0U, // VLD2LNq32Pseudo
7982 0U, // VLD2LNq32Pseudo_UPD
7983 349869734U, // VLD2LNq32_UPD
7984 518U, // VLD2b16
7985 676U, // VLD2b16wb_fixed
7986 2687780U, // VLD2b16wb_register
7987 518U, // VLD2b32
7988 676U, // VLD2b32wb_fixed
7989 2687780U, // VLD2b32wb_register
7990 518U, // VLD2b8
7991 676U, // VLD2b8wb_fixed
7992 2687780U, // VLD2b8wb_register
7993 518U, // VLD2d16
7994 676U, // VLD2d16wb_fixed
7995 2687780U, // VLD2d16wb_register
7996 518U, // VLD2d32
7997 676U, // VLD2d32wb_fixed
7998 2687780U, // VLD2d32wb_register
7999 518U, // VLD2d8
8000 676U, // VLD2d8wb_fixed
8001 2687780U, // VLD2d8wb_register
8002 518U, // VLD2q16
8003 0U, // VLD2q16Pseudo
8004 0U, // VLD2q16PseudoWB_fixed
8005 0U, // VLD2q16PseudoWB_register
8006 676U, // VLD2q16wb_fixed
8007 2687780U, // VLD2q16wb_register
8008 518U, // VLD2q32
8009 0U, // VLD2q32Pseudo
8010 0U, // VLD2q32PseudoWB_fixed
8011 0U, // VLD2q32PseudoWB_register
8012 676U, // VLD2q32wb_fixed
8013 2687780U, // VLD2q32wb_register
8014 518U, // VLD2q8
8015 0U, // VLD2q8Pseudo
8016 0U, // VLD2q8PseudoWB_fixed
8017 0U, // VLD2q8PseudoWB_register
8018 676U, // VLD2q8wb_fixed
8019 2687780U, // VLD2q8wb_register
8020 333608U, // VLD3DUPd16
8021 0U, // VLD3DUPd16Pseudo
8022 0U, // VLD3DUPd16Pseudo_UPD
8023 15030056U, // VLD3DUPd16_UPD
8024 333608U, // VLD3DUPd32
8025 0U, // VLD3DUPd32Pseudo
8026 0U, // VLD3DUPd32Pseudo_UPD
8027 15030056U, // VLD3DUPd32_UPD
8028 333608U, // VLD3DUPd8
8029 0U, // VLD3DUPd8Pseudo
8030 0U, // VLD3DUPd8Pseudo_UPD
8031 15030056U, // VLD3DUPd8_UPD
8032 333608U, // VLD3DUPq16
8033 0U, // VLD3DUPq16EvenPseudo
8034 0U, // VLD3DUPq16OddPseudo
8035 0U, // VLD3DUPq16OddPseudo_UPD
8036 15030056U, // VLD3DUPq16_UPD
8037 333608U, // VLD3DUPq32
8038 0U, // VLD3DUPq32EvenPseudo
8039 0U, // VLD3DUPq32OddPseudo
8040 0U, // VLD3DUPq32OddPseudo_UPD
8041 15030056U, // VLD3DUPq32_UPD
8042 333608U, // VLD3DUPq8
8043 0U, // VLD3DUPq8EvenPseudo
8044 0U, // VLD3DUPq8OddPseudo
8045 0U, // VLD3DUPq8OddPseudo_UPD
8046 15030056U, // VLD3DUPq8_UPD
8047 383424166U, // VLD3LNd16
8048 0U, // VLD3LNd16Pseudo
8049 0U, // VLD3LNd16Pseudo_UPD
8050 15505318U, // VLD3LNd16_UPD
8051 383424166U, // VLD3LNd32
8052 0U, // VLD3LNd32Pseudo
8053 0U, // VLD3LNd32Pseudo_UPD
8054 15505318U, // VLD3LNd32_UPD
8055 383424166U, // VLD3LNd8
8056 0U, // VLD3LNd8Pseudo
8057 0U, // VLD3LNd8Pseudo_UPD
8058 15505318U, // VLD3LNd8_UPD
8059 383424166U, // VLD3LNq16
8060 0U, // VLD3LNq16Pseudo
8061 0U, // VLD3LNq16Pseudo_UPD
8062 15505318U, // VLD3LNq16_UPD
8063 383424166U, // VLD3LNq32
8064 0U, // VLD3LNq32Pseudo
8065 0U, // VLD3LNq32Pseudo_UPD
8066 15505318U, // VLD3LNq32_UPD
8067 402653184U, // VLD3d16
8068 0U, // VLD3d16Pseudo
8069 0U, // VLD3d16Pseudo_UPD
8070 402653184U, // VLD3d16_UPD
8071 402653184U, // VLD3d32
8072 0U, // VLD3d32Pseudo
8073 0U, // VLD3d32Pseudo_UPD
8074 402653184U, // VLD3d32_UPD
8075 402653184U, // VLD3d8
8076 0U, // VLD3d8Pseudo
8077 0U, // VLD3d8Pseudo_UPD
8078 402653184U, // VLD3d8_UPD
8079 402653184U, // VLD3q16
8080 0U, // VLD3q16Pseudo_UPD
8081 402653184U, // VLD3q16_UPD
8082 0U, // VLD3q16oddPseudo
8083 0U, // VLD3q16oddPseudo_UPD
8084 402653184U, // VLD3q32
8085 0U, // VLD3q32Pseudo_UPD
8086 402653184U, // VLD3q32_UPD
8087 0U, // VLD3q32oddPseudo
8088 0U, // VLD3q32oddPseudo_UPD
8089 402653184U, // VLD3q8
8090 0U, // VLD3q8Pseudo_UPD
8091 402653184U, // VLD3q8_UPD
8092 0U, // VLD3q8oddPseudo
8093 0U, // VLD3q8oddPseudo_UPD
8094 2971688U, // VLD4DUPd16
8095 0U, // VLD4DUPd16Pseudo
8096 0U, // VLD4DUPd16Pseudo_UPD
8097 366632U, // VLD4DUPd16_UPD
8098 2971688U, // VLD4DUPd32
8099 0U, // VLD4DUPd32Pseudo
8100 0U, // VLD4DUPd32Pseudo_UPD
8101 366632U, // VLD4DUPd32_UPD
8102 2971688U, // VLD4DUPd8
8103 0U, // VLD4DUPd8Pseudo
8104 0U, // VLD4DUPd8Pseudo_UPD
8105 366632U, // VLD4DUPd8_UPD
8106 2971688U, // VLD4DUPq16
8107 0U, // VLD4DUPq16EvenPseudo
8108 0U, // VLD4DUPq16OddPseudo
8109 0U, // VLD4DUPq16OddPseudo_UPD
8110 366632U, // VLD4DUPq16_UPD
8111 2971688U, // VLD4DUPq32
8112 0U, // VLD4DUPq32EvenPseudo
8113 0U, // VLD4DUPq32OddPseudo
8114 0U, // VLD4DUPq32OddPseudo_UPD
8115 366632U, // VLD4DUPq32_UPD
8116 2971688U, // VLD4DUPq8
8117 0U, // VLD4DUPq8EvenPseudo
8118 0U, // VLD4DUPq8OddPseudo
8119 0U, // VLD4DUPq8OddPseudo_UPD
8120 366632U, // VLD4DUPq8_UPD
8121 440194982U, // VLD4LNd16
8122 0U, // VLD4LNd16Pseudo
8123 0U, // VLD4LNd16Pseudo_UPD
8124 6310U, // VLD4LNd16_UPD
8125 440194982U, // VLD4LNd32
8126 0U, // VLD4LNd32Pseudo
8127 0U, // VLD4LNd32Pseudo_UPD
8128 6310U, // VLD4LNd32_UPD
8129 440194982U, // VLD4LNd8
8130 0U, // VLD4LNd8Pseudo
8131 0U, // VLD4LNd8Pseudo_UPD
8132 6310U, // VLD4LNd8_UPD
8133 440194982U, // VLD4LNq16
8134 0U, // VLD4LNq16Pseudo
8135 0U, // VLD4LNq16Pseudo_UPD
8136 6310U, // VLD4LNq16_UPD
8137 440194982U, // VLD4LNq32
8138 0U, // VLD4LNq32Pseudo
8139 0U, // VLD4LNq32Pseudo_UPD
8140 6310U, // VLD4LNq32_UPD
8141 33554432U, // VLD4d16
8142 0U, // VLD4d16Pseudo
8143 0U, // VLD4d16Pseudo_UPD
8144 33554432U, // VLD4d16_UPD
8145 33554432U, // VLD4d32
8146 0U, // VLD4d32Pseudo
8147 0U, // VLD4d32Pseudo_UPD
8148 33554432U, // VLD4d32_UPD
8149 33554432U, // VLD4d8
8150 0U, // VLD4d8Pseudo
8151 0U, // VLD4d8Pseudo_UPD
8152 33554432U, // VLD4d8_UPD
8153 33554432U, // VLD4q16
8154 0U, // VLD4q16Pseudo_UPD
8155 33554432U, // VLD4q16_UPD
8156 0U, // VLD4q16oddPseudo
8157 0U, // VLD4q16oddPseudo_UPD
8158 33554432U, // VLD4q32
8159 0U, // VLD4q32Pseudo_UPD
8160 33554432U, // VLD4q32_UPD
8161 0U, // VLD4q32oddPseudo
8162 0U, // VLD4q32oddPseudo_UPD
8163 33554432U, // VLD4q8
8164 0U, // VLD4q8Pseudo_UPD
8165 33554432U, // VLD4q8_UPD
8166 0U, // VLD4q8oddPseudo
8167 0U, // VLD4q8oddPseudo_UPD
8168 532U, // VLDMDDB_UPD
8169 18560U, // VLDMDIA
8170 532U, // VLDMDIA_UPD
8171 0U, // VLDMQIA
8172 532U, // VLDMSDB_UPD
8173 18560U, // VLDMSIA
8174 532U, // VLDMSIA_UPD
8175 6400U, // VLDRD
8176 6528U, // VLDRH
8177 6400U, // VLDRS
8178 0U, // VLDR_FPCXTNS_off
8179 42U, // VLDR_FPCXTNS_post
8180 0U, // VLDR_FPCXTNS_pre
8181 0U, // VLDR_FPCXTS_off
8182 42U, // VLDR_FPCXTS_post
8183 0U, // VLDR_FPCXTS_pre
8184 0U, // VLDR_FPSCR_NZCVQC_off
8185 44U, // VLDR_FPSCR_NZCVQC_post
8186 0U, // VLDR_FPSCR_NZCVQC_pre
8187 0U, // VLDR_FPSCR_off
8188 42U, // VLDR_FPSCR_post
8189 0U, // VLDR_FPSCR_pre
8190 0U, // VLDR_P0_off
8191 44U, // VLDR_P0_post
8192 0U, // VLDR_P0_pre
8193 0U, // VLDR_VPR_off
8194 42U, // VLDR_VPR_post
8195 0U, // VLDR_VPR_pre
8196 18560U, // VLLDM
8197 18560U, // VLLDM_T2
8198 18560U, // VLSTM
8199 18560U, // VLSTM_T2
8200 0U, // VMAXfd
8201 0U, // VMAXfq
8202 0U, // VMAXhd
8203 0U, // VMAXhq
8204 0U, // VMAXsv16i8
8205 0U, // VMAXsv2i32
8206 0U, // VMAXsv4i16
8207 0U, // VMAXsv4i32
8208 0U, // VMAXsv8i16
8209 0U, // VMAXsv8i8
8210 0U, // VMAXuv16i8
8211 0U, // VMAXuv2i32
8212 0U, // VMAXuv4i16
8213 0U, // VMAXuv4i32
8214 0U, // VMAXuv8i16
8215 0U, // VMAXuv8i8
8216 0U, // VMINfd
8217 0U, // VMINfq
8218 0U, // VMINhd
8219 0U, // VMINhq
8220 0U, // VMINsv16i8
8221 0U, // VMINsv2i32
8222 0U, // VMINsv4i16
8223 0U, // VMINsv4i32
8224 0U, // VMINsv8i16
8225 0U, // VMINsv8i8
8226 0U, // VMINuv16i8
8227 0U, // VMINuv2i32
8228 0U, // VMINuv4i16
8229 0U, // VMINuv4i32
8230 0U, // VMINuv8i16
8231 0U, // VMINuv8i8
8232 49944U, // VMLAD
8233 3671552U, // VMLAH
8234 473433600U, // VMLALslsv2i32
8235 473433600U, // VMLALslsv4i16
8236 473433600U, // VMLALsluv2i32
8237 473433600U, // VMLALsluv4i16
8238 3671552U, // VMLALsv2i64
8239 3671552U, // VMLALsv4i32
8240 3671552U, // VMLALsv8i16
8241 3671552U, // VMLALuv2i64
8242 3671552U, // VMLALuv4i32
8243 3671552U, // VMLALuv8i16
8244 3671552U, // VMLAS
8245 3671552U, // VMLAfd
8246 3671552U, // VMLAfq
8247 3671552U, // VMLAhd
8248 3671552U, // VMLAhq
8249 473433600U, // VMLAslfd
8250 473433600U, // VMLAslfq
8251 473433600U, // VMLAslhd
8252 473433600U, // VMLAslhq
8253 473433600U, // VMLAslv2i32
8254 473433600U, // VMLAslv4i16
8255 473433600U, // VMLAslv4i32
8256 473433600U, // VMLAslv8i16
8257 3671552U, // VMLAv16i8
8258 3671552U, // VMLAv2i32
8259 3671552U, // VMLAv4i16
8260 3671552U, // VMLAv4i32
8261 3671552U, // VMLAv8i16
8262 3671552U, // VMLAv8i8
8263 49944U, // VMLSD
8264 3671552U, // VMLSH
8265 473433600U, // VMLSLslsv2i32
8266 473433600U, // VMLSLslsv4i16
8267 473433600U, // VMLSLsluv2i32
8268 473433600U, // VMLSLsluv4i16
8269 3671552U, // VMLSLsv2i64
8270 3671552U, // VMLSLsv4i32
8271 3671552U, // VMLSLsv8i16
8272 3671552U, // VMLSLuv2i64
8273 3671552U, // VMLSLuv4i32
8274 3671552U, // VMLSLuv8i16
8275 3671552U, // VMLSS
8276 3671552U, // VMLSfd
8277 3671552U, // VMLSfq
8278 3671552U, // VMLShd
8279 3671552U, // VMLShq
8280 473433600U, // VMLSslfd
8281 473433600U, // VMLSslfq
8282 473433600U, // VMLSslhd
8283 473433600U, // VMLSslhq
8284 473433600U, // VMLSslv2i32
8285 473433600U, // VMLSslv4i16
8286 473433600U, // VMLSslv4i32
8287 473433600U, // VMLSslv8i16
8288 3671552U, // VMLSv16i8
8289 3671552U, // VMLSv2i32
8290 3671552U, // VMLSv4i16
8291 3671552U, // VMLSv4i32
8292 3671552U, // VMLSv8i16
8293 3671552U, // VMLSv8i8
8294 2U, // VMMLA
8295 528U, // VMOVD
8296 0U, // VMOVDRR
8297 2U, // VMOVH
8298 16384U, // VMOVHR
8299 16384U, // VMOVLsv2i64
8300 16384U, // VMOVLsv4i32
8301 16384U, // VMOVLsv8i16
8302 16384U, // VMOVLuv2i64
8303 16384U, // VMOVLuv4i32
8304 16384U, // VMOVLuv8i16
8305 2U, // VMOVNv2i32
8306 16384U, // VMOVNv4i16
8307 16384U, // VMOVNv8i8
8308 16384U, // VMOVRH
8309 0U, // VMOVRRD
8310 33554432U, // VMOVRRS
8311 16384U, // VMOVRS
8312 16384U, // VMOVS
8313 16384U, // VMOVSR
8314 33554432U, // VMOVSRR
8315 4992U, // VMOVv16i8
8316 0U, // VMOVv1i64
8317 2048U, // VMOVv2f32
8318 4992U, // VMOVv2i32
8319 0U, // VMOVv2i64
8320 2048U, // VMOVv4f32
8321 4992U, // VMOVv4i16
8322 4992U, // VMOVv4i32
8323 4992U, // VMOVv8i16
8324 4992U, // VMOVv8i8
8325 46U, // VMRS
8326 48U, // VMRS_FPCXTNS
8327 50U, // VMRS_FPCXTS
8328 52U, // VMRS_FPEXC
8329 54U, // VMRS_FPINST
8330 56U, // VMRS_FPINST2
8331 58U, // VMRS_FPSCR_NZCVQC
8332 60U, // VMRS_FPSID
8333 62U, // VMRS_MVFR0
8334 64U, // VMRS_MVFR1
8335 66U, // VMRS_MVFR2
8336 68U, // VMRS_P0
8337 70U, // VMRS_VPR
8338 2U, // VMSR
8339 2U, // VMSR_FPCXTNS
8340 2U, // VMSR_FPCXTS
8341 0U, // VMSR_FPEXC
8342 0U, // VMSR_FPINST
8343 0U, // VMSR_FPINST2
8344 2U, // VMSR_FPSCR_NZCVQC
8345 0U, // VMSR_FPSID
8346 2U, // VMSR_P0
8347 2U, // VMSR_VPR
8348 2720528U, // VMULD
8349 0U, // VMULH
8350 17920U, // VMULLp64
8351 0U, // VMULLp8
8352 167772160U, // VMULLslsv2i32
8353 167772160U, // VMULLslsv4i16
8354 167772160U, // VMULLsluv2i32
8355 167772160U, // VMULLsluv4i16
8356 0U, // VMULLsv2i64
8357 0U, // VMULLsv4i32
8358 0U, // VMULLsv8i16
8359 0U, // VMULLuv2i64
8360 0U, // VMULLuv4i32
8361 0U, // VMULLuv8i16
8362 0U, // VMULS
8363 0U, // VMULfd
8364 0U, // VMULfq
8365 0U, // VMULhd
8366 0U, // VMULhq
8367 0U, // VMULpd
8368 0U, // VMULpq
8369 167772160U, // VMULslfd
8370 167772160U, // VMULslfq
8371 167772160U, // VMULslhd
8372 167772160U, // VMULslhq
8373 167772160U, // VMULslv2i32
8374 167772160U, // VMULslv4i16
8375 167772160U, // VMULslv4i32
8376 167772160U, // VMULslv8i16
8377 0U, // VMULv16i8
8378 0U, // VMULv2i32
8379 0U, // VMULv4i16
8380 0U, // VMULv4i32
8381 0U, // VMULv8i16
8382 0U, // VMULv8i8
8383 16384U, // VMVNd
8384 16384U, // VMVNq
8385 4992U, // VMVNv2i32
8386 4992U, // VMVNv4i16
8387 4992U, // VMVNv4i32
8388 4992U, // VMVNv8i16
8389 528U, // VNEGD
8390 16384U, // VNEGH
8391 16384U, // VNEGS
8392 16384U, // VNEGf32q
8393 16384U, // VNEGfd
8394 16384U, // VNEGhd
8395 16384U, // VNEGhq
8396 16384U, // VNEGs16d
8397 16384U, // VNEGs16q
8398 16384U, // VNEGs32d
8399 16384U, // VNEGs32q
8400 16384U, // VNEGs8d
8401 16384U, // VNEGs8q
8402 49944U, // VNMLAD
8403 3671552U, // VNMLAH
8404 3671552U, // VNMLAS
8405 49944U, // VNMLSD
8406 3671552U, // VNMLSH
8407 3671552U, // VNMLSS
8408 2720528U, // VNMULD
8409 0U, // VNMULH
8410 0U, // VNMULS
8411 0U, // VORNd
8412 0U, // VORNq
8413 0U, // VORRd
8414 4992U, // VORRiv2i32
8415 4992U, // VORRiv4i16
8416 4992U, // VORRiv4i32
8417 4992U, // VORRiv8i16
8418 0U, // VORRq
8419 17920U, // VPADALsv16i8
8420 17920U, // VPADALsv2i32
8421 17920U, // VPADALsv4i16
8422 17920U, // VPADALsv4i32
8423 17920U, // VPADALsv8i16
8424 17920U, // VPADALsv8i8
8425 17920U, // VPADALuv16i8
8426 17920U, // VPADALuv2i32
8427 17920U, // VPADALuv4i16
8428 17920U, // VPADALuv4i32
8429 17920U, // VPADALuv8i16
8430 17920U, // VPADALuv8i8
8431 16384U, // VPADDLsv16i8
8432 16384U, // VPADDLsv2i32
8433 16384U, // VPADDLsv4i16
8434 16384U, // VPADDLsv4i32
8435 16384U, // VPADDLsv8i16
8436 16384U, // VPADDLsv8i8
8437 16384U, // VPADDLuv16i8
8438 16384U, // VPADDLuv2i32
8439 16384U, // VPADDLuv4i16
8440 16384U, // VPADDLuv4i32
8441 16384U, // VPADDLuv8i16
8442 16384U, // VPADDLuv8i8
8443 0U, // VPADDf
8444 0U, // VPADDh
8445 0U, // VPADDi16
8446 0U, // VPADDi32
8447 0U, // VPADDi8
8448 0U, // VPMAXf
8449 0U, // VPMAXh
8450 0U, // VPMAXs16
8451 0U, // VPMAXs32
8452 0U, // VPMAXs8
8453 0U, // VPMAXu16
8454 0U, // VPMAXu32
8455 0U, // VPMAXu8
8456 0U, // VPMINf
8457 0U, // VPMINh
8458 0U, // VPMINs16
8459 0U, // VPMINs32
8460 0U, // VPMINs8
8461 0U, // VPMINu16
8462 0U, // VPMINu32
8463 0U, // VPMINu8
8464 16384U, // VQABSv16i8
8465 16384U, // VQABSv2i32
8466 16384U, // VQABSv4i16
8467 16384U, // VQABSv4i32
8468 16384U, // VQABSv8i16
8469 16384U, // VQABSv8i8
8470 0U, // VQADDsv16i8
8471 17920U, // VQADDsv1i64
8472 0U, // VQADDsv2i32
8473 17920U, // VQADDsv2i64
8474 0U, // VQADDsv4i16
8475 0U, // VQADDsv4i32
8476 0U, // VQADDsv8i16
8477 0U, // VQADDsv8i8
8478 0U, // VQADDuv16i8
8479 0U, // VQADDuv1i64
8480 0U, // VQADDuv2i32
8481 0U, // VQADDuv2i64
8482 0U, // VQADDuv4i16
8483 0U, // VQADDuv4i32
8484 0U, // VQADDuv8i16
8485 0U, // VQADDuv8i8
8486 473433600U, // VQDMLALslv2i32
8487 473433600U, // VQDMLALslv4i16
8488 3671552U, // VQDMLALv2i64
8489 3671552U, // VQDMLALv4i32
8490 473433600U, // VQDMLSLslv2i32
8491 473433600U, // VQDMLSLslv4i16
8492 3671552U, // VQDMLSLv2i64
8493 3671552U, // VQDMLSLv4i32
8494 167772160U, // VQDMULHslv2i32
8495 167772160U, // VQDMULHslv4i16
8496 167772160U, // VQDMULHslv4i32
8497 167772160U, // VQDMULHslv8i16
8498 0U, // VQDMULHv2i32
8499 0U, // VQDMULHv4i16
8500 0U, // VQDMULHv4i32
8501 0U, // VQDMULHv8i16
8502 167772160U, // VQDMULLslv2i32
8503 167772160U, // VQDMULLslv4i16
8504 0U, // VQDMULLv2i64
8505 0U, // VQDMULLv4i32
8506 2U, // VQMOVNsuv2i32
8507 16384U, // VQMOVNsuv4i16
8508 16384U, // VQMOVNsuv8i8
8509 2U, // VQMOVNsv2i32
8510 16384U, // VQMOVNsv4i16
8511 16384U, // VQMOVNsv8i8
8512 16384U, // VQMOVNuv2i32
8513 16384U, // VQMOVNuv4i16
8514 16384U, // VQMOVNuv8i8
8515 16384U, // VQNEGv16i8
8516 16384U, // VQNEGv2i32
8517 16384U, // VQNEGv4i16
8518 16384U, // VQNEGv4i32
8519 16384U, // VQNEGv8i16
8520 16384U, // VQNEGv8i8
8521 473433600U, // VQRDMLAHslv2i32
8522 473433600U, // VQRDMLAHslv4i16
8523 473433600U, // VQRDMLAHslv4i32
8524 473433600U, // VQRDMLAHslv8i16
8525 3671552U, // VQRDMLAHv2i32
8526 3671552U, // VQRDMLAHv4i16
8527 3671552U, // VQRDMLAHv4i32
8528 3671552U, // VQRDMLAHv8i16
8529 473433600U, // VQRDMLSHslv2i32
8530 473433600U, // VQRDMLSHslv4i16
8531 473433600U, // VQRDMLSHslv4i32
8532 473433600U, // VQRDMLSHslv8i16
8533 3671552U, // VQRDMLSHv2i32
8534 3671552U, // VQRDMLSHv4i16
8535 3671552U, // VQRDMLSHv4i32
8536 3671552U, // VQRDMLSHv8i16
8537 167772160U, // VQRDMULHslv2i32
8538 167772160U, // VQRDMULHslv4i16
8539 167772160U, // VQRDMULHslv4i32
8540 167772160U, // VQRDMULHslv8i16
8541 0U, // VQRDMULHv2i32
8542 0U, // VQRDMULHv4i16
8543 0U, // VQRDMULHv4i32
8544 0U, // VQRDMULHv8i16
8545 0U, // VQRSHLsv16i8
8546 17920U, // VQRSHLsv1i64
8547 0U, // VQRSHLsv2i32
8548 17920U, // VQRSHLsv2i64
8549 0U, // VQRSHLsv4i16
8550 0U, // VQRSHLsv4i32
8551 0U, // VQRSHLsv8i16
8552 0U, // VQRSHLsv8i8
8553 0U, // VQRSHLuv16i8
8554 0U, // VQRSHLuv1i64
8555 0U, // VQRSHLuv2i32
8556 0U, // VQRSHLuv2i64
8557 0U, // VQRSHLuv4i16
8558 0U, // VQRSHLuv4i32
8559 0U, // VQRSHLuv8i16
8560 0U, // VQRSHLuv8i8
8561 17920U, // VQRSHRNsv2i32
8562 0U, // VQRSHRNsv4i16
8563 0U, // VQRSHRNsv8i8
8564 0U, // VQRSHRNuv2i32
8565 0U, // VQRSHRNuv4i16
8566 0U, // VQRSHRNuv8i8
8567 17920U, // VQRSHRUNv2i32
8568 0U, // VQRSHRUNv4i16
8569 0U, // VQRSHRUNv8i8
8570 0U, // VQSHLsiv16i8
8571 17920U, // VQSHLsiv1i64
8572 0U, // VQSHLsiv2i32
8573 17920U, // VQSHLsiv2i64
8574 0U, // VQSHLsiv4i16
8575 0U, // VQSHLsiv4i32
8576 0U, // VQSHLsiv8i16
8577 0U, // VQSHLsiv8i8
8578 0U, // VQSHLsuv16i8
8579 17920U, // VQSHLsuv1i64
8580 0U, // VQSHLsuv2i32
8581 17920U, // VQSHLsuv2i64
8582 0U, // VQSHLsuv4i16
8583 0U, // VQSHLsuv4i32
8584 0U, // VQSHLsuv8i16
8585 0U, // VQSHLsuv8i8
8586 0U, // VQSHLsv16i8
8587 17920U, // VQSHLsv1i64
8588 0U, // VQSHLsv2i32
8589 17920U, // VQSHLsv2i64
8590 0U, // VQSHLsv4i16
8591 0U, // VQSHLsv4i32
8592 0U, // VQSHLsv8i16
8593 0U, // VQSHLsv8i8
8594 0U, // VQSHLuiv16i8
8595 0U, // VQSHLuiv1i64
8596 0U, // VQSHLuiv2i32
8597 0U, // VQSHLuiv2i64
8598 0U, // VQSHLuiv4i16
8599 0U, // VQSHLuiv4i32
8600 0U, // VQSHLuiv8i16
8601 0U, // VQSHLuiv8i8
8602 0U, // VQSHLuv16i8
8603 0U, // VQSHLuv1i64
8604 0U, // VQSHLuv2i32
8605 0U, // VQSHLuv2i64
8606 0U, // VQSHLuv4i16
8607 0U, // VQSHLuv4i32
8608 0U, // VQSHLuv8i16
8609 0U, // VQSHLuv8i8
8610 17920U, // VQSHRNsv2i32
8611 0U, // VQSHRNsv4i16
8612 0U, // VQSHRNsv8i8
8613 0U, // VQSHRNuv2i32
8614 0U, // VQSHRNuv4i16
8615 0U, // VQSHRNuv8i8
8616 17920U, // VQSHRUNv2i32
8617 0U, // VQSHRUNv4i16
8618 0U, // VQSHRUNv8i8
8619 0U, // VQSUBsv16i8
8620 17920U, // VQSUBsv1i64
8621 0U, // VQSUBsv2i32
8622 17920U, // VQSUBsv2i64
8623 0U, // VQSUBsv4i16
8624 0U, // VQSUBsv4i32
8625 0U, // VQSUBsv8i16
8626 0U, // VQSUBsv8i8
8627 0U, // VQSUBuv16i8
8628 0U, // VQSUBuv1i64
8629 0U, // VQSUBuv2i32
8630 0U, // VQSUBuv2i64
8631 0U, // VQSUBuv4i16
8632 0U, // VQSUBuv4i32
8633 0U, // VQSUBuv8i16
8634 0U, // VQSUBuv8i8
8635 17920U, // VRADDHNv2i32
8636 0U, // VRADDHNv4i16
8637 0U, // VRADDHNv8i8
8638 16384U, // VRECPEd
8639 16384U, // VRECPEfd
8640 16384U, // VRECPEfq
8641 16384U, // VRECPEhd
8642 16384U, // VRECPEhq
8643 16384U, // VRECPEq
8644 0U, // VRECPSfd
8645 0U, // VRECPSfq
8646 0U, // VRECPShd
8647 0U, // VRECPShq
8648 16384U, // VREV16d8
8649 16384U, // VREV16q8
8650 16384U, // VREV32d16
8651 16384U, // VREV32d8
8652 16384U, // VREV32q16
8653 16384U, // VREV32q8
8654 16384U, // VREV64d16
8655 16384U, // VREV64d32
8656 16384U, // VREV64d8
8657 16384U, // VREV64q16
8658 16384U, // VREV64q32
8659 16384U, // VREV64q8
8660 0U, // VRHADDsv16i8
8661 0U, // VRHADDsv2i32
8662 0U, // VRHADDsv4i16
8663 0U, // VRHADDsv4i32
8664 0U, // VRHADDsv8i16
8665 0U, // VRHADDsv8i8
8666 0U, // VRHADDuv16i8
8667 0U, // VRHADDuv2i32
8668 0U, // VRHADDuv4i16
8669 0U, // VRHADDuv4i32
8670 0U, // VRHADDuv8i16
8671 0U, // VRHADDuv8i8
8672 2U, // VRINTAD
8673 2U, // VRINTAH
8674 2U, // VRINTANDf
8675 2U, // VRINTANDh
8676 2U, // VRINTANQf
8677 2U, // VRINTANQh
8678 2U, // VRINTAS
8679 2U, // VRINTMD
8680 2U, // VRINTMH
8681 2U, // VRINTMNDf
8682 2U, // VRINTMNDh
8683 2U, // VRINTMNQf
8684 2U, // VRINTMNQh
8685 2U, // VRINTMS
8686 2U, // VRINTND
8687 2U, // VRINTNH
8688 2U, // VRINTNNDf
8689 2U, // VRINTNNDh
8690 2U, // VRINTNNQf
8691 2U, // VRINTNNQh
8692 2U, // VRINTNS
8693 2U, // VRINTPD
8694 2U, // VRINTPH
8695 2U, // VRINTPNDf
8696 2U, // VRINTPNDh
8697 2U, // VRINTPNQf
8698 2U, // VRINTPNQh
8699 2U, // VRINTPS
8700 528U, // VRINTRD
8701 16384U, // VRINTRH
8702 16384U, // VRINTRS
8703 528U, // VRINTXD
8704 16384U, // VRINTXH
8705 2U, // VRINTXNDf
8706 2U, // VRINTXNDh
8707 2U, // VRINTXNQf
8708 2U, // VRINTXNQh
8709 16384U, // VRINTXS
8710 528U, // VRINTZD
8711 16384U, // VRINTZH
8712 2U, // VRINTZNDf
8713 2U, // VRINTZNDh
8714 2U, // VRINTZNQf
8715 2U, // VRINTZNQh
8716 16384U, // VRINTZS
8717 0U, // VRSHLsv16i8
8718 17920U, // VRSHLsv1i64
8719 0U, // VRSHLsv2i32
8720 17920U, // VRSHLsv2i64
8721 0U, // VRSHLsv4i16
8722 0U, // VRSHLsv4i32
8723 0U, // VRSHLsv8i16
8724 0U, // VRSHLsv8i8
8725 0U, // VRSHLuv16i8
8726 0U, // VRSHLuv1i64
8727 0U, // VRSHLuv2i32
8728 0U, // VRSHLuv2i64
8729 0U, // VRSHLuv4i16
8730 0U, // VRSHLuv4i32
8731 0U, // VRSHLuv8i16
8732 0U, // VRSHLuv8i8
8733 17920U, // VRSHRNv2i32
8734 0U, // VRSHRNv4i16
8735 0U, // VRSHRNv8i8
8736 0U, // VRSHRsv16i8
8737 17920U, // VRSHRsv1i64
8738 0U, // VRSHRsv2i32
8739 17920U, // VRSHRsv2i64
8740 0U, // VRSHRsv4i16
8741 0U, // VRSHRsv4i32
8742 0U, // VRSHRsv8i16
8743 0U, // VRSHRsv8i8
8744 0U, // VRSHRuv16i8
8745 0U, // VRSHRuv1i64
8746 0U, // VRSHRuv2i32
8747 0U, // VRSHRuv2i64
8748 0U, // VRSHRuv4i16
8749 0U, // VRSHRuv4i32
8750 0U, // VRSHRuv8i16
8751 0U, // VRSHRuv8i8
8752 16384U, // VRSQRTEd
8753 16384U, // VRSQRTEfd
8754 16384U, // VRSQRTEfq
8755 16384U, // VRSQRTEhd
8756 16384U, // VRSQRTEhq
8757 16384U, // VRSQRTEq
8758 0U, // VRSQRTSfd
8759 0U, // VRSQRTSfq
8760 0U, // VRSQRTShd
8761 0U, // VRSQRTShq
8762 3671552U, // VRSRAsv16i8
8763 16768U, // VRSRAsv1i64
8764 3671552U, // VRSRAsv2i32
8765 16768U, // VRSRAsv2i64
8766 3671552U, // VRSRAsv4i16
8767 3671552U, // VRSRAsv4i32
8768 3671552U, // VRSRAsv8i16
8769 3671552U, // VRSRAsv8i8
8770 3671552U, // VRSRAuv16i8
8771 3671552U, // VRSRAuv1i64
8772 3671552U, // VRSRAuv2i32
8773 3671552U, // VRSRAuv2i64
8774 3671552U, // VRSRAuv4i16
8775 3671552U, // VRSRAuv4i32
8776 3671552U, // VRSRAuv8i16
8777 3671552U, // VRSRAuv8i8
8778 17920U, // VRSUBHNv2i32
8779 0U, // VRSUBHNv4i16
8780 0U, // VRSUBHNv8i8
8781 0U, // VSCCLRMD
8782 0U, // VSCCLRMS
8783 2U, // VSDOTD
8784 520U, // VSDOTDI
8785 2U, // VSDOTQ
8786 520U, // VSDOTQI
8787 17920U, // VSELEQD
8788 17920U, // VSELEQH
8789 17920U, // VSELEQS
8790 17920U, // VSELGED
8791 17920U, // VSELGEH
8792 17920U, // VSELGES
8793 17920U, // VSELGTD
8794 17920U, // VSELGTH
8795 17920U, // VSELGTS
8796 17920U, // VSELVSD
8797 17920U, // VSELVSH
8798 17920U, // VSELVSS
8799 32U, // VSETLNi16
8800 32U, // VSETLNi32
8801 32U, // VSETLNi8
8802 0U, // VSHLLi16
8803 0U, // VSHLLi32
8804 0U, // VSHLLi8
8805 0U, // VSHLLsv2i64
8806 0U, // VSHLLsv4i32
8807 0U, // VSHLLsv8i16
8808 0U, // VSHLLuv2i64
8809 0U, // VSHLLuv4i32
8810 0U, // VSHLLuv8i16
8811 0U, // VSHLiv16i8
8812 17920U, // VSHLiv1i64
8813 0U, // VSHLiv2i32
8814 17920U, // VSHLiv2i64
8815 0U, // VSHLiv4i16
8816 0U, // VSHLiv4i32
8817 0U, // VSHLiv8i16
8818 0U, // VSHLiv8i8
8819 0U, // VSHLsv16i8
8820 17920U, // VSHLsv1i64
8821 0U, // VSHLsv2i32
8822 17920U, // VSHLsv2i64
8823 0U, // VSHLsv4i16
8824 0U, // VSHLsv4i32
8825 0U, // VSHLsv8i16
8826 0U, // VSHLsv8i8
8827 0U, // VSHLuv16i8
8828 0U, // VSHLuv1i64
8829 0U, // VSHLuv2i32
8830 0U, // VSHLuv2i64
8831 0U, // VSHLuv4i16
8832 0U, // VSHLuv4i32
8833 0U, // VSHLuv8i16
8834 0U, // VSHLuv8i8
8835 17920U, // VSHRNv2i32
8836 0U, // VSHRNv4i16
8837 0U, // VSHRNv8i8
8838 0U, // VSHRsv16i8
8839 17920U, // VSHRsv1i64
8840 0U, // VSHRsv2i32
8841 17920U, // VSHRsv2i64
8842 0U, // VSHRsv4i16
8843 0U, // VSHRsv4i32
8844 0U, // VSHRsv8i16
8845 0U, // VSHRsv8i8
8846 0U, // VSHRuv16i8
8847 0U, // VSHRuv1i64
8848 0U, // VSHRuv2i32
8849 0U, // VSHRuv2i64
8850 0U, // VSHRuv4i16
8851 0U, // VSHRuv4i32
8852 0U, // VSHRuv8i16
8853 0U, // VSHRuv8i8
8854 0U, // VSHTOD
8855 72U, // VSHTOH
8856 0U, // VSHTOS
8857 0U, // VSITOD
8858 0U, // VSITOH
8859 0U, // VSITOS
8860 3671552U, // VSLIv16i8
8861 3671552U, // VSLIv1i64
8862 3671552U, // VSLIv2i32
8863 3671552U, // VSLIv2i64
8864 3671552U, // VSLIv4i16
8865 3671552U, // VSLIv4i32
8866 3671552U, // VSLIv8i16
8867 3671552U, // VSLIv8i8
8868 74U, // VSLTOD
8869 74U, // VSLTOH
8870 74U, // VSLTOS
8871 2U, // VSMMLA
8872 528U, // VSQRTD
8873 16384U, // VSQRTH
8874 16384U, // VSQRTS
8875 3671552U, // VSRAsv16i8
8876 16768U, // VSRAsv1i64
8877 3671552U, // VSRAsv2i32
8878 16768U, // VSRAsv2i64
8879 3671552U, // VSRAsv4i16
8880 3671552U, // VSRAsv4i32
8881 3671552U, // VSRAsv8i16
8882 3671552U, // VSRAsv8i8
8883 3671552U, // VSRAuv16i8
8884 3671552U, // VSRAuv1i64
8885 3671552U, // VSRAuv2i32
8886 3671552U, // VSRAuv2i64
8887 3671552U, // VSRAuv4i16
8888 3671552U, // VSRAuv4i32
8889 3671552U, // VSRAuv8i16
8890 3671552U, // VSRAuv8i8
8891 3671552U, // VSRIv16i8
8892 3671552U, // VSRIv1i64
8893 3671552U, // VSRIv2i32
8894 3671552U, // VSRIv2i64
8895 3671552U, // VSRIv4i16
8896 3671552U, // VSRIv4i32
8897 3671552U, // VSRIv8i16
8898 3671552U, // VSRIv8i8
8899 6694U, // VST1LNd16
8900 516201126U, // VST1LNd16_UPD
8901 6694U, // VST1LNd32
8902 516201126U, // VST1LNd32_UPD
8903 6694U, // VST1LNd8
8904 516201126U, // VST1LNd8_UPD
8905 0U, // VST1LNq16Pseudo
8906 0U, // VST1LNq16Pseudo_UPD
8907 0U, // VST1LNq32Pseudo
8908 0U, // VST1LNq32Pseudo_UPD
8909 0U, // VST1LNq8Pseudo
8910 0U, // VST1LNq8Pseudo_UPD
8911 0U, // VST1d16
8912 0U, // VST1d16Q
8913 0U, // VST1d16QPseudo
8914 0U, // VST1d16QPseudoWB_fixed
8915 0U, // VST1d16QPseudoWB_register
8916 0U, // VST1d16Qwb_fixed
8917 0U, // VST1d16Qwb_register
8918 0U, // VST1d16T
8919 0U, // VST1d16TPseudo
8920 0U, // VST1d16TPseudoWB_fixed
8921 0U, // VST1d16TPseudoWB_register
8922 0U, // VST1d16Twb_fixed
8923 0U, // VST1d16Twb_register
8924 0U, // VST1d16wb_fixed
8925 0U, // VST1d16wb_register
8926 0U, // VST1d32
8927 0U, // VST1d32Q
8928 0U, // VST1d32QPseudo
8929 0U, // VST1d32QPseudoWB_fixed
8930 0U, // VST1d32QPseudoWB_register
8931 0U, // VST1d32Qwb_fixed
8932 0U, // VST1d32Qwb_register
8933 0U, // VST1d32T
8934 0U, // VST1d32TPseudo
8935 0U, // VST1d32TPseudoWB_fixed
8936 0U, // VST1d32TPseudoWB_register
8937 0U, // VST1d32Twb_fixed
8938 0U, // VST1d32Twb_register
8939 0U, // VST1d32wb_fixed
8940 0U, // VST1d32wb_register
8941 0U, // VST1d64
8942 0U, // VST1d64Q
8943 0U, // VST1d64QPseudo
8944 0U, // VST1d64QPseudoWB_fixed
8945 0U, // VST1d64QPseudoWB_register
8946 0U, // VST1d64Qwb_fixed
8947 0U, // VST1d64Qwb_register
8948 0U, // VST1d64T
8949 0U, // VST1d64TPseudo
8950 0U, // VST1d64TPseudoWB_fixed
8951 0U, // VST1d64TPseudoWB_register
8952 0U, // VST1d64Twb_fixed
8953 0U, // VST1d64Twb_register
8954 0U, // VST1d64wb_fixed
8955 0U, // VST1d64wb_register
8956 0U, // VST1d8
8957 0U, // VST1d8Q
8958 0U, // VST1d8QPseudo
8959 0U, // VST1d8QPseudoWB_fixed
8960 0U, // VST1d8QPseudoWB_register
8961 0U, // VST1d8Qwb_fixed
8962 0U, // VST1d8Qwb_register
8963 0U, // VST1d8T
8964 0U, // VST1d8TPseudo
8965 0U, // VST1d8TPseudoWB_fixed
8966 0U, // VST1d8TPseudoWB_register
8967 0U, // VST1d8Twb_fixed
8968 0U, // VST1d8Twb_register
8969 0U, // VST1d8wb_fixed
8970 0U, // VST1d8wb_register
8971 0U, // VST1q16
8972 0U, // VST1q16HighQPseudo
8973 0U, // VST1q16HighQPseudo_UPD
8974 0U, // VST1q16HighTPseudo
8975 0U, // VST1q16HighTPseudo_UPD
8976 0U, // VST1q16LowQPseudo_UPD
8977 0U, // VST1q16LowTPseudo_UPD
8978 0U, // VST1q16wb_fixed
8979 0U, // VST1q16wb_register
8980 0U, // VST1q32
8981 0U, // VST1q32HighQPseudo
8982 0U, // VST1q32HighQPseudo_UPD
8983 0U, // VST1q32HighTPseudo
8984 0U, // VST1q32HighTPseudo_UPD
8985 0U, // VST1q32LowQPseudo_UPD
8986 0U, // VST1q32LowTPseudo_UPD
8987 0U, // VST1q32wb_fixed
8988 0U, // VST1q32wb_register
8989 0U, // VST1q64
8990 0U, // VST1q64HighQPseudo
8991 0U, // VST1q64HighQPseudo_UPD
8992 0U, // VST1q64HighTPseudo
8993 0U, // VST1q64HighTPseudo_UPD
8994 0U, // VST1q64LowQPseudo_UPD
8995 0U, // VST1q64LowTPseudo_UPD
8996 0U, // VST1q64wb_fixed
8997 0U, // VST1q64wb_register
8998 0U, // VST1q8
8999 0U, // VST1q8HighQPseudo
9000 0U, // VST1q8HighQPseudo_UPD
9001 0U, // VST1q8HighTPseudo
9002 0U, // VST1q8HighTPseudo_UPD
9003 0U, // VST1q8LowQPseudo_UPD
9004 0U, // VST1q8LowTPseudo_UPD
9005 0U, // VST1q8wb_fixed
9006 0U, // VST1q8wb_register
9007 440194470U, // VST2LNd16
9008 0U, // VST2LNd16Pseudo
9009 0U, // VST2LNd16Pseudo_UPD
9010 440718886U, // VST2LNd16_UPD
9011 440194470U, // VST2LNd32
9012 0U, // VST2LNd32Pseudo
9013 0U, // VST2LNd32Pseudo_UPD
9014 440718886U, // VST2LNd32_UPD
9015 440194470U, // VST2LNd8
9016 0U, // VST2LNd8Pseudo
9017 0U, // VST2LNd8Pseudo_UPD
9018 440718886U, // VST2LNd8_UPD
9019 440194470U, // VST2LNq16
9020 0U, // VST2LNq16Pseudo
9021 0U, // VST2LNq16Pseudo_UPD
9022 440718886U, // VST2LNq16_UPD
9023 440194470U, // VST2LNq32
9024 0U, // VST2LNq32Pseudo
9025 0U, // VST2LNq32Pseudo_UPD
9026 440718886U, // VST2LNq32_UPD
9027 0U, // VST2b16
9028 0U, // VST2b16wb_fixed
9029 0U, // VST2b16wb_register
9030 0U, // VST2b32
9031 0U, // VST2b32wb_fixed
9032 0U, // VST2b32wb_register
9033 0U, // VST2b8
9034 0U, // VST2b8wb_fixed
9035 0U, // VST2b8wb_register
9036 0U, // VST2d16
9037 0U, // VST2d16wb_fixed
9038 0U, // VST2d16wb_register
9039 0U, // VST2d32
9040 0U, // VST2d32wb_fixed
9041 0U, // VST2d32wb_register
9042 0U, // VST2d8
9043 0U, // VST2d8wb_fixed
9044 0U, // VST2d8wb_register
9045 0U, // VST2q16
9046 0U, // VST2q16Pseudo
9047 0U, // VST2q16PseudoWB_fixed
9048 0U, // VST2q16PseudoWB_register
9049 0U, // VST2q16wb_fixed
9050 0U, // VST2q16wb_register
9051 0U, // VST2q32
9052 0U, // VST2q32Pseudo
9053 0U, // VST2q32PseudoWB_fixed
9054 0U, // VST2q32PseudoWB_register
9055 0U, // VST2q32wb_fixed
9056 0U, // VST2q32wb_register
9057 0U, // VST2q8
9058 0U, // VST2q8Pseudo
9059 0U, // VST2q8PseudoWB_fixed
9060 0U, // VST2q8PseudoWB_register
9061 0U, // VST2q8wb_fixed
9062 0U, // VST2q8wb_register
9063 440195750U, // VST3LNd16
9064 0U, // VST3LNd16Pseudo
9065 0U, // VST3LNd16Pseudo_UPD
9066 6950U, // VST3LNd16_UPD
9067 440195750U, // VST3LNd32
9068 0U, // VST3LNd32Pseudo
9069 0U, // VST3LNd32Pseudo_UPD
9070 6950U, // VST3LNd32_UPD
9071 440195750U, // VST3LNd8
9072 0U, // VST3LNd8Pseudo
9073 0U, // VST3LNd8Pseudo_UPD
9074 6950U, // VST3LNd8_UPD
9075 440195750U, // VST3LNq16
9076 0U, // VST3LNq16Pseudo
9077 0U, // VST3LNq16Pseudo_UPD
9078 6950U, // VST3LNq16_UPD
9079 440195750U, // VST3LNq32
9080 0U, // VST3LNq32Pseudo
9081 0U, // VST3LNq32Pseudo_UPD
9082 6950U, // VST3LNq32_UPD
9083 403177856U, // VST3d16
9084 0U, // VST3d16Pseudo
9085 0U, // VST3d16Pseudo_UPD
9086 383872U, // VST3d16_UPD
9087 403177856U, // VST3d32
9088 0U, // VST3d32Pseudo
9089 0U, // VST3d32Pseudo_UPD
9090 383872U, // VST3d32_UPD
9091 403177856U, // VST3d8
9092 0U, // VST3d8Pseudo
9093 0U, // VST3d8Pseudo_UPD
9094 383872U, // VST3d8_UPD
9095 403177856U, // VST3q16
9096 0U, // VST3q16Pseudo_UPD
9097 383872U, // VST3q16_UPD
9098 0U, // VST3q16oddPseudo
9099 0U, // VST3q16oddPseudo_UPD
9100 403177856U, // VST3q32
9101 0U, // VST3q32Pseudo_UPD
9102 383872U, // VST3q32_UPD
9103 0U, // VST3q32oddPseudo
9104 0U, // VST3q32oddPseudo_UPD
9105 403177856U, // VST3q8
9106 0U, // VST3q8Pseudo_UPD
9107 383872U, // VST3q8_UPD
9108 0U, // VST3q8oddPseudo
9109 0U, // VST3q8oddPseudo_UPD
9110 440194598U, // VST4LNd16
9111 0U, // VST4LNd16Pseudo
9112 0U, // VST4LNd16Pseudo_UPD
9113 399014U, // VST4LNd16_UPD
9114 440194598U, // VST4LNd32
9115 0U, // VST4LNd32Pseudo
9116 0U, // VST4LNd32Pseudo_UPD
9117 399014U, // VST4LNd32_UPD
9118 440194598U, // VST4LNd8
9119 0U, // VST4LNd8Pseudo
9120 0U, // VST4LNd8Pseudo_UPD
9121 399014U, // VST4LNd8_UPD
9122 440194598U, // VST4LNq16
9123 0U, // VST4LNq16Pseudo
9124 0U, // VST4LNq16Pseudo_UPD
9125 399014U, // VST4LNq16_UPD
9126 440194598U, // VST4LNq32
9127 0U, // VST4LNq32Pseudo
9128 0U, // VST4LNq32Pseudo_UPD
9129 399014U, // VST4LNq32_UPD
9130 34079104U, // VST4d16
9131 0U, // VST4d16Pseudo
9132 0U, // VST4d16Pseudo_UPD
9133 15735680U, // VST4d16_UPD
9134 34079104U, // VST4d32
9135 0U, // VST4d32Pseudo
9136 0U, // VST4d32Pseudo_UPD
9137 15735680U, // VST4d32_UPD
9138 34079104U, // VST4d8
9139 0U, // VST4d8Pseudo
9140 0U, // VST4d8Pseudo_UPD
9141 15735680U, // VST4d8_UPD
9142 34079104U, // VST4q16
9143 0U, // VST4q16Pseudo_UPD
9144 15735680U, // VST4q16_UPD
9145 0U, // VST4q16oddPseudo
9146 0U, // VST4q16oddPseudo_UPD
9147 34079104U, // VST4q32
9148 0U, // VST4q32Pseudo_UPD
9149 15735680U, // VST4q32_UPD
9150 0U, // VST4q32oddPseudo
9151 0U, // VST4q32oddPseudo_UPD
9152 34079104U, // VST4q8
9153 0U, // VST4q8Pseudo_UPD
9154 15735680U, // VST4q8_UPD
9155 0U, // VST4q8oddPseudo
9156 0U, // VST4q8oddPseudo_UPD
9157 532U, // VSTMDDB_UPD
9158 18560U, // VSTMDIA
9159 532U, // VSTMDIA_UPD
9160 0U, // VSTMQIA
9161 532U, // VSTMSDB_UPD
9162 18560U, // VSTMSIA
9163 532U, // VSTMSIA_UPD
9164 6400U, // VSTRD
9165 6528U, // VSTRH
9166 6400U, // VSTRS
9167 0U, // VSTR_FPCXTNS_off
9168 42U, // VSTR_FPCXTNS_post
9169 0U, // VSTR_FPCXTNS_pre
9170 0U, // VSTR_FPCXTS_off
9171 42U, // VSTR_FPCXTS_post
9172 0U, // VSTR_FPCXTS_pre
9173 0U, // VSTR_FPSCR_NZCVQC_off
9174 44U, // VSTR_FPSCR_NZCVQC_post
9175 0U, // VSTR_FPSCR_NZCVQC_pre
9176 0U, // VSTR_FPSCR_off
9177 42U, // VSTR_FPSCR_post
9178 0U, // VSTR_FPSCR_pre
9179 0U, // VSTR_P0_off
9180 44U, // VSTR_P0_post
9181 0U, // VSTR_P0_pre
9182 0U, // VSTR_VPR_off
9183 42U, // VSTR_VPR_post
9184 0U, // VSTR_VPR_pre
9185 2720528U, // VSUBD
9186 0U, // VSUBH
9187 17920U, // VSUBHNv2i32
9188 0U, // VSUBHNv4i16
9189 0U, // VSUBHNv8i8
9190 0U, // VSUBLsv2i64
9191 0U, // VSUBLsv4i32
9192 0U, // VSUBLsv8i16
9193 0U, // VSUBLuv2i64
9194 0U, // VSUBLuv4i32
9195 0U, // VSUBLuv8i16
9196 0U, // VSUBS
9197 0U, // VSUBWsv2i64
9198 0U, // VSUBWsv4i32
9199 0U, // VSUBWsv8i16
9200 0U, // VSUBWuv2i64
9201 0U, // VSUBWuv4i32
9202 0U, // VSUBWuv8i16
9203 0U, // VSUBfd
9204 0U, // VSUBfq
9205 0U, // VSUBhd
9206 0U, // VSUBhq
9207 0U, // VSUBv16i8
9208 17920U, // VSUBv1i64
9209 0U, // VSUBv2i32
9210 17920U, // VSUBv2i64
9211 0U, // VSUBv4i16
9212 0U, // VSUBv4i32
9213 0U, // VSUBv8i16
9214 0U, // VSUBv8i8
9215 520U, // VSUDOTDI
9216 520U, // VSUDOTQI
9217 16384U, // VSWPd
9218 16384U, // VSWPq
9219 7168U, // VTBL1
9220 7296U, // VTBL2
9221 7424U, // VTBL3
9222 0U, // VTBL3Pseudo
9223 7552U, // VTBL4
9224 0U, // VTBL4Pseudo
9225 7680U, // VTBX1
9226 7808U, // VTBX2
9227 7936U, // VTBX3
9228 0U, // VTBX3Pseudo
9229 8064U, // VTBX4
9230 0U, // VTBX4Pseudo
9231 0U, // VTOSHD
9232 72U, // VTOSHH
9233 0U, // VTOSHS
9234 0U, // VTOSIRD
9235 0U, // VTOSIRH
9236 0U, // VTOSIRS
9237 0U, // VTOSIZD
9238 0U, // VTOSIZH
9239 0U, // VTOSIZS
9240 74U, // VTOSLD
9241 74U, // VTOSLH
9242 74U, // VTOSLS
9243 0U, // VTOUHD
9244 72U, // VTOUHH
9245 0U, // VTOUHS
9246 0U, // VTOUIRD
9247 0U, // VTOUIRH
9248 0U, // VTOUIRS
9249 0U, // VTOUIZD
9250 0U, // VTOUIZH
9251 0U, // VTOUIZS
9252 74U, // VTOULD
9253 74U, // VTOULH
9254 74U, // VTOULS
9255 16384U, // VTRNd16
9256 16384U, // VTRNd32
9257 16384U, // VTRNd8
9258 16384U, // VTRNq16
9259 16384U, // VTRNq32
9260 16384U, // VTRNq8
9261 0U, // VTSTv16i8
9262 0U, // VTSTv2i32
9263 0U, // VTSTv4i16
9264 0U, // VTSTv4i32
9265 0U, // VTSTv8i16
9266 0U, // VTSTv8i8
9267 2U, // VUDOTD
9268 520U, // VUDOTDI
9269 2U, // VUDOTQ
9270 520U, // VUDOTQI
9271 0U, // VUHTOD
9272 72U, // VUHTOH
9273 0U, // VUHTOS
9274 0U, // VUITOD
9275 0U, // VUITOH
9276 0U, // VUITOS
9277 74U, // VULTOD
9278 74U, // VULTOH
9279 74U, // VULTOS
9280 2U, // VUMMLA
9281 2U, // VUSDOTD
9282 520U, // VUSDOTDI
9283 2U, // VUSDOTQ
9284 520U, // VUSDOTQI
9285 2U, // VUSMMLA
9286 16384U, // VUZPd16
9287 16384U, // VUZPd8
9288 16384U, // VUZPq16
9289 16384U, // VUZPq32
9290 16384U, // VUZPq8
9291 16384U, // VZIPd16
9292 16384U, // VZIPd8
9293 16384U, // VZIPq16
9294 16384U, // VZIPq32
9295 16384U, // VZIPq8
9296 411776U, // sysLDMDA
9297 8212U, // sysLDMDA_UPD
9298 411776U, // sysLDMDB
9299 8212U, // sysLDMDB_UPD
9300 411776U, // sysLDMIA
9301 8212U, // sysLDMIA_UPD
9302 411776U, // sysLDMIB
9303 8212U, // sysLDMIB_UPD
9304 411776U, // sysSTMDA
9305 8212U, // sysSTMDA_UPD
9306 411776U, // sysSTMDB
9307 8212U, // sysSTMDB_UPD
9308 411776U, // sysSTMIA
9309 8212U, // sysSTMIA_UPD
9310 411776U, // sysSTMIB
9311 8212U, // sysSTMIB_UPD
9312 0U, // t2ADCri
9313 0U, // t2ADCrr
9314 16252928U, // t2ADCrs
9315 0U, // t2ADDri
9316 0U, // t2ADDri12
9317 0U, // t2ADDrr
9318 16252928U, // t2ADDrs
9319 0U, // t2ADDspImm
9320 0U, // t2ADDspImm12
9321 1280U, // t2ADR
9322 0U, // t2ANDri
9323 0U, // t2ANDrr
9324 16252928U, // t2ANDrs
9325 16777216U, // t2ASRri
9326 0U, // t2ASRrr
9327 425984U, // t2ASRs1
9328 0U, // t2AUT
9329 524672U, // t2AUTG
9330 2U, // t2B
9331 1408U, // t2BFC
9332 2098688U, // t2BFI
9333 8320U, // t2BFLi
9334 16384U, // t2BFLr
9335 8320U, // t2BFi
9336 17306624U, // t2BFic
9337 16384U, // t2BFr
9338 0U, // t2BICri
9339 0U, // t2BICrr
9340 16252928U, // t2BICrs
9341 0U, // t2BTI
9342 524672U, // t2BXAUT
9343 2U, // t2BXJ
9344 2U, // t2Bcc
9345 82704U, // t2CDP
9346 82704U, // t2CDP2
9347 0U, // t2CLREX
9348 0U, // t2CLRM
9349 16384U, // t2CLZ
9350 16384U, // t2CMNri
9351 16384U, // t2CMNzrr
9352 1024U, // t2CMNzrs
9353 16384U, // t2CMPri
9354 16384U, // t2CMPrr
9355 1024U, // t2CMPrs
9356 0U, // t2CPS1p
9357 2U, // t2CPS2p
9358 17920U, // t2CPS3p
9359 17920U, // t2CRC32B
9360 17920U, // t2CRC32CB
9361 17920U, // t2CRC32CH
9362 17920U, // t2CRC32CW
9363 17920U, // t2CRC32H
9364 17920U, // t2CRC32W
9365 17303040U, // t2CSEL
9366 17303040U, // t2CSINC
9367 17303040U, // t2CSINV
9368 17303040U, // t2CSNEG
9369 2U, // t2DBG
9370 0U, // t2DCPS1
9371 0U, // t2DCPS2
9372 0U, // t2DCPS3
9373 2U, // t2DLS
9374 0U, // t2DMB
9375 0U, // t2DSB
9376 0U, // t2EORri
9377 0U, // t2EORrr
9378 16252928U, // t2EORrs
9379 2U, // t2HINT
9380 0U, // t2HVC
9381 0U, // t2ISB
9382 0U, // t2IT
9383 0U, // t2Int_eh_sjlj_setjmp
9384 0U, // t2Int_eh_sjlj_setjmp_nofp
9385 128U, // t2LDA
9386 128U, // t2LDAB
9387 128U, // t2LDAEX
9388 128U, // t2LDAEXB
9389 11010048U, // t2LDAEXD
9390 128U, // t2LDAEXH
9391 128U, // t2LDAH
9392 2582U, // t2LDC2L_OFFSET
9393 4721302U, // t2LDC2L_OPTION
9394 5245590U, // t2LDC2L_POST
9395 2838U, // t2LDC2L_PRE
9396 2582U, // t2LDC2_OFFSET
9397 4721302U, // t2LDC2_OPTION
9398 5245590U, // t2LDC2_POST
9399 2838U, // t2LDC2_PRE
9400 2582U, // t2LDCL_OFFSET
9401 4721302U, // t2LDCL_OPTION
9402 5245590U, // t2LDCL_POST
9403 2838U, // t2LDCL_PRE
9404 2582U, // t2LDC_OFFSET
9405 4721302U, // t2LDC_OPTION
9406 5245590U, // t2LDC_POST
9407 2838U, // t2LDC_PRE
9408 18560U, // t2LDMDB
9409 532U, // t2LDMDB_UPD
9410 18560U, // t2LDMIA
9411 532U, // t2LDMIA_UPD
9412 4096U, // t2LDRBT
9413 133760U, // t2LDRB_POST
9414 4480U, // t2LDRB_PRE
9415 3200U, // t2LDRBi12
9416 4096U, // t2LDRBi8
9417 8448U, // t2LDRBpci
9418 8576U, // t2LDRBs
9419 543686656U, // t2LDRD_POST
9420 17825792U, // t2LDRD_PRE
9421 18350080U, // t2LDRDi8
9422 8704U, // t2LDREX
9423 128U, // t2LDREXB
9424 11010048U, // t2LDREXD
9425 128U, // t2LDREXH
9426 4096U, // t2LDRHT
9427 133760U, // t2LDRH_POST
9428 4480U, // t2LDRH_PRE
9429 3200U, // t2LDRHi12
9430 4096U, // t2LDRHi8
9431 8448U, // t2LDRHpci
9432 8576U, // t2LDRHs
9433 4096U, // t2LDRSBT
9434 133760U, // t2LDRSB_POST
9435 4480U, // t2LDRSB_PRE
9436 3200U, // t2LDRSBi12
9437 4096U, // t2LDRSBi8
9438 8448U, // t2LDRSBpci
9439 8576U, // t2LDRSBs
9440 4096U, // t2LDRSHT
9441 133760U, // t2LDRSH_POST
9442 4480U, // t2LDRSH_PRE
9443 3200U, // t2LDRSHi12
9444 4096U, // t2LDRSHi8
9445 8448U, // t2LDRSHpci
9446 8576U, // t2LDRSHs
9447 4096U, // t2LDRT
9448 133760U, // t2LDR_POST
9449 4480U, // t2LDR_PRE
9450 3200U, // t2LDRi12
9451 4096U, // t2LDRi8
9452 8448U, // t2LDRpci
9453 8576U, // t2LDRs
9454 0U, // t2LE
9455 0U, // t2LEUpdate
9456 0U, // t2LSLri
9457 0U, // t2LSLrr
9458 16777216U, // t2LSRri
9459 0U, // t2LSRrr
9460 425984U, // t2LSRs1
9461 103908112U, // t2MCR
9462 103908112U, // t2MCR2
9463 137462544U, // t2MCRR
9464 137462544U, // t2MCRR2
9465 33554432U, // t2MLA
9466 33554432U, // t2MLS
9467 17920U, // t2MOVTi16
9468 16384U, // t2MOVi
9469 16384U, // t2MOVi16
9470 16384U, // t2MOVr
9471 115480U, // t2MRC
9472 115480U, // t2MRC2
9473 0U, // t2MRRC
9474 0U, // t2MRRC2
9475 26U, // t2MRS_AR
9476 8832U, // t2MRS_M
9477 3840U, // t2MRSbanked
9478 28U, // t2MRSsys_AR
9479 528U, // t2MSR_AR
9480 528U, // t2MSR_M
9481 0U, // t2MSRbanked
9482 0U, // t2MUL
9483 16384U, // t2MVNi
9484 16384U, // t2MVNr
9485 1024U, // t2MVNs
9486 0U, // t2ORNri
9487 0U, // t2ORNrr
9488 16252928U, // t2ORNrs
9489 0U, // t2ORRri
9490 0U, // t2ORRrr
9491 16252928U, // t2ORRrs
9492 0U, // t2PAC
9493 0U, // t2PACBTI
9494 524672U, // t2PACG
9495 201326592U, // t2PKHBT
9496 234881024U, // t2PKHTB
9497 0U, // t2PLDWi12
9498 1U, // t2PLDWi8
9499 1U, // t2PLDWs
9500 0U, // t2PLDi12
9501 1U, // t2PLDi8
9502 1U, // t2PLDpci
9503 1U, // t2PLDs
9504 0U, // t2PLIi12
9505 1U, // t2PLIi8
9506 1U, // t2PLIpci
9507 1U, // t2PLIs
9508 0U, // t2QADD
9509 0U, // t2QADD16
9510 0U, // t2QADD8
9511 0U, // t2QASX
9512 0U, // t2QDADD
9513 0U, // t2QDSUB
9514 0U, // t2QSAX
9515 0U, // t2QSUB
9516 0U, // t2QSUB16
9517 0U, // t2QSUB8
9518 16384U, // t2RBIT
9519 16384U, // t2REV
9520 16384U, // t2REV16
9521 16384U, // t2REVSH
9522 2U, // t2RFEDB
9523 4U, // t2RFEDBW
9524 2U, // t2RFEIA
9525 4U, // t2RFEIAW
9526 0U, // t2RORri
9527 0U, // t2RORrr
9528 16384U, // t2RRX
9529 0U, // t2RSBri
9530 0U, // t2RSBrr
9531 16252928U, // t2RSBrs
9532 0U, // t2SADD16
9533 0U, // t2SADD8
9534 0U, // t2SASX
9535 0U, // t2SB
9536 0U, // t2SBCri
9537 0U, // t2SBCrr
9538 16252928U, // t2SBCrs
9539 33554432U, // t2SBFX
9540 0U, // t2SDIV
9541 0U, // t2SEL
9542 0U, // t2SETPAN
9543 0U, // t2SG
9544 0U, // t2SHADD16
9545 0U, // t2SHADD8
9546 0U, // t2SHASX
9547 0U, // t2SHSAX
9548 0U, // t2SHSUB16
9549 0U, // t2SHSUB8
9550 2U, // t2SMC
9551 33554432U, // t2SMLABB
9552 33554432U, // t2SMLABT
9553 33554432U, // t2SMLAD
9554 33554432U, // t2SMLADX
9555 33554432U, // t2SMLAL
9556 33554432U, // t2SMLALBB
9557 33554432U, // t2SMLALBT
9558 33554432U, // t2SMLALD
9559 33554432U, // t2SMLALDX
9560 33554432U, // t2SMLALTB
9561 33554432U, // t2SMLALTT
9562 33554432U, // t2SMLATB
9563 33554432U, // t2SMLATT
9564 33554432U, // t2SMLAWB
9565 33554432U, // t2SMLAWT
9566 33554432U, // t2SMLSD
9567 33554432U, // t2SMLSDX
9568 33554432U, // t2SMLSLD
9569 33554432U, // t2SMLSLDX
9570 33554432U, // t2SMMLA
9571 33554432U, // t2SMMLAR
9572 33554432U, // t2SMMLS
9573 33554432U, // t2SMMLSR
9574 0U, // t2SMMUL
9575 0U, // t2SMMULR
9576 0U, // t2SMUAD
9577 0U, // t2SMUADX
9578 0U, // t2SMULBB
9579 0U, // t2SMULBT
9580 33554432U, // t2SMULL
9581 0U, // t2SMULTB
9582 0U, // t2SMULTT
9583 0U, // t2SMULWB
9584 0U, // t2SMULWT
9585 0U, // t2SMUSD
9586 0U, // t2SMUSDX
9587 0U, // t2SRSDB
9588 0U, // t2SRSDB_UPD
9589 0U, // t2SRSIA
9590 0U, // t2SRSIA_UPD
9591 218240U, // t2SSAT
9592 21632U, // t2SSAT16
9593 0U, // t2SSAX
9594 0U, // t2SSUB16
9595 0U, // t2SSUB8
9596 2582U, // t2STC2L_OFFSET
9597 4721302U, // t2STC2L_OPTION
9598 5245590U, // t2STC2L_POST
9599 2838U, // t2STC2L_PRE
9600 2582U, // t2STC2_OFFSET
9601 4721302U, // t2STC2_OPTION
9602 5245590U, // t2STC2_POST
9603 2838U, // t2STC2_PRE
9604 2582U, // t2STCL_OFFSET
9605 4721302U, // t2STCL_OPTION
9606 5245590U, // t2STCL_POST
9607 2838U, // t2STCL_PRE
9608 2582U, // t2STC_OFFSET
9609 4721302U, // t2STC_OPTION
9610 5245590U, // t2STC_POST
9611 2838U, // t2STC_PRE
9612 128U, // t2STL
9613 128U, // t2STLB
9614 11010048U, // t2STLEX
9615 11010048U, // t2STLEXB
9616 33554432U, // t2STLEXD
9617 11010048U, // t2STLEXH
9618 128U, // t2STLH
9619 18560U, // t2STMDB
9620 532U, // t2STMDB_UPD
9621 18560U, // t2STMIA
9622 532U, // t2STMIA_UPD
9623 4096U, // t2STRBT
9624 133760U, // t2STRB_POST
9625 4480U, // t2STRB_PRE
9626 3200U, // t2STRBi12
9627 4096U, // t2STRBi8
9628 8576U, // t2STRBs
9629 543688192U, // t2STRD_POST
9630 17827328U, // t2STRD_PRE
9631 18350080U, // t2STRDi8
9632 18874368U, // t2STREX
9633 11010048U, // t2STREXB
9634 33554432U, // t2STREXD
9635 11010048U, // t2STREXH
9636 4096U, // t2STRHT
9637 133760U, // t2STRH_POST
9638 4480U, // t2STRH_PRE
9639 3200U, // t2STRHi12
9640 4096U, // t2STRHi8
9641 8576U, // t2STRHs
9642 4096U, // t2STRT
9643 133760U, // t2STR_POST
9644 4480U, // t2STR_PRE
9645 3200U, // t2STRi12
9646 4096U, // t2STRi8
9647 8576U, // t2STRs
9648 0U, // t2SUBS_PC_LR
9649 0U, // t2SUBri
9650 0U, // t2SUBri12
9651 0U, // t2SUBrr
9652 16252928U, // t2SUBrs
9653 0U, // t2SUBspImm
9654 0U, // t2SUBspImm12
9655 268435456U, // t2SXTAB
9656 268435456U, // t2SXTAB16
9657 268435456U, // t2SXTAH
9658 229376U, // t2SXTB
9659 229376U, // t2SXTB16
9660 229376U, // t2SXTH
9661 1U, // t2TBB
9662 1U, // t2TBH
9663 16384U, // t2TEQri
9664 16384U, // t2TEQrr
9665 1024U, // t2TEQrs
9666 1U, // t2TSB
9667 16384U, // t2TSTri
9668 16384U, // t2TSTrr
9669 1024U, // t2TSTrs
9670 16384U, // t2TT
9671 16384U, // t2TTA
9672 16384U, // t2TTAT
9673 16384U, // t2TTT
9674 0U, // t2UADD16
9675 0U, // t2UADD8
9676 0U, // t2UASX
9677 33554432U, // t2UBFX
9678 0U, // t2UDF
9679 0U, // t2UDIV
9680 0U, // t2UHADD16
9681 0U, // t2UHADD8
9682 0U, // t2UHASX
9683 0U, // t2UHSAX
9684 0U, // t2UHSUB16
9685 0U, // t2UHSUB8
9686 33554432U, // t2UMAAL
9687 33554432U, // t2UMLAL
9688 33554432U, // t2UMULL
9689 0U, // t2UQADD16
9690 0U, // t2UQADD8
9691 0U, // t2UQASX
9692 0U, // t2UQSAX
9693 0U, // t2UQSUB16
9694 0U, // t2UQSUB8
9695 0U, // t2USAD8
9696 33554432U, // t2USADA8
9697 301989888U, // t2USAT
9698 0U, // t2USAT16
9699 0U, // t2USAX
9700 0U, // t2USUB16
9701 0U, // t2USUB8
9702 268435456U, // t2UXTAB
9703 268435456U, // t2UXTAB16
9704 268435456U, // t2UXTAH
9705 229376U, // t2UXTB
9706 229376U, // t2UXTB16
9707 229376U, // t2UXTH
9708 21504U, // t2WLS
9709 2U, // tADC
9710 17920U, // tADDhirr
9711 16768U, // tADDi3
9712 2U, // tADDi8
9713 0U, // tADDrSP
9714 19398656U, // tADDrSPi
9715 16768U, // tADDrr
9716 8960U, // tADDspi
9717 17920U, // tADDspr
9718 9088U, // tADR
9719 2U, // tAND
9720 9216U, // tASRri
9721 2U, // tASRrr
9722 2U, // tB
9723 2U, // tBIC
9724 0U, // tBKPT
9725 1U, // tBL
9726 2U, // tBLXNSr
9727 1U, // tBLXi
9728 2U, // tBLXr
9729 2U, // tBX
9730 2U, // tBXNS
9731 2U, // tBcc
9732 2U, // tCBNZ
9733 2U, // tCBZ
9734 16384U, // tCMNz
9735 16384U, // tCMPhir
9736 16384U, // tCMPi8
9737 16384U, // tCMPr
9738 2U, // tCPS
9739 2U, // tEOR
9740 2U, // tHINT
9741 0U, // tHLT
9742 0U, // tInt_WIN_eh_sjlj_longjmp
9743 0U, // tInt_eh_sjlj_longjmp
9744 0U, // tInt_eh_sjlj_setjmp
9745 18560U, // tLDMIA
9746 9344U, // tLDRBi
9747 9472U, // tLDRBr
9748 9600U, // tLDRHi
9749 9472U, // tLDRHr
9750 9472U, // tLDRSB
9751 9472U, // tLDRSH
9752 9728U, // tLDRi
9753 8448U, // tLDRpci
9754 9472U, // tLDRr
9755 9856U, // tLDRspi
9756 16768U, // tLSLri
9757 2U, // tLSLrr
9758 9216U, // tLSRri
9759 2U, // tLSRrr
9760 2U, // tMOVSr
9761 0U, // tMOVi8
9762 16384U, // tMOVr
9763 16768U, // tMUL
9764 0U, // tMVN
9765 2U, // tORR
9766 0U, // tPICADD
9767 0U, // tPOP
9768 0U, // tPUSH
9769 16384U, // tREV
9770 16384U, // tREV16
9771 16384U, // tREVSH
9772 2U, // tROR
9773 0U, // tRSB
9774 2U, // tSBC
9775 0U, // tSETEND
9776 532U, // tSTMIA_UPD
9777 9344U, // tSTRBi
9778 9472U, // tSTRBr
9779 9600U, // tSTRHi
9780 9472U, // tSTRHr
9781 9728U, // tSTRi
9782 9472U, // tSTRr
9783 9856U, // tSTRspi
9784 16768U, // tSUBi3
9785 2U, // tSUBi8
9786 16768U, // tSUBrr
9787 8960U, // tSUBspi
9788 2U, // tSVC
9789 16384U, // tSXTB
9790 16384U, // tSXTH
9791 0U, // tTRAP
9792 16384U, // tTST
9793 0U, // tUDF
9794 16384U, // tUXTB
9795 16384U, // tUXTH
9796 0U, // t__brkdiv0
9797 };
9798
9799 // Emit the opcode for the instruction.
9800 uint64_t Bits = 0;
9801 Bits |= (uint64_t)OpInfo0[MI.getOpcode()] << 0;
9802 Bits |= (uint64_t)OpInfo1[MI.getOpcode()] << 32;
9803 if (Bits == 0)
9804 return {nullptr, Bits};
9805 return {AsmStrs+(Bits & 8191)-1, Bits};
9806
9807}
9808/// printInstruction - This method is automatically generated by tablegen
9809/// from the instruction set description.
9810LLVM_NO_PROFILE_INSTRUMENT_FUNCTION
9811void ARMInstPrinter::printInstruction(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &O) {
9812 O << "\t";
9813
9814 auto MnemonicInfo = getMnemonic(MI: *MI);
9815
9816 O << MnemonicInfo.first;
9817
9818 uint64_t Bits = MnemonicInfo.second;
9819 assert(Bits != 0 && "Cannot print this instruction.");
9820
9821 // Fragment 0 encoded into 6 bits for 43 unique commands.
9822 switch ((Bits >> 13) & 63) {
9823 default: llvm_unreachable("Invalid command number.");
9824 case 0:
9825 // DBG_VALUE, DBG_VALUE_LIST, DBG_INSTR_REF, DBG_PHI, DBG_LABEL, BUNDLE, ...
9826 return;
9827 break;
9828 case 1:
9829 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCri, ADCrr, ADDri, A...
9830 printSBitModifierOperand(MI, OpNum: 5, STI, O);
9831 printPredicateOperand(MI, OpNum: 3, STI, O);
9832 break;
9833 case 2:
9834 // ITasm, t2IT
9835 printThumbITMask(MI, OpNum: 1, STI, O);
9836 break;
9837 case 3:
9838 // LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRB...
9839 printPredicateOperand(MI, OpNum: 2, STI, O);
9840 break;
9841 case 4:
9842 // RRXi, MOVi, MOVr, MOVr_TC, MVNi, MVNr, t2MOVi, t2MOVr, t2MVNi, t2MVNr,...
9843 printSBitModifierOperand(MI, OpNum: 4, STI, O);
9844 printPredicateOperand(MI, OpNum: 2, STI, O);
9845 break;
9846 case 5:
9847 // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
9848 printPredicateOperand(MI, OpNum: 4, STI, O);
9849 break;
9850 case 6:
9851 // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
9852 printPredicateOperand(MI, OpNum: 5, STI, O);
9853 break;
9854 case 7:
9855 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
9856 printPredicateOperand(MI, OpNum: 3, STI, O);
9857 break;
9858 case 8:
9859 // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, MLA, MOVsr, MVNsr, ORRrsi, RSB...
9860 printSBitModifierOperand(MI, OpNum: 6, STI, O);
9861 printPredicateOperand(MI, OpNum: 4, STI, O);
9862 break;
9863 case 9:
9864 // ADCrsr, ADDrsr, ANDrsr, BICrsr, EORrsr, ORRrsr, RSBrsr, RSCrsr, SBCrsr...
9865 printSBitModifierOperand(MI, OpNum: 7, STI, O);
9866 printPredicateOperand(MI, OpNum: 5, STI, O);
9867 O << "\t";
9868 printOperand(MI, OpNo: 0, STI, O);
9869 O << ", ";
9870 printOperand(MI, OpNo: 1, STI, O);
9871 O << ", ";
9872 printSORegRegOperand(MI, OpNum: 2, STI, O);
9873 return;
9874 break;
9875 case 10:
9876 // AESD, AESE, AESIMC, AESMC, BKPT, BLX, BX, CPS1p, CRC32B, CRC32CB, CRC3...
9877 printOperand(MI, OpNo: 0, STI, O);
9878 break;
9879 case 11:
9880 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MV...
9881 printOperand(MI, OpNo: 1, STI, O);
9882 O << ", ";
9883 break;
9884 case 12:
9885 // BL, BLXi, t2BFic, t2LE
9886 printOperand(MI, Address, OpNum: 0, STI, O);
9887 break;
9888 case 13:
9889 // BLX_pred, BL_pred, BXJ, BX_pred, Bcc, DBG, FLDMXIA, FSTMXIA, HINT, LDM...
9890 printPredicateOperand(MI, OpNum: 1, STI, O);
9891 break;
9892 case 14:
9893 // BX_RET, ERET, FMSTAT, MOVPCLR, MVE_LCTP, VSCCLRMD, VSCCLRMS, t2AUTG, t...
9894 printPredicateOperand(MI, OpNum: 0, STI, O);
9895 break;
9896 case 15:
9897 // CDE_CX1, CDE_CX1D, CDE_CX2, CDE_CX2D, CDE_CX3, CDE_CX3D, CDE_VCX1A_fpd...
9898 printPImmediate(MI, OpNum: 1, STI, O);
9899 O << ", ";
9900 break;
9901 case 16:
9902 // CDE_CX3A, CDE_CX3DA, CDP, LDRD_POST, LDRD_PRE, MCR, MRC, MVE_SQRSHRL, ...
9903 printPredicateOperand(MI, OpNum: 6, STI, O);
9904 break;
9905 case 17:
9906 // CDE_VCX1A_vec, CDE_VCX2_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, ...
9907 printVPTPredicateOperand(MI, OpNum: 4, STI, O);
9908 break;
9909 case 18:
9910 // CDE_VCX1_vec, MVE_VABDf16, MVE_VABDf32, MVE_VABDs16, MVE_VABDs32, MVE_...
9911 printVPTPredicateOperand(MI, OpNum: 3, STI, O);
9912 break;
9913 case 19:
9914 // CDE_VCX2A_vec, CDE_VCX3_vec, MVE_VADC, MVE_VADDLVs32acc, MVE_VADDLVu32...
9915 printVPTPredicateOperand(MI, OpNum: 5, STI, O);
9916 break;
9917 case 20:
9918 // CDE_VCX3A_vec, MVE_VMLALDAVas16, MVE_VMLALDAVas32, MVE_VMLALDAVau16, M...
9919 printVPTPredicateOperand(MI, OpNum: 6, STI, O);
9920 break;
9921 case 21:
9922 // CDP2, LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, ...
9923 printPImmediate(MI, OpNum: 0, STI, O);
9924 O << ", ";
9925 break;
9926 case 22:
9927 // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
9928 printCPSIMod(MI, OpNum: 0, STI, O);
9929 break;
9930 case 23:
9931 // DMB, DSB
9932 printMemBOption(MI, OpNum: 0, STI, O);
9933 return;
9934 break;
9935 case 24:
9936 // ISB
9937 printInstSyncBOption(MI, OpNum: 0, STI, O);
9938 return;
9939 break;
9940 case 25:
9941 // MRRC2
9942 printPImmediate(MI, OpNum: 2, STI, O);
9943 O << ", ";
9944 printOperand(MI, OpNo: 3, STI, O);
9945 O << ", ";
9946 printOperand(MI, OpNo: 0, STI, O);
9947 O << ", ";
9948 printOperand(MI, OpNo: 1, STI, O);
9949 O << ", ";
9950 printCImmediate(MI, OpNum: 4, STI, O);
9951 return;
9952 break;
9953 case 26:
9954 // MVE_VABSf16, MVE_VABSf32, MVE_VABSs16, MVE_VABSs32, MVE_VABSs8, MVE_VA...
9955 printVPTPredicateOperand(MI, OpNum: 2, STI, O);
9956 break;
9957 case 27:
9958 // MVE_VLD20_16, MVE_VLD20_16_wb, MVE_VLD20_32, MVE_VLD20_32_wb, MVE_VLD2...
9959 printMVEVectorList<2>(MI, OpNum: 0, STI, O);
9960 O << ", ";
9961 break;
9962 case 28:
9963 // MVE_VLD40_16, MVE_VLD40_16_wb, MVE_VLD40_32, MVE_VLD40_32_wb, MVE_VLD4...
9964 printMVEVectorList<4>(MI, OpNum: 0, STI, O);
9965 O << ", ";
9966 break;
9967 case 29:
9968 // MVE_VPST, MVE_VPTv16i8, MVE_VPTv16i8r, MVE_VPTv16s8, MVE_VPTv16s8r, MV...
9969 printVPTMask(MI, OpNum: 0, STI, O);
9970 break;
9971 case 30:
9972 // MVE_VST20_16_wb, MVE_VST20_32_wb, MVE_VST20_8_wb, MVE_VST21_16_wb, MVE...
9973 printMVEVectorList<2>(MI, OpNum: 1, STI, O);
9974 O << ", ";
9975 printAddrMode7Operand(MI, OpNum: 2, STI, O);
9976 O << '!';
9977 return;
9978 break;
9979 case 31:
9980 // MVE_VST40_16_wb, MVE_VST40_32_wb, MVE_VST40_8_wb, MVE_VST41_16_wb, MVE...
9981 printMVEVectorList<4>(MI, OpNum: 1, STI, O);
9982 O << ", ";
9983 printAddrMode7Operand(MI, OpNum: 2, STI, O);
9984 O << '!';
9985 return;
9986 break;
9987 case 32:
9988 // PLDWi12, PLDi12, PLIi12
9989 printAddrModeImm12Operand<false>(MI, OpNum: 0, STI, O);
9990 return;
9991 break;
9992 case 33:
9993 // PLDWrs, PLDrs, PLIrs
9994 printAddrMode2Operand(MI, OpNum: 0, STI, O);
9995 return;
9996 break;
9997 case 34:
9998 // SETEND, tSETEND
9999 printSetendOperand(MI, OpNum: 0, STI, O);
10000 return;
10001 break;
10002 case 35:
10003 // SMLAL, UMLAL
10004 printSBitModifierOperand(MI, OpNum: 8, STI, O);
10005 printPredicateOperand(MI, OpNum: 6, STI, O);
10006 O << "\t";
10007 printOperand(MI, OpNo: 0, STI, O);
10008 O << ", ";
10009 printOperand(MI, OpNo: 1, STI, O);
10010 O << ", ";
10011 printOperand(MI, OpNo: 2, STI, O);
10012 O << ", ";
10013 printOperand(MI, OpNo: 3, STI, O);
10014 return;
10015 break;
10016 case 36:
10017 // TSB
10018 printTraceSyncBOption(MI, OpNum: 0, STI, O);
10019 return;
10020 break;
10021 case 37:
10022 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
10023 printPredicateOperand(MI, OpNum: 7, STI, O);
10024 break;
10025 case 38:
10026 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
10027 printPredicateOperand(MI, OpNum: 9, STI, O);
10028 break;
10029 case 39:
10030 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
10031 printPredicateOperand(MI, OpNum: 11, STI, O);
10032 break;
10033 case 40:
10034 // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
10035 printPredicateOperand(MI, OpNum: 8, STI, O);
10036 break;
10037 case 41:
10038 // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
10039 printPredicateOperand(MI, OpNum: 13, STI, O);
10040 break;
10041 case 42:
10042 // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
10043 printSBitModifierOperand(MI, OpNum: 1, STI, O);
10044 break;
10045 }
10046
10047
10048 // Fragment 1 encoded into 7 bits for 89 unique commands.
10049 switch ((Bits >> 19) & 127) {
10050 default: llvm_unreachable("Invalid command number.");
10051 case 0:
10052 // ASRi, ASRr, ITasm, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHT...
10053 O << ' ';
10054 break;
10055 case 1:
10056 // VLD1LNdAsm_16, VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_register_Asm_16, VLD2...
10057 O << ".16\t";
10058 break;
10059 case 2:
10060 // VLD1LNdAsm_32, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_register_Asm_32, VLD2...
10061 O << ".32\t";
10062 break;
10063 case 3:
10064 // VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_8, VLD1LNdWB_register_Asm_8, VLD2LNd...
10065 O << ".8\t";
10066 break;
10067 case 4:
10068 // t2LDRB_OFFSET_imm, t2LDRB_POST_imm, t2LDRB_PRE_imm, t2LDRH_OFFSET_imm,...
10069 O << ".w ";
10070 printOperand(MI, OpNo: 0, STI, O);
10071 O << ", ";
10072 break;
10073 case 5:
10074 // ADCri, ADCrr, ADCrsi, ADDri, ADDrr, ADDrsi, ADR, ANDri, ANDrr, ANDrsi,...
10075 O << "\t";
10076 break;
10077 case 6:
10078 // AESD, AESE, AESIMC, AESMC, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, ...
10079 O << ", ";
10080 break;
10081 case 7:
10082 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MR...
10083 printOperand(MI, OpNo: 2, STI, O);
10084 O << ", ";
10085 break;
10086 case 8:
10087 // BF16_VCVT, BF16_VCVTB, BF16_VCVTT
10088 O << ".bf16.f32\t";
10089 printOperand(MI, OpNo: 0, STI, O);
10090 O << ", ";
10091 break;
10092 case 9:
10093 // BKPT, BL, BLX, BLXi, BX, CPS1p, ERET, HLT, HVC, RFEDA, RFEDB, RFEIA, R...
10094 return;
10095 break;
10096 case 10:
10097 // BX_RET
10098 O << "\tlr";
10099 return;
10100 break;
10101 case 11:
10102 // CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX1A_fpdp, CDE_VCX1A_fpsp, CDE_VCX1_fp...
10103 printOperand(MI, OpNo: 0, STI, O);
10104 O << ", ";
10105 break;
10106 case 12:
10107 // CDE_CX1D, CDE_CX2D, CDE_CX3D
10108 printGPRPairOperand(MI, OpNum: 0, STI, O);
10109 O << ", ";
10110 printOperand(MI, OpNo: 2, STI, O);
10111 break;
10112 case 13:
10113 // CDP2, MCR2, MCRR2
10114 printOperand(MI, OpNo: 1, STI, O);
10115 O << ", ";
10116 break;
10117 case 14:
10118 // FCONSTD, VABSD, VADDD, VCMPD, VCMPED, VCMPEZD, VCMPZD, VDIVD, VFMAD, V...
10119 O << ".f64\t";
10120 printOperand(MI, OpNo: 0, STI, O);
10121 break;
10122 case 15:
10123 // FCONSTH, MVE_VABDf16, MVE_VABSf16, MVE_VADD_qr_f16, MVE_VADDf16, MVE_V...
10124 O << ".f16\t";
10125 break;
10126 case 16:
10127 // FCONSTS, MVE_VABDf32, MVE_VABSf32, MVE_VADD_qr_f32, MVE_VADDf32, MVE_V...
10128 O << ".f32\t";
10129 break;
10130 case 17:
10131 // FMSTAT
10132 O << "\tAPSR_nzcv, fpscr";
10133 return;
10134 break;
10135 case 18:
10136 // LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, LDC2_O...
10137 printCImmediate(MI, OpNum: 1, STI, O);
10138 O << ", ";
10139 break;
10140 case 19:
10141 // MOVPCLR
10142 O << "\tpc, lr";
10143 return;
10144 break;
10145 case 20:
10146 // MVE_LETP, t2LEUpdate
10147 printOperand(MI, Address, OpNum: 2, STI, O);
10148 return;
10149 break;
10150 case 21:
10151 // MVE_VABAVs16, MVE_VABDs16, MVE_VABSs16, MVE_VADDVs16acc, MVE_VADDVs16n...
10152 O << ".s16\t";
10153 break;
10154 case 22:
10155 // MVE_VABAVs32, MVE_VABDs32, MVE_VABSs32, MVE_VADDLVs32acc, MVE_VADDLVs3...
10156 O << ".s32\t";
10157 break;
10158 case 23:
10159 // MVE_VABAVs8, MVE_VABDs8, MVE_VABSs8, MVE_VADDVs8acc, MVE_VADDVs8no_acc...
10160 O << ".s8\t";
10161 break;
10162 case 24:
10163 // MVE_VABAVu16, MVE_VABDu16, MVE_VADDVu16acc, MVE_VADDVu16no_acc, MVE_VC...
10164 O << ".u16\t";
10165 break;
10166 case 25:
10167 // MVE_VABAVu32, MVE_VABDu32, MVE_VADDLVu32acc, MVE_VADDLVu32no_acc, MVE_...
10168 O << ".u32\t";
10169 break;
10170 case 26:
10171 // MVE_VABAVu8, MVE_VABDu8, MVE_VADDVu8acc, MVE_VADDVu8no_acc, MVE_VCMPu8...
10172 O << ".u8\t";
10173 break;
10174 case 27:
10175 // MVE_VADC, MVE_VADCI, MVE_VADD_qr_i32, MVE_VADDi32, MVE_VBICimmi32, MVE...
10176 O << ".i32\t";
10177 break;
10178 case 28:
10179 // MVE_VADD_qr_i16, MVE_VADDi16, MVE_VBICimmi16, MVE_VCADDi16, MVE_VCLZs1...
10180 O << ".i16\t";
10181 break;
10182 case 29:
10183 // MVE_VADD_qr_i8, MVE_VADDi8, MVE_VCADDi8, MVE_VCLZs8, MVE_VCMPi8, MVE_V...
10184 O << ".i8\t";
10185 break;
10186 case 30:
10187 // MVE_VCTP64, MVE_VSTRD64_qi, MVE_VSTRD64_qi_pre, MVE_VSTRD64_rq, MVE_VS...
10188 O << ".64\t";
10189 break;
10190 case 31:
10191 // MVE_VCVTf16f32bh, MVE_VCVTf16f32th, VCVTBSH, VCVTTSH, VCVTf2h
10192 O << ".f16.f32\t";
10193 printOperand(MI, OpNo: 0, STI, O);
10194 O << ", ";
10195 break;
10196 case 32:
10197 // MVE_VCVTf16s16_fix, MVE_VCVTf16s16n, VCVTs2hd, VCVTs2hq, VCVTxs2hd, VC...
10198 O << ".f16.s16\t";
10199 printOperand(MI, OpNo: 0, STI, O);
10200 O << ", ";
10201 printOperand(MI, OpNo: 1, STI, O);
10202 break;
10203 case 33:
10204 // MVE_VCVTf16u16_fix, MVE_VCVTf16u16n, VCVTu2hd, VCVTu2hq, VCVTxu2hd, VC...
10205 O << ".f16.u16\t";
10206 printOperand(MI, OpNo: 0, STI, O);
10207 O << ", ";
10208 printOperand(MI, OpNo: 1, STI, O);
10209 break;
10210 case 34:
10211 // MVE_VCVTf32f16bh, MVE_VCVTf32f16th, VCVTBHS, VCVTTHS, VCVTh2f
10212 O << ".f32.f16\t";
10213 printOperand(MI, OpNo: 0, STI, O);
10214 O << ", ";
10215 printOperand(MI, OpNo: 1, STI, O);
10216 return;
10217 break;
10218 case 35:
10219 // MVE_VCVTf32s32_fix, MVE_VCVTf32s32n, VCVTs2fd, VCVTs2fq, VCVTxs2fd, VC...
10220 O << ".f32.s32\t";
10221 printOperand(MI, OpNo: 0, STI, O);
10222 O << ", ";
10223 printOperand(MI, OpNo: 1, STI, O);
10224 break;
10225 case 36:
10226 // MVE_VCVTf32u32_fix, MVE_VCVTf32u32n, VCVTu2fd, VCVTu2fq, VCVTxu2fd, VC...
10227 O << ".f32.u32\t";
10228 printOperand(MI, OpNo: 0, STI, O);
10229 O << ", ";
10230 printOperand(MI, OpNo: 1, STI, O);
10231 break;
10232 case 37:
10233 // MVE_VCVTs16f16_fix, MVE_VCVTs16f16a, MVE_VCVTs16f16m, MVE_VCVTs16f16n,...
10234 O << ".s16.f16\t";
10235 printOperand(MI, OpNo: 0, STI, O);
10236 O << ", ";
10237 printOperand(MI, OpNo: 1, STI, O);
10238 break;
10239 case 38:
10240 // MVE_VCVTs32f32_fix, MVE_VCVTs32f32a, MVE_VCVTs32f32m, MVE_VCVTs32f32n,...
10241 O << ".s32.f32\t";
10242 printOperand(MI, OpNo: 0, STI, O);
10243 O << ", ";
10244 printOperand(MI, OpNo: 1, STI, O);
10245 break;
10246 case 39:
10247 // MVE_VCVTu16f16_fix, MVE_VCVTu16f16a, MVE_VCVTu16f16m, MVE_VCVTu16f16n,...
10248 O << ".u16.f16\t";
10249 printOperand(MI, OpNo: 0, STI, O);
10250 O << ", ";
10251 printOperand(MI, OpNo: 1, STI, O);
10252 break;
10253 case 40:
10254 // MVE_VCVTu32f32_fix, MVE_VCVTu32f32a, MVE_VCVTu32f32m, MVE_VCVTu32f32n,...
10255 O << ".u32.f32\t";
10256 printOperand(MI, OpNo: 0, STI, O);
10257 O << ", ";
10258 printOperand(MI, OpNo: 1, STI, O);
10259 break;
10260 case 41:
10261 // MVE_VLD20_16, MVE_VLD20_32, MVE_VLD20_8, MVE_VLD21_16, MVE_VLD21_32, M...
10262 printAddrMode7Operand(MI, OpNum: 2, STI, O);
10263 return;
10264 break;
10265 case 42:
10266 // MVE_VLD20_16_wb, MVE_VLD20_32_wb, MVE_VLD20_8_wb, MVE_VLD21_16_wb, MVE...
10267 printAddrMode7Operand(MI, OpNum: 3, STI, O);
10268 O << '!';
10269 return;
10270 break;
10271 case 43:
10272 // MVE_VLDRDU64_qi, MVE_VLDRDU64_qi_pre, MVE_VLDRDU64_rq, MVE_VLDRDU64_rq...
10273 O << ".u64\t";
10274 break;
10275 case 44:
10276 // MVE_VMOVimmi64, VADDHNv2i32, VADDv1i64, VADDv2i64, VMOVNv2i32, VMOVv1i...
10277 O << ".i64\t";
10278 printOperand(MI, OpNo: 0, STI, O);
10279 O << ", ";
10280 break;
10281 case 45:
10282 // MVE_VMULLBp16, MVE_VMULLTp16
10283 O << ".p16\t";
10284 printOperand(MI, OpNo: 0, STI, O);
10285 O << ", ";
10286 printOperand(MI, OpNo: 1, STI, O);
10287 O << ", ";
10288 printOperand(MI, OpNo: 2, STI, O);
10289 return;
10290 break;
10291 case 46:
10292 // MVE_VMULLBp8, MVE_VMULLTp8, VMULLp8, VMULpd, VMULpq
10293 O << ".p8\t";
10294 printOperand(MI, OpNo: 0, STI, O);
10295 O << ", ";
10296 printOperand(MI, OpNo: 1, STI, O);
10297 O << ", ";
10298 printOperand(MI, OpNo: 2, STI, O);
10299 return;
10300 break;
10301 case 47:
10302 // MVE_VST20_16, MVE_VST20_32, MVE_VST20_8, MVE_VST21_16, MVE_VST21_32, M...
10303 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10304 return;
10305 break;
10306 case 48:
10307 // RFEDA_UPD, RFEDB_UPD, RFEIA_UPD, RFEIB_UPD
10308 O << '!';
10309 return;
10310 break;
10311 case 49:
10312 // VCVTBDH, VCVTTDH
10313 O << ".f16.f64\t";
10314 printOperand(MI, OpNo: 0, STI, O);
10315 O << ", ";
10316 printOperand(MI, OpNo: 2, STI, O);
10317 return;
10318 break;
10319 case 50:
10320 // VCVTBHD, VCVTTHD
10321 O << ".f64.f16\t";
10322 printOperand(MI, OpNo: 0, STI, O);
10323 O << ", ";
10324 printOperand(MI, OpNo: 1, STI, O);
10325 return;
10326 break;
10327 case 51:
10328 // VCVTDS
10329 O << ".f64.f32\t";
10330 printOperand(MI, OpNo: 0, STI, O);
10331 O << ", ";
10332 printOperand(MI, OpNo: 1, STI, O);
10333 return;
10334 break;
10335 case 52:
10336 // VCVTSD
10337 O << ".f32.f64\t";
10338 printOperand(MI, OpNo: 0, STI, O);
10339 O << ", ";
10340 printOperand(MI, OpNo: 1, STI, O);
10341 return;
10342 break;
10343 case 53:
10344 // VJCVT, VTOSIRD, VTOSIZD, VTOSLD
10345 O << ".s32.f64\t";
10346 printOperand(MI, OpNo: 0, STI, O);
10347 O << ", ";
10348 printOperand(MI, OpNo: 1, STI, O);
10349 break;
10350 case 54:
10351 // VLD1LNd16, VLD1LNd16_UPD, VLD2LNd16, VLD2LNd16_UPD, VLD2LNq16, VLD2LNq...
10352 O << ".16\t{";
10353 break;
10354 case 55:
10355 // VLD1LNd32, VLD1LNd32_UPD, VLD2LNd32, VLD2LNd32_UPD, VLD2LNq32, VLD2LNq...
10356 O << ".32\t{";
10357 break;
10358 case 56:
10359 // VLD1LNd8, VLD1LNd8_UPD, VLD2LNd8, VLD2LNd8_UPD, VLD3DUPd8, VLD3DUPd8_U...
10360 O << ".8\t{";
10361 break;
10362 case 57:
10363 // VLDR_FPCXTNS_off, VLDR_FPCXTNS_post, VLDR_FPCXTNS_pre, VMSR_FPCXTNS, V...
10364 O << "\tfpcxtns, ";
10365 break;
10366 case 58:
10367 // VLDR_FPCXTS_off, VLDR_FPCXTS_post, VLDR_FPCXTS_pre, VMSR_FPCXTS, VSTR_...
10368 O << "\tfpcxts, ";
10369 break;
10370 case 59:
10371 // VLDR_FPSCR_NZCVQC_off, VLDR_FPSCR_NZCVQC_post, VLDR_FPSCR_NZCVQC_pre, ...
10372 O << "\tfpscr_nzcvqc, ";
10373 break;
10374 case 60:
10375 // VLDR_FPSCR_off, VLDR_FPSCR_post, VLDR_FPSCR_pre, VMSR, VSTR_FPSCR_off,...
10376 O << "\tfpscr, ";
10377 break;
10378 case 61:
10379 // VLDR_P0_off, VLDR_P0_post, VLDR_P0_pre, VMSR_P0, VSTR_P0_off, VSTR_P0_...
10380 O << "\tp0, ";
10381 break;
10382 case 62:
10383 // VLDR_VPR_off, VLDR_VPR_post, VLDR_VPR_pre, VMSR_VPR, VSTR_VPR_off, VST...
10384 O << "\tvpr, ";
10385 break;
10386 case 63:
10387 // VMSR_FPEXC
10388 O << "\tfpexc, ";
10389 printOperand(MI, OpNo: 0, STI, O);
10390 return;
10391 break;
10392 case 64:
10393 // VMSR_FPINST
10394 O << "\tfpinst, ";
10395 printOperand(MI, OpNo: 0, STI, O);
10396 return;
10397 break;
10398 case 65:
10399 // VMSR_FPINST2
10400 O << "\tfpinst2, ";
10401 printOperand(MI, OpNo: 0, STI, O);
10402 return;
10403 break;
10404 case 66:
10405 // VMSR_FPSID
10406 O << "\tfpsid, ";
10407 printOperand(MI, OpNo: 0, STI, O);
10408 return;
10409 break;
10410 case 67:
10411 // VQADDsv1i64, VQADDsv2i64, VQMOVNsuv2i32, VQMOVNsv2i32, VQRSHLsv1i64, V...
10412 O << ".s64\t";
10413 printOperand(MI, OpNo: 0, STI, O);
10414 O << ", ";
10415 break;
10416 case 68:
10417 // VSHTOD
10418 O << ".f64.s16\t";
10419 printOperand(MI, OpNo: 0, STI, O);
10420 O << ", ";
10421 printOperand(MI, OpNo: 1, STI, O);
10422 O << ", ";
10423 printFBits16(MI, OpNum: 2, STI, O);
10424 return;
10425 break;
10426 case 69:
10427 // VSHTOS
10428 O << ".f32.s16\t";
10429 printOperand(MI, OpNo: 0, STI, O);
10430 O << ", ";
10431 printOperand(MI, OpNo: 1, STI, O);
10432 O << ", ";
10433 printFBits16(MI, OpNum: 2, STI, O);
10434 return;
10435 break;
10436 case 70:
10437 // VSITOD, VSLTOD
10438 O << ".f64.s32\t";
10439 printOperand(MI, OpNo: 0, STI, O);
10440 O << ", ";
10441 printOperand(MI, OpNo: 1, STI, O);
10442 break;
10443 case 71:
10444 // VSITOH, VSLTOH
10445 O << ".f16.s32\t";
10446 printOperand(MI, OpNo: 0, STI, O);
10447 O << ", ";
10448 printOperand(MI, OpNo: 1, STI, O);
10449 break;
10450 case 72:
10451 // VTOSHD
10452 O << ".s16.f64\t";
10453 printOperand(MI, OpNo: 0, STI, O);
10454 O << ", ";
10455 printOperand(MI, OpNo: 1, STI, O);
10456 O << ", ";
10457 printFBits16(MI, OpNum: 2, STI, O);
10458 return;
10459 break;
10460 case 73:
10461 // VTOSHS
10462 O << ".s16.f32\t";
10463 printOperand(MI, OpNo: 0, STI, O);
10464 O << ", ";
10465 printOperand(MI, OpNo: 1, STI, O);
10466 O << ", ";
10467 printFBits16(MI, OpNum: 2, STI, O);
10468 return;
10469 break;
10470 case 74:
10471 // VTOSIRH, VTOSIZH, VTOSLH
10472 O << ".s32.f16\t";
10473 printOperand(MI, OpNo: 0, STI, O);
10474 O << ", ";
10475 printOperand(MI, OpNo: 1, STI, O);
10476 break;
10477 case 75:
10478 // VTOUHD
10479 O << ".u16.f64\t";
10480 printOperand(MI, OpNo: 0, STI, O);
10481 O << ", ";
10482 printOperand(MI, OpNo: 1, STI, O);
10483 O << ", ";
10484 printFBits16(MI, OpNum: 2, STI, O);
10485 return;
10486 break;
10487 case 76:
10488 // VTOUHS
10489 O << ".u16.f32\t";
10490 printOperand(MI, OpNo: 0, STI, O);
10491 O << ", ";
10492 printOperand(MI, OpNo: 1, STI, O);
10493 O << ", ";
10494 printFBits16(MI, OpNum: 2, STI, O);
10495 return;
10496 break;
10497 case 77:
10498 // VTOUIRD, VTOUIZD, VTOULD
10499 O << ".u32.f64\t";
10500 printOperand(MI, OpNo: 0, STI, O);
10501 O << ", ";
10502 printOperand(MI, OpNo: 1, STI, O);
10503 break;
10504 case 78:
10505 // VTOUIRH, VTOUIZH, VTOULH
10506 O << ".u32.f16\t";
10507 printOperand(MI, OpNo: 0, STI, O);
10508 O << ", ";
10509 printOperand(MI, OpNo: 1, STI, O);
10510 break;
10511 case 79:
10512 // VUHTOD
10513 O << ".f64.u16\t";
10514 printOperand(MI, OpNo: 0, STI, O);
10515 O << ", ";
10516 printOperand(MI, OpNo: 1, STI, O);
10517 O << ", ";
10518 printFBits16(MI, OpNum: 2, STI, O);
10519 return;
10520 break;
10521 case 80:
10522 // VUHTOS
10523 O << ".f32.u16\t";
10524 printOperand(MI, OpNo: 0, STI, O);
10525 O << ", ";
10526 printOperand(MI, OpNo: 1, STI, O);
10527 O << ", ";
10528 printFBits16(MI, OpNum: 2, STI, O);
10529 return;
10530 break;
10531 case 81:
10532 // VUITOD, VULTOD
10533 O << ".f64.u32\t";
10534 printOperand(MI, OpNo: 0, STI, O);
10535 O << ", ";
10536 printOperand(MI, OpNo: 1, STI, O);
10537 break;
10538 case 82:
10539 // VUITOH, VULTOH
10540 O << ".f16.u32\t";
10541 printOperand(MI, OpNo: 0, STI, O);
10542 O << ", ";
10543 printOperand(MI, OpNo: 1, STI, O);
10544 break;
10545 case 83:
10546 // t2ADCrr, t2ADCrs, t2ADDri, t2ADDrr, t2ADDrs, t2ADDspImm, t2ADR, t2ANDr...
10547 O << ".w\t";
10548 break;
10549 case 84:
10550 // t2SRSDB, t2SRSIA
10551 O << "\tsp, ";
10552 printOperand(MI, OpNo: 0, STI, O);
10553 return;
10554 break;
10555 case 85:
10556 // t2SRSDB_UPD, t2SRSIA_UPD
10557 O << "\tsp!, ";
10558 printOperand(MI, OpNo: 0, STI, O);
10559 return;
10560 break;
10561 case 86:
10562 // t2SUBS_PC_LR
10563 O << "\tpc, lr, ";
10564 printOperand(MI, OpNo: 0, STI, O);
10565 return;
10566 break;
10567 case 87:
10568 // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
10569 printPredicateOperand(MI, OpNum: 4, STI, O);
10570 O << "\t";
10571 printOperand(MI, OpNo: 0, STI, O);
10572 O << ", ";
10573 break;
10574 case 88:
10575 // tMOVi8, tMVN, tRSB
10576 printPredicateOperand(MI, OpNum: 3, STI, O);
10577 O << "\t";
10578 printOperand(MI, OpNo: 0, STI, O);
10579 O << ", ";
10580 printOperand(MI, OpNo: 2, STI, O);
10581 break;
10582 }
10583
10584
10585 // Fragment 2 encoded into 7 bits for 71 unique commands.
10586 switch ((Bits >> 26) & 127) {
10587 default: llvm_unreachable("Invalid command number.");
10588 case 0:
10589 // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
10590 printOperand(MI, OpNo: 0, STI, O);
10591 break;
10592 case 1:
10593 // ITasm, t2IT
10594 printMandatoryPredicateOperand(MI, OpNum: 0, STI, O);
10595 return;
10596 break;
10597 case 2:
10598 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
10599 printVectorListThreeAllLanes(MI, OpNum: 0, STI, O);
10600 O << ", ";
10601 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10602 break;
10603 case 3:
10604 // VLD3DUPqAsm_16, VLD3DUPqAsm_32, VLD3DUPqAsm_8, VLD3DUPqWB_fixed_Asm_16...
10605 printVectorListThreeSpacedAllLanes(MI, OpNum: 0, STI, O);
10606 O << ", ";
10607 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10608 break;
10609 case 4:
10610 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
10611 printVectorListThree(MI, OpNum: 0, STI, O);
10612 O << ", ";
10613 break;
10614 case 5:
10615 // VLD3qAsm_16, VLD3qAsm_32, VLD3qAsm_8, VLD3qWB_fixed_Asm_16, VLD3qWB_fi...
10616 printVectorListThreeSpaced(MI, OpNum: 0, STI, O);
10617 O << ", ";
10618 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10619 break;
10620 case 6:
10621 // VLD4DUPdAsm_16, VLD4DUPdAsm_32, VLD4DUPdAsm_8, VLD4DUPdWB_fixed_Asm_16...
10622 printVectorListFourAllLanes(MI, OpNum: 0, STI, O);
10623 O << ", ";
10624 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10625 break;
10626 case 7:
10627 // VLD4DUPqAsm_16, VLD4DUPqAsm_32, VLD4DUPqAsm_8, VLD4DUPqWB_fixed_Asm_16...
10628 printVectorListFourSpacedAllLanes(MI, OpNum: 0, STI, O);
10629 O << ", ";
10630 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10631 break;
10632 case 8:
10633 // VLD4dAsm_16, VLD4dAsm_32, VLD4dAsm_8, VLD4dWB_fixed_Asm_16, VLD4dWB_fi...
10634 printVectorListFour(MI, OpNum: 0, STI, O);
10635 O << ", ";
10636 break;
10637 case 9:
10638 // VLD4qAsm_16, VLD4qAsm_32, VLD4qAsm_8, VLD4qWB_fixed_Asm_16, VLD4qWB_fi...
10639 printVectorListFourSpaced(MI, OpNum: 0, STI, O);
10640 O << ", ";
10641 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10642 break;
10643 case 10:
10644 // t2LDRB_OFFSET_imm, t2LDRH_OFFSET_imm, t2LDRSB_OFFSET_imm, t2LDRSH_OFFS...
10645 printT2AddrModeImm8Operand<false>(MI, OpNum: 1, STI, O);
10646 return;
10647 break;
10648 case 11:
10649 // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
10650 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10651 break;
10652 case 12:
10653 // t2LDRB_PRE_imm, t2LDRH_PRE_imm, t2LDRSB_PRE_imm, t2LDRSH_PRE_imm, t2LD...
10654 printT2AddrModeImm8Operand<true>(MI, OpNum: 1, STI, O);
10655 O << '!';
10656 return;
10657 break;
10658 case 13:
10659 // AESD, AESE, BF16_VCVTB, BF16_VCVTT, CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX...
10660 printOperand(MI, OpNo: 2, STI, O);
10661 break;
10662 case 14:
10663 // AESIMC, AESMC, BF16_VCVT, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, C...
10664 printOperand(MI, OpNo: 1, STI, O);
10665 break;
10666 case 15:
10667 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, CD...
10668 printOperand(MI, OpNo: 3, STI, O);
10669 break;
10670 case 16:
10671 // BL_pred, Bcc, t2B, t2BFLi, t2BFLr, t2BFi, t2BFr, t2Bcc, tB, tBcc
10672 printOperand(MI, Address, OpNum: 0, STI, O);
10673 break;
10674 case 17:
10675 // CDE_CX1A, CDE_CX1DA, CDE_CX2A, CDE_CX2DA, CDE_CX3A, CDE_CX3DA, CDE_VCX...
10676 printPImmediate(MI, OpNum: 1, STI, O);
10677 O << ", ";
10678 break;
10679 case 18:
10680 // CDE_CX1D, MVE_LCTP, MVE_VCVTf16s16n, MVE_VCVTf16u16n, MVE_VCVTf32s32n,...
10681 return;
10682 break;
10683 case 19:
10684 // CDE_CX2D, CDE_CX3D, FCONSTD, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, M...
10685 O << ", ";
10686 break;
10687 case 20:
10688 // CDP, LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OP...
10689 printPImmediate(MI, OpNum: 0, STI, O);
10690 O << ", ";
10691 break;
10692 case 21:
10693 // CDP2
10694 printCImmediate(MI, OpNum: 2, STI, O);
10695 O << ", ";
10696 printCImmediate(MI, OpNum: 3, STI, O);
10697 O << ", ";
10698 printCImmediate(MI, OpNum: 4, STI, O);
10699 O << ", ";
10700 printOperand(MI, OpNo: 5, STI, O);
10701 return;
10702 break;
10703 case 22:
10704 // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
10705 printCPSIFlag(MI, OpNum: 1, STI, O);
10706 break;
10707 case 23:
10708 // LDAEXD, LDREXD
10709 printGPRPairOperand(MI, OpNum: 0, STI, O);
10710 O << ", ";
10711 printAddrMode7Operand(MI, OpNum: 1, STI, O);
10712 return;
10713 break;
10714 case 24:
10715 // LDC2L_OFFSET, LDC2_OFFSET, STC2L_OFFSET, STC2_OFFSET
10716 printAddrMode5Operand<false>(MI, OpNum: 2, STI, O);
10717 return;
10718 break;
10719 case 25:
10720 // LDC2L_OPTION, LDC2L_POST, LDC2_OPTION, LDC2_POST, STC2L_OPTION, STC2L_...
10721 printAddrMode7Operand(MI, OpNum: 2, STI, O);
10722 break;
10723 case 26:
10724 // LDC2L_PRE, LDC2_PRE, STC2L_PRE, STC2_PRE
10725 printAddrMode5Operand<true>(MI, OpNum: 2, STI, O);
10726 O << '!';
10727 return;
10728 break;
10729 case 27:
10730 // MRRC, t2MRRC, t2MRRC2
10731 printPImmediate(MI, OpNum: 2, STI, O);
10732 O << ", ";
10733 printOperand(MI, OpNo: 3, STI, O);
10734 O << ", ";
10735 printOperand(MI, OpNo: 0, STI, O);
10736 O << ", ";
10737 printOperand(MI, OpNo: 1, STI, O);
10738 O << ", ";
10739 printCImmediate(MI, OpNum: 4, STI, O);
10740 return;
10741 break;
10742 case 28:
10743 // MSR, MSRi, t2MSR_AR, t2MSR_M
10744 printMSRMaskOperand(MI, OpNum: 0, STI, O);
10745 O << ", ";
10746 break;
10747 case 29:
10748 // MSRbanked, t2MSRbanked
10749 printBankedRegOperand(MI, OpNum: 0, STI, O);
10750 O << ", ";
10751 printOperand(MI, OpNo: 1, STI, O);
10752 return;
10753 break;
10754 case 30:
10755 // MVE_VCMPf16, MVE_VCMPf16r, MVE_VCMPf32, MVE_VCMPf32r, MVE_VCMPi16, MVE...
10756 printMandatoryRestrictedPredicateOperand(MI, OpNum: 3, STI, O);
10757 O << ", ";
10758 printOperand(MI, OpNo: 1, STI, O);
10759 O << ", ";
10760 printOperand(MI, OpNo: 2, STI, O);
10761 return;
10762 break;
10763 case 31:
10764 // MVE_VMOVimmi64, VMOVv1i64, VMOVv2i64
10765 printVMOVModImmOperand(MI, OpNum: 1, STI, O);
10766 return;
10767 break;
10768 case 32:
10769 // VCMPEZD, VCMPZD, tRSB
10770 O << ", #0";
10771 return;
10772 break;
10773 case 33:
10774 // VLD1DUPd16, VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32, VLD...
10775 printVectorListOneAllLanes(MI, OpNum: 0, STI, O);
10776 O << ", ";
10777 break;
10778 case 34:
10779 // VLD1DUPq16, VLD1DUPq16wb_fixed, VLD1DUPq16wb_register, VLD1DUPq32, VLD...
10780 printVectorListTwoAllLanes(MI, OpNum: 0, STI, O);
10781 O << ", ";
10782 break;
10783 case 35:
10784 // VLD1d16, VLD1d16wb_fixed, VLD1d16wb_register, VLD1d32, VLD1d32wb_fixed...
10785 printVectorListOne(MI, OpNum: 0, STI, O);
10786 O << ", ";
10787 break;
10788 case 36:
10789 // VLD1q16, VLD1q16wb_fixed, VLD1q16wb_register, VLD1q32, VLD1q32wb_fixed...
10790 printVectorListTwo(MI, OpNum: 0, STI, O);
10791 O << ", ";
10792 break;
10793 case 37:
10794 // VLD2DUPd16x2, VLD2DUPd16x2wb_fixed, VLD2DUPd16x2wb_register, VLD2DUPd3...
10795 printVectorListTwoSpacedAllLanes(MI, OpNum: 0, STI, O);
10796 O << ", ";
10797 break;
10798 case 38:
10799 // VLD2b16, VLD2b16wb_fixed, VLD2b16wb_register, VLD2b32, VLD2b32wb_fixed...
10800 printVectorListTwoSpaced(MI, OpNum: 0, STI, O);
10801 O << ", ";
10802 break;
10803 case 39:
10804 // VLDR_FPCXTNS_off, VLDR_FPCXTS_off, VLDR_FPSCR_off, VLDR_VPR_off, VSTR_...
10805 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 0, STI, O);
10806 return;
10807 break;
10808 case 40:
10809 // VLDR_FPCXTNS_pre, VLDR_FPCXTS_pre, VLDR_FPSCR_pre, VLDR_VPR_pre, VSTR_...
10810 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 1, STI, O);
10811 O << '!';
10812 return;
10813 break;
10814 case 41:
10815 // VLDR_FPSCR_NZCVQC_off, VLDR_P0_off, VSTR_FPSCR_NZCVQC_off, VSTR_P0_off
10816 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 1, STI, O);
10817 return;
10818 break;
10819 case 42:
10820 // VLDR_FPSCR_NZCVQC_pre, VLDR_P0_pre, VSTR_FPSCR_NZCVQC_pre, VSTR_P0_pre
10821 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 2, STI, O);
10822 O << '!';
10823 return;
10824 break;
10825 case 43:
10826 // VSCCLRMD, VSCCLRMS, t2CLRM, tPOP, tPUSH
10827 printRegisterList(MI, OpNum: 2, STI, O);
10828 return;
10829 break;
10830 case 44:
10831 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST2LNd16_UPD, VST2LNd32_U...
10832 printOperand(MI, OpNo: 4, STI, O);
10833 break;
10834 case 45:
10835 // VST1d16, VST1d32, VST1d64, VST1d8
10836 printVectorListOne(MI, OpNum: 2, STI, O);
10837 O << ", ";
10838 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10839 return;
10840 break;
10841 case 46:
10842 // VST1d16Q, VST1d32Q, VST1d64Q, VST1d8Q, VST2q16, VST2q32, VST2q8
10843 printVectorListFour(MI, OpNum: 2, STI, O);
10844 O << ", ";
10845 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10846 return;
10847 break;
10848 case 47:
10849 // VST1d16Qwb_fixed, VST1d32Qwb_fixed, VST1d64Qwb_fixed, VST1d8Qwb_fixed,...
10850 printVectorListFour(MI, OpNum: 3, STI, O);
10851 O << ", ";
10852 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10853 O << '!';
10854 return;
10855 break;
10856 case 48:
10857 // VST1d16Qwb_register, VST1d32Qwb_register, VST1d64Qwb_register, VST1d8Q...
10858 printVectorListFour(MI, OpNum: 4, STI, O);
10859 O << ", ";
10860 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10861 O << ", ";
10862 printOperand(MI, OpNo: 3, STI, O);
10863 return;
10864 break;
10865 case 49:
10866 // VST1d16T, VST1d32T, VST1d64T, VST1d8T
10867 printVectorListThree(MI, OpNum: 2, STI, O);
10868 O << ", ";
10869 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10870 return;
10871 break;
10872 case 50:
10873 // VST1d16Twb_fixed, VST1d32Twb_fixed, VST1d64Twb_fixed, VST1d8Twb_fixed
10874 printVectorListThree(MI, OpNum: 3, STI, O);
10875 O << ", ";
10876 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10877 O << '!';
10878 return;
10879 break;
10880 case 51:
10881 // VST1d16Twb_register, VST1d32Twb_register, VST1d64Twb_register, VST1d8T...
10882 printVectorListThree(MI, OpNum: 4, STI, O);
10883 O << ", ";
10884 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10885 O << ", ";
10886 printOperand(MI, OpNo: 3, STI, O);
10887 return;
10888 break;
10889 case 52:
10890 // VST1d16wb_fixed, VST1d32wb_fixed, VST1d64wb_fixed, VST1d8wb_fixed
10891 printVectorListOne(MI, OpNum: 3, STI, O);
10892 O << ", ";
10893 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10894 O << '!';
10895 return;
10896 break;
10897 case 53:
10898 // VST1d16wb_register, VST1d32wb_register, VST1d64wb_register, VST1d8wb_r...
10899 printVectorListOne(MI, OpNum: 4, STI, O);
10900 O << ", ";
10901 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10902 O << ", ";
10903 printOperand(MI, OpNo: 3, STI, O);
10904 return;
10905 break;
10906 case 54:
10907 // VST1q16, VST1q32, VST1q64, VST1q8, VST2d16, VST2d32, VST2d8
10908 printVectorListTwo(MI, OpNum: 2, STI, O);
10909 O << ", ";
10910 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10911 return;
10912 break;
10913 case 55:
10914 // VST1q16wb_fixed, VST1q32wb_fixed, VST1q64wb_fixed, VST1q8wb_fixed, VST...
10915 printVectorListTwo(MI, OpNum: 3, STI, O);
10916 O << ", ";
10917 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10918 O << '!';
10919 return;
10920 break;
10921 case 56:
10922 // VST1q16wb_register, VST1q32wb_register, VST1q64wb_register, VST1q8wb_r...
10923 printVectorListTwo(MI, OpNum: 4, STI, O);
10924 O << ", ";
10925 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10926 O << ", ";
10927 printOperand(MI, OpNo: 3, STI, O);
10928 return;
10929 break;
10930 case 57:
10931 // VST2b16, VST2b32, VST2b8
10932 printVectorListTwoSpaced(MI, OpNum: 2, STI, O);
10933 O << ", ";
10934 printAddrMode6Operand(MI, OpNum: 0, STI, O);
10935 return;
10936 break;
10937 case 58:
10938 // VST2b16wb_fixed, VST2b32wb_fixed, VST2b8wb_fixed
10939 printVectorListTwoSpaced(MI, OpNum: 3, STI, O);
10940 O << ", ";
10941 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10942 O << '!';
10943 return;
10944 break;
10945 case 59:
10946 // VST2b16wb_register, VST2b32wb_register, VST2b8wb_register
10947 printVectorListTwoSpaced(MI, OpNum: 4, STI, O);
10948 O << ", ";
10949 printAddrMode6Operand(MI, OpNum: 1, STI, O);
10950 O << ", ";
10951 printOperand(MI, OpNo: 3, STI, O);
10952 return;
10953 break;
10954 case 60:
10955 // t2BFic, tCBNZ, tCBZ
10956 printOperand(MI, Address, OpNum: 1, STI, O);
10957 break;
10958 case 61:
10959 // t2DMB, t2DSB
10960 printMemBOption(MI, OpNum: 0, STI, O);
10961 return;
10962 break;
10963 case 62:
10964 // t2ISB
10965 printInstSyncBOption(MI, OpNum: 0, STI, O);
10966 return;
10967 break;
10968 case 63:
10969 // t2PLDWi12, t2PLDi12, t2PLIi12
10970 printAddrModeImm12Operand<false>(MI, OpNum: 0, STI, O);
10971 return;
10972 break;
10973 case 64:
10974 // t2PLDWi8, t2PLDi8, t2PLIi8
10975 printT2AddrModeImm8Operand<false>(MI, OpNum: 0, STI, O);
10976 return;
10977 break;
10978 case 65:
10979 // t2PLDWs, t2PLDs, t2PLIs
10980 printT2AddrModeSoRegOperand(MI, OpNum: 0, STI, O);
10981 return;
10982 break;
10983 case 66:
10984 // t2PLDpci, t2PLIpci
10985 printThumbLdrLabelOperand(MI, OpNum: 0, STI, O);
10986 return;
10987 break;
10988 case 67:
10989 // t2TBB
10990 printAddrModeTBB(MI, OpNum: 0, STI, O);
10991 return;
10992 break;
10993 case 68:
10994 // t2TBH
10995 printAddrModeTBH(MI, OpNum: 0, STI, O);
10996 return;
10997 break;
10998 case 69:
10999 // t2TSB
11000 printTraceSyncBOption(MI, OpNum: 0, STI, O);
11001 return;
11002 break;
11003 case 70:
11004 // tBL, tBLXi
11005 printOperand(MI, Address, OpNum: 2, STI, O);
11006 return;
11007 break;
11008 }
11009
11010
11011 // Fragment 3 encoded into 6 bits for 38 unique commands.
11012 switch ((Bits >> 33) & 63) {
11013 default: llvm_unreachable("Invalid command number.");
11014 case 0:
11015 // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
11016 O << ", ";
11017 break;
11018 case 1:
11019 // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPqAsm_16, VLD3DUP...
11020 return;
11021 break;
11022 case 2:
11023 // VLD3DUPdWB_fixed_Asm_16, VLD3DUPdWB_fixed_Asm_32, VLD3DUPdWB_fixed_Asm...
11024 O << '!';
11025 return;
11026 break;
11027 case 3:
11028 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
11029 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11030 break;
11031 case 4:
11032 // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, MVE_VMOV_q_rr, VBF16MALBQI, VBF16MAL...
11033 printVectorIndex(MI, OpNum: 4, STI, O);
11034 break;
11035 case 5:
11036 // CDE_CX1A, CDE_CX2A, CDE_CX3A, CDE_VCX1A_vec, CDE_VCX1_vec, CDE_VCX2A_v...
11037 printOperand(MI, OpNo: 0, STI, O);
11038 O << ", ";
11039 break;
11040 case 6:
11041 // CDE_CX1DA, CDE_CX2DA, CDE_CX3DA
11042 printGPRPairOperand(MI, OpNum: 0, STI, O);
11043 O << ", ";
11044 printOperand(MI, OpNo: 3, STI, O);
11045 break;
11046 case 7:
11047 // CDE_CX2D, CDE_CX3D
11048 printOperand(MI, OpNo: 3, STI, O);
11049 break;
11050 case 8:
11051 // CDP, MCR, MCRR, MSR, VABSD, VADDD, VCMPD, VCMPED, VDIVD, VMOVD, VMULD,...
11052 printOperand(MI, OpNo: 1, STI, O);
11053 break;
11054 case 9:
11055 // FCONSTD
11056 printFPImmOperand(MI, OpNum: 1, STI, O);
11057 return;
11058 break;
11059 case 10:
11060 // FLDMXDB_UPD, FLDMXIA_UPD, FSTMXDB_UPD, FSTMXIA_UPD, LDMDA_UPD, LDMDB_U...
11061 O << "!, ";
11062 printRegisterList(MI, OpNum: 4, STI, O);
11063 break;
11064 case 11:
11065 // LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OPTION,...
11066 printCImmediate(MI, OpNum: 1, STI, O);
11067 O << ", ";
11068 break;
11069 case 12:
11070 // MRC, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, MVE_VCVTf32s32_fix, MVE_V...
11071 printOperand(MI, OpNo: 2, STI, O);
11072 break;
11073 case 13:
11074 // MRS, t2MRS_AR
11075 O << ", apsr";
11076 return;
11077 break;
11078 case 14:
11079 // MRSsys, t2MRSsys_AR
11080 O << ", spsr";
11081 return;
11082 break;
11083 case 15:
11084 // MSRi
11085 printModImmOperand(MI, OpNum: 1, STI, O);
11086 return;
11087 break;
11088 case 16:
11089 // MVE_VMOV_to_lane_16, MVE_VMOV_to_lane_32, MVE_VMOV_to_lane_8, VSETLNi1...
11090 printVectorIndex(MI, OpNum: 3, STI, O);
11091 O << ", ";
11092 printOperand(MI, OpNo: 2, STI, O);
11093 return;
11094 break;
11095 case 17:
11096 // VCMPEZH, VCMPEZS, VCMPZH, VCMPZS
11097 O << ", #0";
11098 return;
11099 break;
11100 case 18:
11101 // VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32wb_fixed, VLD1DUP...
11102 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11103 break;
11104 case 19:
11105 // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
11106 O << '[';
11107 break;
11108 case 20:
11109 // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
11110 O << "[], ";
11111 printOperand(MI, OpNo: 1, STI, O);
11112 O << "[], ";
11113 printOperand(MI, OpNo: 2, STI, O);
11114 break;
11115 case 21:
11116 // VLDR_FPCXTNS_post, VLDR_FPCXTS_post, VLDR_FPSCR_post, VLDR_VPR_post, V...
11117 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 2, STI, O);
11118 return;
11119 break;
11120 case 22:
11121 // VLDR_FPSCR_NZCVQC_post, VLDR_P0_post, VSTR_FPSCR_NZCVQC_post, VSTR_P0_...
11122 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 3, STI, O);
11123 return;
11124 break;
11125 case 23:
11126 // VMRS
11127 O << ", fpscr";
11128 return;
11129 break;
11130 case 24:
11131 // VMRS_FPCXTNS
11132 O << ", fpcxtns";
11133 return;
11134 break;
11135 case 25:
11136 // VMRS_FPCXTS
11137 O << ", fpcxts";
11138 return;
11139 break;
11140 case 26:
11141 // VMRS_FPEXC
11142 O << ", fpexc";
11143 return;
11144 break;
11145 case 27:
11146 // VMRS_FPINST
11147 O << ", fpinst";
11148 return;
11149 break;
11150 case 28:
11151 // VMRS_FPINST2
11152 O << ", fpinst2";
11153 return;
11154 break;
11155 case 29:
11156 // VMRS_FPSCR_NZCVQC
11157 O << ", fpscr_nzcvqc";
11158 return;
11159 break;
11160 case 30:
11161 // VMRS_FPSID
11162 O << ", fpsid";
11163 return;
11164 break;
11165 case 31:
11166 // VMRS_MVFR0
11167 O << ", mvfr0";
11168 return;
11169 break;
11170 case 32:
11171 // VMRS_MVFR1
11172 O << ", mvfr1";
11173 return;
11174 break;
11175 case 33:
11176 // VMRS_MVFR2
11177 O << ", mvfr2";
11178 return;
11179 break;
11180 case 34:
11181 // VMRS_P0
11182 O << ", p0";
11183 return;
11184 break;
11185 case 35:
11186 // VMRS_VPR
11187 O << ", vpr";
11188 return;
11189 break;
11190 case 36:
11191 // VSHTOH, VTOSHH, VTOUHH, VUHTOH
11192 printFBits16(MI, OpNum: 2, STI, O);
11193 return;
11194 break;
11195 case 37:
11196 // VSLTOD, VSLTOH, VSLTOS, VTOSLD, VTOSLH, VTOSLS, VTOULD, VTOULH, VTOULS...
11197 printFBits32(MI, OpNum: 2, STI, O);
11198 return;
11199 break;
11200 }
11201
11202
11203 // Fragment 4 encoded into 7 bits for 78 unique commands.
11204 switch ((Bits >> 39) & 127) {
11205 default: llvm_unreachable("Invalid command number.");
11206 case 0:
11207 // ASRi, ASRr, LDRConstPool, LSLi, LSLr, LSRi, LSRr, RORi, RORr, RRXi, t2...
11208 printOperand(MI, OpNo: 1, STI, O);
11209 break;
11210 case 1:
11211 // LDRBT_POST, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRBT_POST, STRT_P...
11212 printAddrMode7Operand(MI, OpNum: 1, STI, O);
11213 return;
11214 break;
11215 case 2:
11216 // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
11217 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11218 break;
11219 case 3:
11220 // VLD3DUPdWB_register_Asm_16, VLD3DUPdWB_register_Asm_32, VLD3DUPdWB_reg...
11221 printOperand(MI, OpNo: 3, STI, O);
11222 break;
11223 case 4:
11224 // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD4dAsm_16, VLD4dAsm_32, VLD4dA...
11225 return;
11226 break;
11227 case 5:
11228 // VLD3dWB_fixed_Asm_16, VLD3dWB_fixed_Asm_32, VLD3dWB_fixed_Asm_8, VLD4d...
11229 O << '!';
11230 return;
11231 break;
11232 case 6:
11233 // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
11234 O << ", ";
11235 break;
11236 case 7:
11237 // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
11238 printT2AddrModeImm8OffsetOperand(MI, OpNum: 2, STI, O);
11239 return;
11240 break;
11241 case 8:
11242 // t2MOVSsi, t2MOVsi, t2CMNzrs, t2CMPrs, t2MVNs, t2TEQrs, t2TSTrs
11243 printT2SOOperand(MI, OpNum: 1, STI, O);
11244 return;
11245 break;
11246 case 9:
11247 // t2MOVSsr, t2MOVsr, CMNzrsr, CMPrsr, MOVsr, MVNsr, TEQrsr, TSTrsr
11248 printSORegRegOperand(MI, OpNum: 1, STI, O);
11249 return;
11250 break;
11251 case 10:
11252 // ADR, t2ADR
11253 printAdrLabelOperand<0>(MI, OpNum: 1, STI, O);
11254 return;
11255 break;
11256 case 11:
11257 // BFC, t2BFC
11258 printBitfieldInvMaskImmOperand(MI, OpNum: 2, STI, O);
11259 return;
11260 break;
11261 case 12:
11262 // BFI, CDE_VCX1_vec, CDE_VCX2_vec, CDE_VCX3_vec, CPS3p, CRC32B, CRC32CB,...
11263 printOperand(MI, OpNo: 2, STI, O);
11264 break;
11265 case 13:
11266 // CDE_VCX2A_fpdp, CDE_VCX2A_fpsp, CDE_VCX3A_fpdp, CDE_VCX3A_fpsp
11267 printOperand(MI, OpNo: 4, STI, O);
11268 break;
11269 case 14:
11270 // CMNri, CMPri, MOVi, MVNi, TEQri, TSTri
11271 printModImmOperand(MI, OpNum: 1, STI, O);
11272 return;
11273 break;
11274 case 15:
11275 // CMNzrsi, CMPrsi, MOVsi, MVNsi, TEQrsi, TSTrsi
11276 printSORegImmOperand(MI, OpNum: 1, STI, O);
11277 return;
11278 break;
11279 case 16:
11280 // FCONSTH, FCONSTS, MVE_VMOVimmf32, VMOVv2f32, VMOVv4f32
11281 printFPImmOperand(MI, OpNum: 1, STI, O);
11282 return;
11283 break;
11284 case 17:
11285 // FLDMXIA, FSTMXIA, LDMDA, LDMDB, LDMIA, LDMIB, STMDA, STMDB, STMIA, STM...
11286 printRegisterList(MI, OpNum: 3, STI, O);
11287 break;
11288 case 18:
11289 // LDC2L_OPTION, LDC2_OPTION, STC2L_OPTION, STC2_OPTION
11290 printCoprocOptionImm(MI, OpNum: 3, STI, O);
11291 return;
11292 break;
11293 case 19:
11294 // LDC2L_POST, LDC2_POST, STC2L_POST, STC2_POST
11295 printPostIdxImm8s4Operand(MI, OpNum: 3, STI, O);
11296 return;
11297 break;
11298 case 20:
11299 // LDCL_OFFSET, LDC_OFFSET, STCL_OFFSET, STC_OFFSET, t2LDC2L_OFFSET, t2LD...
11300 printAddrMode5Operand<false>(MI, OpNum: 2, STI, O);
11301 return;
11302 break;
11303 case 21:
11304 // LDCL_OPTION, LDCL_POST, LDC_OPTION, LDC_POST, LDRBT_POST_IMM, LDRBT_PO...
11305 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11306 break;
11307 case 22:
11308 // LDCL_PRE, LDC_PRE, STCL_PRE, STC_PRE, t2LDC2L_PRE, t2LDC2_PRE, t2LDCL_...
11309 printAddrMode5Operand<true>(MI, OpNum: 2, STI, O);
11310 O << '!';
11311 return;
11312 break;
11313 case 23:
11314 // LDRB_PRE_IMM, LDR_PRE_IMM, STRB_PRE_IMM, STR_PRE_IMM
11315 printAddrModeImm12Operand<true>(MI, OpNum: 2, STI, O);
11316 O << '!';
11317 return;
11318 break;
11319 case 24:
11320 // LDRB_PRE_REG, LDR_PRE_REG, STRB_PRE_REG, STR_PRE_REG
11321 printAddrMode2Operand(MI, OpNum: 2, STI, O);
11322 O << '!';
11323 return;
11324 break;
11325 case 25:
11326 // LDRBi12, LDRcp, LDRi12, STRBi12, STRi12, t2LDRBi12, t2LDRHi12, t2LDRSB...
11327 printAddrModeImm12Operand<false>(MI, OpNum: 1, STI, O);
11328 return;
11329 break;
11330 case 26:
11331 // LDRBrs, LDRrs, STRBrs, STRrs
11332 printAddrMode2Operand(MI, OpNum: 1, STI, O);
11333 return;
11334 break;
11335 case 27:
11336 // LDRH, LDRSB, LDRSH, STRH
11337 printAddrMode3Operand<false>(MI, Op: 1, STI, O);
11338 return;
11339 break;
11340 case 28:
11341 // LDRH_PRE, LDRSB_PRE, LDRSH_PRE, STRH_PRE
11342 printAddrMode3Operand<true>(MI, Op: 2, STI, O);
11343 O << '!';
11344 return;
11345 break;
11346 case 29:
11347 // MCR2, MRC2
11348 printCImmediate(MI, OpNum: 3, STI, O);
11349 O << ", ";
11350 printCImmediate(MI, OpNum: 4, STI, O);
11351 O << ", ";
11352 printOperand(MI, OpNo: 5, STI, O);
11353 return;
11354 break;
11355 case 30:
11356 // MRSbanked, t2MRSbanked
11357 printBankedRegOperand(MI, OpNum: 1, STI, O);
11358 return;
11359 break;
11360 case 31:
11361 // MVE_VBICimmi16, MVE_VBICimmi32, MVE_VORRimmi16, MVE_VORRimmi32
11362 printVMOVModImmOperand(MI, OpNum: 2, STI, O);
11363 return;
11364 break;
11365 case 32:
11366 // MVE_VLDRBS16, MVE_VLDRBS32, MVE_VLDRBU16, MVE_VLDRBU32, MVE_VLDRBU8, M...
11367 printT2AddrModeImm8Operand<false>(MI, OpNum: 1, STI, O);
11368 return;
11369 break;
11370 case 33:
11371 // MVE_VLDRBS16_pre, MVE_VLDRBS32_pre, MVE_VLDRBU16_pre, MVE_VLDRBU32_pre...
11372 printT2AddrModeImm8Operand<false>(MI, OpNum: 2, STI, O);
11373 O << '!';
11374 return;
11375 break;
11376 case 34:
11377 // MVE_VLDRBS16_rq, MVE_VLDRBS32_rq, MVE_VLDRBU16_rq, MVE_VLDRBU32_rq, MV...
11378 printMveAddrModeRQOperand<0>(MI, OpNum: 1, STI, O);
11379 return;
11380 break;
11381 case 35:
11382 // MVE_VLDRBU8_pre, MVE_VLDRHU16_pre, MVE_VLDRWU32_pre, MVE_VSTRBU8_pre, ...
11383 printT2AddrModeImm8Operand<true>(MI, OpNum: 2, STI, O);
11384 O << '!';
11385 return;
11386 break;
11387 case 36:
11388 // MVE_VLDRDU64_rq, MVE_VSTRD64_rq
11389 printMveAddrModeRQOperand<3>(MI, OpNum: 1, STI, O);
11390 return;
11391 break;
11392 case 37:
11393 // MVE_VLDRHS32_rq, MVE_VLDRHU16_rq, MVE_VLDRHU32_rq, MVE_VSTRH16_rq, MVE...
11394 printMveAddrModeRQOperand<1>(MI, OpNum: 1, STI, O);
11395 return;
11396 break;
11397 case 38:
11398 // MVE_VLDRWU32_rq, MVE_VSTRW32_rq
11399 printMveAddrModeRQOperand<2>(MI, OpNum: 1, STI, O);
11400 return;
11401 break;
11402 case 39:
11403 // MVE_VMOVimmi16, MVE_VMOVimmi32, MVE_VMOVimmi8, MVE_VMVNimmi16, MVE_VMV...
11404 printVMOVModImmOperand(MI, OpNum: 1, STI, O);
11405 return;
11406 break;
11407 case 40:
11408 // MVE_WLSTP_16, MVE_WLSTP_32, MVE_WLSTP_64, MVE_WLSTP_8, t2BFic, t2WLS
11409 printOperand(MI, Address, OpNum: 2, STI, O);
11410 break;
11411 case 41:
11412 // SSAT, SSAT16, t2SSAT, t2SSAT16
11413 printImmPlusOneOperand(MI, OpNum: 1, STI, O);
11414 O << ", ";
11415 printOperand(MI, OpNo: 2, STI, O);
11416 break;
11417 case 42:
11418 // STLEXD, STREXD
11419 printGPRPairOperand(MI, OpNum: 1, STI, O);
11420 O << ", ";
11421 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11422 return;
11423 break;
11424 case 43:
11425 // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST2LNd16, VST2LNd32, VST2LNd8, VST2LN...
11426 printNoHashImmediate(MI, OpNum: 4, STI, O);
11427 break;
11428 case 44:
11429 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
11430 printNoHashImmediate(MI, OpNum: 6, STI, O);
11431 break;
11432 case 45:
11433 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
11434 printNoHashImmediate(MI, OpNum: 8, STI, O);
11435 O << "], ";
11436 break;
11437 case 46:
11438 // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
11439 O << "[]}, ";
11440 break;
11441 case 47:
11442 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
11443 printNoHashImmediate(MI, OpNum: 10, STI, O);
11444 O << "], ";
11445 printOperand(MI, OpNo: 1, STI, O);
11446 O << '[';
11447 printNoHashImmediate(MI, OpNum: 10, STI, O);
11448 O << "], ";
11449 printOperand(MI, OpNo: 2, STI, O);
11450 O << '[';
11451 printNoHashImmediate(MI, OpNum: 10, STI, O);
11452 break;
11453 case 48:
11454 // VLD4DUPd16, VLD4DUPd16_UPD, VLD4DUPd32, VLD4DUPd32_UPD, VLD4DUPd8, VLD...
11455 O << "[], ";
11456 printOperand(MI, OpNo: 3, STI, O);
11457 O << "[]}, ";
11458 break;
11459 case 49:
11460 // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
11461 printNoHashImmediate(MI, OpNum: 12, STI, O);
11462 O << "], ";
11463 printOperand(MI, OpNo: 1, STI, O);
11464 O << '[';
11465 printNoHashImmediate(MI, OpNum: 12, STI, O);
11466 O << "], ";
11467 printOperand(MI, OpNo: 2, STI, O);
11468 O << '[';
11469 printNoHashImmediate(MI, OpNum: 12, STI, O);
11470 O << "], ";
11471 printOperand(MI, OpNo: 3, STI, O);
11472 O << '[';
11473 printNoHashImmediate(MI, OpNum: 12, STI, O);
11474 O << "]}, ";
11475 printAddrMode6Operand(MI, OpNum: 5, STI, O);
11476 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
11477 return;
11478 break;
11479 case 50:
11480 // VLDRD, VLDRS, VSTRD, VSTRS
11481 printAddrMode5Operand<false>(MI, OpNum: 1, STI, O);
11482 return;
11483 break;
11484 case 51:
11485 // VLDRH, VSTRH
11486 printAddrMode5FP16Operand<false>(MI, OpNum: 1, STI, O);
11487 return;
11488 break;
11489 case 52:
11490 // VST1LNd16, VST1LNd32, VST1LNd8
11491 printNoHashImmediate(MI, OpNum: 3, STI, O);
11492 O << "]}, ";
11493 printAddrMode6Operand(MI, OpNum: 0, STI, O);
11494 return;
11495 break;
11496 case 53:
11497 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST3LNd16, VST3LNd32, VST3...
11498 printNoHashImmediate(MI, OpNum: 5, STI, O);
11499 break;
11500 case 54:
11501 // VST3LNd16_UPD, VST3LNd32_UPD, VST3LNd8_UPD, VST3LNq16_UPD, VST3LNq32_U...
11502 printNoHashImmediate(MI, OpNum: 7, STI, O);
11503 O << "], ";
11504 printOperand(MI, OpNo: 5, STI, O);
11505 O << '[';
11506 printNoHashImmediate(MI, OpNum: 7, STI, O);
11507 O << "], ";
11508 printOperand(MI, OpNo: 6, STI, O);
11509 O << '[';
11510 printNoHashImmediate(MI, OpNum: 7, STI, O);
11511 O << "]}, ";
11512 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11513 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11514 return;
11515 break;
11516 case 55:
11517 // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
11518 printOperand(MI, OpNo: 5, STI, O);
11519 O << ", ";
11520 printOperand(MI, OpNo: 6, STI, O);
11521 break;
11522 case 56:
11523 // VTBL1
11524 printVectorListOne(MI, OpNum: 1, STI, O);
11525 O << ", ";
11526 printOperand(MI, OpNo: 2, STI, O);
11527 return;
11528 break;
11529 case 57:
11530 // VTBL2
11531 printVectorListTwo(MI, OpNum: 1, STI, O);
11532 O << ", ";
11533 printOperand(MI, OpNo: 2, STI, O);
11534 return;
11535 break;
11536 case 58:
11537 // VTBL3
11538 printVectorListThree(MI, OpNum: 1, STI, O);
11539 O << ", ";
11540 printOperand(MI, OpNo: 2, STI, O);
11541 return;
11542 break;
11543 case 59:
11544 // VTBL4
11545 printVectorListFour(MI, OpNum: 1, STI, O);
11546 O << ", ";
11547 printOperand(MI, OpNo: 2, STI, O);
11548 return;
11549 break;
11550 case 60:
11551 // VTBX1
11552 printVectorListOne(MI, OpNum: 2, STI, O);
11553 O << ", ";
11554 printOperand(MI, OpNo: 3, STI, O);
11555 return;
11556 break;
11557 case 61:
11558 // VTBX2
11559 printVectorListTwo(MI, OpNum: 2, STI, O);
11560 O << ", ";
11561 printOperand(MI, OpNo: 3, STI, O);
11562 return;
11563 break;
11564 case 62:
11565 // VTBX3
11566 printVectorListThree(MI, OpNum: 2, STI, O);
11567 O << ", ";
11568 printOperand(MI, OpNo: 3, STI, O);
11569 return;
11570 break;
11571 case 63:
11572 // VTBX4
11573 printVectorListFour(MI, OpNum: 2, STI, O);
11574 O << ", ";
11575 printOperand(MI, OpNo: 3, STI, O);
11576 return;
11577 break;
11578 case 64:
11579 // sysLDMDA_UPD, sysLDMDB_UPD, sysLDMIA_UPD, sysLDMIB_UPD, sysSTMDA_UPD, ...
11580 O << " ^";
11581 return;
11582 break;
11583 case 65:
11584 // t2BFLi, t2BFi
11585 printOperand(MI, Address, OpNum: 1, STI, O);
11586 return;
11587 break;
11588 case 66:
11589 // t2LDRBpci, t2LDRHpci, t2LDRSBpci, t2LDRSHpci, t2LDRpci, tLDRpci
11590 printThumbLdrLabelOperand(MI, OpNum: 1, STI, O);
11591 return;
11592 break;
11593 case 67:
11594 // t2LDRBs, t2LDRHs, t2LDRSBs, t2LDRSHs, t2LDRs, t2STRBs, t2STRHs, t2STRs
11595 printT2AddrModeSoRegOperand(MI, OpNum: 1, STI, O);
11596 return;
11597 break;
11598 case 68:
11599 // t2LDREX
11600 printT2AddrModeImm0_1020s4Operand(MI, OpNum: 1, STI, O);
11601 return;
11602 break;
11603 case 69:
11604 // t2MRS_M
11605 printMSRMaskOperand(MI, OpNum: 1, STI, O);
11606 return;
11607 break;
11608 case 70:
11609 // tADDspi, tSUBspi
11610 printThumbS4ImmOperand(MI, OpNum: 2, STI, O);
11611 return;
11612 break;
11613 case 71:
11614 // tADR
11615 printAdrLabelOperand<2>(MI, Address, OpNum: 1, STI, O);
11616 return;
11617 break;
11618 case 72:
11619 // tASRri, tLSRri
11620 printThumbSRImm(MI, OpNum: 3, STI, O);
11621 return;
11622 break;
11623 case 73:
11624 // tLDRBi, tSTRBi
11625 printThumbAddrModeImm5S1Operand(MI, OpNum: 1, STI, O);
11626 return;
11627 break;
11628 case 74:
11629 // tLDRBr, tLDRHr, tLDRSB, tLDRSH, tLDRr, tSTRBr, tSTRHr, tSTRr
11630 printThumbAddrModeRROperand(MI, OpNum: 1, STI, O);
11631 return;
11632 break;
11633 case 75:
11634 // tLDRHi, tSTRHi
11635 printThumbAddrModeImm5S2Operand(MI, OpNum: 1, STI, O);
11636 return;
11637 break;
11638 case 76:
11639 // tLDRi, tSTRi
11640 printThumbAddrModeImm5S4Operand(MI, OpNum: 1, STI, O);
11641 return;
11642 break;
11643 case 77:
11644 // tLDRspi, tSTRspi
11645 printThumbAddrModeSPOperand(MI, OpNum: 1, STI, O);
11646 return;
11647 break;
11648 }
11649
11650
11651 // Fragment 5 encoded into 5 bits for 27 unique commands.
11652 switch ((Bits >> 46) & 31) {
11653 default: llvm_unreachable("Invalid command number.");
11654 case 0:
11655 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
11656 O << ", ";
11657 break;
11658 case 1:
11659 // LDRConstPool, RRXi, VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD2LN...
11660 return;
11661 break;
11662 case 2:
11663 // VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_fixed_Asm_8,...
11664 O << '!';
11665 return;
11666 break;
11667 case 3:
11668 // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
11669 printOperand(MI, OpNo: 3, STI, O);
11670 return;
11671 break;
11672 case 4:
11673 // CDE_CX2DA, CDE_CX3D, CDE_CX3DA, VLD1DUPd16wb_register, VLD1DUPd32wb_re...
11674 printOperand(MI, OpNo: 4, STI, O);
11675 break;
11676 case 5:
11677 // CDP, t2CDP, t2CDP2
11678 printCImmediate(MI, OpNum: 2, STI, O);
11679 O << ", ";
11680 printCImmediate(MI, OpNum: 3, STI, O);
11681 O << ", ";
11682 printCImmediate(MI, OpNum: 4, STI, O);
11683 O << ", ";
11684 printOperand(MI, OpNo: 5, STI, O);
11685 return;
11686 break;
11687 case 6:
11688 // MCR, MCRR, VADDD, VDIVD, VMULD, VNMULD, VSUBD, t2MCR, t2MCR2, t2MCRR, ...
11689 printOperand(MI, OpNo: 2, STI, O);
11690 break;
11691 case 7:
11692 // MRC, t2MRC, t2MRC2
11693 printOperand(MI, OpNo: 0, STI, O);
11694 O << ", ";
11695 printCImmediate(MI, OpNum: 3, STI, O);
11696 O << ", ";
11697 printCImmediate(MI, OpNum: 4, STI, O);
11698 O << ", ";
11699 printOperand(MI, OpNo: 5, STI, O);
11700 return;
11701 break;
11702 case 8:
11703 // MVE_VLDRBS16_post, MVE_VLDRBS32_post, MVE_VLDRBU16_post, MVE_VLDRBU32_...
11704 printT2AddrModeImm8OffsetOperand(MI, OpNum: 3, STI, O);
11705 return;
11706 break;
11707 case 9:
11708 // MVE_VMOV_from_lane_32, MVE_VMOV_from_lane_s16, MVE_VMOV_from_lane_s8, ...
11709 printVectorIndex(MI, OpNum: 2, STI, O);
11710 return;
11711 break;
11712 case 10:
11713 // MVE_VMOV_q_rr, VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_U...
11714 printOperand(MI, OpNo: 1, STI, O);
11715 break;
11716 case 11:
11717 // MVE_VSHLL_lws16bh, MVE_VSHLL_lws16th, MVE_VSHLL_lwu16bh, MVE_VSHLL_lwu...
11718 O << ", #16";
11719 return;
11720 break;
11721 case 12:
11722 // MVE_VSHLL_lws8bh, MVE_VSHLL_lws8th, MVE_VSHLL_lwu8bh, MVE_VSHLL_lwu8th
11723 O << ", #8";
11724 return;
11725 break;
11726 case 13:
11727 // SSAT, t2SSAT
11728 printShiftImmOperand(MI, OpNum: 3, STI, O);
11729 return;
11730 break;
11731 case 14:
11732 // SXTB, SXTB16, SXTH, UXTB, UXTB16, UXTH, t2SXTB, t2SXTB16, t2SXTH, t2UX...
11733 printRotImmOperand(MI, OpNum: 2, STI, O);
11734 return;
11735 break;
11736 case 15:
11737 // VCEQzv16i8, VCEQzv2f32, VCEQzv2i32, VCEQzv4f16, VCEQzv4f32, VCEQzv4i16...
11738 O << ", #0";
11739 return;
11740 break;
11741 case 16:
11742 // VCMLAv2f32_indexed, VCMLAv4f16_indexed, VCMLAv4f32_indexed, VCMLAv8f16...
11743 printVectorIndex(MI, OpNum: 4, STI, O);
11744 O << ", ";
11745 printComplexRotationOp<90, 0>(MI, OpNo: 5, STI, O);
11746 return;
11747 break;
11748 case 17:
11749 // VFMALDI, VFMALQI, VFMSLDI, VFMSLQI
11750 printVectorIndex(MI, OpNum: 3, STI, O);
11751 return;
11752 break;
11753 case 18:
11754 // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
11755 O << "]}, ";
11756 break;
11757 case 19:
11758 // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32, VLD4LNd16, VLD4L...
11759 O << "], ";
11760 break;
11761 case 20:
11762 // VLD3DUPd16, VLD3DUPd32, VLD3DUPd8, VLD3DUPq16, VLD3DUPq32, VLD3DUPq8
11763 printAddrMode6Operand(MI, OpNum: 3, STI, O);
11764 return;
11765 break;
11766 case 21:
11767 // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
11768 printAddrMode6Operand(MI, OpNum: 4, STI, O);
11769 break;
11770 case 22:
11771 // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
11772 printAddrMode6Operand(MI, OpNum: 5, STI, O);
11773 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
11774 return;
11775 break;
11776 case 23:
11777 // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
11778 O << "}, ";
11779 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11780 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11781 return;
11782 break;
11783 case 24:
11784 // VST4LNd16_UPD, VST4LNd32_UPD, VST4LNd8_UPD, VST4LNq16_UPD, VST4LNq32_U...
11785 printOperand(MI, OpNo: 5, STI, O);
11786 O << '[';
11787 printNoHashImmediate(MI, OpNum: 8, STI, O);
11788 O << "], ";
11789 printOperand(MI, OpNo: 6, STI, O);
11790 O << '[';
11791 printNoHashImmediate(MI, OpNum: 8, STI, O);
11792 O << "], ";
11793 printOperand(MI, OpNo: 7, STI, O);
11794 O << '[';
11795 printNoHashImmediate(MI, OpNum: 8, STI, O);
11796 O << "]}, ";
11797 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11798 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11799 return;
11800 break;
11801 case 25:
11802 // sysLDMDA, sysLDMDB, sysLDMIA, sysLDMIB, sysSTMDA, sysSTMDB, sysSTMIA, ...
11803 O << " ^";
11804 return;
11805 break;
11806 case 26:
11807 // t2ASRs1, t2LSRs1
11808 O << ", #1";
11809 return;
11810 break;
11811 }
11812
11813
11814 // Fragment 6 encoded into 6 bits for 38 unique commands.
11815 switch ((Bits >> 51) & 63) {
11816 default: llvm_unreachable("Invalid command number.");
11817 case 0:
11818 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCrr, ADDrr, ANDrr, B...
11819 printOperand(MI, OpNo: 2, STI, O);
11820 break;
11821 case 1:
11822 // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
11823 printOperand(MI, OpNo: 4, STI, O);
11824 break;
11825 case 2:
11826 // ADCri, ADDri, ANDri, BICri, EORri, ORRri, RSBri, RSCri, SBCri, SUBri
11827 printModImmOperand(MI, OpNum: 2, STI, O);
11828 return;
11829 break;
11830 case 3:
11831 // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, ORRrsi, RSBrsi, RSCrsi, SBCrsi...
11832 printSORegImmOperand(MI, OpNum: 2, STI, O);
11833 return;
11834 break;
11835 case 4:
11836 // BFI, t2BFI
11837 printBitfieldInvMaskImmOperand(MI, OpNum: 3, STI, O);
11838 return;
11839 break;
11840 case 5:
11841 // CDE_CX2DA, CDE_CX3D, VADDD, VDIVD, VLD1DUPd16wb_register, VLD1DUPd32wb...
11842 return;
11843 break;
11844 case 6:
11845 // CDE_CX3DA, MCR, MCRR, t2MCR, t2MCR2, t2MCRR, t2MCRR2
11846 O << ", ";
11847 break;
11848 case 7:
11849 // CDE_VCX2_vec, CDE_VCX3_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, M...
11850 printOperand(MI, OpNo: 3, STI, O);
11851 break;
11852 case 8:
11853 // CDE_VCX3A_fpdp, CDE_VCX3A_fpsp, VST2LNd16_UPD, VST2LNd32_UPD, VST2LNd8...
11854 printOperand(MI, OpNo: 5, STI, O);
11855 break;
11856 case 9:
11857 // LDCL_OPTION, LDC_OPTION, STCL_OPTION, STC_OPTION, t2LDC2L_OPTION, t2LD...
11858 printCoprocOptionImm(MI, OpNum: 3, STI, O);
11859 return;
11860 break;
11861 case 10:
11862 // LDCL_POST, LDC_POST, STCL_POST, STC_POST, t2LDC2L_POST, t2LDC2_POST, t...
11863 printPostIdxImm8s4Operand(MI, OpNum: 3, STI, O);
11864 return;
11865 break;
11866 case 11:
11867 // LDRBT_POST_IMM, LDRBT_POST_REG, LDRB_POST_IMM, LDRB_POST_REG, LDRT_POS...
11868 printAddrMode2OffsetOperand(MI, OpNum: 3, STI, O);
11869 return;
11870 break;
11871 case 12:
11872 // LDRD, STRD
11873 printAddrMode3Operand<false>(MI, Op: 2, STI, O);
11874 return;
11875 break;
11876 case 13:
11877 // LDRD_POST, STRD_POST, t2LDRD_POST, t2STRD_POST
11878 printAddrMode7Operand(MI, OpNum: 3, STI, O);
11879 break;
11880 case 14:
11881 // LDRD_PRE, STRD_PRE
11882 printAddrMode3Operand<true>(MI, Op: 3, STI, O);
11883 O << '!';
11884 return;
11885 break;
11886 case 15:
11887 // LDRHTi, LDRSBTi, LDRSHTi, STRHTi
11888 printPostIdxImm8Operand(MI, OpNum: 3, STI, O);
11889 return;
11890 break;
11891 case 16:
11892 // LDRHTr, LDRSBTr, LDRSHTr, STRHTr
11893 printPostIdxRegOperand(MI, OpNum: 3, STI, O);
11894 return;
11895 break;
11896 case 17:
11897 // LDRH_POST, LDRSB_POST, LDRSH_POST, STRH_POST
11898 printAddrMode3OffsetOperand(MI, OpNum: 3, STI, O);
11899 return;
11900 break;
11901 case 18:
11902 // MCRR2
11903 printCImmediate(MI, OpNum: 4, STI, O);
11904 return;
11905 break;
11906 case 19:
11907 // MVE_SQRSHRL, MVE_UQRSHLL
11908 printMveSaturateOp(MI, OpNum: 5, STI, O);
11909 O << ", ";
11910 printOperand(MI, OpNo: 4, STI, O);
11911 return;
11912 break;
11913 case 20:
11914 // MVE_VMOV_q_rr
11915 printVectorIndex(MI, OpNum: 5, STI, O);
11916 O << ", ";
11917 printOperand(MI, OpNo: 2, STI, O);
11918 O << ", ";
11919 printOperand(MI, OpNo: 3, STI, O);
11920 return;
11921 break;
11922 case 21:
11923 // STLEX, STLEXB, STLEXH, STREX, STREXB, STREXH, SWP, SWPB, t2LDAEXD, t2L...
11924 printAddrMode7Operand(MI, OpNum: 2, STI, O);
11925 return;
11926 break;
11927 case 22:
11928 // VCADDv2f32, VCADDv4f16, VCADDv4f32, VCADDv8f16
11929 printComplexRotationOp<180, 90>(MI, OpNo: 3, STI, O);
11930 return;
11931 break;
11932 case 23:
11933 // VCMLAv2f32, VCMLAv4f16, VCMLAv4f32, VCMLAv8f16
11934 printComplexRotationOp<90, 0>(MI, OpNo: 4, STI, O);
11935 return;
11936 break;
11937 case 24:
11938 // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8...
11939 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11940 break;
11941 case 25:
11942 // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD
11943 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11944 printAddrMode6OffsetOperand(MI, OpNum: 4, STI, O);
11945 return;
11946 break;
11947 case 26:
11948 // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32
11949 printOperand(MI, OpNo: 1, STI, O);
11950 O << '[';
11951 printNoHashImmediate(MI, OpNum: 6, STI, O);
11952 O << "]}, ";
11953 printAddrMode6Operand(MI, OpNum: 2, STI, O);
11954 return;
11955 break;
11956 case 27:
11957 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
11958 O << '[';
11959 printNoHashImmediate(MI, OpNum: 8, STI, O);
11960 break;
11961 case 28:
11962 // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
11963 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
11964 return;
11965 break;
11966 case 29:
11967 // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
11968 printAddrMode6Operand(MI, OpNum: 4, STI, O);
11969 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
11970 return;
11971 break;
11972 case 30:
11973 // VST4d16_UPD, VST4d32_UPD, VST4d8_UPD, VST4q16_UPD, VST4q32_UPD, VST4q8...
11974 printOperand(MI, OpNo: 7, STI, O);
11975 O << "}, ";
11976 printAddrMode6Operand(MI, OpNum: 1, STI, O);
11977 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
11978 return;
11979 break;
11980 case 31:
11981 // t2ADCrs, t2ADDrs, t2ANDrs, t2BICrs, t2EORrs, t2ORNrs, t2ORRrs, t2RSBrs...
11982 printT2SOOperand(MI, OpNum: 2, STI, O);
11983 return;
11984 break;
11985 case 32:
11986 // t2ASRri, t2LSRri
11987 printThumbSRImm(MI, OpNum: 2, STI, O);
11988 return;
11989 break;
11990 case 33:
11991 // t2BFic, t2CSEL, t2CSINC, t2CSINV, t2CSNEG
11992 printMandatoryPredicateOperand(MI, OpNum: 3, STI, O);
11993 return;
11994 break;
11995 case 34:
11996 // t2LDRD_PRE, t2STRD_PRE
11997 printT2AddrModeImm8s4Operand<true>(MI, OpNum: 3, STI, O);
11998 O << '!';
11999 return;
12000 break;
12001 case 35:
12002 // t2LDRDi8, t2STRDi8
12003 printT2AddrModeImm8s4Operand<false>(MI, OpNum: 2, STI, O);
12004 return;
12005 break;
12006 case 36:
12007 // t2STREX
12008 printT2AddrModeImm0_1020s4Operand(MI, OpNum: 2, STI, O);
12009 return;
12010 break;
12011 case 37:
12012 // tADDrSPi
12013 printThumbS4ImmOperand(MI, OpNum: 2, STI, O);
12014 return;
12015 break;
12016 }
12017
12018
12019 // Fragment 7 encoded into 5 bits for 17 unique commands.
12020 switch ((Bits >> 57) & 31) {
12021 default: llvm_unreachable("Invalid command number.");
12022 case 0:
12023 // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
12024 return;
12025 break;
12026 case 1:
12027 // CDE_CX3A, CDE_VCX3A_vec, CDE_VCX3_vec, LDRD_POST, MLA, MLS, MVE_VCADDf...
12028 O << ", ";
12029 break;
12030 case 2:
12031 // CDE_CX3DA
12032 printOperand(MI, OpNo: 5, STI, O);
12033 return;
12034 break;
12035 case 3:
12036 // MCR, t2MCR, t2MCR2
12037 printCImmediate(MI, OpNum: 3, STI, O);
12038 O << ", ";
12039 printCImmediate(MI, OpNum: 4, STI, O);
12040 O << ", ";
12041 printOperand(MI, OpNo: 5, STI, O);
12042 return;
12043 break;
12044 case 4:
12045 // MCRR, t2MCRR, t2MCRR2
12046 printOperand(MI, OpNo: 3, STI, O);
12047 O << ", ";
12048 printCImmediate(MI, OpNum: 4, STI, O);
12049 return;
12050 break;
12051 case 5:
12052 // MVE_VMOV_rr_q, VMULLslsv2i32, VMULLslsv4i16, VMULLsluv2i32, VMULLsluv4...
12053 printVectorIndex(MI, OpNum: 3, STI, O);
12054 break;
12055 case 6:
12056 // PKHBT, t2PKHBT
12057 printPKHLSLShiftImm(MI, OpNum: 3, STI, O);
12058 return;
12059 break;
12060 case 7:
12061 // PKHTB, t2PKHTB
12062 printPKHASRShiftImm(MI, OpNum: 3, STI, O);
12063 return;
12064 break;
12065 case 8:
12066 // SXTAB, SXTAB16, SXTAH, UXTAB, UXTAB16, UXTAH, t2SXTAB, t2SXTAB16, t2SX...
12067 printRotImmOperand(MI, OpNum: 3, STI, O);
12068 return;
12069 break;
12070 case 9:
12071 // USAT, t2USAT
12072 printShiftImmOperand(MI, OpNum: 3, STI, O);
12073 return;
12074 break;
12075 case 10:
12076 // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
12077 O << "]}, ";
12078 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12079 printAddrMode6OffsetOperand(MI, OpNum: 5, STI, O);
12080 return;
12081 break;
12082 case 11:
12083 // VLD3LNd16, VLD3LNd32, VLD3LNd8, VLD3LNq16, VLD3LNq32
12084 O << "], ";
12085 printOperand(MI, OpNo: 2, STI, O);
12086 O << '[';
12087 printNoHashImmediate(MI, OpNum: 8, STI, O);
12088 O << "]}, ";
12089 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12090 return;
12091 break;
12092 case 12:
12093 // VLD3d16, VLD3d16_UPD, VLD3d32, VLD3d32_UPD, VLD3d8, VLD3d8_UPD, VLD3q1...
12094 O << "}, ";
12095 break;
12096 case 13:
12097 // VLD4LNd16, VLD4LNd32, VLD4LNd8, VLD4LNq16, VLD4LNq32, VST2LNd16, VST2L...
12098 O << '[';
12099 break;
12100 case 14:
12101 // VMLALslsv2i32, VMLALslsv4i16, VMLALsluv2i32, VMLALsluv4i16, VMLAslfd, ...
12102 printVectorIndex(MI, OpNum: 4, STI, O);
12103 return;
12104 break;
12105 case 15:
12106 // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD
12107 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
12108 return;
12109 break;
12110 case 16:
12111 // t2LDRD_POST, t2STRD_POST
12112 printT2AddrModeImm8s4OffsetOperand(MI, OpNum: 4, STI, O);
12113 return;
12114 break;
12115 }
12116
12117 switch (MI->getOpcode()) {
12118 default: llvm_unreachable("Unexpected opcode.");
12119 case ARM::CDE_CX3A:
12120 case ARM::CDE_VCX3A_vec:
12121 case ARM::CDE_VCX3_vec:
12122 case ARM::LDRD_POST:
12123 case ARM::MLA:
12124 case ARM::MLS:
12125 case ARM::MVE_VCADDf16:
12126 case ARM::MVE_VCADDf32:
12127 case ARM::MVE_VCADDi16:
12128 case ARM::MVE_VCADDi32:
12129 case ARM::MVE_VCADDi8:
12130 case ARM::MVE_VCMLAf16:
12131 case ARM::MVE_VCMLAf32:
12132 case ARM::MVE_VCMULf16:
12133 case ARM::MVE_VCMULf32:
12134 case ARM::MVE_VDWDUPu16:
12135 case ARM::MVE_VDWDUPu32:
12136 case ARM::MVE_VDWDUPu8:
12137 case ARM::MVE_VHCADDs16:
12138 case ARM::MVE_VHCADDs32:
12139 case ARM::MVE_VHCADDs8:
12140 case ARM::MVE_VIWDUPu16:
12141 case ARM::MVE_VIWDUPu32:
12142 case ARM::MVE_VIWDUPu8:
12143 case ARM::MVE_VMLALDAVas16:
12144 case ARM::MVE_VMLALDAVas32:
12145 case ARM::MVE_VMLALDAVau16:
12146 case ARM::MVE_VMLALDAVau32:
12147 case ARM::MVE_VMLALDAVaxs16:
12148 case ARM::MVE_VMLALDAVaxs32:
12149 case ARM::MVE_VMLALDAVs16:
12150 case ARM::MVE_VMLALDAVs32:
12151 case ARM::MVE_VMLALDAVu16:
12152 case ARM::MVE_VMLALDAVu32:
12153 case ARM::MVE_VMLALDAVxs16:
12154 case ARM::MVE_VMLALDAVxs32:
12155 case ARM::MVE_VMLSLDAVas16:
12156 case ARM::MVE_VMLSLDAVas32:
12157 case ARM::MVE_VMLSLDAVaxs16:
12158 case ARM::MVE_VMLSLDAVaxs32:
12159 case ARM::MVE_VMLSLDAVs16:
12160 case ARM::MVE_VMLSLDAVs32:
12161 case ARM::MVE_VMLSLDAVxs16:
12162 case ARM::MVE_VMLSLDAVxs32:
12163 case ARM::MVE_VRMLALDAVHas32:
12164 case ARM::MVE_VRMLALDAVHau32:
12165 case ARM::MVE_VRMLALDAVHaxs32:
12166 case ARM::MVE_VRMLALDAVHs32:
12167 case ARM::MVE_VRMLALDAVHu32:
12168 case ARM::MVE_VRMLALDAVHxs32:
12169 case ARM::MVE_VRMLSLDAVHas32:
12170 case ARM::MVE_VRMLSLDAVHaxs32:
12171 case ARM::MVE_VRMLSLDAVHs32:
12172 case ARM::MVE_VRMLSLDAVHxs32:
12173 case ARM::SBFX:
12174 case ARM::SMLABB:
12175 case ARM::SMLABT:
12176 case ARM::SMLAD:
12177 case ARM::SMLADX:
12178 case ARM::SMLALBB:
12179 case ARM::SMLALBT:
12180 case ARM::SMLALD:
12181 case ARM::SMLALDX:
12182 case ARM::SMLALTB:
12183 case ARM::SMLALTT:
12184 case ARM::SMLATB:
12185 case ARM::SMLATT:
12186 case ARM::SMLAWB:
12187 case ARM::SMLAWT:
12188 case ARM::SMLSD:
12189 case ARM::SMLSDX:
12190 case ARM::SMLSLD:
12191 case ARM::SMLSLDX:
12192 case ARM::SMMLA:
12193 case ARM::SMMLAR:
12194 case ARM::SMMLS:
12195 case ARM::SMMLSR:
12196 case ARM::SMULL:
12197 case ARM::STRD_POST:
12198 case ARM::UBFX:
12199 case ARM::UMAAL:
12200 case ARM::UMULL:
12201 case ARM::USADA8:
12202 case ARM::VEXTd16:
12203 case ARM::VEXTd32:
12204 case ARM::VEXTd8:
12205 case ARM::VEXTq16:
12206 case ARM::VEXTq32:
12207 case ARM::VEXTq64:
12208 case ARM::VEXTq8:
12209 case ARM::VLD3d16:
12210 case ARM::VLD3d32:
12211 case ARM::VLD3d8:
12212 case ARM::VLD3q16:
12213 case ARM::VLD3q32:
12214 case ARM::VLD3q8:
12215 case ARM::VMOVRRS:
12216 case ARM::VMOVSRR:
12217 case ARM::VST3d16:
12218 case ARM::VST3d32:
12219 case ARM::VST3d8:
12220 case ARM::VST3q16:
12221 case ARM::VST3q32:
12222 case ARM::VST3q8:
12223 case ARM::t2MLA:
12224 case ARM::t2MLS:
12225 case ARM::t2SBFX:
12226 case ARM::t2SMLABB:
12227 case ARM::t2SMLABT:
12228 case ARM::t2SMLAD:
12229 case ARM::t2SMLADX:
12230 case ARM::t2SMLAL:
12231 case ARM::t2SMLALBB:
12232 case ARM::t2SMLALBT:
12233 case ARM::t2SMLALD:
12234 case ARM::t2SMLALDX:
12235 case ARM::t2SMLALTB:
12236 case ARM::t2SMLALTT:
12237 case ARM::t2SMLATB:
12238 case ARM::t2SMLATT:
12239 case ARM::t2SMLAWB:
12240 case ARM::t2SMLAWT:
12241 case ARM::t2SMLSD:
12242 case ARM::t2SMLSDX:
12243 case ARM::t2SMLSLD:
12244 case ARM::t2SMLSLDX:
12245 case ARM::t2SMMLA:
12246 case ARM::t2SMMLAR:
12247 case ARM::t2SMMLS:
12248 case ARM::t2SMMLSR:
12249 case ARM::t2SMULL:
12250 case ARM::t2STLEXD:
12251 case ARM::t2STREXD:
12252 case ARM::t2UBFX:
12253 case ARM::t2UMAAL:
12254 case ARM::t2UMLAL:
12255 case ARM::t2UMULL:
12256 case ARM::t2USADA8:
12257 switch (MI->getOpcode()) {
12258 default: llvm_unreachable("Unexpected opcode.");
12259 case ARM::CDE_CX3A:
12260 case ARM::CDE_VCX3A_vec:
12261 case ARM::MVE_VMLALDAVas16:
12262 case ARM::MVE_VMLALDAVas32:
12263 case ARM::MVE_VMLALDAVau16:
12264 case ARM::MVE_VMLALDAVau32:
12265 case ARM::MVE_VMLALDAVaxs16:
12266 case ARM::MVE_VMLALDAVaxs32:
12267 case ARM::MVE_VMLSLDAVas16:
12268 case ARM::MVE_VMLSLDAVas32:
12269 case ARM::MVE_VMLSLDAVaxs16:
12270 case ARM::MVE_VMLSLDAVaxs32:
12271 case ARM::MVE_VRMLALDAVHas32:
12272 case ARM::MVE_VRMLALDAVHau32:
12273 case ARM::MVE_VRMLALDAVHaxs32:
12274 case ARM::MVE_VRMLSLDAVHas32:
12275 case ARM::MVE_VRMLSLDAVHaxs32:
12276 printOperand(MI, OpNo: 5, STI, O);
12277 break;
12278 case ARM::CDE_VCX3_vec:
12279 case ARM::MVE_VDWDUPu16:
12280 case ARM::MVE_VDWDUPu32:
12281 case ARM::MVE_VDWDUPu8:
12282 case ARM::MVE_VIWDUPu16:
12283 case ARM::MVE_VIWDUPu32:
12284 case ARM::MVE_VIWDUPu8:
12285 printOperand(MI, OpNo: 4, STI, O);
12286 break;
12287 case ARM::LDRD_POST:
12288 case ARM::STRD_POST:
12289 printAddrMode3OffsetOperand(MI, OpNum: 4, STI, O);
12290 break;
12291 case ARM::MLA:
12292 case ARM::MLS:
12293 case ARM::MVE_VMLALDAVs16:
12294 case ARM::MVE_VMLALDAVs32:
12295 case ARM::MVE_VMLALDAVu16:
12296 case ARM::MVE_VMLALDAVu32:
12297 case ARM::MVE_VMLALDAVxs16:
12298 case ARM::MVE_VMLALDAVxs32:
12299 case ARM::MVE_VMLSLDAVs16:
12300 case ARM::MVE_VMLSLDAVs32:
12301 case ARM::MVE_VMLSLDAVxs16:
12302 case ARM::MVE_VMLSLDAVxs32:
12303 case ARM::MVE_VRMLALDAVHs32:
12304 case ARM::MVE_VRMLALDAVHu32:
12305 case ARM::MVE_VRMLALDAVHxs32:
12306 case ARM::MVE_VRMLSLDAVHs32:
12307 case ARM::MVE_VRMLSLDAVHxs32:
12308 case ARM::SMLABB:
12309 case ARM::SMLABT:
12310 case ARM::SMLAD:
12311 case ARM::SMLADX:
12312 case ARM::SMLALBB:
12313 case ARM::SMLALBT:
12314 case ARM::SMLALD:
12315 case ARM::SMLALDX:
12316 case ARM::SMLALTB:
12317 case ARM::SMLALTT:
12318 case ARM::SMLATB:
12319 case ARM::SMLATT:
12320 case ARM::SMLAWB:
12321 case ARM::SMLAWT:
12322 case ARM::SMLSD:
12323 case ARM::SMLSDX:
12324 case ARM::SMLSLD:
12325 case ARM::SMLSLDX:
12326 case ARM::SMMLA:
12327 case ARM::SMMLAR:
12328 case ARM::SMMLS:
12329 case ARM::SMMLSR:
12330 case ARM::SMULL:
12331 case ARM::UMAAL:
12332 case ARM::UMULL:
12333 case ARM::USADA8:
12334 case ARM::VEXTd16:
12335 case ARM::VEXTd32:
12336 case ARM::VEXTd8:
12337 case ARM::VEXTq16:
12338 case ARM::VEXTq32:
12339 case ARM::VEXTq64:
12340 case ARM::VEXTq8:
12341 case ARM::VMOVRRS:
12342 case ARM::VMOVSRR:
12343 case ARM::t2MLA:
12344 case ARM::t2MLS:
12345 case ARM::t2SMLABB:
12346 case ARM::t2SMLABT:
12347 case ARM::t2SMLAD:
12348 case ARM::t2SMLADX:
12349 case ARM::t2SMLAL:
12350 case ARM::t2SMLALBB:
12351 case ARM::t2SMLALBT:
12352 case ARM::t2SMLALD:
12353 case ARM::t2SMLALDX:
12354 case ARM::t2SMLALTB:
12355 case ARM::t2SMLALTT:
12356 case ARM::t2SMLATB:
12357 case ARM::t2SMLATT:
12358 case ARM::t2SMLAWB:
12359 case ARM::t2SMLAWT:
12360 case ARM::t2SMLSD:
12361 case ARM::t2SMLSDX:
12362 case ARM::t2SMLSLD:
12363 case ARM::t2SMLSLDX:
12364 case ARM::t2SMMLA:
12365 case ARM::t2SMMLAR:
12366 case ARM::t2SMMLS:
12367 case ARM::t2SMMLSR:
12368 case ARM::t2SMULL:
12369 case ARM::t2UMAAL:
12370 case ARM::t2UMLAL:
12371 case ARM::t2UMULL:
12372 case ARM::t2USADA8:
12373 printOperand(MI, OpNo: 3, STI, O);
12374 break;
12375 case ARM::MVE_VCADDf16:
12376 case ARM::MVE_VCADDf32:
12377 case ARM::MVE_VCADDi16:
12378 case ARM::MVE_VCADDi32:
12379 case ARM::MVE_VCADDi8:
12380 case ARM::MVE_VHCADDs16:
12381 case ARM::MVE_VHCADDs32:
12382 case ARM::MVE_VHCADDs8:
12383 printComplexRotationOp<180, 90>(MI, OpNo: 3, STI, O);
12384 break;
12385 case ARM::MVE_VCMLAf16:
12386 case ARM::MVE_VCMLAf32:
12387 printComplexRotationOp<90, 0>(MI, OpNo: 4, STI, O);
12388 break;
12389 case ARM::MVE_VCMULf16:
12390 case ARM::MVE_VCMULf32:
12391 printComplexRotationOp<90, 0>(MI, OpNo: 3, STI, O);
12392 break;
12393 case ARM::SBFX:
12394 case ARM::UBFX:
12395 case ARM::t2SBFX:
12396 case ARM::t2UBFX:
12397 printImmPlusOneOperand(MI, OpNum: 3, STI, O);
12398 break;
12399 case ARM::VLD3d16:
12400 case ARM::VLD3d32:
12401 case ARM::VLD3d8:
12402 case ARM::VLD3q16:
12403 case ARM::VLD3q32:
12404 case ARM::VLD3q8:
12405 printAddrMode6Operand(MI, OpNum: 3, STI, O);
12406 break;
12407 case ARM::VST3d16:
12408 case ARM::VST3d32:
12409 case ARM::VST3d8:
12410 case ARM::VST3q16:
12411 case ARM::VST3q32:
12412 case ARM::VST3q8:
12413 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12414 break;
12415 case ARM::t2STLEXD:
12416 case ARM::t2STREXD:
12417 printAddrMode7Operand(MI, OpNum: 3, STI, O);
12418 break;
12419 }
12420 return;
12421 break;
12422 case ARM::MVE_VMOV_rr_q:
12423 O << ", ";
12424 printOperand(MI, OpNo: 2, STI, O);
12425 printVectorIndex(MI, OpNum: 4, STI, O);
12426 return;
12427 break;
12428 case ARM::VLD3d16_UPD:
12429 case ARM::VLD3d32_UPD:
12430 case ARM::VLD3d8_UPD:
12431 case ARM::VLD3q16_UPD:
12432 case ARM::VLD3q32_UPD:
12433 case ARM::VLD3q8_UPD:
12434 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12435 printAddrMode6OffsetOperand(MI, OpNum: 6, STI, O);
12436 return;
12437 break;
12438 case ARM::VLD4LNd16:
12439 case ARM::VLD4LNd32:
12440 case ARM::VLD4LNd8:
12441 case ARM::VLD4LNq16:
12442 case ARM::VLD4LNq32:
12443 printNoHashImmediate(MI, OpNum: 10, STI, O);
12444 O << "]}, ";
12445 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12446 return;
12447 break;
12448 case ARM::VLD4d16:
12449 case ARM::VLD4d32:
12450 case ARM::VLD4d8:
12451 case ARM::VLD4q16:
12452 case ARM::VLD4q32:
12453 case ARM::VLD4q8:
12454 printOperand(MI, OpNo: 3, STI, O);
12455 O << "}, ";
12456 printAddrMode6Operand(MI, OpNum: 4, STI, O);
12457 return;
12458 break;
12459 case ARM::VLD4d16_UPD:
12460 case ARM::VLD4d32_UPD:
12461 case ARM::VLD4d8_UPD:
12462 case ARM::VLD4q16_UPD:
12463 case ARM::VLD4q32_UPD:
12464 case ARM::VLD4q8_UPD:
12465 printOperand(MI, OpNo: 3, STI, O);
12466 O << "}, ";
12467 printAddrMode6Operand(MI, OpNum: 5, STI, O);
12468 printAddrMode6OffsetOperand(MI, OpNum: 7, STI, O);
12469 return;
12470 break;
12471 case ARM::VMULLslsv2i32:
12472 case ARM::VMULLslsv4i16:
12473 case ARM::VMULLsluv2i32:
12474 case ARM::VMULLsluv4i16:
12475 case ARM::VMULslfd:
12476 case ARM::VMULslfq:
12477 case ARM::VMULslhd:
12478 case ARM::VMULslhq:
12479 case ARM::VMULslv2i32:
12480 case ARM::VMULslv4i16:
12481 case ARM::VMULslv4i32:
12482 case ARM::VMULslv8i16:
12483 case ARM::VQDMULHslv2i32:
12484 case ARM::VQDMULHslv4i16:
12485 case ARM::VQDMULHslv4i32:
12486 case ARM::VQDMULHslv8i16:
12487 case ARM::VQDMULLslv2i32:
12488 case ARM::VQDMULLslv4i16:
12489 case ARM::VQRDMULHslv2i32:
12490 case ARM::VQRDMULHslv4i16:
12491 case ARM::VQRDMULHslv4i32:
12492 case ARM::VQRDMULHslv8i16:
12493 return;
12494 break;
12495 case ARM::VST2LNd16:
12496 case ARM::VST2LNd32:
12497 case ARM::VST2LNd8:
12498 case ARM::VST2LNq16:
12499 case ARM::VST2LNq32:
12500 printNoHashImmediate(MI, OpNum: 4, STI, O);
12501 O << "]}, ";
12502 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12503 return;
12504 break;
12505 case ARM::VST2LNd16_UPD:
12506 case ARM::VST2LNd32_UPD:
12507 case ARM::VST2LNd8_UPD:
12508 case ARM::VST2LNq16_UPD:
12509 case ARM::VST2LNq32_UPD:
12510 printNoHashImmediate(MI, OpNum: 6, STI, O);
12511 O << "]}, ";
12512 printAddrMode6Operand(MI, OpNum: 1, STI, O);
12513 printAddrMode6OffsetOperand(MI, OpNum: 3, STI, O);
12514 return;
12515 break;
12516 case ARM::VST3LNd16:
12517 case ARM::VST3LNd32:
12518 case ARM::VST3LNd8:
12519 case ARM::VST3LNq16:
12520 case ARM::VST3LNq32:
12521 printNoHashImmediate(MI, OpNum: 5, STI, O);
12522 O << "], ";
12523 printOperand(MI, OpNo: 4, STI, O);
12524 O << '[';
12525 printNoHashImmediate(MI, OpNum: 5, STI, O);
12526 O << "]}, ";
12527 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12528 return;
12529 break;
12530 case ARM::VST4LNd16:
12531 case ARM::VST4LNd32:
12532 case ARM::VST4LNd8:
12533 case ARM::VST4LNq16:
12534 case ARM::VST4LNq32:
12535 printNoHashImmediate(MI, OpNum: 6, STI, O);
12536 O << "], ";
12537 printOperand(MI, OpNo: 4, STI, O);
12538 O << '[';
12539 printNoHashImmediate(MI, OpNum: 6, STI, O);
12540 O << "], ";
12541 printOperand(MI, OpNo: 5, STI, O);
12542 O << '[';
12543 printNoHashImmediate(MI, OpNum: 6, STI, O);
12544 O << "]}, ";
12545 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12546 return;
12547 break;
12548 case ARM::VST4d16:
12549 case ARM::VST4d32:
12550 case ARM::VST4d8:
12551 case ARM::VST4q16:
12552 case ARM::VST4q32:
12553 case ARM::VST4q8:
12554 printOperand(MI, OpNo: 5, STI, O);
12555 O << "}, ";
12556 printAddrMode6Operand(MI, OpNum: 0, STI, O);
12557 return;
12558 break;
12559 }
12560}
12561
12562
12563/// getRegisterName - This method is automatically generated by tblgen
12564/// from the register set description. This returns the assembler name
12565/// for the specified register.
12566const char *ARMInstPrinter::
12567getRegisterName(MCRegister Reg, unsigned AltIdx) {
12568 unsigned RegNo = Reg.id();
12569 assert(RegNo && RegNo < 297 && "Invalid register number!");
12570
12571
12572#ifdef __GNUC__
12573#pragma GCC diagnostic push
12574#pragma GCC diagnostic ignored "-Woverlength-strings"
12575#endif
12576 static const char AsmStrsNoRegAltName[] = {
12577 /* 0 */ "D4_D6_D8_D10\000"
12578 /* 13 */ "D7_D8_D9_D10\000"
12579 /* 26 */ "Q7_Q8_Q9_Q10\000"
12580 /* 39 */ "d10\000"
12581 /* 43 */ "q10\000"
12582 /* 47 */ "r10\000"
12583 /* 51 */ "s10\000"
12584 /* 55 */ "D14_D16_D18_D20\000"
12585 /* 71 */ "D17_D18_D19_D20\000"
12586 /* 87 */ "d20\000"
12587 /* 91 */ "s20\000"
12588 /* 95 */ "D24_D26_D28_D30\000"
12589 /* 111 */ "D27_D28_D29_D30\000"
12590 /* 127 */ "d30\000"
12591 /* 131 */ "s30\000"
12592 /* 135 */ "d0\000"
12593 /* 138 */ "p0\000"
12594 /* 141 */ "q0\000"
12595 /* 144 */ "mvfr0\000"
12596 /* 150 */ "s0\000"
12597 /* 153 */ "D9_D10_D11\000"
12598 /* 164 */ "D5_D7_D9_D11\000"
12599 /* 177 */ "Q8_Q9_Q10_Q11\000"
12600 /* 191 */ "R10_R11\000"
12601 /* 199 */ "d11\000"
12602 /* 203 */ "q11\000"
12603 /* 207 */ "r11\000"
12604 /* 211 */ "s11\000"
12605 /* 215 */ "D19_D20_D21\000"
12606 /* 227 */ "D15_D17_D19_D21\000"
12607 /* 243 */ "d21\000"
12608 /* 247 */ "s21\000"
12609 /* 251 */ "D29_D30_D31\000"
12610 /* 263 */ "D25_D27_D29_D31\000"
12611 /* 279 */ "d31\000"
12612 /* 283 */ "s31\000"
12613 /* 287 */ "Q0_Q1\000"
12614 /* 293 */ "R0_R1\000"
12615 /* 299 */ "d1\000"
12616 /* 302 */ "q1\000"
12617 /* 305 */ "mvfr1\000"
12618 /* 311 */ "s1\000"
12619 /* 314 */ "D6_D8_D10_D12\000"
12620 /* 328 */ "D9_D10_D11_D12\000"
12621 /* 343 */ "Q9_Q10_Q11_Q12\000"
12622 /* 358 */ "d12\000"
12623 /* 362 */ "q12\000"
12624 /* 366 */ "r12\000"
12625 /* 370 */ "s12\000"
12626 /* 374 */ "D16_D18_D20_D22\000"
12627 /* 390 */ "D19_D20_D21_D22\000"
12628 /* 406 */ "d22\000"
12629 /* 410 */ "s22\000"
12630 /* 414 */ "D0_D2\000"
12631 /* 420 */ "D0_D1_D2\000"
12632 /* 429 */ "Q1_Q2\000"
12633 /* 435 */ "d2\000"
12634 /* 438 */ "q2\000"
12635 /* 441 */ "mvfr2\000"
12636 /* 447 */ "s2\000"
12637 /* 450 */ "fpinst2\000"
12638 /* 458 */ "D7_D9_D11_D13\000"
12639 /* 472 */ "D11_D12_D13\000"
12640 /* 484 */ "Q10_Q11_Q12_Q13\000"
12641 /* 500 */ "d13\000"
12642 /* 504 */ "q13\000"
12643 /* 508 */ "s13\000"
12644 /* 512 */ "D17_D19_D21_D23\000"
12645 /* 528 */ "D21_D22_D23\000"
12646 /* 540 */ "d23\000"
12647 /* 544 */ "s23\000"
12648 /* 548 */ "D1_D3\000"
12649 /* 554 */ "D1_D2_D3\000"
12650 /* 563 */ "Q0_Q1_Q2_Q3\000"
12651 /* 575 */ "R2_R3\000"
12652 /* 581 */ "d3\000"
12653 /* 584 */ "q3\000"
12654 /* 587 */ "r3\000"
12655 /* 590 */ "s3\000"
12656 /* 593 */ "D8_D10_D12_D14\000"
12657 /* 608 */ "D11_D12_D13_D14\000"
12658 /* 624 */ "Q11_Q12_Q13_Q14\000"
12659 /* 640 */ "d14\000"
12660 /* 644 */ "q14\000"
12661 /* 648 */ "s14\000"
12662 /* 652 */ "D18_D20_D22_D24\000"
12663 /* 668 */ "D21_D22_D23_D24\000"
12664 /* 684 */ "d24\000"
12665 /* 688 */ "s24\000"
12666 /* 692 */ "D0_D2_D4\000"
12667 /* 701 */ "D1_D2_D3_D4\000"
12668 /* 713 */ "Q1_Q2_Q3_Q4\000"
12669 /* 725 */ "d4\000"
12670 /* 728 */ "q4\000"
12671 /* 731 */ "r4\000"
12672 /* 734 */ "s4\000"
12673 /* 737 */ "D9_D11_D13_D15\000"
12674 /* 752 */ "D13_D14_D15\000"
12675 /* 764 */ "Q12_Q13_Q14_Q15\000"
12676 /* 780 */ "d15\000"
12677 /* 784 */ "q15\000"
12678 /* 788 */ "s15\000"
12679 /* 792 */ "D19_D21_D23_D25\000"
12680 /* 808 */ "D23_D24_D25\000"
12681 /* 820 */ "d25\000"
12682 /* 824 */ "s25\000"
12683 /* 828 */ "D1_D3_D5\000"
12684 /* 837 */ "D3_D4_D5\000"
12685 /* 846 */ "Q2_Q3_Q4_Q5\000"
12686 /* 858 */ "R4_R5\000"
12687 /* 864 */ "d5\000"
12688 /* 867 */ "q5\000"
12689 /* 870 */ "r5\000"
12690 /* 873 */ "s5\000"
12691 /* 876 */ "D10_D12_D14_D16\000"
12692 /* 892 */ "D13_D14_D15_D16\000"
12693 /* 908 */ "d16\000"
12694 /* 912 */ "s16\000"
12695 /* 916 */ "D20_D22_D24_D26\000"
12696 /* 932 */ "D23_D24_D25_D26\000"
12697 /* 948 */ "d26\000"
12698 /* 952 */ "s26\000"
12699 /* 956 */ "D0_D2_D4_D6\000"
12700 /* 968 */ "D3_D4_D5_D6\000"
12701 /* 980 */ "Q3_Q4_Q5_Q6\000"
12702 /* 992 */ "d6\000"
12703 /* 995 */ "q6\000"
12704 /* 998 */ "r6\000"
12705 /* 1001 */ "s6\000"
12706 /* 1004 */ "D11_D13_D15_D17\000"
12707 /* 1020 */ "D15_D16_D17\000"
12708 /* 1032 */ "d17\000"
12709 /* 1036 */ "s17\000"
12710 /* 1040 */ "D21_D23_D25_D27\000"
12711 /* 1056 */ "D25_D26_D27\000"
12712 /* 1068 */ "d27\000"
12713 /* 1072 */ "s27\000"
12714 /* 1076 */ "D1_D3_D5_D7\000"
12715 /* 1088 */ "D5_D6_D7\000"
12716 /* 1097 */ "Q4_Q5_Q6_Q7\000"
12717 /* 1109 */ "R6_R7\000"
12718 /* 1115 */ "d7\000"
12719 /* 1118 */ "q7\000"
12720 /* 1121 */ "r7\000"
12721 /* 1124 */ "s7\000"
12722 /* 1127 */ "D12_D14_D16_D18\000"
12723 /* 1143 */ "D15_D16_D17_D18\000"
12724 /* 1159 */ "d18\000"
12725 /* 1163 */ "s18\000"
12726 /* 1167 */ "D22_D24_D26_D28\000"
12727 /* 1183 */ "D25_D26_D27_D28\000"
12728 /* 1199 */ "d28\000"
12729 /* 1203 */ "s28\000"
12730 /* 1207 */ "D2_D4_D6_D8\000"
12731 /* 1219 */ "D5_D6_D7_D8\000"
12732 /* 1231 */ "Q5_Q6_Q7_Q8\000"
12733 /* 1243 */ "d8\000"
12734 /* 1246 */ "q8\000"
12735 /* 1249 */ "r8\000"
12736 /* 1252 */ "s8\000"
12737 /* 1255 */ "D13_D15_D17_D19\000"
12738 /* 1271 */ "D17_D18_D19\000"
12739 /* 1283 */ "d19\000"
12740 /* 1287 */ "s19\000"
12741 /* 1291 */ "D23_D25_D27_D29\000"
12742 /* 1307 */ "D27_D28_D29\000"
12743 /* 1319 */ "d29\000"
12744 /* 1323 */ "s29\000"
12745 /* 1327 */ "D3_D5_D7_D9\000"
12746 /* 1339 */ "D7_D8_D9\000"
12747 /* 1348 */ "Q6_Q7_Q8_Q9\000"
12748 /* 1360 */ "R8_R9\000"
12749 /* 1366 */ "d9\000"
12750 /* 1369 */ "q9\000"
12751 /* 1372 */ "r9\000"
12752 /* 1375 */ "s9\000"
12753 /* 1378 */ "R12_SP\000"
12754 /* 1385 */ "pc\000"
12755 /* 1388 */ "fpscr_nzcvqc\000"
12756 /* 1401 */ "fpexc\000"
12757 /* 1407 */ "fpsid\000"
12758 /* 1413 */ "ra_auth_code\000"
12759 /* 1426 */ "itstate\000"
12760 /* 1434 */ "fpscr_rm\000"
12761 /* 1443 */ "sp\000"
12762 /* 1446 */ "fpscr\000"
12763 /* 1452 */ "lr\000"
12764 /* 1455 */ "vpr\000"
12765 /* 1459 */ "apsr\000"
12766 /* 1464 */ "cpsr\000"
12767 /* 1469 */ "spsr\000"
12768 /* 1474 */ "zr\000"
12769 /* 1477 */ "fpcxtns\000"
12770 /* 1485 */ "fpcxts\000"
12771 /* 1492 */ "fpinst\000"
12772 /* 1499 */ "fpscr_nzcv\000"
12773 /* 1510 */ "apsr_nzcv\000"
12774};
12775#ifdef __GNUC__
12776#pragma GCC diagnostic pop
12777#endif
12778
12779 static const uint16_t RegAsmOffsetNoRegAltName[] = {
12780 1459, 1510, 1464, 1477, 1485, 1401, 1492, 1446, 1499, 1388, 1434, 1407, 1426, 1452,
12781 1385, 1413, 1443, 1469, 1455, 1474, 135, 299, 435, 581, 725, 864, 992, 1115,
12782 1243, 1366, 39, 199, 358, 500, 640, 780, 908, 1032, 1159, 1283, 87, 243,
12783 406, 540, 684, 820, 948, 1068, 1199, 1319, 127, 279, 450, 144, 305, 441,
12784 138, 141, 302, 438, 584, 728, 867, 995, 1118, 1246, 1369, 43, 203, 362,
12785 504, 644, 784, 147, 308, 444, 587, 731, 870, 998, 1121, 1249, 1372, 47,
12786 207, 366, 150, 311, 447, 590, 734, 873, 1001, 1124, 1252, 1375, 51, 211,
12787 370, 508, 648, 788, 912, 1036, 1163, 1287, 91, 247, 410, 544, 688, 824,
12788 952, 1072, 1203, 1323, 131, 283, 414, 548, 695, 831, 962, 1082, 1213, 1333,
12789 6, 170, 320, 464, 600, 744, 884, 1012, 1135, 1263, 63, 235, 382, 520,
12790 660, 800, 924, 1048, 1175, 1299, 103, 271, 287, 429, 569, 719, 852, 986,
12791 1103, 1237, 1354, 32, 183, 350, 492, 632, 772, 563, 713, 846, 980, 1097,
12792 1231, 1348, 26, 177, 343, 484, 624, 764, 293, 575, 858, 1109, 1360, 191,
12793 1378, 420, 554, 704, 837, 971, 1088, 1222, 1339, 16, 153, 331, 472, 612,
12794 752, 896, 1020, 1147, 1271, 75, 215, 394, 528, 672, 808, 936, 1056, 1187,
12795 1307, 115, 251, 692, 828, 959, 1079, 1210, 1330, 3, 167, 317, 461, 596,
12796 740, 880, 1008, 1131, 1259, 59, 231, 378, 516, 656, 796, 920, 1044, 1171,
12797 1295, 99, 267, 956, 1076, 1207, 1327, 0, 164, 314, 458, 593, 737, 876,
12798 1004, 1127, 1255, 55, 227, 374, 512, 652, 792, 916, 1040, 1167, 1291, 95,
12799 263, 423, 707, 974, 1225, 19, 335, 616, 900, 1151, 79, 398, 676, 940,
12800 1191, 119, 701, 968, 1219, 13, 328, 608, 892, 1143, 71, 390, 668, 932,
12801 1183, 111,
12802 };
12803
12804
12805#ifdef __GNUC__
12806#pragma GCC diagnostic push
12807#pragma GCC diagnostic ignored "-Woverlength-strings"
12808#endif
12809 static const char AsmStrsRegNamesRaw[] = {
12810 /* 0 */ "r13\000"
12811 /* 4 */ "r14\000"
12812 /* 8 */ "r15\000"
12813};
12814#ifdef __GNUC__
12815#pragma GCC diagnostic pop
12816#endif
12817
12818 static const uint8_t RegAsmOffsetRegNamesRaw[] = {
12819 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 4,
12820 8, 3, 0, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12821 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12822 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12823 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12824 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12825 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12826 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12827 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12828 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12829 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12830 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12831 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12832 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12833 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12834 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12835 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12836 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12837 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12838 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12839 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
12840 3, 3,
12841 };
12842
12843 switch(AltIdx) {
12844 default: llvm_unreachable("Invalid register alt name index!");
12845 case ARM::NoRegAltName:
12846 assert(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) &&
12847 "Invalid alt name index for register!");
12848 return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
12849 case ARM::RegNamesRaw:
12850 if (!*(AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1]))
12851 return getRegisterName(Reg: RegNo, AltIdx: ARM::NoRegAltName);
12852 return AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1];
12853 }
12854}
12855
12856#ifdef PRINT_ALIAS_INSTR
12857#undef PRINT_ALIAS_INSTR
12858
12859bool ARMInstPrinter::printAliasInstr(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &OS) {
12860 static const PatternsForOpcode OpToPatterns[] = {
12861 {.Opcode: ARM::DSB, .PatternStart: 0, .NumPatterns: 3 },
12862 {.Opcode: ARM::HINT, .PatternStart: 3, .NumPatterns: 9 },
12863 {.Opcode: ARM::MVE_VMLADAVas16, .PatternStart: 12, .NumPatterns: 1 },
12864 {.Opcode: ARM::MVE_VMLADAVas32, .PatternStart: 13, .NumPatterns: 1 },
12865 {.Opcode: ARM::MVE_VMLADAVas8, .PatternStart: 14, .NumPatterns: 1 },
12866 {.Opcode: ARM::MVE_VMLADAVau16, .PatternStart: 15, .NumPatterns: 1 },
12867 {.Opcode: ARM::MVE_VMLADAVau32, .PatternStart: 16, .NumPatterns: 1 },
12868 {.Opcode: ARM::MVE_VMLADAVau8, .PatternStart: 17, .NumPatterns: 1 },
12869 {.Opcode: ARM::MVE_VMLADAVs16, .PatternStart: 18, .NumPatterns: 1 },
12870 {.Opcode: ARM::MVE_VMLADAVs32, .PatternStart: 19, .NumPatterns: 1 },
12871 {.Opcode: ARM::MVE_VMLADAVs8, .PatternStart: 20, .NumPatterns: 1 },
12872 {.Opcode: ARM::MVE_VMLADAVu16, .PatternStart: 21, .NumPatterns: 1 },
12873 {.Opcode: ARM::MVE_VMLADAVu32, .PatternStart: 22, .NumPatterns: 1 },
12874 {.Opcode: ARM::MVE_VMLADAVu8, .PatternStart: 23, .NumPatterns: 1 },
12875 {.Opcode: ARM::MVE_VMLALDAVas16, .PatternStart: 24, .NumPatterns: 1 },
12876 {.Opcode: ARM::MVE_VMLALDAVas32, .PatternStart: 25, .NumPatterns: 1 },
12877 {.Opcode: ARM::MVE_VMLALDAVau16, .PatternStart: 26, .NumPatterns: 1 },
12878 {.Opcode: ARM::MVE_VMLALDAVau32, .PatternStart: 27, .NumPatterns: 1 },
12879 {.Opcode: ARM::MVE_VMLALDAVs16, .PatternStart: 28, .NumPatterns: 1 },
12880 {.Opcode: ARM::MVE_VMLALDAVs32, .PatternStart: 29, .NumPatterns: 1 },
12881 {.Opcode: ARM::MVE_VMLALDAVu16, .PatternStart: 30, .NumPatterns: 1 },
12882 {.Opcode: ARM::MVE_VMLALDAVu32, .PatternStart: 31, .NumPatterns: 1 },
12883 {.Opcode: ARM::MVE_VORR, .PatternStart: 32, .NumPatterns: 1 },
12884 {.Opcode: ARM::MVE_VRMLALDAVHas32, .PatternStart: 33, .NumPatterns: 1 },
12885 {.Opcode: ARM::MVE_VRMLALDAVHau32, .PatternStart: 34, .NumPatterns: 1 },
12886 {.Opcode: ARM::MVE_VRMLALDAVHs32, .PatternStart: 35, .NumPatterns: 1 },
12887 {.Opcode: ARM::MVE_VRMLALDAVHu32, .PatternStart: 36, .NumPatterns: 1 },
12888 {.Opcode: ARM::VLLDM, .PatternStart: 37, .NumPatterns: 1 },
12889 {.Opcode: ARM::VLSTM, .PatternStart: 38, .NumPatterns: 1 },
12890 {.Opcode: ARM::t2CSINC, .PatternStart: 39, .NumPatterns: 2 },
12891 {.Opcode: ARM::t2CSINV, .PatternStart: 41, .NumPatterns: 2 },
12892 {.Opcode: ARM::t2CSNEG, .PatternStart: 43, .NumPatterns: 1 },
12893 {.Opcode: ARM::t2DSB, .PatternStart: 44, .NumPatterns: 3 },
12894 {.Opcode: ARM::t2HINT, .PatternStart: 47, .NumPatterns: 13 },
12895 {.Opcode: ARM::t2SUBS_PC_LR, .PatternStart: 60, .NumPatterns: 1 },
12896 {.Opcode: ARM::tHINT, .PatternStart: 61, .NumPatterns: 6 },
12897 };
12898
12899 static const AliasPattern Patterns[] = {
12900 // ARM::DSB - 0
12901 {.AsmStrOffset: 0, .AliasCondStart: 0, .NumOperands: 1, .NumConds: 3 },
12902 {.AsmStrOffset: 5, .AliasCondStart: 3, .NumOperands: 1, .NumConds: 3 },
12903 {.AsmStrOffset: 11, .AliasCondStart: 6, .NumOperands: 1, .NumConds: 3 },
12904 // ARM::HINT - 3
12905 {.AsmStrOffset: 15, .AliasCondStart: 9, .NumOperands: 3, .NumConds: 3 },
12906 {.AsmStrOffset: 23, .AliasCondStart: 12, .NumOperands: 3, .NumConds: 3 },
12907 {.AsmStrOffset: 33, .AliasCondStart: 15, .NumOperands: 3, .NumConds: 3 },
12908 {.AsmStrOffset: 41, .AliasCondStart: 18, .NumOperands: 3, .NumConds: 3 },
12909 {.AsmStrOffset: 49, .AliasCondStart: 21, .NumOperands: 3, .NumConds: 3 },
12910 {.AsmStrOffset: 57, .AliasCondStart: 24, .NumOperands: 3, .NumConds: 3 },
12911 {.AsmStrOffset: 66, .AliasCondStart: 27, .NumOperands: 3, .NumConds: 3 },
12912 {.AsmStrOffset: 74, .AliasCondStart: 30, .NumOperands: 3, .NumConds: 3 },
12913 {.AsmStrOffset: 83, .AliasCondStart: 33, .NumOperands: 3, .NumConds: 4 },
12914 // ARM::MVE_VMLADAVas16 - 12
12915 {.AsmStrOffset: 94, .AliasCondStart: 37, .NumOperands: 7, .NumConds: 6 },
12916 // ARM::MVE_VMLADAVas32 - 13
12917 {.AsmStrOffset: 120, .AliasCondStart: 43, .NumOperands: 7, .NumConds: 6 },
12918 // ARM::MVE_VMLADAVas8 - 14
12919 {.AsmStrOffset: 146, .AliasCondStart: 49, .NumOperands: 7, .NumConds: 6 },
12920 // ARM::MVE_VMLADAVau16 - 15
12921 {.AsmStrOffset: 171, .AliasCondStart: 55, .NumOperands: 7, .NumConds: 6 },
12922 // ARM::MVE_VMLADAVau32 - 16
12923 {.AsmStrOffset: 197, .AliasCondStart: 61, .NumOperands: 7, .NumConds: 6 },
12924 // ARM::MVE_VMLADAVau8 - 17
12925 {.AsmStrOffset: 223, .AliasCondStart: 67, .NumOperands: 7, .NumConds: 6 },
12926 // ARM::MVE_VMLADAVs16 - 18
12927 {.AsmStrOffset: 248, .AliasCondStart: 73, .NumOperands: 6, .NumConds: 5 },
12928 // ARM::MVE_VMLADAVs32 - 19
12929 {.AsmStrOffset: 273, .AliasCondStart: 78, .NumOperands: 6, .NumConds: 5 },
12930 // ARM::MVE_VMLADAVs8 - 20
12931 {.AsmStrOffset: 298, .AliasCondStart: 83, .NumOperands: 6, .NumConds: 5 },
12932 // ARM::MVE_VMLADAVu16 - 21
12933 {.AsmStrOffset: 322, .AliasCondStart: 88, .NumOperands: 6, .NumConds: 5 },
12934 // ARM::MVE_VMLADAVu32 - 22
12935 {.AsmStrOffset: 347, .AliasCondStart: 93, .NumOperands: 6, .NumConds: 5 },
12936 // ARM::MVE_VMLADAVu8 - 23
12937 {.AsmStrOffset: 372, .AliasCondStart: 98, .NumOperands: 6, .NumConds: 5 },
12938 // ARM::MVE_VMLALDAVas16 - 24
12939 {.AsmStrOffset: 396, .AliasCondStart: 103, .NumOperands: 9, .NumConds: 8 },
12940 // ARM::MVE_VMLALDAVas32 - 25
12941 {.AsmStrOffset: 427, .AliasCondStart: 111, .NumOperands: 9, .NumConds: 8 },
12942 // ARM::MVE_VMLALDAVau16 - 26
12943 {.AsmStrOffset: 458, .AliasCondStart: 119, .NumOperands: 9, .NumConds: 8 },
12944 // ARM::MVE_VMLALDAVau32 - 27
12945 {.AsmStrOffset: 489, .AliasCondStart: 127, .NumOperands: 9, .NumConds: 8 },
12946 // ARM::MVE_VMLALDAVs16 - 28
12947 {.AsmStrOffset: 520, .AliasCondStart: 135, .NumOperands: 7, .NumConds: 6 },
12948 // ARM::MVE_VMLALDAVs32 - 29
12949 {.AsmStrOffset: 550, .AliasCondStart: 141, .NumOperands: 7, .NumConds: 6 },
12950 // ARM::MVE_VMLALDAVu16 - 30
12951 {.AsmStrOffset: 580, .AliasCondStart: 147, .NumOperands: 7, .NumConds: 6 },
12952 // ARM::MVE_VMLALDAVu32 - 31
12953 {.AsmStrOffset: 610, .AliasCondStart: 153, .NumOperands: 7, .NumConds: 6 },
12954 // ARM::MVE_VORR - 32
12955 {.AsmStrOffset: 640, .AliasCondStart: 159, .NumOperands: 7, .NumConds: 5 },
12956 // ARM::MVE_VRMLALDAVHas32 - 33
12957 {.AsmStrOffset: 656, .AliasCondStart: 164, .NumOperands: 9, .NumConds: 8 },
12958 // ARM::MVE_VRMLALDAVHau32 - 34
12959 {.AsmStrOffset: 689, .AliasCondStart: 172, .NumOperands: 9, .NumConds: 8 },
12960 // ARM::MVE_VRMLALDAVHs32 - 35
12961 {.AsmStrOffset: 722, .AliasCondStart: 180, .NumOperands: 7, .NumConds: 6 },
12962 // ARM::MVE_VRMLALDAVHu32 - 36
12963 {.AsmStrOffset: 754, .AliasCondStart: 186, .NumOperands: 7, .NumConds: 6 },
12964 // ARM::VLLDM - 37
12965 {.AsmStrOffset: 786, .AliasCondStart: 192, .NumOperands: 4, .NumConds: 6 },
12966 // ARM::VLSTM - 38
12967 {.AsmStrOffset: 799, .AliasCondStart: 198, .NumOperands: 4, .NumConds: 6 },
12968 // ARM::t2CSINC - 39
12969 {.AsmStrOffset: 812, .AliasCondStart: 204, .NumOperands: 4, .NumConds: 4 },
12970 {.AsmStrOffset: 826, .AliasCondStart: 208, .NumOperands: 4, .NumConds: 4 },
12971 // ARM::t2CSINV - 41
12972 {.AsmStrOffset: 844, .AliasCondStart: 212, .NumOperands: 4, .NumConds: 4 },
12973 {.AsmStrOffset: 859, .AliasCondStart: 216, .NumOperands: 4, .NumConds: 4 },
12974 // ARM::t2CSNEG - 43
12975 {.AsmStrOffset: 877, .AliasCondStart: 220, .NumOperands: 4, .NumConds: 4 },
12976 // ARM::t2DSB - 44
12977 {.AsmStrOffset: 0, .AliasCondStart: 224, .NumOperands: 3, .NumConds: 6 },
12978 {.AsmStrOffset: 5, .AliasCondStart: 230, .NumOperands: 3, .NumConds: 6 },
12979 {.AsmStrOffset: 895, .AliasCondStart: 236, .NumOperands: 3, .NumConds: 2 },
12980 // ARM::t2HINT - 47
12981 {.AsmStrOffset: 903, .AliasCondStart: 238, .NumOperands: 3, .NumConds: 3 },
12982 {.AsmStrOffset: 913, .AliasCondStart: 241, .NumOperands: 3, .NumConds: 3 },
12983 {.AsmStrOffset: 925, .AliasCondStart: 244, .NumOperands: 3, .NumConds: 3 },
12984 {.AsmStrOffset: 935, .AliasCondStart: 247, .NumOperands: 3, .NumConds: 3 },
12985 {.AsmStrOffset: 945, .AliasCondStart: 250, .NumOperands: 3, .NumConds: 3 },
12986 {.AsmStrOffset: 955, .AliasCondStart: 253, .NumOperands: 3, .NumConds: 4 },
12987 {.AsmStrOffset: 966, .AliasCondStart: 257, .NumOperands: 3, .NumConds: 4 },
12988 {.AsmStrOffset: 74, .AliasCondStart: 261, .NumOperands: 3, .NumConds: 3 },
12989 {.AsmStrOffset: 976, .AliasCondStart: 264, .NumOperands: 3, .NumConds: 3 },
12990 {.AsmStrOffset: 997, .AliasCondStart: 267, .NumOperands: 3, .NumConds: 3 },
12991 {.AsmStrOffset: 1005, .AliasCondStart: 270, .NumOperands: 3, .NumConds: 3 },
12992 {.AsmStrOffset: 1023, .AliasCondStart: 273, .NumOperands: 3, .NumConds: 3 },
12993 {.AsmStrOffset: 83, .AliasCondStart: 276, .NumOperands: 3, .NumConds: 5 },
12994 // ARM::t2SUBS_PC_LR - 60
12995 {.AsmStrOffset: 1041, .AliasCondStart: 281, .NumOperands: 3, .NumConds: 4 },
12996 // ARM::tHINT - 61
12997 {.AsmStrOffset: 15, .AliasCondStart: 285, .NumOperands: 3, .NumConds: 3 },
12998 {.AsmStrOffset: 23, .AliasCondStart: 288, .NumOperands: 3, .NumConds: 3 },
12999 {.AsmStrOffset: 33, .AliasCondStart: 291, .NumOperands: 3, .NumConds: 3 },
13000 {.AsmStrOffset: 41, .AliasCondStart: 294, .NumOperands: 3, .NumConds: 3 },
13001 {.AsmStrOffset: 49, .AliasCondStart: 297, .NumOperands: 3, .NumConds: 3 },
13002 {.AsmStrOffset: 57, .AliasCondStart: 300, .NumOperands: 3, .NumConds: 4 },
13003 };
13004
13005 static const AliasPatternCond Conds[] = {
13006 // (DSB 0) - 0
13007 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13008 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13009 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13010 // (DSB 4) - 3
13011 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13012 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13013 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13014 // (DSB 12) - 6
13015 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(12)},
13016 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13017 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDFB},
13018 // (HINT 0, pred:$p) - 9
13019 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13020 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13021 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13022 // (HINT 1, pred:$p) - 12
13023 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
13024 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13025 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13026 // (HINT 2, pred:$p) - 15
13027 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
13028 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13029 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13030 // (HINT 3, pred:$p) - 18
13031 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
13032 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13033 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13034 // (HINT 4, pred:$p) - 21
13035 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13036 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13037 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13038 // (HINT 5, pred:$p) - 24
13039 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
13040 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13041 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13042 // (HINT 16, pred:$p) - 27
13043 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(16)},
13044 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13045 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureRAS},
13046 // (HINT 20, pred:$p) - 30
13047 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(20)},
13048 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13049 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6KOps},
13050 // (HINT 22, pred:$p) - 33
13051 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(22)},
13052 {.Kind: AliasPatternCond::K_NegFeature, .Value: ARM::ModeThumb},
13053 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13054 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureCLRBHB},
13055 // (MVE_VMLADAVas16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 37
13056 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13057 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13058 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13059 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13060 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13061 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13062 // (MVE_VMLADAVas32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 43
13063 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13064 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13065 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13066 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13067 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13068 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13069 // (MVE_VMLADAVas8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 49
13070 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13071 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13072 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13073 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13074 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13075 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13076 // (MVE_VMLADAVau16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 55
13077 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13078 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13079 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13080 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13081 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13082 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13083 // (MVE_VMLADAVau32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 61
13084 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13085 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13086 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13087 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13088 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13089 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13090 // (MVE_VMLADAVau8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 67
13091 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13092 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13093 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13094 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13095 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13096 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13097 // (MVE_VMLADAVs16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 73
13098 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13099 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13100 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13101 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13102 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13103 // (MVE_VMLADAVs32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 78
13104 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13105 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13106 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13107 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13108 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13109 // (MVE_VMLADAVs8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 83
13110 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13111 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13112 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13113 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13114 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13115 // (MVE_VMLADAVu16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 88
13116 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13117 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13118 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13119 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13120 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13121 // (MVE_VMLADAVu32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 93
13122 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13123 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13124 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13125 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13126 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13127 // (MVE_VMLADAVu8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 98
13128 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13129 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13130 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13131 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13132 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13133 // (MVE_VMLALDAVas16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 103
13134 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13135 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13136 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13137 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13138 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13139 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13140 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13141 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13142 // (MVE_VMLALDAVas32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 111
13143 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13144 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13145 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13146 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13147 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13148 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13149 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13150 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13151 // (MVE_VMLALDAVau16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 119
13152 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13153 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13154 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13155 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13156 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13157 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13158 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13159 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13160 // (MVE_VMLALDAVau32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 127
13161 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13162 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13163 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13164 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13165 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13166 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13167 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13168 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13169 // (MVE_VMLALDAVs16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 135
13170 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13171 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13172 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13173 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13174 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13175 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13176 // (MVE_VMLALDAVs32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 141
13177 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13178 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13179 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13180 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13181 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13182 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13183 // (MVE_VMLALDAVu16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 147
13184 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13185 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13186 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13187 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13188 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13189 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13190 // (MVE_VMLALDAVu32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 153
13191 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13192 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13193 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13194 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13195 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13196 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13197 // (MVE_VORR MQPR:$Qd, MQPR:$Qm, MQPR:$Qm, vpred_r:$vp) - 159
13198 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13199 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13200 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13201 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13202 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13203 // (MVE_VRMLALDAVHas32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 164
13204 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13205 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13206 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13207 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13208 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13209 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13210 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13211 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13212 // (MVE_VRMLALDAVHau32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 172
13213 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13214 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13215 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13216 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13217 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13218 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13219 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13220 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13221 // (MVE_VRMLALDAVHs32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 180
13222 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13223 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13224 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13225 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13226 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13227 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13228 // (MVE_VRMLALDAVHu32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 186
13229 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPREvenRegClassID},
13230 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::tGPROddRegClassID},
13231 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13232 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::MQPRRegClassID},
13233 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasMVEIntegerOps},
13234 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13235 // (VLLDM GPRnopc:$Rn, pred:$p, 0) - 192
13236 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRnopcRegClassID},
13237 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13238 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13239 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13240 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8MMainlineOps},
13241 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::Feature8MSecExt},
13242 // (VLSTM GPRnopc:$Rn, pred:$p, 0) - 198
13243 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRnopcRegClassID},
13244 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13245 {.Kind: AliasPatternCond::K_Ignore, .Value: 0},
13246 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13247 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8MMainlineOps},
13248 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::Feature8MSecExt},
13249 // (t2CSINC rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 204
13250 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13251 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13252 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13253 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13254 // (t2CSINC rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 208
13255 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13256 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13257 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13258 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13259 // (t2CSINV rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 212
13260 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13261 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13262 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::ZR},
13263 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13264 // (t2CSINV rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 216
13265 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13266 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13267 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13268 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13269 // (t2CSNEG rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 220
13270 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::rGPRRegClassID},
13271 {.Kind: AliasPatternCond::K_RegClass, .Value: ARM::GPRwithZRnospRegClassID},
13272 {.Kind: AliasPatternCond::K_TiedReg, .Value: 1},
13273 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8_1MMainlineOps},
13274 // (t2DSB 0, (pred 14, zero_reg)) - 224
13275 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13276 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(14)},
13277 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::NoRegister},
13278 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13279 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13280 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13281 // (t2DSB 4, (pred 14, zero_reg)) - 230
13282 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13283 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(14)},
13284 {.Kind: AliasPatternCond::K_Reg, .Value: ARM::NoRegister},
13285 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDB},
13286 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13287 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13288 // (t2DSB 12, pred:$p) - 236
13289 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(12)},
13290 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureDFB},
13291 // (t2HINT 0, pred:$p) - 238
13292 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13293 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13294 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13295 // (t2HINT 1, pred:$p) - 241
13296 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
13297 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13298 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13299 // (t2HINT 2, pred:$p) - 244
13300 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
13301 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13302 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13303 // (t2HINT 3, pred:$p) - 247
13304 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
13305 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13306 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13307 // (t2HINT 4, pred:$p) - 250
13308 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13309 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13310 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13311 // (t2HINT 5, pred:$p) - 253
13312 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
13313 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13314 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13315 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13316 // (t2HINT 16, pred:$p) - 257
13317 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(16)},
13318 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13319 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13320 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureRAS},
13321 // (t2HINT 20, pred:$p) - 261
13322 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(20)},
13323 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13324 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13325 // (t2HINT 13, pred:$p) - 264
13326 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(13)},
13327 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13328 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13329 // (t2HINT 15, pred:$p) - 267
13330 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(15)},
13331 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13332 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13333 // (t2HINT 29, pred:$p) - 270
13334 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(29)},
13335 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13336 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13337 // (t2HINT 45, pred:$p) - 273
13338 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(45)},
13339 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13340 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13341 // (t2HINT 22, pred:$p) - 276
13342 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(22)},
13343 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13344 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13345 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13346 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureCLRBHB},
13347 // (t2SUBS_PC_LR 0, pred:$p) - 281
13348 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13349 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13350 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13351 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureVirtualization},
13352 // (tHINT 0, pred:$p) - 285
13353 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(0)},
13354 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13355 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13356 // (tHINT 1, pred:$p) - 288
13357 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(1)},
13358 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13359 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13360 // (tHINT 2, pred:$p) - 291
13361 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(2)},
13362 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13363 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13364 // (tHINT 3, pred:$p) - 294
13365 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(3)},
13366 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13367 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13368 // (tHINT 4, pred:$p) - 297
13369 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(4)},
13370 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13371 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV6MOps},
13372 // (tHINT 5, pred:$p) - 300
13373 {.Kind: AliasPatternCond::K_Imm, .Value: uint32_t(5)},
13374 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::ModeThumb},
13375 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::FeatureThumb2},
13376 {.Kind: AliasPatternCond::K_Feature, .Value: ARM::HasV8Ops},
13377 };
13378
13379 static const char AsmStrings[] =
13380 /* 0 */ "ssbb\0"
13381 /* 5 */ "pssbb\0"
13382 /* 11 */ "dfb\0"
13383 /* 15 */ "nop$\xFF\x02\x01\0"
13384 /* 23 */ "yield$\xFF\x02\x01\0"
13385 /* 33 */ "wfe$\xFF\x02\x01\0"
13386 /* 41 */ "wfi$\xFF\x02\x01\0"
13387 /* 49 */ "sev$\xFF\x02\x01\0"
13388 /* 57 */ "sevl$\xFF\x02\x01\0"
13389 /* 66 */ "esb$\xFF\x02\x01\0"
13390 /* 74 */ "csdb$\xFF\x02\x01\0"
13391 /* 83 */ "clrbhb$\xFF\x02\x01\0"
13392 /* 94 */ "vmlava$\xFF\x05\x02.s16 $\x01, $\x03, $\x04\0"
13393 /* 120 */ "vmlava$\xFF\x05\x02.s32 $\x01, $\x03, $\x04\0"
13394 /* 146 */ "vmlava$\xFF\x05\x02.s8 $\x01, $\x03, $\x04\0"
13395 /* 171 */ "vmlava$\xFF\x05\x02.u16 $\x01, $\x03, $\x04\0"
13396 /* 197 */ "vmlava$\xFF\x05\x02.u32 $\x01, $\x03, $\x04\0"
13397 /* 223 */ "vmlava$\xFF\x05\x02.u8 $\x01, $\x03, $\x04\0"
13398 /* 248 */ "vmlav$\xFF\x04\x02.s16 $\x01, $\x02, $\x03\0"
13399 /* 273 */ "vmlav$\xFF\x04\x02.s32 $\x01, $\x02, $\x03\0"
13400 /* 298 */ "vmlav$\xFF\x04\x02.s8 $\x01, $\x02, $\x03\0"
13401 /* 322 */ "vmlav$\xFF\x04\x02.u16 $\x01, $\x02, $\x03\0"
13402 /* 347 */ "vmlav$\xFF\x04\x02.u32 $\x01, $\x02, $\x03\0"
13403 /* 372 */ "vmlav$\xFF\x04\x02.u8 $\x01, $\x02, $\x03\0"
13404 /* 396 */ "vmlalva$\xFF\x07\x02.s16 $\x01, $\x02, $\x05, $\x06\0"
13405 /* 427 */ "vmlalva$\xFF\x07\x02.s32 $\x01, $\x02, $\x05, $\x06\0"
13406 /* 458 */ "vmlalva$\xFF\x07\x02.u16 $\x01, $\x02, $\x05, $\x06\0"
13407 /* 489 */ "vmlalva$\xFF\x07\x02.u32 $\x01, $\x02, $\x05, $\x06\0"
13408 /* 520 */ "vmlalv$\xFF\x05\x02.s16 $\x01, $\x02, $\x03, $\x04\0"
13409 /* 550 */ "vmlalv$\xFF\x05\x02.s32 $\x01, $\x02, $\x03, $\x04\0"
13410 /* 580 */ "vmlalv$\xFF\x05\x02.u16 $\x01, $\x02, $\x03, $\x04\0"
13411 /* 610 */ "vmlalv$\xFF\x05\x02.u32 $\x01, $\x02, $\x03, $\x04\0"
13412 /* 640 */ "vmov$\xFF\x04\x02 $\x01, $\x02\0"
13413 /* 656 */ "vrmlalvha$\xFF\x07\x02.s32 $\x01, $\x02, $\x05, $\x06\0"
13414 /* 689 */ "vrmlalvha$\xFF\x07\x02.u32 $\x01, $\x02, $\x05, $\x06\0"
13415 /* 722 */ "vrmlalvh$\xFF\x05\x02.s32 $\x01, $\x02, $\x03, $\x04\0"
13416 /* 754 */ "vrmlalvh$\xFF\x05\x02.u32 $\x01, $\x02, $\x03, $\x04\0"
13417 /* 786 */ "vlldm$\xFF\x02\x01 $\x01\0"
13418 /* 799 */ "vlstm$\xFF\x02\x01 $\x01\0"
13419 /* 812 */ "cset $\x01, $\xFF\x04\x03\0"
13420 /* 826 */ "cinc $\x01, $\x02, $\xFF\x04\x03\0"
13421 /* 844 */ "csetm $\x01, $\xFF\x04\x03\0"
13422 /* 859 */ "cinv $\x01, $\x02, $\xFF\x04\x03\0"
13423 /* 877 */ "cneg $\x01, $\x02, $\xFF\x04\x03\0"
13424 /* 895 */ "dfb$\xFF\x02\x01\0"
13425 /* 903 */ "nop$\xFF\x02\x01.w\0"
13426 /* 913 */ "yield$\xFF\x02\x01.w\0"
13427 /* 925 */ "wfe$\xFF\x02\x01.w\0"
13428 /* 935 */ "wfi$\xFF\x02\x01.w\0"
13429 /* 945 */ "sev$\xFF\x02\x01.w\0"
13430 /* 955 */ "sevl$\xFF\x02\x01.w\0"
13431 /* 966 */ "esb$\xFF\x02\x01.w\0"
13432 /* 976 */ "pacbti$\xFF\x02\x01 r12,lr,sp\0"
13433 /* 997 */ "bti$\xFF\x02\x01\0"
13434 /* 1005 */ "pac$\xFF\x02\x01 r12,lr,sp\0"
13435 /* 1023 */ "aut$\xFF\x02\x01 r12,lr,sp\0"
13436 /* 1041 */ "eret$\xFF\x02\x01\0"
13437 ;
13438
13439#ifndef NDEBUG
13440 static struct SortCheck {
13441 SortCheck(ArrayRef<PatternsForOpcode> OpToPatterns) {
13442 assert(std::is_sorted(
13443 OpToPatterns.begin(), OpToPatterns.end(),
13444 [](const PatternsForOpcode &L, const PatternsForOpcode &R) {
13445 return L.Opcode < R.Opcode;
13446 }) &&
13447 "tablegen failed to sort opcode patterns");
13448 }
13449 } sortCheckVar(OpToPatterns);
13450#endif
13451
13452 AliasMatchingData M {
13453 .OpToPatterns: ArrayRef(OpToPatterns),
13454 .Patterns: ArrayRef(Patterns),
13455 .PatternConds: ArrayRef(Conds),
13456 .AsmStrings: StringRef(AsmStrings, std::size(AsmStrings)),
13457 .ValidateMCOperand: nullptr,
13458 };
13459 const char *AsmString = matchAliasPatterns(MI, STI: &STI, M);
13460 if (!AsmString) return false;
13461
13462 unsigned I = 0;
13463 while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
13464 AsmString[I] != '$' && AsmString[I] != '\0')
13465 ++I;
13466 OS << '\t' << StringRef(AsmString, I);
13467 if (AsmString[I] != '\0') {
13468 if (AsmString[I] == ' ' || AsmString[I] == '\t') {
13469 OS << '\t';
13470 ++I;
13471 }
13472 do {
13473 if (AsmString[I] == '$') {
13474 ++I;
13475 if (AsmString[I] == (char)0xff) {
13476 ++I;
13477 int OpIdx = AsmString[I++] - 1;
13478 int PrintMethodIdx = AsmString[I++] - 1;
13479 printCustomAliasOperand(MI, Address, OpIdx, PrintMethodIdx, STI, O&: OS);
13480 } else
13481 printOperand(MI, OpNo: unsigned(AsmString[I++]) - 1, STI, O&: OS);
13482 } else {
13483 OS << AsmString[I++];
13484 }
13485 } while (AsmString[I] != '\0');
13486 }
13487
13488 return true;
13489}
13490
13491void ARMInstPrinter::printCustomAliasOperand(
13492 const MCInst *MI, uint64_t Address, unsigned OpIdx,
13493 unsigned PrintMethodIdx,
13494 const MCSubtargetInfo &STI,
13495 raw_ostream &OS) {
13496 switch (PrintMethodIdx) {
13497 default:
13498 llvm_unreachable("Unknown PrintMethod kind");
13499 break;
13500 case 0:
13501 printPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13502 break;
13503 case 1:
13504 printVPTPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13505 break;
13506 case 2:
13507 printMandatoryInvertedPredicateOperand(MI, OpNum: OpIdx, STI, O&: OS);
13508 break;
13509 }
13510}
13511
13512#endif // PRINT_ALIAS_INSTR
13513